KR20200088869A - 직접 그래핀 전사 및 그래핀 기반 디바이스 - Google Patents

직접 그래핀 전사 및 그래핀 기반 디바이스 Download PDF

Info

Publication number
KR20200088869A
KR20200088869A KR1020207017542A KR20207017542A KR20200088869A KR 20200088869 A KR20200088869 A KR 20200088869A KR 1020207017542 A KR1020207017542 A KR 1020207017542A KR 20207017542 A KR20207017542 A KR 20207017542A KR 20200088869 A KR20200088869 A KR 20200088869A
Authority
KR
South Korea
Prior art keywords
layer
substrate
graphene
polyimide
glass
Prior art date
Application number
KR1020207017542A
Other languages
English (en)
Other versions
KR102650926B1 (ko
Inventor
테레사 프랑수아 알리기
테레사 창
미리암 마르체나 마르틴-프란세스
프랜틱 마줌더
발레리오 프루네리
프레데릭 크리스티안 와그너
Original Assignee
코닝 인코포레이티드
인스티튜트 오브 포토닉스 사이언시스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닝 인코포레이티드, 인스티튜트 오브 포토닉스 사이언시스 filed Critical 코닝 인코포레이티드
Publication of KR20200088869A publication Critical patent/KR20200088869A/ko
Application granted granted Critical
Publication of KR102650926B1 publication Critical patent/KR102650926B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C01INORGANIC CHEMISTRY
    • C01BNON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00Carbon; Compounds thereof
    • C01B32/15Nano-sized carbon materials
    • C01B32/182Graphene
    • C01B32/194After-treatment
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B05SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05DPROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00Processes for applying liquids or other fluent materials
    • B05D1/002Processes for applying liquids or other fluent materials the substrate being rotated
    • B05D1/005Spin coating
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B05SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05DPROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D3/00Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials
    • B05D3/12Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials by mechanical means
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B05SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05DPROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D2350/00Pretreatment of the substrate
    • B05D2350/60Adding a layer before coating
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B05SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05DPROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D2505/00Polyamides
    • B05D2505/50Polyimides
    • CCHEMISTRY; METALLURGY
    • C01INORGANIC CHEMISTRY
    • C01BNON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B2204/00Structure or properties of graphene
    • C01B2204/20Graphene characterized by its properties
    • C01B2204/22Electronic properties

Landscapes

  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Laminated Bodies (AREA)

Abstract

기능화된 디바이스 기판을 형성하는 방법이 제공되며, 방법은 성장 기판 상에 그래핀 층을 형성하는 단계; 결합제가 폴리이미드 층을 상기 기판에 결합시키도록 유리, 유리-세라믹 또는 세라믹 기판에 폴리이미드 층을 도포하는 단계; 폴리이미드 층을 성장 기판 상의 그래핀 층에 결합시키는 단계; 및 성장 기판을 그래핀 층으로부터 박리하는 단계를 포함한다.

Description

직접 그래핀 전사 및 그래핀 기반 디바이스
관련 출원에 대한 상호 참조
본 출원은 2017년 11월 17일에 출원된 미국 가출원 제62/587,840호 우선권의 이익을 주장하고, 그 내용은 이하에서 완전히 설명되는 것처럼 그 전체가 본 명세서에 의존하고 참조로 포함된다.
본 발명의 분야
본 개시내용은 일반적으로 그래핀 층의 형성 및 전사에 관한 것으로, 더 구체적으로는 그래핀 층의 전사를 통해 기능화된 디바이스 기판을 형성하는 방법들에 관한 것이다.
sp2-결합된 탄소 원자의 2-차원 단일 층인 그래핀은 흑연의 기계적 벽개(cleavage)에 의한 그의 분리에 따라 큰 관심을 끌어왔다. 높은 고유 캐리어 이동도, 조정 가능한 밴드 갭, 높은 기계적 강도 및 탄성, 및 우수한 열 전도도와 같은 그것의 고유한 물리적 특성은 고속 트랜지스터, 에너지/열 관리, 및 화학/생물학적 센서를 포함하는 많은 응용에 그래핀이 유망하게 한다. 실리콘-기반 전자 공학 및 전자 디바이스의 현재 세대가 수년 내에 그들의 기본 최소 크기 제한에 도달함에 따라, 그래핀은 훨씬 더 작은 디바이스를 가능하게 하는 기회를 제공한다. 그래핀은 분자 수준에서 여전히 전도성이고 안정하기 때문에, 그것은 다음 세대의 저전력 전자 제품을 제공할 가능성을 갖는다.
기계적 박리에 의한 그래핀의 최초 분리 이후, 그래핀을 제조하기 위해 다양한 방법이 고안되어 왔다. 그래핀의 뛰어난 특성이 완전히 활용되려면, 합성된 그래핀은 다양한 기판에 전사 가능해야 한다. 특히, 전도성 기판에 의해 단락되는 것과는 대조적으로 그래핀 디바이스를 통해 전류가 흐르기 위해서는, 그래핀이 형성되는 전도성 촉매 표면으로부터 그래핀이 제거되어야 하고, 절연 표면 상에 전사되어야 한다.
그래핀을 상이한 기판 상에 전사하는 다양한 방법이 개발되어 왔다. 현재, 가장 일반적으로 사용되는 전사 방법은 폴리메틸 메타크릴레이트(PMMA) 또는 열 박리 테이프(TRT)와 같은 중합체 층이 일시적 또는 중간 기판으로서 사용되는 중합체-보조 전사 공정에 의존한다. PMMA 경로에서, PMMA를 Gr/Cu(구리 상의 그래핀) 상에 스핀-코팅한 후, 구리의 액상 에칭이 이어진다. 독립(free-standing) PMMA/Gr 층은 액체로부터 조심스럽게 떼어지고, 그래핀이 기판과 접촉하는 상태로 선택된 기판(예를 들어, 유리 또는 실리콘) 상에 배치된다. 이어서, PMMA를 화학적 에칭에 의해 제거한다. TRT 경로에서, 테이프는 Gr/Cu에 부착되고, 이어서 구리의 에칭은 독립 TRT/Gr 필름으로 이어진다. TRT/Gr 필름은 선택된 기판에 가압되고, 이어서 온도를 증가시킴으로써 테이프를 제거한다. 두 방법은 그래핀을 기판에 전사하는 것으로 이어지지만, PMMA 또는 TRT가 제거된 그래핀의 상부 표면은 항상 일부 잔류 중합체 단편을 보유한다. 이후의 디바이스들은 그래핀의 이 측면에 형성되기 때문에, 잔류 오염 물질은 디바이스 성능에 부정적인 영향을 미친다. 실제로, 고성능 디바이스 품질을 달성하는데 있어서 중합체-전사 공정으로 인한 오염 물질이 주요한 장애물 중 하나로 간주된다.
따라서, 전사 공정과 연관된 그래핀 내의 결함을 최소화 및/또는 제거하는 새로운 그래핀 전사 방법이 유리할 수 있다(예를 들어, 그래핀-기반 전자 공학 및 전자 디바이스의 개발에서).
본 개시내용의 요약
본 개시내용의 적어도 하나의 특징에 따르면, 이 방법은, 성장 기판 상에 전도성 층을 형성하는 단계; 디바이스 기판에 중합체 층을 도포하고, 결합제가 중합체 층을 디바이스 기판에 결합시키는 단계; 중합체 층을 성장 기판 상에 전도성 층에 결합시키는 단계; 및 성장 기판을 전도성 층으로부터 박리하는 단계를 포함하는 기능화된 디바이스 기판을 형성하는 방법이 제공된다.
본 개시내용의 다른 특징에 따르면, 성장 기판 상에 그래핀 층을 형성하는 단계; 유리, 유리-세라믹 또는 세라믹 기판에 폴리이미드 층을 도포하고, 결합제가 유리, 유리-세라믹 또는 세라믹 기판에 폴리이미드 층을 결합시키는 단계; 성장 기판 상의 그래핀 층에 폴리이미드 층을 결합시키는 단계; 및 성장 기판을 그래핀 층으로부터 박리하는 단계를 포함하는 기능화된 디바이스 기판을 형성하는 방법이 제공된다.
본 개시내용의 다른 특징에 따르면, 기능화된 디바이스 기판은 표면을 형성하는 기판을 포함한다. 폴리이미드 층이 기판의 표면 위에 배치된다. 아미노실란은 폴리이미드 층을 표면에 결합시킨다. 그래핀 층은 폴리이미드 층에 결합된다. 그래핀 층은 약 100 Ohm 내지 약 30 kOhm의 시트 저항을 갖는다.
본 개시내용의 이들 및 다른 특징, 장점 및 목적은 하기 명세서, 청구범위, 및 첨부 도면을 참조하여 기술분야의 통상의 기술자에 의해 추가로 이해되고 인식될 것이다.
이하는 첨부 도면 내 도면들에 대한 설명이다. 도면은 반드시 축척에 맞지는 않고, 도면의 특정한 특징 및 특정한 단면도는 명료성 및 간결성을 위해 축척으로 또는 개략적으로 과장되어 도시될 수 있다.
도면에서:
도 1은 적어도 하나의 예에 따른 그래핀 형성 전사 공정의 개략적인 개요이고;
도 2a는 폴리이미드의 경화 온도를 나타내는 10분 후의 폴리이미드에 대한 질량 손실 vs 온도의 플롯이고;
도 2b는 다양한 온도에서 10분 동안 가열된 폴리이미드 샘플에 대한 푸리에-변환 적외선 분광법(FT-IR) 데이터의 플롯이고;
도 3a는 폴리이미드에 대해 가압된 그래핀 층에 대한 시트 저항 vs 압력의 플롯이고;
도 3b는 가열되는 동안 폴리이미드에 대해 가압된 그래핀 층에 대한 시트 저항 vs 경화 온도의 플롯이고;
도 3c는 기판에 이전에 전사된 그래핀 층에 대한 저항 vs 어닐링 온도의 플롯이고;
도 4a는 기판에 전사된 후의 그래핀 층의 주사 전자 현미경 이미지이고;
도 4b는 기판 상의 그래핀 층의 주사 전자 현미경 이미지이고;
도 4c는 기판 상의 그래핀 층의 주사 전자 현미경 이미지이고;
도 5a는 구리 포일 상의 그래핀 층의 라만 분광법 플롯이고; 및
도 5b는 다양한 샘플에 대한 라만 분광법의 플롯이다.
상세한 설명
본 발명의 추가적인 특징 및 장점은 이하의 상세한 설명에서 제시될 것이고, 상세한 설명으로부터 통상의 기술자에게 명백할 것이거나, 청구범위 및 첨부 도면과 함께 이하의 설명에 기재된 바와 같이 본 발명을 실시함으로써 인식될 것이다.
본 명세서에서 사용되는 바와 같이, 용어 "및/또는"은 둘 이상의 항목의 목록에서 사용될 때, 열거된 항목 중 임의의 하나가 그 자체로 사용될 수 있거나 또는 열거된 항목 중 둘 이상의 임의의 조합이 사용될 수 있음을 의미한다. 예를 들어, 조성이 성분 A, B 및/또는 C를 함유하는 것으로 기술되어 있는 경우, 조성은 A 단독; B 단독; C 단독; A 및 B 조합; A 및 C 조합; B 및 C 조합; 또는 A, B 및 C 조합을 함유할 수 있다.
본 문서에서, 제1 및 제2, 상부 및 하부 등과 같은 관계 용어는 단지 하나의 독립체(entity) 또는 동작을 다른 독립체 또는 동작과 구별하기 위해 사용되며, 이러한 독립체 또는 동작 사이의 임의의 실제의 이러한 관계 또는 순서를 반드시 필요로 하거나 암시하지 않는다.
이제, 도 1을 참조하면, 기능화된 디바이스 기판(14)의 형성을 위한 공정(10)이 개략적으로 도시된다. 디바이스 기판(14)은 모바일 통신 디바이스(예를 들어, 휴대폰)의 부품, 증강 현실 디바이스, 기기, 차량, 디스플레이 및/또는 다른 전자 부품일 수 있다. 공정(10)는 성장 기판(26) 상에 전도성 층(22)을 형성하는 단계(18)로 시작할 수 있다. 성장 기판(26)은 전도성 층(22)의 성장을 지지 및/또는 촉진하도록 구성된 다양한 재료로 구성될 수 있다. 다양한 예에 따르면, 성장 기판(26)은 니켈, 구리, 실리콘 카바이드, 게르마늄, 은, 철, 스테인리스 스틸, 사파이어, 백금, 이리듐, 루테늄, 코발트 및 구리-니켈 합금, 반도체 재료(예를 들어, 실리콘), 전도성 층(22)을 지지 및/또는 성장시킬 수 있는 다른 재료 및/또는 이들의 조합 중 하나 이상을 포함할 수 있다. 다양한 예에 따르면, 성장 기판(26)은 약 0.01 mm 내지 약 1.0 mm 범위의 두께를 갖는 비교적 얇은 기판(예를 들어, 포일)일 수 있다. 이하에서 더 상세히 설명되는 바와 같이, 공정(10)는 성장 기판(26)으로부터 전도성 층(22)을 풀링(pulling) 또는 박리함으로써 성장 기판(26)으로부터 다른 기판으로 전도성 층(22)을 직접 전사하는 것을 포함한다.
전도성 층(22)은 전기 및/또는 열 에너지를 전달하도록 구성된 다양한 재료로 구성될 수 있다. 다양한 예에 따르면, 전도성 층(22)은 그래핀의 하나 이상의 층으로 구성될 수 있다. 그래핀은 sp2-결합된 탄소 원자의 2-차원 단일 층이다. 전도성 층(22)의 그래핀 예는, 연속적인 또는 비-연속적인 그래핀 층을 포함할 수 있다. 그래핀과 관련하여 설명되었지만, 공정(10)는 성장 기판(26) 상에 생성된 다양한 전도성 층(22)(예를 들어, 금속 및/또는 반도체)과 관련하여 사용될 수 있다는 것이 이해될 것이다. 또한, 공정(10)는 성장 기판(26) 상에 생성된 비-전도성 얇은 필름의 직접 전사를 위해 활용될 수도 있다.
성장 기판(26) 상에 전도성 층(22)을 형성하는 단계(18)는 다양한 방식으로 수행될 수 있다. 다양한 예에 따르면, 그래핀 전도성 층(22)은 금속(예를 들어, 구리)을 포함하는 성장 기판(26) 상에 화학 기상 증착 공정을 통해 성장 기판(26) 상에 형성될 수 있다. 그래핀의 화학 기상 증착은 승온에서 그리고 낮은 또는 대기압 압력 중 하나에서 전이 금속 표면(예를 들어, 성장 기판(26)) 상의 탄소-함유 전구체의 흡착, 분해 및 분리를 포함한다. 예를 들어, 단일 층 및 이중 층 그래핀은 탄화수소 전구체로부터의 진공 화학 기상 증착 공정에서 제조될 수 있다. 이러한 예에서, 성장 기판(26)은 전기 전도성이고 그래핀 전도성 층(22)의 성장은 금속-함유 성장 기판(26)을 승온에서 H2와 같은 환원제와 함께 C2H2, CH4 또는 또 다른 탄화수소와 같은 탄소 전구체에 노출시킴으로써 수행될 수 있다. 그래핀-형성 온도는 약 200 ℃ 내지 약 1200 ℃일 수 있다. 예를 들어, 그래핀 형성은 약 400 ℃, 500 ℃, 600 ℃, 700 ℃, 800 ℃, 900 ℃, 1000 ℃, 1100 ℃의 온도에서, 및 이들 사이의 모든 온도에서 수행될 수 있다. 몇몇 예에서, 그래핀은 약 100 ℃ 미만의 온도(예를 들어, 약 실온)까지 기판을 냉각함으로써 성장 기판(26) 상에 합성될 수 있다.
단계(18)의 또 다른 예에 따르면, 그래핀을 포함하는 전도성 층(22)이 반도체 기판 상에 증착된 금속 하부 층(예를 들어, 코발트 또는 니켈) 상에 형성될 수 있다. 이와 같이, 성장 기판(26)은 금속 및 반도체 모두로 구성될 수 있다. 반도체 기판은 화학 기상 증착 챔버 내에 배치되고, 기판은 약 450 ℃ 이하의 공정 온도로 가열된다. 탄소 전구체가 챔버 내로 흐르고 그래핀이 합성된다. 몇몇 예에서, 기판을 100 ℃ 미만의 온도로 냉각하고, 기판에 실온 공정을 가하고, 및/또는 기판에 자외선을 가함으로써 그래핀이 합성된다.
다양한 예에 따르면, 단계(18)는 전도성 층(22) 및 성장 기판(26)에 액체를 도포하는 단계를 더 포함할 수 있다. 액체는 성장 기판(26)으로부터 전도성 층(22)의 박리를 용이하게 하도록 구성된 물 및/또는 다른 재료를 포함할 수 있다. 액체는 약 40 ℃, 또는 약 42 ℃, 또는 약 44 ℃, 또는 약 46 ℃, 또는 약 48 ℃, 또는 약 50 ℃, 또는 약 52 ℃, 또는 약 54 ℃, 또는 약 56 ℃, 또는 약 58 ℃, 또는 약 60 ℃, 또는 약 62 ℃, 또는 약 64 ℃, 또는 약 66 ℃, 또는 약 68 ℃, 또는 약 70 ℃, 또는 약 72 ℃, 또는 약 74 ℃, 또는 약 76 ℃, 또는 약 78 ℃, 또는 약 80 ℃의 온도를 가질 수 있고 주어진 값들 사이의 임의의 그리고 모든 값 및 범위를 가질 수 있다. 액체는 전도성 층(22) 및/또는 성장 기판(26) 상에 분무 또는 딥 코팅될 수 있다. 액체는 약 1분 내지 약 20분, 또는 약 5분 내지 약 10분, 또는 그들 사이의 임의의 그리고 모든 값 및 범위의 기간 동안 전도성 층(22) 및/또는 성장 기판(26)에 도포될 수 있다. 이론에 얽매이지 않고, 액체의 분자는 전도성 층(22)과 성장 기판(26) 사이의 계면을 침투하고 성장 기판(26)으로부터 전도성 층(22)의 부분적인 박리를 초래하는 것으로 생각된다. 전도성 층(22) 및/또는 성장 기판(26) 상의 용액의 사용은 이하에서 더 상세히 설명되는 바와 같이 성장 기판(26)으로부터 전도성 층(22)을 박리하는데 필요한 힘을 감소시키는데 유리할 수 있다. 이러한 특징은 성장 기판(26)으로부터 제거 중에 전도성 층(22)을 손상시킬 위험을 감소시키는데 유리할 수 있다.
다음으로, 디바이스 기판(42)에 중합체 층(38)을 도포하는 단계(34)가 수행된다. 디바이스 기판(42)은 실리콘 웨이퍼, 유리, 유리-세라믹, 세라믹, 결정질(예를 들어, 실리콘 결정질) 재료, 금속, 중합체 재료 및/또는 이들의 조합으로 구성될 수 있다. 중합체 재료의 예에서, 디바이스 기판(42)은 폴리에틸렌 테레프탈레이트(PET)로 구성될 수 있다. 다양한 예에 따르면, 디바이스 기판(42)은 알루미노실리케이트 및/또는 보로실리케이트 유리 중 하나 이상을 포함할 수 있다. 다양한 예에서, 유리, 유리-세라믹, 세라믹 디바이스 기판(42)이 강화될 수 있다. 예를 들어, 디바이스 기판(42)은 하나 이상의 열적, 화학적, 또는 물리적 강화 단계를 겪을 수 있다. 열적 강화에서, 디바이스 기판(42)은 디바이스 기판(42)을 강화하기 위해 열의 적용을 통해 열처리, 어닐링, 템퍼링, 또는 다른 방식으로 변경될 수 있다. 화학적 강화의 예에서, 디바이스 기판(42)은 디바이스 기판(42) 내의 하나 이상의 강화된 영역(예를 들어, 표면에)을 생성하기 위해 하나 이상의 화학적 교환(예를 들어, 알칼리 금속 교환)을 겪을 수 있다. 물리적 강화의 예에서, 디바이스 기판(42)은 균열 전파를 개시할 수 있는 결함을 감소 및/또는 제거하기 위해 마쇄, 연마 또는 다른 방식으로 변경될 수 있다.
본 명세서에서 사용되는 바와 같이, 중합체 층(38)은 전구체 및 용매의 혼합물 및/또는 전구체의 중합된 층을 둘 다 지칭할 수 있다. 중합체 층(38)은 높은 표면 에너지를 갖고 전도성 층(22)과 잘 결합할 수 있는 폴리이미드, 폴리티오펜 및/또는 다른 중합체로 구성될 수 있다. 다양한 예에 따르면, 중합체 층(38)은 그래핀과 높은 결합 에너지를 갖도록 구성된 중합체로 구성될 수 있다. 또한, 중합체 층(38)은 전도성 층(22)과 성장 기판(26) 사이에 존재하는 것보다 전도성 층(22)과 더 높은 결합 에너지를 가질 수 있다. 폴리이미드는 이미드 단량체의 중합체이다. 중합체 층(38)의 폴리이미드 예에 대한 전구체는 이무수물 및 디아민 및/또는 이무수물 및 디이소시아네이트를 포함할 수 있다. 전구체로서 사용되는 이무수물은 피로멜리트산 이무수물, 벤조퀴논테트라카르복실산 이무수물 및/또는 나프탈렌 테트라카르복실산 이무수물을 포함할 수 있다. 일반적인 디아민 빌딩 블록은 4,4'-디아미노디페닐 에테르(DAPE), 메타-페닐렌디아민(MDA), 및 3,3-디아미노디페닐메탄을 포함한다. 아래에서 더 상세히 설명되는 바와 같이, 중합체 층(38)은 전도성 층(22)과 성장 기판(26) 사이의 결합에 비해 중합체 층(38)과 전도성 층(22) 사이의 더 큰 결합 때문에 전도성 층(22)을 성장 기판(26)으로부터 박리하는 데 사용될 수 있다.
다양한 예에 따르면, 하나 이상의 결합제(46)는 중합체 층(38)을 기판(42)에 결합시킬 수 있다. 중합체 층(38)이 또한 결합제(46)를 포함할 수 있다는 것을 이해할 것이다. 공정(10)이 성장 기판(26)으로부터 전도성 층(22)을 풀링 또는 박리하는데 성공적이려면, 디바이스 기판(42)과 중합체 층(38) 사이의 결합 에너지뿐만 아니라 중합체 층(38)과 전도성 층(22) 사이의 결합 에너지는 전도성 층(22)과 성장 기판(26) 사이의 결합 에너지보다 커야 한다. 다양한 예에 따르면, 결합제(46)는 기판(42)의 표면 기능화를 생성함으로써 중합체 층(38)과 디바이스 기판(42) 사이의 접착력을 증가시킬 수 있다. 이러한 예에서, 결합제(46)는 아미노실란을 포함할 수 있다. 아미노실란은, "R"이 알킬, 아릴, 또는 유기작용기이고, "OR"이 메톡시, 에톡시, 또는 아세톡시기인, RnSi(OR)4-n의 기본 구조를 가질 수 있다. 결합제(46)로서 사용될 수 있는 예시적인 아미노실란 재료는 아미노실란(3-아미노프로필트리메톡시실란), 아미노프로필-트리(에톡시)실란, N-아미노에틸-아미노프로필-트리(에톡시)실란, 에폭시실란 결합제, 예컨대 글리시독시프로필-트리(메톡시)실란, 글리시독시프로필-트리(에톡시)실란, (3,4-에폭시시클로헥실)에틸-트리(메톡시)실란 및 (3,4-에폭시시클로헥실)에틸-트리(에톡시)실란, 이소시아네이트 실란 결합제, 예컨대 이소시아네이트 프로필-트리(에톡시)실란 및 이소시아네이트 프로필-트리(메톡시)실란, 및 메르캅토실란, 예컨대 메르캅토프로필-트리(메톡시)실란 및 메르캅토프로필-트리(에톡시)실란을 포함할 수 있다.
결합제(46)는 다수의 방식으로 공정(10)의 단계(34)에서 사용될 수 있다. 34a로 표기된 단계(34)의 제1 예에서, 결합제(46)는 중합체 층(38)의 전구체/용매 혼합물 내로 혼합될 수 있다. 이러한 예에서, 소정의 양의 결합제(46)가 중합체 층(38)의 전구체 혼합물에 첨가될 수 있다. 전술한 바와 같이, 중합체 층(38)의 전구체 혼합물은 중합체 층(38) 전구체 및 용매 모두를 포함할 수 있다. 결합제(46)는 중합체 층(38)의 전구체 혼합물에 약 0.1 중량% 내지 약 10 중량% 범위의 양으로 첨가될 수 있다. 이와 같이, 결합제(46)(예를 들어, 아미노실란)은 중합체 층(38)(예를 들어, 폴리이미드 층) 내에 배치 및/또는 분산된다. 결합제(46)의 혼합물 및 중합체 층(38)의 전구체 혼합물은 용액이 완전히 혼화 가능할 때까지 격렬하게 교반될 수 있다. 이러한 예에서, 결합제(46) 및 중합체 층(38)은 단일 층을 형성할 수 있다. 이어서, 결합제(46) 및 중합체 층(38)의 전구체 혼합물을 분무 코팅, 스핀 코팅, 딥 코팅, 슬롯 또는 다이 코팅, 및/또는 기판에 대한 용액의 다른 코팅 방법을 통해 디바이스 기판(42)에 도포할 수 있다. 결합제(46)는 중합체 층(38)이 디바이스 기판(42)에 결합되도록 디바이스 기판(42)의 표면을 기능화하도록 작용할 수 있다.
34b로 표기된 단계(34)의 제2 예에서, 결합제(46)는 기판(42)의 표면에 직접 도포될 수 있다. 이러한 예에서, 결합제(46)는 결합제(46) 및 중합체 층(38)이 별개의 층을 형성하도록 중합체 층(38)과 별도로 도포될 수 있다. 결합제(46)는 기상 증착, 수성 알코올을 통한 증착, 수용액을 통한 증착, 분무 증착 및/또는 결합제(46)를 도포하는 다른 방법을 통해 디바이스 기판(42)에 도포될 수 있다. 결합제(46)가 기판(42) 상에 증착된 후, 중합체 층(38) 전구체 혼합물은 단계(34a)와 관련하여 전술한 임의의 방식으로 결합제(46) 위에 배치될 수 있다. 즉, 중합체 층(38)은 결합제(46)에 도포될 수 있다.
단계(34)의 실시예 34a 또는 34b가 사용되는지에 관계없이, 일단 중합체 층(38)의 전구체 혼합물이 디바이스 기판(42)에 도포되면, 디바이스 기판(42)은 바람직한 중합체 층(38) 두께가 달성되도록 스핀된다. 즉, 중합체 층(38)은 디바이스 기판(42) 상에 스핀 코팅된다. 실시예 34a에서, 결합제(46) 및 중합체 층(38) 모두는 바람직한 두께를 제공하도록 스핀 코팅되고, 반면에 실시예 34b에서 중합체 층(38)은 결합제(46)에 도포된 후 스핀 코팅된다. 중합체 층(38)의 스핀 코팅은 약 2000 RPM 내지 약 4000 RPM 범위, 또는 약 3000 RPM에서 약 0.1분 내지 약 2분 범위의 기간 또는 약 1분 동안 수행될 수 있다.
일단 중합체 층(38)이 바람직한 두께로 스핀 코팅되면, 기판(42), 중합체 층(38) 및 결합제(46)를 어닐링하는 단계(48)가 수행될 수 있다. 기판(42), 중합체 층(38) 및 결합제(46)는 약 15분 동안 약 40 ℃ 내지 약 80 ℃의 온도에서 어닐링 오븐에 배치되어 중합체 층(38)을 부분적으로 건조 및/또는 중합시킬 수 있다. 또한, 어닐링 후에, 먼지 및/또는 가스 기포의 결과로서 표면 상의 가능한 아티팩트/결함을 식별하기 위해서, 중합체 층(38)이 검사될 수 있을 것이다.
일단 결합제(46) 및 중합체 층(38)이 단계(84)를 통해 기판(42)에 도포되고, 몇몇 경우에 단계(48)에서 어닐링되면, 중합체 층(38)을 전도성 층(22)에 결합시키는 단계(54)가 수행된다. 결합 전에, 전도성 층(22) 및/또는 성장 기판(26)은 전도성 층(22) 내의 홀이 발생하지 않도록 전도성 층(22)과 중합체 층(38) 사이의 양호한 접착력을 보장하기 위해 사전-세정(예를 들어, 아세톤 및/또는 이소프로판올로 헹굼)될 수 있다. 다양한 예에 따르면, 중합체 층(38) 및 전도성 층(22)의 결합은 열 및/또는 압력 하에서 수행된다. 이러한 예에서, 중합체 층(38) 및 전도성 층(22)의 결합은 핫 프레스 및/또는 라미네이터의 사용을 통해 수행될 수 있다. 중합체 층(38) 및 전도성 층(22)을 결합시키면서 열 및 압력의 사용은 전도성 층(22)과 접촉하면서 중합체 층(38)을 부분적으로, 실질적으로 또는 완전히 경화시킬 수 있다. 단계(54)의 핫 프레스 예에서, 하나 이상의 중합체 슬라이드(60)(예를 들어, 폴리에틸렌 테레프탈레이트)가 디바이스 기판(42) 및 성장 기판(26)과 접촉하면서 배치될 수 있다. 이어서, 성장 기판(26), 전도성 층(22), 중합체 층(38) 및 디바이스 기판(42)(예를 들어, 전도성 층(22) 및 중합체 층(38)을 접촉)이 2 개의 실리콘 고무 시트(64) 사이에 삽입된다. 중합체 슬라이드(60)의 가요성은 성장 기판(26)과 실리콘 고무 시트(64) 사이의 접촉을 향상시키는 동시에 중합체 층(38) 전구체의 전구체 혼합물로부터의 휘발성 물질(온도에서 경화 동안)의 일부를 흡수할 것이다.
54a로 표기된 단계(54)의 핫 프레스 예 동안, 중합체 층(38) 및/또는 디바이스 기판(42)은 약 50 ℃ 내지 약 200 ℃, 또는 약 90 ℃ 내지 약 180 ℃, 또는 약 90 ℃ 내지 약 130 ℃ 범위의 온도로 가열될 수 있다. 예를 들어, 중합체 층(38)은 약 50 ℃, 60 ℃, 70 ℃, 80 ℃, 90 ℃, 100 ℃, 110 ℃, 120 ℃, 130 ℃, 140 ℃, 150 ℃, 160 ℃, 170 ℃의 온도, 및 이들 온도 수준 사이의 모든 온도로 가열될 수 있다. 전도성 층(22) 및/또는 성장 기판(26)은 동일하거나 상이한 온도로 가열될 수 있다는 것이 이해될 것이다. 핫 프레스의 온도는 중합체 층(38)의 전구체를 고체 중합체 재료로 경화시키기에 충분히 고온일 수 있다. 중합체 층(38)의 이러한 경화는 중합체 층(38)과 전도성 층(22) 사이의 접착력을 허용한다.
54b로 표기된 단계(54)의 라미네이터 예 중에, 중합체 층(38) 및/또는 디바이스 기판(42)은 바람직한 롤러 속도, 롤러(66) 사이의 거리 및 온도를 갖는 롤러(66)를 갖는 라미네이터를 통과한다. 롤러(66)의 온도는 약 50 ℃ 내지 약 200 ℃, 또는 약 100 ℃ 내지 약 170 ℃, 또는 약 120 ℃ 내지 약 150 ℃의 범위일 수 있다. 전도성 층(22) 및/또는 성장 기판(26)은 동일하거나 상이한 온도로 가열될 수 있다는 것이 이해될 것이다. 롤러(66)의 온도는 중합체 층(38)의 전구체를 고체 중합체 재료로 경화시키기에 충분히 고온일 수 있다. 중합체 층(38)의 이러한 경화는 중합체 층(38)과 전도성 층(22) 사이의 접착력을 허용한다.
중합체 층(38) 및/또는 전도성 층(22)을 가열하는 것에 추가하여, 중합체 층(38) 및 전도성 층(22)은 단계(54a) 및/또는 단계(54b)에서 압력 하에서 결합될 수 있다. 예를 들어, 중합체 층(38) 및 전도성 층(22)은 약 100 psi 내지 약 500 psi, 또는 약 200 psi 내지 약 400 psi 범위의 압력으로 함께 가압될 수 있다. 특정 예에서, 중합체 층(38) 및 전도성 층(22)은 약 250 psi 내지 약 350 psi의 압력으로 함께 가압될 수 있다. 단계(54)의 라미네이터 예의 경우, 롤러(66) 사이의 거리 또는 간격(예를 들어, 약 2 mm 이하의 간격)은 압력(즉, 핫 프레스와 동일한 및/또는 유사한 압력)을 제공하도록 변경된다. 압력 하에서 중합체 층(38)을 전도성 층(22)에 결합 및 경화시키는 것은 전도성 층(22)을 열화시키지 않으면서 중합체 층(38)과 전도성 층(22) 사이의 결합을 증가시키는 데 유리할 수 있다.
압력 및/또는 승온 하에서의 단계(54)에서의 소정의 기간의 결합 시간(또는 라미네이터에 대한 라미네이션 사이클의 수) 후에, 성장 기판(26) 및 디바이스 기판(42)은 핫 프레스로부터 제거된다. 일단 제거되면, 성장 기판(26)을 전도성 층(22)으로부터 박리하는 단계(70)가 수행된다. 달리 말하면, 전도성 층(22)은 성장 기판(26)으로부터 박리된다. 중합체 층(38)과 전도성 층(22) 사이의 결합 강도가 전도성 층(22)과 성장 기판(26) 사이의 결합 강도보다 높다는 사실로 인해서, 중합체 층(38) 및 전도성 층(22)은 성장 기판(26)으로부터 이탈하고(detach) 디바이스 기판(42)에 부착된 상태로 유지된다. 전도성 층(22)이 임의의 중간 단계 또는 필름 없이 성장 기판(26)으로부터 디바이스 기판(42)으로 전사될 때, 전사는 직접 전사라고 말할 수 있다. 이러한 특징은 성장 기판(26)이 반드시 전도성 층(22)을 이탈시키기 위해 용해될 필요가 없다는 점에서 유리할 수 있다. 이러한 특징은 성장 기판(26)이 공정(10)이 적용될 수 있는 더 많은 전도성 층(22)을 형성하도록 재사용될 수 있다는 점에서 유리할 수 있다. 또한, 중간 단계 또는 필름으로부터의 오염 물질이 제거될 수 있다.
공정(10)(예를 들어, 단계(70)의 완료 시에)은 기능화된 디바이스 기판(14)을 초래한다. 전술한 바와 같이, 기능화된 디바이스 기판(14)은 모바일 통신 디바이스(예를 들어, 휴대폰)의 부품, 증강 현실 디바이스, 기기, 차량, 디스플레이 및/또는 다른 전자 부품들일 수 있다. 예를 들어, 기능화된 디바이스 기판(14)이 디바이스 기판(42)(예를 들어, 유리) 상의 전도성 층(22)을 포함하는 경우, 기능화된 디바이스 기판(14)은 터치스크린 디스플레이 내의 부품일 수 있다. 다른 예에서, 전도성 층(22)이 높은 전기 전도성을 가지고 매우 얇을 때, 기능화된 디바이스 기판(14)은 컴퓨팅 시스템(예를 들어, 모바일 또는 고정의)의 에너지/열 관리 디바이스 및/또는 고속 트랜지스터의 부품일 수 있다.
본 개시내용에 요약된 공정의 공정 파라미터(예를 들어, 공정(10))로 인해, 기능화된 디바이스 기판(14)의 전도성 층(22)은 다양한 유익한 이점을 제공할 수 있다. 예를 들어, 전도성 층(22)은 금 접촉 패드를 활용하는 동일 선상의 4 점 측정 기술을 사용하여 측정시 약 100 Ohm 내지 약 30 kOhm, 약 100 Ohm 내지 약 24 kOhm, 약 100 Ohm 내지 약 10 kOhm, 약 100 Ohm 내지 약 5.0 kOhm의 시트 저항을 가질 수 있다. 예를 들어, 전도성 층(22)은 약 100 Ohm, 200 Ohm, 300 Ohm, 400 Ohm, 500 Ohm, 600 Ohm, 700 Ohm, 800 Ohm, 900 Ohm, 1.0 kOhm, 2.0 kOhm, 3.0 kOhm, 4.0 kOhm, 5.0 kOhm, 6.0 kOhm, 7.0 kOhm, 8.0 kOhm, 9.0 kOhm, 10 kOhm, 11 kOhm, 12 kOhm, 13 kOhm, 14 kOhm, 15 kOhm, 16 kOhm, 17 kOhm, 18 kOhm¸19 kOhm, 20 kOhm, 21 kOhm¸ 22 kOhm, 23 kOhm, 24 kOhm, 25 kOhm, 26 kOhm, 27 kOhm, 28 kOhm, 29 kOhm, 30 kOhm 및 그 사이의 모든 시트 저항 값의 시트 저항을 가질 수 있다. 성장 기판(26)의 분리에 의해 노출된 전도성 층(22)의 표면이 종래의 얇은 필름 제조 공정에 의해 사용되는 중간 중합체 시트에 의해 오염되지 않기 때문에, 전도성 층(22)의 낮은 시트 저항이 달성될 수 있다.
본 개시내용의 사용은 다양한 장점을 제공할 수 있다. 첫째로, 전도성 층(22)이 성장 기판(26)으로부터 중합체 층(38)을 통해 디바이스 기판(42)에 직접 전사되게 함으로써, 중간 기판 단계들이 공정(10)으로부터 제거될 수 있다. 중간 지지 기판의 제거는 제조 및 생산과 연관된 비용을 감소시키거나 제거할 수 있다. 중간 지지 층의 제거에 의해, 공정(10)은 성장 기판(26)과 디바이스 기판(42) 사이의 전도성 층(22)의 직접 전사로 지칭될 수 있다. 둘째로, 전도성 층(22)의 노출된 측면이 임의의 중간 층에 의해서 접촉되지 않을 때, 중간 지지 층에 의해서 생성된 오염 물질 및/또는 결함이 발생되지 않을 수 있다. 이러한 오염 물질의 제거는 전도성 층(22)의 전기 전도성을 증가시키는 역할을 할 수 있다. 셋째로, 성장 기판(26)이 전도성 층(22)으로부터 일편으로 박리됨에 따라 성장 기판(26)은 성장 기판(26)으로서 재사용될 수 있다. 또한, 성장 기판(26)이 용해되거나 손상되지 않기 때문에, 종래의 설계에 비해, 새로운 성장 기판(26)을 생성하는 것과 연관된 비용이 감소 또는 제거될 수 있다.
실시예
이하의 실시예는 본 개시내용의 전도성 층(22) 및 공정(10)의 특정 비-제한적 예를 나타낸다.
본 개시내용의 제1 예에서, 단일 층 그래핀 층(예를 들어, 전도성 층(22))을 유리 기판(예를 들어, 디바이스 기판(42)) 상에 이하의 단계에 의해 전사하였다: (1) 유리 기판을 세정 및 히드록실화하고; (2) 세정 유리 기판을, 1시간 동안 진공 하에 70 ℃에서 APTES 증기에 대한 노출에 의해 아미노프로필트리에톡시실란(APTES)(예를 들어, 결합제(46))으로 기능화하고; (3) 시그마-알드리치로부터의 폴리아믹산(PAA)을 4500 rpm으로 30초 동안 APTES-기능화된 유리 기판 상에 스핀 코팅하고; (4) PAA 코팅을 공기 배출된 오븐에서 10분 동안 150 ℃로 부분적으로 경화시키고; (5) 구리 포일 시트 상의 그래핀을 코팅된 유리 기판 상에 배치하고, 테플론(Teflon) 및 실리콘 시트로 중첩시키고; (6) 구리 포일/그래핀 및 PAA/유리 기판 조합을 150 ℃로 만들고, 10분 동안 180 psi로 가압하고; (7) 구리 포일을 박리하여, 유리 기판 상에 그래핀 필름이 남도록 하였다.
제2 예에서, 단일 층 그래핀 층을 유리 기판 상에 이하의 단계에 의해 전사하였다: (1) 유리 기판을 세정 및 히드록실화하고; (2) APTES 0.3 g을 시그마-알드리치로부터의 40 ml PAA에 첨가하고, 잘 혼합하고; (3) PAA 및 APTES 혼합물을 4500 rpm에서 30초 동안 세정 유리 기판 상에 스핀 코팅하고; (4) PAA 및 APTES 혼합물을 공기 배출된 오븐에서 10분 동안 150 ℃로 부분적으로 경화시키고; (5) 구리 포일 시트 상의 그래핀을 코팅된 유리 기판 상에 배치하고, 테플론 및 실리콘 시트로 중첩시키고; (6) 구리 포일/그래핀 및 PAA/유리 기판 조합을 150 ℃로 만들고, 10분 동안 180 psi로 가압하고; (7) 구리 포일을 박리하여, 유리 기판 상에 그래핀 필름이 남도록 하였다.
이제, 도 2a를 참조하면, 상이한 온도에서 10분 동안 경화된, 브랜드 VTEC™로 판매되는 폴리이미드 재료(예를 들어, 중합체 층(38))의 질량 손실, 또는 중량 측정 플롯이 도시되어 있다. 중량 측정 연구는 그래핀(예를 들어, 전도성 층(22))의 전사 공정 동안 포획된 용매와 연관된 결함이 제거될 수 있도록 폴리이미드 필름에 잔류하는 용매의 휘발성 속도 및 백분율을 제공한다. 완전 경화에서의 평균 중량 손실 백분율은 87.0 %이고, 이는 300 ℃, 325 ℃ 및 350 ℃에서 발생한다. 250 ℃에서 평균 값은 86.8 %이었으며, 이는 완전 경화가 250 ℃ 및 300 ℃에서 달성되었다는 것을 나타낸다. VTEC™ 폴리이미드의 이미드화 공정은 약 82.0 %(100 % 용매 손실)부터이고 87 %에서 완전 경화되고, 총 중량 손실의 대략 5.7 %를 나타낸다. 완전히 경화된 폴리이미드 재료는 1000 rpm에서 60초 동안 유리 기판(예를 들어, 디바이스 기판(42)) 상에 스핀-코팅된 VTEC™의 원래 중량의 13 %를 나타낸다.
이제 도 2b를 참조하면, 푸리에-변환 적외선 분광법(FT-IR) 데이터의 플롯이 도시되어 있다. 중량 측정 데이터와 함께 FT-IR 데이터는 중량 손실의 각 단계 동안 이미드화 진행의 시각적 측정을 얻고, 건조 및 전사 절차(예를 들어, 공정(10)에 대한)를 위한 작업 파라미터를 식별하는데 도움을 주기 위해 사용되었다. 도 2b에서 알 수 있는 바와 같이, 1780 cm-1, 1720 cm-1 및 1380 cm-1 부근의 이미드 흡수 밴드와 1650 cm-1 및 1540 cm-1 부근의 아미드 흡수 밴드를 비교하는 것은 폴리이미드 재료의 경화 백분율을 일반적으로 나타낸다. 10분 동안 100 ℃ 경화 후 얻은 FT-IR 스펙트럼은 1780 cm-1 및 1720 cm-1(C=O 신축) 및 1380 cm-1(C-N 신축)에서 최소의 흡수 밴드를 나타내거나 흡수 밴드를 나타내지 않고, 셋 모두는 130 ℃에서 10분 경화에 대해 나타났다. 10분 동안 130 ℃와 10분 동안 180 ℃ 사이에서, 이미드화 공정의 진행은 1776 cm-1, 1714 cm-1 및 1371 cm-1에서의 증가하는 강도로 잘 관찰되었다. 마지막으로, 10분 동안 250 ℃에서 이후에 얻은 샘플은 1777 cm-1, 1712 cm-1 및 1369 cm-1에서 동일한 흡수 밴드를 관찰하는 거의 완전히 경화된 필름을 나타내었다. FT-IR 데이터는, 중량 측정 데이터 이외에, 폴리이미드 재료의 경화 공정(예를 들어, 단계(54))의 시간 및 온도가 결정되어 적절한 전사 파라미터가 달성되도록 한다.
이제 도 3a 내지 3c를 참조하면, 전사 절차(예를 들어, 공정(10))를 최적화하기 위해, 온도 및 압력 파라미터는 그래핀 층(예를 들어, 전도성 층(22)) 품질 및 전기적 특성에 대한 그 영향을 평가하기 위해 수정되었다. 핫 프레스 단계(예를 들어, 단계(54a)) 동안의 압력은 VTEC™(예를 들어, 단계(34a)) 내로 혼합된 아미노실란(예를 들어, 결합제(46))과 VTEC™(예를 들어, 단계(34b))로부터 별도의 층으로서 쌓이는 아미노실란 둘 모두에 대해 약 25 psi 내지 약 350 psi(도 3a)에서 수정되었다. 아마도 그래핀 층과 기판(예를 들어, 중합체 층(38)) 사이의 접촉 불량 때문에 높은 시트 저항(Rs) 값은 더 낮은 압력(예를 들어, 약 25 psi 내지 약 75 psi)에서 얻어지고, 반면 낮은 및 일관된 시트 저항 값은 약 150 psi 이상의 압력에서 얻어진다. 도 3a에 도시된 바와 같이, 매끄러운 18 ㎛ Cu 포일(예를 들어, 성장 기판(26)) 상에 형성된 그래핀 층의 7 개의 샘플의 시트 저항은 약 25 psi 내지 약 350 psi 사이의 VTEC™로의 핫 프레싱 후에 측정되었다. 아마도 그래핀과 VTEC™ 사이의 접촉 불량 때문에 큰 오차 막대를 갖는 약 25 psi 내지 약 75 psi 사이의 공정 둘 다에 대해 시트 저항이 높다. 약 150 psi 내지 약 350 psi의 압력에 대해, 시트 저항이 일관되고, 따라서 양호한 접착력이 얻어진 후에 압력이 그래핀 층에 영향을 미치지 않을 것(예를 들어, 가해진 압력은 더 높은 압력에서 그래핀에 공극/균열을 유도하지 않음) 이라는 것을 확인한다.
변경된 제2 파라미터는 경화의 온도였다. 도 3b에 도시된 바와 같이, 상이한 형성 온도(예를 들어, 단계(54)의 경화 온도)에서 형성 절차(예를 들어, 공정(10))에 따라 VTEC™ 폴리이미드 재료(예를 들어, 중합체 층(38))로 전사된 그래핀 층(예를 들어, 전도성 층(22))에 대한 시트 저항 값이 제공된다. 본 명세서에 제공된 시트 저항 값은 금 접촉 패드를 활용하는 동일 선상의 4 점 측정 기술을 사용하여 측정하였다. 알 수 있는 바와 같이, 약 90 ℃ 내지 약 130 ℃의 경화 온도에 대해 전사된 그래핀은 약 2.1 kOhm/sq 내지 약 9 kOhm/sq의 시트 저항을 나타낸다. kOhm-MOhms의 범위로 증가하는 시트 저항에 의해 보여지듯이, 약 180 ℃이상의 온도에서 그래핀 전사는 어렵다. 시트 저항의 증가는 적어도 부분적으로 폴리이미드 재료의 경화 상태로 인한 것으로 여겨진다. 경화 온도가 증가함에 따라, 폴리이미드 재료의 용매 함량이 감소하므로(도 2a 및 2b에 도시된 바와 같이), 그래핀 층과 폴리이미드 재료 사이의 접착력이 감소한다. 이와 같이, 더 높은 시트 저항 값은 더 적게 전사되는 그래핀 및/또는 더 많은 양의 결함을 갖는 전사된 그래핀으로 인해 발생할 수 있다. 다시 말해서, 관찰되는 그래핀 전도도에서의 가변성은 폴리이미드 이미드화로 인한 것일 수 있는데, 이는 보다 높은 온도가 폴리이미드의 추가 이미드화를 촉진하고, 동시에, 아마 대부분의 화학적 고리가 닫혀 있기 때문에, 그래핀과의 약한 상호작용을 가져서 감소된 전사를 유도하기 때문이다.
이제 도 3c를 참조하면, 온도가 점진적으로 증가될 때(180 ℃, 200 ℃, 250 ℃, 300 ℃ 및 350 ℃), 열 어닐링에 대한 폴리이미드의 안정성이 평가된다. 이는 임의의 고온 디바이스 제조 공정 단계가 구조의 특성에 부정적인 영향을 미치지 않을 것임을 입증하는 것이다. 도 3c는 동일한 샘플에 대해 수행되는 온도의 3 회 사이클의 결과를 도시한다. 제1 사이클에 대해서는 저항이 감소하기 시작하는 약 250 ℃ 내지 약 300 ℃의 온도 범위까지 저항이 증가하는 것으로 밝혀졌다. 이미드화 완료로 인해 온도를 증가시킬 때 폴리이미드 재료가 수축(예를 들어, 그래핀 뿐만 아니라)될 수 있는 것으로 생각된다. 폴리이미드 재료의 유리 전이가 달성된 후(예를 들어, 약 255 ℃의 유리 전이 온도에서), 폴리이미드 필름의 강성이 감소함에 따라 시트 저항은 감소하기 시작하고, 따라서, 또한 그것에 부착된 그래핀도 마찬가지다. 샘플이 제2 및 제3 사이클에서 고온으로 다시 가열되었을 때, 저항이 점진적인 방식으로 증가되지만 두 사이클 모두 그의 값을 거의 유지하는 것이 관찰될 수 있다.
이제 도 4a 내지 4c를 참조하면, VTEC™ 폴리이미드 재료(예를 들어, 중합체 층(38))를 사용하여 구리 기판으로부터 깨끗하고 연속적인 그래핀 층의 전사를 입증하는 주사 전자 현미경 특징화가 수행되었다. 그래핀 층이 성장된 구리 기판(예를 들어, 성장 기판(26))의 입자 경계가 관찰될 수 있고, 이는 구리 미세구조의 특징이 폴리이미드/그래핀 구조물 상에 임프린트되는 것을 보여준다. 구리 입자 경계 및 구리 테라스는 폴리이미드 상의 그것의 임프린트 때문에 구별될 수 있다. 또한, 그래핀은 연속적이고 깨끗한 것으로 입증되며, 단지 몇몇 관찰 가능한 주름을 갖는다. 구리 기판으로부터의 미세구조 특징이 그래핀으로 전사한다는 사실은 폴리이미드 재료의 사용이 가능한 한 순수한 그래핀 층을 초래한다는 것을 시사한다.
이제 도 5a 및 도 5b를 참조하면, 그래핀을 그래핀이 그 위에 성장된 기판으로부터 박리한 후에 VTEC™ 재료 상에 그래핀의 존재를 입증하기 위해 라만 특징화를 수행하였다. 플롯으로부터 알 수 있는 바와 같이, 폴리이미드 피크는 그래핀에 대응하는 2700 cm-1에서 추가의 작은 2D 피크로 검출된다. 도 5a는 2680 cm-1에서의 특징적인 2D 피크 및 158 cm-1에서의 G 피크를 보여주는 구리 상의 그래핀에 대응한다. 도 5b의 플롯 1은 또한 1377, 1608 및 1775 cm-1에서 폴리이미드의 특징적인 피크를 나타내는 유리 상의 폴리이미드에 대응한다. 도 5b의 플롯 2 내지 4는 다양한 기판, 그래핀의 종류 및 전사 단계를 사용한 상술한 공정에 의해 전사된 그래핀에 대응한다. 구체적으로, 플롯 2는 핫 프레스에 의해 유리 상의 폴리이미드에 전사된 그래핀에 대응하고, 플롯 3은 라미네이터에 의해 유리 상의 폴리이미드에 전사된 그래핀에 대응하고, 플롯 4는 라미네이터에 의해 폴리에틸렌 테레프탈레이트(PET) 상의 폴리이미드에 전사된 그래핀에 대응한다. 이와 같이, 그래핀을 폴리이미드 재료로 전사하는 것은 이들 모든 샘플에서 2D 피크의 존재로부터 확인된다.
이제, 표 1을 참조하면, 본 개시내용에 따라 제조된 2 개의 샘플의 전기적 특성이 제공된다.
시트 저항(Ω/sq) 이동도(cm2/V·s) 캐리어 밀도(cm-2)
샘플 1 490 6126 2.082E+12
샘플 2 550 6209 1.83E+12
샘플 1 및 샘플 2는 코닝® 이글® 유리(Corning® Eagle® glass)(예를 들어, 디바이스 기판(42))의 세정된 웨이퍼 상에서 아미노실란(예를 들어, 결합제(46))과 혼합된 VTEC™(예를 들어, 중합체 층(38))을 약 400 rpm 내지 약 500 rpm에서 스핀 코팅하여 제조되었다. 이어서, 샘플 1 및 2를 150 ℃에서 10분 동안 베이킹한 후에, 샘플에 대해 그래핀(예를 들어, 전도성 층(22)) 코팅된 구리 기판(예를 들어, 성장 기판(26))을 가압하였다. 그래핀 코팅된 구리 기판을 본 개시내용과 일치하는 압력에서, 150 ℃에서 10분 동안 VTEC™로 가압하였다. 이어서, 그래핀을 구리 기판으로부터 박리하고, 그래핀의 전기적 특성을 시험하였다. 캐리어 밀도는 그래핀 시트 내의 전자의 밀도이다.
본 개시내용에서 제공되는 다수의 경우의 데이터는 VTEC™에 기초하였지만, 방법(예를 들어, 공정(10))은 시그마 알드리치로부터의 PAA-431176 및 HD 마이크로시스템즈(HD Microsystems)로부터의 PI-2610을 포함하는 다른 폴리이미드 전구체(폴리아믹산)에 대해 작용하는 것으로 입증되었고, 이는 필적할만한 그래핀 피복율 및 전기적 특성의 값을 얻는다. 이와 같이, 방법의 견고성이 입증되었다.
본 개시내용의 수정은 기술분야의 통상의 기술자에게 그리고 본 개시내용을 제조하거나 사용하는 자에게 발생할 것이다. 따라서, 도면에 도시되고 위에서 설명된 실시양태는 단지 예시의 목적을 위한 것이며, 균등론을 포함하는 특허 법의 원리에 따라 해석되는, 이하의 청구항에 의해 정의되는 본 개시내용의 범주를 제한하도록 의도되지 않는 것으로 이해된다.
기술분야의 통상의 기술자는 설명된 개시내용의 구성 및 다른 성분들이 임의의 특정 재료로 제한되지 않는다는 것을 이해할 것이다. 본 명세서에 개시된 개시내용의 다른 예시적인 실시양태는 본 명세서에서 달리 기재되지 않는 한, 매우 다양한 재료로부터 형성될 수 있다.
본 개시내용의 목적상, "결합된"("결합하다", "결합시키는", "결합된" 등의 그 형태들 모두에서)이라는 용어는 일반적으로 서로 직접적으로 또는 간접적으로 2 개의 구성 요소(전기적 또는 기계적)의 접합을 의미한다. 이러한 접합은 사실상 정지되어 있거나 사실상 이동될 수 있다. 이러한 접합은 2 개의 구성 요소(전기적 또는 기계적) 및 임의의 추가적인 중간 부재가 서로 또는 2 개의 구성 요소와 함께 일체식으로 단일의 일체로 형성되어 달성될 수 있다. 이러한 접합은 사실상 영구적일 수 있거나 달리 언급되지 않는 한 사실상 제거 가능하거나 또는 해제될 수 있다.
본 명세서에서 사용되는 바와 같이, 용어 "약"은 양, 크기, 제형, 파라미터, 및 다른 양 및 특징이 정확하지 않고 정확할 필요는 없고, 대략적이고/거나 필요에 따라 허용치, 변환 인자, 반올림, 측정 오차 등의 본 기술분야의 통상의 기술자에게 공지된 다른 인자를 반영하여 더 크거나 더 작을 수 있다. "약"이라는 용어가 범위의 값 또는 끝점(end-point)을 설명하는 데 사용되는 경우, 본 개시내용은 언급된 특정한 값 또는 끝점을 포함하는 것으로 이해되어야 한다. 본 명세서에서의 범위의 수치 값 또는 끝점이 "약"을 언급하는지 여부와 관계 없이, 범위의 수치 값 또는 끝점은 "약"에 의해 수식된 하나 및 "약"에 의해 수식되지 않은 하나의 2 개의 실시양태를 포함하도록 의도된다. 각각의 범위의 끝점은 다른 끝점과 관련하여 그리고 다른 끝점과 독립적으로 중요하다는 것이 추가로 이해될 것이다.
본 명세서에서 사용되는 바와 같은 용어 "실질적인", "실질적으로" 및 그 변형은 기술된 특징이 값 또는 기술과 동일하거나 대략 동일하다는 것을 주목하도록 의도된다. 예를 들어, "실질적으로 평면형" 표면은 평면형 또는 대략 평면형인 표면을 나타내도록 의도된다. 또한, "실질적으로"는 2 개의 값이 동일하거나 대략 동일한 것을 나타내도록 의도된다. 몇몇 실시양태에서, "실질적으로"는 서로의 약 10 % 이내의 값을 나타낼 수 있다.
또한, 예시적인 실시양태에 도시된 바와 같은 본 개시내용의 요소의 구성 및 배열은 단지 예시적인 것임에 주목하는 것이 중요하다. 비록 본 발명의 몇몇 실시양태만이 본 개시내용에서 상세하게 설명되었지만, 본 개시내용을 검토하는 기술분야의 통상의 기술자는 인용된 소재의 신규한 교시 및 장점을 물질적으로 벗어나지 않으면서 많은 수정(예를 들어, 다양한 요소의 크기, 치수, 구조, 형상, 및 비율, 파라미터의 값, 장착 배열, 재료의 사용, 색, 배향의 변형 등)이 가능하다는 것을 쉽게 이해할 수 있다. 예를 들어, 일체로 형성된 것으로 도시된 요소는 다수의 부품으로 구성될 수 있고, 또는 다수의 부품으로서 도시된 요소는 일체로 형성될 수 있고, 인터페이스의 작동은 역전되거나 다른 방식으로 변경될 수 있고, 구조의 길이 또는 폭, 및/또는 부재, 또는 커넥터, 또는 시스템의 다른 요소가 변경될 수 있고, 요소 사이에 제공된 조정 위치의 성질 또는 개수가 변경될 수 있다. 시스템의 요소 및/또는 조립체는 매우 다양한 색상, 질감, 및 조합 중 임의의 것으로 충분한 강도 또는 내구성을 제공하는 임의의 매우 다양한 재료로부터 구성될 수 있다는 점에 유의해야 한다. 따라서, 모든 이러한 수정은 본 발명의 범주 내에 포함되도록 의도된다. 본 발명의 사상으로부터 벗어나지 않고 바람직한 다른 예시적 실시양태의 설계, 작동 조건, 및 배열에서 다른 대체, 수정, 변경, 및 생략이 이루어질 수 있다.
본 개시내용의 범주 내에서 구조를 형성하기 위해 임의의 기재된 공정, 또는 기재된 공정 내의 단계가 다른 개시된 공정 또는 단계와 조합될 수 있다는 것이 이해될 것이다. 본 명세서에 개시된 예시적인 구조 및 공정은 예시 목적을 위한 것이며, 제한적인 것으로 해석되지 않아야 한다.
또한, 본 개시내용의 개념으로부터 벗어남이 없이 상기 언급된 구조 및 방법에 대한 변경 및 수정이 이루어질 수 있고, 그리고, 추가로, 이러한 개념은, 특허청구범위가 그의 언어에 의해 달리 명시적으로 언급되지 않는 한 하기 청구범위에 의해 포함되도록 의도됨을 이해해야 한다. 또한, 이하에 설명되는 바와 같은 청구범위는 이 상세한 설명에 통합되고 그 일부를 구성한다.

Claims (20)

  1. 성장 기판 상에 전도성 층을 형성하는 단계;
    결합제가 중합체 층을 디바이스 기판에 결합시키도록 디바이스 기판에 중합체 층을 도포하는 단계;
    성장 기판 상의 전도성 층에 중합체 층을 결합시키는 단계; 및
    성장 기판을 전도성 층으로부터 박리하는 단계를 포함하는 기능화된 디바이스 기판을 형성하는 방법.
  2. 제1항에 있어서, 상기 전도성 층은 그래핀 층을 포함하는 방법.
  3. 제2항에 있어서, 상기 전도성 층을 형성하는 단계는 구리, 니켈, 실리콘 카바이드, 게르마늄, 은, 철, 스테인리스 스틸, 사파이어, 백금, 이리듐, 루테늄, 코발트 및 구리-니켈 합금 중 하나 이상을 포함하는 성장 기판 상에 그래핀 층을 형성하는 것을 포함하는 방법.
  4. 제1항에 있어서, 상기 결합제가 아미노실란을 포함하는 것인 방법.
  5. 제1항에 있어서, 상기 디바이스 기판은 알루미노실리케이트 및 보로실리케이트 유리 중 하나 이상을 포함하는 방법.
  6. 제1항에 있어서, 상기 중합체 층은 폴리이미드 층을 포함하는 방법.
  7. 제1항에 있어서, 상기 도포 단계는 중합체 층, 결합제 및 디바이스 기판을 약 90 ℃ 내지 약 130 ℃ 범위의 온도로 가열하는 것을 더 포함하는 방법.
  8. 성장 기판 상에 그래핀 층을 형성하는 단계;
    결합제가 폴리이미드 층을 유리, 유리-세라믹 또는 세라믹 기판에 결합시키도록 유리, 유리-세라믹 또는 세라믹 기판에 폴리이미드 층을 도포하는 단계;
    성장 기판 상의 그래핀 층에 폴리이미드 층을 결합시키는 단계; 및
    성장 기판을 그래핀 층으로부터 박리하는 단계를 포함하는 기능화된 디바이스 기판을 형성하는 방법.
  9. 제8항에 있어서, 상기 폴리이미드 층을 도포하는 단계는 결합제 및 폴리이미드의 전구체를 혼합하고 유리, 유리-세라믹 또는 세라믹 기판을 결합제, 전구체 및 폴리이미드 층으로 코팅하는 단계를 더 포함하는 방법.
  10. 제8항에 있어서, 상기 폴리이미드 층을 도포하는 단계는 유리, 유리-세라믹 또는 세라믹 기판에 결합제를 도포하는 것; 및
    결합제에 폴리이미드 층을 도포하는 것을 더 포함하는 방법.
  11. 제8항에 있어서, 상기 폴리이미드 층을 도포하는 단계는 스핀 코팅 공정으로 수행되는 방법.
  12. 제8항에 있어서, 상기 그래핀 층에 폴리이미드 층을 결합시키는 단계는 약 90 ℃ 내지 약 180 ℃의 온도에서 폴리이미드 층을 가열하는 것을 더 포함하는 방법.
  13. 제8항에 있어서, 상기 그래핀 층에 폴리이미드 층을 결합시키는 단계는 약 100 ℃ 내지 약 150 ℃의 온도에서 폴리이미드 층을 가열하는 것을 더 포함하는 방법.
  14. 제8항에 있어서, 상기 그래핀 층에 폴리이미드 층을 결합시키는 단계는 약 250 psi의 압력에서 그래핀 층에 폴리이미드 층을 가압하는 단계를 더 포함하는 방법.
  15. 제8항에 있어서, 상기 그래핀 층에 폴리이미드 층을 결합시키는 단계는 약 100 psi 내지 약 350 psi의 압력에서 그래핀 층에 폴리이미드 층을 가압하는 것을 더 포함하는 방법.
  16. 표면을 형성하는 기판;
    기판의 표면 위에 배치되고, 아미노실란에 의해 표면에 결합되는 폴리이미드 층; 및
    폴리이미드 층에 결합되고, 약 100 Ohm 내지 약 30 kOhm의 시트 저항을 갖는 그래핀 층을 포함하는 기능화된 디바이스 기판.
  17. 제16항에 있어서, 상기 그래핀 층이 약 100 Ohm 내지 약 24 kOhm의 시트 저항을 갖는 디바이스 기판.
  18. 제16항에 있어서, 상기 기판이 실리콘 웨이퍼, 중합체 재료, 유리, 유리-세라믹 및 세라믹 중 적어도 하나를 포함하는 디바이스 기판.
  19. 제16항에 있어서, 상기 아미노실란이 폴리이미드 층 내에 분산되는 디바이스 기판.
  20. 제16항에 있어서, 아미노실란이 아미노실란 층인 디바이스 기판.
KR1020207017542A 2017-11-17 2018-11-16 직접 그래핀 전사 및 그래핀 기반 디바이스 KR102650926B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762587840P 2017-11-17 2017-11-17
US62/587,840 2017-11-17
PCT/US2018/061518 WO2019099826A1 (en) 2017-11-17 2018-11-16 Direct graphene transfer and graphene-based devices

Publications (2)

Publication Number Publication Date
KR20200088869A true KR20200088869A (ko) 2020-07-23
KR102650926B1 KR102650926B1 (ko) 2024-03-27

Family

ID=64665381

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207017542A KR102650926B1 (ko) 2017-11-17 2018-11-16 직접 그래핀 전사 및 그래핀 기반 디바이스

Country Status (4)

Country Link
US (1) US11214491B2 (ko)
EP (1) EP3710403A1 (ko)
KR (1) KR102650926B1 (ko)
WO (1) WO2019099826A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020113174A1 (en) * 2018-11-30 2020-06-04 The Research Foundation For The State University Of New York Method for transferring graphene from metal substrates
US11504959B2 (en) * 2019-01-25 2022-11-22 Arne Quellmalz Method of material transfer
CN114180562B (zh) * 2022-01-13 2023-06-02 重庆理工大学 一种石墨烯转移方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06336533A (ja) * 1993-05-27 1994-12-06 Kanegafuchi Chem Ind Co Ltd 接着性を改良したポリイミドフィルム
KR101292643B1 (ko) * 2011-10-26 2013-08-02 성균관대학교산학협력단 그래핀을 포함하는 전자파 감쇄 및 방열용 필름 및 이를 포함하는 전자기 소자
US20140146490A1 (en) * 2012-11-26 2014-05-29 Sony Corporation Laminated structure, method of manufacturing laminated structure, and electronic apparatus

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61141756A (ja) * 1984-12-12 1986-06-28 Hitachi Chem Co Ltd ポリイミド前駆樹脂組成物
WO2012099385A2 (ko) 2011-01-18 2012-07-26 성균관대학교산학협력단 핫프레스를 이용한 그래핀의 전사 방법
US9039886B2 (en) 2012-02-24 2015-05-26 Cheil Industries, Inc. Method of transferring graphene
WO2015084268A1 (en) 2013-12-05 2015-06-11 National University Of Singapore Graphene tape
SG10201501340QA (en) * 2014-02-26 2015-09-29 Univ Singapore Method and apparatus for transferring graphene to a polymeric substrate
JPWO2018163936A1 (ja) * 2017-03-07 2020-01-09 日本板硝子株式会社 光学部品および光学部品の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06336533A (ja) * 1993-05-27 1994-12-06 Kanegafuchi Chem Ind Co Ltd 接着性を改良したポリイミドフィルム
KR101292643B1 (ko) * 2011-10-26 2013-08-02 성균관대학교산학협력단 그래핀을 포함하는 전자파 감쇄 및 방열용 필름 및 이를 포함하는 전자기 소자
US20140146490A1 (en) * 2012-11-26 2014-05-29 Sony Corporation Laminated structure, method of manufacturing laminated structure, and electronic apparatus
JP2014104600A (ja) * 2012-11-26 2014-06-09 Sony Corp 積層構造体、積層構造体の製造方法および電子機器

Also Published As

Publication number Publication date
KR102650926B1 (ko) 2024-03-27
EP3710403A1 (en) 2020-09-23
US20220098043A1 (en) 2022-03-31
WO2019099826A1 (en) 2019-05-23
US11214491B2 (en) 2022-01-04
US20200308005A1 (en) 2020-10-01

Similar Documents

Publication Publication Date Title
Song et al. Graphene transfer: Paving the road for applications of chemical vapor deposition graphene
US10737476B2 (en) Methods for transferring graphene films and substrates comprising graphene films
JP5707628B2 (ja) グラフェンのロールツーロール転写方法、グラフェンのロールツーロール転写装置、グラフェンロールの製造方法、及び素子の製造方法
KR102650926B1 (ko) 직접 그래핀 전사 및 그래핀 기반 디바이스
US20110048625A1 (en) METHOD FOR THE REDUCTION OF GRAPHENE FILM THICKNESS AND THE REMOVAL AND TRANSFER OF EPITAXIAL GRAPHENE FILMS FROM SiC SUBSTRATES
TWI544645B (zh) 薄膜電晶體及其製備方法
CN107107561B (zh) 石墨烯和用于将cvd生长石墨烯转移至疏水性基板的无聚合物方法
KR20120083864A (ko) 핫프레스를 이용한 그래핀의 전사 방법
US9828285B2 (en) Transfer of monolayer graphene onto flexible glass substrates
WO2014041904A1 (ja) 凹凸形状付積層体の製造方法および転写フィルム
TW201736292A (zh) 玻璃片之大量退火
CN110034007B (zh) 一种实现透明可拉伸电极超高精度图案化的方法
JP2016035832A (ja) 電子デバイスの製造方法、ガラス積層体の製造方法
Moon et al. An eco‐friendly, CMOS‐compatible transfer process for large‐scale CVD‐graphene
KR20110080635A (ko) 탄소나노튜브 전도층의 접착성이 향상된 기판 및 그의 제조 방법
Pekdemir et al. Low temperature growth of graphene using inductively-coupled plasma chemical vapor deposition
Qu et al. Evaporable glass-state molecule-assisted transfer of clean and intact graphene onto arbitrary substrates
KR101206352B1 (ko) 플렉서블 기판의 제조방법
KR101505471B1 (ko) 나노박막의 전사 및 접착방법
Hasan et al. Investigation of Nano‐Gaps in Fractured β‐Ga2O3 Nanomembranes Formed by Uniaxial Strain
US12006221B2 (en) Direct graphene transfer and graphene-based devices
KR20120031000A (ko) 알킬실란 적층체 및 그 제조 방법, 그리고 박막 트랜지스터
EP1689211A3 (en) Method for restoring ceramic heater
KR20140108829A (ko) 롤투롤 방식을 이용한 그래핀 필름의 분리, 전사 방법
TWI645969B (zh) Multilayer graphene soft board transfer method and graphene soft board group

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant