KR20200088516A - 금속 막들의 고압 산화 - Google Patents

금속 막들의 고압 산화 Download PDF

Info

Publication number
KR20200088516A
KR20200088516A KR1020207020499A KR20207020499A KR20200088516A KR 20200088516 A KR20200088516 A KR 20200088516A KR 1020207020499 A KR1020207020499 A KR 1020207020499A KR 20207020499 A KR20207020499 A KR 20207020499A KR 20200088516 A KR20200088516 A KR 20200088516A
Authority
KR
South Korea
Prior art keywords
substrate
tungsten
oxidizing
processing method
substrate processing
Prior art date
Application number
KR1020207020499A
Other languages
English (en)
Other versions
KR102452407B1 (ko
Inventor
암리타 물릭
프라미트 만나
아비지트 말릭
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Priority to KR1020227034268A priority Critical patent/KR102664859B1/ko
Publication of KR20200088516A publication Critical patent/KR20200088516A/ko
Application granted granted Critical
Publication of KR102452407B1 publication Critical patent/KR102452407B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/08—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases only one element being applied
    • C23C8/10—Oxidising
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/08—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases only one element being applied
    • C23C8/10—Oxidising
    • C23C8/12—Oxidising using elemental oxygen or ozone
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/08—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases only one element being applied
    • C23C8/10—Oxidising
    • C23C8/16—Oxidising using oxygen-containing compounds, e.g. water, carbon dioxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76227—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials the dielectric materials being obtained by full chemical transformation of non-dielectric materials, such as polycristalline silicon, metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)

Abstract

고압에서의 산화에 의해 박막을 프로세싱하는 방법들이 설명된다. 방법들은 일반적으로, 2 bar 초과의 압력들에서 수행된다. 방법들은 더 낮은 온도들에서 수행될 수 있고, 그리고 더 낮은 압력들에서 수행되는 유사한 방법들보다 더 짧은 노출 시간들을 가질 수 있다. 일부 방법들은 자기-정렬 필라들을 형성하기 위해 텅스텐 막들을 산화시키는 것에 관한 것이다.

Description

금속 막들의 고압 산화
[0001] 본 개시내용은 일반적으로, 고압들에서의 산화에 의해 박막들을 증착 및 프로세싱하는 방법들에 관한 것이다. 특히, 본 개시내용은 2 bar 초과의 압력들에서 텅스텐 막들을 산화시키기 위한 프로세스들에 관한 것이다.
[0002] 자기-정렬 금속 산화물 필라(self-aligned metal oxide pillar)들은 갭-충전된 금속 막들의 산화를 통해 형성될 수 있다. 금속이 ALD에 의해 트렌치들 또는 홀들의 구조 상에 증착되고, 그런 다음 산화되어 금속 산화물들을 형성한다. 산화 동안의 부피 팽창은 필라를 트렌치들 또는 홀들 밖으로 밀어낸다. 필라들은 금속으로부터만 상향식으로 선택적으로 성장된다.
[0003] 그러나, 금속 산화물 컬럼들을 형성하는 데 필요한 비교적 높은 온도들 및 긴 노출 시간들 때문에, 이 프로세스를 사용하는 데 일부 난제들이 있다. 형성되는 디바이스에 대한 열적 버짓으로 인해, 높은 온도들은 이전의 프로세스들에 의해 기판 상에 이미 형성된 반도체 엘리먼트들을 손상시킬 수 있다. 추가적으로, 더 긴 노출 시간들은 기판 프로세싱 처리량을 감소시킨다. 이러한 그리고 다른 팩터들의 조합은 기판 손상을 악화시켜 높은 디바이스 장애로 이어지며, 그에 따라, 성공적인 프로세싱 처리량 레이트들을 낮출 수 있다.
[0004] 따라서, 자기-정렬 컬럼들 및 구조들을 생성하기 위한 대안적인 방법들이 당해 기술분야에 필요하다.
[0005] 본 개시내용의 하나 이상의 실시예들은 기판 프로세싱 방법에 관한 것으로, 기판 프로세싱 방법은 금속을 포함하는 제1 재료를 포함하는 적어도 하나의 기판 표면을 갖는 기판을 제공하는 단계를 포함한다. 제1 재료는 산화되어, 팽창된 제1 재료를 형성한다. 제1 재료는, 제1 재료를 대략 2 bar 이상의 압력에서 산화제에 노출시킴으로써 산화된다.
[0006] 본 개시내용의 추가적인 실시예들은 기판 프로세싱 방법에 관한 것이다. 텅스텐을 포함하는 제1 재료를 포함하는 적어도 하나의 기판 표면을 갖는 기판이 제공된다. 제1 재료가 산화되어 제1 재료가 제1 표면으로부터 똑바로 위로(straight up) 팽창되어, 팽창된 제1 재료를 형성한다. 제1 재료는, 제1 재료를 대략 2 bar 이상의 압력에서 H2O, O2, N2O, O3, CO2, CO, 또는 H2O2 중 하나 이상을 포함하는 산화제에 노출시킴으로써 산화된다.
[0007] 본 개시내용의 추가의 실시예들은 기판 프로세싱 방법에 관한 것이다. 적어도 하나의 피처(feature)가 내부에 형성된 기판 표면을 갖는 기판이 제공된다. 적어도 하나의 피처는 기판 표면으로부터 기판 내로 일정 거리 연장되고 그리고 측벽 및 최하부를 갖는다. 기판 표면 상에 그리고 적어도 하나의 피처에 텅스텐 막이 형성된다. 텅스텐 막은 적어도 하나의 피처 외측의 기판 표면으로부터 제거된다. 텅스텐 막은 산화되어, 적어도 하나의 기판 피처로부터 연장되는 텅스텐 산화물 필라를 형성한다. 텅스텐 막은, 기판을 대략 2 bar 이상의 압력에서 H2O, O2, N2O, O3, CO2, CO, 또는 H2O2 중 하나 이상을 포함하는 산화제에 노출시킴으로써 산화된다.
[0008] 본 개시내용의 상기 열거된 특징들이 상세히 이해될 수 있는 방식으로, 본원에서 간략히 요약된 본 개시내용의 보다 구체적인 설명이 실시예들을 참조로 하여 이루어질 수 있는데, 이러한 실시예들의 일부는 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들은 본 개시내용의 단지 전형적인 실시예들을 예시하는 것이므로 본 개시내용의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 개시내용이 다른 균등하게 유효한 실시예들을 허용할 수 있기 때문이다.
[0009] 도 1은 본 개시내용의 하나 이상의 실시예들에 따른 기판 피처의 단면도를 도시하고; 그리고
[0010] 도 2a 내지 도 2c는 본 개시내용의 하나 이상의 실시예들에 따른 자기-정렬 구조 형성 프로세스의 개략적인 단면도를 도시한다.
[0011] 첨부된 도면들에서, 유사한 컴포넌트들 및/또는 피처들은 동일한 참조 라벨을 가질 수 있다. 또한, 동일한 타입의 다양한 컴포넌트들은 참조 라벨 다음의 대시기호 및 유사한 컴포넌트들 사이를 구별하는 제2 라벨에 의해 구별될 수 있다. 본 명세서에서 제1 참조 라벨만이 사용되면, 그 설명은, 제2 참조 라벨과는 무관하게 동일한 제1 참조 라벨을 갖는 유사한 컴포넌트들 중 임의의 컴포넌트에 적용가능하다.
[0012] 본 개시내용의 몇몇 예시적인 실시예들을 설명하기 전에, 본 개시내용은 하기의 설명에서 기술되는 구성 또는 프로세스 단계들의 세부사항들로 제한되지 않음이 이해되어야 한다. 본 개시내용은 다른 실시예들이 가능하며, 다양한 방식들로 실시되거나 수행될 수 있다.
[0013] 본 명세서 전반에 걸쳐 "일 실시예", "특정 실시예들", "하나 이상의 실시예들" 또는 "실시예"에 대한 언급은, 실시예와 관련하여 설명되는 특정 피처, 구조, 재료, 또는 특징이 본 개시내용의 적어도 하나의 실시예에 포함된다는 것을 의미한다. 따라서, 본 명세서 전반에 걸쳐 다양한 위치들에서의 "하나 이상의 실시예들에서", "특정 실시예들에서", "일 실시예에서" 또는 "실시예에서"와 같은 문구들의 출현들은 반드시 본 개시내용의 동일한 실시예를 지칭하는 것은 아니다. 게다가, 특정 피처들, 구조들, 재료들, 또는 특징들은 하나 이상의 실시예들에서 임의의 적합한 방식으로 조합될 수 있다.
[0014] 본원에서 사용되는 바와 같은 "기판"은, 제조 프로세스 동안 막 프로세싱이 수행되는, 기판 상에 형성된 재료 표면 또는 임의의 기판을 지칭한다. 예컨대, 프로세싱이 수행될 수 있는 기판 표면은, 애플리케이션에 따라, 실리콘, 실리콘 산화물, 스트레인드 실리콘(strained silicon), SOI(silicon on insulator), 탄소 도핑된 실리콘 산화물들, 비정질 실리콘, 도핑된 실리콘, 게르마늄, 갈륨 비소, 유리, 사파이어와 같은 재료들, 및 임의의 다른 재료들, 이를테면, 금속들, 금속 질화물들, 금속 합금들, 및 다른 전도성 재료들을 포함한다. 기판들은 반도체 웨이퍼들을 포함한다(그러나 이에 제한되지 않음). 기판들은, 기판 표면을 폴리싱하고, 에칭하고, 환원시키고, 산화시키고, 히드록실화(hydroxylate)하고, 어닐링하고, UV 경화시키고, e-빔 경화시키고 그리고/또는 베이킹하기 위해 전처리 프로세스에 노출될 수 있다. 본 개시내용에서, 기판 자체의 표면 상에서 직접적으로 막 프로세싱을 하는 것에 추가하여, 개시되는 막 프로세싱 단계들 중 임의의 막 프로세싱 단계는 또한, 아래에서 더 상세하게 개시되는 바와 같이, 기판 상에 형성된 하부층 상에서 수행될 수 있으며, "기판 표면"이라는 용어는 문맥이 표시하는 바와 같이 그러한 하부층을 포함하도록 의도된다. 따라서, 예컨대, 막/층 또는 부분적인 막/층이 기판 표면 상에 증착된 경우, 새로 증착된 막/층의 노출된 표면이 기판 표면이 된다.
[0015] 본 개시내용의 하나 이상의 실시예들은 고압에서 금속 막들을 산화시키기 위한 방법들에 관한 것이다. 본 개시내용의 일부 실시예들은 유리하게, 더 낮은 온도들을 활용하는, 고압에서 금속 막들을 산화시키는 방법들을 제공한다. 본 개시내용의 일부 실시예들은 유리하게, 더 짧은 시간 기간 내에 수행될 수 있는, 금속 막들을 산화시키는 방법들을 제공한다. 본 개시내용의 일부 실시예들은 유리하게, 전체적인 처리량을 증가시키고 디바이스의 열적 버짓에 부담을 주지 않는 필라 타입 막 성장을 위한 방법들을 제공한다.
[0016] 본 개시내용의 하나 이상의 실시예들은, (예컨대, 대략 2 bar 이상의) 고압들에서 재료 막들(예컨대, 금속 막들)이 산화되는, 기판 프로세싱을 위한 방법들을 제공한다. 이론에 얽매임이 없이, 더 높은 압력들은, 산화된 막의 구조적 형상을 희생시키지 않고 막 부피의 완전한 산화를 여전히 달성하면서, 더 낮은 프로세싱 온도 및 더 빠른 프로세싱 시간들을 가능하게 한다.
[0017] 도 1은 피처(110)를 갖는 기판(100)의 부분 단면도를 도시한다. 도면들이 예시적인 목적들을 위해 단일 피처를 갖는 기판들을 도시하지만, 당업자들은 어떤 피처도 존재하지 않거나 또는 1개보다 많은 피처가 존재할 수 있다는 것을 이해할 것이다. 피처(110)의 형상은 트렌치들 및 원통형 비아(via)들을 포함하는(그러나 이에 제한되지 않음) 임의의 적합한 형상일 수 있다. 특정 실시예들에서, 피처(110)는 트렌치이다. 이와 관련하여 사용되는 바와 같이, "피처"라는 용어는 임의의 의도적인 표면 불규칙성을 의미한다. 피처들의 적합한 예들은, 최상부, 2개의 측벽들 및 최하부를 갖는 트렌치들, 표면으로부터 위쪽으로 연장되는 2개의 측벽들 및 최상부를 갖는 피크들, 및 최하부가 개방되어 있고 표면으로부터 아래쪽으로 연장되는 연속적인 측벽을 갖는 비아들을 포함한다(그러나 이에 제한되지 않음). 피처들 또는 트렌치들은 임의의 적합한 종횡비(피처의 깊이 대 피처의 폭의 비율)를 가질 수 있다. 일부 실시예들에서, 종횡비는 대략 5:1, 10:1, 15:1, 20:1, 25:1, 30:1, 35:1 또는 40:1 이상이다.
[0018] 기판(100)은 최상부 표면(120)을 갖는다. 적어도 하나의 피처(110)는 최상부 표면(120)에 개구를 형성한다. 피처(110)는 최상부 표면(120)으로부터 최하부 표면(112)으로 깊이(D)까지 연장된다. 피처(110)는 제1 측벽(114) 및 제2 측벽(116)을 가지며, 제1 측벽(114)과 제2 측벽(116)은 피처(110)의 폭(W)을 정의한다. 측벽들과 최하부에 의해 형성되는 개방 영역은 또한, 갭으로 지칭된다.
[0019] 일부 실시예들에서, 기판은 적어도 하나의 표면을 형성하는 제1 재료를 포함한다. 일부 실시예들에서, 제1 재료는 금속을 포함한다. 이와 관련하여 사용되는 바와 같이, 금속은 원소들의 주기율표 상에서 발견되는 임의의 금속 또는 메탈로이드이다. 일부 실시예들에서, 제1 재료의 금속은 하나보다 많은 금속성 원소를 포함한다. 일부 실시예들에서, 금속은 W, Ru, Ta, Ir, Co, Mo, Ti, Rh, Cu, Fe, Mn, V, Nb, Hf, Zr, Y, Al, Sn, Cr, La 및 이들의 조합들로 이루어진 그룹으로부터 선택된다. 일부 실시예들에서, 금속은 W, Ru, Ta, Ir 및 이들의 조합들로 이루어진 그룹으로부터 선택된다. 일부 실시예들에서, 금속은 텅스텐을 필수적으로 포함한다. 일부 실시예들에서, 제1 재료는 텅스텐(예컨대, 텅스텐 금속)을 필수적으로 포함한다. 이와 관련하여 사용되는 바와 같이, "~을 필수적으로 포함하는"은, 대상 재료의 조성의 대략 95%, 98%, 99% 또는 99.5% 이상이 명시된 재료라는 것을 의미한다.
[0020] 제1 재료를 산화시키는 것은 팽창된 제1 재료를 생성한다. 본 개시내용에서 사용되는 바와 같이, 산화(oxidation), 산화시키는(oxidizing) 등은 산화되는 재료의 평균 산화 상태의 증가를 지칭한다. 산화는, 산소 원자들이 재료에 첨가되는 것을 요구하는 것으로 해석되어서는 안 된다.
[0021] 도 2a 내지 도 2c를 참조하면, 본 개시내용의 예시적인 실시예가 예시된다. 프로세싱을 위해 기판(200)이 제공된다. 기판(200)은 도 1에 도시된 기판(100)과 유사하다. 이와 관련하여 사용되는 바와 같이, "제공되는"이라는 용어는, 기판이 추가의 프로세싱을 위한 포지션 또는 환경에 배치되는 것을 의미한다. 도 2a에 예시된 기판(200)은 제1 표면 재료(250) 및 제2 표면 재료(260)를 갖는다. 다수의 표면 재료들의 존재는 예시적이며, 요구되지 않는다. 제1 표면 재료(250)와 제2 표면 재료(260)는 기판(200) 상의 동일한 또는 상이한 표면 재료들일 수 있다. 예시된 실시예에서, 피처(210)가 형성되며, 피처(210)의 최하부(212)는 제1 표면 재료(250)이고, 측벽들(214, 216) 및 최상부 표면(220)은 제2 표면 재료(260)이다.
[0022] 피처(210)의 최상부 표면(220) 및 측벽들(214, 216) 및 최하부(212) 상에 막(230)이 형성된다. 막(230)은, 화학 기상 증착, 플라즈마-강화 화학 기상 증착, 원자 층 증착, 플라즈마-강화 원자 층 증착 및/또는 물리 기상 증착을 포함하는(그러나 이에 제한되지 않음) 임의의 적합한 프로세스에 의해 형성된 임의의 적합한 막일 수 있다. 일부 실시예들에서, 막(230)은 원자 층 증착 또는 플라즈마-강화 원자 층 증착에 의해 형성된다. 일부 실시예들에서, 기판에는 기판(200) 상에 이미 형성되어 있는 막(230)이 제공된다. 일부 실시예들에서, 막(230)은 제1 재료로 지칭될 수 있다.
[0023] 막(230)은 산화될 수 있는 임의의 적합한 재료일 수 있다. 산화가능 재료들은 0가(zero valent) 금속들 및 부분 산화물들(아산화물들)을 포함한다. 일부 실시예들에서, 막(230)은 금속 아산화물 막이다. 본원에서 사용되는 바와 같이, 아산화물은, 금속의 산화 상태가 0 초과이고, 금속의 완전히 산화된 형태에 있는 금속의 산화 상태(즉, 최고 산화 상태) 미만인 임의의 금속 착물(metal complex)이다. 예컨대, 텅스텐 산화물은 몇몇 형태들, 즉, W2O3, WO2, 또는 WO3으로 존재할 수 있다. 이 경우, W2O3 및 WO2 둘 모두는 아산화물들로 간주될 것인데, 왜냐하면, 그들이 각각 +3 및 +4의 산화 상태들에 대응하고, WO3은 +6의 산화 상태를 갖기 때문이다. 당업자들은 아산화물들이 산소를 함유할 필요가 없다는 것을 인식할 것이다. 일부 실시예들에서, 적합한 아산화물들은, 산소, 붕소, 질소, 탄소, 게르마늄 또는 실리콘 중 하나 이상을 함유할 수 있다. 달리 말하면, 일부 실시예들에서, 적합한 금속 아산화물들은 금속 산화물들, 금속 질화물들, 금속 붕소화물들, 금속 탄화물들, 금속 게르마나이드들, 금속 실리사이드들, 또는 이들의 조합들(즉, 금속 산화질화물들)을 포함할 수 있다.
[0024] 당업자들은 금속 아산화물 막이 비-화학량론적 양의 원자들을 가질 수 있다는 것을 이해할 것이다. 예컨대, WN으로서 지정된 막은 상이한 양들의 텅스텐 및 질소를 가질 수 있다. WN 막은, 예컨대 90 원자%의 텅스텐일 수 있다. 텅스텐 질화물 막을 설명하기 위한 WN의 사용은 막이 텅스텐 및 질소 원자들을 포함하는 것을 의미하며, 막을 특정 조성으로 제한하는 것으로 이해되지 않아야 한다. 일부 실시예들에서, 막은 지정된 원자들을 필수적으로 포함한다. 예컨대, WN을 필수적으로 포함하는 막은 막의 조성의 대략 95%, 98%, 99%, 또는 99.5% 이상이 텅스텐 및 질소 원자들인 것을 의미한다. 일부 실시예들에서, 막(230)은 텅스텐을 포함한다. 하나 이상의 실시예들에서, 막(230)은 티타늄을 포함한다.
[0025] 도 2b에서, 막(230)이 전체적으로 피처(210) 내에 포함되도록, 최상부 표면(220)으로부터 막(230)이 제거된다. 막(230)은 임의의 적합한 프로세스에 의해 제거될 수 있다. 일부 실시예들에서, 막(230)은 CMP(chemical-mechanical planarization) 프로세스에 의해 제거된다.
[0026] 일부 실시예들에서, 실질적으로 모든 막(230)이 피처(210) 내에 형성된다. 이와 관련하여 사용되는 바와 같이, "실질적으로 모든"이라는 용어는, 중량 기준으로, 막의 대략 95%, 98%, 또는 99% 이상이 피처(210) 내에 형성되는 것을 의미한다.
[0027] 일부 실시예들에서, 막(230)은 피처(210) 내에 선택적으로 증착되고, 기판의 최상부 표면(220) 상에는 증착되지 않는다. 이러한 실시예들에서, 기판(200)은 도 2a와 같이 나타나지 않고 도 1로부터 도 2b로 진행되도록 프로세싱될 것이다. 제1 표면 재료(250) 및 제2 표면 재료(260)의 조성들은 다른 표면에 비해 하나의 표면 상에 막(230)을 선택적으로 증착하는 것을 가능하게 하도록 선택될 수 있다.
[0028] 일부 실시예들에서, 방법은 피처(210)의 깊이 이하의 높이(H)까지 트렌치 내에 막(230)을 선택적으로 증착하는 단계를 포함한다. 일 실시예에서, 막(230)은 트렌치의 부피의 적어도 10%를 충전한다. 다른 실시예들에서, 막(230)은 트렌치의 부피의 적어도 15%, 20%, 25%, 30%, 35%, 40%, 45%, 50%, 55%, 60%, 65%, 70%, 75%, 80%, 85%, 90%, 95% 또는 100%를 충전한다. 일부 실시예들에서, 피처(210)에 증착된 막(230)은 피처(210)의 깊이의 대략 98%, 95%, 90%, 80%, 70%, 60%, 또는 50% 이하의 높이(H)를 갖는다.
[0029] 도 2c에 도시된 바와 같이, 프로세싱 방법은 막 재료 부피를 팽창시켜 팽창된 막(240)을 제공하기 위해, 막(230)을 산화시키는 단계를 더 포함한다. 일부 실시예들에서, 팽창된 막(240)은 팽창된 제1 재료로 지칭된다. 일부 실시예들에서, 팽창된 막(240)은 기판의 최상부 표면(220)을 넘어서 연장된다. 일부 실시예들에서, 팽창된 막(240)은 금속 산화물을 포함한다. 팽창된 막(240)은 자기-정렬 구조를 형성한다. 팽창 동안, 막(230)이 피처(210)로부터 똑바로 위로 성장되도록, 피처 형상의 충실도(fidelity)가 피처의 최상부 상에서 유지된다. 이와 관련하여 사용되는 바와 같이, "똑바로 위로"는 팽창된 막(240)의 측부들이 피처(210)의 측벽(214, 216)과 실질적으로 동일 평면에 있는 것을 의미한다. 측벽(214)과 표면의 접합부에 형성된 각도가 ±10°인 경우, 그 표면은 측벽(214)과 동일 평면에 있다. 이와 관련하여, 피처로부터 "똑바로 위로" 연장되는 팽창된 막은, 측벽들이 최상부 표면에 수직인 경우, 기판의 최상부 표면에 직교하는 것으로 설명될 수 있다.
[0030] 막(230)은 0 내지 팽창된 막(240)의 평균 금속 산화 상태 미만의 범위의 평균 금속 산화 상태를 갖는다. 일부 실시예들에서, 막(230)은 팽창된 막(240)의 금속 대 산화물 비율의 대략 80% 이하의 금속 대 산화물 비율을 갖는다. 일부 실시예들에서, 팽창된 막(240)은 기판의 최상부 표면(220)에 실질적으로 직교한다.
[0031] 금속 또는 금속 아산화물 막들에 사용하기에 적합한 금속들은, 2 초과, 2.25 초과, 또는 2.5 초과의 필링-베드워스 비율(Pilling-Bedworth ratio)을 갖는 금속들을 포함한다(그러나 이에 제한되지 않음). 필링-베드워스 비율은 금속 산화물의 단위 셀(elementary cell)의 부피 대 대응하는 금속(그 대응하는 금속으로부터 산화물이 형성됨)의 단위 셀의 부피의 비율을 지칭한다. 필링-베드워스 비율은 V산화물/V금속으로서 정의되며, 여기서, V는 부피이다. 금속 산화물의 필링-베드워스 비율을 결정하는 경우, V산화물은 "금속 산화물의 분자 질량 × 금속의 밀도"와 같고, V금속은 "산화물의 하나의 분자당 금속의 원자들의 수 × 금속의 원자 질량 × 산화물의 밀도"와 같다. 그러한 막들의 예들은, Co, Mo, W, Ta, Ti, Ru, Rh, Cu, Fe, Mn, V, Nb, Hf, Zr, Y, Al, Sn, Cr, Os, U 및/또는 La 중 하나 이상을 포함한다.
[0032] 일부 실시예들에서, 금속 막은 텅스텐을 포함하고, 팽창된 금속 막은 WO3, 또는 텅스텐의 아산화물을 포함한다.
[0033] 일 실시예에서, 막(230)을 산화시키는 것은 막을 산화제에 노출시키는 것을 포함한다. 일부 실시예들에서, 막(230)을 산화시키는 것은 막을, O2, O3, N2O, H2O, H2O2, CO, CO2, NH3, N2, N2/Ar, N2/He, N2/Ar/He, 알코올 할로겐들 및 과산화산(peroxy acid)들 중 하나 이상을 포함하는 산화제에 노출시키는 것을 포함한다. 일부 실시예들에서, 산화제는 H2O를 필수적으로 포함한다.
[0034] 일부 실시예들에서, 막을 산화시키는 것은 열적 산화 프로세스를 포함한다. 이와 관련하여 사용되는 바와 같이, 열적 산화 프로세스는 플라즈마를 포함하지 않는다. 일부 실시예들에서, 막을 산화시키는 것은 플라즈마 산화 프로세스를 포함한다. 일부 실시예들에서, 막을 산화시키는 것은 원격 플라즈마, 마이크로파 및/또는 라디오-주파수에 의해 생성된 플라즈마(예컨대, ICP, CCP)를 포함한다.
[0035] 일부 실시예들에서, 막(230)은 실리사이드화제에 노출되어 막이 실리사이드 막으로 변환된다. 실리사이드화제는, 실란, 디실란, 트리실란, 테트라실란, 펜타실란, 헥사실란, 트리메틸 실란, 트리메틸실릴 치환기들을 갖는 화합물들, 및 이들의 조합들을 포함하는(그러나 이에 제한되지 않음) 임의의 적합한 실리사이드화제일 수 있다. 당업자는, 막의 실리사이드 막으로의 변환이 또한 팽창된 막을 유발할 수 있다는 것을 인식할 것이다.
[0036] 일부 실시예들에서, 막(230)은 게르마늄 제제(germanium agent)에 노출되어 막이 게르마니사이드 막으로 변환된다. 게르마니사이드화제(germaniciding agent)는, 게르만, 디게르만, 트리게르만, 테트라게르만, 펜타게르만, 헥사게르만, 트리메틸 게르마늄, 트리메틸게르마닐 치환기들을 갖는 화합물들, 및 이들의 조합들을 포함하는(그러나 이에 제한되지 않음) 임의의 적합한 게르마니사이드화제일 수 있다. 당업자는, 막의 게르마니사이드 막으로의 변환이 또한 팽창된 막을 유발할 수 있다는 것을 인식할 것이다.
[0037] 막(230)을 산화시키는 것은, 예컨대 산화제 및 막의 조성에 따라 임의의 적합한 온도에서 발생할 수 있다. 일부 실시예들에서, 막 팽창은 대략 25℃ 내지 대략 1100℃의 범위의 온도에서 발생한다.
[0038] 일부 실시예들에서, 막(230)을 처리하는 것은 대략 450℃ 이하, 또는 대략 425℃ 이하, 또는 대략 400℃ 이하, 또는 대략 350℃ 이하, 또는 대략 300℃ 이하 또는 대략 250℃ 이하의 온도에서 발생한다. 일부 실시예들에서, 막(230)은 텅스텐을 포함하고, 대략 425℃ 이하의 온도에서 처리된다.
[0039] 막(230)을 처리하는 것은, 예컨대 산화제 및 막의 조성에 따라 임의의 적합하게 높은 압력에서 발생할 수 있다. 일부 실시예들에서, 막 팽창은 대략 2 bar 내지 대략 15 bar의 범위의 압력에서 발생한다.
[0040] 일부 실시예들에서, 막(230)을 처리하는 것은 대략 2 bar 이상, 또는 대략 5 bar 이상, 또는 대략 10 bar 이상 또는 대략 15 bar 이상의 압력에서 발생한다. 일부 실시예들에서, 막(230)은 텅스텐을 포함하고, 대략 5 bar 이상의 압력에서 처리된다.
[0041] 본원의 개시내용이 특정 실시예들을 참조하여 설명되었지만, 이러한 실시예들은 단지 본 개시내용의 원리들 및 애플리케이션들을 예시하는 것임이 이해되어야 한다. 본 개시내용의 사상 및 범위를 벗어나지 않으면서 본 개시내용의 방법 및 장치에 대해 다양한 수정들 및 변형들이 이루어질 수 있음이 당업자들에게 자명할 것이다. 따라서, 본 개시내용은 첨부된 청구항들 및 그 등가물들의 범위 내에 있는 수정들 및 변형들을 포함하는 것으로 의도된다.

Claims (15)

  1. 금속을 포함하는 제1 재료를 포함하는 적어도 하나의 기판 표면을 갖는 기판을 제공하는 단계; 및
    팽창된 제1 재료를 형성하기 위해 상기 제 1 재료를 산화시키는 단계를 포함하며,
    상기 제1 재료를 산화시키는 단계는 상기 제1 재료를 대략 2 bar 이상의 압력에서 산화제에 노출시키는 단계를 포함하는,
    기판 프로세싱 방법.
  2. 제1 항에 있어서,
    상기 제1 재료는 W를 필수적으로 포함하는(consist essentially of),
    기판 프로세싱 방법.
  3. 제1 항에 있어서,
    상기 제1 재료를 산화시키는 단계는 대략 425℃ 이하의 온도에서 수행되는,
    기판 프로세싱 방법.
  4. 제3 항에 있어서,
    상기 제1 재료는 W를 필수적으로 포함하고, 그리고
    상기 제1 재료를 산화시키는 단계는 대략 2 bar 내지 대략 15 bar의 범위의 압력에서 수행되는,
    기판 프로세싱 방법.
  5. 텅스텐을 포함하는 제1 재료를 포함하는 적어도 하나의 기판 표면을 갖는 기판을 제공하는 단계; 및
    상기 제1 재료를 상기 기판으로부터 똑바로 위로(straight up) 팽창시켜 팽창된 제1 재료를 형성하기 위해 상기 제 1 재료를 산화시키는 단계를 포함하며,
    상기 제1 재료를 산화시키는 단계는 상기 제1 재료를 대략 2 bar 이상의 압력에서 H2O, O2, N2O, O3, CO2, CO, 또는 H2O2 중 하나 이상을 포함하는 산화제에 노출시키는 단계를 포함하는,
    기판 프로세싱 방법.
  6. 제5 항에 있어서,
    상기 산화제는 H2O를 필수적으로 포함하는,
    기판 프로세싱 방법.
  7. 제5 항에 있어서,
    상기 제1 재료를 산화시키는 단계는 대략 425℃ 이하의 온도에서 수행되는,
    기판 프로세싱 방법.
  8. 제5 항에 있어서,
    상기 제1 재료를 산화시키는 단계는 플라즈마 없는 열적 프로세스에 의해 수행되는,
    기판 프로세싱 방법.
  9. 제5 항에 있어서,
    상기 제1 재료를 산화시키는 단계는 대략 10 bar 이상의 압력에서 수행되는,
    기판 프로세싱 방법.
  10. 적어도 하나의 피처(feature)가 내부에 형성된 기판 표면을 갖는 기판을 제공하는 단계 ― 상기 적어도 하나의 피처는 상기 기판 표면으로부터 상기 기판 내로 일정 거리 연장되고 그리고 측벽 및 최하부를 가짐 ―;
    상기 기판 표면 상에 그리고 상기 적어도 하나의 피처에 텅스텐-함유 막을 형성하는 단계;
    상기 적어도 하나의 피처 외측의 기판 표면으로부터 상기 텅스텐-함유 막을 제거하는 단계; 및
    상기 적어도 하나의 피처로부터 연장되는 텅스텐 산화물 필라(tungsten oxide pillar)를 형성하기 위해 상기 텅스텐-함유 막을 산화시키는 단계를 포함하며,
    상기 텅스텐-함유 막을 산화시키는 단계는 상기 기판을 대략 2 bar 이상의 압력에서 H2O, O2, N2O, O3, CO2, CO, 또는 H2O2 중 하나 이상을 포함하는 산화제에 노출시키는 단계를 포함하는,
    기판 프로세싱 방법.
  11. 제10 항에 있어서,
    상기 텅스텐-함유 막은 0 초과 내지 +6 미만의 범위의 평균 텅스텐 산화 상태를 갖는 텅스텐 아산화물을 포함하는,
    기판 프로세싱 방법.
  12. 제10 항에 있어서,
    상기 텅스텐-함유 막은, 상기 텅스텐-함유 막의 최상부가 상기 피처 외측의 기판 표면과 거의 동일 평면 상에 있도록 제거되는,
    기판 프로세싱 방법.
  13. 제10 항에 있어서,
    상기 산화제는 H2O를 필수적으로 포함하는,
    기판 프로세싱 방법.
  14. 제10 항에 있어서,
    상기 텅스텐 산화물 필라는 WO3을 포함하는,
    기판 프로세싱 방법.
  15. 제10 항에 있어서,
    상기 텅스텐 산화물 필라는 0 초과 내지 +6 미만의 범위의 평균 텅스텐 산화 상태를 갖는 텅스텐 아산화물을 포함하는,
    기판 프로세싱 방법.
KR1020207020499A 2017-12-20 2018-12-19 금속 막들의 고압 산화 KR102452407B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020227034268A KR102664859B1 (ko) 2017-12-20 2018-12-19 금속 막들의 고압 산화

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762608484P 2017-12-20 2017-12-20
US62/608,484 2017-12-20
PCT/US2018/066368 WO2019126254A1 (en) 2017-12-20 2018-12-19 High pressure oxidation of metal films

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020227034268A Division KR102664859B1 (ko) 2017-12-20 2018-12-19 금속 막들의 고압 산화

Publications (2)

Publication Number Publication Date
KR20200088516A true KR20200088516A (ko) 2020-07-22
KR102452407B1 KR102452407B1 (ko) 2022-10-06

Family

ID=66814259

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020227034268A KR102664859B1 (ko) 2017-12-20 2018-12-19 금속 막들의 고압 산화
KR1020207020499A KR102452407B1 (ko) 2017-12-20 2018-12-19 금속 막들의 고압 산화

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020227034268A KR102664859B1 (ko) 2017-12-20 2018-12-19 금속 막들의 고압 산화

Country Status (7)

Country Link
US (2) US11131015B2 (ko)
JP (1) JP7438111B2 (ko)
KR (2) KR102664859B1 (ko)
CN (2) CN117012710A (ko)
SG (1) SG11202005363VA (ko)
TW (2) TWI794363B (ko)
WO (1) WO2019126254A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI778118B (zh) * 2017-09-05 2022-09-21 美商應用材料股份有限公司 來自次氧化物的自對準結構
US11830728B2 (en) * 2021-10-13 2023-11-28 Applied Materials, Inc. Methods for seamless gap filling of dielectric material

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100203725A1 (en) * 2009-02-12 2010-08-12 Suk-Hun Choi Methods of fabricating semiconductor devices and semiconductor devices including a contact plug processed by rapid thermal annealing
US20130241037A1 (en) * 2009-03-18 2013-09-19 Samsung Electronics Co., Ltd. Semiconductor Devices Having Metal Oxide Patterns
US20170358483A1 (en) * 2016-06-14 2017-12-14 Applied Materials, Inc. Oxidative Volumetric Expansion Of Metals And Metal Containing Compounds

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07135202A (ja) * 1993-11-09 1995-05-23 Miyagi Oki Denki Kk 半導体装置の製造方法
JP3315287B2 (ja) * 1995-03-22 2002-08-19 株式会社東芝 半導体装置及びその製造方法
JPH09275137A (ja) * 1996-04-03 1997-10-21 Sony Corp 半導体装置及びその製造方法
JP4956355B2 (ja) * 1998-08-07 2012-06-20 株式会社東芝 半導体装置の製造方法
US6046108A (en) * 1999-06-25 2000-04-04 Taiwan Semiconductor Manufacturing Company Method for selective growth of Cu3 Ge or Cu5 Si for passivation of damascene copper structures and device manufactured thereby
EP1271636A1 (en) * 2001-06-22 2003-01-02 Infineon Technologies AG Thermal oxidation process control by controlling oxidation agent partial pressure
JP2005101141A (ja) * 2003-09-24 2005-04-14 Renesas Technology Corp 半導体集積回路装置およびその製造方法
JP2007052311A (ja) 2005-08-19 2007-03-01 Sanyo Epson Imaging Devices Corp 電気光学装置および電子機器
KR20080062764A (ko) * 2006-12-29 2008-07-03 삼성전자주식회사 게르마늄실리사이드 형성방법 및 이를 적용하여 게르마늄실리사이드가 형성된 디바이스
US7951728B2 (en) 2007-09-24 2011-05-31 Applied Materials, Inc. Method of improving oxide growth rate of selective oxidation processes
JP5775288B2 (ja) 2009-11-17 2015-09-09 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 半導体装置
TWI532138B (zh) * 2009-11-17 2016-05-01 三星電子股份有限公司 具有導電結構的半導體元件及其形成方法
CN104106128B (zh) 2012-02-13 2016-11-09 应用材料公司 用于基板的选择性氧化的方法和设备
KR102002782B1 (ko) 2012-09-10 2019-07-23 삼성전자주식회사 팽창성 부재를 사용하는 반도체 장치의 제조 방법
JP2014141739A (ja) 2012-12-27 2014-08-07 Tokyo Electron Ltd 金属マンガン膜の成膜方法、処理システム、電子デバイスの製造方法および電子デバイス
KR20140106977A (ko) 2013-02-27 2014-09-04 삼성전자주식회사 고성능 금속 산화물 반도체 박막 트랜지스터 및 그 제조방법
JP2019530242A (ja) * 2016-09-30 2019-10-17 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 自己整合ビアの形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100203725A1 (en) * 2009-02-12 2010-08-12 Suk-Hun Choi Methods of fabricating semiconductor devices and semiconductor devices including a contact plug processed by rapid thermal annealing
KR20100092226A (ko) * 2009-02-12 2010-08-20 삼성전자주식회사 텅스텐 콘택 플러그를 산소 분위기에서 ｒｔａ 처리하고, ｒｔｏ 처리된 텅스텐 플러그를 수소 분위기에서 환원시키는 반도체 소자의 제조방법
US20130241037A1 (en) * 2009-03-18 2013-09-19 Samsung Electronics Co., Ltd. Semiconductor Devices Having Metal Oxide Patterns
US20170358483A1 (en) * 2016-06-14 2017-12-14 Applied Materials, Inc. Oxidative Volumetric Expansion Of Metals And Metal Containing Compounds

Also Published As

Publication number Publication date
KR102664859B1 (ko) 2024-05-10
KR102452407B1 (ko) 2022-10-06
US20210404046A1 (en) 2021-12-30
US11131015B2 (en) 2021-09-28
CN111512429A (zh) 2020-08-07
CN117012710A (zh) 2023-11-07
TW201931524A (zh) 2019-08-01
KR20220137178A (ko) 2022-10-11
US20190185983A1 (en) 2019-06-20
TWI794363B (zh) 2023-03-01
TW202321493A (zh) 2023-06-01
SG11202005363VA (en) 2020-07-29
JP2021507522A (ja) 2021-02-22
JP7438111B2 (ja) 2024-02-26
WO2019126254A1 (en) 2019-06-27
CN111512429B (zh) 2023-07-25

Similar Documents

Publication Publication Date Title
US10741435B2 (en) Oxidative volumetric expansion of metals and metal containing compounds
US10699952B2 (en) Deposition and treatment of films for patterning
WO2018064292A1 (en) Methods of forming self-aligned vias
WO2018089350A1 (en) Methods for self-aligned patterning
CN110546753B (zh) 高深宽比结构中的间隙填充的方法
US20220051941A1 (en) Methods Of Forming Metal Chalcogenide Pillars
US20210404046A1 (en) High Pressure Oxidation of Metal Films
WO2019050714A1 (en) ASCENDING APPROACH FOR HIGH-FORM SHAPE FORMATION IN 3D MEMORY STRUCTURES
WO2019036214A1 (en) SELF-ALIGNED HIGH ASPECT RATIO STRUCTURES AND METHODS OF MANUFACTURING
US10636659B2 (en) Selective deposition for simplified process flow of pillar formation
US11414751B2 (en) Self-aligned structures from sub-oxides
US20210013038A1 (en) Methods of Forming Tungsten Pillars

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
A107 Divisional application of patent
GRNT Written decision to grant