KR20200083588A - 전압 콘트라스트 계측 마크 - Google Patents

전압 콘트라스트 계측 마크 Download PDF

Info

Publication number
KR20200083588A
KR20200083588A KR1020207016788A KR20207016788A KR20200083588A KR 20200083588 A KR20200083588 A KR 20200083588A KR 1020207016788 A KR1020207016788 A KR 1020207016788A KR 20207016788 A KR20207016788 A KR 20207016788A KR 20200083588 A KR20200083588 A KR 20200083588A
Authority
KR
South Korea
Prior art keywords
test structures
measurement mark
test
voltage
overlay
Prior art date
Application number
KR1020207016788A
Other languages
English (en)
Inventor
사이러스 에밀 타베리
시몬. 헨드릭 셀린 반 고프
시몬 필립. 스펜서 헤이스팅스
브레난 피터슨
Original Assignee
에이에스엠엘 네델란즈 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이에스엠엘 네델란즈 비.브이. filed Critical 에이에스엠엘 네델란즈 비.브이.
Priority to KR1020237004048A priority Critical patent/KR20230022271A/ko
Publication of KR20200083588A publication Critical patent/KR20200083588A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70681—Metrology strategies
    • G03F7/70683—Mark designs
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/245—Detection characterised by the variable being measured
    • H01J2237/24571—Measurements of non-electric or non-magnetic variables
    • H01J2237/24578—Spatial variables, e.g. position, distance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Holo Graphy (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)

Abstract

측정 마크가 개시된다. 어떤 실시예들에 따르면, 측정 마크는 기판 상의 제1 층에서 현상된 제1 테스트 구조체들의 세트를 포함하고, 제1 테스트 구조체들의 세트의 각각은 제1 전도 재료로 이루어진 복수의 제1 특징부들을 포함한다. 측정 마크는 또한, 제1 층에 인접한 제2 층에서 현상된 제2 테스트 구조체들의 세트를 포함하고, 제2 테스트 구조체들의 세트의 각각은 제2 전도 재료로 이루어진 복수의 제2 특징부들을 포함한다. 측정 마크는 전압-콘트라스트 이미징 방법에 의해 이미징될 때, 제1 테스트 구조체들의 세트와 제2 테스트 구조체들의 세트에서의 연관된 제2 테스트 구조체들 사이의 연결성을 표시하도록 구성된다.

Description

전압 콘트라스트 계측 마크
관련된 출원들에 대한 상호-참조
이 출원은 그 전체적으로 참조에 의해 본원에 편입되는, 2017년 12월 11일자로 출원되었던 미국 출원 제62/597,413호, 2017년 12월 12일자로 출원되었던 미국 출원 제62/597,933호, 및 2018년 9월 6일자로 출원되었던 미국 출원 제62/727,925호의 우선권을 주장한다.
기술분야
본 개시내용은 일반적으로, 반도체 디바이스 제작 동안의 오버레이 계측(overlay metrology)에 관한 것으로, 더 상세하게는, 전압 콘트라스트(voltage contrast)에 기초하여 2 개의 층들의 정렬 오차(alignment error) 및 임계 치수(critical dimension)들을 측정하기 위하여 이용된 계측 마크(metrology mark)에 관한 것이다.
리소그래픽 장치(lithographic apparatus)는 기판 상으로, 통상적으로, 기판의 타겟 부분 상으로 희망된 패턴을 도포하는 머신이다. 리소그래픽 장치는 예를 들어, 집적 회로(integrated circuit; IC)들의 제조에서 이용될 수 있다. 그 사례에서, 마스크 또는 레티클(reticle)로서 대안적으로 지칭되는 패턴화 디바이스(patterning device)는 IC의 개별적인 층 상에서 형성되어야 할 회로 패턴을 생성하기 위하여 이용될 수 있다. 이 패턴은 기판(예컨대, 실리콘 웨이퍼) 상의 (예컨대, 하나 또는 몇몇 다이(die)들의 부분을 포함하는) 타겟 부분 상으로 전사될 수 있다. 패턴의 전사는 전형적으로, 기판 상에서 제공된 방사-감지(radiation-sensitive) 재료(레지스트)의 층 상으로의 이미징을 통한 것이다. 일반적으로, 단일 기판은 연속적으로 패턴화되는 인접한 타겟 부분들의 네트워크를 포함할 것이다. 알려진 리소그래픽 장치는 전체 패턴을 한 번에 타겟 부분 상으로 노출시킴으로써 각각의 타겟 부분이 조사되는 소위 스테퍼(stepper)들, 및 주어진 방향에 대해 평행하거나 역평행한 기판을 동시에 스캐닝하면서 주어진 방향("스캐닝(scanning)" 방향)으로 방사 빔을 통해 패턴을 스캐닝함으로써 각각의 타겟 부분이 조사되는 소위 스캐너(scanner)들을 포함한다. 패턴을 기판 상으로 임프린팅(imprinting)함으로써 패턴을 패턴화 디바이스로부터 기판으로 전사하는 것이 또한 가능하다.
리소그래픽 프로세스들에서는, 예컨대, 프로세스 제어 및 검증을 위하여, 생성된 구조체들의 측정들을 빈번하게 행하는 것이 바람직하다. 구조체들의 하나 이상의 파라미터들, 예를 들어, 기판 내에 또는 기판 상에 형성된 연속적인 층들 사이의 오버레이 오차가 전형적으로 측정되거나 결정된다. 리소그래픽 프로세스에서 형성된 마이크로스코픽 구조체들의 측정들을 행하기 위한 다양한 계측 기법들이 있다. 이러한 도구의 예는 리소그래픽 분야에서의 이용을 위하여 개발된 광학적 산란계(optical scatterometer)이다. 이 디바이스는 방사의 빔을 기판의 표면 상의 타겟 상으로 지향하고, 타겟의 관심 속성이 결정될 수 있는 데이터의 세트를 획득하기 위하여, 지향된 방사의 하나 이상의 속성들, 예컨대, 반사의 단일 각도에서의 세기를 파장의 함수로서; 하나 이상의 파장들에서의 세기를 반사된 각도의 함수로서; 또는 편광(polarization)을 반사된 각도의 함수로서 측정한다. 관심 속성의 결정은 엄밀한 결합파 분석(rigorous coupled wave analysis) 또는 유한 요소(finite element) 방법들, 라이브러리 검색(library search)들, 및 주 성분(principal component)과 같은 반복적 접근법들에 의한 타겟 구조체의 재구성과 같은 다양한 기법들에 의해 수행될 수 있다.
그러나, IC 컴포넌트들의 물리적 크기들이 100 나노미터 미만 또는 심지어 10 나노미터 미만 아래로 감소하는 것을 계속함에 따라, 광학적 산란계는 그 해상도가 광의 파장에 의해 제한되므로 점차적으로 무능해지고 있다. 광학적 해상도 및 디바이스 치수의 이 불일치로 인해, 즉, 광학적 테스트 구조체가 디바이스 구조체와는 상이한 피치(pitch)를 가지는 것으로 인해, 비-제로 오프셋(non-zero offset)이 측정 결과들에 적용될 필요가 있다. 종종, 비-제로 오프셋은 수동적 교정 측정에 기초하여 또는 다른 복잡한 방법들을 이용하여 추정될 수 있다.
본 개시내용의 실시예들은 전압 콘트라스트 계측 마크들에 관한 것이다. 일부 실시예들에서는, 측정 마크가 제공된다. 측정 마크는 기판 상의 제1 층에서 현상된 제1 테스트 구조체들의 세트를 포함하고, 제1 테스트 구조체들의 세트의 각각은 제1 전도 재료로 이루어진 복수의 제1 특징부들(features)을 포함한다. 측정 마크는 또한, 제1 층에 인접한 제2 층에서 현상된 제2 테스트 구조체들의 세트를 포함하고, 제2 테스트 구조체들의 세트의 각각은 제2 전도 재료로 이루어진 복수의 제2 특징부들을 포함한다. 측정 마크는 전압-콘트라스트 이미징 방법에 의해 이미징될 때, 제1 테스트 구조체들의 세트와 제2 테스트 구조체들의 세트에서의 연관된 제2 테스트 구조체들 사이의 연결성을 표시하도록 구성된다.
일부 실시예들에서는, 측정 마크가 제공된다. 측정 마크는 제1 피치에서의 제1 특징부들의 제1 어레이 및 제2 피치에서의 제2 특징부들의 제2 어레이를 포함하고, 제1 어레이 및 제2 어레이는 기판 상의 2 개의 연속 층들에서 배열된다. 측정 마크는 연관된 제2 특징부들에 대한 제1 특징부들 사이의 오버레이 값을 결정하기 위하여 구성되거나, 전압-콘트라스트 이미징 방법을 이용하여 이미징될 때, 제1 특징부들 또는 제2 특징부들의 임계 치수 값을 결정하기 위하여 구성된다.
일부 실시예들에서는, 시스템이 제공된다. 시스템은 측정 마크를 스캐닝하고 측정 마크로부터 산란된 전자들을 검출하기 위한 입자 빔 도구를 포함한다. 시스템은 또한, 입자 빔 도구와 결합된 제어기를 포함한다. 제어기는 검출된 산란된 전자들로부터 전압-콘트라스트 이미지를 생성하고; 생성된 전압-콘트라스트 이미지로부터 오버레이 값 또는 임계 치수 값을 결정하기 위한 회로부를 포함한다.
일부 실시예들에서는, 방법이 제공된다. 방법은 하전-입자 빔(charged-particle beam)으로 측정 마크의 제1 테스트 구조체들의 세트를 스캐닝하는 단계, 및 측정 마크로부터 산란된 전자들을 검출하는 단계를 포함한다. 방법은 또한, 검출된 산란된 전자들로부터 전압-콘트라스트 이미지를 생성하는 단계를 포함한다. 방법은 생성된 전압-콘트라스트 이미지로부터 오버레이 값 또는 임계 치수 값을 결정하는 단계를 더 포함한다.
일부 실시예들에서는, 하나 이상의 프로세서들에 의해 실행될 때, 프로세서들로 하여금 방법을 수행하게 하는 명령들을 저장하는 비-일시적 컴퓨터-판독가능 매체가 제공된다. 방법은 하전-입자 빔으로 측정 마크의 제1 테스트 구조체들의 세트를 스캐닝하는 단계, 및 측정 마크로부터 산란된 전자들을 검출하는 단계를 포함한다. 방법은 또한, 검출된 산란된 전자들로부터 전압-콘트라스트 이미지를 생성하는 단계를 포함한다. 방법은 생성된 전압-콘트라스트 이미지로부터 오버레이 값 또는 임계 치수 값을 결정하는 단계를 더 포함한다.
도 1은 본 개시내용의 실시예들과 부합하는 예시적인 리소그래픽 장치를 예시하는 개략도이다.
도 2는 본 개시내용의 실시예들과 부합하는 예시적인 리소그래픽 셀을 예시하는 개략도이다.
도 3은 본 개시내용의 실시예들과 부합하는 예시적인 광학적 계측 도구를 예시하는 개략도이다.
도 4는 본 개시내용의 실시예들과 부합하는 예시적인 전자 빔 도구를 예시하는 개략도이다.
도 5는 본 개시내용의 실시예들과 부합하는, 전자-빔 조명에 대한 기판의 전압-콘트라스트 응답을 예시하는 개략도이다.
도 6은 본 개시내용의 실시예들과 부합하는 전압-콘트라스트 계측 마크를 예시하는 개략도이다.
도 7은 본 개시내용의 실시예들과 부합하는 전압-콘트라스트 계측 마크를 예시하는 개략도이다.
도 8은 본 개시내용의 실시예들과 부합하는, 도 7에서 도시된 마크에서의 프로그래밍된 오버레이 시프트 및 CD 변동을 예시하는 개략도이다.
도 9는 본 개시내용의 실시예들과 부합하는 조합된 전압-콘트라스트 및 광학적 계측 마크를 예시하는 개략도이다.
도 10은 본 개시내용의 실시예들과 부합하는, 조합된 전압-콘트라스트 및 광학적 마크에서의 특징부들을 예시하는 개략도이다.
그 예들이 동반 도면들에서 예시되는 예시적인 실시예들에 대해 지금부터 상세하게 참조가 행해질 것이다. 다음의 설명은 이와 다르게 표현되지 않으면, 상이한 도면들에서의 동일한 번호들이 동일하거나 유사한 엘리먼트들을 표현하는 동반 도면들을 지칭한다. 예시적인 실시예들의 다음의 설명에서 기재된 구현예들은 발명과 부합하는 모든 구현예들을 표현하지는 않는다. 그 대신에, 그 구현예들은 첨부된 청구항들에서 인용된 바와 같은 발명에 관련된 양태들과 부합하는 장치들 및 방법들의 예들에 불과하다.
전자 디바이스들의 증대된 컴퓨팅 능력은 디바이스들의 물리적 크기를 감소시키면서, IC 칩 상의 트랜지스터들, 커패시터들, 다이오드들 등과 같은 회로 컴포넌트들의 팩킹 밀도(packing density)를 상당히 증가시킴으로써 달성될 수 있다. 예를 들어, 스마트폰에서는, (엄지손톱의 크기인) IC 칩이 20 억개 초과의 트랜지스터들을 포함할 수 있고, 각각의 트랜지스터의 크기는 인간 머리카락의 1/1000 미만일 수 있다. 놀랍지 않게도, 반도체 IC 제조는 수백 개의 개별적인 단계들을 갖는 복잡한 프로세스이다. 심지어 하나의 단계에서의 오차들은 최종적인 제품의 기능에 극적으로 영향을 주기 위한 잠재력을 가진다.
특히, 치수들이 감소됨에 따라, 마스킹 층들의 수는 늘어날 수 있고, 정렬될 필요가 있는 특징부들(라인들, 절단부들 등)의 크기들이 축소하는 것을 계속한다. 예를 들어, 10 또는 7 nm에서는, 80 개 이상의 마스킹 층들이 있을 수 있고, 이에 비해, 28 nm에서는 40 개의 층들이 있을 수 있다. 이 층들이 정밀하게 측정되지 않을 경우에, 패턴화되고, 증착되고, 에칭되는 특징부들은 하나의 층으로부터 다음 층으로 양호하게 줄을 이루지 않을 수 있다.
본 개시내용의 하나의 양태에서, 전압-콘트라스트 효과를 사용하는 (도 6에서 도시된 오버레이 마크(60)와 같은) 오버레이 마크는 2 개의 인접한 층들 사이의 오버레이 시프트(overlay shift) 뿐만 아니라, 각각의 층 상의 특징부들의 임계 치수(critical dimension; CD)들을 측정하기 위하여 제공된다. 오버레이 마크의 정확도는 오버레이 마크 상에서 형성된 패턴들의 해상도에 의해 결정된다. 그러므로, 오버레이 마크는 낮은 해상도를 가지지만 높은 스루풋(throughput)을 가지는 전자 빔 도구(electron beam tool)에 의해 스캐닝될 수 있다.
이 개시내용의 전반에 걸쳐 이용된 바와 같이, 이와 다르게 구체적으로 기재되지 않으면, 용어 "또는"은 실현불가능한 경우를 제외한 모든 가능한 조합들을 망라한다. 예를 들어, 디바이스가 A 또는 B를 포함할 수 있는 것으로 기재될 경우에, 이와 다르게 또는 실현불가능한 것으로 구체적으로 기재되지 않으면, 디바이스는 A, 또는 B, 또는 A 및 B를 포함할 수 있다. 제2 예로서, 디바이스가 A, B, 또는 C를 포함할 수 있는 기재될 경우에, 이와 다르게 또는 실현불가능한 것으로 구체적으로 기재되지 않으면, 디바이스는 A, 또는 B, 또는 C, 또는 A 및 B, 또는 A 및 C, 또는 B 및 C, 또는 A 및 B 및 C를 포함할 수 있다.
도 1은 본 개시내용의 실시예들과 부합하는 예시적인 리소그래픽 장치(LA)를 예시하는 개략도이다. 도 1을 참조하면, 리소그래픽 장치(LA)는 소스 수집기 모듈(SO), 방사 빔(B)(예컨대, EUV 방사)을 조절하도록 구성된 조명 시스템(조명기)(IL), 패턴화 디바이스(예컨대, 마스크 또는 레티클)(MA)를 지지하도록 구성되고, 패턴화 디바이스를 정확하게 위치결정하도록 구성된 제1 위치결정기(positioner)(PM)에 연결된 지지 구조체(예컨대, 마스크 테이블)(MT), 기판(예컨대, 레지스트-코팅된 웨이퍼)(W)을 유지하도록 구성되고, 기판을 정확하게 위치결정하도록 구성된 제2 위치결정기(PW)에 연결된 기판 테이블(예컨대, 웨이퍼 테이블)(WT), 및 디바이스(MA)를 기판(W)의 (예컨대, 하나 이상의 다이들을 포함하는) 타겟 부분(C) 상으로 패턴화함으로써 방사 빔(B)에 부여된 패턴을 투영하도록 구성된 투영 시스템(예컨대, 반사 투영 시스템)(PS)을 포함한다.
조명 시스템(IL)은 방사를 지향하거나, 성형하거나, 제어하기 위하여, 굴절, 반사, 자기, 전자기, 정전, 또는 다른 유형들의 광학적 컴포넌트들, 또는 그 임의의 조합과 같은 다양한 유형들의 광학적 컴포넌트들을 포함할 수 있다.
패턴화 디바이스 지지 구조체는 패턴화 디바이스의 배향, 리소그래픽 장치의 설계, 및 예를 들어, 패턴화 디바이스가 진공 환경에서 유지되는지 또는 그렇지 않은지 여부와 같은 다른 조건들에 종속되는 방식으로 패턴화 디바이스를 유지한다. 패턴화 디바이스 지지 구조체는 패턴화 디바이스를 유지하기 위하여 기계적, 진공, 정전, 또는 다른 클램핑 기법들을 이용할 수 있다. 패턴화 디바이스 지지 구조체는 예를 들어, 요구된 바와 같이 고정되거나 이동가능할 수 있는 프레임(frame) 또는 테이블(table)일 수 있다. 패턴화 디바이스 지지 구조체는 패턴화 디바이스가 예를 들어, 투영 시스템에 대하여 희망된 포지션(position)에 있다는 것을 보장할 수 있다. 패턴화 디바이스는 레티클 또는 마스크로서 지칭될 수 있다.
패턴화 디바이스는 기판의 타겟 부분에서 패턴을 생성하기 위한 것과 같이, 그 단면에서 패턴을 갖는 방사 빔을 전달하기 위하여 디바이스일 수 있다. 예를 들어, 패턴이 위상-시프팅(phase-shifting) 특징부들 또는 소위 보조 특징부들을 포함할 경우에, 방사 빔에 부여된 패턴은 기판의 타겟 부분에서의 희망된 패턴에 정확하게 대응하지 않을 수 있다는 것이 주목되어야 한다. 일반적으로, 방사 빔에 부여된 패턴은 집적 회로와 같은, 타겟 부분에서 생성되는 디바이스에서의 특정한 기능적 층에 대응할 것이다.
패턴화 디바이스는 투과성 또는 반사성일 수 있다. 패턴화 디바이스들의 예들은 마스크들, 프로그래밍가능 미러 어레이들, 및 프로그래밍가능 LCD 패널들을 포함한다. 마스크들은 리소그래피(lithography)에서 잘 알려져 있고, 2진(binary), 교대하는 위상-시프트, 및 감쇠된 위상-시프트와 같은 마스크 유형들 뿐만 아니라, 다양한 하이브리드 마스크 유형들을 포함한다. 프로그래밍가능 마이너 어레이(minor array)의 예는, 미러들의 각각이 상이한 방향들로 인입 방사 빔을 반사하기 위하여 개별적으로 틸트(tilt)될 수 있는 작은 미러들의 매트릭스 배열을 채용한다. 틸트된 미러들은 마이너 매트릭스에 의해 반사되는 방사 빔에서 패턴을 부여한다.
투영 시스템은 이용되는 노출 방사를 위하여, 또는 침지 액체(immersion liquid)의 이용 또는 진공의 이용과 같은 다른 인자들을 위하여 적절한 바와 같이, 굴절, 반사, 반사굴절(catadioptric), 자기, 전자기, 및 정전 광학 시스템들, 또는 그 임의의 조합을 포함하는 임의의 유형의 투영 시스템일 수 있다. 투영 시스템은 투영 렌즈로서 지칭될 수 있다.
여기에서 도시된 바와 같이, 장치는 (예컨대, 투과 마스크를 채용하는) 투과형이다. 대안적으로, 장치는 (예컨대, 위에서 지칭된 바와 같은 유형의 프로그래밍가능 미러 어레이를 채용하거나, 반사 마스크를 채용하는) 반사형일 수 있다.
리소그래픽 장치(LA)는 2 개(이중 스테이지) 또는 그 초과의 테이블들(예컨대, 2 개 이상의 기판 테이블, 2 개 이상의 패턴화 디바이스 지지 구조체들, 또는 기판 테이블 및 계측 테이블)을 가지는 유형일 수 있다. 이러한 다수 스테이지 머신들에서는, 추가적인 테이블들이 병렬로 이용될 수 있거나, 준비 단계들이 하나 이상의 다른 테이블들이 노출을 위하여 이용되고 있는 동안에, 하나 이상의 테이블들 상에서 수행될 수 있다.
리소그래픽 장치(LA)는 또한, 투영 시스템과 기판 사이의 공간을 충전하기 위하여, 기판의 적어도 부분이 상대적으로 높은 굴절률을 가지는 액체에 의해 피복될 수 있는 유형일 수 있다. 침지 액체는 또한, 예를 들어, 마스크와 투영 시스템 사이의, 리소그래픽 장치에서의 다른 공간들에 적용될 수 있다. 침지 기법들은 투영 시스템들의 개구수(numerical aperture)를 증가시키기 위하여 당해 분야에서 잘 알려져 있다. 침지는 기판과 같은 구조체가 액체에서 잠수되어야 한다는 것을 반드시 의미하는 것이 아니라, 오히려, 액체가 노출 동안에 투영 시스템과 기판 사이에서 위치된다는 것을 오직 의미한다.
도 1을 참조하면, 조명기(IL)는 방사 소스(SO)로부터 방사 빔을 수신한다. 소스 및 리소그래픽 장치는 예를 들어, 소스가 엑시머 레이저(excimer laser)일 때에 별도의 엔티티들일 수 있다. 이러한 경우들에는, 소스가 리소그래픽 장치의 부분을 형성하는 것으로 고려되는 것이 아니고, 방사 빔은 예를 들어, 적당한 지향 미러(directing mirror)들 또는 빔 확대기(beam expander)를 포함하는 빔 전달 시스템(BD)의 도움으로 소스(SO)로부터 조명기(IL)로 전달된다. 다른 경우들에는, 예를 들어, 소스가 수은 램프(mercury lamp)일 때, 소스는 리소그래픽 장치의 일체부일 수 있다. 소스(SO) 및 조명기(IL)는 요구될 경우에 빔 전달 시스템(BD)과 함께, 방사 시스템으로서 지칭될 수 있다.
조명기(IL)는 방사 빔의 각도 세기 분포(angular intensity distribution)를 조절하기 위한 조절기(AD)를 포함할 수 있다. 일반적으로, 조명기의 동공 평면(pupil plane)에서의 세기 분포의 적어도 외부 및 내부 방사상 크기(각각 .시그마(sigma).-외부 및 .시그마.-내부로서 보편적으로 지칭됨)가 조절될 수 있다. 게다가, 조명기(IL)는 통합기(integrator)(IN) 및 집속기(condenser)(CO)와 같은 다양한 다른 컴포넌트들을 포함할 수 있다. 조명기는 그 단면에서 희망된 균일성 및 세기 분포를 가지기 위하여, 방사 빔을 조절하기 위하여 이용될 수 있다.
방사 빔(B)은, 패턴화 지지체(예컨대, 마스크 테이블(MT)) 상에서 유지되는 패턴화 디바이스(예컨대, 마스크)(MA) 상에 입사하고, 패턴화 디바이스에 의해 패턴화된다. 패턴화 디바이스(예컨대, 마스크)(MA)를 횡단한 후에, 방사 빔(B)은 빔을 기판(W)의 타겟 부분(C) 상으로 포커싱하는 투영 시스템(PS)을 통과한다. 제2 위치결정기(PW) 및 포지션 센서(position sensor)(IF)(예컨대, 간섭계측 디바이스, 선형 인코더, 2-D 인코더, 또는 용량성 센서)의 도움으로, 기판 테이블(WT)은 예컨대, 방사 빔(B)의 경로에서 상이한 타겟 부분들(C)을 위치결정하기 위하여 정확하게 이동될 수 있다. 유사하게, 제1 위치결정기(PM) 및 (도 1에서 명시적으로 도시되지 않은) 또 다른 포지션 센서는 예컨대, 마스크 라이브러리로부터의 기계적 취출(retrieval) 후에 또는 스캔 동안에, 방사 빔(B)의 경로에 대하여 패턴화 디바이스(예컨대, 마스크)(MA)를 정확하게 위치결정하기 위하여 이용될 수 있다. 일반적으로, 패턴화 디바이스 지지체(예컨대, 마스크 테이블)(MT)의 이동은, 제1 위치결정기(PM)의 부분을 형성하는 롱-스트로크 모듈(long-stroke module)(대략적 위치결정) 및 숏-스트로크 모듈(short-stroke module)(미세 위치결정)의 도움으로 실현될 수 있다. 유사하게, 기판 테이블(WTa)의 이동은, 제2 위치결정기(PW)의 부분을 형성하는 롱-스트로크 모듈 및 숏-스트로크 모듈을 이용하여 실현될 수 있다. (스캐너와 대조되는 바와 같은) 스테퍼의 경우에, 패턴화 디바이스 지지체(예컨대, 마스크 테이블)(MT)는 숏-스트로크 액츄에이터에 오직 연결될 수 있거나, 고정될 수 있다.
패턴화 디바이스(예컨대, 마스크)(MA) 및 기판(W)은 마스크 정렬 마크들(M1, M2) 및 기판 정렬 마크들(P1, P2)을 이용하여 정렬될 수 있다. 본 개시내용에서, "마크" 및 "타겟"은 상호 교환가능하게 이용된다. 예시된 바와 같은 기판 정렬 마크들은 전용 타겟 부분들을 점유하지만, 이들은 타겟 부분들 사이의 공간들에서 위치될 수 있다(이들은 스크라이브-레인 정렬 마크(scribe-lane alignment mark)들로서 알려짐). 유사하게, 하나 초과의 다이가 패턴화 디바이스(예컨대, 마스크)(MA) 상에서 제공되는 상황들에서, 마스크 정렬 마크들은 다이들 사이에서 위치될 수 있다. 작은 정렬 마커들은 또한, 디바이스 특징부들 중에서 다이들 내에 포함될 수 있고, 이 경우에, 마커들은 가능한 한 작고 인접한 특징부들과는 임의의 상이한 이미징 또는 프로세스 조건들을 요구하지 않는다는 것이 바람직하다. 정렬 마커(alignment marker)들을 검출하는 정렬 시스템이 이하에서 추가로 설명된다.
도시된 장치는 다음의 모드들 중의 적어도 하나에서 이용될 수 있다:
1. 스텝 모드에서, 패턴화 디바이스 지지체(예컨대, 마스크 테이블)(MT) 및 기판 테이블(WTa)은 필수적으로 정지된 채로 유지되는 반면, 방사 빔에 부여된 전체 패턴은 한 번에 타겟 부분(C) 상으로 투영된다(즉, 단일 정적 노출). 기판 테이블(WTa)은 그 다음으로, 상이한 타겟 부분(C)이 노출될 수 있도록 X 또는 Y 방향으로 시프트된다. 스텝 모드에서, 노출 필드(exposure field)의 최대 크기는 단일 정적 노출에서 이미징된 타겟 부분(C)의 크기를 제한한다.
2. 스캔 모드에서, 패턴화 디바이스 지지체(예컨대, 마스크 테이블)(MT) 및 기판 테이블(WTa)은 방사 빔에 부여된 패턴이 타겟 부분(C) 상으로 투영되는 동안에 동시에 스캐닝된다(즉, 단일 동적 노출). 패턴화 디바이스 지지체(예컨대, 마스크 테이블)(MT)에 대한 기판 테이블(WTa)의 속도 및 방향은 투영 시스템(PS)의 확대(축소) 및 이미지 반전 특성들에 의해 결정될 수 있다. 스캔 모드에서, 노출 필드의 최대 크기는 단일 동적 노출에서 타겟 부분의 (비-스캐닝 방향에서의) 폭을 제한하는 반면, 스캐닝 모션(scanning motion)의 길이는 타겟 부분의 (스캐닝 방향에서의) 높이를 결정한다.
3. 또 다른 모드에서, 패턴화 디바이스 지지체(예컨대, 마스크 테이블)(MT)는 필수적으로 정지된 채로 유지되어, 프로그래밍가능 패턴화 디바이스를 유지하고, 기판 테이블(WTa)은 방사 빔에 부여된 패턴이 타겟 부분(C) 상으로 투영되는 동안에 이동되거나 스캐닝된다. 이 모드에서는, 일반적으로 펄스화된 방사 소스가 채용되고, 프로그래밍가능 패턴화 디바이스는 기판 테이블(WTa)의 각각의 이동 후에, 또는 스캔 동안의 연속적인 방사 펄스들 사이에서 요구된 바와 같이 업데이트된다. 이 동작의 모드는 위에서 지칭된 바와 같은 유형의 프로그래밍가능 마이너 어레이와 같은 프로그래밍가능 패턴화 디바이스를 사용하는 무마스크 리소그래피(maskless lithography)에 용이하게 적용될 수 있다.
위에서 설명된 이용의 모드들 또는 완전히 상이한 이용의 모드들에 대한 조합들 또는 변동들이 또한 채용될 수 있다.
리소그래픽 장치(LA)는 2 개의 테이블들(WTa, WTb)(예컨대, 2 개의 기판 테이블들) 및 테이블들이 그 사이에서 교환될 수 있는 2 개의 스테이션들 - 노출 스테이션 및 측정 스테이션 - 을 가지는 소위 이중 스테이지 유형이다. 예를 들어, 하나의 테이블 상의 기판은 노출 스테이션에서 노출되고 있지만, 또 다른 기판은 측정 스테이션에서의 다른 기판 테이블 상으로 적재(load)될 수 있고, 다양한 준비 단계들이 수행될 수 있다. 준비 단계들은 레벨 센서(LS)를 이용하여 기판의 표면 제어를 맵핑하는 것, 및 정렬 센서(AS)를 이용하여 기판 상의 정렬 마커들의 포지션을 측정하는 것을 포함할 수 있고, 양자의 센서들은 기준 프레임(RF)에 의해 지지될 수 있다. 포지션 센서(IF)가 측정 스테이션 뿐만 아니라 노출 스테이션에 있는 동안에, 포지션 센서(IF)가 테이블의 포지션을 측정할 수 없을 경우에, 제2 포지션 센서는 테이블의 포지션들이 양자의 스테이션들에서 추적되는 것을 가능하게 하기 위하여 제공될 수 있다. 또 다른 예로서, 하나의 테이블 상의 기판은 노출 스테이션에서 노출되고 있지만, 기판을 갖지 않는 또 다른 테이블은 (임의적으로, 측정 활동이 발생할 수 있는) 측정 테이블에서 대기한다. 이 다른 테이블은 하나 이상의 측정 디바이스들을 가지고, 임의적으로, 다른 도구들(예컨대, 세정 장치)을 가질 수 있다. 기판이 노출을 완료하였을 때, 기판을 갖지 않는 테이블은 예컨대, 측정들을 수행하기 위하여 노출 스테이션으로 이동하고, 기판을 갖는 테이블은 기판이 하적(unload)되고 또 다른 기판이 적재되는 위치(예컨대, 측정 스테이션)로 이동한다. 이 멀티-테이블 배열들은 장치의 스루풋에서의 상당한 증가를 가능하게 한다.
도 1에서 도시된 리소그래픽 장치(LA)는, 기판 상에서 하나 이상의 사전-노출 및 사후-노출 프로세스들을 수행하기 위한 장치를 포함하는, 때때로, 리소셀(lithocell) 또는 리소클러스터(lithocluster)로서 또한 지칭된 리소그래픽 셀의 부분을 형성할 수 있다. 도 2는 본 개시내용의 실시예들과 부합하는 예시적인 리소그래픽 셀(LC)을 예시하는 개략도이다. 도 2를 참조하면, 리소그래픽 셀(LC)은 레지스트 층을 증착하기 위한 하나 이상의 스핀 코터(spin coater)들(SC), 및 노출된 레지스트를 현상하기 위한 하나 이상의 현상기(developer)들(DE), 하나 이상의 칠 플레이트(chill plate)들(CH), 및 하나 이상의 베이크 플레이트(bake plate)들(BK)을 포함할 수 있다. 기판 핸들러(substrate handler) 또는 로봇(RO)은 입력/출력 포트들(I/O1, I/O2)로부터 기판을 픽업(pick up)하고, 기판을 상이한 프로세스 디바이스들 사이에서 이동시키고, 기판을 리소그래픽 장치의 적재 베이(loading bay)(LB)로 전달한다. 트랙(track)으로서 종종 집합적으로 지칭되는 이 디바이스들은, 리소그래픽 제어 유닛(LACU)을 통해 리소그래픽 장치를 또한 제어하는 감독 제어 시스템(SCS)에 의해 스스로 제어되는 트랙 제어 유닛(TCU)의 제어 하에 있다. 이에 따라, 상이한 장치는 스루풋 및 프로세싱 효율을 최대화하도록 동작될 수 있다.
리소그래픽 장치에 의해 노출되는 기판이 올바르게 그리고 지속적으로 노출되도록 하기 위하여, 하나 이상의 속성들을 측정하기 위하여 노출된 기판을 검사하는 것이 바람직하다. 이 속성들은 후속 층들 사이의 오버레이 오차, 라인 두께, 임계 치수(CD) 등을 포함할 수 있다. 추가적으로, 이하에서 설명된 바와 같이, 검사는 측벽 각도 불균형과 같은 프로세스 파라미터들을 유도하기 위하여 이용될 수 있다. 오차가 검출될 경우에, 특히, 검사가 동일한 배치(batch)의 또 다른 기판이 여전히 노출되어야 할 정도로 충분히 즉시 그리고 신속하게 행해질 수 있을 경우에는, 하나 이상의 후속 기판들의 노출에 대해 조절이 행해질 수 있다. 또한, 이미 노출된 기판은 박리될 수 있고, (수율을 개선시키기 위하여) 재작업되거나 폐기될 수 있음으로써, 오류인 것으로 알려지는 기판 상에서 노출을 수행하는 것을 회피할 수 있다. 기판의 오직 일부 타겟 부분들이 오류인 경우에는, 추가의 노출이 양호한 그 타겟 부분들 상에서 오직 수행될 수 있다. 또 다른 가능성은 오차를 보상하기 위하여 후속 프로세스 단계의 설정을 적응시키는 것이고, 예컨대, 트림 에치 단계의 시간은 리소그래픽 프로세스 단계로부터 기인하는 기판-대-기판 CD 변동을 보상하기 위하여 조절될 수 있다.
검사 장치는 기판의 하나 이상의 속성들, 및 특히, 상이한 기판들 또는 동일한 기판의 상이한 층들의 하나 이상의 속성들이 층으로부터 층으로 또는 기판에 걸쳐 어떻게 변동되는지를 결정하기 위하여 이용된다. 검사 장치는 리소그래픽 장치(LA) 또는 리소셀(LC) 내로 통합될 수 있거나, 단독형 디바이스일 수 있다. 가장 급속한 측정들을 가능하게 하기 위하여, 검사 장치가 노출 직후에 노출된 레지스트 층에서 하나 이상의 속성들을 측정하는 것이 바람직하다. 그러나, 레지스트에서의 잠재적 이미지는 매우 낮은 콘트라스트를 가지고 - 방사에 노출되었던 레지스트의 부분과 그렇지 않았던 것 사이에는 굴절률에 있어서 매우 작은 차이만이 있음 -, 모든 검사 장치가 잠재적 이미지의 유용한 측정들을 행하기 위한 충분한 감도를 가지지는 않는다. 그러므로, 노출된 기판 상에서 수행된 관례적으로 제1 단계이고 레지스트의 노출된 그리고 비노출된 부분들 사이의 콘트라스트를 증가시키는 사후-노출 베이크 단계(post-exposure bake step; PEB) 후에, 측정들이 취해질 수 있다. 이 스테이지에서, 레지스트에서의 이미지는 반-잠재적으로서 지칭될 수 있다. 레지스트의 노출된 또는 비노출된 부분들의 어느 하나가 제거된 후의 시점에, 또는 에칭과 같은 패턴 전사 단계 후에, 현상된 레지스트 이미지의 측정들을 행하는 것이 또한 가능하다. 후자의 가능성은 오류 있는 기판의 재작업을 위한 가능성을 제한하지만, 예컨대, 프로세스 제어의 목적을 위하여 유용한 정보를 여전히 제공할 수 있다.
개시된 실시예들에서, 검사 장치는 산란계와 같은 광학적 계측 도구일 수 있다. 도 3은 본 개시내용의 실시예들과 부합하는 예시적인 산란계(10)를 예시하는 개략도이다. 도 3을 참조하면, 산란계(10)는 방사를 기판(106) 상으로 투영하는 광대역(백색 광) 방사 투영기(102)를 포함한다. 반사된 방사는 반사된 방사의 스펙트럼(110)(즉, 파장의 함수로서의 세기의 측정)을 측정하는 분광계 검출기(104)로 전달된다. 이 데이터로부터, 검출된 스펙트럼을 야기시키는 구조체 또는 프로파일은 산란계(10)와 통신하는 제어기(30)에 의해 재구성될 수 있다. 예를 들어, 제어기(30)는 엄밀한 결합파 분석 및 비-선형 회귀(non-linear regression)에 의해, 또는 도 3의 하단에서 도시된 바와 같은 시뮬레이팅된 스펙트럼들의 라이브러리와의 비교에 의해 구조체 또는 프로파일을 재구성할 수 있다. 일반적으로, 재구성을 위하여, 구조체의 일반적인 형태가 알려져 있고, 일부 파라미터들은 구조체가 만들어졌던 프로세스의 지식으로부터 가정되어, 구조체의 약간의 파라미터들이 산란계측 데이터로부터 결정되게 한다. 다양한 실시예들에서, 산란계(10)는 수직-입사 산란계 또는 경사-입사 산란계로서 구성될 수 있다.
광학적 계측 도구의 해상도는 전형적으로 수백 나노미터인 광의 파장에 의해 제한된다. 개시된 실시예들에서, 검사 장치는 또한, 나노미터 미만 아래의 해상도가 가능한, 스캐닝 전자 현미경(scanning electron microscope; SEM)과 같은 하전 입자(예컨대, 전자) 빔 현미경일 수 있다. 도 4는 개시된 실시예들과 부합하는 예시적인 전자 빔 도구(20)를 예시하는 개략도이다. 도 4에서 도시된 바와 같이, 전자 빔 도구(20)는 동력식 스테이지(motorized stage)(200), 및 검사되어야 할 웨이퍼(203)를 유지하기 위하여 동력식 스테이지(200)에 의해 지지된 웨이퍼 홀더(202)를 포함한다. 전자 빔 도구(20)는 합성 대물 렌즈(204), (전자 센서 표면들(206a 및 206b)을 포함하는) 전자 검출기(206), 대물 애퍼처(objective aperture)(208), 집속기 렌즈(210), 빔 제한 애퍼처(beam limit aperture)(212), 건 애퍼처(gun aperture)(214), 애노드(216), 및 캐소드(218)를 더 포함하고, 그 하나 이상은 전자 빔 도구(20)의 광학 축(270)과 정렬될 수 있다.
합성 대물 렌즈(204)는 일부 실시예들에서, 극 피스(pole piece)(204a), 제어 전극(204b), 편향기(deflector) 또는 편향기들의 세트(204c), 및 여기 코일(204d)을 포함하는 수정된 스윙 대물 지연 침지 렌즈(swing objective retarding immersion lens; SORIL)를 포함할 수 있다. 전자 빔 도구(20)는 웨이퍼 상에서 재료들을 특성화(characterize)하기 위하여 에너지 분산 X-선 분광계(energy dispersive X-ray spectrometer; EDS) 검출기(도시되지 않음)를 추가적으로 포함할 수 있다.
주 전자 빔(primary electron beam)(220)은 애노드(216)와 캐소드(218) 사이에 전압을 인가함으로써 캐소드(218)로부터 방출된다. 주 전자 빔(220)은 건 애퍼처(214) 및 빔 제한 애퍼처(212)를 통과하고, 건 애퍼처(214) 및 빔 제한 애퍼처(212)의 양자는 빔 제한 애퍼처(212) 아래에 존재하는 집속기 렌즈(210)를 진출하는 전자 빔의 전류를 결정할 수 있다. 집속기 렌즈(210)는 합성 대물 렌즈(204)에 진입하기 전에 전자 빔의 전류를 설정하기 위하여, 빔이 대물 애퍼처(208)에 진입하기 전에 주 전자 빔(220)을 포커싱한다.
합성 대물 렌즈(204)는 검사를 위하여 주 전자 빔(220)을 웨이퍼(203) 상으로 포커싱할 수 있고, 웨이퍼(203)의 표면 상에서 프로브 스폿(probe spot)(222)을 형성할 수 있다. 편향기(들)(204c)는 웨이퍼(203) 상부에서 프로브 스폿(222)을 스캐닝하기 위하여 주 전자 빔(222)을 편향시킨다. 예를 들어, 스캐닝 프로세스에서, 편향기(들)(204c)는 웨이퍼(203)의 상이한 부분들에 대한 이미지 재구성을 위한 데이터를 제공하기 위하여, 상이한 시간 포인트들에서 웨이퍼(203)의 상단 표면의 상이한 위치들 상으로 순차적으로 주 전자 빔(220)을 편향시키도록 제어될 수 있다. 또한, 편향기(204c)는 또한, 그 위치에서의 웨이퍼 구조체의 스테레오 이미지 재구성을 위한 데이터를 제공하기 위하여, 상이한 시간 포인트들에서, 특정한 위치에서의 웨이퍼(203)의 상이한 면들 상으로 주 전자 빔(220)을 편향시키도록 제어될 수 있다. 또한, 일부 실시예들에서, 애노드(216) 및 캐소드(218)는 다수의 주 전자 빔들(220)을 생성하도록 구성될 수 있고, 전자 빔 도구(104)는 다수의 주 전자 빔들(220)을 동시에 웨이퍼(203)의 상이한 부분들/면들로 투영하기 위한 복수의 편향기들(204c)을 포함할 수 있다.
전류가 여기 코일(204d) 상으로 인가될 때, 축-대칭적(즉, 광학 축(270) 주위로 대칭적) 자기장은 웨이퍼 표면적에서 생성될 것이다. 주 전자 빔(220)에 의해 스캐닝되는 웨이퍼(203)의 부분은 자기장에서 침지될 수 있다. 상이한 전압들은 웨이퍼 표면 근처에서 축 대칭적 지연 전기장을 생성하기 위하여, 웨이퍼(203), 자기적 대물 렌즈(204a), 및 제어 전극(204b) 상으로 인가된다. 전기장은 주 전자 빔(220)이 웨이퍼(203)와 충돌하기 전에, 웨이퍼 표면 근처에서의 충돌하는 주 전자 빔(220)의 에너지를 감소시킨다. 극 피스(204a)로부터 전기적으로 격리되는 제어 전극(204b)은 웨이퍼의 마이크로-아킹(micro-arcing)을 방지하기 위하여, 그리고 함께 축-대칭적 자기장을 갖는 웨이퍼 표면에서 적당한 빔 포커스를 보장하기 위하여, 웨이퍼 상의 축-대칭적 전기장을 제어한다.
보조 전자 빔(secondary electron beam)(230)은 주 전자 빔(220)을 수신할 시에 웨이퍼(203)의 부분으로부터 방출될 수 있다. 보조 전자 빔(230)은 전자 검출기(206)의 센서 표면들(206a 및 206b)에 의해 수신될 수 있다. 전자 검출기(206)는 보조 전자 빔(230)의 세기를 표현하는 신호(예컨대, 전압, 전류 등)를 생성할 수 있고, 신호를 전자 검출기(206)와 통신하는 제어기(30)에 제공할 수 있다. 보조 전자 빔(230)의 세기는 웨이퍼(203)의 외부 또는 내부 구조체에 따라 변동될 수 있다. 또한, 위에서 논의된 바와 같이, 주 전자 빔(220)은 상이한 세기들의 보조 전자 빔들(230)을 생성하기 위하여, 웨이퍼(203)의 상단 표면의 상이한 위치들 또는 특정한 위치에서의 웨이퍼(203)의 상이한 면들 상으로 투영될 수 있다. 그러므로, 보조 전자 빔(230)의 세기를 웨이퍼(203)의 위치들과 맵핑함으로써, 제어기(30)는 웨이퍼(203)의 내부 또는 외부 구조체들을 반영하는 이미지를 재구성할 수 있다.
또한, 도 4는 전자 빔 도구(20)가 단일 주 전자 빔을 이용하는 것을 도시하지만, 전자 빔 도구(20)는 또한, 다수의 주 전자 빔들을 이용하는 멀티-빔 검사 도구일 수 있는 것으로 고려된다. 본 출원은 전자 빔 도구(20)에서 이용된 주 전자 빔들의 수를 제한하지는 않는다.
본 개시내용과 부합하게도, 전자 빔 도구들은 전자 빔 조명에 대한 기판의 전압-콘트라스트 응답에 기초하여 오버레이 오정렬 및 임계 치수들을 측정하기 위하여 이용될 수 있다. 도 5는 본 개시내용의 실시예들과 부합하는 전압-콘트라스트 응답 모델을 예시하는 개략도이다. 도 5를 참조하면, 테스트 구조체(52)는 기판(50)의 상단 상에서 현상된다. 테스트 구조체(52)는 절연 재료(55)에 의해 분리된 다수의 특징부들(53, 54)을 포함한다. 전자-빔 도구(20)가 테스트 구조체(52)의 표면을 스캐닝할 때, 제어기(30)는 테스트 구조체의 전압-콘트라스트 이미지(56)를 생성할 수 있다. 특징부(53)는 접지로 단락되고, 양전하(positive charge)들을 보유하지 않을 것이다. 이와 같이, 특징부(53)는 더 많은 2차 전자들을 반발할 수 있고, 전압-콘트라스트 이미지 상에서 밝은 영역으로서 나타날 것이다. 대조적으로, 특징부(54)는 그룹으로부터 연결해제(disconnect)되고, 특징부(54)가 더 적은 2차 전자들을 반발하게 하는 양전하 축적(positive charge build-up)을 가질 것이고, 이 때문에, 전압-콘트라스트 이미지 상에서 어둡게 나타날 것이다.
상기한 설명은 대응하는 특징부들이 밝게 나타나는 것으로 귀착되는 단락 회로(open circuit) 조건들의 존재, 및 대응하는 특징부들이 어둡게 나타나는 것으로 귀착되는 개방 회로(open circuit) 조건들의 존재를 설명하였다. 그러나, 밝고 어두운 외관은 테스트 구조체들의 실제적인 프로세싱 또는 전자-빔 도구들의 설정에 따라 변경될 수 있고 심지어 반전될 수 있다는 것은 당해 분야의 당업자들에게 명백하다.
도 6은 본 개시내용의 실시예들과 부합하는 전압-콘트라스트 계측 마크를 예시하는 개략도이다. 도 6의 좌측 측부는 오버레이 마크(60)의 상단 평면도를 도시한다. 오버레이 마크(60)는 2 개의 상이한 방향들에서의 2 개의 웨이퍼 층들 사이의, 에지 배치 오차와 같은 레지스트레이션 오차(registration error)를 결정하기 위한 복수의 테스트 구조체들(62)을 포함한다. 도 6의 좌측 측부는 상단 층(이하, "현재의 층" 또는 "제1 층"으로서 또한 지칭됨)에서의 테스트 구조체들을 오직 도시하지만, 상단 층 바로 아래의 제2 층(이하, "이전 층"으로서 또한 지칭됨)은 또한, 복수의 테스트 구조체들(62)을 포함하는 것으로 고려된다. 또한, 도 6의 좌측 측부는 3x3 매트릭스로 배열된 9 개의 테스트 구조체들(62)을 오직 도시하지만, 개시된 오버레이 마크는 필요한 바와 같은 많은 테스트 구조체들(62)을 포함할 수 잇는 것으로 고려된다.
예시된 실시예에서, 테스트 구조체들(62)은 정사각형 형상이고, 검사 스루풋을 증가시키기 위하여, 전자 빔 도구의 픽셀 크기와 유사한 크기를 가질 수 있다. 테스트 구조체들(62)이 제2 층의 인접한 테스트 구조체의 부분들과 중첩하지 않도록, 테스트 구조체들(62)은 서로 공간적으로 분리된다. 위에서 논의된 바와 같이, 테스트 구조체들(62)은 서로에 대해 직교적인 X 및 Y 방향들과 같은 2 개의 방향들에서의 오버레이 정보를 제공하도록 구성된다. 각각의 테스트 구조체(62)는 이격된 행(row)들 및 열(column)들로 배열되는 특징부들을 포함하는 주기적 구조체(도시되지 않음)를 포함한다.
도 6의 우측 측부는 전자 빔 조명에 대한 테스트 구조체들(62)의 전압-콘트라스트 응답을 도시한다. 테스트 구조체들(62)에서의 주기적 특징부들은 전기적 전도 재료로 이루어진다. 일부 실시예들에서, 전도 재료들은, 구리, 텅스텐, 니켈, 코발트, 탄탈륨, 및 티타늄 나이트라이드를 포함하지만, 이것으로 제한되지는 않는 금속일 수 있다. 일부 실시예들에서, 전도 재료는, 결정질 실리콘(crystalline silicon), 다결정질 실리콘(polycrystalline silicon), 비정질 실리콘(amorphous silicon), 및 실리콘-게르마늄을 포함하지만, 이것으로 제한되지는 않는 반도체일 수 있다. 상이한 웨이퍼 층들에서의 특징부들은 동일한 유형의 전도 재료 또는 상이한 유형들의 전도 재료를 이용할 수 있다. 현재의 층(즉, 상단 층)에서의 특징부가 이전 층(즉, 하부 층)에서의 특징부에 연결될 때, 대응하는 테스트 구조체(62)는 오버레이 마크(60)의 전압-콘트라스트 이미지 상에서 밝은 영역으로서 보일 것이다. 대조적으로, 현재의 층에서의 특징부가 이전 층에서의 특징부들로부터 연결해제될 때, 대응하는 테스트 구조체(62)는 전압-콘트라스트 이미지 상에서 어두운 영역으로서 보일 것이다. 위에서 논의된 바와 같이, 테스트 구조체(62)의 크기는 전자 빔 도구(20)의 픽셀 크기와 유사하거나 동일하게 만들어질 수 있어서, 전압-콘트라스트 이미지의 하나의 픽셀은 테스트 구조체(62)에 대응한다. 이러한 방식으로, 검사 스루풋이 개선될 수 있다.
개시된 실시예들에서, 테스트 구조체들(62)은 상이한 오버레이 오프셋 값들, 즉, X/Y 값들을 가지도록 프로그래밍된다. 예를 들어, 도 6의 좌측 측부에서 도시된 바와 같이, 테스트 구조체들(62)은 각각 X 및 Y 방향들에서 변동되는 오버레이 오프셋 값들을 가질 수 있다. 오버레이 오프셋 값들 및 전압-콘트라스트 이미지에 기초하여, 오버레이 오차는 더 정확하게 결정될 수 있다.
개시된 오버레이 마크는 또한, 임계 치수들을 측정하기 위하여 이용될 수 있다. 도 7은 본 개시내용의 실시예들과 부합하는 전압-콘트라스트 계측 오버레이 마크(70)를 예시하는 개략도이다. 오버레이 마크(60)와 유사하게, 마크(70)는 복수의 테스트 구조체들(72)을 포함한다. 그러나, 마크(60)와 달리, 테스트 구조체들(72)은 Y 방향에서 변동되는 임계-치수 값들을 가지도록 설계된다. 각각의 테스트 구조체(72)는 이격된 행들 및 열들로 배열되는 특징부들을 포함하는 주기적 구조체(도시되지 않음)를 포함한다. 주기적 특징부들은 다양한 크기들, 형상들, 및 분포들로 구성될 수 있다. 또한, 특징부들의 피치(pitch)들은 근접성 효과들 또는 확률론적 효과들을 분리하기 위하여 테스트 구조체들(72)에 걸쳐 변동될 수 있다.
도 7은 다양한 오버레이 오프셋 또는 임계 치수가 현재의 층 및 이전 층에서의 특징부들이 연결되거나 연결해제되게 할 수 있고, 이것은 상이한 전압-콘트라스트 응답들로 이어지는 시나리오를 도시한다. 이러한 방식으로, 마크(70)는 X 방향에서의 오버레이 오차 및 임계 치수를 동시에 측정하기 위하여 이용될 수 있다. 위의 예는 오직 예시 목적을 위한 것이다. 개시된 마크는 오버레이 프로세스 윈도우(overlay process window)들 및 임계-치수 값들의 임의의 적당한 조합을 가지도록 구성될 수 있다는 것이 인식된다. 예를 들어, 하나의 마크는 비대칭적 임계 치수들 또는 오버레이 프로세스 윈도우들을 추적하기 위한 다수의 인접한 테스트 구조체들을 포함할 수 있다.
개시된 오버레이 마크는 심지어 정확한 오버레이/CD 측정을 여전히 달성하면서, 전자 스캐닝 도구(예컨대, 전자 빔 도구(20))의 저해상도 모드로 이용될 수 있다. 이것은 오버레이/CD 측정의 정확도가 오버레이 마크의 특징부들의 해상도에 의해 제어되기 때문이다. 전형적으로, 최신식 전자 빔 도구는 고해상도 이미징을 수행하기 위하여 1 내지 2 nm의 스폿 크기를 이용한다. 그러나, 더 작은 스폿 크기, 및 결과적으로 더 낮은 빔 전류는 더 긴 스캐닝 시간을 요구하고, 그러므로, 시스템 스루풋을 저하시킨다. 개시된 오버레이 마크는 전자 빔 도구의 해상도에 훨씬 덜 민감하므로, 개시된 오버레이 마크는 ~20 nm 픽셀, 200 nm 픽셀의 스폿 크기, 또는 nm 미만 오버레이를 추론하기 위한 매우 높은 스캐닝 레이트들을 갖는 심지어 2 μm 스폿 크기를 갖는 전자 빔 도구들과 함께 이용될 수 있다. 특히, 더 큰 스폿 크기는 충분한 신호-대-잡음 비율(signal-to-noise ratio) 및 콘트라스트 해상도를 가지는 이미지들을 생성할 수 있는 더 높은 빔 전류를 허용한다. 오버레이 마크 상에서 형성된 밝고 어두운 패턴은 오버레이 및 CD 값들을 정확하게 반영할 수 있다. 그러므로, 개시된 오버레이 마크는 고해상도 이미징 및 높은 빔 전류가 동시에 달성되는 것을 허용함으로써, 시스템 스루풋을 개선시키기 위한 높은 스캐닝 속력을 허용한다.
도 8은 본 개시내용의 실시예들과 부합하는, 오버레이 마크(70)에서의 프로그래밍된 오버레이 시프트 및 CD 변동을 예시하는 개략도이다. 도 8을 참조하면, 오버레이 마크(70)는 X 방향을 따르는 오버레이 변동, 및 Y 방향 상에서의 CD 변동을 가지도록 프로그래밍될 수 있다. 변동들은 1 나노미터의 분수(예컨대, 0.5 나노미터)로부터 수 나노미터들까지의 범위이다. 이와 같이, 마크(70)는 디바이스 레벨에서 오버레이 변동들 및 CD들을 측정할 수 있다.
일부 실시예들에서, 상이한 마크들은 단일 "멀티 패턴화" 마크로 통합될 수 있다. 이것은 다수의 마스크들의 상호작용이 특정 오버레이 시프트들 또는 CD 시프트들에서 상이한 마스크들의 조합에 의해 모두 연구될 수 있는 복잡한 오버레이 및 임계 치수 상호작용들을 가질 수 있다는 것을 의미한다. 멀티 패턴화 마크는, 22 nm-미만 디바이스들에서 보편적으로 이용되는 다수의 리소그래피 단계들의 조합에 의해 생성된 단일 전도체 층을 위하여 이용될 수 있다.
본 개시내용과 부합하게도, 프로세스 윈도우는 2 차원 오버레이-CD 도표에서의 면적 또는 영역으로서 특징화될 수 있다. 웨이퍼가 프로세스 윈도우 내의 오버레이-CD 조건에서 노출될 때, 웨이퍼로 이루어진 칩들은 일반적으로 기능적인 반면, 웨이퍼가 프로세스 윈도우 외부의 오버레이-CD 조건에서 노출될 때, 웨이퍼로 이루어진 칩들은 일반적으로 기능적이지 않을 것이다.
또한, 회로 설계 내의 상이한 패턴들은 상이한 프로세스 윈도우들을 가질 수 있으므로, 리소그래피 프로세스를 위한 프로세스 윈도우는 추가로 제한된다. 이 차이들은 최상의 초점 평면 포지션에서의 시프트들, 최상의 노출에서의 시프트들, 최상의 오버레이 위치에서의 시프트들, 및 초점 또는 노출의 허용된 범위에서의 변경들을 포함할 수 있다. 상이한 패턴들은 또한, 성공적인 프린팅(printing)을 위한 상이한 기준들을 가질 수 있다. 최대로 +/15 %의 CD 변동은 일부 비-임계적 특징부들에 대하여 용인가능할 수 있지만, 가장 임계적 구조체들을 위한 공차는 오직 절반만큼 많을 수 있다. 상이한 패턴들의 고장 모드들은 또한 매우 상이할 수 있다. 일부 패턴들은 과도한 CD 변동으로 인해 수용불가능한 것으로 고려될 수 있고, 다른 것들은 그 측벽 프로파일들에서의 과도한 변경들로 인해 수용불가능한 것으로 고려될 수 있고, 또 다른 것들은 과도한 라인 단부 풀백(line end pullback) 또는 코너 라운딩(corner rounding)을 겪을 수 있다. 재해적 패턴 고장들은 또한, 이웃하는 구조체들의 상호작용으로 인해 가능하다. 주어진 특징부가 격리된 구조체로서 프린팅될 경우에 수용가능할 수 있는 CD 변동은 상이한 국소적 환경에서 브리징(bridging), 넥킹(necking), 또는 다른 수용불가능한 패턴 변동들을 야기시킬 수 있다.
일부 실시예들에서, 확률론적 알고리즘은 오버레이(또는 피치) 변동 및 CD 변동을 별도로 조절하여 프로세스 윈도우를 수량화하기 위하여 이용될 수 있다. 오버레이 변동들 및 CD 변동들의 분포는 웨이퍼 칩 수율 맵들과 상관될 수 있다. 통계적 분석은 예를 들어, 오버레이 변동 또는 CD 변동의 어느 것이 임계적 수율 제한 인자인지, 또는 수율 등락들 또는 이탈들의 어떤 기호들과 가장 고도로 상관되는지에 대한 정보를 추출하기 위하여 이용될 수 있다.
일부 실시예들에서, 결정된 프로세스 윈도우는 리소그래피 프로세스가 어떻게 수행되고 있는지, 예컨대, 모든 특징부들을 위한 CD들 및 층 정렬이 사양 내에 있는지 여부, 및 최적 동작 조건에서 리소그래피 프로세스 및 노출 도구를 유지하기 위하여 어느 프로세스 조건 파라미터들이 그리고 얼마나 많이 조절되어야 하는지에 대한 데이터를 제공하는 리소그래피 프로세스 제어 시스템에 피드백으로서 제공될 수 있다. 본 개시내용에서 이용된 바와 같이, "프로세스 조건 파라미터들"은 노출 도구 파라미터들 또는 리소그래픽 프로세스 파라미터들 중의 임의의 것을 지칭한다. 프로세스 조건 파라미터들은 또한, 리소그래피 프로세스에 대한 "입력 파라미터들"로 칭해질 수 있다. 이 피드백 프로세스는 리소그래픽 프로세스가 면밀하게 제어된다는 것을 보장하기 위하여 반복될 수 있다.
개시된 전압-콘트라스트 마크들은 측정들이 현재의 층의 에칭, 충전(filling), 및 연마(polishing) 후에 수행될 것을 요구하고, 이에 따라, 오버레이 또는 CD 정보를 얻을 시에 지연을 야기시킬 수 있다. 이 문제를 해결하기 위하여, 본 개시내용은 또한, 조합된 전압-콘트라스트 및 광학적 계측 마크를 제공한다. 도 9는 본 개시내용의 실시예들과 부합하는 조합된 전압-콘트라스트 및 광학적 계측 마크(90)를 예시하는 개략도이다. 도 9를 참조하면, 마크(90)는 그 구성들이 테스트 구조체들(62(도 6) 및 72(도 7))의 구성들과 유사한 복수의 전압-콘트라스트 테스트 구조체들(92)을 포함할 수 있다. 이와 같이, 전자 빔 도구(20)는 오버레이 및 임계-치수 정보를 결정하기 위하여, 테스트 구조체들(92)을 스캐닝할 수 있고, 테스트 구조체들(92)의 전압-콘트라스트 응답들을 획득할 수 있다.
또한, 마크(90)는 복수의 광학적 테스트 구조체들(94)을 포함할 수 있다. 도 10은 본 개시내용의 실시예들과 부합하는, 광학적 테스트 구조체들(94)에서의 특징부들을 예시하는 개략도이다. 도 10을 참조하면, 4 개의 광학적 테스트 구조체들(94)이 산란계(10)의 관측 시야(field of view) 내에(예컨대, 산란계(10)의 조명 빔에 의해 형성된 측정 스폿 내에) 모두 있도록, 4 개의 광학적 테스트 구조체들(94)은 함께 근접하게 위치결정된다. 이에 따라, 4 개의 광학적 테스트 구조체들(94)은 동시에 조명될 수 있고, 산란계(10)에 의해 동시에 이미징될 수 있다. 각각의 광학적 테스트 구조체(94)는, 그 피치가 산란계(10)의 감도에 의해 결정되는 격자(grating)를 형성하는 복수의 주 특징부들을 포함한다. 즉, 피치는 전형적으로, 광학적 계측 도구 산란계(10)의 광학기기에 의해 결정된다. 이와 같이, 주 특징부들의 피치는 전형적으로, 대략 수백 나노미터이다. 주 특징부들에 의해 형성된 격자들은 상이한 웨이퍼 층들 사이의 오버레이의 측정을 용이하게 하기 위하여, 상이하게 바이어싱된 오버레이 오프셋들을 가질 수 있다. 주 특징부들에 의해 형성된 격자들은 또한, X 및 Y 방향들로 인입하는 방사를 회절하기 위하여, 도 10에서 도시된 바와 같이, 그 배향에 있어서 상이할 수 있다. 4 개의 격자들이 도 10에서 예시되지만, 또 다른 실시예는 희망된 정확도를 획득하기 위하여 더 큰 매트릭스를 포함할 수 있다. 예를 들어, 9 개의 테스트 구조체들(94)의 3x3 어레이가 이용될 수 있다.
본원에서 설명된 바와 같은 테스트 구조체들(94)은 예를 들어, ASML로부터 양자 모두 입수가능한, YieldStar® 단독형 또는 통합된 계측 도구와 같은 계측 도구와의 이용을 위하여 설계된 오버레이 타겟들, 및 TwinScan® 리소그래픽 시스템과 함께 전형적으로 이용된 것들과 같은 정렬 타겟들일 수 있다.
도 10을 여전히 참조하면, 테스트 구조체(94)에서의 주 특징부들은, 그 피치가 전자 빔(20)의 감도에 의해 결정되는 복수의 주기적 하위-특징부들로 추가로 분할될 수 있다. 예를 들어, 하위-특징부들의 피치는 10 내지 200 나노미터 사이에서 설정될 수 있다. 이와 같이, 하위-특징부들은 전자 빔 도구(20)에 의해 스캐닝될 수 있고, 디바이스 해상도에서의 전압-콘트라스트 응답을 제공할 수 있다. 하위-특징부들의 피치는 오버레이들의 범위가 각각의 이러한 구조체에 대하여 측정되도록 선택될 수 있다. 또한, 하위-특징부들은 2 차원이 되도록, 예컨대, 양자의 X 및 Y 방향들에서의 피치들로 구성될 수 있다.
위에서 설명된 바와 같이, 단일 마크(예컨대, 마크(90))는 양자의 전압-콘트라스트 및 광학적 측정을 위하여 설계될 수 있다. 전압-콘트라스트 마크에 기초한 측정은 광학적 측정에 기초하여 측정을 교정하기 위하여 이용될 수 있고, 그 반대도 마찬가지이다. 광학적 측정은 ADI(after-development inspection; 현상후 검사)에서 수행될 수 있다. 전압-콘트라스트 측정들은 에칭 및 연마 후에 수행될 수 있다. 이에 따라, 마크(90)는 ADI 오버레이 및 프로세스 윈도우, 및 마크의 추가의 프로세싱 후의 그 윈도우 내의 포지션의 광학적 측정들을 허용한다. 이 조합은 웨이퍼 재작업을 또한 가능하게 하면서, 프로세스 윈도우를 측정하는 것을 허용한다.
실시예들은 조항(clause)들의 다음의 제1 세트를 이용하여 추가로 설명될 수 있다. 조항들의 이 제1 세트에서의 조항들에 대한 참조들은 조항들의 이 동일한 세트에서의 조항들에 대한 것이다.
1. 측정 마크로서,
기판 상의 제1 층에서 현상된 제1 테스트 구조체들의 세트 - 제1 테스트 구조체들의 세트의 각각은 제1 전도 재료로 이루어진 복수의 제1 특징부들을 포함함 -; 및
제1 층에 인접한 제2 층에서 현상된 제2 테스트 구조체들의 세트 - 제2 테스트 구조체들의 세트의 각각은 제2 전도 재료로 이루어진 복수의 제2 특징부들을 포함함 - 를 포함하고,
측정 마크는 전압-콘트라스트 이미징 방법에 의해 이미징될 때, 제1 테스트 구조체들의 세트와 제2 테스트 구조체들의 세트에서의 연관된 제2 테스트 구조체들 사이의 연결성을 표시하도록 구성되는, 측정 마크.
2. 조항 1의 측정 마크에 있어서, 전압-콘트라스트 이미지는 제2 테스트 구조체가 제1 테스트 구조체들의 세트 중의 하나를 갖는 단락 회로를 형성할 때, 제2 테스트 구조체들의 세트 중의 하나가 낮은 전압을 가진다는 것을 도시하는, 측정 마크.
3. 조항들 1 및 2 중 어느 한 조항의 측정 마크에 있어서, 전압-콘트라스트 이미지는 제2 테스트 구조체가 제1 테스트 구조체들의 세트를 갖는 개방 회로 내에 있을 때, 제2 테스트 구조체들의 세트 중의 하나가 높은 전압을 가진다는 것을 도시하는, 측정 마크.
4. 조항들 1 내지 3 중 어느 한 조항의 측정 마크에 있어서, 제1 테스트 구조체들의 세트 및 제2 테스트 구조체들의 세트의 조합은 기판의 표면을 따라 제1 방향으로 오버레이 정보를 전달하도록 구성되는, 측정 마크.
5. 조항 4의 측정 마크에 있어서, 제1 테스트 구조체들의 세트 및 제2 테스트 구조체들의 세트 중의 적어도 하나는 제1 방향에서 변동되는 피치 값들을 가지도록 구성되는, 측정 마크.
6. 조항 4의 측정 마크에 있어서, 제1 테스트 구조체들의 세트 및 제2 테스트 구조체들의 세트의 조합은 기판의 표면을 따라 제2 방향으로 오버레이 정보를 전달하도록 추가로 구성되고, 제2 방향은 제1 방향과 상이한, 측정 마크.
7. 조항 6의 측정 마크에 있어서, 제2 방향은 제1 방향에 대해 직교적인, 측정 마크.
8. 조항 4의 측정 마크에 있어서, 제1 테스트 구조체들의 세트 및 제2 테스트 구조체들의 세트의 조합은 기판의 표면을 따라 제2 방향으로 임계-치수 정보를 전달하도록 추가로 구성되고, 제2 방향은 제1 방향과 상이한, 측정 마크.
9. 조항 4의 측정 마크에 있어서, 제1 테스트 구조체들의 세트 및 제2 테스트 구조체들의 세트 중의 적어도 하나는 제2 방향에서 변동되는 임계-치수 값들을 가지는, 측정 마크.
10. 조항 9의 측정 마크에 있어서, 제2 방향은 제1 방향에 대해 직교적인, 측정 마크.
11. 조항들 1 내지 3 중 어느 한 조항의 측정 마크에 있어서, 제1 테스트 구조체들의 세트 및 제2 테스트 구조체들의 세트의 조합은 기판의 표면을 따르는 방향으로 임계-치수 정보를 전달하도록 추가로 구성되는, 측정 마크.
12. 조항 11의 측정 마크에 있어서, 제1 테스트 구조체들의 세트 및 제2 테스트 구조체들의 세트 중의 적어도 하나는 방향에서 변동되는 임계-치수 값들을 가지는, 측정 마크.
13. 조항들 1 내지 12 중 어느 한 조항의 측정 마크에 있어서, 측정 마크는 제1 테스트 구조체들의 세트 및 제2 구조체들의 세트를 포함하는 마스크인, 측정 마크.
14. 조항들 1 내지 13 중 어느 한 조항의 측정 마크에 있어서,
제1 층에서 현상된 제3 테스트 구조체들의 세트 - 제3 테스트 구조체들의 세트의 각각은 그 피치가 광학적 계측 도구의 감도에 의해 결정되는 복수의 제3 주기적 특징부들을 포함함 -; 및
제2 층에서 현상된 제4 테스트 구조체들의 세트 - 제4 테스트 구조체들의 세트의 각각은 그 피치가 광학적 계측 도구의 감도에 의해 결정되는 복수의 제4 주기적 특징부들을 포함함 - 를 더 포함하는, 측정 마크.
15. 조항 14의 측정 마크에 있어서, 제3 테스트 구조체들의 세트 및 제4 테스트 구조체들의 세트 중의 적어도 하나는 광학적 계측 도구의 관측 시야에 대응하는 둘레(perimeter) 내에 위치결정되는, 측정 마크.
16. 조항들 14 및 15 중 어느 한 조항의 측정 마크에 있어서, 복수의 제3 주기적 특징부들 및 복수의 제4 주기적 특징부들의 각각은 그 피치가 전자 빔 도구의 감도에 의해 결정되는 복수의 하위-특징부들로 추가로 분할되는, 측정 마크.
17. 조항 16의 측정 마크에 있어서, 제3 특징부들의 하위-특징부들은 제1 주기적 특징부들이고, 주기적 특징부들의 하위-특징부들은 제2 주기적 특징부들인, 측정 마크.
18. 조항 14의 오버레이 마크에 있어서, 복수의 제3 주기적 특징부들 및 복수의 제4 주기적 특징부들은 각각 제1 전도 재료 및 제2 전도 재료로 이루어지는, 오버레이 마크.
19. 조항들 1 내지 18 중 어느 한 조항의 오버레이 마크에 있어서, 제1 전도 재료 및 제2 전도 재료의 각각은 반도체를 포함하는, 오버레이 마크.
20. 조항 19의 오버레이 마크에 있어서, 반도체는 결정질 실리콘, 다결정질 실리콘, 비정질 실리콘, 및 실리콘-게르마늄 중의 적어도 하나를 포함하는, 오버레이 마크.
21. 조항들 1 내지 18 중 어느 한 조항의 오버레이 마크에 있어서, 제1 전도 재료 및 제2 전도 재료의 각각은 금속을 포함하는, 오버레이 마크.
22. 조항 21의 오버레이 마크에 있어서, 금속은 구리, 텅스텐, 니켈, 코발트, 탄탈륨, 및 티타늄 나이트라이드 중의 적어도 하나를 포함하는, 오버레이 마크.
23. 측정 마크로서,
제1 피치에서의 제1 특징부들의 제1 어레이 및 제2 피치에서의 제2 특징부들의 제2 어레이를 포함하고, 제1 어레이 및 제2 어레이는 기판 상의 2 개의 연속 층들에서 배열되고, 측정 마크는 연관된 제2 특징부들에 대한 제1 특징부들 사이의 오버레이 값을 결정하기 위하여 구성되거나, 전압-콘트라스트 이미징 방법을 이용하여 이미징될 때, 제1 특징부들 또는 제2 특징부들의 임계 치수 값을 결정하기 위하여 구성되는, 측정 마크.
24. 조항 23의 측정 마크에 있어서, 제1 피치 및 제2 피치는 상이한, 측정 마크.
25. 조항들 23 및 24 중 어느 한 조항의 측정 마크에 있어서, 제1 피치 및 제2 피치는 기판의 표면을 따라 하나의 방향 또는 2 개의 방향들에서 변동되는, 측정 마크.
26. 조항들 23 내지 25 중 어느 한 조항의 측정 마크에 있어서, 제1 특징부들의 듀티 사이클(duty cycle) 및 제2 특징부들의 듀티 사이클 중의 적어도 하나는 변동되는 값들을 가지도록 구성되는, 측정 마크.
27. 조항들 23 내지 26 중 어느 한 조항의 측정 마크에 있어서, 제1 특징부들 중의 적어도 하나는 하위-특징부들의 하위-어레이를 포함하는, 측정 마크.
28. 조항들 23 내지 27 중 어느 한 조항의 측정 마크에 있어서, 제1 특징부들의 제1 어레이 및 제2 특징부들의 제2 어레이 중의 적어도 하나는 변동되는 임계 치수들을 가지도록 구성되는, 측정 마크.
29. 시스템으로서,
조항 1에 따른 측정 마크를 스캐닝하고 측정 마크로부터 산란된 전자들을 검출하기 위한 전자 빔 도구; 및
전자 빔 도구와 결합된 제어기 - 제어기는:
검출된 산란된 전자들로부터 전압-콘트라스트 이미지를 생성하고; 그리고
생성된 전압-콘트라스트 이미지로부터 오버레이 값 및/또는 임계 치수 값을 결정하도록 구성됨 - 를 포함하는, 시스템.
30. 조항 29의 시스템에 있어서, 제어기는:
전압-콘트라스트 이미지가 제2 테스트 구조체들의 세트 중의 하나가 낮은 전압을 가진다는 것을 도시할 때, 제2 테스트 구조체가 제1 테스트 구조체들의 세트 중의 하나를 갖는 단락 회로를 형성하는 것으로 결정하도록 추가로 구성되는, 시스템.
31. 조항들 29 및 30 중 어느 한 조항의 시스템에 있어서, 제어기는:
전압-콘트라스트 이미지가 제2 테스트 구조체들의 세트 중의 하나가 높은 전압을 가진다는 것을 도시할 때, 제2 테스트 구조체들이 제1 테스트 구조체들의 세트를 갖는 개방 회로 내에 있는 것으로 결정하도록 추가로 구성되는, 시스템.
32. 조항들 29 내지 31 중 어느 한 조항의 시스템에 있어서, 제1 테스트 구조체들의 세트 및 제2 테스트 구조체들의 세트 중의 적어도 하나는 기판의 표면을 따라 제1 방향에서 변동되는 오버레이 오프셋 값들을 가지도록 구성되는, 시스템.
33. 조항들 29 내지 32 중 어느 한 조항의 시스템에 있어서, 제1 테스트 구조체들의 세트 및 제2 테스트 구조체들의 세트 중의 적어도 하나는 기판의 표면을 따라 제2 방향에서 변동되는 오버레이 오프셋 값들을 가지도록 구성되고, 제2 방향은 제1 방향과 상이한, 시스템.
34. 조항 33의 시스템에 있어서, 제2 방향은 제1 방향에 대해 직교적인, 시스템.
35. 조항들 32 내지 34 중 어느 한 조항의 시스템에 있어서, 제어기는 전압-콘트라스트 이미지 및 오버레이 오프셋 값들에 기초하여 오버레이 정보를 결정하도록 추가로 구성되는, 시스템.
36. 조항 32의 시스템에 있어서, 제1 테스트 구조체들의 세트 및 제2 테스트 구조체들의 세트 중의 적어도 하나는 제1 방향과 상이한 제2 방향에서 변동되는 임계-치수 값들을 가지는, 시스템.
37. 조항 36의 시스템에 있어서, 제2 방향은 제1 방향에 대해 직교적인, 시스템.
38. 조항들 36 및 37 중 어느 한 조항의 시스템에 있어서, 제어기는 전압-콘트라스트 이미지에 기초하여 임계-치수 정보를 결정하도록 추가로 구성되는, 시스템.
39. 조항 38 중 어느 한 조항의 시스템에 있어서, 제어기는 전압-콘트라스트 이미지에 기초하여 임계-치수 정보를 결정하도록 추가로 구성되는, 시스템.
40. 조항들 29 내지 39 중 어느 한 조항의 시스템에 있어서,
조항 14에 따른 측정 마크를 스캐닝하기 위한 광학적 계측 도구를 더 포함하고; 그리고
제어기는 전압-콘트라스트 이미지 및 광학적 계측 도구의 출력에 기초하여 오버레이 정보 및 임계-치수 정보 중의 적어도 하나를 결정하도록 추가로 구성되는, 시스템.
41. 조항 40의 시스템에 있어서,
복수의 제3 주기적 특징부들 및 복수의 제4 주기적 특징부들의 각각은 그 피치가 전자 빔 도구의 감도에 의해 결정되는 복수의 주기적 하위-특징부들로 추가로 분할되고;
전자 빔 도구는 제2 층의 에칭 후에, 제4 테스트 구조체들의 세트를 스캐닝하고 제4 테스트 구조체들의 세트에 의해 산란된 전자들을 검출하도록 추가로 구성되고; 그리고
제어기는 전자 빔 도구의 출력에 기초하여 오버레이 정보 및 임계-치수 정보 중의 적어도 하나를 결정하도록 추가로 구성되는, 시스템.
42. 조항 43의 시스템에 있어서, 복수의 제3 주기적 특징부들 및 복수의 제4 주기적 특징부들은 각각 제1 전도 재료 및 제2 전도 재료로 이루어지는, 시스템.
43. 조항들 29 내지 43 중 어느 한 조항의 시스템에 있어서, 제1 전도 재료 및 제2 전도 재료의 각각은 반도체를 포함하는, 시스템.
44. 조항 43의 시스템에 있어서, 반도체는 결정질 실리콘, 다결정질 실리콘, 비정질 실리콘, 및 실리콘-게르마늄 중의 적어도 하나를 포함하는, 시스템.
45. 조항들 29 내지 43 중 어느 한 조항의 시스템에 있어서, 제1 전도 재료 및 제2 전도 재료의 각각은 금속을 포함하는, 시스템.
46. 조항 45의 시스템에 있어서, 금속은 구리, 텅스텐, 니켈, 코발트, 탄탈륨, 및 티타늄 나이트라이드 중의 적어도 하나를 포함하는, 시스템.
47. 방법으로서,
전자 빔 도구에 의해, 측정 마크를 스캐닝하고, 전자 빔 도구에 의해, 측정 마크로부터 산란된 전자들을 검출하는 단계 - 측정 마크는:
기판에 인접한 제1 층에서 현상된 제1 테스트 구조체들의 세트 - 제1 테스트 구조체들의 세트의 각각은 제1 전도 재료로 이루어진 복수의 제1 특징부들을 포함함 -; 및
제1 층에 인접하게 배치된 제2 층에서 현상된 제2 테스트 구조체들의 세트 - 제2 테스트 구조체들의 세트의 각각은 제2 전도 재료로 이루어진 복수의 제2 특징부들을 포함함 - 를 포함함 -; 및
제어기에 의해, 검출된 전자들에 기초하여 제2 테스트 구조체들의 세트의 전압-콘트라스트 이미지를 생성하는 단계; 및
제어기에 의해, 전압-콘트라스트 이미지에 기초하여 제1 테스트 구조체들의 세트와 제2 테스트 구조체들의 세트 사이의 연결성을 결정하는 단계를 포함하는, 방법.
48. 조항 47의 방법에 있어서,
전압-콘트라스트 이미지가 제2 테스트 구조체들의 세트 중의 하나가 낮은 전압을 가진다는 것을 도시할 때, 제2 테스트 구조체가 제1 테스트 구조체들의 세트 중의 하나를 갖는 단락 회로를 형성하는 것으로 결정하도록 추가로 구성되는, 방법.
49. 조항들 47 및 48 중 어느 한 조항의 방법에 있어서,
전압-콘트라스트 이미지가 제2 테스트 구조체들의 세트 중의 하나가 높은 전압을 가진다는 것을 도시할 때, 제2 테스트 구조체들가 제1 테스트 구조체들의 세트를 갖는 개방 회로 내에 있는 것으로 결정하도록 추가로 구성되는, 방법.
50. 조항들 47 내지 49 중 어느 한 조항의 방법에 있어서, 제1 테스트 구조체들의 세트 및 제2 테스트 구조체들의 세트 중의 적어도 하나는 기판의 표면을 따라 제1 방향에서 변동되는 오버레이 오프셋 값들을 가지도록 구성되는, 방법.
51. 조항 50의 방법에 있어서, 제1 테스트 구조체들의 세트 및 제2 테스트 구조체들의 세트 중의 적어도 하나는 기판의 표면을 따라 제2 방향에서 변동되는 오버레이 오프셋 값들을 가지고, 제2 방향은 제1 방향과 상이한, 방법.
52. 조항 51의 방법에 있어서, 제2 방향은 제1 방향에 대해 직교적인, 방법.
53. 조항들 50 내지 52 중 어느 한 조항의 방법에 있어서,
제어기에 의해, 전압-콘트라스트 이미지 및 오버레이 오프셋 값들에 기초하여 오버레이 정보를 결정하는 단계를 더 포함하는, 방법.
54. 조항 50의 방법에 있어서, 제1 테스트 구조체들의 세트 및 제2 테스트 구조체들의 세트 중의 적어도 하나는 기판의 표면을 따라 제2 방향에서 변동되는 임계-치수 값들을 가지고, 제2 방향은 제1 방향과 상이한, 방법.
55. 조항 54의 방법에 있어서, 제2 방향은 제1 방향에 대해 직교적인, 방법.
56. 조항들 54 및 55 중 어느 한 조항의 방법에 있어서,
전압-콘트라스트 이미지에 기초하여 임계-치수 정보를 결정하는 단계를 더 포함하는, 방법.
55. 조항들 47 내지 49 중 어느 한 조항의 방법에 있어서, 제1 테스트 구조체들의 세트 및 제2 테스트 구조체들의 세트 중의 적어도 하나는 기판의 표면을 따라 제1 방향에서 변동되는 임계 치수들을 가지도록 구성되는, 방법.
56. 조항 55의 방법에 있어서,
제어기에 의해, 전압-콘트라스트 이미지에 기초하여 임계-치수 정보를 결정하는 단계를 더 포함하는, 방법.
57. 조항들 47 내지 56 중 어느 한 조항의 방법에 있어서,
측정 마크는:
제1 층에서 현상된 제3 테스트 구조체들의 세트 - 제3 테스트 구조체들의 세트의 각각은 그 피치가 광학적 계측 도구의 감도에 의해 결정되는 복수의 제3 특징부들을 포함함 -; 및
제2 층에서 현상된 제4 테스트 구조체들의 세트 - 제4 테스트 구조체들의 세트의 각각은 그 피치가 광학적 계측 도구의 감도에 의해 결정되는 복수의 제4 특징부들을 포함함 - 를 더 포함하고,
방법은:
광학적 계측 도구에 의해, 제4 테스트 구조체들의 세트를 스캐닝하고, 광학적 계측 도구에 의해, 제2 층의 현상후 검사 동안에, 제4 테스트 구조체들의 세트로부터 산란된 광을 검출하는 단계; 및
제어기에 의해, 광학적 계측 도구의 출력에 기초하여 오버레이 정보 및 임계-치수 정보 중의 적어도 하나를 결정하는 단계를 더 포함하는, 방법.
58. 조항 57의 방법에 있어서,
복수의 제3 주기적 특징부들 및 복수의 제4 주기적 특징부들의 각각은 그 피치가 전자 빔 도구의 감도에 의해 결정되는 복수의 주기적 하위-특징부들로 추가로 분할되고; 그리고
방법은:
전자 스캐닝 도구에 의해, 제4 테스트 구조체들의 세트를 스캐닝하고, 전자 빔 도구에 의해, 제2 층의 에칭 후에, 제4 테스트 구조체들의 세트에 의해 산란된 전자들을 검출하는 단계; 및
제어기에 의해, 전자 빔 도구의 출력에 기초하여 오버레이 정보 및 임계-치수 정보 중의 적어도 하나를 결정하는 단계를 더 포함하는, 방법.
59. 조항 57의 방법에 있어서, 복수의 제3 주기적 특징부들 및 복수의 제4 주기적 특징부들은 각각 제1 전도 재료 및 제2 전도 재료로 이루어지는, 방법.
60. 조항들 47 내지 59 중 어느 한 조항의 방법에 있어서, 제1 전도 재료 및 제2 전도 재료의 각각은 반도체를 포함하는, 방법.
61. 조항 60의 방법에 있어서, 반도체는 결정질 실리콘, 다결정질 실리콘, 비정질 실리콘, 및 실리콘-게르마늄 중의 적어도 하나를 포함하는, 방법.
62. 조항들 47 내지 59 중 어느 한 조항의 방법에 있어서, 제1 전도 재료 및 제2 전도 재료의 각각은 금속을 포함하는, 방법.
63. 조항 64의 방법에 있어서, 금속은 구리, 텅스텐, 니켈, 코발트, 탄탈륨, 및 티타늄 나이트라이드 중의 적어도 하나를 포함하는, 방법.
64. 명령들을 저장하는 비-일시적 컴퓨터-판독가능 매체로서,
상기 명령들은 하나 이상의 프로세서들에 의해 실행될 때, 프로세서들로 하여금 방법을 수행하게 하고, 방법은:
전자 빔 도구의 출력을 수신하는 단계 - 전자 빔 도구는 측정 마크를 스캐닝하고, 측정 마크로부터 산란된 전자들을 검출하고, 측정 마크는:
기판 상에서 배치된 제1 층에서 현상된 제1 테스트 구조체들의 세트 - 제1 테스트 구조체들의 세트의 각각은 제1 전도 재료로 이루어진 복수의 제1 특징부들을 포함함 -; 및
제1 층에 인접하게 배치된 제2 층에서 현상된 제2 테스트 구조체들의 세트 - 제2 테스트 구조체들의 세트의 각각은 제2 전도 재료로 이루어진 복수의 제2 특징부들을 포함함 - 를 포함함 -; 및
전자 빔 도구의 출력에 기초하여 제2 테스트 구조체들의 세트의 전압-콘트라스트 이미지를 생성하는 단계; 및
전압-콘트라스트 이미지에 기초하여 제1 테스트 구조체들의 세트와 제2 테스트 구조체들의 세트 사이의 연결성을 결정하는 단계를 포함하는, 매체.
65. 조항 64의 매체에 있어서, 방법은:
전압-콘트라스트 이미지가 제2 테스트 구조체들의 세트 중의 하나가 낮은 전압을 가진다는 것을 도시할 때, 제2 테스트 구조체가 제1 테스트 구조체들의 세트 중의 하나를 갖는 단락 회로를 형성하는 것으로 결정하는 단계를 더 포함하는, 매체.
66. 조항들 64 및 65 중 어느 한 조항의 매체에 있어서, 방법은:
전압-콘트라스트 이미지가 제2 테스트 구조체들의 세트 중의 하나가 높은 전압을 가진다는 것을 도시할 때, 제2 테스트 구조체들이 제1 테스트 구조체들의 세트를 갖는 개방 회로 내에 있는 것으로 결정하는 단계를 더 포함하는, 매체.
67. 조항들 64 내지 66 중 어느 한 조항의 매체에 있어서, 제1 테스트 구조체들의 세트 및 제2 테스트 구조체들의 세트 중의 적어도 하나는 기판의 표면을 따라 제1 방향에서 변동되는 오버레이 오프셋 값들을 가지도록 구성되는, 매체.
68. 조항 67의 매체에 있어서, 제1 테스트 구조체들의 세트 및 제2 테스트 구조체들의 세트 중의 적어도 하나는 기판의 표면을 따라 제2 방향에서 변동되는 오버레이 오프셋 값들을 가지도록 구성되고, 제2 방향은 제1 방향과 상이한, 매체.
69. 조항 68의 매체에 있어서, 제2 방향은 제1 방향에 대해 직교적인, 매체.
70. 조항들 67 내지 69 중 어느 한 조항의 매체에 있어서, 방법은:
전압-콘트라스트 이미지 및 오버레이 오프셋 값들에 기초하여 오버레이 정보를 결정하는 단계를 더 포함하는, 매체.
71. 조항 70의 매체에 있어서, 제1 테스트 구조체들의 세트 및 제2 테스트 구조체들의 세트의 각각은 제1 방향과 상이한 제2 방향에서 변동되는 임계-치수 값들을 가지는, 매체.
72. 조항 71의 매체에 있어서, 제2 방향은 제1 방향에 대해 직교적인, 매체.
73. 조항들 10 및 71 중 어느 한 조항의 매체에 있어서, 방법은:
전압-콘트라스트 이미지에 기초하여 임계-치수 정보를 결정하는 단계를 더 포함하는, 매체.
74. 조항들 64 내지 66 중 어느 한 조항의 매체에 있어서, 제1 테스트 구조체들의 세트 및 제2 테스트 구조체들의 세트 중의 적어도 하나는 기판의 표면을 따라 제1 방향에서 변동되는 임계-치수 값들을 가지도록 구성되는, 매체.
75. 조항 74 중 어느 한 조항의 매체에 있어서, 방법은:
전압-콘트라스트 이미지에 기초하여 임계-치수 정보를 결정하는 단계를 더 포함하는, 매체.
76. 조항들 64 내지 75 중 어느 한 조항의 매체에 있어서,
측정 마크는:
제1 층에서 현상된 제3 테스트 구조체들의 세트 - 제3 테스트 구조체들의 세트의 각각은 그 피치가 광학적 계측 도구의 감도에 의해 결정되는 복수의 제3 특징부들을 포함함 -; 및
제2 층에서 현상된 제4 테스트 구조체들의 세트 - 제4 테스트 구조체들의 세트의 각각은 그 피치가 광학적 계측 도구의 감도에 의해 결정되는 복수의 제4 특징부들을 포함함 - 를 더 포함하고; 그리고
방법은:
광학 계측 도구의 출력을 수신하는 단계 - 광학 계측 도구는 제4 테스트 구조체들의 세트를 스캐닝하고, 제2 층의 현상후 검사 동안에, 제4 테스트 구조체들의 세트로부터 산란된 광을 검출함 -; 및
광학적 계측 도구의 출력에 기초하여 오버레이 정보 및 임계-치수 정보 중의 적어도 하나를 결정하는 단계를 더 포함하는, 매체.
77. 조항 76의 매체에 있어서,
복수의 제3 주기적 특징부들 및 복수의 제4 주기적 특징부들의 각각은 그 피치가 전자 빔 도구의 감도에 의해 결정되는 복수의 하위-특징부들로 추가로 분할되고; 그리고
방법은:
전자 스캐닝 도구의 출력을 수신하는 단계 - 전자 스캐닝 도구는 제4 테스트 구조체들의 세트를 스캐닝하고, 제2 층의 에칭 후에, 제4 테스트 구조체들의 세트에 의해 산란된 전자들을 검출함 -; 및
전자 빔 도구의 출력에 기초하여 오버레이 정보 및 임계-치수 정보 중의 적어도 하나를 결정하는 단계를 더 포함하는, 매체.
실시예들은 조항들의 다음의 제2 세트를 이용하여 추가로 설명될 수 있다. 조항들의 이 제2 세트에서의 조항들에 대한 참조들은 조항들의 이 동일한 세트에서의 조항들에 대한 것이다.
1. 측정 마크로서,
기판 상의 제1 층에서 현상된 제1 테스트 구조체들의 세트 - 제1 테스트 구조체들의 세트의 각각은 제1 전도 재료로 이루어진 복수의 제1 특징부들을 포함함 -; 및
제1 층에 인접한 제2 층에서 현상된 제2 테스트 구조체들의 세트 - 제2 테스트 구조체들의 세트의 각각은 제2 전도 재료로 이루어진 복수의 제2 특징부들을 포함함 - 를 포함하고,
측정 마크는 전압-콘트라스트 이미징 방법에 의해 이미징될 때, 제1 테스트 구조체들의 세트와 제2 테스트 구조체들의 세트에서의 연관된 제2 테스트 구조체들 사이의 연결성을 표시하도록 구성되는, 측정 마크.
2. 조항 1의 측정 마크에 있어서, 전압-콘트라스트 이미지는 제2 테스트 구조체가 제1 테스트 구조체들의 세트 중의 하나를 갖는 단락 회로를 형성할 때, 제2 테스트 구조체들의 세트 중의 하나가 낮은 전하 축적을 가진다는 것을 도시하는, 측정 마크.
3. 조항들 1 및 2 중 어느 한 조항의 측정 마크에 있어서, 전압-콘트라스트 이미지는 제2 테스트 구조체가 제1 테스트 구조체들의 세트를 갖는 개방 회로 내에 있을 때, 제2 테스트 구조체들의 세트 중의 하나가 높은 전하 축적을 가진다는 것을 도시하는, 측정 마크.
4. 조항들 1 내지 3 중 어느 한 조항의 측정 마크에 있어서, 제1 테스트 구조체들의 세트 및 제2 테스트 구조체들의 세트의 조합은 기판의 표면을 따라 제1 방향으로 오버레이 정보를 전달하도록 구성되는, 측정 마크.
5. 조항 4의 측정 마크에 있어서, 제1 테스트 구조체들의 세트 및 제2 테스트 구조체들의 세트 중의 적어도 하나는 제1 방향에서 변동되는 피치 값들을 가지도록 구성되는, 측정 마크.
6. 조항 4의 측정 마크에 있어서, 제1 테스트 구조체들의 세트 및 제2 테스트 구조체들의 세트의 조합은 기판의 표면을 따라 제2 방향으로 오버레이 정보를 전달하도록 추가로 구성되고, 제2 방향은 제1 방향과 상이한, 측정 마크.
7. 조항 6의 측정 마크에 있어서, 제2 방향은 제1 방향에 대해 직교적인, 측정 마크.
8. 조항 4의 측정 마크에 있어서, 제1 테스트 구조체들의 세트 및 제2 테스트 구조체들의 세트의 조합은 기판의 표면을 따라 제2 방향으로 임계-치수 정보를 전달하도록 추가로 구성되고, 제2 방향은 제1 방향과 상이한, 측정 마크.
9. 조항 4의 측정 마크에 있어서, 제1 테스트 구조체들의 세트 및 제2 테스트 구조체들의 세트 중의 적어도 하나는 제2 방향에서 변동되는 임계-치수 값들을 가지는, 측정 마크.
10. 조항 9의 측정 마크에 있어서, 제2 방향은 제1 방향에 대해 직교적인, 측정 마크.
11. 조항들 1 내지 3 중 어느 한 조항의 측정 마크에 있어서, 제1 테스트 구조체들의 세트 및 제2 테스트 구조체들의 세트의 조합은 기판의 표면을 따르는 방향으로 임계-치수 정보를 전달하도록 추가로 구성되는, 측정 마크.
12. 조항 11의 측정 마크에 있어서, 제1 테스트 구조체들의 세트 및 제2 테스트 구조체들의 세트 중의 적어도 하나는 변동되는 임계-치수 값들을 가지도록 구성되는, 측정 마크.
13. 조항들 1 내지 12 중 어느 한 조항의 측정 마크에 있어서,
제1 층에서 현상된 제3 테스트 구조체들의 세트 - 제3 테스트 구조체들의 세트의 각각은 그 피치가 광학적 계측 도구의 감도에 의해 결정되는 복수의 제3 주기적 특징부들을 포함함 -; 및
제2 층에서 현상된 제4 테스트 구조체들의 세트 - 제4 테스트 구조체들의 세트의 각각은 그 피치가 광학적 계측 도구의 감도에 의해 결정되는 복수의 제4 주기적 특징부들을 포함함 - 를 더 포함하는, 측정 마크.
14. 조항 13의 측정 마크에 있어서, 제3 테스트 구조체들의 세트 및 제4 테스트 구조체들의 세트 중의 적어도 하나는 광학적 계측 도구의 관측 시야에 대응하는 둘레 내에 위치결정되는, 측정 마크.
15. 조항들 13 및 14 중 어느 한 조항의 측정 마크에 있어서, 광학적 계측 도구는 이미지-기반 오버레이 측정 또는 회절-기반 오버레이 측정을 수행하도록 구성되는, 측정 마크.
16. 조항들 13 내지 15 중 어느 한 조항의 측정 마크에 있어서, 복수의 제3 주기적 특징부들 및 복수의 제4 주기적 특징부들의 각각은 그 피치가 전자 빔 도구의 감도에 의해 제한되는 복수의 하위-특징부들로 추가로 분할되는, 측정 마크.
17. 조항 16의 측정 마크에 있어서, 복수의 하위-특징부들은 변동되는 피치들을 가지도록 구성되는, 측정 마크.
18. 조항들 16 및 17 중 어느 한 조항의 측정 마크에 있어서, 복수의 하위-특징부들은 상이한 방향들에서 분할부들 및 피치들을 가지도록 구성되는, 측정 마크.
19. 조항들 1 내지 18 중 어느 한 조항의 측정 마크에 있어서, 복수의 측정 마크들은 하나의 멀티 패턴화 마크 내로 통합되고, 복수의 측정 마크들은 변동되는 오버레이 시프트들 또는 임계-치수 시프트들을 가지도록 구성되는, 측정 마크.
20. 조항 16의 측정 마크에 있어서, 제3 특징부들의 하위-특징부들은 제1 주기적 특징부들이고, 주기적 특징부들의 하위-특징부들은 제2 주기적 특징부들인, 측정 마크.
21. 조항 14의 측정 마크에 있어서, 복수의 제3 주기적 특징부들 및 복수의 제4 주기적 특징부들은 각각 제1 전도 재료 및 제2 전도 재료로 이루어지는, 측정 마크.
22. 조항들 1 내지 21 중 어느 한 조항의 측정 마크에 있어서, 제1 전도 재료 및 제2 전도 재료의 각각은 반도체를 포함하는, 측정 마크.
23. 조항 22의 측정 마크에 있어서, 반도체는 결정질 실리콘, 다결정질 실리콘, 비정질 실리콘, 및 실리콘-게르마늄 중의 적어도 하나를 포함하는, 측정 마크.
24. 조항들 1 내지 21 중 어느 한 조항의 측정 마크에 있어서, 제1 전도 재료 및 제2 전도 재료의 각각은 금속을 포함하는, 측정 마크.
25. 조항 24의 측정 마크에 있어서, 금속은 구리, 텅스텐, 니켈, 코발트, 탄탈륨, 및 티타늄 나이트라이드 중의 적어도 하나를 포함하는, 측정 마크.
26. 측정 마크로서,
제1 피치에서의 제1 특징부들의 제1 어레이 및 제2 피치에서의 제2 특징부들의 제2 어레이를 포함하고, 제1 어레이 및 제2 어레이는 기판 상의 2 개의 연속 층들에서 배열되고, 측정 마크는 연관된 제2 특징부들에 대한 제1 특징부들 사이의 오버레이 값을 결정하기 위하여 구성되거나, 전압-콘트라스트 이미징 방법을 이용하여 이미징될 때, 제1 특징부들 또는 제2 특징부들의 임계 치수 값을 결정하기 위하여 구성되는, 측정 마크.
27. 조항 26의 측정 마크에 있어서, 제1 피치 및 제2 피치는 상이한, 측정 마크.
28. 조항들 26 및 27 중 어느 한 조항의 측정 마크에 있어서, 제1 피치 및 제2 피치는 기판의 표면을 따라 하나의 방향 또는 2 개의 방향들에서 변동되는, 측정 마크.
29. 조항들 26 내지 28 중 어느 한 조항의 측정 마크에 있어서, 제1 특징부들의 듀티 사이클 및 제2 특징부들의 듀티 사이클 중의 적어도 하나는 변동되는 값들을 가지도록 구성되는, 측정 마크.
30. 조항들 26 내지 29 중 어느 한 조항의 측정 마크에 있어서, 제1 특징부들 중의 적어도 하나는 하위-특징부들의 하위-어레이를 포함하는, 측정 마크.
31. 조항들 26 내지 30 중 어느 한 조항의 측정 마크에 있어서, 제1 특징부들의 제1 어레이 및 제2 특징부들의 제2 어레이 중의 적어도 하나는 변동되는 임계 치수들을 가지도록 구성되는, 측정 마크.
32. 시스템으로서,
측정 마크를 스캐닝하고 측정 마크로부터 산란된 전자들을 검출하기 위한 입자 빔 도구; 및
입자 빔 도구와 결합된 제어기 - 제어기는:
검출된 산란된 전자들로부터 전압-콘트라스트 이미지를 생성하고; 그리고
생성된 전압-콘트라스트 이미지로부터 오버레이 값 및/또는 임계 치수 값을 결정하도록 구성됨 - 를 포함하는, 시스템.
33. 조항 32의 시스템에 있어서, 제어기는:
전압-콘트라스트 이미지가 마커의 제2 테스트 구조체들의 세트 중의 하나가 낮은 전하 축적을 가진다는 것을 도시할 때, 제2 테스트 구조체가 마커의 제1 테스트 구조체들의 세트 중의 하나를 갖는 단락 회로를 형성하는 것으로 결정하도록 추가로 구성되는, 시스템.
34. 조항들 32 및 33 중 어느 한 조항의 시스템에 있어서, 제어기는:
전압-콘트라스트 이미지가 마커의 제2 테스트 구조체들의 세트 중의 하나가 높은 전하 축적을 가진다는 것을 도시할 때, 제2 테스트 구조체가 마커의 제1 테스트 구조체들의 세트를 갖는 개방 회로 내에 있는 것으로 결정하도록 추가로 구성되는, 시스템.
35. 조항들 33 내지 34 중 어느 한 조항의 시스템에 있어서, 제어기는 전압-콘트라스트 이미지 및 오버레이 오프셋 값들에 기초하여 오버레이 정보를 결정하도록 추가로 구성되는, 시스템.
36. 조항 35의 시스템에 있어서, 제어기는 전압-콘트라스트 이미지에 기초하여 임계-치수 정보를 결정하도록 추가로 구성되는, 시스템.
37. 조항들 32 내지 36 중 어느 한 조항의 시스템에 있어서,
측정 마크를 스캐닝하기 위한 광학적 계측 도구를 더 포함하고; 그리고
제어기는 전압-콘트라스트 이미지 및 광학적 계측 도구의 출력에 기초하여 오버레이 정보 및 임계-치수 정보 중의 적어도 하나를 결정하도록 추가로 구성되는, 시스템.
38. 조항 37의 시스템에 있어서, 제어기는 입자 빔 도구의 출력에 기초하여 오버레이 정보 및 임계-치수 정보 중의 적어도 하나를 결정하도록 추가로 구성되는, 시스템.
39. 조항 38 중 어느 한 조항의 시스템에 있어서, 제어기는:
광학적 계측 도구를 통해, 리소그래피 시에 또는 에치 후에, 제1 및 제2 층들의 오버레이 오프셋들을 결정하기 위하여 측정 마크를 측정하고;
입자 빔 도구를 통해, 전압-콘트라스트 이미지에 기초하여 제1 및 제2 층들 사이의 연결성을 결정하기 위하여 측정 마크를 측정하고;
광학적 계측 도구 및 입자 빔 도구에 의한 측정 결과들에 기초하여 마스크들의 임계 치수들 및 오버레이 값들을 결정하도록 추가로 구성되는, 시스템.
40. 방법으로서,
입자 빔 도구에 의해, 측정 마크를 스캐닝하고, 입자 빔 도구에 의해, 측정 마크로부터 산란된 전자들을 검출하는 단계 - 측정 마크는:
기판에 인접한 제1 층에서 현상된 제1 테스트 구조체들의 세트 - 제1 테스트 구조체들의 세트의 각각은 제1 전도 재료로 이루어진 복수의 제1 특징부들을 포함함 -; 및
제1 층에 인접하게 배치된 제2 층에서 현상된 제2 테스트 구조체들의 세트 - 제2 테스트 구조체들의 세트의 각각은 제2 전도 재료로 이루어진 복수의 제2 특징부들을 포함함 - 를 포함함 -; 및
제어기에 의해, 검출된 전자들에 기초하여 제2 테스트 구조체들의 세트의 전압-콘트라스트 이미지를 생성하는 단계; 및
제어기에 의해, 전압-콘트라스트 이미지에 기초하여 제1 테스트 구조체들의 세트와 제2 테스트 구조체들의 세트 사이의 연결성을 결정하는 단계를 포함하는, 방법.
41. 조항 40의 방법에 있어서,
전압-콘트라스트 이미지가 제2 테스트 구조체들의 세트 중의 하나가 낮은 전하 축적을 가진다는 것을 도시할 때, 제2 테스트 구조체가 제1 테스트 구조체들의 세트 중의 하나를 갖는 단락 회로를 형성하는 것으로 결정하는 단계를 더 포함하는, 방법.
42. 조항들 40 및 41 중 어느 한 조항의 방법에 있어서,
전압-콘트라스트 이미지가 제2 테스트 구조체들의 세트 중의 하나가 높은 전하 축적을 가진다는 것을 도시할 때, 제2 테스트 구조체들이 제1 테스트 구조체들의 세트를 갖는 개방 회로 내에 있는 것으로 결정하는 단계를 더 포함하는, 방법.
43. 조항들 40 내지 42 중 어느 한 조항의 방법에 있어서, 제1 테스트 구조체들의 세트 및 제2 테스트 구조체들의 세트 중의 적어도 하나는 기판의 표면을 따라 제1 방향에서 변동되는 오버레이 오프셋 값들을 가지도록 구성되는, 방법.
44. 조항 43의 방법에 있어서, 제1 테스트 구조체들의 세트 및 제2 테스트 구조체들의 세트 중의 적어도 하나는 기판의 표면을 따라 제2 방향에서 변동되는 오버레이 오프셋 값들을 가지고, 제2 방향은 제1 방향과 상이한, 방법.
45. 조항 44의 방법에 있어서, 제2 방향은 제1 방향에 대해 직교적인, 방법.
46. 조항들 43 내지 45 중 어느 한 조항의 방법에 있어서,
제어기에 의해, 전압-콘트라스트 이미지 및 오버레이 오프셋 값들에 기초하여 오버레이 정보를 결정하는 단계를 더 포함하는, 방법.
47. 조항 43의 방법에 있어서, 제1 테스트 구조체들의 세트 및 제2 테스트 구조체들의 세트 중의 적어도 하나는 기판의 표면을 따라 제2 방향에서 변동되는 임계-치수 값들을 가지고, 제2 방향은 제1 방향과 상이한, 방법.
48. 조항 47의 방법에 있어서, 제2 방향은 제1 방향에 대해 직교적인, 방법.
49. 조항들 47 및 48 중 어느 한 조항의 방법에 있어서,
전압-콘트라스트 이미지에 기초하여 임계-치수 정보를 결정하는 단계를 더 포함하는, 방법.
50. 조항들 40 내지 52 중 어느 한 조항의 방법에 있어서, 제1 테스트 구조체들의 세트 및 제2 테스트 구조체들의 세트 중의 적어도 하나는 기판의 표면을 따라 제1 방향에서 변동되는 임계 치수들을 가지도록 구성되는, 방법.
51. 조항 50의 방법에 있어서,
제어기에 의해, 전압-콘트라스트 이미지에 기초하여 임계-치수 정보를 결정하는 단계를 더 포함하는, 방법.
52. 조항들 40 내지 51 중 어느 한 조항의 방법에 있어서,
측정 마크는:
제1 층에서 현상된 제3 테스트 구조체들의 세트 - 제3 테스트 구조체들의 세트의 각각은 그 피치가 광학적 계측 도구의 감도에 의해 결정되는 복수의 제3 특징부들을 포함함 -; 및
제2 층에서 현상된 제4 테스트 구조체들의 세트 - 제4 테스트 구조체들의 세트의 각각은 그 피치가 광학적 계측 도구의 감도에 의해 결정되는 복수의 제4 특징부들을 포함함 - 를 더 포함하고; 그리고
방법은:
광학적 계측 도구에 의해, 제4 테스트 구조체들의 세트를 스캐닝하고, 광학적 계측 도구에 의해, 제2 층의 현상후 검사 동안에, 제4 테스트 구조체들의 세트로부터 산란된 광을 검출하는 단계; 및
제어기에 의해, 광학적 계측 도구의 출력에 기초하여 오버레이 정보 및 임계-치수 정보 중의 적어도 하나를 결정하는 단계를 더 포함하는, 방법.
53. 조항 52의 방법에 있어서,
복수의 제3 주기적 특징부들 및 복수의 제4 주기적 특징부들의 각각은 그 피치가 입자 빔 도구의 감도에 의해 결정되는 복수의 주기적 하위-특징부들로 추가로 분할되고; 그리고
방법은:
전자 스캐닝 도구에 의해, 제4 테스트 구조체들의 세트를 스캐닝하고, 입자 빔 도구에 의해, 제2 층의 에칭 후에, 제4 테스트 구조체들의 세트에 의해 산란된 전자들을 검출하는 단계; 및
제어기에 의해, 입자 빔 도구의 출력에 기초하여 오버레이 정보 및 임계-치수 정보 중의 적어도 하나를 결정하는 단계를 더 포함하는, 방법.
54. 조항 52의 방법에 있어서, 복수의 제3 주기적 특징부들 및 복수의 제4 주기적 특징부들은 각각 제1 전도 재료 및 제2 전도 재료로 이루어지는, 방법.
55. 조항 53 및 54 중 어느 한 조항의 방법에 있어서,
광학적 계측 도구를 통해, 리소그래피 시에 또는 에치 후에, 제1 및 제2 층들의 오버레이 오프셋들을 결정하기 위하여 측정 마크를 측정하는 단계;
입자 빔 도구를 통해, 전압-콘트라스트 이미지에 기초하여 제1 및 제2 층들 사이의 연결성을 결정하기 위하여 측정 마크를 측정하는 단계;
광학적 계측 도구 및 입자 빔 도구에 의한 측정 결과들에 기초하여 마스크들의 임계 치수들 및 오버레이 값들을 결정하는 단계를 더 포함하는, 방법.
56. 제53항의 방법에 있어서, 복수의 하위-특징부들은 변동되는 피치들을 가지도록 구성되는, 방법.
57. 제53항 및 제56항 중 어느 한 항의 방법에 있어서, 복수의 하위-특징부들은 상이한 방향들에서 분할부들 및 피치들을 가지도록 구성되는, 방법.
58. 조항들 40 내지 57 중 어느 한 조항의 방법에 있어서, 복수의 측정 마크들은 하나의 멀티 패턴화 마크 내로 통합되고, 복수의 측정 마크들은 변동되는 오버레이 시프트들 또는 임계-치수 시프트들을 가지도록 구성되는, 방법.
59. 디바이스의 하나 이상의 프로세서들에 의해 실행가능한 명령들의 세트를 저장하는 비-일시적 컴퓨터-판독가능 매체로서,
명령들의 세트는 디바이스로 하여금 방법을 수행하게 하고, 방법은:
입자 빔 도구의 출력을 수신하는 단계 - 입자 빔 도구는 측정 마크를 스캐닝하고, 측정 마크로부터 산란된 전자들을 검출하도록 구성되고, 측정 마크는:
기판 상에서 배치된 제1 층에서 현상된 제1 테스트 구조체들의 세트 - 제1 테스트 구조체들의 세트의 각각은 제1 전도 재료로 이루어진 복수의 제1 특징부들을 포함함 -; 및
제1 층에 인접하게 배치된 제2 층에서 현상된 제2 테스트 구조체들의 세트 - 제2 테스트 구조체들의 세트의 각각은 제2 전도 재료로 이루어진 복수의 제2 특징부들을 포함함 - 를 포함함 -; 및
입자 빔 도구의 출력에 기초하여 제2 테스트 구조체들의 세트의 전압-콘트라스트 이미지를 생성하는 단계; 및
전압-콘트라스트 이미지에 기초하여 제1 테스트 구조체들의 세트와 제2 테스트 구조체들의 세트 사이의 연결성을 결정하는 단계를 포함하는, 매체.
60. 조항 59의 매체에 있어서, 디바이스의 하나 이상의 프로세서들에 의해 실행가능한 명령들의 세트는 디바이스로 하여금:
전압-콘트라스트 이미지가 제2 테스트 구조체들의 세트 중의 하나가 낮은 전하 축적을 가진다는 것을 도시할 때, 제2 테스트 구조체가 제1 테스트 구조체들의 세트 중의 하나를 갖는 단락 회로를 형성하는 것으로 결정하는 단계를 추가로 수행하게 하는, 매체.
61. 조항들 59 및 60 중 어느 한 조항의 매체에 있어서, 디바이스의 하나 이상의 프로세서들에 의해 실행가능한 명령들의 세트는 디바이스로 하여금:
전압-콘트라스트 이미지가 제2 테스트 구조체들의 세트 중의 하나가 높은 전하 축적을 가진다는 것을 도시할 때, 제2 테스트 구조체들이 제1 테스트 구조체들의 세트를 갖는 개방 회로 내에 있는 것으로 결정하는 단계를 추가로 수행하게 하는, 매체.
62. 조항들 59 내지 61 중 어느 한 조항의 매체에 있어서, 제1 테스트 구조체들의 세트 및 제2 테스트 구조체들의 세트 중의 적어도 하나는 기판의 표면을 따라 제1 방향에서 변동되는 오버레이 오프셋 값들을 가지도록 구성되는, 매체.
63. 조항 62의 매체에 있어서, 제1 테스트 구조체들의 세트 및 제2 테스트 구조체들의 세트 중의 적어도 하나는 기판의 표면을 따라 제2 방향에서 변동되는 오버레이 오프셋 값들을 가지도록 구성되고, 제2 방향은 제1 방향과 상이한, 매체.
64. 조항 63의 매체에 있어서, 제2 방향은 제1 방향에 대해 직교적인, 매체.
65. 조항들 62 내지 64 중 어느 한 조항의 매체에 있어서, 디바이스의 하나 이상의 프로세서들에 의해 실행가능한 명령들의 세트는 디바이스로 하여금:
전압-콘트라스트 이미지 및 오버레이 오프셋 값들에 기초하여 오버레이 정보를 결정하는 단계를 더 포함하는, 매체.
66. 조항 65의 매체에 있어서, 제1 테스트 구조체들의 세트 및 제2 테스트 구조체들의 세트의 각각은 제1 방향과 상이한 제2 방향에서 변동되는 임계-치수 값들을 가지는, 매체.
67. 조항 66의 매체에 있어서, 제2 방향은 제1 방향에 대해 직교적인, 매체.
68. 조항들 66 및 67 중 어느 한 조항의 매체에 있어서, 디바이스의 하나 이상의 프로세서들에 의해 실행가능한 명령들의 세트는 디바이스로 하여금:
전압-콘트라스트 이미지에 기초하여 임계-치수 정보를 결정하는 단계를 추가로 수행하게 하는, 매체.
69. 조항들 59 내지 61 중 어느 한 조항의 매체에 있어서, 제1 테스트 구조체들의 세트 및 제2 테스트 구조체들의 세트 중의 적어도 하나는 기판의 표면을 따라 제1 방향에서 변동되는 임계-치수 값들을 가지도록 구성되는, 매체.
70. 조항 69 중 어느 한 조항의 매체에 있어서, 디바이스의 하나 이상의 프로세서들에 의해 실행가능한 명령들의 세트는 디바이스로 하여금:
전압-콘트라스트 이미지에 기초하여 임계-치수 정보를 결정하는 단계를 추가로 수행하게 하는, 매체.
71. 조항들 59 내지 70 중 어느 한 조항의 매체에 있어서,
측정 마크는:
제1 층에서 현상된 제3 테스트 구조체들의 세트 - 제3 테스트 구조체들의 세트의 각각은 그 피치가 광학적 계측 도구의 감도에 의해 결정되는 복수의 제3 특징부들을 포함함 -; 및
제2 층에서 현상된 제4 테스트 구조체들의 세트 - 제4 테스트 구조체들의 세트의 각각은 그 피치가 광학적 계측 도구의 감도에 의해 결정되는 복수의 제4 특징부들을 포함함 - 를 더 포함하고; 그리고
디바이스의 하나 이상의 프로세서들에 의해 실행가능한 명령들의 세트는 디바이스로 하여금:
광학 계측 도구의 출력을 수신하는 단계 - 광학 계측 도구는 제4 테스트 구조체들의 세트를 스캐닝하고, 제2 층의 현상후 검사 동안에, 제4 테스트 구조체들의 세트로부터 산란된 광을 검출함 -; 및
광학적 계측 도구의 출력에 기초하여 오버레이 정보 및 임계-치수 정보 중의 적어도 하나를 결정하는 단계를 추가로 수행하게 하는, 매체.
72. 조항 71의 매체에 있어서,
복수의 제3 주기적 특징부들 및 복수의 제4 주기적 특징부들의 각각은 그 피치가 입자 빔 도구의 감도에 의해 결정되는 복수의 하위-특징부들로 추가로 분할되고; 그리고
디바이스의 하나 이상의 프로세서들에 의해 실행가능한 명령들의 세트는 디바이스로 하여금:
전자 스캐닝 도구의 출력을 수신하는 단계 - 전자 스캐닝 도구는 제4 테스트 구조체들의 세트를 스캐닝하고, 제2 층의 에칭 후에, 제4 테스트 구조체들의 세트에 의해 산란된 전자들을 검출함 -; 및
입자 빔 도구의 출력에 기초하여 오버레이 정보 및 임계-치수 정보 중의 적어도 하나를 결정하는 단계를 추가로 수행하게 하는, 매체.
73. 조항 72의 매체에 있어서, 디바이스의 하나 이상의 프로세서들에 의해 실행가능한 명령들의 세트는 디바이스로 하여금:
광학적 계측 도구를 통해, 리소그래피 시에 또는 에치 후에, 제1 및 제2 층들의 오버레이 오프셋들을 결정하기 위하여 측정 마크를 측정하는 단계;
입자 빔 도구를 통해, 전압-콘트라스트 이미지에 기초하여 제1 및 제2 층들 사이의 연결성을 결정하기 위하여 측정 마크를 측정하는 단계;
광학적 계측 도구 및 입자 빔 도구에 의한 측정 결과들에 기초하여 마스크들의 임계 치수들 및 오버레이 값들을 결정하는 단계를 추가로 수행하게 하는, 매체.
74. 조항 72의 매체에 있어서, 복수의 하위-특징부들은 변동되는 피치들을 가지도록 구성되는, 매체.
75. 조항들 72 및 74 중 어느 한 조항의 매체에 있어서, 복수의 하위-특징부들은 상이한 방향들에서 분할부들 및 피치들을 가지도록 구성되는, 매체.
76. 조항들 59 내지 75 중 어느 한 조항의 매체에 있어서, 복수의 측정 마크들은 하나의 멀티 패턴화 마크 내로 통합되고, 복수의 측정 마크들은 변동되는 오버레이 시프트들 또는 임계-치수 시프트들을 가지도록 구성되는, 매체.
실시예들은 조항들의 다음의 제3 세트를 이용하여 추가로 설명될 수 있다. 조항들의 이 제3 세트에서의 조항들에 대한 참조들은 조항들의 이 동일한 세트에서의 조항들에 대한 것이다.
1. 측정 마크로서,
기판 상의 제1 층에서 현상된 제1 테스트 구조체들의 세트 - 제1 테스트 구조체들의 세트의 각각은 제1 전도 재료로 이루어진 복수의 제1 특징부들을 포함함 -; 및
제1 층에 인접한 제2 층에서 현상된 제2 테스트 구조체들의 세트 - 제2 테스트 구조체들의 세트의 각각은 제2 전도 재료로 이루어진 복수의 제2 특징부들을 포함함 - 를 포함하고,
측정 마크는 전압-콘트라스트 이미징 방법에 의해 이미징될 때, 제1 테스트 구조체들의 세트와 제2 테스트 구조체들의 세트에서의 연관된 제2 테스트 구조체들 사이의 연결성을 표시하도록 구성되는, 측정 마크.
2. 조항 1의 측정 마크에 있어서, 전압-콘트라스트 이미지는 제2 테스트 구조체들의 세트의 특정한 테스트 구조체가 제1 테스트 구조체들의 세트의 특정한 테스트 구조체를 갖는 단락 회로를 형성할 때, 제2 테스트 구조체들의 세트의 특정한 테스트 구조체가 낮은 전하 축적을 가진다는 것을 도시하는, 측정 마크.
3. 조항들 1 및 2 중 어느 한 조항의 측정 마크에 있어서, 전압-콘트라스트 이미지는 제2 테스트 구조체들의 세트의 특정한 테스트 구조체가 제1 테스트 구조체들의 세트의 특정한 테스트 구조체를 갖는 개방 회로 내에 있을 때, 제2 테스트 구조체들의 세트의 특정한 테스트 구조체가 높은 전하 축적을 가진다는 것을 도시하는, 측정 마크.
4. 조항들 1 내지 3 중 어느 한 조항의 측정 마크에 있어서, 제1 테스트 구조체들의 세트의 다수의 테스트 구조체들 및 제2 테스트 구조체들의 세트의 다수의 테스트 구조체들의 조합은 기판의 표면을 따라 제1 방향으로 오버레이 정보를 전달하도록 구성되는, 측정 마크.
5. 조항 4의 측정 마크에 있어서, 제1 테스트 구조체들의 세트의 다수의 테스트 구조체들 또는 제2 테스트 구조체들의 세트의 다수의 테스트 구조체들은 제1 방향에서 변동되는 피치 값들을 가지도록 구성되는, 측정 마크.
6. 조항 4의 측정 마크에 있어서, 제1 테스트 구조체들의 세트의 다수의 테스트 구조체들 및 제2 테스트 구조체들의 세트의 다수의 테스트 구조체들의 조합은 기판의 표면을 따라 제2 방향으로 오버레이 정보를 전달하도록 추가로 구성되고, 제2 방향은 제1 방향과 상이한, 측정 마크.
7. 조항 6의 측정 마크에 있어서, 제2 방향은 제1 방향에 대해 직교적인, 측정 마크.
8. 조항 4의 측정 마크에 있어서, 제1 테스트 구조체들의 세트의 다수의 테스트 구조체들 및 제2 테스트 구조체들의 세트의 다수의 테스트 구조체들의 조합은 기판의 표면을 따라 제2 방향으로 임계-치수 정보를 전달하도록 추가로 구성되고, 제2 방향은 제1 방향과 상이한, 측정 마크.
9. 조항 4의 측정 마크에 있어서, 제1 테스트 구조체들의 세트의 다수의 테스트 구조체들 또는 제2 테스트 구조체들의 세트의 다수의 테스트 구조체들은 제2 방향에서 변동되는 임계-치수 값들을 가지는, 측정 마크.
10. 조항 9의 측정 마크에 있어서, 제2 방향은 제1 방향에 대해 직교적인, 측정 마크.
11. 조항들 1 내지 3 중 어느 한 조항의 측정 마크에 있어서, 제1 테스트 구조체들의 세트의 다수의 테스트 구조체들 및 제2 테스트 구조체들의 세트의 다수의 테스트 구조체들의 조합은 기판의 표면을 따르는 방향으로 임계-치수 정보를 전달하도록 추가로 구성되는, 측정 마크.
12. 조항 11의 측정 마크에 있어서, 제1 테스트 구조체들의 세트의 다수의 테스트 구조체들 또는 제2 테스트 구조체들의 세트의 다수의 테스트 구조체들은 변동되는 임계-치수 값들을 가지도록 구성되는, 측정 마크.
13. 조항들 1 내지 12 중 어느 한 조항의 측정 마크에 있어서,
제1 층에서 현상된 제3 테스트 구조체들의 세트 - 제3 테스트 구조체들의 세트의 각각은 광학적 계측 도구의 감도에 의해 결정되는 피치를 가지는 복수의 제3 주기적 특징부들을 포함함 -; 및
제2 층에서 현상된 제4 테스트 구조체들의 세트 - 제4 테스트 구조체들의 세트의 각각은 광학적 계측 도구의 감도에 의해 결정되는 피치를 가지는 복수의 제4 주기적 특징부들을 포함함 - 를 더 포함하는, 측정 마크.
14. 조항 13의 측정 마크에 있어서, 제3 테스트 구조체들의 세트의 다수의 테스트 구조체들 또는 제4 테스트 구조체들의 세트의 다수의 테스트 구조체들은 광학적 계측 도구의 관측 시야에 대응하는 둘레 내에 위치결정되는, 측정 마크.
15. 조항들 13 및 14 중 어느 한 조항의 측정 마크에 있어서, 광학적 계측 도구는 이미지-기반 오버레이 측정 또는 회절-기반 오버레이 측정을 수행하도록 구성되는, 측정 마크.
16. 조항들 13 내지 15 중 어느 한 조항의 측정 마크에 있어서, 복수의 제3 주기적 특징부들 또는 복수의 제4 주기적 특징부들의 각각은 입자 빔 도구의 감도에 의해 제한되는 피치를 가지는 복수의 하위-특징부들로 추가로 분할되는, 측정 마크.
17. 조항 16의 측정 마크에 있어서, 복수의 하위-특징부들은 변동되는 피치들을 가지도록 구성되는, 측정 마크.
18. 조항들 16 및 17 중 어느 한 조항의 측정 마크에 있어서, 복수의 하위-특징부들은 상이한 방향들에서 분할부들 또는 피치들을 가지도록 구성되는, 측정 마크.
19. 조항들 1 내지 18 중 어느 한 조항의 측정 마크에 있어서, 복수의 측정 마크들은 하나의 멀티 패턴화 마크 내로 통합되고, 복수의 측정 마크들은 변동되는 오버레이 시프트들 또는 임계-치수 시프트들을 가지도록 구성되는, 측정 마크.
20. 조항 16의 측정 마크에 있어서,
제3 주기적 특징부들의 하위-특징부들은 제1 주기적 특징부들이고, 제4 주기적 특징부들의 하위-특징부들은 제2 주기적 특징부들인, 측정 마크.
21. 조항 14의 측정 마크에 있어서, 복수의 제3 주기적 특징부들 및 복수의 제4 주기적 특징부들은 각각 제1 전도 재료 및 제2 전도 재료로 이루어지는, 측정 마크.
22. 조항들 1 내지 21 중 어느 한 조항의 측정 마크에 있어서, 제1 전도 재료 및 제2 전도 재료의 각각은 반도체를 포함하는, 측정 마크.
23. 조항 22의 측정 마크에 있어서, 반도체는 결정질 실리콘, 다결정질 실리콘, 비정질 실리콘, 및 실리콘-게르마늄 중의 임의의 것을 포함하는, 측정 마크.
24. 조항들 1 내지 21 중 어느 한 조항의 측정 마크에 있어서, 제1 전도 재료 및 제2 전도 재료의 각각은 금속을 포함하는, 측정 마크.
25. 조항 24의 측정 마크에 있어서, 금속은 구리, 텅스텐, 니켈, 코발트, 탄탈륨, 또는 티타늄 나이트라이드 중의 임의의 것을 포함하는, 측정 마크.
26. 측정 마크로서,
제1 피치에서의 제1 특징부들의 제1 어레이 및 제2 피치에서의 제2 특징부들의 제2 어레이를 포함하고, 제1 어레이 및 제2 어레이는 기판 상의 2 개의 연속 층들에서 배열되고, 측정 마크는 연관된 제2 특징부들에 대한 제1 특징부들 사이의 오버레이 값을 결정하도록 구성되거나, 전압-콘트라스트 이미징 방법을 이용하여 이미징될 때, 제1 특징부들 또는 제2 특징부들의 임계 치수 값을 결정하도록 구성되는, 측정 마크.
27. 조항 26의 측정 마크에 있어서, 제1 피치 및 제2 피치는 상이한, 측정 마크.
28. 조항들 26 및 27 중 어느 한 조항의 측정 마크에 있어서, 제1 피치 및 제2 피치는 기판의 표면을 따라 하나의 방향 또는 2 개의 방향들에서 변동되는, 측정 마크.
29. 조항들 26 내지 28 중 어느 한 조항의 측정 마크에 있어서, 제1 특징부들의 듀티 사이클 또는 제2 특징부들의 듀티 사이클은 변동되는 값들을 가지도록 구성되는, 측정 마크.
30. 조항들 26 내지 29 중 어느 한 조항의 측정 마크에 있어서, 제1 특징부들은 하위-특징부들의 하위-어레이를 포함하는, 측정 마크.
31. 조항들 26 내지 30 중 어느 한 조항의 측정 마크에 있어서, 제1 특징부들의 제1 어레이의 다수의 테스트 구조체들 또는 제2 특징부들의 제2 어레이의 다수의 테스트 구조체들은 변동되는 임계 치수들을 가지도록 구성되는, 측정 마크.
32. 시스템으로서,
측정 마크를 스캐닝하고 측정 마크로부터 2차 전자들을 검출하기 위한 입자 빔 도구; 및
입자 빔 도구와 결합된 제어기 - 제어기는:
검출된 2차 전자들로부터 전압-콘트라스트 이미지를 생성하고; 그리고
생성된 전압-콘트라스트 이미지로부터 오버레이 값 또는 임계 치수 값을 결정하기 위한 회로부를 포함함 - 를 포함하는, 시스템.
33. 조항 32의 시스템에 있어서, 오버레이 값 또는 임계 치수 값을 결정하는 것은 오버레이 값 및 임계 치수 값을 결정하는 것을 포함하는, 시스템.
34. 조항들 32 및 33 중 어느 한 조항의 시스템에 있어서, 제어기는:
전압-콘트라스트 이미지가 측정 마크의 제1 테스트 구조체들의 세트의 특정한 테스트 구조체가 낮은 전하 축적을 가진다는 것을 도시할 때, 제1 테스트 구조체들의 세트의 특정한 테스트 구조체가 측정 마크의 제2 테스트 구조체들의 세트의 특정한 테스트 구조체를 갖는 단락 회로를 형성하는 것으로 결정하기 위한 회로부를 포함하는, 시스템.
35. 조항들 32 내지 34 중 어느 한 조항의 시스템에 있어서, 제어기는:
전압-콘트라스트 이미지가 측정 마크의 제1 테스트 구조체들의 세트의 특정한 테스트 구조체가 높은 전하 축적을 가진다는 것을 도시할 때, 제1 테스트 구조체들의 세트의 특정한 테스트 구조체가 측정 마크의 제2 테스트 구조체들의 세트의 특정한 테스트 구조체를 갖는 개방 회로 내에 있는 것으로 결정하기 위한 회로부를 포함하는, 시스템.
36. 조항들 32 내지 35 중 어느 한 조항의 시스템에 있어서, 제어기는 측정 마크의 전압-콘트라스트 이미지 또는 오버레이 오프셋 값들에 기초하여 오버레이 정보를 결정하기 위한 회로부를 포함하는, 시스템.
37. 조항 36의 시스템에 있어서, 제어기는 전압-콘트라스트 이미지에 기초하여 임계-치수 정보를 결정하기 위한 회로부를 포함하는, 시스템.
38. 조항들 32 내지 37 중 어느 한 조항의 시스템에 있어서,
측정 마크를 스캐닝하기 위한 광학적 계측 도구를 더 포함하고; 그리고
제어기는 전압-콘트라스트 이미지 또는 광학적 계측 도구의 출력에 기초하여 오버레이 정보 또는 임계-치수 정보를 결정하기 위한 회로부를 더 포함하는, 시스템.
39. 조항 38의 시스템에 있어서, 제어기는:
광학적 계측 도구를 통해, 웨이퍼의 현상후 검사 동안에, 기판 상의 제1 층 및 제2 층의 오버레이 오프셋들을 결정하기 위하여 측정 마크를 측정하는 단계;
입자 빔 도구를 통해, 웨이퍼의 에칭 또는 연마 후에, 전압-콘트라스트 이미지에 기초하여 제1 및 제2 층들 사이의 연결성을 결정하기 위하여 측정 마크를 측정하고; 그리고
광학적 계측 도구 또는 입자 빔 도구에 의한 측정 결과들에 기초하여 기판 상의 마스크들의 임계 치수들 또는 오버레이 값들을 결정하기 위한 회로부를 더 포함하는, 시스템.
40. 조항 39의 시스템에 있어서, 제어기는:
오버레이 값 또는 임계 치수 값에 기초하여 마스크 오정렬 데이터를 결정하고; 그리고
마스크 오정렬 데이터를 제어기와 결합된 리소그래픽 장치로 전송하기 위한 회로부를 더 포함하는, 시스템.
41. 조항들 32 내지 40 중 어느 한 조항의 시스템에 있어서, 제어기는:
오버레이 정보 또는 임계-치수 정보에 기초하여 리소그래픽 프로세스 윈도우를 결정하기 위한 회로부를 더 포함하는, 시스템.
42. 방법으로서,
하전-입자 빔으로 측정 마크의 제1 테스트 구조체들의 세트를 스캐닝하고, 측정 마크로부터 2차 전자들을 검출하는 단계;
검출된 2차 전자들로부터 전압-콘트라스트 이미지를 생성하는 단계; 및
생성된 전압-콘트라스트 이미지로부터 오버레이 값 또는 임계 치수 값을 결정하는 단계를 포함하는, 방법.
43. 조항 42의 방법에 있어서, 오버레이 값 또는 임계 치수 값을 결정하는 단계는 오버레이 값 및 임계 치수 값을 결정하는 단계를 포함하는, 방법.
44. 조항들 42 및 43 중 어느 한 조항의 방법에 있어서,
전압-콘트라스트 이미지가 측정 마크의 제1 테스트 구조체들의 세트의 특정한 테스트 구조체가 낮은 전하 축적을 가진다는 것을 도시할 때, 제1 테스트 구조체들의 세트의 특정한 테스트 구조체가 측정 마크의 제2 테스트 구조체들의 세트의 특정한 테스트 구조체를 갖는 단락 회로를 형성하는 것으로 결정하는 단계를 더 포함하는, 방법.
45. 조항들 42 내지 44 중 어느 한 조항의 방법에 있어서,
전압-콘트라스트 이미지가 측정 마크의 제1 테스트 구조체들의 세트의 특정한 테스트 구조체가 높은 전하 축적을 가진다는 것을 도시할 때, 제1 테스트 구조체들의 세트의 특정한 테스트 구조체가 측정 마크의 제2 테스트 구조체들의 세트의 특정한 테스트 구조체를 갖는 개방 회로 내에 있는 것으로 결정하는 단계를 더 포함하는, 방법.
46. 조항들 42 내지 45 중 어느 한 조항의 방법에 있어서,
측정 마크의 전압-콘트라스트 이미지 또는 오버레이 오프셋 값들에 기초하여 오버레이 정보를 결정하는 단계를 더 포함하는, 방법.
47. 조항들 42 내지 46 중 어느 한 조항의 방법에 있어서,
전압-콘트라스트 이미지에 기초하여 임계-치수 정보를 결정하는 단계를 더 포함하는, 방법.
48. 조항들 42 내지 47 중 어느 한 조항의 방법에 있어서,
광 빔으로 측정 마크를 스캐닝하고, 측정 마크로부터 산란된 광을 검출하는 단계;
검출된 산란된 광으로부터 광학 이미지를 생성하는 단계; 및
전압-콘트라스트 이미지 또는 광학 이미지에 기초하여 오버레이 정보 또는 임계-치수 정보를 결정하는 단계를 더 포함하는, 방법.
49. 조항 48의 방법에 있어서,
광학 이미지에 기초하여, 웨이퍼의 현상후 검사 동안에, 기판 상의 제1 층 및 제2 층의 오버레이 오프셋들을 결정하기 위하여 광 빔으로 측정 마크를 측정하는 단계;
웨이퍼의 에칭 또는 연마 후에, 전압-콘트라스트 이미지에 기초하여 제1 및 제2 층들 사이의 연결성을 결정하기 위하여 하전-입자 빔으로 측정 마크를 측정하는 단계; 및
광 빔 또는 하전-입자 빔으로 획득된 측정 결과들에 기초하여 기판 상의 마스크들의 임계 치수들 또는 오버레이 값들을 결정하는 단계를 더 포함하는, 방법.
50. 조항들 42 내지 49 중 어느 한 조항의 방법에 있어서,
오버레이 값 또는 임계 치수 값에 기초하여 마스크 오정렬 데이터를 결정하는 단계; 및
마스크 오정렬 데이터에 기초하여 리소그래픽 프로세스 파라미터들을 조절하는 단계를 더 포함하는, 방법.
51. 조항들 42 내지 50 중 어느 한 조항의 방법에 있어서,
오버레이 정보 또는 임계-치수 정보에 기초하여 리소그래픽 프로세스 윈도우를 결정하는 단계를 더 포함하는, 방법.
52. 디바이스의 하나 이상의 프로세서들에 의해 실행가능한 명령들의 세트를 저장하는 비-일시적 컴퓨터-판독가능 매체로서,
명령들의 세트는 디바이스로 하여금 방법을 수행하게 하고, 방법은:
하전-입자 빔으로 측정 마크의 제1 테스트 구조체들의 세트를 스캐닝하고, 측정 마크로부터 2차 전자들을 검출하는 단계;
검출된 2차 전자들로부터 전압-콘트라스트 이미지를 생성하는 단계; 및
생성된 전압-콘트라스트 이미지로부터 오버레이 값 또는 임계 치수 값을 결정하는 단계를 포함하는, 매체.
53. 조항 52의 매체에 있어서, 오버레이 값 또는 임계 치수 값을 결정하는 단계는 오버레이 값 및 임계 치수 값을 결정하는 단계를 포함하는, 매체.
54. 조항들 52 및 53 중 어느 한 조항의 매체에 있어서, 디바이스의 하나 이상의 프로세서들에 의해 실행가능한 명령들의 세트는 디바이스로 하여금:
전압-콘트라스트 이미지가 측정 마크의 제1 테스트 구조체들의 세트의 특정한 테스트 구조체가 낮은 전하 축적을 가진다는 것을 도시할 때, 제1 테스트 구조체들의 세트의 특정한 테스트 구조체가 측정 마크의 제2 테스트 구조체들의 세트의 특정한 테스트 구조체를 갖는 단락 회로를 형성하는 것으로 결정하는 단계를 추가로 수행하게 하는, 매체.
55. 조항들 52 내지 54 중 어느 한 조항의 매체에 있어서, 디바이스의 하나 이상의 프로세서들에 의해 실행가능한 명령들의 세트는 디바이스로 하여금:
전압-콘트라스트 이미지가 측정 마크의 제1 테스트 구조체들의 세트의 특정한 테스트 구조체가 높은 전하 축적을 가진다는 것을 도시할 때, 제1 테스트 구조체들의 세트의 특정한 테스트 구조체가 측정 마크의 제2 테스트 구조체들의 세트의 특정한 테스트 구조체를 갖는 개방 회로 내에 있는 것으로 결정하는 단계를 추가로 수행하게 하는, 매체.
56. 조항들 52 내지 55 중 어느 한 조항의 매체에 있어서, 디바이스의 하나 이상의 프로세서들에 의해 실행가능한 명령들의 세트는 디바이스로 하여금:
측정 마크의 전압-콘트라스트 이미지 또는 오버레이 오프셋 값들에 기초하여 오버레이 정보를 결정하는 단계를 추가로 수행하게 하는, 매체.
57. 조항들 52 내지 56 중 어느 한 조항의 매체에 있어서, 디바이스의 하나 이상의 프로세서들에 의해 실행가능한 명령들의 세트는 디바이스로 하여금:
전압-콘트라스트 이미지에 기초하여 임계-치수 정보를 결정하는 단계를 추가로 수행하게 하는, 매체.
58. 조항들 52 내지 57 중 어느 한 조항의 매체에 있어서, 디바이스의 하나 이상의 프로세서들에 의해 실행가능한 명령들의 세트는 디바이스로 하여금:
광 빔으로 측정 마크를 스캐닝하고, 측정 마크로부터 산란된 광을 검출하는 단계;
검출된 산란된 광으로부터 광학 이미지를 생성하는 단계; 및
전압-콘트라스트 이미지 또는 광학 이미지에 기초하여 오버레이 정보 또는 임계-치수 정보를 결정하는 단계를 추가로 수행하게 하는, 매체.
59. 조항 58의 매체에 있어서, 디바이스의 하나 이상의 프로세서들에 의해 실행가능한 명령들의 세트는 디바이스로 하여금:
광학 이미지에 기초하여, 웨이퍼의 현상후 검사 동안에, 기판 상의 제1 층 및 제2 층의 오버레이 오프셋들을 결정하기 위하여 광 빔으로 측정 마크를 측정하는 단계;
웨이퍼의 에칭 또는 연마 후에, 전압-콘트라스트 이미지에 기초하여 제1 및 제2 층들 사이의 연결성을 결정하기 위하여 하전-입자 빔으로 측정 마크를 측정하는 단계; 및
광 빔 또는 하전-입자 빔으로 획득된 측정 결과들에 기초하여 기판 상의 마스크들의 임계 치수들 또는 오버레이 값들을 결정하는 단계를 추가로 수행하게 하는, 매체.
60. 조항들 52 내지 59 중 어느 한 조항의 매체에 있어서, 디바이스의 하나 이상의 프로세서들에 의해 실행가능한 명령들의 세트는 디바이스로 하여금:
오버레이 값 또는 임계 치수 값에 기초하여 마스크 오정렬 데이터를 결정하는 단계; 및
마스크 오정렬 데이터에 기초하여 리소그래픽 프로세스 파라미터들을 조절하는 단계를 추가로 수행하게 하는, 매체.
61. 조항들 52 내지 60 중 어느 한 조항의 매체에 있어서, 디바이스의 하나 이상의 프로세서들에 의해 실행가능한 명령들의 세트는 디바이스로 하여금:
오버레이 정보 또는 임계-치수 정보에 기초하여 리소그래픽 프로세스 윈도우를 결정하는 단계를 추가로 수행하게 하는, 매체.
본 발명은 위에서 설명되었고 동반 도면들에서 예시되었던 정확한 구성으로 제한되지 않는다는 것과, 다양한 수정들 및 변화들이 그 범위로부터 이탈하지 않으면서 행해질 수 있다는 것이 인식될 것이다. 발명의 범위는 첨부된 청구항들에 의해 오직 제한되어야 한다는 것이 의도된다.

Claims (15)

  1. 측정 마크로서,
    기판 상의 제1 층에서 현상된 제1 테스트 구조체들의 세트 - 상기 제1 테스트 구조체들의 상기 세트의 각각은 제1 전도 재료로 이루어진 복수의 제1 특징부들을 포함함 -; 및
    상기 제1 층에 인접한 제2 층에서 현상된 제2 테스트 구조체들의 세트 - 상기 제2 테스트 구조체들의 세트의 각각은 제2 전도 재료로 이루어진 복수의 제2 특징부들을 포함함 - 를 포함하고,
    상기 측정 마크는 전압-콘트라스트 이미징 방법에 의해 이미징될 때, 상기 제1 테스트 구조체들의 세트와 상기 제2 테스트 구조체들의 세트에서의 연관된 제2 테스트 구조체들 사이의 연결성을 표시하도록 구성되는, 측정 마크.
  2. 제1항에 있어서,
    상기 전압-콘트라스트 이미지는 상기 제2 테스트 구조체들의 세트의 특정한 테스트 구조체가 상기 제1 테스트 구조체들의 세트의 특정한 테스트 구조체를 갖는 단락 회로를 형성할 때, 상기 제2 테스트 구조체들의 세트의 특정한 테스트 구조체가 낮은 전하 축적을 가진다는 것을 도시하는, 측정 마크.
  3. 제1항에 있어서,
    상기 전압-콘트라스트 이미지는 상기 제2 테스트 구조체들의 세트의 특정한 테스트 구조체가 상기 제1 테스트 구조체들의 세트의 특정한 테스트 구조체를 갖는 개방 회로 내에 있을 때, 상기 제2 테스트 구조체들의 세트의 특정한 테스트 구조체가 높은 전하 축적을 가진다는 것을 도시하는, 측정 마크.
  4. 제1항에 있어서,
    상기 제1 테스트 구조체들의 세트의 다수의 테스트 구조체들 및 상기 제2 테스트 구조체들의 세트의 다수의 테스트 구조체들의 조합은 상기 기판의 표면을 따라 제1 방향으로 오버레이 정보를 전달하도록 구성되는, 측정 마크.
  5. 제4항에 있어서,
    상기 제1 테스트 구조체들의 세트의 다수의 테스트 구조체들 또는 상기 제2 테스트 구조체들의 세트의 다수의 테스트 구조체들은 상기 제1 방향에서 변동되는 피치 값들을 가지도록 구성되는, 측정 마크.
  6. 제4항에 있어서,
    상기 제1 테스트 구조체들의 세트의 다수의 테스트 구조체들 및 상기 제2 테스트 구조체들의 세트의 다수의 테스트 구조체들의 조합은 상기 기판의 표면을 따라 제2 방향으로 오버레이 정보를 전달하도록 추가로 구성되고, 상기 제2 방향은 상기 제1 방향과 상이한, 측정 마크.
  7. 제6항에 있어서,
    상기 제2 방향은 상기 제1 방향에 대해 직교적인, 측정 마크.
  8. 제4항에 있어서,
    상기 제1 테스트 구조체들의 세트의 다수의 테스트 구조체들 및 상기 제2 테스트 구조체들의 세트의 다수의 테스트 구조체들의 조합은 상기 기판의 표면을 따라 제2 방향으로 임계-치수 정보를 전달하도록 추가로 구성되고, 상기 제2 방향은 상기 제1 방향과 상이한, 측정 마크.
  9. 제4항에 있어서,
    상기 제1 테스트 구조체들의 세트의 다수의 테스트 구조체들 또는 상기 제2 테스트 구조체들의 세트의 다수의 테스트 구조체들은 상기 제2 방향에서 변동되는 임계-치수 값들을 가지는, 측정 마크.
  10. 제9항에 있어서,
    상기 제2 방향은 상기 제1 방향에 대해 직교적인, 측정 마크.
  11. 제1항에 있어서,
    상기 제1 테스트 구조체들의 세트의 다수의 테스트 구조체들 및 상기 제2 테스트 구조체들의 세트의 다수의 테스트 구조체들의 조합은 상기 기판의 표면을 따르는 방향으로 임계-치수 정보를 전달하도록 추가로 구성되는, 측정 마크.
  12. 제11항에 있어서,
    상기 제1 테스트 구조체들의 세트의 다수의 테스트 구조체들 또는 상기 제2 테스트 구조체들의 세트의 다수의 테스트 구조체들은 변동되는 임계-치수 값들을 가지도록 구성되는, 측정 마크.
  13. 제1항에 있어서,
    상기 제1 층에서 현상된 제3 테스트 구조체들의 세트 - 상기 제3 테스트 구조체들의 세트의 각각은 광학적 계측 도구의 감도에 의해 결정되는 피치를 가지는 복수의 제3 주기적 특징부들을 포함함 -; 및
    상기 제2 층에서 현상된 제4 테스트 구조체들의 세트 - 상기 제4 테스트 구조체들의 세트의 각각은 상기 광학적 계측 도구의 감도에 의해 결정되는 피치를 가지는 복수의 제4 주기적 특징부들을 포함함 - 를 더 포함하는, 측정 마크.
  14. 시스템으로서,
    측정 마크를 스캐닝하고 측정 마크로부터 2차 전자들을 검출하기 위한 입자 빔 도구; 및
    입자 빔 도구와 결합된 제어기 - 제어기는:
    상기 검출된 2차 전자들로부터 전압-콘트라스트 이미지를 생성하고; 그리고
    상기 생성된 전압-콘트라스트 이미지로부터 오버레이 값 또는 임계 치수 값을 결정하기 위한 회로부를 포함함 - 를 포함하는, 시스템.
  15. 방법으로서,
    하전-입자 빔으로 측정 마크의 제1 테스트 구조체들의 세트를 스캐닝하고, 측정 마크로부터 2차 전자들을 검출하는 단계;
    상기 검출된 2차 전자들로부터 전압-콘트라스트 이미지를 생성하는 단계; 및
    상기 생성된 전압-콘트라스트 이미지로부터 오버레이 값 또는 임계 치수 값을 결정하는 단계를 포함하는, 방법.
KR1020207016788A 2017-12-11 2018-12-07 전압 콘트라스트 계측 마크 KR20200083588A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020237004048A KR20230022271A (ko) 2017-12-11 2018-12-07 전압 콘트라스트 계측 마크

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201762597413P 2017-12-11 2017-12-11
US62/597,413 2017-12-11
US201762597933P 2017-12-12 2017-12-12
US62/597,933 2017-12-12
US201862727925P 2018-09-06 2018-09-06
US62/727,925 2018-09-06
PCT/EP2018/083994 WO2019115391A1 (en) 2017-12-11 2018-12-07 Voltage contrast metrology mark

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020237004048A Division KR20230022271A (ko) 2017-12-11 2018-12-07 전압 콘트라스트 계측 마크

Publications (1)

Publication Number Publication Date
KR20200083588A true KR20200083588A (ko) 2020-07-08

Family

ID=64664290

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020237004048A KR20230022271A (ko) 2017-12-11 2018-12-07 전압 콘트라스트 계측 마크
KR1020207016788A KR20200083588A (ko) 2017-12-11 2018-12-07 전압 콘트라스트 계측 마크

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020237004048A KR20230022271A (ko) 2017-12-11 2018-12-07 전압 콘트라스트 계측 마크

Country Status (5)

Country Link
US (1) US20210088917A1 (ko)
KR (2) KR20230022271A (ko)
CN (1) CN111448519A (ko)
TW (2) TWI742325B (ko)
WO (1) WO2019115391A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019218315B3 (de) 2019-11-27 2020-10-01 Carl Zeiss Microscopy Gmbh Verfahren zur Spannungskontrastbildgebung mit einem Korpuskularvielstrahlmikroskop, Korpuskularvielstrahlmikroskop für Spannungskontrastbildgebung und Halbleiterstrukturen zur Spannungskontrastbildgebung mit einem Korpuskularvielstrahlmikroskop
EP3842866A1 (en) * 2019-12-24 2021-06-30 ASML Netherlands B.V. Metrology method
KR20220120588A (ko) * 2019-12-26 2022-08-30 노바 엘티디. 결합된 ocd 및 광반사변조 방법 및 시스템
JP7458817B2 (ja) * 2020-02-18 2024-04-01 株式会社ニューフレアテクノロジー マルチ荷電粒子ビーム描画装置及びマルチ荷電粒子ビーム描画方法
EP3971648A1 (en) * 2020-09-17 2022-03-23 ASML Netherlands B.V. Mark to be projected on an object durign a lithograhpic process and method for designing a mark
JPWO2023007607A1 (ko) * 2021-07-28 2023-02-02
EP4134749A1 (en) * 2021-08-12 2023-02-15 ASML Netherlands B.V. Overlay measurement using balanced capacity targets

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5959459A (en) * 1996-12-10 1999-09-28 International Business Machines Corporation Defect monitor and method for automated contactless inline wafer inspection
US7655482B2 (en) * 2000-04-18 2010-02-02 Kla-Tencor Chemical mechanical polishing test structures and methods for inspecting the same
US6949765B2 (en) * 2002-11-05 2005-09-27 Chartered Semiconductor Manufacturing Ltd. Padless structure design for easy identification of bridging defects in lines by passive voltage contrast
KR100979356B1 (ko) * 2007-06-29 2010-08-31 주식회사 하이닉스반도체 반도체소자의 중첩마크 및 그 형성방법
US8736084B2 (en) * 2011-12-08 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for E-beam in-chip overlay mark
US10795268B2 (en) * 2017-09-29 2020-10-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for measuring overlay errors using overlay measurement patterns

Also Published As

Publication number Publication date
TW201928528A (zh) 2019-07-16
KR20230022271A (ko) 2023-02-14
US20210088917A1 (en) 2021-03-25
TWI790739B (zh) 2023-01-21
CN111448519A (zh) 2020-07-24
WO2019115391A1 (en) 2019-06-20
TWI742325B (zh) 2021-10-11
TW202230034A (zh) 2022-08-01

Similar Documents

Publication Publication Date Title
TWI790739B (zh) 量測標記、量測系統、及量測方法
US10133191B2 (en) Method for determining a process window for a lithographic process, associated apparatuses and a computer program
US11875966B2 (en) Method and apparatus for inspection
KR102048396B1 (ko) 계측 방법, 검사 장치, 리소그래피 시스템 및 디바이스 제조 방법
TWI493296B (zh) 檢查方法和裝置、微影裝置、微影製程單元及元件製造方法
KR102219780B1 (ko) 데이터 처리 장치를 갖는 리소그래피 장치
KR101890227B1 (ko) 기판 상에서 측정 작업을 수행하도록 작동가능한 장치, 리소그래피 장치, 및 기판 상에서 측정 작업을 수행하는 방법
KR102124896B1 (ko) 처리 파라미터의 간접 결정
KR102438502B1 (ko) 측정 방법, 패터닝 디바이스 및 디바이스 제조 방법
JP2022001965A (ja) リソグラフィプロセスおよびリソグラフィ装置、ならびに検査プロセスおよび検査装置
JP4861363B2 (ja) 角度分解スキャトロメータおよび検査方法
KR102284564B1 (ko) 기판의 속성을 측정하는 방법, 검사 장치, 리소그래피 시스템 및 디바이스 제조 방법
KR20190090861A (ko) 계측 장치로부터의 조명 특성을 모니터링하기 위한 방법
EP3764164A1 (en) Method for controlling a lithographic apparatus and associated apparatuses
KR20200090210A (ko) 검사 툴 및 검사 툴의 왜곡을 결정하는 방법
JP7299406B2 (ja) メトロロジにおける補正不能誤差
US20240111221A1 (en) A method of determining a measurement recipe and associated metrology methods and apparatuses
US20220146946A1 (en) Method for controlling a lithographic apparatus and associated apparatuses
EP4191338A1 (en) Metrology calibration method
KR20230121053A (ko) 리소그래피 공정을 모니터링하는 방법
WO2024037834A1 (en) Method and apparatus for contactless inspection of a substrate
KR20220132634A (ko) 국부 균일성 메트릭을 추론하는 방법
TW202318098A (zh) 監測微影程序之方法及其相關設備

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2023101000245; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20230203

Effective date: 20230630