KR20200083266A - 기판 탈착 방법 및 전자 소자의 제조 방법 - Google Patents

기판 탈착 방법 및 전자 소자의 제조 방법 Download PDF

Info

Publication number
KR20200083266A
KR20200083266A KR1020190173783A KR20190173783A KR20200083266A KR 20200083266 A KR20200083266 A KR 20200083266A KR 1020190173783 A KR1020190173783 A KR 1020190173783A KR 20190173783 A KR20190173783 A KR 20190173783A KR 20200083266 A KR20200083266 A KR 20200083266A
Authority
KR
South Korea
Prior art keywords
substrate
sacrificial film
base
support substrate
desorption
Prior art date
Application number
KR1020190173783A
Other languages
English (en)
Other versions
KR102342295B1 (ko
Inventor
박진성
한태희
김영범
홍태현
김영배
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Publication of KR20200083266A publication Critical patent/KR20200083266A/ko
Application granted granted Critical
Publication of KR102342295B1 publication Critical patent/KR102342295B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B43/00—Operations specially adapted for layered products and not otherwise provided for, e.g. repairing; Apparatus therefor
    • B32B43/006—Delaminating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02343—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2310/00—Treatment by energy or chemical effects
    • B32B2310/08—Treatment by energy or chemical effects by wave energy or particle radiation
    • B32B2310/0806—Treatment by energy or chemical effects by wave energy or particle radiation using electromagnetic radiation
    • B32B2310/0831—Treatment by energy or chemical effects by wave energy or particle radiation using electromagnetic radiation using UV radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

기판 탈착 방법이 제공된다. 상기 기판 탈착 방법은, 지지 기판(support substrate)를 준비하는 단계, 상기 지지 기판 상에 유기물을 포함하는 탈착제 및 금속 산화물을 포함하는 탈착 조절제(control agent)를 포함하는 베이스 소스를 제공하여, 희생막을 형성하는 단계, 상기 희생막 상에 베이스 기판(baste substrate)을 형성하는 단계, 및 상기 희생막에 광을 조사하여 상기 희생막을 분해시켜, 상기 지지 기판으로부터 상기 베이스 기판을 분리시키는 단계를 포함할 수 있다.

Description

기판 탈착 방법 및 전자 소자의 제조 방법 {Substrate desorption method and Manufacturing method of electronic device}
본 발명은 기판 탈착 방법 및 전자 소자의 제조 방법에 관한 것으로서, 보다 구체적으로는 지지 기판 상에 희생막을 형성하고 희생막 상에 베이스 기판을 형성한 후, 희생막을 제거하여 지지 기판과 베이스 기판을 분리하는 기판 탈착 방법 및 전자 소자의 제조 방법에 관련된 것이다.
플렉시블 디스플레이(flexible display)와 같은 플렉시블 소자(flexible device)는 스마트 왓치(smart watch), 스마트 안경(smart glass)와 같은 웨어러블 장치(wearable device)가 대두됨에 따라, 그 필요성이 증가되고 있는 추세이다.
특히, 플렉시블 디스플레이와 같은 플렉시블 소자를 구현하기 위해서는, 플렉시블 기판, 구동 소자, 표시 소자, 박막 봉지 등의 구성요소들의 개발이 중요하다. 이러한 구성 요소들 중에서 플렉시블 기판은 플라스틱 재료, 금속 박막 기판, 얇은 유리 기판 등을 이용하여 제조되고 있다.
플렉시블 기판의 재료로 주로 사용되는 플라스틱 기판의 경우, 온도에 따른 열팽창 정도가 커서, 소자 공정 시에 가해지는 열에 의해 발생하는 플라스틱 기판의 치수 변화로 인하여 미세 패턴의 불일치가 발생하는 문제, 또는 플라스틱 기판과 이를 지지하는 기판 사이의 열 팽창 계수의 차이에 의해 플라스틱 기판의 휨 현상이 발생하기도 한다. 이러한 문제를 해결하기 위해, 예를 들어, 대한민국 특허 공개 공보 10-2005-0064883(출원번호 10-2003-0096493, 출원인: 삼성전자)에는, 플라스틱 기판의 열 팽창계수의 불일치로 인한 플라스틱 기판의 휨 현상의 방지 및 스트레스 발생을 최소화하기 위해, (a) 플라스틱 기판의 열 평창계수와 상응하는 열 팽창계수를 갖는 캐리어 기판 상에 상기 플라스틱 기판을 적층하는 단계, (b) 상기 플라스틱 기판의 표면에 표시 소자를 형성하는 단계, 및 (c) 상기 플라스틱 기판으로부터 상기 캐리어 기판을 분리시키는 단계를 포함하는 유연한 디스플 레이 장치의 제조 방법이 개시되어 있다.
또한, 이외에도, 유기물을 이용하여 플라스틱 기판을 지지 기판에 부착시킨 후 레이저를 이용하여 플라스틱 기판을 분리시키는 경우 지지 기판에 유기물이 잔존되어 지지 기판이 오염되는 문제, 점착제를 이용하여 플라스틱 기판을 지지 기판에 부착시키는 경우 점착제로 인해 고온 공정이 제한되는 문제 등이 있다. 이러한 기술적 문제들을 해결하기 위한 연구 개발이 필요한 실정이다.
대한민국 특허 공개 공보 10-2005-0064883
본 발명이 해결하고자 하는 일 기술적 과제는, 생산 공정이 간소화된 기판 탈착 방법 및 전자 소자의 제조 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 다른 기술적 과제는, 대면적 공정이 용이한 기판 탈착 방법 및 전자 소자의 제조 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 또 다른 기술적 과제는, 지지 기판의 재활용이 용이한 기판 탈착 방법 및 전자 소자의 제조 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 또 다른 기술적 과제는, 기판 분리 효율이 향상된 기판 탈착 방법 및 전자 소자의 제조 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 기술적 과제는 상술된 것에 제한되지 않는다.
상술된 기술적 과제들을 해결하기 위해 본 발명은 기판 탈착 방법을 제공한다.
일 실시 예에 따르면, 상기 기판 탈착 방법은, 지지 기판(support substrate)를 준비하는 단계, 상기 지지 기판 상에 유기물을 포함하는 탈착제 및 금속 산화물을 포함하는 탈착 조절제(control agent)를 포함하는 베이스 소스를 제공하여, 희생막을 형성하는 단계, 상기 희생막 상에 베이스 기판(baste substrate)을 형성하는 단계, 및 상기 희생막에 광을 조사하여 상기 희생막을 분해시켜, 상기 지지 기판으로부터 상기 베이스 기판을 분리시키는 단계를 포함할 수 있다.
일 실시 예에 따르면, 상기 희생막에 조사되는 상기 광의 세기를 제어하여, 상기 희생막의 분해 속도를 제어하는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 광은 IPL(Intense Pulsed Light) 또는 UV(Ultra Violet) 중 어느 하나를 포함하고, 상기 광이 IPL을 포함하는 경우, 상기 희생막에 조사되는 상기 광의 세기는 450V 초과 650V 미만으로 제어되는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 희생막에 상기 광이 조사되는 경우, 상기 탈착 조절제는 상기 탈착제의 분해 속도를 제어하는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 유기물을 그래핀 산화물을 포함하고, 상기 금속 산화물은 2차원 티타늄 산화물(2D-TiO2)을 포함할 수 있다.
일 실시 예에 따르면, 상기 베이스 기판은 상기 지지 기판보다 플렉시블(flexible)한 것을 포함할 수 있다.
다른 실시 예에 따르면, 상기 기판 탈착 방법은, 지지 기판(support substrate)을 준비하는 단계, 상기 지지 기판 상에 그래핀 산화물을 포함하는 베이스 소스를 제공하여, 희생막을 형성하는 단계, 상기 희생막 상에 베이스 기판(base substrate)을 형성하는 단계, 상기 희생막에 용액을 제공하여, 상기 지지 기판 및 상기 베이스 기판 사이의 접착력을 감소시키는 단계, 및 상기 희생막을 건식 분해시켜, 상기 지지 기판으로부터 상기 베이스 기판을 분리시키는 단계를 포함할 수 있다.
다른 실시 예에 따르면, 상기 용액은, 물(H2O) 또는 과산화수소(H2O2) 중 어느 하나를 포함할 수 있다.
다른 실시 예에 따르면, 상기 희생막은 열처리되어 분해되거나 광조사되어 분해되는 것을 포함할 수 있다.
상술된 기술적 과제들을 해결하기 위해 본 발명은 전자 소자의 제조 방법을 제공한다.
일 실시 예에 따르면, 상기 전자 소자의 제조 방법은 지지 기판(support substrate)을 준비하는 단계, 상기 지지 기판 상에 그래핀 산화물을 포함하는 베이스 소스를 제공하여, 희생막을 형성하는 단계, 상기 희생막 상에 베이스 기판(base substrate)을 형성하는 단계, 상기 베이스 기판 상에 소자 구성층(device element layer)을 제조하는 단계, 상기 희생막에 용액을 제공하여, 상기 지지 기판 및 상기 베이스 기판 사이의 접착력을 감소시키는 단계, 및 상기 희생막을 건식 분해시켜, 상기 지지 기판으로부터 상기 베이스 기판을 분리시키는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 기판 탈착 방법은, 지지 기판을 준비하는 단계, 상기 지지 기판 상에 그래핀 산화물을 포함하는 탈착제 및 2차원 티타늄 산화물 포함하는 탈착 조절제를 포함하는 베이스 소스를 제공하여 희생막을 형성하는 단계, 상기 희생막 상에 베이스 기판을 형성하는 단계, 및 상기 희생막에 광을 조사하여 상기 희생막을 분해시켜, 상기 지지 기판으로부터 상기 베이스 기판을 분리시키는 단계를 포함할 수 있다. 이에 따라, 상기 지지 기판으로부터 상기 베이스 기판이 깨끗하게 분리되어, 상기 지지 기판이 용이하게 재활용될 수 있다.
또한, 상기 광이 IPL(Intense Pulsed Light)를 포함하는 경우, 상기 희생막에 조사되는 상기 광의 세기를 450 V 초과 650V 미만으로 제어할 수 있다. 이에 따라, 상기 지지 기판으로부터 상기 베이스 기판이 용이하게 분리될 수 있다.
도 1은 본 발명의 제1 실시 예에 따른 기판 탈착 방법을 설명하는 순서도이다.
도 2 및 도 3은 본 발명의 제1 실시 예에 따른 기판 탈착 공정을 나타내는 도면이다.
도 4는 TiO2에 의한 유기물의 산화 환원 매커니즘을 나타내는 도면이다.
도 5는 본 발명의 제2 실시 예에 따른 기판 탈착 방법을 설명하는 순서도이다.
도 6 내지 도 9는 본 발명의 제2 실시 예에 따른 기판 탈착 공정을 나타내는 도면이다.
도 10은 본 발명의 실시 예에 따른 베이스 소스의 코팅을 확인하는 사진이다.
도 11은 IPL을 통한 기판의 탈착을 확인하는 사진이다.
도 12는 UV를 통한 기판의 탈착을 확인하는 사진이다.
도 13은 기판 탈착 전 희생막에 제공되는 용액의 영향을 확인하는 사진이다.
도 14는 IPL 세기에 따른 기판 탈착을 비교하는 그래프이다.
도 15 및 도 16은 본 발명의 실시 예에 따른 전자 소자의 제조 방법으로 형성된 트랜지스터의 특성 변화를 나타내는 그래프이다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명할 것이다. 그러나 본 발명의 기술적 사상은 여기서 설명되는 실시 예에 한정되지 않고 다른 형태로 구체화 될 수도 있다. 오히려, 여기서 소개되는 실시 예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
또한, 본 명세서의 다양한 실시 예 들에서 제1, 제2, 제3 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시 예에 제 1 구성요소로 언급된 것이 다른 실시 예에서는 제 2 구성요소로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시 예도 포함한다. 또한, 본 명세서에서 '및/또는'은 전후에 나열한 구성요소들 중 적어도 하나를 포함하는 의미로 사용되었다.
명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함한다. 또한, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 구성요소 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 구성요소 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 배제하는 것으로 이해되어서는 안 된다. 또한, 본 명세서에서 "연결"은 복수의 구성 요소를 간접적으로 연결하는 것, 및 직접적으로 연결하는 것을 모두 포함하는 의미로 사용된다.
또한, 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다.
도 1은 본 발명의 제1 실시 예에 따른 기판 탈착 방법을 설명하는 순서도이고, 도 2 및 도 3은 본 발명의 제1 실시 예에 따른 기판 탈착 공정을 나타내는 도면이고, 도 4는 TiO2에 의한 유기물의 산화 환원 매커니즘을 나타내는 도면이다.
도 1 내지 도 4를 참조하면, 지지 기판(support substrate, 100)이 준비된다(S110). 일 실시 예에 따르면, 상기 지지 기판(100)은 유리 기판일 수 있다. 이와는 달리, 다른 실시 예에 따르면, 상기 지지 기판(100)은 유연하지 않은(inflexible) 기판일 수 있다. 이와는 달리, 다른 실시 예에 따르면, 상기 지지 기판(100)은 유연한(flexible) 기판일 수 있다.
상기 지지 기판(100) 상에 베이스 소스를 제공하여, 희생막(200)이 형성될 수 있다(S120). 일 실시 예에 따르면, 상기 베이스 소스는, 유기물을 포함하는 탈착제 및 금속 산화물을 포함하는 탈착 조절제(control agent)를 포함할 수 있다. 예를 들어, 상기 유기물은 그래핀 산화물(Graphene oxide)를 포함할 수 있다. 예를 들어, 상기 금속 산화물은 2차원 티타늄 산화물(2D-TiO2)를 포함할 수 있다.
상기 탈착 조절제가 2차원 티타늄 산화물을 포함하는 경우, 후술되는 희생막(200) 형성 단계에서, 희생막(200)의 상부면이 평평(flat)하게 형성될 수 있다. 이에 따라, 후술되는 베이스 기판(300)이 상기 희생막(200) 상에 안정적으로 형성될 수 있다. 결과적으로, 상기 탈착 조절제가 2차원 티타늄 산화물을 포함하는 경우, 후술되는 베이스 기판(300)의 신뢰성이 향상될 수 있다. 이와 달리, 상기 탈착 조절제가 일반적인 티타늄 산화물을 포함하는 경우, 후술되는 희생막(200)의 roughness가 증가되어, 후술되는 희생막(200) 상에 형성되는 베이스 기판(300)의 안정성이 저하될 수 있다.
일 실시 예에 따르면, 상기 탈착 조절제에 후술되는 광이 조사되는 경우, 상기 탈착 조절제는 상기 탈착제의 분해 속도를 제어할 수 있다. 예를 들어, 티타늄 산화물에 광이 조사되는 경우, 티타늄 산화물은 그래핀 산화물의 분해를 속도를 증가시킬 수 있다. 보다 구체적으로, 단일로 존재하는 티타늄 산화물에 광이 조사되는 경우, 도 4의 (a)에 도시된 바와 같이, 티타늄 산화물은 주변의 산소와 수분의 산화 환원 반응을 야기시킬 수 있다. 하지만, 티타늄 산화물의 주위에 유기물(예를 들어, 그래핀 산화물)이 존재하는 상태에서 광이 조사되는 경우, 도 4의 (b)에 도시된 바와 같이, 티타늄 산화물은 유기물의 산화 환원 반응을 야기시킬 수 있다. 즉, 상기 탈착 조절제는 상기 탈착제의 분해를 위한 촉매로서 사용될 수 있다. 이에 따라, 상기 탈착 조절제는 상기 탈착제의 분해 속도를 증가시킬 수 있다.
이와는 달리, 다른 실시 예에 따르면, 상기 탈착 조절제는 알카리 금속염을 포함할 수 있다. 예를 들어, 상기 탈착 조절제는 KMnO4, KOH, K2CO3, KCl, KI, KNO3, CH3COOK, KBr, KCN, KIO3, KH2PO4, K2HPO4, K2S2O8, HOOCC6H4COOK, KSCN, K2SO4, KClO3, KF, K2CrO4, KBrO3, KHCO3, C6H7KO2, KNO2, KH, KIO4, K3PO4, KOCN, C6H11KO7, KPF6, KHSO4, CH3COSK, KBH4, K4P2O7, HCOOK, K3Fe(CN)6, [(CH3)3Si]2NK, K2SO3, KOC2H5, C6H5COOK, K2MnO4, KAl(SO4)2, K2S2O5, (CH3)3SiOK, CH3KO3S, K2S2O3, CH3(CH2)7CH=CH(CH2)7COOK, K2S2O7, C2H5OCSSK, K2MoO4, K2PtCl4, CH2=CHBF3K, K2Cr2O7, K2Cr2O7, KBF4, K2Ni(CN)4, K2S4O6, (CH3)3COK, KOCH2CH(CH3)2, K3Fe(CN)6, K[Ag(CN)2], KHF2, KH(IO3)2, KReO4, KSeCN, CF3COOK, K2O3Se, C2H5OCOCH2CO2K, C3H5BF3K, KAuCl4, K2CrO4, (C6H5)4BK, C3H5BF3K, CF3SO3K, C3H5KO2, K2WO4, C8H4K2O12Sb2, K2PtCl6, KH2AsO4, K2PdCl4, KHF2, Cl2CHCO2K, C6H5BF3K, CH3BF3K, C6O6K2, C12H14K8O35S8, KAu(CN)2, KRuO4, NaCl,Na2CO3, Na2SO4, Na2SO3, Na2S2O3, Na2C2O4, Na2HPO4, NaCOOH3, NaHCO3, NaOH, NaBH4, HOC(COONa)(CH2COOH)2, Na3PO4, NaH, NaNO2, CH3(CH2)11OSO3Na, CH3(CH2)11OSO3Na, NaOCH3, NaI, Na2S, NaNO3, NaHSO3, CH3COCOONa, C24H39NaO4, NaBr, NaH2PO4, NaF, C6H5COONa, C6H7NaO6, CH3CH2CH2COONa, Na2S2O5, NaBH3CN, Na2B4O7, Na2SeO3, Na3VO4, NaClO4, Na2[Fe(CN)5NO] · 2H2O, CH3CH2ONa, NaIO4, NaCN, Na2MoO4, HOC6H4COONa, NaClO2, (CH3COO)3BHNa, CH3(CH2)7CH=CH(CH2)7COONa, NaHSO4, Na2SiO3, NaPH2O2, NaSCN, NaClO3, Na2S2O8, Na5P3O10, CH3(CH2)11C6H4SO3Na, NaAlO2, NaNH2, CH3CH2COONa, C26H44NNaO7S, NaIO3, (C6H5)4BNa, Na2WO4, CH3(CH2)14COONa, NaIO4, C6H11NaO7, CH3(CH2)16COONa, NaBrO3, HSCH2COONa, H2C=CHCO2Na, C7H4NNaO3S, NaPF6, CH3(CH2)12COONa, Na2CrO4, NaBF4, C8H15NaO2, CF3COONa, ICH2COONa, NaVO3, NaOCN, CH3(CH2)6COONa, ClCH2COONa, C6H13O3SNa, NaOD, NaClO, KOCOCH(OH)CH(OH)COONa · 4H2O, (CH3)2AsO2Na, NaAsO2, C5H11O3SNa, (C2H5)4BNa, C6H11NHSO3Na, Na2SnO3, NaBD4, CLiN, LiOOCCH3, LiBr, Li2CO3, LiAlH4, LiClO4, LiNO3, [(CH3)2CH]2NLi, LiBH4, Li2SO4, LiF, [(CH3)3Si]2NLi, LiPF6, Li2S, Li2B4O7, LiH, LiNH2, CH3CH(OH)COOLi, LiBF4, (CH3)2NLi, Li3PO4, LiMn2O4, CH3OLi, CH3(CH2)11OSO3Li, CH3CH2OLi, CF3SO3Li, LiBO2, LiAlD4, CH3COCH=C(OLi)CH3, LiNbO3, LiFePO4, (CH3)2CHOLi, Li2TiO3, Li4Ti5O12, CH3COCH2COOLi, C18H35LiO2, LiAlH4, LiMnO2, LiTaO3, LiH2PO4, C8H8LiNO5, LiOCl, (C2H5)2NLi, C6H5COOLi, NH2COOPO3Li2, LiBr, LiD, Li2MoO4, LiBD4, (CH3)3COLi, CF3CO2Li, (C6H11)2NLi, (CH3)3SiOLi, LiAlH[OC(CH3)3]3, HOC(COOLi)(CH2COOLi)2, CH3COOP(O)(OK)(OLi), LiO2CCH2C(OH)(CO2Li)CH2CO2Li, LiAlH[OC(CH3)3]3, C6H5C=CLi, Li2Mn3NiO8, (CH3)3SiC=CLi, Li2WO4, C10H15Li, Li2ZrO3, HOC6H4CO2Li, CH3(CH2)14COOLi, ICH2COOLi, Li2Mn3NiO8, C26H43LiO9, LiCoO2, Li4Ti5O12, C9H18LiN, C3H5LiO3, C7H3I2LiO3, C26H43LiO9, (C6H5)2PLi, CH3CH(OH)CO2Li, Li2Si5O11, LiCoPO4, C3H4LiNO2, HCOOLi, Li2PdCl4, C5H11LiO, C40H32BLiN4O4, (C6H5)4BLi·3CH3O(CH2CH2)OCH3, C6H5OLi, C12H28AlLiO, Li2MnCl, LiCHO, CHAlLiO, LiAlCl4, C2H9BLiN, LiCl, 또는 LiOH 중에서 적어도 어느 하나를 포함할 수 있다.
일 실시 예에 따르면, 상기 베이스 소스는 용액 공정을 통해 상기 지지 기판(100) 상에 코팅될 수 있다. 예를 들어, 상기 베이스 소스는 드롭 캐스팅(drop-casting), 스핀 코팅(spin-coating), 스프레이 코팅(spray coating), 또는 랑뮤어 블러젯(Langmuir blodgette) 등의 방법으로 상기 지지 기판(100) 상에 코팅될 수 있다. 이에 따라, 상기 희생막(200)의 상부면은 실질적으로(substantially) 평평(flat)할 수 있다.
상기 희생막(200) 상에 베이스 기판(base substrate, 300)이 형성될 수 있다(S130). 일 실시 예에 따르면, 상기 베이스 기판(300)은 플렉시블 할 수 있다. 상기 베이스 기판(300)은 상기 지지 기판(100) 보다 더욱 플렉시블 할 수 있다. 예를 들어, 상기 베이스 기판(300)은 플라스틱 기판일 수 있다. 구체적으로, 상기 베이스 기판(300)은 폴리이미드(polyimide) 기판, 또는 폴리디메틸실록산(polydimethylsiloxane, PDMS) 기판일 수 있다. 이와는 달리, 상기 베이스 기판(300)은, 반도체 기판, 유리 기판, 또는 금속 기판일 수 있다.
일 실시 예에 따르면, 상기 베이스 기판(300)은 상기 희생막(200) 상에 제공된 용액이 경화되어 생성될 수 있다. 이에 따라, 상기 베이스 기판(300)의 표면 조도가 최소화될 수 있다.
상기 베이스 기판(300) 상에 소자 구성층(device element layer, 400)이 형성될 수 있다. 상기 소자 구성층(400)은 다양한 소자 요소들을 포함할 수 있다. 일 실시 예에 따르면, 상기 소자 구성층(400)은 박막 트랜지스터 및 광학층(예를 들어, 액정층, 또는 발광층 등)을 포함할 수 있다. 이와는 달리, 다른 실시 예에 따르면, 상기 소자 구성층(400)은, 메모리 소자, 다이오드, 광전 변환 소자, 태양 전지 소자, 논리 소자 등 다양한 전자 소자들을 포함할 수 있다.
이 경우, 상술된 바와 같이 상기 베이스 기판(300)의 표면 조도가 최소화됨에 따라, 상기 베이스 기판(300) 상에 형성되는 상기 소자 구성층(400) 내에 포함된 다양한 전자 소자들의 신뢰성이 향상될 수 있다.
상기 베이스 기판(300) 및 상기 소자 구성층(400)이 형성된 이후, 상기 희생막(200)에 광이 조사될 수 있다. 이에 따라, 상기 희생막(200)이 분해되어 상기 지지 기판(100)으로부터 상기 베이스 기판(300)이 분리될 수 있다(S140). 일 실시 예에 따르면, 상기 희생막(200)에 조사되는 광은 IPL(Intense Pulsed Light) 또는 UV(Ultra Violet) 중 어느 하나를 포함할 수 있다.
일 실시 예에 따르면, 상기 희생막(200)에 조사되는 상기 광의 세기를 제어하여, 상기 지지 기판(100) 및 상기 베이스 기판(300) 사이의 분리 효율을 향상시킬 수 있다. 예를 들어, 상기 광이 IPL을 포함하는 경우, 상기 희생막에 조사되는 상기 광의 세기는 450 V 초과 650 V 미만으로 제어될 수 있다. 이 경우, 상기 지지 기판(100) 및 상기 베이스 기판(300) 사이의 분리 효율이 향상될 수 있다. 상술된 바와 달리, 상기 희생막(200)에 조사되는 상기 광의 세기가 450 V 이하인 경우, 너무 낮은 광으로 인하여 상기 희생막의 분해가 발생되지 않아, 상기 지지 기판(100)으로부터 상기 베이스 기판(300)이 분리되지 않을 수 있다. 반면, 상기 희생막(200)에 조사되는 상기 광의 세기가 650V 이상인 경우, 상기 베이스 기판(300)이 열화되는 문제점이 발생될 수 있다.
상술된 본 발명의 제1 실시 예와 달리, 레이저를 조사하거나, 또는 가스 폭발을 유도하여, 지지 기판과 베이스 기판 사이의 희생막을 제거하는 경우, 지지 기판 상에 잔유물이 남아 지지 기판의 재활용이 용이하지 않으며, 레이저 또는 가스 폭발에 의해 발생되는 열에 의해 베이스 기판 및/또는 소자 구성층이 열화되는 문제가 있으며, 대면적화가 용이하지 않은 문제점이 있다.
하지만, 본 발명의 제1 실시 예에 따른 기판 탈착 방법은, 상기 지지 기판(100)을 준비하는 단계, 상기 지지 기판(100) 상에 그래핀 산화물을 포함하는 탈착제 및 2차원 티타늄 산화물 포함하는 탈착 조절제를 포함하는 베이스 소스를 제공하여 상기 희생막(200)을 형성하는 단계, 상기 희생막(200) 상에 상기 베이스 기판(300)을 형성하는 단계, 및 상기 희생막(200)에 광을 조사하여 상기 희생막(200)을 분해시켜, 상기 지지 기판(100)으로부터 상기 베이스 기판(300)을 분리시키는 단계를 포함할 수 있다. 이에 따라, 상기 지지 기판(100)으로부터 상기 베이스 기판(300)이 깨끗하게 분리되어, 상기 지지 기판(100)이 용이하게 재활용될 수 있다.
또한, 상기 광이 IPL(Intense Pulsed Light)를 포함하는 경우, 상기 희생막(200)에 조사되는 상기 광의 세기를 450 V 초과 650V 미만으로 제어할 수 있다. 이에 따라, 상기 지지 기판(100)으로부터 상기 베이스 기판(300)이 용이하게 분리될 수 있다.
이상, 본 발명의 제1 실시 예에 따른 기판 탈착 방법이 설명되었다. 이하, 본 발명의 제2 실시 예에 따른 기판 탈착 방법이 설명된다.
도 5는 본 발명의 제2 실시 예에 따른 기판 탈착 방법을 설명하는 순서도이고, 도 6 내지 도 9는 본 발명의 제2 실시 예에 따른 기판 탈착 공정을 나타내는 도면이다.
도 5 내지 도 9를 참조하면, 지지 기판(support substrate, 100)이 준비된다(S210). 일 실시 예에 따르면, 상기 지지 기판(100)은 유리 기판일 수 있다. 이와는 달리, 다른 실시 예에 따르면, 상기 지지 기판(100)은 유연하지 않은(inflexible) 기판일 수 있다. 이와는 달리, 다른 실시 예에 따르면, 상기 지지 기판(100)은 유연한(flexible) 기판일 수 있다.
상기 지지 기판(100) 상에 베이스 소스를 제공하여, 희생막(200)이 형성될 수 있다(S220). 일 실시 예에 따르면, 상기 베이스 소스는, 그래핀 산화물을 포함하는 탈착제를 포함할 수 있다. 일 실시 예에 따르면, 상기 베이스 소스는 용액 공정을 통해 상기 지지 기판(100) 상에 코팅될 수 있다. 예를 들어, 상기 베이스 소스는 드롭 캐스팅(drop-casting), 스핀 코팅(spin-coating), 스프레이 코팅(spray coating), 또는 랑뮤어 블러젯(Langmuir blodgette) 등의 방법으로 상기 지지 기판(100) 상에 코팅될 수 있다. 이에 따라, 상기 희생막(200)의 상부면은 실질적으로(substantially) 평평(flat)할 수 있다
상기 희생막(200) 상에 베이스 기판(base substrate, 300)이 형성될 수 있다(S230). 일 실시 예에 따르면, 상기 베이스 기판(300)은 플렉시블 할 수 있다. 상기 베이스 기판(300)은 상기 지지 기판(100) 보다 더욱 플렉시블 할 수 있다. 예를 들어, 상기 베이스 기판(300)은 플라스틱 기판일 수 있다. 구체적으로, 상기 베이스 기판(300)은 폴리이미드(polyimide) 기판, 또는 폴리디메틸실록산(polydimethylsiloxane, PDMS) 기판일 수 있다. 이와는 달리, 상기 베이스 기판(300)은, 반도체 기판, 유리 기판, 또는 금속 기판일 수 있다.
일 실시 예에 따르면, 상기 베이스 기판(300)은 상기 희생막(200) 상에 제공된 용액이 경화되어 생성될 수 있다. 이에 따라, 상기 베이스 기판(300)의 표면 조도가 최소화될 수 있다.
상기 베이스 기판(300) 상에 소자 구성층(device element layer, 400)이 형성될 수 있다. 상기 소자 구성층(400)은 다양한 소자 요소들을 포함할 수 있다. 일 실시 예에 따르면, 상기 소자 구성층(400)은 박막 트랜지스터 및 광학층(예를 들어, 액정층, 또는 발광층 등)을 포함할 수 있다. 이와는 달리, 다른 실시 예에 따르면, 상기 소자 구성층(400)은, 메모리 소자, 다이오드, 광전 변환 소자, 태양 전지 소자, 논리 소자 등 다양한 전자 소자들을 포함할 수 있다.
구체적인 예를 들어, 상기 소자 구성층(400)이 트랜지스터를 포함하는 경우, 도 7에 도시된 바와 같이, 상기 소자 구성층(400)은 상기 베이스 기판(300) 상에 배치되는 버퍼층(buffer layer, 410), 상기 버퍼층(410) 상에 서로 이격되어 배치되는 소스 전극(S) 및 드레인 전극(D), 상기 버퍼층(410) 상에 배치되되 일측이 상기 소스 전극(S)의 적어도 일부와 접촉되고 타측이 상기 드레인 전극(D)의 적어도 일부와 접촉되는 활성층(active layer, 420), 상기 버퍼층(410) 상에 배치되되 상기 소스 전극(S), 상기 드레인 전극(D), 및 상기 활성층(420)을 덮는 게이트 절연막(430), 및 상기 게이트 절연막(430) 상에 배치되는 게이트 전극(440)으로 구성될 수 있다. 이 경우, 상기 버퍼층(410) 및 상기 게이트 절연막(430)은 Al2O3를 포함하고, 상기 소스 전극(S), 상기 드레인 전극(D), 및 상기 게이트 전극(440)은 ITO를 포함하고, 상기 활성층(420)은 IGZO를 포함할 수 있다.
상기 베이스 기판(300) 및 상기 소자 구성층(400)이 형성된 이후, 상기 희생막(200)에 용액(500)이 제공될 수 있다(S240). 일 실시 예에 따르면, 상기 지지 기판(100), 상기 희생막(200), 상기 베이스 기판(300), 및 상기 소자 구성층(400)이 형성된 구조체를 상기 용액(500) 내에 침지시키는 방법으로, 상기 희생막(200)에 상기 용액(500)이 제공될 수 있다. 예를 들어, 상기 용액(500)은 물(H2O) 또는 과산화수소(H2O2) 중 어느 하나를 포함할 수 있다.
상술된 바와 같이, 상기 희생막(200)에 상기 용액(500)이 제공되는 경우, 상기 지지 기판(100) 및 상기 베이스 기판(300) 사이의 접착력이 감소될 수 있다. 또한, 상기 용액(500)에 의하여 상기 베이스 기판(300) 상에 형성되는 상기 소자 구성층(예를 들어, 트랜지스터)의 전기적 특성이 향상될 수 있다. 보다 구체적으로, 상기 지지 기판(100), 상기 희생막(200), 상기 베이스 기판(300), 및 상기 소자 구성층(400)이 형성된 구조체가 상기 용액(500) 내에 침지됨에 따라, 상기 소자 구성층(400)에도 상기 용액(500)이 제공될 수 있다. 이 경우, 상기 용액(500)은 상기 소자 구성층(400)이 포함하는 활성층(420)을 산화시킬 수 있다. 이에 따라, 상기 소자 구성층(예를 들어, 트랜지스터)의 이동도(mobility) 및 온/오프 비율(Ion/Ioff) 등의 전기적 특성이 향상될 수 있다.
상기 희생막(200)에 상기 용액(500)이 제공된 이후, 상기 희생막(200)은 건식 분해될 수 있다. 이에 따라, 상기 지지 기판(100)으로부터 상기 베이스 기판(300)이 분리될 수 있다(S250). 일 실시 예에 따르면, 상기 희생막(200)은 열처리되어 분해될 수 있다. 구체적으로, 상기 희생막(200)은 핫 플레이트(Hot plate)를 통해 분해될 수 있다. 다른 실시 예에 따르면, 상기 희생막(200)은 광조사되어 분해될 수 있다. 구체적으로, 상기 희생막(200)에 UV가 조사되어 분해될 수 있다. 상술된 바와 같이, 상기 희생막(200)이 분해되기 이전, 상기 용액(500)에 의하여 상기 지지 기판(100)과 상기 베이스 기판(300) 사이의 접착력이 감소됨에 따라, 상기 지지 기판(100) 및 상기 베이스 기판(300) 사이의 분리 효율이 향상될 수 있다.
본 발명의 제2 실시 예에 따른 기판 탈착 방법은, 상기 지지 기판(100)을 준비하는 단계, 상기 지지 기판(100) 상에 그래핀 산화물을 포함하는 상기 베이스 소스를 제공하여 상기 희생막(200)을 형성하는 단계, 상기 희생막(200) 상에 상기 베이스 기판(300)을 형성하는 단계, 상기 베이스 기판(300) 상에 상기 소자 구성층(400)을 형성하는 단계, 상기 희생막(200)에 용액을 제공하여, 상기 지지 기판(100) 및 상기 베이스 기판(300) 사이의 접착력을 감소시키는 단계, 및 상기 희생막(200)을 건식 분해시켜, 상기 지지 기판(100)으로부터 상기 베이스 기판(300)을 분리시키는 단계를 포함할 수 있다. 이에 따라, 상기 지지 기판(100) 및 상기 베이스 기판(300) 사이의 분리 효율이 향상될 수 있다. 또한, 상기 지지 기판(100) 및 상기 베이스 기판(300)을 분리시킴과 함께 상기 베이스 기판(300) 상에 형성된 상기 소자 구성층(400)의 전기적 특성을 향상시킬 수 있다.
이상, 본 발명의 실시 예들에 따른 기판 탈착 방법이 설명되었다. 이하, 본 발명의 변형 예에 따른 기판 탈착 방법이 설명된다.
본 발명의 변형 예에 따른 기판 탈착 방법은, 지지 기판을 준비하는 단계, 상기 지지 기판 상에 그래핀 산화물을 포함하는 베이스 소스를 제공하여 희생막을 형성하는 단계, 상기 희생막 상에 베이스 기판을 형성하는 단계, 상기 희생막에 용액을 제공한 후 제1 광을 조사하여 상기 지지 기판 및 상기 베이스 기판 사이의 접착력을 향상시키는 단계, 상기 베이스 기판 상에 소자 구성층을 형성하는 단계, 상기 희생막에 용액을 제공한 후 상기 제1 광 보다 파장이 짧은 제2 광을 조사하여 상기 지지 기판으로부터 상기 베이스 기판을 분리시키는 단계를 포함할 수 있다.
상기 지지 기판 준비 단계, 상기 희생막 형성 단계, 및 상기 베이스 기판 형성 단계는, 도 1 내지 도 4를 참조하여 설명된 상기 제1 실시 예에 따른 기판 탈착 방법이 포함하는 상기 지지 기판 준비 단계(S110), 상기 희생막 형성 단계(S120), 및 상기 베이스 기판 형성 단계(S130)와 같을 수 있다. 이에 따라, 구체적인 설명은 생략된다.
상기 베이스 기판이 형성된 이후, 상기 희생막에 용액이 제공되고 제1 광이 조사될 수 있다. 예를 들어, 상기 용액은 물(H2O) 또는 과산화수소(H2O2) 중 어느 하나를 포함할 수 있다. 예를 들어, 상기 제1 광은 IPL(Intense Pulsed Light)일 수 있다. 이 경우, 상기 지지 기판 및 상기 베이스 기판 사이의 접착력이 향상될 수 있다.
상기 지지 기판 및 상기 베이스 기판 사이의 접착력이 향상된 이후, 상기 베이스 기판 상에 소자 구성층이 형성될 수 있다. 상기 소자 구성층은 다양한 소자 요소들을 포함할 수 있다. 일 실시 예에 따르면, 상기 소자 구성층은 박막 트랜지스터 및 광학층(예를 들어, 액정층, 또는 발광층 등)을 포함할 수 있다. 이와는 달리, 다른 실시 예에 따르면, 상기 소자 구성층은, 메모리 소자, 다이오드, 광전 변환 소자, 태양 전지 소자, 논리 소자 등 다양한 전자 소자들을 포함할 수 있다. 상술된 바와 같이, 상기 지지 기판 및 상기 베이스 기판 사이의 접착력이 향상됨에 따라, 상기 소자 구성층 내에 포함된 다양한 전자 소자들의 신뢰성이 향상될 수 있다.
상기 소자 구성층이 형성된 이후, 상기 희생막에 용액이 제공되고 제2 광이 조사될 수 있다. 일 실시 예에 따르면, 상기 제2 광은 상기 제1 광보다 파장이 짧을 수 있다. 예를 들어, 상기 제2 광은 UV(Ultra Violet)일 수 있다. 예를 들어, 상기 용액은, 물(H2O) 또는 과산화수소(H2O2) 중 어느 하나를 포함할 수 있다. 이 경우, 상기 지지 기판 및 상기 베이스 기판 사이의 접착력이 감소되어, 상기 지지 기판으로부터 상기 베이스 기판이 용이하게 분리될 수 있다.
즉, 본 발명의 변형 예에 따른 기판 탈착 방법은, 희생막을 H2O에 침지시킨 후 IPL을 조사하여 지지 기판과 베이스 기판 사이의 접착력을 증가시킨 후 소자 구성층을 형성하고, 희생막을 H2O에 침지시킨 후 UV를 조사하여 지지 기판으로부터 베이스 기판을 분리시킬 수 있다.
이상, 본 발명의 실시 예 및 변형 예에 따른 기판 탈착 방법과 전자 소자의 제조 방법이 설명되었다 .이하, 본 발명의 실시 예에 따른 기판 탈착 방법 및 전사 소자 제조 방법의 구체적인 실험 예 및 특성 평가 결과가 설명된다.
도 10은 본 발명의 실시 예에 따른 베이스 소스의 코팅을 확인하는 사진이다.
도 10의 (a)를 참조하면 TiOx를 포함하는 베이스 소스를 유리 기판 상에 코팅한 후 사진 촬영하여 나타내었고, 도 10의 (b)를 참조하면 TiOx 및 GO(Graphene oxide)를 포함하는 베이스 소스를 유리 기판 상에 코팅한 후 사진 촬영하여 나타내었다. 도 10의 (a) 및 도 10의 (b)에서 확인할 수 있듯이, TiOx를 포함하는 베이스 소스뿐만 아니라 TiOx 및 GO를 포함하는 베이스 소스 모두 유리 기판 상에 용이하게 코팅된 것을 확인할 수 있었다.
도 11은 IPL을 통한 기판의 탈착을 확인하는 사진이다.
도 11의 (a) 및 (b)를 참조하면, 유리 기판 상에 TiOx 및 GO를 포함하는 베이스 소스를 코팅하여 희생막을 형성하고, 희생막 상에 PI 기판을 형성하였다. 이후, 희생막에 IPL(Intense Pulsed Light)를 조사하여 유리 기판과 PI 기판을 분리시켰다. 도 11의 (a)는 IPL 인가 과정을 촬영한 사진이고, 도 11의 (b)는 유리 기판과 PI 기판이 분리된 상태를 촬영한 사진이다. 도 11에서 확인할 수 있듯이, TiOx 및 GO를 포함하는 베이스 소스로 형성된 희생막은 IPL을 통하여 분해되고, 이에 따라 유리 기판 및 PI 기판이 용이하게 분리될 수 있음을 확인할 수 있었다.
도 12는 UV를 통한 기판의 탈착을 확인하는 사진이다.
도 12의 (a) 내지 (c)를 참조하면, 유리 기판 상에 TiOx를 포함하는 베이스 소스를 코팅하여 희생막을 형성하고, 희생막 상에 PI 기판을 형성하였다. 이후, 희생막에 UV를 조사하고, UV 조사 전후의 Peel Strength를 측정하여 나타내었다. 도 12의 (a)는 UV 인가 전을 촬영한 사진이고, 도 12의 (b)는 UV 촬영 상태를 촬영한 사진이고, 도 12의 (c)는 UV 인가 후를 촬영한 사진이다. 측정 결과는 아래의 <표 1>을 통해 정리된다.
구분 Peel Strength (N/cm)
UV 인가 전 3.6±0.56
UV 인가 후 1.8±0.49
도 12 및 <표 1>을 통해 확인할 수 있듯이, UV 인가에 따라 Peel Strength가 현저하게 감소된 것을 확인할 수 있었다. 결과적으로, 희생막은 UV를 통하여 분해되고, 유리 기판 및 PI 기판이 용이하게 분리될 수 있음을 확인할 수 있었다.
도 13은 기판 탈착 전 희생막에 제공되는 용액의 영향을 확인하는 사진이다.
도 13의 (a)를 참조하면, 유리 기판 상에 GO를 포함하는 베이스 소스 및 GO와 CoOx를 포함하는 베이스 소스를 코팅하여 희생막을 형성하고, 희생막 상에 PI 기판을 형성하였다. 이후, 제조된 구조체를 25℃의 온도를 갖는 H2O 용액 내에 1분 동안 침지 시킨 후 IPL을 조사하고, IPL 조사 전후의 Peel Strength를 측정하여 나타내었다. 측정 결과는 아래의 <표 2>를 통해 정리된다.
Peel Strength (N/cm)
PI/GO PI/GO/CoOx
IPL 인가 전 2.0 2.0
IPL 인가 후 3.27 2.23
도 13의 (a) 및 <표 2>를 통해 확인할 수 있듯이, UV 인가에 따라 Peel Strength가 증가된 것을 확인할 수 있었다. 결과적으로, GO를 포함하는 희생막에 H2O를 제공한 후 IPL을 조사하는 경우, 유리 기판 및 PI 기판 사이의 접착력이 향상되는 것을 알 수 있었다.
도 13의 (b)를 참조하면, 유리 기판 상에 GO를 포함하는 베이스 소스 및 GO와 CoOx를 포함하는 베이스 소스를 코팅하여 희생막을 형성하고, 희생막 상에 PI 기판을 형성하였다. 이후, 제조된 구조체를 25℃의 온도를 갖는 H2O 용액 내에 2분 동안 침지 시킨 후 160℃의 온도를 갖는 Hot plate에서 4분 동안 열처리하고, 열처리 전후의 Peel Strength를 측정하여 나타내었다. 측정 결과는 아래의 <표 3>을 통해 정리된다.
Peel Strength (N/cm)
PI/GO PI/GO/CoOx
열처리 전 2.0 2.0
열처리 후 0.95 1.46
도 13의 (b) 및 <표 3>을 통해 확인할 수 있듯이, 열처리에 따라 Peel Strength가 현저하게 감소된 것을 확인할 수 있었다. 결과적으로, GO를 포함하는 희생막에 H2O를 제공한 후 열처리하는 경우, 유리 기판 및 PI 기판 사이의 접착력이 감소되어 용이하게 분리될 수 있음을 알 수 있었다.
도 13의 (c)를 참조하면, 유리 기판 상에 GO를 포함하는 베이스 소스 및 GO와 CoOx를 포함하는 베이스 소스를 코팅하여 희생막을 형성하고, 희생막 상에 PI 기판을 형성하였다. 이후, 제조된 구조체를 25℃의 온도를 갖는 H2O 용액 내에 1분 동안 침지 시킨 후 UV를 조사하였다. 도 13의 (c)에서 확인할 수 있듯이, GO를 포함하는 희생막에 H2O를 제공한 후 열처리하는 경우, 유리 기판으로부터 PI 기판이 용이하게 분리될 수 있음을 확인할 수 있었다.
도 14는 IPL 세기에 따른 기판 탈착을 비교하는 그래프이다.
도 14의 (a) 및 (b)를 참조하면, 유리 기판 상에 TiOx 및 GO를 포함하는 베이스 소스를 코팅하여 희생막을 형성하고, 희생막 상에 PI 기판을 형성하였다. 이후, 희생막에 IPL(Intense Pulsed Light)를 조사하여 유리 기판과 PI 기판을 분리시켰다. 도 14의 (a)는 조사되는 IPL의 세기(V)에 따른 Peel Strength(N/cm)의 변화를 나타내는 그래프이고, 도 14의 (b)는 650V 세기의 IPL이 조사된 경우 PI 기판의 특성 변화 및 550V 세기의 IPL이 조사된 경우 PI 기판의 특성 변화를 나타내는 그래프이다. 도 14의 (b) 결과는 아래의 <표 4>를 통해 정리된다.
Tensile Strength (MPa) Tensile Modulus (GPa)
IPL 인가 전 79.72±3.5 1.40±0.2
650V IPL 인가 후 20.93±2.3 1.30±0.1
550V IPL 인가 후 68.14±4.2 1.45±0.1
도 14의 (a)에서 확인할 수 있듯이, 인가되는 IPL의 세기가 증가함에 따라 Peel Strength는 지속적으로 감소하는 것을 확인할 수 있었다. 하지만, 도 14의 (b) 및 <표 4>에서 확인할 수 있듯이, 650V 세기의 IPL이 인가되는 경우 PI 기판이 열화되어, Tensile Strength가 현저하게 감소되는 것을 확인할 수 있었다. 또한, 450V 이하의 IPL 이 인가되는 경우, 유리 기판 및 PI 기판의 분리가 발생되지 않는 것을 확인할 수 있었다. 이에 따라, TiOx 및 GO를 포함하는 베이스 소스를 통해 형성된 희생막을 IPL로 분해하여 유리 기판 및 PI 기판을 분리하는 경우, IPL의 세기가 450V 초과 650V 미만으로 제어되어야 하는 것을 확인할 수 있었다.
도 15 및 도 16은 본 발명의 실시 예에 따른 전자 소자의 제조 방법으로 형성된 트랜지스터의 특성 변화를 나타내는 그래프이다.
도 15의 (a) 및 (b)를 참조하면, 유리 기판 상에 TiOx 및 GO를 포함하는 베이스 소스를 코팅하여 희생막을 형성하고, 희생막 상에 PI 기판을 형성하였다. 이후, PI 기판 상에 트랜지스터를 형성하고, 희생막에 IPL을 조사하여 PI 기판과 유리 기판을 분리시켰다. 도 15의 (a)는 기판이 분리되기 전 트랜지스터의 특성을 측정하여 나타낸 그래프이고, 도 15의 (b)는 기판이 분리된 후 트랜지스터의 특성을 측정하여 나타낸 그래프이다. 도 15의 (a) 및 (b)에 대한 결과는 아래의 <표 5>를 통해 정리된다.
구분 기판 분리 전 기판 분리 후
Vth [V] 0.80 0.78
μsat [cm2/Vs] 8.42 8.92
S.S. [V/decade] 0.22 0.21
Hysteresis [V] 0.08 0.12
ION/IOFF 1.45E+11 2.03+E11
도 15 및 <표 5>에서 확인할 수 있듯이, IPL을 통한 기판 분리 공정에도 불구하고, 트랜지스터의 특성 변화가 거의 없는 것을 확인할 수 있었다. 이에 따라, 본 발명의 실시 예에 따른 기판 탈착 방법은, 전자 소자의 제조공정에 용이하게 적용될 수 있음을 알 수 있다.
도 16의 (a) 및 (b)를 참조하면, 유리 기판 상에 TiOx 및 GO를 포함하는 베이스 소스를 코팅하여 희생막을 형성하고, 희생막 상에 PI 기판을 형성하였다. 이후, PI 기판 상에 트랜지스터를 형성하고, 희생막에 H2O를 제공한 후 UV를 조사하여 PI 기판과 유리 기판을 분리시켰다. 도 16의 (a)는 기판이 분리되기 전 트랜지스터의 특성을 측정하여 나타낸 그래프이고, 도 16의 (b)는 기판이 분리된 후 트랜지스터의 특성을 측정하여 나타낸 그래프이다. 도 16의 (a) 및 (b)에 대한 결과는 아래의 <표 6>을 통해 정리된다.
구분 기판 분리 전 기판 분리 후
Vth [V] 0.21 0.50
μsat [cm2/Vs] 8.23 9.42
S.S. [V/decade] 0.25 0.23
Hysteresis [V] 0.05 0.05
ION/IOFF 9.46E+09 2.21E+10
도 16 및 <표 6>에서 확인할 수 있듯이, H2O가 제공된 후 UV를 통해 기판이 분리된 경우, 트랜지스터의 이동도(μsat) 및 온/오프(ION/IOFF) 특성이 향상된 것을 확인할 수 있었다.
즉, 유리 기판/희생층(TiOx 및 그래핀 산화물)/PI 기판/트랜지스터 구조의 전자 소자를 제조하는 경우, 희생층에 H2O를 제공한 후 UV를 조사하는 방법으로 유리 기판 및 PI 기판을 용이하게 분리시킬 수 있을 뿐만 아니라, H2O의 제공에 따라 트랜지스터의 전기적 특성까지 향상 시킬 수 있음을 알 수 있다.
이상, 본 발명을 바람직한 실시 예를 사용하여 상세히 설명하였으나, 본 발명의 범위는 특정 실시 예에 한정되는 것은 아니며, 첨부된 특허청구범위에 의하여 해석되어야 할 것이다. 또한, 이 기술분야에서 통상의 지식을 습득한 자라면, 본 발명의 범위에서 벗어나지 않으면서도 많은 수정과 변형이 가능함을 이해하여야 할 것이다.
100: 지지 기판
200: 희생층
300: 베이스 기판
400: 소자 구성층
410: 버퍼층
420: 활성층
430: 게이트 절연막
440: 게이트 전극

Claims (9)

  1. 지지 기판(support substrate)를 준비하는 단계;
    상기 지지 기판 상에 유기물을 포함하는 탈착제 및 금속 산화물을 포함하는 탈착 조절제(control agent)를 포함하는 베이스 소스를 제공하여, 희생막을 형성하는 단계;
    상기 희생막 상에 베이스 기판(baste substrate)을 형성하는 단계; 및
    상기 희생막에 광을 조사하여 상기 희생막을 분해시켜, 상기 지지 기판으로부터 상기 베이스 기판을 분리시키는 단계를 포함하는 기판 탈착 방법.
  2. 제1 항에 있어서,
    상기 광은 IPL(Intense Pulsed Light) 또는 UV(Ultra Violet) 중 어느 하나를 포함하고,
    상기 광이 IPL을 포함하는 경우, 상기 희생막에 조사되는 상기 광의 세기는 450V 초과 650V 미만으로 제어되는 것을 포함하는 기판 탈착 방법.
  3. 제1 항에 있어서,
    상기 희생막에 상기 광이 조사되는 경우, 상기 탈착 조절제는 상기 탈착제의 분해 속도를 제어하는 것을 포함하는 기판 탈착 방법.
  4. 제1 항에 있어서,
    상기 유기물을 그래핀 산화물을 포함하고, 상기 금속 산화물은 2차원 티타늄 산화물(2D-TiO2)을 포함하는 기판 탈착 방법.
  5. 제1 항에 있어서,
    상기 베이스 기판은 상기 지지 기판보다 플렉시블(flexible)한 것을 포함하는 기판 탈착 방법.
  6. 지지 기판(support substrate)을 준비하는 단계;
    상기 지지 기판 상에 그래핀 산화물을 포함하는 베이스 소스를 제공하여, 희생막을 형성하는 단계;
    상기 희생막 상에 베이스 기판(base substrate)을 형성하는 단계;
    상기 희생막에 용액을 제공하여, 상기 지지 기판 및 상기 베이스 기판 사이의 접착력을 감소시키는 단계; 및
    상기 희생막을 건식 분해시켜, 상기 지지 기판으로부터 상기 베이스 기판을 분리시키는 단계를 포함하는 기판 탈착 방법.
  7. 제6 항에 있어서,
    상기 용액은, 물(H2O) 또는 과산화수소(H2O2) 중 어느 하나를 포함하는 기판 탈착 방법.
  8. 제6 항에 있어서,
    상기 희생막은 열처리되어 분해되거나 광조사되어 분해되는 것을 포함하는 기판 탈착 방법.
  9. 제6 항에 있어서,
    상기 희생막에 용액을 제공하여 상기 지지 기판 및 상기 베이스 기판 사이의 접착력이 감소되기 전,
    상기 베이스 기판 상에 소자 구성층(device element layer)을 형성하는 단계를 더 포함하는 전자 소자의 제조 방법.
KR1020190173783A 2018-12-31 2019-12-24 기판 탈착 방법 및 전자 소자의 제조 방법 KR102342295B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR1020180173405 2018-12-31
KR20180173325 2018-12-31
KR1020180173325 2018-12-31
KR20180173324 2018-12-31
KR20180173405 2018-12-31
KR1020180173324 2018-12-31

Publications (2)

Publication Number Publication Date
KR20200083266A true KR20200083266A (ko) 2020-07-08
KR102342295B1 KR102342295B1 (ko) 2021-12-22

Family

ID=71601001

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190173783A KR102342295B1 (ko) 2018-12-31 2019-12-24 기판 탈착 방법 및 전자 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR102342295B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024042524A1 (en) 2022-08-23 2024-02-29 Quantum Holdings I.I. Ltd. Photoactive surfaces and systems implementing same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050064883A (ko) 2003-12-24 2005-06-29 삼성전자주식회사 유연한 디스플레이 장치의 제조 방법 및 이에 적용되는캐리어 기판
KR20150123251A (ko) * 2013-02-27 2015-11-03 쓰리엠 이노베이티브 프로퍼티즈 컴파니 포매된 나노구조체의 형성을 위한 적층 전사 필름
JP2015223823A (ja) * 2014-05-30 2015-12-14 東レ株式会社 積層体、積層体の製造方法、及びこれを用いたフレキシブルデバイスの製造方法
KR101580015B1 (ko) * 2013-08-30 2015-12-24 주식회사 엔씰텍 임시 점착/탈착층을 사용하는 플렉시블 정보 표시 소자 제조용 지지 기판, 이의 제조 방법, 그를 이용한 플렉시블 정보 표시 소자 및 그의 제조 방법
WO2016039541A1 (ko) * 2014-09-12 2016-03-17 한양대학교 산학협력단 전자 소자, 및 그 제조 방법
KR20160031649A (ko) * 2014-09-12 2016-03-23 한양대학교 산학협력단 전자 소자, 및 그 제조 방법
KR20160031659A (ko) * 2014-09-12 2016-03-23 한양대학교 산학협력단 전자 소자, 및 그 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050064883A (ko) 2003-12-24 2005-06-29 삼성전자주식회사 유연한 디스플레이 장치의 제조 방법 및 이에 적용되는캐리어 기판
KR20150123251A (ko) * 2013-02-27 2015-11-03 쓰리엠 이노베이티브 프로퍼티즈 컴파니 포매된 나노구조체의 형성을 위한 적층 전사 필름
KR101580015B1 (ko) * 2013-08-30 2015-12-24 주식회사 엔씰텍 임시 점착/탈착층을 사용하는 플렉시블 정보 표시 소자 제조용 지지 기판, 이의 제조 방법, 그를 이용한 플렉시블 정보 표시 소자 및 그의 제조 방법
JP2015223823A (ja) * 2014-05-30 2015-12-14 東レ株式会社 積層体、積層体の製造方法、及びこれを用いたフレキシブルデバイスの製造方法
WO2016039541A1 (ko) * 2014-09-12 2016-03-17 한양대학교 산학협력단 전자 소자, 및 그 제조 방법
KR20160031649A (ko) * 2014-09-12 2016-03-23 한양대학교 산학협력단 전자 소자, 및 그 제조 방법
KR20160031659A (ko) * 2014-09-12 2016-03-23 한양대학교 산학협력단 전자 소자, 및 그 제조 방법

Also Published As

Publication number Publication date
KR102342295B1 (ko) 2021-12-22

Similar Documents

Publication Publication Date Title
Yang et al. Emerging 2D materials produced via electrochemistry
US9790094B2 (en) Porous graphene preparation method
Gong et al. Emerging MXenes for functional memories
EP2787029A1 (en) Transparent conductive film and electric device
US20120161192A1 (en) Nitrogen-doped transparent graphene film and manufacturing method thereof
CN102180462B (zh) 在可控气氛环境中用微波辐照制备改性石墨烯材料的方法
WO2013043120A1 (en) Methods of nondestructively delaminating graphene from a metal substrate
CN102139873A (zh) 在真空或惰性气体环境中用微波辐照制备石墨烯材料的方法
KR102342295B1 (ko) 기판 탈착 방법 및 전자 소자의 제조 방법
CN109378433B (zh) 隔膜及其制备方法，以及电化学电池
US20120220069A1 (en) Method of producing conductive thin film
KR20130112228A (ko) 금속산화물에 의해 전도성이 향상된 그래핀 투명 전도성 필름
CN112694128B (zh) 一种二维过渡金属硫族化合物纳米片褶皱应变的调控方法
CN104150470A (zh) 一种制备石墨烯的金属-溶液还原法
Li et al. Electric field driven exfoliation of MoS2
US20180127276A1 (en) Method for preparing three-dimensional graphene structure and energy storage device
CN102602916A (zh) 一种大面积石墨烯薄膜的异地应用方法
KR20130081545A (ko) 그래핀 제조 방법
Liu et al. New insights into planar defects in layered α-MoO3 crystals
US9920439B2 (en) Water splitting method
KR101714837B1 (ko) 전자 소자, 및 그 제조 방법
Pandit et al. Reciprocated electrochemical and DFT investigations of iron selenide: mechanically bendable solid-state symmetric supercapacitor
CN107988615A (zh) 一种氮化碳修饰ZnO/CdS光阳极材料的制备及应用
Ueno et al. Chemical bath precipitation of CdSe particles for use in a photoelectrochemical cell
Dobrzański et al. Graphene oxide film as semi-transparent counter electrode for dye-sensitized solar cell

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right