KR20200083092A - 소형화가 가능한 파워 앰프 모듈 패키지 - Google Patents

소형화가 가능한 파워 앰프 모듈 패키지 Download PDF

Info

Publication number
KR20200083092A
KR20200083092A KR1020190018388A KR20190018388A KR20200083092A KR 20200083092 A KR20200083092 A KR 20200083092A KR 1020190018388 A KR1020190018388 A KR 1020190018388A KR 20190018388 A KR20190018388 A KR 20190018388A KR 20200083092 A KR20200083092 A KR 20200083092A
Authority
KR
South Korea
Prior art keywords
output
power amplifier
input
module package
amplifier module
Prior art date
Application number
KR1020190018388A
Other languages
English (en)
Other versions
KR102243628B1 (ko
Inventor
이경학
고인창
최운성
Original Assignee
주식회사 워프솔루션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 워프솔루션 filed Critical 주식회사 워프솔루션
Publication of KR20200083092A publication Critical patent/KR20200083092A/ko
Application granted granted Critical
Publication of KR102243628B1 publication Critical patent/KR102243628B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Amplifiers (AREA)

Abstract

소형화가 가능한 파워 앰프(power amplifier) 모듈 패키지가 개시된다. 일 실시예에 따르면, 파워 앰프 모듈 패키지는, 상기 파워 앰프 모듈 패키지에 결합될 칩이 실장되는 공간을 포함하는 하우징; 및 상기 파워 앰프 모듈 패키지의 입력단과 출력단에 각각 형성된 채 임피던스 매칭을 수행하는 입력 패턴과 출력 패턴을 포함하고, 상기 입력 패턴의 일부분 및 상기 출력 패턴의 일부분 각각은, 상기 파워 앰프 모듈 패키지를 외부 장치와 전기적으로 연결시키는 리드선의 기능을 수행하도록 상기 하우징 외부로 돌출되며 형성되는 것을 특징으로 한다.

Description

소형화가 가능한 파워 앰프 모듈 패키지{POWER AMPLIFIER MODULE PACKAGE DECREASABLE SIZE}
아래의 실시예들은 파워 앰프(power amplifier) 모듈 패키지에 관한 것으로, 보다 구체적으로 칩의 임피던스 매칭을 패키지 베이스의 패턴을 이용해 간략화 및 소형화하는 파워 앰프 모듈 패키지에 대한 기술이다.
기존의 파워 앰프 모듈 패키지는, 칩과 전기적으로 연결되는 입력 패턴과 출력 패턴, 입력 패턴과 출력 패턴이 실장되는 공간을 포함하는 하우징 및 입력 패턴과 출력 패턴을 외부 장치와 전기적으로 연결시키는 리드선을 포함하는 구조를 갖는다.
이러한 구조의 기존 파워 앰프 모듈 패키지는, 리드선과 입력/출력 패턴이 별도로 구현되기 때문에, 소형화가 힘든 단점이 있다. 또한, 기존 파워 앰프 모듈 패키지는 입력 패턴 및 출력 패턴 각각에서 커패시턴스를 제어하는 영역과 인덕턴스를 제어하는 영역을 따로 구분하고 있지 않기 때문에, 패터닝 공정에서 영역 별 간섭이 발생될 수 있는 문제점과, 상기 문제점을 해결하기 위해서 영역 별 간섭을 줄이고자 패터닝 공정을 여러 번에 걸쳐 수행해야 하는 단점을 갖는다.
이에, 상기 단점들 및 문제점을 해결한 기술이 제안될 필요가 있다.
일 실시예들은 입력 패턴의 일부분 및 출력 패턴의 일부분 각각이 리드선의 기능을 수행하도록 하우징의 외부로 돌출되며 형성됨으로써, 전체적으로 소형화가 가능한 파워 앰프 모듈 패키지를 제공한다.
또한, 일 실시예들은 입력 패턴 및 출력 패턴 각각이 커패시턴스를 제어하는 영역 및 인덕턴스를 제어하는 영역을 독립적으로 구분하여 갖도록 함으로써, 패터닝 공정에서 발생되는 영역별 간섭을 방지하며, 입력 패턴 및 출력 패턴 자체의 소형화를 도모하는 동시에 패터닝 공정을 단일 공정으로 수행하여 공정 복잡도를 낮추는 파워 앰프 모듈 패키지를 제공한다.
일 실시예에 따르면, 소형화가 가능한 파워 앰프(power amplifier) 모듈 패키지는, 상기 파워 앰프 모듈 패키지에 결합될 칩이 실장되는 공간을 포함하는 하우징; 및 상기 파워 앰프 모듈 패키지의 입력단과 출력단에 각각 형성된 채 임피던스 매칭을 수행하는 입력 패턴과 출력 패턴을 포함하고, 상기 입력 패턴의 일부분 및 상기 출력 패턴의 일부분 각각은, 상기 파워 앰프 모듈 패키지를 외부 장치와 전기적으로 연결시키는 리드선의 기능을 수행하도록 상기 하우징 외부로 돌출되며 형성되는 것을 특징으로 한다.
일측에 따르면, 상기 입력 패턴은, 상기 출력 패턴보다 10% 이상 넓은 영역을 갖는 것을 특징으로 할 수 있다.
다른 일측에 따르면, 상기 입력 패턴은, 제1 입력 커패시턴스 제어 영역; 입력 인덕턴스 제어 영역; 및 제2 입력 커패시턴스 제어 영역을 포함하고, 상기 출력 패턴은, 제1 출력 커패시턴스 제어 영역; 출력 인덕턴스 제어 영역; 커플링 영역; 및 제2 출력 커패시턴스 제어 영역을 포함하는 것을 특징으로 할 수 있다.
또 다른 일측에 따르면, 상기 제1 입력 커패시턴스 제어 영역 및 상기 제2 입력 커패시턴스 제어 영역 각각은, 유효 면적을 조절하여 신호의 주파수 대역을 제어하고, 상기 입력 인덕턴스 제어 영역은, 상기 제1 입력 커패시턴스 제어 영역과 상기 제2 입력 커패시턴스 제어 영역 사이를 연결하는 브릿지들 및 상기 브릿지들에 의해 형성되는 홈으로 구성된 채, 상기 홈의 크기를 조절하여 인덕턴스를 제어하며, 메인 임피던스를 제어하는 것을 특징으로 할 수 있다.
또 다른 일측에 따르면, 상기 제1 입력 커패시턴스 제어 영역의 일부분이, 상기 리드선의 기능을 수행하도록 상기 하우징의 외부로 돌출되며 형성되는 것을 특징으로 할 수 있다.
또 다른 일측에 따르면, 상기 제1 출력 커패시턴스 제어 영역 및 상기 제2 출력 커패시턴스 제어 영역 각각은, 유효 면적을 조절하여 신호의 주파수 대역을 제어하고, 상기 출력 인덕턴스 제어 영역은, 상기 제1 출력 커패시턴스 제어 영역과 상기 커플링 영역 사이를 연결하는 제1 브릿지들 및 상기 제1 브릿지들에 의해 형성되는 홈으로 구성된 채, 상기 홈의 크기를 조절하여 인덕턴스를 제어하며, 상기 커플링 영역은, 상기 출력 인덕턴스 제어 영역과 상기 제2 출력 커패시턴스 제어 영역 사이를 연결하는 제2 브릿지로 구성된 채, 상기 제2 브릿지의 면적을 조절하여 상기 출력 인덕턴스 제어 영역과 상기 제2 출력 커패시턴스 제어 영역 사이의 커플링 정도를 제어하는 것을 특징으로 할 수 있다.
또 다른 일측에 따르면, 상기 제2 출력 커패시턴스 제어 영역의 일부분이, 상기 리드선의 기능을 수행하도록 상기 하우징의 외부로 돌출되며 형성되는 것을 특징으로 할 수 있다.
또 다른 일측에 따르면, 상기 입력 패턴 및 상기 출력 패턴은, 단일 공정을 통해 한번에 형성되는 것을 특징으로 할 수 있다.
일 실시예에 따르면, 소형화가 가능한 파워 앰프(power amplifier) 모듈 패키지는, 상기 파워 앰프 모듈 패키지에 결합될 칩이 실장되는 공간을 포함하는 우징; 및 상기 파워 앰프 모듈 패키지의 입력단과 출력단에 각각 형성된 채 임피던스 매칭을 수행하는 입력 패턴과 출력 패턴을 포함하고, 상기 입력 패턴 및 상기 출력 패턴 각각은, 커패시턴스를 제어하는 영역 및 인덕턴스를 제어하는 영역을 독립적으로 구분하여 갖는 것을 특징으로 한다.
일측에 따르면, 상기 입력 패턴의 일부분 및 상기 출력 패턴의 일부분 각각은, 상기 파워 앰프 모듈 패키지를 외부 장치와 전기적으로 연결시키는 리드선의 기능을 수행하도록 상기 하우징 외부로 돌출되며 형성되는 것을 특징으로 할 수 있다.
다른 일측에 따르면, 상기 입력 패턴은, 상기 출력 패턴보다 10% 이상 넓은 영역을 갖는 것을 특징으로 할 수 있다.
또 다른 일측에 따르면, 상기 입력 패턴 및 상기 출력 패턴은, 단일 공정을 통해 한번에 형성되는 것을 특징으로 할 수 있다.
일 실시예들은 입력 패턴의 일부분 및 출력 패턴의 일부분 각각이 리드선의 기능을 수행하도록 하우징의 외부로 돌출되며 형성됨으로써, 전체적으로 소형화가 가능한 파워 앰프 모듈 패키지를 제공할 수 있다.
또한, 일 실시예들은 입력 패턴 및 출력 패턴 각각이 커패시턴스를 제어하는 영역 및 인덕턴스를 제어하는 영역을 독립적으로 구분하여 갖도록 함으로써, 패터닝 공정에서 발생되는 영역별 간섭을 방지하며, 입력 패턴 및 출력 패턴 자체의 소형화를 도모하는 동시에 패터닝 공정을 단일 공정으로 수행하여 공정 복잡도를 낮추는 파워 앰프 모듈 패키지를 제공할 수 있다.
도 1은 일 실시예에 따른 파워 앰프 모듈 패키지를 나타낸 사시도이다.
도 2는 일 실시예에 따른 파워 앰프 모듈 패키지를 나타낸 단면도이다.
도 3은 도 2에 도시된 입력 패턴을 설명하기 위한 단면도이다.
도 4는 도 3에 도시된 입력 패턴의 기능을 설명하기 위한 도면이다.
도 5는 도 2에 도시된 출력 패턴을 설명하기 위한 단면도이다.
도 6은 도 5에 도시된 출력 패턴의 기능을 설명하기 위한 도면이다.
이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
또한, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1은 일 실시예에 따른 파워 앰프 모듈 패키지를 나타낸 사시도이고, 도 2는 일 실시예에 따른 파워 앰프 모듈 패키지를 나타낸 단면도이다.
도 1 내지 2를 참조하면, 일 실시예에 따른 파워 앰프 모듈 패키지(100)는, 하우징(110), 입력 패턴(120) 및 출력 패턴(130)을 포함한다.
여기서, 하우징(110)은, 파워 앰프 모듈 패키지(100)에 결합될 칩이 실장되는 공간(111)을 포함하는 패키지 베이스로서, 금속층(112-1)과 금속층(112-1) 위에 적층된 세라믹층(112-2)을 포함하는 하면(112), 하면(112)에 수직으로 증착되는 세라믹 측벽(113) 및 측벽(113)에 장착되는 커버(114)를 포함한다. 커버(114)는, 하우징(110)의 내부 공간(111)에 칩(미도시)이 집적될 수 있도록 측벽(113)으로부터 결합 및 분리 가능하도록 형성될 수 있다.
이 때, 측벽(113)은, 후술되는 입력 패턴(120)의 일부분(121) 및 출력 패턴(130)의 일부분(131) 각각이 하우징(110)의 외부로 돌출될 수 있도록 입력 패턴(120)과 출력 패턴(130)이 형성된 이후에 하면(112) 상에 형성됨을 특징으로 할 수 있다.
입력 패턴(120)과 출력 패턴(130)은, 파워 앰프 모듈 패키지(100)의 입력단과 출력단에 각각 형성된 채 임피던스 매칭을 수행한다. 따라서, 입력 패턴(120) 및 출력 패턴(130)은 파워 앰프 모듈 패키지(100)와 전기적으로 연결되는 외부 장치(미도시)로부터 입력되는 신호를 집적될 칩을 통해 증폭하여 출력할 수 있도록 전도성 물질로 형성될 수 있다.
여기서, 하우징(110)의 내부 공간(111)에 집적되는 칩은 입력 패턴(120) 및 출력 패턴(130) 각각과 본딩을 통해 전기적으로 연결될 수 있으나, 이에 제한되거나 한정되지 않고 본딩 없이 전기적으로 연결될 수도 있다. 이러한 경우, 입력 패턴(120) 및 출력 패턴(130)에 전기적 연결을 위한 금속 비아 홀(미도시)이 형성될 수 있다.
특히, 입력 패턴(120)의 일부분(121) 및 출력 패턴(130)의 일부분(131) 각각은, 파워 앰프 모듈 패키지(100)를 외부 장치와 전기적으로 연결시키는 리드선의 기능을 수행하도록 하우징(110)의 외부로 돌출되며 형성되는 것을 특징으로 한다. 이처럼 일 실시예에 따른 파워 앰프 모듈 패키지(100)는 별도의 리드선이 불필요하게 됨에 따라, 별도의 리드선을 포함하며 입출력 패턴이 하우징 내부에 모두 내장되어야 하는 기존 파워 앰프 모듈 패키지보다 소형화될 수 있다.
또한, 입력 패턴(120)은 출력 패턴(130)보다 10% 이상 넓은 영역을 갖는 것을 특징으로 한다. 이는, 파워 앰프 모듈 패키지(100)의 입력단과 출력단에서의 임피던스 매칭 효율을 위한 것으로, 입력 패턴(120)의 면적이 출력 패턴(130)의 면적보다 10% 이상 넓게 되어, 임피던스 매칭 효율이 비약적으로 향상될 수 있다.
또한, 입력 패턴(120) 및 출력 패턴(130)은 단일 공정을 통해 한번에 형성되는 것을 특징으로 한다. 특히, 도 3 내지 6을 참조하여 후술되는 바와 같이, 입력 패턴(120) 및 출력 패턴(130) 각각이, 커패시턴스를 제어하는 영역 및 인덕턴스를 제어하는 영역을 독립적으로 구분하여 갖도록 형성됨으로써, 단일 공정을 통해 한번에 형성되더라도 패터닝 공정에서 발생되는 영역별 간섭이 최소화될 수 있다. 이에 따라, 일 실시예에 따른 파워 앰프 모듈 패키지(100)는 입력 패턴(120) 및 출력 패턴(130) 자체의 소형화를 도모하는 동시에 패터닝 공정의 복잡도를 낮출 수 있다. 이하, 각 영역이 독립적으로 구분되어 형성/구성된다는 것은, 각 영역이 전기적으로는 연결되나, 기능적인 구분에 따라 물리적으로 구분된 영역을 갖는 것을 의미한다.
도 3은 도 2에 도시된 입력 패턴을 설명하기 위한 단면도이고, 도 4는 도 3에 도시된 입력 패턴의 기능을 설명하기 위한 도면이다.
도 3 내지 4를 참조하면, 입력 패턴(300)은, 커패시턴스를 제어하는 영역(310, 320)과 인덕턴스를 제어하는 영역(330)을 독립적으로 구분하여 갖도록 형성됨을 특징으로 한다. 일례로, 입력 패턴(300)은 제1 입력 커패시턴스 제어 영역(310), 입력 인덕턴스 제어 영역(330) 및 제2 입력 커패시턴스 제어 영역(320)으로 구성되어 각 영역이 전기적으로 연결되나, 기능적 물리적으로 구분될 수 있다.
제1 입력 커패시턴스 제어 영역(310) 및 제2 입력 커패시턴스 제어 영역(320)은 유효 면적을 조절하여 신호의 주파수 대역을 제어한다. 이하, 유효 면적은 홈이 아닌 영역이 갖게 되는 면적을 의미하며, 유효 면적을 조절하여 신호의 주파수 대역을 제어한다는 것은, 제1 입력 커패시턴스 제어 영역(310) 및 제2 입력 커패시턴스 제어 영역(320)이 목표하는 신호의 주파수 대역에 따라 유효 면적이 특정 값이 되도록 그 크기가 결정됨을 의미한다.
보다 상세하게, 제2 입력 커패시턴스 제어 영역(320)은 신호의 주파수 대역을 제어하는 영역으로서,
Figure pat00001
,
Figure pat00002
의 값이 조절되어 유효 면적이 넓어짐에 따라 신호의 주파수 대역이 저하되는 특성을 보인다. 예를 들어, 제2 입력 커패시턴스 제어 영역(320)은 도 4와 같이
Figure pat00003
,
Figure pat00004
의 값이 증가되어 유효 면적이 넓어짐에 따라 신호의 주파수 대역이 저하되는 특성을 고려하여, 목표하는 신호의 주파수 대역에 대응하는 유효 면적의 값(
Figure pat00005
,
Figure pat00006
의 값)을 결정하고, 결정된
Figure pat00007
,
Figure pat00008
의 값에 따라 형성될 수 있다.
제1 입력 커패시턴스 제어 영역(310)은 신호의 매칭 부분을 제어하는 영역으로서,
Figure pat00009
,
Figure pat00010
의 값이 조절되어 유효 면적이 넓어짐에 따라 신호의 주파수 대역이 소폭 증가되는 특성을 보인다. 예를 들어, 제1 입력 커패시턴스 제어 영역(310)은 도 4와 같이
Figure pat00011
,
Figure pat00012
의 값이 증가됨에 따라 유효 면적이 넓어지고 신호의 주파수 대역이 소폭 증가되는 특성을 고려하여, 목표하는 신호의 주파수 대역에 대응하는 유효 면적의 값(
Figure pat00013
,
Figure pat00014
의 값)을 결정하고, 결정된
Figure pat00015
,
Figure pat00016
의 값에 따라 형성될 수 있다. 이러한 제1 입력 커패시턴스 제어 영역(310)은 세밀한 임피던스 매칭을 지원하는 영역으로서, S11(Return Loss)의 특성을 개선할 수 있다.
입력 인덕턴스 제어 영역(330)은 제1 입력 커패시턴스 제어 영역(310)과 제2 입력 커패시턴스 제어 영역(320) 사이를 연결하는 브릿지들(331, 332) 및 브릿지들(331, 332)에 의해 형성되는 홈(333)으로 구성된 채, 홈(333)의 크기를 조절하여 인덕턴스를 제어하며, 메인 임피던스를 제어한다. 예를 들어, 입력 인덕턴스 제어 영역(330)은 Gain 그래프에 영향을 주는 영역으로서, 브릿지들(331, 332)에 의해 형성되는 홈(333)의 너비(제1 입력 커패시턴스 제어 영역(310) 및 제2 입력 커패시턴스 제어 영역(320) 사이의 간격)를 변화시켜 인덕턱스를 제어할 수 있으며, 홈(333)의 길이와 관련된 파라미터(브릿지들(331, 332) 사이의 간격 및 브릿지들(331, 332)과 제2 입력 커패시턴스 제어 영역(320) 사이의 간격)를 변화시켜 메인 임피던스를 제어할 수 있다. 더 구체적인 예를 들면, 입력 인덕턴스 제어 영역(330)은 도 4와 같이 브릿지들(331, 332)에 의해 형성되는 홈(333)의 너비인
Figure pat00017
의 값이 변화됨에 따라 인덕턴스가 조절되는 특성을 고려하여, 목표하는 인덕턴스의 값에 대응하는
Figure pat00018
의 값을 결정하고, 결정된
Figure pat00019
의 값에 따라 형성될 수 있다. 다른 구체적인 예를 들면, 입력 인덕턴스 제어 영역(330)은 홈(333)의 길이와 관련된 파라미터인
Figure pat00020
,
Figure pat00021
의 값이 변화됨에 따라 메인 임피던스가 조절되는 특성을 고려하여, 목표하는 메인 임피던스의 값에 대응하는
Figure pat00022
,
Figure pat00023
의 값을 결정하고, 결정된
Figure pat00024
,
Figure pat00025
의 값에 따라 형성될 수 있다.
이처럼 제1 입력 커패시턴스 제어 영역(310), 입력 인덕턴스 제어 영역(330) 및 제2 입력 커패시턴스 제어 영역(320)으로 각각 독립적으로 구분되어 구성되는 구조의 입력 패턴(300)에서, 하우징의 외부로 돌출되어 리드선의 기능을 수행하는 부분은, 제1 입력 커패시터(310)의 일부분일 수 있다.
도 5는 도 2에 도시된 출력 패턴을 설명하기 위한 단면도이고, 도 6은 도 5에 도시된 출력 패턴의 기능을 설명하기 위한 도면이다.
도 5 내지 6을 참조하면, 출력 패턴(500)은, 커패시턴스를 제어하는 영역(510, 520), 인덕턴스를 제어하는 영역(530)과 커플링 영역(540)을 독립적으로 구분하여 갖도록 형성됨을 특징으로 한다. 일례로, 출력 패턴(500)은 제1 출력 커패시턴스 제어 영역(510), 출력 인덕턴스 제어 영역(530), 커플링 영역(540) 및 제2 출력 커패시턴스 제어 영역(520)으로 구성되어 각 영역이 전기적으로 연결되나, 기능적 물리적으로 구분될 수 있다.
제1 출력 커패시턴스 제어 영역(510) 및 제2 출력 커패시턴스 제어 영역(520)은 유효 면적을 조절하여 신호의 주파수 대역을 제어한다. 이하, 유효 면적은 홈이 아닌 영역이 갖게 되는 면적을 의미하며, 유효 면적을 조절하여 신호의 주파수 대역을 제어한다는 것은, 제1 출력 커패시턴스 제어 영역(510) 및 제2 출력 커패시턴스 제어 영역(520)이 목표하는 신호의 주파수 대역에 따라 유효 면적이 특정 값이 되도록 그 크기가 결정됨을 의미한다.
보다 상세하게, 제1 출력 커패시턴스 제어 영역(510)은 신호의 주파수 대역을 제어할 뿐만 아니라, 광대역 매칭에 주로 사용되는 영역으로서, 도 6과 같이
Figure pat00026
,
Figure pat00027
의 값이 조절되어 유효 면적이 넓어짐에 따라 신호의 주파수 대역이 저하되는 특성과, Efficiency의 변화폭이 큰 특성을 보인다. 예를 들어, 제1 출력 커패시턴스 제어 영역(510)은
Figure pat00028
,
Figure pat00029
의 값이 증가되어 유효 면적이 넓어짐에 따라 신호의 주파수 대역이 저하되는 특성을 고려하여, 목표하는 신호의 주파수 대역에 대응하는 유효 면적의 값(
Figure pat00030
,
Figure pat00031
의 값)을 결정하고, 결정된
Figure pat00032
,
Figure pat00033
의 값에 따라 형성될 수 있다.
제2 출력 커패시턴스 제어 영역(520)은 신호의 주파수 대역의 매칭보다 전체적인 커패시턴스를 증가시켜 낮은 임피던스 영역으로 이동시키는 패턴으로서, 도 6과 같이
Figure pat00034
,
Figure pat00035
의 값이 조절되어 유효 면적이 넓어짐에 따라 고정적인 커패시턴스의 값이 증가되어 스마트차트 상 Short 영역으로 값을 이동시키는 특성을 보인다. 예를 들어, 제1 입력 커패시턴스 제어 영역(310)은
Figure pat00036
,
Figure pat00037
의 값이 증가됨에 따라 유효 면적이 넓어지고 고정 커패시턴스의 값이 증가되는 특성을 고려하여, 목표하는 고정 커패시턴스에 대응하는 유효 면적의 값(
Figure pat00038
,
Figure pat00039
의 값)을 결정하고, 결정된
Figure pat00040
,
Figure pat00041
의 값에 따라 형성될 수 있다.
출력 인덕턴스 제어 영역(530)은 제1 출력 커패시턴스 제어 영역(510)과 커플링 영역(540) 사이를 연결하는 제1 브릿지들(531) 및 제1 브릿지들(531)에 의해 형성되는 홈(532)으로 구성된 채, 홈(532)의 크기를 조절하여 인덕턴스를 제어한다. 예를 들어, 출력 인덕턴스 제어 영역(530)은 도 6과 같이 스마트 차트 상 실수 영역에는 큰 영향을 주지 않고, 허수 영역의 임피던스에 영향을 주어, 홈(532)의 크기를 결정하는 너비 및 길이(
Figure pat00042
,
Figure pat00043
의 값)가 증가되어 유효 면적이 넓어짐에 따라 스마트 차트의 Series 인덕턴스 영역으로 값을 이동시킬 수 있으며, 홈(532)의 크기를 결정하는 너비 및 길이(
Figure pat00044
,
Figure pat00045
의 값)가 감소되어 유효 면적이 작아짐에 따라 스마트 차트의 Shunt 인덕턴스 영역으로 값을 이동시킬 수 있다. 더 구체적인 예를 들면, 출력 인덕턴스 제어 영역(530)은 제1 브릿지들(531)에 의해 형성되는 홈(532)의 너비 및 길이인
Figure pat00046
,
Figure pat00047
의 값이 변화됨에 따라 인덕턴스가 조절되는 특성을 고려하여, 목표하는 인덕턴스의 값에 대응하는
Figure pat00048
,
Figure pat00049
의 값을 결정하고, 결정된
Figure pat00050
,
Figure pat00051
의 값에 따라 형성될 수 있다.
커플링 영역(540)은 출력 인덕턴스 제어 영역(530)과 제2 출력 커패시턴스 제어 영역(520) 사이를 연결하는 제2 브릿지(541)로 구성된 채, 제2 브릿지(541)의 면적을 조절하여 출력 인덕턴스 제어 영역(530)과 제2 출력 커패시턴스 제어 영역(520) 사이의 커플링 정도를 제어한다. 예를 들어, 커플링 영역(540)은 제2 브릿지(541)의 면적을 결정하는
Figure pat00052
,
Figure pat00053
의 값이 변화됨에 따라 커플링 정도가 조절되는 특성을 고려하여, 목표하는 커플링 정도에 대응하는
Figure pat00054
,
Figure pat00055
의 값을 결정하고, 결정된
Figure pat00056
,
Figure pat00057
의 값에 따라 형성될 수 있다. 이러한 커플링 영역(540)은 GaN 칩처럼 Load가 Short에 있는 어플리케이션에 사용되어 쉽게 값을 Short 영역으로 이동시키는 역할을 할 수 있다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (12)

  1. 소형화가 가능한 파워 앰프(power amplifier) 모듈 패키지에 있어서,
    상기 파워 앰프 모듈 패키지에 결합될 칩이 실장되는 공간을 포함하는 하우징; 및
    상기 파워 앰프 모듈 패키지의 입력단과 출력단에 각각 형성된 채 임피던스 매칭을 수행하는 입력 패턴과 출력 패턴
    을 포함하고,
    상기 입력 패턴의 일부분 및 상기 출력 패턴의 일부분 각각은,
    상기 파워 앰프 모듈 패키지를 외부 장치와 전기적으로 연결시키는 리드선의 기능을 수행하도록 상기 하우징 외부로 돌출되며 형성되는 것을 특징으로 하는 파워 앰프 모듈 패키지.
  2. 제1항에 있어서,
    상기 입력 패턴은,
    상기 출력 패턴보다 10% 이상 넓은 영역을 갖는 것을 특징으로 하는 파워 앰플 모듈 패키지.
  3. 제1항에 있어서,
    상기 입력 패턴은,
    제1 입력 커패시턴스 제어 영역;
    입력 인덕턴스 제어 영역; 및
    제2 입력 커패시턴스 제어 영역
    을 포함하고,
    상기 출력 패턴은,
    제1 출력 커패시턴스 제어 영역;
    출력 인덕턴스 제어 영역;
    커플링 영역; 및
    제2 출력 커패시턴스 제어 영역
    을 포함하는 것을 특징으로 하는 파워 앰프 모듈 패키지.
  4. 제3항에 있어서,
    상기 제1 입력 커패시턴스 제어 영역 및 상기 제2 입력 커패시턴스 제어 영역 각각은,
    유효 면적을 조절하여 신호의 주파수 대역을 제어하고,
    상기 입력 인덕턴스 제어 영역은,
    상기 제1 입력 커패시턴스 제어 영역과 상기 제2 입력 커패시턴스 제어 영역 사이를 연결하는 브릿지들 및 상기 브릿지들에 의해 형성되는 홈으로 구성된 채, 상기 홈의 크기를 조절하여 인덕턴스를 제어하며, 메인 임피던스를 제어하는 것을 특징으로 하는 파워 앰프 모듈 패키지.
  5. 제3항에 있어서,
    상기 제1 입력 커패시턴스 제어 영역의 일부분이,
    상기 리드선의 기능을 수행하도록 상기 하우징의 외부로 돌출되며 형성되는 것을 특징으로 하는 파워 앰프 모듈 패키지.
  6. 제3항에 있어서,
    상기 제1 출력 커패시턴스 제어 영역 및 상기 제2 출력 커패시턴스 제어 영역 각각은,
    유효 면적을 조절하여 신호의 주파수 대역을 제어하고,
    상기 출력 인덕턴스 제어 영역은,
    상기 제1 출력 커패시턴스 제어 영역과 상기 커플링 영역 사이를 연결하는 제1 브릿지들 및 상기 제1 브릿지들에 의해 형성되는 홈으로 구성된 채, 상기 홈의 크기를 조절하여 인덕턴스를 제어하며,
    상기 커플링 영역은,
    상기 출력 인덕턴스 제어 영역과 상기 제2 출력 커패시턴스 제어 영역 사이를 연결하는 제2 브릿지로 구성된 채, 상기 제2 브릿지의 면적을 조절하여 상기 출력 인덕턴스 제어 영역과 상기 제2 출력 커패시턴스 제어 영역 사이의 커플링 정도를 제어하는 것을 특징으로 하는 파워 앰프 모듈 패키지.
  7. 제3항에 있어서,
    상기 제2 출력 커패시턴스 제어 영역의 일부분이,
    상기 리드선의 기능을 수행하도록 상기 하우징의 외부로 돌출되며 형성되는 것을 특징으로 하는 파워 앰프 모듈 패키지.
  8. 제1항에 있어서,
    상기 입력 패턴 및 상기 출력 패턴은,
    단일 공정을 통해 한번에 형성되는 것을 특징으로 하는 파워 앰프 모듈 패키지.
  9. 소형화가 가능한 파워 앰프(power amplifier) 모듈 패키지에 있어서,
    상기 파워 앰프 모듈 패키지에 결합될 칩이 실장되는 공간을 포함하는 우징; 및
    상기 파워 앰프 모듈 패키지의 입력단과 출력단에 각각 형성된 채 임피던스 매칭을 수행하는 입력 패턴과 출력 패턴
    을 포함하고,
    상기 입력 패턴 및 상기 출력 패턴 각각은,
    커패시턴스를 제어하는 영역 및 인덕턴스를 제어하는 영역을 독립적으로 구분하여 갖는 것을 특징으로 하는 파워 앰프 모듈 패키지.
  10. 제9항에 있어서,
    상기 입력 패턴의 일부분 및 상기 출력 패턴의 일부분 각각은,
    상기 파워 앰프 모듈 패키지를 외부 장치와 전기적으로 연결시키는 리드선의 기능을 수행하도록 상기 하우징 외부로 돌출되며 형성되는 것을 특징으로 하는 파워 앰프 모듈 패키지.
  11. 제9항에 있어서,
    상기 입력 패턴은,
    상기 출력 패턴보다 10% 이상 넓은 영역을 갖는 것을 특징으로 하는 파워 앰플 모듈 패키지.
  12. 제9항에 있어서,
    상기 입력 패턴 및 상기 출력 패턴은,
    단일 공정을 통해 한번에 형성되는 것을 특징으로 하는 파워 앰프 모듈 패키지.
KR1020190018388A 2018-12-28 2019-02-18 소형화가 가능한 파워 앰프 모듈 패키지 KR102243628B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20180172242 2018-12-28
KR1020180172242 2018-12-28

Publications (2)

Publication Number Publication Date
KR20200083092A true KR20200083092A (ko) 2020-07-08
KR102243628B1 KR102243628B1 (ko) 2021-04-23

Family

ID=71600941

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190018388A KR102243628B1 (ko) 2018-12-28 2019-02-18 소형화가 가능한 파워 앰프 모듈 패키지

Country Status (1)

Country Link
KR (1) KR102243628B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160117335A (ko) * 2015-03-31 2016-10-10 인피니언 테크놀로지스 아게 단일 금속 플랜지를 갖는 멀티 캐비티 패키지
KR20170017857A (ko) * 2015-08-07 2017-02-15 재단법인 다차원 스마트 아이티 융합시스템 연구단 파워 앰프 모듈 패키지 및 그 패키징 방법
KR20180056344A (ko) * 2016-11-16 2018-05-28 한국전자통신연구원 상이한 전기적 길이를 갖는 복수의 임피던스 변환 회로를 이용한 전력 증폭기의 정합 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160117335A (ko) * 2015-03-31 2016-10-10 인피니언 테크놀로지스 아게 단일 금속 플랜지를 갖는 멀티 캐비티 패키지
KR20170017857A (ko) * 2015-08-07 2017-02-15 재단법인 다차원 스마트 아이티 융합시스템 연구단 파워 앰프 모듈 패키지 및 그 패키징 방법
KR20180056344A (ko) * 2016-11-16 2018-05-28 한국전자통신연구원 상이한 전기적 길이를 갖는 복수의 임피던스 변환 회로를 이용한 전력 증폭기의 정합 방법

Also Published As

Publication number Publication date
KR102243628B1 (ko) 2021-04-23

Similar Documents

Publication Publication Date Title
KR20010062422A (ko) 안테나 장치 및 이것을 이용한 통신기
JPH1168456A (ja) 表面実装型アンテナ
JP6881406B2 (ja) 方向性結合器
US20130021211A1 (en) Antenna and mobile communication apparatus
KR20140004665A (ko) 안테나 장치용 기판 및 안테나 장치
US7099645B2 (en) Multilayer LC filter
KR20200083092A (ko) 소형화가 가능한 파워 앰프 모듈 패키지
US5373262A (en) Voltage controlled oscillator including a dielectric resonator provided with a C-shaped electrode and method of regulating oscillation frequency thereof
JP2008205991A (ja) アンテナ構造およびそれを備えた無線通信装置
JP3684524B2 (ja) 高周波集積回路装置
JP2007027317A (ja) 半導体装置
US7196909B2 (en) AC coupling circuit having a large capacitance and a good frequency response
JP2005184631A (ja) 高周波電力増幅用電子部品
JPH04294616A (ja) 電圧制御発振器
KR101946515B1 (ko) 유전체 도파관 필터
JP4924327B2 (ja) アンテナ装置及びその特性調整方法
JPH05175758A (ja) マイクロ波集積回路装置
JP5142844B2 (ja) 安定化回路及び増幅器
JP2006332136A (ja) 高周波半導体装置
JP2517105B2 (ja) フィルタ装置
JPH04287507A (ja) 電界効果トランジスタ増幅器
JP2002513229A (ja) コプレーナ発振回路構造
JP6528505B2 (ja) アンテナ装置
JP2004349862A (ja) フィルタ装置並びにインピーダンス変換回路、平衡−不平衡分配回路及びプッシュプル増幅回路
JPH10341107A (ja) 表面実装型アンテナおよびアンテナ装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant