KR20200081292A - 에칭액, 및 반도체 소자의 제조 방법 - Google Patents

에칭액, 및 반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20200081292A
KR20200081292A KR1020190174564A KR20190174564A KR20200081292A KR 20200081292 A KR20200081292 A KR 20200081292A KR 1020190174564 A KR1020190174564 A KR 1020190174564A KR 20190174564 A KR20190174564 A KR 20190174564A KR 20200081292 A KR20200081292 A KR 20200081292A
Authority
KR
South Korea
Prior art keywords
etching
acid
etching solution
sige
compound
Prior art date
Application number
KR1020190174564A
Other languages
English (en)
Inventor
유키히사 와다
마이 스가와라
다쿠야 오하시
Original Assignee
도오꾜오까고오교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도오꾜오까고오교 가부시끼가이샤 filed Critical 도오꾜오까고오교 가부시끼가이샤
Publication of KR20200081292A publication Critical patent/KR20200081292A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Weting (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

Si, Ge, 및 이들의 산화물에 대해 일반식 Si1-xGex 로 나타내는 화합물 (단, x 는 0 초과 1 미만이다) 을 선택적으로 에칭 처리하기 위한 에칭액으로서, 과요오드산과 불화물을 함유하는, 에칭액.

Description

에칭액, 및 반도체 소자의 제조 방법 {ETCHING SOLUTION, AND METHOD OF PRODUCING SEMICONDUCTOR DEVICE}
본 발명은, 에칭액, 및 반도체 소자의 제조 방법에 관한 것이다.
본원은, 2018년 12월 27일에 일본에 출원된, 일본 특허출원 2018-244958호에 기초하여 우선권 주장하고, 그 내용을 여기에 원용한다.
종래부터, 집적 회로 내의 구성의 스케일링은, 반도체 칩 상의 기능 유닛의 고밀도화를 가능하게 해 왔다. 예를 들어, 트랜지스터 사이즈의 축소는, 보다 많은 메모리 소자를 칩 상에 도입하는 것을 가능하게 하여, 용량이 증가한 제품의 제조로 이어진다.
집적 회로 디바이스를 위한 전계 효과 트랜지스터 (FET) 의 제조에 있어서, 실리콘 이외의 반도체 결정 재료로는, Ge 가 사용되고 있다. Ge 는, 높은 전하 캐리어 (정공) 이동도, 밴드 갭 오프셋, 상이한 격자 정수, 및 실리콘과의 합금이 되어, SiGe 의 반도체 이원 합금을 생성하는 능력 등, 경우에 따라서는 실리콘에 비해 유리한 몇 가지의 특징을 갖는다.
그러나, Ge 재료 (특히 일반식 Si1-xGex 로 나타내는 화합물. 단, x 는 0 초과 1 미만이다. 이하, 간단히「SiGe 화합물」이라고 하는 경우가 있다.) 에 대한 선택성이 높은 에칭액이 여러 가지 제안되어 있다.
예를 들어, 특허문헌 1 에는, 적어도 1 개의 디올 화합물, 적어도 1 개의 불화물종 및 적어도 1 개의 산화종을 함유하는 에칭 조성물이 기재되어 있다.
또, 특허문헌 2 에는, 과아세트산, 불화산 및 산화물을 함유하는 에칭 조성물이 기재되어 있다.
일본 공표특허공보 2018-519674호 미국 특허 제7176041호 명세서
그러나, 특허문헌 1 또는 2 에 기재된 바와 같은 종래의 에칭액은 화학적으로 불안정하고, 경시 (經時) 와 함께 SiGe 화합물에 대한 에칭 레이트가 변동하는 경우가 있어, 제조 프로세스의 제어가 곤란한 경우가 있었다.
본 발명은, 상기 사정을 감안하여 이루어진 것으로, 일반식 Si1-xGex 로 나타내는 화합물에 대한 에칭 레이트의 경시 안정성이 향상된 에칭액, 그리고 상기 에칭액을 사용한 피처리체의 처리 방법 및 반도체 소자의 제조 방법을 제공하는 것을 과제로 한다.
상기의 과제를 해결하기 위해, 본 발명은 이하의 구성을 채용하였다.
본 발명의 제 1 양태는, Si, Ge, 및 이들의 산화물에 대해 일반식 Si1-xGex 로 나타내는 화합물 (단, x 는 0 초과 1 미만이다) 을 선택적으로 에칭 처리하기 위한 에칭액으로서, 과요오드산과 불화물을 함유하는, 에칭액이다.
본 발명의 제 2 양태는, 상기 에칭액을 사용하여, 일반식 Si1-xGex 로 나타내는 화합물을 함유하는 피처리체를 에칭 처리하는 공정을 포함하는 것을 특징으로 하는, 피처리체의 처리 방법이다.
본 발명의 제 3 양태는, 상기 에칭액을 사용하여, 일반식 Si1-xGex 로 나타내는 화합물을 함유하는 피처리체를 에칭 처리하는 공정을 포함하는 것을 특징으로 하는, 반도체 소자의 제조 방법이다.
본 발명에 의하면, 일반식 Si1-xGex 로 나타내는 화합물에 대한 에칭 레이트의 경시 안정성이 향상된 에칭액, 그리고 상기 에칭액을 사용한 피처리체의 처리 방법 및 반도체 소자의 제조 방법을 제공할 수 있다.
(에칭액)
본 발명의 제 1 양태에 관련된 에칭액은, 과요오드산과 불화물을 함유한다. 본 양태에 관련된 에칭액은, Si, Ge, 및 이들의 산화물에 대해 일반식 Si1-xGex 로 나타내는 화합물 (이하, 간단히「SiGe 화합물」이라고 하는 경우가 있다) 을 선택적으로 에칭 처리하기 위해 사용된다.
＜과요오드산＞
본 실시형태에 관련된 에칭액은, 과요오드산을 함유한다. 과요오드산으로는, 오르토과요오드산 (H5IO6), 메타과요오드산 (HIO4) 중 어느 것이어도 되지만, 오르토과요오드산 (H5IO6) 이 바람직하다.
SiGe 화합물은, 산화시킴으로써 용해 가능하게 할 수 있다. 과요오드산은, SiGe 화합물을 산화시키기 위한 산소 원자를 방출하는 산화제이며, 과요오드산의 산화 환원 전위는, SiGe 화합물의 산화에 충분한 전위를 갖고 있기 때문에, SiGe 화합물을 효율적으로 산화시킬 수 있다.
본 실시형태의 에칭액 중의 과요오드산의 함유량은, 특별히 한정되지 않지만, 예를 들어, 에칭액의 전체 질량에 대해, 0.02 ∼ 5 질량％ 가 예시되고, 0.05 ∼ 4.5 질량％ 가 바람직하고, 0.1 ∼ 4 질량％ 가 보다 바람직하고, 0.20 ∼ 3 질량％ 가 더욱 바람직하다.
과요오드산의 함유량이 상기 범위 내이면, SiGe 화합물에 대한 에칭 레이트의 경시 안정성이 향상되기 쉽다.
＜불화물＞
본 실시형태에 관련된 에칭액은, 불화물을 함유한다.
불화물로는, 특별히 한정되지 않고, 헥사플루오로티탄산, 헥사플루오로규산, 헥사플루오로지르콘산, 테트라플루오로붕산, 트리플루오로메탄술폰산테트라부틸암모늄, 테트라플루오로붕산테트라부틸암모늄 등의 테트라플루오로붕산테트라알킬암모늄 (NR1R2R3R4BF4), 헥사플루오로인산테트라알킬암모늄 (NR1R2R3R4PF6), 불화테트라메틸암모늄 등의 불화테트라알킬암모늄 (NR1R2R3R4F) (그 무수물 또는 수화물), 중불화암모늄, 불화암모늄 (식 중, R1, R2, R3, R4 는, 서로 동일해도 되고, 상이해도 되며, 수소, 직사슬 또는 분기 사슬의 C1-C6 알킬기 (예를 들어, 메틸, 에틸, 프로필, 부틸, 펜틸, 헥실), C1-C6 알콕시기 (예를 들어, 하이드록시에틸, 하이드록시프로필), 혹은 치환 또는 비치환의 아릴기 (예를 들어, 벤질) 로 이루어지는 군에서 선택된다) 등을 들 수 있다.
그 중에서도, 불화물로는, 불화수소산 (DHF) 및/또는 불화암모늄 (NH4F) 이 바람직하다.
본 실시형태의 에칭액에 있어서, 불화물은, 1 종을 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다.
본 실시형태의 에칭액 중의 불화물의 함유량은, 특별히 한정되지 않지만, 예를 들어, 에칭액의 전체 질량에 대해, 0.02 ∼ 5 질량％ 가 예시되고, 0.025 ∼ 3.00 질량％ 가 바람직하고, 0.03 ∼ 2.50 질량％ 가 보다 바람직하고, 0.04 ∼ 2.00 질량％ 가 더욱 바람직하다. 불화물의 함유량이 상기 범위 내이면, SiGe 화합물에 대한 에칭 레이트가 보다 향상되기 쉽다.
또, 본 실시형태의 에칭액의 불소 이온 농도는, 특별히 한정되지 않지만, 예를 들어, 0.005 ∼ 2.50 ㏖/ℓ 가 예시되고, 0.007 ∼ 1.50 ㏖/ℓ 가 바람직하고, 0.008 ∼ 1.25 ㏖/ℓ 가 보다 바람직하고, 0.010 ∼ 1.00 ㏖/ℓ 가 더욱 바람직하다. 불소 이온 농도가 상기 범위 내이면, SiGe 화합물에 대한 에칭 레이트가 보다 향상되기 쉽다.
＜다른 성분＞
본 실시형태의 에칭액은, 본 발명의 효과를 저해하지 않는 범위에서, 상기 성분에 더하여 다른 성분을 함유하고 있어도 된다. 다른 성분으로는, 예를 들어, 물, 수용성 유기 용제, pH 조정제, 산화제, 패시베이션제, 계면 활성제 등을 들 수 있다.
·물
본 실시형태의 에칭액은, 상기 성분의 용매로서 물을 함유하는 것이 바람직하다. 물은, 불가피적으로 혼입되는 미량 성분을 함유하고 있어도 된다. 본 실시형태의 에칭액에 사용되는 물은, 증류수, 이온 교환수, 및 초순수 등의 정화 처리가 실시된 물이 바람직하고, 반도체 제조에 일반적으로 사용되는 초순수를 사용하는 것이 보다 바람직하다.
본 실시형태의 에칭액 중의 물의 함유량은, 특별히 한정되지 않지만, 80 질량％ 이상이 바람직하고, 90 질량％ 이상이 보다 바람직하고, 94 질량％ 이상이 더욱 바람직하다. 또, 상한값은, 특별히 한정은 없지만, 99.95 질량％ 미만이 바람직하고, 99.9 질량％ 이하가 보다 바람직하고, 99.5 질량％ 이하가 더욱 바람직하다. 본 실시형태의 에칭액은, 과요오드산 및 불화물을 함유하는 수용액인 것이 바람직하다.
·수용성 유기 용제
본 실시형태의 에칭액은, 본 발명의 효과를 저해하지 않는 범위에서, 수용성 유기 용제를 함유해도 된다. 수용성 유기 용제로는, 알코올류 (예를 들어, 메탄올, 에탄올, 에틸렌글리콜, 프로필렌글리콜, 글리세린, 1,3-프로판디올, 1,3-부탄디올, 1,4-부탄디올, 디에틸렌글리콜, 디프로필렌글리콜, 푸르푸릴알코올, 및 2-메틸-2,4-펜탄디올 등), 디메틸술폭시드, 에테르류 (예를 들어, 에틸렌글리콜디메틸에테르, 디에틸렌글리콜디메틸에테르, 트리에틸렌글리콜디메틸에테르, 테트라에틸렌글리콜디메틸에테르, 프로필렌글리콜디메틸에테르) 등을 들 수 있다.
본 실시형태의 에칭액에 있어서, 수용성 유기 용제는, 1 종을 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다.
본 실시형태의 에칭액이 수용성 유기 용제를 함유하는 경우, 수용성 유기 용제의 함유량은, 물의 양과 수용성 유기 용제의 양의 합계에 대해 50 질량％ 이하가 바람직하고, 30 질량％ 이하가 보다 바람직하고, 10 질량％ 이하가 더욱 바람직하다.
·pH 조정제
본 실시형태의 에칭액은, SiGe 화합물에 대한 에칭 레이트를 더욱 향상시키기 위해, pH 조정제를 함유하고 있어도 된다.
pH 조정제로는, 산 및 그 염으로 이루어지는 군에서 선택되는 적어도 1 종이 바람직하다. 구체적으로는, 메탄술폰산, 트리플루오로메탄술폰산, 옥살산 이수화물, 시트르산, 타르타르산, 피콜린산, 숙신산, 아세트산, 락트산, 술포숙신산, 벤조산, 프로피온산, 포름산, 피루브산, 말레산, 말론산, 푸마르산, 말산, 아스코르브산, 만델산, 헵탄산, 부티르산, 발레르산, 글루타르산, 프탈산, 차아인산, 살리실산, 5-술포살리실산, 염산, 에탄술폰산, 부탄술폰산, p-톨루엔술폰산, 디클로로아세트산, 디플루오로아세트산, 모노클로로아세트산, 모노플루오로아세트산, 트리클로로아세트산, 트리플루오로아세트산, 브롬화수소산 (62 중량％), 황산, 아세트산암모늄, 아세트산나트륨, 아세트산칼륨, 아세트산테트라메틸암모늄 및 다른 아세트산테트라알킬암모늄, 아세트산포스포늄, 부티르산암모늄, 트리플루오로아세트산암모늄, 탄산암모늄, 염화암모늄, 황산암모늄, 인산, 인산수소디암모늄, 인산이수소암모늄, 인산수소비스(테트라메틸암모늄), 인산수소이나트륨, 인산이수소나트륨, 인산수소이칼륨, 인산이수소칼륨, 인산수소디테트라알킬암모늄, 인산이수소디테트라알킬암모늄, 인산수소디포스포늄, 인산이수소포스포늄, 포스폰산암모늄, 포스폰산테트라알킬암모늄, 포스폰산나트륨, 포스폰산칼륨, 포스폰산포스포늄, 에티드론산 및 이들의 염 등을 들 수 있다.
그 중에서도, 산으로서의 pH 조정제로는, 메탄술폰산 또는 옥살산이 바람직하다.
또, 본 실시형태의 에칭액은, pH 조정제로서, 염기성 화합물을 함유하고 있어도 된다. 이와 같은 염기성 화합물로는, 유기 알칼리성 화합물 및 무기 알칼리성 화합물을 사용할 수 있고, 유기 알칼리 화합물로는, 유기 제 4 급 암모늄수산화물을 비롯한 4 급 암모늄염, 트리메틸아민 및 트리에틸아민 등의 알킬아민 및 그 유도체의 염을 바람직한 예로서 들 수 있다.
또, 무기 알칼리성 화합물은, 알칼리 금속 혹은 알칼리 토금속을 함유하는 무기 화합물 및 그 염을 들 수 있다. 예를 들어, 수산화리튬, 수산화나트륨, 수산화칼륨, 수산화루비듐 및 수산화세슘 등을 들 수 있다.
본 실시형태의 에칭액에 있어서, pH 조정제는, 1 종을 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다.
본 실시형태의 에칭액이 pH 조정제를 함유하는 경우, 예를 들어, 에칭액의 전체 질량에 대해, 0.01 ∼ 10 질량％ 가 예시되고, 0.02 ∼ 4.5 질량％ 가 바람직하고, 0.03 ∼ 4 질량％ 가 보다 바람직하고, 0.05 ∼ 3 질량％ 가 더욱 바람직하다. pH 조정제의 함유량이 상기 범위 내이면, SiGe 화합물에 대한 에칭 레이트가 보다 향상되기 쉽다.
·산화제
본 실시형태의 에칭액은, 과요오드산에 더하여, 다른 산화제를 함유하고 있어도 된다.
산화제로는, 예를 들어, 과산화수소, FeCl3, FeF3, Fe(NO3)3, Sr(NO3)2, CoF3, MnF3, 옥손 (2KHSO5·KHSO4·K2SO4), 요오드산, 산화바나듐 (V), 산화바나듐 (IV,V), 바나딘산암모늄, 퍼옥소일황산암모늄, 아염소산암모늄, 염소산암모늄, 요오드산암모늄, 질산암모늄, 과붕산암모늄, 과염소산암모늄, 과요오드산암모늄, 과황산암모늄, 차아염소산암모늄, 차아브롬산암모늄, 텅스텐산암모늄, 과황산나트륨, 차아염소산나트륨, 과붕산나트륨, 차아브롬산나트륨, 요오드산칼륨, 과망간산칼륨, 과황산칼륨, 질산, 과황산칼륨, 차아염소산칼륨, 아염소산테트라메틸암모늄, 염소산테트라메틸암모늄, 요오드산테트라메틸암모늄, 과붕산테트라메틸암모늄, 과염소산테트라메틸암모늄, 과요오드산테트라메틸암모늄, 과황산테트라메틸암모늄, 퍼옥소일황산테트라부틸암모늄, 퍼옥소일황산, 질산제2철, 과산화우레아, 과아세트산, 메틸-1,4-벤조퀴논 (MBQ), 1,4-벤조퀴논 (BQ), 1,2-벤조퀴논, 2,6-디클로로-1,4-벤조퀴논 (DCBQ), 톨루퀴논, 2,6-디메틸-1,4-벤조퀴논 (DMBQ), 클로라닐, 알록산, N-메틸모르폴린N-옥사이드, 트리메틸아민N-옥사이드 등을 들 수 있다.
본 실시형태의 에칭액에 있어서, 산화제는, 1 종을 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다.
본 실시형태의 에칭액이 산화제를 함유하는 경우, 예를 들어, 에칭액의 전체 질량에 대해, 0.01 ∼ 10 질량％ 가 바람직하고, 0.1 ∼ 7 질량％ 가 보다 바람직하다.
·패시베이션제
본 실시형태의 에칭액은, 게르마늄을 위한 패시베이션제를 함유하고 있어도 된다.
패시베이션제로는, 아스코르브산, L(+)-아스코르브산, 이소아스코르브산, 아스코르브산 유도체, 붕산, 이붕산암모늄, 붕산염 (예를 들어, 오붕산암모늄, 사붕산나트륨 및 이붕산암모늄), 알라닌, 아르기닌, 아스파라긴, 아스파르트산, 시스테인, 글루탐산, 글루타민, 히스티딘, 이소류신, 류신, 리신, 메티오닌, 페닐알라닌, 프롤린, 세린, 트레오닌, 트립토판, 티로신, 발린, 브롬화나트륨, 브롬화칼륨, 브롬화루비듐, 브롬화마그네슘, 브롬화칼슘, 식 NR1R2R3R4Br (식 중, R1, R2, R3 및 R4 는, 서로 동일할 수도, 또는 상이할 수도 있고, 수소, 및 분기 사슬 또는 직사슬의 C1-C6 알킬 (예를 들어, 메틸, 에틸, 프로필, 부틸, 펜틸, 헥실) 로 이루어지는 군에서 선택된다) 을 갖는 브롬화암모늄 등을 들 수 있다.
본 실시형태의 에칭액에 있어서, 패시베이션제는, 1 종을 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다.
본 실시형태의 에칭액이 패시베이션제를 함유하는 경우, 예를 들어, 에칭액의 전체 질량에 대해, 0.01 ∼ 5 질량％ 가 바람직하고, 0.1 ∼ 1 질량％ 가 보다 바람직하다.
·계면 활성제
본 실시형태의 에칭액은, 피처리체에 대한 에칭액의 젖음성의 조정의 목적 등을 위해, 계면 활성제를 함유하고 있어도 된다. 계면 활성제로는, 논이온 계면 활성제, 아니온 계면 활성제, 카티온 계면 활성제, 또는 양쪽성 계면 활성제를 사용할 수 있고, 이들을 병용해도 된다.
논이온 계면 활성제로는, 예를 들어, 폴리알킬렌옥사이드알킬페닐에테르계 계면 활성제, 폴리알킬렌옥사이드알킬에테르계 계면 활성제, 폴리에틸렌옥사이드와 폴리프로필렌옥사이드로 이루어지는 블록 폴리머계 계면 활성제, 폴리옥시알킬렌디스티렌화 페닐에테르계 계면 활성제, 폴리알킬렌트리벤질페닐에테르계 계면 활성제, 아세틸렌폴리알킬렌옥사이드계 계면 활성제 등을 들 수 있다.
아니온 계면 활성제로는, 예를 들어, 알킬술폰산, 알킬벤젠술폰산, 알킬나프탈렌술폰산, 알킬디페닐에테르술폰산, 지방산 아미드술폰산, 폴리옥시에틸렌알킬에테르카르복실산, 폴리옥시에틸렌알킬에테르아세트산, 폴리옥시에틸렌알킬에테르프로피온산, 알킬포스폰산, 지방산의 염 등을 들 수 있다. 「염」으로는 암모늄염, 나트륨염, 칼륨염, 테트라메틸암모늄염 등을 들 수 있다.
카티온 계면 활성제로는, 예를 들어, 제 4 급 암모늄염계 계면 활성제, 또는 알킬피리듐계 계면 활성제 등을 들 수 있다.
양쪽성 계면 활성제로는, 예를 들어, 베타인형 계면 활성제, 아미노산형 계면 활성제, 이미다졸린형 계면 활성제, 아민옥사이드형 계면 활성제 등을 들 수 있다.
이들 계면 활성제는 일반적으로 상업적으로 입수 가능하다. 계면 활성제는, 1 종을 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다.
＜피처리체＞
본 실시형태의 에칭액은, SiGe 화합물의 에칭을 위해 사용되는 것이며, SiGe 화합물을 함유하는 피처리체를 에칭 처리의 대상으로 한다. 피처리체는, SiGe 화합물을 함유하는 것이면 특별히 한정되지 않지만, SiGe 화합물 함유층 (SiGe 화합물 함유막) 을 갖는 기판 등을 들 수 있다. 상기 기판은, 특별히 한정되지 않고, 반도체 웨이퍼, 포토마스크용 유리 기판, 액정 표시용 유리 기판, 플라즈마 표시용 유리 기판, FED (Field Emission Display) 용 기판, 광 디스크용 기판, 자기 디스크용 기판, 광 자기 디스크용 기판 등의 각종 기판을 들 수 있다. 상기 기판으로는, 반도체 디바이스 제조를 위해 사용되는 기판이 바람직하다. 상기 기판은, SiGe 화합물 함유층 및 기판의 기재 이외에, 적절히 여러 가지 층이나 구조, 예를 들어, 금속 배선, 게이트 구조, 소스 구조, 드레인 구조, 절연층, 강자성층, 및 비자성층 등을 갖고 있어도 된다. 또, 기판의 디바이스면의 최상층이 SiGe 화합물 함유층일 필요는 없으며, 예를 들어, 다층 구조의 중간층이 SiGe 화합물 함유층이어도 된다.
기판의 크기, 두께, 형상, 층 구조 등은, 특별히 제한은 없고, 목적에 따라 적절히 선택할 수 있다.
상기 SiGe 화합물 함유층은, SiGe 화합물을 함유하는 층인 것이 바람직하고, SiGe 화합물막인 것이 보다 바람직하다. 기판 상의 SiGe 화합물 함유층의 두께는, 특별히 한정되지 않고, 목적에 따라 적절히 선택할 수 있다. SiGe 화합물 함유층의 두께로는, 예를 들어, 1 ∼ 500 ㎚ 나 1 ∼ 300 ㎚ 의 범위를 들 수 있다.
본 실시형태의 에칭액은, 기판에 있어서의 SiGe 화합물 함유층의 미세 가공을 실시하기 위해 사용되어도 되고, 기판에 부착된 SiGe 화합물 함유 부착물을 제거하기 위해 사용되어도 되고, 표면에 SiGe 화합물 함유층을 갖는 피처리체로부터 파티클 등의 불순물을 제거하기 위해 사용되어도 된다.
이상 설명한 본 실시형태의 에칭액에 의하면, 산화제로서 과요오드산을 함유하기 때문에, SiGe 화합물에 대한 에칭 레이트의 경시 안정성을 높일 수 있다. 그 이유는 확실하지는 않지만, 이것은, 과요오드산이 산화제로서 매우 안정적인 점에서, 본 실시형태의 에칭액은, SiGe 화합물에 대한 에칭 레이트가 경시 열화되지 않는 것으로 추측된다. 예를 들어, 본 실시형태의 에칭액은, 3 일 이상 또는 7 일 이상 실온에서 보존한 후라도, SiGe 화합물에 대한 에칭 레이트가 거의 변화하지 않는다. 그 때문에, 본 실시형태의 에칭액에 의해, SiGe 화합물의 에칭 공정을 포함하는 제조 프로세스를 안정적으로 제어할 수 있는 것으로 추측된다.
(피처리체의 처리 방법)
본 발명의 제 2 양태에 관련된 피처리체의 처리 방법은, 상기 제 1 양태에 관련된 에칭액을 사용하여, SiGe 화합물을 함유하는 피처리체를 에칭 처리하는 공정을 포함하는 것을 특징으로 한다.
SiGe 화합물을 함유하는 피처리체로는, 상기「(에칭액)」에 있어서의「＜피처리체＞」에서 설명한 것과 동일한 것을 들 수 있고, SiGe 화합물 함유층을 갖는 기판이 바람직하게 예시된다. 기판 상에 SiGe 화합물 함유층을 형성하는 방법은, 특별히 한정되지 않고, 공지된 방법을 사용할 수 있다. 이러한 방법으로는, 예를 들어, 스퍼터링법, 화학 기상 성장 (CVD : Chemical Vapor Deposition) 법, 분자선 에피택시 (MBE : Molecular Beam Epitaxy) 법, 및 원자층 퇴적법 (ALD : Atomic layer deposition) 등을 들 수 있다. 기판 상에 SiGe 화합물 함유층을 형성할 때에 사용하는 SiGe 화합물 함유층의 원료도, 특별히 한정되지 않고, 성막 방법에 따라 적절히 선택할 수 있다.
＜피처리체를 에칭 처리하는 공정＞
본 공정은, 상기 제 1 양태에 관련된 에칭액을 사용하여 SiGe 화합물을 함유하는 피처리체를 에칭 처리하는 공정이며, 상기 에칭액을 상기 피처리체에 접촉시키는 조작을 포함한다. 에칭 처리의 방법은, 특별히 한정되지 않고, 공지된 에칭 방법을 사용할 수 있다. 이러한 방법으로는, 예를 들어, 스프레이법, 침지법, 액 마운팅법 등이 예시되지만, 이들에 한정되지 않는다.
스프레이법에서는, 예를 들어, 피처리체를 소정의 방향으로 반송 혹은 회전시키고, 그 공간에 상기 제 1 양태에 관련된 에칭액을 분사하여, 피처리체에 상기 에칭액을 접촉시킨다. 필요에 따라, 스핀 코터를 사용하여 기판을 회전시키면서 상기 에칭액을 분무해도 된다.
침지법에서는, 상기 제 1 양태에 관련된 에칭액에 피처리체를 침지하여, 피처리체에 상기 에칭액을 접촉시킨다.
액 마운팅법에서는, 피처리체에 상기 제 1 양태에 관련된 에칭액을 마운팅하여, 피처리체와 상기 에칭액을 접촉시킨다.
이들 에칭 처리의 방법은, 피처리체의 구조나 재료 등에 따라 적절히 선택할 수 있다. 스프레이법, 또는 액 마운팅법의 경우, 피처리체에 대한 상기 에칭액의 공급량은, 피처리체에 있어서의 피처리면이, 상기 에칭액으로 충분히 젖는 양이면 된다.
에칭 처리의 목적은 특별히 한정되지 않고, 피처리체의 SiGe 화합물을 함유하는 피처리면 (예를 들어, 기판 상의 SiGe 화합물 함유층) 의 미세 가공이어도 되고, 피처리체 (예를 들어, SiGe 화합물 함유층을 갖는 기판) 에 부착되는 SiGe 화합물 함유 부착물의 제거여도 되고, 피처리체의 SiGe 화합물을 함유하는 피처리면 (예를 들어, 기판 상의 SiGe 화합물 함유층) 의 세정이어도 된다.
에칭 처리의 목적이, 피처리체의 SiGe 화합물을 함유하는 피처리면의 미세 가공인 경우, 통상적으로, 에칭되어야 하는 것이 아닌 지점을 에칭 마스크에 의해 피복한 다음, 피처리체와 에칭액을 접촉시킨다.
에칭 처리의 목적이, 피처리체에 부착되는 SiGe 화합물 함유 부착물의 제거인 경우, 상기 제 1 양태에 관련된 에칭액을 피처리체에 접촉시킴으로써, SiGe 화합물 함유 부착물이 용해되어, 피처리체로부터 SiGe 화합물 부착물을 제거할 수 있다.
에칭 처리의 목적이, 처리체의 SiGe 화합물을 함유하는 피처리면의 세정인 경우, 상기 제 1 양태에 관련된 에칭액을 피처리체에 접촉시킴으로써 상기 피처리면이 신속하게 용해되어, 피처리체의 표면에 부착되는 파티클 등의 불순물이 단시간에 피처리체의 표면으로부터 제거된다.
에칭 처리를 실시하는 온도는, 특별히 한정되지 않고, 상기 에칭액에 SiGe 화합물이 용해되는 온도이면 된다. 에칭 처리의 온도로는, 예를 들어, 15 ∼ 60 ℃ 를 들 수 있다. 스프레이법, 침지법, 및 액 마운팅법 중 어느 경우에도, 에칭액의 온도를 높게 함으로써, 에칭 레이트는 상승하지만, 에칭액의 조성 변화를 작게 억제하는 것이나, 작업성, 안전성, 비용 등도 고려하여, 적절히 처리 온도를 선택할 수 있다.
에칭 처리를 실시하는 시간은, 에칭 처리의 목적, 에칭에 의해 제거되는 SiGe 화합물의 양 (예를 들어, SiGe 화합물 함유층의 두께, SiGe 화합물 부착물의 양 등), 및 에칭 처리 조건에 따라 적절히 선택하면 된다.
이상 설명한 본 실시형태의 피처리체의 처리 방법에 의하면, 산화제로서 과요오드산을 함유하는 상기 제 1 양태에 관련된 에칭액을 사용하여, 피처리체의 에칭 처리를 실시한다. 당해 에칭액은, SiGe 화합물에 대한 에칭 레이트의 경시 안정성이 높기 때문에, SiGe 화합물의 에칭 공정을 포함하는 제조 프로세스를 안정적으로 제어할 수 있다.
(반도체 소자의 제조 방법)
본 발명의 제 3 양태에 관련된 반도체 소자의 제조 방법은, 상기 제 1 양태에 관련된 에칭액을 사용하여, SiGe 화합물을 함유하는 피처리체를 에칭 처리하는 공정을 포함하는 것을 특징으로 한다.
SiGe 화합물을 함유하는 피처리체를 에칭 처리하는 공정은, 상기「(피처리체의 처리 방법)」에 있어서 설명한 방법과 동일하게 실시할 수 있다. SiGe 화합물을 함유하는 피처리체는, SiGe 화합물 함유층을 갖는 기판인 것이 바람직하다. 상기 기판으로는 반도체 소자의 제조에 통상적으로 사용되는 기판을 사용할 수 있다.
＜다른 공정＞
본 실시형태의 반도체 소자의 제조 방법은, 상기 에칭 처리 공정에 더하여, 다른 공정을 포함하고 있어도 된다. 다른 공정은, 특별히 한정되지 않고, 반도체 소자를 제조할 때에 실시되는 공지된 공정을 들 수 있다. 이러한 공정으로는, 예를 들어, 금속 배선, 게이트 구조, 소스 구조, 드레인 구조, 절연층, 강자성층, 및 비자성층 등의 각 구조의 형성 공정 (층 형성, 상기 에칭 처리 이외의 에칭, 화학 기계 연마, 변성 등), 레지스트막 형성 공정, 노광 공정, 현상 공정, 열 처리 공정, 세정 공정, 검사 공정 등을 들 수 있지만, 이들에 한정되지 않는다. 이들 다른 공정은, 필요에 따라 상기 에칭 처리 공정의 전 또는 후에 적절히 실시할 수 있다.
이상 설명한 본 실시형태의 반도체 소자의 제조 방법에 의하면, 산화제로서 과요오드산을 함유하는 상기 제 1 양태에 관련된 에칭액을 사용하여, 피처리체의 에칭 처리를 실시한다.
당해 에칭액은, SiGe 화합물에 대한 에칭 레이트의 경시 안정성이 높기 때문에, SiGe 화합물의 에칭 공정을 포함하는 제조 프로세스를 안정적으로 제어할 수 있다.
실시예
이하, 실시예에 의해 본 발명을 더욱 상세하게 설명하지만, 본 발명은 이들 예에 의해 한정되는 것은 아니다.
＜에칭액의 조제＞
(실시예 1 ∼ 4, 비교예 1 ∼ 3)
표 1 에 나타내는 각 성분을 혼합하여, 각 예의 에칭액을 조제하였다.
Figure pat00001
표 1 중, 각 약호는 각각 이하의 의미를 갖는다. [ ] 안의 수치는 배합량 (질량％) 이다.
DHF : 불화수소산
NH4F : 불화암모늄
PAA : 과아세트산
PIA : 과요오드산 (H5IO6)
AA : 아세트산
MSA : 메탄술폰산
＜피처리체의 에칭 처리 (1)＞
실리콘 기판 상에 SiGe 막을 에피택셜 성장시켜, SiGe 막이 형성된 피처리체 (1) 을 얻었다. 얻어진 피처리체 (1) 로부터 시험편을 잘라내어, 형광 X 선 분석에 의해 SiGe 막의 막 두께를 측정한 결과, 막 두께는 50 ㎚ 였다.
각 예의 에칭액을 비커에 넣고, 실온 (23 ℃) 에서 5 분간 상기 시험편을 각 예의 에칭액에 침지함으로써 에칭 처리를 실시하였다. 상기 에칭 처리 후, 시험편을 질소 블로에 의해 건조시키고, 형광 X 선 분석에 의해 SiGe 막의 막 두께를 측정하였다. 에칭 처리 전후의 SiGe 막의 막 두께로부터, SiGe 에 대한 에칭 레이트 (Å/min) 를 산출하였다. 결과를 표 2 에 나타낸다.
＜피처리체의 에칭 처리 (2)＞
SOI (100) 기판으로부터 시험편을 잘라내어, 피처리체 (2) 를 얻었다. 얻어진 피처리체 (2) 를, 분광 엘립소미트리에 의해 Si 막의 막 두께를 측정한 결과, 막 두께는 100 ㎚ 였다.
각 예의 에칭액을 비커에 넣고, 실온 (23 ℃) 에서 5 분간 상기 시험편을 각 예의 에칭액에 침지함으로써 에칭 처리를 실시하였다. 상기 에칭 처리 후, 시험편을 질소 블로에 의해 건조시키고, 분광 엘립소미트리에 의해 Si 막의 막 두께를 측정하였다. 에칭 처리 전후의 Si 막의 막 두께로부터, Si 에 대한 에칭 레이트 (Å/min) 를 산출하였다. 결과를 표 2 에 나타낸다.
＜피처리체의 에칭 처리 (3)＞
실리콘 기판 상에 화학 증착법 (CVD) 에 의해 실리콘 산화막을 제막 (製膜) 하여, 피처리체 (3) 을 얻었다. 얻어진 피처리체 (3) 으로부터 시험편을 잘라내어, 분광 엘립소미트리에 의해 실리콘 산화막의 막 두께를 측정한 결과, 막 두께는 100 ㎚ 였다.
각 예의 에칭액을 비커에 넣고, 실온 (23 ℃) 에서 5 분간 상기 시험편을 각 예의 에칭액에 침지함으로써 에칭 처리를 실시하였다. 상기 에칭 처리 후, 시험편을 질소 블로에 의해 건조시키고, 분광 엘립소미트리에 의해 실리콘 산화막의 막 두께를 측정하였다. 에칭 처리 전후의 실리콘 산화막의 막 두께로부터, Si 에 대한 에칭 레이트 (Å/min) 를 산출하였다. 결과를 표 2 에 나타낸다.
＜에칭 선택비의 평가＞
상기의「피처리체의 에칭 처리 (1)」,「피처리체의 에칭 처리 (2)」및「피처리체의 에칭 처리 (3)」에서 얻어진 에칭 레이트의 결과에 기초하여, 피처리체 (1)/피처리체 (2) 의 에칭 선택비 및 피처리체 (1)/피처리체 (3) 의 에칭 선택비를 산출하였다. 결과를 표 2 에 나타낸다.
Figure pat00002
표 2 에 나타내는 결과로부터, 실시예 1 ∼ 4 의 에칭액은, 비교예 1 ∼ 3 의 에칭액과 동등 이상의 SiGe 에칭 선택비가 얻어지는 것이 확인되었다.
특히, pH 조정제를 배합한 실시예 3 및 4 의 에칭액은, 비교예 1 ∼ 3 의 에칭액에 비해 SiGe 에칭 선택비가 향상되어 있는 것이 확인되었다.
＜SiGe 에칭 레이트의 경시 안정성의 평가＞
실시예 2 의 에칭액 및 비교예 3 의 에칭액을 각각 보틀에 보관하고, 보관 개시부터 3 일 후의 각 에칭액에 대해, 상기의「피처리체의 에칭 처리 (1)」과 동일한 조작에 의해, SiGe 에 대한 에칭 레이트 ER3 (Å/min) 을 산출하였다.
또, 보관 개시부터 7 일 후의 각 에칭액에 대해, 상기의「피처리체의 에칭 처리 (1)」과 동일한 조작에 의해, SiGe 에 대한 에칭 레이트 ER7 (Å/min) 을 산출하였다.
상기의「피처리체의 에칭 처리 (1)」에서 얻어진 에칭 레이트를, 보관 개시부터 0 일 후의 SiGe 에 대한 에칭 레이트 ER0 으로 하였다.
에칭 레이트 ER3 및 에칭 레이트 ER7 의 각각에 대해, 에칭 레이트 ER0 으로부터의 변동률 (％) 을 산출하였다. 결과를 표 3 에 나타낸다.
Figure pat00003
표 3 에 나타내는 결과로부터, 실시예 2 의 에칭액은, 보관 개시부터 7 일 경과 후라도 SiGe 에 대한 에칭 레이트가 거의 변동하지 않는 것이 확인되었다.
이상, 본 발명의 바람직한 실시예를 설명하였지만, 본 발명은 이들 실시예에 한정되는 것은 아니다. 본 발명의 취지를 일탈하지 않는 범위에서, 구성의 부가, 생략, 치환, 및 그 밖의 변경이 가능하다. 본 발명은 전술한 설명에 의해 한정되는 것은 아니고, 첨부된 클레임의 범위에 의해서만 한정된다.

Claims (3)

  1. Si, Ge, 및 이들의 산화물에 대해 일반식 Si1-xGex 로 나타내는 화합물 (단, x 는 0 초과 1 미만이다) 을 선택적으로 에칭 처리하기 위한 에칭액으로서,
    과요오드산과 불화물을 함유하는, 에칭액.
  2. 제 1 항에 있어서,
    추가로 pH 조정제를 함유하는, 에칭액.
  3. 제 1 항 또는 제 2 항에 기재된 에칭액을 사용하여, 일반식 Si1-xGex 로 나타내는 화합물을 함유하는 피처리체를 에칭 처리하는 공정을 포함하는, 반도체 소자의 제조 방법.
KR1020190174564A 2018-12-27 2019-12-24 에칭액, 및 반도체 소자의 제조 방법 KR20200081292A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018244958A JP7450334B2 (ja) 2018-12-27 2018-12-27 エッチング液、及び半導体素子の製造方法
JPJP-P-2018-244958 2018-12-27

Publications (1)

Publication Number Publication Date
KR20200081292A true KR20200081292A (ko) 2020-07-07

Family

ID=71123126

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190174564A KR20200081292A (ko) 2018-12-27 2019-12-24 에칭액, 및 반도체 소자의 제조 방법

Country Status (4)

Country Link
US (1) US11120994B2 (ko)
JP (2) JP7450334B2 (ko)
KR (1) KR20200081292A (ko)
TW (1) TWI814971B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230061777A (ko) * 2021-10-29 2023-05-09 한국과학기술연구원 기계적 강도가 우수한 맥신과 이의 고속, 고수율 비수계 합성법
KR102693377B1 (ko) * 2023-07-28 2024-08-09 한양대학교 산학협력단 무취의 실리콘 게르마늄 식각액 조성물 및 이를 이용한 식각 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022026355A1 (en) * 2020-07-28 2022-02-03 Cmc Materials, Inc. Cmp composition including anionic and cationic inhibitors
KR20230065325A (ko) * 2020-09-11 2023-05-11 후지필름 일렉트로닉 머티리얼스 유.에스.에이., 아이엔씨. 에칭 조성물
JP2024523662A (ja) * 2021-07-12 2024-06-28 富士フイルム株式会社 半導体エッチング液
CN118119686A (zh) * 2021-10-12 2024-05-31 富士胶片电子材料美国有限公司 蚀刻组合物

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7176041B2 (en) 2003-07-01 2007-02-13 Samsung Electronics Co., Ltd. PAA-based etchant, methods of using same, and resultant structures
JP2018519674A (ja) 2015-07-09 2018-07-19 インテグリス・インコーポレーテッド ゲルマニウムに比べてシリコンゲルマニウムを選択的にエッチングする配合物

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5993686A (en) * 1996-06-06 1999-11-30 Cabot Corporation Fluoride additive containing chemical mechanical polishing slurry and method for use of same
US20020111024A1 (en) * 1996-07-25 2002-08-15 Small Robert J. Chemical mechanical polishing compositions
JP2003183652A (ja) * 2001-12-19 2003-07-03 Alps Electric Co Ltd エッチング剤
KR102457249B1 (ko) * 2015-09-18 2022-10-21 주식회사 이엔에프테크놀로지 식각 조성물
KR102710507B1 (ko) * 2016-12-14 2024-09-25 삼성전자주식회사 식각용 조성물 및 이를 이용한 반도체 장치 제조 방법
US10934485B2 (en) * 2017-08-25 2021-03-02 Versum Materials Us, Llc Etching solution for selectively removing silicon over silicon-germanium alloy from a silicon-germanium/ silicon stack during manufacture of a semiconductor device
US10879076B2 (en) * 2017-08-25 2020-12-29 Versum Materials Us, Llc Etching solution for selectively removing silicon-germanium alloy from a silicon-germanium/silicon stack during manufacture of a semiconductor device
US20190103282A1 (en) * 2017-09-29 2019-04-04 Versum Materials Us, Llc Etching Solution for Simultaneously Removing Silicon and Silicon-Germanium Alloy From a Silicon-Germanium/Silicon Stack During Manufacture of a Semiconductor Device
US10934484B2 (en) * 2018-03-09 2021-03-02 Versum Materials Us, Llc Etching solution for selectively removing silicon-germanium alloy from a silicon-germanium/ germanium stack during manufacture of a semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7176041B2 (en) 2003-07-01 2007-02-13 Samsung Electronics Co., Ltd. PAA-based etchant, methods of using same, and resultant structures
JP2018519674A (ja) 2015-07-09 2018-07-19 インテグリス・インコーポレーテッド ゲルマニウムに比べてシリコンゲルマニウムを選択的にエッチングする配合物

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230061777A (ko) * 2021-10-29 2023-05-09 한국과학기술연구원 기계적 강도가 우수한 맥신과 이의 고속, 고수율 비수계 합성법
KR102693377B1 (ko) * 2023-07-28 2024-08-09 한양대학교 산학협력단 무취의 실리콘 게르마늄 식각액 조성물 및 이를 이용한 식각 방법

Also Published As

Publication number Publication date
US11120994B2 (en) 2021-09-14
JP2020107724A (ja) 2020-07-09
TWI814971B (zh) 2023-09-11
US20200211856A1 (en) 2020-07-02
TW202040660A (zh) 2020-11-01
JP7450334B2 (ja) 2024-03-15
JP2023076595A (ja) 2023-06-01
JP7573678B2 (ja) 2024-10-25

Similar Documents

Publication Publication Date Title
JP7573678B2 (ja) エッチング液、及び半導体素子の製造方法
JP6556935B2 (ja) ゲルマニウムに比べてシリコンゲルマニウムを選択的にエッチングする配合物
JP2020017732A (ja) ＴｉＮハードマスク除去及びエッチング残渣クリーニング用組成物
JPWO2011074601A1 (ja) ルテニウム系金属のエッチング用組成物およびその調製方法
KR20210041499A (ko) 에칭액, 및 반도체 소자의 제조 방법
KR20200075757A (ko) 에칭액, 피처리체의 처리 방법, 및 반도체 소자의 제조 방법
JP2013004871A (ja) 金属エッチング用組成物、および金属エッチング用組成物を用いた半導体装置の製造方法
JPWO2008111389A1 (ja) エッチング液及びエッチング方法
KR101630654B1 (ko) 에칭방법, 이것을 사용한 반도체 기판 제품 및 반도체 소자의 제조방법
US20210104411A1 (en) Etching solution, and method of producing semiconductor device
KR20210082371A (ko) 에칭액, 및 반도체 소자의 제조 방법
US11518937B2 (en) Etching solution and method for manufacturing semiconductor element
JP2018032781A (ja) エッチング液、及びエッチング方法
US20230326759A1 (en) Composition, Its Use And A Process For Selectively Etching Silicon-Germanium Material
US20230365864A1 (en) Etchant
WO2023161058A1 (en) Composition, its use and a process for selectively etching silicon-germanium material
WO2023161055A1 (en) Composition, its use and a process for selectively etching silicon-germanium material
WO2023167220A1 (ja) エッチング液、該エッチング液を用いた基板の処理方法及び半導体デバイスの製造方法
KR20240153991A (ko) 실리콘-게르마늄 재료를 선택적으로 에칭하기 위한 조성물, 그의 용도 및 방법
JP2024028211A (ja) エッチング液、該エッチング液を用いたシリコンデバイスの製造方法および基板処理方法
KR20240101491A (ko) 실리콘 에칭액, 실리콘 기판의 처리 방법 및 반도체 디바이스의 제조 방법
CN118743001A (zh) 用于选择性地蚀刻硅-锗材料的组合物、其用于选择性地蚀刻硅-锗材料的用途和用于选择性地蚀刻硅-锗材料的方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal