KR20200077229A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20200077229A
KR20200077229A KR1020180166537A KR20180166537A KR20200077229A KR 20200077229 A KR20200077229 A KR 20200077229A KR 1020180166537 A KR1020180166537 A KR 1020180166537A KR 20180166537 A KR20180166537 A KR 20180166537A KR 20200077229 A KR20200077229 A KR 20200077229A
Authority
KR
South Korea
Prior art keywords
gate
display unit
electrode
line
connection line
Prior art date
Application number
KR1020180166537A
Other languages
English (en)
Other versions
KR102605294B1 (ko
Inventor
정민재
김은홍
강지영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020180166537A priority Critical patent/KR102605294B1/ko
Publication of KR20200077229A publication Critical patent/KR20200077229A/ko
Application granted granted Critical
Publication of KR102605294B1 publication Critical patent/KR102605294B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/56—Substrates having a particular shape, e.g. non-rectangular

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 실시예에 따른 표시장치는 기판, 상기 기판 상에 배치되며 복수의 서브픽셀을 포함하는 표시부, 상기 표시부 외에 나머지 영역을 포함하는 비표시부, 상기 비표시부에서 상기 표시부 하측에 배치되는 패드부, 상기 표시부와 상기 패드부 사이에 배치되는 게이트 드라이버, 상기 게이트 드라이버로부터 상기 표시부의 복수의 서브픽셀에 연결된 게이트 연결라인, 상기 패드부로부터 상기 표시부의 복수의 서브픽셀에 연결된 데이터 연결라인을 포함할 수 있다.

Description

표시장치{DISPLAY DEVICE}
본 발명은 표시장치에 관한 것으로, 보다 자세하게는 베젤을 줄이고 패널 형상을 다양화할 수 있는 표시장치에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 표시장치 분야는 부피가 큰 음극선관(Cathode Ray Tube: CRT)을 대체하는, 얇고 가벼우며 대면적이 가능한 평판 표시장치(Flat Panel Display Device: FPD)로 급속히 변화해 왔다. 평판 표시장치에는 액정표시장치(Liquid Crystal Display Device: LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 유기발광표시장치(Organic Light Emitting Display Device: OLED), 그리고 전기영동표시장치(Electrophoretic Display Device: ED) 등이 있다.
이 중 유기발광표시장치는 스스로 발광하는 자발광 소자로서 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. 특히, 유기발광표시장치는 유연한(flexible) 플렉서블 기판 위에도 형성할 수 있을 뿐 아니라, 플라즈마 디스플레이 패널(Plasma Display Panel)이나 무기 전계발광(EL) 디스플레이에 비해 낮은 전압에서 구동이 가능하고 전력 소모가 비교적 적으며, 색감이 뛰어나다는 장점이 있다.
유기발광표시장치는 복수의 서브픽셀들이 배치되어 화상을 구현하는 표시부와, 표시부에 게이트 구동 신호를 인가하는 GIP 구동부 및 외부로부터 신호를 인가받아 표시부에 전달하는 패드부를 포함한다. 이 중 GIP 구동부는 표시부의 좌측 및/또는 우측에 배치되어 화상이 표시되지 않는 베젤로 작용하게 된다. 따라서, GIP 구동부에 의한 베젤이 커지는 문제가 있다.
본 발명의 발명자들은, 표시장치의 베젤을 줄일 수 있는 기술이 요구됨을 인식하였다. 이에, 본 발명의 발명자들은 베젤을 줄일 수 있는 새로운 구조의 표시장치를 발명하였다.
본 발명의 실시예에 따른 표시장치는 기판, 상기 기판 상에 배치되며 복수의 서브픽셀을 포함하는 표시부, 상기 표시부 외에 나머지 영역을 포함하는 비표시부, 상기 비표시부에서 상기 표시부 하측에 배치되는 패드부, 상기 표시부와 상기 패드부 사이에 배치되는 게이트 드라이버, 상기 게이트 드라이버로부터 상기 표시부의 복수의 서브픽셀에 연결된 게이트 연결라인, 상기 패드부로부터 상기 표시부의 복수의 서브픽셀에 연결된 데이터 연결라인을 포함할 수 있다.
상기 복수의 서브픽셀은 적어도 하나의 스위칭 트랜지스터를 포함하며, 상기 적어도 하나의 스위칭 트랜지스터는 반도체층, 게이트 전극, 소스 전극 및 드레인 전극을 포함할 수 있다.
상기 게이트 연결라인은 상기 적어도 하나의 스위칭 트랜지스터의 게이트 전극에 연결된 게이트 라인에 연결될 수 있다.
상기 게이트 드라이버는 적어도 하나의 트랜지스터를 포함하며, 상기 게이트 연결라인은 상기 게이트 드라이버에 형성된 제1 콘택홀을 통해 상기 적어도 하나의 트랜지스터에 연결될 수 있다.
상기 적어도 하나의 트랜지스터는 반도체층, 게이트 전극, 소스 전극 및 드레인 전극을 포함하며, 상기 게이트 연결라인은 상기 소스 전극 및 상기 드레인 전극 중 어느 하나에 연결될 수 있다.
상기 게이트 연결라인과 상기 게이트 라인은 일체(one body)로 이루어질 수 있다.
상기 게이트 연결라인은 상기 표시부에 형성된 제2 콘택홀을 통해 상기 게이트 라인에 연결될 수 있다.
상기 데이터 연결라인은 상기 적어도 하나의 스위칭 트랜지스터의 상기 소스 전극 또는 상기 드레인 전극에 연결된 데이터 라인에 연결될 수 있다.
상기 데이터 연결라인과 상기 데이터 라인은 일체(one body)로 이루어질 수 있다.
상기 데이터 연결라인은 상기 표시부에 형성된 제3 콘택홀을 통해 상기 데이터 라인에 연결될 수 있다.
상기 데이터 연결라인은 상기 비표시부에 형성된 제4 콘택홀을 통해 상기 데이터 라인에 연결될 수 있다.
상기 게이트 드라이버 및 상기 적어도 하나의 스위칭 트랜지스터를 덮는 오버코트층을 더 포함하며, 상기 데이터 연결라인은 상기 오버코트층 상에 배치되며, 상기 오버코트층에 구비된 상기 제3 콘택홀 또는 상기 제4 콘택홀을 통해 상기 데이터 라인에 연결될 수 있다.
상기 제4 콘택홀이 형성된 상기 비표시부는 상기 게이트 드라이버와 상기 표시부 사이에 배치될 수 있다.
본 발명의 실시예에 따른 표시장치는 표시부의 하측에 게이트 드라이버를 구비함으로써, 표시부의 상측 및 좌우측의 베젤을 줄일 수 있는 이점이 있다.
또한, 본 발명의 실시예에 따른 표시장치는 표시부의 일측에 게이트 드라이버와 패드부가 함께 구비됨으로써, 다양한 형상을 가지는 표시장치에 적용이 가능한 이점이 있다.
도 1은 본 발명의 실시예에 따른 표시장치를 보여주는 블록도.
도 2는 본 발명의 일 실시예에 따른 액정표시패널을 나타낸 평면도.
도 3은 본 발명의 일 실시예에 액정표시패널에 구비된 터치소자를 나타낸 평면도.
도 4는 본 발명의 일 실시예에 따른 서브픽셀을 나타낸 평면도.
도 5는 도 4의 절취선 A-A'에 따라 절취한 단면도.
도 6은 본 발명의 제1 실시예에 따른 서브픽셀을 나타낸 평면도.
도 7은 도 6의 절취선 B-B'에 따라 절취한 단면도.
도 8은 도 6의 절취선 C-C'에 따라 절취한 단면도.
도 9는 본 발명의 제2 실시예에 따른 서브픽셀을 나타낸 평면도.
도 10은 도 9의 절취선 D-D'에 따라 절취한 단면도.
도 11은 도 9의 절취선 E-E'에 따라 절취한 단면도.
도 12는 다양한 형상으로 이루어진 표시장치들을 나타낸 도면.
본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 명세서는 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 명세서의 개시가 완전하도록 하며, 본 명세서가 속하는 기술분야에서 통상의 지식을 가진 자에게 명세서의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 명세서는 청구항의 범주에 의해 정의될 뿐이다.
본 명세서의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서에 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 명세서를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용될 수 있으나, 이 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 명세서의 기술적 사상 내에서 제2 구성요소일 수도 있다.
본 명세서의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
이하 첨부된 도면을 참조하여 본 명세서의 실시예에 따른 전계발광 표시장치에 대해 설명하기로 한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 명세서와 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략하거나 간략히 설명한다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시 예들을 상세하게 설명하도록 한다.
도 1은 본 발명의 실시예에 따른 표시장치를 보여주는 블록도이다.
도 1을 참조하면, 본 발명에 따른 표시장치는 액정표시장치(Liquid Crystal Display, LCD), 전계방출 표시장치(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel, PDP), 유기발광 다이오드 표시장치(Organic Light Emitting Display, OLED), 전기영동 표시장치(Electrophoresis, EPD) 등의 평판 표시장치로 구현될 수 있다. 이하의 실시예에서, 표시장치를 액정표시장치 중심으로 설명하지만, 본 발명의 표시장치는 액정표시장치에 한정되어 적용되지 않음에 주의하여야 한다.
액정표시패널(10)은 두 장의 유리기판 사이에 액정층이 형성된다. 액정표시패널(10)은 데이터 라인(15)들과 게이트 라인(16)들의 교차 구조에 의해 매트릭스 형태로 배치된 액정셀(Clc)들을 포함한다.
액정표시패널(10)의 하부기판에는 화소 어레이가 형성된다. 화소 어레이는 데이터 라인(15)들과 게이트 라인(16)들의 교차부에 형성된 액정셀(Clc, 화소), 화소들의 화소 전극(1)에 접속된 박막트랜지스터(Thin Film Transistor, TFT)들, 화소 전극(1)과 대향되는 공통 전극(2) 및 스토리지 캐패시터(Cst)를 포함한다. 액정셀(Clc)들 각각은 스위칭 트랜지스터(TFT)에 접속되어 화소 전극(1)과 공통 전극(2) 사이의 전계에 의해 구동된다. 액정표시패널(10)의 상부기판 상에는 블랙매트릭스, 적색(R), 녹색(G), 청색(B) 컬러필터 등이 형성된다. 액정표시패널(10)의 상부기판과 하부기판 각각에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다. 공통 전극(2)은 IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소 전극(1)과 함께 하부기판 상에 형성된다.
본 발명에서 적용 가능한 액정표시패널(10)은 IPS 모드, FFS 모드뿐만 아니라 어떠한 액정모드로도 구현될 수 있다. 본 발명의 액정표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다. 투과형 액정표장치와 반투과형 액정표시장치에서는 백라이트 유닛이 필요하다. 백라이트 유닛은 직하형(direct type) 백라이트 유닛 또는, 에지형(edge type) 백라이트 유닛으로 구현될 수 있다.
본 발명의 표시장치는 액정표시패널(10)을 구동하는 구동부(17)를 포함한다. 구동부(17)는 외부시스템으로부터 입력되는 영상 데이터(RGB)가 동영상 또는 정지영상인지에 따라 구동모드를 달리한다. 예를 들면, 영상 데이터(RGB)가 동영상인 경우, 구동부(17)는 구동주파수가 고주파수인 고속 구동 모드로 구동되고, 영상 데이터(RGB)가 정지영상인 경우, 구동부(17)는 구동주파수가 저주파수인 저속 구동 모드로 구동된다. 이를 위하여, 구동부(17)는 호스트 시스템(14), 타이밍 콘트롤러(11), 소스 드라이버(12) 및 데이터 드라이버(13)를 포함한다.
호스트 시스템(14)은 외부 시스템으로부터 영상 데이터(RGB)를 입력받고, 영상 데이터(RGB)에 대응되는 구동모드신호(MS)를 생성하여 타이밍 콘트롤러(11)에 출력한다. 구체적으로, 호스트 시스템(14)은 영상 데이터(RGB)가 동영상인 경우, 동영상에 대응되는 구동모드신호(MS)를 생성하고, 영상 데이터(RGB)가 정지영상인 경우, 정지영상에 대응되는 구동모드신호(MS)를 생성한다. 구동모드신호(MS)는 영상 데이터(RGB)가 동영상에 해당될 경우 고속 모드로 동작시키는 신호이고, 반면에, 영상 데이터(RGB)가 정지영상에 해당될 경우, 전력 소모를 감소시키기 위하여 저속 모드로 동작시키는 신호이다.
타이밍 콘트롤러(11)는 LVDS(Low Voltage Differential Signaling) 인터페이스 방식을 통해 호스트 시스템(14)으로부터 입력 영상의 디지털 비디오 데이터(RGB)를 입력받고, 이 입력 영상의 디지털 비디오 데이터(RGB)를 mini-LVDS 인터페이스 방식을 통해 소스 드라이버(12)에 공급한다. 또한, 타이밍 콘트롤러(11)는 호스트 시스템(14)으로부터 구동모드신호(MS)를 입력 받는다. 타이밍 콘트롤러(11)는 호스트 시스템(14)으로부터 입력되는 디지털 비디오 데이터(RGB)를 화소 어레이의 배치 구성에 맞춰 정렬한 후 소스 드라이버(12)에 공급한다.
타이밍 콘트롤러(11)는 호스트 시스템(14)로부터 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 도트 클럭(CLK) 등의 타이밍신호를 입력받아 소스 드라이버(12)와 게이트 드라이버(13)의 동작 타이밍을 제어하기 위한 제어신호들을 발생한다. 제어신호들은 게이트 드라이버(13)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호, 소스 드라이버(12)의 동작 타이밍을 제어하기 위한 소스 타이밍 제어신호를 포함한다.
게이트 타이밍 제어신호는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 쉬프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등을 포함한다. 게이트 스타트 펄스(GSP)는 첫 번째 게이트펄스를 발생하는 게이트 드라이브 IC(Intergrated circuit)에 인가되어 첫 번째 게이트펄스가 발생되도록 그 게이트 드라이브 IC를 제어한다. 게이트 쉬프트 클럭(GSC)은 게이트 드라이브 IC들에 공통으로 입력되는 클럭신호로써 게이트 스타트 펄스(GSP)를 쉬프트시키기 위한 클럭신호이다. 게이트 출력 인에이블신호(GOE)는 게이트 드라이브 IC들의 출력을 제어한다.
소스 타이밍 제어신호는 소스 스타트 펄스(Source Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 극성제어신호(Polarity : POL), 소스 출력 인에이블신호(Source Output Enable, SOE) 등을 포함한다. 소스 스타트 펄스(SSP)는 소스 드라이버(12)의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 기준하여 소스 드라이버(12)에서 데이터의 샘플링 타이밍을 제어하는 클럭신호이다. 극성제어신호(POL)는 소스 드라이브 IC들 각각으로부터 순차적으로 출력되는 데이터전압들의 극성을 제어한다. 소스 출력 인에이블신호(SOE)는 소스 드라이버(12)의 출력 타이밍을 제어한다.
타이밍 콘트롤러(11)는 1 프레임을 n(n은 2이상의 양의 정수)개의 서브 프레임들로 시분할하고 각 서브 프레임을 통해 게이트 라인(16)들을 분산 구동시켜 인터레이스 구동을 구현한다. 타이밍 콘트롤러(11)는 게이트 라인(16)들을 n개의 게이트 그룹들로 그룹핑(grouping)하고, n개의 게이트 그룹들 각각을 그 구동 순서에 맞춰 n개의 서브 프레임들 각각에 대응시킨다.
타이밍 콘트롤러(11)는 각 서브 프레임에서, 게이트 드라이버(13)의 동작을 제어하여 1 서브 프레임 기간의 1/n 기간 동안 해당 게이트 그룹에 포함된 게이트 라인(16)들에 대한 순차 스캔을 완료하고, 버퍼동작 제어신호(LITEST)를 발생하여 상기 1 서브 프레임 기간 중에서 상기 1/n 기간을 제외한 (n-1)/n 기간 동안 소스 드라이버(12)의 버퍼부들에 인가되는 구동 전원(고전위 구동전압, 기저전압)을 차단한다. 즉 스킵 기간 동안 소스 드라이버(12)의 구동이 정지되도록 제어함과 아울러, 소스 드라이버(12)에 인가되는 구동 전원을 차단하여 소스 드라이버(12)의 버퍼부들에 흐르는 정적 전류를 제거함으로써, 소스 드라이버(12)의 소비전력을 획기적으로 줄인다.
소스 드라이버(12)는 쉬프트 레지스터, 래치 어레이, 디지털-아날로그 변환기, 출력회로 등을 포함한다. 소스 드라이버(12)는 소스 타이밍 제어신호에 따라 디지털 비디오 데이터(RGB)를 래치한 후, 래치된 데이터를 아날로그 정극성/부극성 감마보상전압으로 변환하여 소정 주기로 극성이 반전되는 데이터전압들을 다수의 출력 채널들을 통해 데이터 라인(15)들에 공급한다. 출력회로는 다수의 버퍼부들을 포함한다. 버퍼부들은 출력 채널들에 연결되며, 출력 채널들 각각은 데이터 라인(15)들에 일대일로 접속된다. 소스 드라이버(12)는 소비전력을 줄이기 위해 출력 채널들로 출력되는 데이터 전압들의 극성을 컬럼 인버젼 방식으로 제어한다. 컬럼 인버젼 방식에 의거하여, 동일 출력 채널에서 출력되는 데이터 전압의 극성은 서브 프레임 단위로 반전된다. 그리고, 이웃한 출력 채널에서 출력되는 데이터 전압들의 극성은 서로 반대된다.
게이트 드라이버(13)는 쉬프트 레지스터와 레벨 쉬프터를 이용하여 게이트 타이밍 제어신호들에 따라 게이트 펄스를 게이트 라인(16)들에 전술한 인터레이스 구동방식으로 공급한다. 소스 드라이버(12) 및 게이트 드라이버(13)는 COG(chip on glass) 또는 COF(chip on film) 방식에 따라 실장될 수 있다. 또한, 게이트 드라이버(13)는 GIP(Gate-driver In Panel) 방식에 따라 하부기판 상에 직접 형성될 수 있다. 본 발명에서는 게이트 드라이버(13)가 GIP 방식으로 하부기판 상에 형성되는 것을 예로 설명하기로 한다.
도 2는 본 발명의 일 실시예에 따른 액정표시패널을 나타낸 평면도이고, 도 3은 본 발명의 일 실시예에 액정표시패널에 구비된 터치소자를 나타낸 평면도이다.
도 2를 참조하면, 액정표시패널은 하부기판(20) 상에 표시부(60)와 비표시부(61)를 포함한다. 비표시부(61)에는 하부기판(20)의 하측에 배치된 게이트 드라이버(13), 및 하부기판(20)의 하측에 배치된 패드부(62)를 포함한다. 표시부(60)는 복수의 서브픽셀(64)이 배치되어, R, G, B 또는 R, G, B, W를 발광하여 풀컬러를 구현한다. 표시부(60)의 하측에는 게이트 드라이버(13)가 배치되어 표시부(60)에 게이트 구동신호를 인가한다. 패드부(62)는 표시부(60)의 일측 예를 들어 하측에 배치되고, 패드부(62)에 칩온필름(66)들이 부착된다. 표시부(60)는 칩온필름(66)을 통해 인가되는 데이터 신호 및 전원이 인가된다.
전술한 액정표시패널은 내부에 터치소자가 형성된 터치소자 일체형 액정표시일 수 있다.
도 3을 참조하면, 액정표시패널은 하부기판(20) 상에 화소 전극과 공통 전극이 구비된 복수의 서브픽셀(64)들을 포함한다. 복수의 서브픽셀(64)들의 공통 전극은 블록화되어, 터치 구동부(51~54)와 터치 센싱부(58)로 구획된다. 터치 구동부(51~54)는 Tx 신호선(70)으로부터 구동 신호를 인가받고 터치 센싱부(58)는 Rx 신호선(72)을 통해 터치 센싱을 하게 된다. 여기서, 터치 센싱부(58)는 Rx 신호선(72)으로부터 연장된 센싱 라인(74)이 세로 방향으로 배치되어 터치 센싱부(58)를 연결하고, 터치 구동부(51~54)들은 Tx 신호선(70)으로부터 연장된 구동 라인이 터치 센싱부(58)의 하부로 가로지르는 Tx 연결배선(76)에 의해 연결된다. 터치 구동부(51~54)들에는 각각 콘택홀(78)들에 의해 Tx 연결배선(76)들이 연결된다.
하기에서는 전술한 액정표시패널의 각 서브픽셀의 평면과 단면을 참조하여 구체적으로 설명하기로 한다.
도 4는 본 발명의 일 실시예에 따른 서브픽셀을 나타낸 평면도이고, 도 5는 도 4의 절취선 A-A'에 따라 절취한 단면도이다.
도 4를 참조하면, 서브픽셀은 게이트 라인(16)과 데이터 라인(15)의 교차에 의해 서브픽셀이 구획된다. 서브픽셀에는 게이트 라인(16)으로부터 분기된 게이트 전극(23), 데이터 라인(15)으로부터 분기된 소스 전극(26a), 소스 전극(26a)과 이격된 드레인 전극(26b)과, 이들 사이에 배치된 반도체층(25)으로 구성된 스위칭 트랜지스터(TFT)가 각각 배치된다. 또한, 서브픽셀에는 스위칭 트랜지스터(TFT)의 드레인 전극(26b)에 연결된 화소 전극(1)이 배치되고 화소 전극(1)에 대향하는 공통 전극(미도시)이 배치된다.
보다 자세하게, 도 5를 참조하면, 기판(20), 반도체층(25), 게이트 전극(23), 소스 전극(26a) 및 드레인 전극(26b)을 포함하는 스위칭 트랜지스터(TFT)가 구성된다. 먼저 기판(20) 상에 게이트 전극(23)이 위치한다.
게이트 전극(23)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 형성된다. 또한, 게이트 전극(23)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진 다중층일 수 있다. 예를 들면, 게이트 전극(23)은 몰리브덴/알루미늄-네오디뮴 또는 몰리브덴/알루미늄의 2중층일 수 있다.
게이트 전극(23) 상에 게이트 절연막(30)이 위치한다. 게이트 절연막(30)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 이중층으로 이루어질 수 있다.
게이트 절연막(30) 상에 반도체층(25)이 위치한다. 반도체층(25)은 금속 산화물로 예를 들어, 아연 산화물(ZnO), 인듐 아연 산화물(InZnO), 인듐 갈륨 아연 산화물(InGaZnO) 또는 아연 주석 산화물(ZnSnO) 중 어느 하나로 이루어질 수 있다. 금속 산화물의 반도체층(25)은 오프 전류(Ioff)가 10-13으로 10-11인 비정질 실리콘(a-si) 약 100배 이상 우수하여, 반도체층(25)의 오프 특성이 우수한 이점이 있다. 본 발명에서는 금속 산화물로 이루어진 반도체층(25)을 사용함으로써, 스토리지 캐패시터에서 데이터 전압이 유지되어야 할 구간에서 스토리지 캐패시터로부터 전압이 새어 나감에 따라 발생하는 휘도 편차에 의한 플리커를 감소시킬 수 있게하여 표시장치의 소비전력을 줄일 수 있도록 한다.
반도체층(25) 상에 에치스토퍼(28)가 위치한다. 에치스토퍼(28)는 소스 전극(26a) 및 드레인 전극(26b)의 식각 공정에서 하부의 반도체층(25)이 손상되는 것을 방지할 수 있다. 에치스토퍼(28)는 반도체층(25)의 채널(channel) 영역에 대응하여 위치할 수 있다. 에치스토퍼(28)는 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)으로 이루어질 수 있다.
한편, 반도체층(25) 및 에치스토퍼(28) 상에 소스 전극(26a)과 드레인 전극(26b)이 위치한다. 소스 전극(26a)은 반도체층(25)의 일측에 컨택되고 드레인 전극(26b)은 반도체층(25)의 타측에 컨택된다. 소스 전극(26a) 및 드레인 전극(26b)은 단일층 또는 다중층으로 이루어질 수 있으며, 소스 전극(26a) 및 드레인 전극(26b)이 단일층일 경우에는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 또한, 소스 전극(26a) 및 드레인 전극(26b)이 다중층일 경우에는 몰리브덴/알루미늄-네오디뮴의 2중층, 티타늄/알루미늄/티타늄, 몰리브덴/알루미늄/몰리브덴 또는 몰리브덴/알루미늄-네오디뮴/몰리브덴의 3중층으로 이루어질 수 있다. 따라서, 반도체층(25), 게이트 전극(23), 드레인 전극(26b) 및 소스 전극(26a)을 포함하는 스위칭 트랜지스터(TFT)가 구성된다.
스위칭 트랜지스터(TFT) 상에 오버코트층(36)이 위치한다. 오버코트층(36)은 하부 구조의 단차를 완화시키는 평탄화막으로, 폴리이미드(polyimide), 폴리아크릴(polyacryl), 포토아크릴(photoacryl), 폴리아미드(polyamide), BCB(benzocyclobutane) 등의 유기물로 이루어질 수 있다.
오버코트층(36) 상에 화소 전극(1)이 위치한다. 화소 전극(1)은 오버코트층(36)에 형성된 비아홀(38)을 통해 스위칭 트랜지스터(TFT)의 드레인 전극(26b)에 연결된다. 화소 전극(1)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), ZnO(Zinc Oxide), IGZO(Indium Gallium Zinc Oxide)와 같이 광을 투과할 수 있는 투명도전물질로 이루어진다. 화소 전극(1)은 스위칭 트랜지스터(TFT)의 신호에 따라 액정층에 전계를 인가하는 역할을 한다.
화소 전극(1) 상에 패시베이션막(40)이 위치한다. 패시베이션막(40)은 화소 전극(1)을 절연시키는 것으로, 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 또는 이들의 적층 구조로 이루어질 수 있다.
패시베이션막(40) 상에 공통 전극(2)이 위치한다. 공통 전극(2)은 서브픽셀 관점에서 액정층에 전계를 인가하는 공통전극의 역할을 한다. 공통 전극(2)은 공통 라인을 통해 연결되어 구동신호를 인가받는다. 공통 전극(2)이 여러 블록으로 분할된 경우에 블록들은 공통 라인을 통해 서로 연결될 수 있으므로 각 서브픽셀들의 스토리지 캐패시터들 간에 사이즈 및 편차를 줄일 수 있다. 공통 전극(2)은 화소 전극(1)과 동일하게 ITO, IZO, ITZO, ZnO, IGZO와 같이 광이 투과할 수 있는 투명도전물질로 이루어질 수 있다.
공통 전극(2) 상에 하부 배향막(44a)이 위치한다. 하부 배향막(44a)은 상부의 액정층(46)의 액정을 초기 배향시키는 역할을 하며, 폴리이미드(polyimide)로 이루어질 수 있다.
하부기판(20) 상에 하부기판(20)과 대향하는 상부기판(49)이 위치한다. 상부기판(49)은 블랙매트릭스(47), 컬러필터(48) 및 상부 배향막(44b)을 포함한다. 블랙매트릭스(47)는 각 서브픽셀을 구획하고 색이 혼색되는 것을 방지하여 콘트라스트비를 향상시킨다. 블랙매트릭스(47)에 의해 구획된 서브픽셀에는 컬러필터(48)가 위치한다. 컬러필터(48)는 백색의 광을 적색(R), 녹색(G) 및 청색(B)으로 변환하여 풀 컬러를 구현할 수 있게 한다. 이들 블랙매트릭스(47)와 컬러필터(48)의 하부에 상부 배향막(44b)이 위치한다. 상부 광배향막(44b)은 전술한 하부 배향막(44a)과 동일하게 이루어짐으로 그 설명을 생략한다.
하부기판(20)과 상부기판(49) 사이에 액정을 포함하는 액정층(46)이 위치한다. 액정은 쌀알 모양으로 형성되어 유전율이 다른 장축과 단축을 가진다. 여기서, 장축의 유전율이 단축의 유전율보다 크면 포지티브(Positive) 액정이라 하고, 장축의 유전율이 단축의 유전율보다 작으면 네거티브(Negative) 액정이라 한다. 본 발명은 포지티브 또는 네거티브 액정을 사용할 수 있다.
한편, 도 2에 도시된 바와 같이, 본 발명은 GIP 타입의 게이트 드라이버가 표시부 하측에 위치하는 것을 개시한다. 하기에서는 표시부 하측에 게이트 드라이버를 위치시키기 위한 구성에 대해 설명하기로 한다.
<제1 실시예>
도 6은 본 발명의 제1 실시예에 따른 서브픽셀을 나타낸 평면도이고, 도 7은 도 6의 절취선 B-B'에 따라 절취한 단면도이며, 도 8은 도 6의 절취선 C-C'에 따라 절취한 단면도이다.
도 6은 도 2의 P 영역을 상세히 나타낸 평면도이다. 도 6을 참조하면, 본 발명의 제1 실시예에 따른 비표시부(61)에 구비된 게이트 드라이버(13)로부터 표시부(60)에 구비된 게이트 라인(16)이 연결되고, 비표시부(61)에 구비된 패드부(62)로부터 표시부(60)에 구비된 데이터 라인(15)이 연결된다.
보다 자세하게, 서브픽셀은 게이트 라인(16)과 데이터 라인(15)의 교차에 의해 서브픽셀이 구획된다. 서브픽셀에는 게이트 라인(16)으로부터 분기된 게이트 전극(23), 데이터 라인(15)으로부터 분기된 소스 전극(26a), 소스 전극(26a)과 이격된 드레인 전극(26b)과, 이들 사이에 배치된 반도체층(25)으로 구성된 스위칭 트랜지스터(TFT)가 각각 배치된다. 또한, 서브픽셀에는 스위칭 트랜지스터(TFT)의 드레인 전극(26b)에 연결된 화소 전극(1)이 배치되고 화소 전극(1)에 대향하는 공통 전극(미도시)이 배치된다.
게이트 라인(16)은 게이트 드라이버(13)로부터 연장된 게이트 연결라인(82)을 통해 게이트 드라이버(13)에 연결된다. 게이트 연결라인(82)은 게이트 드라이버(13)에서 제1 콘택홀(84)을 통해 게이트 드라이버(13)에 연결되고, 게이트 라인(16)과 일체로 이루어질 수 있다. 데이터 라인(15)은 패드부(62)에서 서브픽셀로 연장되되 스위칭 트랜지스터(TFT)의 소스 전극(26a)에 제2 콘택홀(86)을 통해 연결된다. 제1 콘택홀(84)은 비표시부(61)에 배치되고, 제2 콘택홀(86)은 표시부(60)에 배치된다.
구체적으로, 게이트 드라이버(13)와 게이트 라인(16)의 연결 구조를 도 7을 참조하여 살펴보기로 한다. 도 7을 참조하면, 하부기판(20) 상에 표시부(60)와 비표시부(61)가 구획되고, 비표시부(61)에는 게이트 드라이버(13)가 배치된다.
표시부(60)는 하부기판(20) 상에 반도체층(25), 게이트 전극(23), 소스 전극(26a) 및 드레인 전극(26b)을 포함하는 스위칭 트랜지스터(TFT)가 구성된다. 하부기판(20) 상에 게이트 전극(23)이 위치하고, 게이트 전극(23) 상에 게이트 절연막(30)이 위치한다. 게이트 절연막(30) 상에 반도체층(25)이 위치하고, 반도체층(25) 상에 에치스토퍼(28)가 위치한다. 에치스토퍼(28)는 반도체층(25)의 채널(channel) 영역에 대응하여 위치할 수 있다.
반도체층(25) 및 에치스토퍼(28) 상에 소스 전극(26a)과 드레인 전극(26b)이 위치하여, 반도체층(25), 게이트 전극(23), 드레인 전극(26b) 및 소스 전극(26a)을 포함하는 스위칭 트랜지스터(TFT)가 구성된다.
스위칭 트랜지스터(TFT) 상에 오버코트층(36)이 위치한다. 오버코트층(36) 상에 화소 전극(1)이 위치한다. 화소 전극(1)은 오버코트층(36)에 형성된 비아홀(38)을 통해 스위칭 트랜지스터(TFT)의 드레인 전극(26b)에 연결된다. 화소 전극(1) 상에 패시베이션막(40)이 위치하고, 패시베이션막(40) 상에 공통 전극(2)이 위치한다. 공통 전극(2) 상에 하부 배향막(44a)이 위치한다.
하부기판(20) 상에 하부기판(20)과 대향하는 상부기판(49)이 위치한다. 상부기판(49)은 블랙매트릭스(47), 컬러필터(48) 및 상부 배향막(44b)을 포함한다. 블랙매트릭스(47)는 각 서브픽셀을 구획하고, 블랙매트릭스(47)에 의해 구획된 서브픽셀에는 컬러필터(48)가 위치한다. 컬러필터(48)는 백색의 광을 적색(R), 녹색(G) 및 청색(B)으로 변환하여 풀 컬러를 구현할 수 있게 한다. 이들 블랙매트릭스(47)와 컬러필터(48)의 하부에 상부 배향막(44b)이 위치한다. 하부기판(20)과 상부기판(49) 사이에 액정을 포함하는 액정층(46)이 위치한다.
하부기판(20) 상의 비표시부(61)에 배치된 게이트 드라이버(13)에는 적어도 하나의 구동 트랜지스터(90)가 위치한다. 이 구동 트랜지스터(90)는 시프트 레지스터의 풀업 트랜지스터 및 풀다운 트랜지스터를 포함하며, 클럭 신호를 인가하는 다수의 트랜지스터를 포함한다.
구동 트랜지스터(90)는 게이트 전극(91), 반도체층(92), 에치스토퍼(94), 소스 전극(96a) 및 드레인 전극(96b)을 포함한다. 구체적으로, 하부기판(20) 상에 게이트 전극(91)이 위치하고, 게이트 전극(91) 상에 게이트 절연막(30)이 위치한다. 게이트 절연막(30) 상에 반도체층(92)이 위치하고, 반도체층(92) 상에 에치스토퍼(94)가 위치한다. 에치스토퍼(94)는 반도체층(92)의 채널(channel) 영역에 대응하여 위치할 수 있다. 반도체층(92) 및 에치스토퍼(94) 상에 소스 전극(96a)과 드레인 전극(926b)이 위치하여, 구동 트랜지스터(90)가 구성된다. 구동 트랜지스터(90) 상에는 표시부(60)로부터 연장된 오버코트층(36)이 위치한다.
본 발명의 게이트 드라이버(13)에서는 구동 트랜지스터(90)의 드레인 전극(96b)에 게이트 연결라인(82)이 연결되어, 표시부(60)의 서브픽셀의 게이트 라인(16)으로 게이트 구동 신호를 인가할 수 있다. 이를 위해, 게이트 드라이버(13)는 게이트 절연막(30)에 제1 콘택홀(84)을 구비하여, 구동 트랜지스터(90)의 드레인 전극(96b)이 게이트 연결라인(82)에 연결시킨다. 게이트 연결라인(82)은 서브픽셀의 게이트 라인(16)과 일체(one body)로 이루어져 게이트 드라이버(13)로부터 구동 신호를 게이트 전극(23)에 전달할 수 있다.
한편, 패드부로부터 데이터 라인이 연장된 구조를 도 8을 참조하여 설명한다. 하기에서는 전술한 도 7와 중복되는 설명은 간략히 하기로 한다.
도 8을 참조하면, 하부기판(20) 상에 표시부(60)와 비표시부(61)가 구획되고, 비표시부(61)는 패드부(62) 및 게이트 드라이버(13)를 포함한다.
표시부(60)는 하부기판(20) 상에 반도체층(25), 게이트 전극(23), 소스 전극(26a) 및 드레인 전극(26b)을 포함하는 스위칭 트랜지스터(TFT)가 구성된다. 스위칭 트랜지스터(TFT) 상에 오버코트층(36)이 위치하고, 오버코트층(36) 상에 화소 전극(1)이 위치한다. 화소 전극(1)은 오버코트층(36)에 형성된 비아홀(38)을 통해 스위칭 트랜지스터(TFT)의 드레인 전극(26b)에 연결된다. 화소 전극(1) 상에 패시베이션막(40)이 위치하고, 패시베이션막(40) 상에 공통 전극(2)이 위치한다. 공통 전극(2) 상에 하부 배향막(44a)이 위치한다.
하부기판(20) 상에 하부기판(20)과 대향하는 상부기판(49)이 위치한다. 상부기판(49)은 블랙매트릭스(47), 컬러필터(48) 및 상부 배향막(44b)을 포함한다. 블랙매트릭스(47)는 각 서브픽셀을 구획하고, 블랙매트릭스(47)에 의해 구획된 서브픽셀에는 컬러필터(48)가 위치한다. 컬러필터(48)는 백색의 광을 적색(R), 녹색(G) 및 청색(B)으로 변환하여 풀 컬러를 구현할 수 있게 한다. 이들 블랙매트릭스(47)와 컬러필터(48)의 하부에 상부 배향막(44b)이 위치한다. 하부기판(20)과 상부기판(49) 사이에 액정을 포함하는 액정층(46)이 위치한다.
하부기판(20) 상의 비표시부(61)에 배치된 게이트 드라이버(13)에는 적어도 하나의 구동 트랜지스터(90)가 위치한다. 이 구동 트랜지스터(90)는 게이트 전극(91), 반도체층(92), 에치스토퍼(94), 소스 전극(96a) 및 드레인 전극(96b)을 포함한다. 구동 트랜지스터(90) 상부는 오버코트층(36)이 표시부(60)로부터 연장되어 형성된다.
하부기판(20) 상의 비표시부(61)에 배치된 패드부(62)에는 데이터 라인(15)이 연장되어 배치된다. 패드부(62)로부터 연장된 데이터 라인(15)은 구동 트랜지스터(90) 상부에 배치된 오버코트층(36)의 상면을 따라 표시부(60)로 연장된다. 데이터 라인(15)은 오버코트층(36)을 통해 구동 트랜지스터(90)와 절연됨으로써, 표시부(60)로 연장될 수 있다.
표시부(60)로 연장된 데이터 라인(15)은 스위칭 트랜지스터(TFT)의 소스 전극(26a)에 대응되는 영역에 제2 콘택홀(84)을 통해 소스 전극(26a)에 연결된다. 제2 콘택홀(84)은 오버코트층(36)에서 소스 전극(26a)을 노출하는 홀(hole)이다. 데이터 라인(15)이 서브픽셀의 박막트랜지스터(TFT)에 연결됨으로써, 서브픽셀의 화소 전극(1)에 구동 신호가 인가된다.
데이터 라인(15)은 화소 전극(1)과 동일하게 오버코트층(36) 상에 배치되지만, 화소 전극(1)은 배선으로 사용하기에는 저항이 높다. 따라서, 본 발명에서는 상기 도 2에서 설명한 터치소자의 Tx 연결라인(76)과 동일한 물질로 형성된다. 데이터 라인(15)은 배선으로 작용하기 위해 저저항의 금속 물질 예를 들어, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 형성된다. 또한, 데이터 라인(15)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진 다중층일 수 있다. 예를 들면, 데이터 라인(15)은 몰리브덴/알루미늄-네오디뮴 또는 몰리브덴/알루미늄 또는 몰리브덴/티타늄의 2중층일 수 있다.
본 발명의 제1 실시예에서는 패드부(62)로부터 표시부(60)로 연장되는 데이터 라인(15)을 일체(one body)로 형성하되 게이트 드라이버(13) 상부의 오버코트층(36)을 따라 형성함으로써, 게이트 드라이버(13)와의 간섭을 피할 수 있다. 따라서, 표시부(60) 하측에 게이트 드라이버(13)를 형성할 수 있는 이점이 있다.
<제2 실시예>
도 9는 본 발명의 제2 실시예에 따른 서브픽셀을 나타낸 평면도이고, 도 10은 도 9의 절취선 D-D'에 따라 절취한 단면도이며, 도 11은 도 9의 절취선 E-E'에 따라 절취한 단면도이다.
도 9를 참조하면, 본 발명의 제1 실시예에 따른 비표시부(61)에 구비된 게이트 드라이버(13)로부터 표시부(60)에 구비된 게이트 라인(16)이 연결되고, 비표시부(61)에 구비된 패드부(62)로부터 표시부(60)에 구비된 데이터 라인(15)이 연결된다.
보다 자세하게, 서브픽셀은 게이트 라인(16)과 데이터 라인(15)의 교차에 의해 서브픽셀이 구획된다. 서브픽셀에는 게이트 라인(16)으로부터 분기된 게이트 전극(23), 데이터 라인(15)으로부터 분기된 소스 전극(26a), 소스 전극(26a)과 이격된 드레인 전극(26b)과, 이들 사이에 배치된 반도체층(25)으로 구성된 스위칭 트랜지스터(TFT)가 각각 배치된다. 또한, 서브픽셀에는 스위칭 트랜지스터(TFT)의 드레인 전극(26b)에 연결된 화소 전극(1)이 배치되고 화소 전극(1)에 대향하는 공통 전극(미도시)이 배치된다.
게이트 라인(16)은 게이트 드라이버(13)로부터 연장된 게이트 연결라인(82)을 통해 게이트 드라이버(13)에 연결된다. 게이트 연결라인(82)은 게이트 드라이버(13)에 연결되어, 표시부(60)에 형성된 제1 콘택홀(84)을 통해 게이트 라인(16)에 연결된다. 데이터 라인(15)은 패드부(62)에서 연장된 데이터 연결라인(88)을 통해 패드부(61)에 연결된다. 데이터 연결라인(88)은 비표시부(61)에 형성된 제2 콘택홀(86)을 통해 데이터 라인(15)에 연결된다. 따라서, 데이터 라인(15)은 서브픽셀로 연장되어 스위칭 트랜지스터(TFT)의 소스 전극(26a)에 연결된다.
전술한 제1 실시예에서는 게이트 연결라인(82)과 게이트 라인(16)이 비표시부(61)에 형성된 제1 콘택홀(84)을 통해 연결되었다. 제2 실시예에서는 제1 콘택홀(84)이 표시부(60)에 배치되는 차이가 있다. 또한, 전술한 제1 실시예에서는 데이터 라인(15)이 패드부(62)로부터 표시부(60)로 연장되고, 표시부(60)에 형성된 제2 콘택홀(86)을 통해 스위칭 트랜지스터(TFT)의 소스 전극(26a)에 연결되었다. 제2 실시예에서는 패드부(62)로부터 데이터 연결라인(88)이 추가되어 게이트 드라이버(13)와 중첩되게 연장되고, 비표시부(61)에 형성된 제2 콘택홀(88)을 데이터 연결라인(88)이 데이터 라인(15)에 연결되는 차이가 있다.
구체적으로, 게이트 드라이버(13)와 게이트 라인(16)의 연결 구조를 도 10을 참조하여 살펴보기로 한다. 도 10을 참조하면, 하부기판(20) 상에 표시부(60)와 비표시부(61)가 구획되고, 비표시부(61)에는 게이트 드라이버(13)가 배치된다.
표시부(60)는 하부기판(20) 상에 반도체층(25), 게이트 전극(23), 소스 전극(26a) 및 드레인 전극(26b)을 포함하는 스위칭 트랜지스터(TFT)가 구성된다. 하부기판(20) 상에 게이트 전극(23)이 위치하고, 게이트 전극(23) 상에 게이트 절연막(30)이 위치한다. 게이트 절연막(30) 상에 반도체층(25)이 위치하고, 반도체층(25) 상에 에치스토퍼(28)가 위치한다. 에치스토퍼(28)는 반도체층(25)의 채널(channel) 영역에 대응하여 위치할 수 있다. 반도체층(25) 및 에치스토퍼(28) 상에 소스 전극(26a)과 드레인 전극(26b)이 위치하여, 반도체층(25), 게이트 전극(23), 드레인 전극(26b) 및 소스 전극(26a)을 포함하는 스위칭 트랜지스터(TFT)가 구성된다.
스위칭 트랜지스터(TFT) 상에 오버코트층(36)이 위치한다. 오버코트층(36) 상에 화소 전극(1)이 위치한다. 화소 전극(1)은 오버코트층(36)에 형성된 비아홀(38)을 통해 스위칭 트랜지스터(TFT)의 드레인 전극(26b)에 연결된다. 화소 전극(1) 상에 패시베이션막(40)이 위치하고, 패시베이션막(40) 상에 공통 전극(2)이 위치한다. 공통 전극(2) 상에 하부 배향막(44a)이 위치한다.
하부기판(20) 상에 하부기판(20)과 대향하는 상부기판(49)이 위치한다. 상부기판(49)은 블랙매트릭스(47), 컬러필터(48) 및 상부 배향막(44b)을 포함한다. 블랙매트릭스(47)는 각 서브픽셀을 구획하고, 블랙매트릭스(47)에 의해 구획된 서브픽셀에는 컬러필터(48)가 위치한다. 컬러필터(48)는 백색의 광을 적색(R), 녹색(G) 및 청색(B)으로 변환하여 풀 컬러를 구현할 수 있게 한다. 이들 블랙매트릭스(47)와 컬러필터(48)의 하부에 상부 배향막(44b)이 위치한다. 하부기판(20)과 상부기판(49) 사이에 액정을 포함하는 액정층(46)이 위치한다.
하부기판(20) 상의 비표시부(61)에 배치된 게이트 드라이버(13)에는 적어도 하나의 구동 트랜지스터(90)가 위치한다. 구동 트랜지스터(90)는 게이트 전극(91), 반도체층(92), 에치스토퍼(94), 소스 전극(96a) 및 드레인 전극(96b)을 포함한다. 구체적으로, 하부기판(20) 상에 게이트 전극(91)이 위치하고, 게이트 전극(91) 상에 게이트 절연막(30)이 위치한다. 게이트 절연막(30) 상에 반도체층(92)이 위치하고, 반도체층(92) 상에 에치스토퍼(94)가 위치한다. 에치스토퍼(94)는 반도체층(92)의 채널(channel) 영역에 대응하여 위치할 수 있다. 반도체층(92) 및 에치스토퍼(94) 상에 소스 전극(96a)과 드레인 전극(926b)이 위치하여, 구동 트랜지스터(90)가 구성된다. 구동 트랜지스터(90) 상에는 표시부(60)로부터 연장된 오버코트층(36)이 위치한다.
본 발명의 게이트 드라이버(13)에서는 구동 트랜지스터(90)의 드레인 전극(96b)에 게이트 연결라인(82)이 연결되어, 표시부(60)의 서브픽셀의 게이트 라인(16)으로 게이트 구동 신호를 인가할 수 있다. 구동 트랜지스터(90)의 드레인 전극(96b)은 게이트 연결라인(82)과 일체(one body)로 이루어질 수 있다. 표시부(60)에서는 게이트 절연막(30)에 제1 콘택홀(84)을 구비하여, 구동 트랜지스터(90)의 드레인 전극(96b)과 일체로 이루어진 게이트 연결라인(82)을 서브픽셀의 게이트 라인(16)에 연결한다. 따라서, 게이트 드라이버(13)로부터 연결된 게이트 연결라인(82)을 통해 게이트 라인(16)에 구동 신호를 전달할 수 있다.
한편, 패드부로부터 데이터 라인이 연장된 구조를 도 11을 참조하여 설명한다. 도 11을 참조하면, 하부기판(20) 상에 표시부(60)와 비표시부(61)가 구획되고, 비표시부(61)는 패드부(62) 및 게이트 드라이버(13)를 포함한다.
하부기판(20) 상의 비표시부(61)에 배치된 패드부(62)에는 데이터 연결라인(88)이 배치된다. 패드부(62)로부터 연장된 데이터 연결라인(88)은 구동 트랜지스터(90) 상부에 배치된 오버코트층(36)의 상면을 따라 연장된다. 데이터 연결라인(88)은 비표시부(61)에 형성된 제2 콘택홀(84)을 통해 서브픽셀의 데이터 라인(15)에 연결된다. 제2 콘택홀(84)은 오버코트층(36)에서 데이터 라인(15)을 노출하는 홀(hole)이다. 따라서, 패드부(62)로부터 연장된 데이터 연결라인(88)이 제2 콘택홀(84)을 통해 서브픽셀의 데이터 라인(15)에 연결됨으로써, 서브픽셀의 스위칭 트랜지스터(TFT)에 구동 신호를 전달할 수 있다.
데이터 연결라인(88)은 화소 전극(1)과 동일하게 오버코트층(36) 상에 배치된다. 본 발명에서는 데이터 연결라인(88)이 상기 도 2에서 설명한 터치소자의 Tx 연결라인(76)과 동일한 물질로 형성된다. 또한, 표시부(60)에 배치된 데이터 라인(15)은 스위칭 트랜지스터(TFT)의 소스 전극(26a)과 동일한 물질로 이루어진다.
본 발명의 제2 실시예에서는 패드부(62)에서 연장된 데이터 연결라인(88)을 게이트 드라이버(13) 상부의 오버코트층(36)을 따라 형성함으로써, 게이트 드라이버(13)와의 간섭을 피할 수 있다. 따라서, 표시부(60) 하측에 게이트 드라이버(13)를 형성할 수 있는 이점이 있다.
전술한 바와 같이, 본 발명의 실시예에 따른 표시장치는 표시부의 하측에 게이트 드라이버를 구비하고 이를 구현하기 위한 구성들에 대해 개시함으로써, 표시부의 하측에 게이트 드라이버를 구현할 수 있다. 따라서, 본 발명의 실시예에 따른 표시장치는 표시부의 하측에 게이트 드라이버를 구비함으로써, 표시부의 상측, 좌측 및 우측의 베젤을 줄일 수 있는 이점이 있다.
도 12는 다양한 형상으로 이루어진 표시장치들을 나타낸 도면이다.
도 12를 참조하면, 본 발명의 실시예들에 따른 표시장치는 표시부 하측에 게이트 드라이버를 구비할 수 있으므로, 표시부 하측에서 게이트 신호와 데이터 신호가 모두 인가되는 구조를 가진다. 따라서, 도 12의 (a)에 도시된 바와 같이, 표시부(60)의 형상이 삼각형 또는 반원형 등 다양한 형상에도 적용할 수 있다.
또한, 도 12의 (b)에 도시된 바와 같이, 본 발명의 실시예들에 따른 표시장치는 표시부 일측 예를 들어 하측에 게이트 드라이버가 구비됨으로써, 표시부의 다른 측에 베젤을 줄일 수 있다. 따라서, 복수의 표시패널이 타일형(tile type)으로 구성된 타일형 표시장치에 적용하는 경우, 표시패널들 사이의 경계선의 시인성을 감소시켜 표시품질을 향상시킬 수 있다.
상기와 같이, 본 발명의 실시예에 따른 표시장치는 표시부의 하측에 게이트 드라이버를 구비함으로써, 표시부의 상측 및 좌우측의 베젤을 줄일 수 있는 이점이 있다. 또한, 본 발명의 실시예에 따른 표시장치는 표시부의 일측에 게이트 드라이버와 패드부가 함께 구비됨으로써, 다양한 형상을 가지는 표시장치에 적용이 가능한 이점이 있다.
이상 설명한 내용을 통해 당업자라면 본 명세서의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 명세서의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
13 : 게이트 드라이버 15 : 데이터 라인
16 : 게이트 라인 60 : 표시부
61 : 비표시부 82 : 게이트 연결라인
86 : 데이터 연결라인

Claims (13)

  1. 기판;
    상기 기판 상에 배치되며 복수의 서브픽셀을 포함하는 표시부;
    상기 표시부 외에 나머지 영역을 포함하는 비표시부;
    상기 비표시부에서 상기 표시부 하측에 배치되는 패드부;
    상기 표시부와 상기 패드부 사이에 배치되는 게이트 드라이버;
    상기 게이트 드라이버로부터 상기 표시부의 복수의 서브픽셀에 연결된 게이트 연결라인;
    상기 패드부로부터 상기 표시부의 복수의 서브픽셀에 연결된 데이터 연결라인을 포함하는 표시장치.
  2. 제1 항에 있어서,
    상기 복수의 서브픽셀은 적어도 하나의 스위칭 트랜지스터를 포함하며,
    상기 적어도 하나의 스위칭 트랜지스터는 반도체층, 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 표시장치.
  3. 제2 항에 있어서,
    상기 게이트 연결라인은 상기 적어도 하나의 스위칭 트랜지스터의 게이트 전극에 연결된 게이트 라인에 연결된 표시장치.
  4. 제3 항에 있어서,
    상기 게이트 드라이버는 적어도 하나의 구동 트랜지스터를 포함하며,
    상기 게이트 연결라인은 상기 게이트 드라이버에 형성된 제1 콘택홀을 통해 상기 적어도 하나의 구동 트랜지스터에 연결되는 표시장치.
  5. 제4 항에 있어서,
    상기 적어도 하나의 구동 트랜지스터는 반도체층, 게이트 전극, 소스 전극 및 드레인 전극을 포함하며,
    상기 게이트 연결라인은 상기 소스 전극 및 상기 드레인 전극 중 어느 하나에 연결된 표시장치.
  6. 제5 항에 있어서,
    상기 게이트 연결라인과 상기 게이트 라인은 일체(one body)로 이루어진 표시장치.
  7. 제5 항에 있어서,
    상기 게이트 연결라인은 상기 표시부에 형성된 제2 콘택홀을 통해 상기 게이트 라인에 연결된 표시장치.
  8. 제2 항에 있어서,
    상기 데이터 연결라인은 상기 적어도 하나의 스위칭 트랜지스터의 상기 소스 전극 또는 상기 드레인 전극에 연결된 데이터 라인에 연결된 표시장치.
  9. 제8 항에 있어서,
    상기 데이터 연결라인과 상기 데이터 라인은 일체(one body)로 이루어진 표시장치.
  10. 제8 항에 있어서,
    상기 데이터 연결라인은 상기 표시부에 형성된 제3 콘택홀을 통해 상기 데이터 라인에 연결된 표시장치.
  11. 제8 항에 있어서,
    상기 데이터 연결라인은 상기 비표시부에 형성된 제4 콘택홀을 통해 상기 데이터 라인에 연결된 표시장치.
  12. 제10 항 또는 제11 항에 있어서,
    상기 게이트 드라이버 및 상기 적어도 하나의 스위칭 트랜지스터를 덮는 오버코트층을 더 포함하며,
    상기 데이터 연결라인은 상기 오버코트층 상에 배치되며, 상기 오버코트층에 구비된 상기 제3 콘택홀 또는 상기 제4 콘택홀을 통해 상기 데이터 라인에 연결된 표시장치.
  13. 제11 항에 있어서,
    상기 제4 콘택홀이 형성된 상기 비표시부는 상기 게이트 드라이버와 상기 표시부 사이에 배치되는 표시장치.
KR1020180166537A 2018-12-20 2018-12-20 표시장치 KR102605294B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180166537A KR102605294B1 (ko) 2018-12-20 2018-12-20 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180166537A KR102605294B1 (ko) 2018-12-20 2018-12-20 표시장치

Publications (2)

Publication Number Publication Date
KR20200077229A true KR20200077229A (ko) 2020-06-30
KR102605294B1 KR102605294B1 (ko) 2023-11-22

Family

ID=71121260

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180166537A KR102605294B1 (ko) 2018-12-20 2018-12-20 표시장치

Country Status (1)

Country Link
KR (1) KR102605294B1 (ko)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060028879A (ko) * 2004-09-30 2006-04-04 엘지.필립스 엘시디 주식회사 액정표시장치
KR20140076062A (ko) * 2012-12-12 2014-06-20 엘지디스플레이 주식회사 표시장치 및 그 구동방법
KR20140141166A (ko) * 2013-05-31 2014-12-10 엘지디스플레이 주식회사 네로우 베젤 타입 액정표시장치용 어레이 기판 및 이의 제조방법
KR20150079285A (ko) * 2013-12-31 2015-07-08 엘지디스플레이 주식회사 플렉서블 디스플레이 장치 및 그 제조 방법
KR20170038605A (ko) * 2015-09-30 2017-04-07 엘지디스플레이 주식회사 네로우 베젤 디스플레이 장치
KR20180069763A (ko) * 2018-06-05 2018-06-25 엘지디스플레이 주식회사 플렉서블 디스플레이 장치 및 그 제조 방법
KR20180069520A (ko) * 2016-12-15 2018-06-25 엘지디스플레이 주식회사 광차단 패턴과 이를 포함하는 표시패널 및 표시장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060028879A (ko) * 2004-09-30 2006-04-04 엘지.필립스 엘시디 주식회사 액정표시장치
KR20140076062A (ko) * 2012-12-12 2014-06-20 엘지디스플레이 주식회사 표시장치 및 그 구동방법
KR20140141166A (ko) * 2013-05-31 2014-12-10 엘지디스플레이 주식회사 네로우 베젤 타입 액정표시장치용 어레이 기판 및 이의 제조방법
KR20150079285A (ko) * 2013-12-31 2015-07-08 엘지디스플레이 주식회사 플렉서블 디스플레이 장치 및 그 제조 방법
KR20170038605A (ko) * 2015-09-30 2017-04-07 엘지디스플레이 주식회사 네로우 베젤 디스플레이 장치
KR20180069520A (ko) * 2016-12-15 2018-06-25 엘지디스플레이 주식회사 광차단 패턴과 이를 포함하는 표시패널 및 표시장치
KR20180069763A (ko) * 2018-06-05 2018-06-25 엘지디스플레이 주식회사 플렉서블 디스플레이 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR102605294B1 (ko) 2023-11-22

Similar Documents

Publication Publication Date Title
TWI612366B (zh) 陣列基板以及包含其之顯示裝置
KR101204365B1 (ko) 액정 표시 패널 및 그 제조 방법
KR102169034B1 (ko) 표시장치 및 그 제조방법
KR102279353B1 (ko) 표시패널
US9373299B2 (en) Display device and method of forming a display device
US20090027425A1 (en) Display device and driving method for display device
KR102020938B1 (ko) 액정표시장치
JP2009265615A (ja) 表示装置
US10621944B2 (en) Gate voltage generation circuit, transistor substrate and display device
US20140152935A1 (en) Flat display panel having narrow bezel
KR102684683B1 (ko) 평판 표시 장치
KR20110107659A (ko) 액정표시장치
WO2020026954A1 (ja) 表示装置及びその駆動方法
KR20070041829A (ko) 평판표시장치 및 이의 구동방법
CN111381392B (zh) 显示装置
WO2020098600A1 (zh) 显示基板、显示面板及其驱动方法
KR102605294B1 (ko) 표시장치
KR20160027600A (ko) 표시장치
KR102045810B1 (ko) 표시장치
KR20170067402A (ko) 액정표시장치
KR20160012789A (ko) 액정표시장치
KR20160046981A (ko) 표시패널
KR102452837B1 (ko) 표시장치
KR102354531B1 (ko) 액정 표시 장치
KR102262709B1 (ko) 평판표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant