KR20200075879A - 디스플레이 패널을 위한 보상 기술 - Google Patents

디스플레이 패널을 위한 보상 기술 Download PDF

Info

Publication number
KR20200075879A
KR20200075879A KR1020207016154A KR20207016154A KR20200075879A KR 20200075879 A KR20200075879 A KR 20200075879A KR 1020207016154 A KR1020207016154 A KR 1020207016154A KR 20207016154 A KR20207016154 A KR 20207016154A KR 20200075879 A KR20200075879 A KR 20200075879A
Authority
KR
South Korea
Prior art keywords
pixel
display panel
total current
data
gain
Prior art date
Application number
KR1020207016154A
Other languages
English (en)
Other versions
KR102644412B1 (ko
Inventor
마사오 오리오
히로부미 후리하타
스스무 사이토
마사아키 오카와
다카시 노세
Original Assignee
시냅틱스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시냅틱스 인코포레이티드 filed Critical 시냅틱스 인코포레이티드
Publication of KR20200075879A publication Critical patent/KR20200075879A/ko
Application granted granted Critical
Publication of KR102644412B1 publication Critical patent/KR102644412B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/10—Intensity circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/145—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light originating from the display screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
  • Picture Signal Circuits (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Control Of El Displays (AREA)

Abstract

디스플레이 드라이버는, 관심대상 픽셀에 대한 이미지 데이터에 기초하여 전압 데이터를 생성하도록 구성된 디지털 감마 회로; 디스플레이 패널의 총 전류를 계산하도록 구성된 보상 회로; 및, 보정 회로를 포함한다. 보정 회로는 계산된 총 전류에 기초하여 전압 데이터를 보정하도록 구성된다.

Description

디스플레이 패널을 위한 보상 기술
상호 참조
이 출원은 2017년 11월 16일자로 출원된 가 출원 번호 제 62/587,355 호의 이익을 주장하고, 그것의 개시는 그 전체가 참조에 의해 본원에 통합된다.
기술분야
본 개시는 일반적으로 디스플레이 패널들 및 디스플레이 디바이스들을 위한 보상 기술들에 관한 것이다.
배경
디스플레이 디바이스는 유기 발광 다이오드 (organic light emitting diode; OLED) 디스플레이 패널, 액정 디스플레이 (liquid crystal display; LCD) 패널, 플라즈마 디스플레이 패널과 같은 디스플레이 패널을 구비할 수도 있다. 디스플레이 패널은 디스플레이 드라이버에 의해 구동될 수도 있다. 디스플레이 패널이 구비된 디스플레이 디바이스는 테스트 시스템에 의해 테스트될 수도 있고, 디스플레이 드라이버의 파라미터 설정들은 테스트 결과에 기초하여 조정될 수도 있다.
요약
하나 이상의 실시형태들에서, 디스플레이 드라이버 (display driver) 는, 관심대상 픽셀 (pixel of interest) 에 대한 이미지 데이터에 기초하여 전압 데이터를 생성하도록 구성된 디지털 감마 회로 (digital gamma circuitry); 디스플레이 패널의 총 전류를 계산하도록 구성된 보상 회로 (compensating circuitry); 및, 계산된 총 전류에 기초하여 전압 데이터를 보정하도록 구성된 보정 회로 (correction circuitry) 를 포함한다.
하나 이상의 실시형태들에서, 디스플레이 디바이스는 디스플레이 패널 및 디스플레이 드라이버를 포함한다. 디스플레이 드라이버는, 관심대상 픽셀에 대한 이미지 데이터에 기초하여 전압 데이터를 생성하고; 디스플레이 패널의 총 전류를 계산하며; 그리고, 계산된 총 전류에 기초하여 전압 데이터를 보정하도록 구성된다.
하나 이상의 실시형태들에서, 방법은, 관심대상 픽셀에 대한 이미지 데이터에 기초하여 전압 데이터를 생성하는 단계; 디스플레이 패널의 총 전류를 계산하는 단계; 및, 계산된 총 전류에 기초하여 전압 데이터를 보정하는 단계를 포함한다.
도면들의 간단한 설명
본 개시의 상기 기재된 특징들이 상세히 이해될 수도 있도록 하는 방식으로, 상기 간략하게 요약된 본 개시의 보다 상세한 설명이 실시형태들을 참조하여 이루어질 수도 있고, 그 실시형태들 중 일부는 첨부 도면들에서 예시된다. 하지만, 첨부된 도면들은 이 개시물의 오직 일부 실시형태들을 예시할 뿐이고, 따라서, 그것의 범위의 제한으로서 고려되어서는 아니되며, 본 개시에 대해 다른 동등하게 유효한 실시형태들을 인정할 수도 있음에 유의하여야 한다.
도 1 은 하나 이상의 실시형태들에 따른, 디스플레이 디바이스의 예시적인 구성을 나타낸다.
도 2 는 하나 이상의 실시형태들에 따른, 디스플레이 드라이버의 예시적인 구성을 나타낸다.
도 3a 는 하나 이상의 실시형태들에 따른, 그레이스케일 레벨, 전압, 및 휘도 레벨 사이의 관계를 나타낸다.
도 3b 는 하나 이상의 실시형태들에 따른, 그레이스케일 레벨, 전압, 및 휘도 레벨 사이의 관계를 나타낸다.
도 4 는 하나 이상의 실시형태들에 따른, 보상 회로의 예시적인 구성을 나타낸다.
도 5 는 하나 이상의 실시형태들에 따른, 디스플레이 드라이버의 예시적인 동작을 나타내는 플로우차트이다.
도 6a 는 하나 이상의 실시형태들에 따른, 디스플레이 드라이버의 예시적인 구성을 나타낸다.
도 6b 는 하나 이상의 실시형태들에 따른, 도 6a 에서 예시된 디스플레이 드라이버의 예시적인 동작을 나타낸다.
도 7 은 하나 이상의 실시형태들에 따른, 도 6a 에서 예시된 디스플레이 드라이버의 예시적인 동작을 나타낸다.
도 8a 는 하나 이상의 실시형태들에 따른, 디스플레이 드라이버의 예시적인 구성을 나타낸다.
도 8b 는 하나 이상의 실시형태들에 따른, 도 8a 에서 예시된 디스플레이 드라이버의 예시적인 동작을 나타낸다.
도 9 는 하나 이상의 실시형태들에 따른, 디스플레이 패널의 예시적인 배열을 나타낸다.
도 10 은 하나 이상의 실시형태들에 따른, 보상 회로의 예시적인 구성을 나타낸다.
도 11 은 하나 이상의 실시형태들에 따른, 도 10 에서 예시된 보상 회로의 예시적인 동작을 나타낸다.
도 12 는 하나 이상의 실시형태들에 따른, 도 10 에서 예시된 보상 회로의 예시적인 동작을 나타낸다.
도 13 은 하나 이상의 실시형태들에 따른, 디스플레이 드라이버의 예시적인 동작을 나타내는 플로우차트이다.
도 14 는 하나 이상의 실시형태들에 따른, 예시적인 테스트 시스템을 나타낸다.
도 15a 및 도 15b 는 하나 이상의 실시형태들에 따른, 예시적인 테스트 시스템을 나타낸다.
도 16 은 하나 이상의 실시형태들에 따른, 디스플레이 드라이버의 예시적인 구성을 나타낸다.
도 17 은 하나 이상의 실시형태들에 따른, 예시적인 테스트 이미지들을 나타낸다.
도 18 은 하나 이상의 실시형태들에 따른, 테스트 이미지의 예시적인 명세들을 나타낸다.
도 19 는 하나 이상의 실시형태들에 따른, 테스트 이미지들을 생성하는 예시적인 프로세스를 나타내는 플로우차트이다.
도 20a 및 도 20b 는 하나 이상의 실시형태들에 따른, 디스플레이 디바이스의 테스트의 예시적인 프로세스를 나타낸다.
도 21 는 하나 이상의 실시형태들에 따른, 전압 드롭들의 예시적인 테스트 결과를 나타낸다.
도 22 는 하나 이상의 실시형태들에 따른, 전압 드롭 보상의 예시적인 결과를 나타낸다.
도 23 은 하나 이상의 실시형태들에 따른, 전압 드롭 보상의 다른 예시적인 결과를 나타낸다.
상세한 설명
하나 이상의 실시형태들에서, 도 1 에서 예시된 바와 같이, 디스플레이 디바이스 (10) 는 디스플레이 패널 (100) 및 그 디스플레이 패널 (100) 에 전기적으로 접속된 디스플레이 드라이버 (200) 를 포함한다. 디스플레이 드라이버 (200) 는 디스플레이 드라이버 집적 회로 (IC) 를 포함할 수도 있다. 하나 이상의 실시형태들에서, 디스플레이 드라이버 (200) 는 프로세싱 디바이스 (20) 로부터 수신된 이미지 데이터 및/또는 제어 명령들에 기초하여 디스플레이 패널 (100) 을 구동하도록 구성된다. 하나 이상의 실시형태들에서, 프로세싱 디바이스 (20) 는 중앙 프로세싱 유닛 (CPU), 랜덤-액세스 메모리 (RAM), 판독-전용 메모리 (ROM), 및 인터페이스 유닛 (21) 을 포함할 수도 있다.
하나 이상의 실시형태들에서, 디스플레이 패널 (100) 은 유기 발광 다이오드 (OLED) 디스플레이 패널과 같은 자기-발광 디스플레이 패널을 포함할 수도 있다. 하나 이상의 실시형태들에서, 디스플레이 패널 (100) 은 데이터 라인들, 게이트 라인들, 및 행들 및 열들로 배열된 픽셀들을 포함한다. 하나 이상의 실시형태들에서, 각각의 픽셀은 상이한 컬러들의 광을 방출하도록 구성된 복수의 서브픽셀들을 포함한다. 하나 이상의 실시형태들에서, 각 픽셀은, 적색 광을 방출하도록 구성된 R 서브픽셀, 녹색 광을 방출하도록 구성된 G 서브픽셀, 청색 광을 방출하도록 구성된 B 서브픽셀을 포함하지만, 이에 한정되는 것은 아니다. 각 픽셀은 다른 컬러의 광을 방출하도록 구성된 서브픽셀을 추가로 포함할 수도 있다.
하나 이상의 실시형태들에서, 각 서브픽셀은 구동 전류의 인가 시에 광을 방출하도록 구성된 OLED 엘리먼트를 포함한다. 하나 이상의 실시형태들에서, 각 서브픽셀은 대응하는 게이트 라인 및 대응하는 데이터 라인에 접속된다. 하나 이상의 실시형태들에서, 서브픽셀은 OLED 엘리먼트로 하여금 대응하는 게이트 라인이 선택될 때 대응하는 데이터 라인을 통해 디스플레이 드라이버 (200) 로부터 수신된 구동 신호에 기초하여 광을 방출하도록 허용하도록 구성된다. 하나 이상의 실시형태들에서, 디스플레이 패널 (100) 은 각각의 서브픽셀들에 전력 공급 전압을 공급하도록 구성된 전력 라인들을 포함하고, 서브픽셀들은 각각, 적색, 녹색, 또는 청색의 광을 방출하도록 전력 공급 전압에서 동작하도록 구성된다.
하나 이상의 실시형태들에서, 디스플레이 드라이버 (200) 는 지시 제어 회로 (210), 타이밍 제어 회로 (220), 게이트 라인 구동 회로 (230), 데이터 라인 구동 회로 (240), 디지털 감마 회로 (250), 보상 회로 (260), 및 전압 데이터 보정 회로 (280) 를 포함한다.
하나 이상의 실시형태들에서, 지시 제어 회로 (210) 는 프로세싱 디바이스 (20) 로부터 수신된 이미지 데이터를 디지털 감마 회로 (250) 에 전송하도록 구성된다. 하나 이상의 실시형태들에서, 지시 제어 회로 (210) 는 게이트 라인 구동 회로 (230) 에 의한 게이트 라인들의 구동 타이밍 및 데이터 라인 구동 회로 (240) 에 의한 데이터 라인들의 구동 타이밍을 제어하도록 타이밍 제어 회로 (220) 를 동작시키도록 더 구성된다.
하나 이상의 실시형태들에서, 도 2 에서 예시된 바와 같이, 디지털 감마 회로 (250) 는 지시 제어 회로 (210) 로부터 수신된 이미지 데이터를 디스플레이 패널 (100) 의 각각의 픽셀들의 각각의 서브픽셀들에 공급되는 구동 신호들의 전압 레벨들을 명시하는 전압 데이터로 변환하도록 구성된다. 하나 이상의 실시형태들에서, 디지털 감마 회로 (250) 는 전압 데이터를 전압 데이터 보정 회로 (280) 에 출력하도록 구성된다. 하나 이상의 실시형태들에서, 이미지 데이터는 관심대상 픽셀의 R 서브픽셀, G 서브픽셀, 및 B 서브픽셀의 그레이스케일 값들을 기술하는 RGB 그레이스케일 데이터를 포함할 수도 있고, 디지털 감마 회로 (250) 는 RGB 그레이스케일 데이터를 관심대상 픽셀의 R 서브픽셀, G 서브픽셀, 및 B 서브픽셀에 공급될 구동 신호들의 전압 레벨들을 명시하는 RGB 전압 데이터로 변환하도록 구성될 수도 있다.
하나 이상의 실시형태들에서, 디지털 감마 회로 (250) 는 전압 데이터를 발생시키기 위해 지시 제어 회로 (210) 로부터 수신된 이미지 데이터에 대해 디지털 감마 보정을 수행하도록 구성된다. 하나 이상의 실시형태들에서, 디지털 감마 회로 (250) 는 디지털 감마 보정을 유연하게 또는 프로그램적으로 제어하도록 구성된다. 이것은 이미지 데이터에서 명시된 그레이스케일 값과 서브픽셀의 휘도 레벨 사이의 관계인 부드러운 감마 특성을 제공할 수도 있다.
하나 이상의 실시형태들에서, 보상 회로 (260) 및 전압 데이터 보정 회로 (280) 는 디스플레이 패널 (100) 에서의 각각의 서브픽셀들에 전력 공급 전압을 전달하는 전력 라인들에 걸쳐 발생되는 전압 드롭들에 대해 보상하도록 구성된다. 디스플레이 패널 (100) 에서의 전력 라인들에 걸친 전압 드롭들은 디스플레이 패널 (100) 상에 디스플레이되는 프레임 이미지에서의 무라 (mura) 또는 디스플레이 휘도 불균일을 야기할 수도 있다. 하나 이상의 실시형태들에서, 무라의 발생은 전압 드롭 보상 (voltage drop compensation) 을 통해 억제된다.
하나 이상의 실시형태들에서, 전압 드롭 보상은 디스플레이 패널 (100) 의 계산된 총 전류에 기초하여 수행된다. 하나 이상의 실시형태들에서, 총 전류는 각각의 픽셀들에서 흐르는 픽셀 전류들의 합에 기초하여 계산된다. 디스플레이 패널 (100) 에서의 전력 라인들에 걸친 전압 드롭들은 디스플레이 패널 (100) 의 총 전류에 의존할 수도 있고, 따라서, 계산된 총 전류의 사용은 향상된 전압 드롭 보상을 제공할 수도 있다.
하나 이상의 실시형태들에서, 총 전류는 디스플레이 패널 (100) 의 총 휘도 레벨에 기초하여 계산되고, 전압 드롭은 디스플레이 패널 (100) 의 총 휘도 레벨에 기초하여 보상된다. 하나 이상의 실시형태들에서, 총 휘도 레벨은 디스플레이 패널 (100) 의 각각의 픽셀들의 픽셀 휘도 레벨들의 합에 기초하여 계산된다. 각각의 픽셀들의 픽셀 휘도 레벨들은 각각의 픽셀들에서 흐르는 픽셀 전류들에 대응할 수도 있고, 따라서, 디스플레이 패널 (100) 의 총 휘도 레벨은 디스플레이 패널 (100) 의 총 전류에 대응할 수도 있다. 이에 따라, 전체 디스플레이 패널 (100) 의 총 휘도 레벨의 사용은 향상된 전압 드롭 보상을 또한 제공할 수도 있다.
하나 이상의 실시형태들에서, 보상 회로 (260) 는, 관심대상 픽셀에 대해, 디스플레이 패널 (100) 의 총 전류 또는 총 휘도 레벨에 기초하여 이득 데이터를 생성하도록 구성되고, 전압 데이터 보정 회로 (280) 는 보상 회로 (260) 로부터 수신된 이득 데이터에 기초하여, 디지털 감마 회로 (250) 로부터 수신된 전압 데이터를 보정하도록 구성된다.
하나 이상의 실시형태들에서, 보상 회로 (260) 는 디스플레이 패널 (100) 의 픽셀들에 대한 이미지 데이터 및 지시 제어 회로 (210) 에 의해 특정된 디스플레이 밝기 값 (display brightness value; DBV) 에 기초하여, 디스플레이 패널 (100) 의 총 전류 또는 총 휘도 레벨을 계산하도록 구성된다. DBV 는 디스플레이 패널 상에서 디스플레이되는 프레임 이미지의 전체 밝기 레벨을 나타낼 수도 있다. 하나 이상의 실시형태들에서, DBV 는 프로세싱 디바이스 (20) 로부서 수신된 지시들 (instructions) 에 기초하여 조정될 수도 있다. 하나 이상의 실시형태들에서, 프로세싱 디바이스 (20) 는 인터페이스 유닛 (21) 에 대한 입력에 기초하여 DBV 를 조정하도록 구성될 수도 있다. 하나 이상의 실시형태들에서, 인터페이스 유닛 (21) 에 대한 입력은 디스플레이 패널 (100) 상에 디스플레이되는 버튼 및 스크롤 바와 같은 그래픽 사용자 인터페이스의 조작에 기초하여 발생될 수도 있다.
하나 이상의 실시형태들에서, 전압 데이터 보정 회로 (280) 는 보상 회로 (260) 로부터 수신된 이득 데이터에 기초하여 관심대상 픽셀에 대한 전압 데이터를 보정하도록 구성된다. 하나 이상의 실시형태들에서, 전압 데이터 보정 회로 (280) 는 보정된 전압 데이터를 데이터 라인 구동 회로 (240) 에 공급하도록 구성되고, 데이터 라인 구동 회로 (240) 는 그 보정된 전압 데이터에 기초하여 관심대상 픽셀의 서브픽셀들에 구동 신호들을 공급하도록 구성된다. 하나 이상의 실시형태들에서, 데이터 라인 구동 회로 (240) 는 디지털-아날로그 컨버터 (DAC) 를 포함한다.
하나 이상의 실시형태들에서, 전압 데이터 보정 회로 (280) 는 디지털 감마 회로 (250) 로부터 수신된 전압 데이터를 보상 회로 (260) 로부터 수신된 이득 데이터에 의해 곱하도록 구성된 곱셈기 (multiplier) 를 포함할 수도 있다. 하나 이상의 실시형태들에서, 보정된 전압 데이터는 디지털 감마 회로 (250) 로부터 수신된 전압 데이터의 값들을 보상 회로 (260) 로부터 수신된 이득 데이터에서 반영된 보정 계수들에 의해 곱함으로써 생성될 수도 있다. 이러한 실시형태들에서, 보정된 전압 데이터는 전압 데이터의 보정에 반하여 변경되지 않고 있는 감마 곡선에 기여한다.
이미지 데이터에서 기술된 그레이스케일 값이 보정 계수에 의해 곱해질 때, 도 3a 에서 예시된 바와 같이, 감마 곡선은, 예를 들어, 서브픽셀의 휘도 레벨이 그레이스케일 값에 대해 비례적이지 않기 때문에, 감마 곡선의 굴절 포인트가 우측 방향으로 시프트하도록 수정될 수도 있다. 도 3b 에서 예시된 바와 같이, 전압 데이터를 이득 데이터에 의해 곱하는 것은, 서브픽셀의 휘도 레벨이 그 서브픽셀에 통합된 OLED 엘리먼트에 공급되는 구동 전류에 비례하고, 그 구동 전류는 전압 데이터에 의해 결정되기 때문에, 감마 곡선을 유효하게 유지할 수도 있다.
하나 이상의 실시형태들에서, 도 4 에서 예시된 바와 같이, 보상 회로 (260) 는 픽셀 휘도 계산 회로 (400), 적분기 (integrator) (267), 면적 이득 룩업 테이블 (LUT) 회로 (268), 위치 이득 2D-LUT 회로 (269), 및 곱셈기 (270) 를 포함한다.
하나 이상의 실시형태들에서, 픽셀 휘도 계산 회로 (400) 는 관심대상 픽셀의 픽셀 휘도 레벨을 계산하도록 구성된다. 일부 실시형태들에서, 픽셀 휘도 레벨은 픽셀 전류에 기초하여 계산된다. 픽셀 휘도 계산 회로 (400) 는 관심대상 픽셀의 픽셀 전류를 계산하도록 구성될 수도 있다.
하나의 실시형태에서, 이미지 데이터가 관심대상 픽셀의 R, G, B 서브픽셀들의 그레이스케일 값들을 기술하는 RGB 그레이스케일 데이터를 포함하는 경우, 픽셀 휘도 계산 회로 (400) 는 RGB 그레이스케일 데이터에 기초하여 픽셀 휘도 레벨을 계산하도록 구성될 수도 있다.
하나 이상의 실시형태들에서, 픽셀 휘도 계산 회로 (400) 는 감마 LUT 회로 (261), 가산기 (262), 위치 드롭 2-차원 (2D) LUT 회로 (263), 제 1 곱셈기 (264), DBV LUT 회로 (265), 및 제 2 곱셈기 (266) 를 포함할 수도 있다.
하나 이상의 실시형태들에서, 감마 LUT 회로 (261) 는 관심대상 픽셀에 대한 RGB 그레이스케일 데이터에서 기술된 R, G, 및 B 그레이스케일 값들을 미리결정된 DBV, 예를 들어, 허용된 최대 DBV 에 대한 R, G, 및 B 그레이스케일 값들로 각각 변환한다. 하나 이상의 실시형태들에서, 감마 LUT 회로 (261) 는 R 감마 LUT (261R), G 감마 LUT (261G), 및 B 감마 LUT (261B) 를 포함한다. 하나 이상의 실시형태들에서, R 감마 LUT (261R) 는 허용된 R 그레이스케일 값들에 각각 대응하는 R 서브픽셀의 휘도 레벨들을 저장하도록 구성된다. 유사하게, 하나 이상의 실시형태들에서, G 감마 LUT (261G) 는 허용된 G 그레이스케일 값들에 각각 대응하는 G 서브픽셀의 휘도 레벨들을 저장하도록 구성되며, B 감마 LUT (261B) 는 허용된 B 그레이스케일 값들에 각각 대응하는 B 서브픽셀의 휘도 레벨들을 저장하도록 구성된다. 하나 이상의 실시형태들에서, R, G, 및 B 감마 LUT들 (261R, 261G, 및 261B) 은 테이블 룩업 기법을 통해 관심대상 픽셀의 R, G, 및 B 서브픽셀들의 휘도 레벨들을 각각 획득하도록 구성된다. 획득된 R, G, 및 B 서브픽셀들의 휘도 레벨들은 일부 실시형태들에서 관심대상 픽셀의 R, G, 및 B 서브픽셀들에서 흐르는 서브픽셀 전류에 각각 대응한다.
하나 이상의 실시형태들에서, 가산기 (262) 는 미리결정된 DBV (예컨대, 최대 DBV) 에 대해 관심대상 픽셀의 픽셀 휘도 레벨을 획득하기 위해 R, G, 및 B 휘도 레벨들을 합산하도록 구성된다. 획득된 픽셀 휘도 레벨은 일부 실시형태들에서 미리결정된 DBV 에 대한 관심대상 픽셀의 픽셀 전류에 대응한다.
하나 이상의 실시형태들에서, 위치 드롭 2D-LUT 회로 (263) 는 관심대상 픽셀의 위치에 기초하여 제 1 보정 계수를 출력하도록 구성된다. 제 1 보정 계수는 그것의 위치에 의존하여 관심대상 픽셀에 대해 발생하는 전압 드롭을 보상하기 위해 사용된다. 하나 이상의 실시형태들에서, 위치 드롭 2D-LUT 회로 (263) 는 지시 제어 회로 (210) 로부터 관심대상 픽셀의 좌표들 (X, Y) 을 수신하고, 관심대상 픽셀의 좌표들 (X, Y) 에 기초하여 제 1 보정 계수를 출력하도록 구성된다. 하나 이상의 실시형태들에서, 위치 드롭 2D-LUT 회로 (263) 는 관심대상 픽셀의 다양한 위치들에 대한 보정 계수들을 저장하도록 구성된다. 이러한 실시형태들에서, 위치 드롭 2D-LUT 회로 (263) 는, 관심대상 픽셀의 좌표들 (X, Y) 에 기초하여 저장된 보정 계수들로부터 2 개 이상의 보정 계수들을 선택하고, 그 좌표들 (X, Y) 에 기초하여 선택된 보정 계수들의 해석을 통해 위치 드롭 2D-LUT 회로 (263) 로부터 출력될 제 1 보정 계수를 계산하도록 구성될 수도 있다.
하나 이상의 실시형태들에서, DBV LUT 회로 (265) 는 지시 제어 회로 (210) 에 의해 특정된 DBV 에 기초하여 제 2 보정 계수를 출력하도록 구성된다. 일부 실시형태들에서, 제 2 보정 계수는 특정된 DBV 에 대한 관심대상 픽셀의 픽셀 휘도 레벨을 계산하기 위해 사용된다. 하나 이상의 실시형태들에서, DBV LUT 회로 (265) 는 각각의 허용된 DBV들에 대한 보정 계수들을 저장하고, 지시 제어 회로 (210) 로부터 수신된 DBV 에 기초하여 저장된 보정 계수들 중에서 제 2 보정 계수를 선택하도록 구성된다.
하나 이상의 실시형태들에서, 제 1 곱셈기 (264) 및 제 2 곱셈기 (266) 는 미리결정된 DBV 에 대한 픽셀 휘도 레벨 및 제 1 및 제 2 보정 계수들에 기초하여 지시 제어 회로 (210) 에 의해 특정된 DBV 에 대한 픽셀 휘도 레벨을 계산하기 위해 사용된다. 하나 이상의 실시형태들에서, 제 1 곱셈기 (264) 는 가산기 (262) 로부터 수신된 픽셀 휘도 레벨을 위치 드롭 2D-LUT 회로 (263) 로부터 수신된 제 1 보정 계수에 의해 곱하고, 제 2 곱셈기 (266) 는 제 1 곱셈기 (264) 의 출력을 DBV LUT 회로 (265) 로부터 수신된 제 2 보정 계수에 의해 곱하여 특정된 DBV 에 대한 픽셀 휘도 레벨을 획득하도록 구성된다. 획득된 픽셀 휘도 레벨은 일부 실시형태들에서 특정된 DBV 에 대한 관심대상 픽셀에서의 픽셀 전류에 대응한다.
하나 이상의 실시형태들에서, 적분기 (267) 는 전체 디스플레이 패널 (100) 에 대한 총 휘도 레벨을 계산하기 위해 픽셀 휘도 계산 회로 (400) 로부터 연속적으로 수신된 픽셀 휘도 레벨들을 적분 (integrate) 또는 누산 (accumulate) 하도록 구성된다.
하나 이상의 실시형태들에서, 면적 이득 LUT 회로 (268) 는 적분기 (267) 에 의해 계산된 총 휘도 레벨에 대응하는 면적 이득을 출력하도록 구성된다. 일부 실시형태들에서, 전력 라인들에 걸친 전압 드롭들은 디스플레이 패널 (100) 의 총 전류 또는 총 휘도 레벨이 증가함에 따라 증가한다. 하나의 실시형태에서, 디스플레이 패널 (100) 의 총 전류가 큰 경우에, 면적 이득은 디스플레이 패널 (100) 의 각각의 픽셀들의 실제 휘도 레벨들이 전압 드롭들에 반하여 유지되도록 생성될 수도 있다.
하나 이상의 실시형태들에서, 위치 이득 2D-LUT 회로 (269) 는 픽셀의 위치에 의존하여 관심대상 픽셀에 대해 발생할 수도 있는 전압 드롭을 보상하기 위해 관심대상 픽셀의 위치에 기초하여 위치 이득을 출력하도록 구성된다. 하나 이상의 실시형태들에서, 위치 이득 2D-LUT 회로 (269) 는 지시 제어 회로 (210) 로부터 관심대상 픽셀의 좌표들 (X, Y) 을 수신하고, 관심대상 픽셀의 좌표들 (X, Y) 에 기초하여 위치 이득을 출력하도록 구성된다. 하나 이상의 실시형태들에서, 위치 이득 2D-LUT 회로 (269) 는 픽셀들의 다양한 위치들에 대한 위치 이득들을 저장하도록 구성된다. 이러한 실시형태들에서, 위치 이득 2D-LUT 회로 (269) 는, 관심대상 픽셀의 좌표들 (X, Y) 에 기초하여 저장된 위치 이득들로부터 2 개 이상의 위치 이득들을 선택하고, 그 좌표들 (X, Y) 에 기초하여 선택된 위치 이득들의 해석을 통해 위치 이득 2D-LUT 회로 (269) 로부터 출력될 위치 이득을 계산하도록 구성될 수도 있다.
하나 이상의 실시형태들에서, 곱셈기 (270) 는 관심대상 픽셀에 대한 면적 이득 및 위치 이득에 기초하여 이득 데이터를 획득하고, 그 이득 데이터를 전압 데이터 보정 회로 (280) 에 공급하도록 구성된다. 일부 실시형태들에서, 곱셈기 (270) 는 면적 이득을 위치 이득에 으해 곱하여 이득 데이터를 획득하도록 구성된다.
하나 이상의 실시형태들에서, 디스플레이 드라이버 (200) 는 도 5 에 예시된 바와 같이 동작하도록 구성된다. 스텝 S101 에서, 지시 제어 회로 (210) 로부터 관심대상 픽셀에 대한 RGB 그레이스케일 데이터를 수신 시에, 디지털 감마 회로 (250) 는 RGB 그레이스케일 데이터를 전압 데이터로 변환하고 전압 데이터를 전압 데이터 보정 회로 (280) 에 출력할 수도 있다. 스텝 S102 에서, 지시 제어 회로 (210) 로부터 RGB 그레이스케일 데이터의 수신 시에, 감마 LUT 회로 (261) 는 RGB 그레이스케일 데이터에 대응하는 R, G, 및 B 휘도 레벨들을 출력할 수도 있다. 스텝 S103 에서, 가산기 (262) 는 미리결정된 DBV 에 대한 픽셀 휘도 레벨을 획득하기 위해 R, G, 및 B 휘도 레벨들을 합산할 수도 있다. 스텝 S104 에서, 관심대상 픽셀의 위치에 기초하여 전압 드롭 보상을 달성하기 위해, 위치 드롭 2D-LUT 회로 (263) 는 관심대상 픽셀의 위치에 기초하여 제 1 보정 계수를 출력할 수도 있고, 제 1 곱셈기 (264) 는 픽셀 휘도 레벨을 제 1 보정 계수에 의해 곱한다. 스텝 S105 에서, DBV LUT 회로 (265) 는 DBV 에 기초하여 제 2 보정 계수를 출력할 수도 있고, 제 2 곱셈기 (266) 는 제 1 곱셈기 (264) 의 출력을 제 2 보정 계수에 의해 곱하여 특정된 DBV 에 대한 픽셀 휘도 레벨을 획득할 수도 있다. 스텝 S101 내지 S105 는 디스플레이 패널 (100) 에서 각각의 픽셀들에 대해 반복적으로 수행될 수도 있다. 스텝 S106 에서, 적분기 (267) 는 총 휘도 레벨을 획득하기 위해 전체 디스플레이 패널 (100) 에 대한 각각의 픽셀들의 픽셀 휘도 레벨들을 적분한다. 스텝 S107 에서, 면적 이득 LUT 회로 (268) 는 총 휘도 레벨에 대응하는 면적 이득을 출력할 수도 있고, S108 에서, 위치 이득 2D-LUT 회로 (269) 는 관심대상 픽셀의 위치에 기초하여 위치 이득을 출력할 수도 있다. 이에 이어서, 관심대상 픽셀에 대한 이득 데이터를 생성하기 위해 면적 이득을 위치 이득에 의해 곱하는 것이 뒤따른다. 스텝 S109 에서, 전압 데이터 보정 회로 (280) 는 보상 회로 (260) 로부터 수신된 이득 데이터에 기초하여 디지털 감마 회로 (250) 로부터 수신된 전압 데이터를 보정함으로써 보정된 전압 데이터를 획득할 수도 있다. 데이터 라인 구동 회로 (240) 는 이에 따라 생성된 보정된 전압 데이터에 기초하여 구동 신호들을 생성할 수도 있다. 하나 이상의 실시형태들에서, 전압 데이터 보정 회로 (280) 는 디지털 감마 회로 (250) 로부터 수신된 전압 데이터를 이득 데이터에 의해 곱하여 보정된 전압 데이터를 생성할 수도 있다.
대안적인 실시형태들에서, 도 6a 에서 예시된 바와 같이, 디스플레이 드라이버 (200) 는 이미지 데이터를 보정하고 보정된 이미지 데이터에 기초하여 구동 신호들을 생성하도록 구성된다. 이러한 실시형태들에서, 디스플레이 드라이버 (200) 는 프레임 메모리 (410), 총 전류 계산 회로 (420), 보정 항 계산 회로 (430) 및 보정 회로 (440) 를 포함할 수도 있다. 하나 이상의 실시형태들에서, 프레임 메모리 (410) 는 적어도 하나의 프레임 이미지에 대한 이미지 데이터를 저장하도록 구성된다. 하나 이상의 실시형태들에서, 총 전류 계산 회로 (420) 는 각각의 프레임 이미지에 대해 디스플레이 패널 (100) 의 총 전류를 계산하도록 구성된다. 하나 이상의 실시형태들에서, 보정 항 계산 회로 (430) 는 총 전류에 기초하여 보정 항 (correction term) 을 계산한다. 하나 이상의 실시형태들에서, 보정 회로 (440) 는 보정 항 계산 회로 (430) 로부터 수신된 보정 항에 기초하여 프레임 메모리 (410) 로부터 수신된 이미지 데이터를 보정한다.
하나 이상의 실시형태들에서, 디스플레이 드라이버 (200) 는, 도 6b 에 예시된 바와 같이, 동일한 프레임 이미지에 대한 이미지 데이터에 기초하여 계산된 총 전류에 기초하여, 각각의 프레임 이미지에 대한 이미지 데이터를 보정한다. 예를 들어, 프레임 이미지 #1 에 대한 총 전류 #1 는 프레임 이미지 #1 에 대한 이미지 데이터 #1 로부터 계산되고, 이미지 데이터 #1 는 계산된 총 전류 #1 에 기초하여 보정되어 보정된 이미지 데이터 #1 를 획득하게 된다. 이러한 실시형태들에서, 디스플레이되는 프레임 이미지가 업데이트되고 있을 때, 그 디스플레이되는 프레임 이미지에 대한 이미지 데이터는 디스플레되는 이미지의 업데이트가 완료되는 시점에 디스플레이 패널 (100) 에서 흐를 것으로 예상되는 총 전류에 기초하여 보정된다.
하나 이상의 실시형태들에서, 도 7 에서 예시된 바와 같이, 전체-백색 이미지가 현재 디스플레이 패널 (100) 상에 디스플레이되고, 상부 좌측에서의 1/9 영역이 백색이고 나머지가 흑색인 대부분 흑색 이미지가 다음에 디스플레이될 것이다. 이러한 실시형태들에서, 대부분 흑색 이미지는 대부분 흑색 이미지에 대해 획득된 총 전류에 기초하여 전압 드롭 보상을 받을 수도 있다. 하나의 실시형태에서, 디스플레이 디바이스 (10) 가 이미지를 라인별로 디스플레이하도록 구성되고 대부분 흑색 이미지의 1/9 백색 부분이 업데이트되고 있을 때, 전체-백색 이미지는 이 순간에 디스플레이 디바이스 (10) 상에 디스플레이되고, 대부분 흑색 이미지에 대한 이미지 데이터가 대부분 흑색 이미지에 대해 계산된 총 전류에 기초하여 보정됨에도 불구하고, 전체-백색 이미지에 대한 전압 드롭이 발생할 수도 있다.
대안적인 실시형태들에서, 도 8a 에서 예시된 바와 같이, 디스플레이 드라이버 (200) 는 프레임 메모리 (410) 를 포함하지 않을 수도 있다. 이러한 실시형태들에서, 프레임 이미지에 대해 계산된 총 전류는 도 8b 에서 예시된 바와 같이 다음 프레임 이미지에 반영될 수도 있다. 계산된 총 전류는 프레임 기간의 전의 부분 동안 디스플레이 패널 (100) 에서 흐르는 총 전류에 대응할 수도 있기 때문에, 프레임 기간의 전의 부분 동안 업데이트되는 프레임 이미지의 부분에 대해 전압 드롭 보상이 적절하게 수행될 수도 있다.
하나 이상의 실시형태들에서, 프레임 이미지를 업데이트하는 동안 디스플레이 패널 (100) 에서 현재 흐르고 있는 총 전류에 기초하여 전압 드롭이 보상된다. 하나 이상의 실시형태들에서, 도 9 에서 예시된 바와 같이, 디스플레이 패널 (100) 은 복수의 세그먼트들, 예를 들어, 16 개의 세그먼트들 #0 내지 #15 로 구획된다. 하나 이상의 실시형태들에서, 각 세그먼트는 픽셀들의 복수의 라인들을 포함하고, 여기서, 픽셀들의 "라인 (line)" 은 디스플레이 패널 (100) 의 "수평 (horizontal)" 방향으로 배열되는 픽셀들의 행을 의미할 수도 있다. "수평" 방향은 디스플레이 패널 (100) 의 주사 라인들이 연장되는 방향을 의미할 수도 있다. 하나 이상의 실시형태들에서, 디스플레이 드라이버 (200) 는 각각의 세그먼트들에 대한 픽셀 전류들 또는 픽셀 휘도 레벨들 중 어느 일방의 소계들을 계산하고, 전체 디스플레이 패널 (100) 의 총 전류 또는 총 휘도 레벨을 획득하기 위해 그 소계들을 가산하도록 구성된다. 다른 실시형태들에서, 세그먼트들은 수평 방향에 대해 수직인 수직 방향으로 배열된다.
하나 이상의 실시형태들에서, 도 10 에서 예시된 바와 같이, 적분기 (267) 는, 각각의 세그먼트들에 대한 픽셀 전류들 또는 픽셀 휘도 레벨들 중 어느 일방의 소계들을 계산하고, 그 계산된 소계들을 그 안에 저장하도록 구성된다. 이러한 실시형태들에서, 적분기 (267) 는 전체 디스플레이 패널 (100) 의 총 전류 또는 총 휘도 레벨을 획득하기 위해 그 계산된 소계들을 가산하도록 더 구성된다. 디스플레이 패널 (100) 이 16 개의 세그먼트들 #0 내지 #15 로 구획될 때, 하나 이상의 실시형태들에서, 이미지가 현재 업데이트되고 있는 하나의 세그먼트에 대한 소계 (subtotal) 가 이전 이미지 프레임에 대한 이미지 데이터에 기초하여 계산되고, 나머지 15 개의 세그먼트들에 대한 소계들은 디스플레이 패널 (100) 상에 현재 디스플레이된 이미지 데이터에 기초하여 계산된다. 결과로서, 적어도 15 개의 세그먼트들에 대한 소계들이 정확하게 계산된다.
도 11 을 참조하면, 하나 이상의 실시형태들에서, 세그먼트들 #0 내지 #15 은 현재 프레임 기간에서 제 1 프레임 이미지로부터 제 2 프레임 이미지로 이 순서로 연속적으로 업데이트된다. 범례들 “so[0]” 내지 “so[15]” 은, 디스플레이 패널 (100) 상에 처음에 디스플레이되는 제 1 프레임 이미지에 대한 세그먼트들 #0 내지 #15 에 대해 계산된 픽셀 전류들 또는 픽셀 휘도 레벨들의 소계들을 각각 나타내고, 범례들 “sn[0]” 내지 “sn[15]” 은 다음에 디스플레이될 제 2 프레임 이미지에 대한 세그먼트들 #0 내지 #15 에 대해 계산된 소계들을 각각 나타낸다.
하나 이상의 실시형태들에서, 도 11 의 가장 좌측 부분에서 도시된 바와 같이 세그먼트 #0 가 제 1 프레임 이미지로부터 제 2 프레임 이미지로 업데이트되고 있을 때, 다음 식 (1) 에 의해 표현되는 바와 같이, 제 1 프레임 이미지에 대해 계산된 소계들 so[0]-so[15] 의 총계로서 계산된 총 전류 또는 총 휘도 레벨에 기초하여, 세그먼트 #0 에서의 픽셀들에 대해 이득 데이터가 계산된다:
Figure pct00001
여기서, 식 (1) 에서의 "sum" 은 전체 디스플레이 패널 (100) 에 대한 총 휘도 레벨 또는 총 전류이다.
1 내지 15 의 정수인 i 에 대해 세그먼트 #i 가 업데이트되고 있을 때, 하나 이상의 실시형태들에서, 다음 식 (2) 에 의해 표현되는 바와 같이, 제 1 프레임 이미지에 대해 계산된 소계(들) so[i]-so[15] 및 제 2 프레임 이미지에 대해 계산된 소계(들) sn[0] 내지 sn[i-1] 의 총계로서 계산된 총 휘도 레벨 또는 총 전류에 기초하여 세그먼트 #i 에서의 픽셀들에 대해 이득 데이터가 계산된다:
Figure pct00002
예를 들어, 하나 이상의 실시형태들에서, 세그먼트 #1 가 업데이트되고 있을 때, 세그먼트 #0 는 이미 업데이트되었기 때문에, 다음 식 (3) 에 의해 표현되는 바와 같이, 제 1 프레임 이미지에 대해 계산된 소계들 so[1]-so[15] 및 제 2 프레임 이미지에 대해 계산된 소계 sn[0] 의 총계로서 계산된 총 휘도 레벨 또는 총 전류에 기초하여 세그먼트 #1 에서의 픽셀들에 대해 이득 데이터가 계산된다:
Figure pct00003
하나 이상의 실시형태들에서, 세그먼트 #14 가 업데이트되고 있을 때, 세그먼트들 #0 내지 #13 는 이미 업데이트되었기 때문에, 다음 식 (4) 에 의해 표현되는 바와 같이, 제 1 프레임 이미지에 대해 계산된 소계들 so[14]-so[15] 및 제 2 프레임 이미지에 대해 계산된 소계들 sn[0] 내지 sn[13] 의 총계로서 계산된 총 휘도 레벨 또는 총 전류에 기초하여 세그먼트 #14 에서의 픽셀들에 대해 이득 데이터가 계산된다:
Figure pct00004
하나 이상의 실시형태들에서, 세그먼트 #15 가 마지막으로 업데이트되고 있을 때, 세그먼트들 #0 내지 #14 는 이미 업데이트되었기 때문에, 다음 식 (5) 에 의해 표현되는 바와 같이, 제 1 프레임 이미지에 대해 계산된 소계 so[15] 및 제 2 프레임 이미지에 대해 계산된 소계들 sn[0] 내지 sn[14] 의 총계로서 계산된 총 휘도 레벨 또는 총 전류에 기초하여 세그먼트 #15 에서의 픽셀들에 대해 이득 데이터가 계산된다:
Figure pct00005
이러한 방식은 16 개의 세그먼트들 중 적어도 15 개에 대해 실제로 디스플레이되는 이미지에 대응하는 픽셀 휘도 레벨들 또는 픽셀 전류들의 소계들에 기초하여 총 휘도 레벨 또는 총 전류를 계산하는 것을 달성하고, 이것은 적절한 전압 드롭 보상을 제공할 수도 있다. 나머지 하나의 세그먼트의 이미지에서 현저한 변화가 존재하지 않는 경우에, 총 휘도 레벨 또는 총 전류는 실질적으로 적절하게 계산된다. 이것은 이득 데이터가 적어도 15 개의 신뢰가능한 소계들에 기초하여 계산됨을 의미할 수도 있다. 하나 이상의 실시형태들에서, 계산된 이득 데이터의 상대적인 에러는 최고 6.25% (1/16) 로 감소된다.
인접하는 세그먼트들 사이에 면적 이득에서의 갑작스런 변화들을 억제하기 위해서, 하나 이상의 실시형태들에서, 보상 회로 (260) 는 면적 이득 LUT 회로 (268) 에 의해 계산된 면적 이득에 대해 보간 (interpolation) 프로세싱을 제공하도록 구성된 보간 계산기 (268A) 를 더 포함한다. 하나 이상의 실시형태들에서, 보간 계산기 (268A) 는 이득 데이터를 획득하기 위해 마지막으로 사용되는 면적 이득을 획득하기 위해 현재 면적 이득 및 이전 면적 이득의 보간을 수행하도록 구성된다. 현재 면적 이득은 현재 업데이트되고 있는 세그먼트에 대해 면적 이득 LUT 회로 (268) 에 의해 획득된 면적 이득일 수도 있고, 이전 면적 이득은 막 업데이트된 이전 세그먼트에 대해 획득된 면적 이득일 수도 있다. 예를 들어, 도 12 에서 도시된 바와 같이 세그먼트 #1 가 업데이트되고 있을 때, 현재 면적 이득은 sn[0] 및 so[1] 내지 so[15] 에 기초하여 세그먼트 #1 에 대해 계산될 수도 있고, 이전 면적 이득은 so[0]-so[15] 에 기초하여 세그먼트 #0 에 대해 계산되었을 수도 있다. 이전 면적 이득 및 현재 면적 이득은 스틸 이미지가 디스플레이될 때의 경우를 제외하고는 많은 경우들에서 서로 상이한 값들을 가질 수도 있다. 하나의 실시형태에서, 이전 면적 이득과 현재 면적 이득 사이의 차이가 클 때, 세그먼트들 #0 및 #1 사이의 밝기 차이는 크고, 부적절한 프레임 이미지가 디스플레이되는 결과를 초래한다. 현재 면적 이득과 이전 면적 이득의 보간은 이득 데이터를 계산하기 위해 사용되는 면적 이득을 부드럽게 (smoothly) 변화시키는 것을 달성한다.
하나 이상의 실시형태들에서, 각각의 세그먼트가 M 라인들의 픽셀들을 포함할 때, 보간 계산기 (268A) 는, 다음 식 (6) 에 따라, 업데이트되고 있는 세그먼트의 j-번째 라인에서 위치된 픽셀들에 대한 보간된 면적 이득을 계산하도록 구성된다:
Figure pct00006
여기서, KAREA 는 이득 데이터를 계산하기 위해 마지막으로 사용된 보간된 면적 이득이고, KAREA _ P 는 이전 면적 이득이며, KAREA _ C 는 현재 면적 이득이다.
하나 이상의 실시형태들에서, 디스플레이 패널 (100) 은 1920 라인들의 픽셀들을 포함하고, 디스플레이 패널 (100) 에서 16 세그먼트들이 정의된다. 이러한 실시형태에서, 각 세그먼트는 120 라인들의 픽셀들을 포함하고, 보간 계산기 (268A) 는 다음 식 (7) 에 따라 보간된 면적 이득을 계산할 수도 있다:
Figure pct00007
하나 이상의 실시형태들에서, 디스플레이 드라이버 (200) 는 도 13 에 예시된 바와 같이 동작하도록 구성된다. 스텝들 S201 내지 S205 에서, 도 5 에서의 스텝들 S101 내지 S105 의 것들과 유사한 프로세스들이 수행된다. 스텝 S206A 에서, 적분기 (267) 는 세그먼트에 대한 픽셀 휘도 레벨들의 소계를 획득하기 위해 업데이트되고 있는 세그먼트에 대한 픽셀 휘도 레벨들 또는 픽셀 전류들을 적분할 수도 있다. 스텝 S206B 에서, 적분기 (267) 는 그 다음, 상기 설명된 식들 (1) 및 (2) 에 따라 면적 이득을 계산하기 위해 사용되는 총 휘도 레벨 또는 총 전류를 획득할 수도 있다. 스텝들 S207 내지 S209 에서, 도 5 에서의 스텝들 S107 내지 S109 의 것들과 유사한 프로세스들이 수행된다.
이러한 실시형태에서, 프레임 메모리를 사용함이 없이 전압 드롭 보상이 달성된다. 세그먼트들의 수가 N 인 경우에, N 세그먼트들의 적어도 N-1 에 대해, 픽셀 휘도 레벨들 또는 픽셀 전류들의 소계들이 디스플레이 패널 (100) 상에 현재 디스플레이되는 프레임 이미지에 기초하여 계산되고, 이것은 적절한 전압 드롭 보상을 달성할 수도 있다. 달리 말하면, 면적 이득의 상대적인 에러는 최고 1/N×100 % 로 감소될 수도 있다.
하나 이상의 실시형태들에서, 도 14 에서 예시된 바와 같이, 디스플레이 디바이스 (10) 는 퍼스널 컴퓨터 (PC) (500) 와 같은 프로세싱 디바이스 및 휘도 측정기와 같은 측정 디바이스 (30) 를 포함하는 테스트 시스템 (1000) 에 의해 테스트된다. 하나 이상의 실시형태들에서, 테스트 시스템 (1000) 은 디스플레이 디바이스 (10) 를 테스트하고, 출하 검사 동안 디스플레이 드라이버 (200) 의 파라미터 설정들을 조정하도록 구성된다.
하나 이상의 실시형태들에서, PC (500) 는, 디스플레이 디바이스 (10) 를 테스트할 때, 디스플레이 디바이스 (10) 의 디스플레이 드라이버 (200) 에 테스트 이미지 데이터 및 MIPI 명령들을 송신하도록 구성된다. 하나 이상의 실시형태들에서, 디스플레이 드라이버 (200) 는 테스트 이미지 데이터 및 MIPI 명령들에 기초하여 테스트 이미지들을 디스플레이하도록 구성된다. 하나 이상의 실시형태들에서, PC (500) 는 디스플레이 패널 (100) 상에 디스플레이되는 테스트 이미지들의 원하는 위치들에서 휘도 좌표들을 측정하도록 측정 디바이스 (30) 를 제어하도록 구성된다. 하나 이상의 실시형태들에서, PC (500) 는 측정 디바이스 (30) 로부터 측정된 휘도 퐈표들을 수신하고, 그 측정된 휘도 좌표들에 기초하여 디스플레이 드라이버 (200) 의 파라미터 설정들을 조정하도록 구성된다.
이 아키텍처 (architecture) 에서, 대량의 이미지 데이터가 테스트 동안 디스플레이 드라이버 (200) 에 전송될 수도 있다. 이를 회피하기 위해, 테스트 이미지 데이터는 전송되기 전에 데이터 전송량을 감소시키기 위해 압축될 수도 있다. 하지만, 이것은, 테스트 이미지 데이터의 압축 에러로 인해 디스플레이 디바이스 (10) 의 성공적이지 못한 테스트를 초래할 수도 있다.
하나 이상의 실시형태들에서, 도 15a 및 도 15b 에서 예시된 바와 같이, 디스플레이 드라이버 (200) 는 PC (500) 로부터 테스트 이미지 데이터를 수신함이 없이 테스트 이미지들을 디스플레이하도록 구성된다. 하나 이상의 실시형태들에서, 디스플레이된 테스트 이미지들은 디스플레이 패널 (100) 에서 전력 라인들에 걸친 전압 드롭들을 보상하기 위한 것들을 포함한다. 디스플레이 패널 (100) 에서 전압 드롭들에 의해 야기된 휘도 변화들을 정확하게 측정하기 위해서, 테스트 이미지들은 테스트 이미지들에서 상이한 위치들에서 위치될 수도 있는 상이한 면적들, 사이즈들, 컬러들, 및 그레이스케일 레벨들의 프론트 이미지 엘리먼트들을 포함할 수도 있다. 하나 이상의 실시형태들에서, 측정 디바이스 (30) 는 테스트 이미지가 디스플레이될 때 디스플레이 패널 (100) 의 요망되는 위치의 휘도 레벨을 측정하도록 구성된다. 측정 디바이스 (30) 는 도 15a 와 도 15b 사이에 디스플레이 패널 (100) 의 위치들을 변경한다.
하나 이상의 실시형태들에서, 도 16 에서 예시된 바와 같이, 디스플레이 드라이버 (200) 는 추가로, 테스트 이미지 생성 회로 (290) 및 메모리 (300) 를 포함한다. 하나 이상의 실시형태들에서, 테스트 이미지 생성 회로 (290) 는 지시 제어 회로 (210) 를 통해 PC (500) 로부터 송신된 명령들의 수신 시에 다양한 테스트 이미지들을 생성하도록 구성된다. 하나 이상의 실시형태들에서, 메모리 (300) 는 지시 제어 회로 (210) 에 접속되고 다양한 파라미터들을 저장하도록 구성된다.
하나 이상의 실시형태들에서, PC (500) 는 사용자 입력을 수신하도록 구성된 입력 유닛 (510) 을 포함한다. 하나 이상의 실시형태들에서, 사용자는 사용자 입력으로 테스트 이미지들에서 통합된 전면 이미지 엘리먼트들의 컬러들, 사이즈들, 및/또는 좌표들을 특정할 수 있다. 하나 이상의 실시형태들에서, 측정 디바이스 (30) 는 디스플레이 패널 (100) 상에 디스플레이되는 테스트 이미지들의 특성들을 측정하고 측정 결과를 PC (500) 에 출력하도록 구성된다. 측정 디바이스 (30) 는 디스플레이 패널 (100) 상에 디스플레이되는 테스트 이미지들의 다양한 위치들에서 휘도 레벨들을 측정하도록 구성된 휘도 측정기를 포함할 수도 있다.
도 17 은 전압 드롭 보상을 위해 사용되는 예시적인 테스트 이미지들을 나타낸다. 디스플레이 패널 (100) 에서의 전압 드롭들을 정확하게 보상하기 위해서, 하나 이상의 실시형태들에서, 테스트 이미지 생성 회로 (290) 는 배경에서의 다양한 위치들에서 다양한 사이즈들의 단일-컬러의 전면 이미지 엘리먼트들을 포함하는 테스트 이미지들을 생성하도록 구성된다. 전면 이미지 엘리먼트들 (front image elements) 은 도 17 에서 참조부호 600 으로 표시된다. 하나 이상의 실시형태들에서, 테스트 이미지들에서의 전면 이미지 엘리먼트들 (600) 은 직사각형이다.
도 18 은 하나 이상의 실시형태들에 따른, 테스트 이미지 생성 회로 (290) 에 의해 생성된 테스트 이미지의 예시적인 명세를 나타낸다. 하나 이상의 실시형태들에서, 테스트 이미지 생성 회로 (290) 는 (1) 배경 컬러 및/또는 그레이스케일 레벨을 명시하기 위한 파라미터들; (2) 테스트 이미지에서 통합된 전면 이미지 엘리먼트의 상부 좌측 코너의 좌표들 (FX, FY) 을 명시하기 위한 파라미터들; (3) 전면 이미지 엘리먼트들의 폭 및/또는 수직 사이즈를 명시하기 위한 파라미터들; 및 (4) 전면 이미지 엘리먼트의 컬러 및/또는 그레이스케일 레벨을 명시하기 위한 파라미터들 중 적어도 하나에 기초하여 테스트 이미지를 생성하도록 구성된다. 하나 이상의 실시형태들에서, 이들 파라미터들은 PC (500) 에 의해 생성되고, MIPI 명령들로 PC (500) 로부터 지시 제어 회로 (210) 로 송신된다.
하나 이상의 실시형태들에서, 테스트 이미지들은 도 19 에서 예시된 프로세스에서 생성된다. 하나 이상의 실시형태들에서, 지시 제어 회로 (210) 는 스텝 S301 에서 PC (500) 로부터 명령들을 수신한다. 하나 이상의 실시형태들에서, 스텝 S302 에서, 지시 제어 회로 (210) 는 그 명령들이 테스트 이미지들의 배경의 컬러들 및/또는 그레이스케일들을 명시하는지 여부를 결정한다. 명령들이 배경들의 컬러들 및/또는 그레이스케일 레벨들을 명시하는 경우, 하나 이상의 실시형태들에서, 지시 제어 회로 (210) 는 스텝 S303 에서 수신된 명령들에 의해 명시된 바와 같이 메모리 (300) 에서 배경들의 컬러들 및/또는 그레이스케일들을 명시하는 파라미터들을 업데이트한다. 그렇지 않은 경우, 프로세스는 스텝 S304 로 진행한다. 하나 이상의 실시형태들에서, 스텝 S304 에서, 지시 제어 회로 (210) 는 그 명령들이 테스트 이미지들의 전면 이미지 엘리먼트들의 상부 좌측 코너들의 좌표들을 명시하는지 여부를 결정한다. 명령들이 전면 이미지 엘리먼트들의 상부 좌측 코너들의 좌표들을 명시하는 경우, 하나 이상의 실시형태들에서, 지시 제어 회로 (210) 는 스텝 S305 에서 메모리 (300) 에서 전면 이미지 엘리먼트들의 상부 좌측 코너들의 좌표들을 명시하는 파라미터들을 업데이트한다. 그렇지 않은 경우, 프로세스는 스텝 S306 으로 진행한다.
하나 이상의 실시형태들에서, 스텝 S306 에서, 지시 제어 회로 (210) 는 그 명령들이 테스트 이미지들의 전면 이미지 엘리먼트들의 폭들 및/또는 수직 사이즈들을 명시하는지 여부를 결정한다. 명령들이 전면 이미지 엘리먼트들의 폭들 및/또는 수직 사이즈들을 명시하는 경우, 하나 이상의 실시형태들에서, 지시 제어 회로 (210) 는 스텝 S307 에서 메모리 (300) 에서 전면 이미지 엘리먼트들의 폭들 및/또는 수직 사이즈들을 명시하는 파라미터들을 업데이트한다. 그렇지 않은 경우, 프로세스는 스텝 S308 로 진행한다. 스텝 S308 에서, 하나 이상의 실시형태들에서, 지시 제어 회로 (210) 는 그 명령들이 테스트 이미지들의 전면 이미지 엘리먼트들의 컬러들 및/또는 그레이스케일들을 명시하는지 여부를 결정한다. 명령들이 전면 이미지 엘리먼트들의 컬러들 및/또는 그레이스케일들을 명시하는 경우, 하나 이상의 실시형태들에서, 지시 제어 회로 (210) 는 스텝 S309 에서 메모리 (300) 에서 전면 이미지 엘리먼트들의 컬러들 및/또는 그레이스케일들을 명시하는 파라미터들을 업데이트한다. 그렇지 않은 경우, 프로세스는 스텝 S310 으로 진행한다. 스텝들 S302-S303, 스텝들 S304-S305, 스텝들 S306-S307, 및 스텝들 S308-S309 의 실행 순서는 특별히 제한되지 않는다. 예를 들어, 지시 제어 회로 (210) 는 스텝들 S308-S309, 스텝 S306-S307, 스텝들 S304-S305, 및 스텝들 S302-S303 을 이 순서로 실행할 수도 있다.
스텝 S310 에서, 하나 이상의 실시형태들에서, 지시 제어 회로 (210) 는 테스트 이미지 생성 회로 (290) 를 활성화시키고, 테스트 이미지 생성 회로 (290) 는 메모리 (300) 에 저장된 파라미터들에 기초하여 다양한 테스트 이미지들을 생성한다.
하나 이상의 실시형태들에서, 디스플레이 디바이스 (10) 는 도 20a 및 도 20b 에서 예시된 프로세스에서 테스트 시스템 (1000) 에 의해 테스트된다. 스텝 S401 에서, 하나 이상의 실시형태들에서, 테스트 이미지는 PC (500) 의 제어 하에 디스플레이 패널 (100) 상에 디스플레이된다. 스텝 S402 에서, 하나 이상의 실시형태들에서, 측정 디바이스 (30) 는 조작자 (manipulator) (미도시) 에 의해 테스트 이미지 상의 요망되는 측정 위치로 이동된다. 조작자는 측정 디바이스 (30) 로 하여금 요망되는 위치들 및/또는 요망되는 타이밍에서 휘도 레벨들을 측정하도록 허용하도록 프로그래밍될 수도 있다. 대안적으로, PC (500) 는 PC (500) 에 저장된 프로그램에 따라 조작자를 제어할 수도 있다. 대안적인 실시형태들에서, 디스플레이 패널 (100) 은 측정 디바이스 (30) 에 대해 이동될 수도 있다. 스텝 S403 에서, 하나 이상의 실시형태들에서, 측정 디바이스 (30) 는 테스트 이미지의 요망되는 위치의 휘도 레벨을 측정하고, PC (500) 는 측정 디바이스 (30) 로부터 측정 결과를 획득한다. 스텝 S404 에서, 하나 이상의 실시형태들에서, PC (500) 는 테스트 이미지의 미리결정된 위치들의 측정이 완료되었는지 여부를 결정한다.
미리결정된 위치들의 측정이 완료되었을 때, 프로세스는 스텝 S405 로 진행한다. 그렇지 않은 경우, 프로세스는 스텝 S402 로 리턴한다. 스텝 S405 에서, 하나 이상의 실시형태들에서, PC (500) 는 입력 유닛 (510) 으로부터의 사용자의 입력 또는 ROM 에 저장된 데이터에 기초하여 다른 테스트 이미지에 대해 휘도 측정이 수행되어야 하는지 여부를 결정한다.
그러한 경우, 하나 이상의 실시형태들에서, 테스트 이미지 생성 회로 (290) 는 스텝 S406 에서 디스플레이 패널 (100) 상에 생성된 테스트 이미지를 디스플레이하기 위해 다른 테스트 이미지를 생성한다. 하나 이상의 실시형태들에서, 스텝들 S402-S405 의 프로세스들은 생성된 테스트 이미지에 대해 반복된다. 요망되는 테스트 이미지들의 휘도 측정이 완료되었을 때, 프로세스는 도 20b 에서의 스텝 S407 로 진행한다. 스텝 S407 에서, 하나 이상의 실시형태들에서, PC (500) 는 측정 결과들에 기초하여 보상 회로 (260) 에 대해 설정될 적절한 보정 파라미터들을 생성하고, MIPI 명령들로 지시 제어 회로 (210) 에 보정 파라미터들을 전송한다. 하나 이상의 실시형태들에서, 보정 파라미터들은 위치 드롭 2D-LUT 회로 (263) 에 저장될 제 1 보정 계수들 및/또는 위치 이득 2D-LUT 회로 (269) 에 저장될 위치 이득들을 포함한다. 보정 파라미터들은 그 다음, 보상 회로 (260) 로 하여금 전압 드롭 보상을 위해 보정 파라미터들에 기초하여 이득 데이터를 생성하도록 허용하기 위해 보상 회로 (260) 에 대해 설정된다.
스텝 S408 에서, 하나 이상의 실시형태들에서, 보정된 테스트 이미지는 디스플레이 패널 (100) 상에 디스플레이된다. 하나 이상의 실시형태들에서, 보정된 테스트 이미지는, 디지털 감마 회로 (250) 에 의해 테스트 이미지에 대한 테스트 이미지 데이터에 대해 감마 보정을 수행하고, 추가로, 보상 회로 (260) 에 의해 생성된 이미지 데이터에 기초하여 전압 데이터 보정 회로 (280) 에 의해 감마 보정된 이미지 데이터를 보정함으로써 생성된다.
하나 이상의 실시형태들에서, 스텝들 S402-406 에 유사한 프로세스들이 보정된 테스트 이미지에 대해 스텝들 S409-S413 에서 실행된다. 스텝 S412 에서, 하나 이상의 실시형태들에서, PC (500) 는 입력 유닛 (510) 으로부터의 사용자의 입력 또는 ROM 에 저장된 데이터에 기초하여 다른 보정된 테스트 이미지에 대해 휘도 측정이 수행되어야 하는지 여부를 결정한다. 그러한 경우, 하나 이상의 실시형태들에서, 테스트 이미지 생성 회로 (290) 는 스텝 S413 에서 다른 보정된 테스트 이미지를 디스플레이하기 위한 다른 테스트 이미지를 생성하고, 스텝들 S409 내지 S412 의 프로세스들은 반복된다.
요망되는 보정된 테스트 이미지들의 휘도 측정이 완료되었을 때, 프로세스는 스텝 S414 로 진행한다. 스텝 S414 에서, 하나 이상의 실시형태들에서, PC (500) 는 추가로, 측정 디바이스 (30) 로부터 수신된 측정 결과들에 기초하여, 요망되는 디스플레이 특성들이 획득되었는지 여부를 결정한다. PC (500) 가 요망되는 디스플레이 특성들이 획득되었다고 결정하는 경우에, 프로세스는 완료된다. 그렇지 않은 경우, 프로세스는 스텝 S401 로 리턴한다. 테스트 이미지들의 요망되는 측정들이 완료된 후에, 전압 드롭 보상을 위한 생성된 보정 파라미터들은 디스플레이 드라이버 (200) 의 메모리 (300) 에 전송되고 메모리 (300) 에 저장된다.
도 21 은 하나 이상의 실시형태들에 따른, 전압 드롭들의 예시적인 테스트 결과를 나타낸다. 이 예시적인 테스트 결과에서, 테스트 이미지는 상부 1/5 영역에서 백색 전면 이미지 엘리먼트를 포함하고, 이에 대해, R, G, 및 B 그레이스케일 레벨들은 "255" 로서 명시된다. 배경, 즉, 테스트 이미지의 저부 4/5 영역의 컬러는 백색 (W), 적색 (R), 녹색 (G), 청색 (B), 시안 (C), 마젠타 (M), 및 황색 (Y) 으로부터 선택된다. 측정 디바이스 (30) 는 저부 4/5 영역의 컬러를 변경하면서 상부 1/5 영역의 휘도 레벨을 측정한다. 비록 상부 1/5 영역의 컬러가 백색으로 고정되지만, 상부 1/5 영역의 휘도 레벨은 저부 4/5 영역에서의 컬러에 의존하여 변화한다. 상부 1/5 영역의 휘도 레벨에서의 감소는 저부 4/5 영역의 그레이스케일 레벨이 증가함에 따라 개선된다. 상부 1/5 영역의 휘도 레벨은, 저부 4/5 영역의 컬러가 순수한 컬러들 적색 (R), 녹색 (G), 및 청색 (B) 중 어느 것인 경우에 비해, 저부 4/5 영역의 컬러가 상보적 컬러들 시안 (C), 마젠타 (M), 및 황색 (Y) 중 어느 것인 경우에 보다 크게 감소한다. 상부 1/5 영역의 휘도 레벨은 저부 4/5 영역의 컬러가 회색 또는 백색 (W) 일 때 더 감소한다. 설명된 바와 같이, 하나 이상의 실시형태들에서, 디스플레이 디바이스 (10) 는 전면 이미지 엘리먼트의 컬러 및 그레이스케일 레벨이 변경되지 않은 채로 테스트되는 한편, 배경의 컬러 및/또는 그레이스케일 레벨은 연속적으로 변경된다.
도 22 는 하나 이상의 실시형태들에 따른, 전압 드롭 보상의 예시적인 결과를 나타낸다. 이 결과는 전체-백색 이미지가 디스플레이 패널 (100) 상에 디스플레이되고 디스플레이 패널 (100) 이 3 개의 행들 및 3 개의 열들로 배열된 9 개의 동등한 영역들로 구획되는 경우에 대해 획득된다. 도 22 에서의 그래프들은 9 개의 영역들의 휘도 레벨들의 측정 결과들 및 전압 드롭 보상의 결과들을 나타낸다. 그래프들은, 전압 드롭 보상 전에 휘도 레벨이 디스플레이 패널 (100) 상의 위치에 의존하여 변화하고, 전압 드롭 보상이 수행될 때 휘도 균일성이 향상되는 것을 나타낸다.
도 23 은 하나 이상의 실시형태들에 따른, 전압 드롭 보상의 다른 예시적인 결과를 나타낸다. 이 결과는, 테스트 이미지가 그것의 중심에서 직사각형 전면 이미지 엘리먼트를 포함하고, 전면 이미지 엘리먼트의 면적이 1/9, 4/9, 및 9/9 로부터 선택되며, 전면 이미지 엘리먼트의 컬러 및 그레이스케일 레벨이 다양하게 변경되는 경우에 대해 획득된다. 배경 이미지의 그레이스케일 레벨은 제로로 설정되고, 따라서, 배경의 컬러는 흑색이다. 직사각형 전면 이미지 엘리먼트의 휘도 레벨은 면적, 컬러, 및/또는 그레이스케일 레벨이 변경되는 동안 측정 디바이스 (30) 에 의해 측정된다. 도 23 에서의 그래프들은, 전면 이미지 엘리먼트의 휘도 레벨이 전압 드롭 보상 전에 전면 이미지 엘리먼트의 면적에 의존하여 변화하는 한편, 전압 드롭 보상이 수행될 때 전면 이미지 엘리먼트의 휘도 레벨은 전면 이미지 엘리먼트의 면적에 대하여 변경되지 않은 채로 유지되는 것을 나타낸다.
전면 이미지 엘리먼트의 휘도 레벨은 전면 이미지 엘리먼트의 컬러, 위치, 그레이스케일 레벨, 및/또는 사이즈 및 배경의 컬러 및/또는 그레이스케일 레벨에 의존하여, 전압 드롭들로 인해 변화할 수도 있다. 이를 해결하기 위해서, 하나 이상의 실시형태들에서, 테스트 이미지들은 다양한 컬러들, 그레이스케일 레벨들, 사이즈들, 및/또는 위치들의 전면 이미지 엘리먼트들, 및 다양한 컬러들 및/또는 그레이스케일 레벨들의 배경들을 포함한다. 하나 이상의 실시형태들에서, 테스트 이미지들의 휘도 좌표들은 디스플레이 패널 (100) 상의 다양한 위치들에서 측정된다. 하나 이상의 실시형태들에서, 디스플레이 드라이버 (200) 의 테스트 이미지 생성 회로 (290) 는 다양한 컬러들 및 그레이스케일 레벨들의 배경 이미지들에서의 다양한 위치들에서 다양한 면적들, 컬러들, 및 그레이스케일 레벨들의 직사각형 전면 이미지 엘리먼트들을 디스플레이하도록 구성된다. 하나 이상의 실시형태들에서, 테스트 시스템 (1000) 은, 다양한 면적들, 컬러들 및 그레이스케일 값들의 직사각형 전면 이미지 엘리먼트들을 디스플레이하면서, 다양한 위치들에서 테스트 이미지들의 측정들을 수행하도록 구성된다. 하나 이상의 실시형태들에서, 디스플레이 디바이스 (10) 는 테스트 이미지 생성 회로 (290) 를 포함하기 때문에, 디스플레이 디바이스 (10) 는 테스트되고 있는 동안 PC (500) 로부터 테스트 이미지 데이터를 수신하지 않는다. 이것은 감소된 비용으로 전압 드롭 보상을 위한 테스트 이미지들의 빠른 생성 및 측정에 기여한다.
이하는 이 개시의 예시적인 실시형태들이다.
하나 이상의 실시형태들에서, 디스플레이 드라이버는 다음의 것들을 포함한다:
관심대상 픽셀에 대한 이미지 데이터에 기초하여 전압 데이터를 생성하도록 구성된 디지털 감마 회로;
디스플레이 패널의 각각의 세그먼트들에 대한 픽셀 전류들의 소계들에 기초하여 총 전류를 계산하도록 구성된 보상 회로, 세그먼트들 각각은 복수의 픽셀들을 포함; 및
그 총 전류에 기초하여 전압 데이터를 보정하도록 구성된 보정 회로.
디스플레이 패널의 세그먼트들은 프레임 기간에서 제 1 프레임 이미지로부터 제 2 프레임 이미지로 연속적으로 업데이트될 수도 있다. 총 전류를 계산하는 것은 다음의 것들을 포함할 수도 있다:
세그먼트들 중 하나가 프레임 기간에서 업데이트되고 있을 때, 프레임 기간에서 아직 업데이트되지 않은 세그먼트들 중 제 1 세그먼트에 대한 제 1 소계에 기초하여 총 전류를 계산하는 것, 여기서, 제 1 소계는 제 1 프레임 이미지에 대한 제 1 이미지 데이터에 기초하여 계산된다.
총 전류를 계산하는 것은 추가로 다음의 것들을 포함할 수도 있다:
세그먼트들 중 하나가 프레임 기간에서 업데이트되고 있을 때, 프레임 기간에서 이미 업데이트된 세그먼트들 중 제 2 세그먼트에 대한 제 2 소계에 기초하여 총 전류를 계산하는 것, 여기서, 제 2 소계는 제 2 프레임 이미지에 대한 제 2 이미지 데이터에 기초하여 계산된다.
총 전류를 계산하는 것은 추가로 다음의 것들을 포함할 수도 있다:
세그먼트들 중 하나가 프레임 기간에서 업데이트되고 있을 때, 세그먼트들 중 하나에 대한 제 3 소계에 기초하여 총 전류를 계산하는 것, 여기서, 제 3 소계는 제 1 프레임 이미지에 대한 제 1 이미지 데이터에 기초하여 계산된다.
보상 회로는 총 전류에 기초하여 관심대상 픽셀에 대한 제 1 면적 이득을 계산하도록 더 구성될 수도 있다. 전압 데이터를 보정하는 것은 제 1 면적 이득에 기초하여 전압 데이터를 보정함으로써 보정된 전압 데이터를 생성하는 것을 포함할 수도 있다.
디스플레이 패널의 세그먼트들은 프레임 기간에서 제 1 프레임 이미지로부터 제 2 프레임 이미지로 연속적으로 업데이트될 수도 있다. 관심대상 픽셀에 대해 제 1 면적 이득을 계산하는 것은 다음의 것들을 포함할 수도 있다:
세그먼트들 중 제 1 세그먼트가 업데이트되고 있을 때 계산된 총 전류에 기초하여 제 2 면적 이득을 계산하는 것;
세그먼트들 중 제 2 세그먼트가 업데이트되고 있을 때 계산된 총 전류에 기초하여 제 3 면적 이득을 계산하는 것, 제 2 세그먼트는 관심대상 픽셀을 포함; 및
제 2 면적 이득 및 제 3 면적 이득에 기초하여 제 1 면적 이득을 계산하는 것.
하나 이상의 실시형태들에서, 디스플레이 드라이버는 다음의 것들을 포함한다:
테스트 시스템으로부터 명령을 수신하도록 구성된 회로; 및
수신된 명령에 기초하여 디스플레이 패널에 대한 전압 드롭 보상을 위해 테스트 이미지를 생성하도록 구성된 테스트 이미지 생성 회로.
테스트 이미지는 배경에 위치된 직사각형 전면 이미지 엘리먼트를 포함할 수도 있다.
배경의 컬러 및 그레이스케일 레벨 중 적어도 하나는 메모리에 저장된 제 1 파라미터에 기초하여 명시될 수도 있다. 배경에서의 전면 이미지 엘리먼트의 위치는 메모리에 저장된 제 2 파라미터에 기초하여 명시될 수도 있다. 전면 이미지 엘리먼트의 폭 및 수직 사이즈 중 적어도 하나는 메모리에 저장된 제 3 파라미터에 기초하여 명시될 수도 있다. 전면 이미지 엘리먼트의 컬러 및 그레이스케일 레벨 중 적어도 하나는 메모리에 저장된 제 4 파라미터에 기초하여 명시될 수도 있다.
하나 이상의 실시형태들에서, 테스트 시스템은 다음의 것들을 포함한다:
디스플레이 패널을 구동하는 디스플레이 드라이버에게 명령을 공급하고, 디스플레이 드라이버에서의 테스트 이미지 생성 회로로 하여금 디스플레이 패널의 전압 드롭 보상에 적응된 테스트 이미지를 생성하게 하도록 구성된 프로세싱 디바이스; 및
디스플레이 패널 상에 디스플레이된 테스트 이미지에 대한 휘도 레벨을 측정하도록 구성된 측정 디바이스.
프로세싱 디바이스는 측정된 휘도 레벨에 기초하여 보정 파라미터를 디스플레이 드라이버에 공급하도록 구성될 수도 있고, 그 보정 파라미터는 전압 드롭 보상을 위해 디스플레이 드라이버에서 사용된다.
디스플레이 드라이버는 이미지 데이터에 기초하여 전압 데이터를 생성하고, 프로세싱 디바이스에 의해 공급된 보정 파라미터에 기초하여 전압 데이터를 보장하도록 구성될 수도 있다.
하나 이상의 실시형태들에서, 방법은 다음의 것들을 포함한다:
디스플레이 패널을 구동하도록 구성된 디스플레이 드라이버에 의해 디스플레이 패널의 드롭 보상을 위해 테스트 이미지를 생성하는 단계.
그 방법은 추가로 다음의 것들을 포함할 수도 있다:
디스플레이 패널 상에 디스플레이된 테스트 이미지에 대한 휘도 레벨을 측정하는 단계; 및
측정된 휘도 레벨에 기초하여 보정 파라미터를 디스플레이 드라이버에 공급하는 단계, 그 보정 파라미터는 전압 드롭 보상을 위해 디스플레이 드라이버에서 사용된다.
그 방법은 추가로 다음의 것들을 포함할 수도 있다:
디스플레이 드라이버에 의해, 디스플레이 드라이버에서 이미지 데이터에 기초하여 전압 데이터를 생성하는 단계; 및
디스플레이 드라이버에 의해, 보정 파라미터에 기초하여 전압 데이터를 보장하는 단계.
본 개시의 다양한 실시형태들이 상기 구체적으로 설명되었지만, 당해 기술분야에서 통상의 지식을 가진 자는, 이 개시물에서 개시된 기법들이 다양한 수정들로 구현될 수도 있음을 이해할 것이다.

Claims (20)

  1. 디스플레이 드라이버로서,
    관심대상 픽셀에 대한 이미지 데이터에 기초하여 전압 데이터를 생성하도록 구성된 디지털 감마 회로;
    디스플레이 패널의 총 전류를 계산하도록 구성된 보상 회로; 및
    상기 총 전류에 기초하여 상기 전압 데이터를 보정하도록 구성된 보정 회로를 포함하는, 디스플레이 드라이버.
  2. 제 1 항에 있어서,
    상기 디스플레이 패널의 상기 총 전류는 상기 디스플레이 패널의 픽셀들에 대한 이미지 데이터 및 특정된 디스플레이 밝기 값 (DBV) 에 기초하여 계산되는, 디스플레이 드라이버.
  3. 제 1 항에 있어서,
    상기 디스플레이 패널의 상기 총 전류는 상기 디스플레이 패널의 각각의 픽셀들의 픽셀 전류들의 합; 및 특정된 DBV 에 기초하여 계산되는, 디스플레이 드라이버.
  4. 제 3 항에 있어서,
    상기 픽셀 전류들은 상기 픽셀들의 위치들에 기초하여 계산되는, 디스플레이 드라이버.
  5. 제 1 항에 있어서,
    상기 디스플레이 패널의 상기 총 전류는 상기 디스플레이 패널의 복수의 세그먼트들에 대한 픽셀 전류들의 소계들의 합에 기초하여 계산되는, 디스플레이 드라이버.
  6. 제 1 항에 있어서,
    상기 디스플레이 패널의 상기 총 전류는 상기 디스플레이 패널의 총 휘도 레벨에 기초하여 계산되는, 디스플레이 드라이버.
  7. 제 6 항에 있어서,
    상기 디스플레이 패널의 상기 총 휘도 레벨을 계산하는 것은,
    상기 디스플레이 패널의 픽셀들에 대한 이미지 데이터에 기초하여 미리결정된 DBV 에 대한 상기 디스플레이 패널의 상기 픽셀들의 제 1 픽셀 휘도 레벨들을 계산하는 것;
    특정된 DBV 에 기초하여 보정 계수를 획득하는 것;
    상기 제 1 픽셀 휘도 레벨들 및 상기 보정 계수에 기초하여 상기 특정된 DBV 에 대한 상기 픽셀들의 제 2 픽셀 휘도 레벨들을 획득하는 것; 및
    상기 제 2 픽셀 휘도 레벨들에 기초하여 상기 총 휘도 레벨을 획득하는 것을 포함하는, 디스플레이 드라이버.
  8. 제 1 항에 있어서,
    상기 전압 데이터는 상기 관심대상 픽셀의 위치에 더 기초하여 보정되는, 디스플레이 드라이버.
  9. 제 8 항에 있어서,
    상기 보상 회로는 상기 총 전류 및 상기 관심대상 픽셀의 위치에 기초하여 상기 관심대상 픽셀에 대한 이득 데이터를 계산하도록 더 구성되며, 그리고
    상기 전압 데이터는 상기 이득 데이터에 기초하여 보정되는, 디스플레이 드라이버.
  10. 제 9 항에 있어서,
    상기 이득 데이터를 계산하는 것은,
    상기 총 전류에 기초하여 면적 이득을 획득하는 것;
    상기 관심대상 픽셀의 위치에 기초하여 위치 이득을 획득하는 것; 및
    상기 면적 이득 및 상기 위치 이득을 곱하는 것을 포함하는, 디스플레이 드라이버.
  11. 제 9 항에 있어서,
    상기 전압 데이터는 상기 전압 데이터를 상기 이득 데이터에 의해 곱함으로써 보정되는, 디스플레이 드라이버.
  12. 디스플레이 디바이스로서,
    디스플레이 패널; 및
    관심대상 픽셀에 대한 이미지 데이터에 기초하여 전압 데이터를 생성하고;
    상기 디스플레이 패널의 총 전류를 계산하며; 그리고
    상기 총 전류에 기초하여 상기 전압 데이터를 보정하도록
    구성된 디스플레이 드라이버를 포함하는, 디스플레이 디바이스.
  13. 제 12 항에 있어서,
    상기 총 전류는 상기 디스플레이 패널의 픽셀들에 대한 이미지 데이터 및 특정된 DBV 에 기초하여 계산되는, 디스플레이 디바이스.
  14. 제 12 항에 있어서,
    상기 총 전류는 상기 디스플레이 패널의 각각의 픽셀들의 픽셀 전류들의 합; 및 특정된 DBV 에 기초하여 계산되는, 디스플레이 디바이스.
  15. 제 12 항에 있어서,
    상기 총 전류는 상기 디스플레이 패널의 복수의 세그먼트들에 대한 픽셀 전류들의 소계들의 합에 기초하여 계산되는, 디스플레이 디바이스.
  16. 제 12 항에 있어서,
    상기 총 전류는 상기 디스플레이 패널의 총 휘도 레벨에 기초하여 계산되는, 디스플레이 디바이스.
  17. 관심대상 픽셀에 대한 이미지 데이터에 기초하여 전압 데이터를 생성하는 단계;
    디스플레이 패널의 총 전류를 계산하는 단계; 및
    상기 총 전류에 기초하여 상기 전압 데이터를 보정하는 단계를 포함하는, 방법.
  18. 제 17 항에 있어서,
    상기 총 전류를 계산하는 단계는 상기 디스플레이 패널의 픽셀들에 대한 이미지 데이터 및 특정된 DBV 에 기초하는, 방법.
  19. 제 17 항에 있어서,
    상기 총 전류를 계산하는 단계는,
    상기 디스플레이 패널의 각각의 픽셀들의 픽셀 전류들 및 특정된 DBV 를 계산하는 단계; 및
    상기 픽셀 전류들을 합산하는 단계를 포함하는, 방법.
  20. 제 17 항에 있어서,
    상기 총 전류를 계산하는 단계는,
    상기 디스플레이 패널의 복수의 세그먼트들에 대한 픽셀 전류들의 소계들을 계산하는 단계; 및
    상기 소계들을 합산하는 단계를 포함하는, 방법.
KR1020207016154A 2017-11-16 2018-11-15 디스플레이 패널을 위한 보상 기술 KR102644412B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762587355P 2017-11-16 2017-11-16
US62/587,355 2017-11-16
PCT/US2018/061258 WO2019099654A1 (en) 2017-11-16 2018-11-15 Compensation technology for display panel

Publications (2)

Publication Number Publication Date
KR20200075879A true KR20200075879A (ko) 2020-06-26
KR102644412B1 KR102644412B1 (ko) 2024-03-06

Family

ID=66540399

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207016154A KR102644412B1 (ko) 2017-11-16 2018-11-15 디스플레이 패널을 위한 보상 기술

Country Status (6)

Country Link
US (1) US11183101B2 (ko)
JP (1) JP7361030B2 (ko)
KR (1) KR102644412B1 (ko)
CN (1) CN111316348B (ko)
TW (1) TWI774878B (ko)
WO (1) WO2019099654A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022045421A1 (ko) * 2020-08-28 2022-03-03 삼성전자주식회사 디스플레이 장치 및 그 제어 방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020068067A1 (en) * 2018-09-26 2020-04-02 Hewlett-Packard Development Company, L.P. Temperature based oled sub-pixel luminosity correction
KR102668101B1 (ko) * 2018-12-31 2024-05-23 엘지디스플레이 주식회사 휘도 보상 장치와 이를 이용한 전계 발광 표시장치
US11270663B2 (en) * 2019-04-22 2022-03-08 Chengdu Boe Optoelectronics Technology Co., Ltd. Method for detecting compensation parameters of brightness, method for compensating brightness, detection device for detecting compensation parameters of brightness, brightness compensation device, display device, and non-volatile storage medium
KR20210009256A (ko) * 2019-07-16 2021-01-26 삼성전자주식회사 전계발광 디스플레이 장치 및 전계발광 디스플레이 장치의 휘도 보정 방법
CN112242121B (zh) * 2019-07-16 2024-03-01 三星电子株式会社 电致发光显示设备以及在其中补偿亮度的方法
KR20210079612A (ko) * 2019-12-20 2021-06-30 엘지디스플레이 주식회사 표시장치
US11270662B2 (en) * 2020-01-21 2022-03-08 Synaptics Incorporated Device and method for brightness control of display device based on display brightness value encoding parameters beyond brightness
US11501694B2 (en) * 2020-02-12 2022-11-15 Samsung Display Co., Ltd. Display device and driving method thereof
KR20210104470A (ko) * 2020-02-17 2021-08-25 삼성디스플레이 주식회사 표시 패널을 위한 감마값 계산 방법
US11295674B2 (en) * 2020-03-27 2022-04-05 Novatek Microelectronics Corp. Image compensation circuit and related compensation method
TWI730839B (zh) * 2020-07-08 2021-06-11 友達光電股份有限公司 顯示裝置
US11495177B2 (en) * 2020-07-12 2022-11-08 Novatek Microelectronics Corp. Image processing circuit and method for compensating for IR drop on display panel
US11170692B1 (en) * 2020-09-11 2021-11-09 Synaptics Incorporated Device and method for controlling a display panel
KR20220147760A (ko) * 2021-04-27 2022-11-04 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
TW202303553A (zh) * 2021-06-28 2023-01-16 韓商Ｌｘ半導體科技有限公司 顯示面板電壓降補償系統及補償電壓降的顯示驅動裝置
CN113611249B (zh) * 2021-07-29 2022-09-02 上海新相微电子股份有限公司 一种降低AMOLED面板IR-drop影响的方法及系统
US11978385B2 (en) 2021-09-22 2024-05-07 Apple Inc. Two-dimensional content-adaptive compensation to mitigate display voltage drop
US11810531B1 (en) * 2022-04-28 2023-11-07 Pixelworks Semiconductor Technology (Shanghai) Co., Ltd. Methods and systems for calibrating and controlling a display device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080075169A (ko) * 2005-11-07 2008-08-14 이스트맨 코닥 캄파니 영상 신호 보정 방법 및 이를 사용하는 ｏｌｅｄ디스플레이
KR20100068075A (ko) * 2008-12-12 2010-06-22 삼성전자주식회사 전압 강하 보상 방법 및 그 시스템과 이를 포함한 표시 장치
KR20160047618A (ko) * 2014-10-22 2016-05-03 삼성디스플레이 주식회사 데이터 보상 장치 및 이를 포함하는 유기 발광 표시 장치

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004138831A (ja) * 2002-10-17 2004-05-13 Kodak Kk 有機ｅｌ表示装置
US7161566B2 (en) * 2003-01-31 2007-01-09 Eastman Kodak Company OLED display with aging compensation
US20080231566A1 (en) * 2007-03-20 2008-09-25 Leadis Technology, Inc. Minimizing dark current in oled display using modified gamma network
JP2009031451A (ja) * 2007-07-25 2009-02-12 Eastman Kodak Co 表示装置
TWI385361B (zh) * 2008-12-09 2013-02-11 Uma Technology Inc 多種物距組合檢測裝置及檢測方法
KR101325978B1 (ko) * 2008-12-16 2013-11-07 엘지디스플레이 주식회사 유기전계 발광 디스플레이 장치용 구동회로
US8194063B2 (en) * 2009-03-04 2012-06-05 Global Oled Technology Llc Electroluminescent display compensated drive signal
CA2688870A1 (en) * 2009-11-30 2011-05-30 Ignis Innovation Inc. Methode and techniques for improving display uniformity
US8423309B2 (en) * 2009-08-20 2013-04-16 Emagin Corporation Method for performing quality control on an organic light emitting diode device and a method for determining current leakage in an OLED sub-pixel
KR101894768B1 (ko) * 2011-03-14 2018-09-06 삼성디스플레이 주식회사 액티브 매트릭스 디스플레이 장치 및 그 구동 방법
JP5801624B2 (ja) * 2011-06-29 2015-10-28 ルネサスエレクトロニクス株式会社 表示装置、及び、表示装置制御回路
KR101272367B1 (ko) * 2011-11-25 2013-06-07 박재열 전달 함수를 이용한 영상표시장치의 보정 시스템 및 그의 보정 방법
JP6270196B2 (ja) * 2013-01-18 2018-01-31 シナプティクス・ジャパン合同会社 表示パネルドライバ、パネル表示装置、及び、調整装置
DE112014002117T5 (de) * 2013-04-24 2016-01-21 Ignis Innovation Inc. Anzeigesystem mit Kompensationstechniken und/oder gemeinsam genutzten Ebenenressourcen
KR102317450B1 (ko) * 2014-11-10 2021-10-28 삼성디스플레이 주식회사 유기발광표시장치 및 그 구동방법
KR20160068443A (ko) * 2014-12-05 2016-06-15 엘지디스플레이 주식회사 유기발광 표시장치 및 그 제어 방법
US10134334B2 (en) * 2015-04-10 2018-11-20 Apple Inc. Luminance uniformity correction for display panels
KR102422053B1 (ko) * 2015-04-17 2022-07-19 삼성디스플레이 주식회사 데이터 보상 장치 및 이를 포함하는 디스플레이 장치
KR102443641B1 (ko) 2015-12-18 2022-09-15 엘지디스플레이 주식회사 유기발광표시패널, 유기발광표시장치 및 유기발광표시장치의 구동 방법
CN106531049B (zh) * 2016-12-19 2019-07-30 上海天马有机发光显示技术有限公司 一种显示面板的亮度调节方法及系统
KR102648417B1 (ko) * 2016-12-30 2024-03-18 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치
CN108877676B (zh) * 2018-08-07 2020-12-04 京东方科技集团股份有限公司 电压降补偿方法及其装置、显示装置
KR102577467B1 (ko) * 2018-11-02 2023-09-12 엘지디스플레이 주식회사 표시장치와 그 휘도 제어 방법
US11302264B2 (en) * 2018-11-02 2022-04-12 Apple Inc. Systems and methods for compensating for IR drop across a display

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080075169A (ko) * 2005-11-07 2008-08-14 이스트맨 코닥 캄파니 영상 신호 보정 방법 및 이를 사용하는 ｏｌｅｄ디스플레이
KR20100068075A (ko) * 2008-12-12 2010-06-22 삼성전자주식회사 전압 강하 보상 방법 및 그 시스템과 이를 포함한 표시 장치
KR20160047618A (ko) * 2014-10-22 2016-05-03 삼성디스플레이 주식회사 데이터 보상 장치 및 이를 포함하는 유기 발광 표시 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022045421A1 (ko) * 2020-08-28 2022-03-03 삼성전자주식회사 디스플레이 장치 및 그 제어 방법
US11955045B2 (en) 2020-08-28 2024-04-09 Samsung Electronics Co., Ltd. Display device and control method therefor

Also Published As

Publication number Publication date
TWI774878B (zh) 2022-08-21
WO2019099654A1 (en) 2019-05-23
JP2021503618A (ja) 2021-02-12
TW201923733A (zh) 2019-06-16
CN111316348B (zh) 2024-03-08
CN111316348A (zh) 2020-06-19
US11183101B2 (en) 2021-11-23
KR102644412B1 (ko) 2024-03-06
US20200279519A1 (en) 2020-09-03
JP7361030B2 (ja) 2023-10-13

Similar Documents

Publication Publication Date Title
KR102644412B1 (ko) 디스플레이 패널을 위한 보상 기술
US9837045B2 (en) Device and method for color adjustment and gamma correction and display panel driver using the same
US10134334B2 (en) Luminance uniformity correction for display panels
KR101272367B1 (ko) 전달 함수를 이용한 영상표시장치의 보정 시스템 및 그의 보정 방법
KR101065406B1 (ko) 표시 장치, 영상 신호 보정 시스템, 및 영상 신호 보정 방법
US8289344B2 (en) Methods and apparatus for color uniformity
US9055283B2 (en) Methods for display uniform gray tracking and gamma calibration
EP2367348B1 (en) Method for generating a lookup table for color correction for an image display device
KR101439333B1 (ko) 유기전계 발광 표시장치용 휘도 보정 시스템
CN110379380B (zh) 灰度校正数据生成装置及方法、灰度校正装置、电子设备
KR20150081085A (ko) 표시 패널의 영상 보정 방법, 이를 포함하는 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
KR102368596B1 (ko) 영상처리장치 및 영상처리방법
KR20130140564A (ko) 표시 장치, 화상 처리 장치, 및 표시 방법
CN108257557B (zh) 像素亮度值补偿方法
KR102180683B1 (ko) 영상 표시 방법, 이를 수행하는 표시 장치, 이에 적용되는 보정값 산출 방법 및 계조 데이터의 보정 방법
KR20170070299A (ko) 표시 장치 및 그의 색편차 보상 방법
CN109872668B (zh) 图像显示总电流预测方法、显示装置及存储介质
KR100442465B1 (ko) 표시 데이터 처리 회로 및 액정 표시 장치
CN114596815A (zh) 不匀补偿装置和方法以及用于不匀补偿的数据处理电路
JP2015133606A (ja) ホワイトバランス調整方法、ホワイトバランス調整装置および表示装置
KR20110073376A (ko) 표시 장치의 휘도 및 색차 전이 특성들의 보상하기 위한 색상 교정
US10373584B2 (en) Device and method for display color adjustment
KR20170023615A (ko) 보상부를 포함하는 표시장치 및 이를 이용한 영상 보상방법
CN116860143A (zh) 一种图像显示处理方法及装置
JP3829859B2 (ja) 表示体の入出力特性測定方法、入出力特性測定装置および表示装置の画質調整方法、画質調整装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant