KR20200072854A - 데이터 처리 시스템 및 그것의 동작방법 - Google Patents

데이터 처리 시스템 및 그것의 동작방법 Download PDF

Info

Publication number
KR20200072854A
KR20200072854A KR1020180160903A KR20180160903A KR20200072854A KR 20200072854 A KR20200072854 A KR 20200072854A KR 1020180160903 A KR1020180160903 A KR 1020180160903A KR 20180160903 A KR20180160903 A KR 20180160903A KR 20200072854 A KR20200072854 A KR 20200072854A
Authority
KR
South Korea
Prior art keywords
command
candidate
host
list
candidate lba
Prior art date
Application number
KR1020180160903A
Other languages
English (en)
Inventor
변유준
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180160903A priority Critical patent/KR20200072854A/ko
Priority to US16/676,180 priority patent/US11119699B2/en
Priority to CN201911205548.9A priority patent/CN111324555B/zh
Publication of KR20200072854A publication Critical patent/KR20200072854A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G06F12/0653—Configuration or reconfiguration with centralised address assignment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Abstract

본 발명의 실시 예들에 따른 데이터 처리 시스템은 후보 LBA 리스트를 생성하는 호스트; 복수의 맵 세그먼트들 및 상기 복수의 맵 세그먼트들 각각에 대응하는 유저 데이터를 저장하는 메모리 장치; 및 상기 후보 LBA 리스트를 상기 호스트로부터 제공받아, 상기 후보 LBA 리스트에 저장된 복수의 후보 LBA들 각각에 대응하는 타겟 맵 세그먼트를 상기 메모리 장치로부터 로드하는 컨트롤러를 포함할 수 있다.

Description

데이터 처리 시스템 및 그것의 동작방법 {DATA PROCESSING SYSTEM AND OPERATING METHOD THEREOF}
본 발명은 데이터 처리 시스템 및 그의 동작방법에 관한 것으로, 보다 구체적으로 리드 동작을 효율적으로 수행할 수 있는 데이터 처리 시스템 및 그것의 동작방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명의 실시 예에 따른 데이터 처리 시스템은 미래에 리드될 유저 데이터에 대응하는 맵 세그먼트를 예측하고, 미리 로드하여 리드 동작을 보다 빠르게 수행할 수 있다.
본 발명의 실시 예들에 따른 데이터 처리 시스템은 후보 LBA 리스트를 생성하는 호스트; 복수의 맵 세그먼트들 및 상기 복수의 맵 세그먼트들 각각에 대응하는 유저 데이터를 저장하는 메모리 장치; 및 상기 후보 LBA 리스트를 상기 호스트로부터 제공받아, 상기 후보 LBA 리스트에 저장된 복수의 후보 LBA들 각각에 대응하는 타겟 맵 세그먼트를 상기 메모리 장치로부터 로드하는 컨트롤러를 포함할 수 있다.
본 발명의 실시 예에 따른 데이터 처리 시스템의 동작방법은 커맨드큐에 포함된 복수의 슬롯들 중 빈 슬롯의 존재를 확인하는 단계; 상기 빈 슬롯이 없는 경우, 후보 LBA 리스트를 생성하는 단계; 호스트에서 컨트롤러로 포캐스트 커맨드 및 상기 후보 LBA 리스트를 제공하는 단계; 상기 후보 LBA 리스트에 기초하여 맵 버퍼에서 복수의 후보 LBA 들 각각에 대응하는 타겟 맵 세그먼트를 검색하는 단계; 상기 맵 버퍼에서 상기 타겟 맵 세그먼트가 검색되지 않은 경우, 메모리 장치로부터 상기 복수의 후보 LBA 들 각각에 대응하는 타겟 맵 세그먼트를 로드하는 단계; 및 상기 맵 버퍼에 상기 로드된 타겟 맵 세그먼트를 저장하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 데이터 처리 시스템은 후보 LBA 리스트를 생성하고, 이에 기초하여 미래에 필요한 데이터를 미리 리드함으로써, 리드 동작을 효율적으로 수행할 수 있다.
도 1은 본 발명의 실시 예에 따른 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 2는 본 발명의 실시 예에 따른 후보 LBA 리스트의 구조를 나타낸 도면이다.
도 3은 본 발명의 실시 예에 따른 커맨드큐의 구조를 나타낸 도면이다.
도 4는 본 발명의 실시 예에 따른 메모리 시스템(110)의 동작을 나타낸 개념도이다.
도 5A 내지 도 8B는 본 발명의 실시 예에 따른 데이터 처리 시스템(100)의 동작을 나타낸 개념도 및 흐름도이다.
도 9 내지 도 11 은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예들을 개략적으로 도시한 도면이다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.
이하, 도면들을 참조하여 본 발명의 실시 예들에 대해서 보다 구체적으로 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다. 도 1에 도시된 각 구성요소 간의 화살표는 데이터 및 커맨드 등의 이동경로를 나타낼 뿐이며, 실제 물리적인 연결관계를 나타내는 것은 아니다. 실제 메모리 시스템(110) 내부에는 구성요소간 공유할 수 있는 버스를 통하여 데이터 및 커맨드 등이 이동될 수 있다.
도 1을 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함할 수 있다.
그리고, 호스트(102)는, 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 유무선 전자 장치들을 포함할 수 있다.
또한, 호스트(102)는, 적어도 하나의 운영 시스템(OS: operating system) 혹은 복수의 운영 시스템들을 포함할 수 있으며, 또한 사용자의 요청에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행할 수 있다. 여기서, 호스트(102)는 사용자 요청에 대응하는 복수의 커맨드들을 메모리 시스템(110)으로 제공하며, 메모리 시스템(110)은 호스트(102)로부터 제공된 커맨드들에 대응하는 동작들을 수행할 수 있다. 운영 시스템은 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공할 수 있다.
예를 들어, 사용자 데이터를 리드 요청한 경우, 호스트(102)는 리드 동작을 수행하기 위한 논리주소(Logical Block Address, 이하 LBA)를 리드 커맨드와 함께 메모리 시스템(110)으로 제공할 수 있다. 그리고, 메모리 시스템(110)은 호스트(102)로부터 제공된 리드 커맨드에 대응하는 리드 동작을 수행할 수 있다. 다만, 메모리 시스템(110)이 처리중인 작업을 많이 갖고 있는 경우, 호스트(102)는 메모리 시스템(110)으로 커맨드를 제공할 수 없다. 이때, 호스트(102)는 추후에 리드될 데이터에 대응하는 LBA(이하, 후보 LBA)에 대한 리스트를 생성할 수 있다.
구체적으로, 호스트(102)는 운영 시스템에 의하여 동작될 수 있는 리스트 생성부(104)를 포함할 수 있다. 리스트 생성부(104)는 메모리 시스템(110)이 사용자 요청에 대응하는 커맨드를 호스트(102)로부터 제공받을 수 없는 상태인 경우, 후보 LBA 리스트(200)를 생성하고, 저장할 수 있다. 이하에서는, 도 2를 참조하여, 후보 LBA 리스트(200)가 설명된다.
도 2는 본 발명의 실시 예에 따른 후보 LBA 리스트(200)의 구조를 나타낸 도면이다.
후보 LBA 리스트(200)는 사용자 요청에 의하여 추후에 수행될 복수의 리드 커맨드들 각각에 대응하는 후보 LBA의 '시작 LBA', 후보 LBA의 크기를 나타내는 '길이' 및 후보 LBA 리스트(200)에 기록된 순서를 나타내는 '번호' 각각에 대한 정보를 포함할 수 있다. 길이가 '1'보다 큰 후보 LBA는 연속된 복수의 LBA들을 포함할 수 있다. 반면에, 길이가 '1'인 후보 LBA는 자기 자신만을 포함할 수 있다.
예를 들어, 도 2에 도시된 후보 LBA 리스트(200)를 참조하면, 제 1 후보 LBA(210)는 복수의 후보 LBA들 중에 가장 먼저 후보 LBA 리스트(200)에 기록되었으며, 제 1 LBA(LBA1)가 시작 LBA이고, 길이는 '1'이다. 즉, 제 1 후보 LBA(210)는 오직 제 1 LBA(LBA1)만을 포함할 수 있다. 또 다른 예를 들면, 제 3 후보 LBA(230)는 복수의 후보 LBA들 중에 3번째로 후보 LBA 리스트(200)에 기록되었으며, 제 5 LBA(LBA5)가 시작 LBA이고, 길이는 '6'이다. 따라서, 제 3 후보 LBA(230)는 제 5 LBA 내지 제 10 LBA를 포함할 수 있다. 다만, 이는 하나의 실시 예일뿐이며, 이제 제한되는 것은 아니다.
다시 도 1로 돌아와, 리스트 생성부(104)는 사용자 요청에 의하여 수행될 복수의 리드 커맨드들 각각에 대응하는 후보 LBA를 도 2에 설명된 후보 LBA 리스트(200)에 기록할 수 있다. 나아가, 리스트 생성부(104)는 사용자 요청에 대응하는 데이터의 크기가 소정의 임계 크기보다 크거나 같은 경우, 후보 LBA 리스트(200)를 생성할 수 있다. 예를 들면, 소정의 임계 크기가 '100KB'이고, 사용자 요청에 대응하는 데이터의 크기가 '160KB'인 경우, 리스트 생성부(104)는 메모리 시스템(110)이 사용자 요청에 대응하는 커맨드를 호스트(102)로부터 제공받을 수 없는 상태일 때, '160KB'에 대응하는 후보 LBA가 기록된 후보 LBA 리스트(200)를 생성할 수 있다. 반면에, 메모리 시스템(110)이 사용자 요청에 대응하는 커맨드를 호스트(102)로부터 제공받을 수 없는 상태이더라도, 사용자 요청에 대응하는 데이터의 크기가 소정의 임계 크기보다 작을 때, 리스크 생성부(104)는 후보 LBA 리스트(200)를 생성하지 아니할 수 있다.
또한, 리스트 생성부(104)는 소정의 '번호'까지만 사용자 요청에 의하여 수행될 복수의 리드 커맨드들 각각에 대응하는 후보 LBA들을 후보 LBA 리스트에 저장할 수 있다. 예를 들면, '번호'가 '100'으로 정해진 경우, 리스트 생성부(104)는 후보 LBA 리스트에 '100'번까지 후보 LBA를 기록할 수 있다. 이 경우, 도 2에 도시된 'n'은 '100'이다. 또 다른 예를 들면, 사용자 요청에 의하여 수행될 복수의 리드 커맨드들 각각에 대응하는 후보 LBA들의 개수가 '150개'인 경우, 리스트 생성부(104)는 '100개'의 후보 LBA들에 대하여 후보 LBA 리스트를 생성할 수 있으며, 나머지 '50개'의 후보 LBA에 대하서는 별도로 후보 LBA 리스트를 생성하지 아니할 수 있다.
추후에, 메모리 시스템(110)이 사용자 요청에 대응하는 커맨드를 호스트(102)로부터 제공받을 수 있는 상태로 전환된 경우, 호스트(102)는 포캐스트 커맨드(forecast command)를 메모리 시스템(110) 제공할 수 있다. 포캐스트 커맨드는 후보 LBA 리스트(200)가 후보 LBA 리스트에 기록된 마지막 번호정보를 포함할 수 있다.
메모리 시스템(110)은 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장할 수 있다. 다시 말해, 메모리 시스템(110)은 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치(솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC))들 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.
메모리 시스템(110)은 메모리 장치(150), 및 컨트롤러(130)를 포함한다.
여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD, PC 카드(PCMCIA: Personal Computer Memory Card International Association), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등으로 구성할 수 있다. 또한, 다른 일 예로, 메모리 시스템(110)은, 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나(컴퓨터, 스마트폰, 휴대용 게임기) 등을 구성할 수 있다.
한편, 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공할 수 있다.
각각의 메모리 블록들(152)은 복수의 페이지들(pages)을 포함할 수 있다. 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다. 그리고, 메모리 장치(150)는 복수의 메모리 블록들(152)이 각각 포함된 복수의 플래인들(plane)을 포함하며, 특히 복수의 플래인들이 각각 포함된 복수의 메모리 다이(memory die)들을 포함할 수 있다. 아울러, 메모리 장치(150)는 비휘발성 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3차원(dimension) 입체 스택(stack) 구조가 될 수 있다.
그리고, 컨트롤러(130)는 호스트(102)의 요청에 응답하여 메모리 장치(150)를 제어할 수 있다. 예컨대, 컨트롤러(130)는 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장할 수 있다. 데이터를 리드 혹은 라이트하기 위하여, 컨트롤러(130)는 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어한다.
구체적으로, 컨트롤러(130)는 호스트 인터페이스(Host I/F) (132), 프로세서(Processor)(134), 메모리 인터페이스(Memory I/F) (142) 및 메모리(Memory)(144)를 포함할 수 있다.
호스트 인터페이스(132)는 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다. 여기서, 호스트 인터페이스(132)는 호스트(102)와 데이터를 주고 받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
구체적으로, 호스트 인터페이스 (132)는 호스트(102)로부터 제공된 커맨드를 큐잉할 수 있는 커맨드큐(136), 커맨드큐(138)를 관리할 수 있는 큐관리부(138) 및 호스트(102)로부터 제공된 데이터가 입-출력될 수 있는 데이터 I/O(140)를 포함할 수 있다.
커맨드큐(136)는 복수의 슬롯들을 포함할 수 있다. 그리고, 커맨드큐(136)는 복수의 슬롯들 각각에 호스트(102)로부터 제공된 커맨드를 큐잉할 수 있다. 이하에서는 도 3을 참조하여, 커맨드큐(136)의 구조가 설명된다.
도 3은 본 발명의 실시 예에 따른 커맨드큐(136)의 구조를 나타낸다.
커맨드큐(136)는 복수의 슬롯들을 포함하고 있으며, 각각의 복수의 슬롯들에 대응하는 번호 및 복수의 슬롯들 각각에 큐잉된 커맨드를 포함할 수 있다. 예를 들어, 제 1 슬롯에 큐잉된 커맨드는 'Read'커맨드이다. 그리고, 제 2 슬롯에 큐잉된 커맨드는 'Write'커맨드이다. 커맨드큐(136)는 FIFO(First-In, First-Out)구조를 가질 수 있다. 만약, 커맨드큐(136)가 FIFO구조를 가지고 있다면, 제 1 슬롯에 큐잉된 'Read'커맨드가 처리된 후에, 제 2 슬롯에 큐잉된 'Write'커맨드가 처리될 수 있다. 다만, 이는 하나의 실시 예일뿐이며, 이에 제한되는 것은 아니다.
다만, 커맨드큐(136)는 제한적인 슬롯 개수(이하, 큐-댑스)를 갖고 있다. 따라서, 커맨드큐(136)는 호스트(102)로부터 제공받은 복수의 커맨드들을 큐-댑스까지만 큐잉할 수 있다. 예를 들어, 큐-댑스가 '32'인 경우('m'이 '32'인 경우), 커맨드큐(136)는 호스트(102)로부터 제공된 '32개'의 커맨드만을 복수의 슬롯들 각각에 큐잉할 수 있다. 만약, '32개'의 슬롯에 커맨드가 모두 큐잉된 상태라면, 호스트(102)는 더 이상 메모리 시스템(110)에 커맨드를 제공할 수 없다. '32개'의 슬롯들 중 적어도 하나 이상의 커맨드가 처리되어 빈 슬롯이 발생된 경우, 비로소 호스트(102)는 메모리 시스템(110)에 커맨드를 제공할 수 있으며, 제공된 커맨드는 커맨드큐(136) 내 빈 슬롯에 큐잉될 수 있다. 나아가, 호스트(102)는 커맨드큐(136)에 빈 슬롯이 없는 경우, 후보 LBA 리스트(200)를 생성할 수 있다.
다시 도 1로 돌아와, 큐관리부(138)는 커맨드큐(136)를 관리할 수 있다. 구체적으로, 큐관리부(138)는 커맨드큐(136)에 빈 슬롯의 유무를 확인할 수 있다. 만약, 커맨드큐(136)에 빈 슬롯이 없다면, 큐관리부(138)는 호스트(102)에게 빈 슬롯이 없다는 정보(이하, 빈 슬롯 정보)를 제공할 수 있다. 호스트(102)는 빈 슬롯 정보에 기초하여 커맨드를 메모리 시스템(110)으로 제공할지 판단할 수 있다. 또한, 큐관리부(138)는 커맨드큐(136)에 큐잉된 커맨드의 처리 순서를 정할 수 있다. 만약, 커맨드큐(136)가 FIFO구조를 갖고 있지 않다면, 큐관리부(138)에 의하여 정해진 처리순서에 따라 커맨드큐(136)에 큐잉된 커맨드가 처리될 수 있다. 큐관리부(138)는 정해진 처리 순서에 기초하여 커맨드를 프로세서(134)에 알릴 수 있다.
데이터 I/O(140)는 프로세서(134)의 제어에 의하여 커맨드에 대응하는 데이터를 호스트(102)로부터 제공받아 저장할 수 있다. 나아가, 데이터 I/O(14)는 커맨드큐(136)와 마찬가지로 FIFO구조를 가질 수 있다.
예를 들면, 호스트(102)가 리드 커맨드를 메모리 시스템(110)으로 제공한 경우, 데이터 I/O(140)는 리드 커맨드에 대응하는 LBA 정보 같은 데이터를 호스트(102)로부터 제공받을 수 있다. 그리고, 데이터 I/O(140)는 프로세서(134)의 제어에 의하여 데이터를 저장할 수 있다.
또 다른 예를 들면, 호스트(102)가 라이트 커맨드를 메모리 시스템(110)으로 제공한 경우, 데이터 I/O(140)는 라이트 커맨드에 대상이 되는 라이트 데이터를 호스트(102)로부터 제공받을 수 있다. 그리고, 데이터 I/O(140)는 프로세서(134)의 제어에 의하여 데이터를 저장할 수 있다.
또 다른 예를 들면, 호스트(102)가 포캐스트 커맨드를 호스트(102)로부터 제공한 경우, 데이터 I/O(140)는 후보 LBA 리스트(200)를 제공받을 수 있다. 그리고, 데이터 I/O(140)는 프로세서(134)의 제어에 의하여 데이터를 저장할 수 있다.
데이터 I/O(140)는 호스트(102)로부터 제공받은 데이터를 프로세서(134)의 제어에 의하여 메모리(144)로 제공할 수 있다.
나아가, 호스트(102)가 메모리 시스템(110)으로 리드 커맨드를 제공한 경우, 데이터 I/O(140)는 프로세서(134)의 제어에 의하여 메모리 장치(150)로부터 메모리(144)에 로드된 유저 데이터를 호스트(102)로 출력할 수 있다.
또한, 메모리 인터페이스(142)는 컨트롤러(130)가 호스트(102)의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행할 수 있다.
아울러, 메모리(144)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장할 수 있다.
여기서, 메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 메모리(144)는 컨트롤러(130)의 내부에 존재하거나, 혹은 컨트롤러(130)의 외부에 존재할 수 있다. 이때, 메모리(144)는 메모리 인터페이스를 통해 컨트롤러(130)로부터 데이터가 입출력되는 외부 휘발성 메모리로 구현될 수도 있다.
또한, 메모리(144)는, 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 데이터, 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장할 수 있다. 예를 들면, 호스트(102)가 메모리 시스템(110)에게 리드 커맨드를 제공한 경우, 메모리(144)는 호스트(102)에 제공할 리드 데이터를 메모리 장치(150)로 로드하여, 임시로 저장할 수 있다. 또 다른 예를 들면, 호스트(102)가 메모리 시스템(110)에게 포캐스트 커맨드를 제공한 경우, 메모리(144)는 호스트(102)로부터 제공된 후보 LBA 리스트(200)를 저장할 수 있다. 메모리(144)는 데이터 저장을 위해, 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함할 수 있다.
그리고, 프로세서(134)는 메모리 시스템(110)의 전체적인 동작을 제어하며, 호스트(102)의 라이트 커맨드, 리드 커맨드 및 포캐스트 커맨드에 응답하여, 커맨드 각각에 대응하는 동작을 메모리 장치(150)에 대하여 수행할 수 있다. 도 4를 통하여 프로세서(134)의 동작이 더 자세히 설명된다.
프로세서(134)는 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동할 수 있다. 또한, 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
컨트롤러(130)는 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 호스트(102)로부터 요청된 동작을 메모리 장치(150)에서 수행, 다시 말해 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작을, 메모리 장치(150)와 수행한다. 또한 메모리 장치(150)에 대한 백그라운드(background) 동작을 수행할 수도 있다. 여기서, 메모리 장치(150)에 대한 백그라운드 동작은, 가비지 컬렉션(GC: Garbage Collection) 동작, 웨어 레벨링(WL: Wear Leveling) 동작, 맵 플러시(map flush) 동작, 배드 블록 관리(bad block management) 동작 등을 포함한다.
도면에 도시되진 아니하였으나, 컨트롤러(130)는 에러 정정 코드(ECC: Error Correction Code) 유닛, 파워 관리 유닛(PMU: Power Management Unit)을 더 포함할 수 있다.
ECC 유닛은 메모리 장치(150)에서 처리되는 데이터의 에러 비트를 정정하며, ECC 인코더와 ECC 디코더를 포함할 수 있다.
ECC 인코더(ECC encoder)는 메모리 장치(150)에 프로그램될 데이터를 에러 정정 인코딩(error correction encoding)하여, 패리티(parity) 비트가 부가된 데이터를 생성하며, 패리티 비트가 부가된 데이터는 메모리 장치(150)에 저장될 수 있다. 그리고, ECC 디코더(ECC decoder)는 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다.
ECC 유닛(138)은 LDPC(low density parity check) 코드(code), BCH(Bose, Chaudhri, Hocquenghem) 코드, 터보 코드(turbo code), 리드-솔로몬 코드(Reed-Solomon code), 컨벌루션 코드(convolution code), RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있다. 다만, 이에 한정되는 것은 아니다. 또한, ECC 유닛(138)는 오류 정정을 위한 회로, 모듈, 시스템, 또는 장치를 모두 포함할 수 있다.
그리고, PMU는 컨트롤러(130)의 파워, 즉 컨트롤러(130)에 포함된 구성 요소들의 파워를 제공 및 관리할 수 있다.
그러면 이하에서는, 도 4를 참조하여, 본 발명의 메모리 시스템(110)에서 커맨드 동작들의 수행이 구체적으로 설명된다.
도 4는 본 발명의 실시 예에 따른 메모리 시스템(110)의 동작을 설명하기 위한 개념도이다. 도 4에서는, 비록 메모리(144)와 메모리 장치(150)만 도시되어 있으나, 프로세서(134)의 제어에 의하여 데이터가 메모리(144)에서 메모리 장치(150)로 혹은 메모리 장치(150)에서 메모리(144)로 이동될 수 있다.
본 발명의 일 실시 예에 따르면, 호스트(102)가 메모리 시스템(110)으로 리드 커맨드를 제공한 경우, 프로세서(134)는 리드 동작을 수행할 수 있다. 구체적으로, 프로세서(134)는 리드 커맨드에 함께 호스트(102)로부터 제공된 LBA에 대응하는 맵 세그먼트를 메모리(144)에서 검색할 수 있다. 만약, 상기 맵 세그먼트가 메모리(144)에서 검색되지 않는다면, 프로세서(134)는 메모리 장치(150)로부터 상기 맵 세그먼트를 로드할 수 있다. 그리고, 프로세서(134)는 로드된 상기 맵 세그먼트에 기초하여 리드 커맨드에 대응하는 데이터를 메모리 장치(150)로부터 로드하여 메모리(144)에 저장하고, 호스트 인터페이스(132)를 통하여 출력할 수 있다.
컨트롤러(130)는, 호스트(102)로부터 수신된 복수의 커맨드들에 해당하는 커맨드 동작들을 수행할 수 있다. 예를 들면, 호스트(102)가 라이트 커맨드를 메모리 시스템(110)에 제공한 경우, 컨트롤러(130)는 프로그램 동작들을 수행할 수 있다. 이때, 컨트롤러(130)는 라이트 커맨드들에 해당하는 유저 데이터를, 메모리 장치(150)의 메모리 블록들(452 내지 484)에 프로그램하여 저장하며, 또한 메모리 블록들(452 내지 484)로의 프로그램 동작에 상응하여, 유저 데이터에 대한 메타 데이터를 생성 및 업데이트한 후, 메모리 장치(150)의 메모리 블록들(452 내지 484)에 저장할 수 있다.
여기서, 컨트롤러(130)는, 유저 데이터가 메모리 장치(150)의 복수의 블록들 각각(452 내지 484)에 포함된 페이지들에 저장됨을 지시하는 정보, 예컨대 제1맵 데이터와 제2맵 데이터를 생성 및 업데이트, 다시 말해 제1맵 데이터의 논리적 세그먼트들, 즉 L2P 세그먼트들과, 제2맵 데이터의 물리적 세그먼트들, 즉 P2L 세그먼트들을, 생성 및 업데이트한 후, 메모리 장치(150)의 메모리 블록들(452 내지 484)에 포함된 페이지들에 저장할 수 있다.
예컨대, 컨트롤러(130)는, 호스트(102)로부터 제공된 라이트 커맨드들에 해당하는 유저 데이터를, 컨트롤러(130)의 메모리(144)에 포함된 데이터 버퍼(410)에 저장할 수 있다. 나아가, 컨트롤러(130)는 유저 데이터의 데이터 세그먼트들(412)을 데이터 버퍼(410)에 저장한 후, 데이터 버퍼(410)에 저장된 데이터 세그먼트들(412)을 메모리 장치(150)의 메모리 블록들(452 내지 484)에 포함된 페이지들에 저장할 수 있다. 그리고, 컨트롤러(130)는, 호스트(102)로부터 제공된 라이트 커맨드들에 해당하는 유저 데이터의 데이터 세그먼트들(412)이 메모리 장치(150)의 메모리 블록들(452 내지 484)에 포함된 페이지들에 프로그램되어 저장됨에 따라, 제1맵 데이터와 제2맵 데이터를 생성 및 업데이트하여, 컨트롤러(130)의 메모리(144)에 포함된 맵 버퍼(420)에 저장할 수 있다. 즉, 컨트롤러(130)는 유저 데이터에 대한 제1맵 데이터의 L2P 세그먼트들(422)과 제2맵 데이터의 P2L 세그먼트들(424)을 맵 버퍼(420)에 저장할 수 있다. 여기서, 컨트롤러(130)의 메모리(144)에서 맵 버퍼(420)에는, 전술한 바와 같이, 제1맵 데이터의 L2P 세그먼트들(422)과 제2맵 데이터의 P2L 세그먼트들(424)이 저장되거나, 제1맵 데이터의 L2P 세그먼트들(422)에 대한 맵 리스트와, 제2맵 데이터의 P2L 세그먼트들(424)에 대한 맵 리스트가 저장될 수 있다. 아울러, 컨트롤러(130)는, 맵 버퍼(420)에 저장된 제1맵 데이터의 L2P 세그먼트들(422)과 제2맵 데이터의 P2L 세그먼트들(424)을, 메모리 장치(150)의 메모리 블록들(452 내지 484)에 포함된 페이지들에 저장한다.
또 다른 예를 들면, 컨트롤러(130)는 호스트(102)로부터 제공된 리드 커맨드에 해당하는 리드 동작들을 수행할 수 있다. 이때, 컨트롤러(130)는 리드 커맨드들에 해당하는 유저 데이터의 맵 세그먼트들, 예컨대 제1맵 데이터의 L2P 세그먼트들(422)과 제2맵 데이터의 P2L 세그먼트들(424)에 기초하여 메모리 장치(150)의 메모리 블록들(452 내지 484)에 저장된 유저 데이터를 리드할 수 있다. 다만, 호스트(102)로부터 리드 커맨드와 함께 제공된 LBA에 대응하는 맵 세그먼트가 맵 버퍼(420)에 존재하지 않는 경우, 컨트롤러(130)는 상기 맵 세그먼트를 맵 버퍼(420)에 로딩하여 확인한 후, 메모리 장치(150)의 메모리 블록들(452 내지 484)에서 해당하는 메모리 블록들의 페이지에 저장된 유저 데이터를 리드할 수 있다. 나아가, 컨트롤러(130)는 리드된 유저 데이터의 데이터 세그먼트들(412)을 데이터 버퍼(410)에 저장한 후, 호스트(102)로 출력할 수 있다.
또 다른 예를 들면, 호스트(102)가 포캐스트 커맨드를 메모리 시스템(110)에 제공한 경우, 컨트롤러(130)는 포캐스트 커맨드에 해당하는 동작들을 수행할 수 있다. 이때, 컨트롤러(130)는 메모리(144)에 저장된 후보 LBA 리스트(200)를 확인하고, 후보 LBA 리스트(200)에 기록된 후보 LBA에 대응하는 맵 세그먼트를 메모리 장치(150)로부터 로드하여 맵 버퍼(420)에 저장할 수 있다. 다만, 후보 LBA에 대응하는 맵 세그먼트가 맵 버퍼(420)에 이미 존재하는 경우, 컨트롤러(130)는 맵 버퍼(420)에 이미 존재하는 맵 세그먼트를 활용할 수 있다. 포캐스트 커맨드에 대응하는 동작(이하, 포캐스트 동작)에 의하여 추후에 제공될 리드 커맨드에 대응하는 맵 세그먼트를 미리 맵 버퍼(420)에 로드함으로써, 컨트롤러(130)는 리드 동작을 신속하게 수행할 수 있다.
이하에서는, 도 5A 내지 도 8B를 통하여, 본 발명의 실시 예에 따른 데이터 처리 시스템(100)의 동작이 설명된다. 구체적으로, 포캐스트 커맨드를 처리하기 위한 데이터 처리 시스템(100)의 동작이 설명된다. 설명의 편의를 위하여, 후보 LBA 리스트(200)의 'n'값은 '100', 커맨드큐(136)의 'm'값은 '32'로 가정한다. 또한, 사용자의 요청에 의한 데이터의 크기는 후보 LBA 리스트를 생성할 만큼 충분히 크다고 가정한다. 그리고, 커맨드큐(136) 및 데이터 I/O(140)는 FIFO구조를 갖는다고 가정한다. 다만, 이는 일 실시 예일뿐이며, 이에 제한되는 것은 아니다. 나아가, 각각의 도면에서는 설명의 필요한 구성요소만이 도시된다.
먼저, 도 5A는 본 발명의 실시 예에 따른 호스트(102) 및 컨트롤러(130)의 동작을 나타낸 개념도 이다. 특히, 도 5A는 본 발명의 실시 예에 따른 후보 LBA 리스트(200)가 생성되는 동작을 나타낸 개념도이다.
먼저, 호스트(102)는 사용자의 요청에 의하여 생성된 복수의 커맨드들 각각을 메모리 시스템(110)으로 제공할 수 있다. 호스트(102)로부터 제공된 복수의 커맨드들 각각은 호스트 인터페이스(132) 내 커맨드큐(136)에 큐잉될 수 있다.
'32개'의 커맨드들이 커맨드큐(136) 내 복수의 슬롯들 각각에 큐잉될 수 있다. 그리고, '32개'의 슬롯들 각각에 복수의 커맨드들이 모두 큐잉된 때, 큐관리부(138)는 커맨드큐(136)에 빈 슬롯이 없는 것을 확인할 수 있다. 그리고, 큐관리부(138)는 빈 슬롯이 없다는 것을 호스트(102)에 알리기 위하여 빈 슬롯 정보를 호스트(102)로 제공할 수 있다.
빈 슬롯 정보를 제공받은 호스트(102)는 커맨드큐(136)에 빈 슬롯이 발생될 때까지 메모리 시스템(110)에 커맨드를 제공할 수 없다. 이때, 호스트(102)에 포함된 리스트 생성부(104)는 사용자 요청에 의하여 추후에 생성될 복수의 리드 커맨드들 각각에 대응하는 후보 LBA들이 기록된 후보 LBA 리스트(200)를 생성할 수 있다. 그리고, 리스트 생성부(104)는 후보 LBA 리스트를 저장할 수 있다.
도 5B는 본 발명의 실시 예에 따른 후보 LBA 리스트(200)가 생성되는 과정을 나타낸 흐름도이다.
단계 S501에서, 호스트(102)는 사용자의 요청에 의하여 리드 커맨드 혹은 라이트 커맨드를 생성할 수 있다.
그리고, 단계 S503에서, 호스트(102)는 큐관리부(138)가 제공해준 빈 슬롯 정보에 기초하여 커맨드큐(136)에 빈 슬롯이 존재하는지 판단할 수 있다.
만약, 빈 슬롯이 존재한다면(단계 S503에서, 'Yes'), 단계 S505에서, 호스트(102)는 생성된 리드 커맨드 혹은 라이트 커맨드를 메모리 시스템(110)에 제공할 수 있다. 제공된 커맨드는 커맨드큐(136) 내 빈 슬롯에 큐잉될 수 있다.
반면에, 빈 슬롯이 존재하지 않는다면(단계 S503에서, 'No'), 단계 S507에서, 리스트 생성부(104)는 후보 LBA 리스트(200)를 생성하기 위하여 'i'값을 초기화 할 수 있다. 'i'값은 후보 LBA 리스트(200)의 번호를 의미한다.
단계 S509에서, 리스트 생성부(104)는 추후 생성될 리드 커맨드에 대응하는 제 i 후보 LBA를 후보 LBA 리스트(200) 내 제 i 번에 기록할 수 있다.
그리고, 단계 S511에서, 리스트 생성부(104)는 'i'값이 '100'보다 크거나 같은지 판단할 수 있다. 다만, 앞서 'n'을 '100'으로 가정하였기 때문에, 'i'값을 '100'과 비교하는 것이다.
만약, 'i'값이 '100'보다 작다면(단계 S511에서, 'No'), 리스트 생성부(104)는 'i'값을 '1'증가시켜 단계 S509 및 단계 S511를 통하여 후보 LBA 리스트(200)에 후보 LBA를 계속 기록할 수 있다.
반면에, 'i'값이 '100'보다 크거나 같다면(단계 S511에서, 'Yes'), 리스트 생성부(104)는 후보 LBA 리스트(200)의 생성을 완료할 수 있다. 그 결과, 도 5A를 도시된 바와 같이, 리스트 생성부(104)는 '1번'부터 '100'번까지 후보 LBA가 기록된 후보 LBA 리스트(200)를 생성할 수 있다.
비록 도 5B에 도시되진 아니하였으나, 만약, 사용자 요청에 대응하는 100개보다 많은 후보 LBA가 존재한다면, 리스트 생성부(104)는 이미 생성된 후보 LBA 리스트(200)와는 다른 또 하나의 후보 LBA 리스트를 생성할 수 있다. 예를 들면, 사용자 요청에 대응하는 150개의 후보 LBA가 존재한다면, 리스트 생성부(104)는 1번 내지 100번 후보 LBA를 포함하는 제 1 후보 LBA 리스트를 생성할 수 있으며, 101번 내지 150번 후보 LBA를 포함하는 제 2 후보 LBA 리스트를 생성할 수 있다.
도 6A는 본 발명의 실시 예에 따른 호스트(102) 및 컨트롤러(130)의 동작을 나타낸 개념도이다. 특히, 도 6A는 본 발명의 실시 예에 따른 포캐스트 커맨드 및 후보 LBA 리스트(200)를 컨트롤러(130)에 제공하는 호스트(102)의 동작 및 포캐스트 커맨드 및 후보 LBA 리스트(200)를 처리하는 컨트롤러(130)의 동작을 나타낸 개념도이다.
커맨드큐(136)에 내 복수의 슬롯들 중 빈 슬롯이 발생되면, 큐관리부(138)는 호스트(102)에 빈 슬롯이 발생된 것을 알리기 위하여 빈 슬롯 정보를 제공할 수 있다. 그러면, 호스트(102)는 빈 슬롯 정보에 기초하여 포캐스트 커맨드 및 후보 LBA 리스트(200)를 메모리 시스템(110)에 제공할 수 있다. 포캐스트 커맨드는 후보 LBA 리스트(200)가 후보 LBA 리스트(200)에 기록된 '번호'에 대한 정보를 포함할 수 있다.
먼저, 커맨드큐(136)는 호스트(102)로부터 제공된 포캐스트 커맨드를 빈 슬롯에 큐잉할 수 있다. 앞서 커맨드큐(136)가 FIFO구조를 갖는다고 가정하였기 때문에, 포캐스트 커맨드는 우선 제 32 슬롯에 큐잉될 수 있다.
그리고, 데이터 I/O(140)는 포캐스트 커맨드와 함께 후보 LBA 리스트(200)를 호스트(102)로부터 제공받을 수 있다. 데이터 I/O(140)는 프로세서(134)의 제어에 의하여 후보 LBA 리스트(200)를 저장할 수 있다. 나아가, 제공된 후보 LBA 리스트(200)는 프로세서(134)의 제어에 의하여 메모리(144)에 저장될 수 있다.
포캐스트 커맨드보다 먼저 큐잉된 복수의 커맨드들에 대한 처리가 완료된 후에, 비로소 포캐스트 커맨드에 대한 처리가 시작될 수 있다. 만약, 포캐스트 커맨드보다 먼저 큐잉된 복수의 커맨드들에 대한 처리가 모두 완료되면, 포캐스트 커맨드는 제 1 슬롯에 큐잉될 수 있다. 이때, 큐관리부(138)는 제 1 슬롯에 큐잉된 포캐스트 커맨드에 대한 처리 시작을 위하여 프로세서(134)에 요청할 수 있다. 그리고 나서, 프로세서(134)는 포캐스트 커맨드에 포함된 후보 LBA 리스트(200)에 기록된 마지막'번호'에 대한 정보에 기초하여 포캐스트 동작을 수행할 수 있다.
도 6B는 본 발명의 실시 예에 따른 포캐스트 커맨드 및 후보 LBA 리스트(200)가 메모리 시스템(110)에 제공되는 과정을 나타낸 흐름도이다.
먼저, 단계 S601에서, 호스트(102)는 후보 LBA 리스트(200)를 생성할 수 있으며, 생성된 후보 LBA 리스트(200)를 메모리 시스템(110)으로 제공되기 전까지 저장할 수 있다.
그리고, 단계 S603에서, 호스트(102)는 후보 LBA 리스트(200) 내 번호를 사전 설정된 임계 값과 비교할 수 있다. 즉, 도 6A를 참조하면, 호스트(102)는 후보 LBA 리스트(200) 내 후보 LBA가 100개 기록되었는지 확인할 수 있다.
만약, 후보 LBA 리스트(200) 내 기록된 후보 LBA 개수가 사전 설정된 임계 값보다 작다면(단계 S603에서, 'No'), 단계 S601로 돌아가, 호스트(102)는 계속하여 후보 LBA 리스트(200)를 생성할 수 있다.
반면에, 후보 LBA 리스트(200) 내 기록된 후보 LBA 개수가 사전 설정된 임계 값보다 같거나 크다면(단계 S603에서, 'Yes'), 단계 S605에서, 호스트(102)는 큐관리부(138)로부터 제공된 빈 슬롯 정보에 기초하여 커맨드큐(136)에 빈 슬롯이 존재하는지 판단할 수 있다.
만약, 빈 슬롯이 존재하지 않는다면(단계 S605에서, 'No'), 호스트(102)는 커맨드큐(146)에 빈 슬롯이 생성될 때까지 대기할 수 있다.
반면에, 빈 슬롯이 존재한다면(단계 S605에서, 'Yes'), 단계 S607에서, 호스트(102)는 포캐스트 커맨드와 후보 LBA 리스트(200)를 메모리 시스템(110)으로 제공할 수 있다.
그리고, 단계 S609에서, 커맨드큐(138)는 포캐스트 커맨드를 빈 슬롯에 큐잉할 수 있다.
또한, 단계 S611에서, 데이터 I/O(140)는 후보 LBA 리스트(200)를 제공받을 수 있다. 데이터 I/O(140)는 프로세서(134)의 제어에 의하여 후보 LBA 리스트(200)을 저장할 수 있다.
비록 단계 S609과 단계 S611가 분리되어 설명되었으나, 실제로 병렬적으로 각 단계에 해당하는 동작이 수행될 수 있다.
나아가, 단계 S613에서, 후보 LBA 리스트(200)는 프로세서(134)의 제어에 의하여 메모리(144)에 저장될 수 있다.
도 6C는 본 발명의 실시 예에 따라 포캐스트 커맨드의 처리 시점을 나타내는 흐름도이다.
단계 S611에서, FIFO 구조를 가진 커맨드큐(136)의 특성에 따라, 제 1 슬롯에 큐잉된 커맨드가 우선하여 처리될 수 있다. 이때, 큐관리부(138)는 도 6B에 도시된 단계 S609에 따라 큐잉된 포캐스트 커맨드의 처리를 시작할 것인지 판단할 수 있다.
만약, 포캐스트 커맨드가 처리 대상이 아니라면(단계 S621에서, 'No'), 단계 S623에서, 큐관리부(138)는 커맨드큐(136)에 큐잉된 포캐스트 커맨드보다 우선순위를 갖는 커맨드를 처리할 수 있다. 구체적으로, 큐관리부(138)는 제 1 슬롯에 큐잉된 커맨드를 처리하도록 프로세서(134)에 요청할 수 있다. 제 1 슬롯에 큐잉된 커맨드에 대한 처리가 완료되면, 제 2 슬롯에 큐잉된 커맨드가 제 1 슬롯으로 큐잉되고, 큐관리부(138)는 다시 제 1 슬롯에 큐잉된 커맨드를 처리하도록 프로세서(134)에 요청할 수 있다. 그리고 나서, 다시 단계 S621로 돌아가 큐관리부(138)는 포캐스트 커맨드의 처리 시작할 것인지 판단할 수 있다.
반면에, 포캐스트 커맨드가 처리 대상이라면(단계 S621에서, 'Yes'), 큐관리부(138)는 포캐스트 커맨드를 처리할 수 있다. 구체적으로, 큐관리부(138)는 포캐스트 커맨드를 처리하도록 프로세서(134)에 요청할 수 있다. 그러면, 프로세서(134)는 포캐스트 커맨드에 포함된 후보 LBA 리스트(200)에 기록된 마지막'번호'에 대한 정보에 기초하여 포캐스트 동작을 수행할 수 있다.
도 7A는 본 발명의 실시 예에 따른 포캐스트 커맨드의 처리 동작을 나타낸 개념도이다.
먼저, 프로세서(134)는 큐관리부(138)로부터 포캐스트 커맨드에 대한 처리 요청을 받을 수 있다. 그리고, 프로세서(134)는 메모리(144)에 저장된 후보 LBA 리스트(200)를 확인할 수 있다. 프로세서(134)는 후보 LBA 리스트(200)에 기초하여 후보 LBA에 대응하는 맵 세그먼트를 메모리 장치(150)에서 맵 버퍼(420)로 로드할 수 있다. 다만, 프로세서(134)는 후보 LBA에 대응하는 맵 세그먼트가 맵 버퍼(420)에 이미 존재하는 경우, 다음 후보 LBA에 대응하는 맵 세그먼트를 검색할 수 있다. 예를 들면, 프로세서(134)는 후보 LBA 리스트(200)에 기록된 제 1 후보 LBA인 제 1 LBA(LBA1)에 대응하는 맵 세그먼트를 먼저, 메모리(144) 내 맵 버퍼(420)에서 검색할 수 있다. 만약, 맵 버퍼(420)에서 제 1 LBA(LBA1)에 대응하는 맵 세그먼트가 존재하지 않는다면, 프로세서(134)는 메모리 장치(150)에서 읽어와서 맵 버퍼(420)에 저장할 수 있다. 반면에, 맵 버퍼(420)에서 제 1 LBA(LBA1)에 대응하는 맵 세그먼트가 존재한다면, 프로세서(134)는 바로 제 2 후보 LBA에 대응하는 맵 세그먼트를 검색할 수 있다.
제 1 후보 LBA에 대응하는 맵 세그먼트 로드가 완료되면, 프로세서(134)는 제 2 후보 LBA인 제 43 LBA(LBA43)에 대응하는 맵 세그먼트를 먼저, 메모리(144) 내 맵 버퍼(420)에서 검색할 수 있다. 만약, 맵 버퍼(420)에서 제 43 LBA(LBA43)에 대응하는 맵 세그먼트가 존재하지 않는다면, 메모리 장치(150)에서 읽어와서 맵 버퍼(420)에 저장할 수 있다. 반면에, 맵 버퍼(420)에서 제 43 LBA(LBA43)에 대응하는 맵 세그먼트가 존재한다면, 프로세서(134)는 바로 제 3 후보 LBA에 대응하는 맵 세그먼트를 검색할 수 있다.
동일한 원리로 제 100 후보 LBA인 제 250 LBA(LBA250)에 대응하는 맵 세그먼트를 맵 버퍼(420)에 저장할 수 있다.
뿐만 아니라, 프로세서(134)는 포캐스트 커맨드에 포함된 후보 LBA 리스트(200)에 기록된 마지막'번호'에 대한 정보에 기초하여 포캐스트 동작의 종료시점을 확인할 수 있다. 예를 들어, 후보 LBA 리스트(200)에 기록된 마지막 번호는 '100'이므로, 프로세서(134)는 제 100 후보 LBA인 제 250 LBA(LBA250)에 대응하는 맵 세그먼트를 맵 버퍼(420)에 저장하여 포캐스트 동작을 완료할 수 있다.
포캐스트 동작을 완료한 후, 프로세서(134)는 큐관리부(138)에 완료사실을 통지할 수 있으며, 큐관리부(138)는 커맨드큐(136)에 큐잉된 포캐스트 커맨드를 삭제할 수 있다.
큐관리부(138)로부터 포캐스트 커맨드의 처리 요청을 제공받은 프로세서(134)는 메모리(144)에 저장된 후보 LBA 리스트(200)를 확인할 수 있다.
도 7b는 본 발명의 실시 예에 따른 포캐스트 커맨드의 처리 동작을 나타낸 흐름도이다.
단계 S701에서, 큐관리부(138)의 요청에 의하여 프로세서(134)는 포캐스트 커맨드에 대한 처리를 시작할 수 있다.
단계 S703에서, 프로세서(134)는 후보 LBA 리스트(200)에 기록된 후보 LBA에 대응하는 맵 세그먼트를 로드하기 위하여 초기값을 설정할 수 있다.
단계 S705에서, 프로세서(134)는 후보 LBA 리스트(200)에 기록된 제 i 후보 LBA를 확인할 수 있다.
단계 S707에서, 프로세서(134)는 먼저, 메모리(144) 내 맵 버퍼(420)에 제 i 후보 LBA에 대응하는 타겟 맵 세그먼트를 검색할 수 있다.
만약, 맵 버퍼(420)에서 제 i 후보 LBA에 대응하는 타겟 맵 세그먼트가 검색되지 않는다면(단계 S707에서, 'No'), 단계 S709에서, 메모리 장치(150)는 타겟 맵 세그먼트를 검출할 수 있으며, 컨트롤러(130)로 제공할 수 있다.
그리고, 단계 S711에서, 프로세서(134)는 메모리 장치(150)로부터 제공된 타겟 맵 세그먼트를 메모리(144) 내 맵 버퍼(420)에 저장할 수 있다.
그리고, 단계 S713에서, 프로세서(134)는 포캐스트 커맨드에 포함된 후보 LBA 리스트(200)에 기록된 마지막 번호에 대한 정보에 기초하여 현재의 'i'값이 마지막 번호인지 확인할 수 있다.
반면에, 맵 버퍼(420)에서 제 i 후보 LBA에 대응하는 타겟 맵 세그먼트가 검색된다면(단계 S707에서, 'No'), 단계 S709 및 단계 S711에 대응하는 동작이 수행되지 않고, 바로, 단계 S713에서, 프로세서(134)는 포캐스트 커맨드에 포함된 후보 LBA 리스트(200)에 기록된 마지막 번호에 대한 정보에 기초하여 현재의 'i'값이 마지막 번호인지 확인할 수 있다.
만약, 'i'가 마지막 번호가 아니라면(단계 S713에서, 'No'), 단계 S715에서, 프로세서(134)는 'i'값을 '1'증가시켜 단계 S705 내지 단계 S713 각각에 대응하는 동작을 수행하거나 메모리 장치(150)를 제어할 수 있다.
반면에, 'i'가 마지막 번호가 아니라면(단계 S713에서, 'No'), 포캐스트 커맨드에 대한 처리 동작이 완료될 수 있다. 비록 도면에 도시되진 아니하였으나, 포캐스트 동작을 완료한 후, 프로세서(134)는 큐관리부(138)에 완료사실을 통지할 수 있으며, 큐관리부(138)는 커맨드큐(136)에 큐잉된 포캐스트 커맨드를 삭제할 수 있다. 큐관리부(138)로부터 포캐스트 커맨드의 처리 요청을 제공받은 프로세서(134)는 메모리(144)에 저장된 후보 LBA 리스트(200)를 확인할 수 있다.
도 8A는 본 발명의 실시 예에 따른 리드 커맨드를 처리하는 과정을 나타낸 개념도이다. 특히, 도 8A는 후보 LBA 리스트(200)에 기록된 제 1 후보 LBA인 제 1 LBA(LBA1)에 대응하는 리드 커맨드에 대한 처리 과정이 설명된다.
호스트(102)는 제 1 LBA(LBA1)에 대한 정보를 포함하는 리드 커맨드를 설정하여 메모리 시스템(110)으로 제공할 수 있다.
그리고, 커맨드큐(136)는 호스트(102)로부터 제공된 리드 커맨드를 빈 슬롯에 큐잉할 수 있다. 설명의 편의상 제 1 슬롯에 리드 커맨드가 큐잉되었다고 가정한다. 그리고, 큐관리부(138)는 제 1 슬롯에 큐잉된 리드 커맨드를 처리를 프로세서(134)에게 요청할 수 있다. 그러면, 프로세서(134)는 리드 커맨드에 대응하는 리드 동작을 시작할 수 있다.
먼저, 프로세서(134)는 제 1 LBA(LBA1)에 대응하는 맵 세그먼트를 검색할 수 있다. 다만, 도 5A 내디 도 7B를 통하여 설명된 바와 같이, 제 1 LBA(LBA1)에 대응하는 맵 세그먼트는 맵 버퍼(420)에 저장되어 있다. 따라서, 프로세서(134)는 맵 버퍼(420)에 저장된 맵 세그먼트에 기초하여 리드 커맨드에 대응하는 유저 데이터를 메모리 장치(150)로부터 리드할 수 있다.
그리고, 프로세서(134)는 호스트(102)로부터 제공된 리드 커맨드에 포함된 제 1 LBA(LBA1)에 대응하는 유저 데이터를 메모리(144)에 저장할 수 있다.
나아가, 프로세서(134)는 유저 데이터를 데이터 I/O(140)에 제공할 수 있으며, 마지막으로, 데이터 I/O(140)는 프로세서(134)의 제어에 의하여 유저 데이터를 호스트(102)로 출력할 수 있다.
도 8B는 본 발명의 실시 예에 따른 리드 커맨드를 처리하는 과정을 나타낸 흐름도이다. 특히, 도 8B는 도 8A와 같이, 후보 LBA 리스트(200)에 기록된 제 1 후보 LBA인 제 1 LBA(LBA1)에 대응하는 리드 커맨드에 대한 처리 과정이 설명된다.
먼저, 단계 S801에서, 호스트(102)는 메모리 시스템(110)으로 리드 커맨드를 제공할 수 있다.
단계 S803에서, 커맨드큐(136)는 제공된 리드 커맨드를 빈 슬롯에 큐잉할 수 있다.
그리고, 단계 S805에서, 큐관리부(138)는 리드 커맨드가 처리 순서에 해당하는지 판단할 수 있다.
만약, 리드 커맨드가 처리순서에 해당하지 않는다면(단계 S805에서, 'No'), 큐관리부(138)는 리드 커맨드보다 우선순위를 갖는 커맨드를 처리할 수 있도록 프로세서(134)에 요청할 수 있다. 그리고 나서, 단계 S805에서, 다시 큐관리부(138)는 리드 커맨드가 처리 순서에 해당하는지 판단할 수 있다.
반면에, 리드 커맨드가 처리순서에 해당한다면(단계 S805에서, 'Yes'), 단계 S809에서, 큐관리부(138)는 프로세서(134)에 리드 커맨드의 처리를 요청할 수 있다.
그러면, 단계 S811에서, 프로세서(134)는 리드 커맨드에 대응하는 LBA가 포함된 맵 세그먼트를 맵 버퍼(420)에서 검색하고, 검색된 맵 세그먼트에 기초하여 메모리 장치(150)로부터 유저 데이터를 리드하여, 데이터 버퍼(410)에 저장할 수 있다. 나아가, 프로세서(134)의 제어에 의하여 데이터 버퍼(410)에 저장된 유저 데이터는 데이터 I/O(140)로 이동될 수 있다.
그리고, 단계 S813에서, 데이터 I/O(140)는 프로세서(134)의 제어에 의하여 유저 데이터를 호스트(102)로 출력할 수 있다.
앞서 설명된 바와 같이, 호스트(102)가 메모리 시스템(110)으로 커맨드를 제공할 수 없을 때, 추후에 리드할 데이터에 대한 후보 LBA를 리스트로 작성하여, 리스트만 메모리 시스템(110)에 제공함으로써, 메모리 시스템(110)은 리드 커맨드가 직접적으로 제공되지 않은 상태에서 미래에 제공될 것을 예측하여 맵 세그먼트를 메모리 장치(150)로부터 컨트롤러(130)로 로드할 수 있다. 그 결과, 맵 세그먼트를 검색하는 시간이 단축될 수 있으며, 맵 세그먼트를 검색하는 시간이 단축되는 만큼 사용자가 요청하는 데이터를 빠르게 출력할 수 있다.
그러면 이하에서는, 도 9 내지 도 11을 참조하여, 본 발명의 실시 예에 따라 도 1 내지 도 8B에서 설명한 데이터 처리 시스템(100) 및 전자 기기들에 대해서 보다 구체적으로 설명하기로 한다.
도 9은 본 발명의 실시 예에 따른 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다.
도 9을 참조하면, 데이터 처리 시스템(6200)은, 호스트(6210), 메모리 장치(6230) 및 메모리 컨트롤러(6220)를 포함한다. 여기서, 도 10에 도시된 데이터 처리 시스템(6200)은, 도 1에서 설명한 바와 같이, 메모리 카드(CF, SD, microSD, 등), USB 저장 장치 등과 같은 저장 매체가 될 수 있으며, 호스트(6210)는 도 1에서 설명된 호스트(102)와 대응될 수 있으며, 메모리 장치(6230)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있고, 메모리 컨트롤러(6220)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응될 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트 인터페이스(6224)를 통해 호스트(6210)와 데이터 등을 송수신하며, NVM 인터페이스(6225)를 통해 메모리 장치(6230)와 데이터 등을 송수신한다. 여기서, 호스트 인터페이스(6224)는, PATA 버스, SATA 버스, SCSI, USB, PCIe, 낸드 인터페이스 등을 통해 호스트(6210)와 연결될 수 있다. 또한, 메모리 컨트롤러(6220)는, 무선 통신 기능, 모바일 통신 규격으로 WiFi 또는 LTE(Long Term Evolution) 등이 구현되어, 외부 장치와 통신하도록 구성됨에 따라, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
도 10은 본 발명의 실시 예에 따른 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 10은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 개략적으로 도시한 도면이다.
도 10을 참조하면, SSD(6300)는, 호스트(6310), 복수의 비휘발성 메모리들을 포함하는 메모리 장치(6340) 및 컨트롤러(6320)를 포함한다. 여기서, 호스트(6310)은 도 1에서 설명된 호스트(102)와 대응될 수 있으며, 컨트롤러(6320)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응될 수 있고, 메모리 장치(6340)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6320)는, 복수의 채널들(CH1 내지 CHi)을 통해 메모리 장치(6340)와 연결된다. 그리고, 컨트롤러(6320)는 프로세서(6321), 버퍼 메모리(6325), ECC 회로(6322), 호스트 인터페이스(6324), 및 메모리 인터페이스, 예컨대 비휘발성 메모리 인터페이스(6326)를 포함한다. 설명의 편의를 위해 컨트롤러(6320) 내부에 존재하지만, 컨트롤러(6320) 외부에도 존재할 수 있다.
또한, 호스트 인터페이스(6324)는, 외부의 장치, 예컨대 호스트(6310)와 인터페이스 기능을 제공하며, 비휘발성 메모리 인터페이스(6326)는, 복수의 채널들을 통해 연결된 메모리 장치(6340)와 인터페이스 기능을 제공한다.
아울러, 도 1에서 설명한 메모리 시스템(110)이 적용된 SSD(6300)는, 복수개가 적용되어 데이터 처리 시스템, 예컨대 RAID(Redundant Array of Independent Disks) 시스템을 구현할 수 있으며, 이때 RAID 시스템에는, 복수의 SSD(6300)들과, 복수의 SSD(6300)들을 제어하는 RAID 컨트롤러가 포함될 수 있다.
도 11은 본 발명의 실시 예에 따른 데이터 처리 시스템의 또 다른 일 예를 개략적으로 도시한 도면이다.
도 11을 참조하면, 사용자 시스템(6900)은, 애플리케이션 프로세서(6930), 메모리 모듈(6920), 네트워크 모듈(6940), 스토리지 모듈(6950), 및 사용자 인터페이스(6910)를 포함한다.
여기서, 애플리케이션 프로세서(6930)는 시스템-온-칩(SoC: System-on-Chip)으로 제공될 수 있다.
그리고, 메모리 모듈(6920)은, 사용자 시스템(6900)의 메인 메모리, 동작 메모리, 버퍼 메모리, 또는 캐시 메모리로 동작할 수 있다. 예컨대, 애플리케이션 프로세서(6930) 및 메모리 모듈(6920)은, POP(Package on Package)를 기반으로 패키지화되어 실장될 수 있다.
또한, 네트워크 모듈(6940)은, 외부 장치들과 통신을 수행할 수 있다. 예를 들어, 네트워크 모듈(6940)은, 유선 통신을 지원할뿐만 아니라, CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, WI-DI 등과 같은 다양한 무선 통신을 지원함으로써, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신을 수행할 수 있으며, 그에 따라 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 유선/무선 전자 기기들에 적용될 수 있다. 여기서, 네트워크 모듈(6940)은, 애플리케이션 프로세서(6930)에 포함될 수 있다.
아울러, 스토리지 모듈(6950)은, 데이터를 저장, 예컨대 애플리케이션 프로세서(6930)로부터 수신한 데이터를 저장한 후, 스토리지 모듈(6950)에 저장된 데이터를 애플리케이션 프로세서(6930)로 전송할 수 있다. 여기서, 스토리지 모듈(6650)은, PRAM(Phasechange RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 비휘발성 반도체 메모리 소자 등으로 구현될 수 있으며, 또한 사용자 시스템(6900)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다. 즉, 스토리지 모듈(6950)은, 도 1에서 설명한 메모리 시스템(110)에 대응될 수 있으며, 아울러 도 10에서 설명한 SSD 로 구현될 수도 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (20)

  1. 후보 LBA 리스트를 생성하는 호스트;
    복수의 맵 세그먼트들 및 상기 복수의 맵 세그먼트들 각각에 대응하는 유저 데이터를 저장하는 메모리 장치; 및
    상기 후보 LBA 리스트를 상기 호스트로부터 제공받아, 상기 후보 LBA 리스트에 저장된 복수의 후보 LBA들 각각에 대응하는 타겟 맵 세그먼트를 상기 메모리 장치로부터 로드하는 컨트롤러
    를 포함하는 데이터 처리 시스템.
  2. 제 1 항에 있어서,
    상기 후보 LBA 리스트는
    상기 후보 LBA 리스트에 기록된 순서를 나타내는 번호, 후보 LBA의 시작LBA 및 상기 후보 LBA의 크기를 나타내는 길이를 포함하는
    데이터 처리 시스템.
  3. 제 1 항에 있어서,
    상기 호스트는
    상기 후보 LBA 리스트를 생성하는 리스트 생성부를 포함하고,
    상기 컨트롤러는
    상기 호스트로부터 제공된 커맨드를 큐잉하는 커맨드큐,
    상기 큐잉된 커맨드의 처리 순서를 결정하며, 상기 커맨드큐 내 빈 슬롯의 정보를 상기 호스트에게 제공하는 큐관리부
    상기 타겟 맵 세그먼트를 상기 메모리 장치로부터 로드하는 프로세서 및
    상기 로드된 타겟 맵 세그먼트를 저장하는 메모리
    를 포함하는 데이터 처리 시스템.
  4. 제 3 항에 있어서,
    상기 리스트 생성부는
    상기 커맨드큐 내 빈 슬롯이 없는 경우, 상기 후보 LBA 리스트를 생성하는
    데이터 처리 시스템.
  5. 제 3 항에 있어서,
    상기 프로세서는
    상기 메모리에 상기 타겟 맵 세그먼트가 저장되어 있지 않다면 상기 타겟 맵 세그먼트를 상기 메모리 장치로부터 로드하는
    데이터 처리 시스템.
  6. 제 4 항에 있어서,
    상기 호스트는
    상기 커맨트큐 내 빈 슬롯이 발생된 때, 포캐스트 커맨드 및 상기 후보 LBA 리스트를 상기 컨트롤러에 제공하고,
    상기 커맨드큐는 제공된 상기 포캐스트 커맨드를 상기 빈 슬롯에 큐잉하며,
    상기 큐관리부는 상기 포캐스트 커맨드의 처리 순서에 도달했 때, 상기 프로세서에 상기 포캐스트 커맨드의 처리를 요청하는
    데이터 처리 시스템.
  7. 제 6 항에 있어서,
    상기 메모리는
    상기 호스트로부터 제공된 상기 후보 LBA 리스트를 저장하는
    데이터 처리 시스템.
  8. 제 6 항에 있어서,
    상기 포캐스트 커맨드는
    상기 후보 LBA 리스트에 기록된 마지막 번호정보를 포함하는
    데이터 처리 시스템.
  9. 제 8 항에 있어서,
    상기 프로세서는
    사익 후보 LBA 리스트에 기록된 마지막 번호정보에 기초하여 상기 포캐스트 커맨드에 대한 처리 완료를 확인하여 상기 큐관리부에게 완료사실을 통지하고,
    상기 큐관리부는 상기 커맨드큐에 큐잉된 포캐스트 커맨드를 삭제하는
    데이터 처리 시스템.
  10. 제 9 항에 있어서,
    상기 호스트는
    상기 후보 LBA 리스트에 기록된 상기 복수의 후보 LBA 들 중 적어도 하나 이상의 타겟 후보 LBA 에 대응하는 타겟 리드 커맨드를 제공하고,
    상기 컨트롤러는
    상기 메모리에 저장된 상기 타겟 후보 LBA에 대응하는 맵 세그먼트에 기초하여 상기 메모리 장치로부터 타겟 유저 데이터를 리드하여, 상기 타겟 유저 데이터를 상기 호스트로 출력하는
    데이터 처리 시스템.
  11. 데이터 처리 시스템의 동작 방법에 있어서,
    커맨드큐에 포함된 복수의 슬롯들 중 빈 슬롯의 존재를 확인하는 단계;
    상기 빈 슬롯이 없는 경우, 후보 LBA 리스트를 생성하는 단계;
    호스트에서 컨트롤러로 포캐스트 커맨드 및 상기 후보 LBA 리스트를 제공하는 단계;
    상기 후보 LBA 리스트에 기초하여 맵 버퍼에서 복수의 후보 LBA 들 각각에 대응하는 타겟 맵 세그먼트를 검색하는 단계;
    상기 맵 버퍼에서 상기 타겟 맵 세그먼트가 검색되지 않은 경우, 메모리 장치로부터 상기 복수의 후보 LBA 들 각각에 대응하는 타겟 맵 세그먼트를 로드하는 단계; 및
    상기 맵 버퍼에 상기 로드된 타겟 맵 세그먼트를 저장하는 단계
    를 포함하는 데이터 처리 시스템의 동작방법.
  12. 제 11 항에 있어서,
    상기 후보 LBA 리스트는
    상기 후보 LBA 리스트에 기록된 순서를 나타내는 번호, 후보 LBA의 시작LBA 및 상기 후보 LBA의 크기를 나타내는 길이를 포함하는
    데이터 처리 시스템의 동작방법.
  13. 제 12 항에 있어서,
    상기 후보 LBA 리스트를 생성하는 단계는
    사전에 설정된 '번호'까지만 상기 후보 LBA를 상기 후보 LBA 리스트에 기록하는
    데이터 처리 시스템의 동작방법.
  14. 제 12 항에 있어서,
    상기 포캐스트 커맨드는
    상기 후보 LBA 리스트에 기록된 마지막 번호정보
    를 포함하는 데이터 처리 시스템의 동작방법.
  15. 제 12 항에 있어서,
    상기 타겟 맵 세그먼트를 검색하는 단계는
    상기 '번호'에 따라 순서대로 상기 후보LBA에 대응하는 상기 타겟 맵 세그먼트를 검색하고, 상기 타겟 맵 세그먼트가 상기 맵 버퍼에서 검색되면, 다음 번호를 가진 후보 LBA에 대응하는 상기 타겟 맵 세그먼트를 상기 맵 버퍼에서 검색하는
    를 포함할 수 있다.
  16. 제 11 항에 있어서,
    상기 커맨드큐의 빈 슬롯 유무를 나타내는 정보인 빈 슬롯 정보를 호스트로 제공하는 단계
    를 더 포함하며,
    상기 빈 슬롯의 존재를 확인하는 단계는
    상기 빈 슬롯 정보에 기초하여 상기 빈 슬롯의 존재를 확인하는
    데이터 처리 시스템의 동작방법.
  17. 제 11 항에 있어서,
    상기 포캐스트 커맨드를 상기 커맨드큐 내 상기 빈 슬롯에 큐잉하는 단계; 및
    상기 후보 LBA 리스트를 메모리에 저장하는 단계
    를 더 포함하는 데이터 처리 시스템의 동작방법.
  18. 제 17 항에 있어서,
    상기 커맨드큐 내 큐잉된 커맨드 중 상기 포캐스트 커맨드보다 우선순위를 갖는 커맨드가 존재하는 경우, 상기 우선순위를 갖는 커맨드를 먼저 처리하는 단계
    를 더 포함하는 데이터 처리 시스템의 동작방법.
  19. 제 14 항에 있어서,
    상기 후보 LBA 리스트에 기록된 마지막 번호정보에 기초하여 상기 포캐스트 커맨드에 대한 처리 완료를 확인하는 단계; 및
    상기 커맨드큐에 큐잉된 상기 포캐스트 커맨드를 삭제하는 단계
    를 더 포함하는 데이터 처리 시스템의 동작방법.
  20. 제 11 항에 있어서,
    상기 후보 LBA 리스트에 기록된 상기 복수의 후보 LBA 들 중 적어도 하나 이상의 타겟 후보 LBA 에 대응하는 타겟 리드 커맨드를 제공하는 단계;
    상기 맵 버퍼에 저장된 상기 타겟 후보 LBA에 대응하는 맵 세그먼트에 기초하여 상기 메모리 장치로부터 타겟 유저 데이터를 리드하는 단계; 및
    상기 타겟 유저 데이터를 출력하는 단계
    를 더 포함하는 데이터 처리 시스템의 동작방법.

KR1020180160903A 2018-12-13 2018-12-13 데이터 처리 시스템 및 그것의 동작방법 KR20200072854A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180160903A KR20200072854A (ko) 2018-12-13 2018-12-13 데이터 처리 시스템 및 그것의 동작방법
US16/676,180 US11119699B2 (en) 2018-12-13 2019-11-06 Data processing system and operating method thereof
CN201911205548.9A CN111324555B (zh) 2018-12-13 2019-11-29 数据处理系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180160903A KR20200072854A (ko) 2018-12-13 2018-12-13 데이터 처리 시스템 및 그것의 동작방법

Publications (1)

Publication Number Publication Date
KR20200072854A true KR20200072854A (ko) 2020-06-23

Family

ID=71071168

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180160903A KR20200072854A (ko) 2018-12-13 2018-12-13 데이터 처리 시스템 및 그것의 동작방법

Country Status (3)

Country Link
US (1) US11119699B2 (ko)
KR (1) KR20200072854A (ko)
CN (1) CN111324555B (ko)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8452912B2 (en) * 2007-10-11 2013-05-28 Super Talent Electronics, Inc. Flash-memory system with enhanced smart-storage switch and packed meta-data cache for mitigating write amplification by delaying and merging writes until a host read
CN1307565C (zh) * 2001-08-22 2007-03-28 皮尔雷斯系统公司 用于能够对专用网络资源进行访问的输出管理系统和方法
KR101552207B1 (ko) 2008-10-07 2015-09-14 삼성전자주식회사 예비 영역을 가지는 반도체 메모리 장치
US8626989B2 (en) * 2011-02-02 2014-01-07 Micron Technology, Inc. Control arrangements and methods for accessing block oriented nonvolatile memory
KR101890767B1 (ko) * 2011-07-01 2018-09-28 시게이트 테크놀로지 인터내셔날 주소 사상 정보 관리 방법 이를 적용한 저장 장치
JP2013061799A (ja) * 2011-09-13 2013-04-04 Toshiba Corp 記憶装置、記憶装置の制御方法およびコントローラ
US8321627B1 (en) * 2011-10-06 2012-11-27 Google Inc. Memory operation command latency management
US9471497B2 (en) * 2014-01-24 2016-10-18 Netapp, Inc. Methods for combining access history and sequentiality for intelligent prefetching and devices thereof
CN107209714B (zh) * 2015-03-16 2020-12-18 株式会社日立制作所 分布式存储系统及分布式存储系统的控制方法
CN106547480B (zh) * 2015-09-17 2019-04-12 慧荣科技股份有限公司 数据储存装置及其数据读取方法
US10013174B2 (en) * 2015-09-30 2018-07-03 Western Digital Technologies, Inc. Mapping system selection for data storage device
KR102450555B1 (ko) 2015-11-09 2022-10-05 삼성전자주식회사 스토리지 장치 및 그것의 동작 방법
US10102145B1 (en) * 2015-12-07 2018-10-16 Seagate Technology Llc Out of order LBA processing
CN106681654B (zh) * 2016-09-29 2019-08-27 合肥兆芯电子有限公司 映射表载入方法与存储器存储装置
US10877766B2 (en) * 2018-05-24 2020-12-29 Xilinx, Inc. Embedded scheduling of hardware resources for hardware acceleration

Also Published As

Publication number Publication date
CN111324555B (zh) 2023-03-28
US20200192604A1 (en) 2020-06-18
US11119699B2 (en) 2021-09-14
CN111324555A (zh) 2020-06-23

Similar Documents

Publication Publication Date Title
KR20200064499A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20190136492A (ko) 메모리 시스템 및 그것의 동작방법
KR20200019431A (ko) 컨트롤러 및 그것의 동작방법
KR20180034842A (ko) 메모리 제어장치 및 방법
KR102649131B1 (ko) 메모리 시스템 내 대용량 데이터 저장이 가능한 블록에서의 유효 데이터 체크 방법 및 장치
US20200042181A1 (en) Apparatus and method for searching valid data in memory system
KR20200043676A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
US10747469B2 (en) Memory system and operating method of the same
KR20200033625A (ko) 메모리 시스템에서의 유효 데이터 체크 방법 및 장치
US11687262B2 (en) Memory system and method of operating the same
KR20190138419A (ko) 메모리 시스템 및 그것의 동작방법
KR20190044798A (ko) 컨트롤러 및 컨트롤러의 동작방법
KR20200030245A (ko) 메모리 시스템에서의 유효 데이터 관리 방법 및 장치
KR20190143073A (ko) 메모리 시스템 및 그것의 동작방법
KR20200006379A (ko) 컨트롤러 및 그것의 동작방법
KR20200019430A (ko) 컨트롤러 및 그것의 동작방법
KR101465460B1 (ko) 트림 방법 및 데이터 관리 장치
US20200150867A1 (en) Memory system and operation method thereof
KR20200074647A (ko) 메모리 시스템 및 그것의 동작방법
KR20200068944A (ko) 메모리 시스템 및 그것의 동작방법
KR20200036508A (ko) 메모리 시스템 및 그것의 동작방법
KR20200029235A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20200016076A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20190082513A (ko) 컨트롤러 및 그것의 동작방법
KR102281966B1 (ko) 데이터 스토리지 장치 및 그 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal