KR101890767B1 - 주소 사상 정보 관리 방법 이를 적용한 저장 장치 - Google Patents

주소 사상 정보 관리 방법 이를 적용한 저장 장치 Download PDF

Info

Publication number
KR101890767B1
KR101890767B1 KR1020110065481A KR20110065481A KR101890767B1 KR 101890767 B1 KR101890767 B1 KR 101890767B1 KR 1020110065481 A KR1020110065481 A KR 1020110065481A KR 20110065481 A KR20110065481 A KR 20110065481A KR 101890767 B1 KR101890767 B1 KR 101890767B1
Authority
KR
South Korea
Prior art keywords
address mapping
address
information
storage medium
recovery information
Prior art date
Application number
KR1020110065481A
Other languages
English (en)
Other versions
KR20130007357A (ko
Inventor
송재익
Original Assignee
시게이트 테크놀로지 인터내셔날
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시게이트 테크놀로지 인터내셔날 filed Critical 시게이트 테크놀로지 인터내셔날
Priority to KR1020110065481A priority Critical patent/KR101890767B1/ko
Priority to US13/539,695 priority patent/US9201783B2/en
Publication of KR20130007357A publication Critical patent/KR20130007357A/ko
Application granted granted Critical
Publication of KR101890767B1 publication Critical patent/KR101890767B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/16—Protection against loss of memory contents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1441—Resetting or repowering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1435—Saving, restoring, recovering or retrying at system level using file system or storage system metadata

Abstract

주소 사상 정보를 관리하는 방법 및 장치에 관하여 개시한다. 주소 사상 정보 관리 방법은 라이트 동작에 기초하여 생성되는 주소 사상 복구 정보를 초기 설정된 사이즈 단위로 저장 매체의 사용자 데이터 영역에 라이트하는 단계, 저장 장치에서 비정상적인 파워 오프가 발생되는 경우에, 상기 저장 매체에 라이트되지 않은 주소 사상 복구 정보를 비휘발성 메모리 장치에 저장하는 단계 및, 상기 저장 장치에 전원이 인가될 때 상기 비휘발성 메모리 장치 및 상기 저장 매체에 저장된 주소 사상 복구 정보에 기초하여 상기 저장 장치에 대한 주소 사상 정보를 갱신하는 단계를 포함함을 특징으로 한다.

Description

주소 사상 정보 관리 방법 이를 적용한 저장 장치{Method for managing address mapping information and storage device applying the same}
본 발명은 저장 매체에 대한 액세스 방법 및 장치에 관한 것으로서, 특히 주소 사상 정보를 관리하는 방법 및 장치에 관한 것이다.
저장 장치의 하나인 디스크 드라이브는 호스트 기기에서 발행되는 명령에 따라 저장 매체에 데이터를 라이트(write)하거나 또는 저장 매체로부터 데이터를 리드(read)함으로써 컴퓨터 시스템 운영에 기여하게 된다. 디스크 드라이브의 기록 밀도를 향상시키기 위하여 다양한 라이트 방식이 연구되고 있다. 또한, 기록 밀도를 높이기 위한 새로운 라이트 방식에 적합한 저장 매체에 대한 새로운 주소 사상 정보 관리 방식이 필요하게 되었다.
본 발명의 목적은 저장 장치에서 비정상적인 파워 오프(POWER OFF)가 발생되는 경우에 주소 사상 정보를 복원하는 주소 사상 정보 관리 방법을 제공하는데 있다.
본 발명의 다른 목적은 비정상적인 파워 오프가 발생되는 경우에 주소 사상 정보를 복원하는 저장 장치를 제공하는데 있다.
본 발명의 기술적 사상의 일면에 따른 일실시 예에 의한 주소 사상 정보 관리 방법은 라이트 동작에 기초하여 생성되는 주소 사상 복구 정보를 초기 설정된 사이즈 단위로 저장 매체의 사용자 데이터 영역에 라이트하는 단계, 저장 장치에서 비정상적인 파워 오프가 발생되는 경우에, 상기 저장 매체에 라이트되지 않은 주소 사상 복구 정보를 비휘발성 메모리 장치에 저장하는 단계 및, 상기 저장 장치에 전원이 인가될 때 상기 비휘발성 메모리 장치 및 상기 저장 매체에 저장된 주소 사상 복구 정보에 기초하여 상기 저장 장치에 대한 주소 사상 정보를 갱신하는 단계를 포함함을 특징으로 한다.
본 발명의 기술적 사상에 의한 일실시 예에 따르면, 상기 주소 사상 정보는 저장 매체의 물리적 영역에 대응되는 가상 밴드에서 한쪽 방향으로 순차적으로 라이트 되도록 호스트 기기로부터 수신되는 논리적 블록 어드레스를 저장 매체의 물리적 어드레스로 변환시키는 정보를 포함하는 것이 바람직하다.
본 발명의 기술적 사상에 의한 일실시 예에 따르면, 상기 주소 사상 복구 정보는 상기 주소 사상 정보에 반영되지 않고 상기 저장 매체에 라이트된 데이터의 위치에 대한 정보를 포함하는 것이 바람직하다.
본 발명의 기술적 사상에 의한 일실시 예에 따르면, 상기 주소 사상 복구 정보는 상기 저장 매체 또는 비휘발성 메모리 장치에 저장된 주소 사상 정보에 반영되지 않고 상기 저장 매체에 라이트된 데이터의 위치에 대한 물리적 어드레스 및 이에 매핑되는 논리적 블록 어드레스와, 이전 주소 사상 복구 정보가 라이트된 저장 매체의 물리적 어드레스를 포함하는 것이 바람직하다.
본 발명의 기술적 사상에 의한 일실시 예에 따르면, 상기 주소 사상 복구 정보를 휘발성 메모리 장치에 저장하는 단계를 더 포함하고, 상기 저장 매체에 라이트된 주소 사상 복구 정보는 상기 휘발성 메모리 장치에서 삭제하고, 상기 주소 사상 복구 정보가 라이트된 저장 매체의 물리적 어드레스를 다음 주소 사상 복구 정보에 포함되도록 상기 휘발성 메모리 장치에 저장하는 것이 바람직하다.
본 발명의 기술적 사상에 의한 일실시 예에 따르면, 상기 저장 매체 또는 비휘발성 메모리 장치에 주소 사상 복구 정보가 반영된 주소 사상 정보가 저장되는 경우에, 상기 휘발성 메모리 장치에 저장된 주소 사상 복구 정보를 삭제하는 것이 바람직하다.
본 발명의 기술적 사상에 의한 일실시 예에 따르면, 상기 저장 장치에서 전원 오프 제어신호가 생성되지 않은 상태에서 전원 전압이 임계 전압 미만으로 강하되면 비정상적인 파워 오프가 발생된 것으로 결정하는 것이 바람직하다.
본 발명의 기술적 사상에 의한 일실시 예에 따르면, 상기 저장 장치에서의 라이트 동작 실행 시에 데이터 및 이에 대응되는 논리적 블록 어드레스를 상기 저장 매체에 라이트하는 경우에, 주소 사상 정보에 반영되지 않고 상기 저장 매체에 라이트된 데이터의 위치에 대한 물리적 어드레스 및 이전 주소 사상 복구 정보가 라이트된 저장 매체의 물리적 어드레스가 포함되도록 상기 주소 사상 복구 정보를 생성시키는 것이 바람직하다.
본 발명의 기술적 사상에 의한 일실시 예에 따르면, 상기 주소 사상 정보를 갱신하는 단계는 상기 비휘발성 메모리 장치로부터 읽어낸 주소 사상 복구 정보를 이용하여 상기 저장 매체의 데이터 영역에 라이트된 주소 사상 복구 정보를 읽어내고, 상기 메모리 장치 및 상기 저장 매체로부터 읽어낸 주소 사상 복구 정보에 기초하여 상기 주소 사상 정보를 재구성하는 것이 바람직하다.
본 발명의 기술적 사상에 의한 일실시 예에 따르면, 상기 주소 사상 정보를 갱신하는 단계는 상기 저장 장치에 전원이 인가될 때 상기 비휘발성 메모리 장치로부터 주소 사상 복구 정보를 읽어내는 단계, 상기 비휘발성 메모리 장치에서 읽어낸 주소 사상 복구 정보에 포함된 이전 주소 사상 복구 정보가 라이트된 저장 매체의 물리적 어드레스 위치로부터 주소 사상 복구 정보를 읽어내는 단계, 상기 저장 매체로부터 읽어낸 주소 사상 복구 정보에 이전 주소 사상 복구 정보가 라이트된 저장 매체의 물리적 어드레스가 포함되어 있으면, 상기 이전 주소 사상 복구 정보가 라이트된 저장 매체의 물리적 어드레스 위치로부터 주소 사상 복구 정보를 읽어내는 단계, 상기 주소 사상 복구 정보에 이전 주소 사상 복구 정보가 라이트된 저장 매체의 물리적 어드레스가 포함되어 있지 않으면, 상기 비휘발성 메모리 장치 또는 상기 저장 매체로부터 읽어낸 주소 사상 복구 정보에 기초하여 상기 주소 사상 정보를 재구성하는 단계 및, 상기 재구성된 주소 사상 정보를 상기 저장 장치에 저장하는 단계를 포함하는 것이 바람직하다.
본 발명의 기술적 사상의 다른 면에 따른 일실시 예에 의한 저장 장치는 저장 매체, 상기 저장 매체를 액세스하여 데이터를 라이트하거나 또는 리드하는 저장 매체 인터페이스, 휘발성 메모리 장치, 비휘발성 메모리 장치 및, 상기 저장 매체에 데이터를 라이트하거나 또는 상기 저장 매체로부터 데이터를 리드하도록 상기 저장 매체 인터페이스를 제어하는 프로세서를 포함하고, 상기 프로세서는 라이트 동작에 기초하여 주소 사상 복구 정보를 생성하여 상기 휘발성 메모리 장치에 저장하고, 상기 휘발성 메모리 장치에 저장된 주소 사상 복구 정보를 초기 설정된 사이즈 단위로 상기 저장 매체의 사용자 데이터 영역에 라이트하고, 비정상적인 파워 오프가 발생되는 경우에 예비 전원을 이용하여 상기 휘발성 메모리 장치로부터 주소 사상 복구 정보를 읽어내어 상기 비휘발성 메모리 장치에 저장하고, 상기 비휘발성 메모리 장치에 저장된 주소 사상 복구 정보에 기초하여 상기 저장 매체에 라이트된 주소 사상 복구 정보를 읽어내어 주소 사상 정보를 갱신하는 동작을 수행하는 것을 특징으로 한다.
본 발명의 기술적 사상에 의한 일실시 예에 따르면, 상기 프로세서는 상기 저장 매체에 라이트된 주소 사상 복구 정보는 상기 휘발성 메모리 장치에서 삭제하고, 상기 주소 사상 복구 정보가 라이트된 저장 매체의 물리적 어드레스를 다음 주소 사상 복구 정보에 포함되도록 상기 휘발성 메모리 장치에 저장하는 동작을 수행하는 것이 바람직하다.
본 발명의 기술적 사상에 의한 일실시 예에 따르면, 상기 저장 장치는 비정상적인 파워 오프가 발생되는 경우에 예비 전원을 상기 저장 장치에 공급하는 전원 공급 장치를 더 포함하는 것이 바람직하다.
본 발명의 기술적 사상에 의한 일실시 예에 따르면, 상기 전원 공급 장치는 공급 전원을 충전 소자에 충전시키는 예비 전원 충전부 및, 비정상적인 파워 오프가 발생되는 경우에, 상기 예비 전원 충전부에 충전된 전력을 상기 저장 장치에 공급하는 전원 분배부를 포함하는 것이 바람직하다.
본 발명의 기술적 사상에 의한 일실시 예에 따르면, 상기 프로세서는 상기 비휘발성 메모리 장치로부터 읽어낸 주소 사상 복구 정보에 포함된 이전 주소 사상 복구 정보가 라이트된 저장 매체의 물리적 어드레스 위치로부터 주소 사상 복구 정보를 읽어내고, 상기 메모리 장치 또는 상기 저장 매체로부터 읽어낸 주소 사상 복구 정보에 기초하여 상기 주소 사상 정보를 재구성하는 동작을 수행하는 것이 바람직하다.
본 발명에 의하면 저장 장치에서 비정상적인 파워 오프가 발생되는 경우에도 저장 장치에 저장되지 않고 라이트된 데이터에 대한 주소 사상 정보를 복원함으로써, 비정상적인 파워 오프 발생 전에 저장 매체에 라이트된 데이터를 오류없이 읽어낼 수 있는 효과가 발생된다.
특히, 본 발명에 의하면 비교적 적은 용량의 비휘발성 메모리 장치를 이용하여 비정상적인 파워 오프 시에 주소 사상 정보를 복원할 수 있는 효과가 발생된다.
또한, 본 발명에 의하면 라이트 커맨드를 수행할 때마다 주소 사상 정보를 저장 매체에 저장하지 않고 초기 정해진 회수만큼의 라이트 커맨드를 수행하거나 또는 정상적인 파워 오프 동작에서 주소 사상 정보를 저장 매체에 저장함으로써, 저장 매체의 액세스 성능을 향상시킬 수 있는 효과가 발생된다.
그리고, 본 발명에 따른 주소 사상 정보 관리 방법을 슁글 라이트 방식의 디스크 드라이브에 적용하는 경우에 기록 밀도를 높이고 또한 액세스 성능을 향상시킬 수 있는 효과가 발생된다. 물론, 슁글 라이트 방식의 디스크 드라이에서도 비정상적인 파워 오프가 발생되는 경우에도 주소 사상 정보를 오류없이 복원할 수 있는 효과가 발생된다.
도 1은 본 발명의 기술적 사상에 의한 일실시 예에 따른 컴퓨터 시스템의 구성도이다.
도 2는 도 1에 도시된 저장 장치의 소프트웨어 운영 체계도이다.
도 3은 본 발명의 기술적 사상에 의한 일실시 예에 따른 디스크 드라이브의 헤드 디스크 어셈블리의 평면도이다.
도 4는 본 발명의 기술적 사상에 의한 일실시 예에 따른 디스크 드라이브의 전기적인 구성도이다.
도 5는 본 발명에 적용되는 저장 매체인 디스크의 일 트랙에 대한 섹터 구조를 보여주는 도면이다.
도 6은 도 5에 도시된 서보 정보 영역의 구조를 보여주는 도면이다.
도 7은 본 발명의 기술적 사상에 의한 일실시 예에 따른 슁글 라이트 방식에서의 플럭스 발생에 따른 트랙 형상을 개념적으로 도시한 것이다.
도 8은 본 발명의 기술적 사상에 의한 일실시 예에 따른 슁글 라이트 방식에서의 인접 트랙 간섭 현상에 따른 트랙 형상을 개념적으로 도시한 것이다.
도 9는 본 발명의 기술적 사상에 의한 일실시 예에 따른 저장 매체에 대한 물리적 존 및 가상 밴드 구성을 도시적으로 보여주는 도면이다.
도 10은 본 발명의 기술적 사상에 의한 일실시 예에 따른 저장 매체의 물리적 존 별로 논리적 밴드에 할당된 가상 밴드의 구조를 도식적으로 보여주는 도면이다.
도 11은 도 1 및 도 4에 도시된 전원 공급 장치의 블록 구성도이다.
도 12는 도 11에 도시된 예비 전원 충전부의 일실시 예에 따른 세부 회로 구성도이다.
도 13은 도 11에 도시된 예비 전원 충전부의 다른 실시 예에 따른 세부 회로 구성도이다.
도 14는 본 발명의 기술적 사상에 의한 일실시 예에 따른 저장 장치의 프로세서 및 RAM의 세부 구성도이다.
도 15는 도 14에 도시된 어드레스 변환 프로세서의 세부 구성도이다.
도 16은 도 15에 도시된 제2프로세서의 세부 구성도이다.
도 17은 본 발명의 기술적 사상에 의한 주소 사상 복구 정보 구성의 일예를 도시한 것이다.
도 18은 본 발명의 기술적 사상에 의한 주소 사상 정보 복구 프로세스를 개념적으로 도시한 것이다.
도 19는 본 발명의 기술적 사상에 의한 일실시 예에 따른 주소 사상 정보 관리 방법의 흐름도이다.
도 20은 도 19에 도시된 주소 사상 정보 생성 프로세스 및 주소 사상 복구 정보를 저장매체에 라이트하는 프로세서의 세부적인 흐름도이다.
도 21은 도 19에 도시된 비정상적인 파워 오프 발생을 판정하는 프로세스의 세부적인 흐름도이다.
도 22는 도 19에 도시된 주소 사상 정보를 갱신하는 프로세스의 일실시 예에 따른 세부적인 흐름도이다.
도 23은 도 19에 도시된 주소 사상 정보를 갱신하는 프로세스의 다른 실시 예에 따른 세부적인 흐름도이다.
도 24는 도 22 및 도 23에 도시된 주소 사상 정보를 재구성하는 프로세스의 세부적인 흐름도이다.
도 25는 본 발명의 일실시 예에 따른 라이트 프로세스의 세부적인 흐름도이다.
도 26은 도 10에 도시된 논리적 밴드 대한 가상 밴드의 할당 상태를 나타내는 주소 사상 정보의 일예를 보여준다.
도 27은 가상 밴드 번호 0에서 LBA에 대한 가상 어드레스(VA)의 매핑 구조의 일예를 보여주는 개념도이다.
도 28A는 도 27에 도시된 가상 밴드 번호 0에 대한 주소 사상 정보의 일예를 도시한 것이다.
도 28B는 도 27에 도시된 가상 밴드 번호 0에 대한 주소 사상 정보의 다른 예를 도시한 것이다.
도 29A는 본 발명의 일실시 예에 따른 주소 사상 정보 갱신 전의 논리적 밴드에 대한 가상 밴드의 할당 상태를 보여주는 개념도이다.
도 29B는 본 발명의 일실시 예에 따른 주소 사상 정보 저장 이후의 데이터 라이트 프로세스에 따른 논리적 밴드에 대한 가상 밴드의 할당 상태를 보여주는 개념도이다.
도 30은 도 29A에 도시된 논리적 밴드 및 가상 밴드로 구성에 대한 주소 사상 정보를 보여주는 도면이다.
도 31A ~ 도 31C는 본 발명의 일실시 예에 따른 주소 사상 정보 관리 방법에서 생성된 주소 사상 복구 정보의 일예를 도시한 것이다.
도 32는 도 29B에 도시된 논리적 밴드 및 가상 밴드의 구성에 대한 주소 사상 정보를 보여주는 도면이다.
도 33은 도 31A ~ 도 31C에 도시된 주소 사상 복구 정보에 기초하여 주소 사상 정보가 갱신된 가상 밴드 번호 5에서의 LBA에 대한 VA의 매핑 관계를 보여주는 도면이다.
도 34는 도 33에 도시된 가상 밴드 번호 5에 대한 주소 사상 정보를 나타내는 도면이다.
도 35는 도 31A ~ 도 31C에 도시된 주소 사상 복구 정보에 기초하여 주소 사상 정보가 갱신된 가상 밴드 번호 6에서의 LBA에 대한 VA의 매핑 관계를 보여주는 도면이다.
도 36은 도 35에 도시된 가상 밴드 번호 6에 대한 주소 사상 정보를 나타내는 도면이다.
도 37은 도 29A에 도시된 가상 밴드 번호 3에서의 LBA에 대한 VA의 매핑 관계를 보여주는 도면이다.
도 38은 도 37에 도시된 가상 밴드 번호 3에 대한 주소 사상 정보를 나타내는 도면이다.
도 39는 도 31A ~ 도 31C에 도시된 주소 사상 복구 정보에 기초하여 주소 사상 정보가 갱신된 가상 밴드 번호 3에서의 LBA에 대한 VA의 매핑 관계를 보여주는 도면이다.
도 40은 도 39에 도시된 가상 밴드 번호 3에 대한 주소 사상 정보를 나타내는 도면이다.
도 41은 본 발명의 기술적 사상에 의한 일실시 예에 따른 네트워크를 통한 주소 사상 정보 관리 방법을 설명하기 위한 네트워크 구성도이다.
도 42는 본 발명의 기술적 사상에 의한 일실시 예에 따른 네트워크를 통한 주소 사상 정보 관리 방법의 흐름도이다.
본 발명의 기술적 사상에 의한 실시 예들에 대하여 첨부 도면을 참조하여 상세히 설명한다. 그러나, 본 발명의 기술적 사상에 의한 실시 예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시 예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 기술적 사상에 의한 실시 예들은 본 발명이 속하는 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 첨부 도면들에서, 동일한 부호는 시종 동일한 요소를 의미한다.
이하 첨부된 도면을 참조하여 본 발명의 기술적 사상에 의한 바람직한 실시 예에 대하여 상세히 설명하기로 한다.
도 1에 도시된 바와 같이, 본 발명의 기술적 사상에 의한 일실시 예에 따른 컴퓨터 시스템은 저장 장치(1000), 호스트 기기(2000) 및 커넥터(CONNECTOR; 3000)를 구비한다.
세부적으로, 저장 장치(1000)는 프로세서(PROCESSOR; 110), ROM(120), RAM(130), 저장 매체 인터페이스(저장 매체 I/F; 140), 저장 매체(150), 호스트 인터페이스(HOST I/F; 160), 비휘발성 메모리 장치(170), 전원 공급 장치(180) 및, 버스(BUS; 190)를 구비한다.
호스트 기기(2000)는 저장 장치(1000)를 동작시키기 위한 커맨드를 발행하여 커넥터(3000)를 통하여 접속된 저장 장치(1000)로 전송하고, 발행된 커맨드에 따라서 저장 장치(1000)와 데이터를 전송하거 또는 수신하는 프로세스를 수행한다.
커넥터(3000)는 호스트 기기(2000)의 인터페이스 포트와 저장 장치(1000)의 인터페이스 포트를 전기적으로 연결하는 수단으로서, 데이터 커넥터와 전원 커넥터가 포함될 수 있다. 일예로서, SATA(Serial Advanced Technology Attachment) 인터페이스를 이용하는 경우에, 커넥터(3000)는 7핀의 SATA 데이터 커넥터와 15핀의 SATA 전원 커넥터로 구성될 수 있다.
우선, 저장 장치(1000)의 구성 수단들에 대하여 설명하기로 한다.
전원 공급 장치(180)는 저장 장치(1000)에서 필요로 하는 전원 전압을 공급하는 장치이며, 전원이 비정상적으로 차단되는 경우에 예비 전원을 저장 장치(1000)에 공급하는 역할을 한다. 도 1에서 전원 라인은 점선으로 표시하였다. 전원 공급 장치(180)에 대한 동작 설명은 도 11을 참조하여 설명하기로 한다.
도 11에 도시된 바와 같이, 전원 공급 장치(180)는 전원 공급부(310), 예비 전원 충전부(320) 및, 전원 분배부(330)를 구비한다.
전원 공급부(310)는 정상적인 파워 온(POWER ON) 상태에서 저장 장치(1000)에서 필요로 하는 전원을 공급하는 수단이다. 예비 전원 충전부(320)는 전원 공급부(310)에서 공급되는 전원이 비정상적으로 오프되는 상태에서 저장 장치(1000)에서 주소 사상 정보 복구에 필요한 주소 사상 복구 정보를 비휘발성 메모리 장치(170)에 저장하는 동작을 수행하는데 필요한 예비 전원을 공급하는 수단이다.
예비 전원 충전부(320)의 세부적인 동작에 대해서는 도 12 및 13에서 상세히 설명되어 질 것이다. 그리고, 프로세서(110)의 제어에 따라 전원 분배부(330)는 전원 공급부(310) 또는 예비 전원 충전부(310)에서 생성되는 전원을 선택하여 저장 장치(1000)에서 필요로 하는 회로로 분배하는 수단이다. 특히, 비정상적으로 파워 오프되는 경우에, 전원 분배부(330)는 프로세서(110)로부터 인가되는 제2제어신호(CTL2)에 따라 예비 전원 충전부(320)에 충전된 전력을 저장 장치(1000)를 구성하는 회로에 공급한다.
참고적으로, 프로세서(110)는 저장 장치가 초기화될 때 전원 분배부(330)의 제1입력단자(IN1)와 출력단자(OUT)를 접속시키는 논리 값을 갖는 제1제어신호(CTL1)를 생성시킨다. 그리고, 프로세서(110)는 전원이 정상적으로 공급되는 동안에, 전원 분배부(330)의 제1입력단자(IN1)와 출력단자(OUT)를 접속시키는 논리 값을 갖는 제1제어신호(CTL1)를 생성시킨다.
프로세서(110)는 공급 전원이 비정상적으로 오프되는 경우에, 전원 분배부(330)의 제2입력단자(IN2)와 출력단자(OUT)를 접속시키는 논리 값을 갖는 제1제어신호(CTL1)를 생성시킨다.
프로세서(110)는 파워 오프 제어신호가 생성되지 않은 상태에서 저장 장치에 인가되는 전원의 전압이 임계 전압 미만으로 강하되면 비정상적인 파워 오프가 발생되는 것으로 판정한다. 즉, 프로세서(110)는 파워 온(POWER ON) 모드에서 전원 공급 장치(180)에서 출력되는 전원의 전압이 임계 전압 미만으로 강하되면 비정상적인 파워 오프가 발생된 것으로 판정한다.
이와 같은, 프로세서(110)에 생성되는 제1제어신호(CTL1)에 따라서 공급 전원이 정상적으로 공급되는 동안에는 전원 공급부(310)에서 생성되는 전원이 저장 장치(1000)에 공급되고, 공급 전원이 비정상적으로 오프되는 경우에는 예비 전원 충전부(310)에서 생성되는 전원이 저장 장치(1000)에 공급된다.
우선, 도 12를 참조하여 일실시 예에 따른 예비 전원 충전부(320')의 동작을 설명하기로 한다.
도 12에 도시된 바와 같이, 일실시 예에 따른 예비 전원 충전부(320')는 제1스위칭 수단(SW1) 및 커패시터(C1)를 구비한다.
제1스위칭 수단(SW1)의 제1단자(T1)에는 전원 공급부(310)에서 생성되는 전원 전압(Vd)이 인가되고, 제1스위칭 수단(SW1)의 제2단자(T2)에는 커패시터(C1)의 제1단자가 연결되고, 커패시터(C1)의 제2단자는 접지에 연결된다. 제1스위칭 수단(SW1)의 제어 단자(T3)에는 제1스위칭 수단(SW1)의 스위칭 동작을 제어하기 위한 제2제어신호(CTL2)가 인가된다. 제2제어신호(CTL2)는 프로세서(110)에서 다음과 같이 생성된다.
프로세서(110)는 파워 온(POWER ON) 상태에서 제1스위칭 수단(SW1)의 제1단자(T1)와 제2단자(T2)를 접속시키기 위한 논리 값을 갖는 제2제어신호(CTL2)를 생성시킨다. 프로세서(110)는 비정상적인 파워 오프가 발생되는 경우에 제1스위칭 수단(SW1)의 제1단자(T1)와 제2단자(T2)를 차단시키기 위한 논리 값을 갖는 제2제어신호(CTL2)를 생성시킨다.
이와 같이 생성된 제2제어신호(CTL2)에 따라서 파워 온 상태에서는 커패시터(C1)에는 전원 전압(Vd)이 충전되고, 공급 전원이 비정상적으로 오프되는 상태에서는 커패시터(C1)에 충전된 전압이 전원 분배부(330)의 제2입력단자(IN2)에 인가된다. 즉, 공급 전원이 비정상적으로 오프되는 경우에 커패시터(C1)에 충전된 전압이 예비 전원으로서 저장 장치에 공급된다.
다시 도 1을 참조하면, 프로세서(110)는 명령어를 해석하고, 해석된 결과에 따라 데이터 저장 장치의 구성 수단들을 제어하는 역할을 한다. 프로세서(110)는 전원 공급 장치(180)를 제어하는데 필요한 각종 제어신호들을 생성시킨다. 또한, 프로세서(110)는 코드 오브젝트 관리 유닛을 포함하고 있으며, 코드 오브젝트 관리 유닛을 이용하여 저장 매체(150)에 저장되어 있는 코드 오브젝트를 RAM(130)에 로딩시킨다. 프로세서(110)는 도 19 ~ 도 25의 흐름도에 따른 주소 사상 정보 관리 방법 및 도 42의 흐름도에 따른 네트워크를 통한 주소 사상 정보 관리 방법을 실행시키기 위한 코드 오브젝트들을 RAM(130)에 로딩시킨다.
그러면, 프로세서(110)는 RAM(130)에 로딩된 코드 오브젝트들을 이용하여 도 19 ~ 도 25의 흐름도에 따른 주소 사상 정보 관리 방법 및 도 42의 흐름도에 따른 네트워크를 통한 주소 사상 정보 관리 방법에 대한 태스크(task)를 실행할 수 있다. 프로세서(110)에 의하여 실행되는 주소 사상 정보 관리 방법 및 네트워크를 통한 주소 사상 정보 관리 방법에 대해서는 아래의 도 19 ~ 도 25 및 도 42에 대한 설명에서 상세하게 다루어질 것이다.
ROM(Read Only Memory; 120)에는 데이터 저장 장치를 동작시키는데 필요한 프로그램 코드 및 데이터들이 저장되어 있다.
RAM(Random Access Memory; 130)에는 프로세서(110)의 제어에 따라 ROM(120) 또는 저장 매체(150)에 저장된 프로그램 코드 및 데이터들이 로딩된다. 본 발명에서는 저장 장치가 초기화되는 경우에는 프로세서(110)는 저장 매체(150)에 저장되어 있는 주소 사상 정보를 RAM(130)에 로딩시킨다. 만일, 비휘발성 메모리 장치(170)에 주소 사상 정보를 저장하도록 설계하면, 프로세서(110)는 저장 장치가 초기화되는 경우에는 비휘발성 메모리 장치(170)에 저장된 주소 사상 정보를 RAM(130)에 로딩시킨다. 그리고, RAM(130)에는 데이터 라이트 동작에 따른 주소 사상 복구 정보가 저장된다.
주소 사상 복구 정보는 저장 매체(150) 또는 비휘발성 메모리 장치(170)에 저장되어 있는 주소 사상 정보에 반영되지 않고 라이트된 데이터의 위치에 대한 정보를 포함할 수 있다. 주소 사상 복구 정보의 일예를 도 17에 도시하였다.
도 17을 참조하면, rPrevPBA에는 이전 주소 사상 복구 정보가 라이트된 저장 매체(150)의 물리적 어드레스가 저장되고, rLog0 ~ rLogN에는 저장 매체(150) 또는 비휘발성 메모리 장치(170)에 저장되어 있는 주소 사상 정보에 반영되지 않고 저장 매체(150)에 라이트된 데이터의 위치에 대한 물리적 블록 어드레스(PBA) 및 이에 매핑되는 논리적 블록 어드레스(LBA)가 각각 저장된다. 물리적 블록 어드레스(PBA)는 물리적 어드레스라 칭해지기도 한다.
또한, 저장 장치에서의 라이트 동작 실행 시에 데이터 및 이에 대응되는 논리적 블록 어드레스가 함께 저장 매체(150)에 라이트되는 경우에, 주소 사상 복구 정보는 주소 사상 정보에 반영되지 않고 저장 매체(150)에 라이트된 데이터의 위치에 대한 물리적 어드레스 및 이전 주소 사상 복구 정보가 라이트된 저장 매체(150)의 물리적 어드레스가 포함될 수 있다. 이 경우에 도 17에 도시된 rLog0 ~ rLogN에는 주소 사상 정보에 반영되지 않고 저장 매체(150)에 라이트된 데이터의 위치에 대한 물리적 어드레스가 각각 저장된다.
본 발명에서는 RAM(130)에서 주소 사상 복구 정보를 위하여 할당된 사이즈를 제한할 수 있다. 즉, RAM(130)에 저장할 수 있는 rLog의 최대 개수를 한정할 수 있다. 주소 사상 복구 정보를 위하여 할당된 RAM(130)에 할당되는 사이즈는 저장 장치에서의 비정상적인 파워 오프 발생시에 비휘발성 메모리 장치(170)에 라이트할 있는 저장 용량보다 작게 설정한다.
그리고, RAM(130)에 할당된 사이즈에 주소 사상 복구 정보가 풀(FULL) 상태로 저장되어 있으면, 프로세서(110)의 제어에 따라 RAM(130)에 저장된 주소 사상 복구 정보를 저장 매체(150)의 사용자 데이터 영역에 라이트하고, 주소 사상 복구 정보가 라이트된 저장 매체(150)의 물리적 어드레스(PBA)를 RAM(130)에 할당된 도 17과 같이 구성된 주소 사상 복구 정보의 rPrevPBA에 저장한다. 그리고, 프로세서(110)의 제어에 따라 RAM(130)에 저장된 도 17과 같이 구성된 주소 사상 복구 정보의 rLog0~rLogN를 삭제한다.
RAM(130)은 휘발성 메모리 장치로서 DRAM 또는 SRAM으로 구현할 수 있다. 또한, RAM(130)은 SDR(Single Data Rate) 방식 또는 DDR(Double Data Rate) 방식으로 구동되게 설계할 수 있다.
저장 매체(150)는 저장 장치의 주 저장 매체로서 디스크 또는 비휘발성 반도체 메모리 소자가 포함할 수 있다. 저장 장치는 일예로서 디스크 드라이브를 포함할 수 있으며, 디스크 드라이브에서의 디스크 및 헤드가 포함된 헤드 디스크 어셈블리(100)의 세부 구성을 도 3에 도시하였다.
도 3을 참조하면, 헤드 디스크 어셈블리(100)는 스핀들 모터(14)에 의하여 회전되는 적어도 하나의 디스크(12)를 포함하고 있다. 디스크 드라이브는 디스크(12) 표면에 인접되게 위치한 헤드(16)를 또한 포함하고 있다.
헤드(16)는 각각의 디스크(12)의 자계를 감지하고 자화시킴으로써 회전하는 디스크(12)에서 정보를 읽거나 기록할 수 있다. 전형적으로 헤드(16)는 각 디스크(12) 표면에 결합되어 있다. 비록 단일의 헤드(16)로 도시되어 설명되어 있지만, 이는 디스크(12)를 자화시키기 위한 기록용 헤드와 디스크(12)의 자계를 감지하기 위한 분리된 읽기용 헤드로 이루어져 있다고 이해되어야 한다. 읽기용 헤드는 자기 저항(MR : Magneto-Resistive) 소자로부터 구성되어 진다. 헤드(16)는 자기 헤드(Magnetic Head) 또는 변환기(transducer)라 칭해지기도 한다.
헤드(16)는 슬라이더(20)에 통합되어 질 수 있다. 슬라이더(20)는 헤드(16)와 디스크(12) 표면사이에 공기 베어링(air bearing)을 생성시키는 구조로 되어 있다. 슬라이더(20)는 헤드 짐벌 어셈블리(22)에 결합되어 있다. 헤드 짐벌 어셈블리(22)는 보이스 코일(26)을 갖는 엑츄에이터 암(24)에 부착되어 있다. 보이스 코일(26)은 보이스 코일 모터(VCM : Voice Coil Motor 30)를 특정하도록 마그네틱 어셈블리(28)에 인접되게 위치하고 있다. 보이스 코일(26)에 공급되는 전류는 베어링 어셈블리(32)에 대하여 엑츄에이터 암(24)을 회전시키는 토오크를 발생시킨다. 엑츄에이터 암(24)의 회전은 디스크(12) 표면을 가로질러 헤드(16)를 이동시키게 된다.
정보는 전형적으로 디스크(12)의 환상 트랙 내에 저장된다. 각 트랙(34)은 복수의 섹터들을 포함하고 있다. 일 트랙에 대한 섹터 구성을 도 5에 도시하였다.
도 5에 도시된 바와 같이, 하나의 서보 섹터 구간(T)에는 서보 정보 영역(S)과 데이터 영역으로 구성되고, 데이터 영역에는 복수개의 데이터 섹터(D)들이 포함될 수 있다. 물론, 하나의 서보 섹터 구간에 단일의 데이터 섹터(D)가 포함되도록 구성할 수도 있다. 데이터 섹터(D)를 섹터라고 칭해지기도 한다. 데이터 섹터(D)는 데이터를 저장하기 위한 영역과 스페어(spare) 영역으로 구성될 수 있다. 데이터 섹터(D)에 라이트된 데이터에 대응되는 논리적 블록 어드레스(LBA; Logical Block Address)는 해당 데이터 섹터(D)의 스페어 영역에 라이트될 수 있다. 물론, 데이터 섹터(D)의 스페어 영역에 논리적 블록 어드레스를 라이트하지 않을 수도 있다.
그리고, 서보 정보 영역(S)에는 세부적으로 도 6과 같은 신호들이 기록되어 있다.
도 6에 도시된 바와 같이, 서보 정보 영역(S)에는 프리앰블(Preamble; 601), 서보 동기 표시 신호(602), 그레이 코드(Gray Code; 603) 및 버스트 신호(Burst; 604)들이 기록된다.
프리앰블(601)은 서보 정보 독출 시에 클럭 동기를 제공하고, 또한 서보 섹터 앞의 갭(gap)을 두어 일정한 타이밍 마진을 제공한다. 그리고, 자동이득제어(AGC) 회로의 이득(도면에 미도시)을 결정하는데 이용된다.
서보 동기 표시 신호(602)는 서보 어드레스 마크(Servo Address Mark; SAM) 및 서보 인덱스 마크(Servo Index Mark; SIM)로 구성된다. 서보 어드레스 마크는 서보 섹터의 시작을 나타내는 신호이고, 서보 인덱스 마크는 트랙에서의 첫 번째 서보 섹터의 시작을 나타내는 신호이다.
그레이 코드(603)는 트랙 정보를 제공하고, 버스트 신호(604)는 헤드(16)가 트랙(34)의 중앙을 추종하도록 제어하는데 이용되는 신호이며, 일예로서 A,B,C,D 4개의 패턴으로 구성된다. 즉, 4개의 버스트 패턴들을 조합하여 트랙 추종 제어 시에 사용되는 위치에러신호를 생성시킨다.
디스크(12)는 사용자가 접근할 수 없는 메인터넌스 실린더(maintenance cylinder) 영역과 사용자가 접근할 수 있는 사용자 데이터 영역으로 구분된다. 메인터넌스 실린더 영역을 시스템 영역이라 칭하기도 한다. 메인터넌스 실린더 영역에는 디스크 드라이브 제어에 필요한 각종 정보들이 저장되어 있으며, 물론 본 발명에 따른 주소 사상 정보 관리 방법을 수행하는데 필요한 정보들도 저장될 수 있다. 특히, 논리적 블록 어드레스를 가상의 어드레스를 이용하여 디스크의 물리적 어드레스로 변환시키는 주소 사상 정보가 메인터넌스 실린더 영역에 저장될 수 있다.
여기에서, 주소 사상 정보는 디스크를 포함하는 저장 매체의 물리적 영역에 대응되는 가상 밴드에 기초하여 호스트 기기로부터 수신되는 논리적 블록 어드레스를 저장 매체의 물리적 어드레스로 변환시키는 정보가 포함될 수 있다. 주소 사상 정보는 메타 데이터(mete data)에 포함될 수 있다.
세부적으로, 주소 사상 정보는 논리적 블록 어드레스들의 집합으로 분류되는 논리적 밴드와 저장 매체의 물리적 영역에 대응되는 가상 밴드간의 매핑 정보 및, 논리적 밴드에 할당된 가상 밴드에서의 논리적 블록 어드레스와 가상 어드레스간의 매핑 정보가 포함될 수 있다. 가상 어드레스는 저장 매체의 물리적 위치를 나타내는 정보이다.
또한, 주소 사상 정보는 논리적 블록 어드레스에 대한 저장 매체의 물리적 어드레스의 대응 관계를 나타내는 매핑 테이블 정보가 포함될 수 있다. 그리고, 주소 사상 정보는 논리적 블록 어드레스들의 집합으로 분류되는 논리적 밴드와 저장 매체의 물리적 영역에 대응되는 가상 밴드의 할당 관계, 논리적 밴드에서의 논리적 블록 어드레스와 가상 어드레스의 할당 관계를 나타내는 매핑 테이블 정보가 포함될 수 있다.
헤드(16)는 다른 트랙에 있는 정보를 읽거나 기록하기 위하여 디스크(12) 표면을 가로질러 이동된다. 디스크(12)에는 디스크 드라이브로 다양한 기능을 구현시키기 위한 복수개의 코드 오브젝트들이 저장될 수 있다. 일예로서, MP3 플레이어 기능을 수행하기 위한 코드 오브젝트, 네비게이션 기능을 수행하기 위한 코드 오브젝트, 다양한 비디오 게임을 수행하기 위한 코드 오브젝트 등이 디스크(12)에 저장될 수 있다.
다시 도 1을 참조하면, 저장 매체 인터페이스(140)는 프로세서(110)가 저장 매체(150)를 액세스하여 정보를 라이트 또는 리드할 수 있도록 처리하는 구성 수단이다. 디스크 드라이브로 구현되는 저장 장치에서의 저장 매체 인터페이스(140)는 세부적으로 헤드 디스크 어셈블리(100)를 제어하는 서보 회로 및 데이터 리드/라이트를 위한 신호 처리를 수행하는 리드/라이트 채널 회로를 포함한다.
호스트 인터페이스(160)는 퍼스널 컴퓨터, 모바일 기기 등과 같은 호스트 기기(2000)와의 데이터 송/수신 처리를 실행하는 수단으로서, 예를 들어 SATA(Serial Advanced Technology Attachment) 인터페이스, PATA(Parallel Advanced Technology Attachment) 인터페이스, USB(Universal Serial Bus) 인터페이스 등과 같은 다양한 규격의 인터페이스를 이용할 수 있다.
비휘발성 메모리 장치(170)는 비휘발성 반도체 메모리 장치로 구현될 수 있으며, 일예로서 플래시 메모리, PRAM(Phase change RAM), FRAM(Ferroelectric RAM), MRAM(Magnetic RAM) 등으로 구현될 수 있다.
비휘발성 메모리 장치(170)에는 주소 사상 복구 정보가 저장된다. 세부적으로, 비정상적으로 공급 전원이 오프되는 경우에 프로세서(110)의 제어에 의하여 RAM(130)에 저장되어 있는 주소 사상 복구 정보를 읽어내어 비휘발성 메모리 장치(170)에 저장한다.
버스(190)는 저장 장치의 구성 수단들 간의 정보를 전달하는 역할을 한다.
다음으로, 저장 장치의 일예인 하드 디스크 드라이브의 소프트웨어 운영 체계에 대하여 도 2를 참조하여 설명하기로 한다.
도 2에 도시된 바와 같이, 하드 디스크 드라이브(HDD)의 저장 매체인 디스크(150A)에는 복수의 코드 오브젝트(Code Object 1 ~ N)들이 저장되어 있다.
ROM(120)에는 부트 이미지(Boot Image) 및 압축된 RTOS 이미지(packed RTOS Image)가 저장되어 있다.
디스크(150A)에는 복수의 코드 오브젝트(CODE OBJECT 1~N)들이 저장되어 있다. 디스크에 저장된 코드 오브젝트들은 디스크 드라이브의 동작에 필요한 코드 오브젝트들뿐만 아니라, 디스크 드라이브로 확장할 수 있는 다양한 기능에 관련된 코드 오브젝트들도 포함될 수 있다. 특히, 도 19 ~ 도 25 및 도 42의 흐름도에 따른 방법을 실행시키기 위한 코드 오브젝트들이 디스크(150A)에 저장되어 있다. 물론, 도 19 ~ 도 25 및 도 42의 흐름도에 따른 방법을 실행시키기 위한 코드 오브젝트들을 디스크(150A) 대신에 ROM(120)에 저장할 수도 있다. 그리고, MP3 플레이어 기능, 네비게이션 기능, 비디오 게임 기능 등의 다양한 기능을 수행하는 코드 오브젝트들도 디스크(150A)에 저장될 수 있다.
RAM(130)에는 부팅 과정에서 ROM(120)으로부터 부트 이미지(Boot Image)를 읽어내어 압축 해제된 RTOS 이미지(Unpacked RTOS Image)가 로딩된다. 그리고, 디스크(150A)에 저장되어 있는 호스트 인터페이스 수행에 필요한 코드 오브젝트들이 RAM(130)에 로딩된다. 특히, RAM(130)에는 주소 사상 정보가 로딩된다. 그리고, RAM(130)에는 데이터 라이트 동작에 따라 생성되는 주소 사상 복구 정보가 저장된다.
채널(CHANNEL) 회로(200)에는 데이터 리드/라이트를 위한 신호 처리를 수행하는데 필요한 회로들이 내장되어 있으며, 서보(SERVO) 회로(210)에는 데이터 리드/라이트 동작을 수행하기 위하여 헤드 디스크 어셈블리(100)를 제어하는데 필요한 회로들이 내장되어 있다.
RTOS(Real Time Operating System; 110A)는 실시간 운영 체계 프로그램으로서, 디스크를 이용한 다중 프로그램 운영 체계이다. 태스크(task)에 따라서 우선순위가 높은 전위(foreground)에서는 실시간 다중 처리를 하며, 우선순위가 낮은 후위(background)에서는 일괄 처리를 한다. 그리고, 디스크로부터의 코드 오브젝트의 로딩과 디스크로의 코드 오브젝트의 언로딩을 수행한다.
RTOS(Real Time Operating System; 110A)는 코드 오브젝트 관리 유닛(Code Object Management Unit; COMU, 110-1), 코드 오브젝트 로더(Code Object Loader; COL, 110-2), 메모리 핸들러(Memory Handler; MH, 110-3), 채널 제어 모듈(Channel Control Module; CCM, 110-4) 및 서보 제어 모듈(Servo Control Module; SCM, 110-5)들을 관리하여 요청된 명령에 따른 태스크를 실행한다. RTOS(110A)는 또한 어플리케이션(Application) 프로그램(220)들을 관리한다.
세부적으로, RTOS(110A)는 디스크 드라이브의 부팅 과정에서 디스크 드라이브 제어에 필요한 코드 오브젝트들을 RAM(130)에 로딩시킨다. 따라서, 부팅 과정을 실행하고 나면 RAM(130)에 로딩된 코드 오브젝트들을 이용하여 디스크 드라이브를 동작시킬 수 있게 된다.
COMU(110-1)은 코드 오브젝트들이 기록되어 있는 위치 정보를 저장하고, 버스를 중재하는 처리를 수행한다. 또한, 실행되고 있는 태스크들의 우선순위에 대한 정보도 저장되어 있다. 그리고, 코드 오브젝트에 대한 태스크 수행에 필요한 태스크 제어 블록(Task Control Block; TCB) 정보 및 스택 정보도 관리한다.
COL(110-2)는 COMU(110-1)을 이용하여 디스크(150A)에 저장되어 있는 코드 오브젝트들을 RAM(130)에 로딩시키거나, RAM(130)에 저장되어 있는 코드 오브젝트들을 디스크(150A)로 언로딩시키는 처리를 수행한다. 이에 따라서, COL(110-2)는 디스크(150A)에 저장되어 있는 도 19 ~ 도 25 및 도 42의 흐름도에 따른 방법을 실행시키기 위한 코드 오브젝트들을 RAM(130)에 로딩시킬 수 있다.
RTOS(110A)는 RAM(130)에 로딩된 코드 오브젝트들을 이용하여 아래에서 설명되어질 도 19 ~ 도 25 및 도 42의 흐름도에 따른 방법을 실행시킬 수 있게 된다.
MH(110-3)는 ROM(120) 및 RAM(130)에 데이터를 라이트하거나 리드하는 처리를 수행한다.
CCM(110-4)은 데이터 리드/라이트를 위한 신호 처리를 수행하는데 필요한 채널 제어를 수행하고, SCM(110-5)는 데이터 리드/라이트를 수행하기 위하여 헤드 디스크 어셈블리를 포함하는 서보 제어를 수행한다.
다음으로, 도 1에 도시된 본 발명의 기술적 사상에 의한 일실시 예에 따른 저장 장치의 일예인 디스크 드라이브(1000)의 전기적인 회로 구성을 도 4에 도시하였다.
도 4에 도시된 바와 같이, 본 발명의 기술적 사상에 의한 일실시 예에 따른 디스크 드라이브(1000)는 프리 앰프(410), 리드/라이트 채널(420, R/W CHANNEL), 프로세서(430), 보이스 코일 모터 구동부(440, VCM 구동부), 스핀들 모터 구동부(450, SPM 구동부), ROM(460), RAM(470), 호스트 인터페이스(480), 비휘발성 메모리 장치(490) 및, 전원 공급 장치(500)를 구비한다.
프로세서(430)는 디지털 신호 프로세서(DSP: Digital Signal Processor), 마이크로프로세서, 마이크로컨트롤러, 등이 될 수 있다. 프로세서(430)는 호스트 인터페이스(480)를 통하여 호스트 기기(2000)로부터 수신되는 커맨드(command)에 따라서 디스크(12)로부터 정보를 읽거나 또는 디스크(12)에 정보를 기록하기 위하여 리드/라이트 채널(420)을 제어한다.
프로세서(430)는 보이스 코일 모터(30, VCM)를 구동시키기 위한 구동 전류를 공급하는 VCM(Voice Coil Motor) 구동부(440)에 결합되어 있다. 프로세서(430)는 헤드(16)의 움직임을 제어하기 위하여 VCM 구동부(440)로 제어신호를 공급한다.
프로세서(430)는 스핀들 모터(14, SPM)를 구동시키기 위한 구동 전류를 공급하는 SPM(Spindle Motor) 구동부(450)에 또한 결합되어 있다. 프로세서(430)는 전원이 공급되면, 스핀들 모터(14)를 목표 속도로 회전시키기 위하여 SPM 구동부(450)에 제어신호를 공급한다.
프로세서(430)는 전원 공급 장치(500)와 결합되어 있으며, 전원 공급 장치(500)를 제어하기 위한 제어신호들을 생성시킨다.
프로세서(430)는 ROM(460) 및 RAM(470)과 각각 결합되어 있다. ROM(460)에는 디스크 드라이브를 제어하는 펌웨어 및 제어 데이터들이 저장되어 있다. 도 19 ~ 도 25 및 도 42의 흐름도에 따른 방법을 실행시키기 위한 프로그램 코드 및 정보들이 ROM(460)에 저장될 수 있다. 물론, 도 19 ~ 도 25 및 도 42의 흐름도에 따른 방법을 실행시키기 위한 프로그램 코드 및 정보들은 ROM(460) 대신에 디스크(12)의 메인터넌스 실린더 영역에 저장될 수도 있다.
RAM(470)에는 프로세서(430)의 제어에 따라 ROM(460) 또는 디스크(12)에 저장된 프로그램 코드 및 정보들이 초기화 모드에서 로딩되고, 호스트 인터페이스(480)를 통하여 수신되는 데이터 또는 디스크(12)에서 읽어낸 데이터가 임시적으로 저장된다. 특히, RAM(470)에는 초기화 모드에서 주소 사상 정보가 로딩될 수 있다. 즉, RAM(470)에는 초기화 모드에서 주소 사상 정보가 저장될 수 있다. 그리고, RAM(470)에는 데이터 라이트 동작에 따라서 주소 사상 복구 정보가 저장될 수 있다. 일 예로서, 도 17과 같이 구성된 주소 사상 복구 정보가 저장될 수 있다. 물로, 주소 사상 복구 정보의 구성을 다르게 설계할 수도 있다.
RAM(470)에서 주소 사상 복구 정보를 위하여 할당된 사이즈를 제한할 수 있다. 그리고, RAM(470)에 할당된 사이즈에 주소 사상 복구 정보가 풀(FULL) 상태로 저장되어 있으면, 프로세서(430)의 제어에 따라 RAM(470)에 저장된 주소 사상 복구 정보를 디스크(12)의 사용자 데이터 영역에 라이트하고, 주소 사상 복구 정보가 라이트된 디스크(12)의 물리적 어드레스(PBA)를 RAM(470)에 할당된 도 17과 같이 구성된 주소 사상 복구 정보의 rPrevPBA에 저장한다. 그리고, 프로세서(430)의 제어에 따라 RAM(470)에 저장된 도 17과 같이 구성된 주소 사상 복구 정보의 rLog0~rLogN를 삭제한다.
RAM(470)은 DRAM 또는 SRAM으로 구현할 수 있다. 또한, RAM(470)은 SDR(Single Data Rate) 방식 또는 DDR(Double Data Rate) 방식으로 구동되게 설계할 수 있다.
그리고, 프로세서(430)는 ROM(460) 또는 디스크(12)의 메인터넌스 실린더 영역에 저장된 프로그램 코드 및 정보들을 이용하여 도 19 ~ 도 25 및 도 42의 흐름도에 따른 방법을 실행하도록 디스크 드라이브를 제어할 수 있게 된다.
비휘발성 메모리 장치(490)는 플래시 메모리, PRAM(Phase change RAM), FRAM(Ferroelectric RAM), MRAM(Magnetic RAM) 등으로 구현될 수 있다.
비휘발성 메모리 장치(490)에는 주소 사상 복구 정보가 저장된다. 세부적으로, 비정상적으로 공급 전원이 오프되는 경우에, 프로세서(430)의 제어에 의하여 RAM(470)에 저장되어 있는 주소 사상 복구 정보를 읽어내어 비휘발성 메모리 장치(490)에 저장한다.
전원 공급 장치(500)는 디스크 드라이브에서 필요로 하는 전원 전압을 공급하는 장치이며, 전원이 비정상적으로 차단되는 경우에 예비 전원을 디스크 드라이브에 공급하는 역할을 한다. 도 4에서 전원 라인은 점선으로 표시하였다. 전원 공급 장치(500)의 세부적인 구성 예를 도 11에 도시하였다. 도 11에 대한 설명은 위에서 이미 설명하였으므로 중복적인 설명은 피하기로 한다.
도 11에 도시된 예비 전원 충전부(320)를 도 12와 같이 설계할 수 있으며, 또한 도 13과 같이 설계할 수도 있다. 도 12에 도시된 예비 전원 충전부의 세부 구성에 대해서는 위에서 이미 설명하였으므로 중복적인 설명은 피하기로 한다.
그러면, 도 13에 도시된 예비 전원 충전부의 다른 실시 예에 대하여 설명하기로 한다.
도 13에 도시된 바와 같이, 본 발명의 다른 실시 예에 따른 예비 전원 충전부(320")는 제1스위칭 수단(SW1), 제2스위칭 수단(SW2) 및 커패시터(C1)를 구비한다.
제1스위칭 수단(SW1)의 제1단자(T1)에는 전원 공급부(310)에서 생성되는 전원 전압(Vd)이 인가되고, 제1스위칭 수단(SW1)의 제2단자(T2)에는 커패시터(C1)의 제1단자가 연결되고, 커패시터(C1)의 제2단자는 접지에 연결된다. 제1스위칭 수단(SW1)의 제어 단자(T3)에는 제1스위칭 수단(SW1)의 스위칭 동작을 제어하기 위한 제2제어신호(CTL2)가 인가된다. 그리고, 제2스위칭 수단(SW2)의 제1단자(T4)에는 스핀들 모터(SPM)에서 역기전력이 생성되는 단자가 연결되고, 제2스위칭 수단(SW2)의 제2단자(T5)에는 커패시터(C1)의 제1단자가 연결되고, 제2스위칭 수단(SW2)의 제어 단자(T6)에는 제2스위칭 수단(SW2)의 스위칭 동작을 제어하기 위한 제3제어신호(CTL3)가 인가된다. 제2제어신호(CTL2) 및 제3제어신호(CTL3)는 프로세서(430)에서 다음과 같이 생성된다.
프로세서(430)는 파워 온(POWER ON) 상태에서 제1스위칭 수단(SW1)의 제1단자(T1)와 제2단자(T2)를 접속시키기 위한 논리 값을 갖는 제2제어신호(CTL2)를 생성시킨다. 프로세서(430)는 공급 전원이 비정상적으로 오프되는 상태에서 제1스위칭 수단(SW1)의 제1단자(T1)와 제2단자(T2)를 차단시키기 위한 논리 값을 갖는 제2제어신호(CTL2)를 생성시킨다.
이와 같이 생성된 제2제어신호(CTL2)에 따라서 파워 온 상태에서는 커패시터(C1)에는 전원 전압(Vd)이 충전되고, 공급 전원이 비정상적으로 오프되는 상태에서는 커패시터(C1)에 충전된 전압이 전원 분배부(330)의 제2입력단자(IN2)에 인가된다. 즉, 공급 전원이 비정상적으로 오프되는 경우에 커패시터(C1)에 충전된 전압이 예비 전원으로서 디스크 드라이브에 공급된다.
또한, 프로세서(430)는 공급 전원이 비정상적으로 오프된 상태에서 제2스위칭 수단(SW2)의 제1단자(T4)와 제2단자(T5)를 접속시키기 위한 논리 값을 갖는 제3제어신호(CTL3)를 생성시켜 제2스위칭 수단(SW2)의 제어단자(T6)에 인가한다. 이에 따라서, 공급 전원이 오프된 후에 관성에 의하여 회전하는 스핀들 모터(14)에서 발생되는 역기전력(BEMF)에 의하여 커패시터(C1)는 충전된다.
다시 도 4를 참조하여, 리드 커맨드 또는 라이트 커맨드에서 지정하는 논리적 블록 어드레스에 대응되는 디스크의 물리적 어드레스를 탐색한 후에 실행되는 데이터 리드 동작 및 데이터 라이트 동작을 설명하기로 한다.
데이터 리드(Read) 모드에서, 디스크 드라이브는 디스크(12)로부터 헤드(16)에 의하여 감지된 전기적인 신호를 프리 앰프(410)에서 증폭시킨다. 그리고 나서, 리드/라이트 채널(420)에서 신호의 크기에 따라 이득을 자동으로 가변시키는 자동 이득 제어 회로(도면에 미도시)에 의하여 프리 앰프(410)로부터 출력되는 신호를 증폭시키고, 이를 디지털 신호로 변환시킨 후에, 복호 처리하여 데이터를 검출한다. 검출된 데이터는 프로세서(430)에서 일예로서 에러 정정 코드인 리드 솔로몬 코드를 이용한 에러 정정 처리를 실행한 후에, 스트림 데이터로 변환하여 호스트 인터페이스(480)를 통하여 호스트 기기(2000)로 전송한다.
데이터 라이트(Write) 모드에서, 디스크 드라이브는 호스트 인터페이스(480)를 통하여 호스트 기기로부터 데이터 및 LBA를 입력받아, 프로세서(430)에서 데이터에 리드 솔로몬 코드에 의한 에러 정정용 심볼을 부가하고, 리드/라이트 채널(420)에 의하여 기록 채널에 적합하도록 부호화 처리한 후에 프리 앰프(410)에 의하여 증폭된 기록 전류로 헤드(16)를 통하여 디스크(12)에 기록시킨다. 본 발명에서는 데이터 라이트 모드에서 섹터 별로 할당된 스페어 영역에 섹터에 저장되는 데이터에 대응되는 LBA를 라이트한다.
그러면, RAM(470)에 로딩된 프로그램 코드 및 정보들을 이용하여 프로세서(430)에서 도 19 ~ 도 25 및 도 42의 흐름도에 따른 방법을 실행시키기 동작에 대하여 설명하기로 한다.
우선, 본 발명에 따른 저장 장치의 하나인 디스크 드라이브에서의 기록 밀도를 높이기 위하여 제안된 새로운 라이트 방식인 슁글 라이트(shingled write) 방식에 대하여 설명하기로 한다.
슁글 라이트 방식은 디스크의 트랙(track)들이 기왓장 쌓는 것처럼 서로 겹쳐지면서 한 쪽 방향으로만 라이트를 실행하는 라이트 방식이다. 즉, 도 7에 도시된 바와 같이, 슁글 라이트 방식은 화살표 방향으로 라이트를 실행한다고 가정하면, N-1 트랙과 인접한 N 트랙을 라이트할 때 N-1 트랙을 부분적으로 오버라이트하고, N 트랙에 인접한 N+1 트랙을 라이트할 때 N 트랙을 부분적으로 오버라이트함으로써, 저장 매체의 반경 방향의 기록 밀도인 TPI(Track Per Inch) 특성을 높일 수 있다.
이와 같은 슁글 라이트 방식은 항상 한쪽 방향으로만 플럭스(flux)가 발생하므로 N 트랙을 라이트한 후에는 N-1 트랙을 라이트할 수 없다는 제한 조건을 만족시켜야 한다. 만일, 도 8에 도시된 바와 같이 N 트랙을 라이트한 후에 슁글 라이트 진행 방향과 반대 방향인 N-1 트랙을 라이트하면, N 트랙이 ATI(Adjacent Track Interference) 영향에 의하여 지워지는 문제가 발생한다.
따라서, 이러한 문제를 해결하기 위하여 항상 디스크의 내주 방향 또는 디스크의 외주 방향 중의 어느 한 방향으로만 라이트를 수행하도록 호스트에서 제공되는 LBA(Logical Block Address)에 대한 새로운 디스크 주소를 동적으로 할당하는 기술이 필요하게 되었다.
본 발명에서는 기존의 LBA를 디스크 드라이브의 물리적 어드레스인 CHS(Cylinder Head Sector)로 변환시키는 과정에 가상 어드레스(Virtual Address; VA)를 이용하여 기존 LBA를 그대로 이용하고, 디스크 드라이브에서 슁글 라이트 진행 방향을 한쪽 방향으로만 제한하는 조건을 만족시키도록 디스크를 액세스할 수 있는 방안을 제안한다.
도 9를 참조하여, 본 발명에서 제안하는 액세스 방법을 구현하기 위한 존 및 가상 밴드 구성을 설명하기로 한다.
디스크(12)의 저장 영역은 복수개의 물리적인 존(zone)으로 나누어진다. 물리적 존별로 기록 밀도인 TPI(Tracks Per Inch) 또는 BPI(Bits Per Inch) 값을 다르게 설정할 수 있다. 각각의 물리적인 존에는 복수개의 가상 밴드(Virtual Band; VB)들이 포함되고, 각각의 가상 밴드들은 M개의 겹쳐 쓰여지는 연속된 트랙들의 집합으로 설정된다. 그리고, 가상 밴드들의 사이에 보호 트랙(Guard Track)을 두어, 가상 밴드들 사이에는 겹쳐 쓰기를 하지 않는다. 도 9를 참조하면, 물리적 존 1에는 (K+1)개의 가상 밴드(VB_0 ~ VB_K)들이 배정되는 구조를 갖는다. 즉, 가상 밴드는 저장 매체의 물리적인 저장 공간을 단위 사이즈로 분류한 것을 의미한다. 가상 밴드에 포함된 트랙에서는 디스크의 내주 방향 또는 외주 방향 중의 어느 한쪽 방향으로 데이터가 순차적으로 라이트되도록 주소 사상 정보를 생성시킨다.
다음으로, 존 별 논리적 밴드와 가상 밴드의 할당 구조에 대하여 도 10을 참조하여 설명하기로 한다.
도 10은 본 발명의 기술적 사상에 의한 일실시 예에 따른 저장 매체의 물리적 존별 논리적 밴드(Logical Band; LB)에 대한 가상 밴드(Virtual Band; VB)의 할당 구조를 도식적으로 보여주는 도면이다.
도 10에 도시된 바와 같이, 저장 매체의 물리적 존(Zone)에서 라이트 작업을 수행하기 위하여 논리적 밴드에 가상 밴드가 할당된다. 저장 매체의 물리적 존1을 (K+1)개의 논리적 밴드들로 구성할 수 있다. 여기에서, 논리적 밴드는 제1사이즈 단위의 연속되는 논리적 블록 어드레스들의 집합으로 정의된다. 즉, 논리적 밴드는 라이트 가능한 연속된 논리적 블록 어드레스들의 집합을 의미한다.
예를 들어, 물리적인 존 1의 논리적 블록 어드레스들의 범위는 0~9999의 10,000개의 LBA로 구성되고, 물리적인 존 1에 속한 논리적 밴드가 각각 1,000개씩의 LBA 집합으로 설정된다고 가정하면, 물리적 존1에 포함되는 논리적 밴드의 개수는 10개가 된다.
이 때, 가상 밴드 개수는 논리적 밴드 개수보다 많은 Q(Q>K)개로 설정한다. 여기에서, 가상 밴드는 상기 저장 매체의 물리적인 저장 공간을 제2사이즈 단위로 분류하여 설정될 수 있다. 즉, 저장 매체가 디스크인 경우에 가상 밴드는 도 9에서 설명한 바와 같이, M개의 겹쳐 쓰여지는 트랙들의 집합으로 설정된다.
가상 밴드들 중에서 논리적 밴드에 할당되어 있지 않은 가상 밴드들을 리저브드 가상 밴드(Reserved Virture Band)라 칭할 수 있다. 이를 다르게 표현하면, 논리적 밴드에 할당되어 있지 않은 가상 밴드들에 대응되는 저장 영역을 리저브드 영역(Reserved Area)이라 칭할 수 있다. 리저브드 가상 밴드 정보는 아래의 도 16에서 설명되어질 프리 큐(Free Queue)에 저장된다.
그러면, 이와 같은 가상 밴드를 이용하여 액세스하는 저장 장치를 포함하는 저장 장치에서의 주소 사상 정보를 관리하는 동작에 대하여 설명하기로 한다.
도 14는 본 발명의 기술적 사상에 의한 일실시 예에 따른 도 1에 도시된 저장 장치의 프로세서(110) 및 RAM(130) 또는 도 4에 도시된 디스크 드라이브의 프로세서(430) 및 RAM(470)의 세부 구성도를 보여준다. 설명의 편의를 위하여 도 11에 대하여 도 4의 디스크 드라이브를 참조하여 설명하기로 한다.
도 14에 도시된 바와 같이, 프로세서(430)는 전원 제어 프로세서(430-1), 주소 사상 정보 관리 프로세서(430-2) 및 어드레스 변환 프로세서(430-3)를 구비한다.
주소 사상 정보 관리 프로세서(430-2)의 제어에 의하여 RAM(470)에는 주소 사상 정보(470-1)가 로딩된다. 여기에서, 주소 사상 정보는 가상의 어드레스를 이용하여 논리적 블록 어드레스를 저장 매체의 물리적 어드레스로 변환시키는 정보를 포함할 수 있다. 주소 사상 정보는 일예로서 논리적 밴드와 가상 밴드의 할당 관계, 논리적 밴드에 할당된 가상 밴드에서의 논리적 블록 어드레스와 가상 어드레스의 할당 관계를 나타내는 매핑 테이블 정보가 될 수 있다. 그리고, 주소 사상 정보는 메타 데이터(meta data)에 포함될 수 있다.
주소 사상 정보(470-1)는 비휘발성 메모리 장치(490) 또는 디스크(12)로부터 읽어내어 RAM(470)에 저장될 수 있다. 주소 사상 정보(470-1)는 LBA에 기초하여 가상 어드레스를 검색할 수 있도록 구성될 수 있다. 가상 어드레스는 저장 매체에서의 물리적 어드레스에 기초하여 정의될 수 있다. 저장 매체가 디스크인 경우에 가상 어드레스는 섹터의 물리적 어드레스에 기초하여 정의될 수 있다. 또한, 디스크에서의 가상 어드레스는 CHS(Cylinder Head Sector)에 기초하여 정의될 수 있다. 뿐만 아니라, 디스크에서의 가상 어드레스는 물리적인 존, 가상 밴드, 트랙 및 섹터에 기초하여 정의될 수도 있다. 주소 사상 정보(470-1)는 슁글 라이트 방식에 따라 가상 밴드에 포함된 디스크의 트랙에서 내주 방향 또는 외주 방향 중의 어느 한쪽 방향으로 데이터가 순차적으로 라이트 되도록 생성될 수 있다.
주소 사상 정보(470-1)에는 물리적인 존 별로 논리적 밴드와 가상 밴드들의 할당 구조를 나타내는 정보들이 포함될 수 있다. 즉, 주소 사상 정보(470-1)에는 도 10에 도시된 바와 같은 물리적 존 별로 논리적 밴드에 할당되는 가상 밴드들의 매핑 구조를 나타내는 정보들이 포함될 수 있다.
도 10에 도시된 논리적 밴드에 할당되는 가상 밴드들의 할당 상태를 보여주는 주소 사상 정보를 도 26과 같이 생성시킬 수 있다.
도 26에 도시된 바와 같이, 주소 사상 정보에는 논리적 밴드 번호(LB NO), 가상 밴드 번호(VB NO), 가상 밴드에서 마지막으로 액세스된 가상 어드레스 번호(LA VA) 항목이 포함될 수 있다.
도 26을 참조하면, 논리적 밴드 번호 0에 가상 밴드 번호 2와 0이 할당되고, 가상 밴드 번호 2에서 마지막으로 액세스된 가상 어드레스는 199이고, 가상 밴드 번호 0에서 마지막으로 액세스된 가상 어드레스가 A라는 사실을 알 수 있다.
일예로서, 가상 밴드의 사이즈를 200개의 섹터로 할당하고, 가상 밴드별로 가상 어드레스를 0~199로 설정하면, 가상 밴드 번호 2에는 마지막 가상 어드레스 199까지 할당되어 있으므로 새로 할당할 수 있는 가상 어드레스가 존재하지 않는다는 것을 보여준다. 그리고, A가 199보다 작은 값을 갖는 경우에는, 논리적 밴드 0에 포함된 LBA에 대한 라이트 커맨드가 수신되면 가상 밴드 번호 0의 가상 어드레스(A+1)를 라이트 커맨드에서 지정하는 LBA에 매핑되도록 주소 사상 정보를 갱신한다.
도 26에서 A, B, C, D는 각각 1~199 사이의 정수 값을 갖는 가상 어드레스이다.
그리고, 논리적 밴드 번호 0에 할당된 가상 밴드 0(VB_0)에서 LBA에 대한 가상 어드레스(VA; Virtual Address)의 매핑 구조의 일예를 도 27에 도시하였다.
도 27을 참조하면, 가상 밴드 0(VB_0)은 가상 어드레스를 0부터 199까지 포함하고 있으며, 각각의 가상 어드레스들은 섹터 단위로 할당된다. 따라서, 도 26에 따르면 단위 가상 밴드에는 200개의 섹터가 포함된다. 가로 줄은 하나의 트랙에 포함된 섹터들을 보여준다. 도 26에 도시된 바와 같이, 하나의 트랙에는 20개의 섹터들을 포함하는 구조를 보여준다. 트랙(track) 1에 포함된 20개의 섹터들은 각각 가상 어드레스(Virtual Address; VA) 0 ~19로 지정된다. 같은 방법을 적용하여, 트랙 10에 포함된 20개의 섹터들은 각각 VA 180~199로 지정된다.
도 27에 도시된 바와 같이, VA 0~9에 각각 LBA 0~9가 할당되고, VA 15 및 16에 각각 LBA 20 및 21이 할당되고, VA 38~47에 LBA 50~59가 할당되고, VA 86~94에 LBA 10~18이 할당된다. VA 10~14, 17~37, 48~85는 무효화된 가상 어드레스를 나타내고, VA 95~199는 할당되지 않은 유효한 가상 어드레스를 나타낸다. 무효화된 가상 어드레스는 업데이트된 LBA에 대응되었던 이전 가상 어드레스들을 의미한다.
도 27에 도시된 가상 밴드 0(VB_0)에 대한 주소 사상 정보를 일예로서 도 28A와 같이 생성시킬 수 있다.
도 28A는 VB_0에서 할당된 개별적인 LBA에 대응되는 VA의 매핑 관계를 단순히 나타내는 매핑 테이블이다. 도 28A와 같은 구조의 매핑 테이블은 각각의 LBA에 대응되는 VA를 단순히 나열하는 구조를 갖기 때문에 데이터양이 큰 단점이 있다.
이러한 단점을 보완하기 위하여 LBA와 VA가 함께 순차적으로 증가되는 그룹을 하나의 그룹으로 묶어서 주소 사상 정보를 생성시키는 방법을 제안한다.
즉, 새로 제안하는 주소 사상 정보에서는 LBA와 VA가 함께 순차적으로 증가되는 그룹을 시작 LBA, 시작 VA, 순차적으로 증가되는 섹터의 개수(SCN)로 표시한다.
도 27을 참조하면, VA 0~9에서 LBA가 0~9가 순차적으로 증가되고, VA 15~16에서 LBA 20~21이 순차적으로 증가되고, VA 38~47에서 LBA 50~59가 순차적으로 증가되고, VA 86~94에서 LBA 10~18이 순차적으로 증가된다.
위와 같이 LBA와 VA가 함께 순차적으로 증가되는 4개의 그룹에 대한 매핑 정보를 도 28B와 같이 표시할 수 있다.
VA 0~9에서 LBA가 0~9가 순차적으로 증가되는 그룹에 대해서는 시작 LBA 0, 시작 VA 0, 순차적으로 증가되는 섹터의 개수가 10이므로, (LBA, SCN, VA)를 (0, 10, 0)로 나타낼 수 있다.
같은 방식으로, VA 15~16에서 LBA 20~21이 순차적으로 증가되는 그룹에 대해서는 시작 LBA 20, 시작 VA 15, 순차적으로 증가되는 섹터의 개수가 2개이므로, (LBA, SCN, VA)를 (20, 2, 15)로 나타낼 수 있다. 그리고, VA 38~47에서 LBA 50~59가 순차적으로 증가되는 그룹에 대해서는 (LBA, SCN, VA)를 (50, 10, 38)로 나타낼 수 있고, VA 86~94에서 LBA 10~18이 순차적으로 증가되는 그룹에 대해서는 (LBA, SCN, VA)를 (10, 9, 86)으로 나타낼 수 있다.
이를 정리하면, 도 28B와 같은 주소 사상 정보를 생성시킬 수 있다. 도 27B에 도시된 주소 사상 정보는 도 28A에 도시된 주소 사상 정보에 비하여 단순해지고, 데이터양이 감소된다는 사실을 알 수 있다.
논리적 밴드에 할당된 가상 밴드들에 대하여 도 28B와 같은 방식으로 각각의 가상 밴드에 대한 주소 사상 정보를 생성시킬 수 있다.
따라서, RAM(470)에는 존 별로 도 26과 같은 논리적 밴드와 가상 밴드의 할당 관계 및 가상 밴드에서 마지막으로 액세스된 가상 어드레스를 나타내는 매핑 정보 및, 도 28A 또는 28B와 같은 논리적 밴드에 할당된 가상 밴드에서의 LBA에 대응되는 VA를 나타내는 매핑 정보가 로딩될 수 있다.
다시 도 14를 참조하면, 전원 제어 프로세서(430-1)는 도 11 ~ 도 13의 전원 공급 장치를 제어하는데 필요한 제어신호들을 생성시킨다.
전원 제어 프로세서(430-1)는 전원이 정상적으로 공급되는 동안에, 도 11에 도시된 전원 분배부(330)의 제1입력단자(IN1)와 출력단자(OUT)를 접속시키는 논리 값을 갖는 제1제어신호(CTL1)를 생성시킨다. 그리고, 공급 전원이 비정상적으로 오프되는 경우에, 전원 분배부(330)의 제2입력단자(IN2)와 출력단자(OUT)를 접속시키는 논리 값을 갖는 제1제어신호(CTL1)를 생성시킨다.
전원 제어 프로세서(430-1)는 전원 오프 제어신호가 생성되지 않은 상태에서 저장 장치에 인가되는 전원의 전압이 임계 전압 미만으로 강하되면 공급 전원이 비정상적으로 오프되는 것으로 판정한다. 즉, 전원 제어 프로세서(430-1)는 파워 온(POWER ON) 모드에서 전원 공급 장치(500)에서 출력되는 전원의 전압이 임계 전압 미만으로 강하되면 비정상적인 파워 오프가 발생된 것으로 판정한다.
전원 제어 프로세서(430-1)에 생성되는 제1제어신호(CTL1)에 따라서 공급 전원이 정상적으로 공급되는 동안에는 전원 공급부(310)에서 생성되는 전원이 디스크 드라이브를 구성하는 회로에 공급되고, 비정상적인 파워 오프가 발생되는 경우에는 예비 전원 충전부(310)에서 생성되는 전원이 디스크 드라이브를 구성하는 회로에 공급된다.
그리고, 전원 제어 프로세서(430-1)는 파워 온(POWER ON) 상태에서 도 12 및 도 13에 도시된 제1스위칭 수단(SW1)의 제1단자(T1)와 제2단자(T2)를 접속시키기 위한 논리 값을 갖는 제2제어신호(CTL2)를 생성시킨다. 전원 제어 프로세서(430-1)는 비정상적인 파워 오프가 발생된 상태에서 제1스위칭 수단(SW1)의 제1단자(T1)와 제2단자(T2)를 차단시키기 위한 논리 값을 갖는 제2제어신호(CTL2)를 생성시킨다.
이와 같이 생성된 제2제어신호(CTL2)에 따라서 파워 온 상태에서는 커패시터(C1)에는 전원 전압(Vd)이 충전되고, 공급 전원이 비정상적인 파워 오프 상태에서는 커패시터(C1)에 충전된 전압이 전원 분배부(330)의 제2입력단자(IN2)에 인가된다. 즉, 비정상적인 파워 오프가 발생되는 경우에는 커패시터(C1)에 충전된 전압이 예비 전원으로서 디스크 드라이브를 구성하는 회로에 공급된다.
또한, 전원 제어 프로세서(430-1)는 비정상적인 파워 오프가 발생된 상태에서 도 13에 도시된 제2스위칭 수단(SW2)의 제1단자(T4)와 제2단자(T5)를 접속시키기 위한 논리 값을 갖는 제3제어신호(CTL3)를 생성시켜 제2스위칭 수단(SW2)의 제어단자(T6)에 인가한다. 이에 따라서, 비정상적인 파워 오프가 발생된 후에 관성에 의하여 회전하는 스핀들 모터(14)에서 발생되는 역기전력(BEMF)에 의하여 커패시터(C1)는 충전된다.
주소 사상 정보 관리 프로세서(430-2)는 주소 사상 정보를 관리하는 프로세스를 수행한다. 세부적으로, 디스크 드라이브에 전원이 공급되면, 주소 사상 정보 관리 프로세서(430-2)는 디스크(12) 또는 비휘발성 저장 장치(490)에 저장되어 있는 주소 사상 정보를 RAM(470)에 로딩시킨다. 즉, 주소 사상 정보 관리 프로세서(430-2)는 디스크(12) 또는 비휘발성 저장 장치(490)로부터 주소 사상 정보를 읽어내어 RAM(470)에 저장한다.
주소 사상 정보 관리 프로세서(430-2)는 라이트 커맨드에 기초하여 RAM(470)에 저장되어 있는 주소 사상 정보(470-1)를 변경시킨다. 즉, 주소 사상 정보 관리 프로세서(430-2)는 라이트 커맨드에 의하여 논리적 밴드에 새로 할당된 가상 밴드 정보 또는 할당된 가상 밴드에서 LBA에 대응하여 추가된 가상 어드레스 정보를 RAM(470)에 저장되어 있는 주소 사상 정보(470-1)에 추가한다. 이에 따라서, RAM(470)에 저장되어 있는 주소 사상 정보(470-1)는 라이트 커맨드를 실행할 때마다 갱신된다.
그리고, 주소 사상 정보 관리 프로세서(430-2)는 라이트 커맨드를 수행하면서 주소 사상 복구 정보(470-2)를 생성시켜 RAM(470)에 저장한다. 주소 사상 복구 정보(470-2)는 디스크(12) 또는 비휘발성 메모리 장치(490)에 저장되어 있는 주소 사상 정보에 반영되지 않고 라이트된 데이터의 위치에 대한 정보를 포함할 수 있다. 일 예로서, 도 17과 같이 주소 사상 복구 정보(470-2)를 구성할 수 있다.
도 17을 참조하면, rPrevPBA에는 이전 주소 사상 복구 정보가 라이트된 디스크(12)의 물리적 어드레스가 저장되고, rLog0 ~ rLogN에는 디스크(12) 또는 비휘발성 메모리 장치(490)에 저장되어 있는 주소 사상 정보에 반영되지 않고 디스크(12)에 라이트된 데이터의 위치에 대한 물리적 어드레스 및 이에 매핑되는 논리적 블록 어드레스가 각각 저장된다. 참고적으로, 주소 사상 복구 정보(470-2)의 rPrevPBA에는 초기값으로 NULL 값이 저장된다.
또한, 드라이브에서의 라이트 동작 실행 시에 데이터 및 이에 대응되는 논리적 블록 어드레스가 함께 디스크(12)에 라이트되는 경우에, 주소 사상 복구 정보는 주소 사상 정보에 반영되지 않고 디스크(12)에 라이트된 데이터의 위치에 대한 물리적 어드레스 및 이전 주소 사상 복구 정보가 라이트된 디스크(12)의 물리적 어드레스가 포함될 수 있다. 이 경우에, 도 17에 도시된 rLog0 ~ rLogN에는 주소 사상 정보에 반영되지 않고 디스크(12)에 라이트된 데이터의 위치에 대한 물리적 어드레스가 각각 저장된다.
본 발명에서는 RAM(470)에서 주소 사상 복구 정보를 위하여 할당된 사이즈를 제한할 수 있다. 즉, RAM(470)에 저장할 수 있는 rLog의 최대 개수를 한정할 수 있다. 주소 사상 복구 정보를 위하여 할당된 RAM(470)에 할당되는 사이즈는 드라이브에서의 비정상적인 파워 오프 발생시에 비휘발성 메모리 장치(490)에 라이트할 있는 저장 용량보다 작게 설정한다. 본 발명에서는 설명의 편의를 위하여 RAM(470)에 저장할 수 있는 rLog의 최대 개수를 일 예로서 10개로 설정하였다. 물론, 본 발명이 이에 한정되는 것은 아니다.
본 발명에서는 라이트 커맨드에 따라 RAM(470)에 저장되어 있는 주소 사상 정보(470-1)가 갱신될 때마다 갱신된 주소 사상 정보(470-1)를 디스크(12) 또는 비휘발성 메모리 장치(490)에 저장하지 않는다. 이는 주소 사상 정보(470-1)가 갱신될 때마다 갱신된 주소 사상 정보를 디스크(12) 또는 비휘발성 메모리 장치(490)에 저장하는 프로세스를 수행하면, 주소 사상 정보를 디스크(12) 또는 비휘발성 메모리 장치(490)에 저장하는 동안에 라이트/리드 프로세스를 수행할 수 없게 되어 디스크 드라이브의 성능 저하를 가져온다.
이에 따라서, 본 발명에서는 일 예로서 다음과 같은 조건에서 RAM(470)에 저장되어 있는 주소 사상 정보(470-1)를 디스크(12) 또는 비휘발성 메모리 장치(490)에 저장한다.
주소 사상 정보 관리 프로세서(430-2)는 시스템 종료 커맨드가 수신되는 경우에, RAM(470)에 저장되어 있는 주소 사상 정보(470-1)를 디스크(12) 또는 비휘발성 메모리 장치(490)에 저장한다.
주소 사상 정보 관리 프로세서(430-2)는 RAM(470)에 저장되어 있는 주소 사상 정보(470-1)를 디스크(12) 또는 비휘발성 메모리 장치(490)에 저장한 후에는 RAM(470)에 저장되어 있는 주소 사상 복구 정보(470-2)를 삭제한다. 즉, 주소 사상 정보 관리 프로세서(430-2)는 RAM(470)에 저장되어 있는 주소 사상 정보(470-1)를 디스크(12) 또는 비휘발성 메모리 장치(490)에 저장한 후에 RAM(470)에 저장되어 있는 주소 사상 복구 정보(470-2)를 지우는 프로세스를 수행한다.
주소 사상 정보 관리 프로세서(430-2)는 RAM(470)에 할당된 사이즈에 주소 사상 복구 정보(470-2)가 풀(FULL) 상태로 저장되어 있으면, RAM(470)에 저장된 주소 사상 복구 정보(470-2)를 디스크(12)의 사용자 데이터 영역에 라이트하는 프로세스를 수행한다. 구체적으로, 바로 이전에 데이터를 라이트한 섹터의 다음 섹터에 RAM(470)에 저장된 주소 사상 복구 정보(470-2)를 라이트하는 프로세스를 수행한다.
주소 사상 정보 관리 프로세서(430-2)는 주소 사상 복구 정보(470-2)가 라이트된 디스크(12)의 물리적 어드레스(PBA)를 RAM(130)에 할당된 주소 사상 복구 정보(470-2)의 rPrevPBA에 저장한다. RAM(470)에 저장된 주소 사상 복구 정보(470-2)를 디스크(12)의 사용자 데이터 영역에 라이트하고 나서, 주소 사상 정보 관리 프로세서(430-2)는 RAM(470)에 저장된 도 17과 같이 구성된 주소 사상 복구 정보(470-2)에 포함된 rLog0~rLogN를 삭제한다.
그리고, 주소 사상 정보 관리 프로세서(430-2)는 비정상적인 파워 오프가 발생되는 경우에 예비 전원을 이용하여 RAM(470)에 저장되어 있는 주소 사상 복구 정보(470-2)를 비휘발성 메모리 장치(490)에 저장한다.
참고적으로, 전원 제어 프로세서(430-1)는 전원 오프 제어신호가 생성되지 않은 상태에서 저장 장치에 인가되는 전원의 전압이 임계 전압 미만으로 강하되면 비정상적인 파워 오프가 발생된 것으로 판정한다.
이에 따라서, 전원 제어 프로세서(430-1)에서 비정상적인 파워 오프가 발생된 것으로 판정된 경우에, 주소 사상 정보 관리 프로세서(430-2)는 RAM(470)에 저장되어 있는 주소 사상 복구 정보(470-2)를 비휘발성 메모리 장치(490)에 저장한다.
예를 들어, 도 29A에 도시된 바와 같은 논리적 밴드에 대한 가상 밴드의 할당 상태를 갖는 주소 사상 정보가 디스크(12) 또는 비휘발성 메모리 장치(490)로부터 RAM(470)에 저장된 후에, 라이트 커맨드의 수행에 따라서 도 29B에 도시된 바와 같은 논리적 밴드에 대한 가상 밴드의 할당 상태를 갖는 주소 사상 정보로 RAM(470)에 저장된 주소 사상 정보로 변경되었다고 가정하자. 그리고, RAM(470)에 저장된 도 29B에 도시된 바와 같은 논리적 밴드 및 가상 밴드로 구성된 주소 사상 정보가 디스크(12) 또는 비휘발성 메모리 장치(490)에 저장되기 전에 비정상적으로 전원이 차단되었다고 가정하자.
도 29A에 도시된 바와 같은 논리적 밴드 및 가상 밴드로 구성에 대한 주소 사상 정보는 도 30과 같다.
도 30을 참조하면, 논리적 밴드 번호 0에 가상 밴드 번호 0이 할당되고, 가상 밴드 번호 0에서 마지막으로 액세스된 가상 어드레스는 199이다. 논리적 밴드 번호 3에는 가상 밴드 번호 1과 3이 할당되고, 가상 밴드 번호 1에서 마지막으로 액세스된 가상 어드레스는 199이고, 가상 밴드 번호 3에서 마지막으로 액세스된 가상 어드레스는 101이다. 그리고, 논리적 밴드 번호 K에는 가상 밴드 번호 2와 4가 할당되고, 가상 밴드 번호 2에서 마지막으로 액세스된 가상 어드레스는 199이고, 가상 밴드 번호 3에서 마지막으로 액세스된 가상 어드레스는 145이다.
위에서, 단위 가상 밴드는 가상 어드레스 0~199를 포함하고 있다. 즉, 단위 가상 밴드는 200개의 섹터들로 구성되어 있다. 따라서, 마지막으로 액세스된 가상 어드레스가 199인 가상 밴드들은 LBA에 할당할 수 있는 유효 가상 어드레스가 존재하지 않는 가상 밴드들이다.
디스크 드라이브가 초기화될 때 디스크(12) 또는 비휘발성 메모리 장치(490)에 저장된 도 30과 같은 주소 사상 정보가 RAM(470)에 로딩된다. 또한, 디스크 드라이브가 초기화될 때 디스크(12) 또는 비휘발성 메모리 장치(490)에 저장된 논리적 밴드에 할당된 가상 밴드별로 LBA에 대응되는 VA의 매핑 관계를 나타내는 주소 사상 정보도 RAM(470)에 로딩된다.
일 예로서, 논리적 밴드 번호 3에 할당된 가상 밴드 번호 3의 LBA에 대한 VA의 할당 구조가 도 37과 같을 때, 가상 밴드 번호 3에 대한 LBA에 대응되는 VA의 매핑 관계를 나타내는 주소 사상 정보는 도 38과 같이 표현할 수 있다. 이에 따라서, 가상 밴드 번호 3에서의 LBA에 대응되는 VA의 매핑 관계를 나타내는 도 38과 같은 주소 사상 정보는 RAM(470)에 로딩된다.
위와 같은 방식으로 논리적 밴드에 할당된 나머지 가상 밴드들에서의 LBA에 대응되는 VA의 매핑 관계를 나타내는 주소 사상 정보들도 RAM(470)에 로딩될 수 있다.
다음으로, 라이트 커맨드의 수행에 따라서 도 29B에 도시된 바와 같은 논리적 밴드 및 가상 밴드로 구성된 주소 사상 정보로 RAM(470)에 저장된 주소 사상 정보로 변경되는 과정에서 주소 사상 정보 관리 프로세서(430-2)는 도 31A ~ 도 31C와 같은 주소 사상 복구 정보가 순차적으로 생성시킨다.
도 17 및 도 31A를 참조하면, 최초의 주소 사상 복구 정보에 포함된 rPrevPBA에는 NULL 값이 저장된다. 그리고, 주소 사상 정보 관리 프로세서(430-2)는 라이트 커맨드를 수행하면서 새로 생성되는 LBA와 PBA의 매핑 정보들을 주소 사상 복구 정보의 rLog0~rLogN에 순차적으로 저장한다. 본 발명의 일실시 예에서는 RAM(470)에 저장할 수 있는 rLog의 최대 개수를 10개로 설정한 것으로 가정하여 설명하였다.
도 31A에 도시된 바와 같이, 주소 사상 복구 정보 리스트에서 rLog가 10개 저장되어 더 이상의 rLog를 저장할 수 없는 경우에, 주소 사상 정보 관리 프로세서(430-2)는 도 31A와 같은 값으로 RAM(470)에 저장된 주소 사상 복구 정보(I1)를 가장 최근에 데이터 라이트 동작을 마친 디스크 섹터 위치의 바로 다음 섹터(rPrevPBA1)에 라이트하는 프로세스를 수행한다.
그리고, 주소 사상 정보 관리 프로세서(430-2)는 주소 사상 복구 정보를 디스크에 라이트한 섹터 위치 정보(rPrevPBA1)를 RAM(470)에 할당된 주소 사상 복구 정보의 rPrevPBA에 저장하고, rLog 리스트들을 삭제한다.
이후의 라이트 동작에 의하여, 주소 사상 복구 정보에 포함된 rLog가 새로 10개 저장되어 도 31B와 같이 주소 사상 복구 정보가 다시 풀(FUU) 상태로 되면, 주소 사상 정보 관리 프로세서(430-2)는 도 31B와 같이 RAM(470)에 저장된 주소 사상 복구 정보(I2)를 가장 최근에 데이터 라이트 동작을 마친 디스크 섹터 위치의 바로 다음 섹터(rPrevPBA0)에 라이트하는 프로세스를 수행한다.
그리고, 주소 사상 정보 관리 프로세서(430-2)는 주소 사상 복구 정보를 디스크에 라이트한 섹터 위치 정보(rPrevPBA0)를 RAM(470)에 할당된 주소 사상 복구 정보의 rPrevPBA에 저장하고, rLog 리스트들을 삭제한다.
이후의 라이트 동작에 의하여, 주소 사상 복구 정보에 포함된 rLog가 새로 5개 생성되어 도 31C와 같은 주소 사상 복구 정보(I3)가 RAM(470)에 저장된 상태에서 비정상적인 파워 오프가 발생되면, 주소 사상 정보 관리 프로세서(430-2)는 RAM(470)에 저장된 도 31C와 같은 주소 사상 복구 정보(I3)를 비휘발성 메모리 장치(490)에 저장한다.
그러면, 도 18에 도시된 바와 같이, 도 31A ~ 도 31C와 같은 주소 사상 복구 정보(I1~I3)들은 디스크(12) 또는 비휘발성 메모리 장치(490)에 저장된다.
주소 사상 정보 관리 프로세서(430-2)는 디스크 드라이브에 전원이 공급될 때 비휘발성 메모리 장치(490)에 주소 사상 복구 정보가 저장되어 있는지를 확인한다. 만일 비휘발성 메모리 장치(490)에 주소 사상 복구 정보가 저장되어 있으면, 주소 사상 정보 관리 프로세서(430-2)는 비휘발성 메모리 장치(490)에 저장되어 있는 주소 사상 복구 정보(I3)를 읽어내어 RAM(470)에 저장한다.
그리고 나서, 주소 사상 정보 관리 프로세서(430-2)는 주소 사상 복구 정보의 rPrevPBA에서 NULL 값이 검출될 때까지 rPrevPBA에 저장된 디스크의 물리적 주소로부터 주소 사상 복구 정보를 읽어내어 RAM(470)에 저장한다.
즉, 주소 사상 정보 관리 프로세서(430-2)는 비휘발성 메모리 장치(490)로부터 읽어낸 주소 사상 복구 정보(I3)의 rPrevPBA에 저장된 디스크의 물리적 주소 rPrevPBA0을 탐색한 후에, rPrevPBA0에 저장된 주소 사상 복구 정보(I2)를 읽어내어 RAM(470)에 저장한다(도 18의 S1). 다음으로, 주소 사상 정보 관리 프로세서(430-2)는 주소 사상 복구 정보(I2)의 rPrevPBA에 저장된 디스크의 물리적 주소 rPrevPBA1을 탐색한 후에, rPrevPBA1에 저장된 주소 사상 복구 정보(I1)를 읽어내어 RAM(470)에 저장한다(도 18의 S2). 주소 사상 정보 관리 프로세서(430-2)는 주소 사상 복구 정보(I1)의 rPrevPBA에 NULL 값이기 때문에 주소 사상 복구 정보를 읽어내는 프로세스를 종료한다.
그리고, 주소 사상 정보 관리 프로세서(430-2)는 디스크 드라이브에 전원이 공급될 때 디스크(12) 또는 비휘발성 메모리 장치(490)에 저장되어 있는 주소 사상 정보(470-1)도 읽어내어 RAM(470)에 저장한다.
이에 따라서, RAM(470)에는 도 30과 같은 논리적 밴드에 대응되는 가상 밴드의 매핑 관계를 나타내는 주소 사상 정보 및 논리적 밴드에 할당된 각 가상 밴드별 LBA에 대응되는 VA의 매핑 관계를 나타내는 주소 사상 정보가 저장된다.
주소 사상 정보 관리 프로세서(430-2)는 디스크(12) 또는 비휘발성 메모리 장치(490)로부터 읽어내어 RAM(470)에 저장된 주소 사상 복구 정보(I1~ I3)에 포함된 rLog 정보들을 이용하여 RAM(470)에 저장된 주소 사상 정보를 다음과 같은 방식으로 갱신한다.
우선, 도 31C에 도시된 바와 같은 주소 사상 복구 정보(I3)를 이용하여 주소 사상 정보를 갱신하는 방법을 설명하기로 한다.
주소 사상 복구 정보(I3)에 포함된 rLog 정보들에 대한 가상 밴드가 주소 사상 정보에 할당되어 있는지 확인한다. 도 31C를 참조하면, 주소 사상 복구 정보(I3)에 포함된 rLog 정보들의 PBA는 1000 ~ 1004이다. 논리적 밴드를 1000개의 LBA 단위로 설정하고, 가상 밴드를 200개의 PBA 단위로 설정하였다고 가정하자. 그러면, 가상 밴드 VB_0에는 PBA 0 ~ 199가 지정되고, VB_1에는 PBA 200 ~ 399가 지정되고, VB_2에는 PBA 400 ~ 599, .... 등으로 지정된다. 따라서, 주소 사상 복구 정보(I3)에 포함된 rLog 정보들의 PBA는 1000 ~ 1004 이므로, 가상 밴드 VB_5에 포함된다. 그리고, 주소 사상 복구 정보(I3)에 포함된 rLog 정보들은 0~999 LBA 범위에 포함되어 있으므로 논리적 밴드 LB_0에 해당된다.
도 30을 참조하면, 주소 사상 복구 정보(I3)에 포함된 rLog 정보들에 대한 논리적 밴드 LB_0에 가상 밴드 VB_5가 할당되어 있지 않으므로, 주소 사상 정보 관리 프로세서(430-2)는 주소 사상 정보에서 논리적 밴드 LB_0에 가상 밴드 VB_5를 새로 할당한다. 참고적으로, 주소 사상 복구 정보(I3)에 따라 가상 밴드 VB_5의 가상 어드레스(VA)에 대한 LBA의 대응 관계를 도 33에 도시하였다. 도 33을 참조하면, VB_5에서 마지막으로 액세스된 VA는 4가 된다.
따라서, 도 32에 도시된 바와 같이 논리적 밴드 LB_0에 가상 밴드 VB_5를 새로 할당하고, VB5_에 대한 LA VA에 4를 저장한다. 다음으로, 도 33과 같은 VA5에서의 LBA에 대한 VA의 매핑 정보를 도 34와 같이 생성시켜 RAM(470)에 저장되어 있는 가상 밴드 VB_5에 대한 주소 사상 정보에 추가한다. 도 34를 참조하면, VA 0의 섹터에 LBA 75가 매핑되고, VA 1을 포함하여 연속되는 2개의 섹터에 LBA 101~102가 매핑되고, VA 3의 섹터에 LBA 181이 매핑되고, VA 4의 섹터에 LBA 149가 매핑된다.
다음으로, 도 31A 및 도 31B에 도시된 바와 같은 주소 사상 복구 정보(I1, I2)를 이용하여 주소 사상 정보를 갱신하는 방법을 설명하기로 한다.
주소 사상 복구 정보(I2)에 포함된 rLog 정보들에 대한 가상 밴드가 주소 사상 정보에 할당되어 있는지 확인한다. 도 31B를 참조하면, 주소 사상 복구 정보(I2)에 포함된 rLog 정보들의 LBA는 2000 ~ 2999의 범위에 포함되므로 논리적 밴드 LB_2에 해당되고, PBA는 1200 ~ 1399의 범위에 포함되므로 논리적 밴드 VB_6에 해당된다. 도 30을 참조하면, 주소 사상 복구 정보(I3)에 포함된 rLog 정보들에 대한 논리적 밴드 LB_2에 가상 밴드 VB_6이 할당되어 있지 않으므로, 주소 사상 정보 관리 프로세서(430-2)는 주소 사상 정보에서 논리적 밴드 LB_2에 가상 밴드 VB_6을 새로 할당한다.
그리고, 주소 사상 복구 정보(I1)에 포함된 rLog 정보들에 대한 가상 밴드는 논리적 밴드 LB_3 또는 LB_2에 포함되고, 논리적 밴드 VB_3 또는 VB_6에 포함된다. 주소 사상 정보에서 논리적 밴드 LB_3에 가상 밴드 VB_3이 이미 할당되어 있고, 주소 사상 복구 정보(I2)를 이용하여 논리적 밴드 LB_2에 가상 밴드 VB_6이 새로 할당되었으므로 추가적으로 가상 밴드를 할당할 필요가 없게 된다.
다음으로, 주소 사상 복구 정보(I1, I2)에 따라 가상 밴드 VB_6의 가상 어드레스(VA)에 대한 LBA의 대응 관계를 도 35에 도시하였다. 도 35를 참조하면, VB_6에서 마지막으로 액세스된 VA는 11이 된다.
따라서, 도 32에 도시된 바와 같이 논리적 밴드 LB_2에 가상 밴드 VB_6을 새로 할당하고, VB_6에 대한 LA VA에 11을 저장한다. 다음으로, 도 35와 같은 VB_6에서의 LBA에 대한 VA의 매핑 정보를 도 36과 같이 생성시켜 RAM(470)에 저장되어 있는 가상 밴드 VB_6에 대한 주소 사상 정보에 추가한다. 도 36을 참조하면, 가상 밴드 VB_6에서 VA 6을 포함하여 연속되는 6개의 섹터에 LBA 3051~3056이 매핑되고, VA 1을 포함하여 연속되는 2개의 섹터에 LBA 3061~3062가 매핑되고, VA 0의 섹터에 LBA 3081이 매핑되고, VA 3을 포함하여 연속되는 2개의 섹터에 LBA 3100~3101이 매핑되고, VA 5의 섹터에 LBA 3200이 매핑된다.
도 29A와 같은 주소 사상 정보 갱신 전의 논리적 밴드 LB_3에 할당된 가상 밴드 VB_3에서의 LBA에 대한 VA의 할당 구조가 도 37과 같을 때, 가상 밴드 VB_3에서의 LBA에 대응되는 VA의 매핑 관계를 나타내는 주소 사상 정보는 도 38과 같이 표현할 수 있다.
다음으로, 주소 사상 복구 정보(I1)에 따라 가상 밴드 VB_3의 가상 어드레스(VA)에 대한 LBA의 대응 관계를 도 39에 도시하였다. 그러면, 주소 사상 복구 정보(I1)에 따라 가상 밴드 VB_3에서 추가된 LBA에 대한 VA의 매핑 정보를 도 38에 도시된 VB3에 대한 주소 사상 정보에 추가하면, 도 40과 같은 갱신된 VB_3에 대한 주소 사상 정보가 생성된다. 그리고, 도 32에서 논리적 밴드 LB_3에 할당된 가상 밴드 VB_3에서의 마지막 액세스 가상 어드레스 LA VA를 109로 갱신한다.
주소 사상 정보 관리 프로세서(430-2)는 위에서 설명한 바와 같은 프로세스에 의하여 RAM(470)에 저장되어 있는 주소 사상 정보를 갱신한 후에 디스크(12) 또는 비휘발성 메모리 장치(490)에 저장시킨다. 그리고 나서, 주소 사상 정보 관리 프로세서(430-2)는 RAM(470) 및 비휘발성 메모리 장치(490)에 저장되어 있는 주소 사상 복구 정보를 삭제하는 처리를 실행한다.
만일, 라이트 동작 실행 시에 데이터 및 이에 대응되는 논리적 블록 어드레스가 함께 저장 매체(150)에 라이트되는 경우에, 주소 사상 복구 정보의 rLog0 ~ rLogN에는 주소 사상 정보에 반영되지 않고 저장 매체(150)에 라이트된 데이터의 위치에 대한 물리적 어드레스가 각각 저장된다. 이 경우에, 주소 사상 정보 관리 프로세서(430-2)는 비정상적으로 전원이 차단되는 경우에 비휘발성 메모리 장치(170) 또는 저장 매체(150)에서 읽어낸 주소 사상 복구 정보의 rLog에서 지정하는 저장 매체(150)의 물리적 어드레스에 대응되는 섹터의 스페어 영역에 저장된 LBA를 읽어내어 도 31A ~ 도 31C와 같은 주소 사상 복구 정보를 생성시켜 RAM(470)에 저장할 수 있다.
주소 사상 정보 관리 프로세서(430-2)는 비정상적으로 전원이 차단되는 경우에도 주소 사상 복구 정보를 이용하여 이와 같은 방식으로 주소 사상 정보를 복원할 수 있게 된다.
다시 도 14를 참조하면, 어드레스 변환 프로세서(430-3)는 수신되는 커맨드에서 지정하는 LBA를 가상 밴드 및 가상 어드레스를 이용하여 저장 매체의 물리적 위치 정보로 변환시키는 프로세스를 수행한다. 어드레스 변환 프로세서(430-3)의 세부적 구성을 도 15에 도시하였다.
도 15에 도시된 바와 같이, 어드레스 변환 프로세서(430-3)는 제1프로세서(430-3A), 제2프로세서(430-3B) 및, 제3프로세서(430-3C)를 포함할 수 있다. 여기에서, 제2프로세서(430-3B) 및 제3프로세서(430-3C)는 하나의 프로세서(430-3B')로 통합하여 설계할 수도 있다. 물론, 도면에서 표시되어 있지 않지만 제1프로세서(430-3A) 및 제2프로세서(430-3B)도 하나의 프로세서로 통합하여 설계할 수도 있다.
제1프로세서(430-3A)는 수신되는 커맨드에서 지정하는 LBA를 추출하는 동작을 수행한다.
제2프로세서(430-3B)는 제1프로세서(430-3A)에서 추출된 LBA를 가상 어드레스로 변환시키는 동작을 수행한다. 즉, 제2프로세서(430-3B)는 주소 사상 정보(470-1)를 검색하여 LBA를 가상 어드레스로 변환시키는 동작을 수행한다.
제2프로세서(430-3B)는 리드 커맨드에서는 리드 커맨드에서 지정하는 LBA에 대응되는 가상 밴드 및 가상 어드레스를 RAM(470)에 저장되어 있는 주소 사상 정보를 이용하여 찾아낸다.
제2프로세서(430-3B)는 라이트 커맨드에서 지정하는 LBA에 대응되는 가상 밴드 및 가상 어드레스를 다음과 같이 할당한다.
도 16에 도시된 바와 같이, 제2프로세서(430-3B)는 프리 큐(free queue; 131), 얼로케이션 큐(allocation queue; 132) 및, 가비지 큐(garbage queue; 133)를 포함할 수 있다. 제2프로세서(430-3B)는 프리 큐(131), 얼로케이션 큐(132) 및, 가비지 큐(133)를 이용하여 라이트 커맨드에서 지정하는 LBA를 가상 어드레스로 변환시킨다.
제2프로세서(430-3B)는 프리 큐(131)에 논리적 밴드에 할당되어 있지 않은 가상 밴드들에 정보들을 정해진 규칙에 따른 순서로 저장한다. 프리 큐(131)에는 커맨드에 따라서 논리적 밴드에 할당될 수 있는 가상 밴드 정보들이 저장되어 선택을 위하여 대기하는 수단이다. 프리 큐(131)에는 물리적 존 별로 논리적 밴드에 할당될 수 있는 가상 밴드 정보들이 분류되어 저장될 수 있다.
제2프로세서(430-3B)는 얼로케이션 큐(132)에 논리적 밴드에 할당된 가상 밴드들에 대한 정보를 저장한다. 세부적으로, 제2프로세서(430-3B)는 라이트 커맨드에서 지정하는 LBA를 포함하는 논리적 밴드에 할당된 가상 밴드가 주소 사상 정보(470-1)에 존재하지 않거나 또는 라이트 커맨드에서 지정하는 LBA를 포함하는 논리적 밴드에 할당된 가상 밴드에서 모든 가상 어드레스가 이미 할당되어 소진된 경우에, 프리 큐(131)에 대기 중인 하나의 가상 밴드를 선택하여 라이트 커맨드에서 지정하는 LBA를 포함하는 논리적 밴드에 할당하여 얼로케이션 큐(132)로 이동시킨다(P1).
다음으로, 제2프로세서(430-3B)는 얼로케이션 큐(132)에 저장되어 있는 논리적 밴드에 할당된 가상 밴드에 기초하여 라이트 커맨드에서 지정하는 LBA에 대응되는 가상 어드레스를 할당한다. 구체적으로, 제2프로세서(430-3B)는 라이트 커맨드에서 지정하는 LBA를 포함하는 논리적 밴드에 새로운 가상 어드레스를 할당하여 얼로케이션 큐(132)에 저장한 경우에, 새로 할당된 논리적 밴드의 첫 번째 섹터에 대응되는 가상 어드레스를 커맨드에서 지정하는 LBA에 할당한다.
그리고, 제2프로세서(430-3B)는 라이트 커맨드에서 지정하는 LBA를 포함하는 논리적 밴드에 이미 할당된 가상 밴드가 얼로케이션 큐(132)에 존재하는 경우에, 해당 가상 밴드에서 할당되지 않은 가상 어드레스를 커맨드에서 지정하는 LBA에 할당한다. 일 예로서, 가상 밴드에서 마지막으로 액세스된 섹터 바로 다음 섹터에 대한 가상 어드레스를 커맨드에서 지정하는 LBA에 할당할 수 있다.
제2프로세서(430-3B)는 논리적 밴드에 할당된 가상 밴드들 중에서 데이터 업데이트에 따른 무효화된 가상 어드레스의 개수가 임계치를 초과하는 가상 밴드를 선택하여 가비지 큐(133)로 이동시킨다(P2).
그리고, 제2프로세서(430-3B)는 일 예로서, 프리 큐(1601)에 저장된 가상 밴드들의 개수가 초기 설정된 최소값 미만인 경우에, 가비지 컬렉션 프로세스를 수행한다. 즉, 제2프로세서(430-3B)는 가비지 큐(133)에 저장되어 있는 가상 밴드에서 유효한 가상 어드레스들의 섹터에 저장되어 데이터를 읽어내어 프리 큐(131)에서 새로 할당받은 가상 밴드에서 지정하는 가상 어드레스에 다시 쓰기를 실행한다.
제2프로세서(430-3B)는 가비지 큐(133)에 저장된 가상 밴드들 중에서 이와 같이 다시 쓰기를 수행한 가상 밴드에 대한 정보를 프리 큐(131)로 이동시킨다(P3).
다음으로, 제3프로세서(430-3C)는 제2프로세서(430-3B)에서 변환된 가상 어드레스를 디스크의 물리적 어드레스로 변환시키고, 변환된 물리적 어드레스에 따라서 저장 매체를 액세스하도록 저장 장치를 제어한다. 즉, 제3프로세서(430-3C)는 가상 어드레스를 디스크의 물리적 위치를 나타내는 CHS(Cylinder Head Sector) 정보로 변환시키고, 변환된 CHS(Cylinder Head Sector) 정보에 기초하여 디스크를 액세스하기 위한 보이스 코일 모터 구동 제어신호를 생성시킨다.
도 4를 참조하면, 제3프로세서(430-3C)에서 생성된 보이스 코일 모터 구동 제어신호가 VCM 구동부(440)에 인가되면, VCM 구동부(440)는 보이스 코일 모터 구동 제어신호에 상응하는 보이스 코일 모터 구동 전류를 생성시켜 보이스 코일 모터(30)에 공급한다. 이에 따라서, 자기 헤드(16)는 액세스하고자 하는 디스크의 트랙 위치로 이동되어, 커맨드에 상응하는 데이터 라이트 또는 데이터 리드 동작을 수행할 수 있게 된다.
다음으로, 도 1에 도시된 프로세서(110) 또는 도 4에 도시된 프로세서(430)의 제어에 의하여 실행되는 본 발명의 기술적 사상에 의한 일실시 예에 따른 주소 사상 정보 관리 방법을 도 19의 흐름도를 참조하여 설명하기로 한다.
프로세서(110)는 라이트 동작에 따라 주소 사상 복구 정보를 생성시키는 프로세스(S101) 및 생성된 주소 사상 복구 정보를 초기 설정된 사이즈 단위로 저장매체(150)의 사용자 데이터 영역에 라이트하는 프로세스(S102)를 수행한다. 단계101~102(S101~S102)에 대한 구체적인 실시 예를 도 20을 참조하여 설명하기로 한다.
우선, 프로세서(110)는 라이트 동작에 따른 주소 사상 복구 정보를 생성시킨다(S201). 주소 사상 복구 정보를 생성시키는 동작에 대한 설명은 도 17에서 상세히 설명하였으므로 생략하기로 한다. 도 17에 도시된 주소 사상 복구 정보의 rPrevPBA에는 초기값으로 NULL 값이 저장된다.
프로세서(110)는 단계201(S201)에서 생성된 주소 사상 복구 정보를 RAM(130)에 할당된 복구 정보 저장 영역에 저장한다(S202). RAM(130)에서의 주소 사상 복구 정보를 위하여 할당된 사이즈를 제한할 수 있다. 구체적으로, 도 17과 같은 주소 사상 복구 정보를 저장하기 위한 저장 공간을 RAM(130)에 할당하고, 최대로 저장할 수 있는 rLog의 개수를 한정할 수 있다. 주소 사상 복구 정보를 위하여 할당된 RAM(130)에 할당되는 사이즈는 드라이브에서의 비정상적인 파워 오프 발생시에 비휘발성 메모리 장치(170)에 라이트할 있는 저장 용량보다 작게 설정한다. 본 발명에서는 설명의 편의를 위하여 RAM(130)에 저장할 수 있는 rLog의 최대 개수를 일 예로서 10개로 설정하였다.
프로세서(110)는 RAM(130)에 할당된 복구 정보 저장 영역에 주소 사상 복구 정보가 풀(FULL) 상태로 저장되어 있는지 판단한다(S203). 즉, RAM(130)에 저장 가능한 rLog의 개수가 10개로 설정된 경우에, rLog의 개수가 10개 저장되면 풀 상태로 저장된 것을 의미한다.
단계203(S203)의 판단 결과 RAM(130)에 주소 사상 복구 정보가 풀(FULL) 상태로 저장되어 있으면, 프로세서(110)는 RAM(130)에 저장된 주소 사상 복구 정보를 저장매체(150)인 디스크의 사용자 데이터 영역에 라이트하는 프로세스를 수행한다(S204).
그리고 나서, 프로세서(110)는 주소 사상 복구 정보가 라이트된 디스크의 물리적 어드레스(PBA)를 RAM(130)에 할당된 rPrevPBA에 저장한다(S205). 또한, 프로세서(110)는 RAM(130)에 저장된 주소 사상 복구 정보의 rLog member들을 삭제하는 프로세스를 수행한다(S206).
위와 같은 동작에 의하여 도 19에 도시된 단계101(S101) ~ 단계102(S102)를 수행할 수 있다.
다시 도 19를 참조하면, 프로세서(110)는 단계102(S102)를 수행하고 나서 저장 장치에서 비정상적인 파워 오프(POWER OFF)가 발생되는지를 판단한다(S103). 일 예로서, 파워 오프 제어신호가 생성되지 않은 상태에서 전원 전압이 임계 전압 미만으로 강하되면 비정상적인 파워 오프가 발생된 것으로 판정할 수 있다. 비정상적인 파워 오프를 판단하는 구체적인 실시 예를 도 21에 도시하였다.
도 21을 참조하여 비정상적인 파워 오프가 발생되는지를 판단하는 프로세스를 설명하기로 한다.
프로세서(110)는 저장 장치가 파워 온(POWER ON) 모드에 있는지 판단한다(S301). 파워 온 모드는 전원이 저장 장치에 공급되는 모드이며, 한번 파워 온 모드로 전환되면 시스템 종료 등과 같은 커맨드가 발생되지 않으면 파워 온 모드를 계속하여 유지한다. 그리고, 파워 온 모드에서는 시스템 종료 등과 같은 커맨드가 발생되지 않으면 파워 오프 제어신호는 생성되지 않는다.
프로세서(110)는 저장 장치가 파워 온 모드를 유지하고 있는 동안에 전원의 전압(Vd)을 모니터링한다(S302).
프로세서(110)는 모니터링된 공급 전원의 전압(Vd)과 임계 전압(Vth)을 비교한다(S303). 여기에서, 임계 전압(Vth)은 프로세서(110)가 정상적으로 동작할 수 있는 최소 전압에 일정한 마진 전압을 더한 값으로 설정할 수 있다. 물론 임계 전압(Vth)은 정상적인 전원 전압보다는 낮게 설정된다.
프로세서(110)는 모니터링된 전원의 전압(Vd)이 임계 전압(Vth)보다 낮게 될 때 비정상적인 파워 오프 상태로 판정한다(S304).
이와 같은 방법으로 전원이 비정상적으로 파워 오프되는 상태를 판정할 수 있다.
다시 도 19를 참조하면, 단계103(S103)의 판단 결과 비정상적인 파워 오프가 발생된 경우에, 예비 전원을 이용하여 프로세서(110)는 저장 매체(150)에 라이트 되지 않은 주소 사상 복구 정보를 비휘발성 저장 장치(170)에 저장한다(S104). 즉, RAM(130)에 저장되어 있는 주소 사상 복구 정보를 비휘발성 저장 장치(170)에 저장한다.
다음으로, 저장 장치에 전원이 다시 공급될 때 프로세서(110)는 비휘발성 저장 장치(170) 또는 저장 매체(150)에 저장된 주소 사상 복구 정보에 기초하여 저장 매체(150) 또는 비휘발성 메모리 장치(170)에 저장되어 있는 주소 사상 정보를 갱신하는 처리를 수행한다(S105).
그러면, 주소 사상 복구 정보에 기초하여 주소 사상 정보를 갱신하는 처리를 수행하는 실시 예에 대하여 도 22 및 도 23을 참조하여 구체적으로 설명하기로 한다.
우선, 도 22를 참조하여 본 발명의 일실시 예에 따른 주소 사상 정보를 갱신 처리하는 동작에 대하여 설명하기로 한다.
저장 장치에 전원이 공급되는 파워 온(POWER ON) 모드인지를 판단한다(S401). 즉, 프로세서(110)는 저장 장치가 파워 오프(POWER OFF) 상태에서 파워 온 상태로 천이되는지를 판단한다.
단계401(S401)의 판단 결과 저장 장치가 파워 온 상태로 천이되면, 프로세서(110)는 저장 매체(150) 또는 비휘발성 메모리 장치(170)로부터 주소 사상 정보를 읽어내어 RAM(130)에 저장한다(S402).
다음으로, 프로세서(110)는 비휘발성 메모리 장치(170)에 주소 사상 복구 정보가 저장되어 있는지를 판단한다(S403). 파워 온 상태로 천이되기 전에 저장 장치가 비정상적으로 파워 오프되었다면, 비휘발성 메모리 장치(170)에는 주소 사상 복구 정보가 저장될 수 있다. 만일, 파워 온 상태로 천이되기 전에 저장 장치에서 비정상적인 파워 오프 상태가 발생되지 않고 파워 오프 제어 신호에 따라서 정상적으로 파워 오프되었다면, 비휘발성 메모리 장치(170)에는 주소 사상 복구 정보가 저장되지 않게 된다.
단계403(S403)의 판단 결과 비휘발성 메모리 장치(170)에 주소 사상 복구 정보가 저장되어 있는 경우에, 프로세서(110)는 비휘발성 메모리 장치(170)로부터 주소 사상 복구 정보를 읽어내어 RAM(130)에 저장한다(S404).
다음으로, 프로세서(110)는 RAM(130)에 저장된 주소 사상 복구 정보의 rPrevPBA 값이 NULL 값인지를 판단한다(S405).
단계405(S405)의 판단 결과 주소 사상 복구 정보의 rPrevPBA 값이 NULL 값이 아닌 경우에, 프로세서(110)는 주소 사상 복구 정보의 rPrevPBA에서 읽어낸 저장 매체(150)의 물리적 주소로부터 주소 사상 복구 정보를 읽어내는 처리를 수행한다(S406).
만일 단계405(S405)의 판단 결과 주소 사상 복구 정보의 rPrevPBA 값이 NULL 값인 경우에, 프로세서(110)는 주소 사상 정보를 재구성하는 프로세스를 수행한다(S407).
주소 사상 정보를 재구성하는 프로세스는 도 24에 도시된 바와 같은 프로세스에 따라 수행된다.
도 24를 참조하면, 프로세서(110)는 주소 사상 복구 정보에 기초하여 주소 사상 정보에서 논리적 밴드에 매핑되는 가상 밴드를 재구성하는 처리를 수행한다(S601). 구체적으로, 주소 사상 복구 정보에 포함된 가상 밴드 번호 중에서 주소 사상 정보에 존재하지 않는 가상 밴드 번호를 주소 사상 정보에 새로 할당한다.
다음으로, 프로세서(110)는 주소 사상 복구 정보에 기초하여 주소 사상 정보에서 LBA에 대응되는 VA 매핑 정보를 재구성하는 처리를 수행한다(S602). 즉, 주소 사상 정보에 반영되지 않고 저장 매체(150)에 라이트된 섹터에 대응되는 VA와 LBA의 매핑 정보를 주소 사상 정보에 추가하는 프로세스를 수행한다.
단계601(S601) 및 단계602(S602)에 대한 구체적인 동작은 도 29A ~ 도 40에 대한 설명에서 구체적으로 하였으므로 중복된 설명은 피하기로 한다.
다시 도 22를 참조하면, 프로세서(110)는 단계407(S407)에서 재구성된 주소 사상 정보를 저장 매체(150) 또는 비휘발성 메모리 장치(170)에 저장하는 처리를 수행한다(S408). 그리고 나서, 프로세서(110)는 RAM(130) 및 비휘발성 메모리 장치(170)에 저장되어 있는 주소 사상 복구 정보를 삭제하는 처리를 실행한다(S409).
다음으로, 도 23을 참조하여 본 발명의 다른 실시 예에 따른 주소 사상 정보를 갱신 처리하는 동작에 대하여 설명하기로 한다.
저장 장치에 전원이 공급되는 파워 온(POWER ON) 모드인지를 판단한다(S501). 즉, 프로세서(110)는 저장 장치가 파워 오프(POWER OFF) 상태에서 파워 온 상태로 천이되는지를 판단한다.
단계501(S501)의 판단 결과 저장 장치가 파워 온 상태로 천이되면, 프로세서(110)는 비휘발성 메모리 장치(170)에 저장된 정보를 읽어내어 RAM(130)에 저장하는 처리를 수행한다(S502).
그리고 나서, 프로세서(110)는 비휘발성 메모리 장치(170)로부터 읽어낸 정보에 주소 사상 복구 정보가 존재하는지 판단한다(S503).
단계503(S503)의 판단 결과 주소 사상 복구 정보가 존재하는 경우에, 프로세서(110)는 저장 매체(150) 또는 비휘발성 메모리 장치(170)로부터 주소 사상 정보(메타 데이터)를 읽어내어 RAM(130)에 저장하는 처리를 수행한다(S504).
프로세서(110)는 RAM(130)에 저장된 주소 사상 복구 정보가 RAM(130)에 저장된 주소 사상 정보에 반영되어 있는지를 판단한다(S505). 즉, 주소 사상 복구 정보에 포함된 매핑 정보가 주소 사상 정보에 반영되어 있는지를 판단한다.
단계505(S505)의 판단 결과 주소 사상 복구 정보가 주소 사상 정보에 반영되어 있지 않은 경우에, 프로세서(110)는 주소 사상 정보를 재구성하는 프로세스를 수행한다(S506). 주소 사상 정보를 재구성하는 프로세스에 대해서는 위에서 상세히 설명하였으므로 중복된 설명은 피하기로 한다.
단계505(S505)의 판단 결과 주소 사상 복구 정보가 주소 사상 정보에 반영되어 있는 경우에는 단계506(S506)을 스킵(skip)하고 단계507(S507)을 수행한다.
다음으로, 프로세서(110)는 RAM(130)에 저장된 주소 사상 복구 정보의 rPrevPBA 값이 NULL 값인지를 판단한다(S507).
단계507(S507)의 판단 결과 주소 사상 복구 정보의 rPrevPBA 값이 NULL 값이 아닌 경우에, 프로세서(110)는 주소 사상 복구 정보의 rPrevPBA에서 읽어낸 저장 매체(150)의 물리적 주소로부터 주소 사상 복구 정보를 읽어내는 처리를 수행한다(S508). 그리고 나서, 단계505(S505)를 수행한다.
만일 단계507(S507)의 판단 결과 주소 사상 복구 정보의 rPrevPBA 값이 NULL 값인 경우에, 프로세서(110)는 재구성된 주소 사상 정보를 저장 매체(150) 또는 비휘발성 메모리 장치(170)에 저장하는 처리를 수행한다(S509). 그리고 나서, 프로세서(110)는 RAM(130) 및 비휘발성 메모리 장치(170)에 저장되어 있는 주소 사상 복구 정보를 삭제하는 처리를 실행한다(S510).
참고적으로, 라이트 프로세스 및 주소 사상 복구 정보 생성 프로세스를 수행하는 동작에 대해서는 도 25에 도시된 흐름도를 참조하여 상세히 설명하고자 한다.
프로세서(430)는 수신되는 라이트 커맨드에서 지정하는 LBA에 대응되는 논리적 밴드(Logical Band; LB)를 결정한다(S701). 세부적으로, 프로세서(430)는 수신되는 라이트 커맨드에서 지정하는 LBA를 포함하는 논리적 밴드 번호로 수신되는 라이트 커맨드에서 지정하는 LBA에 대응되는 논리적 밴드를 결정한다. 예를 들어, 논리적 밴드 번호 0이 LBA 0~999로 할당되어 있고, 라이트 커맨드에서 지정하는 LBA가 75이라면, 라이트 커맨드에서 지정하는 LBA에 대응되는 논리적 밴드는 논리적 밴드 번호 0으로 결정된다.
프로세서(430)는 단계701(S701)에서 결정된 논리적 밴드에 할당된 가상 밴드가 존재하는지 판단한다(S702). 세부적으로, 프로세서(430)는 RAM(470)에 저장되는 있는 주소 사상 정보(470-1)를 검색하여 단계701(S701)에서 결정된 논리적 밴드에 할당된 가상 밴드가 이미 존재하는지 판단한다.
단계702(S702)의 판단 결과 단계701(S701)에서 결정된 논리적 밴드에 할당된 가상 밴드가 존재하는 경우에, 프로세서(430)는 할당된 가상 밴드에서 할당 가능한 가상 어드레스(VA)가 존재하는지 판단한다(S703). 즉, 할당된 가상 밴드에서 할당할 수 있는 가상 어드레스가 모두 소진되었는지 판단한다. 할당된 가상 밴드에서 마지막으로 액세스된 가상 어드레스가 가상 밴드에 포함된 마지막 섹터에 대응되는 가상 어드레스인 경우에 가상 어드레스가 모두 소진된 것으로 판단한다. 예를 들어, 가상 밴드의 사이즈가 200 섹터로 설정되고, 시작 가상 어드레스가 0~199로 설정되어 있는 경우에, 마지막으로 액세스된 가상 어드레스가 199이면 해당 가상 밴드에서 가상 어드레스가 모두 소진된 것으로 판단할 수 있다.
단계702(S702)의 판단 결과 단계701(S701)에서 결정된 논리적 밴드에 할당된 가상 밴드가 존재하지 않거나 또는 단계703(S703)의 판단 결과 할당된 가상 밴드에 할당 가능한 가상 어드레스가 존재하지 않은 경우에, 프로세서(430)는 물리적 존에 기초하여 단계701(S701)에서 결정된 논리적 밴드에 새로운 가상 밴드를 할당한다(S704). 즉, 프로세서(430)는 커맨드에서 지정하는 LBA를 포함하는 논리적 밴드에 대응되는 물리적 존에 포함된 가상 밴드들 중에서 다른 논리적 밴드에 할당되지 않은 가상 밴드를 커맨드에서 지정하는 LBA를 포함하는 논리적 밴드에 할당할 수 있다.
다음으로, 프로세서(430)는 할당된 가상 밴드에 기초하여 커맨드에서 지정하는 LBA에 대응되는 가상 어드레스(VA)를 할당한다(S705). 세부적으로, 프로세서(430)는 단계704(S704)에 의하여 새로운 가상 어드레스가 할당된 경우에는 새로 할당된 가상의 첫 번째 섹터를 나타내는 시작 가상 어드레스를 커맨드에서 지정하는 LBA에 할당할 수 있다. 그리고, 프로세서(430)는 논리적 밴드에 이미 할당되어 있는 가상 밴드에 LBA에 할당 가능한 가상 어드레스가 존재하는 경우에는 가상 밴드에서 마지막으로 액세스된 가상 어드레스에 연속되는 다음 가상 어드레스를 커맨드에서 지정하는 LBA에 할당할 수 있다.
다음으로, 프로세서(430)는 단계705(S705)에서 할당된 가상 어드레스를 디스크(12)의 물리적 액세스 위치 정보에 해당되는 CHS(Cylinder Head Sector) 정보로 변환시킨다(S706).
다음으로, 프로세서(430)는 단계706(S706)에서 변환된 물리적 액세스 위치 정보에 해당되는 CHS 정보에 기초하여 시크(seek) 동작을 실행한다(S707). 세부적으로, 프로세서(430)는 변환된 CHS 정보에 따른 디스크(12)의 목표 트랙 위치로 자기 헤드(16)를 이동시키기 위한 보이스 코일 모터 구동 제어신호를 생성시킨다. 도 4를 참조하면, 이와 같이 생성된 보이스 코일 모터 구동 제어신호가 VCM 구동부(440)에 인가되면, VCM 구동부(440)는 보이스 코일 모터 구동 제어신호에 상응하는 보이스 코일 모터 구동 전류를 생성시켜 보이스 코일 모터(30)에 공급한다. 이에 따라서, 자기 헤드(16)는 액세스하고자 하는 디스크의 트랙 및 섹터 위치로 이동된다.
단계707(S707)의 시크 동작을 마친 후에, 프로세서(430)는 디스크의 VA에 대응되는 섹터 위치에서 데이터를 라이트하는 동작을 수행한다(S708). 만일, 데이터와 LBA가 함께 라이트되도록 펌웨어가 설계되어 있는 경우에, 프로세서(430)는 섹터의 데이터 저장 영역에 데이터가 라이트되고, 섹터의 스페어 영역에 LBA가 라이트되도록 디스크 드라이브를 제어한다.
이와 같은 동작에 의하여 디스크 드라이브에서 라이트 프로세스를 수행할 수 있다.
다음으로, 본 발명의 기술적 사상에 의한 일실시 예에 따른 네트워크를 통하여 주소 사상 정보를 관리하는 방법을 설명하기로 한다.
우선, 네트워크를 통하여 저장 장치에 대한 주소 사상 정보 관리 방법이 수행되는 네트워크 시스템에 대하여 도 41을 참조하여 설명하기로 한다.
도 41에 도시된 바와 같이, 본 발명의 기술적 사상에 의한 일실시 예에 따른 네트워크 시스템은 프로그램 제공 단말기(510), 네트워크(520), 호스트 PC(530) 및 저장 장치(540)를 구비한다.
네트워크(520)는 인터넷 등과 같은 통신망으로 구현될 수 있다. 물론, 유선 통신망뿐만 아니라 무선 통신망으로 구현될 수도 있다.
프로그램 제공 단말기(510)에는 도 19 ~ 도 25에 도시된 본 발명의 기술적 사상에 따른 주소 사상 정보 관리용 프로그램이 저장되어 있다.
프로그램 제공 단말기(510)는 네트워크(520)를 통하여 접속된 호스트 PC(530)에서의 프로그램 전송 요청에 따라서 주소 사상 정보 관리용 프로그램을 호스트 PC(530)로 전송하는 프로세스를 수행한다.
호스트 PC(530)는 네트워크(520)를 통하여 프로그램 제공 단말기(510)에 접속한 후에 주소 사상 정보 관리용 프로그램의 전송을 요청하고, 요청한 주소 사상 정보 관리용 프로그램을 프로그램 제공 단말기(510)로부터 다운로드 받는 동작을 수행할 수 있는 하드웨어 및 소프트웨어를 구비하고 있다.
그리고, 호스트 PC(530)는 프로그램 제공 단말기(510)로부터 다운로드 받은 주소 사상 정보 관리용 프로그램에 의하여 도 19 ~ 도 25에 도시된 흐름도에 기초하여 본 발명의 기술적 사상에 따른 주소 사상 정보 관리 방법을 저장 장치(540)에서 실행시킬 수 있게 한다.
그러면, 본 발명의 기술적 사상에 의한 일실시 예에 따른 네트워크를 통하여 주소 사상 정보를 관리하는 방법을 도 42의 흐름도를 참조하여 설명하기로 한다.
우선, 디스크 드라이브 등과 같은 저장 장치(540)를 이용하는 호스트 PC(530)에서 네트워크(520)를 통하여 프로그램 제공 단말기(510)에 접속한다(S801).
프로그램 제공 단말기(510)에 접속한 후에, 호스트 PC(530)는 주소 사상 정보 관리용 프로그램의 전송을 요청하는 정보를 프로그램 제공 단말기(510)로 전송한다(S802).
그러면, 프로그램 제공 단말기(510)는 호스트 PC(530) 측으로 요청된 주소 사상 정보 관리용 프로그램을 전송함으로써, 호스트 PC(530)는 주소 사상 정보 관리용 프로그램을 다운로드 한다(S803).
그리고 나서, 호스트 PC(530)는 다운로드 된 주소 사상 정보 관리용 프로그램을 저장 장치에서 실행시키도록 처리한다(S804). 저장 장치에서 주소 사상 정보 관리용 프로그램을 실행함으로써, 저장 장치에서 비정상적인 파워 오프가 발생되는 경우에 예비 전원을 이용하여 주소 사상 복구 정보를 비휘발성 메모리 장치에 저장하는 처리를 수행하고, 비휘발성 메모리 장치에 저장된 주소 사상 복구 정보를 이용하여 저장 장치에 대한 주소 사상 정보를 갱신하는 처리를 수행할 수 있게 된다.
본 발명은 슁글 라이트 방식을 이용하는 디스크 드라이브 뿐만 아니라, 다양한 라이트 방식을 이용하는 저장 장치에 적용할 수 있다.
본 발명은 방법, 장치, 시스템 등으로서 실행될 수 있다. 소프트웨어로 실행될 때, 본 발명의 구성 수단들은 필연적으로 필요한 작업을 실행하는 코드 세그먼트들이다. 프로그램 또는 코드 세그먼트들은 프로세서 판독 가능 매체에 저장되어 질 수 있다. 프로세서 판독 가능 매체의 예로는 전자 회로, 반도체 메모리 소자, ROM, 플레쉬 메모리, 이레이져블 ROM(EROM: Erasable ROM), 플로피 디스크, 광디스크, 하드 디스크 등이 있다.
첨부된 도면에 도시되어 설명된 특정의 실시 예들은 단지 본 발명의 예로서 이해되어 지고, 본 발명의 범위를 한정하는 것이 아니며, 본 발명이 속하는 기술분야에서 본 발명에 기술된 기술적 사상의 범위에서도 다양한 다른 변경이 발생될 수 있으므로, 본 발명은 보여지거나 기술된 특정의 구성 및 배열로 제한되지 않는 것은 자명하다.
1000; 저장 장치, 2000; 호스트 기기, 3000; 커넥터, 110; 프로세서, 120; ROM, 130; RAM, 140; 저장매체 인터페이스, 150; 저장매체, 160; 호스트 인터페이스, 170; 비휘발성 메모리 장치, 180; 전원 공급 장치, 190; 버스, 310; 전원 공급부, 320; 예비 전원 충전부, 330; 전원 분배부, 410; 프리 앰프, 420; 리드/라이트 채널, 430; 프로세서, 440; 보이스 코일 모터 구동부, 450; 스핀들 모터 구동부, 460; ROM, 470; RAM, 480; 호스트 인터페이스, 490; 비휘발성 메모리 장치, 500; 전원 공급 장치, 430-1; 전원 제어 프로세서, 430-2; 주소 사상 정보 관리 프로세서, 430-3; 어드레스 변환 프로세서, 430-3A; 제1프로세서, 430-3B; 제2프로세서, 430-3C; 제3프로세서, 131; 프리 큐, 132; 얼로케이션 큐, 133; 가비지 큐, 510; 프로그램 제공 단말기, 520; 네트워크, 530; 호스트 PC, 540; 하드디스크 드라이브.

Claims (20)

  1. 데이터 저장 장치의 주소 사상 정보(address mapping information)를 관리하는 방법으로서,
    데이터 저장 장치의 비휘발성 저장 매체의 상태를 나타내는 데이터 구조로서 주소 사상 정보를 생성하는 단계;
    상기 주소 사상 정보를 상기 데이터 저장 장치의 저장 매체 또는 비휘발성 메모리 장치에 저장하는 단계;
    상기 저장 매체의 사용자 데이터 영역에 사용자 데이터를 라이트하기 위한 라이트 동작들의 제1 연속(a first succession of write operations)을 수행하기 위해 리드/라이트 채널 회로를 이용하는 단계;
    상기 저장 매체의 사용자 데이터 영역의 선택된 주소에 주소 사상 복구 정보의 제1 세트를 라이트하는 단계 ― 상기 주소 사상 복구 정보의 제1 세트는 상기 라이트 동작들의 제1 연속에 대응하여 생성됨 ―;
    상기 저장 매체의 사용자 데이터 영역에 사용자 데이터를 라이트하기 위한 라이트 동작들의 제2 연속을 수행하기 위해, 후속적으로 상기 리드/라이트 채널 회로를 사용하는 단계;
    상기 데이터 저장 장치와 연관된 비정상적인 파워 오프의 발생에 대응하여 상기 비휘발성 메모리 장치에 주소 사상 복구 정보의 제2 세트를 저장하는 단계 ― 상기 주소 사상 복구 정보의 제2 세트는 상기 저장 매체에 대한 라이트 동작들의 제2 연속에 대응하여 생성되고, 상기 주소 사상 복구 정보의 제1 세트가 라이트된 상기 저장 매체의 사용자 데이터 영역의 상기 선택된 주소를 포함함 ―;
    상기 저장 장치로의 후속적인 파워의 재인가에 대응하여 상기 비휘발성 메모리 장치에 저장된 상기 주소 사상 복구 정보의 제2 세트 및 상기 저장 매체에 저장된 상기 주소 사상 복구 정보의 제1 세트에 기초하여 상기 주소 사상 정보를 갱신하는 단계 ― 주소 사상 복구 정보의 제2 세트로부터의 상기 선택된 주소는 상기 주소 사상 복구 정보의 제1 세트의 위치를 찾고(locate) 검색(retrieve)하는 데에 이용됨 ―; 및
    상기 갱신된 주소 사상 정보를 상기 저장 매체 또는 비휘발성 메모리 장치에 저장하는 단계를 포함하는,
    데이터 저장 장치의 주소 사상 정보를 관리하는 방법.
  2. 제1항에 있어서,
    상기 주소 사상 복구 정보의 제1 세트 및 제2 세트 각각은 상기 저장 매체 상에 라이트된 데이터의 위치에 대한 선택된 주소 정보를 포함하는 ― 상기 선택된 주소 정보는 상기 갱신하는 단계 동안 상기 주소 사상 정보로 전달되지 않음 ―,
    데이터 저장 장치의 주소 사상 정보를 관리하는 방법.
  3. 제1항에 있어서,
    상기 주소 사상 복구 정보의 제1 세트 및 제2 세트 각각은 상기 저장 매체 또는 비휘발성 메모리 장치에 저장된 주소 사상 정보에 반영되지 않고 상기 저장 매체에 라이트된 데이터의 위치에 대한 물리적 어드레스, 상기 물리적 어드레스에 매핑되는 논리적 블록 어드레스와, 이전 주소 사상 복구 정보가 라이트된 상기 저장 매체의 물리적 어드레스를 포함하는,
    데이터 저장 장치의 주소 사상 정보를 관리하는 방법.
  4. 제1항에 있어서,
    상기 저장 매체에 상기 주소 사상 복구 정보의 제1 세트를 라이트하는 단계는, 상기 주소 사상 복구 정보의 제1 세트를 휘발성 메모리 장치로부터 상기 저장 매체의 선택된 주소로 전달하는 단계 및 상기 저장 매체의 선택된 주소를 상기 휘발성 메모리 장치 내에 저장하는 단계를 포함하고, 상기 휘발성 메모리 장치 내 선택된 주소는 상기 주소 사상 복구 정보의 제1 세트의 위치를 찾는데 사용되기 위해 상기 주소 사상 복구 정보의 제2 세트로 병합되는,
    데이터 저장 장치의 주소 사상 정보를 관리하는 방법.
  5. 제1항에 있어서,
    상기 저장 매체는 회전 가능한 자기 기록 매체 ― 상기 자기 기록 매체 상에 슁글드 방식의 트랙(shingled track)들이 각각 선택된 데이터 용량을 가지는 가상 밴드들로 그룹화 됨 ― 를 포함하고, 상기 가상 밴드들은 사용자 데이터의 연속적인 논리 어드레스들의 논리 밴드들로 선택적으로 할당되며,
    상기 라이트 동작들의 제1 연속 및 제2 연속 각각은 상기 라이트 동작들과 연관된 논리적 밴드들에 관하여 상기 각 가상 밴드들에 데이터를 부기(append)하고, 상기 주소 사상 정보는, 각각의 상기 할당된 가상 밴드들 내 새로운 데이터를 수신하도록 적응된 다음 이용가능한 주소(next available address)를 식별하도록 배열되는,
    데이터 저장 장치의 주소 사상 정보를 관리하는 방법.
  6. 제5항에 있어서,
    상기 주소 사상 복구 정보의 제1 세트 및 제2 세트는, 이전에 저장된 상기 주소 사상 복구 정보의 세트의 주소 및 총 n개의 복수 엔트리들 ― 상기 복수 엔트리들 각각은 구분된 라이트 동작 동안 상기 저장 매체에 라이트 된 데이터의 논리적 어드레스 및 물리적 어드레스를 식별함 ― 을 식별하기 위해 이전 주소 포인터 필드(pointer field)를 가지는 공통 테이블 구조(common table structure)를 사용하여 휘발성 메모리 장치 내 순차적으로 형성되고,
    상기 주소 사상 복구 정보의 제1 세트는 n 개의 총 엔트리들을 가지고, 상기 주소 사상 복구 정보의 제2 세트는 n 보다 작은 총 m 개의 엔트리들을 가지며, 상기 주소 사상 복구 정보의 제1 세트는 상기 저장 매체 내 엔트리들의 총 개수가 상기 복수 n에 도달하는 것에 대응하여 상기 저장 매체에 라이트되는,
    데이터 저장 장치의 주소 사상 정보를 관리하는 방법.
  7. 제1항에 있어서,
    상기 주소 사상 정보를 갱신하는 단계는,
    상기 저장 장치에 전원이 인가될 때 상기 비휘발성 메모리 장치로부터 상기 주소 사상 복구 정보의 제2 세트를 읽어들이는 단계;
    상기 주소 사상 복구 정보의 제2 세트로부터, 상기 주소 사상 복구 정보의 제1 세트가 라이트된 상기 저장 매체의 식별된 주소를 복구하는 단계;
    상기 주소 사상 복구 정보의 제2 세트로부터 복구된 식별된 주소(recovered identified address)를 사용하여 상기 저장 매체로부터 상기 주소 사상 복구 정보의 제1 세트를 읽어들이는 단계;
    상기 주소 사상 복구 정보의 제1 세트 및 제2 세트를 사용하여 상기 주소 사상 정보를 재구성하는 단계; 및
    상기 재구성된 주소 사상 정보를 상기 저장 장치에 저장하는 단계를 포함하는,
    데이터 저장 장치의 주소 사상 정보를 관리하는 방법.
  8. 저장 장치로서,
    비휘발성 데이터 저장 매체;
    휘발성의 솔리드-스테이트(solid-state) 메모리 장치;
    비휘발성의 솔리드-스테이트 메모리 장치;
    상기 비휘발성 데이터 저장 매체에 사용자 데이터를 라이트하도록 구성된 리드/라이트 채널 회로; 및
    상기 비휘발성 데이터 저장 매체 상에 저장된 사용자 데이터와 연관된 주소 사상 정보를 관리하도록 구성된 프로세서를 포함하고,
    상기 프로세서는, 제1 시간에서 상기 비휘발성 데이터 저장 매체의 상태를 나타내는 상기 주소 사상 정보의 제1 버전을 상기 비휘발성 데이터 저장 매체 또는 상기 비휘발성의 솔리드-스테이트 메모리 장치에 생성 및 저장하고, 상기 리드/라이트 채널 회로를 사용하여 상기 제1 시간 이후 사용자 데이터를 상기 비휘발성 데이터 저장 매체에 라이트하기 위한 복수의 n개의 연속적인 데이터 라이트 동작들에 대응하여 주소 사상 복구 정보의 제1 세트를 상기 휘발성의 솔리드-스테이트 메모리 장치에 누적하고 상기 주소 사상 복구 정보의 제1 세트를 상기 비휘발성 데이터 저장 매체의 선택된 주소에 제2 시간에 저장하며, 상기 리드/라이트 채널 회로를 사용하여 상기 제2 시간 이후 사용자 데이터를 상기 비휘발성 데이터 저장 매체에 라이트하기 위해 상기 n 보다 작은 복수의 m개의 연속적인 데이터 라이트 동작들에 대응하여 상기 휘발성의 솔리드-스테이트 메모리 장치 내에 주소 사상 복구 정보의 제2 세트를 누적하고 제3 시간에 상기 저장 장치와 연관된 비정상적인 파워 오프 발생에 응답하여 상기 주소 사상 복구 정보의 제2 세트를 상기 비휘발성의 솔리드-스테이트 메모리 장치에 저장하며, 제4 시간에 상기 비휘발성 데이터 저장 매체에 파워의 재인가에 대응하여 상기 주소 사상 복구 정보의 제1 세트 및 제2 세트를 조합(combine)함으로써 갱신된 상기 주소 사상 정보의 제2 버전을 생성함으로써 상기 비휘발성 데이터 저장 매체에 저장된 사용자 데이터와 연관된 주소 사상 정보를 관리하도록 구성되며,
    상기 주소 사상 복구 정보의 제2 세트는 상기 선택된 주소를 포함하고, 상기 프로세서는 상기 비휘발성 데이터 저장 매체로부터 주소 사상 복구 정보의 제1 세트의 위치를 찾고 검색하기 위해 상기 주소 사상 복구 정보의 제2 세트로부터 상기 선택된 주소를 검색하는,
    저장 장치.
  9. 제8항에 있어서,
    프로세서는 상기 비휘발성 데이터 저장 매체 상에 라이트된 상기 주소 사상 복구 정보의 제1 세트를 상기 휘발성의 솔리드-스테이트 메모리 장치로부터 삭제하고, 상기 선택된 주소가 상기 주소 사상 복구 정보의 제2 세트에 포함되도록 상기 선택된 주소를 상기 주소 사상 복구 정보가 라이트된 비휘발성 데이터 저장 매체의 물리적 어드레스로서 상기 휘발성의 솔리드-스테이트 메모리 장치 내에 저장하는,
    저장 장치.
  10. 제8항에 있어서,
    상기 비휘발성 데이터 저장 매체는 회전 가능한 자기 기록 매체 ― 상기 자기 기록 매체는 슁글드 방식의 트랙들이 각각 선택된 데이터 용량을 가지는 가상 밴드들로 그룹화 된 것을 지지함 ― 이고, 상기 가상 밴드들은 사용자 데이터의 연속적인 논리적 어드레스들의 논리적 밴드들로 선택적으로 할당되며,
    상기 비휘발성 데이터 저장 매체에 대한 연속적인 라이트 동작들은 상기 라이트 동작들과 연관된 논리적 밴드들에 관하여 상기 각 가상 밴드들에 데이터를 부기(append)하고, 상기 주소 사상 정보는, 각각의 상기 할당된 가상 밴드들 내 새로운 데이터를 수신하도록 적응된 다음 이용가능한 주소(next available address)를 식별하도록 배열되는,
    저장 장치.
  11. 제10항에 있어서,
    상기 주소 사상 정보의 제1 버전 및 제2 버전 각각은 제1 데이터 구조 및 제2 데이터 구조를 포함하고, 상기 제1 데이터 구조는 각 논리적 밴드에 할당된 가상 밴드들의 총 개수와 각각의 상기 할당된 가상 밴드들 내 마지막으로 할당된 주소를 식별하고, 상기 제2 데이터 구조는 상기 비휘발성 데이터 저장 매체에 라이트된 사용자 데이터의 근접(contiguous) 세트들 ― 각 근접 세트는 상기 연관된 가상 밴드 내 시작(starting) 논리적 어드레스와 시작 물리적 어드레스, 그리고 총 섹터 카운트에 의해 식별됨 ― 을 식별하는,
    저장 장치.
  12. 제11항에 있어서,
    상기 주소 사상 복구 정보의 제1 세트 및 제2 세트 각각은, 이전에 저장된 상기 주소 사상 복구 정보의 세트의 상기 비휘발성 데이터 저장 매체 상 물리적 어드레스를 식별하기 위한 이전 주소 필드(previous address field)와 상기 복수 n 과 대응되는 엔트리 필드들의 총 개수 ― 상기 엔트리 필드들 각각은 구분된 라이트 동작 동안 상기 비휘발성 데이터 저장 매체에 라이트된 데이터의 논리적 어드레스 및 물리적 어드레스를 식별하도록 적응됨 ― 를 가지는 공통 테이블을 포함하고,
    상기 프로세서는 상기 제1 시간 이후 n번째 데이터 라이트 동작의 발생시 상기 비휘발성 데이터 저장 매체에 상기 주소 사상 복구 정보의 제1 세트를 라이트하는,
    저장 장치.
  13. 제8항에 있어서,
    상기 비휘발성 데이터 저장 매체는 회전가능한 자기 기록 매체이고, 상기 비휘발성의 솔리드-스테이트 메모리 장치는 플래시 메모리 장치인,
    저장 장치.
  14. 제8항에 있어서,
    상기 프로세서는 상기 휘발성의 솔리드-스테이트 메모리 장치 내 상기 주소 사상 정보의 제1 버전의 카피(copy)를 유지하고, 상기 주소 사상 정보의 제3 버전을 제공하기 위한 복수 n개의 연속적인 데이터 라이트 동작들 또는 적어도 복수의 n개의 연속적인 데이터 라이트 동작들 중 일부에 대응하여 상기 휘발성의 솔리드-스테이트 메모리 장치 내 상기 주소 사상 정보의 제1 버전을 갱신하며,
    상기 주소 사상 정보의 제3 버전은 상기 비정상적인 파워 오프 발생에 대한 응답으로 비휘발성 메모리 내에 유지되지 않는,
    저장 장치.
  15. 제8항에 있어서,
    상기 프로세서는, 메모리 내에서 연관된 프로그래밍 스텝들을 실행시키는 프로그램 가능한 프로세서인,
    저장 장치.
  16. 방법으로서,
    데이터 저장 장치의 비휘발성 저장 매체의 상태를 설명(describe)하기 위해 주소 사상 정보의 제1 버전을 비휘발성 메모리 내에 데이터 구조로서 생성 및 저장하는 단계;
    리드/라이트 채널 회로를 사용하여 상기 저장 매체에 대해 n번의 복수의 후속적인 데이터 라이트 동작들을 수행하는 단계;
    휘발성 메모리 내에 주소 사상 복구 정보의 제1 세트를 누적하는 단계 ― 상기 주소 사상 복구 정보의 제1 세트는 상기 저장 매체에 대한 n번의 복수의 후속적인 데이터 라이트 동작들을 설명함 ―;
    상기 저장 매체의 선택된 주소에 상기 주소 사상 복구 정보의 제1 세트를 저장하는 단계;
    상기 리드/라이트 채널 회로를 사용하여 상기 저장 매체에 n 보다 작은 m번의 복수의 후속적인 데이터 라이트 동작들을 수행하는 단계;
    상기 저장 매체에 대한 m번의 복수의 후속적인 데이터 라이트 동작들에 응답하여 상기 휘발성 메모리 내에 주소 사상 복구 정보의 제2 세트를 누적하는 단계;
    상기 저장 장치와 연관된 비정상적인 파워 오프 발생을 검출하는 단계;
    상기 비정상적인 파워 오프 발생에 응답하여 상기 비휘발성 메모리에 상기 주소 사상 복구 정보의 제2 세트를 저장하는 단계 ― 상기 주소 사상 복구 정보의 제2 세트는 상기 주소 사상 복구 정보의 제1 세트가 저장된 상기 선택된 주소를 포함함 ―;
    상기 저장 장치로의 후속적인 파워 재인가를 검출하는 단계;
    상기 주소 사상 복구 정보의 제1 세트의 위치를 찾고 검색하기 위해 상기 주소 사상 복구 정보의 제2 세트로부터 상기 선택된 주소를 검색하는 단계; 및
    상기 주소 사상 복구 정보의 제1 세트 및 제2 세트를 사용하여 갱신된 상기 주소 사상 정보의 제2 세트를 생성하는 단계를 포함하는,
    방법.
  17. 제16항에 있어서,
    상기 비휘발성 메모리로부터 상기 주소 사상 복구 정보의 제2 세트를 검색하는 단계;
    상기 주소 사상 복구 정보의 제2 세트로부터 상기 선택된 주소를 복구하는 단계; 및
    상기 주소 사상 복구 정보의 제2 세트로부터의 상기 복구된 선택된 주소를 사용하여 상기 주소 사상 복구 정보의 제1 세트를 검색하는 단계를 더 포함하는,
    방법.
  18. 제16항에 있어서,
    상기 저장 매체는 회전 가능한 자기 기록 매체 ― 상기 자기 기록 매체는 슁글드 방식의 트랙들이 각각 선택된 데이터 용량을 가지는 가상 밴드들로 그룹화 된 것을 지지함 ― 이고, 상기 가상 밴드들은 사용자 데이터의 연속적인 논리적 어드레스들의 논리적 밴드들로 선택적으로 할당되며,
    상기 저장 매체에 대한 연속적인 라이트 동작들은 상기 라이트 동작들과 연관된 논리적 밴드들에 관하여 상기 각 가상 밴드들에 데이터를 부기하고, 상기 주소 사상 정보는, 각각의 상기 할당된 가상 밴드들 내 새로운 데이터를 수신하도록 적응된 다음 이용가능한 주소를 식별하도록 배열되는,
    방법.
  19. 제18항에 있어서,
    상기 주소 사상 정보의 제1 버전 및 제2 버전 각각은 제1 데이터 구조 및 제2 데이터 구조를 포함하고, 상기 제1 데이터 구조는 각 논리적 밴드에 할당된 가상 밴드들의 총 개수와 각각의 상기 할당된 가상 밴드들 내 마지막으로 할당된 주소를 식별하고, 상기 제2 데이터 구조는 상기 저장 매체에 라이트된 사용자 데이터의 근접 세트들 ― 각 근접 세트는 상기 연관된 가상 밴드 내 시작 논리적 어드레스와 시작 물리적 어드레스, 그리고 총 섹터 카운트에 의해 식별됨 ― 을 식별하는,
    방법.
  20. 제16항에 있어서,
    상기 주소 사상 복구 정보의 제1 세트 및 제2 세트 각각은, 이전에 저장된 상기 주소 사상 복구 정보의 세트의 상기 저장 매체 상 물리적 어드레스를 식별하기 위한 이전 주소 필드와 상기 복수 n 과 대응되는 엔트리 필드들의 총 개수 ― 상기 엔트리 필드들 각각은 구분된 라이트 동작 동안 상기 저장 매체에 라이트된 데이터의 논리적 어드레스 및 물리적 어드레스를 식별하도록 적응됨 ― 를 가지는 공통 테이블 구조를 포함하고,
    상기 주소 사상 정보의 제1 버전의 생성 이후 상기 n번째 데이터 라이트 동작의 발생에 응답하여 상기 주소 사상 복구 정보의 제1 세트가 상기 저장 매체에 라이트되는,
    방법.
KR1020110065481A 2011-07-01 2011-07-01 주소 사상 정보 관리 방법 이를 적용한 저장 장치 KR101890767B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110065481A KR101890767B1 (ko) 2011-07-01 2011-07-01 주소 사상 정보 관리 방법 이를 적용한 저장 장치
US13/539,695 US9201783B2 (en) 2011-07-01 2012-07-02 Method for managing address mapping information and storage device applying the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110065481A KR101890767B1 (ko) 2011-07-01 2011-07-01 주소 사상 정보 관리 방법 이를 적용한 저장 장치

Publications (2)

Publication Number Publication Date
KR20130007357A KR20130007357A (ko) 2013-01-18
KR101890767B1 true KR101890767B1 (ko) 2018-09-28

Family

ID=47837935

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110065481A KR101890767B1 (ko) 2011-07-01 2011-07-01 주소 사상 정보 관리 방법 이를 적용한 저장 장치

Country Status (2)

Country Link
US (1) US9201783B2 (ko)
KR (1) KR101890767B1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8959284B1 (en) 2010-06-28 2015-02-17 Western Digital Technologies, Inc. Disk drive steering write data to write cache based on workload
US9058280B1 (en) 2010-08-13 2015-06-16 Western Digital Technologies, Inc. Hybrid drive migrating data from disk to non-volatile semiconductor memory based on accumulated access time
US9268499B1 (en) 2010-08-13 2016-02-23 Western Digital Technologies, Inc. Hybrid drive migrating high workload data from disk to non-volatile semiconductor memory
US8959281B1 (en) * 2012-11-09 2015-02-17 Western Digital Technologies, Inc. Data management for a storage device
US9830257B1 (en) * 2013-06-12 2017-11-28 Western Digital Technologies, Inc. Fast saving of data during power interruption in data storage systems
KR102127284B1 (ko) * 2013-07-01 2020-06-26 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 관리 방법
US9141176B1 (en) 2013-07-29 2015-09-22 Western Digital Technologies, Inc. Power management for data storage device
US9070379B2 (en) 2013-08-28 2015-06-30 Western Digital Technologies, Inc. Data migration for data storage device
US9036284B1 (en) * 2013-09-16 2015-05-19 Seagate Technology Llc Isolated shingled bands of fractional tracks
US8917471B1 (en) 2013-10-29 2014-12-23 Western Digital Technologies, Inc. Power management for data storage device
US9841931B2 (en) 2014-03-31 2017-12-12 Vmware, Inc. Systems and methods of disk storage allocation for virtual machines
US20160093377A1 (en) 2014-09-26 2016-03-31 Intel Corporation Nonvolatile memory module
TWI562158B (en) 2014-10-13 2016-12-11 Silicon Motion Inc Non-volatile memory device and controller
US9690492B2 (en) * 2015-01-05 2017-06-27 International Business Machines Corporation Random read performance of optical media library
KR102403202B1 (ko) 2015-03-13 2022-05-30 삼성전자주식회사 메타 데이터 관리자를 포함하는 메모리 시스템 및 동작 방법
JP6834967B2 (ja) * 2015-10-09 2021-02-24 ソニー株式会社 情報処理装置および情報処理方法
WO2017077602A1 (ja) * 2015-11-04 2017-05-11 株式会社 東芝 ストレージ装置、ストレージ装置の制御プログラムを記憶するコンピュータ読み取り可能な不揮発性記憶媒体、及び、ストレージ装置の制御方法
US10229051B2 (en) * 2015-12-30 2019-03-12 Samsung Electronics Co., Ltd. Storage device including nonvolatile memory device and controller, operating method of storage device, and method for accessing storage device
US10459644B2 (en) 2016-10-28 2019-10-29 Western Digital Techologies, Inc. Non-volatile storage system with integrated compute engine and optimized use of local fast memory
US10223272B2 (en) 2017-04-25 2019-03-05 Seagate Technology Llc Latency sensitive metadata object persistence operation for storage device
KR20190092054A (ko) * 2018-01-30 2019-08-07 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR20200057866A (ko) * 2018-11-16 2020-05-27 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 스토리지 장치 및 이의 동작 방법
KR20200072854A (ko) * 2018-12-13 2020-06-23 에스케이하이닉스 주식회사 데이터 처리 시스템 및 그것의 동작방법
CN111581022B (zh) * 2020-04-30 2022-07-08 江苏芯盛智能科技有限公司 一种数据恢复方法及系统
KR20220025401A (ko) * 2020-08-24 2022-03-03 에스케이하이닉스 주식회사 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
CN114691418B (zh) * 2022-05-30 2022-08-23 阿里巴巴（中国）有限公司 存储设备的信息恢复方法、装置、电子设备及存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040042478A1 (en) 2002-09-03 2004-03-04 Drew Bertagna Method and apparatus for multicast traffic management
US20110099325A1 (en) * 2009-10-27 2011-04-28 Samsung Electronics Co., Ltd. User device and mapping data management method thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080320209A1 (en) * 2000-01-06 2008-12-25 Super Talent Electronics, Inc. High Performance and Endurance Non-volatile Memory Based Storage Systems
US20040268116A1 (en) * 2003-06-30 2004-12-30 Vasisht Virender K Fault tolerant recovery block with reduced flash footprint
US7996645B2 (en) * 2003-09-26 2011-08-09 Hitachi Global Storage Technologies Netherlands B.V. Log-structured file system for disk drives with shingled writing
KR100781520B1 (ko) * 2006-02-24 2007-12-03 삼성전자주식회사 비휘발성 메모리가 캐쉬로 사용되는 저장 장치 및 이를위한 맵핑 정보 복구 방법
US7941692B2 (en) * 2007-12-31 2011-05-10 Intel Corporation NAND power fail recovery
CN101876949B (zh) * 2009-11-30 2012-04-25 威盛电子股份有限公司 数据储存系统与方法
US8335907B2 (en) * 2009-12-30 2012-12-18 Sandisk Technologies Inc. Micro-update architecture for address tables
JP2011233186A (ja) * 2010-04-23 2011-11-17 Toshiba Corp ディスク記憶装置及びデータ復元方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040042478A1 (en) 2002-09-03 2004-03-04 Drew Bertagna Method and apparatus for multicast traffic management
US20110099325A1 (en) * 2009-10-27 2011-04-28 Samsung Electronics Co., Ltd. User device and mapping data management method thereof

Also Published As

Publication number Publication date
KR20130007357A (ko) 2013-01-18
US9201783B2 (en) 2015-12-01
US20130173850A1 (en) 2013-07-04

Similar Documents

Publication Publication Date Title
KR101890767B1 (ko) 주소 사상 정보 관리 방법 이를 적용한 저장 장치
KR101810932B1 (ko) 주소 사상 정보 관리 방법, 디스크 드라이브에서의 액세스 방법, 저장 장치, 컴퓨터 시스템, 네트워크를 통한 주소 사상 정보 관리 방법 및 컴퓨터로 읽을 수 있는 저장 매체
KR101854200B1 (ko) 데이터 라이트 방법 및 이를 적용한 저장 장치
US9009433B2 (en) Method and apparatus for relocating data
KR101854206B1 (ko) 라이트 방법 및 그 방법을 이용하는 저장 장치
KR101833416B1 (ko) 데이터 리드 방법 및 이를 적용한 저장 장치
US9336819B2 (en) Apparatus and method for writing data based on drive state
US9189395B2 (en) Method and apparatus for adjustable virtual addressing for data storage
KR101874324B1 (ko) 리드 또는 라이트 동작 제어 방법, 그 방법을 이용하는 저장 장치 및 컴퓨터 시스템
CN102667740B (zh) 将数据存储装置分区与物理数据扇区的边界对齐
US10776153B2 (en) Information processing device and system capable of preventing loss of user data
US9619178B2 (en) Hybrid storage apparatus and logical block address assigning method
US20130031317A1 (en) Method and apparatus for redirecting data writes
KR101674015B1 (ko) 데이터 저장 매체 액세스 방법과 그와 같은 기능을 갖는 데이터 저장 장치 및 기록 매체
KR102067056B1 (ko) 저장 매체 액세스 방법, 데이터 라이트 방법, 저장 장치의 파라미터 조정 방법과 이를 적용한 저장 장치, 컴퓨터 시스템 및 저장매체
JP2008117491A (ja) 記録装置、記録方法、およびプログラム

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant