KR20200062788A

KR20200062788A - 단일 전송선을 이용한 실시간 양방향 데이터 전송 회로 및 그 방법

Info

Publication number: KR20200062788A
Application number: KR1020180148626A
Authority: KR
Inventors: 지동우; 김정균
Original assignee: 아주대학교산학협력단
Priority date: 2018-11-27
Filing date: 2018-11-27
Publication date: 2020-06-04
Also published as: KR102147936B1

Abstract

본 발명은 단일 전송선을 이용한 실시간 양방향 데이터 전송 회로에 있어서, 단일 전송선으로 연결된 제1 및 제2 칩을 포함하되, 상기 제1 칩은 상기 제2 칩으로 데이터를 전송하기 위해, 상기 제2 칩으로 전송되어질 데이터에 기초하여 상기 제1 칩에서 상기 제2 칩으로 가는 전류(I_TX)의 흐름을 제어하고, 상기 제2 칩은 상기 제1 칩으로 데이터를 전송하기 위해, 상기 제1 칩으로 전송되어질 데이터에 기초하여 서로 다른 제1 또는 제2 전압(V_TXH 또는 V_TXL)을 결정한 후 그 제1 또는 제2 전압(V_TXH 또는 V_TXL)에 따라 상기 단일 전송선의 전압값을 변화시키는 것을 특징으로 하는 단일 전송선을 이용한 실시간 양방향 데이터 전송 회로를 제공한다. 본 발명의 단일 전송선을 이용한 실시간 양방향 데이터 전송회로는 데이터 전송 시 발생하는 전력 소모를 줄이고 별도의 추가 회로를 포함하지 않으므로 면적 효율을 높일 수 있다.

Description

단일 전송선을 이용한 실시간 양방향 데이터 전송 회로 및 그 방법{CIRCUIT AND METHOD FOR REAL-TIME TWO-WAY DATA TRANSMITTING UTILIZING SINGLE LINE}

본 발명은 데이터 전송 회로에 관한 것으로서, 보다 상세하게는 단일 전송선을 이용하여 양방향 데이터를 실시간으로 전송하기 위한 데이터 전송 회로 및 그 방법에 관한 것이다.

단일 전송선을 이용하여 실시간으로 양방향 데이터를 송수신하기 위해, 종래에는 주로 다음의 두가지 방법을 사용하여 왔다. CDMA 기술을 이용한 방법과, 고주파(RF: Radio Frequency) 신호 및 베이스밴드(BB: Base Band) 신호를 이용한 방법이 그것이다.

도 1은 이러한 종래의 양방향 전송 회로의 예들을 도시하고 있다. 도 1의 (a)는 CDMA 기술을 이용한 양방향 전송 회로의 예를 도시하고, 도 1의 (b)는 RF 신호 및 BB 신호를 이용한 양방향 전송 회로의 예를 도시하고 있다.

도 1의 (a)를 참조하면, CDMA 기술을 이용한 양방향 전송 회로는 두 개의 칩들(칩1(10), 칩2(20))이 오프-칩 싱글 라인(Off-chip Single T-Line)으로 연결되고, 송신단에서 주어진 코드로 데이터를 변조(modulation)하여 전송하면, 수신단에서 해당 코드로 복조(demodulation)하여 해독한다. 예를 들어, 칩1(10)에서 칩2(20)로 데이터(Chip 1->2 TX data)를 전송하고자 하는 경우, 칩1(10)에 포함된 믹서(11)가 제1 코드(code1)를 이용하여 상기 데이터(Chip 1->2 TX data)를 변조(modulation)하여 전송하고, 칩2(20)에 포함된 믹서(21)가 변조시 사용한 상기 코드(즉, 제1 코드(code 1))를 이용하여 이를 복조(demodulation)한다. 반대의 경우, 칩2(20)에 포함된 믹서(22)가 제2 코드(code2)를 이용하여 전송하고자 하는 데이터(Chip 2->1 TX data)를 변조(modulation)하여 전송하면, 칩1(10)에 포함된 믹서(12)가 변조시 사용한 상기 코드(즉, 제2 코드(code 2))를 이용하여 복조(demodulation)한다. 이와 같이 CDMA 기술을 이용한 양방향 전송 기법은, 보내려는 신호의 주파수 보다 높은 주파수로 해당 데이터를 변/복조(modulation/demodulation)해야 하고, 이를 위한 각각의 추가 회로가 필요하며, 상대방의 코드를 사전에 알고 있어야 동작이 가능하다는 단점이 있다.

한편, 도 1의 (b)를 참조하면, RF 신호 및 BB 신호를 이용한 양방향 전송 회로의 경우 오프-칩 싱글 라인(Off-chip Single T-Line)으로 연결된 칩들(칩3(30), 칩4(40))이 서로 다른 대역을 이용하여 데이터를 송수신한다. 예를 들어, 칩(30)은 고주파(RF) 신호를 이용하여 데이터를 송신하고, 베이스밴드(BB) 신호를 이용하여 데이터를 수신하며, 칩(40)은 고주파(RF) 신호를 이용하여 데이터를 수신하고, 베이스밴드(BB) 신호를 이용하여 데이터를 송신한다. 이와 같이 칩 마다 신호를 보내는 대역을 달리하여 양방향으로 데이터를 전송하는 기법은, 각 신호를 단일 전송선에 동시에 인가하기 위한 트랜스포머(transformer)를 필요로 하는데, 상기 트랜스포머를 구현하기 위해 집적회로 상에서 큰 면적을 사용하는 인덕터(inductor)를 구현해야 하는 단점이 있다. 즉, 면적 효율이 떨어지는 단점이 있다. 또한, 고주파(RF) 신호를 이용한 변/복조시 많은 파워를 소모해야 하는 단점이 있다.

즉, 이러한 종래의 양방향 데이터 송수신 방법들은 고속 통신에 적합하며, 전력 소모와 면적 소모가 큰 문제가 있었다.

대한민국 공개특허공보 제10-2017-0133861(전력선 통신 시스템), 주식회사 지엠케이, 2017년 12월 6일 공개

따라서, 본 발명은 단일 전송선을 이용한 실시간 양방향 데이터 전송 회로에 있어서, 전력 소모를 줄이고 면적 효율을 높일 수 있는 단일 전송선을 이용한 실시간 양방향 데이터 전송 회로 및 그 방법을 제공하고자 한다.

또한, 본 발명은 반도체 집적 회로에서 데이터 전송시 전력 및 면적 소모를 줄일 수 있는 단일 전송선을 이용한 실시간 양방향 데이터 전송 회로 및 그 방법을 제공하고자 한다.

상기 목적을 달성하기 위해, 본 발명에서 제공하는 단일 전송선을 이용한 실시간 양방향 데이터 전송 회로는, 단일 전송선을 이용한 실시간 양방향 데이터 전송 회로에 있어서, 단일 전송선으로 연결된 제1 및 제2 칩을 포함하되, 상기 제1 칩은 상기 제2 칩으로 데이터를 전송하기 위해, 상기 제2 칩으로 전송되어질 데이터에 기초하여 상기 제1 칩에서 상기 제2 칩으로 가는 전류(I_TX)의 흐름을 제어하고, 상기 제2 칩은 상기 제1 칩으로 데이터를 전송하기 위해, 상기 제1 칩으로 전송되어질 데이터에 기초하여 서로 다른 제1 또는 제2 전압(V_TXH 또는 V_TXL)을 결정한 후 그 제1 또는 제2 전압(V_TXH 또는 V_TXL)에 따라 상기 단일 전송선의 전압값을 변화시키는 것을 특징으로 한다.

바람직하게는, 상기 제1 칩이 전류원; 및 상기 제2 칩으로 전송할 데이터에 의거하여 온/오프가 제어되는 제1 트랜지스터를 포함하고, 상기 제1 트랜지스터의 온/오프에 의해, 상기 제1 칩에서 상기 제2 칩으로 가는 전류(I_TX)의 흐름을 제어할 수 있다.

바람직하게는, 상기 제1 트랜지스터는 상기 제2 칩으로 전송할 데이터가 '1'인 경우 턴온되어 상기 전류원의 전류(I_TX)를 상기 단일 전송선으로 전달하고, 상기 제2 칩으로 전송할 데이터가 '0'인 경우 턴오프되는 상기 전류원의 전류(I_TX)를 차단할 수 있다.

바람직하게는, 상기 제2 칩이 소스단이 상기 제1 칩과 연결된 단일 전송선에 연결되고, 게이트단에 상기 제1 칩으로 전송할 데이터에 의거하여 결정된 서로 다른 제1 또는 제2 전압이 인가되는 제2 트랜지스터; 및 소스단이 상기 제2 트랜지스터의 드레인단에 연결되고, 게이트단에 바이어스 전압이 인가되는 제3 트랜지스터를 포함하고, 상기 제2 트랜지스터의 게이트-소스 전압 및 상기 제2 트랜지스터의 게이트 전압에 의해 결정된 전압값으로 상기 단일 전송선의 전압값을 변화시킬 수 있다.

바람직하게는, 상기 단일 전송선의 전압값이, 상기 제1 칩에 포함된 제1 트랜지스터 및 전류원이 정상 동작할 수 있도록 충분히 높은 값으로 설정될 수 있다.

바람직하게는, 상기 단일 전송선의 전압값이, 상기 전류원을 트랜지스터로 구현할 경우 그 트랜지스터가 포화 상태(saturation)가 되는 드레인-소스(drain-source) 전압 보다 큰 값으로 설정될 수 있다.

바람직하게는, 상기 제2 트랜지스터의 게이트 단에 인가되는 전압이 상기 제1 칩으로 전송할 데이터가 '1'인 경우 '하이 전압(High Voltage)'이고, 상기 제1 칩으로 전송할 데이터가 '0'인 경우 '로우 전압(Low Voltage)'일 수 있다.

바람직하게는, 상기 제2 칩이 기 저장된 이득값(Z_TI)에 기초하여 상기 단일 전송선을 통해 상기 제1 칩으로부터 전달된 전류(I_TX)에 해당하는 전압을 생성하는 트랜스임피던스 증폭기(trans_impedance amplifier)를 더 포함하고; 상기 트랜스임피던스 증폭기에서 출력되는 전압에 의해 수신된 데이터를 복원할 수 있다.

바람직하게는, 상기 전류값(I_TX)이 상기 제2 및 제3 트랜지스터의 바이어스 전류값 보다 충분히 작은 값으로 설정될 수 있다.

한편, 본 발명에서 제공하는 단일 전송선을 이용한 실시간 양방향 데이터 전송 방법은 단일 전송선으로 연결된 제1 및 제2 칩들 간에 실시간으로 양방향 데이터를 전송하는 방법에 있어서, 제1 칩에서 제2 칩으로 전송되어질 제1 데이터에 기초하여, 상기 제1 칩 전류(I_TX)의 흐름을 제어하는 제어 단계; 상기 제1 데이터를 전송하기 위해, 상기 제어 정보에 의거하여 상기 단일 전송선으로 상기 전류(I_TX)를 흘려 보내는 제1 전송 단계; 상기 제2 칩이 상기 전류(I_TX)값을 전압으로 변환하여, 상기 제1 데이터를 복원하는 제1 복원 단계; 제2 칩에서 제1 칩으로 전송되어질 제2 데이터에 기초하여, 상기 단일 전송선의 전압을 제1 또는 제2 전압 중 어느 하나로 결정하는 전압 결정 단계; 상기 단일 전송선의 전압에 기초하여 상기 제2 데이터를 전송하는 제2 전송 단계; 및 상기 제1 칩이 상기 단일 전송선의 전압을 수신하여 상기 제2 데이터를 복원하는 제2 복원 단계를 포함하는 것을 특징으로 한다.

바람직하게는, 상기 제어 단계에서는, 상기 전류(I_TX)값을, 상기 제2 칩에 포함된 트랜지스터들의 바이어스 전류 값보다 충분히 작은 값으로 결정할 수 있다.

바람직하게는, 상기 제어 단계는 상기 제2 칩으로 전송되어질 데이터에 의거하여 상기 제1 칩에 포함된 제1 트랜지스터의 온/오프를 제어하고, 상기 제1 트랜지스터의 온/오프에 의해 전류의 흐름을 제어할 수 있다.

바람직하게는, 상기 제1 복원 단계는 상기 제2 칩에 기 저장된 이득값(Z_TI)에 기초하여 상기 전류(I_TX)값에 해당하는 전압을 생성할 수 있다.

바람직하게는, 상기 전압 결정 단계는 상기 제1 칩으로 전송되어질 데이터에 기초하여, 상기 제2 칩에 포함된 제2 트랜지스터의 게이트 전압을 결정하고, 그 게이트 전압에 의해 상기 단일 전송선의 전압을 결정하되, 상기 제1 칩으로 전송되어질 데이터가 '1'인 경우 '하이 전압(High Voltage)(V_TXH)'을 상기 제2 트랜지스터의 게이트로 인가하고, 상기 제1 칩으로 전송할 데이터가 '0'인 경우 '로우 전압(Low Voltage)(V_TXL)'을 상기 제2 트랜지스터의 게이트로 인가할 수 있다.

바람직하게는, 상기 전압 결정 단계는 상기 제1 칩에 포함된 제1 트랜지스터와 전류원이 정상 동작할 수 있도록 충분히 높은 값으로 상기 제1 또는 제2 전압을 결정할 수 있다.

바람직하게는, 상기 전압 결정 단계는 상기 전류원을 단일 트랜지스터로 구현했을 시에 그 트랜지스터가 포화 상태(saturation)로 들어가게 하기 위한 드레인-소스(drain-source) 전압 보다 큰 값으로 상기 제1 또는 제2 전압을 결정할 수 있다.

본 발명은 단일 전송선을 이용한 실시간 양방향 데이터 전송 회로 및 그 방법에 있어서, 데이터 전송 시 발생하는 전력 소모를 줄이고 별도의 추가 회로를 포함하지 않으므로 면적 효율을 높일 수 있다. 따라서, 본 발명은 반도체나 집적 회로와 같이 면적이 작은 회로에서 전력 및 면적 소모를 줄이면서, 실시간으로 양방향 데이터를 전송할 수 있는 장점이 있다.

도 1은 종래의 양방향 전송 회로의 예들을 도시한 도면이다.
도 2는 본 발명의 일 실시 예에 따른 단일 전송선을 이용한 실시간 양방향 데이터 전송 회로이다.
도 3은 본 발명의 일 실시 예에 따른 단일 전송선을 이용한 실시간 양방향 데이터 전송 방법에 대한 처리 흐름도이다.
도 4는 본 발명의 다른 실시 예에 따른 단일 전송선을 이용한 실시간 양방향 데이터 전송 방법에 대한 처리 흐름도이다.
도 5는 본 발명의 일 실시 예에 따른 단일 전송선을 이용한 실시간 양방향 데이터 전송 회로 및 방법이 반영된 실험 결과를 예시한 도면이다.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 설명하되, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 한편 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다. 또한 상세한 설명을 생략하여도 본 기술 분야의 당업자가 쉽게 이해할 수 있는 부분의 설명은 생략하였다.

명세서 및 청구범위 전체에서, 어떤 부분이 어떤 구성 요소를 포함한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.

도 2는 본 발명의 일 실시 예에 따른 단일 전송선을 이용한 실시간 양방향 데이터 전송 회로이다. 도 2를 참조하면, 본 발명의 일 실시 예에 따른 단일 전송선을 이용한 실시간 양방향 데이터 전송 회로(100)는 제1 트랜지스터(M₁)(111), 제1전류원(112) 및 증폭기(113)를 포함하는 제1 칩(110)과; 제2 및 제3 트랜지스터(M₂ 및 M₃)(121 및 122), 제2 및 제3 전류원(123 및 124), 트랜스임피던스 증폭기(trans_impedance amplifier)(125)를 포함하는 제2 칩(120)을 포함하고, 제1 과 제2 칩(110, 120)은 단일 전송선(Off-Chip Single T-Line)(130)으로 연결된다.

이 때, 제1 칩(110)에서 제2 칩(120)으로의 데이터 전송은 '전류'를 이용하고, 제2 칩(120)에서 제1 칩(110)으로의 데이터 전송은 '전압'을 이용한다. 따라서, 본 발명은 상기 단일 전송선(Off-Chip Single T-Line) 상에서 실시간 및 양방향으로 데이터 전송이 가능하다.

먼저, 제1 칩(110)에서 제2 칩(120)으로의 데이터 전송을 위해, 제1 칩(110)은, 전송되어질 데이터(Chip 1→2 Tx data)에 기초하여, 전류의 흐름을 제어한다. 즉, 제1 칩(110)은 상기 데이터(Chip 1→2 Tx data)에 기초하여, 제2 칩(120)으로 전류를 흘리거나 또는 차단한다. 이를 위해, 제1 칩(110)은, 상기 데이터(Chip 1→2 Tx data)에 의거하여 온/오프(on/off)가 제어되는 제1 트랜지스터(M₁)(111) 및 전류(I_TX)를 생성하는 전류원(112)를 포함하고, 제1 트랜지스터(M₁)(111)의 온/오프(on/off)에 의해 전류의 흐름을 제어한다. 예를 들어, 제2 칩(120)으로 전송할 데이터(Chip 1→2 Tx data)가 '1'인 경우 제1 칩(110)은 상기 단일 전송선(Off-Chip Single T-Line)으로 전류(I_TX)를 흘리고, 상기 데이터(Chip 1→2 Tx data)가 '0'인 경우 전류(I_TX)를 흘리지 않는다. 이를 위해, 상기 데이터(Chip 1→2 Tx data)가 '1'인 경우 제1 트랜지스터(M₁)(111)는 턴-온(turn on)되고, 상기 데이터(Chip 1→2 Tx data)가 '0'인 경우 제1 트랜지스터(M₁)(111)는 턴-오프(turn off)된다.

그러면, 제2 칩(120)은 상기 전류의 흐름에 따라 제1 칩(110)에서 전송하고자 하는 데이터를 수신할 수 있게 된다. 예를 들어, 상기 데이터(Chip 1→2 Tx data)가 '1'인 경우 상기 단일 전송선(Off-Chip Single T-Line)을 따라 제2 칩(120)으로 흘러 들어간 전류(I_TX)는 제2 트랜지스터(M₂)(121)의 소스단(source)으로 입력된다. 제2 및 제3 트랜지스터(M₂ 및 M₃)(121 및 122)는 모두 전류 이득(gain)이 '1'인 공통 게이트 증폭기(common gate amplifier)이므로, 제2 트랜지스터(M₂)(121)의 소스단(source)으로 입력된 전류(I_TX)는 그대로 제3 트랜지스터(M₃)(122)의 드레인단(drain)으로 출력되고, 전압 이득이 'Z_TI'인 트랜스임피던스 증폭기(trans_impedance amplifier)(125)를 만나 'Z_TI x I_TX'에 해당하는 전압을 생성하게 된다. 한편, 상기 데이터(Chip 1→2 Tx data)가 '0'인 경우 전류(I_TX)를 흘리지 않는다. 따라서, 상기 데이터(Chip 1→2 Tx data)에 따라 트랜스임피던스 증폭기(trans_impedance amplifier)(125)의 출력인 'Z_TI x I_TX'가 변하고, 그에 따른 전압 변화를 생성하게 되므로 제2 칩(120)이 이를 수신하게 된다. 이 때, 상기 전류(I_TX)는 제2 및 제3 트랜지스터(M₂ 및 M₃)(121 및 122)의 바이어스 전류인 I_REF보다 충분히 작아야 한다.

또한, 증폭기(113)는 수신단에 연결되어 제2 칩(120)으로부터 전송된 데이터(Chip 2→1 Rx data)를 복원하여 출력한다.

제2 칩(120)은 제1 칩(110)으로 전송되어질 데이터(Chip 2→1 Tx data)에 기초하여 서로 다른 제1 또는 제2 전압(V_TXH 또는 V_TXL)을 결정하고, 그에 따라 상기 단일 전송선(Off-Chip Single T-Line)의 전압값을 변화시킴으로써 상기 데이터(Chip 2→1 Tx data)를 제1 칩(110)으로 전송한다. 이를 위해, 제2 칩(120)은 제2 및 제3 트랜지스터(M₂ 및 M₃)(121 및 122)를 포함하는데, 제2 트랜지스터(M₂)(121)는 소스단(source)이 상기 단일 전송선(Off-Chip Single T-Line)에 연결되고, 게이트단(gate)에, 상기 전송 데이터(Chip 2→1 Tx data)에 기초하여 생성된, 제1 또는 제2 전압(V_TXH 또는 V_TXL)이 인가된다. 예를 들어, 제2 칩(120)에서 제1 칩(110)으로 보내려는 데이터(Chip 2→1 Tx data)가 '1'인 경우 '하이 전압(High Voltage)(V_TXH)'이, 상기 데이터(Chip 2→1 Tx data)가 '0'인 경우 '로우 전압(Low Voltage)(V_TXL)'이 제2 트랜지스터(M₂)(121)의 게이트단(gate)에 인가된다. 또한, 제3 트랜지스터(M₃)(122)는 소스단(source)이 제2 트랜지스터(M₂)(121)의 드레인단(drain)에 연결되고, 게이트단(gate)에 바이어스 전압(V_b)이 인가된다.

그러면, 제2 트랜지스터(M₂)(121)의 드레인단(drain)이 낮은 임피던스를 가지는 제3 트랜지스터(M₃)(122)의 소스단(source)에 의하여 고정되므로, 제2 트랜지스터(M₂)(121)는 공통 드레인 증폭기(common drain amplifier)로 동작하게 된다. 따라서, 제2 트랜지스터(M₂)(121)에 전류(I_REF)를 흘리기 위한 게이트-소스 전압을 V_GS1이라 할 때, 상기 단일 전송선(Off-Chip Single T-Line)의 전압값은 데이터값에 따라 변화하게 된다. 예를 들어, 제2 칩(120)에서 제1 칩(110)으로 보내려는 데이터(Chip 2→1 Tx data)가 '1'인 경우와 '0'인 경우 상기 단일 전송선(Off-Chip Single T-Line)의 전압값은 각각 'V_TXH - V_GS1', 'V_TXL V_GS1'로 변화하게 된다. 이 변화는 제1 칩(110)에서 'V_TXH V_TXL'로 보여지게 되고, 제1 칩(110)에서 이 데이터를 수신하게 되는 것이다. 이와 같이, 제2 칩(120)은 제2 트랜지스터(M₂)(121)의 게이트-소스(gate-source) 전압(V_GS) 및 제2 트랜지스터의 게이트(gate)에 인가된 전압(즉, 제1 또는 제2 전압(V_TXH 또는 V_TXL))에 의해 결정된 상기 전압값('V_TXH - V_GS1', 'V_TXL - V_GS1')으로 상기 단일 전송선(Off-Chip Single T-Line)의 전압을 변화시킴으로써, 해당 데이터를 전송한다.

이 때, 상기 단일 전송선의 전압('V_TXH - V_GS1', 'V_TXL - V_GS1')은 제1 칩(110)에 포함된 제1 트랜지스터(M₁)(111)와 전류원(112)이 정상 동작할 수 있도록 충분히 높은 전압값이어야 한다. 이 값이 너무 낮을 경우에는, 예를 들어, 전류원(112)을 단일 트랜지스터로 구현했을 시에 그 트랜지스터가 포화 상태(saturation)로 들어가게 하기 위한 드레인-소스(drain-source) 전압 보다 낮을 경우에는, 제1 칩(110)에서 제2 칩(120)으로의 전류모드 데이터 전송에 영향을 받게 되기 때문이다.

도 3은 본 발명의 일 실시 예에 따른 단일 전송선을 이용한 실시간 양방향 데이터 전송 방법에 대한 처리 흐름도이다. 도 2 및 도 3을 참조하면, 단일 전송선(Off-Chip Single T-Line)으로 연결된 제1 및 제2 칩(110 및 120)들 간에 실시간으로 양방향 데이터를 전송하기 위한 본 발명의 방법은 다음과 같다.

먼저, S110 단계에서는, 제1 칩(110)에서 제2 칩(120)으로 전송되어질 데이터(Chip 1→2 Tx data)에 기초하여, 상기 제1 칩의 전류(I_TX)의 흐름을 제어한다. 즉, 제1 칩(110)이 상기 데이터(Chip 1→2 Tx data)에 기초하여, 제2 칩(120)으로 전류를 흘리거나 또는 차단한다. 이를 위해, 제1 칩(110)은, 상기 데이터(Chip 1→2 Tx data)에 의거하여 온/오프(on/off)를 제어한다. 예를 들어, 제2 칩(120)으로 전송할 데이터(Chip 1→2 Tx data)가 '1'인 경우 제1 칩(110)은 상기 단일 전송선(Off-Chip Single T-Line)으로 전류(I_TX)를 흘리기 위해, 제1 트랜지스터(M₁)(111)를 턴-온(turn on)시키고, 상기 데이터(Chip 1→2 Tx data)가 '0'인 경우 전류(I_TX)를 흘리지 않기 위해, 제1 트랜지스터(M₁)(111)를 턴-오프(turn off)한다.

S120 단계에서는, 제1 칩(110)이 상기 제어 정보에 의거하여 상기 데이터(Chip 1→2 Tx data)를 전송한다. 즉, 상기 제어 정보에 의거하여 전류를 흘리거나 차단하는 단계를 수행한다.

S130 단계에서는, 제2 칩(120)이 상기 단일 전송선(Off-Chip Single T-Line)을 통해 흘러온 전류(I_TX)를 전압으로 변환하여, 수신 데이터(Chip 1→2 Rx data)를 복원한다. 예를 들어, 상기 단일 전송선(Off-Chip Single T-Line)을 따라 제2 칩(120)으로 전류(I_TX)가 흘러 들어온 경우, 제2 트랜지스터(M₂)(121)의 소스단(source)은 이 전류(I_TX)를 그대로 제3 트랜지스터(M₃)(122)의 드레인단(drain)으로 출력한다. 이는 제2 및 제3 트랜지스터(M₂ 및 M₃)(121 및 122)가 모두 전류 이득(gain)이 '1'인 공통 게이트 증폭기(common gate amplifier)이기 때문이다. 그러면, 이와 같이 제3 트랜지스터(M₃)(122)의 드레인단(drain)에서 출력된 전류(I_TX)는 전압 이득이 'Z_TI'인 트랜스임피던스 증폭기(trans_ impedance amplifier)(125)를 만나 'Z_TI x I_TX'에 해당하는 전압을 생성한다. 즉, 상기 단일 전송선(Off-Chip Single T-Line)을 통해 전류가 흘러 들어온 경우에 한해서, 제2 칩(120)은 이와 같이 전압을 생성한다. 따라서, 상기 데이터(Chip 1→2 Tx data)에 따라 트랜스임피던스 증폭기(trans_ impedance amplifier)(125)의 출력인 'Z_TI x I_TX'가 변하고, 그에 따른 전압 변화를 생성하게 되므로 제2 칩(120)이 제1 칩(110)으로부터 전달되어진 데이터를 수신하게 된다.

이 때, 상기 전류(I_TX)는 제2 및 제3 트랜지스터(M₂ 및 M₃)(121 및 122)의 바이어스 전류인 I_REF보다 충분히 작아야 한다.

S140 단계에서는, 제2 칩(120)에서 제1 칩(110)으로 전송되어질 데이터(Chip 2→1 Tx data)에 기초하여, 상기 단일 전송선(Off-Chip Single T-Line)의 전압값을 제1 또는 제2 전압(V_TXH 또는 V_TXL) 중 어느 하나로 결정한다. 즉, 상기 데이터(Chip 2→1 Tx data)가 '1'인 경우 상기 단일 전송선(Off-Chip Single T-Line)의 전압값을 '하이 전압(High Voltage)(V_TXH)'으로, 상기 데이터(Chip 2→1 Tx data)가 '0'인 경우 상기 단일 전송선(Off-Chip Single T-Line)의 전압값을 '로우 전압(Low Voltage)(V_TXL)'으로 결정한다.

S150 단계에서는, 상기 결정된 전압값에 기초하여 상기 데이터(Chip 2→1 Tx data)를 전송한다. 즉, 상기 S140 단계에서 결정한 전압을 제2 트랜지스터(M₂)(121)의 드레인단(drain)에 인가한다. 그러면, 제2 트랜지스터(M₂)(121)의 드레인단(drain)이 낮은 임피던스를 가지는 제3 트랜지스터(M₃)(122)의 소스단(source)에 의하여 고정되므로, 제2 트랜지스터(M₂)(121)는 공통 드레인 증폭기(common drain amplifier)로 동작하게 된다. 따라서, 제2 트랜지스터(M₂)(121)에 전류(I_REF)를 흘리기 위한 게이트-소스 전압을 V_GS1이라 할 때, 상기 단일 전송선(Off-Chip Single T-Line)의 전압값은 데이터값에 따라 변화하게 된다. 예를 들어, 제2 칩(120)에서 제1 칩(110)으로 보내려는 데이터(Chip 2→1 Tx data)가 '1'인 경우와 '0'인 경우 상기 단일 전송선(Off-Chip Single T-Line)의 전압값은 각각 'V_TXH - V_GS1', 'V_TXL - V_GS1'으로 변화하게 된다. 이 변화는 제1 칩(110)에서 'V_TXH _- V_TXL'로 보여지게 되고, 제1 칩(110)에서 이 데이터를 수신하게 되는 것이다. 이와 같이, 제2 칩(120)은 제2 트랜지스터(M₂)(121)의 게이트-소스(gate-source) 전압(V_GS) 및 제2 트랜지스터의 게이트(gate)에 인가된 전압(즉, 제1 또는 제2 전압(V_TXH 또는 V_TXL))에 의해 결정된 상기 전압값('V_TXH - V_GS1', 'V_TXL - V_GS1')으로 상기 단일 전송선(Off-Chip Single T-Line)의 전압을 변화시킴으로써, 해당 데이터를 전송한다.

S160 단계에서는, 제1 칩(110)이 상기 S150 단계에서 전송한 데이터를 수신하고, 그 수신 데이터(Chip 2 → 1 V_RX)를 복원한다. 즉, 제1 칩(110)이 상기 단일 전송선(Off-Chip Single T-Line)의 전압이 변화되는 것을 인지하여 데이터를 수신하고, 이를 복원한다.

도 4는 본 발명의 다른 실시 예에 따른 단일 전송선을 이용한 실시간 양방향 데이터 전송 방법에 대한 처리 흐름도이다. 도 4는 도 3에 설명된 각 단계들의 처리 순서를 설명하기 위한 도면으로서, 본 발명은 상기 각 단계들이 도 3에 예시된 바와 같이 순차적으로 동작하는 것으로 제한되는 것이 아니라 도 4에 예시된 바와 같이 병렬적으로도 동작이 가능함을 설명하기 위한 도면이다. 따라서, 도 4에 예시된 단계들 각각(S210, S220, S230, S240, S250, S260)은 그 처리 순서만 일부 변형되었을 뿐 그 세부적인 처리 방법은 도 3에 예시된 단계들 각각(S110, S120, S130, S140, S150, S160)과 대응되므로, 도 4에 예시된 단계들 각각(S210, S220, S230, S240, S250, S260)에 대한 세부적인 설명은 도 3을 참조한 설명으로 대신한다.

도 5는 본 발명의 일실시 예에 따른 단일 전송선을 이용한 실시간 양방향 데이터 전송 회로 및 방법이 반영된 실험 결과를 예시한 도면이다. 도 2 및 도 5를 참조하면, 제1 칩(110)과 제2 칩(120) 간에 양방향 데이터가 실시간으로 전송되고 있음을 알 수 있다.

상술한 예시적인 시스템에서, 방법들은 일련의 단계 또는 블록으로써 순서도를 기초로 설명되고 있지만, 본 발명은 단계들의 순서에 한정되는 것은 아니며, 어떤 단계는 상술한 바와 다른 단계와 다른 순서로 또는 동시에 발생할 수 있다.

또한, 당업자라면 순서도에 나타낸 단계들이 배타적이지 않고, 다른 단계가 포함되거나 순서도의 하나 또는 그 이상의 단계가 본 발명의 범위에 영향을 미치지 않고 삭제될 수 있음을 이해할 수 있을 것이다.

Claims

단일 전송선을 이용한 실시간 양방향 데이터 전송 회로에 있어서,
단일 전송선으로 연결된 제1 및 제2 칩을 포함하되,
상기 제1 칩은
상기 제2 칩으로 데이터를 전송하기 위해, 상기 제2 칩으로 전송되어질 데이터에 기초하여 상기 제1 칩에서 상기 제2 칩으로 가는 전류(I_TX)의 흐름을 제어하고,
상기 제2 칩은
상기 제1 칩으로 데이터를 전송하기 위해, 상기 제1 칩으로 전송되어질 데이터에 기초하여 서로 다른 제1 또는 제2 전압(V_TXH 또는 V_TXL)을 결정한 후 그 제1 또는 제2 전압(V_TXH 또는 V_TXL)에 따라 상기 단일 전송선의 전압값을 변화시키는 것을 특징으로 하는 단일 전송선을 이용한 실시간 양방향 데이터 전송 회로.
제1항에 있어서, 상기 제1 칩은
전류원; 및
상기 제2 칩으로 전송할 데이터에 의거하여 온/오프가 제어되는 제1 트랜지스터를 포함하고,
상기 제1 트랜지스터의 온/오프에 의해, 상기 제1 칩에서 상기 제2 칩으로 가는 전류(I_TX)의 흐름을 제어하는 것을 특징으로 하는 단일 전송선을 이용한 실시간 양방향 데이터 전송 회로.
제2항에 있어서, 상기 제1 트랜지스터는
상기 제2 칩으로 전송할 데이터가 '1'인 경우 턴온되어 상기 전류원의 전류(I_TX)를 상기 단일 전송선으로 전달하고,
상기 제2 칩으로 전송할 데이터가 '0'인 경우 턴오프되는 상기 전류원의 전류(I_TX)를 차단하는 것을 특징으로 하는 단일 전송선을 이용한 실시간 양방향 데이터 전송 회로.
제1항에 있어서, 상기 제2 칩은
소스단이 상기 제1 칩과 연결된 단일 전송선에 연결되고, 게이트단에 상기 제1 칩으로 전송할 데이터에 의거하여 결정된 서로 다른 제1 또는 제2 전압이 인가되는 제2 트랜지스터; 및
소스단이 상기 제2 트랜지스터의 드레인단에 연결되고, 게이트단에 바이어스 전압이 인가되는 제3 트랜지스터를 포함하고,
상기 제2 트랜지스터의 게이트-소스 전압 및 상기 제2 트랜지스터의 게이트 전압에 의해 결정된 전압값으로 상기 단일 전송선의 전압값을 변화시키는 것을 특징으로 하는 단일 전송선을 이용한 실시간 양방향 데이터 전송 회로.
제4항에 있어서, 상기 단일 전송선의 전압값은
상기 제1 칩에 포함된 제1 트랜지스터 및 전류원이 정상 동작할 수 있도록 충분히 높은 값인 것을 특징으로 하는 단일 전송선을 이용한 실시간 양방향 데이터 전송 회로.
제5항에 있어서, 상기 단일 전송선의 전압값은
상기 전류원을 트랜지스터로 구현할 경우, 그 트랜지스터가 포화 상태(saturation)가 되는 드레인-소스(drain-source) 전압 보다 큰 것을 특징으로 하는 단일 전송선을 이용한 실시간 양방향 데이터 전송 회로.
제4항에 있어서, 상기 제2 트랜지스터의 게이트 단에 인가되는 전압은
상기 제1 칩으로 전송할 데이터가 '1'인 경우 '하이 전압(High Voltage)'이고, 상기 제1 칩으로 전송할 데이터가 '0'인 경우 '로우 전압(Low Voltage)'인 것을 특징으로 하는 단일 전송선을 이용한 실시간 양방향 데이터 전송 회로.
제4항에 있어서, 상기 제2 칩은
기 저장된 이득값(Z_TI)에 기초하여 상기 단일 전송선을 통해 상기 제1 칩으로부터 전달된 전류(I_TX)에 해당하는 전압을 생성하는 트랜스임피던스 증폭기(trans_impedance amplifier)를 더 포함하고;
상기 트랜스임피던스 증폭기에서 출력되는 전압에 의해 수신된 데이터를 복원하는 것을 특징으로 하는 단일 전송선을 이용한 실시간 양방향 데이터 전송 회로.
제8항에 있어서, 상기 전류값(I_TX)은
상기 제2 및 제3 트랜지스터의 바이어스 전류값 보다 충분히 작은 것을 특징으로 하는 단일 전송선을 이용한 실시간 양방향 데이터 전송 회로.
단일 전송선으로 연결된 제1 및 제2 칩들 간에 실시간으로 양방향 데이터를 전송하는 방법에 있어서,
제1 칩에서 제2 칩으로 전송되어질 제1 데이터에 기초하여, 상기 제1 칩 전류(I_TX)의 흐름을 제어하는 제어 단계;
상기 제1 데이터를 전송하기 위해, 상기 제어 정보에 의거하여 상기 단일 전송선으로 상기 전류(I_TX)를 흘려 보내는 제1 전송 단계;
상기 제2 칩이 상기 전류(I_TX)값을 전압으로 변환하여, 상기 제1 데이터를 복원하는 제1 복원 단계;
제2 칩에서 제1 칩으로 전송되어질 제2 데이터에 기초하여, 상기 단일 전송선의 전압을 제1 또는 제2 전압 중 어느 하나로 결정하는 전압 결정 단계;
상기 단일 전송선의 전압에 기초하여 상기 제2 데이터를 전송하는 제2 전송 단계; 및
상기 제1 칩이 상기 단일 전송선의 전압을 수신하여 상기 제2 데이터를 복원하는 제2 복원 단계를 포함하는 것을 특징으로 하는 단일 전송선을 이용한 실시간 양방향 데이터 전송 방법.
제10항에 있어서, 상기 제어 단계는
상기 전류(I_TX)값을, 상기 제2 칩에 포함된 트랜지스터들의 바이어스 전류 값보다 충분히 작은 값으로 결정하는 것을 특징으로 하는 단일 전송선을 이용한 실시간 양방향 데이터 전송 방법.
제11항에 있어서, 상기 제어 단계는
상기 제2 칩으로 전송되어질 데이터에 의거하여 상기 제1 칩에 포함된 제1 트랜지스터의 온/오프를 제어하고, 상기 제1 트랜지스터의 온/오프에 의해 전류의 흐름을 제어하는 것을 특징으로 하는 단일 전송선을 이용한 실시간 양방향 데이터 전송 방법.
제10항에 있어서, 상기 제1 복원 단계는
상기 제2 칩에 기 저장된 이득값(Z_TI)에 기초하여 상기 전류(I_TX)값에 해당하는 전압을 생성하는 것을 특징으로 하는 단일 전송선을 이용한 실시간 양방향 데이터 전송 방법.
제10항에 있어서, 상기 전압 결정 단계는
상기 제1 칩으로 전송되어질 데이터에 기초하여, 상기 제2 칩에 포함된 제2 트랜지스터의 게이트 전압을 결정하고, 그 게이트 전압에 의해 상기 단일 전송선의 전압을 결정하되,
상기 제1 칩으로 전송되어질 데이터가 '1'인 경우 '하이 전압(High Voltage)(V_TXH)'을 상기 제2 트랜지스터의 게이트로 인가하고, 상기 제1 칩으로 전송할 데이터가 '0'인 경우 '로우 전압(Low Voltage)(V_TXL)'을 상기 제2 트랜지스터의 게이트로 인가하는 것을 특징으로 하는 단일 전송선을 이용한 실시간 양방향 데이터 전송 방법.
제14항에 있어서, 상기 전압 결정 단계는
제1 칩에 포함된 제1 트랜지스터와 전류원이 정상 동작할 수 있도록 충분히 높은 값으로 상기 제1 또는 제2 전압을 결정하는 것을 특징으로 하는 단일 전송선을 이용한 실시간 양방향 데이터 전송 방법.
제15항에 있어서, 상기 전압 결정 단계는
상기 전류원을 단일 트랜지스터로 구현했을 시에 그 트랜지스터가 포화 상태(saturation)로 들어가게 하기 위한 드레인-소스(drain-source) 전압 보다 큰 값으로 상기 제1 또는 제2 전압을 결정하는 것을 특징으로 하는 단일 전송선을 이용한 실시간 양방향 데이터 전송 방법.