KR20200052481A - 발광 소자 구조물 및 이의 제조방법 - Google Patents

발광 소자 구조물 및 이의 제조방법 Download PDF

Info

Publication number
KR20200052481A
KR20200052481A KR1020180135067A KR20180135067A KR20200052481A KR 20200052481 A KR20200052481 A KR 20200052481A KR 1020180135067 A KR1020180135067 A KR 1020180135067A KR 20180135067 A KR20180135067 A KR 20180135067A KR 20200052481 A KR20200052481 A KR 20200052481A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting device
layer
disposed
pad
Prior art date
Application number
KR1020180135067A
Other languages
English (en)
Other versions
KR102651789B1 (ko
Inventor
민정홍
조현민
김대현
김동욱
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180135067A priority Critical patent/KR102651789B1/ko
Priority to US17/291,398 priority patent/US20220005991A1/en
Priority to PCT/KR2019/006327 priority patent/WO2020096150A1/ko
Priority to EP19881430.3A priority patent/EP3879575A4/en
Priority to CN201980073064.5A priority patent/CN113056824A/zh
Publication of KR20200052481A publication Critical patent/KR20200052481A/ko
Application granted granted Critical
Publication of KR102651789B1 publication Critical patent/KR102651789B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Abstract

발광 소자 구조물 및 이의 제조방법이 제공된다. 발광 소자 구조물은 기판, 상기 기판 상에 서로 이격되어 배치되고, 상기 기판에 수직한 방향으로 연장된 형태를 갖는 적어도 하나의 발광 소자, 상기 기판 상에 배치되되 상기 기판의 상면 중 적어도 일부를 노출시키고, 상기 발광 소자의 외면을 둘러싸는 보조층, 상기 보조층 상에 배치되고 상기 발광 소자의 일 단부와 접촉하는 전류 분산층, 상기 발광 소자의 상기 일 단부와 전기적으로 연결되고, 상기 전류 분산층 상에 상기 발광 소자와 중첩되지 않도록 배치된 제1 패드 및 상기 발광 소자의 타 단부와 전기적으로 연결되고, 상기 노출된 기판의 상면에 상기 보조층과 이격되어 배치된 제2 패드를 포함할 수 있다.

Description

발광 소자 구조물 및 이의 제조방법 {Light emitting element structure and method of fabricating the same}
본 발명은 발광 소자 구조물 및 이의 제조방법에 관한 것으로, 더욱 상세하게는 미세한 크기를 갖는 발광 소자의 전기적 및 광학적 특성을 평가하기 위한 발광 소자 구조물 및 이의 제조방법 에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 형광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 형광물질로 이용하는 무기 발광 다이오드 등이 있다.
유기 발광 다이오드(OLED)의 경우, 발광 소자의 형광물질로 유기물을 이용하는 것으로, 제조공정이 간단하며 표시 소자가 플렉서블한 특성을 가질 수 있는 장점이 있다. 그러나, 유기물은 고온의 구동환경에 취약한 점, 청색 광의 효율이 상대적으로 낮은 것으로 알려져 있다.
반면에, 무기 발광 다이오드의 경우, 형광물질로 무기물 반도체를 이용하여, 고온의 환경에서도 내구성을 가지며, 유기 발광 다이오드에 비해 청색 광의 효율이 높은 장점이 있다. 또한, 기존의 무기 발광 다이오드 소자의 한계로 지적되었던 제조 공정에 있어서도, 유전영동(Dielectrophoresis, DEP)법을 이용한 전사방법이 개발되었다. 이에 유기 발광 다이오드에 비해 내구성 및 효율이 우수한 무기 발광 다이오드에 대한 연구가 지속되고 있다.
발광 소자는 기판 상에서 반도체 물질을 성장시켜 제조할 수 있다. 이러한 발광 소자는 마이크로 미터 단위 또는 나노 미터 단위의 미세한 크기를 가진다. 기판 상에서 제조된 발광 소자의 경우, 제조 과정에 있어서 발광 소자에 결함이나 발광 불량이 생길 수 있다. 이에 따라, 발광 소자를 이용한 표시 장치의 제조에 앞서, 발광 소자의 전기적 및 광학적 특성의 평가가 필요한데, 미세한 크기의 발광 소자는 이러한 측정이 어려운 문제가 있다.
따라서, 본 발명이 해결하고자 하는 과제는 반도체 결정을 성장시켜 제조한 발광 소자를 포함하여 이의 전기적 및 광학적 특성 평가를 위한 발광 소자 구조물 및 이의 제조 방법을 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 발광 소자 구조물은 기판, 상기 기판 상에 서로 이격되어 배치되고, 상기 기판에 수직한 방향으로 연장된 형태를 갖는 적어도 하나의 발광 소자, 상기 기판 상에 배치되되 상기 기판의 상면 중 적어도 일부를 노출시키고, 상기 발광 소자의 외면을 둘러싸는 보조층, 상기 보조층 상에 배치되고 상기 발광 소자의 일 단부와 접촉하는 전류 분산층, 상기 발광 소자의 상기 일 단부와 전기적으로 연결되고, 상기 전류 분산층 상에 상기 발광 소자와 중첩되지 않도록 배치된 제1 패드 및 상기 발광 소자의 타 단부와 전기적으로 연결되고, 상기 노출된 기판의 상면에 상기 보조층과 이격되어 배치된 제2 패드를 포함할 수 있다.
상기 발광 소자와 중첩되는 영역으로 정의되는 제1 영역 및 상기 제1 영역 이외의 영역으로 정의되는 제2 영역을 포함하고, 상기 보조층 및 상기 전류 분산층은 상기 제1 영역과 상기 제2 영역의 적어도 일부를 포함할 수 있다.
상기 보조층은 절연성 물질을 포함하며 상기 발광 소자의 상기 일 단부가 부분적으로 노출되도록 배치되고, 상기 전류 분산층은 투명성 전도성 물질을 포함하며 상기 발광 소자의 상기 일 단부를 감싸도록 배치될 수 있다.
상기 제1 패드는 제1 확장부 및 상기 제1 확장부와 연결된 제1 전극라인을 포함하고, 상기 제1 전극라인은 양 단이 상기 제1 확장부의 서로 다른 측부에서 각각 연결되고 상기 제2 영역 상에서 상기 제1 영역을 둘러싸도록 배치될 수 있다.
상기 확장부의 폭은 상기 전극라인의 폭보다 클 수 있다.
상기 제2 패드는 일정한 폭을 갖고 상기 보조층의 외곽을 둘러싸도록 배치될 수 있다.
상기 발광 소자는 일 방향으로 연장된 형상의 반도체 결정 및 상기 반도체 결정의 외주면을 둘러싸는 절연막을 포함할 수 있다.
상기 반도체 결정은 상기 기판과 접촉하는 제1 도전형 반도체, 상기 제1 도전형 반도체와 다른 극성을 갖는 제2 도전형 반도체, 상기 제1 도전형 반도체와 상기 제2 도전형 반도체 사이에 배치된 소자 활성층 및 상기 제2 도전형 반도체 상에 배치된 전극 물질층을 포함하고, 상기 절연막은 상기 전극 물질층의 상부면이 노출되도록 배치될 수 있다.
상기 보조층은 상기 절연막의 외면과 부분적으로 접촉하고, 상기 전류 분산층은 상기 노출된 전극 물질층과 접촉하며, 상기 제1 패드는 상기 전류 분산층을 통해 상기 전극 물질층과 전기적으로 연결될 수 있다.
상기 기판은 베이스 기판 및 상기 베이스 기판 상에 배치된 도전성 반도체층을 포함하고, 상기 제1 도전형 반도체는 상기 도전성 반도체층과 접촉하며, 상기 제2 패드는 상기 도전성 반도체층 상에 배치되어 상기 제1 도전형 반도체와 전기적으로 연결될 수 있다.
상기 발광 소자는 제1 발광 소자 및 상기 제1 발광 소자와 이격된 제2 발광 소자를 포함할 수 있다.
상기 제1 영역은 상기 제1 발광 소자와 중첩되는 영역인 제1 서브 영역 및 상기 제2 발광 소자와 중첩되고 상기 제1 서브 영역과 이격된 영역인 제2 서브 영역을 포함하고, 상기 제2 영역은 상기 제1 서브 영역과 상기 제2 서브 영역 사이에 위치하는 제3 영역 및 상기 제1 서브 영역과 상기 제2 서브 영역의 외곽부에 위치하는 제4 영역을 포함할 수 있다.
상기 제1 패드는 상기 제3 영역 상에 배치되는 제2 확장부, 상기 제4 영역 상에 배치되는 제2 전극라인 및 상기 제3 영역 상에 배치되며 상기 제2 확장부와 상기 제2 전극라인을 연결하는 적어도 하나의 연결부를 포함할 수 있다.
상기 제2 전극라인은 상기 제1 서브 영역 및 상기 제2 서브 영역을 둘러싸도록 배치될 수 있다.
상기 연결부는 상기 제3 영역 상에 배치되어 상기 제1 서브 영역과 상기 제2 서브 영역을 구분할 수 있다.
상기 연결부는 제1 방향으로 연장되어 양 단부가 상기 제2 전극라인과 접촉되고 중심부가 상기 제2 확장부와 중첩되는 제1 연결부, 상기 제1 방향과 다른 방향인 제2 방향으로 연장되어 제2 전극라인과 접촉되고 중심부가 상기 제2 확장부와 중첩되는 제2 연결부를 포함하고, 상기 제1 연결부와 상기 제2 연결부는 상기 제2 확장부 상에서 교차할 수 있다.
상기 과제를 해결하기 위한 다른 실시예에 따른 발광 소자 구조물의 제조방법은 기판 및 상기 기판 상에 배치되고, 상기 기판에 수직한 방향으로 연장된 형태를 갖는 적어도 하나의 발광 소자를 준비하는 단계, 상기 기판 상에 상기 발광 소자의 외면을 둘러싸는 보조층 및 상기 보조층 상에 배치되고 상기 발광 소자의 일 단부와 접촉하는 전류 분산층을 형성하는 단계 및 상기 전류 분산층 상에 배치되어 상기 발광 소자의 일 단부와 전기적으로 연결되는 제1 패드 및 상기 기판 상에 상기 보조층의 외곽부를 둘러싸도록 배치되어 상기 발광 소자의 타 단부와 전기적으로 연결되는 제2 패드를 형성하는 단계를 포함할 수 있다.
상기 보조층은 절연성 물질을 포함하며 상기 발광 소자의 상기 일 단부가 부분적으로 노출되도록 배치되고, 상기 전류 분산층은 투명성 전도성 물질을 포함하며 상기 발광 소자의 상기 일 단부를 감싸도록 배치되며, 상기 제1 패드는 상기 전류 분산층을 통해 상기 발광 소자의 상기 일 단부와 전기적으로 연결될 수 있다.
상기 제1 패드를 형성하는 단계에서, 상기 제1 패드는 확장부 및 상기 확장부와 연결된 전극라인을 포함하고, 상기 확장부는 상기 발광 소자와 중첩되지 않도록 배치되며 상기 전극라인은 상기 발광 소자와 중첩되는 영역을 둘러싸도록 배치될 수 있다.
상기 기판은 베이스 기판 및 상기 베이스 기판 상에 배치된 도전성 반도체층을 포함하고, 상기 제2 패드는 상기 도전성 반도체층 상에 배치되어 상기 발광 소자의 상기 타 단부와 전기적으로 연결될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 발광 소자 구조물은 발광 소자를 포함하고, 발광 소자와 중첩되지 않도록 배치되는 복수의 패드를 포함할 수 있다. 상기 복수의 패드들은 외부 전원과 연결될 수 있고, 각각 발광 소자의 양 단부와 전기적으로 연결되어 발광 소자 구조물은 발광 소자의 전기적, 광학적 특성을 측정할 수 있다.
이에 따라, 발광 소자 구조물은 복수의 패드들이 발광 소자와 중첩되지 않도록 위치하여, 발광 소자에서 방출되는 광의 차단을 방지함으로써, 전기적 또는 광학적 특성을 정확하게 측정할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 발광 소자의 개략도이다.
도 2는 일 실시예에 따른 발광 소자 구조물을 개략적으로 도시하는 사시도이다.
도 3은 도 2의 I-I'선을 따라 자른 단면도이다.
도 4는 도 1의 발광 소자 구조물을 위에서 바라본 평면도이다.
도 5는 일 실시예에 따른 발광 소자의 특성을 평가하는 것을 개략적으로 도시하는 도면이다.
도 6은 일 실시예에 따른 발광 소자 구조물의 제조 방법을 나타내는 순서도이다.
도 7 내지 도 10은 일 실시예에 따른 발광 소자 구조물의 제조 방법 중 발광 소자를 제조하는 방법을 개략적으로 도시하는 단면도들이다.
도 11 내지 도 14는 일 실시예에 따른 발광 소자 구조물의 제조 방법 중 일부를 개략적으로 도시하는 단면도들이다.
도 15 내지 도 18은 다른 실시예에 따른 발광 소자 구조물의 평면도들이다.
도 19는 도 18의 발광 소자 구조물을 개략적으로 도시하는 사시도이다.
도 20은 또 다른 실시예에 따른 발광 소자 구조물을 개략적으로 도시하는 사시도이다.
도 21은 도 20의 II-II'선을 따라 자른 단면도이다.
도 22는 도 20의 발광 소자 구조물을 위에서 바라본 평면도이다.
도 23 내지 도 26은 도 20의 발광 소자 구조물을 제조하는 방법을 개략적으로 도시하는 단면도들이다.
도 27은 또 다른 실시예에 따른 발광 소자 구조물의 평면도이다.
도 28은 일 실시예에 따른 표시 장치의 평면도이다.
도 29는 도 28의 Ia-Ia'선, IIa-IIa'선 및 IIIa-IIIa'선을 따라 자른 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 발광 소자의 개략도이다.
발광 소자(300)는 임의의 도전형(예컨대, p형 또는 n형) 불순물로 도핑된 반도체 결정을 포함할 수 있다. 반도체 결정은 외부의 전원으로부터 인가되는 전기 신호를 전달받고, 이를 특정 파장대의 광으로 방출할 수 있다. 후술하는 표시 장치(10, 도 28에 도시)는 각 화소(PX, 도 28에 도시)에 복수개의 발광 소자(300)들을 포함하여 발광 소자(300)가 방출하는 상기 광을 표시할 수 있다.
발광 소자(300)는 발광 다이오드(Light Emitting diode)일 수 있으며, 구체적으로 발광 소자(300)는 마이크로 미터(micro-meter) 또는 나노미터(nano-meter) 단위의 크기를 가지고, 무기물로 이루어진 무기 발광 다이오드일 수 있다. 발광 소자(300)가 무기 발광 다이오드일 경우, 서로 대향하는 두 전극들 사이에 무기 결정 구조를 갖는 발광 물질을 배치하고 이에 특정 방향으로 전계를 형성하면, 무기 발광 다이오드는 극성이 형성되는 상기 두 전극 사이에 정렬될 수 있다. 즉, 미세한 크기를 갖는 발광 소자(300)는 전계를 형성하여 표시 장치(10)의 전극 상에 정렬될 수 있다. 표시 장치(10)의 전극 상에 정렬된 발광 소자(300)는 상기 전극으로부터 소정의 전기 신호를 인가받아 특정 파장대의 광을 방출할 수 있다.
도 1을 참조하면, 일 실시예에 따른 발광 소자(300)는 복수의 도전형 반도체(310, 320), 소자 활성층(330), 전극 물질층(370) 및 절연막(380)을 포함할 수 있다. 복수의 도전형 반도체(310, 320)는 발광 소자(300)로 전달되는 전기 신호를 소자 활성층(330)으로 전달하고, 소자 활성층(330)은 특정 파장대의 광을 방출할 수 있다.
구체적으로, 발광 소자(300)는 제1 도전형 반도체(310), 제2 도전형 반도체(320), 제1 도전형 반도체(310)와 제2 도전형 반도체(320) 사이에 배치되는 소자 활성층(330), 제2 도전형 반도체(320) 상에 배치되는 전극 물질층(370)과, 이들의 외면을 둘러싸도록 배치되는 절연막(380)을 포함할 수 있다. 도 13의 발광 소자(300)는 제1 도전형 반도체(310), 소자 활성층(330), 제2 도전형 반도체(320) 및 전극 물질층(370)이 길이방향으로 순차적으로 형성된 구조를 도시하고 있으나, 이에 제한되지 않는다. 전극 물질층(370)은 생략될 수 있고, 몇몇 실시예에서는 제1 도전형 반도체(310) 및 제2 도전형 반도체(320)의 양 측면 중 적어도 어느 하나에 배치될 수도 있다. 이하에서는, 도 1의 발광 소자(300)를 예시하여 설명하기로 하며, 후술되는 발광 소자(300)에 관한 설명은 발광 소자(300)가 다른 구조를 더 포함하더라도 동일하게 적용될 수 있다.
제1 도전형 반도체(310)는 n형 반도체층일 수 있다. 일 예로, 발광 소자(300)가 청색 파장대의 광을 방출하는 경우, 제1 도전형 반도체(310)는 InxAlyGa1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료일 수 있다. 예를 들어, n형으로 도핑된 InAlGaN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 도전형 반도체(310)는 제1 도전성 도펀트가 도핑될 수 있으며, 일 예로 제1 도전성 도펀트는 Si, Ge, Sn 등일 수 있다. 제1 도전형 반도체(310)의 길이는 1.5㎛ 내지 5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
제2 도전형 반도체(320)는 p형 반도체층일 수 있다. 일 예로, 발광 소자(300)가 청색 파장대의 광을 방출하는 경우, 제2 도전형 반도체(320)는 InxAlyGa1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료일 수 있다. 예를 들어, p형으로 도핑된 InAlGaN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제2 도전형 반도체(320)는 제2 도전성 도펀트가 도핑될 수 있으며, 일 예로 제2 도전성 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다. 제2 도전형 반도체(320)의 길이는 0.08㎛ 내지 0.25㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
한편, 도면에서는 제1 도전형 반도체(310)와 제2 도전형 반도체(320)가 하나의 층으로 구성된 것을 도시하고 있으나, 이에 제한되는 것은 아니다. 경우에 따라서는 후술하는 소자 활성층(330)의 물질에 따라 제1 도전형 반도체(310)와 제2 도전형 반도체(320)는 더 많은 수의 층을 포함할 수도 있다.
소자 활성층(330)은 제1 도전형 반도체(310) 및 제2 도전형 반도체(320) 사이에 배치되며, 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 소자 활성층(330)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)와 우물층(Well layer)가 서로 교번적으로 복수개 적층된 구조일 수도 있다. 소자 활성층(330)은 제1 도전형 반도체(310) 및 제2 도전형 반도체(320)를 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 일 예로, 소자 활성층(330)이 청색 파장대의 광을 방출하는 경우, AlGaN, AlInGaN 등의 물질을 포함할 수 있다. 특히, 소자 활성층(330)이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaN 또는 AlInGaN, 우물층은 GaN 또는 AlGaN 등과 같은 물질을 포함할 수 있다.
다만, 이에 제한되는 것은 아니며, 소자 활성층(330)은 밴드갭(Band gap) 에너지가 큰 종류 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 이에 따라, 소자 활성층(330)이 방출하는 광은 청색 파장대의 광으로 제한되지 않고, 경우에 따라 적색, 녹색 파장대의 광을 방출할 수도 있다. 소자 활성층(330)의 길이는 0.05㎛ 내지 0.25㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
한편, 소자 활성층(330)에서 방출되는 광은 발광 소자(300)의 길이방향 외부면 뿐만 아니라, 양 측면으로 방출될 수 있다. 소자 활성층(330)에서 방출되는 광은 일 방향으로 방향성이 제한되지 않는다.
전극 물질층(370)은 오믹(ohmic) 접촉 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다. 전극 물질층(370)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 전극 물질층(370)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin-Zinc Oxide) 중에서 적어도 어느 하나를 포함할 수 있다. 전극 물질층(370)은 동일한 물질을 포함할 수 있고, 서로 다른 물질을 포함할 수도 있으며, 이에 제한되는 것은 아니다.
절연막(380)은 제1 도전형 반도체(310), 제2 도전형 반도체(320), 소자 활성층(330) 및 전극 물질층(370) 과 접촉하며 이들의 외면을 감싸도록 형성될 수 있다. 절연막(380)은 상기 부재들을 보호하는 기능을 수행할 수 있다. 일 예로, 절연막(380)은 상기 부재들의 측면부를 둘러싸도록 형성되되, 발광 소자(300)의 길이방향의 양 단부, 예를 들어 제1 도전형 반도체(310) 및 전극 물질층(370)이 배치된 양 단부는 노출되도록 형성될 수 있다. 다만, 이에 제한되지는 않는다.
절연막(380)은 절연특성을 가진 물질들, 예를 들어, 실리콘 산화물(Silicon oxide, SiOx), 실리콘 질화물(Silicon nitride, SiNx), 산질화 실리콘(SiOxNy), 질화알루미늄(Aluminum nitride, AlN), 산화알루미늄(Aluminum oxide, Al2O3) 등을 포함할 수 있다. 이에 따라 소자 활성층(330)이 발광 소자(300)가 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(380)은 소자 활성층(330)을 포함하여 발광 소자(300)의 외면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
도면에서는 절연막(380)이 발광 소자(300)의 길이방향으로 연장되어 제1 도전형 반도체(310)부터 전극 물질층(370)까지 커버할 수 있도록 형성된 것을 도시하고 있으나, 이에 제한되지 않는다. 절연막(380)은 제1 도전형 반도체(310), 소자 활성층(330) 및 제2 도전형 반도체(320)만 커버하거나, 전극 물질층(370) 외면의 일부만 커버하여 전극 물질층(370)의 일부 외면이 노출될 수도 있다.
절연막(380)의 두께는 0.5 ㎛ 내지 1.5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
또한, 몇몇 실시예에서, 절연막(380)은 외면이 표면처리될 수 있다. 발광 소자(300)는 후술하는 표시 장치(도 28에 도시)의 전극 사이에 정렬되어, 전극으로부터 전기신호를 인가받아 광을 방출할 수 있다. 발광 소자(300)는 소정의 잉크 내에서 분산된 상태로 전극 상에 분사되어 정렬될 수 있다. 여기서, 발광 소자(300)가 잉크 내에서 인접한 다른 발광 소자(300)와 응집되지 않고 분산된 상태를 유지하기 위해, 절연막(380)은 표면이 소수성 또는 친수성 처리될 수 있다.
발광 소자(300)는 일 방향으로 연장된 형상을 가질 수 있다. 발광 소자(300)는 나노 로드, 나노 와이어, 나노 튜브 등의 형상을 가질 수 있다. 예시적인 실시예에서, 발광 소자(300)는 원통형 또는 로드형(rod)일 수 있다. 다만, 발광 소자(300)의 형태가 이에 제한되는 것은 아니며, 정육면체, 직육면체, 육각기둥형 등 다양한 형태를 가질 수 있다.
발광 소자(300)는 길이(l)가 1㎛ 내지 10㎛ 또는 2㎛ 내지 5㎛의 범위를 가질 수 있으며, 바람직하게는 4㎛ 내외의 길이를 가질 수 있다. 또한, 발광 소자(300)의 직경은 300nm 내지 700nm의 범위를 가질 수 있으며, 표시 장치(10)에 포함되는 복수의 발광 소자(300)들은 소자 활성층(330)의 조성 차이에 따라 서로 다른 직경을 가질 수도 있다. 바람직하게는 발광 소자(300)의 직경은 500nm 내외의 범위를 가질 수 있다.
한편, 발광 소자(300)는 기판상에서 에픽택셜(Epitaxial) 성장법에 의해 제조될 수 있다. 기판 상에 반도체층을 형성하기 위한 시드 결정(Seed crystal)층을 형성하고, 원하는 반도체 재료를 증착시켜 성장시킬 수 있다. 이러한 발광 소자(300)를 에픽택셜법으로 성장시킬 경우, 발광 소자(300)들 중 일부는 반도체 결정의 성장이 원활하지 않거나 부분적으로 결함이 형성될 수 있다. 상술한 바와 같이, 발광 소자(300)는 마이크로 미터 단위 또는 나노 미터 단위의 미세한 크기를 갖는 반도체 결정을 포함할 수 있는데, 미세한 크기의 발광 소자(300)는 상기 결함의 형성 여부를 직접 확인하는 데에 한계가 있다.
일 실시예에 따른 발광 소자 구조물(1000)은 적어도 하나의 발광 소자(300)를 포함하고, 발광 소자(300)와 전기적으로 연결된 복수의 패드들을 포함하여 발광 소자(300)의 전기적 또는 광학적 특성을 측정할 수 있다. 발광 소자 구조물(1000)은 발광 소자(300)를 표시 장치(10)에 배치하기 전, 발광 소자(300)의 결함이나 발광 불량 등을 평가할 수 있다. 또한, 발광 소자 구조물(1000)은 발광 소자(300)의 전기적 또는 광학적 특성을 측정함으로써 발광 소자(300)의 특성을 개선시킬 수도 있다.
도 2는 일 실시예에 따른 발광 소자 구조물을 개략적으로 도시하는 사시도이다. 도 3은 도 2의 I-I' 선을 따라 자른 단면도이다.
도 2 및 도 3을 참조하면, 발광 소자 구조물(1000)은 하부 기판(1100), 발광 소자(300), 보조층(1500), 전류 분산층(1600) 및 복수의 패드(1200, 1300)를 포함할 수 있다.
본 명세서에서, “상부”, “탑”, “상면”은 Z축 방향을 가리키고, “하부”, “바텀”, “하면”은 Z축 방향의 반대 방향을 가리킨다. 또한, “좌”, “우”, “상”, “하”는 발광 소자 구조물(1000)을 평면에서 바라보았을 때의 방향을 가리킨다. 예를 들어, “좌”는 X축 방향의 반대 방향, “우”는 X축 방향, “상”은 Y축 방향, “하”는 Y축 방향의 반대 방향을 가리킨다.
하부 기판(1100)은 발광 소자 구조물(1000)의 복수의 부재들을 지지할 수 있다. 하부 기판(1100) 상에는 하면이 하부 기판(1100)과 접촉하는 발광 소자(300), 보조층(1500) 및 제2 패드(1300)가 배치될 수 있고, 보조층(1500) 상에는 전류 분산층(1600) 및 제1 패드(1200)가 배치될 수 있다. 도면에서는 하부 기판(1100) 상에 하나의 발광 소자(300)와 이를 둘러싸는 보조층(1500) 및 제2 패드(1300)가 배치된 것을 도시하고 있다. 다만, 이에 제한되는 것은 아니다. 경우에 따라서는 더 많은 수의 발광 소자(300)가 배치될 수 있고, 다른 부재들이 더 배치될 수도 있다.
하부 기판(1100)은 평면 상 사각형 형태로 이루어지고, 소정의 두께를 가진 육면체의 형상을 가질 수 있다. 도면에 도시된 바와 같이 하부 기판(1100)은 제1 방향(예컨대, X축 방향)과 제2 방향(예컨대, Y축 방향)으로 각각 연장된 변을 갖는 사각형의 평면 형태를 가지며, 제3 방향(예컨대, Z축 방향)으로 소정의 두께를 가질 수 있다. 다만, 이에 제한되는 것은 아니다. 경우에 따라서는 제1 방향과 제2 방향의 각 변이 만나는 점은 소정의 곡률을 갖도록 둥글게 형성될 수 있다. 또한, 하부 기판(1100)의 평면 상 형태는 사각형에 한정되지 않으며, 다른 다각형, 원형 또는 타원형으로 형성될 수도 있다. 일 예로, 하부 기판(1100)의 형상은 평면 상 원형이고 소정의 두께를 갖는 원기둥일 수 있다.
예시적인 실시예에서, 하부 기판(1100)은 베이스 기판(1110), 버퍼 물질층(1120) 및 서브 반도체층(1130)이 적층된 구조를 가질 수 있다.
베이스 기판(1110)은 사파이어 기판(Al2O3) 및 유리와 같은 투명성 기판을 포함할 수 있다. 다만, 이에 제한되는 것은 아니며, GaN, SiC, ZnO, Si, GaP 및 GaAs 등과 같은 도전성 기판으로 이루어질 수도 있다. 베이스 기판(1110)의 두께는 특별히 제한되지 않으나, 일 예로 베이스 기판(1110)은 두께가 400㎛ 내지 1500㎛의 범위를 가질 수 있다.
버퍼 물질층(1120)은 베이스 기판(1110) 상에 배치된다. 도면에서는 버퍼 물질층(1120)이 한층 적층된 것을 도시하고 있으나, 이에 제한되지 않으며, 버퍼 복수의 층을 형성할 수도 있다. 버퍼 물질층(1120)은 서브 반도체층(1130)과 베이스 기판(1110)의 격자 상수 차이를 줄이기 위해 배치될 수 있다. 후술할 바와 같이, 버퍼 물질층(1120)은 그 위에 형성되는 서브 반도체층(1130) 또는 제1 도전형 반도체층(3100, 도 7에 도시)의 결정이 원활하게 성장할 수 있도록 베이스 기판(1110)과의 격자 상수를 줄여줄 수 있다.
일 예로, 버퍼 물질층(1120)은 언도프드(Undoped) 반도체를 포함할 수 있으며, 실질적으로 버퍼 물질층(1120)은 발광 소자(300)의 제1 도전형 반도체(310)와 동일한 물질을 포함하되 n형 또는 p형으로 도핑되지 않은 물질일 수 있다. 예시적인 실시예에서, 버퍼 물질층(1120)은 도핑되지 않은 InAlGaN, GaN, AlGaN, InGaN, AlN 및 InN 중 적어도 어느 하나일 수 있으나, 이에 제한되지 않는다.
서브 반도체층(1130)은 버퍼 물질층(1120) 상에 배치된다. 서브 반도체층(1130)은 후술하는 발광 구조물(1000)의 제조 방법에서 제1 도전형 반도체층(3100, 도 7에 도시)의 시드(seed) 결정을 제공할 수 있다. 일 예로, 서브 반도체층(1130)은 발광 소자(300)의 제1 도전형 반도체(310)와 동일한 물질을 포함할 수 있으나, 이에 제한되지 않는다. 서브 반도체층(1130)은 제1 도전형 반도체(310)의 시드 결정을 제공하는 재료를 포함하는 경우, 특별히 제한되지 않는다.
또한, 서브 반도체층(1130)은 도전성 물질을 포함하여, 제2 패드(1300)에서 인가되는 전기 신호를 발광 소자(300)의 일 단부, 예컨대 제1 도전형 반도체(310)에 전달할 수 있다. 제2 패드(1300)를 통해 인가되는 소정의 전기 신호는 서브 반도체층(1130)을 통해 발광 소자(300)로 전달되고, 발광 소자(300)를 통해 제1 패드(1200)로 전달되어 측정될 수 있다. 즉, 서브 반도체층(1130)은 제2 패드(1300) 및 발광 소자(300)의 제1 도전형 반도체(310)와 접촉하여 전류 전달의 기능을 수행할 수도 있다.
예시적인 실시예에서, 서브 반도체층(1130)은 실질적으로 제1 도전형 반도체층(3100)일 수 있다. 후술하는 발광 소자(300)의 제조 시, 제1 도전형 반도체층(3100)은 일부만이 식각되어 제거되고, 버퍼 물질층(1120) 상에 하나의 층을 형성할 수 있다. 서브 반도체층(1130)은 실질적으로 제1 도전형 반도체층(3100)이 제거되지 않고 잔존하여 형성된 것일 수 있다. 다만, 이에 제한되는 것은 아니다.
한편, 하부 기판(1100)은 후술하는 발광 소자 구조물(1000)의 제조 방법에서 발광 소자(300)가 성장되는 기판일 수 있다. 하부 기판(1100) 상에서 반도체 결정을 증착 또는 성장시켜 발광 소자(300)를 제조할 수 있다. 보다 자세한 설명은 후술하기로 한다.
하부 기판(1100) 상에는 적어도 하나의 발광 소자(300)들이 배치될 수 있다. 발광 소자(300)의 구조는 도 1을 참조하여 상술한 바와 동일하다. 즉, 발광 소자(300)는 하면이 원형의 구조를 갖고, 하부 기판(1100)으로부터 제3 방향(예컨대, Z축 방향)으로 소정의 길이만큼 연장된 형태를 가질 수 있다. 일 예로, 발광 소자(300)는 로드 형상을 갖는 반도체 결정을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
발광 소자(300)의 제1 도전형 반도체(310)는 하부 기판(1100)의 서브 반도체층(1130)과 접촉할 수 있고, 전극 물질층(370)은 전류 분산층(1600)과 접촉할 수 있다. 양 단부가 각각 서브 반도체층(1130)과 전류 분산층(1600)에 접촉된 발광 소자(300)는 제1 패드(1200) 및 제2 패드(1300)와 전극적으로 연결될 수 있다.
발광 소자(300)의 외면은 이를 부분적으로 둘러싸는 보조층(1500)과 접촉할 수 있다. 발광 소자(300)는 실질적으로 보조층(1500) 내에 배치되며, 양 단부는 서브 반도체층(1130) 및 전류 분산층(1600)과 접촉할 수 있다. 발광 소자(300)는 양 단부가 접촉하는 서브 반도체층(1130)과 전류 분산층(1600)의 통해 소정의 전기 신호가 전달되므로, 발광 소자(300)의 전기적 또는 광학적 특성을 측정할 수 있다.
도면에서는 하나의 발광 소자(300)가 배치된 것을 도시하고 있으나, 이에 제한되지 않는다. 발광 소자 구조물(1000)은 하부 기판(1100) 상에 하나 이상의 발광 소자(300)가 배치될 수 있다. 이 경우, 복수의 발광 소자(300)는 서로 이격되어 배치되며, 경우에 따라서는 발광 소자(300)들 중 일부는 비교적 넓은 간격으로 이격되어 발광 소자(300)가 배치되는 않는 영역을 형성할 수도 있다. 이에 대한 자세한 설명은 다른 실시예가 참조된다.
한편, 발광 소자 구조물(1000)은 하부 기판(1100) 상에 배치되는 발광 소자(300)의 배치에 따라 발광 소자(300)와 중첩된 영역으로 정의되는 제1 영역(EA)과, 발광 소자(300)와 중첩되지 않는 영역으로 정의되는 제2 영역(NEA)을 포함할 수 있다. 발광 소자 구조물(1000) 상에서 제1 영역(EA)은 발광 소자(300)의 중첩영역, 제2 영역(NEA)은 비중첩영역인 것으로 이해될 수 있다. 다만, 제1 영역(EA)은 반드시 발광 소자(300)가 중첩되는 영역만을 의미하지 않는다. 제1 영역(EA)은 복수의 발광 소자(300)들이 배치되고 이와 인접한 영역을 포함하도록 소정의 범위를 갖는 것으로 이해될 수 있다.
제2 영역(NEA)은 발광 소자(300)들과 중첩되지 않는 영역이며, 제1 영역(EA) 이외의 영역으로 이해될 수 있다. 제2 영역(NEA)도 반드시 발광 소자(300)가 중첩되지 않는 영역만을 의미하지 않으며, 발광 소자(300)가 배치되지 않는 소정의 범위를 갖는 영역으로 이해될 수 있다.
도 3에서는 하나의 발광 소자(300)가 하부 기판(1100)의 중앙에 배치되어 하나의 제1 영역(EA)과 이를 기준으로 서로 대칭되는 2개의 제2 영역(NEA)이 정의된 것을 도시하고 있다. 도 2에서 도시하지 않았으나, 이러한 제1 영역(EA)과 제2 영역(NEA)의 배치는 발광 소자 구조물(1000)의 사시도에서 제2 영역(NEA)이 제1 영역(EA)을 둘러싸도록 배치되는 것으로 이해될 수 있다.
제1 영역(EA)과 제2 영역(NEA)의 배치는 도 3에 도시된 것으로 제한되지 않는다. 상술한 바와 같이 발광 소자(300)가 하나 이상 배치되는 경우, 발광 소자 구조물(1000)은 하나 이상의 제1 영역(EA)을 포함할 수 있다. 이에 따라, 복수의 제1 영역(EA) 사이에서 제2 영역(NEA)이 더 정의될 수도 있다. 또한, 발광 소자(300)가 하부 기판(1100)의 일 측에 인접하여 배치됨으로써, 제1 영역(EA)은 발광 소자 구조물(1000)의 일 측으로 치우친 영역에 위치할 수도 있다. 이 경우, 제2 영역(NEA)은 제1 영역(EA)을 기준으로 비대칭구조를 가질 수도 있다.
보조층(1500)은 하부 기판(1100) 상에서 복수의 발광 소자(300)를 감싸도록 배치된다. 보조층(1500)은 하면이 하부 기판(1100)의 서브 반도체층(1130)과 접촉하고, 발광 소자(300)의 장축이 연장된 방향(예컨대, Z축 방향)으로 소정의 두께를 가질 수 있다. 보조층(1500)은 복수의 발광 소자(300)들을 하부 기판(1100) 상에서 고정시키고, 보조층(1500) 상에 배치되는 부재들을 지지하는 기능을 수행할 수 있다.
예시적인 실시예에서, 보조층(1500)은 발광 소자(300)의 외면을 둘러싸되, 하부 기판(1100)이 부분적으로 노출되도록 배치될 수 있다. 보조층(1500)은 제1 방향(예컨대, X축 방향)과 제2 방향(예컨대, Y축 방향)으로 연장된 각 변이 평면 상 하부 기판(1500)으로부터 내측으로 함몰되어 배치될 수 있다. 즉, 보조층(1500)은 하부 기판(1100) 내에 포함되도록 평면 상의 하부 기판(1100)보다 작은 면적을 가질 수 있다. 도면에 도시된 바와 같이 보조층(1500)의 형상은 하부 기판(1100)과 같이 평면 상 사각형의 구조를 가지며, 소정의 두께를 갖는 육면체일 수 있다. 이에 따라, 하부 기판(1100)은 보조층(1500)의 외곽부에 노출된 영역을 포함할 수 있다. 다만, 보조층(1500)의 형상은 이에 제한되는 것은 아니며 경우에 따라서는 평면 구조가 원형인 원기둥일 수도 있다.
보조층(1500)은 발광 소자(300)의 일 단부인 전극 물질층(370)이 부분적으로 노출되도록 형성될 수 있다. 즉, 보조층(1500)의 두께는 발광 소자(300)의 장축의 길이(l)보다 짧을 수 있고, 발광 소자(300)의 일 단부는 보조층(1500) 상에서 돌출될 수 있다. 보조층(1500)은 발광 소자(300)의 제1 도전형 반도체(310), 소자 활성층(330) 및 제2 도전형 반도체(320)와는 전부 중첩되되, 전극 물질층(370)은 부분적으로 중첩되도록 배치될 수 있다. 이에 따라, 후술할 바와 같이 보조층(1500) 상에 배치되는 전류 분산층(1600)은 전극 물질층(370)의 노출된 일 단부 및 외면과 동시에 접촉할 수 있다.
이러한 보조층(1500)의 형상은 하부 기판(1100)과 발광 소자(300)를 모두 덮도록 배치된 후, 소정의 식각 공정을 수행하여 특정 영역의 재료를 부분적으로 제거함으로써 형성된 것일 수 있다. 다만, 이에 제한되는 것은 아니며, 보조층(1500)의 형상은 도면에 도시된 구조를 갖도록 보조층(1500)을 이루는 재료가 증착 또는 코팅된 것일 수 있다.
보조층(1500)은 발광 소자 구조물(1000)의 제1 영역(EA)과 제2 영역(NEA)에 걸쳐 배치될 수 있다. 구체적으로, 보조층(1500)은 제1 영역(EA)은 포함하고, 제2 영역(NEA)과는 부분적으로 중첩되도록 배치될 수 있다.
도면에서는 보조층(1500)의 중심부에 발광 소자(300)가 위치하여, 보조층(1500)과 중첩되는 제2 영역(NEA)이 제1 영역(EA)을 기준으로 대칭구조를 갖는 것을 도시하고 있다. 다만, 이에 제한되지 않는다. 보조층(1500)은 발광 소자(300)가 보조층(1500)의 일 측에 인접하도록 배치되어, 중첩되는 제2 영역(NEA)이 비대칭구조를 가질 수도 있다. 제2 영역(NEA) 중, 보조층(1500)과 중첩되는 영역에는 후술하는 제1 패드(1200)의 일부가 배치되고, 노출된 하부 기판(1100) 상에는 제2 패드(1300)가 배치될 수 있다.
또한, 보조층(1500)은 절연성 물질을 포함할 수 있다. 보조층(1500)은 발광 소자(300)로 전달되는 소정의 전기 신호가 다른 부재 또는 인접한 다른 발광 소자(300)로 흐르지 않도록 이들을 절연시킬 수 있다. 이에 따라, 발광 소자 구조물(1000)은 발광 소자(300)의 절연막(380)과 보조층(1500)의 이중의 절연물질을 포함할 수 있다. 일 예로, 보조층(1500)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 유기물 절연물질 등을 포함할 수 있으나, 이에 제한되는 것은 아니다.
전류 분산층(1600)은 보조층(1500) 상에 배치될 수 있다. 전류 분산층(1600)은 평면 상 보조층(1500)과 동일한 형상을 가질 수 있다. 다만, 전류 분산층(1600)은 보조층(1500)의 일부가 노출되도록, 전류 분산층(1600)의 각 변이 보조층(1500)으로부터 내측으로 함몰되도록 형성될 수 있다. 즉, 전류 분산층(1600)은 평면 상 보조층(1500)보다 작은 면적을 갖고 보조층(1500) 내에 포함될 수 있다. 보조층(1500)은 전류 분산층(1600)의 외곽부에 노출된 영역이 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
전류 분산층(1600)은 복수의 발광 소자(300)를 덮도록 소정의 두께를 가질 수 있다. 도면에 도시된 바와 같이, 전류 분산층(1600)은 보조층(1500) 상에 돌출된 발광 소자(300)의 일 단부를 덮도록 배치되어 발광 소자(300)와 접촉할 수 있다. 도면에 도시된 바와 같이, 전류 분산층(1600)의 하면은 발광 소자(300)의 외면을 부분적으로 둘러싸며 전극 물질층(370)의 단부와 접촉할 수 있다. 전류 분산층(1600)은 하면이 발광 소자(300)가 돌출된 영역을 따라 요철구조를 가질 수 있다. 반면에 전류 분산층(1600)의 상면은 실질적으로 평탄한 형상을 가질 수 있다.
전류 분산층(1600)은 전도성 물질을 포함하여 전달되는 전기 신호를 분산시킬 수 있다. 이에 따라, 상술한 바와 같이 전류 분산층(1600)은 후술하는 제1 패드(1200)로부터 전달되는 소정의 전기 신호를 발광 소자(300)에 전달할 수 있다. 전류 분산층(1600)은 복수의 발광 소자(300)와 동시에 접촉할 수 있으므로, 상기 전기 신호를 각 발광 소자(300)에 균일하게 전달할 수 있다.
또한, 전류 분산층(1600)은 투명성 물질을 포함할 수 있다. 발광 소자 구조물(1000)을 이용하여 발광 소자(300)의 광학적 특성을 측정하는 경우, 상술한 바와 같이 발광 소자(300)는 소자 활성층(330)에서 광이 방출될 수 있다. 여기서, 전류 분산층(1600)은 발광 소자(300)에서 방출되는 광이 외부에서 측정될 수 있도록 투명성 물질을 포함할 수 있다.
예시적인 실시예에서, 전류 분산층(1600)은 발광 소자(300)의 전극 물질층(370)과 오믹(ohmic)접촉을 형성할 수 있다. 다만, 이에 제한되지 않으며, 전류 분산층(1600)과 전극 물질층(370)은 쇼트키(schottky) 접촉을 형성할 수도 있다. 일 예로, 전류 분산층(1600)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin-Zinc Oxide) 등과 같은 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다.
발광 소자 구조물(1000)은 제1 패드(1200) 및 제2 패드(1300)를 포함하여, 발광 소자(300)에 소정의 전기 신호를 전달할 수 있다. 제1 패드(1200)와 제2 패드(1300)는 발광 소자(300)와 전기적으로 연결될 수 있다. 외부의 전원과 연결되는 제1 패드(1200) 및 제2 패드(1300)는 발광 소자(300)의 발광 특성을 측정하기 위한 전원을 제공할 수 있다. 또한, 경우에 따라서는 제1 패드(1200)와 제2 패드(1300)는 다른 외부의 측정기기와 연결되어 발광 소자(300)의 전기적 특성을 측정하기 위한 신호를 제공할 수도 있다.
제1 패드(1200)는 전류 분산층(1600) 상에 배치된다. 제1 패드(1200)는 하면이 전류 분산층(1600)과 접촉할 수 있다. 제1 패드(1200)로 전달되는 소정의 전기 신호는 전류 분산층(1600)을 통해 발광 소자(300)의 일 단부, 예컨대 전극 물질층(370)으로 전달될 수 있다.
제2 패드(1300)는 하부 기판(1100) 상에 배치된다. 구체적으로, 제2 패드(1300)는 보조층(1500)이 배치되지 않고 노출된 하부 기판(1100)의 서브 반도체층(1130) 상에 배치될 수 있다. 제2 패드(1300)는 하면이 서브 반도체층(1130)과 접촉할 수 있다. 제2 패드(1300)로 전달되는 소정의 전기 신호는 서브 반도체층(1130)을 통해 발광 소자(300)의 일 단부, 예컨대 제1 도전형 반도체(310)로 전달될 수 있다. 이에 따라, 제1 패드(1200)와 제2 패드(1300)는 발광 소자(300)에 전기 신호를 전달하는 전극을 이룰 수 있다.
예시적인 실시예에서, 제1 패드(1200)와 제2 패드(1300)는 전도성 물질 또는 전도성 금속을 포함할 수 있다. 외부의 전원과 연결되는 제1 패드(1200) 및 제2 패드(1300)는 전도성 물질을 포함하여 외부의 전원에서 전달되는 전기 신호를 발광 소자(300)로 전달할 수 있다. 또한, 제1 패드(1200)는 전류 분산층(1600)과 달리 반드시 투명성 물질을 포함하지 않을 수 있다. 후술할 바와 같이, 제1 패드(1200)는 발광 소자(300)와 중첩되지 않도록 배치되므로, 광의 방출을 차단하지 않는다. 이에 따라, 제1 패드(1200)는 불투명성 물질을 포함할 수도 있다.
일 예로, 제1 패드(1200)와 제2 패드(1300)는 Ag, Ni, Al, Pd, Mg, Zn, Pt, Au, Ti, In, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin-Zinc Oxide) 등과 같은 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다.
한편, 제1 패드(1200)와 제2 패드(1300)는 복수의 발광 소자(300)에 상기 전기 신호를 균일하게 전달하기 위한 구조를 가질 수 있다. 예를 들어, 발광 소자 구조물(1000)이 복수의 발광 소자(300)를 포함하고, 제1 패드(1200)와 제2 패드(1300)가 임의의 발광 소자(300)와 인접하여 배치된 경우, 비교적 먼 간격으로 이격된 발광 소자(300)에는 전기 신호가 원활하게 전달되지 않을 수 있다. 일 실시예에 따른 제1 패드(1200)와 제2 패드(1300)는 균일한 전기 신호 전달을 위해, 발광 소자(300)와 중첩되는 영역인 제1 영역(EA)을 둘러싸도록 배치될 수 있다.
도 3은 발광 소자 구조물(1000)의 단면을 도시한 것으로 제1 패드(1200)와 제2 패드(1300)가 서로 분리된 부분이 복수개 배치된 것을 도시하고 있다. 다만, 일 실시예에 따르면, 제1 패드(1200)는 확장부(1210) 및 확장부(1210)에 연결된 전극라인(1220)을 포함하며, 제2 패드(1300)는 보조층(1500)의 외곽부를 둘러싸도록 배치될 수 있다. 제1 패드(1200)와 제2 패드(1300)의 보다 자세한 구조에 대한 설명은 도 4가 참조된다.
도 4는 도 1의 발광 소자 구조물을 위에서 바라본 평면도이다.
도 4를 참조하면, 제1 패드(1200)는 확장부(1210)와 확장부(1210)에 연결된 전극라인(1220)을 포함할 수 있다.
확장부(1210)는 외부의 전원과 직접 접촉할 수 있다. 전기 신호는 외부 전원으로부터 확장부(1210)로 전달되고, 확장부(1210)와 연결된 전극라인(1220)으로 전달될 수 있다. 다만, 확장부(1210)는 하면이 전류 분산층(1600)과 접촉하므로, 전달되는 전기 신호는 전류 분산층(1600)으로 직접 전달될 수도 있다. 즉, 전기 신호는 확장부(1210)로부터 전류 분산층(1600)과 전극라인(1220)으로 나뉘어 전달될 수 있다.
전극라인(1220)은 전류 분산층(1600) 상에 배치되고 확장부(1210)와 연결된다. 상술한 바와 같이 전극라인(1220)은 확장부(1210)로부터 전기 신호를 전달받을 수 있고, 상기 전기 신호를 전류 분산층(1600)으로 전달할 수 있다. 외부 전원에서 전달되는 전기 신호는 제1 패드(1200)의 확장부(1210)와 전극라인(1220)을 통해 전류 분산층(1600)에 균일하게 전달될 수 있다.
도면에 도시된 바와 같이, 확장부(1210)와 전극라인(1220)의 형상은 평면 상 사각형일 수 있으나, 이에 제한되는 것은 아니다. 경우에 따라서는 확장부(1210)가 원형, 또는 다른 다각형의 형상일 수 있고, 전극라인(1220)의 경우도 동일하게 이해될 수 있다.
일 실시예에 따르면, 확장부(1210)의 폭(dd1) 또는 면적은 전극라인(1220)의 폭(dd2)보다 클 수 있다. 도면에 도시된 바와 같이, 전극라인(1220)의 폭(dd2)은 비교적 좁고, 확장부(1210)는 넓은 폭(dd1)을 가질 수 있다. 후술하는 바와 같이, 발광 소자 구조물(1000)을 이용한 발광 소자(300)의 특성 측정시, 제1 패드(1200)는 외부 전원의 프로브(probe, 도 5에 도시)와 연결될 수 있다. 여기서, 제1 패드(1200)의 외부 전원과 연결되는 부분은 비교적 넓은 폭은 갖는 확장부(1210)일 수 있다. 확장부(1210)에 연결된 외부 전원은 소정의 전기 신호를 전달하고, 상기 전기 신호는 확장부(1210)를 통해 폭이 좁은 전극라인(1220)으로 전달될 수 있다.
전극라인(1220)은 확장부(1210)와 연결되어 전류 분산층(1600) 상에 배치될 수 있다. 확장부(1210)와 전극라인(1220)의 연결은 이들 간의 직접적인 접촉에 의해 이루어질 수 있다. 전극라인(1220)이 확장부(1210)에서 접촉되는 영역은 확장부(1210)의 중심부로부터 제1 방향(예컨대, X축 방향)과 제2 방향(예컨대, Y축 방향)으로 일 직선상 연장된 영역일 수 있다. 즉, 전극라인(1220)은 확장부(1210)의 중심에서 직선으로 연장될 수 있다. 다만, 이에 제한되지 않으며, 전극라인(1220)이 연장되는 영역은 확장부(1210)의 중심과 동일한 직선상에 놓이지 않을 수도 있다.
또한, 경우에 따라서는 전극라인(1220)은 확장부(1210)와 이격되어 배치되고, 소정의 연결부를 통해 확장부(1210)와 연결될 수도 있다. 즉, 전극라인(1220)은 확장부(1210)에서 직접 접촉되지 않고, 확장부(1210)와 접촉되는 연결부를 통해 연결될 수 있다. 이는 다른 실시예를 통해 후술된다.
제1 패드(1200)는 전류 분산층(1600) 상에 배치되되, 발광 소자(300)와 중첩하지 않도록 제2 영역(NEA) 상에 배치될 수 있다. 구체적으로, 제1 패드(1200)의 확장부(1210)는 제2 영역(NEA) 상에 배치되되, 제1 영역(EA)의 일 측에 인접하도록 배치된다. 확장부(1210)에 연결된 전극라인(1220)은 제2 영역(NEA) 상에 배치되되 제1 영역(EA)의 외곽부를 둘러싸도록 배치된다.
제1 패드(1200)의 확장부(1210)는 전류 분산층(1600) 상에서 발광 소자(300)와 중첩하지 않도록 배치된다. 확장부(1210)는 제2 영역(NEA) 상에서 제1 영역(EA)과 인접하되 발광 소자(300)와 이격되어 배치된다. 확장부(1210)와 제1 영역(EA)에서 너무 멀리 배치되는 경우, 후술하는 전극라인(1220)이 둘러싸는 면적이 커지게 되고, 전류 분산층(1600)으로 전기 신호를 비효율적으로 전달하게 된다. 따라서, 제1 패드(1200)의 확장부(1210)는 발광 소자(300)와 인접하여 배치된다.
제1 패드(1200)의 전극라인(1220)은 확장부(1210)와 연결되어 발광 소자(300)를 둘러싸도록 배치된다. 전극라인(1220)은 발광 소자(300)와 중첩되지 않는 제2 영역(NEA) 상에서 제1 영역(EA)을 둘러싸도록 배치된다. 즉, 실질적으로 제1 패드(1200)의 전극라인(1220)은 제1 영역(EA)과 제2 영역(NEA)의 경계에 배치되어 이들을 구분할 수 있다. 이에 따라, 제1 패드(1200)는 전류 분산층(1600)을 통해 발광 소자(300)의 일 단부, 예컨대 전극 물질층(370)에 균일하게 전기 신호를 전달할 수 있다. 다만, 제1 패드(1200)의 구조는 이에 제한되지 않는다. 제1 패드(1200)는 확장부(1210)와 전극라인(1220)을 포함하여 다양한 구조를 가질 수 있다. 일 예로, 제1 패드(1200)는 실질적으로 격자형 또는 가지형 구조를 가질 수도 있다.
한편, 상술한 바와 같이 제1 패드(1200)는 전류 분산층(1600) 상에 배치되므로, 도 3과 같이 단면상 발광 소자(300) 상에 위치할 수 있다. 제1 패드(1200)가 제2 영역(NEA)에 배치되더라도, 발광 소자(300)들이 위치하는 보조층(1500)과 중첩되는 전류 분산층(1600) 상에 배치된다. 특히, 도 4와 달리 발광 소자 구조물(1000)이 복수의 발광 소자(300)를 포함하는 경우, 제1 패드(1200)는 발광 소자(300)가 배치된 복수의 제1 영역(EA)들이 이격되어 형성된 제2 영역(NEA)상에 배치될 수 있다. 다만, 이에 제한되는 것은 아니다.
이에 따라, 발광 소자 구조물(1000)을 이용하여 발광 소자(300)의 특성을 측정하는 경우, 제1 패드(1200)에 의해 측정이 방해되는 것을 방지할 수 있다. 예를 들어, 발광 소자(300)에서 방출되는 광의 세기를 측정할 때, 제1 패드(1200)에 의해 상기 광이 부분적으로 차단되는 경우, 광의 세기의 정확한 측정이 방해될 수 있다. 일 실시예에 따른 발광 소자 구조물(1000)은 제1 패드(1200)가 발광 소자(300) 상에서 이와 중첩되지 않도록 배치됨으로써, 발광 소자(300)의 전기적, 광학적 특성을 정확하게 측정할 수 있다.
제2 패드(1300)는 하부 기판(1100)의 서브 반도체층(1130) 상에 배치되며, 보조층(1500)의 외곽부를 둘러싸도록 배치될 수 있다. 제2 패드(1300)는 제1 방향(예컨대, X축 방향)과 제2 방향(예컨대, Y축 방향)으로 연장되는 각 변들이 보조층(1500)의 외곽부를 둘러싸며 서로 연결될 수 있다. 제2 패드(1300)의 각 변들은 서로 연결되는 지점에서 각지게 연결될 수 있으나, 이에 제한되지 않고 소정의 곡률을 갖고 둥글게 연결될 수도 있다. 또한, 하부 기판(1100) 또는 보조층(1500)의 형상에 따라 제2 패드(1300)는 원형의 형상을 가질 수도 있다.
제2 패드(1300)는 보조층(1500)의 외곽부에서, 보조층(1500)의 외면과 일정 간격 이격되어 배치된다. 제2 패드(1300)는 보조층(1500)과는 직접 접촉하지 않고, 서브 반도체층(1130)에만 접촉할 수 있다. 보조층(1500)에서 이격되어 배치된 제2 패드(1300)는 소정의 폭(dd3)을 가질 수 있다.
제2 패드(1300)는 제1 패드(1200)의 확장부(1210)와 같이 외부 전원의 프로브(probe, 도 5에 도시)와 접촉될 수 있을 정도의 폭을 가질 수 있다. 제1 패드(1200)와 달리, 제2 패드(1300)는 동일한 폭(dd3)을 갖고 보조층(1500)의 외곽부를 둘러싸도록 배치될 수 있다. 제2 패드(1300)의 폭(dd3)은 제1 패드(1200)의 전극라인(1220)의 폭(dd2)보다는 클 수 있다. 다만, 제2 패드(1300)의 폭(dd3)은 프로브(probe, 도 5에 도시)에 접촉될 수 있을 정도의 범위이면 제한되지 않는다. 경우에 따라서는, 제2 패드(1300)의 폭(dd3)은 제1 패드(1200) 확장부(1210)의 폭(dd1)보다 클 수 있다.
제2 패드(1300)는 하부 기판(1100) 상에서 발광 소자(300)가 배치되지 않는 제2 영역(NEA)에 배치된다. 도면에 도시된 바와 같이, 제2 영역(NEA)은 제1 영역(EA)을 둘러싸도록 배치되므로, 제2 패드(1300)도 평면 상 발광 소자(300)들을 둘러싸도록 배치될 수 있다. 발광 소자(300)들이 배치된 영역의 외곽부에서 이들을 둘러싸는 제2 패드(1300)는 서브 반도체층(1130)을 통해 복수의 발광 소자(300)에 균일한 전기 신호를 전달할 수 있다.
이상에서 설명한 바와 같이, 발광 소자 구조물(1000)은 복수의 발광 소자(300)를 포함하고, 발광 소자(300)의 양 단부와 전기적으로 연결되는 제1 패드(1200)와 제2 패드(1300)를 포함한다. 외부 전원과 연결되는 제1 패드(1200)와 제2 패드(1300)는 각각 전류 분산층(1600) 및 서브 반도체층(1130)을 통해 발광 소자(300)에 전기 신호를 전달할 수 있다. 이에 따라, 발광 소자 구조물(1000)은 제조된 발광 소자(300)의 전기적, 광학적 특성을 평가할 수 있다.
도 5는 일 실시예에 따른 발광 소자의 특성을 평가하는 것을 개략적으로 도시하는 도면이다.
도 5를 참조하면, 일 실시예에 따른 발광 소자 구조물(1000)의 제1 패드(1200)와 제2 패드(1300)는 외부 전원의 프로브(probe)와 연결될 수 있다. 구체적으로, 프로브(probe)는 제1 패드(1200)의 확장부(1210)와 제2 패드(1300)의 일 측에 접촉할 수 있다. 전극라인(1220)보다 넓은 폭을 갖는 확장부(1210)는 프로브(probe)와 접촉될 수 있다. 제1 패드(1200)와 접촉하는 프로브(probe)를 통해 전달되는 전기 신호는 제1 패드(1200)와 전류 분산층(1600)을 통해 발광 소자(300)의 전극 물질층(370)으로 전달된다. 제2 패드(1300)와 접촉하는 프로브(probe)를 통해 전달되는 전기 신호는 제2 패드(1300)와 서브 반도체층(1130)을 통해 발광 소자(300)의 제1 도전형 반도체(310)로 전달된다.
제1 도전형 반도체(310)와 전극 물질층(370)으로 전달된 전기 신호는 발광 소자(300) 내에 흐르게 되고, 발광 소자(300)의 전기적, 광학적 특성이 측정될 수 있다. 발광 소자 구조물(1000)은 별도의 측정기 등을 통해 발광 소자(300)에 흐르는 전기적 흐름 또는 방출되는 광을 측정하고, 이를 통해 발광 소자(300)의 결함이나 발광 불량, 특성 등을 평가할 수 있다.
일 예로, 도면에 도시된 바와 같이 발광 소자(300)에서 방출되는 광을 측정하는 경우, 상기 광은 발광 소자 구조물(1000)의 상부로 방출될 수 있다. 여기서, 발광 소자 구조물(1000)의 제1 패드(1200)는 발광 소자(300)와 중첩되지 않도록 배치되므로, 상기 광은 다른 부재들에 의해 차단되지 않고 외부로 방출될 수 있다. 즉, 발광 소자 구조물(1000)은 발광 소자(300)에서 방출되는 광의 세기를 정확하게 측정할 수 있다.
이하에서는, 발광 소자 구조물(1000)의 제조 방법에 대하여 설명하기로 한다. 상술한 바와 같이, 발광 소자 구조물(1000)의 하부 기판(1100) 상에는 발광 소자(300)가 성장되어 제조될 수 있다. 즉, 발광 소자 구조물(1000)은 발광 소자(300)를 준비하는 단계를 포함할 수 있다.
도 6은 일 실시예에 따른 발광 소자 구조물의 제조 방법을 나타내는 순서도이다.
도 6을 참조하면, 발광 소자 구조물(1000)은 하부 기판(1100) 상에 배치된 발광 소자(300)를 준비(S100)하고, 하부 기판(1100) 상에 배치되고 발광 소자(300)를 둘러싸는 보조층(1500) 및 보조층(1500) 상에 배치되는 전류 분산층(1600)을 형성(S200)한 뒤, 전류 분산층(1600) 상에 제1 패드(1200)를 형성하고, 하부 기판(1100) 상에 보조층(1500)의 외곽부를 둘러싸는 제2 패드(1300)를 형성(S300)하여 제조될 수 있다.
일 실시예에 따른 발광 소자 구조물(1000)의 제조 방법은, 하부 기판(1100) 및 하부 기판(1100) 상에 배치되고, 하부 기판(1100)에 수직한 방향으로 연장된 형태를 갖는 적어도 하나의 발광 소자(300)를 준비하는 단계, 하부 기판(1100) 상에 발광 소자(300)의 외면을 둘러싸는 보조층(1500) 및 보조층(1500) 상에 배치되고 발광 소자(300)의 일 단부와 접촉하는 전류 분산층(1600)을 형성하는 단계 및 전류 분산층(1600) 상에 배치되어 발광 소자(300)의 일 단부와 전기적으로 연결되는 제1 패드(1200) 및 하부 기판(1100) 상에 보조층(1500)의 외곽부를 둘러싸도록 배치되어 발광 소자(300)의 타 단부와 전기적으로 연결되는 제2 패드(1300)를 형성하는 단계를 포함할 수 있다.
발광 소자 구조물(1000)의 제조 방법은 하부 기판(1100) 상에 배치된 발광 소자(300)를 준비하고, 하부 기판(1100) 상에 보조층(1500), 전류 분산층(1600), 제1 패드(1200) 및 제2 패드(1300)를 형성하는 단계를 포함한다. 먼저, 도 7 내지 도 10을 참조하여 하부 기판(1100) 상에 배치된 발광 소자(300)를 준비하는 단계에 대하여 설명하기로 한다.
도 7 내지 도 10은 일 실시예에 따른 발광 소자 구조물의 제조 방법 중 발광 소자를 제조하는 방법을 개략적으로 도시하는 단면도들이다.
도 7을 참조하면, 하부 기판(1100) 상부에 형성된 반도체 구조물(3000)을 준비한다. 하부 기판(1100)은 상술한 바와 같이, 베이스 기판(1110), 버퍼 물질층(1120) 및 서브 반도체층(1130)을 포함할 수 있다. 하부 기판(1100)에 대한 자세한 설명은 생략하기로 한다.
반도체 구조물(3000)은 하부 기판(1100)의 서브 반도체층(1130) 상에 형성된다. 반도체 구조물(3000)은 제1 도전형 반도체층(3100), 활성물질층(3300), 제2 도전형 반도체층(3200) 및 도전성 전극 물질층(3700)을 포함할 수 있다. 도 7에 도시된 바와 같이, 반도체 구조물(3000)은 제1 도전형 반도체층(3100), 활성물질층(3300), 제2 도전형 반도체층(3200) 및 도전성 전극 물질층(3700)이 순차적으로 적층된 구조를 가질 수 있다.
반도체 구조물(3000)은 후술하는 단계에서 일부 식각되어 발광 소자(300)를 형성할 수 있다. 즉, 반도체 구조물(3000)의 상기 적층된 부재들은 각각 발광 소자(300)의 제1 도전형 반도체(310), 소자 활성층(330), 제2 도전형 반도체(320) 및 전극 물질층(370)에 대응되는 것으로 이해될 수 있다.
한편, 하부 기판(1110) 상에는 복수의 도전형 반도체층이 형성된다. 복수의 도전형 반도체층은 시드 결정을 형성하고, 그 위에 결정 재료를 증착하는 에피택셜법에 의해 성장될 수 있다. 여기서, 도전형 반도체층은 전자빔 증착법, 물리적 기상 증착법(Physical vapor deposition, PVD), 화학적 기상 증착법(Chemical vapor deposition, CVD), 플라즈마 레이저 증착법(Plasma laser deposition, PLD), 이중형 열증착법(Dual-type thermal evaporation), 스퍼터링(Sputtering), 금속-유기물 화학기상 증착법(Metal organic chemical vapor deposition, MOCVD) 등일 수 있으며, 바람직하게는, 금속-유기물 화학기상 증착법(MOCVD)에 의해 형성될 수 있다. 다만, 이에 제한되지 않는다.
복수의 도전형 반도체층을 형성하기 위한 전구체 물질은 대상 물질을 형성하기 위해 통상적으로 선택될 수 있는 범위 내에서 특별히 제한되지 않는다. 일 예로, 전구체 물질은 메틸기 또는 에틸기와 같은 알킬기를 포함하는 금속 전구체일 수 있다. 예를 들어, 트리메틸 갈륨(Ga(CH3)3), 트리메틸 알루미늄(Al(CH3)3), 트리에틸 인산염((C2H5)3PO4)과 같은 화합물일 수 있으나, 이에 제한되지 않는다. 이하에서는, 복수의 도전형 반도체층을 형성하는 방법이나 공정 조건 등에 대하여는 생략하여 설명하기로 한다.
다음으로, 반도체 구조물(3000)의 적어도 일부를 하부 기판(1100)에 수직한 방향으로 식각하여 반도체 결정(3000')을 형성한다.
반도체 구조물(3000)을 수직으로 식각하여 반도체 결정(3000')을 형성하는 단계는 통상적으로 수행될 수 있는 패터닝 공정을 포함할 수 있다. 일 예로, 반도체 구조물(3000)을 식각하여 반도체 결정(3000')을 형성하는 단계는, 반도체 구조물(3000) 상에 식각 마스크층(1600) 및 식각 패턴층(2700)을 형성하는 단계, 식각 패턴층(2700)의 패턴에 따라 반도체 구조물(3000)을 식각하는 단계 및 식각 마스크층(2600)과 식각 패턴층(2700)을 제거하는 단계를 포함할 수 있다.
먼저, 도 8을 참조하면, 반도체 구조물(3000) 상에 식각 마스크층(2600) 및 식각 패턴층(2700)을 형성한다.
식각 마스크층(2600)은 반도체 구조물(3000)의 제1 도전형 반도체층(3100), 활성물질층(3300), 제2 도전형 반도체층(3200) 및 도전성 전극물질층(3700)의 연속적인 에칭을 위한 마스크의 역할을 수행할 수 있다. 식각 마스크층(2600)은 절연성 물질을 포함하는 제1 식각 마스크층(2610)과 금속을 포함하는 제2 식각 마스크층(2620)을 포함할 수도 있다.
식각 마스크층(2600) 상에 형성되는 식각 패턴층(2700)은 적어도 하나의 나노 패턴이 서로 이격되어 배치될 수 있다. 도면에서는 하나의 나노 패턴만이 배치된 것을 도시하고 있으나, 이에 제한되지 않고, 더 많은 수의 나노 패턴이 이격되어 배치될 수 있다. 또한, 복수의 나노 패턴들이 이격된 간격은 부분적으로 서로 다른 간격을 가질 수 있다. 예를 들어, 일부의 나노 패턴들은 등 간격으로 이격되고, 이들 이외의 다른 나노 패턴은 서로 상이한 간격으로 이격될 수 있다. 보다 자세한 설명은 다른 실시예가 참조된다.
식각 패턴층(2700)은 반도체 구조물(3000)의 연속적인 식각을 위해 마스크의 역할을 수행할 수 있다. 식각 패턴층(2700)은 폴리머, 폴리스티렌 스피어, 실리카 스피어 등을 포함하여 패턴을 형성할 수 있는 방법이면 특별히 제한되지 않는다. 일 예로, 식각 패턴층(2700)은 포토리소그래피, e-빔 리소그래피, 나노 임프린트 리소그래피 등의 방법으로 형성될 수 있다.
다음으로 도 9를 참조하면, 식각 패턴층(2700)의 나노 패턴을 따라 반도체 구조물(3000)을 식각하여 반도체 결정(3000')을 형성하고, 식각 마스크층(2600) 및 식각 패턴층(2700)을 제거한다.
상기 반도체 결정(3000')을 형성하는 단계는 통상적인 방법으로 수행될 수 있다. 예를 들어, 식각공정은 건식식각법, 습식식각법, 반응성 이온 에칭법(Reactive ion etching, RIE), 유도 결합 플라즈마 반응성 이온 에칭법(Inductively coupled plasma reactive ion etching, ICP-RIE) 등일 수 있다. 건식 식각법의 경우 이방성 식각이 가능하여 수직 식각에 적합할 수 있다. 상술한 방법의 식각법을 이용할 경우, 식각 에천트(Etchant)는 Cl2 또는 O2 등일 수 있다. 다만, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 반도체 구조물(3000)의 식각은 건식 식각법과 습식 식각법을 혼용하여 이루어질 수 있다. 예를 들어, 먼저 건식 식각법에 의해 깊이 방향의 식각을 한 후, 등방성 식각인 습식 식각법을 통해 식각된 측벽이 표면과 수직한 평면에 놓이도록 할 수 있다.
다음으로, 반도체 결정(3000')의 외면을 부분적으로 둘러싸는 절연막(380)을 형성하여 발광 소자(300)를 형성한다.
절연막(380)은 발광 소자(300)의 외면에 형성되는 절연물질로서, 수직으로 식각된 반도체 결정(3000')의 외면에 절연물질을 도포하거나 침지시키는 방법 등을 이용하여 형성될 수 있다. 다만, 이에 제한되는 것은 아니다. 일 예로, 절연막(380)은 원자층 증착법(Atomic layer depsotion, ALD)으로 형성될 수 있다. 상술한 바와 같이 절연막(3800)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 산화 알루미늄(Al2O3), 질화 알루미늄(AlN) 등일 수 있다.
도면에서 도시하지 않았으나, 절연막(380)은 반도체 결정(3000')의 측면, 상면 및 반도체 결정(3000')이 이격되어 식각됨으로써 외부로 노출된 서브 반도체층(1130) 상에 형성된 후, 이를 부분적으로 제거함으로써 형성될 수 있다. 이를 위해 이방성 식각인 건식 식각이나 에치백 등의 공정이 수행될 수 있다.
이상의 방법을 통해, 하부 기판(1100) 상에 배치된 적어도 하나의 발광 소자(300)를 준비할 수 있다. 발광 소자(300)를 하부 기판(1100)에서 분리하는 경우, 도 1의 발광 소자(300)를 제조하고, 이는 후술하는 표시 장치(10)에 포함될 수 있다. 다만, 상술한 바와 같이, 하부 기판(1100) 상에 보조층(1500), 전류 분산층(1600), 제1 패드(1200) 및 제2 패드(1300)를 형성하여 발광 소자 구조물(1000)을 제조할 수 있다.
도 11 내지 도 14는 일 실시예에 따른 발광 소자 구조물의 제조 방법 중 일부를 개략적으로 도시하는 단면도들이다.
먼저, 도 11을 참조하면, 하부 기판(1100)의 전 영역을 덮도록 서브 보조층(1500')을 형성한다. 서브 보조층(1500')은 후술하는 단계에서 부분적으로 패터닝되어 보조층(1500)을 이룰 수 있다. 서브 보조층(1500')은 발광 소자(300)의 외주면을 감싸도록 형성되되, 보조층(1500)과 달리 하부 기판(1100)과 발광 소자(300)의 일 단부가 노출되지 않도록 형성될 수 있다. 즉, 서브 보조층(1500')은 하부 기판(1100)의 전 영역을 덮으며, 발광 소자(300)의 장축의 길이(l)보다 두꺼운 두께를 가질 수 있다. 서브 보조층(1500')을 형성하는 단계는 통상적인 증착 또는 패터닝 공정에 의해 수행될 수 있다.
다음으로, 도 12 및 도 13을 참조하면 발광 소자(300)의 일 단부를 부분적으로 노출시키도록 서브 보조층(1500')을 패터닝한 뒤, 하부 기판(1100)을 노출되도록 패터닝하여 보조층(1500)을 형성한다. 서브 보조층(1500')을 패터닝하는 공정은 통상적인 식각 또는 패터닝 공정이 수행될 수 있다. 일 예로, 서브 보조층(1500')은 사불화탄소(CF4) 및 산소(O2) 또는 벤조사이클로뷰텐(Benzocyclobutene, BCB), SU-8을 포함하는 에천트(etchant)에 의한 식각 공정, 스핀-온-글라스(spin-on-glass, SOG) 등에 의해 수행될 수 있다. 다만, 이에 제한되는 것은 아니다.
도면에 도시된 바와 같이, 상술한 방법을 통해 서브 보조층(1500')은 발광 소자(300)의 전극 물질층(370)의 일 단부와 발광 소자(300)의 외면 중 일부가 노출되도록 선택적으로 패터닝될 수 있다. 이에 따라, 형성된 보조층(1500) 상부면에는 발광 소자(300)의 일 단부가 돌출될 수 있다.
다음으로, 도 14를 참조하면, 보조층(1500) 상에 돌출된 발광 소자(300)의 전극 물질층(370)을 덮도록 전류 분산층(1600)을 형성한다. 전류 분산층(1600)의 구조나 재료 등은 상술한 바와 동일하다.
마지막으로, 도면에 도시하지 않았으나, 전류 분산층(1600) 상에서 제1 영역(EA)에 제1 패드(1200)를 형성하고, 노출된 하부 기판(1100) 상에 보조층(1500)을 둘러싸도록 제2 패드(1300)를 형성한다. 제1 패드(1200)와 제2 패드(1300)의 배치 및 형상 등은 도 2 내지 4를 참조하여 상술한 바와 동일하다. 자세한 설명은 생략하기로 한다.
이상의 과정을 통해 일 실시예에 따른 발광 소자 구조물(1000)을 제조할 수 있다. 도 7 내지 도 14에서는 하나의 발광 소자(300)를 포함하는 발광 소자 구조물(1000)의 제조 방법을 도시하고 있다. 다만, 상술한 바와 같이 발광 소자 구조물(1000)은 더 많은 수의 발광 소자(300)를 포함할 수 있다. 이에 대한 자세한 설명은 다른 실시예들이 참조된다.
이하에서는 일 실시예에 따른 발광 소자 구조물(1000)의 다양한 실시예에 대하여 설명하기로 한다.
도 15 내지 도 18은 다른 실시예에 따른 발광 소자 구조물의 평면도들이다.
상술한 바와 같이, 발광 소자 구조물(1000)의 부재들은 도 2 내지 도 4에 도시된 구조에 제한되지 않으며, 다양한 형상을 가질 수 있다. 구체적으로, 제1 패드(1200)의 확장부(1210)와 전극라인(1220)은 도 4에 도시된 평면 상 사각형의 형상으로 제한되지 않는다.
먼저, 도 15를 참조하면, 일 실시예에 따르면, 제1 패드(1200_1)의 전극라인(1220_1)은 제1 영역(EA)을 원형을 형상으로 둘러싸도록 배치될 수 있다. 확장부(1210_1)와 직접 접촉하는 전극라인(1220_1)은 제1 영역(EA)의 발광 소자(300)와 중첩되는 영역을 중심으로 배치될 수 있다. 전극라인(1220_1)은 발광 소자(300)의 중심을 기준으로, 이의 외곽부를 원형으로 둘러싸도록 배치된다. 이에 따라, 제1 패드(1200_1)의 전극라인(1220_1)에 의해 구분되는 제1 영역(EA)과 제2 영역(NEA)의 경계는 원형의 형상을 가질 수도 있다.
도 15의 전극라인(1220_1)은 확장부(1210_1)의 중심과 일 직선상에서 연장되는 것을 도시하고 있다. 다만, 전극라인(1220_1)의 형상이 원형이므로, 전극라인(1220_1)은 각 변이 확장부(1210_1)의 중심과 일 직선상에 놓이지 않고, 소정의 곡률을 가지고 구부러지게 형성될 수 있다.
다음으로, 도 16을 참조하면, 제1 패드(1200_2)의 확장부(1210_2)는 평면 상 원형의 형상을 가질 수 있다. 확장부(1210_2)의 형상은 특별히 제한되지 않는다. 도 16에서는 원형의 형상을 갖는 확장부(1210_2)를 도시하고 있으나, 다른 형상을 가질 수도 있다. 확장부(1210_2)를 형성하는 방법에 따라 확장부(1210_2)는 다양한 형상을 가질 수 있으며, 외부 전원과 접촉하여 소정의 전기 신호를 전달할 수 있는 경우라면 특별히 제한되지 않는다.
다음으로, 도 17을 참조하면, 제1 패드(1200_3)의 확장부(1210_3)와 전극라인(1220_3)은 원형의 형상을 가질 수 있다. 이들의 구조에 대한 설명은 도 15 및 도 16에서 설명한 바와 동일하다. 이에 대한 자세한 설명은 생략하기로 한다.
상술한 바와 같이, 발광 소자 구조물(1000)의 하부 기판(1100)도 평면 상 원형의 구조를 가질 수 있다. 이에 따라, 그 위에 배치되는 보조층(1500)과 전류 분산층(1600) 및 제2 패드(1300)도 평면 상 원형의 구조를 가질 수 있다.
도 18을 참조하면, 발광 소자 구조물(1000)의 하부 기판(1100_4), 보조층(1500_4) 및 전류 분산층(1600_4)이 평면 상 원형의 구조를 갖는 것을 도시하고 있다. 제2 패드(1300_4)도 원형의 구조로 보조층(1500_4)의 외주면을 둘러싸도록 배치될 수 있다.
도 19는 도 18의 발광 소자 구조물을 개략적으로 도시하는 사시도이다.
예시적인 실시예에서, 하부 기판(1100_4)이 원형의 형상을 갖는 웨이퍼(wafer) 기판일 경우, 발광 소자 구조물(1000_4)은 복수의 부재들은 소정의 곡률을 가지고 구부러진 형상을 가질 수 있다. 도 2의 발광 소자 구조물(1000)과 달리, 도 19의 발광 소자 구조물(1000_4)은 하부 기판(1100_4), 보조층(1500_4) 및 전류 분산층(1600_4)이 원기둥의 형상을 갖는 것을 알 수 있다. 제2 패드(1300_4)는 원기둥의 보조층(1500_4) 외면을 둘러싸도록 형성되며, 이에 따라 소정의 두께를 갖고, 중심부는 비어있는 원주, 또는 원형의 형상을 갖는다.
다만, 이에 제한되는 것은 아니다. 발광 소자 구조물(1000_4)의 하부 기판(1100_4)이 원형의 웨이퍼 기판이더라도, 보조층(1500)과 전류 분산층(1600)은 평면 상 사각형 또는 다각형의 형상을 가질 수도 있다.
도 20은 또 다른 실시예에 따른 발광 소자 구조물을 개략적으로 도시하는 사시도이다. 도 21은 도 20의 II-II'선을 따라 자른 단면도이다. 도 22는 도 20의 발광 소자 구조물을 위에서 바라본 평면도이다.
상술한 바와 같이, 발광 소자 구조물(1000)은 하나 이상의 발광 소자(300)들을 포함할 수 있다. 발광 소자(300)들은 서로 이격되어 배치되되, 비교적 인접하게 배치되는 발광 소자와, 넓은 간격으로 이격되는 발광 소자들을 포함할 수 있다. 이에 따라, 발광 소자 구조물(1000)은 더 많은 수의 제1 영역(EA)과 제2 영역(NEA)을 포함할 수 있다. 특히, 도 3에서는 단면상 하나의 제1 영역(EA)을 기준으로, 양 측에 각각 제2 영역(NEA)이 배치된 것을 도시하고 있다. 이에 따라, 보조층(1500) 상에는 하나의 제1 영역(EA)이 정의되고, 제1 패드(1200)는 제1 영역(EA)의 발광 소자(300)와 중첩되지 않도록 배치될 수 있다.
반면에, 복수의 발광 소자(300)를 포함하는 경우, 보조층(1500) 상에 하나 이상의 제1 영역(EA)이 정의되고, 복수의 제1 영역(EA) 사이에 위치하는 제2 영역(NEA)이 더 정의될 수 있다. 이에 따라, 제1 패드(1200)는 도 2 내지 도 4와 다른 구조를 갖도록 제2 영역(NEA) 상에 배치될 수 있다.
도 20 내지 도 22를 참조하면, 일 실시예에 따른 발광 소자 구조물(1000_5)은 복수의 발광 소자(300)를 포함하여, 더 많은 수의 제1 영역(EA) 및 제2 영역(NEA)을 포함할 수 있다. 도 20의 발광 소자 구조물(1000_5)은 도 2의 발광 소자 구조물(1000)에 비해 제1 영역(EA), 제2 영역(NEA) 및 제1 패드(1200_5)의 구조가 다른 것을 제외하고는 동일하다. 이하에서는 중복되는 내용은 생략하고 차이점을 중심으로 설명하기로 한다.
복수의 발광 소자(300)는 서로 이격되어 배치될 수 있다. 복수의 발광 소자(300)들은 비교적 인접하게 배치되는 하나 이상의 제1 발광 소자(301) 및 제1 발광 소자(301)와 비교적 넓은 간격으로 이격되어 배치되는 하나 이상의 제2 발광 소자(302)가 정의될 수 있다.
도 20에서는 복수의 발광 소자(300)들이 제1 발광 소자(301), 제2 발광 소자(302), 제3 발광 소자(303) 및 제4 발광 소자(304)로 정의되는 것을 도시하고 있다. 제1 내지 제4 발광 소자(301, 302, 303, 304)들은 하부 기판(1100_5) 상에서 서로 이격되어 배치된다. 이들은 평면 상 제1 방향(예컨대, X축 방향) 및 제2 방향(예컨대, Y축 방향)으로 이격되어 배열되며, 제1 내지 제4 발광 소자(301, 302, 303, 304)들은 평면상 하나의 사각형의 구조를 형성할 수 있다. 다만, 이에 제한되지 않고, 더 많은 발광 소자들이 정의될 수도 있다. 또한, 이들의 배치 구조는 도 20에 도시된 것에 제한되지 않는다.
도 21에서는 설명의 편의를 위해, 단면상 제1 발광 소자(301)와 제2 발광 소자(302)를 도시하여 설명하기로 한다. 특히, 도 20의 II-II' 선을 따라 자른 단면에서는 제1 발광 소자(301)와 제2 발광 소자(302)만을 도시하여 설명하기로 한다.
제1 발광 소자(301)와 제2 발광 소자(302)는 각각 제1 영역(EA)을 형성할 수 있다. 도 21에 도시된 바와 같이, 발광 소자 구조물(1000_5)은 단면상 복수의 제1 영역(EA)과 제2 영역(NEA)을 포함할 수 있다. 제1 발광 소자(301)와 제2 발광 소자(302)는 서로 소정의 간격으로 이격되어 배치되고, 이들은 각각 제1-1 영역(EA1)과 제1-2 영역(EA2)을 형성할 수 있다. 제1-1 영역(EA1)과 제1-2 영역(EA2)은 서로 이격되어 배치되고, 이들 사이에 이격된 영역은 제2-1 영역(NEA1)이 배치된다. 제2 영역(NEA)은 제1-1 영역(EA1)과 제1-2 영역(EA2) 사이의 제2-1 영역(NEA1)과, 제1-1 영역(EA1)과 제1-2 영역(EA2)의 외곽부에 위치하는 제2-2 영역(NEA2)을 포함할 수 있다.
한편, 도 21에 도시되지 않은 제3 발광 소자(303) 및 제4 발광 소자(304)들은 각각 제1-3 영역(EA3) 및 제1-4 영역(EA4)을 형성할 수 있다. 도 22에 도시된 바와 같이, 제1 영역(EA)은 제1-1 영역(EA1), 제1-2 영역(EA2), 제1-3 영역(EA3) 및 제1-4 영역(EA4)을 포함하여 발광 소자 구조물(1000_5) 상에서 정의될 수 있다. 제1-1 내지 제1-4 영역(EA1, EA2, EA3, EA4)은 서로 제1 방향(예컨대, X축 방향)과 제2 방향(예컨대, Y축 방향)으로 이격되어 배열되며 평면 상 하나의 사각형의 구조를 형성할 수 있다. 다만, 이에 제한되는 것은 아니다.
보조층(1500_5)은 제1 발광 소자(301)와 제2 발광 소자(302)의 외주면을 둘러싸고, 전류 분산층(1600_5)은 보조층(1500_5) 상에 돌출된 제1 발광 소자(301) 및 제2 발광 소자(302)의 일 단부를 덮도록 배치된다. 이들의 배치나 구조는 상술한 바와 동일하다.
한편, 도 21에서는 발광 소자 구조물(1000_5)의 단면상 제1 영역(EA)과 제2 영역(NEA)의 구조를 도시하고 있다. 상술한 바와 같이, 도면으로 도시하지 않았으나, 발광 소자 구조물(1000_5)의 사시도에서는 제1 영역(EA)은 제2 영역(NEA)에 의해 둘러싸이도록 정의될 수 있다. 구체적으로, 제2-1 영역(NEA1)과 제2-2 영역(NEA2)은 제1-1 영역(EA1) 내지 제1-4 영역(EA4)을 각각 구분하도록 이들을 둘러싸고 배치될 수 있다.
이에 따라, 제1 패드(1200_5)가 배치되는 보조층(1500_5) 및 전류 분산층(1600_5) 상에는 제2-1 영역(NEA1)과 제2-2 영역(NEA2)의 일부가 배치될 수 있다. 제2 패드(1300_5)는 제2 영역(NEA) 중 하부 기판(1100_5)이 보조층(1500_5) 의해 노출된 영역인 제2-2 영역(NEA2)에 배치될 수 있다.
도 22를 참조하면, 제2 패드(1300_5)는 보조층(1500_5)의 외곽부에서 노출된 하부 기판(1100_5)의 서브 반도체층(1130_5) 상에 배치된다. 제2 패드(1300_5)는 제2-2 영역(NEA2) 상에 배치될 수 있다. 제2 패드(1300_5)의 구조는 상술한 바와 동일하므로 자세한 설명은 생략하기로 한다.
제1 패드(1200_5)는 외부 전원의 프로브(probe)가 접촉하는 확장부(1210_5)를 포함한다. 확장부(1210_5)의 구조나 형태는 도 4를 참조하여 상술한 바와 동일하다. 다만, 도 4에 도시된 발광 소자 구조물(1000)과 달리, 일 실시예에 따른 발광 소자 구조물(1000_5)은 제1 패드(1200_5)는 제1 영역(EA1), 예컨대 제1-1 영역(EA1) 내지 제1-4 영역(EA4)들이 이격되어 형성된 제2-1 영역(NEA1) 상에 배치되는 확장부(1210_5)와, 확장부(1210_5)와 이격되어 제2-2 영역(NEA2) 상에 배치되는 전극라인(1220_5) 및 확장부(1210_5)와 전극라인(1220_5)을 연결하는 연결부(1230_5)를 포함할 수 있다.
발광 소자 구조물(1000_5)의 제1 패드(1200_5)는 확장부(1210_5)와 전극라인(1220_5)을 포함하며, 이들을 연결하는 연결부(1230_5)를 더 포함할 수 있다. 확장부(1210_5)는 전류 분산층(1600_5) 상에서 제1-1 영역(EA1) 내지 제1-4 영역(EA4) 들이 이격되어 형성되는 제2-1 영역(NEA1)의 중심부에 배치될 수 있다.
즉, 도면에 도시된 바와 같이, 제2-1 영역(NEA1)은 제1 방향(예컨대, X축 방향)과 제2 방향(예컨대, Y축 방향)으로 연장되어 서로 교차하는 영역을 포함할 수 있다. 확장부(1210_5)는 상기 교차하는 영역인 제2-1 영역(NEA1)의 중심부 상에서 발광 소자(300)들과 중첩되지 않도록 배치될 수 있다. 확장부(1210_5)를 중심으로, 제1 내지 제4 발광 소자(301, 302, 303, 304)들은 서로 대칭적으로 배치되며, 이에 따라 제1-1 영역(EA1) 내지 제1-4 영역(EA4)도 대칭적으로 배치될 수 있다. 즉, 제1-1 영역(EA1) 내지 제1-4 영역(EA4)은 격자형으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
전극라인(1220_5)은 도 4와 달리 확장부(1210_5)와 직접 접촉되지 않고 서로 이격되어 배치될 수 있다. 전극라인(1220_5)은 보조층(1500_5)의 외측에 위치하는 제2-2 영역(NEA2) 상에 배치된다. 제2-2 영역(NEA2)은 제1-1 영역(EA1) 내지 제1-4 영역(EA4)들을 감싸도록 배치되므로, 전극라인(1220_5)은 발광 소자(300)들과 중첩되지 않으며 이들을 감싸도록 배치될 수 있다. 이에 따라, 확장부(1210_5)를 통해 전달되는 전기 신호를 제1-1 영역(EA1) 내지 제1-4 영역(EA4)의 전류 분산층(1600_5)으로 균일하게 전달할 수 있다. 전극라인(1220_5)의 형상은 확장부(1210_5)와 이격되어 직접 접촉하지 않는 것을 제외하면 도 4와 동일하다. 즉, 전극라인(1220_5)은 소정의 폭을 갖고 평면상 사각형의 형상을 가질 수 있으나 이에 제한되지 않는다.
연결부(1230_5)는 서로 이격되어 배치되는 확장부(1210_5)와 전극라인(1220_5)을 연결할 수 있다. 즉, 연결부(1230_5)는 확장부(1210_5) 및 전극라인(1220_5)과 직접 접촉할 수 있다. 연결부(1230_5)는 확장부(1210_5)에서 분지되어, 제1 방향(예컨대, X축 방향) 및 제2 방향(예컨대, Y축 방향)으로 각각 연장된 부분을 포함할 수 있다. 일 예로, 연결부(1230_5)는 제1 방향(예컨대, X축 방향)으로 연장되는 제1 연결부(1231_5)와 제2 방향(예컨대, Y축 방향)으로 연장되는 제2 연결부(1232_5)를 포함할 수 있다. 제1 연결부(1231_5)와 제2 연결부(1232_5)의 양 단부는 전극라인(1220_5)과 접촉할 수 있다. 도면에 도시된 바와 같이, 제1 연결부(1231_5)와 제2 연결부(1232_5)는 확장부(1210_5)에서 분지 및 교차하는 형태를 가질 수 있다. 다만, 이에 제한되는 것은 아니다.
제1 연결부(1231_5)와 제2 연결부(1232_5)는 제2-1 영역(NEA1) 상에 배치된다. 확장부(1210_5)와 달리, 연결부(1230_5)는 각 제1 영역(EA)들이 이격된 사이에 위치한 제2-1 영역(NEA1) 상에 배치된다. 이에 따라, 제1-1 영역(EA1) 내지 제1-4 영역(EA4)은 실질적으로 제1 연결부(1231_5)와 제2 연결부(1232_5)에 의해 구분될 수 있다.
도 20 내지 도 22에서는 4개의 발광 소자(300)들이 이격되어 배치되어, 제1 패드(1200_5)는 상술한 바와 같은 구조를 형성할 수 있다. 다만, 이에 제한되는 것은 아니며, 발광 소자 구조물(1000)이 더 많은 수의 발광 소자(300)들을 포함하여 제1 패드(1200_5)의 배치는 달라질 수 있다.
제1 패드(1200_5)의 이러한 구조는 발광 소자(300)들과 중첩되지 않도록 배치됨으로써, 발광 소자(300)의 전기적, 광학적 특성을 정확하게 측정할 수 있다. 또한, 제1 패드(1200_5)는 확장부(1210_5), 전극라인(1220_5) 및 연결부(1230_50을 포함하여 각 발광 소자(300)의 전극 물질층(370)에 전류 분산층(1600_5)을 통해 균일한 전기 신호를 전달할 수 있다. 제1 패드(1200_5)의 연결부(1230_5)는 실질적으로 발광 소자(300)들이 중첩된 영역인 제1 영역(EA)들을 구분할 수 있으며, 전극라인(1220_5)은 발광 소자(300)들을 둘러싸도록 배치되는 제2-2 영역(NEA2)과 제1 영역(EA)을 구분할 수 있다.
한편, 이러한 발광 소자 구조물(1000_5)의 제1 영역(EA), 제2 영역(NEA) 및 제1 패드(1200_5)의 구조는 발광 소자(300)를 제조할 때 식각 패턴층(2700)의 나노 패턴이 배치되는 구조에 따라 달라질 수 있다. 도 2의 발광 소자 구조물(1000)을 제조할 때, 도 8에 도시된 바와 같이 식각 패턴층(2700)은 하나의 나노 패턴을 포함하여 하나의 발광 소자(300)를 형성한 것을 알 수 있다. 반면에, 도 20 내지 도 22의 발광 소자 구조물(1000_5)의 제조 시, 하나 이상의 나노 패턴(2710, 2720)을 포함하는 식각 패턴층(2700_2)을 형성할 수 있다. 이에 따라, 발광 소자 구조물(1000_5)은 서로 다른 간격으로 이격된 발광 소자(300), 예컨대 제1 발광 소자(301) 및 제2 발광 소자(302)를 형성할 수 있다.
도 23 내지 도 26은 도 20의 발광 소자 구조물을 제조하는 방법을 개략적으로 도시하는 단면도들이다. 이하에서는 발광 소자 구조물(1000_5)을 제조하는 방법 중, 상술한 내용과 중복되는 내용은 생략하여 설명하기로 한다.
먼저, 도 23을 참조하면, 반도체 구조물(3000)을 하부 기판(1100_5)에 수직한 방향으로 식각하기 위해, 식각 마스크층(2600) 상에 배치되는 식각 패턴층(2700_5)은 복수개의 나노 패턴(2710, 2720)을 포함할 수 있다. 복수의 나노 패턴(2710, 2720)들은 서로 이격되어 배치되며, 이들 중 비교적 넓은 간격으로 이격되는 제1 나노 패턴(2710) 및 제2 나노 패턴(2720)을 포함할 수 있다.
제1 나노 패턴(2710)과 제2 나노 패턴(2720) 각각은 서로 이격된 나노 패턴을 포함할 수 있다. 도면에 도시된 바와 같이, 식각 패턴층(2700_5)에 포함된 나노 패턴들 중, 부분적으로 인접하게 배치되는 나노 패턴들은 각각 제1 나노 패턴(2710)과 제2 나노 패턴(2720)을 형성할 수 있다. 반면에 제1 나노 패턴(2710)과 제2 나노 패턴(2720)이 서로 이격된 간격은 각 나노 패턴들이 이격된 간격보다 넓은 간격으로 이격될 수 있다. 이에 따라, 반도체 구조물(3000)은 제1 나노 패턴(2710)과 제2 나노 패턴(2720)을 따라 서로 다른 간격으로 식각될 수 있다.
다음으로, 도 24 및 도 25를 참조하면, 제1 나노 패턴(2710) 및 제2 나노 패턴(2720)을 따라 반도체 구조물(3000)을 식각하면, 제1 반도체 결정(3001') 및 제2 반도체 결정(3002')을 형성할 수 있다. 제1 반도체 결정(3001')과 제2 반도체 결정(3002')은 각각 외주면을 둘러싸는 절연막(380)이 형성되어, 각각 제1 발광 소자(301)와 제2 발광 소자(302)를 구성할 수 있다.
다음으로, 도 26을 참조하면, 하부 기판(1100_5) 상에 보조층(1500_5)과 전류 분산층(1600_5)을 형성한다. 도면에 도시된 바와 같이 보조층(1500_5)은 제1 발광 소자(301)와 제2 발광 소자(302)를 둘러싸도록 형성되고, 전류 분산층(1600_5)은 제1 발광 소자(301)와 제2 발광 소자(302)의 일 단부들을 덮도록 배치될 수 있다. 이에 따라, 발광 소자 구조물(1000_5)은 제1 영역(EA), 예컨대 제1-1 영역(EA1) 및 제1-2 영역(EA2)과 제2 영역(NEA), 예컨대 제2-1 영역(NEA1) 및 제2-2 영역(NEA2)을 포함할 수 있다. 이후의 단계들은 상술한 바와 동일하다. 제1 패드(1200_5)와 제2 패드(1300_5)의 구조에 대한 자세한 설명은 생략하기로 한다.
도 27은 또 다른 실시예에 따른 발광 소자 구조물의 평면도들이다.
도 27을 참조하면, 발광 소자 구조물(1000_6)은 복수의 발광 소자(300), 예컨대 제1 발광 소자(301) 및 제2 발광 소자(302)를 포함하며, 제1 패드(1200_6)는 원형의 확장부(1210_6), 확장부(1210_6)와 이격되어 배치되며 실질적으로 확장부(1210_6)와 동일한 형상의 전극라인(1220_6) 및 확장부(1210_6)와 전극라인(1220_6)을 연결하는 연결부(1230_6)를 포함할 수 있다.
확장부(1210_6)와 전극라인(1220_6)이 각각 원형의 형상을 갖는 구조는 도 17을 참조하여 상술한 바와 동일하다. 제1 패드(1200_6)의 연결부(1230_6)는 확장부(1210_6)에서 분지되되, 확장부(1210_6)의 중심에서 제1 방향(예컨대, X축 방향) 및 제2 방향(예컨대, Y축 방향)으로 연장되는 제1 연결부(1231_6)와 제2 연결부(1232_6)를 포함할 수 있다. 제1 패드(1200_6)의 확장부(1210_6)는 보조층(1500_6)의 중심부에 위치한 제2-1 영역(NEA1)에 배치되고, 전극라인(1220_6)은 보조층(1500_6)의 외측에 위치한 제2-2 영역(NEA2)에 배치된다. 연결부(1230_6)는 복수의 제1 영역(EA), 예컨대 제1-1 영역(EA1) 내지 제1-4 영역(EA4)이 이격된 제2-1 영역(NEA1) 상에 배치되며, 제1-1 영역(EA1) 내지 제1-4 영역(EA4)을 구분하도록 배치될 수 있다. 이에 따라, 제1 연결부(1231_5)와 제2 연결부(1232_5)는 확장부(1210_6)에서 교차하고, 이들의 양 단부는 각각 전극라인(1220_6)에 접촉할 수 있다. 이에 따라, 확장부(1210_6) 및 전극라인(1220_6)은 연결부(1230_6)에 의해 연결될 수 있다.
이상에서 설명한 바와 같이, 발광 소자 구조물(1000)은 발광 소자(300)를 포함하고, 발광 소자(300)와 중첩되지 않도록 배치되는 제1 패드(1200) 및 제2 패드(1300)를 포함한다. 발광 소자 구조물(1000)은 발광 소자(300)의 전기적, 광학적 특성이 다른 부재들에 의해 차단되는 것을 방지하고 이를 정확하게 측정할 수 있다. 발광 소자(300)는 상술한 바와 같이 표시 장치(10)에 포함되어 전극으로부터 전달되는 전기 신호에 의해 특정 파장대의 광을 방출할 수 있다. 이하에서는 표시 장치(10)에 대하여 설명하기로 한다.
도 28은 일 실시예에 따른 표시 장치의 평면도이다.
도 28을 참조하면, 표시 장치(10)는 화소(PX)로 정의되는 영역을 적어도 하나 포함할 수 있다. 복수의 화소(PX)들은 각각 특정 파장대의 광을 표시 장치(10)의 외부로 방출할 수 있다. 도 28에서는 3개의 화소(PX1, PX2, PX3)들을 예시적으로 도시하였으나, 표시 장치(10)는 더 많은 수의 화소(PX)를 포함할 수 있음은 자명하다.
도면에서는 도시하지 않았으나, 표시 장치(10)는 표시영역과 비표시영역을 포함한다. 표시 영역은 복수의 화소(PX)들이 배치되고, 각 화소(PX)에는 복수의 전극(210, 220)과 이들 사이에 발광 소자(300)가 정렬될 수 있다. 이에 따라, 표시 영역에서는 발광 소자(300)가 특정 색의 광을 표시 장치(10)의 외부로 표시할 수 있다.
비표시영역은 화소(PX)가 배치되지 않으며, 표시 장치(10)에서 표시 영역 이외의 영역으로 정의될 수 있다. 비표시영역에는 표시영역에 배치되는 발광 소자(300)를 구동하기 위한 다양한 부재들이 배치될 수 있다. 일 예로, 표시 장치(10)의 비표시영역에는 표시 영역으로 전기신호를 인가하기 위한 배선, 회로부, 구동부 등이 배치될 수 있으나, 이에 제한되는 것은 아니다.
복수의 화소(PX)들은 복수의 전극(210, 220)들과 특정 파장대의 광을 방출하는 발광 소자(300)를 하나 이상 포함하여 색을 표시할 수 있다.
일 실시예에서, 서로 다른 색을 표시하는 화소(PX)는 각각 서로 다른 색을 발광하는 발광 소자(300)를 포함할 수 있다. 예를 들어, 제1 화소(PX1)는 적색의 광을 발광하는 발광 소자(300)를 포함하고, 제2 화소(PX2)는 녹색의 광을 발광하는 발광 소자(300)를 포함하고, 제3 화소(PX3)는 청색의 광을 방출하는 발광 소자(300)를 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
복수의 전극(210, 220)은 제1 전극(210) 및 제2 전극(220)을 포함할 수 있다. 예시적인 실시예에서, 제1 전극(210)은 각 화소(PX)마다 분리된 화소 전극이고, 제2 전극(220)은 복수의 화소(PX)를 따라 공통으로 연결된 공통 전극일 수 있다. 제1 전극(210)과 제2 전극(220) 중 어느 하나는 발광 소자(300)의 애노드 전극이고, 다른 하나는 발광 소자(300)의 캐소드 전극일 수 있다. 다만, 이에 제한되지 않고 그 반대의 경우일 수도 있다.
제1 전극(210)과 제2 전극(220)은 각각 제1 방향(D1)으로 연장되어 배치되는 전극 줄기부(210S, 220S)와 전극 줄기부(210S, 220S)에서 제1 방향(D1)과 교차하는 방향인 제2 방향(D2)으로 연장되어 분지되는 적어도 하나의 전극 가지부(210B, 220B)를 포함할 수 있다.
구체적으로, 제1 전극(210)은 제1 방향(D1)으로 연장되어 배치되는 제1 전극 줄기부(210S)와 제1 전극 줄기부(210S)에서 분지되되, 제2 방향(D2)으로 연장되는 적어도 하나의 제1 전극 가지부(210B)를 포함할 수 있다. 제1 전극 줄기부(210S)는 일 단부는 신호인가패드(미도시)에 연결되고, 타 단부는 제1 방향(D1)으로 연장되되, 각 화소(PX) 사이에서 전기적으로 연결이 분리될 수 있다.
임의의 일 화소의 제1 전극 줄기부(210S)는 양 단이 각 화소(PX) 사이에서 이격되어 종지한다. 제1 전극 줄기부(210S)는 동일 행에 속하는(예컨대, 제1 방향(D1)으로 인접한) 이웃하는 화소의 제1 전극 줄기부(210S)와 실질적으로 동일한 연장선 상에 놓일 수 있다. 이에 따라, 각 화소(PX)에 배치되는 제1 전극 줄기부(210S)는 각 제1 전극 가지부(210B)에 서로 다른 전기 신호를 인가할 수 있다.
제1 전극 가지부(210B)는 제1 전극 줄기부(210S)의 적어도 일부에서 분지되고, 제2 방향(D2)으로 연장되어 배치되되, 제1 전극 줄기부(210S)에 대향되어 배치되는 제2 전극 줄기부(220S)와 이격된 상태에서 종지될 수 있다.
제2 전극(220)은 제1 방향(D1)으로 연장되어 제1 전극 줄기부(210S)와 이격되어 대향하도록 배치되는 제2 전극 줄기부(220S)와 제2 전극 줄기부(220S)에서 분지되되, 제2 방향(D2)으로 연장되어 배치되는 제2 전극 가지부(220B)를 포함할 수 있다. 제2 전극 줄기부(220S)도 제1 전극 줄기부(210S)와 같이 일 단부는 신호인가패드(미도시)에 연결될 수 있다. 다만, 제2 전극 줄기부(220S)는 타 단부가 제1 방향(D1)으로 인접한 복수의 화소(PX)로 연장될 수 있다. 이에 따라, 임의의 일 화소 제2 전극 줄기부(220S)는 양 단이 각 화소(PX) 사이에서 이웃 화소의 제2 전극 줄기부(220S)의 일 단에 연결될 수 있다.
제2 전극 가지부(220B)는 제1 전극 가지부(210B)와 이격되어 대향하고, 제1 전극 줄기부(210S)와 이격된 상태에서 종지될 수 있다. 즉, 제2 전극 가지부(220B)는 일 단부가 제2 전극 줄기부(220S)와 연결되고, 타 단부는 제1 전극 줄기부(210S)와 이격된 상태로 화소(PX) 내에 배치될 수 있다.
도 28에서는 두개의 제1 전극 가지부(210B)가 배치되고, 그 사이에 제2 전극 가지부(220B)가 배치된 것을 도시하고 있으나, 이에 제한되지 않으며, 더 많은 수의 제1 전극 가지부(210B) 및 제2 전극 가지부(220B)가 배치될 수 있다.
제1 전극 가지부(210B)와 제2 전극 가지부(220B) 사이에는 복수의 발광 소자(300)가 정렬될 수 있다. 구체적으로, 복수의 발광 소자(300) 중 적어도 일부는 일 단부가 제1 전극 가지부(210B)와 전기적으로 연결되고, 타 단부가 제2 전극 가지부(220B)와 전기적으로 연결될 수 있다.
도 28에서는 도시하지 않았으나, 제1 전극 가지부(210B), 제2 전극 가지부(220B) 및 이들 사이에 이격된 간격을 부분적으로 덮도록 제1 절연성 물질층(510, 도 29에 도시)이 배치될 수 있다. 제1 절연성 물질층(510)은 각 전극(210, 220)을 보호함과 동시에 이들이 직접 접촉하지 않도록 절연시킬 수 있다.
제1 전극 가지부(210B)와 제2 전극 가지부(220B) 상에는 각각 접촉 전극(260)이 배치될 수 있다. 다만, 접촉 전극(260)은 실질적으로 제1 절연성 물질층(510) 상에 배치되며, 제1 전극 가지부(210B) 및 제2 전극 가지부(220B)와 중첩될 수 있다.
복수의 접촉 전극(260)은 제2 방향(D2)으로 연장되어 배치되되, 제1 방향(D1)으로 서로 이격되어 배치될 수 있다. 접촉 전극(260)은 발광 소자(300)의 적어도 일 단부와 컨택될 수 있으며, 접촉 전극(260)은 제1 전극(210) 또는 제2 전극(220)과 컨택되어 전기 신호를 인가받을 수 있다. 이에 따라, 접촉 전극(260)은 각 전극(210, 220)으로부터 전달되는 전기 신호를 발광 소자(300)에 전달할 수 있다.
접촉 전극(260)은 각 전극 가지부(210B, 220B) 상에서 이들을 부분적으로 덮도록 배치되며, 발광 소자(300)의 일 단부 또는 타 단부와 접촉되는 제1 접촉 전극(261)과 제2 접촉 전극(262)을 포함할 수 있다.
제1 접촉 전극(261)은 제1 전극 가지부(210B) 상에 배치되며, 발광 소자(300)의 제1 전극(210)과 전기적으로 연결되는 일 단부와 컨택될 수 있다. 제2 접촉 전극(262)은 제2 전극 가지부(220B) 상에 배치되며, 발광 소자(300)의 제2 전극(220)과 전기적으로 연결되는 타 단부와 컨택될 수 있다.
한편, 도 28에 도시된 바와 같이, 제1 전극 줄기부(210S)와 제2 전극 줄기부(220S)는 각각 컨택홀, 예컨대 제1 전극 컨택홀(CNTD) 및 제2 전극 컨택홀(CNTS)을 통해 후술하는 박막 트랜지스터(120) 또는 전원 배선(161)과 전기적으로 연결될 수 있다.
또한, 도 28에서는 도시하지 않았으나, 표시 장치(10)는 각 전극(210, 220) 및 발광 소자(300)의 적어도 일부를 덮도록 배치되는 제2 절연성 물질층(520, 도 29에 도시), 제3 절연성 물질층(530, 도 29에 도시) 및 패시베이션층(550, 도 29에 도시)을 포함할 수 있다. 이들 간의 배치와 구조 등은 도 29를 참조하여 후술한다.
도 29는 도 28의 Ⅰa-Ⅰa'선, Ⅱa-Ⅱa' 선 및 Ⅲa-Ⅲa' 선을 따라 자른 단면도이다. 도 29는 하나의 화소(PX)만을 도시하고 있으나, 다른 화소의 경우에도 동일하게 적용될 수 있다. 도 29는 임의의 발광 소자(300)의 일 단부와 타 단부를 가로지르는 단면을 도시한다.
도 28 및 도 29를 참조하면, 표시 장치(10)는 기판(110), 기판(110) 상에 배치된 박막 트랜지스터(120, 140), 박막 트랜지스터(120, 140) 상부에 배치된 전극(210, 220)들과 발광 소자(300)를 포함할 수 있다. 박막 트랜지스터는 제1 박막 트랜지스터(120)와 제2 박막 트랜지스터(140)를 포함할 수 있으며, 이들은 각각 구동 트랜지스터와 스위칭 트랜지스터일 수 있다.
구체적으로, 기판(110)은 절연 기판일 수 있다. 기판(110)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 또한, 기판(110)은 리지드 기판일 수 있지만, 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉시블(flexible) 기판일 수도 있다.
기판(110) 상에는 버퍼층(115)이 배치될 수 있다. 버퍼층(115)은 불순물 이온이 확산되는 것을 방지하고, 수분이나 외기의 침투를 방지하며, 표면 평탄화 기능을 수행할 수 있다.
버퍼층(115) 상에는 반도체층이 배치된다. 반도체층은 제1 박막 트랜지스터(120)의 제1 활성층(126), 제2 박막 트랜지스터(140)의 제2 활성층(146) 및 보조물질층(163)을 포함할 수 있다. 반도체층은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다.
반도체층 상에는 제1 게이트 절연층(170)이 배치된다. 제1 게이트 절연층(170)은 반도체층을 덮는다. 제1 게이트 절연층(170)은 박막 트랜지스터의 게이트 절연막으로 기능할 수 있다.
제1 게이트 절연층(170) 상에는 제1 도전층이 배치된다. 제1 도전층은 제1 게이트 절연층(170)을 사이에 두고 제1 박막 트랜지스터(120)의 제1 활성층(126) 상에 배치된 제1 게이트 전극(121), 제2 박막 트랜지스터(140)의 제2 활성층(146) 상에 배치된 제2 게이트 전극(141) 및 보조물질층(163) 상에 배치된 전원 배선(161)을 포함할 수 있다.
제1 도전층 상에는 제2 게이트 절연층(180)이 배치된다. 제2 게이트 절연층(180)은 층간 절연막일 수 있다.
제2 게이트 절연층(180) 상에는 제2 도전층이 배치된다. 제2 도전층은 제2 게이트 절연층(180)을 사이에 두고 제1 게이트 전극(121) 상에 배치된 커패시터 전극(128)을 포함한다. 커패시터 전극(128)은 제1 게이트 전극(121)과 유지 커패시터를 이룰 수 있다. 제2 도전층은 상술한 제1 도전층과 동일한 종류의 물질을 포함할 수 있다.
제2 도전층 상에는 층간절연층(190)이 배치된다. 층간절연층(190)은 층간 절연막일 수 있다. 더 나아가, 층간절연층(190)은 표면 평탄화 기능을 수행할 수 있다. 층간절연층(190)은 유기 절연 물질을 포함할 수 있다.
층간절연층(190) 상에는 제3 도전층이 배치된다. 제3 도전층은 제1 박막 트랜지스터(120)의 제1 드레인 전극(123)과 제1 소스 전극(124), 제2 박막 트랜지스터(140)의 제2 드레인 전극(143)과 제2 소스 전극(144), 및 전원 배선(161) 상부에 배치된 전원 전극(162)을 포함한다.
제1 소스 전극(124) 및 제1 드레인 전극(123)은 각각 층간절연층(190)과 제2 게이트 절연층(180)을 관통하는 제1 컨택홀(129)을 통해 제1 활성층(126)과 전기적으로 연결될 수 있다. 제2 소스 전극(144) 및 제2 드레인 전극(143)은 각각 층간절연층(190)과 제2 게이트 절연층(180)을 관통하는 제2 컨택홀(149)을 통해 제2 활성층(146)과 전기적으로 연결될 수 있다. 전원 전극(162)은 층간절연층(190)과 제2 게이트 절연층(180)을 관통하는 제3 컨택홀(169)을 통해 전원 배선(161)과 전기적으로 연결될 수 있다.
제3 도전층 상에는 비아층(200)이 배치된다. 비아층(200)은 유기 물질로 이루어질 수 있다. 비아층(200)의 표면은 평탄할 수 있다.
비아층(200) 상에는 복수의 격벽(410, 420)이 배치될 수 있다. 복수의 격벽(410, 420)은 각 화소(PX) 내에서 서로 이격되어 대향하도록 배치되고, 서로 이격된 격벽(410, 420) 상에는 각각 제1 전극(210)과 제2 전극(220)이 배치될 수 있다. 다만, 격벽(410, 420)의 수는 이에 제한되지 않는다.
도 29에서는 도 28의 각 화소(PX) 내에 배치된 3개의 격벽 중, 하나의 제1 격벽(410)과 하나의 제2 격벽(420)의 단면만을 도시하고 있으며, 이들의 배치 구조는 도 29에서 도시되지 않은 다른 제1 격벽(410)의 경우에도 동일하게 적용될 수 있다.
또한, 제1 전극(210)과 제2 전극(220)은 각각 전극 줄기부(210S, 220S)와 전극 가지부(210B, 220B)를 포함할 수 있다. 도 29의 제1 격벽(410)과 제2 격벽(420) 상에는 각각 제1 전극 가지부(210B)와 제2 전극 가지부(220B)가 배치된 것으로 이해될 수 있다.
복수의 격벽(410, 420)은 실질적으로 동일한 물질로 이루어져 하나의 공정에서 형성될 수 있다. 이 경우, 격벽(410, 420)은 하나의 격자형 패턴을 이룰 수도 있다. 격벽(410, 420)은 폴리이미드(PI)를 포함할 수 있다.
복수의 격벽(410, 420)은 비아층(200)을 기준으로 적어도 일부가 돌출된 구조를 가질 수 있다. 격벽(410, 420)은 발광 소자(300)가 배치된 평면을 기준으로 상부로 돌출될 수 있고, 상기 돌출된 부분은 적어도 일부가 경사를 가질 수 있다. 돌출된 구조의 격벽(410, 420)의 형상은 특별히 제한되지 않는다.
격벽(410, 420)은 그 위에 배치되는 반사층(211, 221)이 입사되는 광을 반사시킬 수 있다. 발광 소자(300)에서 반사층(211, 221)으로 향하는 광은 반사되어 표시 장치(10)의 외부 방향, 예를 들어, 격벽(410, 420)의 상부로 전달될 수 있다.
복수의 격벽(410, 420) 상에는 반사층(211, 221)이 배치될 수 있다.
제1 반사층(211)은 제1 격벽(410)을 덮으며, 일부는 비아층(200)을 관통하는 제4 컨택홀(319_1)을 통해 제1 박막 트랜지스터(120)의 제1 드레인 전극(123)과 전기적으로 연결된다. 제2 반사층(221)은 제2 격벽(420)을 덮으며, 일부는 비아층(200)을 관통하는 제5 컨택홀(319_2)을 통해 전원 전극(162)과 전기적으로 연결된다.
반사층(211, 221)은 발광 소자(300)에서 방출되는 광을 반사시키기 위해, 반사율이 높은 물질을 포함할 수 있다. 일 예로, 반사층(211, 221)은 은(Ag), 구리(Cu) 등과 같은 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다.
제1 반사층(211) 및 제2 반사층(221) 상에는 각각 제1 전극층(212) 및 제2 전극층(222)이 배치될 수 있다.
제1 전극층(212)은 제1 반사층(211)의 바로 위에 배치된다. 제1 전극층(212)은 제1 반사층(211)과 실질적으로 동일한 패턴을 가질 수 있다. 제2 전극층(222)은 제2 반사층(221)의 바로 위에 배치되되, 제1 전극층(212)과 이격되도록 배치된다. 제2 전극층(222)은 제2 반사층(221)과 실질적으로 동일한 패턴을 가질 수 있다.
전극층(212, 222)은 투명성 전도성 물질을 포함할 수 있다. 일 예로, 전극층(212, 222)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin-Zinc Oxide) 등과 같은 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 반사층(211, 221)과 전극층(212, 222)은 ITO, IZO, ITZO 등과 같은 투명도전층과 은, 구리와 같은 금속층이 각각 한층 이상 적층된 구조를 이룰 수 있다. 일 예로, 반사층(211, 221)과 전극층(212, 222)은 ITO/은(Ag)/ITO의 적층구조를 형성할 수도 있다.
제1 격벽(410) 상에 배치되는 제1 반사층(211)과 제1 전극층(212)은 제1 전극(210)을 이루고, 제2 격벽(420) 상에 배치되는 제2 반사층(221)과 제2 전극층(222)은 제2 전극(220)을 이룰 수 있다. 제1 전극층(212)과 제2 전극층(222)은 각각 제1 박막 트랜지스터(120) 또는 전원 전극(162)에서 전달되는 전기 신호를 접촉 전극(261, 262)들에 전달할 수 있다.
제1 전극(210) 및 제2 전극(220) 상에는 이들을 부분적으로 덮는 제1 절연성 물질층(510)이 배치된다. 제1 절연성 물질층(510)은 제1 전극(210)과 제2 전극(220)의 상면을 대부분 덮도록 배치되되, 제1 전극(210)과 제2 전극(220)의 일부를 노출시킬 수 있다. 또한, 제1 절연성 물질층(510)은 제1 전극(210) 및 제2 전극(220) 사이의 공간과 이들이 서로 대향하는 각 측부의 반대편에도 이들을 부분적으로 덮도록 배치될 수 있다.
제1 절연성 물질층(510) 상에는 발광 소자(300)가 배치된다. 제1 절연성 물질층(510)은 양 측면에서 각 전극(210, 220)과 접촉하여, 이들을 전기적으로 상호 절연시킬 수 있다. 이에 따라, 제1 절연성 물질층(510)은 각 전극(210, 220)과 중첩된 영역을 보호함과 동시에, 이들을 전기적으로 상호 절연시킬 수 있다. 또한, 발광 소자(300)의 제1 도전형 반도체(310) 및 제2 도전형 반도체(320)가 다른 기재와 직접 접촉하는 것을 방지하여 발광 소자(300)의 손상을 방지할 수 있다.
발광 소자(300)는 제1 전극(210)과 제2 전극(220) 사이에 적어도 하나 배치될 수 있다. 도면에서는 단면상 제1 전극(210)과 제2 전극(220) 사이에 하나의 발광 소자(300)가 배치된 것을 도시하고 있으나, 도 28과 같이 복수의 발광 소자(300)들이 배치될 수 있음은 자명하다.
발광 소자(300)는 비아층(200)에 수평한 방향으로 제1 도전형 반도체(310), 소자 활성층(330), 제2 도전형 반도체(320) 및 전극 물질층(370)이 배치될 수 있다. 다시 말해, 발광 소자(300)의 상기 복수의 층들은 비아층(200)과 수평한 가로방향으로 배치될 수 있다. 다만, 이에 제한되지 않으며, 발광 소자(300)는 제1 전극(210)과 제2 전극(220) 사이에서 상술한 적층 방향이 반대가 되도록 정렬될 수도 있다.
제2 절연성 물질층(520)은 발광 소자(300) 상의 적어도 일부 영역과 중첩되도록 배치될 수 있다. 제2 절연성 물질층(520)은 발광 소자(300)를 보호함과 동시에 제1 전극(210)과 제2 전극(220) 사이에서 발광 소자(300)를 고정시키는 기능을 수행할 수도 있다.
제2 절연성 물질층(520)은 발광 소자(300)의 외면을 감싸도록 배치될 수 있다. 제2 절연성 물질층(520)은 평면상 제1 전극 가지부(210B)와 제2 전극 가지부(220B) 사이의 공간을 따라 제2 방향(D2)으로 연장되어 섬형 또는 선형의 형상을 갖도록 배치될 수 있다.
또한, 제2 절연성 물질층(520)의 재료 중 일부는 발광 소자(300)의 하면과 제1 절연성 물질층(510)이 접하는 영역에도 배치될 수 있다. 이는 표시 장치(10)의 제조 시, 제1 절연성 물질층(510) 상에 발광 소자(300)가 정렬되고 그 위에 제2 절연성 물질층(520)이 배치될 때 형성된 것일 수도 있다.
제2 절연성 물질층(520)은 발광 소자(300)의 양 측면이 노출되도록 배치된다. 이 경우 후술하는 접촉 전극(261, 262)은 발광 소자(300)의 양 단부 측면과 원활하게 접촉이 이루어질 수 있다. 다만, 이에 제한되지 않으며, 제2 절연성 물질층(520)의 길이와 발광 소자(300)의 길이가 일치하여 양 측부들이 정렬될 수 있다.
제2 절연성 물질층(520) 상에는 제1 전극(210) 상에 배치되고, 제2 절연성 물질층(520)의 적어도 일부와 중첩되는 제1 접촉 전극(261), 제2 전극(220) 상에 배치되고, 제2 절연성 물질층(520)의 적어도 일부와 중첩되는 제2 접촉 전극(262)이 배치될 수 있다.
제1 접촉 전극(261)과 제2 접촉 전극(262)은 각각 제1 전극(210)과 제2 전극(220)의 상부면에 배치될 수 있다. 구체적으로, 제1 접촉 전극(261)과 제2 접촉 전극(262)은 제1 절연성 물질층(510)이 패터닝되어 제1 전극(210)과 제2 전극(220)의 일부가 노출되는 영역에서 각각 제1 전극층(212) 및 제2 전극층(222)과 접촉할 수 있다. 또한, 제1 접촉 전극(261)과 제2 접촉 전극(262)은 발광 소자(300)의 양 단부 측면, 예컨대 제1 도전형 반도체(310), 제2 도전형 반도체(320) 또는 전극 물질층(370)에 각각 접촉될 수 있다.
제1 접촉 전극(261) 및 제2 접촉 전극(262)은 제2 절연성 물질층(520) 또는 제3 절연성 물질층(530) 상에서 서로 이격되어 배치될 수 있다. 이로 인해 제1 접촉 전극(261)과 제2 접촉 전극(262)은 각각 제1 박막 트랜지스터(120)와 전원 배선(161)에서 서로 다른 전원을 인가 받을 수 있다.
접촉 전극(261, 262)은 전도성 물질을 포함할 수 있다. 예를 들어, ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
제3 절연성 물질층(530)은 제1 접촉 전극(261)의 상부에 배치되어, 제1 접촉 전극(261)과 제2 접촉 전극(262)을 전기적으로 상호 절연시킬 수 있다. 제3 절연성 물질층(530)은 제1 접촉 전극(261)을 덮도록 배치되되, 발광 소자(300)가 제2 접촉 전극(262)과 컨택될 수 있도록 발광 소자(300)의 일부 영역에는 중첩되지 않도록 배치될 수 있다.
한편, 몇몇 실시예에서, 표시 장치(10)는 제3 절연성 물질층(530)이 생략될 수도 있다. 이에 따라, 제1 접촉 전극(261)과 제2 접촉 전극(262)은 실질적으로 동일한 평면상에 배치될 수 있고, 후술할 패시베이션층(550)에 의해 전기적으로 상호 절연될 수 있다.
패시베이션층(550)은 제3 절연성 물질층(530) 및 제2 접촉 전극(262)의 상부에 형성되어, 외부 환경에 대하여 비아층(200) 상에 배치되는 부재들을 보호하는 기능을 할 수 있다. 또한, 상술한 바와 같이, 제3 절연성 물질층(530)이 생략되는 경우, 패시베이션층(550)은 제1 접촉 전극(261)과 제2 접촉 전극(262)의 상부에 직접 형성될 수 있다.
상술한 제1 절연성 물질층(510), 제2 절연성 물질층(520), 제3 절연성 물질층(530) 및 패시베이션층(550) 각각은 무기물 절연성 물질을 포함할 수 있다. 예를 들어, 제1 절연성 물질층(510), 제2 절연성 물질층(520), 제3 절연성 물질층(530) 및 패시베이션층(550)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 산화 알루미늄(Al2O3), 질화 알루미늄(AlN)등과 같은 물질을 포함할 수 있다. 이들은 동일한 물질로 이루어지거나 서로 다른 물질로 이루어질 수 있다. 이에 제한되는 것은 아니다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치
300: 발광 소자
1000: 발광 소자 구조물
1100: 하부 기판
1200: 제1 패드 1300: 제2 패드
1500: 보조층 1600: 전류 분산층

Claims (20)

  1. 기판;
    상기 기판 상에 서로 이격되어 배치되고, 상기 기판에 수직한 방향으로 연장된 형태를 갖는 적어도 하나의 발광 소자;
    상기 기판 상에 배치되되 상기 기판의 상면 중 적어도 일부를 노출시키고, 상기 발광 소자의 외면을 둘러싸는 보조층;
    상기 보조층 상에 배치되고 상기 발광 소자의 일 단부와 접촉하는 전류 분산층;
    상기 발광 소자의 상기 일 단부와 전기적으로 연결되고, 상기 전류 분산층 상에 상기 발광 소자와 중첩되지 않도록 배치된 제1 패드 및
    상기 발광 소자의 타 단부와 전기적으로 연결되고, 상기 노출된 기판의 상면에 상기 보조층과 이격되어 배치된 제2 패드를 포함하는 발광 소자 구조물.
  2. 제1 항에 있어서,
    상기 발광 소자와 중첩되는 영역으로 정의되는 제1 영역 및 상기 제1 영역 이외의 영역으로 정의되는 제2 영역을 포함하고,
    상기 보조층 및 상기 전류 분산층은 상기 제1 영역과 상기 제2 영역의 적어도 일부를 포함하는 발광 소자 구조물.
  3. 제2 항에 있어서,
    상기 보조층은 절연성 물질을 포함하며 상기 발광 소자의 상기 일 단부가 부분적으로 노출되도록 배치되고,
    상기 전류 분산층은 투명성 전도성 물질을 포함하며 상기 발광 소자의 상기 일 단부를 감싸도록 배치된 발광 소자 구조물.
  4. 제3 항에 있어서,
    상기 제1 패드는 제1 확장부; 및
    상기 제1 확장부와 연결된 제1 전극라인을 포함하고,
    상기 제1 전극라인은 양 단이 상기 제1 확장부의 서로 다른 측부에서 각각 연결되고 상기 제2 영역 상에서 상기 제1 영역을 둘러싸도록 배치된 발광 소자 구조물.
  5. 제4 항에 있어서,
    상기 확장부의 폭은 상기 전극라인의 폭보다 큰 발광 소자 구조물.
  6. 제5 항에 있어서,
    상기 제2 패드는 일정한 폭을 갖고 상기 보조층의 외곽을 둘러싸도록 배치된 발광 소자 구조물.
  7. 제2 항에 있어서,
    상기 발광 소자는 일 방향으로 연장된 형상의 반도체 결정; 및
    상기 반도체 결정의 외주면을 둘러싸는 절연막을 포함하는 발광 소자 구조물.
  8. 제7 항에 있어서,
    상기 반도체 결정은 상기 기판과 접촉하는 제1 도전형 반도체;
    상기 제1 도전형 반도체와 다른 극성을 갖는 제2 도전형 반도체;
    상기 제1 도전형 반도체와 상기 제2 도전형 반도체 사이에 배치된 소자 활성층; 및
    상기 제2 도전형 반도체 상에 배치된 전극 물질층을 포함하고,
    상기 절연막은 상기 전극 물질층의 상부면이 노출되도록 배치된 발광 소자 구조물.
  9. 제8 항에 있어서,
    상기 보조층은 상기 절연막의 외면과 부분적으로 접촉하고,
    상기 전류 분산층은 상기 노출된 전극 물질층과 접촉하며,
    상기 제1 패드는 상기 전류 분산층을 통해 상기 전극 물질층과 전기적으로 연결된 발광 소자 구조물.
  10. 제8 항에 있어서,
    상기 기판은 베이스 기판; 및
    상기 베이스 기판 상에 배치된 도전성 반도체층을 포함하고,
    상기 제1 도전형 반도체는 상기 도전성 반도체층과 접촉하며,
    상기 제2 패드는 상기 도전성 반도체층 상에 배치되어 상기 제1 도전형 반도체와 전기적으로 연결된 발광 소자 구조물.
  11. 제2 항에 있어서,
    상기 발광 소자는 제1 발광 소자 및 상기 제1 발광 소자와 이격된 제2 발광 소자를 포함하는 발광 소자 구조물.
  12. 제11 항에 있어서,
    상기 제1 영역은 상기 제1 발광 소자와 중첩되는 영역인 제1 서브 영역 및 상기 제2 발광 소자와 중첩되고 상기 제1 서브 영역과 이격된 영역인 제2 서브 영역을 포함하고,
    상기 제2 영역은 상기 제1 서브 영역과 상기 제2 서브 영역 사이에 위치하는 제3 영역 및 상기 제1 서브 영역과 상기 제2 서브 영역의 외곽부에 위치하는 제4 영역을 포함하는 발광 소자 구조물.
  13. 제12 항에 있어서,
    상기 제1 패드는 상기 제3 영역 상에 배치되는 제2 확장부;
    상기 제4 영역 상에 배치되는 제2 전극라인; 및
    상기 제3 영역 상에 배치되며 상기 제2 확장부와 상기 제2 전극라인을 연결하는 적어도 하나의 연결부를 포함하는 발광 소자 구조물.
  14. 제13 항에 있어서,
    상기 제2 전극라인은 상기 제1 서브 영역 및 상기 제2 서브 영역을 둘러싸도록 배치되는 발광 소자 구조물.
  15. 제13 항에 있어서,
    상기 연결부는 상기 제3 영역 상에 배치되어 상기 제1 서브 영역과 상기 제2 서브 영역을 구분하는 발광 소자 구조물.
  16. 제15 항에 있어서,
    상기 연결부는 제1 방향으로 연장되어 양 단부가 상기 제2 전극라인과 접촉되고 중심부가 상기 제2 확장부와 중첩되는 제1 연결부;
    상기 제1 방향과 다른 방향인 제2 방향으로 연장되어 제2 전극라인과 접촉되고 중심부가 상기 제2 확장부와 중첩되는 제2 연결부를 포함하고,
    상기 제1 연결부와 상기 제2 연결부는 상기 제2 확장부 상에서 교차하는 발광 소자 구조물.
  17. 기판 및 상기 기판 상에 배치되고, 상기 기판에 수직한 방향으로 연장된 형태를 갖는 적어도 하나의 발광 소자를 준비하는 단계;
    상기 기판 상에 상기 발광 소자의 외면을 둘러싸는 보조층 및 상기 보조층 상에 배치되고 상기 발광 소자의 일 단부와 접촉하는 전류 분산층을 형성하는 단계; 및
    상기 전류 분산층 상에 배치되어 상기 발광 소자의 일 단부와 전기적으로 연결되는 제1 패드 및 상기 기판 상에 상기 보조층의 외곽부를 둘러싸도록 배치되어 상기 발광 소자의 타 단부와 전기적으로 연결되는 제2 패드를 형성하는 단계를 포함하는 발광 소자 구조물의 제조 방법.
  18. 제17 항에 있어서,
    상기 보조층은 절연성 물질을 포함하며 상기 발광 소자의 상기 일 단부가 부분적으로 노출되도록 배치되고,
    상기 전류 분산층은 투명성 전도성 물질을 포함하며 상기 발광 소자의 상기 일 단부를 감싸도록 배치되며,
    상기 제1 패드는 상기 전류 분산층을 통해 상기 발광 소자의 상기 일 단부와 전기적으로 연결되는 발광 소자 구조물의 제조 방법.
  19. 제18 항에 있어서,
    상기 제1 패드를 형성하는 단계에서,
    상기 제1 패드는 확장부; 및
    상기 확장부와 연결된 전극라인을 포함하고,
    상기 확장부는 상기 발광 소자와 중첩되지 않도록 배치되며 상기 전극라인은 상기 발광 소자와 중첩되는 영역을 둘러싸도록 배치되는 발광 소자 구조물의 제조 방법.
  20. 제19 항에 있어서,
    상기 기판은 베이스 기판; 및
    상기 베이스 기판 상에 배치된 도전성 반도체층을 포함하고,
    상기 제2 패드는 상기 도전성 반도체층 상에 배치되어 상기 발광 소자의 상기 타 단부와 전기적으로 연결되는 발광 소자 구조물의 제조 방법.
KR1020180135067A 2018-11-06 2018-11-06 발광 소자 구조물 및 이의 제조방법 KR102651789B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020180135067A KR102651789B1 (ko) 2018-11-06 2018-11-06 발광 소자 구조물 및 이의 제조방법
US17/291,398 US20220005991A1 (en) 2018-11-06 2019-05-27 Light emitting device structure and method for manufacturing same
PCT/KR2019/006327 WO2020096150A1 (ko) 2018-11-06 2019-05-27 발광 소자 구조물 및 이의 제조방법
EP19881430.3A EP3879575A4 (en) 2018-11-06 2019-05-27 CONSTRUCTION OF A LIGHT EMITTING DEVICE AND METHOD FOR MANUFACTURING THEREOF
CN201980073064.5A CN113056824A (zh) 2018-11-06 2019-05-27 发光器件结构和制造该发光器件结构的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180135067A KR102651789B1 (ko) 2018-11-06 2018-11-06 발광 소자 구조물 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20200052481A true KR20200052481A (ko) 2020-05-15
KR102651789B1 KR102651789B1 (ko) 2024-03-27

Family

ID=70611391

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180135067A KR102651789B1 (ko) 2018-11-06 2018-11-06 발광 소자 구조물 및 이의 제조방법

Country Status (5)

Country Link
US (1) US20220005991A1 (ko)
EP (1) EP3879575A4 (ko)
KR (1) KR102651789B1 (ko)
CN (1) CN113056824A (ko)
WO (1) WO2020096150A1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080019912A (ko) * 2006-08-29 2008-03-05 삼성전기주식회사 선택적 성장을 이용한 반도체 발광소자 제조방법, 반도체발광소자 및 ｈｖｐｅ 장치
KR20080035578A (ko) * 2005-06-25 2008-04-23 서울옵토디바이스주식회사 질화물 양자웰을 갖는 나노 구조체 및 그것을 채택한발광다이오드
KR20120057298A (ko) * 2010-11-26 2012-06-05 서울옵토디바이스주식회사 발광 소자 및 그 제조 방법
KR20120122160A (ko) * 2011-04-28 2012-11-07 국민대학교산학협력단 초소형 ｌｅｄ 소자 번들 및 그 제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3898463B2 (ja) * 2001-05-16 2007-03-28 日本電信電話株式会社 半導体光素子の測定方法及びその装置
KR100470904B1 (ko) * 2002-07-20 2005-03-10 주식회사 비첼 고휘도 질화물 마이크로 발광 다이오드 및 그 제조방법
KR100576857B1 (ko) * 2003-12-24 2006-05-10 삼성전기주식회사 ＧａＮ 반도체 발광소자 및 그 제조방법
KR20110123118A (ko) * 2010-05-06 2011-11-14 삼성전자주식회사 패터닝된 발광부를 구비한 수직형 발광소자
KR101244926B1 (ko) * 2011-04-28 2013-03-18 피에스아이 주식회사 초소형 ｌｅｄ 소자 및 그 제조방법
KR102012010B1 (ko) * 2012-02-15 2019-08-19 삼성전자주식회사 분리막, 이를 포함하는 수소 분리막 및 상기 수소 분리막을 포함하는 수소 분리 장치
CN109216395B (zh) * 2017-07-06 2023-08-04 乐金显示有限公司 发光结构、发光晶体管及其制造方法
US10615305B1 (en) * 2018-04-20 2020-04-07 Facebook Technologies, Llc Self-alignment of micro light emitting diode using planarization

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080035578A (ko) * 2005-06-25 2008-04-23 서울옵토디바이스주식회사 질화물 양자웰을 갖는 나노 구조체 및 그것을 채택한발광다이오드
KR20080019912A (ko) * 2006-08-29 2008-03-05 삼성전기주식회사 선택적 성장을 이용한 반도체 발광소자 제조방법, 반도체발광소자 및 ｈｖｐｅ 장치
KR20120057298A (ko) * 2010-11-26 2012-06-05 서울옵토디바이스주식회사 발광 소자 및 그 제조 방법
KR20120122160A (ko) * 2011-04-28 2012-11-07 국민대학교산학협력단 초소형 ｌｅｄ 소자 번들 및 그 제조방법

Also Published As

Publication number Publication date
KR102651789B1 (ko) 2024-03-27
EP3879575A1 (en) 2021-09-15
WO2020096150A1 (ko) 2020-05-14
US20220005991A1 (en) 2022-01-06
EP3879575A4 (en) 2022-08-03
CN113056824A (zh) 2021-06-29

Similar Documents

Publication Publication Date Title
KR102568353B1 (ko) 발광 소자, 이의 제조방법 및 발광 소자를 포함하는 표시 장치
KR102585158B1 (ko) 표시 장치
KR102581666B1 (ko) 발광 소자, 이를 포함하는 표시 장치 및 표시 장치의 제조 방법
KR102616377B1 (ko) 발광 소자의 제조방법
KR102545982B1 (ko) 표시 장치 및 그 제조 방법
KR20200063380A (ko) 표시 장치
KR102557754B1 (ko) 발광 소자, 이의 제조방법 및 발광 소자를 포함하는 표시 장치
KR20200088934A (ko) 발광 소자 및 이를 포함하는 표시 장치
KR102590984B1 (ko) 발광 소자 구조물 및 발광 소자의 제조방법
KR102652501B1 (ko) 발광 소자의 제조방법 및 발광 소자를 포함하는 표시 장치
KR102651789B1 (ko) 발광 소자 구조물 및 이의 제조방법
KR20210003995A (ko) 발광 소자, 이의 제조 방법 및 표시 장치
KR102626452B1 (ko) 발광 소자의 제조방법 및 발광 소자를 포함하는 표시 장치
EP4243075A2 (en) Display device and method of fabricating the same
EP4002497A1 (en) Light-emitting element, method for manufacturing same, and display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant