KR20200034878A - SiCN막의 형성 방법 - Google Patents

SiCN막의 형성 방법 Download PDF

Info

Publication number
KR20200034878A
KR20200034878A KR1020180113919A KR20180113919A KR20200034878A KR 20200034878 A KR20200034878 A KR 20200034878A KR 1020180113919 A KR1020180113919 A KR 1020180113919A KR 20180113919 A KR20180113919 A KR 20180113919A KR 20200034878 A KR20200034878 A KR 20200034878A
Authority
KR
South Korea
Prior art keywords
sicn film
plasma
gas
forming
etching
Prior art date
Application number
KR1020180113919A
Other languages
English (en)
Other versions
KR102513404B1 (ko
Inventor
류희성
류동호
박주환
편승철
Original Assignee
주식회사 원익아이피에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 원익아이피에스 filed Critical 주식회사 원익아이피에스
Priority to KR1020180113919A priority Critical patent/KR102513404B1/ko
Publication of KR20200034878A publication Critical patent/KR20200034878A/ko
Application granted granted Critical
Publication of KR102513404B1 publication Critical patent/KR102513404B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/36—Carbonitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 단차를 가지는 패턴 상에, 플라즈마 강화된 화학적 기상 증착 공정(PECVD)을 위한 아민 계열의 실리콘 전구체 및 질소를 함유하는 반응가스를 공급하여 SiCN막을 증착하는 제 1 단계; 및 상기 단차를 가지는 패턴의 측부에 증착된 SiCN막이 식각되는 두께 보다 상기 단차를 가지는 패턴의 상부에 증착된 SiCN막이 식각되는 두께가 상대적으로 더 크도록, 플라즈마 식각 공정으로 상기 SiCN막을 이방성 식각하는 제 2 단계; 를 포함하는, SiCN막의 형성 방법을 제공한다.

Description

SiCN막의 형성 방법{Method of forming SiCN layer}
본 발명은 물질막의 형성 방법에 관한 것으로서, 보다 상세하게는 SiCN막의 형성 방법에 관한 것이다.
반도체 장치의 배선구조가 다층화됨에 따라 고 종횡비(High-aspect-ratio)에서의 높은 점착성(Conformality)이 요구되고 있다. Thermal CVD 방식으로 SiCN막을 형성할 수 있는데, 증착율은 높으나 고온 공정을 수반하여 소자의 열화를 초래할 수 있으며, 단차 도포율(step coverage)이 낮아 균일한 두께의 박막을 구현하기 어렵다. ALD 방식으로 SiCN막을 형성하는 경우, 단차 도포성은 개선되지만 고온 공정으로 갈수록 막의 밀도 증가에 따른 증착율 감소가 초래되어 생산성이 떨어지는 문제점이 있다.
관련 선행기술로는 대한민국 공개특허공보 제 10-2015-0142590호가 있다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 증착율과 단차 도포율이 높으면서도 저온 공정이 가능한 SiCN막의 형성 방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
상기 과제를 해결하기 위한 본 발명의 일 관점에 따른 SiCN막의 형성 방법은 단차를 가지는 패턴 상에, 플라즈마 강화된 화학적 기상 증착 공정(PECVD)을 위한 아민 계열의 실리콘 전구체 및 질소를 함유하는 반응가스를 공급하여 SiCN막을 증착하는 제 1 단계; 및 상기 단차를 가지는 패턴의 측부에 증착된 SiCN막이 식각되는 두께 보다 상기 단차를 가지는 패턴의 상부에 증착된 SiCN막이 식각되는 두께가 상대적으로 더 크도록, 플라즈마 식각 공정으로 상기 SiCN막을 이방성 식각하는 제 2 단계; 를 포함한다.
상기 SiCN막의 형성 방법의 상기 제 2 단계에서 플라즈마를 구현하기 위하여 300 KHz 내지 600 KHz의 주파수 범위를 가지는 저주파 전원을 챔버에 인가할 수 있다. 나아가, 상기 제 1 단계에서 플라즈마를 구현하기 위하여 13.56 MHz 내지 27.12 MHz의 주파수 범위를 가지는 고주파 전원을 챔버에 인가할 수도 있다.
다른 예로서, 상기 SiCN막의 형성 방법의 상기 제 1 단계 및 상기 제 2 단계에서 플라즈마를 구현하기 위하여 13.56 MHz 내지 27.12 MHz의 주파수 범위를 가지는 고주파 전원을 챔버에 각각 인가할 수 있다.
상기 SiCN막의 형성 방법에서, 상기 제 1 단계와 상기 제 2 단계는 인-시츄(in-situ) 방식으로 수행될 수 있다.
상기 SiCN막의 형성 방법에서, 상기 제 1 단계와 상기 제 2 단계는 순차적으로 적어도 1회 이상 반복하여 수행될 수 있다.
상기 SiCN막의 형성 방법에서, 적어도 1회 이상 반복되는 상기 제 1 단계와 적어도 1회 이상 반복되는 상기 제 2 단계는 교호적으로 수행될 수 있다.
상기 SiCN막의 형성 방법에서, 상기 제 1 단계에서, 상기 아민 계열의 실리콘 전구체는 탄소 및 질소를 함유하는 실리콘 전구체이며, 상기 질소를 함유하는 반응가스는 N2 및 NH3 중에서 선택된 어느 하나의 가스 또는 그 혼합가스일 수 있다.
상기 SiCN막의 형성 방법에서, 상기 제 1 단계는, 상기 SiCN막의 밀도를 증가시키기 위하여, 상기 단차를 가지는 패턴 상에 H2 가스를 공급하는 단계를 더 포함할 수 있다.
상기 SiCN막의 형성 방법에서, 상기 제 2 단계는, 상기 증착된 SiCN막 상에 불소계 식각 가스를 공급하는 단계를 포함할 수 있다.
상기 SiCN막의 형성 방법에서, 상기 불소계 식각 가스는 NF3 및 CF4 중에서 선택된 어느 하나의 가스 또는 그 혼합가스일 수 있다.
상기 SiCN막의 형성 방법에서, 상기 플라즈마 식각 공정은 리모트 플라즈마(remote plasma) 방식을 이용하는 식각 공정일 수 있다.
상기 SiCN막의 형성 방법에서, 상기 플라즈마 식각 공정은 다이렉트 플라즈마(direct plasma) 방식을 이용하는 식각 공정일 수 있다.
상기 SiCN막의 형성 방법에서, 상기 제 2 단계는, 상기 증착된 SiCN막 상에 플라즈마 식각 공정을 위한 불소계 식각 가스인 NF3 및 CF4 중에서 선택된 어느 하나의 가스 또는 그 혼합가스를 공급하는 단계; 및 식각의 반응성을 조절하기 위하여 Ar 및 N2 중에서 선택된 어느 하나의 가스 또는 그 혼합가스를 공급하는 단계;를 포함할 수 있다.
상기 SiCN막의 형성 방법에서, 상기 제 2 단계는 다이렉트 플라즈마(direct plasma) 방식을 이용하는 플라즈마 식각 공정을 포함하되, 상기 증착된 SiCN막 상에 불소계 식각 가스를 공급하는 단계; 및 식각의 반응성을 조절하기 위하여 N2 가스를 공급하는 단계;를 포함하며, 상기 제 1 단계에서 플라즈마를 구현하기 위하여 13.56 MHz 내지 27.12 MHz의 주파수 범위를 가지는 고주파 전원을 챔버에 인가하며, 상기 제 2 단계에서 플라즈마를 구현하기 위하여 300 KHz 내지 600 KHz의 주파수 범위를 가지는 저주파 전원을 챔버에 인가할 수 있다.
상기한 바와 같이 이루어진 본 발명의 일부 실시예들에 따르면, 증착율과 단차 도포율이 높으면서도 저온 공정이 가능한 SiCN막의 형성 방법을 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 단차를 가지는 패턴 상에 본 발명의 비교예에 따른 방법으로 구현된 SiCN막을 개요적으로 도해한 도면이다.
도 2 내지 도 4는 단차를 가지는 패턴 상에 본 발명의 실시예에 따른 SiCN막의 형성 방법을 순차적으로 도해하는 도면들이다.
명세서 전체에 걸쳐서, 막, 영역 또는 기판 등과 같은 하나의 구성요소가 다른 구성요소 "상에" 위치한다고 언급할 때는, 상기 하나의 구성요소가 직접적으로 상기 다른 구성요소 "상에" 접촉하거나, 그 사이에 개재되는 또 다른 구성요소들이 존재할 수 있다고 해석될 수 있다. 반면에, 하나의 구성요소가 다른 구성요소 "직접적으로 상에" 위치한다고 언급할 때는, 그 사이에 개재되는 다른 구성요소들이 존재하지 않는다고 해석된다.
본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명 사상의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것일 수 있다. 동일한 부호는 동일한 요소를 지칭한다.
본 발명의 일 실시예에 따른 SiCN막의 형성 방법은 플라즈마를 이용한 화학적 기상 증착법(PECVD)을 이용한다.
본 발명의 일 실시예에 따른 SiCN막의 형성 방법은 단차를 가지는 패턴 상에, 플라즈마 강화된 화학적 기상 증착 공정(PECVD)을 위한 아민 계열의 실리콘 전구체 및 질소를 함유하는 반응가스를 공급하여 SiCN막을 증착하는 제 1 단계(S100); 및 상기 단차를 가지는 패턴의 측부에 증착된 SiCN막이 식각되는 두께 보다 상기 단차를 가지는 패턴의 상부에 증착된 SiCN막이 식각되는 두께가 상대적으로 더 크도록, 플라즈마 식각 공정으로 상기 SiCN막을 이방성 식각하는 제 2 단계(S200); 를 포함한다.
상기 단차를 가지는 패턴은 돌출부 또는 오목부를 가지는 패턴으로 이해될 수 있으며, 예를 들어, 트렌치 패턴, 홀 패턴, 비아 패턴 등을 포함할 수 있다. 상기 단차를 가지는 패턴의 상부는 상대적으로 레벨이 높은 부분의 상면을 포함하고, 상기 단차를 가지는 패턴의 측부는 상대적으로 레벨이 높은 부분의 측면을 포함할 수 있다.
제 1 단계(S100)와 제 2 단계(S200)는 인-시츄(in-situ) 방식으로 수행될 수 있다. 상기 인-시츄(in-situ) 방식이라 함은 적어도 하나 이상의 챔버로 구성된 단일한 장치 내에서 제 1 챔버 내에서 제 1 단계(S100)와 제 2 단계(S200)가 연속적으로 수행되거나, 제 1 챔버 내에서 제 1 단계(S100)를 수행한 후 제 2 챔버 내에서 제 2 단계(S200)가 수행되는 방식을 포함할 수 있다. 인-시츄 방식으로 진행하는 경우, 증착 공정과 식각 공정 사이에 대기압에 노출되는 단계를 방지하거나 최소화할 수 있어서 불필요한 산화막 형성을 방지하고 공정의 효율을 증대할 수 있는 효과를 기대할 수 있다.
제 1 단계(S100)와 제 2 단계(S200)는 각각 증착 단계와 식각 단계로 이해될 수 있는 바, 적어도 1회 이상 반복되는 상기 제 1 단계와 적어도 1회 이상 반복되는 상기 제 2 단계는 교호적으로 수행될 수 있다.
즉, 제 1 단계(S100)와 제 2 단계(S200)를 포함하는 단위사이클을 적어도 1회 이상 수행함으로써 SiCN막을 형성할 수 있는 바, 상기 단위사이클은, 예를 들어, 제 1 단계(S100)-제 2 단계(S200)로 이루어지거나, 제 1 단계(S100)-제 1 단계(S100)-제 2 단계(S200)-제 2 단계(S200)로 이루어지거나, 제 1 단계(S100)-제 1 단계(S100)-제 2 단계(S200)로 이루어지거나, 제 1 단계(S100)-제 2 단계(S200)-제 2 단계(S200)로 이루어질 수 있다.
제 1 단계(S100)에서, 상기 아민 계열의 실리콘 전구체는 탄소 및 질소를 함유하는 실리콘 전구체이며, 상기 질소를 함유하는 반응가스는 N2 및 NH3 중에서 선택된 어느 하나의 가스 또는 그 혼합가스일 수 있다. 나아가, 제 1 단계(S100)는, 상기 SiCN막의 밀도를 증가시키기 위하여, 상기 단차를 가지는 패턴 상에 H2 가스를 공급하는 단계를 더 포함할 수 있다.
제 2 단계(S200)는 상기 증착된 SiCN막 상에 불소계 식각 가스를 공급하는 단계를 포함할 수 있다. 상기 불소계 식각 가스는 NF3 및 CF4 중에서 선택된 어느 하나의 가스 또는 그 혼합가스일 수 있다. 나아가, 제 2 단계(S200)는 식각의 반응성을 조절하기 위하여 Ar 및 N2 중에서 선택된 어느 하나의 가스 또는 그 혼합가스를 공급하는 단계를 더 포함할 수 있다.
제 2 단계(S200)에서, 상기 플라즈마 식각 공정은 리모트 플라즈마(remote plasma) 방식을 이용하는 식각 공정이거나, 다이렉트 플라즈마(direct plasma) 방식을 이용하는 식각 공정일 수 있다.
상기 다이렉트 플라즈마 방식은, 예를 들어, 소스가스, 반응가스, 반응조절가스 등을 전극과 기판 사이의 처리공간에 공급하고 고주파 전력 또는 저주파 전력을 인가함으로써, 상기 소스가스, 반응가스, 반응조절가스의 플라즈마가 챔버 내부의 상기 처리공간에서 직접 형성되는 방식을 포함한다.
상기 리모트 플라즈마 방식은, 예를 들어, 소스가스, 반응가스, 반응조절가스 등의 플라즈마를 리모트 플라즈마 발생기에서 활성화시켜 챔버 내부로 유입시키는 방식을 포함하며, 다이렉트 플라즈마에 비하여 전극 등의 챔버 내부 부품의 손상이 적고 파티클 발생을 저감할 수 있다는 이점을 가질 수 있다.
본 발명의 일 실시예에 따른 SiCN막의 형성 방법의 일 예로서, 제 2 단계(S200)에서 플라즈마를 구현하기 위하여 300 KHz 내지 600 KHz의 주파수 범위를 가지는 저주파 전원을 챔버에 인가할 수 있다. 이 경우, 제 1 단계(S100)에서 플라즈마를 구현하기 위하여 13.56 MHz 내지 27.12 MHz의 주파수 범위를 가지는 고주파 전원을 챔버에 인가할 수도 있다.
본 발명의 일 실시예에 따른 SiCN막의 형성 방법의 다른 예로서, 제 1 단계(S100) 및 제 2 단계(S200)에서 플라즈마를 구현하기 위하여 13.56 MHz 내지 27.12 MHz의 주파수 범위를 가지는 고주파 전원을 챔버에 각각 인가할 수 있다.
이하에서는 본 발명의 비교예 및 실시예에 따른 SiCN막의 형성 방법을 도면을 참조하여 설명하고, 나아가, 다양한 공정 조건에 따른 SiCN막의 양태를 설명한다.
도 1은 단차를 가지는 패턴 상에 본 발명의 비교예에 따른 방법으로 구현된 SiCN막을 개요적으로 도해한 도면이다.
도 1을 참조하면, 단차를 가지는 패턴(30) 상에 Thermal CVD 방식으로 SiCN막(100)을 형성하였다. Thermal CVD 방식으로 SiCN막(100)을 형성하는 공정은 실리콘을 함유하는 할로겐족 소스(예를 들어, DCS 또는 HCDS), 탄소를 함유하는 가스(예를 들어, C2H4 또는 C3H6), 질소를 함유하는 가스(예를 들어, NH3)를 챔버 내에 동시에 주입함으로써 SiCN막을 형성하는 공정을 포함할 수 있다. 이 경우, SiCN막(100)의 증착율은 높으나 고온 공정을 수반하여 소자의 열화를 초래할 수 있으며, 단차 도포율(step coverage)이 낮아 균일한 두께의 박막을 구현하기 어렵다. 즉, 단차를 가지는 패턴(30)의 상부에 증착된 SiCN막(100a)의 두께는 단차를 가지는 패턴(30)의 측부에 증착된 SiCN막(100b)의 두께보다 상대적으로 두껍기 때문에, 단차를 가지는 패턴(30) 상에 균일한 두께를 가지는 SiCN막을 구현하는 것이 어렵다.
이러한 문제를 해결하기 위하여, ALD 방식으로 SiN막을 형성하는 공정에서 탄소를 함유하는 물질을 챔버 내에 추가로 제공하는 공정을 시도하였으나, 단차 도포성은 개선되지만 고온 공정으로 갈수록 막의 밀도 증가에 따른 증착율 감소가 초래되어 생산성이 떨어지는 문제점이 있다.
도 2 내지 도 4는 단차를 가지는 패턴 상에 본 발명의 실시예에 따른 SiCN막의 형성 방법을 순차적으로 도해하는 도면들이다.
도 2를 참조하면, 단차를 가지는 패턴(30) 상에, 플라즈마 강화된 화학적 기상 증착 공정(PECVD)을 위한 아민 계열의 실리콘 전구체 및 질소를 함유하는 반응가스를 공급하여 SiCN막(200)을 증착하는 제 1 단계(S100)를 수행한다. 제 1 단계(S100)에서, 상기 아민 계열의 실리콘 전구체는 탄소 및 질소를 함유하는 실리콘 전구체이며, 상기 질소를 함유하는 반응가스는 N2 및 NH3 중에서 선택된 어느 하나의 가스 또는 그 혼합가스일 수 있다. 나아가, 제 1 단계(S100)는, SiCN막(200)의 밀도를 증가시키기 위하여, 단차를 가지는 패턴(30) 상에 H2 가스를 공급하는 단계를 더 포함할 수 있다. 플라즈마 강화된 화학적 기상 증착 공정(PECVD)을 적용하였는 바, Thermal CVD 방식보다 상대적으로 낮은 공정 온도를 가진다. 하지만, 단차를 가지는 패턴(30)의 상부에 증착된 SiCN막(200a)의 두께는 단차를 가지는 패턴(30)의 측부에 증착된 SiCN막(200b)의 두께 보다 상대적으로 두꺼울 수 있다.
도 3을 참조하면, 단차를 가지는 패턴(30)의 측부에 증착된 SiCN막(200b)이 식각되는 두께 보다 단차를 가지는 패턴(30)의 상부에 증착된 SiCN막(200a)이 식각되는 두께가 상대적으로 더 크도록, 플라즈마 식각 공정으로 SiCN막(200)을 이방성 식각하는 제 2 단계(S200)를 수행한다. 플라즈마 식각 공정은 플라즈마(EP) 상태의 불소계 식각 가스를 SiCN막(200) 상에 제공함으로써 SiCN막(200)의 적어도 일부(Z)가 식각되는 공정이다. 상기 불소계 식각 가스는 NF3 및 CF4 중에서 선택된 어느 하나의 가스 또는 그 혼합가스일 수 있다.
도 4를 참조하면, 제 1 단계(S100) 및 제 2 단계(S200)를 수행한 결과, 단차를 가지는 패턴(30) 상에 형성된 최종적인 SiCN막(200)은 단차를 가지는 패턴(30) 상부 및 측부에 형성된 두께가 대략 균일한 SiCN막으로 구현되어 단차 도포율이 개선됨을 이해할 수 있다.
이하에서는 앞에서 설명한 본 발명의 본 발명의 실시예에 따른 SiCN막의 형성 방법의 예시적이고 구체적인 공정을 설명한다.
프로세싱 영역 내의 기판 상에 아민 계열 전구체(C, N 포함된 실리콘 전구체)를 도입하여 SiCN 박막을 플라즈마를 이용한 화학적 증착 방법으로 구현하고, 인-시츄(in-situ) 방식의 식각 공정을 적용하여 저온의 컨포멀(Conformal)한 SiCN막을 구현하는 방법으로서 증착 및 식각 공정을 저온 공정 조건인 450℃ 이하(예를 들어, 400℃)의 공정으로 진행하였다.
이 때, 증착 공정 조건으로 1 ~ 5 Torr의 증착 공정 압력, 100 ~ 500W의 고주파 전원, 7 ~ 15mm의 갭(gap), 아민 계열 전구체와 질소를 함유하는 반응가스를 동시에 주입하는 공정을 적용하여 PECVD 또는 Cyclic PECVD 방식으로 SiCN막을 구현하였다.
한편, 식각 공정 조건으로 불소계 가스(NF3, CF4)를 주입하되, 식각 공정은 증착 공정을 진행한 동일 챔버 내에서 진행하거나 또는 따로 구성된 챔버에서 진행할 수 있다. 한편, 식각의 반응성을 조절하기 위하여 Ar 및 N2 중에서 선택된 어느 하나의 가스 또는 그 혼합가스를 상기 불소계 가스와 동시에 주입할 수 있다.
식각 공정 시 리모트 플라즈마(remote plasma) 방식을 이용하여 평가하였다. 이 경우, 식각 공정 조건은 공정 압력: 1 ~ 5torr, Gap: 7 ~ 20mm, NF3 Gas 유량: 30 ~ 100sccm을 적용하였다. 이 때, 단차를 가지는 패턴의 상부에 증착된 SiCN막 뿐만 아니라 단차를 가지는 패턴의 측부에 증착된 SiCN막의 두께까지 감소시켜 최종적으로 형성된 SiCN막의 단차 도포율은 35 ~ 43% 수준임을 확인하였다.
식각 공정 시 다이렉트 플라즈마(direct plasma) 방식을 이용하여 평가하였다. 플라즈마를 구현하기 위하여 13.56MHz의 고주파 전원을 챔버에 100 ~ 500W의 파워로 인가하였다. 이 경우, 식각 공정 조건은 공정 압력: 1 ~ 5torr, Gap: 7 ~ 20mm, NF3 Gas 유량: 30 ~ 100sccm을 적용하였다. 이 때, 단차를 가지는 패턴의 상부에 증착된 SiCN막 뿐만 아니라 단차를 가지는 패턴의 측부에 증착된 SiCN막의 두께까지 감소시켜 최종적으로 형성된 SiCN막의 단차 도포율은 35 ~ 43% 수준임을 확인하였다.
추가로 2000 ~ 4000sccm의 유량으로 Ar을 식각 반응 조절 가스로 제공하여 식각율을 감소시켜 평가하였다. 이 때에도, 단차를 가지는 패턴의 상부에 증착된 SiCN막 뿐만 아니라 단차를 가지는 패턴의 측부에 증착된 SiCN막의 두께까지 감소시켜 최종적으로 형성된 SiCN막의 단차 도포율 개선 효과가 제한적임을 확인하였다. 또한 식각 반응 조절 가스로서 Ar을 N2 또는 Ar과 N2의 혼합가스로 변경 적용한 경우에도 변경 시에도 최종적으로 형성된 SiCN막의 단차 도포율이 개선되지 않음을 확인하였다.
이에 식각 공정의 플라즈마를 구현하기 위하여 370kHz의 저주파 전원을 챔버에 100 ~ 500W의 파워로 인가하는 공정을 적용하였다. 식각 공정 조건은 공정 압력: 1 ~ 5torr, Gap: 7 ~ 20mm, NF3 Gas 유량: 30 ~ 100sccm을 적용하였다. 플라즈마 식각 공정을 위한 불소계 식각 가스로 NF3을 공급하고 식각 반응 조절 가스로 Ar을 함께 공급하였다. 이 경우, 최종적으로 형성된 SiCN막의 단차 도포율은 기존의 42%에서 48 ~ 55% 수준으로 개선됨을 확인하였다.
나아가, 식각 반응 조절 가스로 Ar을 N2로 대체하거나 Ar과 N2의 혼합가스로 대체한 경우, 최종적으로 형성된 SiCN막의 단차 도포율은 기존의 42%에서 55 ~ 60% 수준으로 개선됨을 추가적으로 확인하였다.
식각 공정의 플라즈마를 구현하기 위하여 저주파 전원을 적용함으로써 단차를 가지는 패턴의 측부에 증착된 SiCN막이 식각되는 정도가 현저하게 감소하였으며, 단차를 가지는 패턴의 상부에 증착된 SiCN막의 두께를 효과적으로 감소시키는 것으로 확인하였다. 또한, 증착 공정만으로 구현된 SiCN막의 러프니스(Roughness)는 1.093nm임에 반하여, 식각 공정의 플라즈마를 구현하기 위하여 저주파 전원을 적용하여 증착 공정 후에 식각 공정을 수행한 경우, 최종적으로 형성된 SiCN막의 러프니스(Roughness)는 0.162nm으로 개선됨을 확인할 수 있었다.
이를 종합하면, 초기 SiCN막 형성 시 단차 도포율이 42% 수준임에 반하여 식각 공정 조건으로서 시간, 불소계 식각 가스의 유량, 식각 반응 조절 가스의 유량, 압력, 갭(Gap) 등을 조정하여 증착-식각 공정을 진행하여 식각 두께를 조절하였을 경우 단차 도포율이 45 ~ 100% 수준까지 조절할 수 있음을 확인하였다.
이하에서는 상술한 내용들에 대한 구체적인 비교예와 일부 실시예들을 형성된 SiCN막의 단차 도포율 측정 결과와 함께 설명한다.
비교예는 상술한 제 1 단계(S100)만 수행하고 제 2 단계(S200)를 수행하지 않은 SiCN막을 형성하였다. 제 1 단계(S100)에서 플라즈마를 구현하기 위하여 고주파 전원을 챔버에 400W의 파워로 인가하였다. 증착된 SiCN막의 두께가 853Å인 경우 증착율은 2.8Å/s이며 단차 도포율은 42%로 나타났다.
실시예1은 상술한 제 1 단계(S100) 및 제 2 단계(S200)를 수행한 SiCN막에 해당하며, 상세한 공정 조건은 다음과 같다. 제 2 단계(S200)는 다이렉트 플라즈마(direct plasma) 방식을 이용하는 플라즈마 식각 공정을 포함하되, 상기 증착된 SiCN막 상에 불소계 식각 가스인 NF3 가스를 공급하는 단계; 및 식각의 반응성을 조절하기 위하여 N2 가스를 공급하는 단계; 를 포함한다. 한편, 제 1 단계(S100) 및 제 2 단계(S200)에서 플라즈마를 구현하기 위하여 13.56 MHz 내지 27.12 MHz의 주파수 범위를 가지는 고주파 전원을 챔버에 각각 400W 및 100W의 파워로 인가하였다. 제 1 단계(S100)를 수행한 후의 SiCN막의 두께는 844Å이며, 제 2 단계(S200)를 수행한 후의 제거된 SiCN막의 두께는 359Å이다. 최종적으로 구현된 SiCN막의 두께는 485Å이며, 단차 도포율은 45.78%로 나타났다.
실시예2는 상술한 제 1 단계(S100) 및 제 2 단계(S200)를 수행한 SiCN막에 해당하며, 상세한 공정 조건은 다음과 같다. 제 2 단계(S200)는 다이렉트 플라즈마(direct plasma) 방식을 이용하는 플라즈마 식각 공정을 포함하되, 상기 증착된 SiCN막 상에 불소계 식각 가스인 NF3 가스를 공급하는 단계; 및 식각의 반응성을 조절하기 위하여 Ar 가스를 공급하는 단계; 를 포함한다. 한편, 제 1 단계(S100)에서 플라즈마를 구현하기 위하여 13.56 MHz 내지 27.12 MHz의 주파수 범위를 가지는 고주파 전원을 챔버에 400W의 파워로 인가하였고, 제 2 단계(S200)에서 플라즈마를 구현하기 위하여 300 KHz 내지 600 KHz의 주파수 범위를 가지는 저주파 전원을 챔버에 100W의 파워로 인가하였다. 제 1 단계(S100)를 수행한 후의 SiCN막의 두께는 838Å이며, 제 2 단계(S200)를 수행한 후의 제거된 SiCN막의 두께는 106Å이다. 최종적으로 구현된 SiCN막의 두께는 732Å이며, 단차 도포율은 46.5%로 나타났다.
실시예3은 상술한 제 1 단계(S100) 및 제 2 단계(S200)를 수행한 SiCN막에 해당하며, 상세한 공정 조건은 다음과 같다. 제 2 단계(S200)는 다이렉트 플라즈마(direct plasma) 방식을 이용하는 플라즈마 식각 공정을 포함하되, 상기 증착된 SiCN막 상에 불소계 식각 가스인 NF3 가스를 공급하는 단계; 및 식각의 반응성을 조절하기 위하여 N2 가스를 공급하는 단계; 를 포함한다. 한편, 제 1 단계(S100)에서 플라즈마를 구현하기 위하여 13.56 MHz 내지 27.12 MHz의 주파수 범위를 가지는 고주파 전원을 챔버에 400W의 파워로 인가하였고, 제 2 단계(S200)에서 플라즈마를 구현하기 위하여 300 KHz 내지 600 KHz의 주파수 범위를 가지는 저주파 전원을 챔버에 100W의 파워로 인가하였다. 제 1 단계(S100)를 수행한 후의 SiCN막의 두께는 847Å이며, 제 2 단계(S200)를 수행한 후의 제거된 SiCN막의 두께는 82Å이다. 최종적으로 구현된 SiCN막의 두께는 765Å이며, 단차 도포율은 58.6%로 나타났다.
상술한 실시예들에 따른 SiCN막의 형성 방법은 비교예에 따른 SiCN막의 형성 방법 보다 최종적으로 구현된 SiCN막의 단차 도포율이 더 개선됨을 확인할 수 있다.
특히, 실시예3과 같이, 제 2 단계(S200)는 다이렉트 플라즈마(direct plasma) 방식을 이용하는 플라즈마 식각 공정을 포함하되, 상기 증착된 SiCN막 상에 불소계 식각 가스를 공급하는 단계; 및 식각의 반응성을 조절하기 위하여 N2 가스를 공급하는 단계;를 포함하며, 제 1 단계(S100)에서 플라즈마를 구현하기 위하여 13.56 MHz 내지 27.12 MHz의 주파수 범위를 가지는 고주파 전원을 챔버에 인가하며, 제 2 단계(S200)에서 플라즈마를 구현하기 위하여 300 KHz 내지 600 KHz의 주파수 범위를 가지는 저주파 전원을 챔버에 인가하는 공정 조건의 경우, 최종적으로 구현되는 SiCN막의 단차 도포율이 현저하게 개선됨을 확인할 수 있다.
지금까지, 본 발명은 다양한 실시예들로서 SiCN막의 형성 방법을 설명하였다. 한편, 상술한 증착 공정 단계에서 O2 또는 N2O를 주입하는 경우, SiCN막이 아니라 SiOCN막을 구현할 수 있는 바, 그 외의 다른 공정 조건들을 모두 동일하게 적용한다면, 단차 도포율이 개선된 SiOCN막을 구현할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (14)

  1. 단차를 가지는 패턴 상에, 플라즈마 강화된 화학적 기상 증착 공정(PECVD)을 위한 아민 계열의 실리콘 전구체 및 질소를 함유하는 반응가스를 공급하여 SiCN막을 증착하는 제 1 단계; 및
    상기 단차를 가지는 패턴의 측부에 증착된 SiCN막이 식각되는 두께 보다 상기 단차를 가지는 패턴의 상부에 증착된 SiCN막이 식각되는 두께가 상대적으로 더 크도록, 플라즈마 식각 공정으로 상기 SiCN막을 이방성 식각하는 제 2 단계; 를 포함하는,
    SiCN막의 형성 방법.
  2. 제 1 항에 있어서,
    상기 제 2 단계에서 플라즈마를 구현하기 위하여 300 KHz 내지 600 KHz의 주파수 범위를 가지는 저주파 전원을 챔버에 인가하는 것을 특징으로 하는,
    SiCN막의 형성 방법.
  3. 제 2 항에 있어서,
    상기 제 1 단계에서 플라즈마를 구현하기 위하여 13.56 MHz 내지 27.12 MHz의 주파수 범위를 가지는 고주파 전원을 챔버에 인가하는 것을 특징으로 하는,
    SiCN막의 형성 방법.
  4. 제 1 항에 있어서,
    상기 제 1 단계 및 상기 제 2 단계에서 플라즈마를 구현하기 위하여 13.56 MHz 내지 27.12 MHz의 주파수 범위를 가지는 고주파 전원을 챔버에 각각 인가하는 것을 특징으로 하는,
    SiCN막의 형성 방법.
  5. 제 1 항에 있어서,
    상기 제 1 단계와 상기 제 2 단계는 인-시츄(in-situ) 방식으로 수행되는 것을 특징으로 하는,
    SiCN막의 형성 방법.
  6. 제 1 항에 있어서,
    적어도 1회 이상 반복되는 상기 제 1 단계와 적어도 1회 이상 반복되는 상기 제 2 단계는 교호적으로 수행되는 것을 특징으로 하는,
    SiCN막의 형성 방법.
  7. 제 1 항에 있어서,
    상기 제 1 단계에서, 상기 아민 계열의 실리콘 전구체는 탄소 및 질소를 함유하는 실리콘 전구체이며, 상기 질소를 함유하는 반응가스는 N2 및 NH3 중에서 선택된 어느 하나의 가스 또는 그 혼합가스인 것을 특징으로 하는,
    SiCN막의 형성 방법.
  8. 제 1 항에 있어서,
    상기 제 1 단계는, 상기 SiCN막의 밀도를 증가시키기 위하여, 상기 단차를 가지는 패턴 상에 H2 가스를 공급하는 단계를 더 포함하는,
    SiCN막의 형성 방법.
  9. 제 1 항에 있어서,
    상기 제 2 단계는, 상기 증착된 SiCN막 상에 불소계 식각 가스를 공급하는 단계를 포함하는,
    SiCN막의 형성 방법.
  10. 제 9 항에 있어서,
    상기 불소계 식각 가스는 NF3 및 CF4 중에서 선택된 어느 하나의 가스 또는 그 혼합가스인 것을 특징으로 하는,
    SiCN막의 형성 방법.
  11. 제 1 항에 있어서,
    상기 플라즈마 식각 공정은 리모트 플라즈마(remote plasma) 방식을 이용하는 식각 공정인 것을 특징으로 하는,
    SiCN막의 형성 방법.
  12. 제 1 항에 있어서,
    상기 플라즈마 식각 공정은 다이렉트 플라즈마(direct plasma) 방식을 이용하는 식각 공정인 것을 특징으로 하는,
    SiCN막의 형성 방법.
  13. 제 1 항에 있어서,
    상기 제 2 단계는, 상기 증착된 SiCN막 상에 플라즈마 식각 공정을 위한 불소계 식각 가스로서 NF3 및 CF4 중에서 선택된 어느 하나의 가스 또는 그 혼합가스를 공급하는 단계; 및 식각의 반응성을 조절하기 위하여 Ar 및 N2 중에서 선택된 어느 하나의 가스 또는 그 혼합가스를 공급하는 단계;를 포함하는,
    SiCN막의 형성 방법.
  14. 제 1 항에 있어서,
    상기 제 2 단계는 다이렉트 플라즈마(direct plasma) 방식을 이용하는 플라즈마 식각 공정을 포함하되, 상기 증착된 SiCN막 상에 불소계 식각 가스를 공급하는 단계; 및 식각의 반응성을 조절하기 위하여 N2 가스를 공급하는 단계;를 포함하며,
    상기 제 1 단계에서 플라즈마를 구현하기 위하여 13.56 MHz 내지 27.12 MHz의 주파수 범위를 가지는 고주파 전원을 챔버에 인가하며, 상기 제 2 단계에서 플라즈마를 구현하기 위하여 300 KHz 내지 600 KHz의 주파수 범위를 가지는 저주파 전원을 챔버에 인가하는 것을 특징으로 하는,
    SiCN막의 형성 방법.
KR1020180113919A 2018-09-21 2018-09-21 SiCN막의 형성 방법 KR102513404B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180113919A KR102513404B1 (ko) 2018-09-21 2018-09-21 SiCN막의 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180113919A KR102513404B1 (ko) 2018-09-21 2018-09-21 SiCN막의 형성 방법

Publications (2)

Publication Number Publication Date
KR20200034878A true KR20200034878A (ko) 2020-04-01
KR102513404B1 KR102513404B1 (ko) 2023-03-27

Family

ID=70276319

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180113919A KR102513404B1 (ko) 2018-09-21 2018-09-21 SiCN막의 형성 방법

Country Status (1)

Country Link
KR (1) KR102513404B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004056152A (ja) * 2002-07-19 2004-02-19 Sharp Corp 薄膜の形成方法および半導体デバイスの製造方法
KR20080106984A (ko) * 2006-03-31 2008-12-09 어플라이드 머티어리얼스, 인코포레이티드 유전체막들에 대한 스텝 커버리지 및 패턴 로딩 개선 방법
KR20090008799A (ko) * 2007-07-19 2009-01-22 주식회사 아이피에스 박막증착장치, 박막증착방법 및 반도체 소자의 갭-필 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004056152A (ja) * 2002-07-19 2004-02-19 Sharp Corp 薄膜の形成方法および半導体デバイスの製造方法
KR20080106984A (ko) * 2006-03-31 2008-12-09 어플라이드 머티어리얼스, 인코포레이티드 유전체막들에 대한 스텝 커버리지 및 패턴 로딩 개선 방법
KR20090008799A (ko) * 2007-07-19 2009-01-22 주식회사 아이피에스 박막증착장치, 박막증착방법 및 반도체 소자의 갭-필 방법

Also Published As

Publication number Publication date
KR102513404B1 (ko) 2023-03-27

Similar Documents

Publication Publication Date Title
US10699903B2 (en) Two-step process for gapfilling high aspect ratio trenches with amorphous silicon film
US11643724B2 (en) Method of forming structures using a neutral beam
US11041239B2 (en) Film forming method for SiC film
US9960033B1 (en) Method of depositing and etching Si-containing film
US8669185B2 (en) Method of tailoring conformality of Si-containing film
US8722546B2 (en) Method for forming silicon-containing dielectric film by cyclic deposition with side wall coverage control
JP6371462B2 (ja) 高縦横比を有する凹部の上に絶縁膜を蒸着する方法
TW202039906A (zh) 蝕刻腔室中的方向性沉積
TW201900919A (zh) 矽氮化膜之成膜方法及成膜裝置
JP2021503551A (ja) Ｐｅｃｖｄ金属ドープ炭素ハードマスクのための同質界面層を蒸着するためのシステムおよび方法
US10643841B2 (en) Surface modification to improve amorphous silicon gapfill
KR101759769B1 (ko) Ｔｉ막의 성막 방법
CN114864478A (zh) 填充衬底表面上的凹部的方法、系统及结构
KR102046163B1 (ko) 반도체 소자의 제조방법
KR102513404B1 (ko) SiCN막의 형성 방법
KR101942819B1 (ko) 박막 형성 방법
KR20190061872A (ko) 비정질 실리콘막의 형성 방법
KR20220068484A (ko) 박막 증착 방법
KR102146543B1 (ko) 비정질 실리콘막의 형성 방법
KR102663075B1 (ko) 성막 방법 및 성막 장치
TWI826496B (zh) 膜形成方法
US20240060174A1 (en) Method of forming material within a recess
KR20210024348A (ko) 박막 증착 장치 및 방법
KR20210055348A (ko) 박막 증착 장치 및 방법
KR20230000564A (ko) 비정질 탄소막의 형성 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant