KR20200029655A - 3d 프린팅을 이용한 고밀도 플라즈마 정전척용 세라믹 플레이트의 제조방법 - Google Patents

3d 프린팅을 이용한 고밀도 플라즈마 정전척용 세라믹 플레이트의 제조방법 Download PDF

Info

Publication number
KR20200029655A
KR20200029655A KR1020180106109A KR20180106109A KR20200029655A KR 20200029655 A KR20200029655 A KR 20200029655A KR 1020180106109 A KR1020180106109 A KR 1020180106109A KR 20180106109 A KR20180106109 A KR 20180106109A KR 20200029655 A KR20200029655 A KR 20200029655A
Authority
KR
South Korea
Prior art keywords
electrostatic chuck
ceramic plate
thickness
manufacturing
printing
Prior art date
Application number
KR1020180106109A
Other languages
English (en)
Other versions
KR102134123B1 (ko
Inventor
민인홍
박종훈
김영훈
장호철
Original Assignee
주식회사 예리코코리아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 예리코코리아 filed Critical 주식회사 예리코코리아
Priority to KR1020180106109A priority Critical patent/KR102134123B1/ko
Publication of KR20200029655A publication Critical patent/KR20200029655A/ko
Application granted granted Critical
Publication of KR102134123B1 publication Critical patent/KR102134123B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28B—SHAPING CLAY OR OTHER CERAMIC COMPOSITIONS; SHAPING SLAG; SHAPING MIXTURES CONTAINING CEMENTITIOUS MATERIAL, e.g. PLASTER
    • B28B1/00—Producing shaped prefabricated articles from the material
    • B28B1/001—Rapid manufacturing of 3D objects by additive depositing, agglomerating or laminating of material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Abstract

본 발명은 3D프린터를 이용한 고밀도 플라즈마 정전척용 세라믹 플레이트의 제조방법에 관한 것으로, 보다 상세하게는 상부 유전체, 전극층 및 하부 유전체를 각각 3D 프린터를 사용하여 인쇄한 후, 서로 접합되어 있는 상태에서 동시 소결함으로써, 고밀도의 변형없는 세라믹 플레이트를 제공할 수 있다.

Description

3D 프린팅을 이용한 고밀도 플라즈마 정전척용 세라믹 플레이트의 제조방법{Manufacturing method of Ceramic Plate for an Electrostatic Chuck using 3d printing}
본 발명은 3D프린터를 이용한 고밀도 플라즈마 정전척용 세라믹 플레이트의 제조방법에 관한 것으로, 보다 상세하게는 3D 프린터를 사용하여 고밀도 플라즈마 정전척용 세라믹 플레이트를 제조하기 위한 세라믹 조성물과 이를 통해 제조된 세라믹 플레이트 및 이를 포함하는 고밀도 플라즈마 정전척(ESC)에 관한 것이다.
일반적으로 정전척(ESC; Electrostatic Chuck)은 전극과 절연판, 도체판으로 구성되는 세라믹 플레이트(Ceramic Plate)로 구성되고, 핫프레스(Hot Press)나 정수압 성형(CIP) 및 테이프 캐스팅(Tape Casting) 방법 등을 통해 제조된다.
상기 세라믹 플레이트는 세라믹(Ceramic) 내부에 전극층이 존재하고, He Path가 삽입되는 등 복잡한 구조를 가지고 있어, 제조공정이 매우 번거러운 단점이 있다. 게다가 상기 세라믹 플레이트(Ceramic Plate)를 구성하는 각 유전체의 평탄도(Flatness)와 유전체 두께(Dielectric Thickness)가 서로 제약을 주지 않는 범위 내에서 용이하게 제어 및 제조될 수 있어야 한다. 따라서, 종래 방법들만으로 상기 특성들이 반영된 바람직한 ESC용 세라믹 성형체(Ceramic Plate)를 제작하는 것이 불가능하며, 설사 가능하다고 하더라도 많은 단계와 장비, 이에 따른 비용이 발생하게 된다.
최근, 반도체 소자 선폭의 미세화로 인하여 정전척(ESC)에 대한 요구 기준치가 높아졌고, 종래의 방법 그대로를 적용한다면 유전체 두께(Dielectric Thickness) 및 평탄도(Flatness)가 틀어지게 되는 문제가 있다. 따라서 이러한 문제를 지닌 정전척으로 반도체 공정을 진행할 경우, 헬륨리크(He leak)나 막질의 에칭(Etching) 불균형 등, 반도체 소자에 다양한 문제점들이 야기되며, 특히 이로부터 제조된 반도체 소자 또는 액정 소자의 품질 및 수율이 낮아지는 문제가 발생할 수 있다.
앞서 설명한 바와 같이 정전척용 세라믹 플레이트의 제조가 어렵기 때문에, 현재 소수 특정 업체에서만 정전척(ESC)용 세라믹 플레이트(Ceramic Plate)가 제작되고 있으며, 이의 단가가 매우 높게 형성되어 있는 실정이다. 정전척의 단가는, 정전척이 사용되는 반도체/디스플레이 제조장비의 단가와, 이로부터 제조되는 반도체 소자 비용에도 영향을 끼치고 있다.
이에, 본 발명자들은 상기 종래기술들의 문제점들을 극복하기 위하여 예의 연구 노력한 결과, 정전척용 세라믹 성형체를 저렴하고 쉽게 제작할 수 있는, 3D 프린팅을 활용한 최적화된 방법을 확인함으로써, 본 발명을 완성하게 되었다.
특허문헌 1. 대한민국 등록특허공보 제10-1223675호
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 평탄도(Flatness)와 유전체 두께(Dielectric Thickness)를 용이하게 제어할 수 있을 뿐만 아니라, 복잡한 구조의 정전척용 세라믹 플레이트를 쉽고 빠르게 대량 제조할 수 있는 방법을 제공하고자 하는 것이다.
본 발명의 다른 목적은 상기 방법을 통해 제조된, 우수한 특성을 갖는 고밀도 플라즈마용 정전척(ESC)용 세라믹 플레이트를 제공하고자 하는 것이다.
본 발명의 또 다른 목적은 상기 정전척용 세라믹 플레이트를 포함하는 정전척을 제공하고자 하는 것이다.
본 발명은 상기 목적을 이루기 위하여, 하기 단계를 포함하는 3D 프린팅를 이용한 정전척(ESC)용 세라믹 플레이트의 제조방법을 제공한다.
Ⅰ) 3D 프린팅 공정을 통해 하부 유전체를 형성하는 단계;
Ⅱ) 상기 하부 유전체의 상면에 3D 프린팅 공정을 통해 전극층을 형성하는 단계;
Ⅲ) 상기 전극층 상면에, 3D 프린팅 공정을 통해 상부 유전체를 형성하여 성형체를 제조하는 단계; 및
Ⅳ) 상기 Ⅲ) 단계에서 완성된 성형체를 동시소결하는 단계.
상기 Ⅰ) 또는 Ⅲ) 단계는, UV 3D 프린터에서 페이스트 조성물을 사용하여 하부 또는 상부 유전체를 인쇄하고, UV 광원으로 경화하는 하는 것일 수 있다.
상기 페이스트 조성물은 Al2O3, SiO3, AIN, Al2O3, SiO3, SiO2, SiC, Si3N4, Y2O3, ZrO2, MgO2 및 CaCO3로 이루어진 군으로부터 선태되는 어느 하나 이상의 세라믹 분말; 첨가제; 및 UV 광감제를 포함하는 것일 수 있다.
상기 UV 광원은 360~380 nm 파장범위로 조사되는 것일 수 있다.
상기 Ⅲ) 단계에서, 하부 유전체를 인쇄할 때 스쿼즈 바 이동속도는 1~3 ㎜/s인 것일 수 있다.
상기 Ⅱ) 단계를 통해 형성된, 전극층의 두께는 10~20 ㎛일 수 있다.
상기 상부 유전체의 두께가 100 내지 1000 ㎛이면 두께 편차는 ±0.1% 내지 ±2%이고, 상기 상부 유전체의 두께가 1000 ㎛ 이상이면 두께 편차는 ±5% 미만일 수 있다.
바람직하게, 상기 상부 유전체의 두께가 100 내지 700 ㎛이면 두께 편차는 ±0.1% 내지 ±2%이고, 상기 상부 유전체의 두께가 1000 내지 20,000 ㎛ 이면 두께 편차는 ±1% 내지 ±5%일 수 있다.
상기 상부 유전체의 두께는 299~302 ㎛이고, 상부 유전체의 두께 편차는 1~5 ㎛일 수 있다.
상기 페이스트 조성물은 바인더를 더 포함할 수 있다.
상기 UV 광감제는 크실렌일 수 있다.
상기 페이스트 조성물은 세라믹 분말 60~95 중량%, 첨가제 1 내지 30 중량% 및 UV 광감제 1 내지 15 중량%로 포함되는 것일 수 있다.
상기 Ⅳ) 단계는 1500 내지 2000 ℃에서 1 내지 10 시간동안 수행될 수 있다.
상기 전극은 몰리브덴(Mo), 은(Ag), 니켈(Ni), 텅스텐(W) 및 이들의 혼합물로 이루어진 군으로부터 선택되는 어느 하나일 수 있다.
본 발명은 상기 다른 목적을 이루기 위하여, 상기 제조방법을 따라 제조된 정전척용 세라믹 플레이트를 제공한다.
본 발명은 상기 또 다른 목적을 이루기 위하여 상기 세라믹 플레이트를 포함하는 반도체 및 액정 패널 제조설비의 정전척을 제공한다.
본 발명의 제조방법은 상부 유전체, 전극층 및 하부 유전체를 각각 3D 프린터를 사용하여 인쇄한 후, 서로 접합되어 있는 상태에서 동시 소결하여 제조하므로, 고밀도의 변형없는 정전척용 세라믹 플레이트를 보다 손쉽게 제공할 수 있다는 장점을 갖는다.
즉, 상기 제조방법을 통해 제조된 정전척용 세라믹 플레이트는 상부 구초제, 전극층 및 하부 유전체에서 박리, 크랙 및 휨 등을 방지할 수 있다. 따라서, 상기 세라믹 플레이트가 작용된 정전척을 반도체 제조 공정에 사용하면, 정전척에 의한 문제 발생 가능성을 최소화할 수 있다.
종래 방법들을 사용하였을 때보다, 본 발명의 제조방법을 사용한 경우가 더 높은 정밀도를 갖는 정전척용 세라믹 플레이트를 빠르고 쉽게 제작할 수 있으므로, 품질뿐만 아니라 생산효율을 향상할 수 있고, 더불어 제조 공정상의 비용을 크게 절감할 수 있다.
또한, 본 발명의 정전척용 세라믹 플레이트는 종래의 방법으로 제조되었을 때보다 고 정밀성을 가지므로, 불량률이 낮고 수명이 길어진다.
본 발명의 제조방법은 요구되는 설계에 따라 우수한 성능을 갖는, 다양하고 복잡한 구조의 정전척용 세라믹 플레이트를 제공할 수 있으므로, 활용분야가 매우 광범위하다.
도 1은 본 발명에 따른 정전척용 세라믹 플레이트 제조 공정 순서도이다.
도 2는 실시예 24로부터 제조된 정전척용 세라믹 플레이트에서, 하부 소결체(Al2O3)의 표면을 주사전자현미경(SEM)으로 촬영한 사진이다.
이하에서, 본 발명의 여러 측면 및 다양한 구현예에 대해 더욱 구체적으로 살펴보도록 한다.
정전척은 정전인력(콜롱력)을 이용하여 피고정물을 고정하는 장치로, 전극 위에 유전체가 적층되어 형성된 구조를 갖는다. 정전척을 이용하여 피고정물을 고정하기 위해, 유전체 상에 피 고정물이 탑재되면, 전극에 전압을 인가함으로써, 피고정물과 전극 사이에 생기는 정전력 또는 정전력의 일종을 이용하여 피고정물을 고정할 수 있다.
정전척은 반도체 소자나 액정 소자 제조공정에 잠입되어 있으므로, 정전척에 따라 반도체 소자나 액정 소자의 품질과 수율에 매우 큰 영향을 미치는 장치이다. 따라서 이에 대한 요구 기준치가 매우 높다.
현재까지 정전척은 테이프 캐스팅, 금형성형법, CIP(cold isostatic prressing)법, 슬립캐스트법, 스크린 프린팅 등이 개발되어 있으나, 제조공정이 까다롭고 복잡하여, 일부 특정 업체에서만 생산하고 있다. 따라서 이의 단가가 매우 높게 형성되어 있다. 정전척의 단가는, 정전척이 사용되는 반도체/디스플레이 제조장비의 단가와, 이로부터 제조되는 반도체 소자 비용에도 영향을 끼치고 있는 실정이다.
게다가 상술한 제조방법들을 사용하여 정전척용 세라믹 플레이트가 제조되는 경우, 유전체 두께(Dielectric Thickness) 및 평탄도(Flatness)의 제어가 어려워, 반도체 공정에 적용될 경우, 수명이 짧고, 헬륨리크(He leak)나 막질의 에칭(Etching) 불균형 등, 반도체 소자에 다양한 문제점이 발생한다.
이에 종래 정전척용 세라믹 플레이트 제조방법의 문제점을 해결할 수 있는 최적화된 제조방법을 제공하고자 노력한 바, 본 발명을 완성하기에 이르렀다.
본 발명의 일 측면은 아래 단계를 포함하는 3D 프린팅를 이용한 정전척(ESC)용 세라믹 플레이트의 제조방법에 관한 것이다.
Ⅰ) 3D 프린팅 공정을 통해 하부 유전체를 형성하는 단계;
Ⅱ) 상기 하부 유전체의 상면에 3D 프린팅 공정을 통해 전극층을 형성하는 단계;
Ⅲ) 상기 전극층 상면에, 3D 프린팅 공정을 통해 상부 유전체를 형성하여 성형체를 제조하는 단계; 및
Ⅳ) 상기 Ⅲ) 단계에서 완성된 성형체를 동시소결하는 단계.
우선, 상기 Ⅰ) 단계는 UV 3D 프린터에서 페이스트 조성물을 사용하여 하부 또는 상부 유전체를 인쇄하고, UV 광원으로 경화하는데, 상기 페이스트 조성물은 Al2O3, SiO3, AIN, Al2O3, SiO3, SiO2, SiC, Si3N4, Y2O3, ZrO2, MgO2 및 CaCO3로 이루어진 군으로부터 선태되는 어느 하나 이상의 세라믹 분말; 첨가제; 및 UV 광감제를 포함할 수 있다. 이때, 하부 유전체와 상부 유전체의 제조에 사용되는 상기 페이스트 조성물은 서로 상이하거나 동일한 조성일 수 있고, 바람직하게는 동일한 조성의 페이스트 조성물을 사용하는 것일 수 있다.
상기 페이스트 조성물은 세라믹 분말 60~95 중량%, 첨가제 1 내지 30 중량% 및 UV 광감제 1 내지 15 중량%로 포함되는 것일 수 있다.
상기 세라믹 분말은 반도체 소자 또는 액정 소자 제조 공정에서 사용되는 정전척에 적용가능한 물질이라면 특별히 이에 제한되지 않으나, 바람직하게 Al2O3, SiO3, AIN, Al2O3, SiO3, SiO2, SiC, Si3N4, Y2O3, ZrO2, MgO2 및 CaCO3로 이루어진 군으로부터 선택되는 어느 하나 이상일 수 있다. 상기 세라믹 분말의 조성 성분은 90 내지 99 중량% AIN, Al2O3, Y2O3, Sm2O3, Ce2O3, La2O3 및 이들의 혼합물 중에서 선택되는 어느 하나, 0.1 내지 9 중량% SiO2, 그 외 0.1 내지 2 중량%의 불순물(MgO2, CaCO3)로 이루어진 것일 수 있다.
상기 첨가제는 정전척용 세라믹 플레이트의 페이스트 조성물에 통상적으로 사용되는 물질이면 특별히 이에 제한되지 않으나, 바람직하게는 바인더, 분산제, 가소제 및 이들의 혼합물 중에서 선택되는 어느 하나 이상을 포함할 수 있다. 구체적으로 상기 바인더는 질화붕소(pyrolic boron nitrite, PBN), 분산제는 디에틸 프탈레이트(DEP), 가소제는 폴리메틸메타크릴레이트(PMMA)일 수 있다.
상기 하부 구조체는 외부 전원과 전극층을 전기적으로 도통시키기 위하여, 일면에 관통홀이 형성된 것일 수 있다. 또한 상기 하부 구조체는 UV 광원에 의해 예비소결만 이루어진 상태인 것이 바람직하다.
상기 Ⅰ) 단계에서, UV 램프는 360~380 ㎚ 파장범위로 조사되는 것이 바람직한데, 왜냐하면 360~380 ㎚의 UV 파장범위로 제조될 경우 가장 원하는 형상의 정전척용 세라믹 플레이트를 얻을 수 있으면서, 누설전류가 높지않은 최적화된 특성을 가질 수 있기 때문이다. 상기 UV 파장범위를 벗어날 경우, 정전척용 세라믹 플레이트가 아예 구조를 형성하지 못하거나, 누설전류가 과도하게 높아지는 문제를 확인하였다.
상술한 과정을 통해 제조된 상기 하부 유전체는 정전척 세라믹 플레이트를 지지하는 역할을 수행하기 위하여 바람직하게 그 두께가 400~1000 ㎛일 수 있다.
또한 하부 유전체는 상부 유전체와 달리 미세한 두께의 조정이 필수사항이 아니므로, 스쿼즈 바의 이동속도에 관여받지 않으나, 두께의 편차를 일정하고 정밀하게 유지함과 동시에 void의 형성을 억제 및 방지하기 위해서는 하부 유전체를 인쇄할 때도 스쿼즈 바 이동속도를 제어하는 것이 바람직하다.
상기 Ⅰ) 단계에서, 하부 유전체를 인쇄할 때 스쿼즈 바 이동속도를 1~3 ㎜/s으로 제한하는 것이 가장 바람직한데, 상기 스퀴즈 바 이동 속도가 1~3 ㎜/s를 벗어날 경우, 두께 편차가 1 ㎜ 이상 발생하게 되고, 0.3~2.1 ㎜의 void가 1~15개 이상 형성될 수 있다.
상기 UV 광감제는 크실렌일 수 있다.
다음으로, Ⅱ) 상기 하부 유전체의 상면에 3D 프린팅 공정을 통해 전극층을 형성하는데, 상기 전극층의 두께는 10~20 ㎛인 것이 바람직하다. 상기 전극층의 두께가 20 ㎛를 초과할 경우, 상부 유전체와 하부 유전체 사이에 Void가 형성되는 문제가 발생하였고, 10 ㎛ 미만일 경우 정전척의 정전흡착력(Chucking Force)이 저하되는 문제가 발생하였으므로, 상기 범위 내에서 제조되는 것이 바람직하다.
상기 Ⅲ) 단계에서 3D 프린터로 전극층을 인쇄할 때, 원하는 설계의 구조를 갖는 전극층을 인쇄하기 위해서는 3D 모델링에 Slicing 작업을 진행할 수 있다.
종래 제조방법으로 제조될 경우, 상기 전극층의 두께가 50 ㎛ 이상으로 비교적 두껍게 형성되는 경우가 많다. 상기 하부 유전체와 상부 유전체는 상기 전극층의 두께만큼 이견되므로, 하부 유전체와 상부 유전체의 거리가 멀어질수록, 열전달 특성이 열악해지기 때문에, 정전척과 웨이퍼의 발열이 쉽게 유발되고, 이로 인해 반도체 공정의 효율이 저하되는 문제가 발생할 수 있다. 또한 점도가 높은 전극층용 조성물을 사용해야 하므로, 불순물에 의한 2차 오염이 유발될 수 있다.
종래 제조방법으로, 50 ㎛ 미만의 전극층을 제조하고자 하는 경우에는 제조공정이 더욱 복잡해지고, 조건의 제어가 민감하에 이루어져야 하므로, 품질 또는 수율이 현저히 저하되는 문제가 있다. 설사 제조되더라도 전극층이 균일하지 않아 접촉이 불량해질 수 있다. 나아가, 제조 조건에 민감하므로, 이에 따라 두께의 편차가 크게 발생하므로, 두께를 정확히 조절할 수 없다는 문제점이 존재한다.
상기 전극층은 정전척의 전극층에 사용가능한 금속 전도체라면 특별히 이에 제한되지 않으나, 바람직하게는 몰리브덴(Mo), 은(Ag), 니켈(Ni), 텅스텐(W) 및 혼합물로 이루어진 군으로부터 선택되는 어느 하나일 수 있다.
기존에는 전극층을 형성하기 위해, 스크린프린팅, 박막 인쇄, 무전해도금 또는 스퍼터링 방식 등이였으나, 본 발명은 3D 프린팅을 통해 원하는 두께 및 구조를 설계한 후, 인쇄하는 공정을 통해 만들 수 있으므로, 종래 방법보다 훨씬 시간을 단축할 수 있고, 두께와 평탄도 및 거칠기를 매우 정밀하게 제어하여 제조할 수 있다. 또한, 하부 유전체 표면에 접합이 잘 이루어져 접합을 위한 추가적인 물질이 필요하지 않으며, 하부 유전체와의 사이에 기포 불량이나 저항의 발생을 낮출 수 있고, 다양한 구조, 패턴을 구현할 수 있다는 장점이 있다.
이후, Ⅲ) 상기 전극층 상면에, 3D 프린팅 공정을 통해 상부 유전체를 형성하여 성형체를 제조한다. 상기 Ⅲ) 단계는 구체적으로 UV 3D 프린터에서 페이스트 조성물을 사용하여 하부 또는 상부 유전체를 인쇄하고, UV 광원으로 경화하여 수행될 수 있다.
상기 상부 유전체의 두께가 100 내지 1000 ㎛이면 두께 편차는 ±0.1% 내지 ±2%이고, 상기 상부 유전체의 두께가 1000 ㎛ 이상이면 두께 편차는 ±5% 미만일 수 있다. 바람직하게, 상기 상부 유전체의 두께가 100 내지 700 ㎛이면 두께 편차는 ±0.1% 내지 ±2%이고, 상기 상부 유전체의 두께가 1000 내지 20,000 ㎛ 이면 두께 편차는 ±1% 내지 ±5%일 수 있다.
얇은 두께의 정전척용 세라믹 플레이트를 제조하기 위해 종래 기술을 사용할 경우 평균 두께가 설정값과 일치되지 못하는 경우가 대다수이며, 설사 일치하더라도 void가 발생하거나, 표면에 굴곡이 있거나, 두께 편차가 3%를 초과하므로, 원하는 정전척을 위한 특성을 갖는 세라믹 플레이트를 정밀하고 신속하게 제조할 수 없다는 문제가 존재한다.
나악가 종래 기술은 두꺼운 두께의 정전척용 세라믹 플레이트를 제조하게 되면, 두께 편차도 ±10% 이상으로 크게 증가하나, 본 발명은 두께 편차 범위 ±5% 미만으로 정밀한 두께의 세라믹 플레이트를 제조할 수 있다는 장점을 갖는다.
상기 상부 유전체는 상면에 웨이퍼가 직접 안치되는 수단으로, 상부 유전체의 두께는 일정해야 하고, 표면은 웨이퍼가 안치되기 용이하도록 평평하게 형성되어야 하므로, 제조방법 상의 면밀한 제어가 요구된다. 이러한 특성을 지닌 상부 유전체를 제조하기 위해, 종래의 방법을 도입할 경우(예를 들어 테이프 캐스팅) 후술하는 실험예에서와 같이 유전체의 두께와 평탄도가 틀어지게되고, 공정 시간이 길어져 단가가 높아지는 문제가 발생한다. 나아가 3D 프린팅 공정을 사용한다 하더라도 조건이 벗어나게 될 경우, void가 발생하거나, 두께의 편차가 10 ㎛ 이상(± 3% 이상)으로 발생하여 유전체 두께가 일정하게 형성되지 못하여, 반도체 공정에 적용시 헬륨리크가 에칭의 불균형 등 다양한 문제점을 야기할 가능성이 있어, 반도체 소자나 액정 소자의 품질이나 수율을 현저히 저하시키게 된다.
상기 상부 유전체는 통상적으로 정전척 세라믹 플레이트에 사용되는 세라믹 재료라면 특별히 이에 제한되지 않으며, 바람직하게 상기 상부 유전체의 페이스트 조성물은 Al2O3, SiO3, AIN, Al2O3, SiO3, SiO2, SiC, Si3N4, Y2O3, ZrO2, MgO2 및 CaCO3로 이루어진 군으로부터 선태되는 어느 하나 이상의 세라믹 분말; 첨가제; 및 UV 광감제를 포함할 수 있다. 이때, 상부 유전체의 제조에 사용되는 상기 페이스트 조성물은 하부 유전체와 서로 상이하거나 동일한 조성이 사용될 수 있고, 가장 바람직하게는 하부 유전체와 동일한 조성의 페이스트 조성물이 사용되는 것일 수 있다.
상기 페이스트 조성물은 세라믹 분말 60 내지 95 중량%, 첨가제 1 내지 30 중량% 및 UV 광감제 1 내지 15 중량%로 포함되는 것일 수 있다.
상기 세라믹 분말은 반도체 소자 또는 액정 소자 제조 공정에서 사용되는 정전척에 적용가능한 물질이라면 특별히 이에 제한되지 않으나, 바람직하게 Al2O3, SiO3, AIN, Al2O3, SiO3, SiO2, SiC, Si3N4, Y2O3, ZrO2, MgO2 및 CaCO3로 이루어진 군으로부터 선택되는 어느 하나 이상일 수 있다. 상기 세라믹 분말의 조성 성분은 90 내지 99 중량% AIN, Al2O3, Y2O3, Sm2O3, Ce2O3, La2O3 및 이들의 혼합물 중에서 선택되는 어느 하나, 0.1 내지 9 중량% SiO2, 그 외 0.1 내지 2 중량%의 불순물(MgO2, CaCO3)로 이루어진 것일 수 있다.
상기 첨가제는 정전척용 세라믹 플레이트의 페이스트 조성물에 통상적으로 사용되는 물질이면 특별히 이에 제한되지 않으나, 바람직하게는 바인더, 분산제, 가소제 및 이들의 혼합물 중에서 선택되는 어느 하나 이상을 포함할 수 있다. 구체적으로 상기 바인더는 질화붕소(pyrolic boron nitrite, PBN), 분산제는 디에틸 프탈레이트(DEP), 가소제는 폴리메틸메타크릴레이트(PMMA)일 수 있다.
상기 UV 광감제는 크실렌일 수 있다.
상기 Ⅲ) 단계에서, UV 램프는 360~380 ㎚ 파장범위로 조사되는 것이 바람직한데, 왜냐하면 360~380 ㎚의 UV 파장범위로 제조될 경우 가장 원하는 형상의 정전척용 세라믹 플레이트를 얻을 수 있으면서, 누설전류가 높지않은 최적화된 특성을 가질 수 있기 때문이다. 상기 UV 파장범위를 벗어날 경우, 정전척용 세라믹 플레이트가 아예 구조를 형성하지 못하거나, 누설전류가 과도하게 높아지는 문제를 확인하였다.
상기 Ⅲ) 단계에서, 상부 유전체를 인쇄할 때 스쿼즈 바 이동속도는 1~3 ㎜/s인 것이 가장 바람직한데, 상기 스퀴즈 바 이동 속도가 1~3 ㎜/s를 벗어날 경우, 0.3~2.1 ㎜의 void가 1~15개 이상 형성되는 것을 확인하였다.
상술한 과정을 통해 제조된 상기 상부 유전체는 두께는 설계에 따라 요구되는 것에 따라 적절히 선택될 수 있고, 원하는 두께에 가장 근접한 두께(0~3 ㎛ 정도만 차이 발생)로 제조할 수 있으며, 바람직한 두께 범위는 0.1~10 ㎜이고, 가장 바람직하게는 299~302 ㎛일 수 있다. 종래 기술로 제조할 경우 원하는 두께로 제조되는 것이 어렵다. 실질적으로 최소 5 ㎛ 이상 차이가 나는 것을 확인하였다.
게다가 상부 유전체에서 두께의 균일함을 비교한 결과, 제조된 하나의 상부 유전체 평면 상에 임의로 12 포인트를 선택하고, 두께를 측정한 바(두께 편차), 두께 편차가 1~5 ㎛인 것으로 확인되었다. 이는 빠른 시간 내에 매우 균일하고 평평한 표면을 갖는 상부 유전체가 제조됨을 의미한다. 상기 두께 편차가 5 ㎛ 이상, 즉 10 ㎛을 초과할 경우에는 후술하는 실험예 4에서와 같이 Chucking force가 최대 900 gF 낮아지는 문제가 발생함을 알 수 있다.
게다가 상술한 과정을 통해 제조할 경우, 노하우나 첨단장비의 변경없이 다양한 형상과 사이즈 대응이 가능하다는 장점을 갖는다. 특히 제작이 불가능했던 원형 롤 타입, 접합부없는 원판 사이즈, 대형 사이즈의 제작 대응이 용이하다.
상기 Ⅳ) 단계는 1500 내지 2000 ℃에서 1 내지 10 시간동안 수행될 수 있고, 이는 상부 또는 하부 유전체에 따라 적절히 선택될 수 있다. 예를 들어 Al2O3 유전체가 사용된 경우에는 산화 분위기 상압소결을 진행하되, 1650 ℃에서 2 내지 5시간 수행하는 것이 바람직하다. 또한 AlN 유전체가 사용된 경우에는 카본로에서 N2, Ar 분위기소결을 진행하되, 1750 ℃에서 4 내지 7시간 수행하는 것이 바람직하다.
상기 제조과정에 있어서, 어느 하나의 단계라도 3D 프린팅 공정이 아닌 종래의 공정을 통해 제조된다면 소결과정시 void가 추가적으로 발생하거나, 세라믹 분말간의 결합력 부족등으로 강도가 약해져 시간이 지남에 따라 세라믹 분말이 떨어져 나와 자체 분진이 발생되어, 정전척의 교체시기가 빨리질뿐만 아니라, 반도체 소자나 액정 소자의 품질에 악영향을 미치는 것으로 확인되었다. 게다가 형상이나 크기의 제어가 용이하지 않고, 가능하다고 하더라도 시간이 1/4~1 배 이상 더 증가하게 되는 문제가 발생할 수 있다. 제조공정에 있어서, 공정시간은 비용과 단가에 직결되므로 실질적 공정시 1/4 배의 저감효과라도, 이는 무시할 수 없는 현저한 상승효과라 할 것이다.
본 발명의 다른 측면은 상기 제조방법에 따라 제조된 정전척용 세라믹 플레이트 및 이를 포함하는 반도체 및 액정 소자 제조설비의 정전척에 관한 것이다.
반도체 소자 제조에 있어 정적척(ESC)로 인한 He Leak, Etch 불균형등 많은 문제들이 발생하고 있다. 이러한 이슈들은 소자에 직접적인 영향을 주어 해당 소자들을 사용하지 못하게 하고, 수율(Yield)에 직접적인 영향을 끼치며, 기업에 막대한 손실을 발생시키는 등, 다양한 문제들을 야기한다. 즉, 정전척(ESC)는 반도체 소자 제조 공정에 있어, 매우 주요한 역할을 담당하고 있다. 대부분의 정전척(ESC)의 기능은 기본 구성인 세라믹 플레이트(Ceramic Plate)에 기반하고 있다. 최근, 소자의 선폭 미세화에 따른 고밀도 플라즈마 사용, 제조시간 단축을 위한 악조건에서 공정을 진행하는 등 반도체 소자 제조공정에 다양한 변화가 시도되고 있으나, 정전척(ESC)에 대한 개발은 미진하여, 정전척(ESC)의 낮은 성능이 대부분인 문제들이 많아지고 있다. 그러나 고정밀 고성능의 정전척용 세라믹 플레이트는 제조공정이 까다롭고 복잡하여 일부 소수 업체에서만 제조되고 있고, 그 비용이 만만치 않다.
따라서, 저렴하면서도 고정밀 고성능을 갖는 정전척용 세라믹 플레이트의 공급이 매우 시급한 실정이다.
이에 본 발명은 3D 프린터를 이용하여 정전척(ESC)용 세라믹 플레이트를 제조함으로써, 종전의 방법보다 제작 공정 과정이 간단할 뿐 아니라 가격적인 측면에서도 매우 저렴하며, 정밀성도 현저히 향상시킬 수 있음을 확인한 바, 최적화된 정전척(ESC)용 세라믹 플레이트의 제조방법을 개발하기에 이르렀고, 이러한 제조방법을 통해 다양한 설계 자유도를 갖는 우수한 성능의 정전척용 세라믹 플레이트를 제공할 수 있다.
본 발명의 일 실시예에 따르면, 상기 제조방법에 따라 제조된 정전척용 세라믹 플레이트는 매우 낮은 유전체의 두께 편차(± 0.1 내지 2%, 바람직하게는 1~5 ㎛, 가장 바람직하게는 2~3 ㎛)를 갖고, 균일한 구조를 가지며, 미세 크랙과 Void도 거의 발생하지 않은 정전척용 세라믹 플레이트인 것을 특징으로 한다. 또한, Chucking force가 3796~3916 gF로 확인되었고, 이는 종래 정전척 세라믹 플레이트인 비교예 1, 2에 비해 최대 900 gF 증가한 것으로써, 이러한 차이는 유의미한 정도의 수준 이상의 효과적 차이를 갖는 것이다.
상술한 우수한 효과를 갖는 정전척용 세라믹 플레이트는 반도체 및 액정 소자 제조설비의 정전척에 효과적으로 활용될 수 있고, 종래 정전척 세라믹 플레이트를 사용한 것보다 Void, 미세 크랙이 현저히 개선되었기 때문에 상대적으로 장기간 사용이 가능하며, 반도체나 액정 소자의 불량을 감소시키고 수율을 증가시키는 효과를 나타낼 수 있다. 또한, 정전척의 단가를 크게 절감할 수 있다는 가장 큰 장점을 갖는다.
이하에서 실시예 등을 통해 본 발명을 더욱 상세히 설명하고자 하며, 다만 이하에 실시예 등에 의해 본 발명의 범위와 내용이 축소되거나 제한되어 해석될 수 없다. 또한, 이하의 실시예를 포함한 본 발명의 개시 내용에 기초한다면, 구체적으로 실험 결과가 제시되지 않은 본 발명을 통상의 기술자가 용이하게 실시할 수 있음은 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속하는 것도 당연하다.
실시예 1. 340 ㎚ UV 파장범위로 제조된 정전척(ESC)용 세라믹 플레이트.
1) 하부 유전체 인쇄
하부 유전체를 제작하기 위하여, 우선 페이스트 조성물을 준비하였다. 본 실시예에서는 Al2O3 페이스트 조성물을 사용하였다.
Al2O3 페이스트 조성물은 세라믹 분말 65 중량%;과 바인더 폴리비닐 부티랄(PVB) 10 중량%, 분산제 DEP 10 중량%, 가소제 PMMA 10 중량% 및 UV 광감제 크실렌(Xylene) 5 중량%를 혼합하여 준비하였다. 이때 세라믹 분말은 96 중량% Al2O3, 3 중량% SiO2, 그 외 1 중량%의 불순물(MgO2, CaCO3)로 이루어진 것을 사용하였다.
이후, 준비된 페이스트 조성물을 UV 3D 프린터(3DCERAM, co. Ltd)로 사용하여 하부 유전체를 인쇄하고, UV 광원으로 UV 레이저를 사용하여 경화하였다. 이때 340 ㎚로 조사하여 수행하였다. 페이스트 조성물은 얇게 적층하여 인쇄가 진행되며, 각각의 층은 1/4 ㎜ 두께로 진행되었다. 각층에 사용되는 페이스트 조성물은 약 100~150 g 사용되었다. 스퀴즈 바의 이동속도는 5 ㎜/s로 수행하였다. 인쇄 시 20~25 ℃, 습도는 50%이하로 유지되도록 하여, 하부 유전체를 제작하였다.
2) 전극층 인쇄
상기 형성된 하부 유전체의 상면에 3D 프린터(Concept Laser, co. Ltd)를 이용하여 전극층을 인쇄하였다. 전극층의 두께는 10 ㎛ 일 수 있으며, 전극층용 조성물은 약 50~60 g 사용되었다. 이때, 3D 프린터에서 스퀴즈 바의 이동속도는 3~6 ㎜/s로 수행하였고, 인쇄 시 20~25 ℃, 습도는 50%이하로 유지되도록 하였다.
3) 상부 유전체 인쇄
상기 형성된 전극층 상면에 3D 프린터를 이용하여 1) 하부 유전체 인쇄와 동일한 방법과 조건으로 상부 유전체를 인쇄하였다.
상술한 일련의 과정을 통해서, 상부 유전체/전극층/하부 유전체로 이루어진 정전척용 세라믹 성형체를 제작하였다.
4) 동시소결
상기 과정을 통해 제조된 정전척용 세라믹 성형체를 동시소결하여, 실시예 1의 세라믹 플레이트를 제조하였다. 구체적으로 상기 하부 유전체가 Al2O3 페이스 조성물로 제조된 것일 경우에는, 산화 분위기 상압소결을 진행하였고, 대기 상태의 전기로를 이용하며, 1650 ℃온도 조건에서 2 또는 5시간 유지하는 조건으로 소결을 진행하였다.
상기 하부 유전체가 AlN 페이스트 조성물로 제조된 것일 경우에는, 카본로에서 N2 또는 Ar분위기 소결을 진행하며 1750 ℃ 온도 조건에서 4 또는 7시간 유지하여 수행하였다.
최종제조된 정전척용 세라믹 플레이트에서 하부 유전체의 두께는 700 ㎛이고, 상부 유전체의 두께는 300 ㎛이였으며, 두 유전체 두께 편차는 각각 5 ㎛ 내외(구체적으로 ±0.1 내지 2%)인 것으로 확인되었다.
실시예 2. 350 ㎚ UV 파장범위로 제조된 정전척(ESC)용 세라믹 플레이트.
UV 파장범위를 350 ㎚로 변경한 것을 제외하고는 상기 실시예 1과 모두 동일하게 제조하였다.
실시예 3. 360 ㎚ UV 파장범위로 제조된 정전척(ESC)용 세라믹 플레이트.
UV 파장범위를 360 ㎚로 변경한 것을 제외하고는 상기 실시예 1과 모두 동일하게 제조하였다.
실시예 4. 370 ㎚ UV 파장범위로 제조된 정전척(ESC)용 세라믹 플레이트.
UV 파장범위를 370 ㎚로 변경한 것을 제외하고는 상기 실시예 1과 모두 동일하게 제조하였다.
실시예 5. 380 ㎚ UV 파장범위로 제조된 정전척(ESC)용 세라믹 플레이트.
UV 파장범위를 380 ㎚로 변경한 것을 제외하고는 상기 실시예 1과 모두 동일하게 제조하였다.
실시예 6. 390 ㎚ UV 파장범위로 제조된 정전척(ESC)용 세라믹 플레이트.
UV 파장범위를 390 ㎚로 변경한 것을 제외하고는 상기 실시예 1과 모두 동일하게 제조하였다.
실시예 7. 400 ㎚ UV 파장범위로 제조된 정전척(ESC)용 세라믹 플레이트.
UV 파장범위를 400 ㎚로 변경한 것을 제외하고는 상기 실시예 1과 모두 동일하게 제조하였다.
실시예 8. 410 ㎚ UV 파장범위로 제조된 정전척(ESC)용 세라믹 플레이트.
UV 파장범위를 410 ㎚로 변경한 것을 제외하고는 상기 실시예 1과 모두 동일하게 제조하였다.
실시예 9. 1 ㎜/s 스퀴즈 바의 이동속도로 제조된 정전척용 세라믹 플레이트.
스퀴즈 바 이동속도를 1 ㎜/s로 변경한 것을 제외하고는 상기 실시예 3과 모두 동일하게 제조하였다.
실시예 10. 3 ㎜/s 스퀴즈 바의 이동속도로 제조된 정전척용 세라믹 플레이트.
스퀴즈 바 이동속도를 3 ㎜/s로 변경한 것을 제외하고는 상기 실시예 3과 모두 동일하게 제조하였다.
실시예 11. 6 ㎜/s 스퀴즈 바의 이동속도로 제조된 정전척용 세라믹 플레이트.
스퀴즈 바 이동속도를 6 ㎜/s로 변경한 것을 제외하고는 상기 실시예 3과 모두 동일하게 제조하였다.
실시예 12. 9 ㎜/s 스퀴즈 바의 이동속도로 제조된 정전척용 세라믹 플레이트.
스퀴즈 바 이동속도를 9 ㎜/s로 변경한 것을 제외하고는 상기 실시예 3과 모두 동일하게 제조하였다.
실시예 13. 12 ㎜/s 스퀴즈 바의 이동속도로 제조된 정전척용 세라믹 플레이트.
스퀴즈 바 이동속도를 12 ㎜/s로 변경한 것을 제외하고는 상기 실시예 3과 모두 동일하게 제조하였다.
실시예 14. 15 ㎜/s 스퀴즈 바의 이동속도로 제조된 정전척용 세라믹 플레이트.
스퀴즈 바 이동속도를 15 ㎜/s로 변경한 것을 제외하고는 상기 실시예 3과 모두 동일하게 제조하였다.
실시예 15. 전극층의 두께가 5 ㎛로 제조된 정전척용 세라믹 플레이트.
전극층의 두께를 5 ㎛로 변경한 것을 제외하고는 상기 실시예 3과 모두 동일하게 제조하였다.
실시예 16. 전극층의 두께가 10 ㎛로 제조된 정전척용 세라믹 플레이트.
전극층의 두께를 10 ㎛로 변경한 것을 제외하고는 상기 실시예 3과 모두 동일하게 제조하였다.
실시예 17. 전극층의 두께가 15 ㎛로 제조된 정전척용 세라믹 플레이트.
전극층의 두께를 15 ㎛로 변경한 것을 제외하고는 상기 실시예 3과 모두 동일하게 제조하였다.
실시예 18. 전극층의 두께가 20 ㎛로 제조된 정전척용 세라믹 플레이트.
전극층의 두께를 20 ㎛로 변경한 것을 제외하고는 상기 실시예 3과 모두 동일하게 제조하였다.
실시예 19. 전극층의 두께가 25 ㎛로 제조된 정전척용 세라믹 플레이트.
전극층의 두께를 25 ㎛로 변경한 것을 제외하고는 상기 실시예 3과 모두 동일하게 제조하였다.
실시예 20. 전극층의 두께가 30 ㎛로 제조된 정전척용 세라믹 플레이트.
전극층의 두께를 30 ㎛로 변경한 것을 제외하고는 상기 실시예 3과 모두 동일하게 제조하였다.
실시예 21 내지 24 상부 유전체 두께가 302 ㎛로 제조된 정전척용 세라믹 플레이트.
실시예 21 내지 24는 상부 유전체 두께 300 ㎛를 목표로 하여 실시예 3과 모두 동일하게 하여 4개의 정전척용 세라믹 플레이트를 제조하였고, 하나의 정전척용 세라믹 플레이트가 하나의 실시예가 된다.
제조된 4개의 정전척용 세라믹 플레이트(실시예 21 내지 24)의 상부 유전체 두께를 측정하여 표 4에 구체적인 나타내었다. 이때 하나의 정전척용 세라믹 플레이트의 상부 유전체 상의 임의의 12군데 두께를 측정하여, 평균값을 두께로 표기하였다. 두께 편차는 12 군데 측정값의 Max-Min 값으로, 1개의 정전척용 세라믹 플레이트에서 상부 유전체 두께의 균일성을 의미한다.
표 4에 나타난 바와 같이, 본 발명의 제조방법을 통해 제조하면, 상부 유전체 두께 편차가 5 ㎛ 내외로 매우 정교하고 균일하게 제조되는 것을 확인할 수 있다.
실시예 25. AlN 정전척용 세라믹 플레이트
하부 또는 상부 구조체를 Al2O3 페이스트 조성물 대신에 AlN 페이스트 조성물로 변경한 것을 제외하고는 상기 실시예 1과 모두 동일하게 제조하였다.
상기 AlN 페이스트 조성물은 상기 세라믹 분말을 99 중량% AlN, 그 외 Al 계 불순물 1 중량%으로 이루어진 것을 사용하였다는 것을 제외하고는 상기 Al2O3 페이스트 조성물과 동일하게 준비한 것을 사용하였다(세라믹 분말 65 중량%;과 바인더 PVB 10 중량%, 분산제 DEP 10 중량%, 가소제 PMMA 10 중량% 및 UV 광감제 크실렌(Xylene) 5 중량%를 혼합).
최종제조된 정전척용 AlN 정전척용 세라믹 플레이트도 하부 유전체의 두께는 20 ㎜이고, 상부 유전체의 두께는 1000 ㎛이였으며, 두 유전체 두께 편차는 각각 상기 두께의 ± 5%인 것으로 확인되었다.
AlN과 Al2O3의 ESC 기능상의 특성(유전율, 절연저항 등)이 다르기 때문에, 소재와 사용처에 따라 제조하고자 하는 정적척용 세라믹 플레이트의 spec이 달라질 수 있다. 실시예 1의 Al2O3의 경우 상부 유전체는 300 ㎛, 하부 유전체는 700 ㎛이 되도록 제작하였다. 앞서 살펴본 바와 같이 하나의 정전척용 세라믹 플레이트 상에 임의의 12군데의 두께를 측정하여, 편차를 계산한 결과 1~5 ㎛를 벗어나지 않는 것을 확인하였다. 즉, 1000 ㎛ 미만, 700 ㎛ 미만의 두께를 갖는 정전척용 세라믹 플레이트 제조시, 본 발명에 따른 제조방법으로 제조하면 두께 편차가 ± 0.1 내지 2%를 벗어나지 않는 매우 균일하고, 평평한 하나의 플레이트를 제작할 수 있음을 알 수 있다.
그리고 AlN의 경우, 두께가 1000 ㎛ 이상으로 매우 두꺼워졌음에도 불구하고, 상부 유전체 1000 ㎛, 하부 유전체 20 mm가 되도록 제조하였을 때, 하나의 플레이트 상에서 두께 편차가 ± 5%을 벗어나지 않음을 확인하였다. 이는 종래 제조방법으로 제조된 AIN의 정전척용 세라믹 플레이트의 두께 편차가 ±10% 내지 ±15%라는 것에 비하면 균일함이 현저히 개선된 것이라 할 수 있다.
비교예 1. 종래 정전척용 세라믹 플레이트.
상부 구조체의 두께가 311 ㎛, 전극층의 두께가 10 ㎛인 Sinko로부터 구매한 Lam 374 ESC plate을 사용하였다.
비교예 1은 종래 상용화되고 있는 정전척용 세라믹 플레이트 제품으로, 상부 유전층 두께가 300 ㎛인 것을 구매하였고, 구체적인 비교를 위해 구매한 제품의 상부 유전층 두께와 편차 및 전극층 두께를 본 발명의 실시예와 동일하게 측정하여 표 4에 나타내었다.
비교예 2. 종래 정전척용 세라믹 플레이트.
상부 구조체의 두께가 293 ㎛, 전극층의 두께가 10 ㎛인 Sinko로부터 구매한 Lam 374 ESC plate을 사용하였다.
비교예 2는 종래 상용화되고 있는 정전척용 세라믹 플레이트 제품으로, 상부 유전층 두께가 300 ㎛인 것을 구매하였고, 구체적인 비교를 위해 구매한 제품의 상부 유전층 두께와 편차 및 전극층 두께를 본 발명의 실시예와 동일하게 측정하여 표 4에 나타내었다.
실험예 1. 다양한 UV 파장범위로 제조된 정전척(ESC)용 세라믹 플레이트의 누설전류 분석.
상부 유전체를 제조함에 있어서, UV 3D 프린팅 과정에서 사용되는 UV 파장이 매우 중요하다. UV 파장범위가 너무 높을 경우, 최종 완성된 정전척용 세라믹 플레이트에 미세 크랙(Crack)이 생기게 되고, 정전척(ESC)의 유전율 저하와 누설전류(Leakage Current)와 같은 문제들이 발생하게 된다. 반면 UV 파장범위가 너무 낮을 경우, 제대로 경화되지 못하므로 구조가 유지되지 못하므로, 세라믹 플레이트를 아예 제조할 수 없게 된다.
따라서, 각각의 유전체 두께와 인가전압을 동일하고, UV 파장범위만을 달리하여 제조된 실시예 1 내지 8의 정전척용 세라믹 플레이트를 제작하고, 이로부터 미세 크랙(crack)과 관련된 누설전류를 측정하였다. 제조된 각각의 실시예 1~8의 정전척용 플레이트는, 실제 정전척이 사용되는 0.3 mA에서 절연파괴(Break Down Voltage) 설정을 한 후, 누설전류를 측정하고 표 1에 나타내었다.
누설전류 측정방법은 Power supply의 양극 혹은 음극에 멀티테스터기를 연결하여 누설전류를 측정하였다. 한편 세라믹 플레이트 형성여부 측정방법은 세정 후 육안으로 확인 하였을 때 경화된 부분의 일부가 떨어져나오거나 온전 할 경우에만 O로 표기하였으며, 그렇지 못한 경우에는 불량(X)으로 판정 및 표기하였다.
구분 UV 파장범위 정전척용 세라믹 플레이트 형성여부 누설전류
실시예 1 340 ㎚ X -
실시예 2 350 ㎚ X -
실시예 3 360 ㎚ O 0.1 ㎃ 이하
실시예 4 370 ㎚ O 0.1 ㎃ 이하
실시예 5 380 ㎚ O 0.1 ㎃ 이하
실시예 6 390 ㎚ O B/D
실시예 7 400 ㎚ O B/D
실시예 8 410 ㎚ O B/D
상기 표 1에서 B/D는 Break Down을 의미한다.
표 1에 나타난 바와 같이 UV 파장범위 340, 350 ㎚으로 제조된 실시예 1 및 2는 정전척용 세라믹 플레이트로 형성되지 못하였으나, 360 ㎚ 이상부터는 원하는 형태의 정전척용 세라믹 플레이트로 제조되었음을 확인하였다. 특히, 360~380 ㎚의 UV 파장범위로 제조된 실시예 3~5의 정전척용 세라믹 플레이트는 누설전류가 0.1 ㎃ 이하인 것으로 확인되었다. 따라서, 360~380 ㎚의 UV 파장범위로 제조되는 것(실시예 3~5의 정전척용 세라믹 플레이트)이 가장 원하는 형상의 정전척용 세라믹 플레이트를 얻을 수 있으면서, 누설전류가 높지않은 최적화된 특성을 가지는, 가장 바람직한 범위임을 확인하였다.
실험예 2. 다양한 스퀴즈 바(BAR) 이동속도로 제조된 정전척(ESC)용 세라믹 플레이트의 Void 발생여부 분석.
정전척용 세라믹 플레이트, 3D 프린터를 이용하여 제작할 경우에는, 페이스트 조성물이 인쇄되면서 적층되어 유전체를 형성하게 된다. 따라서, 유전체를 인쇄하는 과정에, 페이스트 조성물은 바(bar) 형태인 것을 사용하며, 본 발명에서 이를 스퀴즈 바(bar)라고 명명하였다.
상기 스퀴즈 바는 스퀴즈하는데 있어, 바의 이동속도가 과도하게 빠를 경우 최종 완성된 정전척용 세라믹 플레이트 내에 Void가 형성되는 문제가 발생한다. 따라서 스퀴즈 바 이동속도를 최적화하기 위하여, 스퀴즈 바 이동속도를 제외한 모든 조건을 동일하게 하여 정전척용 세라믹 플레이트를 제조(실시예 9 내지 14)하고, 각각에 대하여 Void와 이의 크기를 측정하여 표 2에 나타내었다.
void 발생여부 측정방법은 초음파 측정 후 Void를 확인하며 1 ㎜이상일 경우에는 불량으로 간주한다.
　 Bar 이동속도 Void 개수 최대 Void 크기
실시예 9 1 ㎜/s 0 0
실시예 10 3 ㎜/s 0 0
실시예 11 6 ㎜/s 1 0.3 ㎜
실시예 12 9 ㎜/s 3 1.2 ㎜
실시예 13 12 ㎜/s 8 1.5 ㎜
실시예 14 15 ㎜/s 15 2.1 ㎜
표 2에 나타난 바와 같이, 실시예 9와 실시예 10으로부터 제조된 정전척용 세라믹 플레이트에는 Void가 발생하지 않았음을 확인하였다. 반면, 실시예 11에서부터는 0.3~2.1 ㎜의 void가 형성되었음을 알 수 있다.
따라서, 바람직한 스퀴즈 바 이동속도는 1 내지 3 ㎜/s임을 확인하였다.
실험예 3. 전극층 두께에 따라 제조된 정전척용 세라믹 플레이트의 Void 발생여부 및 Chucking Force 분석.
전극층의 두께에 따라, 정전척용 세라믹 플레이트의 기능이 현저히 달라지게 된다. 구체적으로 전극층의 두께가 과도하게 두꺼울 경우, 하부 유전체 사이에 Void가 발생하는 문제가 있고, 전극층의 두께가 너무 얇을 경우에는 최종 형성된 정전척의 Chucking Force가 저하되는 문제가 있다.
따라서, 전극층의 두께를 최적화하기 위하여, 전극층 두께를 제외한 모든 조건을 동일하게 하여 정전척용 세라믹 플레이트를 제조(실시예 15 내지 20)하고, 각각에 대하여 Void 발생여부 및 Chucking Force 분석하여 표 3에 나타내었다.
실시예 15 내지 20으로부터 제조된 정전척용 세라믹 플레이트로부터 Void 크기를 측정하고, 1 ㎜ 이상의 크기를 갖는 Void가 1개 이상 존재하는 경우 O로 표시하였다. 1 ㎜ 미만의 Void만 존재하는 경우에는 X로 표시하였다.
상기 Chucking Force는 3,000 V의 전압 인가 후 Push Pull Gauge를 사용하여 측정하였다. Chucking Force의 기준은 현재 상용되고 있는 정전척(ESC)의 기준인 >3,000 gF @3000 V를 적용하였다.
　 전극층의 두께 Void 발생여부 Chucking Force
실시예 15 5 ㎛ X 2,392 gF
실시예 16 10 ㎛ X 3,310 gF
실시예 17 15 ㎛ X 3,328 gF
실시예 18 20 ㎛ X 3,486 gF
실시예 19 25 ㎛ O 3,488 gF
실시예 20 30 ㎛ O 3,530 gF
표 3에 나타난 바와 같이, 전극층의 두께가 5 내지 20 ㎛인 실시예 15 내지 18의 정전척용 세라믹 플레이트가 Void가 전혀 발생하지 않았음을 확인하였다. 그런데 실시예 15의 경우 Chucking Force가 2,392 gF로 현저히 낮아지는 문제점을 확인하였다. 실시예 16 내지 실시예 20의 정전척용 세라믹 플레이트가 우수한 Chucking force를 가지면 Void 발생하지 않아, 가장 바람직함을 확인하였다.
실험예 4. 유전체 두께에 따라 제조된 정전척(ESC)용 세라믹 플레이트와 종래 정전척(ESC)용 세라믹 플레이트의 성능 비교.
실시예 21 내지 24로부터 제조된 정전척용 세라믹 플레이트를 준비하고, 이들 각가에 대하여, 정전척으로써의 가능성을 확인하고자 하였다. 정전척으로 사용되기 위해서는 일정 수준의 Chucking Force을 가져야하고, 유전체 두께간의 편차가 좁아야 한다.
실시예 21 내지 24로부터 제조된 정전척용 세라믹 플레이트와 비교예 1 및 2의 종래 정전척용 세라믹 플레이트에 대하여, 유전체 두께 편차와 Chucking Force를 측정하여 분석하였다.
유전체 두께 편차를 측정하기 위해, 도막측정기(Fischer사의 MMS-PC)를 사용하였다. 시편 당 12 Point를 측정하였고, Chucking Force는 Push Pull Gauge를 이용하여 3,000V의 전압을 인가하여 측정하여 표 4에 나타내었다.
　 상부 유전체 두께 상부 유전체 두께 편차 Chucking force
실시예 21 302 ㎛ 2 ㎛ 3,810 gF
실시예 22 300 ㎛ 3 ㎛ 3,796 gF
실시예 23 299 ㎛ 2 ㎛ 3,916 gF
실시예 24 300 ㎛ 2 ㎛ 3,887 gF
비교예 1 311 ㎛ 13 ㎛ 3,031 gF
비교예 2 293 ㎛ 25 ㎛ 3,189 gF
상기 표 4에서 상부 유전체 두께의 편차는 12 point 측정값에서 Max-Min값을 편차로 칭하였다.
표 4에 나타난 바와 같이 비교예 1 및 2의 종래 정전척용 세라믹 플레이트의 경우, 3,031~3,189 gF Chucking force를 가지며, 유전체 두께의 편차가 13~25 ㎛(약 ± 4.3 내지 8.5%)으로 매우 높은 것으로 확인되었다. 이는 종래 정전척용 세라믹 플레이트가 테이프 캐스팅(Tape Casing) 공법으로 제조되므로, 유전체 두께를 세밀하게 조절할 수 없다. 게다가 상·하부 구조체 및 전극층 사이에 1 ㎜ 이상의 Void가 다수 존재하는 것을 확인하였다.
즉, 종래 정전척용 세라믹 플레이트가 정전척으로 활용될 경우, 수명이 약하며, 공정 효율이 저하되며, 유전체 소결시 불순물이 방출되어 정전척의 오염을 유발하는 문제 등이 발생하며, 정전척의 불량을 유발할 수 있다. 앞서 설명한 바와 같이 정전척용 세라믹 플레이트 제조를 위해 다단계 공정이 요구되므로 단가가 현저히 높다는 단점이 있다.
이에 반해, 본 발명의 실시예 21 내지 24의 정전척용 세라믹 플레이트는 유전체 두께 편차가 2~3 ㎛으로 매우 좁게, 균일하게 형성되었음을 확인하였다. 게다가 각 층간 Void가 거의 형성되지 않음을 확인하였다. 기능적인 측면에서도 Chucking force가 3796~3916 gF로 확인되었고, 이는 비교예 1, 2에 비해 최대 900 gF 증가한 것이다. 이러한 차이는 유의미한 정도의 수준 이상의 효과적 차이를 갖는 것이다.
게다가 이외에도 본 발명의 제조방법을 사용할 경우, 매우 낮은 유전체의 두께 편차를 갖고, 균일한 표면을 가지며, 미세 크랙과 Void도 거의 발생하지 않은 정전척용 세라믹 플레이트를, 종래 제조공정보다 약 1/4배 이상 시간을 단축하여 생산할 수 있으므로, 단가를 매우 절감할 수 있다는 큰 장점을 갖는다.

Claims (13)

  1. Ⅰ) 3D 프린팅 공정을 통해 하부 유전체를 형성하는 단계;
    Ⅱ) 상기 하부 유전체의 상면에 3D 프린팅 공정을 통해 전극층을 형성하는 단계;
    Ⅲ) 상기 전극층 상면에, 3D 프린팅 공정을 통해 상부 유전체를 형성하여 성형체를 제조하는 단계; 및
    Ⅳ) 상기 Ⅲ) 단계에서 완성된 성형체를 동시소결하는 단계;를 포함하는 3D 프린팅를 이용한 정전척(ESC)용 세라믹 플레이트의 제조방법.
  2. 제1항에 있어서,
    상기 Ⅰ) 또는 Ⅲ) 단계는, UV 3D 프린터에서 페이스트 조성물을 사용하여 하부 또는 상부 유전체를 인쇄하고, UV 광원으로 경화하는 것을 특징으로 하는 세라믹 플레이트의 제조방법.
  3. 제2항에 있어서,
    상기 페이스트 조성물은 Al2O3, SiO3, AIN, Al2O3, SiO3, SiO2, SiC, Si3N4, Y2O3, ZrO2, MgO2 및 CaCO3로 이루어진 군으로부터 선태되는 어느 하나 이상의 세라믹 분말; 첨가제; 및 UV 광감제를 포함하는 것을 특징으로 하는 세라믹 플레이트의 제조방법.
  4. 제2항에 있어서,
    상기 UV 광원은 360~380 nm 파장범위로 조사되는 것을 특징으로 하는 3D 프린팅를 이용한 정전척(ESC)용 세라믹 플레이트의 제조방법.
  5. 제1항에 있어서,
    상기 Ⅲ) 단계에서, 하부 유전체를 인쇄할 때 스쿼즈 바 이동속도는 1~3 ㎜/s인 것을 특징으로 하는 3D 프린팅를 이용한 정전척(ESC)용 세라믹 플레이트의 제조방법.
  6. 제1항에 있어서,
    상기 Ⅱ) 단계를 통해 형성된, 전극층의 두께는 10~20 ㎛인 것을 특징으로 하는 3D 프린팅를 이용한 정전척(ESC)용 세라믹 플레이트의 제조방법.
  7. 제1항에 있어서,
    상기 상부 유전체의 두께는 299~302 ㎛이고, 상부 유전체의 두께 편차는 1~5 ㎛인 것을 특징으로 하는 3D 프린팅를 이용한 정전척(ESC)용 세라믹 플레이트의 제조방법.
  8. 제3항에 있어서,
    상기 UV 광감제는 크실렌인 것을 특징으로 하는 3D 프린팅를 이용한 정전척(ESC)용 세라믹 플레이트의 제조방법.
  9. 제3항에 있어서,
    상기 페이스트 조성물은 세라믹 분말 60~95 중량%, 첨가제 1 내지 30 중량% 및 UV 광감제 1 내지 15 중량%로 포함되는 것을 특징으로 하는 3D 프린팅를 이용한 정전척(ESC)용 세라믹 플레이트의 제조방법.
  10. 제1항에 있어서,
    상기 Ⅳ) 단계는 1500 내지 2000 ℃에서 1 내지 10 시간동안 수행되는 것을 특징으로 하는 3D 프린팅를 이용한 정전척(ESC)용 세라믹 플레이트의 제조방법.
  11. 제1항에 있어서,
    상기 전극은 몰리브덴(Mo), 은(Ag), 니켈(Ni), 텅스텐(W) 및 이들의 혼합물로 이루어진 군으로부터 선택되는 어느 하나인 것을 특징으로 하는 3D 프린팅를 이용한 정전척(ESC)용 세라믹 플레이트의 제조방법.
  12. 제1항에 따라 제조된 정전척용 세라믹 플레이트.
  13. 제12항에 따른 세라믹 플레이트를 포함하는 반도체 및 액정 소자 제조설비의 정전척.
KR1020180106109A 2018-09-05 2018-09-05 3d 프린팅을 이용한 고밀도 플라즈마 정전척용 세라믹 플레이트의 제조방법 KR102134123B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180106109A KR102134123B1 (ko) 2018-09-05 2018-09-05 3d 프린팅을 이용한 고밀도 플라즈마 정전척용 세라믹 플레이트의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180106109A KR102134123B1 (ko) 2018-09-05 2018-09-05 3d 프린팅을 이용한 고밀도 플라즈마 정전척용 세라믹 플레이트의 제조방법

Publications (2)

Publication Number Publication Date
KR20200029655A true KR20200029655A (ko) 2020-03-19
KR102134123B1 KR102134123B1 (ko) 2020-07-15

Family

ID=69957055

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180106109A KR102134123B1 (ko) 2018-09-05 2018-09-05 3d 프린팅을 이용한 고밀도 플라즈마 정전척용 세라믹 플레이트의 제조방법

Country Status (1)

Country Link
KR (1) KR102134123B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022146845A1 (en) * 2020-12-31 2022-07-07 Entegris, Inc. Electrostatic chuck prepared by additive manufacturing, and related methods and structures
WO2023043835A1 (en) * 2021-09-16 2023-03-23 Entegris, Inc. Electrostatic chuck and related methods and structures

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040098207A (ko) * 2003-05-14 2004-11-20 주식회사 코미코 정전척 및 그 제조방법
KR20070091438A (ko) * 2006-03-06 2007-09-11 주식회사 에이디피엔지니어링 다중 전극 패턴을 가지는 정전척
KR101223675B1 (ko) 2009-11-27 2013-01-17 주식회사 케이씨씨 염용해성 세라믹 섬유 조성물
KR101542149B1 (ko) * 2014-02-06 2015-08-05 코리아세미텍 주식회사 정전척의 제조방법
KR20170097556A (ko) * 2016-02-18 2017-08-28 램 리써치 코포레이션 정전 척을 위한 3d 프린팅된 플라즈마 어레스터

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040098207A (ko) * 2003-05-14 2004-11-20 주식회사 코미코 정전척 및 그 제조방법
KR20070091438A (ko) * 2006-03-06 2007-09-11 주식회사 에이디피엔지니어링 다중 전극 패턴을 가지는 정전척
KR101223675B1 (ko) 2009-11-27 2013-01-17 주식회사 케이씨씨 염용해성 세라믹 섬유 조성물
KR101542149B1 (ko) * 2014-02-06 2015-08-05 코리아세미텍 주식회사 정전척의 제조방법
KR20170097556A (ko) * 2016-02-18 2017-08-28 램 리써치 코포레이션 정전 척을 위한 3d 프린팅된 플라즈마 어레스터

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022146845A1 (en) * 2020-12-31 2022-07-07 Entegris, Inc. Electrostatic chuck prepared by additive manufacturing, and related methods and structures
WO2023043835A1 (en) * 2021-09-16 2023-03-23 Entegris, Inc. Electrostatic chuck and related methods and structures

Also Published As

Publication number Publication date
KR102134123B1 (ko) 2020-07-15

Similar Documents

Publication Publication Date Title
US6272002B1 (en) Electrostatic holding apparatus and method of producing the same
US7646580B2 (en) Electrostatic chuck and wafer holding member and wafer treatment method
KR100645349B1 (ko) 금속부재 내장 소결체의 제조 방법
US11673842B2 (en) Method for manufacturing large ceramic co-fired articles
KR102134123B1 (ko) 3d 프린팅을 이용한 고밀도 플라즈마 정전척용 세라믹 플레이트의 제조방법
JP2005235672A (ja) ヒータユニット及びそれを搭載した装置
JP5189928B2 (ja) セラミックス部材の作成方法及び静電チャック
US20230140614A1 (en) Multi-layer composite ceramic plate and manufacturing method thereof
TW201521148A (zh) 氮化鋁靜電吸盤之異質疊層共燒陶瓷製備方法
CN114180943B (zh) 复合烧结体、半导体制造装置构件及复合烧结体的制造方法
US20160007461A1 (en) Insulating Substrates Including Through Holes
JP2016213237A (ja) 静電チャックおよびその製造方法
CN114180942B (zh) 复合烧结体、半导体制造装置构件及复合烧结体的制造方法
KR101475860B1 (ko) 직접접합에 의한 동시 소성이 가능한 세라믹 정전척 및 그 제조방법
JP2004022706A (ja) セラミック多層基板の製造方法
KR101977394B1 (ko) 액상 접합법을 이용한 세라믹 정전척의 제조방법
JP6994863B2 (ja) セラミックス部材の製造方法
JP4479302B2 (ja) ヒータユニット及びそれを搭載した装置
KR20210052250A (ko) 복합 소결체 및 복합 소결체의 제조 방법
JP3899379B2 (ja) 静電チャックおよびその製造方法
JP2005267931A (ja) ヒータユニット
JP2001230306A (ja) セラミック基板
JP2002176096A (ja) 半導体処理装置用セラミックス部材の製造方法
JP2022048078A (ja) 複合焼結体、半導体製造装置部材および複合焼結体の製造方法
JP2023094609A (ja) セラミックサセプターの製造方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant