KR20200028839A - 기판 처리 장치 및 기판 처리 방법 - Google Patents

기판 처리 장치 및 기판 처리 방법 Download PDF

Info

Publication number
KR20200028839A
KR20200028839A KR1020190104828A KR20190104828A KR20200028839A KR 20200028839 A KR20200028839 A KR 20200028839A KR 1020190104828 A KR1020190104828 A KR 1020190104828A KR 20190104828 A KR20190104828 A KR 20190104828A KR 20200028839 A KR20200028839 A KR 20200028839A
Authority
KR
South Korea
Prior art keywords
wafer
processing
substrate
flash lamp
module
Prior art date
Application number
KR1020190104828A
Other languages
English (en)
Other versions
KR102305354B1 (ko
Inventor
게이코 하다
아키타카 시미즈
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20200028839A publication Critical patent/KR20200028839A/ko
Application granted granted Critical
Publication of KR102305354B1 publication Critical patent/KR102305354B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

기판 처리 장치는, 기판의 표면에 형성된 실리콘 함유막에 처리 가스를 공급하여, 당해 실리콘 함유막을 변질시켜 반응 생성물을 생성하는 처리 모듈과, 상기 반응 생성물에 광을 조사하여, 당해 반응 생성물을 승화시키는 플래시 램프를 갖는다.

Description

기판 처리 장치 및 기판 처리 방법 {SUBSTRATE PROCESSING APPARATUS AND SUBSTRATE PROCESSING METHOD}
본 개시는 기판 처리 장치 및 기판 처리 방법에 관한 것이다.
특허문헌 1에는 실리콘 산화막의 에칭 방법이 개시되어 있다. 이 에칭 방법은 실리콘 산화막의 표면에 처리 가스를 공급하여, 당해 실리콘 산화막을 변질시켜 반응 생성물을 생성시키는 변질 공정과, 고온의 가열 가스에 의해 반응 생성물을 가열하여 제거하는 가열 공정을 갖는다.
일본 특허 공개 제2007-180418호 공보
본 개시에 관한 기술은 기판 표면의 실리콘 함유막을 에칭하는 데 있어서, 기판 처리의 스루풋을 향상시킨다.
본 개시의 일 양태는, 기판을 처리하는 기판 처리 장치이며, 기판의 표면에 형성된 실리콘 함유막에 처리 가스를 공급하여, 당해 실리콘 함유막을 변질시켜 반응 생성물을 생성하는 처리 모듈과, 상기 반응 생성물에 광을 조사하여, 당해 반응 생성물을 승화시키는 플래시 램프를 갖는다.
본 개시에 의하면, 기판 표면의 실리콘 함유막을 에칭하는 데 있어서, 기판 처리의 스루풋을 향상시킬 수 있다.
도 1은 AFS(규불화암모늄)의 승화 효과를 검증하는 데 있어서, 웨이퍼 표면의 AFS의 막 두께 분포를 도시하는 설명도이다.
도 2는 플래시 램프로부터의 광의 조사 시간과 광의 출력의 관계를 나타내는 그래프이다.
도 3은 본 실시 형태에 관한 웨이퍼 처리 장치의 구성의 개략을 도시하는 평면도이다.
도 4는 본 실시 형태에 관한 처리 모듈의 구성의 개략을 도시하는 종단면도이다.
도 5는 다른 실시 형태에 관한 웨이퍼 처리 장치의 구성의 개략을 도시하는 평면도이다.
도 6은 다른 실시 형태에 관한 웨이퍼 처리 장치의 구성의 개략을 도시하는 평면도이다.
반도체 디바이스의 제조 프로세스에 있어서는, 예를 들어 특허문헌 1에 개시된 바와 같이, 반도체 웨이퍼(이하, 「웨이퍼」라고 하는 경우가 있음)의 표면에 형성된 실리콘 산화막을, 플라스마를 사용하지 않고 건식 에칭하는 방법이 알려져 있다. 이러한 건식 에칭 방법은 상술한 변질 공정과 가열 공정을 갖고 있다.
변질 공정은, 예를 들어 COR(Chemical Oxide Removal) 처리이고, 실리콘 산화막의 표면에 처리 가스를 공급하여, 실리콘 산화막과 처리 가스를 화학 반응시켜, 당해 실리콘 산화막을 변질시켜 반응 생성물을 생성한다. 가열 공정은, 예를 들어 PHT(Post Heat Treatment)이고, 웨이퍼를 수용한 처리실에 고온 가스를 공급하여, 당해 웨이퍼 상의 반응 생성물을 승화 온도 이상으로 가열하여 기화(승화)시킨다. 이들 COR 처리와 PHT 처리를 연속적으로 행함으로써, 실리콘 산화막의 에칭이 행해진다.
PHT 처리에서는, 상술한 고온 가스를 사용하는 것 이외에도, 예를 들어 웨이퍼를 적재하는 적재대를 가열하거나, 혹은 반응 생성물에 적외광을 조사하는 경우 등이 있다. 그러나, 어느 경우라도, 웨이퍼 전체가 반응 생성물의 승화 온도 이상으로 가열되어 버린다. 그렇게 하면, 후속의 프로세스를 실행하기 위해 웨이퍼를 냉각하는 시간이 필요해져, 웨이퍼 처리의 스루풋이 저하된다.
그래서, 본 개시에 관한 기술은, 웨이퍼 표면의 산화막을 에칭하는 데 있어서, 웨이퍼 처리의 스루풋을 향상시킨다. 구체적으로는, 산화막을 변질시킨 반응 생성물에 대하여 플래시 램프로부터 광(이하, 「플래시 광」이라고 하는 경우가 있음)을 조사하여, 당해 반응 생성물을 승화시킨다. 본 개시자들이 예의 검토한 결과, 이와 같이 플래시 램프를 사용한 경우, 반응 생성물을 단시간에 승화시킬 수 있고, 또한 반응 생성물을 승화 후의 웨이퍼를 단시간에 냉각하여, 결과적으로 웨이퍼 처리의 스루풋을 향상시킬 수 있는 것을 알 수 있었다.
본 개시자들은, 우선, 플래시 램프를 사용한 경우의, 반응 생성물의 승화 효과에 대하여 조사했다. 구체적으로는, 반응 생성물로서 규불화암모늄((NH4)2SiF6), 이하, 「AFS」라고 하는 경우가 있음)이 웨이퍼 표면에 생성된 경우에, 플래시 램프를 사용하여 AFS를 가열하여 승화시키는 시험을 행하였다.
본 개시자들은, AFS의 승화 효과를 검증하는 데 있어서, AFS의 막 두께를 측정했다. 도 1은 웨이퍼 표면의 AFS의 막 두께 분포를 도시하는 도면이다. 도 1의 (a)는 AFS를 승화시키기 전의 당해 AFS의 막 두께 분포를 도시하고, 도 1의 (b) 및 (c)는 플래시 램프로부터 AFS로 광을 조사한 경우의 당해 AFS의 막 두께 분포를 도시하고 있다. 또한, 도 1의 (b) 및 (c)에서는, AFS에 있어서의 플래시 광의 조사 위치를 바꾸고 있다. 구체적으로는, 도 1의 (b)의 패턴 1에서는, 플래시 광을 AFS의 X축 정방향 또한 Y축 부방향으로 조사했다. 도 1의 (c)의 패턴 2에서는, 플래시 광을 AFS의 X축 방향 중앙 또한 Y축 부방향으로 조사했다. 도 1의 (b) 및 (c)를 참조하면, 플래시 광의 조사 위치와 AFS의 막 두께의 감소 위치가 일치하고 있고, 플래시 광에 의해 AFS가 적절하게 승화하고 있는 것을 알 수 있다.
또한 본 개시자들은, AFS의 승화 효과를 검증하는 데 있어서, 웨이퍼 표면의 성분을 분석했다. 표 1은 시험 조건과 시험 결과를 나타내고 있다. 실시예인 시험 No.1 내지 3은 각각, 플래시 램프로부터 AFS로 광을 조사한 경우이고, 발광 강도와 분위기를 변경하고 있다. 구체적으로는, 시험 No.1에 있어서의 발광 강도는 작고 대기 분위기이고, 시험 No.2에 있어서의 발광 강도는 작고 N2 분위기이고, 시험 No.3에 있어서의 발광 강도는 크고 대기 분위기이다. 또한, 발광 강도의 대소는 상대적인 것이며, 시험 No.1 내지 2에 있어서의 발광 강도는 시험 No.3에 있어서의 발광 강도보다 작다. 비교예인 시험 No.4 내지 5는 각각, 엑시머 램프로부터 AFS로 광을 조사한 경우이고, 조사 시간(발광 시간)을 변경하고 있다. 구체적으로는, 시험 No.4에 있어서의 조사 시간은 20분이고, 시험 No.5에 있어서의 조사 시간은 50분이다.
시험은 XPS(X-ray Photoelectron Spectroscopy)법과 IC(Ion Chromatography)법의 두 방법으로 행하였다. XPS법에서는, 웨이퍼 표면으로부터 10㎚의 표층의 성분을 측정했다. AFS는 F(불소)와 N(질소)를 포함하기 때문에, F와 N가 0％이면, AFS가 승화하고 있는 것을 나타낸다. IC법에서는, 웨이퍼 표면에 있어서의 F(불소) 이온 농도를 측정했다. F 이온 농도가 10의 13승까지 감소하면, AFS가 승화하고 있는 것을 나타낸다.
XPS법과 IC법의 어느 결과를 참조해도, 시험 No.4 내지 5의 엑시머 램프를 사용한 경우, AFS를 승화시킬 수 없었다. 광의 조사 시간을 길게 해도, 이 결과는 바뀌지 않는다. 한편, 시험 No.1 내지 3의 플래시 램프를 사용한 경우, AFS를 승화시킬 수 있었다. 이때, 처리 분위기는 대기 분위기에서도 N2 분위기에서도 거의 바뀌지 않고, AFS의 승화에 영향이 없는 것을 알 수 있었다. 또한, 발광 강도는 큰 쪽이, AFS를 승화시키는 효과가 큰 것도 알 수 있었다.
Figure pat00001
이상과 같이, 플래시 램프로부터 AFS로 광을 조사하면, 당해 AFS가 적절하게 승화하는 것을 알 수 있었다. 여기서, 본 개시자들은 더 예의 검토한 결과, AFS에 광을 조사하여 동일한 에너지를 부여하는 경우, 광의 출력, 즉 발광 강도를 높게 하고, 조사 시간을 짧게 하면, AFS를 승화시킨 후의 웨이퍼의 냉각 시간(이하, 「웨이퍼 냉각 시간」이라고 하는 경우가 있음)을 짧게 할 수 있는 것을 알 수 있었다. 도 2에 도시한 바와 같이, 패턴 A와 패턴 B의 면적(도면 중의 사선부)이 동일하며, 즉 동일한 에너지를 투입하는 경우, 고출력이고 단시간인 패턴 A의 쪽이, 저출력이고 장시간인 패턴 B에 비해, 웨이퍼 냉각 시간을 단시간에 할 수 있다. 이하, 패턴 A로 조사되는 광을 「고출력·단시간」이라고 하고, 패턴 B로 조사되는 광을 「저출력·장시간」이라고 하는 경우가 있다. 이 고출력·단시간의 광을 조사하여, 웨이퍼 냉각 시간을 단시간에 할 수 있으면, 웨이퍼 처리의 스루풋을 향상시킬 수 있다. 그리고, 이 고출력·단시간의 광조사를 실현하는 것이 플래시 램프이다.
본 개시자들은, 고출력·단시간의 광을 조사하여 AFS를 승화시킨 경우에, 웨이퍼의 냉각 시간을 짧게 할 수 있는 이유에 대하여, 다음의 2개의 이유를 추정했다.
첫번째 이유는, 웨이퍼에 투입되는 에너지의 체적에 기인하는 것이다. AFS를 포함하는 웨이퍼 표면에 광을 조사한 경우, 웨이퍼 표층(웨이퍼 표면으로부터 수㎚의 층)이 가열되지만, 그 열은 어느 일정 시간 웨이퍼 표층에 머물고, 바로 웨이퍼 내부에 확산되는 것은 아니다.
그러나, 저출력·장시간의 광을 조사하여, AFS를 승화시키기 위한 필요한 에너지를 웨이퍼 표층에 부여하는 경우, 웨이퍼 표층을 AFS의 승화 온도까지 가열하는 데 시간이 걸리고, 부여된 열이 웨이퍼 내부에 확산되어 버린다. 그렇게 하면, 웨이퍼 내부까지 가열되어 버리므로, 웨이퍼 냉각 시간이 길어진다.
이에 비해, 고출력·단시간의 광을 조사하여, AFS를 승화시키기 위한 필요한 에너지를 웨이퍼 표층에 부여하는 경우, 당해 웨이퍼 표층의 체적이 작기 때문에, 단위 체적당의 에너지가 커진다. 그렇게 하면, 웨이퍼 표층을 단시간에 AFS의 승화 온도까지 가열할 수 있고, 웨이퍼 표층에 부여된 열이 웨이퍼 내부에 확산되는 것을 억제할 수 있다. 즉, 웨이퍼 표층만을 AFS의 승화 온도까지 가열할 수 있고, AFS를 승화시킬 수 있다. 이러한 경우, 웨이퍼 내부까지 가열되어 있지 않으므로, 웨이퍼 냉각 시간을 짧게 할 수 있다.
두번째 이유는, 웨이퍼에 투입되는 에너지의 양에 기인하는 것이다. 저출력·장시간의 광을 웨이퍼 표면에 조사하는 경우, 상술한 바와 같이 웨이퍼 표층에 부여된 열은 웨이퍼 내부에 확산되어 버린다. 그렇게 하면, 웨이퍼 내부에 확산된 에너지를 보전하도록 광을 조사할 필요가 있기 때문에, 웨이퍼 표층을 AFS의 승화 온도까지 가열하는 데 필요한 에너지의 양이 많아진다. 그렇게 하면, 웨이퍼가 내부까지 가열되어 버려, 웨이퍼의 평균 온도가 높아져, 웨이퍼 냉각 시간이 길어진다.
이에 비해, 고출력·단시간의 광을 웨이퍼 표면에 조사하는 경우, 상술한 바와 같이 웨이퍼 표층을 단시간에 AFS의 승화 온도까지 가열할 수 있고, 웨이퍼 표층에 부여된 열이 웨이퍼 내부에 확산되는 것을 억제할 수 있다. 이 때문에, 웨이퍼 표층을 AFS의 승화 온도까지 가열하는 데 필요한 에너지의 양을 적게 억제할 수 있다. 그렇게 하면, 웨이퍼 전체의 가열을 억제할 수 있고, 웨이퍼의 평균 온도가 낮아져, 웨이퍼 냉각 시간을 짧게 할 수 있다.
이상과 같이, 플래시 램프로부터 웨이퍼 표면으로 고출력·단시간의 광을 조사함으로써, 웨이퍼 냉각 시간을 단시간에 할 수 있고, 그 결과 웨이퍼 처리의 스루풋을 향상시킬 수 있다. 그리고, 본 개시자들이 더 예의 검토한바, 플래시 램프로부터 조사되는 광이 펄스 광이면, 웨이퍼 냉각 시간을 더 단시간에 할 수 있는 것을 알 수 있었다. 이것은, 플래시 램프로부터의 펄스 광은, 더 높은 출력으로, 또한 더 단시간에 조사되기 때문이다.
이하, 본 실시 형태에 관한 기판 처리 장치로서의 웨이퍼 처리 장치의 구성에 대하여, 도면을 참조하면서 설명한다. 또한, 본 명세서에 있어서, 실질적으로 동일한 기능 구성을 갖는 요소에 있어서는, 동일한 부호를 붙임으로써 중복 설명을 생략한다.
도 3은 본 실시 형태에 관한 웨이퍼 처리 장치(1)의 구성의 개략을 도시하는 평면도이다. 본 실시 형태에 있어서는, 웨이퍼 처리 장치(1)가, 기판으로서의 웨이퍼(W)에 COR 처리와 PHT 처리를 행하는 처리 모듈을 구비하는 경우에 대하여 설명한다. 또한, 본 개시의 웨이퍼 처리 장치의 모듈 구성은 이것에 한정되지 않고, 임의로 선택될 수 있다.
도 3에 도시한 바와 같이, 웨이퍼 처리 장치(1)는 대기부(10)와 감압부(11)가 로드 로크 모듈(20a, 20b)을 통해 일체로 접속된 구성을 갖고 있다. 대기부(10)에서는, 대기압 분위기 하에 있어서 웨이퍼(W)의 반송 및 처리가 행해진다. 감압부(11)에서는, 감압 분위기 하에 있어서 웨이퍼(W)의 반송 및 처리가 행해진다.
로드 로크 모듈(20a)은 대기부(10)의 후술하는 로더 모듈(30)로부터 반송된 웨이퍼(W)를, 감압부(11)의 후술하는 트랜스퍼 모듈(40)로 전달하기 위해, 웨이퍼(W)를 일시적으로 보유 지지한다. 로드 로크 모듈(20a)은 2매의 웨이퍼(W)를 겹치도록 보유 지지하는 상부 스토커(21a)와 하부 스토커(21b)를 갖고 있다.
또한, 로드 로크 모듈(20a)은 게이트 밸브(22a)가 마련된 게이트(22b)를 통해 후술하는 로더 모듈(30)에 접속되어 있다. 이 게이트 밸브(22a)에 의해, 로드 로크 모듈(20a)과 로더 모듈(30) 사이의 기밀성의 확보와 서로의 연통을 양립한다. 또한, 로드 로크 모듈(20a)은 게이트 밸브(23a)가 마련된 게이트(23b)를 통해 후술하는 트랜스퍼 모듈(40)에 접속되어 있다. 이 게이트 밸브(23a)에 의해, 로드 로크 모듈(20a)과 트랜스퍼 모듈(40) 사이의 기밀성의 확보와 서로의 연통을 양립한다.
또한, 로드 로크 모듈(20a)에는 가스를 공급하는 급기부(도시하지 않음)와 가스를 배출하는 배기부(도시하지 않음)가 접속되고, 당해 급기부와 배기부에 의해 내부가 대기압 분위기와 감압 분위기로 전환 가능하게 구성되어 있다. 즉, 로드 로크 모듈(20a)은 대기압 분위기의 대기부(10)와, 감압 분위기의 감압부(11) 사이에서, 적절하게 웨이퍼(W)의 전달을 할 수 있도록 구성되어 있다. 또한, 로드 로크 모듈(20b)은 로드 로크 모듈(20a)과 동일한 구성을 갖고 있기 때문에, 설명을 생략한다.
대기부(10)는 웨이퍼 반송 기구(도시하지 않음)를 구비한 로더 모듈(30)과, 복수의 웨이퍼(W)를 보관 가능한 후프(31)를 적재하는 로드 포트(32)를 갖고 있다.
로더 모듈(30)은 내부가 직사각형인 하우징으로 이루어지고, 하우징의 내부는 대기압 분위기로 유지되어 있다. 로더 모듈(30)의 하우징의 긴 변을 구성하는 일측면에는, 복수, 예를 들어 3개의 로드 포트(32)가 병설되어 있다. 로더 모듈(30)의 하우징의 긴 변을 구성하는 타측면에는, 로드 로크 모듈(20a, 20b)이 병설되어 있다. 또한, 로더 모듈(30)은 하우징의 내부에 있어서 그 긴 쪽 방향으로 이동 가능한 웨이퍼 반송 기구(도시하지 않음)를 갖고 있다. 웨이퍼 반송 기구는 로드 포트(32)에 적재된 후프(31)와 로드 로크 모듈(20a, 20b) 사이에서 웨이퍼(W)를 반송할 수 있다. 또한, 웨이퍼 반송 기구의 구성은, 후술하는 웨이퍼 반송 기구(50)의 구성과 마찬가지이다.
후프(31)는 복수의 웨이퍼(W)를 등간격으로 다단으로 겹치도록 하여 수용한다. 또한, 로드 포트(32)에 적재된 후프(31)의 내부는, 예를 들어 대기나 질소 가스 등으로 채워져 밀폐되어 있다.
감압부(11)는 2매의 웨이퍼(W)를 동시에 반송하는 트랜스퍼 모듈(40)과, 트랜스퍼 모듈(40)로부터 반송된 웨이퍼(W)에 COR 처리와 PHT 처리를 순차 행하는 처리 모듈(41)을 갖고 있다. 트랜스퍼 모듈(40)과 처리 모듈(41)의 내부는 각각 감압 분위기로 유지된다. 또한, 트랜스퍼 모듈(40)에는 처리 모듈(41)이 복수, 본 실시 형태에 있어서는, 예를 들어 6개 마련되어 있다.
트랜스퍼 모듈(40)은 내부가 직사각형인 하우징으로 이루어진다. 트랜스퍼 모듈(40)은, 예를 들어 로드 로크 모듈(20a)로 반입된 웨이퍼(W)를 하나의 처리 모듈(41)로 반송하고, COR 처리와 PHT 처리를 순차 실시한다. 그 후, 트랜스퍼 모듈(40)은 웨이퍼(W)를 로드 로크 모듈(20b)을 통해 대기부(10)로 반출한다.
처리 모듈(41)의 내부에는 2매의 웨이퍼(W)를 수평 방향으로 나열하여 적재하는, 후술하는 2개의 적재대(101, 101)가 마련되어 있다. 처리 모듈(41)은 적재대(101, 101)에 웨이퍼(W)를 나열하여 적재함으로써, 2매의 웨이퍼(W)에 대하여 동시에 COR 처리 또는 PHT 처리를 행한다.
트랜스퍼 모듈(40)의 내부에는, 웨이퍼(W)를 반송하는 웨이퍼 반송 기구(50)가 마련되어 있다. 웨이퍼 반송 기구(50)는 2매의 웨이퍼(W)를 겹치도록 보유 지지하여 이동하는 반송 암(51a, 51b)과, 반송 암(51a, 51b)을 회전 가능하게 지지하는 회전대(52)와, 회전대(52)를 탑재한 회전 적재대(53)를 갖고 있다. 또한, 트랜스퍼 모듈(40)의 내부에는, 트랜스퍼 모듈(40)의 긴 쪽 방향으로 연신되는 가이드 레일(54)이 마련되어 있다. 회전 적재대(53)는 가이드 레일(54) 상에 마련되어, 웨이퍼 반송 기구(50)를 가이드 레일(54)을 따라 이동 가능하게 구성되어 있다.
트랜스퍼 모듈(40)은, 상술한 바와 같이 게이트 밸브(23a, 23a)를 통해 로드 로크 모듈(20a, 20b)에 접속되어 있다. 또한, 트랜스퍼 모듈(40)에는 게이트 밸브(55a)가 마련된 게이트(55b)를 통해 처리 모듈(41)이 접속되어 있다. 이러한 게이트 밸브(55a)에 의해, 트랜스퍼 모듈(40)과 처리 모듈(41) 사이의 기밀성의 확보와 서로의 연통을 양립한다.
이상의 웨이퍼 처리 장치(1)에는 제어부(60)가 마련되어 있다. 제어부(60)는, 예를 들어 컴퓨터이고, 프로그램 저장부(도시하지 않음)를 갖고 있다. 프로그램 저장부에는 웨이퍼 처리 장치(1)에 있어서의 웨이퍼(W)의 처리를 제어하는 프로그램이 저장되어 있다. 또한, 프로그램 저장부에는 각종 처리를 프로세서에 의해 제어하기 위한 제어 프로그램이나, 처리 조건에 따라 웨이퍼 처리 장치(1)의 각 구성부에 웨이퍼(W)를 처리하기 위한 프로그램, 예를 들어 처리 레시피가 저장되어 있다. 또한, 상기 프로그램은 컴퓨터에 판독 가능한 기억 매체에 기록되어 있던 것이며, 당해 기억 매체로부터 제어부(60)에 인스톨된 것이어도 된다.
이어서, 처리 모듈(41)의 구성에 대하여 설명한다. 도 4는 처리 모듈(41)의 구성의 개략을 도시하는 종단면도이다.
처리 모듈(41)은 기밀하게 구성된 처리 용기(100)와, 처리 용기(100) 내에서 웨이퍼(W)를 적재하는 기판 보유 지지부로서의 2개의 적재대(101, 101)와, 적재대(101, 101)의 상방으로부터 적재대(101, 101)를 향해 처리 가스를 공급하는 급기부(102)와, 각 적재대(101, 101)의 상방으로부터 적재대(101, 101)를 향해 광을 조사하는 플래시 램프(103)를 갖고 있다.
처리 용기(100)는, 예를 들어 대략 직방체상의 용기이다. 처리 용기(100)는 평면에서 본 형상이, 예를 들어 대략 직사각형이고, 상면 및 하면이 개구된 통상의 측벽(110)과, 측벽(110)의 상면을 기밀하게 덮는 천장판(111)과, 측벽(110)의 하면을 덮는 저판(112)을 갖고 있다. 측벽(110)과 저판(112)은 각각, 예를 들어 알루미늄, 스테인리스 등의 금속으로 이루어진다. 천장판(111)은, 플래시 램프(103)로부터의 광을 투과시키는 재료, 예를 들어 석영으로 이루어진다. 측벽(110)의 상단부면과 천장판(111) 사이에는, 처리 용기(100) 내를 기밀하게 유지하는 시일 부재(도시하지 않음)가 마련되어 있다. 또한, 처리 용기(100)에는 히터(도시하지 않음)가 마련되고, 저판(112)에는 단열재(도시하지 않음)가 마련되어 있다. 처리 용기(100)의 내부는 격벽(113)에 의해 2개의 처리 공간 S로 구획되고, 각 처리 공간 S에 적재대(101)가 배치되어 있다.
적재대(101)는 대략 원통 형상으로 형성되어 있다. 적재대(101)의 내부에는 웨이퍼(W)의 온도를 조절하는 온도 조절 기구(120)가 내장되어 있다. 온도 조절 기구(120)는, 예를 들어 물 등의 냉매를 순환시킴으로써 적재대(101)의 온도를 조절하고, 적재대(101) 상의 웨이퍼(W)의 온도를 소정의 온도로 제어한다.
또한, 저판(112)에 있어서의 적재대(101)의 하방의 위치에는 지지 핀 유닛(도시하지 않음)이 마련되어 있고, 처리 모듈(41)의 외부에 마련된 웨이퍼 반송 기구(50)와의 사이에서 웨이퍼(W)를 전달 가능하게 구성되어 있다.
급기부(102)는 적재대(101)에 적재된 웨이퍼(W)에 처리 가스를 공급하는 샤워 헤드(130)를 갖고 있다. 샤워 헤드(130)는 처리 용기(100)의 천장판(111)의 하면에 있어서, 각 적재대(101, 101)에 대향하여 개별로 마련되어 있다. 즉, 격벽(113)에 의해 구획된 각 처리 공간 S에 대하여, 샤워 헤드(130)는 처리 가스를 공급한다. 샤워 헤드(130)는, 예를 들어 하면이 개구되고, 천장판(111)의 하면에 지지된 대략 원통형의 프레임체(131)와, 당해 프레임체(131)의 내측면에 감입된 대략 원판상의 샤워 플레이트(132)를 갖고 있다. 샤워 플레이트(132)는 프레임체(131)의 천장부와 소정의 거리를 이격하여 마련되어 있다. 이에 의해, 프레임체(131)의 천장부와 샤워 플레이트(132)의 상면 사이에는 공간(133)이 형성되어 있다. 또한, 샤워 플레이트(132)에는 당해 샤워 플레이트(132)를 두께 방향으로 관통하는 개구(134)가 복수 형성되어 있다. 또한, 프레임체(131)와 샤워 플레이트(132)는 각각, 플래시 램프(103)로부터의 광을 투과시키는 재료, 예를 들어 석영으로 이루어진다.
샤워 헤드(130)의 공간(133)에는 가스 공급관(135)을 통해 가스 공급원(136)이 접속되어 있다. 가스 공급원(136)은 처리 가스로서, 예를 들어 불화 수소(HF) 가스나 암모니아(NH3) 가스 등을 공급 가능하게 구성되어 있다. 그 때문에, 가스 공급원(136)으로부터 공급된 처리 가스는, 공간(133), 샤워 플레이트(132)를 통해, 각 적재대(101, 101) 상에 적재된 웨이퍼(W)를 향해 공급된다. 또한, 가스 공급관(135)에는 처리 가스의 공급량을 조절하는 유량 조절 기구(137)가 마련되어 있고, 각 웨이퍼(W)에 공급하는 처리 가스의 양을 개별로 제어할 수 있도록 구성되어 있다. 또한, 샤워 헤드(130)는, 예를 들어 복수 종류의 처리 가스를 혼합하지 않고 개별로 공급 가능한 포스트 믹스 타입이어도 된다.
또한, 처리 용기(100)에는 각 처리 공간 S 내를 배기하는 배기부(도시하지 않음)가 마련되어 있다.
플래시 램프(103)는 처리 용기(100)의 천장판(111)의 상면에 있어서, 각 적재대(101, 101)에 대향하여 개별로 마련되어 있다. 즉, 플래시 램프(103)는 대기 분위기 중에 설치된다. 상술한 바와 같이 천장판(111)과 샤워 헤드(130)가, 예를 들어 석영으로 구성되어 있기 때문에, 도 4 중의 점선 화살표로 나타낸 바와 같이, 플래시 램프(103)로부터의 광(플래시 광)은 천장판(111)과 샤워 헤드(130)를 투과한다. 그리고 플래시 광은 적재대(101)에 적재된 웨이퍼(W)의 표면에 조사된다.
플래시 램프(103)는, 상술한 바와 같이 고출력·단시간의 광이며, 펄스 광을, 적재대(101)에 적재된 웨이퍼(W)의 표면에 조사한다. 플래시 광이 조사되는 시간은, 조사 시간 전체적으로는, 예를 들어 수백μ초 내지 수십m초이고, 그 단시간의 펄스 폭으로서는, 예를 들어 수백μ초 내지 수m초로 된다. 또한, 플래시 램프(103)에는, 예를 들어 크세논 플래시 램프가 사용된다. 크세논 플래시 램프로부터의 광의 파장은 1000㎚ 이하이고, 당해 광은 거의 모두, 실리콘으로 이루어지는 웨이퍼(W)에 흡수된다. 또한, 플래시 광은, 상술한 조사 시간으로 복수회 연속해서 조사되어도 된다.
그리고 플래시 램프(103)는, 웨이퍼(W)의 표면을, 예를 들어 80℃ 내지 400℃로 가열한다. 웨이퍼(W)의 표면에 형성된 AFS의 승화 온도는 약 80℃이고, 플래시 램프(103)는 이 승화 온도 이상으로 웨이퍼(W)의 표면을 가열한다. 또한, 웨이퍼(W)의 표면이 400℃를 초과하면, 웨이퍼(W)나 디바이스가 손상을 입을 우려가 있기 때문에, 플래시 램프(103)는 400℃ 이하로 웨이퍼(W)의 표면을 가열한다.
웨이퍼 처리 장치(1)는 이상과 같이 구성되어 있고, 이어서, 웨이퍼 처리 장치(1)에 있어서의 웨이퍼 처리에 대하여 설명한다.
우선, 복수의 웨이퍼(W)를 수용한 후프(31)가 로드 포트(32)에 적재된다. 또한, 웨이퍼(W)의 표면에는 산화막으로서의 SiO2막이 형성되어 있다.
그 후, 로더 모듈(30)에 의해, 후프(31)로부터 2매의 웨이퍼(W)가 취출되고, 로드 로크 모듈(20a)로 반입된다. 로드 로크 모듈(20a)에 2매의 웨이퍼(W)가 반입되면, 게이트 밸브(22a)가 폐쇄되어, 로드 로크 모듈(20a) 내가 밀폐되고, 감압된다. 그 후, 게이트 밸브(23a)가 개방되어, 로드 로크 모듈(20a)의 내부와 트랜스퍼 모듈(40)의 내부가 연통된다.
이어서, 로드 로크 모듈(20a)과 트랜스퍼 모듈(40)이 연통되면, 웨이퍼 반송 기구(50)의 반송 암(51a)에 의해 2매의 웨이퍼(W)가 겹치도록 보유 지지되고, 로드 로크 모듈(20a)로부터 트랜스퍼 모듈(40)로 반입된다. 계속해서, 웨이퍼 반송 기구(50)가 하나의 처리 모듈(41) 전까지 이동한다.
이어서, 게이트 밸브(55a)가 개방되어, 2매의 웨이퍼(W)를 보유 지지하는 반송 암(51a)이 처리 모듈(41)에 진입한다. 그리고, 반송 암(51a)으로부터 2개의 적재대(101, 101)의 각각에, 1매씩 웨이퍼(W)가 적재된다. 구체적으로는, SiO2막이 형성된 웨이퍼(W)의 표면이 상방을 향한 상태에서, 당해 웨이퍼(W)의 이면이 적재대(101)에 적재된다. 그 후, 반송 암(51a)은 처리 모듈(41)로부터 퇴출된다.
이어서, 반송 암(51a)이 처리 모듈(41)로부터 퇴출되면, 게이트 밸브(55a)가 폐쇄된다. 그리고, 배기부(도시하지 않음)에 의해 처리 용기(100)의 내부가 소정의 압력까지 배기되어 감압되고, 감압 분위기 하에서 2매의 웨이퍼(W)에 대하여 COR 처리와 PHT 처리가 순차 행해진다.
COR 처리에 있어서는, 가스 공급원(136)으로부터 처리 공간 S로 처리 가스가 공급되고, 웨이퍼(W)의 표면에 형성된 SiO2막에 당해 처리 가스가 공급된다. 이때, 적재대(101) 상의 웨이퍼(W)는 온도 조절 기구(120)에 의해, 예를 들어 20℃ 내지 60℃로 조절되어 있다. 그리고 SiO2막이 변질되고, 반응 생성물인 AFS가 생성된다.
그 후, PHT 처리에 있어서는, 플래시 램프(103)로부터 웨이퍼(W)의 표면에 형성된 AFS로 광을 조사한다. 이 플래시 광은, 예를 들어 1/1000초의 단시간 조사된다. 또한, 플래시 광은 펄스 광이고, 그 펄스 폭은 수십μ초 내지 수백μ초이다. 또한, AFS에 플래시 광을 조사할 때, 적재대(101) 상의 웨이퍼(W)는 온도 조절 기구(120)에 의해, 예를 들어 20℃ 내지 60℃로 조절되어 있다. 그리고 플래시 광에 의해, 웨이퍼(W)의 표면은 80℃ 내지 400℃로 가열되어, AFS가 승화된다.
이와 같이 PHT 처리 중, 플래시 램프(103)로부터 고출력·단시간의 광이 웨이퍼(W)의 표면으로 조사된다. 또한, 플래시 광은 펄스 광이다. 이 때문에, 상술한 바와 같이 AFS를 승화시킨 후의 웨이퍼의 냉각 시간을 짧게 할 수 있다.
또한, PHT 처리 중, 웨이퍼(W)는 20℃ 내지 60℃로 온도 조절되어 있다. 즉, 플래시 램프(103)로부터 웨이퍼(W)의 표면으로 광을 조사한 때, 당해 웨이퍼(W)의 표면만이 순간적으로 80℃ 내지 400℃로 가열되지만, 웨이퍼 전체적으로는 가열되지 않는다. 이 때문에, AFS를 승화시킨 후의 웨이퍼의 냉각 시간을 더 짧게 할 수 있다.
이어서, COR 처리와 PHT 처리가 종료되면, 게이트 밸브(55a)가 개방되어, 반송 암(51a)이 처리 모듈(41)에 진입한다. 그리고, 2개의 적재대(101, 101)로부터 반송 암(51a)으로 2매의 웨이퍼(W)가 전달되어, 반송 암(51a)에서 2매의 W가 겹치도록 보유 지지된다. 그 후, 반송 암(51a)은 처리 모듈(41)로부터 퇴출되고, 게이트 밸브(55a)가 폐쇄된다.
그 후, 게이트 밸브(23a)가 개방되어, 웨이퍼 반송 기구(50)에 의해 2매의 웨이퍼(W)가 로드 로크 모듈(20b)로 반입된다. 로드 로크 모듈(20b) 내에 웨이퍼(W)가 반입되면, 게이트 밸브(23a)가 폐쇄되어, 로드 로크 모듈(20b) 내가 밀폐되고, 대기 개방된다. 그 후, 로더 모듈(30)에 의해, 로드 포트(32)에 적재된 후프(31)로 복귀되고, 웨이퍼 처리 장치(1)에 있어서의 웨이퍼 처리가 완료된다.
이상, 본 실시 형태에 따르면, 처리 모듈(41)에 있어서, PHT 처리 중, 플래시 램프(103)로부터 고출력·단시간의 광이며, 펄스 광이 웨이퍼(W)의 표면에 조사된다. 이 때문에, 예를 들어 특허문헌 1에 기재된 바와 같은 종래의 PHT 처리에 비해, 플래시 광을 사용함으로써 PHT 처리 자체의 시간을 짧게 할 수 있다. 또한, 상술한 바와 같이 고출력·단시간의 플래시 광을 사용함으로써, AFS 승화 후의 웨이퍼 냉각 시간을 짧게 할 수 있다. 따라서, 웨이퍼 처리의 스루풋을 향상시킬 수 있다.
또한, PHT 처리 중, 웨이퍼(W)는 20℃ 내지 60℃로 온도 조절되어 있으므로, 당해 웨이퍼(W)의 표층만을 순간적으로 80℃ 내지 400℃로 가열할 수 있다. 이 때문에, AFS 승화 후의 웨이퍼 냉각 시간을 더 짧게 할 수 있다.
또한, COR 처리는 웨이퍼(W)가, 예를 들어 20℃ 내지 60℃의 저온으로 조절된 상태에서 행해진다. 이와 같은 저온 환경 하에서 COR 처리를 행하는 경우, 고온 환경 하에서 COR 처리를 행하는 경우에 비해, 웨이퍼(W)의 표면에 형성된 SiO2막의 표면 조도(러프니스)를 개선할 수 있다. 또한, 저온 환경 하에서 COR 처리를 행하는 경우, 이어서, 예를 들어 SiN막을 마스크로 하여 SiO2막을 에칭할 때의 SiN막에 대한 선택비가 높아져, 더 고애스펙트비의 에칭에도 대응할 수 있게 된다.
여기서, 고온 환경 하에서 COR 처리를 행하는 경우, AFS를 승화시키는 온도에서의 처리가 행해지지만, AFS의 잔류가 제로는 아니다. 그리고 이 잔류하는 AFS가 마스크로 되어, SiO2막의 표면 조도가 악화된다. 또한, 처리 가스가 SiO2막에 흡착할 확률이 저하되고, 당해 처리 가스가 불균일하게 흡착하게 되고, 이러한 요인에 의해서도 SiO2막의 표면 조도가 악화된다. 또한, 처리 가스의 흡착 확률이 저하되기 때문에, 처리 압력을 크게 하지 않으면 에칭이 진행되지 않지만, 처리 압력을 크게 하면 SiN막이 깎이기 시작하기 때문에, SiN막에 대한 선택비가 악화된다. 또한, 처리 압력을 크게 하면, 에천트가 구멍 바닥 혹은 슬릿 바닥에 도달하기 어려워지기 때문에, 고애스펙트비의 에칭에 비해 불리해진다. 이와 같이 고온 환경 하에서 COR 처리를 행하는 경우, SiO2막의 표면 조도와 SiN막에 대한 선택비가 악화되어, 더 고애스펙트비의 에칭에 대응할 수 있기 어려워진다. 이에 비해 본 실시 형태에서는, 저온 환경 하에서 COR 처리를 행하여, 이들을 개선할 수 있다.
또한, 플래시 램프(103)는 처리 모듈(41)에 마련되어 있으므로, 종래의 웨이퍼 처리 장치의 PHT 모듈을 별도 마련할 필요가 없다. 즉, 종래의 PHT 모듈 대신에, COR 처리와 PHT 처리를 연속해서 행하는 처리 모듈(41)을 마련할 수 있어, 웨이퍼 처리의 스루풋을 향상시킬 수 있다.
또한, 종래의 웨이퍼 처리 장치의 PHT 모듈 대신에, 다른 모듈, 예를 들어 웨이퍼(W)에 대하여 리모트 플라스마로 활성화된 라디칼을 사용한 처리를 행하는 RST 처리 모듈을 마련해도 된다. 이와 같이, 웨이퍼 처리 장치(1)에 설치하는 모듈의 자유도가 향상된다.
여기서, 상술한 바와 같이 COR 처리를, 웨이퍼(W)가, 예를 들어 20℃ 내지 60℃의 저온으로 조절된 상태에서 행하는 경우, 한번의 COR 처리에서 에칭할 수 있는 두께는 제한된다. 이 때문에, 원하는 에칭 두께를 달성하기 위해, 동일한 웨이퍼(W)에 대하여 COR 처리와 PHT 처리를 복수회 반복해서 행하는 경우가 있다.
또한, 이와 같이 COR 처리와 PHT 처리를 반복해서 행하는 경우, PHT 처리에서 가열된 웨이퍼(W)에 대하여, 다시 저온 환경 하의 COR 처리를 행하기 위해서는, 당해 가열된 웨이퍼를 냉각하고 나서, COR 처리를 행할 필요가 있다. 이하, 이 웨이퍼의 냉각 처리를, 「CST(Cooling Storage) 처리」라고 한다. 그리고, COR 처리, PHT 처리 및 CST 처리로 이루어지는 처리 사이클을 반복해서 행하는 것이 요구되는 경우가 있다.
본 실시 형태는, 이와 같이 저온 환경 하에서 COR 처리를 행하기 위한, 상술한 처리 사이클을 반복해서 행할 때도 유용하다. 즉, 본 실시 형태에서는 PHT 처리에 있어서 웨이퍼(W)의 표층만을 가열하고, 웨이퍼 전체는 가열되지 않는다. 이 때문에, PHT 처리가 종료되고 나서 CST 처리를 행하지 않고, COR 처리를 행할 수 있다. 특히, 본 실시 형태의 웨이퍼 처리 장치(1)에서는, 처리 모듈(41)에 있어서 COR 처리와 PHT 처리가 행해지므로, 당해 COR 처리와 PHT 처리로 이루어지는 처리 사이클을 반복해서 행할 수 있다. 따라서 본 실시 형태에서는, 처리 사이클을 반복해서 행하는 경우의, 웨이퍼 처리의 스루풋을 향상시킬 수 있다.
이어서, 다른 실시 형태에 관한 웨이퍼 처리 장치(1)의 구성에 대하여 설명한다. 이상의 실시 형태에서는, 플래시 램프(103)는 처리 모듈(41)에 마련되어 있었지만, 당해 플래시 램프(103)의 설치 장소는 이것에 한정되지 않는다.
도 5는 다른 실시 형태에 관한 웨이퍼 처리 장치(200)의 구성의 개략을 도시하는 평면도이다. 웨이퍼 처리 장치(200)는 웨이퍼 처리 장치(1)의 처리 모듈(41) 대신에, COR 모듈(201)과, 가열 모듈로서의 PHT 모듈(202)을 갖고 있다. COR 모듈(201)과 PHT 모듈(202)은 각각, 트랜스퍼 모듈(40)의 긴 쪽 방향을 따라, 복수, 본 실시 형태에 있어서는, 예를 들어 3개 마련되어 있다.
COR 모듈(201)의 내부에는 2매의 웨이퍼(W)를 수평 방향으로 나열하여 적재하는 2개의 적재대(210, 210)가 마련되어 있다. COR 모듈(201)은 적재대(210, 210)에 웨이퍼(W)를 나열하여 적재함으로써, 2매의 웨이퍼(W)에 대하여 동시에 COR 처리를 행한다. 또한, COR 모듈(201)에는, 처리 가스나 퍼지 가스 등을 공급하는 급기부(도시하지 않음)와 가스를 배출하는 배기부(도시하지 않음)가 접속되어 있다.
PHT 모듈(202)의 내부에는 2매의 웨이퍼(W)를 수평 방향으로 나열하여 적재하는 2개의 적재대(211, 211)가 마련되어 있다. 또한, PHT 모듈(202)의 천장판(도시하지 않음)의 상면에는 적재대(211, 211)에 대향하여 플래시 램프(103, 103)가 마련되어 있다. 천장판에는, 예를 들어 석영이 사용되어, 플래시 램프(103)로부터의 광은 천장판을 투과하고, 적재대(211)에 적재된 웨이퍼(W)의 표면으로 조사된다. 그리고, PHT 모듈(202)에서는, 적재대(211, 211)에 웨이퍼(W)를 나열하여 적재함으로써, 2매의 웨이퍼(W)에 대하여 동시에 PHT 처리가 행해진다.
본 실시 형태의 웨이퍼 처리 장치(200)에서도, 상기 실시 형태의 웨이퍼 처리 장치(1)와 동일한 효과를 향수할 수 있다.
도 6은 다른 실시 형태에 관한 웨이퍼 처리 장치(300)의 구성의 개략을 도시하는 평면도이다. 웨이퍼 처리 장치(300)는 웨이퍼 처리 장치(1)의 처리 모듈(41) 대신에, COR 모듈(301)을 갖고 있다.
COR 모듈(301)의 내부에는, 2매의 웨이퍼(W)를 수평 방향으로 나열하여 적재하는 2개의 적재대(310, 310)가 마련되어 있다. COR 모듈(301)은 적재대(310, 310)에 웨이퍼(W)를 나열하여 적재함으로써, 2매의 웨이퍼(W)에 대하여 동시에 COR 처리를 행한다. 또한, COR 모듈(301)에는, 처리 가스나 퍼지 가스 등을 공급하는 급기부(도시하지 않음)와 가스를 배출하는 배기부(도시하지 않음)가 접속되어 있다.
웨이퍼 처리 장치(300)에 있어서, 플래시 램프(103)는 웨이퍼(W)의 반송 경로에 마련된다. 플래시 램프(103)는, 예를 들어 로드 로크 모듈(20b)에 마련되어도 된다. 구체적으로 플래시 램프(103)는 로드 로크 모듈(20b)의 천장판(도시하지 않음)의 상면에 있어서, 상부 스토커(21a)에 대향하여 마련되어 있다. 천장판에는, 예를 들어 석영이 사용되어, 플래시 램프(103)로부터의 광은 천장판을 투과하고, 상부 스토커(21a) 또는 하부 스토커(21b)에 보유 지지된 웨이퍼(W)의 표면으로 조사된다. 그리고, 로드 로크 모듈(20b)에서는, COR 모듈(301)에서 COR 처리가 된 웨이퍼(W)에 대하여 PHT 처리가 행해진다.
본 실시 형태의 웨이퍼 처리 장치(300)에서도, 상기 실시 형태의 웨이퍼 처리 장치(1)와 동일한 효과를 향수할 수 있다. 또한, 웨이퍼 처리 장치(300)에 있어서, 플래시 램프(103)의 설치 장소는 로드 로크 모듈(20b)에 한정되지 않는다. 예를 들어, 플래시 램프(103)는 로더 모듈(30)의 천장판에 마련되어도 된다. 혹은, 예를 들어 플래시 램프(103)는 로더 모듈(30)에 인접한 별도 모듈을 마련하고, 당해 별도 모듈에 설치되어 있어도 된다.
이상의 웨이퍼 처리 장치(1, 200, 300)와 같이, 플래시 램프(103)의 설치 장소는 자유롭게 선택할 수 있다. 예를 들어, 프로세스 요구에 따라, 플래시 램프(103)의 설치 장소를 결정해도 된다.
이상의 실시 형태에서는, 플래시 램프(103)로서 크세논 플래시 램프를 사용한 경우에 대하여 설명했지만, 이것에 한정되지 않는다. 예를 들어, 플래시 램프(103)로서, LED를 조사하는 플래시 램프를 사용해도 된다.
이상의 실시 형태에서는, COR 처리에 있어서 산화막을 변질시키고, 반응 생성물로서 규불화암모늄(AFS)을 생성하는 경우에 대하여 설명했지만, 반응 생성물은 이것에 한정되지 않는다. 예를 들어, 반응 생성물로서, 불화암모늄을 생성해도 된다.
이상의 실시 형태에서는, COR 처리에 있어서 산화막을 변질시키는 경우에 대하여 설명했지만, 본 개시의 대상은 산화막에 한정되지 않고, 실리콘 함유막이면 된다. 예를 들어, SiN나 Si를 에칭하는 경우에도, 본 개시는 적용할 수 있다. 또한, SiN를 플라스마 에칭하는 경우에는, 처리 가스로서 NF3 가스, H2 가스, O2 가스를 사용한다. Si를 플라스마 에칭하는 경우에는, 처리 가스로서 NF3 가스, H2 가스를 사용한다. Si를 논플라스마 에칭(가스 에칭)하는 경우에는, 처리 가스로서 F2 가스, NH3 가스를 사용한다.
금회 개시된 실시 형태는 모든 점에서 예시이며 제한적인 것은 아니라고 생각되어야 한다. 상기한 실시 형태는, 첨부의 청구범위 및 그 주지를 일탈하지 않고, 다양한 형태로 생략, 치환, 변경되어도 된다.
또한, 이하와 같은 구성도 본 개시의 기술적 범위에 속한다.
(1) 기판을 처리하는 기판 처리 장치이며,
기판의 표면에 형성된 산화막에 처리 가스를 공급하여, 당해 산화막을 변질시켜 반응 생성물을 생성하는 처리 모듈과,
상기 반응 생성물에 광을 조사하여, 당해 반응 생성물을 승화시키는 플래시 램프를 갖는 기판 처리 장치.
상기 (1)에 의하면, 플래시 램프로부터 반응 생성물로 고출력·단시간의 광을 조사하므로, 단시간에 반응 생성물을 승화시킬 수 있고, 또한 반응 생성물을 승화시킨 후의 기판의 냉각 시간을 단시간으로 할 수 있다. 그 결과, 기판 처리의 스루풋을 향상시킬 수 있다.
(2) 상기 플래시 램프로부터 조사되는 상기 광은 펄스 광인, 상기 (1)에 기재된 기판 처리 장치.
상기 (2)에 의하면, 플래시 램프로부터의 펄스 광은, 더 높은 출력으로, 또한 더 단시간에 조사되기 때문에, 반응 생성물을 승화시킨 후의 기판의 냉각 시간을 더 단시간으로 할 수 있다.
(3) 기판의 온도를 조절하는 온도 조절 기구를 구비하고, 당해 기판의 이면을 보유 지지하는 기판 보유 지지부를 갖고,
상기 플래시 램프는, 상기 기판 보유 지지부에 온도 조절되면서 보유 지지된 기판에 대하여 상기 광을 조사하는, 상기 (1) 또는 (2)에 기재된 기판 처리 장치.
상기 (3)에 의하면, 기판을 소정 온도로 조절할 수 있으므로, 플래시 램프로부터의 광을 사용하여 기판의 표층만을 순간적으로 가열할 수 있고, 반응 생성물을 승화시킨 후의 기판의 냉각 시간을 더 단시간으로 할 수 있다.
(4) 상기 플래시 램프는 상기 처리 모듈에 마련되어 있는, 상기 (1) 내지 (3)의 어느 하나에 기재된 기판 처리 장치.
상기 (4)에 의하면, 처리 모듈에 있어서, 산화막을 변질시켜 반응 생성물을 생성하는 변질 공정과, 당해 반응 생성물을 승화시키는 승화 공정을 순차 행할 수 있다. 이 때문에, 종래와 같이 변질 공정과 승화 공정을 별도 모듈에서 행하는 경우에 비해, 기판의 스루풋을 향상시킬 수 있다.
(5) 기판에 가열 처리를 행하는 가열 모듈을 갖고,
상기 플래시 램프는 상기 가열 모듈에 마련되어 있는, 상기 (1) 내지 (3)의 어느 하나에 기재된 기판 처리 장치.
(6) 상기 플래시 램프는, 상기 처리 모듈로 기판을 반송하는 반송 경로에 마련되어 있는, 상기 (1) 내지 (3)의 어느 하나에 기재된 기판 처리 장치.
상기 (5) 또는 (6)과 같이, 플래시 램프의 설치 장소는 자유롭게 선택할 수 있다.
(7) 기판을 처리하는 기판 처리 방법이며,
기판의 표면에 형성된 산화막에 처리 가스를 공급하여, 당해 산화막을 변질시켜 반응 생성물을 생성하는 변질 공정과,
플래시 램프로부터 상기 반응 생성물에 광을 조사하여, 당해 반응 생성물을 승화시키는 승화 공정을 갖는 기판 처리 장치.
(8) 상기 승화 공정에 있어서, 상기 플래시 램프로부터 조사되는 상기 광은 펄스 광인, 상기 (7)에 기재된 기판 처리 방법.
(9) 상기 승화 공정에 있어서, 기판 보유 지지부에 온도 조절되면서 보유 지지된 기판에 대하여, 상기 플래시 램프로부터 상기 광을 조사하는, 상기 (7) 또는 (8)에 기재된 기판 처리 방법.

Claims (13)

  1. 기판을 처리하는 기판 처리 장치이며,
    기판의 표면에 형성된 실리콘 함유막에 처리 가스를 공급하여, 당해 실리콘 함유막을 변질시켜 반응 생성물을 생성하는 처리 모듈과,
    상기 반응 생성물에 광을 조사하여, 당해 반응 생성물을 승화시키는 플래시 램프를 갖는, 기판 처리 장치.
  2. 제1항에 있어서, 상기 플래시 램프로부터 조사되는 상기 광은, 펄스 광인, 기판 처리 장치.
  3. 제1항 또는 제2항에 있어서, 기판의 온도를 조절하는 온도 조절 기구를 구비하고, 당해 기판의 이면을 보유 지지하는 기판 보유 지지부를 갖고,
    상기 플래시 램프는, 상기 기판 보유 지지부에 온도 조절되면서 보유 지지된 기판에 대하여 상기 광을 조사하는, 기판 처리 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 플래시 램프는 상기 처리 모듈에 마련되어 있는, 기판 처리 장치.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 기판에 가열 처리를 행하는 가열 모듈을 갖고,
    상기 플래시 램프는 상기 가열 모듈에 마련되어 있는, 기판 처리 장치.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 플래시 램프는, 상기 처리 모듈로 기판을 반송하는 반송 경로에 마련되어 있는, 기판 처리 장치.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 반응 생성물은 규불화암모늄 또는 불화암모늄인, 기판 처리 장치.
  8. 제7항에 있어서, 상기 처리 가스는 불소 함유 가스와 수소 함유 가스를 포함하는, 기판 처리 장치.
  9. 기판을 처리하는 기판 처리 방법이며,
    기판의 표면에 형성된 실리콘 함유막에 처리 가스를 공급하여, 당해 실리콘 함유막을 변질시켜 반응 생성물을 생성하는 변질 공정과,
    플래시 램프로부터 상기 반응 생성물로 광을 조사하여, 당해 반응 생성물을 승화시키는 승화 공정을 갖는, 기판 처리 방법.
  10. 제9항에 있어서, 상기 승화 공정에 있어서, 상기 플래시 램프로부터 조사되는 상기 광은 펄스 광인, 기판 처리 방법.
  11. 제9항 또는 제10항에 있어서, 상기 승화 공정에 있어서, 기판 보유 지지부에 온도 조절되면서 보유 지지된 기판에 대하여, 상기 플래시 램프로부터 상기 광을 조사하는, 기판 처리 방법.
  12. 제9항 내지 제11항 중 어느 한 항에 있어서, 상기 반응 생성물은, 규불화암모늄 또는 불화암모늄인, 기판 처리 방법.
  13. 제12항에 있어서, 상기 처리 가스는 불소 함유 가스와 수소 함유 가스를 포함하는, 기판 처리 방법.
KR1020190104828A 2018-09-07 2019-08-27 기판 처리 장치 및 기판 처리 방법 KR102305354B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018168327A JP2020043180A (ja) 2018-09-07 2018-09-07 基板処理装置及び基板処理方法
JPJP-P-2018-168327 2018-09-07

Publications (2)

Publication Number Publication Date
KR20200028839A true KR20200028839A (ko) 2020-03-17
KR102305354B1 KR102305354B1 (ko) 2021-09-24

Family

ID=69798634

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190104828A KR102305354B1 (ko) 2018-09-07 2019-08-27 기판 처리 장치 및 기판 처리 방법

Country Status (2)

Country Link
JP (1) JP2020043180A (ko)
KR (1) KR102305354B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022176142A1 (ja) * 2021-02-19 2022-08-25 株式会社日立ハイテク エッチング方法およびエッチング装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007180418A (ja) 2005-12-28 2007-07-12 Tokyo Electron Ltd エッチング方法及び記録媒体
JP2009283455A (ja) * 2008-04-24 2009-12-03 Semiconductor Energy Lab Co Ltd 蒸着用基板の作製方法、および発光装置の作製方法
JP2016154209A (ja) * 2015-02-16 2016-08-25 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007180418A (ja) 2005-12-28 2007-07-12 Tokyo Electron Ltd エッチング方法及び記録媒体
JP2009283455A (ja) * 2008-04-24 2009-12-03 Semiconductor Energy Lab Co Ltd 蒸着用基板の作製方法、および発光装置の作製方法
JP2016154209A (ja) * 2015-02-16 2016-08-25 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Also Published As

Publication number Publication date
KR102305354B1 (ko) 2021-09-24
JP2020043180A (ja) 2020-03-19

Similar Documents

Publication Publication Date Title
US10914005B2 (en) Substrate processing apparatus having gas guide capable of suppressing gas diffusion
KR101432327B1 (ko) 가스 처리 장치, 및 가스 처리 방법, 그리고 기억 매체
US9362149B2 (en) Etching method, etching apparatus, and storage medium
JP6929148B2 (ja) エッチング方法およびエッチング装置
US10541145B2 (en) Substrate processing apparatus and substrate processing method
US20080223825A1 (en) Substrate processing apparatus, substrate processing method and storage medium
US11018033B2 (en) Substrate processing apparatus, method of manufacturing semiconductor device, and recording medium
KR20140070633A (ko) 반도체 장치의 제조 방법, 반도체 장치의 제조 장치 및 기록 매체
US20080223399A1 (en) Substrate processing apparatus, substrate processing method and storage medium
US8411246B2 (en) Resist coating and developing apparatus and method
TWI692806B (zh) 基板處理方法及基板處理裝置
US10923358B2 (en) Substrate processing method
KR20080084565A (ko) 기판 처리 장치
JP7355615B2 (ja) 基板洗浄装置及び基板洗浄方法
KR20200022682A (ko) 버퍼 유닛, 그리고 이를 가지는 기판 처리 장치 및 방법
KR102305354B1 (ko) 기판 처리 장치 및 기판 처리 방법
JP4792369B2 (ja) 基板処理装置、及び基板処理の終点検出方法
KR20210008549A (ko) 버퍼 유닛, 그리고 이를 가지는 기판 처리 장치 및 방법
US11548804B2 (en) Method and apparatus for processing oxygen-containing workpiece
JP7365423B2 (ja) 加熱冷却装置及び加熱冷却方法
WO2021200240A1 (ja) エッチング方法及びエッチング装置
US20230223270A1 (en) Etching method and etching device
KR102553420B1 (ko) 기판 처리 방법 및 기판 처리 장치
KR20240048484A (ko) 기판 처리 방법, 기판 처리 장치 및 컴퓨터 기억 매체
KR20230010579A (ko) 유기막 형성 장치 및 유기막의 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant