KR20200028315A - 집적형 팬아웃 패키지 및 그를 형성하는 방법 - Google Patents

집적형 팬아웃 패키지 및 그를 형성하는 방법 Download PDF

Info

Publication number
KR20200028315A
KR20200028315A KR1020190110172A KR20190110172A KR20200028315A KR 20200028315 A KR20200028315 A KR 20200028315A KR 1020190110172 A KR1020190110172 A KR 1020190110172A KR 20190110172 A KR20190110172 A KR 20190110172A KR 20200028315 A KR20200028315 A KR 20200028315A
Authority
KR
South Korea
Prior art keywords
layer
forming
composite
package
die
Prior art date
Application number
KR1020190110172A
Other languages
English (en)
Other versions
KR102295360B1 (ko
Inventor
첸-후아 유
쿠오 룽 판
틴-하오 쿠오
하오-이 차이
시우-젠 린
하오-잔 페이
칭-후아 시에
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/529,989 external-priority patent/US11309294B2/en
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20200028315A publication Critical patent/KR20200028315A/ko
Application granted granted Critical
Publication of KR102295360B1 publication Critical patent/KR102295360B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

방법은, 캐리어 위에 복합 물질층을 형성하는 단계로서, 복합 물질층은 기저 물질 내부에 포함된 충전재 물질의 입자를 포함하는, 복합 물질층을 형성하는 단계, 복합 물질층의 제1측 위에 스루 비아 세트를 형성하는 단계, 복합 물질층의 제1측 위에 다이를 부착하는 단계로서, 다이는 스루 비아 세트로부터 이격되는, 다이를 부착하는 단계, 복합 물질층의 제1측 위에 몰딩 물질을 형성하는 단계로서, 몰딩 물질은 적어도 측방향으로 다이 및 스루 비아 세트의 스루 비아를 봉지화하는, 몰딩 물질을 형성하는 단계, 다이 및 몰딩 물질 위에 재분배 구조물을 형성하는 단계로서, 재분배 구조물은 스루 비아에 전기적으로 연결되는, 재분배 구조물을 형성하는 단계, 제1측의 반대측인 복합 물질층의 제2측 내에 개구를 형성하는 단계, 및 개구 내에 전도성 커넥터를 형성하는 단계로서, 전도성 커넥터는 스루 비아에 전기적으로 연결되는, 전도성 커넥터를 형성하는 단계를 포함한다.

Description

집적형 팬아웃 패키지 및 그를 형성하는 방법{INTEGRATED FAN-OUT PACKAGES AND METHODS OF FORMING THE SAME}
[우선권 청구 및 상호-참조]
본 출원은, 2018년 9월 5일에 출원되었고 발명의 명칭이 "InFO Structure for Package on Package Devices and Methods of Forming the Same(패키지 온 패키지 디바이스를 위한 InFO 구조물 및 그를 형성하는 방법)"인 미국 가특허 출원 제62/727,311호에 대한 우선권을 청구하며, 이 미국 가특허 출원은 그 전체가 본 명세서에 참조로서 통합된다.
반도체 업계는 다양한 전자 컴포넌트(예컨대, 트랜지스터, 다이오드, 저항기, 커패시터 등)의 집적 밀도의 계속된 개선으로 인해 급속한 성장을 경험해 왔다. 대부분의 경우, 이러한 집적 밀도의 개선은 최소 피처 크기의 반복된 감소로부터 비롯되어 왔으며, 이는 주어진 면적 내에 더 많은 컴포넌트가 집적될 수 있도록 한다. 보다 더 작은 전자 디바이스에 대한 수요가 최근 증가함에 따라서, 더 작고 더 창의적인 반도체 다이 패키징 기법에 대한 필요성이 증가해 왔다.
이들 패키징 기술의 한 예는 패키지 온 패키지(POP, Package-on-Package) 기술이다. PoP 패키지에서, 상단 반도체 패키지가 하단 반도체 패키지의 상단에 적층되어, 높은 수준의 집적 및 컴포넌트 밀도를 허용한다. 또 다른 예는 다중 칩 모듈(MCM, Multi-Chip-Module) 기술이며, 집적된 기능을 갖는 반도체 디바이스를 제공하기 위해 하나의 반도체 패키지 내에 다수의 반도체 다이가 패키징된다.
진보된 패키징 기술의 높은 수준의 집적은, 향상된 기능 및 작은 풋프린트를 갖는 반도체 디바이스의 생산을 가능케 하며, 이는 모바일 전화, 태블릿, 및 디지털 뮤직 플레이어와 같은 작은 폼팩터의 디바이스에 이롭다. 또 다른 장점은, 반도체 패키지 내의 상호연동 부품을 연결하는 전도성 경로의 길이의 단축이다. 회로 사이의 더 짧은 상호연결 라우팅은 더 빠른 신호 전파 및 감소된 잡음 및 크로스토크를 초래하므로, 이는 반도체 디바이스의 전기적 성능을 개선시킨다.
본 개시의 양상들은 다음의 상세한 설명을 첨부 도면과 함께 읽음으로써 가장 잘 이해된다. 업계의 표준 관행에 따라서, 다양한 피처가 비례에 맞게 도시지 않았다는 점에 유의해야 한다. 실제로, 설명의 명료함을 위해, 다양한 피처의 치수가 임의적으로 증가 또는 감소될 수 있다.
도 1은, 한 실시예에 따른, 제조 단계에서의 반도체 패키지 내의 복합층의 단면도를 도시한다.
도 2 내지 도 13은, 한 실시예에 따른, 다양한 제조 단계에서의 반도체 패키지의 단면도를 도시한다.
도 14는 한 실시예에 따른 반도체 패키지의 단면도를 도시한다.
도 15a 내지 도 15d는, 일부 실시예에 따른, 다양한 제조 단계에서의 반도체 패키지 내의 복합층의 다양한 도면을 도시한다.
도 16은 한 실시예에 따른 반도체 패키지의 단면도를 도시한다.
다음의 개시는, 본 발명의 상이한 특징들을 구현하기 위한 여러 상이한 실시예 또는 예를 제공한다. 본 개시를 단순화하기 위하여, 아래에는 컴포넌트 및 배열의 특정한 예가 설명되어 있다. 물론, 이들은 단지 예일 뿐이며, 제한하도록 의도되지 않는다. 예컨대, 다음 설명에서의 제2 피처 위에서의 또는 제2 피처 상에서의 제1 피처의 형성은, 제1 및 제2 피처가 직접 접촉하는 상태로 형성되는 실시예를 포함할 수 있으며, 제1 및 제2 피처가 직접 접촉하지 않을 수 있도록 제1 및 제2 피처 사이에 추가적인 피처가 형성될 수 있는 실시예도 포함할 수 있다.
또한, 도면에 도시된 또 다른 요소(들)나 피처(들)에 대한 한 요소나 피처의 관계를 설명하기 위하여, "밑", "아래", "하부", "위", "상부" 등과 같은 공간 상대적 용어가 설명의 용이성을 위해 본 명세서에서 사용될 수 있다. 공간 상대적 용어는, 도면에 도시된 배향에 더하여, 사용 중 또는 동작 중인 디바이스의 상이한 배향들을 망라하도록 의도된다. 장치는 다르게 배향될 수도 있으며(90도 회전되거나 다른 배향으로 회전됨), 본 명세서에서 사용되는 공간 상대적 기술어들은 마찬가지로 적절히 해석될 수 있다.
본 개시의 실시예는 반도체 패키지 및 반도체 패키지를 형성하는 방법의 맥락에서, 특히, 집적형 팬아웃(InFO, integrated fan-out) 반도체 패키지의 맥락에서 논의된다. 유전체 물질(예컨대, 폴리머) 내에 포함되는 충전재 물질(예컨대, 입자)을 포함하는 복합 물질층이 캐리어 위에 형성된 후, 하나 이상의 반도체 다이 및/또는 전도성 필라(pillar)가 복합 물질 위에 형성된다. 캐리어 위와 다이 주위와 전도성 필라 주위에 몰딩 물질이 형성된다. 몰딩 물질, 다이, 및 전도성 필라 위에 재분배 구조물이 형성된다. 일부 경우, 복합 물질층의 사용은 반도체 패키지의 구조적 강성을 개선시킬 수 있다. 복합 물질층은 또한, 재분배 구조물의 층과 같은, 다른 층으로 인한 뒤틀림 또는 휨을 감소시킬 수 있다. 또한, 복합 물질층은 거칠거나 피팅(pitting)된 표면을 가질 수 있으며, 이는 복합 물질 상에 후속적으로 퇴적되는 물질의 접착력을 개선시킬 수 있다.
도 1은, 한 실시예에 따른, 제조 단계에서의 패키지 구조물(500) 내의 복합층(110)의 단면도를 도시한다. 도 2 내지 도 13은, 한 실시예에 따른, 다양한 제조 단계에서의 패키지 구조물(500)의 단면도를 도시한다. 도 14는 한 실시예에 따른 패키지 구조물(500)의 단면도를 도시한다. 도 15a 내지 도 15c는, 일부 실시예에 따른, 다양한 제조 단계에서의 패키지 구조물(500) 내의 복합층(100)의 다양한 도면을 도시한다. 도 16은 한 실시예에 따른 패키지 구조물(600)의 단면도를 도시한다.
도 1을 참조하면, 캐리어(101) 위에 박리층(103) 및 복합층(110)이 형성된다. 캐리어(101)는 웨이퍼 또는 패널 구조물 등일 수 있으며, 실리콘, 실리콘 산화물, 알루미늄, 알루미늄 산화물, 폴리머, 폴리머 복합물, 금속 포일, 세라믹, 유리, 유리 에폭시, 베릴륨 산화물, 테이프 등, 또는 조합과 같은 물질로 제조될 수 있다. 캐리어(101)는 후속적으로 형성되는 구조물에 대한 지지를 제공한다.
일부 실시예에서, 복합층(110)이 형성되기 전에 박리층(103)이 캐리어(101) 위에 퇴적 또는 라미네이팅된다. 박리층(103)은 폴리머계 물질로 형성될 수 있으며, 후속적인 단계에서 형성되는 그 위의 구조물로부터 캐리어(101)와 함께 제거될 수 있다. 일부 실시예에서, 박리층(103)은, 광열 변환(LTHC, Light-to-Heat-Conversion) 박리 코팅과 같이, 가열될 때 그 접착 특성을 잃는 에폭시계 박리 물질이다. 다른 실시예에서, 박리층(103)은, 자외선(UV, ultra-violet) 광에 노출될 때 그 접착 특성을 잃는, UV 아교와 같은 감광 물질일 수 있다. 박리층(103)은 액체로서 디스펜싱되고 경화될 수 있으며, 캐리어(101) 상에 라미네이팅되는 라미네이트 필름 등일 수 있다. 박리층(103)의 상단 표면은 평평할 수 있으며 높은 수준의 동일평면성을 가질 수 있다.
계속하여 도 1을 참조하면, 박리층(103) 위에 복합층(110)이 형성된다. 도 1은 복합층(110)의 확대된 부분도 도시한다. 일부 실시예에서, 복합층(110)은, 기저 물질(113) 내에 포함되는 충전재 물질(115)을 포함하는 복합 물질이다. 충전재 물질(115)은 복합층(110)의 기계적 강도 또는 강성을 증가시킬 수 있으며, 아래에서 더 상세히 설명된다. 기저 물질(113)은 폴리머, 에폭시, 수지, 언더필(underfill) 물질, 또는 물질의 조합 등일 수 있다.
복합층(110)의 충전재 물질(115)은 입자, 섬유 등, 또는 조합을 포함할 수 있다. 일부 실시예에서, 충전재 물질(115)은 실리콘 산화물, 알루미늄 산화물 등 또는 조합의 입자를 포함한다. 일부 실시예에서 입자는 약 0.5μm와 약 30μm 사이의 직경을 갖지만, 다른 실시예에서 입자는 다른 직경을 가질 수 있다. 일부 실시예에서, 복합층(110)의 충전재 물질(115)은, 특정한 범위의 직경을 갖거나 평균 직경을 갖도록 선택될 수 있다. 예컨대, 일부 실시예에서, 충전재 물질(115)은, 약 0.5μm와 약 30μm 사이의 평균 직경을 갖도록 선택될 수 있다. 일부 실시예에서, 복합층(110) 내의 충전재 물질(115)의 체적은 복합층(110)의 총 체적의 약 30%와 약 80% 사이일 수 있다. 일부 실시예에서, 기저 물질(113)에 대한 충전재 물질(115)의 체적비는 약 0.5:1과 약 3:1 사이일 수 있다. 충전재 물질(115)의 특성은, 복합층(110)에 대한 특정 특성, 예를 들면 강성을 제공하도록 선택될 수 있다. 예컨대, 더 큰 평균 직경을 갖는 충전재 물질(115)을 갖는 복합층(110)은, 더 작은 평균 직경의 충전재 물질을 갖는 복합층(110)보다 더 큰 강성(예컨대, 더 큰 영률)을 가질 수 있다. 더 큰 강성을 갖는 복합층(110)을 위한 재료를 사용함으로써, 그 위에 형성되는 구조물(예컨대, 도 14의 패키지 구조물(500))의 강성이 개선될 수 있으며, 구조물의 뒤틀림 또는 휨이 감소될 수 있다(아래에서 더 상세히 설명).
일부 실시예에서, 복합층(110)은 복합 폴리머 물질, 언더필 물질, 몰딩 화합물, 에폭시, 수지, 또는 물질의 조합 등이다. 일부 실시예에서, 복합층(110)은, 약 22ppm/°C와 같이, 약 10ppm/°C보다 더 큰 열 팽창 계수(CTE, coefficient of thermal expansion)를 갖는다. 일부 실시예에서, 복합층(110)은, 약 23GPa와 같이, 약 10GPa보다 더 큰 영률을 가질 수 있다. 일부 실시예에서, 복합층(110)은, 약 35μm와 같이, 약 10μm와 약 100μm 사이의 두께를 가질 수 있다. 복합층(110)은, 스핀 코팅, 화학적 기상 증착(CVD, chemical vapor deposition), 라미네이팅 등, 또는 이들의 조합과 같은, 적합한 퇴적 공정을 사용하여 캐리어(101) 위에 형성될 수 있다. 일부 실시예에서, 퇴적 후에 경화 공정을 사용하여 복합층(110)이 경화된다. 경화 공정은, 어닐링 공정 또는 다른 가열 공정을 사용하여, 미리 결정된 기간 동안 미리 결정된 온도까지 복합층(110)을 가열하는 단계를 포함할 수 있다. 경화 공정은 자외선(UV) 노광 공정, 적외선(IR, infrared) 에너지 노출 공정, 이들의 조합, 또는 이들과 가열 공정의 조합도 포함할 수 있다. 대안적으로, 복합층(110)은 다른 기법을 사용하여 경화될 수 있다. 일부 실시예에서는, 경화 공정이 포함되지 않는다.
일부 경우, 복합층(110)의 하나 이상의 표면이 피팅될 수 있으며, 따라서 도 1에 도시된 바와 같이, 피트(pit)(117)를 포함한다. 피트(117)는, 예컨대, 충전재 물질(115)의 노출된 조각이 기저 물질(113)로부터 벗어나거나 다른 방식으로 제거되어, 충전재 물질(115)의 조각이 이전에 위치했던 곳에 피트(117)를 남김으로써 초래된다. 예컨대, 충전재 물질(115)의 노출된 조각은 후속적인 세척 공정 중에 또는 또 다른 후속 공정 단계 중에 벗어날 수 있다. 일부 경우, 피트(117) 중 일부는 충전재 물질(115)의 크기(예컨대, 직경)와 대략 같거나 그보다 더 작은 크기(예컨대, 직경 또는 깊이)를 가질 수 있다. 예컨대, 일부 실시예에서, 피트(117) 중 일부는 약 0.5μm와 약 30μm 사이의 직경 또는 깊이를 가질 수 있다. 그러나, 일부 경우, 일부 피트(117)는 충전재 물질(115)의 크기보다 더 작은 크기 또는 충전재 물질(115)의 크기보다 더 큰 크기를 가질 수 있다. 일부 경우, 피트(117)의 존재는, 도 3에 도시된 유전체층(114)과 같이, 그 위에 놓이는 층의 접착력을 개선시킬 수 있다. 일부 경우, 피트(117)의 존재는 복합층(110)의 표면이 약 0.1μm와 약 10μm 사이의 거칠기를 갖도록 할 수 있다. 일부 경우, 피트(117)는 복합층(110)의 표면의 약 50%와 약 90% 사이를 커버할 수 있다.
도 2를 참조하면, 복합층(110) 위에 금속화 패턴(112)이 형성된다. 일부 실시예에서, 복합층(110) 위에 시드층(도시되지 않음)을 형성함으로써 금속화 패턴(112)이 형성된다. 시드층은 금속층 또는 또 다른 유형의 층일 수 있으며, 하나 이상의 상이한 물질의 층을 하나 이상 포함할 수 있다. 일부 실시예에서, 시드층은 티타늄층 및 티타늄층 위의 구리층을 포함한다. 시드층은, 예컨대, PVD 등을 사용하여 형성될 수 있다. 이후, 시드층 상에 포토레지스트가 형성 및 패터닝된다. 포토레지스트는 스핀 코팅 등에 의해 형성될 수 있으며, 패터닝을 위해 노광될 수 있다. 포토레지스트의 패턴은 금속화 패턴(112)에 대응한다. 패터닝은 포토레지스트를 관통해 개구를 형성하여, 시드층을 노출시킨다. 포토레지스트의 개구 내에 그리고 시드층의 노출된 부분 상에 전도성 물질이 형성된다. 전도성 물질은, 전기도금 또는 무전해 도금 등과 같은, 도금에 의해 형성될 수 있다. 전도성 물질은, 구리, 티타늄, 텅스텐, 알루미늄, 또는 조합 등과 같은, 금속을 포함할 수 있다. 이후, 그 위에 전도성 물질이 형성되지 않은 시드층의 부분 및 포토레지스트가 제거된다. 포토레지스트는, 수용가능한 애싱 또는 스트리핑 공정에 의해, 예를 들면 산소 플라즈마 등을 사용하여 제거될 수 있다. 일부 실시예에서, 포토레지스트가 제거된 후, 시드층의 노출된 부분이, 습식 에칭 공정 또는 건식 에칭 공정과 같은, 에칭 공정을 사용해 제거된다. 시드층의 잔존 부분 및 전도성 물질은 금속화 패턴(112)을 형성한다.
도 3에서, 금속화 패턴(112) 및 복합층(110) 상에 유전체층(114)이 형성된다. 일부 실시예에서, 유전체층(114)은, 포토리소그래피 마스크를 사용해 패터닝될 수 있는, PBO, 폴리이미드, 또는 BCB 등과 같은, 감광성 물질일 수 있는 폴리머로 형성된다. 다른 실시예에서, 유전체층(114)은 실리콘 질화물과 같은 질화물, 실리콘 산화물과 같은 산화물, PSG, BSG, 또는 BPSG 등으로 형성된다. 유전체층(114)은 스핀 코팅, 라미네이션, CVD 등, 또는 이들의 조합에 의해 형성될 수 있다. 유전체층(114)은, 금속화 패턴(112)의 부분을 노출시키도록 패터닝된다. 유전체층(114)은, 수용가능한 공정을 사용하여, 예를 들면, 유전체층(114)이 감광성 물질일 때 유전체층(114)을 노광시킴으로써, 패터닝될 수 있다. 일부 실시예에서, 유전체층(114)은 에칭 마스크 및 적합한 에칭 공정, 예를 들면 이방성 에칭 공정을 사용하여 패터닝된다. 일부 실시예에서, 유사한 기법을 사용하여 추가적인 금속화 패턴 및 유전체층이 유전체층(114) 및 금속화 패턴(112) 위의 스택 내에 형성될 수 있다.
도 4를 참조하면, 금속화 패턴(112) 및 유전체층(114) 위에 스루 비아(119)가 형성된다. 일부 실시예에서, 유전체층(114) 위에 시드층을 형성한 후, 패터닝된 포토레지스트를 시드층 위에 형성함으로써 스루 비아(119)가 형성될 수 있으며, 패터닝된 포토레지스트 내의 개구 각각은, 형성될 스루 비아(119)의 위치에 대응한다. 유전체층(114) 내의 개구는 전기도금 또는 무전해 도금과 같은 적합한 기법을 사용하여 구리와 같은 전기 전도성 물질로 충전된다. 이후, 애싱 또는 스트리핑 공정과 같은 적합한 공정을 사용하여 포토레지스트가 제거된다. 그 위에 스루 비아(119)가 형성되지 않은 시드층의 부분은 이후에 적합한 에칭 공정을 사용하여 제거될 수 있다. 스루 비아(119)는, 금속화 패턴(112) 및 유전체층(114) 위로 연장되는 전도성 필라로서 형성될 수 있다. 스루 비아(119)를 형성하기 위한 다른 기법 또한 가능하며 본 개시의 범위 내에 포함되도록 완전히 의도된다.
그다음으로, 도 5에서, 유전체층(114)의 상부 표면에 반도체 다이(120)(다이 또는 집적 회로(IC, integrated circuit) 다이로 지칭될 수 있음)가 부착된다. 다이(120)를 유전체층(114)에 부착시키기 위해, 다이 부착 필름(DAF, die attach film)과 같은 접착 필름(118)이 사용될 수 있다. 픽 앤드 플레이스(pick-and-place) 공정과 같은 적합한 공정을 사용하여 다이(120)가 부착될 수 있다. 일부 실시예에서, 다이(120)가 부착된 후 DAF가 경화될 수 있다.
유전체층(114)에 접착되기 전에, 다이(120) 내에 집적 회로를 형성하기 위해 적용가능한 제조 공정에 따라서 다이(120)가 처리될 수 있다. 예컨대, 다이(120)는 반도체 기판 및 하나 이상의 그 위에 놓이는 금속화층을 포함하며, 이는 도 5에 요소(121)로서 집합적으로 도시되어 있다. 반도체 기판은, 예컨대, 도핑되거나 도핑되지 않은 실리콘, 또는 SOI(semiconductor-on-insulator) 기판의 활성화층일 수 있다. 반도체 기판은, 게르마늄이거나, 실리콘 탄화물, 갈륨 비소, 갈륨 인화물, 갈륨 질화물, 인듐 인화물, 인듐 비화물, 및/또는 인듐 안티몬화물을 포함하는 화합물 반도체이거나, SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP, 및/또는 GaInAsP를 포함하는 혼정 반도체이거나, 이들의 조합 등과 같은, 다른 반도체 물질을 포함할 수 있다. 다층 기판 또는 구배형 기판과 같은 다른 기판도 사용될 수 있다. 다이(120)는, 반도체 기판 내에 또는 반도체 기판 상에 형성되는 트랜지스터, 다이오드, 커패시터, 저항기 등과 같은, 디바이스(도시되지 않음)를 포함할 수 있으며, 집적 회로를 형성하기 위해 금속화층에 의해 상호연결될 수 있다. 금속화층은 반도체 기판 위의 하나 이상의 유전체층 내의 금속화 패턴을 (예컨대, 재분배 구조물로서) 포함할 수 있다.
다이(120)는, 외부 연결이 이루어질 수 있는 패드(126)(예컨대, 콘택트 패드 또는 알루미늄 패드 등)를 더 포함한다. 패드(126)는 다이(120)의 전면측(예컨대, "활성측")에 위치될 수 있다. 다이(120)의 전면측 위에 그리고 패드(126)의 부분 상에 패시베이션 필름(127)이 형성될 수 있다. 패시베이션 필름(127)을 관통해 패드(126)까지 연장되는 개구가 형성될 수 있다. 다이 커넥터(128)는 패시베이션 필름(127)의 개구 내부로 연장되며 각 패드(126)에 기계적 및 전기적으로 커플링된다. 다이 커넥터(128)는, 예컨대, 전도성 패드 또는 전도성 필라일 수 있다. 다이 커넥터(128)는, 구리와 같은 하나 이상의 전도성 물질을 포함할 수 있으며, 도금과 같은 적합한 공정을 사용하여 형성될 수 있다. 다이 커넥터(128)는 다이(120)의 디바이스 및/또는 집적 회로에 전기적으로 커플링된다.
다이(120)의 활성측에, 예를 들면 패시베이션 필름(127) 및/또는 다이 커넥터(128) 상에, 유전체 물질(129)이 형성될 수 있다. 유전체 물질(129)은 다이 커넥터(128)를 측방향으로 봉지화(encapsulate)하며, 유전체 물질(129)은 다이(120)와 측방향으로 경계를 접한다. 유전체 물질(129)은 폴리벤조옥사졸(PBO, polybenzoxazole), 폴리이미드, 벤조시클로부텐(BCB, benzocyclobutene)과 같은 폴리머, 실리콘 질화물 등과 같은 질화물, 실리콘 산화물과 같은 산화물, 인규산염 유리(PSG, phosphosilicate glass), 붕소규산염 유리(BSG, borosilicate glass), 붕소 도핑 인규산염 유리(BPSG, boron-doped phosphosilicate glass), 또는 조합 등일 수 있다. 유전체 물질(129)은, 예컨대, 스핀 코팅, 라미네이션, 또는 CVD 등에 의해 형성될 수 있다.
그다음으로, 도 6에서, 유전체층(114) 위에 몰딩 물질(130)이 형성된다. 몰딩 물질은 다이(120)를 측방향으로 둘러싸고 스루 비아(119)를 측방향으로 둘러싸며, 스루 비아(119)를 다이(120) 및 서로로부터 분리시킨다. 예를 들면, 몰딩 물질(130)은 에폭시, 유기 폴리머, 실리카계 또는 유리 충전재가 추가되거나 추가되지 않은 폴리머, 또는 다른 물질을 포함할 수 있다. 일부 실시예에서, 몰딩 물질(130)은, 도포될 때 겔형 액체인 액체 몰딩 화합물(LMC, liquid molding compound)을 포함한다. 몰딩 물질(130)은 도포될 때 액체 또는 고체도 포함할 수 있다. 대안적으로, 몰딩 물질(130)은 다른 절연 및/또는 봉지화 물질을 포함할 수 있다. 일부 실시예에서 몰딩 물질(130)은 웨이퍼 수준의 몰딩 공정을 사용하여 도포된다. 몰딩 물질(130)은, 예컨대, 압축 몰딩, 전사 몰딩, 또는 다른 기법을 사용하여 몰딩될 수 있다.
일부 실시예에서, 몰딩 물질(130)은 경화 공정을 사용하여 경화될 수 있다. 경화 공정은, 어닐링 공정 또는 다른 가열 공정을 사용하여, 미리 결정된 기간 동안 미리 결정된 온도까지 몰딩 물질(130)을 가열하는 단계를 포함할 수 있다. 경화 공정은 자외선(UV) 노광 공정, 적외선(IR, infrared) 에너지 노출 공정, 또는 이들의 조합 등도 포함할 수 있다. 대안적으로, 몰딩 물질(130)은 다른 기법을 사용하여 경화될 수 있다. 일부 실시예에서는, 경화 공정이 수행되지 않는다.
계속하여 도 6을 참조하면, 다이(120)의 전면측 위에 있는 몰딩 물질(130)의 과잉 부분을 제거하기 위해, 화학적 기계적 연마(CMP, chemical-mechanical polish)와 같은, 평탄화 공정이 선택적으로 수행될 수 있다. 평탄화 공정 후, 몰딩 물질(130), 스루 비아(119), 및 다이 커넥터(128)는 동일 평면 내에 있는 상단 표면을 가질 수 있다.
그다음으로 도 7 및 도 8을 참조하면, 일부 실시예에 따라서, 몰딩 물질(130), 스루 비아(119), 및 다이(120)의 전면측 위에 재분배 구조물(140)이 형성된다. 재분배 구조물(140)은, 하나 이상의 유전체층(예컨대, 유전체층(148)) 내에 형성된 전기 전도성 피처(예컨대, 전도성 라인(143) 및 비아(145) 등을 포함하는 금속화 패턴)의 하나 이상의 층을 포함한다.
일부 실시예에서, 하나 이상의 유전체층(예컨대, 유전체층(148))은 폴리벤조옥사졸(PBO), 폴리이미드, 벤조시클로부텐(BCB), 또는 감광성 폴리머 등과 같은 폴리머로 형성된다. 일부 실시예에서, 유전체층 중 하나 이상은, 질화물(예컨대, 실리콘 질화물), 산화물(예컨대, 실리콘 산화물), 인규산염 유리(PSG), 붕소규산염 유리(BSG), 또는 붕소 도핑 인규산염 유리(BPSG) 다른 물질 등과 같은 다른 물질을 포함할 수 있다. 하나 이상의 유전체층은, 스핀 코팅, 화학적 기상 증착(CVD), 라미네이팅 등, 또는 이들의 조합과 같은, 적합한 퇴적 공정에 의해 형성될 수 있다.
도 7에서, 유전체층(148)은 몰딩 물질(130), 스루 비아(119), 및 다이(120)의 전면측 위에 형성된 후 패터닝된다. 패터닝은, 다이(120)의 다이 커넥터(128) 및 스루 비아(119)의 부분을 노출시키기 위한 개구를 형성한다. 유전체층(148)은, 수용가능한 공정을 사용하여, 예를 들면, 유전체층(148)이 감광성 물질일 때 유전체층(148)을 노광시키고, 노광 후에 유전체층(148)을 현상함으로써 개구를 형성하는 것에 의해 패터닝될 수 있다. 유전체층(148)은, 예컨대, 이방성 에칭을 사용하는 에칭에 의해서도 패터닝될 수 있다.
계속하여 도 7을 참조하면, 전도성 라인(143) 및 비아(145)를 포함하는 금속화 패턴이 유전체층(148) 상에 형성된다. 일부 실시예에서, 유전체층(148) 위에 그리고 유전체층(148)을 관통하는 개구 내에 시드층(도시되지 않음)이 먼저 형성된다. 일부 실시예에서, 시드층은 금속층이며, 이는 단일층, 또는 상이한 물질로 형성된 복수의 하위층을 포함하는 복합층일 수 있다. 일부 실시예에서, 시드층은 티타늄층 및 티타늄층 위의 구리층을 포함한다. 시드층은, 예컨대, PVD 등을 사용하여 형성될 수 있다. 이후, 시드층 상에 포토레지스트가 형성 및 패터닝된다. 포토레지스트는 스핀 코팅 등에 의해 형성될 수 있으며, 패터닝을 위해 노광될 수 있다. 포토레지스트의 패턴은 금속화 패턴에 대응한다. 패터닝은 포토레지스트를 관통해 개구를 형성하여, 시드층을 노출시킨다. 포토레지스트의 개구 내에 그리고 시드층의 노출된 부분 상에 전도성 물질이 형성된다. 전도성 물질은, 전기도금 또는 무전해 도금 등과 같은, 도금에 의해 형성될 수 있다. 전도성 물질은, 구리, 티타늄, 텅스텐, 또는 알루미늄 등과 같은, 금속을 포함할 수 있다. 전도성 물질을 형성한 후, 그 위에 전도성 물질이 형성되지 않은 포토레지스트 및 시드층의 부분이 제거된다. 포토레지스트는, 수용가능한 애싱 또는 스트리핑 공정에 의해, 예를 들면 산소 플라즈마 등을 사용하여 제거될 수 있다. 포토레지스트가 제거된 후, 시드층의 노출된 부분이, 예컨대, 습식 에칭 공정 또는 건식 에칭 공정과 같은, 수용가능한 에칭 공정을 사용해 제거된다. 전도성 물질 및 시드층의 나머지 부분은 전도성 라인(143) 및 비아(145)를 형성한다. 유전체층 아래에 있는 피처에 대한, 예를 들면 스루 비아(119) 및/또는 다이 커넥터(128)에 대한, 전기 연결을 하기 위해, 유전체층(148)을 관통하는 개구 내에 비아(145)가 형성된다.
도 8을 참조하면, 추가적인 유전체층(개별적으로 레이블링되어 있지 않음) 및 추가적인 전도성 피처(개별적으로 레이블링되어 있지 않음)가 유전체층(148) 및 전도성 라인(143) 위에 형성되어, 재분배 구조물(140)을 형성할 수 있다. 추가적인 유전체층은 유전체층(148)과 유사할 수 있으며, 추가적인 전도성 피처는 전도성 라인(143) 및 비아(145)와 유사할 수 있다. 추가적인 유전체층 또는 추가적인 전도성 피처는, 유전체층(148) 또는 전도성 라인(143) 및 비아(145)와 유사하게 형성될 수 있다. 예컨대, 그 아래에 놓이는 전도성 피처를 노출시키기 위해 재분배 구조물(140)의 유전체층 내에 개구를 형성하고, 유전체층 위에 그리고 개구 내에 시드층(도시되지 않음)을 형성하고, 시드층 위의 설계된 패턴을 사용해 패터닝된 포토레지스트(도시되지 않음)를 형성하고, 설계된 패턴 내에 그리고 시드층 위에 전도성 물질을 도금(예컨대, 전기도금 또는 무전해 도금)하고, 그 위에 전도성 물질이 형성되지 않은 시드층의 부분 및 포토레지스트를 제거함으로써, 전도성 피처가 형성될 수 있다. 재분배 구조물(140)을 형성하는 다른 방법 또한 가능하며 본 개시의 범위 내에 포함되도록 완전히 의도된다.
도 8의 재분배 구조물(140) 내의 유전체층의 수 및 전도성 피처의 층의 수는 단지 비제한적인 예일 뿐이다. 다른 수의 유전체층 및 다른 수의 전도성 피처의 층 또한 가능하며 본 개시의 범위 내에 포함되도록 완전히 의도된다.
도 8은, 재분배 구조물(140) 위에 형성되고 재분배 구조물(140)에 전기적으로 커플링되는 언더 범프 금속화(UBM, under bump metallization) 구조물(147)도 도시한다. 일부 실시예에서, UBM 구조물(147)은, 재분배 구조물(140)의 전도성 피처(예컨대, 전도성 라인 또는 패드)를 노출시키기 위해 먼저 재분배 구조물(140)의 최상단 유전체층 내에 개구를 형성함으로써 형성된다. 개구가 형성된 후, 노출된 전도성 피처와 전기적으로 접촉하는 상태로 UBM 구조물(147)이 형성될 수 있다. 한 실시예에서, UBM 구조물(147)은 3개의 전도성 물질층, 예를 들면 티타늄층, 구리층, 및 니켈층을 포함한다. 그러나, UBM 구조물(147)의 형성을 위해 적합한, 크롬/크롬-구리 합금/구리/금의 배열, 티타늄/티타늄 텅스텐/구리의 배열, 또는 구리/니켈/금의 배열과 같은, 물질 및 층의 여러 적합한 배열이 존재한다. UBM 구조물(147)에 대해 사용될 수 있는 임의의 적합한 물질 또는 물질층은 본 개시의 범위 내에 포함되도록 완전히 의도된다.
최상단 유전체층(예컨대, 142) 위에 그리고 최상단 유전체층 내의 개구의 내부를 따라서 시드층을 형성하고; 시드층 위에 패터닝된 마스크층(예컨대, 포토레지스트)을 형성하고; 패터닝된 마스크층의 개구 내에 그리고 시드층 위에 (예컨대, 도금함으로써) 전도성 물질(들)을 형성하고; 마스크층을 제거하고, 그 위에 전도성 물질(들)이 형성되지 않은 시드층의 부분을 제거함으로써, UBM 구조물(147)이 형성될 수 있다. UBM 구조물(147)을 형성하기 위한 다른 방법이 가능하며 본 개시의 범위 내에 포함되도록 완전히 의도된다. 도 4의 UBM 구조물(147)의 상부 표면은 단지 하나의 예로서 평평한 것으로 도시되어 있으며, UBM 구조물(147)의 상부 표면은 평평하지 않을 수 있다. 예컨대, 당업자라면 수월하게 이해할 바와 같이, 각 UBM 구조물(147)의 부분(예컨대, 주변 부분)은 최상단 유전체층(예컨대, 142) 위에 형성될 수 있으며, 각 UBM 구조물(147)의 다른 부분(예컨대, 중앙 부분)은, 대응하는 개구에 의해 노출된 최상단 유전체층의 측벽을 따라서 컨포멀하게 형성될 수 있다.
그다음으로, 도 9에서, 일부 실시예에 따라서, UBM 구조물(147)에 전기 디바이스(171)가 부착되고 UBM 구조물(147) 위에 커넥터(155)가 형성된다. 전기 디바이스(171)는 디바이스, 다이, 칩, 또는 집적된 수동 디바이스(IPD, integrated passive device)와 같은 패키지 등일 수 있다. 전기 디바이스(171)는 전도성 커넥터(173)에 의해 UBM 구조물(147)을 통해 재분배 구조물(140)에 전기적으로 커플링된다. 전도성 커넥터(173)는, 예컨대, 전기 디바이스(171)와 재분배 구조물(140) 사이에 형성된 솔더 커넥터일 수 있다. 전도성 커넥터(173)는 커넥터(155)와 동일한 물질(예컨대, 솔더)을 포함할 수 있다(이하 참조). 일부 실시예에서, 전기 디바이스(171)를 배치하기 전에, 연관된 UBM 구조물(147) 상에 플럭스 물질(도시되지 않음)이 퇴적될 수 있다. 전기 디바이스(171)는, 예컨대, 픽 앤드 플레이스 공정을 사용하여 배치될 수 있다. 또한, 전기 디바이스(171)와 재분배 구조물(140) 사이의 갭 내에 언더필 물질(175)이 형성될 수 있다. 전기 디바이스(171)는 선택적이며, 일부 실시예에서는 포함되지 않을 수 있다.
계속하여 도 9를 참조하면, 커넥터(155)는 솔더 볼, 금속 필라, C4(controlled collapse chip connection) 범프, 마이크로 범프, 무전해 니켈-무전해 팔라듐-침지 금(ENEPIG, electroless nickel-electroless palladium-immersion gold) 기법으로 형성된 범프, 또는 이들의 조합(예컨대, 솔더 볼이 부착되어 있는 금속 필라) 등일 수 있다. 커넥터(155)는 솔더, 구리, 알루미늄, 금, 니켈, 은, 팔라듐, 주석 등, 또는 이들의 조합과 같은 전도성 물질을 포함할 수 있다. 일부 실시예에서, 커넥터(155)는 공융 물질(eutectic material)을 포함할 수 있으며, 예컨대, 솔더 범프 또는 솔더 볼을 포함할 수 있다. 솔더 물질은, 예컨대, 납계 솔더 또는 무연 솔더일 수 있으며, 예를 들면 납계 솔더에 대한 Pb-Sn 조성; InSb를 포함하는 무연 솔더; 주석, 은, 및 구리(SAC) 조성; 및 공통된 녹는점을 가지며 전기적 응용예에서 전도성 솔더 연결부를 형성하는 다른 공융 물질일 수 있다. 무연 솔더의 경우, 예를 들면, SAC 105(Sn 98.5%, Ag 1.0%, Cu 0.5%), SAC 305, 및 SAC 405와 같은, 다양한 조성의 SAC 솔더가 사용될 수 있다. 솔더 볼과 같은 무연 커넥터는, 은(Ag)의 사용 없이 SnCu 화합물로부터도 형성될 수 있다. 대안적으로, 무연 솔더 커넥터는, 구리의 사용 없이 주석과 은(Sn-Ag)을 포함할 수 있다. 커넥터(155)는, 볼 그리드 어레이(BGA, ball grid array)와 같은, 그리드를 형성할 수 있다. 일부 실시예에서, 리플로우 공정이 수행되어, 일부 실시예에서 커넥터(155)에 부분적 구(partial sphere)의 형상을 제공할 수 있다. 일부 경우, 리플로우 공정은 전도성 커넥터(173)와 커넥터(155) 둘 다에 대해 수행될 수 있다. 대안적으로, 커넥터(155)는 다른 형상을 포함할 수 있다. 커넥터(155)는, 예컨대, 비구형(non-spherical) 전도성 커넥터도 포함할 수 있다. 일부 실시예에서, 커넥터(155)를 형성하기 전에, 연관된 UBM 구조물(147) 위에 플럭스 물질(도시되지 않음)이 형성될 수 있다.
일부 실시예에서, 커넥터(155)는, 스퍼터링, 인쇄, 전기 도금, 무전해 도금, 또는 CVD 등에 의해 형성될 수 있는, (구리 필라와 같은) 금속 필라를 포함할 수 있으며, 그 위에 솔더 물질이 있거나 없는 상태로 형성될 수 있다. 금속 필라에는 솔더가 없을 수 있으며 금속 필라는 실질적으로 수직인 측벽 또는 테이퍼형(tapered) 측벽을 가질 수 있다.
도 9에 도시된 구조물은 캐리어(101) 위에 형성된 단일 디바이스 패키지(1100)이다. 도 1 내지 도 9에 도시된 것과 유사한 처리 단계를 사용해 캐리어 기판(예컨대, 캐리어(101)) 위에 여러 패키지(예컨대, 디바이스 패키지(1100))가 형성될 수 있다는 것을 당업자는 이해할 것이다. 도 10 내지 도 14는 일부 실시예에 따른 도 9의 반도체 패키지(1100)의 추가적인 처리를 도시한다. 다른 실시예에서 2개보다 더 많은 디바이스 패키지가 캐리어(101) 위에 형성될 수 있다는 것의 이해를 바탕으로, 도 10 내지 도 14의 처리는, 캐리어(101) 위에 형성된 2개의 디바이스 패키지(예컨대, 1100A 및 1100B)를 사용하여 도시되어 있다.
도 10은, 일부 실시예에 따른, 디바이스 패키지(1100A) 및 디바이스 패키지(1100B)를 포함하는 구조물을 도시한다. 디바이스 패키지(1100A) 및 디바이스 패키지(1100B)는 캐리어(101) 위의 영역(100 및 200) 내에 각각 형성된다. 디바이스 패키지(1100A 및 1100B) 각각은, 도 9에 도시된 디바이스 패키지(1100)와 유사할 수 있다.
도 11을 참조하면, 일부 실시예에 따라서, 도 10에 도시된 구조물이 뒤집혀 있으며, 프레임(157)에 의해 지지되는 테이프(159)(예컨대, 다이싱 테이프)에 외부 커넥터(155)가 부착되어 있다. 그다음으로, 에칭, 그라인딩, 또는 기계적 필오프(peel off)와 같은, 적합한 공정에 의해 캐리어(101)가 복합층(110)으로부터 접합해제된다. 캐리어(101)와 복합층(110) 사이에 접착층(예컨대, LTHC 필름)이 형성되는 일부 실시예에서, 캐리어(101)를 레이저 또는 UV 광에 노출시킴으로써 캐리어(101)가 접합해제될 수 있다. 레이저 또는 UV 광은, 캐리어(101)에 바인딩되는 접착층의 화학 결합을 깨며, 이후 캐리어(101)가 분리된다. 접착층은 캐리어 접합해제 공정에 의해 제거될 수 있다. 캐리어(101) 접합해제 공정 후, (예컨대, 접착층으로부터의) 임의의 잔여물을 제거하기 위해 복합층(110)에 대해 세척 공정이 수행될 수 있다.
도 12를 참조하면, 일부 실시예에 따라서, 캐리어(101)의 접합해제 후, 복합층(110) 내에 개구(116)가 형성되어, 금속화 패턴(112)을 노출시킨다. 일부 실시예에서, 레이저 드릴링 공정 또는 에칭 공정 등과 같은 적합한 공정을 사용하여 복합층(110) 내의 개구(116)가 형성될 수 있다. 일부 실시예에서, 에칭 공정은 플라즈마 에칭 공정이다. 일부 실시예에서, 개구(116)를 형성한 후, (예컨대, 레이저 드릴링 공정으로부터의) 임의의 잔여물을 제거하기 위하여 세척 공정이 수행된다. 도시되어 있지는 않지만, 상단 패키지를 부착하기 위한 준비 중에 개구(116) 내에 솔더 페이스트가 형성될 수 있다(도 13 참조). 솔더 페이스트 인쇄 공정 또는 또 다른 적합한 공정을 사용하여 솔더 페이스트가 형성될 수 있다.
그다음으로 도 13을 참조하면, 일부 실시예에 따라서, 패키지 구조물(500)을 형성하기 위해 디바이스 패키지(1100)에 상단 패키지(160)가 부착된다. 도 13에서, 예시 패키지 구조물(500A 및 500B)을 각각 형성하기 위하여 예시 상단 패키지(160A 및 160B)가 예시 디바이스 페키지(1100A 및 1100B)에 부착되어 있는 것이 도시되어 있다. 일부 실시예에서, 패키지 구조물(500)은 패키지-온-패키지(PoP) 또는 집적형 팬아웃(InFO-PoP) 구조물일 수 있다.
도 13에 도시된 바와 같이, 상단 패키지(160)(예컨대, 160A, 160B) 각각은, 기판(161), 및 기판(161)의 상부 표면에 부착된 하나 이상의 반도체 다이(162)(예컨대, 메모리 다이)를 포함한다. 일부 실시예에서, 기판(161)은 실리콘, 갈륨 비화물, 실리콘 온 인슐레이터("SOI") 등, 또는 조합을 포함한다. 일부 실시예에서, 기판(161)은 다층 회로 기판이다. 일부 실시예에서, 기판(161)은 비스말레이미드 트리아진(BT, bismaleimide triazine) 수지, FR-4(방염성인 에폭시 수지 결합재를 갖는 직조 유리섬유 천으로 구성된 복합 물질), 세라믹, 유리, 플라스틱, 테이프, 필름, 또는 다른 지지 물질과 같은 하나 이상의 물질로부터 형성된다. 기판(161)은, 기판(161) 내에 또는 상에 형성된 전도성 피처(예컨대, 전도성 라인 및 비아, 도시되지 않음)를 포함할 수 있다. 도 13에 도시된 바와 같이, 기판(161)은, 기판(161)의 상부 표면 및 하부 표면 상에 형성된 전도성 패드(163)를 가질 수 있다. 전도성 패드(163)는, 스루 비아 또는 전도성 라인과 같은, 기판(161)의 전도성 피처에 전기적으로 커플링된다. 하나 이상의 반도체 다이(162)는, 예컨대, 본딩 와이어(167)에 의해 전도성 패드(163)에 전기적으로 커플링된다. 에폭시, 유기 폴리머, 폴리머, 또는 봉지재 등을 포함할 수 있는 몰딩 물질(165)이 기판(161) 위에 그리고 반도체 다이(162) 주위에 형성된다. 도 13에 도시된 바와 같이, 일부 실시예에서, 몰딩 물질(165)은 기판(161)과 경계를 접한다.
계속하여 도 13을 참조하면, 전도성 패드(163) 상의 전도성 커넥터(168)에 의해 상단 패키지(160)가 디바이스 패키지(1100)에 연결될 수 있다. 전도성 커넥터(168)는 디바이스 패키지(1100)의 금속화 패턴(112)과 상단 패키지(160)의 전도성 패드(163) 사이를 전기적으로 연결한다. 일부 실시예에서, 복합층(110) 내의 개구를 통해 노출된 금속 패턴(112) 위에 솔더 물질(170)이 퇴적된다. 전도성 커넥터(168)는 솔더 물질(170)에 부착된다. 일부 실시예에서, 전도성 커넥터(168)는 솔더 영역 또는 전도성 필라(예컨대, 구리 필라로서, 해당 구리 필라의 적어도 단부 표면 상에 솔더 영역을 갖는 구리 필라) 등을 포함한다. 일부 실시예에서, 솔더 물질(170)과 전도성 커넥터(168)를 접합하기 위해 리플로우 공정이 수행된다. 리플로우 공정 후, 수분을 제거하기 위해 베이킹 공정이 수행될 수 있다.
이후, 상단 패키지(160)와 그 대응하는 하단 패키지(1100) 사이의 갭 내에 언더필 물질(169)이 형성될 수 있다. 예컨대, 바늘 또는 분사 디스펜서를 사용하여, 상단 패키지(160)와 디바이스 패키지(1100) 사이의 갭 내부로 언더필 물질(169)이 디스펜싱될 수 있다. 일부 실시예에서, 언더필 물질(169)을 경화시키기 위해 경화 공정이 수행될 수 있다. 도 13에 도시되어 있지는 않지만, 언더필 물질(169)은 상단 패키지(160)의 측벽 사이에서 또는 측벽을 따라서 연장될 수 있다.
그다음으로, 도 14에서, 패키지 구조물(500)(예컨대, 500A, 500B)을 복수의 개별 패키지 구조물로 분리시키기 위해 개별화(singulation) 공정이 수행된다. 개별화 공정이 완료된 후, 도 14에 도시된 패키지 구조물(500)과 같은, 복수의 개별 패키지 구조물이 형성된다. 개별화 공정은, 예컨대, 소잉 공정, 레이저 공정, 또 다른 적합한 공정, 또는 공정들의 조합을 사용할 수 있다.
일부 경우, (도 1에 관하여 전술한) 복합층(110)에 대한 복합 물질의 사용은, 패키지 구조물(500)과 같은 패키지의 개선된 강성을 가능하게 할 수 있다. 패키지(예컨대, 패키지 구조물(500)) 내에서의 복합층(110)의 사용은, 디바이스 구조물(1100)의 뒤틀림의 감소 및/또는 전체 패키지 구조물(500)의 뒤틀림의 감소와 같은, 해당 패키지의 뒤틀림을 감소시킬 수 있다. 예컨대, 일부 경우, 재분배 구조물(예컨대, 재분배 구조물(140))은, 휨력을 패키지 상에 가할 수 있으며, 이는 패키지가 뒤틀리거나 휘게 한다. 복합층(110)의 강성은 이들 휨력으로 인한 뒤틀림을 완화시킬 수 있으며, 따라서 패키지의 전체적인 뒤틀림을 감소시킬 수 있다. 일부 경우, 복합층(110)과 같은 복합층의 사용은, 뒤틀리는 패키지의 휨 거리를 약 0μm와 약 250μm 사이로 감소시킬 수 있다. 일부 경우, 복합층(110)의 사용은 패키지 구조물이 약 200μm 미만, 예를 들면 약 80μm 미만 또는 약 10μm 미만의 휨 거리를 갖도록 할 수 있다. 일부 경우, 복합층(110)과 같은 복합층의 사용은 패키지의 뒤틀림을 약 50%와 약 100% 사이에서 감소시킬 수 있다. 일부 실시예에서, 다이(120)의 반대측에 복합층(110) 및 재분배 구조물(140)을 배치함으로써 뒤틀림의 감소가 개선될 수 있다.
도 15a 내지 도 15d를 참조하면, 일부 실시예에 따른, 복합층(110)의 표면의 예시적 확대도가 도시되어 있다. 도 15a는, 도 14에 "A"로 레이블링된 영역의 확대도를 도시하며, 이 영역에서는 복합층(110) 위에 언더필 물질(169)이 퇴적되어 있다. 도 15a에 도시된 바와 같이, 복합층(110)은 피팅된 표면을 갖는다(도 1에 관해서도 전술함). 복합층(110)의 피팅된 표면은 언더필 물질(169)의 개선된 접착력을 제공할 수 있으며, 이는 패키지 구조물의 전체적인 강성을 개선시키고 박리의 가능성을 감소시킬 수 있다. 도 15b는, 도 14에 "B"로 레이블링된 영역의 확대도를 도시하며, 이 영역은 복합층(110)의 측벽을 포함한다. 도 15b에 도시된 바와 같이, 복합층(110)의 측벽 또한 피팅된 표면을 가지며, 이는 패키지 구조물(500) 상에 퇴적되는 추가적인 물질(예컨대, 도면에는 도시되지 않은, 몰딩 화합물 또는 봉지재 등)의 접착력을 개선시킬 수 있다. 도 15c 내지 도 15d는, 도 14에 "C"로 레이블링된 영역의 확대도를 도시하며, 이 영역은 복합층(110) 내의 개구를 포함하고, 이 개구를 통해 솔더 물질(170)이 연장된다(도 12에 관하여 전술함). 도 15c는 테이퍼형 개구를 갖는 복합층(110)을 도시하며, 도 15d는 실질적으로 수직인 개구를 갖는 복합층을 도시하지만, 다른 실시예에서 개구는 다른 형상을 가질 수 있다. 도 15c 내지 도 15d에 도시된 바와 같이, 개구의 측벽은 피팅될 수 있으며, 퇴적 중에 또는 리플로우 공정 중에 솔더 물질(170)은 피트 내부로 흐를 수 있다. 이러한 방식으로, 솔더 물질(170)은, 개구의 측벽 내의 피트에 대응하는 "범프"를 가질 수 있다. 일부 경우, 피트는, 솔더 물질(170)의 복합층(110)에 대한 더 나은 접착력을 제공할 수 있다. 추가적으로, 일부 경우, 피트의 존재로 인한 개구 내의 솔더 물질(170)의 증가된 체적은 솔더 물질(170)의 저항을 감소시킬 수 있으며, 따라서 패키지 구조물(500)의 전기적 성능을 개선시킬 수 있다.
그다음으로 도 16을 참조하면, 일부 실시예에 따른 패키지 구조물(600)이 도시되어 있다. 패키지 구조물(600)은 상단 패키지(160)를 포함하며, 이는 전술한 상단 패키지(160)와 유사할 수 있다(도 13 참조). 패키지 구조물(600)을 형성하기 위해 상단 패키지(160)는 디바이스 패키지(1200)에 부착된다. 복합층(110) 위에 유전체층(114) 및 금속화 패턴(112)이 형성되지 않는다는 점을 제외하면(도 3 참조), 디바이스 패키지(1200)는, 전술한 디바이스 패키지(1100)와 유사하다(도 9 참조). 따라서, 스루 비아(119) 및 몰딩 물질(130)은 복합층(110) 상에 직접 형성된다. 몰딩 물질(130)의 부분은 복합층(110)의 피팅된 표면의 피트 내부로 연장될 수 있다. 일부 경우, 복합층(110)의 피팅된 표면은 몰딩 물질(130)의 개선된 접착력을 제공할 수 있다. 복합층(110)을 갖는 패키지 구조물을 형성하는 이들 및 다른 변형예는 본 개시의 범위 내에 포함되도록 의도된다.
실시예들은 이점을 달성할 수 있다. 복합 물질(예컨대, 폴리머 및 충전재)을 포함하는 층 내에 전도성 요소(예컨대, 솔더 물질(170))를 갖는 패키지를 형성함으로써, 패키지의 강성이 개선될 수 있다. 이러한 방식으로, 패키지의 뒤틀림이 감소될 수 있으며, 따라서 뒤틀림과 연관된 균열 또는 박리와 같은 문제가 감소될 수 있다. 또한, 복합 물질은, 피팅된 표면을 갖는 층을 형성할 수 있으며, 이는 다른 층의 복합 물질에 대한 접착력을 개선시킬 수 있고, 따라서, 패키지의 신뢰성 및 안정성을 또한 개선시킨다.
한 실시예에서, 방법은, 캐리어 위에 복합 물질층을 형성하는 단계로서, 복합 물질층은 기저 물질 내에 포함된 충전재 물질의 입자를 포함하는, 복합 물질층을 형성하는 단계, 복합 물질층의 제1측 위에 스루 비아 세트를 형성하는 단계, 복합 물질층의 제1측 위에 다이를 부착하는 단계로서, 다이는 스루 비아 세트로부터 이격되는, 다이를 부착하는 단계, 복합 물질층의 제1측 위에 몰딩 물질을 형성하는 단계로서, 몰딩 물질은 다이 및 스루 비아 세트의 스루 비아를 적어도 측방향으로 봉지화하는, 몰딩 물질을 형성하는 단계, 다이 및 몰딩 물질 위에 재분배 구조물을 형성하는 단계로서, 재분배 구조물은 스루 비아에 전기적으로 연결되는, 재분배 구조물을 형성하는 단계, 제1측의 반대측인 복합 물질층의 제2측 내에 개구를 형성하는 단계, 및 개구 내에 전도성 커넥터를 형성하는 단계로서, 전도성 커넥터는 스루 비아에 전기적으로 연결되는, 전도성 커넥터를 형성하는 단계를 포함한다. 한 실시예에서, 충전재 물질의 입자는, 0.5μm와 30μm 사이인 평균 직경을 갖는다. 한 실시예에서, 기저 물질은 폴리머를 포함한다. 한 실시예에서, 충전재 물질은 산화물을 포함한다. 한 실시예에서, 방법은, 복합 물질층 위에 유전체층을 형성하는 단계를 포함하며, 유전체층의 물질은 복합 물질층의 물질과는 상이하고, 스루 비아 세트는 유전체층 상에 형성된다. 한 실시예에서, 방법은, 복합 물질층 상에 유전체층을 형성하기 전에, 복합 물질층 상에 금속화 패턴을 형성하는 단계를 포함한다. 한 실시예에서, 복합 물질층의 제2측 내에 개구를 형성하는 단계는 레이저 드릴링 공정을 포함한다. 한 실시예에서, 복합 물질층의 제2측 내의 개구는, 피팅된 측벽을 갖는다. 한 실시예에서, 전도성 커넥터는 솔더 물질을 포함하며, 복합 물질층 내의 전도성 커넥터의 측벽은, 측방향으로 복합 물질층의 내부로 연장되는 복수의 범프를 포함한다. 한 실시예에서, 몰딩 물질은 복합 물질층의 제1측과 물리적으로 접촉한다. 한 실시예에서, 다이는 복합 물질층의 제1측에 물리적으로 부착된다.
한 실시예에서, 방법은, 디바이스 패키지를 형성하는 단계로서, 복합층의 제1 표면 상에 금속화 패턴을 형성하는 단계 - 복합층은 복합 물질을 포함하고 제1 표면은 피팅됨 -, 복합층 및 금속화 패턴 위에 제1 유전체층을 형성하는 단계, 제1 유전체층 위에 있고 금속화 패턴에 전기적으로 연결된 전도성 필라를 형성하는 단계, 제1 유전체층 상에 제1 반도체 디바이스를 배치하는 단계 - 제1 반도체 디바이스는 전도성 필라에 인접하고 전도성 필라로부터 분리됨 -, 봉지재로 제1 반도체 디바이스 및 전도성 필라를 봉지화하는 단계, 및 봉지재 위에 재분배 구조물을 형성하는 단계를 포함하는, 디바이스 패키지를 형성하는 단계, 금속화 패턴을 노출시키기 위해 복합층의 제2 표면 내에 개구를 형성하는 단계, 및 전도성 커넥터를 사용하여 디바이스 패키지에 상단 패키지를 부착하는 단계를 포함하며, 전도성 커넥터는 복합층 내의 개구를 통해 연장된다. 한 실시예에서, 복합층은 10GPa와 50GPa 사이의 영률을 갖는다. 한 실시예에서, 방법은, 디바이스 패키지와 상단 패키지 사이에 언더필을 퇴적시키는 단계를 포함하며, 언더필은 전도성 커넥터를 둘러싸고, 언더필은 복합층의 피팅된 상단 표면의 피트 내부로 연장된다. 한 실시예에서, 디바이스 패키지는 80μm 미만의 휨 거리를 갖는다. 한 실시예에서, 방법은, 디바이스 패키지를 개별화하는 단계를 포함하며, 디바이스 패키지의 측벽 표면은 복수의 피트를 포함한다. 한 실시예에서, 복합층은, 폴리머 물질 내에 포함된 알루미늄 산화물을 포함한다.
한 실시예에서, 반도체 패키지는, 재분배 구조물 상의 다이 - 다이는 재분배 구조물에 전기적으로 연결됨 -, 다이에 근접하고 재분배 구조물에 전기적으로 연결된 스루 비아, 재분배 구조물 위의 몰딩 물질 - 몰딩 물질은 다이와 스루 비아 사이에 개재됨 -, 및 다이 및 스루 비아 위의 복합층 - 복합층은 재분배 구조물의 반대측인 다이의 일측 위에 있음 - 을 포함하는 하부 패키지, 및 외부 연결부를 포함하는 상단 패키지를 포함하며, 외부 연결부는 복합층을 관통해 하부 패키지에 연결된다. 한 실시예에서, 복합층의 노출된 측벽은, 피팅된 표면을 갖는다. 한 실시예에서, 반도체 패키지는, 복합층과 상단 패키지 사이에서 연장되는 언더필 물질을 포함하며, 언더필 물질과 복합층 사이의 계면은, 피팅된 영역을 포함하는 표면이다.
전술한 내용은, 당업자가 본 개시의 양상들을 더 잘 이해할 수 있도록, 여러 실시예의 특징을 약술한다. 당업자는, 동일한 목적을 수행하기 위해 다른 공정 및 구조를 설계 또는 수정하기 위한 기초로서 및/또는 본 명세서에 소개된 실시예의 동일한 이점을 달성하기 위한 기초로서 본 개시를 수월하게 사용할 수 있다는 것을 이해할 것이다. 또한, 당업자는 그러한 등가 구성이 본 개시의 사상 및 범위로부터 벗어나지 않는다는 것과, 본 개시의 사상 및 범위로부터 벗어나지 않으면서 본 개시의 다양한 변경, 대체, 및 수정을 할 수 있다는 것을 인지할 것이다.
<부기>
1. 방법에 있어서,
캐리어 위에 복합 물질층을 형성하는 단계로서, 상기 복합 물질층은, 기저 물질 내에 포함된 충전재 물질의 입자를 포함하는, 상기 복합 물질층을 형성하는 단계;
상기 복합 물질층의 제1측 위에 스루 비아 세트를 형성하는 단계;
상기 복합 물질층의 제1측 위에 다이를 부착하는 단계로서, 상기 다이는 상기 스루 비아 세트로부터 이격되는, 상기 다이를 부착하는 단계;
상기 복합 물질층의 제1측 위에 몰딩 물질을 형성하는 단계로서, 상기 몰딩 물질은 상기 다이 및 상기 스루 비아 세트의 스루 비아를 적어도 측방향으로 봉지화(encapsulate)하는, 상기 몰딩 물질을 형성하는 단계;
상기 다이 및 상기 몰딩 물질 위에 재분배 구조물을 형성하는 단계로서, 상기 재분배 구조물은 상기 스루 비아에 전기적으로 연결되는, 상기 재분배 구조물을 형성하는 단계;
상기 제1측의 반대측인 상기 복합 물질층의 제2측 내에 개구를 형성하는 단계; 및
상기 개구 내에 전도성 커넥터를 형성하는 단계로서, 상기 전도성 커넥터는 상기 스루 비아에 전기적으로 연결되는, 상기 전도성 커넥터를 형성하는 단계
를 포함하는, 방법.
2. 제1항에 있어서, 상기 충전재 물질의 입자는, 0.5μm와 30μm 사이인 평균 직경을 갖는, 방법.
3. 제1항에 있어서, 상기 기저 물질은 폴리머를 포함하는, 방법.
4. 제1항에 있어서, 상기 충전재 물질은 산화물을 포함하는, 방법.
5. 제1항에 있어서, 상기 복합 물질층 위에 유전체층을 형성하는 단계를 더 포함하며, 상기 유전체층의 물질은 상기 복합 물질층의 물질과는 상이하고, 상기 스루 비아 세트는 상기 유전체층 상에 형성되는, 방법.
6. 제5항에 있어서, 상기 복합 물질층 상에 상기 유전체층을 형성하기 전에, 상기 복합 물질층 상에 금속화 패턴을 형성하는 단계를 더 포함하는, 방법.
7. 제1항에 있어서, 상기 복합 물질층의 제2측 내에 개구를 형성하는 단계는 레이저 드릴링 공정을 포함하는, 방법.
8. 제1항에 있어서, 상기 복합 물질층의 제2측 내의 상기 개구는, 피팅된(pitted) 측벽을 갖는, 방법.
9. 제1항에 있어서, 상기 전도성 커넥터는 솔더 물질을 포함하며, 상기 복합 물질층 내의 상기 전도성 커넥터의 측벽은, 측방향으로 상기 복합 물질층의 내부로 연장되는 복수의 범프를 포함하는, 방법.
10. 제1항에 있어서, 상기 몰딩 물질은 상기 복합 물질층의 제1측과 물리적으로 접촉하는, 방법.
11. 제1항에 있어서, 상기 다이는 상기 복합 물질층의 제1측에 물리적으로 부착되는, 방법.
12. 방법에 있어서,
디바이스 패키지를 형성하는 단계로서,
복합층의 제1 표면 상에 금속화 패턴을 형성하는 단계 - 상기 복합층은 복합 물질을 포함하고 상기 제1 표면은 피팅됨 -;
상기 복합층 및 상기 금속화 패턴 위에 제1 유전체층을 형성하는 단계;
상기 제1 유전체층 위에 있고 상기 금속화 패턴에 전기적으로 연결된 전도성 필라를 형성하는 단계;
상기 제1 유전체층 상에 제1 반도체 디바이스를 배치하는 단계 - 상기 제1 반도체 디바이스는 상기 전도성 필라에 인접하고 상기 전도성 필라로부터 분리됨 -;
봉지재로 상기 제1 반도체 디바이스 및 상기 전도성 필라를 봉지화하는 단계; 및
상기 봉지재 위에 재분배 구조물을 형성하는 단계
를 포함하는, 상기 디바이스 패키지를 형성하는 단계;
상기 금속화 패턴을 노출시키기 위해 상기 복합층의 제2 표면 내에 개구를 형성하는 단계; 및
전도성 커넥터를 사용하여 상기 디바이스 패키지에 상단 패키지를 부착하는 단계
를 포함하며, 상기 전도성 커넥터는 상기 복합층 내의 상기 개구를 통해 연장되는,
방법.
13. 제12항에 있어서, 상기 복합층은 10GPa와 50GPa 사이의 영률을 갖는, 방법.
14. 제12항에 있어서, 상기 디바이스 패키지와 상기 상단 패키지 사이에 언더필(underfill)을 퇴적시키는 단계를 더 포함하며, 상기 언더필은 상기 전도성 커넥터를 둘러싸고, 상기 언더필은 상기 복합층의 피팅된 상단 표면의 피트(pit) 내부로 연장되는, 방법.
15. 제12항에 있어서, 상기 디바이스 패키지는 80μm 미만의 휨 거리를 갖는, 방법.
16. 제12항에 있어서, 상기 디바이스 패키지를 개별화(singulate)하는 단계를 더 포함하며, 상기 디바이스 패키지의 측벽 표면은 복수의 피트를 포함하는, 방법.
17. 제12항에 있어서, 상기 복합층은, 폴리머 물질 내에 포함된 알루미늄 산화물을 포함하는, 방법.
18. 반도체 패키지에 있어서,
하부 패키지로서,
재분배 구조물 상의 다이 - 상기 다이는 상기 재분배 구조물에 전기적으로 연결됨 -;
상기 다이에 근접하고 상기 재분배 구조물에 전기적으로 연결된 스루 비아;
상기 재분배 구조물 위의 몰딩 물질 - 상기 몰딩 물질은 상기 다이와 상기 스루 비아 사이에 개재됨 -; 및
상기 다이 및 상기 스루 비아 위의 복합층 - 상기 복합층은 상기 재분배 구조물의 반대측인 상기 다이의 일측 위에 있음 -
을 포함하는, 상기 하부 패키지; 및
외부 연결부를 포함하는 상단 패키지를 포함하며, 상기 외부 연결부는 상기 복합층을 관통해 상기 하부 패키지에 연결되는, 반도체 패키지.
19. 제18항에 있어서, 상기 복합층의 노출된 측벽은, 피팅된 표면을 갖는, 반도체 패키지.
20. 제19항에 있어서, 상기 복합층과 상기 상단 패키지 사이에서 연장되는 언더필 물질을 더 포함하며, 상기 언더필 물질과 상기 복합층 사이의 계면은, 피팅된 영역을 포함하는 표면인, 반도체 패키지.

Claims (10)

  1. 방법에 있어서,
    캐리어 위에 복합 물질층을 형성하는 단계로서, 상기 복합 물질층은, 기저 물질 내에 포함된 충전재 물질의 입자를 포함하는, 상기 복합 물질층을 형성하는 단계;
    상기 복합 물질층의 제1측 위에 스루 비아 세트를 형성하는 단계;
    상기 복합 물질층의 제1측 위에 다이를 부착하는 단계로서, 상기 다이는 상기 스루 비아 세트로부터 이격되는, 상기 다이를 부착하는 단계;
    상기 복합 물질층의 제1측 위에 몰딩 물질을 형성하는 단계로서, 상기 몰딩 물질은 상기 다이 및 상기 스루 비아 세트의 스루 비아를 적어도 측방향으로 봉지화(encapsulate)하는, 상기 몰딩 물질을 형성하는 단계;
    상기 다이 및 상기 몰딩 물질 위에 재분배 구조물을 형성하는 단계로서, 상기 재분배 구조물은 상기 스루 비아에 전기적으로 연결되는, 상기 재분배 구조물을 형성하는 단계;
    상기 제1측의 반대측인 상기 복합 물질층의 제2측 내에 개구를 형성하는 단계; 및
    상기 개구 내에 전도성 커넥터를 형성하는 단계로서, 상기 전도성 커넥터는 상기 스루 비아에 전기적으로 연결되는, 상기 전도성 커넥터를 형성하는 단계
    를 포함하는, 방법.
  2. 제1항에 있어서, 상기 복합 물질층 위에 유전체층을 형성하는 단계를 더 포함하며, 상기 유전체층의 물질은 상기 복합 물질층의 물질과는 상이하고, 상기 스루 비아 세트는 상기 유전체층 상에 형성되는, 방법.
  3. 제1항에 있어서, 상기 복합 물질층의 제2측 내의 상기 개구는, 피팅된(pitted) 측벽을 갖는, 방법.
  4. 제1항에 있어서, 상기 전도성 커넥터는 솔더 물질을 포함하며, 상기 복합 물질층 내의 상기 전도성 커넥터의 측벽은, 측방향으로 상기 복합 물질층의 내부로 연장되는 복수의 범프를 포함하는, 방법.
  5. 방법에 있어서,
    디바이스 패키지를 형성하는 단계로서,
    복합층의 제1 표면 상에 금속화 패턴을 형성하는 단계 - 상기 복합층은 복합 물질을 포함하고 상기 제1 표면은 피팅됨 -;
    상기 복합층 및 상기 금속화 패턴 위에 제1 유전체층을 형성하는 단계;
    상기 제1 유전체층 위에 있고 상기 금속화 패턴에 전기적으로 연결된 전도성 필라를 형성하는 단계;
    상기 제1 유전체층 상에 제1 반도체 디바이스를 배치하는 단계 - 상기 제1 반도체 디바이스는 상기 전도성 필라에 인접하고 상기 전도성 필라로부터 분리됨 -;
    봉지재로 상기 제1 반도체 디바이스 및 상기 전도성 필라를 봉지화하는 단계; 및
    상기 봉지재 위에 재분배 구조물을 형성하는 단계
    를 포함하는, 상기 디바이스 패키지를 형성하는 단계;
    상기 금속화 패턴을 노출시키기 위해 상기 복합층의 제2 표면 내에 개구를 형성하는 단계; 및
    전도성 커넥터를 사용하여 상기 디바이스 패키지에 상단 패키지를 부착하는 단계를 포함하며, 상기 전도성 커넥터는 상기 복합층 내의 상기 개구를 통해 연장되는,
    방법.
  6. 제5항에 있어서, 상기 디바이스 패키지와 상기 상단 패키지 사이에 언더필(underfill)을 퇴적시키는 단계를 더 포함하며, 상기 언더필은 상기 전도성 커넥터를 둘러싸고, 상기 언더필은 상기 복합층의 피팅된 상단 표면의 피트(pit) 내부로 연장되는, 방법.
  7. 제5항에 있어서, 상기 디바이스 패키지를 개별화(singulate)하는 단계를 더 포함하며, 상기 디바이스 패키지의 측벽 표면은 복수의 피트를 포함하는, 방법.
  8. 반도체 패키지에 있어서,
    하부 패키지로서,
    재분배 구조물 상의 다이 - 상기 다이는 상기 재분배 구조물에 전기적으로 연결됨 -;
    상기 다이에 근접하고 상기 재분배 구조물에 전기적으로 연결된 스루 비아;
    상기 재분배 구조물 위의 몰딩 물질 - 상기 몰딩 물질은 상기 다이와 상기 스루 비아 사이에 개재됨 -; 및
    상기 다이 및 상기 스루 비아 위의 복합층 - 상기 복합층은 상기 재분배 구조물의 반대측인 상기 다이의 일측 위에 있음 -
    을 포함하는, 상기 하부 패키지; 및
    외부 연결부를 포함하는 상단 패키지를 포함하며, 상기 외부 연결부는 상기 복합층을 관통해 상기 하부 패키지에 연결되는, 반도체 패키지.
  9. 제8항에 있어서, 상기 복합층의 노출된 측벽은, 피팅된 표면을 갖는, 반도체 패키지.
  10. 제9항에 있어서, 상기 복합층과 상기 상단 패키지 사이에서 연장되는 언더필 물질을 더 포함하며, 상기 언더필 물질과 상기 복합층 사이의 계면은, 피팅된 영역을 포함하는 표면인, 반도체 패키지.
KR1020190110172A 2018-09-05 2019-09-05 집적형 팬아웃 패키지 및 그를 형성하는 방법 KR102295360B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862727311P 2018-09-05 2018-09-05
US62/727,311 2018-09-05
US16/529,989 US11309294B2 (en) 2018-09-05 2019-08-02 Integrated fan-out packages and methods of forming the same
US16/529,989 2019-08-02

Publications (2)

Publication Number Publication Date
KR20200028315A true KR20200028315A (ko) 2020-03-16
KR102295360B1 KR102295360B1 (ko) 2021-09-01

Family

ID=69642346

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190110172A KR102295360B1 (ko) 2018-09-05 2019-09-05 집적형 팬아웃 패키지 및 그를 형성하는 방법

Country Status (3)

Country Link
KR (1) KR102295360B1 (ko)
CN (1) CN110880457B (ko)
TW (1) TWI716096B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4131373A3 (en) * 2021-08-06 2023-05-24 InnoLux Corporation Package device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11495472B2 (en) * 2020-04-16 2022-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semicondutor packages and methods of forming same
US11264359B2 (en) * 2020-04-27 2022-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Chip bonded to a redistribution structure with curved conductive lines
US11694974B2 (en) 2021-07-08 2023-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor die with warpage release layer structure in package and fabricating method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160351494A1 (en) * 2015-05-29 2016-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Device, package structure and method of forming the same
US20180076142A1 (en) * 2015-04-09 2018-03-15 STATS ChipPAC Pte. Ltd. Double-Sided Semiconductor Package and Dual-Mold Method of Making Same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8415784B2 (en) * 2009-06-02 2013-04-09 Napra Co., Ltd. Electronic device, conductive composition, metal filling apparatus, and electronic device manufacturing method
JP5479233B2 (ja) * 2010-06-04 2014-04-23 新光電気工業株式会社 配線基板及びその製造方法
KR101818507B1 (ko) * 2012-01-11 2018-01-15 삼성전자 주식회사 반도체 패키지
US9385006B2 (en) * 2012-06-21 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming an embedded SOP fan-out package
US9818692B2 (en) * 2014-12-12 2017-11-14 Gan Systems Inc. GaN semiconductor device structure and method of fabrication by substrate replacement
DE102015109764A1 (de) * 2015-06-18 2016-12-22 Infineon Technologies Ag Eine Laminarstruktur, ein Halbleiterbauelementund Verfahren zum Bilden von Halbleiterbauelementen
US10541226B2 (en) * 2016-07-29 2020-01-21 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming the same
US10128193B2 (en) * 2016-11-29 2018-11-13 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for forming the same
US10163802B2 (en) * 2016-11-29 2018-12-25 Taiwan Semicondcutor Manufacturing Company, Ltd. Fan-out package having a main die and a dummy die, and method of forming

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180076142A1 (en) * 2015-04-09 2018-03-15 STATS ChipPAC Pte. Ltd. Double-Sided Semiconductor Package and Dual-Mold Method of Making Same
US20160351494A1 (en) * 2015-05-29 2016-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Device, package structure and method of forming the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4131373A3 (en) * 2021-08-06 2023-05-24 InnoLux Corporation Package device

Also Published As

Publication number Publication date
TWI716096B (zh) 2021-01-11
CN110880457A (zh) 2020-03-13
TW202025313A (zh) 2020-07-01
KR102295360B1 (ko) 2021-09-01
CN110880457B (zh) 2021-10-22

Similar Documents

Publication Publication Date Title
US11309294B2 (en) Integrated fan-out packages and methods of forming the same
US11967563B2 (en) Fan-out package having a main die and a dummy die
US10784207B2 (en) Multi-stacked package-on-package structures
US11901258B2 (en) Iintegrated fan-out packages with embedded heat dissipation structure
US20220375843A1 (en) Semiconductor Package with Dual Sides of Metal Routing
CN108987380B (zh) 半导体封装件中的导电通孔及其形成方法
TWI695438B (zh) 半導體裝置及其形成方法
KR102295360B1 (ko) 집적형 팬아웃 패키지 및 그를 형성하는 방법
TW202133376A (zh) 半導體封裝及其製造方法
US20230062146A1 (en) Semiconductor Package and Method of Forming Thereof
US20230335536A1 (en) Semiconductor Packages and Methods of Forming the Same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant