KR20200019863A - 광전 디바이스의 제조를 위한 이형 층 아래 성장 구조물 - Google Patents

광전 디바이스의 제조를 위한 이형 층 아래 성장 구조물 Download PDF

Info

Publication number
KR20200019863A
KR20200019863A KR1020197035002A KR20197035002A KR20200019863A KR 20200019863 A KR20200019863 A KR 20200019863A KR 1020197035002 A KR1020197035002 A KR 1020197035002A KR 20197035002 A KR20197035002 A KR 20197035002A KR 20200019863 A KR20200019863 A KR 20200019863A
Authority
KR
South Korea
Prior art keywords
subcell
layer
lattice constant
photovoltaic device
growth structure
Prior art date
Application number
KR1020197035002A
Other languages
English (en)
Inventor
앤드류 제이. 리테누어
일리아나 라우
클라우디오 카니자레스
로리 디. 워싱턴
브렌단 엠. 카예스
갱 히
Original Assignee
알타 디바이씨즈, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알타 디바이씨즈, 인크. filed Critical 알타 디바이씨즈, 인크.
Publication of KR20200019863A publication Critical patent/KR20200019863A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1844—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03046—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0687—Multiple junction or tandem solar cells
    • H01L31/06875—Multiple junction or tandem solar cells inverted grown metamorphic [IMM] multiple junction solar cells, e.g. III-V compounds inverted metamorphic multi-junction cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1852—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising a growth substrate not being an AIIIBV compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • H01L33/0079—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Sustainable Development (AREA)
  • Inorganic Chemistry (AREA)
  • Photovoltaic Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)

Abstract

이형 층 아래의 격자 전이를 갖는 성장 구조물이 광전 디바이스의 성장을 위한 종자 결정으로 사용된다. 광전 디바이스는 단일- 또는 다-정션 광기전 디바이스일 수 있다. 이형 층은 에피택시 리프트-오프(ELO) 공정에서 선택적으로 제거되어 광전 디바이스를 성장 구조물로부터 분리하고, 성장 구조물을 재사용하여 추가 디바이스를 성장시키도록 격자 전이를 갖는 영역을 온전하게 남겨둘 수 있다. 기판 및 제1 격자 상수에서 제2 격자 상수로의 격자 전이를 갖는 성장 구조물을 제공하는 단계, 성장 구조물 상에 이형 층을 증착하는 단계, 이형 층 상에 제2 격자에 정합된 격자 상수를 가지며 광전 디바이스를 포함하는 에피택시 층을 증착하는 단계, 및 이형 층을 제거하여 에피택시 층 및 광전 디바이스를 성장 구조물로부터 분리하는 단계를 포함하는 제조 방법이 기재된다.

Description

광전 디바이스의 제조를 위한 이형 층 아래 성장 구조물
관련 출원의 교차 참조
본 특허 출원은 2018년06월14일에 출원된 미국 정규특허출원 번호 16/008,919, 발명의 명칭 "GROWTH STRUCTURE UNDER A RELEASE LAYER FOR MANUFACTURING OF OPTOELECTRONICS DEVICES" 및 2017년06월16일에 출원된 미국 가특허출원 번호 62/521,241, 발명의 명칭 "Growth Substrate Under a Release Layer For Manufacturing of optoelectronic devices"로부터 우선권을 주장하며, 이들 미국 특허출원은 그 전체가 본 명세서에 참조로서 포함된다.
일반적으로 본 발명의 양태는 광전 디바이스의 제조에서 사용되는 반도체 기판과 관련되고, 더 구체적으로, 반도체 웨이퍼 또는 기판을 갖는 특정 성장 구조물과 관련되며, 여기서 성장 구조물(growth structure)은 이형 층(release layer) 아래에서 특정 격자 상수를 제공하며, 이형 층은 차후 제거되어 자신 위에서 성장된 광전 디바이스로부터 성장 구조물을 분리할 수 있다.
상용화된 웨이퍼(가령, GaAs 및 InP) 상에서 성장될 수 있는 반도체의 밴드갭이 특정 유형의 광전 디바이스, 비제한적 예를 들면, 광기전 디바이스(가령, 태양 전지) 및 LED(light-emitting device)에 대해 이상적이지 않다. 이는 특정 격자 파라미터에 대해 특정 밴드갭만이 획득될 수 있다는 제한 때문이다. 예를 들어, 다-정션 광기전 디바이스(가령, 태양 전지)를 제조하기 위해 사용되는 상용화된 웨이퍼의 격자 상수가 태양 전지 내 밴드갭의 선택을 이상적이지 않은 값으로 제한할 수 있다(가령, 저 성능 디바이스를 도출한다). 결과적으로, 달성될 수 있는 효율이 열역학적으로 가능한 것보다 낮을 수 있다. 거의 이상적인 밴드갭을 갖는 물질을 오정합 격자 상수를 갖는 기판 상에 성장시키기 위한 종래의 방식이 차등 버퍼 층(graded buffer layer)을 이용해 에피택시 층 또는 스택 내부의 격자 상수를 변경하는 것이었다. 종자 기판(seed substrate)과 상기 기판 상에서 성장된 에피택시 층(에피택시 층) 간 격자 상수의 오정합이 에피택시 층 또는 스택의 일부로서 성장된 차등 버퍼 층을 이용함으로써 해결된다. 차등 버퍼 층은 성장시키기에 느리고 비싸며, 완성된 디바이스에 중량 및 두께를 추가하고, 공정을 복잡하게 한다.
따라서 기판과의 오정합을 해결하기 위해 광전 디바이스 내에 차등 버퍼 층 없이 광전 디바이스의 제조를 가능하게 하는 기법이 바람직하다.
이하에서 하나 이상의 양태의 단순화된 요약이 제공되어, 이러한 양태의 기본적인 이해를 제공할 수 있다. 이 요약은 모든 고려되는 양태의 포괄적인 개관이 아니며, 모든 양태의 핵심적이거나 중요한 요소를 식별하는 것도 아니고 임의의 똔느 모든 양태의 범위를 묘사하려는 것도 아니다. 하나 이상의 양태의 일부 개념을 차후 제공되는 추가 상세한 설명의 서두로서 단순화된 형태로 제공하려는 것이 목적이다.
하나의 양태에서, 격자 전이(또는 격자 전이층), 가령, 성장 구조물의 격자 상수(GaAs의 경우 대략 5.653 옹스트롬(Å))로부터 대략 5.72 Å까지의 격자 상수를 갖는 차등 버퍼 층이 광전 디바이스(가령, 광기전 디바이스 또는 태양 전지의 에피택시 스택)가 아니라 성장 구조물에 포함된다. 성장 구조물은 단결정 웨이퍼 또는 기판을 포함하는 계층 구조물이다. 웨이퍼 또는 기판은 반도체, 절연체/옥사이드(가령, La2O3, NaCl), 또는 이들의 조합으로 만들어질 수 있다. 이 예시에서, 성장 구조물은 어떠한 차등 버퍼 층도 포함하지 않고 준-이상적인 밴드갭을 갖는 하나 이상의 서브셀을 포함하는 모든 격자-정합된 광전 디바이스의 성장을 가능하게 하도록 5.72 Å의 격자 상수를 제공할 수 있다. 격자-정합된 광전 디바이스는 차후에 에피택시 리프트-오프(ELO) 공정을 이용해 기판으로부터 분리될 수 있다. ELO 공정은 광전 디바이스를 분리할 때 기판과 성장 구조물을 온전하게 남겨두어, 재사용될 수 있게 한다. 이러한 방식으로, 성장 구조물 내 격자 전이를 만드는 데 포함되는 시간과 비용이 복수 번 사용에 걸쳐 공유될 수 있다.
예를 들어, 광전 디바이스를 제조하는 방법이 기재되며, 여기서 방법은 반도체 기판 또는 웨이퍼 및 제1 격자 상수에서 제2 격자 상수로의 격자 전이부를 갖는 성장 구조물을 제공하는 단계, 성장 구조물 상에 이형 또는 희생 층을 증착하는 단계, 에피택시 층 또는 스택을 이형 층 상에 증착하는 단계 - 에피택시 층은 광전 디바이스를 포함하고 성장 구조물의 제2 격자 상수에 정합되는 격자 상수를 가짐 - , 및 (가령, ELO 공정에 의해) 이형 층을 제거하여 광전 디바이스를 갖는 에피택시 층을 성장 구조물로부터 분리하는 단계를 포함한다.
또 다른 양태에서, 광전 디바이스를 제조하기 위한 성장 구조물을 만드는 방법이 기재되며, 여기서 방법은 반도체 웨이퍼(또는 반도체 기판) 위에 격자 전이 층을 증착하는 단계 - 격자 전이 층은 반도체 웨이퍼 근방의 제1 격자 상수로부터 반도체 웨이퍼에 먼 곳의 제2 격자 상수까지의 전이를 가짐 - , 격자 전이 층 위에 버퍼 층을 증착하는 단계, 이형 층을 버퍼 층 위에 증착하는 단계, 및 격자 전이 층, 버퍼 층, 및 이형 층을 갖는 반도체 웨이퍼를 제공하여, 이형 층 위에 광전 디바이스를 제조하는 단계(가령, ELO 공정의 일부로서) - 광전 디바이스는 제2 격자 상수에 정합되는 격자 상수를 가짐 - 를 포함한다. 일부 경우, 격자 전이 층이 간단하게 성장 구조물 내 격자 전이부로 지칭될 수 있다.
또 다른 양태에서, 성장 구조물이 적절한 격자 상수를 제공하도록 구성된 엔지니어링된 성장 구조물일 수 있다.
예를 들어, 광전 디바이스를 제조하는 방법이 기재되며, 방법은 원하는 격자 상수를 갖는 엔지니어링된 성장 구조물(가령, 엔지니어링된 기판 또는 엔지니어링된 성장 구조물)을 제공하는 단계 - 상기 엔지니어링된 성장 구조물은 (가령, 웨이퍼 본딩에 의해) 상이한 물질의 두 개의 웨이퍼 간 층 전사 공정으로부터 또는 3기 물질(가령, InGaAs) 및/또는 격자 상수를 생성하는 4기 물질로부터 만들어짐 - , 엔지니어링된 성장 구조물 상에 이형 또는 희생 층을 증착하는 단계, 이형 층 상에 에피택시 층 또는 스택을 증착하는 단계 - 에피택시 층은 광전 디바이스를 포함하며 엔지니어링된 성장 구조물의 격자 상수에 정합되는 격자 상수를 가짐 - , 및 (가령, ELO 공정에 의해) 이형 층을 제거하여 광전 디바이스를 갖는 에피택시 층을 엔지니어링된 성장 구조물로부터 분리하는 단계를 포함한다.
또 다른 양태에서, 성장 구조물의 최종 격자 상수가 5.72 Å이도록 변성 층이 GaAs 웨이퍼 상에서 성장되어 반도체 구조를 형성할 수 있다. 광전 디바이스(가령, 태양 전지 같은 광기전 디바이스)를 제조하기 위한 공정의 일부로서, 우선 격자-정합되는 InGaAs 버퍼 층이 성장 구조물의 일부로서 (가령, 반도체 기판 또는 웨이퍼 상에) 증착되고, 그 후에 버퍼 층 상에 증착되는 (In)AlAs의 이형 층이 뒤 따른다. 그 후, 격자-정합된 단일 또는 다-정션 광전 디바이스가 에피택시 층 또는 스택의 일부로서 이형 층 상에 증착된다. 예를 들어, InGaAs, InGaP, InGaAsP, 및 AlIn(Ga)P 서브셀 중 하나를 포함하는 삼중 정션 태양 전지가 증착된다. 그 후 ELO 공정을 이용해 광전 디바이스가 성장 구조물로부터 분리된다. 그 후 변성 층을 갖는 성장 구조물이 가공(가령, 세정 및/또는 연마_되어, 추가 광전 디바이스를 제조하도록 재사용될 수 있다.
첨부된 도면이 일부 구현예만 도시하며 따라서 범위를 한정하는 것으로 간주되지 않는다.
도 1a 및 1b가 본 발명의 양태에 따라 격자 전이부를 갖는 성장 구조물을 이용해 광전 디바이스를 제조하기 위한 공정의 예시를 도시하는 다이어그램이다.
도 2a-2c는 본 발명의 양태에 따라 제조되는 단일 정션 또는 복수의 서브셀을 갖는 광전 디바이스의 예시를 도시하는 다이어그램이다.
도 3a 및 3b는 본 발명의 양태에 따라 엔지니어링된 성장 구조물을 이용해 광전 디바이스를 제조하기 위한 공정의 예시를 도시하는 다이어그램이다.
도 4a 및 4b는 본 발명의 양태에 따라 격자 전이 또는 엔지니어링된 성장 구조물을 갖는 성장 구조물을 이용해 제조되는 변성 디바이스의 예시를 도시하는 다이어그램이다.
도 5는 본 발명의 양태에 따라 격자 전이를 갖는 성장 구조물을 이용해 광전 디바이스를 제조하기 위한 공정의 하나의 예시를 도시하는 흐름도이다.
도 6은 본 발명의 양태에 따라 엔지니어링된 성장 구조물을 이용해 광전 디바이스를 제조하기 위한 공정의 예시를 도시하는 흐름도이다.
도 7은 본 발명의 양태에 따라 격자 전이부를 갖는 반도체 구조물을 제작하는 공정의 예시를 도시하는 흐름도이다.
도면과 관련하여 이하에서 제공되는 상세한 설명이 다양한 구성의 기술로서 의도되고 본 명세서에 기재된 개념이 실시될 수 있는 구성만 나타내도록 의도되는 것이 아니다. 상세한 설명은 다양한 개념의 완전한 이해를 제공하기 위한 목적으로 특정 세부사항을 포함한다. 그러나 해당 분야의 통상의 기술자에게 이들 개념이 이들 특정 세부사항 없이 실시될 수 있음이 자명할 것이다. 일부 경우, 잘 알려진 구성요소가 이러한 개념을 흐리게 하지 않도록 블록도 형태로 도시된다.
앞서 기재된 바와 같이, 웨이퍼와 에피택시 층 또는 스택이 간 격자 오정합이 상용화된 기판 또는 웨이퍼를 이용할 때 발생한 한 가지 문제이다. 이는 일반적으로 단원자 또는 2-원자 결정으로 만들어진 상업적 기판 또는 웨이퍼, 가령, Si, Ge, InP 및 GaAS 웨이퍼를 갖는 경우이다. 이러한 문제를 해결하기 위해, 에피택시 층 내부 격자 상수를 변경하기 위해 하나 이상의 차등 버퍼 층이 성장 공정의 일부로서 에피택시 층 또는 스택으로 혼입된다. 이러한 접근법은 제조 공정을 느리고 비싸게 만들며 완성된 디바이스에 중량 및 두께를 추가하는 경향이 있다.
본 명세서에서, 아래 놓인 기판의 격자 상수보다 큰 격자 상수를 제공하는 격자 전이부(lattice transition) 또는 격자 전이 층이, (예를 들어, IMM(inverted metamorphic) 설계에서 더 일반적일 바와 같이) 광전 디바이스 내에 혼입되는 대신, 성장 구조물 내에 혼입된다. 이 방식에 의해 하나 이상의 서브셀(subcell)이 준-이상적 밴드갭을 갖는 에피택시 층의 일부로서 성장될 수 있다, 즉, 에피택시 층 내 차등 버퍼 층을 필요로 하지 않고 에피택시 층 내 격자 정합을 가능하게 하면서 원하는 밴드갭이 얻어진다. 본 명세서에 기재된 것과 유사한 기법이 격자 전이부 또는 격자 전이 층이 아래 놓인 기판의 격자 상수보다 작은 격자 상수를 제공하는 경우에서 사용될 수 있음이 이해될 것이다.
도 1a는 격자 전이부를 갖는 성장 구조물을 이용해 광전 디바이스를 제조하기 위한 공정의 일부를 보여주는 다이어그램(100a)을 보여준다. 단계 A는 반도체 기판 또는 웨이퍼(105), 웨이퍼(105) 위에 배치되는 격자 전이부(110), 및 격자 전이부(110) 위에 배치되는 버퍼(115)를 갖는 성장 구조물을 보여준다. 격자 전이부(110)는 또한 격자 전이 층으로 지칭될 수 있다. 일부 예시에서, 격자 전이부(110)는 웨이퍼(105) 위에 에피택시 성장(가령, 증착)된다. 격자 전이부(110)는 웨이퍼(105)와 연관된 제1 격자 상수에서 버퍼(15)와 연관된 제2 격자 상수로 전이되도록 구성된다. 예를 들어, 웨이퍼(105)의 격자 상수가 5.65Å이고 버퍼(115)의 격자 상수가 5.72Å인 경우, 격자 전이부(110)가 웨이퍼(105)에 가까운 곳에서 5.65Å의 격자 상수 및 버퍼(115)에 가까운 곳에서 5.72Å를 제공한다.
본 명세서에 기재된 다양한 예시가 반도체 기판 또는 웨이퍼, 가령, 앞서 기재된 웨이퍼(105)의 사용을 기초로 하지만, 본 발명은 이에 한정될 필요는 없다. 단결정 웨이퍼 또는 기판은, 이들이 반도체 및/또는 절연체/옥사이드(가령, La2O3, NaCl)로 만들어지는지 여부와 관계 없이, 웨이퍼(105) 및 본 명세서에 기재된 유사한 웨이퍼와 동일한 방식으로 사용될 수 있다.
단계 A 후의 단계 B는 성장 구조물 위에 배치되는, 더 구체적으로 버퍼(115) 위에 배치되는 이형 층(120)을 보여준다. 상기 이형 층(120)은 일반적으로 ELO 공정 동안 제거되기 때문에 희생 층으로도 지칭될 수 있다. 상기 이형 층(120)은 불화수소산(HF)에 의해 에칭되기 쉬운, 알루미늄-함유 화합물, 가령, AlAs, AlGaAs, 또는 AlInAs을 포함할 수 있다. HF가 ELO 공정의 일부로서 도포될 때, 이형 층(120)이 에칭되어 성장 구조물로부터 에피택시 층을 분리시킬 수 있다. 하나의 양태에서, 이형 층(120)의 격자 상수가 물질 조성을 기초로 범위를 가질 수 있다. 하나의 예를 들면, 이형 층(120)의 격자 상수가 5.65 Å 내지 5.80 Å일 수 있다.
단계 B를 따르는 단계 C에서, 하나 이상의 서브셀이 이형 층(120) 위에 배치되어 에피택시 층 또는 에피택시 스택의 일부를 형성할 수 있다. 예를 들어, 제1 서브셀(125a)을 에피택시 성장시킴으로써 제1 서브셀(125a)이 이형 층(120) 위에 배치될 수 있다. 선택사항으로서, 예를 들어, 제2 서브셀(125b)을 에피택시 성장시킴으로써, 제2 서브셀(125b)이 제1 서브셀(125a) 위에 배치될 수 있다. 또한 선택사항으로서, 제3 서브셀(125c)을 에피택시 성장시킴으로써, 제3 서브셀(125c)가 제2 서브셀(125b) 위에 배치될 수 있다.
도 1a에 도시된 예시가 최대 3개의 서브셀을 포함하더라도, 이에 한정되지 않으며, 서브셀의 개수가 제조되는 광전 디바이스의 유형에 따라 달라질 수 있다. 예를 들어, 단일-정션(1J) 광기전 디바이스의 경우, 제1 서브셀(125a)이 1J 광기전 디바이스를 생성하는 데 충분할 수 있으며, 여기서 제1 서브셀(125a)의 구조가 단일 정션을 제공한다. 마찬가지로, 이중-정션(2J) 광기전 디바이스의 경우, 제1 서브셀(125a) 및 제2 서브셀(125b)이 2J 광기전 디바이스를 생성하는 데 충분할 수 있으며, 여기서 제1 서브셀(125a)의 구조가 제1 정션을 제공하고 제2 서브셀(125b)의 구조가 제2 정션을 제공한다. 삼중-정션(3J) 광기전 디바이스에도 마찬가지이며, 여기서 제1 서브셀(125a), 제2 서브셀(125b), 및 제3 서브셀(125c)이 3J 광기전 디바이스를 생성하는 데 충분하며, 제1 서브셀(125a)의 구조가 제1 정션을 제공하고, 제2 서브셀(125b)의 구조가 제2 정션을 제공하며, 제3 서브셀(125c)의 구조가 제3 정션을 제공한다. 1J, 2J 및 3J 광기전 디바이스의 이들 예시가 추가 서브셀을 배치함으로써 넷 이상의 정션의 광기전 디바이스로 확장될 수 있음이 이해될 것이다. 덧붙여, 1J, 2J, 3J 또는 그 이상의 정션을 갖는 광기전 디바이스가 태양 전지일 수 있으며, 예를 들어 1J를 갖는 광기전 디바이스가 발광 디바이스일 수 있다.
제1 서브셀(125a), 제2 서브셀(125b), 및 제3 서브셀(125c)은 정합되는 격자 상수를 가질 수 있다. 예를 들어, 이들 서브셀 각각은 5.66 Å 내지 5.89 Å의 격자 상수를 가질 수 있다.
도 1b는 격자 전이를 갖는 성장 구조물을 이용해 광전 디바이스를 제조하기 위한 공정의 나머지 부분을 도시하는 다이어그램(100b)을 도시한다. 도 1a에 도시된 단계 C에 뒤 따르는 단계 D에서, ELO 핸들(130)이 상부 서브셀(가령, 이러한 서브셀이 성장할 때 제3 서브셀(125c))에 부착된다. 상이한 기법 및/또는 물질(가령, 상이한 유형의 접착제)을 이용해 상기 ELO 핸들(130)은 부착될 수 있다.
덧붙여, (가령, ELO 공정의 일부인 에칭 또는 유사한 동작에 의해) 이형 층(120)이 제거된다. 이형 층(120)의 제거 후, 광전 디바이스를 갖는 에피택시 층(가령, 하나 이상의 서브셀)이 격자 전이부(110), 버퍼(115) 및 웨이퍼(105)를 갖는 성장 구조물로부터 분리된다. 그런 다음 성장 구조물이 단계 A에서 재사용되도록 세정 및/또는 연마되어 추가 광전 디바이스를 성장시킬 수 있다.
도 1a 및 1b에 도시된 바와 같이, 격자 전이가 성장 구조물 내에서 일어나고 에피택시 층이나 전자 디바이스 내에서 일어나지 않기 때문에, 이러한 격자 전이를 성장시킬 시간이 광전 디바이스를 제조하기 위한 공정의 일부가 더는 아니다. 성장 구조물 내에서 이러한 격자 전이를 성장시키는 비용이 동일한 성장 구조물로부터 만들어진 모든 광전 디바이스와 공유된다. 덧붙여, 격자 전이와 연관된 중량 및 두께가 광전 디바이스(가령, 에피택시 층 또는 스택)가 아니라 성장 구조물에 포함된다.
도 2a는 성장 구조물 상의 단일 서브셀을 갖는 광전 디바이스의 예시를 보여주는 다이어그램(200a)을 도시한다. 이 예시에서, 성장 구조물은 도 1a에 도시된 것과 유사하고 GaAs 웨이퍼(205), 상기 GaAs 웨이퍼(205) 위에 배치된 차등 버퍼 층(210), 및 InGaAs 버퍼(215)를 포함한다. 차등 버퍼 층(210)은 도 1a의 격자 전이부(110)에 대응한다. 차등 버퍼 층(210)은 InGaAs 또는 InGaP를 포함하는 조성 차등 버퍼(compositionally graded buffer)일 수 있으며 GaAs 웨이퍼(205)에 의한 제1 격자 상수에서 InGaAs 버퍼(215)에 의한 제2 격자 상수로의 격자 상수의 변화 또는 전이를 제공하도록 구성될 수 있다. InGaAs 또는 InGaP의 화학양론을 변화시킴으로써 조성 차등 버퍼가 획득될 수 있다.
성장 구조물 위에 더 구체적으로 InGaAs 버퍼(215) 위에 배치된 AlAs(220)가 도 2a에 또한 도시되어 있다. AlAs(220)는 도 1a에 도시된 이형 층(120)에 대응한다. 앞서 기재된 바와 같이, 이형 층(120)은 AlAs 및 AlGaAs 또는 AlInAs를 포함하는 상이한 알루미늄-함유 화합물로 만들어질 수 있다.
이 예시에서, 광전 디바이스의 적어도 일부분에 대응하는 에피택시 층이 이 경우 InGaAs 서브셀인 제1 서브셀(225a)인 단일 서브셀을 포함한다.
단일 서브셀 광전 디바이스의 예시가 단일-정션(1J) 광기전 디바이스(가령, 단일-정션 태양 전지)일 수 있다. 이러한 예시에서, GaAs 웨이퍼(205)에 대한 격자 상수가 5.65 Å일 수 있고, 차등 버퍼 층(210)에 대한 격자 상수가 5.65 Å에서 5.89 Å로 차등 또는 변화될 수 있으며, InGaAs 버퍼(215)에 대한 격자 상수가 5.66 Å 내지 5.89 Å(가령, 5.67 Å)일 수 있으며, AlAs(220)에 대한 격자 상수가 5.65 Å 내지 5.89 Å일 수 있으며, InGaAs 서브셀(225a)에 대한 격자 상수가 5.66 Å 내지 5.89 Å(가령, 5.72 Å)일 수 있다.
도 2b는 성장 구조물 상의 두 개의 서브셀을 갖는 광전 디바이스의 예시를 나타내는 다이어그램(200b)을 도시한다. 이 예시에서, 성장 구조물은 도 2a에 도시된 것과 유사하다. 다시 AlAs(220)는 성장 구조물 위에, 더 구체적으로 InGaAs 버퍼(215) 위에 배치된다. 이 예시에서, 광전 디바이스의 적어도 일부분에 대응하는 에피택시 층은, 이 경우, InGaP 또는 AlInGaAs 서브셀인 제1 서브셀(225a) 및 InGaAs 서브셀인 제2 서브셀(225b)을 포함하는 두 개의 서브셀을 포함한다.
이중 서브셀 광전 디바이스의 예시가 이중-정션(2J) 광기전 디바이스(가령, 이중-정션 태양 전지)일 수 있다. 이러한 예시에서, GaAs 웨이퍼(205)에 대한 격자 상수가 5.65 Å일 수 있고, 차등 버퍼 층(210)에 대한 격자 상수가 5.65 Å에서 5.74 Å로 차등 또는 변화될 수 있으며, InGaAs 버퍼(215)에 대한 격자 상수가 5.72 Å 내지 5.74 Å일 수 있으며, AlAs(220)에 대한 격자 상수가 5.65 Å 내지 5.74 Å일 수 있고, InGaP 서브셀(225a) 및 InGaAs 서브셀(225b) 각각에 대한 격자 상수가 5.72 Å 내지 5.74 Å일 수 있다.
도 2c는 성장 구조물 상의 세 개의 서브셀을 갖는 광전 디바이스의 예시를 도시하는 다이어그램(200c)이다. 이 예시에서, 성장 구조물은 도 2a에 도시된 것과 유사하다. AlAs(220)는 다시 성장 구조물 위에, 더 구체적으로 InGaAs 버퍼(215) 위에 배치된다. 이 예시에서 광전 디바이스의 적어도 일부분에 대응하는 에피택시 층은 세 개의 서브셀을 포함하며, 이 경우, 상기 세 개의 서브셀은 AlInGaP 또는 AlInP 서브셀인 제1 서브셀(225a), InGaAsP 또는 InGaP 또는 AlInGaAs 서브셀인 제2 서브셀(225b), 및 InGaAs 서브셀인 제3 서브셀(225c)을 포함한다.
삼중 서브셀 광전 디바이스의 예시가 삼중-정션(3J) 광기전 디바이스(가령, 삼중-정션 태양 전지)일 수 있다. 이러한 예시에서, GaAs 웨이퍼(205)에 대한 격자 상수가 5.65 Å일 수 있으며, 차등 버퍼 층(210)에 대한 격자 상수가 5.65 Å에서 5.80 Å로 차등 또는 변화될 수 있으며, InGaAs 버퍼(215)에 대한 격자 상수가 5.78 Å 내지 5.89 Å일 수 있으며, AlAs(220)에 대한 격자 상수가 5.65 Å 내지 5.80 Å일 수 있으며, AlIn(Ga)P 서브셀(225a), InGa(As)P 서브셀(225b), 및 InGaAs 서브셀(225c) 각각에 대한 격자 상수가 5.78 Å 내지 5.80 Å일 수 있다.
일부 경우, 본 명세서에 기재된 다양한 예시에서, 5.72 Å의 격자 상수는 예를 들어 5.72 Å 내지 5.75 Å를 지칭할 수 있다. 일부 경우, 범위의 하한 값, 5.72 Å이 선호될 수 있다. 마찬가지로, 본 명세서에서 사용되는 그 밖의 다른 격자 상수가 +/- 1% 내 범위에 있을 수 있는 값을 갖는 범위에 대응할 수 있다.
덧붙여, 본 명세서에 기재된 다양한 예시에서 성장 구조물에 의해 제공되는 최적 격자 상수가 에피택시 층 또는 에피택시 스택의 일부인 정션 또는 서브셀의 개수와 의도된 적용예에 대한 광 스펙트럼의 함수일 수 있음이 이해될 것이다.
도 3a는 엔지니어링된 성장 구조물을 이용해 광전 디바이스를 제조하기 위한 공정의 일부를 나타내는 다이어그램(300a)을 도시한다. 단계 A는 반도체 웨이퍼(305)를 갖는 엔지니어링된 성장 구조물과 선택적으로 웨이퍼(305) 위에 배치되는 버퍼(315)를 보여준다. 상기 엔지니어링된 성장 구조물은 상이한 물질의 두 웨이퍼 간 층 전사(layer transfer) 공정으로 또는 상용화된 단원자 또는 2-원자 물질(가령, Si, Ge, GaAs, InP) 대신 격자 상수를 생성하는 3기 물질(가령, InGaAs) 및/또는 4기 물질로부터 만들어질 수 있다. 예를 들어, 상이한 격자 상수의 두 개의 웨이퍼가 본딩되어 엔지니어링된 성장 구조물의 표면 상에 특정된 격자 상수를 생성할 수 있다. 또 다른 예를 들면, 상이한 격자 상수의 두 개의 웨이퍼가 본딩될 수 있고 (가령, 이온-주입 위치에서 상부 웨이퍼의 일부분을 분리함으로써) 상부 웨이퍼의 일부분이 제거되어 엔지니어링된 성장 구조물의 표면 상에 특정된 격자 상수를 생성할 수 있다.
도 3a의 또 다른 양태에서, 버퍼(315)는 개별 층이라기보다는 엔지니어링된 성장 구조물의 일부일 수 있기 때문에, 선택사항으로 나타난다. 즉, 엔지니어링된 성장 구조물을 설정, 제작, 또는 구성할 때, 버퍼(315)의 기능적 양태가 엔지니어링된 성장 구조물에 포함될 수 있다.
단계 A에 뒤 따르는 단계 B가 엔지니어링된 성장 구조물 위에, 더 구체적으로는 버퍼(315) 위에 배치되는 이형 층(320)을 도시한다. 이형 층(320)은 ELO 공정 동안 일반적으로 제거되기 때문에 또한 희생 층으로 지칭될 수 있다. 이형 층(320)은 일반적으로 알루미늄-함유 화합물, 가령, AlAs, AlGaAs, AlInGaAs, AlInP, AlInGaP, 또는 AlInAs을 포함하며, 여기서, 알루미늄-함유물은 HF로 에칭되기 쉽다. 즉, HF가 ELO 공정의 일부로 가해질 때, 이형 층(320)이 에칭되어 에피택시 층을 성장 구조물로부터 분리할 수 있다. 하나의 양태에서, 이형 층(320)의 격자 상수가 물질 조성을 기초로 하는 범위를 가질 수 있다. 하나의 예시에서, 이형 층(320)의 격자 상수가 5.65 Å 내지 5.89 Å일 수 있다.
단계 B에 뒤 따르는 단계 C에서, 하나 이상의 서브셀이 이형 층(320) 위에 배치되어 에피택시 층 또는 에피택시 스택의 일부를 형성할 수 있다. 예를 들어, 예를 들어, 제1 서브셀(325a)을 에피택시 성장시킴으로써 제1 서브셀(325a)이 이형 층(320) 위에 배치될 수 있다. 선택사항으로서, 가령, 제2 서브셀(325b)을 에피택시 성장시킴으로써, 제2 서브셀(325b)이 제1 서브셀(325a) 위에 배치될 수 있다. 또한 선택사항으로서, 가령, 제3 서브셀(325c)을 에피택시 성장시킴으로써 제3 서브셀(325c)이 제2 서브셀(325b) 위에 배치될 수 있다.
도 3a에 도시된 예시가 최대 3개의 서브셀을 포함하더라도, 이에 한정되지 않으며 서브셀의 개수는 제조되는 광전 디바이스의 유형에 따라 달라질 수 있다. 4개 이상의 서브셀이 또한 가능하다. 덧붙여, 도 1a에 대해 앞서 기재된 예시와 유사하게, 도 3a에 기재된 엔지니어링된 성장 구조물이 1J, 2J 및 3J 광기전 디바이스를 제조하도록 사용될 수 있다. 예를 들어, 제1 서브셀(325a)이 1J 광기전 디바이스를 생성하는 데 충분할 수 있으며, 제1 서브셀(325a)의 구조가 단일 정션을 제공한다. 제1 서브셀(325a) 및 제2 서브셀(325b)이 2J 광기전 디바이스를 생성하는 데 충분할 수 있으며, 제1 서브셀(325a)의 구조가 제1 정션을 제공하고 제2 서브셀(325b)의 구조가 제2 정션을 제공한다. 제1 서브셀(325a), 제2 서브셀(325b), 및 제3 서브셀(325c)이 3J 광기전 디바이스를 생성하는 데 충분할 수 있으며, 여기서 제1 서브셀(325a)의 구조가 제1 정션을 제공하며, 제2 서브셀(325b)의 구조가 제2 정션을 제공하고, 제3 서브셀(325c)의 구조가 제3 정션을 제공한다.
제1 서브셀(325a), 제2 서브셀(325b), 및 제3 서브셀(325c)은 정합되는 격자 상수를 가질 수 있다. 예를 들어, 이들 서브셀 각각은 5.74 Å 또는 5.75 Å의 격자 상수를 가질 수 있다.
도 3b는 엔지니어링된 성장 구조물을 이용해 광전 디바이스를 제조하기 위한 공정의 나머지 부분을 도시하는 다이어그램(300b)을 도시한다. 도 3a에 도시된 단계 C에 뒤 따르는 단계 D에서, ELO 핸들(330)이 상부 서브셀(가령, 이러한 서브셀이 성장될 때 제3 서브셀(325c))에 부착된다. ELO 핸들(330)은 상이한 기법 및/또는 물질(가령, 상이한 유형의 접착제)을 이용해 부착될 수 있다.
덧붙여, (가령, ELO 공정의 일부인 에칭 또는 유사한 동작에 의해) 이형 층(320)이 제거된다. 이형 층(320)의 제거 후, 광전 디바이스를 갖는 에피택시 층(가령, 하나 이상의 서브셀)이 엔지니어링된 성장 구조물로부터 분리된다. 그런 다음 엔지니어링된 성장 구조물이 단계 A로 재사용되도록 세정 및/또는 연마되어 추가 광전 디바이스를 성장시킬 수 있다.
도 2a, 2b 및 2c에 나타난 에피택시 층의 예시가 도 3a 및 3b와 관련하여 기재된 엔지니어링된 성장 구조물을 기초로 유사하게 성장될 수 있음이 이해될 것이다.
도 4a 및 4b는 격자 전이 또는 엔지니어링된 성장 구조물을 갖는 성장 구조물을 이용해 제조되는 변성 디바이스(metamorphic device)의 예시를 보여주는 다이어그램이다. 변성 디바이스는 빛을 전기로 변환하기에 이상적 또는 준-이상적인 밴드갭을 갖는 반도체 합금의 타깃팅을 가능하게 한다. 이들 디바이스는 큰 범위의 밴드갭을 갖는 변성 서브셀 및 두 개의 광활성 서브셀 간 차등 버퍼를 이용하며, 여기서 차등 버퍼는 스펙트럼의 전송되는 부분에 대해 적절한 전도도 및 투과도를 가져야 한다.
도 4a와 관련하여, 도 1a 및 1b(격자 전이를 갖는 성장 구조물) 및 도 3a 및 3b(엔지니어링된 성장 구조물)와 관련하여 앞서 기재된 방법을 이용해 제조될 수 있는 에피택시 층에 대응하는 수직 변성 디바이스(또는 단순히 변성 디바이스)라고 지칭되는 구조물(400a)이 도시된다. 이 구조에서, 3개의 서브셀이 존재한다. 제1 서브셀(405)은 제1 서브셀(405) 위에 배치되는 차등 버퍼(410)와 함께 도시된다. 차등 버퍼(410)를 나타내는 블록에 의해 도시되는 폭의 변화가 격자 상수의 변화를 나타낸다. 예를 들어, 제1 서브셀(405)과 가장 가까운 차등 버퍼(410)의 부분(즉, 작은 폭)이 제1 서브셀(405)에서 먼 차등 버퍼(410)의 부분(즉, 큰 폭)보다 더 작은 격자 상수를 가진다.
구조물(400a)은 또한 차등 버퍼(415) 위에 배치된 제2 서브셀(415) 및 차등 버퍼(410) 위에 배치된 제3 서브셀(420)을 포함한다. 동일한 폭을 갖는 이들의 대표적인 블록에 의해 지시되는 것처럼, 제2 서브셀(415)과 제3 서브셀(420)은 격자 정합된다. 덧붙여, 제2 서브셀(415) 및 제3 서브셀(420)의 격자 상수가 제2 서브셀(415)에 가까운 차등 버퍼(410)의 부분의 격자 상수에 정합한다.
도 4b와 관련하여, (도 1a 및 1b(격자 전이를 갖는 성장 구조물) 및 도 3a 및 3b(엔지니어링된 성장 구조물)와 관련하여 앞서 기재된 방법을 이용해 제조될 수 있는 에피택시 층에 대응하는) 역 변성 디바이스라고 지칭되는 구조물(400b)이 존재한다. 이 구조에서, 4개의 서브셀이 존재한다. 제1 서브셀(425)은 제2 서브셀(430) 위에 배치되는 것으로 도시된다. 동일한 폭을 갖는 이들의 대표적인 블록으로 지시되는 바와 같이 제1 서브셀(425)과 제2 서브셀(430)이 격자 정합된다.
제2 서브셀(430)은 차등 버퍼(435) 위에 배치되고, 차등 버퍼는 제3 서브셀(440) 위에 배치된다. 차등 버퍼(435)를 나타내는 블록에 의해 나타나는 폭의 변화가 격자 상수의 변화를 나타낸다. 예를 들어, 제2 서브셀(430)에 가장 가까운 차등 버퍼(435)의 부분(작은 폭)이 제3 서브셀(440)에 가까운 차등 버퍼(435)의 부분(큰 폭)보다 더 작은 격자 상수를 가진다.
제3 서브셀(440)이 차등 버퍼(445) 위에 배치되고, 상기 차등 버퍼는 제4 서브셀(450) 위에 배치된다. 차등 버퍼(445)를 나타내는 블록에 의해 보여지는 폭의 변화가 격자 상수의 변화를 나타낸다. 예를 들어, 제3 서브셀(440)에 가장 가까운 차등 버퍼(445)의 부분(즉, 작은 폭)이 제4 서브셀(450)에 가까운 차등 버퍼(445)의 부분(즉, 큰 폭)보다 작은 격자 상수를 가진다.
구조(400a 및 400b)는 예시로 제공된 것이며 도 1a 및 1b(격자 전이를 갖는 성장 구조물) 및 도 3a 및 3b(엔지니어링된 성장 구조물)와 관련하여 앞서 기재된 방법을 이용해 상이한 구조(가령, 상이한 유형의 서브셀, 상이한 개수의 서브셀)를 갖는 변성 또는 역 변성 디바이스가 또한 제조될 수 있다.
도 5는 격자 전이를 갖는 성장 구조물을 이용해 광전 디바이스를 제조하는 공정 또는 방법(500)을 도시하는 흐름도이다. 도 5에 도시된 방법(500)은 도 1a 및 1b와 관련하여 앞서 기재된 공정을 적어도 부분적으로 대응한다.
블록(502)에서, 방법(500)은 제1 격자 상수에서 제2 격자 상수로의 격자 전이(가령, 격자 전이부(110))를 갖는 성장 구조물을 제공하는 단계를 포함한다.
블록(504)에서, 방법(500)은 성장 구조물 상에 이형 층(가령, 이형부(120))을 증착하는 단계를 포함한다.
블록(506)에서, 방법(500)은 이형 층 상에 에피택시 층을 증착하는 단계를 포함하며, 여기서 에피택시 층은 광전 디바이스를 포함하고 성장 구조물의 제2 격자 상수와 정합되는 격자 상수를 가진다.
블록(508)에서, 방법(500)은 이형 층을 제거하여 광전 디바이스를 갖는 에피택시 층을 성장 구조물로부터 분리하는 단계를 포함한다. 블록(508) 내 블록(510)에서, 방법(500)은 선택사항으로서 이형 층이 제거될 때 핸들(가령, ELO 핸들(130)을 에피택시 층에 부착하여 에피택시 층을 성장 구조물로부터 분리하는 단계를 포함할 수 있다.
블록(512)에서, 방법(500)은 이형 층의 제거 후 성장 구조물을 가공(가령, 세정 및/또는 연마)하는 단계를 선택사항으로서 포함한다.
블록(514)에서, 방법(500)은 추가 광전 디바이스를 제조하기 위해 가공된 성장 구조물을 재사용하는 단계를 선택사항으로서 포함한다.
방법(500)의 또 다른 양태에서, 성장 구조물은 제1 격자 상수에서 제2 격자 상수로의 전이를 제공하는 차등 층(가령, 차등 버퍼 층(210))을 포함한다. 또 다른 양태에서, 성장 구조물은 차등 층 위에 증착되는 버퍼 층(가령, InGaAs 버퍼(215))을 포함하고, 상기 이형 층은 버퍼 층 위에 배치된다.
방법(500)의 또 다른 양태에서, 에피택시 층은 광전 디바이스를 형성하는 적어도 하나의 서브셀을 포함한다. 예를 들어, 광전 디바이스는 단일-정션 광기전 디바이스일 수 있고, 적어도 하나의 서브셀은 단일 서브셀을 포함한다. 단일 서브셀은 InGaAs 서브셀일 수 있다. 덧붙여, 제1 격자 상수가 5.65 옹스트롬 (Å) 내지 5.66 옹스트롬의 범위이고 제2 격자 상수가 5.661 옹스트롬 내지 5.69 옹스트롬이다. 하나의 예시에서, 제2 격자 상수는 5.67 옹스트롬이다.
또 다른 예시에서, 광전 디바이스는 이중-정션 광기전 디바이스일 수 있고, 적어도 하나의 서브셀은 제1 서브셀 및 제2 서브셀을 포함한다. 제1 서브셀은 이형 층에 가장 가깝게 위치하는 InGaP 서브셀, InGaAsP 서브셀 또는 AlInGaAs 서브셀일 수 있고, 제2 서브셀은 상기 제1 서브셀 위에 배치되는 InGaAs 서브셀일 수 있다. 덧붙여, 제1 격자 상수는 5.65 옹스트롬 내지 5.66 옹스트롬일 수 있고 제2 격자 상수는 5.67 옹스트롬 내지 5.89 옹스트롬일 수 있다. 하나의 예시에서, 제2 격자 상수는 5.74 옹스트롬이다.
또 다른 예시에서, 광전 디바이스는 삼중-정션 광기전 디바이스일 수 있다. 이러한 예시에서, 적어도 하나의 서브셀을 갖는 것이 제1 서브셀, 제2 서브셀, 및 제3 서브셀을 갖는 것을 지칭할 수 있다. 제1 서브셀은 이형 층에 가장 가깝게 위치하는 AlInP 서브셀 또는 AlInGaP 서브셀일 수 있고, 제2 서브셀은 제1 서브셀 위에 배치되는 InGaP 서브셀 또는 InGaAsP 서브셀 또는 AlInGaAs 서브셀일 수 있고, 제3 서브셀은 제2 서브셀 위에 배치되는 InGaAs 서브셀일 수 있다.
덧붙여, 제1 격자 상수는 약 5.655 +/- 0.005 옹스트롬 또는 5.65 +/- 0.01 옹스트롬이고, 제2 격자 상수는 5.661 옹스트롬 내지 5.89 옹스트롬이며, 제2 격자 상수는 광전 디바이스 내 정션의 개수를 부분적으로 기초로 한다. 하나의 예시에서, 제2 격자 상수는 5.80 옹스트롬이다.
또 다른 예시에서, 광전 디바이스는 넷 이상의 정션을 갖는 광기전 디바이스일 수 있다. 이러한 예시에서, 적어도 하나의 서브셀을 가진다는 것이 넷 이상의 서브셀을 갖는 것을 지칭한다.
방법(500)의 또 다른 양태에서, 광전 디바이스는 발광 디바이스일 수 있다.
방법(500)의 또 다른 양태에서, 기판은 III-V군 반도체 물질(가령, 인듐, 갈륨 및 아르세나이드의 합금으로부터 만들어진 물질)을 포함한다. 예를 들어, III-V 군 반도체 물질이 GaAs일 수 있다.
방법(500)의 또 다른 양태에서, 기판, 격자 전이, 이형 층, 및 에피택시 층 각각이 III-V군 반도체 물질을 포함한다.
방법(500)의 또 다른 양태에서, 이형 층을 제거하는 단계는 ELO(epitaxial lift-off) 공정에 의해 이형 층을 제거하는 단계를 포함한다. 덧붙여, 이형 층은 알루미늄-함유 화합물을 포함할 수 있으며, 여기서 알루미늄-함유 화합물은 AlAs, AlGaAs, 및 AlInAs 중 하나이며, 알루미늄-함유물은 (가령, ELO 공정 중 에칭 동작의 일부로서) 불화수소산(HF)에 의해 에칭되기 쉽다.
방법(500)의 또 다른 양태에서, 성장 구조물은 제1 격자 상수에서 제2 격자 상수로의 전이를 제공하는 차등 층을 포함하고, 차등 층은 조성 차등 버퍼이다. 조성 차등 버퍼는 InGaAs 또는 InGaP를 포함하고, InGaAs 또는 the InGaP의 화학양론(가령, 화합물 물질 내 상대적 양들 간 관계)을 변화시킴으로써, 조성 차등 버퍼에서의 제1 격자 상수에서 제2 격자 상수로의 전이가 획득된다.
방법(500)의 또 다른 양태에서, 광전 디바이스가 변성 디바이스이거나(가령, 도 4a) 광전 디바이스가 역 변성 디바이스일 수 있다(가령, 도 4b).
도 6은 엔지니어링된 성장 구조물을 이용해 광전 디바이스를 제조하기 위한 공정 또는 방법(600)을 도시하는 흐름도이다. 도 6에 도시된 방법(600)은 도 3a 및 3b와 관련하여 앞서 기재된 공정에 적어도 부분적으로 대응한다.
블록(602)에서, 방법(600)은 격자 상수를 갖는 엔지니어링된 성장 구조물을 제공하는 단계를 포함하고, 상기 엔지니어링된 성장 구조물은 상이한 물질의 두 개의 웨이퍼 간 층 전사 공정(가령, 웨이퍼 본딩)으로부터 또는 3기 물질(가령, InGaAs) 및/또는 격자 상수를 생성하는 4기 물질로부터 만들어진다.
블록(604)에서, 방법(600)은 엔지니어링된 성장 구조물 상에 이형 층(가령, 이형부(320))을 증착하는 단계를 포함한다.
블록(606)에서, 방법(600)은 이형 층 상에 에피택시 층을 증착하는 단계를 포함하고, 에피택시 층은 광전 디바이스를 포함하며 엔지니어링된 성장 구조물의 격자 상수에 정합되는 격자 상수를 가진다.
블록(608)에서, 방법(600)은 이형 층을 제거하여 광전 디바이스를 포함하는 에피택시 층을 엔지니어링된 성장 구조물로부터 분리하는 단계를 포함한다. 블록(608) 내 블록(610)에서, 상기 방법(600)은 이형 층이 제거될 때 에피택시 층에 핸들(가령, ELO 핸들(330))을 부착하여, 에피택시 층을 엔지니어링된 성장 구조물로부터 분리하는 단계를 선택사항으로서 포함할 수 있다.
블록(612)에서, 방법(600)은 이형 층 제거 후 엔지니어링된 성장 구조물을 가공(가령, 세정 및/또는 연마)하는 단계를 선택사항으로서 포함한다.
블록(614)에서, 방법(600)은 가공된 엔지니어링된 성장 구조물을 재사용하여 추가 광전 디바이스를 제조하는 단계를 선택사항으로서 포함한다.
도 7은 본 발명의 양태에 따라 격자 전이를 갖는 반도체 구조물을 만들기 위한 공정 또는 방법(700)을 도시하는 흐름도이다.
블록(702)에서, 방법(700)은 격자 전이 또는 격자 전이 층(가령, 격자 전이부(110))을 반도체 웨이퍼(가령, 웨이퍼(105)) 위에 증착하는 단계를 포함하며, 상기 격자 전이 층은 반도체 웨이퍼 근방의 제1 격자 상수로부터 반도체 웨이퍼에서 먼 제2 격자 상수로의 전이를 가진다.
블록(704)에서, 방법(700)은 격자 전이 층 위에 버퍼 층(가령, 버퍼(115))을 증착하는 단계를 포함한다.
블록(706)에서, 방법(700)은 버퍼 층 위에 이형 층(가령, 이형 층(120))을 증착하는 단계를 포함한다.
블록(708)에서, 방법(700)은 격자 전이 층, 버퍼 층, 및 이형 층을 갖는 반도체 웨이퍼를 제공하여, 이형 층 위에 광전 디바이스를 제조하는 단계를 포함하며, 광전 디바이스는 제2 격자 상수에 정합되는 격자 상수를 가진다.
본 명세서에서 용어 "성장 구조물" 및 "엔지니어링된 성장 구조물"이 층 전사 공정으로 만들어진 또는 3기 물질 및/또는 4기 물질로부터 만들어진 기판을 갖는 구조물을 각각 지칭하는 데 사용되었지만, "엔지니어링된 성장 구조물"은 격자 전이 또는 격자 전이 층을 갖는 기판을 갖는 구조물을 또한 지칭할 수 있음이 이해될 것이다.
본 명세서에서 용어 "에피택시 층"과 "에피택시 스택"이 상호 교환 가능하게 사용되었지만, 용어 "에피택시 층"은 단일 에피택시-성장 층 또는 복수의 에피택시-성장 층을 지칭할 수 있고, 일반적으로 용어 "에피택시 스택"은 복수의 에피택시-성장된 층의 스택을 지칭할 수 있음이 이해될 것이다.
용어 "기판"과 "웨이퍼"는 본 명세서에서 상호 교환 가능하게 사용되었지만, 용어 "성장 구조물"과 "엔지니어링된 성장 구조물"이 기판 또는 웨이퍼를 포함하는 구조물을 지칭할 수 있고 기판 똔느 웨이퍼 위에 추가 층을 포함할 수 있음이 이해될 것이다.
본 명세서에 기재된 예시들 중 일부가 반도체 구조물을 지칭하지만, 이러한 구조물은 그 밖의 다른 물질을 포함할 수 있음이 이해될 것이다. 예를 들어, 반도체 웨이퍼 또는 기판의 사용 때문에, 일부 구조물은 반도체 구조물로 지칭되지만, 반도체 구조물은 웨이퍼 또는 기판으로서 절연체 또는 산화물을 이용할 수 있고, 반도체 구조물의 나머지 층이 반도체 물질로 만들어진다. 따라서 용어 "반도체 구조물"과 "구조물"은, 층이 웨이퍼, 또는 기판, 또는 그 밖의 다른 임의의 층인지에 무관하게, 층들 중 적어도 하나가 반도체 층인 구조물을 지칭하도록 상호 교환 가능하게 사용될 수 있다.
본 발명이 에피택시 층 또는 스택의 일부로서 "광전 디바이스"를 지칭하지만, "광전 디바이스"는 에피택시 층 또는 스택에 의해 구성되는 동작 디바이스(가령, 태양 전지, LED)의 기능 부분 또는 세그먼트를 지칭한다. 따라서 동작 디바이스는, 적어도 부분적으로, 광전 디바이스를 포함한다.
본 발명이 도시된 구현예에 따라 제공되었지만, 해당 분야의 통상의 기술자라면 실시예의 변형이 존재할 수 있으며 이들 변형이 본 발명의 범위 내에 있는 것으로 쉽게 이해할 것이다. 예를 들어, 본 명세서에 기재된 기법과 일치하는 상이한 물질, 구조물, 서브셀, 및/또는 광전 디바이스가 고려될 수 있다. 따라서 많은 수정예가 청구항의 범위 내에서 해당 분야의 통상의 기술자에 의해 이뤄질 수 있다.

Claims (30)

  1. 광전 디바이스를 제조하는 방법으로서, 상기 방법은
    기판 및 제1 격자 상수에서 제2 격자 상수로의 격자 전이부(lattice transition)를 갖는 성장 구조물을 제공하는 단계,
    성장 구조물 상에 이형 층을 증착하는 단계,
    이형 층 상에 에피택시 층을 증착하는 단계 - 에피택시 층은 광전 디바이스를 포함하고 성장 구조물의 제2 격자 상수에 정합되는 격자 상수를 가짐 - 및
    이형 층을 제거하여 광전 디바이스를 갖는 에피택시 층을 성장 구조물로부터 분리하는 단계
    를 포함하는, 광전 디바이스를 제조하는 방법.
  2. 제1항에 있어서, 성장 구조물은 제1 격자 상수로부터 제2 격자 상수로의 전이를 제공하는 차등 층(graded layer)을 포함하는, 광전 디바이스를 제조하는 방법.
  3. 제2항에 있어서, 성장 구조물은 차등 층 위에 배치되는 버퍼 층을 포함하고, 이형 층은 버퍼 층 위에 배치되는, 광전 디바이스를 제조하는 방법.
  4. 제1항에 있어서, 에피택시 층은 광전 디바이스를 형성하는 적어도 하나의 서브셀을 포함하는, 광전 디바이스를 제조하는 방법.
  5. 제4항에 있어서,
    광전 디바이스는 단일-정션 광기전 디바이스이고,
    적어도 하나의 서브셀은 단일 서브셀을 포함하는, 광전 디바이스를 제조하는 방법.
  6. 제5항에 있어서, 단일 서브셀은 InGaAs 서브셀인, 광전 디바이스를 제조하는 방법.
  7. 제6항에 있어서, 제1 격자 상수는 5.65 옹스트롬 내지 5.66 옹스트롬이고 제2 격자 상수는 5.661 옹스트롬 내지 5.69 옹스트롬인, 광전 디바이스를 제조하는 방법.
  8. 제4항에 있어서,
    광전 디바이스는 이중-정션 광기전 디바이스이고,
    적어도 하나의 서브셀은 제1 서브셀 및 제2 서브셀을 포함하는, 광전 디바이스를 제조하는 방법.
  9. 제8항에 있어서,
    제1 서브셀은 이형 층에 가장 가깝게 위치하는 InGaP 서브셀, InGaAsP 서브셀, 또는 AlInGaAs 서브셀이며,
    제2 서브셀은 제1 서브셀 위에 배치되는 InGaAs 서브셀인, 광전 디바이스를 제조하는 방법.
  10. 제9항에 있어서, 제1 격자 상수는 5.65 옹스트롬 내지 5.66 옹스트롬이며 제2 격자 상수는 5.67 옹스트롬 내지 5.85 옹스트롬인, 광전 디바이스를 제조하는 방법.
  11. 제4항에 있어서,
    광전 디바이스는 삼중-정션 광기전 디바이스이고,
    적어도 하나의 서브셀은 제1 서브셀, 제2 서브셀, 및 제3 서브셀을 포함하는, 광전 디바이스를 제조하는 방법.
  12. 제11항에 있어서,
    제1 서브셀은 이형 층에 가장 가까이 위치하는 AlInP 서브셀 또는 AlInGaP 서브셀이고,
    제2 서브셀은 제1 서브셀 위에 배치되는 InGaP 서브셀 또는 InGaAsP 서브셀 또는 AlInGaAs 서브셀이고,
    제3 서브셀은 제2 서브셀 위에 배치되는 InGaAs 서브셀인, 광전 디바이스를 제조하는 방법.
  13. 제12항에 있어서, 제1 격자 상수는 약 5.655 +/- 0.005 옹스트롬 또는 5.65 +/- 0.01 옹스트롬이고, 제2 격자 상수는 5.661 옹스트롬 내지 5.89 옹스트롬이고, 제2 격자 상수는 광전 디바이스 내 정션의 개수를 기초로 하는, 광전 디바이스를 제조하는 방법.
  14. 제4항에 있어서,
    광전 디바이스는 넷 이상의 정션을 갖는 광기전 디바이스이고,
    적어도 하나의 서브셀은 넷 이상의 서브셀을 포함하는, 광전 디바이스를 제조하는 방법.
  15. 제1항에 있어서, 이형 층을 제거하는 것은 에피택스 층으로 핸들을 부착하는 것을 포함하는, 광전 디바이스를 제조하는 방법.
  16. 제1항에 있어서,
    이형 층의 제거 후 성장 구조물을 가공하는 단계, 및
    가공된 성장 구조물을 재사용하여 또 다른 광전 디바이스를 제작하는 단계를 더 포함하는, 광전 디바이스를 제조하는 방법.
  17. 제1항에 있어서, 광전 디바이스는 발광 디바이스인, 광전 디바이스를 제조하는 방법.
  18. 제1항에 있어서, 성장 구조물의 기판은 III-V 족 물질을 포함하는, 광전 디바이스를 제조하는 방법.
  19. 제18항에 있어서, III-V 물질은 GaAs인, 광전 디바이스를 제조하는 방법.
  20. 제1항에 있어서, 성장 구조물의 기판, 성장 구조물의 격자 전이, 이형 층, 및 에피택시 층 각각은 III-V족 물질을 포함하는, 광전 디바이스를 제조하는 방법.
  21. 제1항에 있어서, 이형 층은 알루미늄-함유 화합물을 포함하는, 광전 디바이스를 제조하는 방법.
  22. 제21항에 있어서, 알루미늄-함유 화학물은 AlAs, AlGaAs, AlInGaAs, AlInP, AlInGaP, 및 AlInAs 중 하나이며, 알루미늄-함유물은 불화수소산(HF)에 의해 에칭되기 쉬운, 광전 디바이스를 제조하는 방법.
  23. 제1항에 있어서, 이형 층을 제거하는 것은 에피택시 리프트-오프(ELO) 공정에 의해 이형 층을 제거하는 것을 포함하는, 광전 디바이스를 제조하는 방법.
  24. 제1항에 있어서, 성장 구조물은 제1 격자 상수에서 제2 격자 상수로의 전이를 제공하는 차등 층을 포함하며, 차등 층은 조성 차등 버퍼인, 광전 디바이스를 제조하는 방법.
  25. 제24항에 있어서, 조성 차등 버퍼는 InGaAs 또는 InGaP를 포함하고, 조성 차등 버퍼에서의 제1 격자 상수에서 제2 격자 상수로의 전이가 InGaAs 또는 InGaP의 화학양론을 변화시킴으로써 획득되는, 광전 디바이스를 제조하는 방법.
  26. 제1항에 있어서, 광전 디바이스는 변성 디바이스인, 광전 디바이스를 제조하는 방법.
  27. 제1항에 있어서, 광전 디바이스는 역 변성 디바이스인, 광전 디바이스를 제조하는 방법.
  28. 광전 디바이스를 제조하는 방법으로서, 상기 방법은
    기판 및 격자 상수를 갖는 엔지니어링된 성장 구조물을 제공하는 단계 - 엔지니어링된 성장 구조물은 상이한 물질의 두 개의 웨이퍼 간 층 전사 공정으로부터 또는 격자 상수를 생성하는 3기 물질 및/또는 4기 물질로부터 만들어짐 - ,
    엔지니어링된 성장 구조물 상에 이형 층을 증착하는 단계,
    이형 층 상에 에피택시 층을 증착하는 단계 - 에피택시 층은 광전 디바이스를 포함하며 엔지니어링된 성장 구조물의 격자 상수에 정합되는 격자 상수를 가짐 - , 및
    이형 층을 제거하여 광전 디바이스를 갖는 에피택시 층을 엔지니어링된 성장 구조물로부터 분리하는 단계
    를 포함하는, 광전 디바이스를 제조하는 방법.
  29. 제28항에 있어서, 3기 물질은 InGaAs인, 광전 디바이스를 제조하는 방법.
  30. 광전 디바이스를 제조하기 위한 반도체 구조물을 만드는 방법으로서, 상기 방법은
    반도체 웨이퍼 위에 격자 전이 층을 증착하는 단계 - 격자 전이 층은 반도체 웨이퍼 근방의 제1 격자 상수에서 반도체 웨이퍼에서 먼 곳의 제2 격자 상수로의 전이를 가짐 - ,
    격자 전이 층 위에 버퍼 층을 증착하는 단계,
    버퍼 층 위에 이형 층을 증착하는 단계, 및
    격자 전이 층, 버퍼 층, 및 이형 층을 갖는 반도체 웨이퍼를 제공하여, 이형 층 위에 광전 디바이스를 제조하는 단계 - 광전 디바이스는 제2 격자 상수에 정합되는 격자 상수를 가짐 - 를 포함하는, 광전 디바이스를 제조하는 방법.
KR1020197035002A 2017-06-16 2018-06-15 광전 디바이스의 제조를 위한 이형 층 아래 성장 구조물 KR20200019863A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201762521241P 2017-06-16 2017-06-16
US62/521,241 2017-06-16
US16/008,919 2018-06-14
US16/008,919 US10811557B2 (en) 2017-06-16 2018-06-14 Growth structure under a release layer for manufacturing of optoelectronic devices
PCT/US2018/037759 WO2018232244A1 (en) 2017-06-16 2018-06-15 Growth structure under a release layer for manufacturing of optoelectronic devices

Publications (1)

Publication Number Publication Date
KR20200019863A true KR20200019863A (ko) 2020-02-25

Family

ID=64657622

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197035002A KR20200019863A (ko) 2017-06-16 2018-06-15 광전 디바이스의 제조를 위한 이형 층 아래 성장 구조물

Country Status (6)

Country Link
US (1) US10811557B2 (ko)
EP (1) EP3593388A1 (ko)
JP (1) JP2020524395A (ko)
KR (1) KR20200019863A (ko)
CN (1) CN110915000A (ko)
WO (1) WO2018232244A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10873001B2 (en) * 2017-06-16 2020-12-22 Alta Devices, Inc. Methods of manufacturing optoelectronic devices using different growth substrates
US11075313B2 (en) * 2017-06-16 2021-07-27 Utica Leaseco, Llc Optoelectronic devices manufactured using different growth substrates
US10811557B2 (en) * 2017-06-16 2020-10-20 Alta Devices, Inc. Growth structure under a release layer for manufacturing of optoelectronic devices
US10797197B2 (en) * 2018-06-18 2020-10-06 Alta Devices, Inc. Thin-film, flexible optoelectronic devices incorporating a single lattice-matched dilute nitride junction and methods of fabrication
US10586884B2 (en) * 2018-06-18 2020-03-10 Alta Devices, Inc. Thin-film, flexible multi-junction optoelectronic devices incorporating lattice-matched dilute nitride junctions and methods of fabrication
DE102019002034A1 (de) * 2019-03-22 2020-09-24 Azur Space Solar Power Gmbh Stapelförmige, monolithische, aufrecht metamorphe, terrestrische Konzentrator-Solarzelle
WO2021076979A1 (en) * 2019-10-18 2021-04-22 Utica Leaseco, Llc Optoelectronic devices manufactured using different growth substrates
KR20230017249A (ko) * 2020-05-29 2023-02-03 더 거번먼트 오브 더 유나이티드 스테이츠 오브 아메리카, 에즈 레프리젠티드 바이 더 세크러테리 오브 더 네이비 임의 기판으로의 대면적 iii족 질화물 반도체 물질 및 디바이스의 전사
CN113594315B (zh) * 2021-07-27 2023-04-04 厦门士兰明镓化合物半导体有限公司 Led芯片外延结构及其制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6697412B2 (en) * 2001-04-13 2004-02-24 Triquint Semiconductor, Inc. Long wavelength laser diodes on metamorphic buffer modified gallium arsenide wafers
US8772628B2 (en) 2004-12-30 2014-07-08 Alliance For Sustainable Energy, Llc High performance, high bandgap, lattice-mismatched, GaInP solar cells
US8536445B2 (en) * 2006-06-02 2013-09-17 Emcore Solar Power, Inc. Inverted metamorphic multijunction solar cells
CN103354250B (zh) * 2010-03-19 2016-03-02 晶元光电股份有限公司 一种具有渐变缓冲层太阳能电池
US20150255668A1 (en) * 2011-09-30 2015-09-10 Microlink Devices, Inc. Thin film inp-based solar cells using epitaxial lift-off
JP6702673B2 (ja) * 2015-09-11 2020-06-03 ソレアロ テクノロジーズ コーポレイション 複数の変成層を備える反転変成多接合型ソーラーセル
CN106024924B (zh) * 2016-07-14 2018-05-22 中山德华芯片技术有限公司 一种含新型隧穿结的晶格失配太阳能电池及其制备方法
CN110050335A (zh) * 2016-11-08 2019-07-23 麻省理工学院 用于层转移的位错过滤系统和方法
US10873001B2 (en) * 2017-06-16 2020-12-22 Alta Devices, Inc. Methods of manufacturing optoelectronic devices using different growth substrates
US11075313B2 (en) * 2017-06-16 2021-07-27 Utica Leaseco, Llc Optoelectronic devices manufactured using different growth substrates
US10811557B2 (en) * 2017-06-16 2020-10-20 Alta Devices, Inc. Growth structure under a release layer for manufacturing of optoelectronic devices

Also Published As

Publication number Publication date
US20180366609A1 (en) 2018-12-20
US10811557B2 (en) 2020-10-20
WO2018232244A1 (en) 2018-12-20
CN110915000A (zh) 2020-03-24
JP2020524395A (ja) 2020-08-13
EP3593388A1 (en) 2020-01-15

Similar Documents

Publication Publication Date Title
KR20200019863A (ko) 광전 디바이스의 제조를 위한 이형 층 아래 성장 구조물
US10680132B2 (en) Non-destructive wafer recycling for epitaxial lift-off thin-film device using a superlattice epitaxial layer
US11075313B2 (en) Optoelectronic devices manufactured using different growth substrates
US20090078311A1 (en) Surfactant Assisted Growth in Barrier Layers In Inverted Metamorphic Multijunction Solar Cells
US10873001B2 (en) Methods of manufacturing optoelectronic devices using different growth substrates
US20090229658A1 (en) Non-Isoelectronic Surfactant Assisted Growth In Inverted Metamorphic Multijunction Solar Cells
US9911885B2 (en) Solar cell stack
US20090229662A1 (en) Off-Cut Substrates In Inverted Metamorphic Multijunction Solar Cells
JP6324791B2 (ja) ハイブリッドメタモルフィックバッファ層を備える光電気デバイス
US20140137930A1 (en) Multijunction solar cells
JP2014195118A (ja) 多接合ソーラーセル及びその形成方法
JP2010263217A5 (ko)
JP2020524395A5 (ko)
JP2021527940A (ja) 格子整合希薄窒化物接合を組み込んだ薄膜フレキシブル多接合光電子デバイスおよびその製造方法
CN104022176A (zh) 四结太阳能电池及其制备方法
CN111886707A (zh) 堆叠状的iii-v族半导体半成品和制造方法
CN105322044B (zh) 多结太阳能电池外延结构
TWI496314B (zh) Compound semiconductor solar cell manufacturing laminated body, compound semiconductor solar cell and manufacturing method thereof
CN107546293B (zh) 双结太阳能电池及其制备方法、太阳能电池外延结构
JP5231142B2 (ja) 多接合型太陽電池の製造方法
KR20190044235A (ko) 격자 부정합 완충 구조를 갖는 다중 접합 태양전지 및 이의 제조 방법
KR101370611B1 (ko) 다중접합 태양전지
JP2013183125A (ja) 化合物半導体素子エピタキシャル成長基板
WO2021076979A1 (en) Optoelectronic devices manufactured using different growth substrates
WO2021076992A1 (en) Methods of manufacturing optoelectronic devices using different growth substrates

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application