KR20200017677A - 관통홀을 구비한 표시패널을 포함하는 표시장치 - Google Patents
관통홀을 구비한 표시패널을 포함하는 표시장치 Download PDFInfo
- Publication number
- KR20200017677A KR20200017677A KR1020180092855A KR20180092855A KR20200017677A KR 20200017677 A KR20200017677 A KR 20200017677A KR 1020180092855 A KR1020180092855 A KR 1020180092855A KR 20180092855 A KR20180092855 A KR 20180092855A KR 20200017677 A KR20200017677 A KR 20200017677A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- hole
- disposed
- insulating layer
- light emitting
- Prior art date
Links
- 238000007789 sealing Methods 0.000 claims abstract description 67
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000010410 layer Substances 0.000 claims description 394
- 238000000034 method Methods 0.000 claims description 48
- 239000000463 material Substances 0.000 claims description 31
- 239000011241 protective layer Substances 0.000 claims description 27
- 238000002161 passivation Methods 0.000 claims description 13
- 238000005530 etching Methods 0.000 description 16
- 229920002120 photoresistant polymer Polymers 0.000 description 14
- 102100021223 Glucosidase 2 subunit beta Human genes 0.000 description 10
- 101001040875 Homo sapiens Glucosidase 2 subunit beta Proteins 0.000 description 10
- 208000034613 Isolated polycystic liver disease Diseases 0.000 description 10
- 208000021033 autosomal dominant polycystic liver disease Diseases 0.000 description 10
- 238000001312 dry etching Methods 0.000 description 8
- 239000011368 organic material Substances 0.000 description 8
- 229910010272 inorganic material Inorganic materials 0.000 description 6
- 239000011147 inorganic material Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000011161 development Methods 0.000 description 5
- 230000018109 developmental process Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- VSCWAEJMTAWNJL-UHFFFAOYSA-K aluminium trichloride Chemical compound Cl[Al](Cl)Cl VSCWAEJMTAWNJL-UHFFFAOYSA-K 0.000 description 4
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000002096 quantum dot Substances 0.000 description 2
- 150000003377 silicon compounds Chemical class 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- -1 SiO 2 or SiN x Chemical class 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
-
- H01L27/3225—
-
- H01L27/3244—
-
- H01L51/52—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
본 발명의 일 측면에 따른 표시장치는 표시영역과 상기 표시영역을 둘러싸는 비표시영역으로 구분되는 기판; 상기 표시영역 내부에 배치되는 원형의 관통홀; 상기 관통홀을 둘러싸는 관통홀 댐; 상기 관통홀 댐을 둘러싸는 실링부; 상기 실링부를 둘러싸며, 빛을 발광하지 않는 더미픽셀부; 및 상기 더미픽셀부를 둘러싸며, 빛을 발광하는 발광층을 포함하는 픽셀부;를 포함하고, 상기 발광층은 상기 실링부에서 단선되며, 상기 발광층이 단선된 영역은제 1 보호층에 의해 밀폐되는 것을 특징으로 한다.
Description
본 발명은 관통홀을 구비한 표시패널을 포함하는 표시장치에 관한 것으로서, 보다 구체적으로 표시패널 내에 카메라가 인입된 관통홀을 포함하는 표시장치에 관한 것이다.
표시장치는 최초로 개발된 음극선관(CRT)을 시작으로 지속적인 연구/개발을 거듭하여 혁신적인 발전이 이루어왔다. 음극선관의 뒤를 이어 평판표시장치인 액정표시장치(Liquid Crystal Display, LCD)가 개발되면서 표시장치는 박막화, 소형화가 가능해졌으며, 실생활에서 표시장치를 사용할 수 있는 분야가 점점 다양화 되어 가고 있다.
최근 들어서는 색재현성, 두께, 소비전력, 시야각, 응답속도 등의 면에서 액정 표시 장치를 뛰어넘는 차세대 평판 표시 장치로 유기물 발광층을 이용하는 유기전계발광표시장치(Organic Light Emitting Display, OLED)가 양산되면서 디스플레이 산업계의 새로운 주류로 자리잡고 있으며, 발광층으로 무기물을 이용하여 유기물의 단점을 극복할 수 있는 양자점발광표시장치(Quantum Dot Light Emitting Display, QLED)가 제품화를 위해 활발히 연구 중에 있다.
이와 같이 액정표시장치, 유기전계발광표시장치가 시장에서 다양한 애플리케이션(application)으로 제품화되고, 특히 모바일 기기로써 수요가 폭발적으로 증가되면서, 디스플레이의 경량 박형, 컴팩트화 및 디스플레이 화면 최대화에 대한 요구는 갈수록 증가하고 있다. 이에 맞춰 디스플레이 기기에 요구되는 기능도 그 수요에 맞춰 폭발적으로 증가하고 있으며, 이에 부응하여 카메라, 오디오 및 인공지능 기능을 추가하고 발전시키기에 이르렀다. 그러나, 상기의 기술을 모두 적용시키면서 디스플레이의 화면은 최대화 시키면서 박형화 및 소형화 시키는 것은 모두 만족시키기 어려운 기술적 딜레마와 같다.
특히 카메라의 경우, 광각 카메라 등 2개 이상의 카메라 모듈을 설치하려면, 비표시 영역의 면적이 다시 늘어나야 하는 물리적인 한계를 가지고 있어 이에 대한 해결책이 필요하다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 표시패널 내에 관통홀을 배치하고, 카메라가 표시패널 내부의 관통홀에 위치한 표시장치 및 그 제조방법을 제공하는 것을 그 기술적 과제로 한다.
상술한 목적을 달성하기 위한 본 발명의 일 측면에 따른 표시장치는 표시영역과 상기 표시영역을 둘러싸는 비표시영역으로 구분되는 기판; 상기 표시영역 내부에 배치되는 원형의 관통홀; 상기 관통홀을 둘러싸는 관통홀 댐; 상기 관통홀 댐을 둘러싸는 실링부; 상기 실링부를 둘러싸며, 빛을 발광하지 않는 더미픽셀부; 및 상기 더미픽셀부를 둘러싸며, 빛을 발광하는 발광층을 포함하는 픽셀부;를 포함하고, 상기 발광층은 상기 실링부에서 단선되며, 상기 발광층이 단선된 영역은제 1 보호층에 의해 밀폐되는 것을 특징으로 한다.
본 발명에 따르면, 표시패널의 내부에 카메라를 배치하여 표시장치의 베젤영역을 최소화할 수 있다.
또한, 본 발명에 따르면, 카메라가 인입되는 관통홀의 외곽에 위치하는 발광층을 보호층으로 덮어 공기 및 수분에 의한 발광층의 손상을 방지할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 표시패널을 도시한 평면도;
도 2는 본 발명의 일 실시예에 따른 도 1의 A영역을 개략적으로 도시한 단면도;
도 3은 본 발명의 일 실시예에 따른 도1의 A영역을 확대 도시한 평면도;
도 4는 본 발명의 일 실시예에 따른 도1의 B-B'를 자른 단면을 도시한 단면도;
도 5는 본 발명의 다른 실시예에 따른 도1의 B-B'를 자른 단면을 도시한 단면도;
도 6은 본 발명의 다른 실시예에 따른 도1의 B-B'를 자른 단면을 도시한 단면도; 및
도 7a ~ 7c는 본 발명의 일 실시예에 따른 제조방법을 도시한 단면도.
도 2는 본 발명의 일 실시예에 따른 도 1의 A영역을 개략적으로 도시한 단면도;
도 3은 본 발명의 일 실시예에 따른 도1의 A영역을 확대 도시한 평면도;
도 4는 본 발명의 일 실시예에 따른 도1의 B-B'를 자른 단면을 도시한 단면도;
도 5는 본 발명의 다른 실시예에 따른 도1의 B-B'를 자른 단면을 도시한 단면도;
도 6은 본 발명의 다른 실시예에 따른 도1의 B-B'를 자른 단면을 도시한 단면도; 및
도 7a ~ 7c는 본 발명의 일 실시예에 따른 제조방법을 도시한 단면도.
본 발명의 특징 및 효과는 첨부되는 도면과 함께 상세한 설명에서 기술된 실시예들에 의해 명확해질 수 있다. 본 발명은 명세서에서 기재된 실시예들에 제한되지 않고, 본 발명의 동일/유사한 기술의 범주에서 다양한 형태로 구현될 수 있다.
본 발명의 실시예를 도시한 도면에 개시된 구성요소의 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로, 이에 한정되지 않고 동일/유사한 기술의 범주에서 다양한 형태로 구현될 수 있다. 또한, 도면의 참조 부호는 명세서 전체에 걸쳐 기재된 참조 부호와 일치하며, 각각의 참조 부호는 동일 구성 요소를 지칭한다.
이하, 첨부되는 도면들을 참고하여 본 발명의 실시예들에 대해 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 관통홀(TH)을 구비한 표시패널(DP)을 도시한 평면도이다. 도 1은 카메라 모듈(C)이 배치된 표시패널(DP) 전체를 개략적으로 도시하고 있다. 구체적으로, 관통홀(TH)은 표시패널(DP)의 일측에 배치되어 있고, 관통홀(TH) 내부에 카메라 모듈(C)이 삽입되어 있다. 표시패널(DP)의 종류 또는 카메라 사용 목적에 따라 카메라 모듈(C)의 배치 위치는 달라질 수 있으며, 그에 따라 카메라 모듈(C)의 배치를 위해 형성되는 관통홀(TH)의 위치도 달라질 수 있다. 카메라 모듈(C)은 구체적 관통홀(TH)은 표시패널(DP)의 기판(S)까지 삭제되어 형성되어, 관통홀(TH)의 내부에 카메라 모듈(C)이 외부로부터 인입될 수 있으며, 카메라 모듈(C)이 외부의 카메라 구동부(CD)와 연결될 수 있다. 상기와 같이, 카메라 모듈(C)이 베젤영역(미도시)이 아닌 표시패널(DP) 내부에 설치됨으로써, 표시패널(DP)을 포함하는 표시장치의 베젤영역을 최소화할 수 있다. 또는 다른 실시예로, 관통홀(TH) 내부에 스피커(미도시), 플래시 라이트 광원(미도시) 또는 생체 인식 센서(미도시) 등 카메라 모듈(C) 외 디스플레이 기기에서 필요한 다른 구성 요소가 삽입될 수도 있으며, 그 구성 요소는 상기에 제한되지 않는다.
도 2는 도 1의 A영역을 개략적으로 도시한 단면도이다. 도 1에서 도시된 것과 동일하게 카메라 모듈(C)은 표시패널(DP)에 배치된 관통홀(TH) 내부에 인입되어 있으며, 카메라 구동부(CD)가 카메라 모듈(C) 하부에 배치되어 있다. 도 2와 같이, 카메라 모듈(C)이 카메라 구동부(CD)와 직접 접촉되어 결합될 수도 있고, 연결부(미도시)에 의해 카메라 모듈(C) 및 카메라 구동부(CD)가 서로 연결될 수도 있다. 또한, 카메라 구동부(CD)는 표시패널(DP)의 배면에 배치되어 카메라(C)와 연결되거나, 표시패널(DP)의 구동부(미도시)와 함께 형성되어 연결부(미도시)에 의해 카메라 모듈(C)과 연결될 수 있다. 도 2에서, 표시패널(DP)의 관통홀(TH) 내부에는 카메라 모듈(C)만 배치된 것으로 도시되어 있으나, 이에 제한되지 않고, 카메라 모듈(C)을 안착시키는 안착부(미도시) 및 연결부(미도시) 등이 표시패널(DP) 내부에 위치할 수 있다.
도 3은 도1의 A영역을 확대 도시한 평면도이며, 관통홀(TH) 및 그 주변을 상세히 도시한 도면이다.
본 발명의 일 실시예에 따른 표시장치에는 표시영역 내부에 위치하는 관통홀(TH), 관통홀(TH)을 둘러싸는 관통홀 댐(THD), 관통홀 댐(THD)을 둘러싸는 실링부(SP), 실링부(SP)를 둘러싸는 더미픽셀부(DP) 및 더미픽셀부(DP)를 둘러싸는 픽셀부(P)가 관통홀(TH)을 중심으로 원형으로 배치되어 있다. 특히, 더미픽셀부(DP)에는 게이트 라인(GL), 데이터 라인(DL), 센싱 라인(미도시), 기준전압 라인(미도시) 및 전원 라인(미도시)을 포함하는 도전 라인(CL)이 배치되며, 게이트 라인(GL) 및 데이터 라인(DL)은 서로 교차하며 픽셀(P)을 정의한다. 게이트 라인(GL)은 표시패널(DP)에서 제 1 방향을 따라 배치될 수 있으며, 관통홀(TH)과 대응되는 영역에서는 관통홀(TH)의 외곽을 따라 우회할 수 있다.
데이터 라인(DL)은 게이트 라인(GL)과 교차하는 제 2 방향을 따라 배치될 수 있다. 데이터 라인(DL)은 게이트 라인(GL)과 동일하게 관통홀(TH)과 대응되는 영역에서는 관통홀(TH)의 외곽을 따라 우회할 수 있다.
여기서, 데이터 라인(DL)이 관통홀(TH)을 우회할 때, 게이트 라인(GL)과 교번 배치될 수 있다. 게이트 라인(GL) 및 데이터 라인(DL) 모두 각 픽셀(P)을 따라 복수 배치되므로, 복수의 픽셀(P)에 대응되는 영역에 배치되는 관통홀(TH)을 우회하는 게이트 라인(GL) 및 데이터 라인(DL)도 복수개가 배치될 수 있다. 관통홀(TH)을 우회하는 복수의 게이트 라인(GL) 중 관통홀(TH)의 중심(C)과 가장 가까운 센터 게이트 라인(CGL)이 관통홀(TH)과 최인접하여 우회하도록 배치될 수 있다. 마찬가지로, 관통홀(TH)을 우회하는 복수의 데이터 라인(DL) 중 카메라 홀 중심(CHC)과 가장 가까운 센터 데이터 라인(CDL)이 관통홀(TH)과 가장 가깝게 우회하도록 배치될 수 있다. 따라서, 도전 라인(CL)과 관통홀(TH)의 중심 간 거리가 클수록 도전 라인(CL)의 우회 반지름은 더 커진다. 우회 반지름은 도전 라인(CL) 관통홀(TH)을 우회할 때, 관통홀(TH)의 중에서부터 도전 라인(CL)까지의 거리로 정의된다. 관통홀(TH)의 중심과 더 가까운 픽셀을 따라 배치된 도전 라인(CL)은 관통홀(TH)의 중심과 더 가까운 더미픽셀부(DP)의 더미픽셀까지 인입된 후, 관통홀(TH)을 따라 우회하게 되므로, 도전 라인(CL)의 우회 반지름은 더 작아질 수 있다. 반대로, 관통홀(TH)의 중심과 더 먼 픽셀을 따라 배치된 도전 라인(CL)은 관통홀(TH)의 중심과 더 먼 더미픽셀부(DP)의 더미픽셀까지 인입된 후, 관통홀(TH)을 따라 우회하게 되므로, 도전 라인(CL)의 우회 반지름은 더 커질 수 있다.
상기 센터 게이트 라인 및 센터 데이터 라인 중 어느 하나는 관통홀(TH)의 중심과 최인접하여 우회할 수 있다. 센터 게이트 라인 및 센터 데이터 라인 외곽에 관통홀(TH)을 우회하도록 관통홀(TH) 외곽 방향으로 차례로 배치되는 나머지 게이트 라인(GL) 및 데이터 라인(DL)은 한 개씩 서로 교번 배치되거나 짝수개 또는 홀수개 등 일정 개수를 페어(pair)로 하여 교번 배치될 수 있다.
다른 실시예에 따르면, 게이트 라인(GL) 및 데이터 라인(DL)이 동일 층에 위치하지 않고 서로 상이한 층에 위치한 경우, 게이트 라인(GL) 및 데이터 라인(DL)은 관통홀(TH)을 우회하면서 서로 중첩 배치될 수 있다. 일반적으로 게이트 라인(GL) 및 데이터 라인(DL)은 박막 트랜지스터의 타입에 따라 서로 다른 층에 형성된다. 바텀 게이트 방식(bottom gate type)의 트랜지스터의 경우, 게이트 라인(GL)과 동일층에 배치되는 게이트 전극(미도시)이 데이터 라인(DL)과 동일층에 배치되는 소소/드레인 전극(미도시) 보다 하부에 위치한다. 탑 게이트 방식(top gate type)의 트랜지스터의 경우에는, 게이트 라인(GL)과 동일층에 배치되는 게이트 전극(미도시)이 데이터 라인(DL)과 동일층에 배치되는 소소/드레인 전극(미도시) 보다 상부에 위치한다. 상기와 같이 서로 상이한 층에 배치된 게이트 라인(GL) 및 데이터 라인(DL)은 더미픽셀부(DP)에서 관통홀(TH)을 우회할 때, 서로 중첩시킴으로써 더미픽셀부(DP) 영역을 최소화 할 수 있는 효과가 있다.
전원 라인은 관통홀(TH)을 우회하는 게이트 라인(GL) 및 데이터 라인(DL)의 외곽부에서 관통홀(TH)을 우회하도록 배치될 수 있다. 따라서, 전원 라인은 센터 게이트 라인 및 센터 데이터 라인의 외곽에서 관통홀(TH)을 우회하도록 배치될 수 있다. 또는, 전원 라인은 센터 게이트 라인 및 센터 데이터 라인 내부에서 관통홀(TH)을 우회하도록 배치될 수 있으며, 이 경우 전원 라인은 관통홀(TH)과 센터 게이트 라인 또는 센터 데이터 라인 사이에 위치할 수 있다. 또는, 전원 라인은 센터 게이트 라인 및 센터 데이터 라인 사이에서 관통홀(TH)을 우회하도록 배치될 수 있다. 전원 라인은 표시패널(DP)에서 데이터 라인(DL)과 평행하게 제 2 방향을 따라 배치될 수 있다. 따라서, 전원 라인은 데이터 라인(DL)과 동일하게 관통홀(TH)에 대응되는 영역에서는 관통홀(TH)의 외곽을 따라 우회할 수 있다.
관통홀 댐(THD)의 외곽에는 관통홀(TH)을 감싸는 더미픽셀부(DP)가 배치될 수 있다. 관통홀(TH) 및 관통홀 댐(THD)은 원형으로 형성될 수 있으며, 이에 따라 관통홀 댐(THD)과 중첩되는 더미픽셀부(DP)의 더미픽셀은 사각형에서 일부분이 잘려나간 비대칭적인 형태가 될 수 있다. 픽셀부(P)에 배치되는 픽셀은 게이트 라인(GL) 및 데이터 라인(DL)이 교차하면서 형성되며, 사각형 형태를 지닌다. 그러나, 관통홀 댐(THD)과 중첩되는 더미픽셀부(DP)는 사각형 형태에서 일부분이 잘려나간 형태가 될 수 있으며, 잘려나간 영역에는 관통홀 댐(THD)이 위치하므로, 더미픽셀부(DP)에서 잘려나간 부분은 원형의 일부분과 동일한 형태일 수 있다.
도 4는 도1의 B-B'를 자른 단면을 상세히 도시한 단면도이다. 도 4에 도시된 바와 같이 본 발명의 일 실시예에 따른 표시장치는 표시패널(DP)을 포함하고, 표시패널(DP)은 픽셀부(P) 및 픽셀부(P)가 둘러싸는 관통홀(TH)을 포함한다. 관통홀(TH)은 카메라 모듈(C)가 삽입될 정도의 면적을 가지며, 관통홀(TH) 내부에 카메라 모듈(C)이 삽입되기 위한 보조 구조물이 배치될 수 있다. 관통홀(TH)은 도 1~3에 원형으로 도시되어 있으나 이에 한정되지 않고, 사각형 및 사다리꼴 등 다양한 다각형 형태일 수 있다. 또한, 관통홀(TH) 내부에 카메라 모듈(C)이 다수 삽입될 수 있도록 일부만 원형인 형태 또는 타원형 등과 같이 일방향의 길이가 타방향 대비 상이한 형태일 수도 있다. 이에 따라, 관통홀(TH) 외곽에 관통홀(TH)을 둘러싸는 관통홀 댐(THD), 실링부(SP)의 형태도 관통홀(TH)의 형태와 동일할 수 있으며, 더미픽셀부(DP)의 더미픽셀 중 실링부(SP)와 최인접하는 더미픽셀도 그 일부가 실링부(SP)의 외곽의 형태와 동일할 수 있다. 더미픽셀부(DP)의 복수의 더미픽셀의 배치 형태도 관통홀(TH)의 형태와 동일할 수 있다.
관통홀(TH)의 외곽에는 관통홀 댐(THD)이 관통홀(TH)을 감싸도록 배치되어 있다. 관통홀 댐(THD)은 기판(S) 상에 배치된 절연층을 포함하며, 상기 절연층은 무기 절연층 및 유기 절연층 중 어느 하나일 수 있다. 또한, 관통홀 댐(THD)은 기판(S) 상에 배치된 액티브층(AL)을 포함할 수 있다. 무기 절연층은 SiO2 나 SiNx 등과 같이 일반적으로 페시베이션층(passivation layer)에 주로 쓰이는 규소 화합물을 포함할 수 있으며, 유기 절연층 중 평탄화층(PLN)은 일반적으로 쓰이는 폴리 염화 알루미늄(Poly Aluminum Chloride) 또는 양성, 음성의 포토 레지스트(photo resist) 물질을 포함할 수 있으며, 뱅크층(B) 또한 유기물 또는 양성, 음성의 포토 레지스트(photo resist) 물질을 포함할 수 있으나 이에 한정되지 않는다. 즉, 관통홀 댐(THD)은 무기 절연층 및 유기 절연층 중 어느 하나를 포함할 수 있으며, 상기 무기 절연층 및 유기 절연층은 서로 적층된 구조로 관통홀(TH)을 구성할 수 있다. 적층 순서는 제한적이지 않으며, 일례로, 무기 절연층 상에 유기 절연층이 배치되거나, 무기 절연층 상에 액티브층(AL)이 배치될 수도 있다. 무기 절연층으로는 구체적으로 도 4 등에 도시된 바와 같이, 멀티 버퍼층(MB), 액티브 버퍼층(AB), 게이트 절연층(미도시), 소스/드레인 전극 절연층(미도시) 등이 있고, 유기 절연층으로는 평탄화층(PLN) 및 뱅크층(B) 등이 있을 수 있다. 관통홀 댐(THD)은 멀티 버퍼층(MB), 액티브 버퍼층(AB), 게이트 절연층(미도시), 소스/드레인 전극 절연층(미도시), 평탄화층(PLN) 및 뱅크층(B) 중 적어도 어느 하나가 기판(S) 상에 순차적으로 적층된 형태일 수 있으며, 일례로, 멀티 버퍼층(MB) 및 액티브 버퍼층(AB), 게이트 절연층(미도시), 소스/드레인 전극 절연층(미도시) 중 적어도 하나 및 평탄화층(PLN) 및 뱅크층(B) 중 적어도 하나가 순차 적층된 구조를 가질 수 있다. 이들 각각의 적층 순서는 변경될 수 있으며, 예시로 든 구조 외에 필요에 따라 공정 중 다양한 화학물질에 대한 손상을 방지하거나 구조적으로 추가적인 역할을 하는 절연층, 보호층 또는 도전라인 등이 추가될 수 있다.
관통홀 댐(THD)은 무기 절연층 및 유기 절연층 또는 액티브층(AL) 중 어느 하나를 포함할 수 있다. 관통홀 댐(THD)을 경계로 발광층(EML)이 단선될 수 있도록 관통홀 댐(THD)은 다양한 구조 및 형상을 가질 수 있다. 관통홀 댐(THD)의 주요 역할은 발광층(EML)의 단선을 위해 상부의 폭이 더 큰 형태의 언더컷(undercut) 구조로 형성되어 발광층(EML)이 단선될 수 있도록 하는 것이 바람직하다. 따라서, 관통홀 댐(THD)의 하부에는 폭이 작은 무기 절연층이 위치하고, 그 상부에 폭이 더 큰 유기 절연층이 적층될 수 있다. 관통홀 댐(THD)을 구성하는 무기 절연층은 멀티 버퍼층(MB) 및 액티브 버퍼층(AB) 중 적어도 어느 하나일 수 있으며, 유기 절연층으로는 평탄화층(PLN) 및 뱅크층(B) 중 어느 하나일 수 있다. 바람직하게, 관통홀 댐(THD)은 하부에 멀티 버퍼층(MB)이 위치하고, 상부에 멀티 버퍼층(MB) 보다 폭이 더 큰 뱅크층(B)이 배치될 수 있다. 이 경우, 관통홀 댐(THD)은 상부의 폭이 더 큰 언더컷 구조로 형성되며, 삿갓과 유사한 형태가 되어 발광층(EML)이 단선될 수 있는 구조를 가진다. 또는, 발광층(EML)의 단선을 보다 용이하게 하기 위해 관통홀 댐(THD)의 높이를 최대화할 수 있다. 즉, 폭이 작은 관통홀 댐(THD)의 하부에는 멀티 버퍼층(MB) 및 액티브 버퍼층(AB)을 모두 포함할 수 있으며, 폭이 큰 관통홀 댐(THD) 상부에는 평탄화층(PLN) 및 뱅크층(B)을 모두 포함할 수 있다 있다. 일례로, 폭이 큰 관통홀 댐(THD) 상부에는 평탄화층(PLN) 및 뱅크층(B)을 모두 포함할 경우, 평탄화층(PLN) 및 뱅크층(B)은 동일한 물질로 형성될 수 있으며, 예를 들어 양성 또는 음성의 포토 레지스트로 형성될 수 있다. 그러나, 도 4와 같이, 뱅크층(B)과 평탄화층(PLN)의 폭을 상이하게 하면서 평탄화층(PLN)의 폭과 멀티 버퍼층(MB) 또는 액티브 버퍼층(AB)의 폭을 동일하게 하기 위해서는, 뱅크층(B) 및 평탄화층(PLN)의 물질을 상이하게 설정할 수 있으며, 상기 예를 든 물질과 같이 뱅크층(B) 및 평탄화층(PLN) 중 어느 하나는 양성 포토 레지스트로 형성되고, 다른 하나는 음성 포토 레지스트로 형성될 수 있다.
다른 실시예로, 관통홀 댐(THD)은 하부에는 폭이 작은 무기 절연층을 포함하고, 상부에 폭이 더 큰 액티브층(AL)이 적층될 수 있다. 관통홀 댐(THD)을 구성하는 무기 절연층은 멀티 버퍼층(MB) 및 액티브 버퍼층(AB) 중 적어도 하나를 포함할 수 있다. 멀티 버퍼층(MB)은 실링부(SP)에서 전체 식각되거나, 추후 설명할 도 5에 도시된 실시예와 같이, 멀티 버퍼층(MB)의 일정 두께가 식각되지 않고 기판(S) 상에 배치될 수 있다. 멀티 버퍼층(MB)을 일정 두께 식각하고 나머지 층이 기판(S) 남겨질 경우, 관통홀 댐(THD)을 구성하는 멀티 버퍼층(MB)과 실링부(SP)에 남겨진 멀티 버퍼층(MB)의 단차는 멀티 버퍼층(MB)이 식각된 두께만큼 형성될 수 있으며, 그 상부에 액티브층(AL), 평탄화층(PLN) 또는 뱅크층(B)이 멀티 버퍼층(MB)의 폭 보다 더 큰 폭을 가지고 배치되어 언더컷 구조를 구현할 수 있다.
상기의 설명과 같이, 관통홀 댐(THD) 상부는 하부보다 폭이 더 크게 설정되며, 폭이 더 큰 관통홀 댐(THD)의 상부는 폭이 더 작은 관통홀 댐(THD)의 하부의 일측에서 외부로 돌출될 수 있다. 일례로, 무기 절연층이 멀티 버퍼층(MB)이고, 유기 절연층이 뱅크층(B)일 경우, 뱅크층(B)은 멀티 버퍼층(MB)의 일측에서 외부로 돌출될 수 있다. 뱅크층(B)이 돌출된 멀티 버퍼층(MB)의 일측은 바람직하게 실링부(SP) 방향일 수 있다. 실링부(SP) 상의 발광층(EML)은 유기물 또는 무기물로 구성될 수 있다. 발광층(EML) 물질은 스텝 커버리지(step coverage)가 낮아, 증착 공정 시 실링부(SP)의 일부 영역 및 관통홀 댐(THD) 상부에는 증착되지만, 돌출된 뱅크층(B)과 중첩되는 실링부(SP)의 가장자리 영역 및 관통홀 댐(THD)의 측면에는 발광층(EML)이 증착되지 않는다. 따라서, 발광층(EML)은 실링부(SP) 상의 뱅크층(B)의 돌출 영역 및 관통홀 댐(THD)의 측면에서 단선될 수 있다.
다른 실시예로, 관통홀 댐(THD) 상부가 액티브층(AL)이고 하부가 멀티 버퍼층(MB) 및 액티브 버퍼층(AB) 중 적어도 어느 하나를 포함하는 경우, 액티브층(AL)의 폭이 하부의 폭 보다 더 크게 설정되며, 폭이 더 큰 관통홀 댐(THD)의 액티브층(AL)은 폭이 더 작은 관통홀 댐(THD)의 멀티 버퍼층(MB) 및 액티브 버퍼층(AB) 중 적어도 어느 하나의 일측에서 외부로 돌출될 수 있으며, 일례로, 폭이 더 큰 관통홀 댐(THD)의 액티브층(AL)은 실링부(SP) 방향으로 돌출될 수 있다.
또한, 관통홀 댐(THD)은 무기 절연층 및 유기 절연층 중 어느 하나가 역테이퍼 형상으로 구성될 수도 있으며, 또는 무기 절연층 및 유기 절연층의 적층체가 역테이퍼 형상으로 구성될 수도 있다. 일례로, 관통홀 댐(THD)에 배치된 뱅크층(B)은 역테이퍼 형태로 형성될 수 있으며, 뱅크층(B)은 상부로 갈수록 실링부(SP) 방향으로 기울어진 형태를 가질 수 있다. 따라서, 발광층(EML)은 실링부의 일부 영역과 관통홀 댐(THD) 상부에 배치되나, 뱅크층(B) 상부와 중첩되는 실링부(SP)의 가장자리 영역 및 관통홀 댐(THD) 측면에서 단절될 수 있다.
관통홀 댐(THD) 외곽에는 실링부(SP)가 관통홀 댐(THD)을 감싸도록 배치되어 있으며, 실링부(SP) 외곽에는 더미픽셀부(DP)가 실링부(SP)를 감싸도록 배치되어 있다. 실링부(SP)에는 전체 또는 일부 영역에서 절연층, 발광층(EML) 및 보호층의 일부 또는 전체가 삭제된다. 따라서, 실링부(SP)는 무기 절연층, 유기 절연층, 발광층(EML) 및 보호층의 일부가 삭제될 수 있다. 더 구체적으로, 실링부(SP)에서는 픽셀부(P), 더미픽셀부(DP) 및 관통홀 댐(THD) 등을 구성하는 멀티 버퍼층(MB), 액티브 버퍼층(AB), 뱅크층(B), 발광층(EML), 제 1 보호층(FP) 및 제 2 보호층(SP) 중 적어도 하나가 삭제되거나 각 구성요소의 일부가 삭제될 수 있다. 특히, 발광층(EML)의 경우, 손상 방지를 위해 실링부(SP)에서 단선되고, 발광층(EML)의 단선 영역에서 보호층으로 완전히 덮일 수 있다. 바람직하게, 발광층(EML)의 단선 영역은 제 1 보호층(FP) 및 제 2 보호층(SP)으로 완전히 덮일 수 있다. 본 발명의 도면에서는 가장 상부에 배치된 제 1 보호층(FP)에 의해 발광층(EML)이 완전히 덮여 보호될 수 있다. 발광층(EML)이 관통홀(TH)까지 형성될 경우, 관통홀(TH)을 통해 공기 및 수분의 침투가 가능하여 손상될 수 있다. 그러나, 발광층(EML)이 관통홀(TH) 외부에 배치된 관통홀 댐(THD) 외곽에서 단선되고, 발광층(EML)의 단선 영역을 포함한 기판(S) 전면에 보호층이 배치되어, 픽셀부(P)에 위치하는 발광층(EML)은 보호층에 의해 실링부(SP)에서 완전히 밀폐될 수 있다. 따라서, 보호층은 관통홀 댐(THD) 구조를 통해 발광층(EML)의 손상을 방지할 수 있다.
다른 실시예로, 도 4와는 달리 제 1 보호층(FP)이 발광층(EML)의 단선 영역에만 집중적으로 형성될 수 있다. 제 1 보호층(FP)도 제 2 보호층(SP)과 같이 일반적인 페시베이션층(passivation layer) 형성 물질인 SiO2나 SiNx 계열로 형성되는 경우, 스텝 커버리지(Step Coverage)가 발광층(EML)과 유사하게 높지 않기 때문에 실링부(SP)의 가장자리 영역 및 관통홀 댐(THD)의 측면에 적층되지 않을 수 있다. 따라서, 제 1 보호층(FP)이 일반적인 무기 절연 물질로 형성되는 경우, 스텝 커버리지(Step Coverage) 특성을 보완할 수 있도록 발광층(EML)의 단선 영역에만 제 2 보호층(SP) 및 기타 무기 절연층 대비 두껍게 형성되고, 픽셀부(P) 및 더미픽셀부(DP) 등의 영역에는 제 1 보호층(FP)이 형성되지 않거나 더 얇은 박막으로 형성될 수 있다.
더미픽셀부(DP)는 실링부(SP) 외곽에 배치된다. 더미픽셀부(DP)는 픽셀부(P)과 달리 발광하지 않으나 픽셀부(P)과 동일하거나 유사한 구조를 가진다. 더미픽셀부(DP) 외곽에는 픽셀부(P)가 더미픽셀부(DP)를 감싸도록 배치되어 있다. 즉, 표시패널(DP)에서 빛을 발광하여 화면을 표시하는 픽셀부(P) 내부에 관통홀(TH)이 위치하고 있고, 관통홀(TH)에서 픽셀부(P) 방향으로 순차적으로 관통홀 댐(THD), 실링부(SP) 및 더미픽셀부(DP)가 관통홀(TH)을 감싸도록 배치되어 있다.
도전 라인(CL)은 관통홀(TH) 인접 영역에서 더미픽셀부(DP) 내부에 위치한다. 도전 라인(CL)은 관통홀(TH) 인접 영역에서 픽셀부(P)에서 인출되어 더미픽셀부(DP) 내부로 인입되며, 더미픽셀부(DP) 내부를 통과하면서 관통홀(TH)을 우회한다. 관통홀(TH)을 우회한 이후 픽셀부(P)로 인입된다. 따라서, 도전 라인(CL)이 인출된 픽셀부(P)와 도전 라인(CL)이 인입된 픽셀부(P)는 동일한 열 또는 행에 배치된다. 예를 들어, 제 n 행에 배치된 픽셀부(P)에서 인출된 게이트 라인(GL)은 더미픽셀부(DP)로 인입되어 관통홀(TH)을 우회하고, 다시 제 n 행에 배치된 또 다른 픽셀부(P)로 인입된다. 마찬가지로, 제 m 열에 배치된 픽셀부(P)에서 인출된 데이터 라인(DL)은 더미픽셀부(DP)로 인입되어 관통홀(TH)을 우회하고, 다시 제 m 열에 배치된 또 다른 픽셀부(P)로 인입된다.
관통홀(TH)을 우회하는 도전 라인(CL)은 다수의 행 및 열에서 인출된다. 즉, 게이트 라인(GL) 및 데이터 라인(DL)은 픽셀부(P) 각각의 행 및 열에서 관통홀(TH)의 일측부에서 픽셀부(P)와 최인접한 더미픽셀부(DP)로 인출되고, 관통홀(TH)을 우회한 후 관통홀(TH)의 타측면에 있는 더미픽셀부(DP)에서 최인접한 픽셀부(P)로 인출된다. 따라서, 게이트 라인(GL)이 픽셀부(P)에서 인출되거나, 또는 픽셀부(P)로 인입될 때, 더미픽셀부(DP) 내에서 데이터 라인(DL)은 관통홀(TH)을 여전히 우회하고 있기 때문에, 게이트 라인(GL)과 데이터 라인(DL)은 서로 교차할 수 있다. 또한, 데이터 라인(DL)이 픽셀부(P)에서 인출되거나, 또는 픽셀부(P)로 인입될 때, 게이트 라인(GL)은 관통홀(TH)을 여전히 우회하고 있기 때문에, 데이터 라인(DL)과 게이트 라인(GL)은 서로 교차할 수 있다.
뱅크층(B) 상에 발광층(EML)이 위치하며, 도 4에서 전극층(미도시)은 미도시하였지만, 기본적으로 뱅크층(B) 하부의 평탄화층(PLN) 상에 애노드 전극(미도시)이 배치되고, 발광층(EML) 상에 캐소드 전극(미도시)이 배치될 수 있으며, 이와 반대의 순서로 배치될 수도 있다. 즉, 뱅크층(B) 하부의 평탄화층(PLN) 상에 캐소드 전극(미도시)이 배치되고, 발광층(EML) 상에 애노드 전극(미도시)이 배치될 수 있으며, 이를 인버티드(inverted) 구조라고 한다. 발광층(EML) 상에 제 1 보호층(FP)이 위치하며, 실링부(SP)에서 발광층(EML)과 동일하게 단선될 수 있다. 제 1 보호층(FP)은 무기 절연층과 유사하게 SiO2 또는 SiNx 등과 같은 규소화합물을 포함할 수 있으며, 이에 따라 스텝 커버리지(step coverage)가 높지 않아 발광층(EML)과 같이 관통홀 댐(THD)의 측면 및 실링부(SP)의 가장자리 영역에서 단선될 수 있다.
제 2 보호층(SP) 상에 이물질 커버층(PCL)이 배치될 수 있으며, 이물질 커버층(PCL) 상에 제 1 보호층(FP)이 배치될 수 있다. 이물질 커버층(PCL)은 상대적으로 두껍게 표시패널(DP) 전 영역에 적층되어 공정 중 발생한 파티클 또는 이물질을 덮어 기판(S) 전 영역을 보호하는 역할을 하며, 실링부(SP) 및 관통홀 댐(THD) 상에는 삭제될 수 있다.
도 5는 본 발명의 다른 실시예에 따른 표시패널(DP)을 구비한 표시장치를 도시한 단면도이다. 도 4에서는 실링부(SP)에서는 평탄화층(PLN), 뱅크층(B) 및 이물질 커버층(PCL)을 포함하여 멀티 버퍼층(MB) 전체가 삭제된 실시예가 도시되어 있으나, 도 5에서 멀티 버퍼층(MB)은 일부만 삭제되어 있고, 일정 두께의 멀티 버퍼층(MB)은 실링부(SP)의 기판(S) 상에 남겨져 있는 실시예가 도시되어 있다. 멀티 버퍼층(MB) 및 액티브 버퍼층(AB) 등을 포함하는 무기 절연층 식각 시, 기판(S) 상에 일정 두께만큼의 멀티 버퍼층(MB)을 남겨둠으로써, 실링부(SP)의 기판(S) 및 기판(S) 상에 형성된 일부 구조층 사이의 틈새가 공정 중에 노출되지 않아 손상이 방지될 수 있다. 본 실시예에서 관통홀 댐(THD)을 구성하는 멀티 버퍼층(MB)은 식각되지 않고 전체 영역이 관통홀 댐(THD)에 포함되어, 멀티 버퍼층(MB)은 실링부(SP)와 관통홀 댐(THD) 사이에서 단차를 형성할 수 있다. 단차가 더 높은 관통홀 댐(THD)의 멀티 버퍼층(MB) 상에 유기 절연층인 평탄화층(PLN) 및 뱅크층(B) 중 적어도 하나가 멀티 버퍼층(MB)보다 더 큰 폭을 가지고 멀티 버퍼층(MB) 상에 배치되어 언더컷 구조를 형성할 수 있다. 상기 관통홀 댐(THD)의 언더컷 구조로 인해, 스텝 커버리지(Step Coverage)가 낮은 발광층(EML) 물질이 증착 공정 시, 실링부(SP)에서 단선될 수 있다.
도 6은 본 발명의 다른 실시예에 따른 표시패널(DP)을 구비한 표시장치를 도시한 단면도이다. 도 6에서는 이물질 커버층(PCL)이 실링부(SP)에 배치되어 있다. 이물질 커버층 댐(PCLD)은 이물질 커버층(PCL) 형성 공정 시, 이물질 커버층(PCL) 형성 물질이 이물질 커버층 댐(PCLD) 내부로 넘어가지 않도록 제한하는 역할을 할 수 있는 것이 특징이다. 이물질 커버층 댐(PCLD)은 뱅크층(B) 또는 평탄화층(PLN)과 동일한 물질로 동시에 형성될 수 있다. 일례로, 이물질 커버층 댐(PCLD)이 뱅크층(B)과 동일한 물질로 형성될 경우, 실링부(SP)의 멀티 버퍼층(MB), 액티브 버퍼층(AB) 및 평탄화층(PLN)이 식각되어 삭제된 이후, 뱅크층(B)을 패터닝하여 형성할 수 있다. 픽셀부(P) 및 더미픽셀부(DP) 상의 뱅크층(B)의 식각 깊이와 실링부(SP)의 뱅크층(B)의 식각 깊이가 서로 상이하다. 이를 구현하기 위해 하프톤 마스크(Half-tone mask) 등을 사용하여 실링부(SP) 상의 노광량을 픽셀부(P) 및 더미픽셀부(DP) 상의 노광량 보다 더 증가시켜, 실링부(SP)에서의 뱅크층(B)의 식각 깊이를 더 깊게 형성할 수 있다. 도면에 도시되지 않았지만, 또 다른 실시예로, 이물질 커버층 댐(PCLD)은 평탄화층(PLN) 및 뱅크층(B)이 복층으로 적층되어 형성될 수 있다. 평탄화층(PLN) 및 뱅크층(B)이 복층으로 적층될 경우, 기판(S) 상에서 단차를 더 크게 형성할 수 있기 때문에 이물질 커버층(PCL)의 넘침을 방지하는 데 더 효과적일 수 있다.
다른 실시예로, 뱅크층(B)은 양성 또는 음성의 포토 레지스트(photo resist) 물질로 형성될 수 있다. 뱅크층(B)이 포토 레지스트 물질인 경우, 멀티 버퍼층(MB), 액티브 버퍼층(AB) 및 평탄화층(PLN)을 식각한 이후, 뱅크층(B)은 노광 후 현상 공정만 거쳐도 도 6과 동일한 적층 구조의 구현이 가능할 수 있다.
또 다른 실시예로, 이물질 커버층 댐(PCLD)은 관통홀 댐(THD)과 동일한 언더컷 구조를 가질 수 있다. 이 때, 이물질 커버층 댐(PCLD)의 상부는 폭이 큰 뱅크층(B) 및 평탄화층(PLN) 중 적어도 하나를 포함할 수 있고, 이물질 커버층 댐(PCLD)의 하부는 폭이 작은 멀티 버퍼층(MB) 및 액티브 버퍼층(AB)을 포함하는 무기 절연층을 포함할 수 있다. 특히, 이 경우 무기 절연층 중 액티브 버퍼층(AB) 상에 소스 전극(미도시) 및 드레인 전극(미도시)을 절연시키는 무기 절연층을 더욱 포함할 수 있다. 이물질 커버층 댐(PCLD) 및 관통홀 댐(THD)의 이중 언더컷 구조로 발광층(EML)을 더욱 확실히 밀폐시킴으로써, 발광층(EML)의 투습에 의한 손상을 방지할 수 있다.
도 7a ~ 7c는 본 발명의 일 실시예에 따른 표시장치를 제조하는 공정을 도시한 단면도이다. 도 7a 내지 7c을 통해 본 발명의 일 실시예에 따른 표시패널(DP)의 제조방법을 상세히 설명하고자 한다. 도 7a에 도시된 바와 같이 기판(S) 상에 멀티 버퍼층(MB) 및 액티브 버퍼층(AB)을 형성한다. 멀티 버퍼층(MB) 및 액티브 버퍼층(AB)은 액티브층(AL)을 포함하는 박막 트랜지스터(미도시) 및 기타 도전 라인(CL)을 형성하기 전 기판(S) 상에 형성하는 무기물 계열의 절연층으로, 일반적으로 SiO2 및 SiNx 등을 포함하는 규소 산화물 및 규소 질화물 계열의 물질이 주로 사용될 수 있으나 이에 제한되지 않는다. 멀티 버퍼층(MB)은 기판(S) 전체에 형성될 수 있으며, 본격적인 표시패널(DP) 제조 공정 전에, 다양한 공정이 보다 수월하게 진행될 수 있도록 해주면서, 박막 형성을 보다 안정적으로 구현할 수 있는 환경을 제공할 수 있다. 멀티 버퍼층(MB)은 SiO2를 포함하는 제 1 층과 SiNx를 포함하는 제 2 층 중 어느 하나를 포함하거나, 상기 제 1 층 및 상기 제 2 층 모두가 적층되어 형성될 수 있다.
마찬가지로, 액티브 버퍼층(AB)은 액티브층(AL)을 보다 안정적으로 형성할 수 있는 무기 절연층으로 SiO2를 포함할 수 있다. 액티브 버퍼층(AB) 상에는 일반적인 반도체 물질을 포함하는 액티브층(AL)이 형성될 수 있으며, 박막 트랜지스터의 종류에 따라 게이트 전극(미도시), 소스 전극(미도시) 및 드레인 전극(미도시)과 다양한 배치 관계를 가지며 형성될 수 있다. 게이트 전극(미도시), 소스 전극(미도시) 및 드레인 전극(미도시)은 도전 라인(CL)에 포함될 수 있으며, 게이트 전극(미도시)과 동일층에 배치되는 게이트 라인(GL) 및 소소/드레인 전극(미도시)과 동일층에 배치되는 데이터 라인(DL)도 도전 라인(CL)에 포함될 수 있다. 도 7a에는 도전 라인(CL)이 액티브층(AL)과 동일층에 배치되는 것으로 표현되었으나, 실제로는 액티브층(AL) 및 게이트 전극(미도시)을 서로 절연하는 게이트 절연층(미도시) 등이 추가되어 박막 트랜지스터를 구성하며, 그 외 다양한 도전 라인(CL)을 배치하여 픽셀 내 회로를 구성할 수 있다. 일 실시예로, 바텀 게이트 방식(bottom gate type)의 트랜지스터의 경우, 게이트 라인(GL)과 동일층에 배치되는 게이트 전극(미도시)이 배치되고, 게이트 전극(미도시) 상에 게이트 절연층(미도시)이 배치되며, 게이트 절연층(미도시) 상에 액티브층(AL)이 형성될 수 있다. 다른 실시예로, 탑 게이트 방식(top gate type)의 트랜지스터의 경우에는, 액티브층(AL) 상에 게이트 절연층(미도시)이 배치되고, 게이트 절연층(미도시) 상에 게이트 전극(미도시)이 배치되는 등 그 상세 구조는 다양하게 구현될 수 있다.
액티브 버퍼층(AB) 상에 액티브층(AL) 및 다양한 도전 라인(CL)이 배치되고, 발광층(EML)이 형성되기 전에 평탄화층(PLN)이 형성되어 액티브층(AL) 및 도전 라인(CL)을 포함하는 픽셀 회로를 평탄화할 수 있다. 평탄화층(PLN)은 픽셀 회를 덮어 그 상부 표현을 평면으로 구현할 수 있을 정도로 충분한 두께를 갖는 유기물로 형성될 수 있다. 평탄화층(PLN) 상에는 애노드 전극(미도시) 및 보조 전극(미도시) 등을 포함한 다양한 도전 라인(CL)이 형성될 수 있다. 평탄화층(PLN) 상에는 뱅크층(B)이 형성될 수 있으며, 뱅크층(B)은 애노드 전극(미도시)의 가장자리와 중첩되어 발광 영역을 정의할 수 있다.
뱅크층(B)까지 형성된 후, 포토 공정 및 식각 공정을 통해 뱅크층(B)을 식각한다. 뱅크층(B)은 픽셀부(P) 및 더미픽셀부(DP) 영역에서는 발광 영역에서만 식각되고, 실링부(SP)에서는 실링부(SP) 전 영역에 걸쳐 식각될 수 있으며, 더 자세하게 뱅크층(B)은 관통홀 댐(THD)의 언더컷 형상을 구현하기 위해 실링부(SP)보다 더 작은 영역에서 식각될 수 있다. 뱅크층(B)이 양성 또는 음성 포토 레지스트로 형성되는 경우, 뱅크층(B)은 식각 공정 없이 현상(development) 공정만으로 패터닝이 가능하다. 이후, 도 7a와 같이 재차 포토 공정을 진행하여 실링부(SP)를 제외한 기판(S) 상의 픽셀부(P) 및 더미픽셀부(DP)에만 포토 레지스트(PR)를 남기고 나머지는 현상 공정을 통해 제거한다. 포토 레지스트(PR)가 제거되는 부분은 실링부(SP) 형성을 위해 식각해야 하는 영역 및 관통홀(TH), 관통홀 댐(THD)에 해당하는 영역이다. 관통홀(TH) 및 관통홀 댐(THD)은 실질적으로 공정 중 손상 방지 필요성이 크지 않기 때문에 이 영역의 포토 레지스트(PR)는 미리 제거될 수도 있고, 남겨졌다가 추후 제거하는 것도 가능하다. 실링부(SP)에는 평탄화층(PLN)을 비롯하여 액티브 버퍼층(AB) 및 멀티 버퍼층(MB)이 적층되어 있으며, 상기 복수의 구조층을 식각하고 기판(S)만 남겨야 한다. 즉, 평탄화층(PLN), 액티브 버퍼층(AB) 및 멀티 버퍼층(MB)을 차례로 식각하여 실링부(SP)를 형성하며, 유기 절연층 및 무기 절연층을 복합적으로 식각해야 하므로, 복수의 식각 공정이 진행될 수 있다. 또한, 관통홀 댐(THD)의 언더컷 구조 형성을 위해 식각 시간을 조정하여 평탄화층(PLN), 멀티 버퍼층(MB) 및 액티브 버퍼층(AB)은 뱅크층(B) 대비 더 많이 식각될 수 있도록 과식각 공정을 진행할 수 있다.
유기 절연층 식각 시에는 건식 식각(dry etching) 공정이 적용될 수 있으며, 유기 절연층이 양성 또는 음성 포토 레지스트인 경우에는 노광 공정 후 현상액에 의한 현상 공정만 진행하여도 원하는 패턴을 얻어내고 나머지 영역은 제거될 수 있다. 또한, 무기 절연층 식각 시에는 건식 식각 공정 및 습식 식각(wet etching) 공정 모두 적용 가능하다. 따라서, 본 발명에서는 유기 절연층 식각 후 무기 절연층 식각이 진행되어야 하기 때문에 건식 식각 공정만을 사용하여 유기 절연층 및 무기 절연층을 단일 공정에 의해 식각할 수 있다. 즉, 평탄화층(PLN), 액티브 버퍼층(AB) 및 멀티 버퍼층(MB)이 건식 식각 공정만으로 식각될 수 있다. 이 경우, 뱅크층(B)이 양성 또는 음성 포토 레지스트로 형성된다면, 평탄화층(PLN)은 포토 레지스트 물질 외 다른 유기물로 형성되어 평탄화층(PLN) 식각 공정 시, 뱅크층(B)이 식각되는 것을 방지해야 한다. 즉, 평탄화층(PLN)의 식각은 가능하나 뱅크층(B) 식각은 불가능한 건식 식각 공정을 적용하여, 실링부(SP)의 식각 공정을 진행할 수 있다. 또한, 평탄화층(PLN), 멀티 버퍼층(MB) 및 액티브 버퍼층(AB)이 건식 식각 공정만을 통해 식각되는 경우, 도 4 내지 도 7c에 도시된 바와 같이, 뱅크층(B)만 실링부(SP)로 돌출되고, 평탄화층(PLN), 멀티 버퍼층(MB) 및 액티브 버퍼층(AB)은 뱅크층(B) 대비 관통홀(TH) 방향으로 더 많은 식각이 이루어질 수 있도록 상기한 바와 같이 건식 식각 공정 시간을 더 늘려 과식각 공정이 진행될 수 있다.
다른 실시예로, 유기 절연층이 건식 식각을 통해 식각되고, 무기 절연층이 습식 식각을 통해 식각될 수 있다. 이러한 경우, 뱅크층(B) 및 평탄화층(PLN)의 식각량이 유사하여 상기 두 층이 모두 실링부(SP) 방향으로 돌출될 수 있으며, 무기 절연층 식각 시 습식 식각 공정 시간을 더 늘려 과식각되어, 무기 절연층의 폭이 유기 절연층의 폭보다 더 작아질 수 있다.
실링부(SP)가 형성된 기판(S) 전면에 발광층(EML) 및 제 2 보호층(SP)이 형성된다. 발광층(EML) 및 제 2 보호층(SP) 사이에는 도시되지 않았지만, 캐소드 전극(미도시)이 추가로 형성될 수 있다. 발광층(EML)은 유기물 및 무기물 중 어느 하나로 형성될 수 있고, 내부의 다양한 소자 적층 구조를 적용할 경우, 유기물층 및 무기물층이 복합된 구조로 형성될 수 있다. 일 실시예로, 발광층(EML)이 유기물인 유기 발광 소자(Organic Light Emitting Diode)로 구현될 수 있고, 다른 실시예로, 발광층(EML)이 무기물인 무기 발광 소자(Inorganic Light Emitting Diode)로 구현될 수 있다. 상기 무기 발광 소자에는 대표적으로 양자점 발광 소자(Quantum Dot Light Emitting Diode)가 있다. 상기 유기 발광 소자 및 상기 무기 발광 소자를 통틀어 전계 발광 소자(Electroluminescence Light Emitting Diode)라고 할 수 있다. 또한, 발광층(EML) 내에는 전하 수송을 위한 다양한 공통층이 구비될 수 있으며, 상기 공통층은 유기물 또는 무기물 중 적어도 어느 하나로 형성될 수 있다. 상기와 같은 발광층(EML)은 제 2 보호층(SP)과 동일하게 스텝 커버리지(Step Coverage)가 낮아 도 7b와 같이 뱅크층(B)에 의해 가려진 실링부(SP)의 가장자리 영역이나 관통홀 댐(THD)의 측면부에는 형성되지 않고 단선될 수 있다.
제 2 보호층(SP) 상에 이물질 커버층(PCL)이 형성되고, 이물질 커버층(PCL) 상에 제 1 보호층(FP)이 형성된다. 제 1 보호층(FP)은 관통홀 댐(THD)의 언더컷 구조에서 발광층(EML)의 단선 영역에도 형성될 수 있도록 스텝 커버리지(Step Coverage)가 높은 물질로 형성될 수 있다. 또는 증착 공정 시, 증착 시간을 상대적으로 길게 조정하여 발광층(EML)이 단선된 실링부(SP) 가장자리뿐만 아니라, 관통홀 댐(THD)의 측면부까지 일정한 막 두께를 가지면서 증착될 수 있다. 이렇게 발광층(EML)의 단선 영역을 제 1 보호층(FP)이 완전히 덮어 밀폐시킴으로써, 발광층(EML)을 포함한 적층체의 측면을 통한 습기 및 공기의 침입을 방지하여 발광층(EML)의 손상을 방지하고 긴 수명을 확보할 수 있다. 제 1 보호층(FP)을 통해 발광층(EML)을 밀폐시킨 후, 도 7c와 같이, 레이저(L)을 이용하여 관통홀(TH)을 형성한다. 레이저(L)를 통한 관통홀(TH) 형성 시, 레이저 공정 마진을 고려하여 실제 설계치 보다 관통홀(TH)이 다소 크게 형성될 수 있으며, 이에 국한되지 않고 관통홀(TH)은 다양한 크기로 설계되어 형성될 수 있다.
본 발명이 속하는 기술분야의 당업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
DP: 표시패널 S: 기판
TH: 관통홀 C: 카메라
CD: 카메라 구동부 CL: 도전 라인
THD: 관통홀 댐 SP: 실링부
DP: 더미픽셀 NP: 정상픽셀
MB: 멀티 버퍼층 AB: 액티브 버퍼층
AL: 액티브층 PNL: 평탄화층
B: 뱅크층 EML: 발광층
PCL: 이물질 커버층 PCLD: 이물질 커버층 댐
FP: 제 1 보호층 SP: 제 2 보호층
TH: 관통홀 C: 카메라
CD: 카메라 구동부 CL: 도전 라인
THD: 관통홀 댐 SP: 실링부
DP: 더미픽셀 NP: 정상픽셀
MB: 멀티 버퍼층 AB: 액티브 버퍼층
AL: 액티브층 PNL: 평탄화층
B: 뱅크층 EML: 발광층
PCL: 이물질 커버층 PCLD: 이물질 커버층 댐
FP: 제 1 보호층 SP: 제 2 보호층
Claims (17)
- 표시영역과 상기 표시영역을 둘러싸는 비표시영역으로 구분되는 기판;
상기 표시영역 내부에 배치되는 원형의 관통홀;
상기 관통홀을 둘러싸는 관통홀 댐;
상기 관통홀 댐을 둘러싸는 실링부;
상기 실링부를 둘러싸며, 빛을 발광하지 않는 더미픽셀부; 및
상기 더미픽셀부를 둘러싸며, 빛을 발광하는 발광층을 포함하는 픽셀부;를 포함하고,
상기 발광층은 상기 실링부에서 단선되며, 상기 발광층이 단선된 영역은제 1 보호층에 의해 밀폐되는 표시장치. - 제 1 항에 있어서,
상기 기판 및 상기 발광층 사이에 배치된 절연층;
상기 발광층 상에 배치된 제 2 보호층;을 더 포함하고,
상기 관통홀은 상기 기판, 상기 절연층, 상기 발광층 및 상기 보호층이 제거되고, 상기 실링부는 상기 절연층 일부가 제거된 표시장치. - 제 1 항에 있어서,
상기 표시장치는 카메라 모듈을 더 포함하고,
상기 카메라 모듈은 관통홀 내부에 배치되는 표시장치. - 제 2 항에 있어서,
상기 절연층은 유기 절연층 및 무기 절연층 중 적어도 어느 하나를 포함하며,
상기 절연층을 포함하고, 상기 실링부와 상기 관통홀 사이에 위치하는 관통홀 댐을 더 포함하는 표시장치. - 제 4 항에 있어서,
상기 보호층은 상기 실링부 및 상기 관통홀 댐을 완전히 덮는 표시장치. - 제 4 항에 있어서,
상기 발광층의 단선 영역은 상기 관통홀 댐 측면까지 연장되는 표시장치. - 제 4 항에 있어서,
상기 관통홀 댐은 상기 유기 절연층 및 상기 무기 절연층을 모두 포함하고 상기 유기 절연층은 상기 무기 절연층의 일측으로 돌출되는 표시장치. - 제 4 항에 있어서,
상기 관통홀은 상기 기판 반대 방향으로 폭이 더 커지는 역테이퍼 형상인 표시장치. - 제 4 항에 있어서,
상기 무기 절연층은,
상기 기판 상에 배치되는 멀티 버퍼층; 및
상기 멀티 버퍼층 상에 배치되는 액티브 버퍼층을 포함하며,
상기 유기 절연층은,
상기 액티브 버퍼층 상에 배치되는 평탄화층; 및
상기 발광층 상에 배치되는 이물질 커버층을 포함하는 표시장치. - 제 1 항에 있어서,
상기 더미픽셀에는 관통홀을 우회하는 도전 라인이 배치되는 표시장치. - 제 10 항에 있어서,
상기 기판 상에서 서로 상이한 층에 배치되는 상기 도전 라인은 상기 관통홀을 우회할 때 서로 중첩되는 표시장치. - 제 10 항에 있어서,
상기 기판 상에서 서로 동일한 층에 배치되는 상기 도전 라인은 상기 관통홀을 우회할 때 일정 간격을 유지하는 표시장치. - 제 10 항에 있어서,
상기 더미픽셀의 외곽에 위치하는 정상픽셀을 더 포함하고,
상기 도전 라인은 상기 정상픽셀에서 인출되어 상기 더미픽셀 내부에서 상기 관통홀을 우회한 후 다시 상기 정상픽셀로 인입되는 표시장치. - 제 13 항에 있어서,
상기 도전 라인이 인출된 상기 정상픽셀과 상기 도전 라인이 인입된 상기 정상픽셀은 동일한 열 또는 행에 배치되는 표시장치. - 제 13 항에 있어서,
상기 관통홀의 중심과 상기 도전 라인 간 거리가 커질수록, 상기 도전 라인의 우회 반지름은 더 커지는 표시장치. - 제 13 항에 있어서,
상기 정상픽셀에서 인출되거나, 상기 정상픽셀로 인입되는 상기 도전 라인은 상기 관통홀을 우회하는 다른 도전 라인과 서로 교차하는 표시장치. - 제 10 항에 있어서,
상기 도전 라인은 게이트 라인, 데이터 라인, 센싱 라인, 기준전압 라인 및 전원 라인 중 어느 하나를 포함하는 표시장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180092855A KR102684681B1 (ko) | 2018-08-09 | 2018-08-09 | 관통홀을 구비한 표시패널을 포함하는 표시장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180092855A KR102684681B1 (ko) | 2018-08-09 | 2018-08-09 | 관통홀을 구비한 표시패널을 포함하는 표시장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200017677A true KR20200017677A (ko) | 2020-02-19 |
| KR102684681B1 KR102684681B1 (ko) | 2024-07-15 |
Family
ID=69669811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180092855A KR102684681B1 (ko) | 2018-08-09 | 2018-08-09 | 관통홀을 구비한 표시패널을 포함하는 표시장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102684681B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021173309A1 (en) * | 2020-02-28 | 2021-09-02 | Applied Materials, Inc. | Processes for improving thin-film encapsulation |
| US11825709B2 (en) | 2020-08-11 | 2023-11-21 | Samsung Display Co., Ltd. | Display device |
-
2018
- 2018-08-09 KR KR1020180092855A patent/KR102684681B1/ko active IP Right Grant
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021173309A1 (en) * | 2020-02-28 | 2021-09-02 | Applied Materials, Inc. | Processes for improving thin-film encapsulation |
| US11825709B2 (en) | 2020-08-11 | 2023-11-21 | Samsung Display Co., Ltd. | Display device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102684681B1 (ko) | 2024-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11322564B2 (en) | Display device | |
| US8895968B2 (en) | Organic light emitting display device and manufacturing method thereof | |
| US20210305336A1 (en) | Display panel | |
| KR100473591B1 (ko) | 듀얼패널타입 유기전계발광 소자 및 그의 제조방법 | |
| CN111326553A (zh) | 显示装置 | |
| JP4057517B2 (ja) | 有機電界発光素子及びその製造方法 | |
| US10998395B2 (en) | Organic light-emitting display device | |
| KR102555403B1 (ko) | 유기 발광 다이오드 패널 및 이를 이용한 플렉서블 표시 장치 | |
| WO2020087852A1 (zh) | 显示面板、复合屏和复合屏的制备方法 | |
| US10840267B2 (en) | Array substrates and manufacturing methods thereof, and display panels | |
| JP2009032673A (ja) | 有機ｅｌ表示装置及びその製造方法 | |
| US11257868B2 (en) | Display substrate, fabricating method thereof and display device | |
| US11930657B2 (en) | Display apparatus having substrate hole | |
| KR20180015144A (ko) | 대면적 oled 마이크로 디스플레이 및 그 제조 방법 | |
| WO2022133795A1 (zh) | 一种有机发光显示基板和显示装置 | |
| KR20230153321A (ko) | 유기발광 디스플레이 장치 | |
| US9972667B2 (en) | Display device | |
| KR20180003965A (ko) | 유기발광 표시장치 및 그 제조방법 | |
| US20210134905A1 (en) | Display substrate and method of manufacturing the same, and display panel | |
| KR20200017677A (ko) | 관통홀을 구비한 표시패널을 포함하는 표시장치 | |
| KR101950837B1 (ko) | 유기전계발광소자 및 그 제조방법 | |
| CN111933825A (zh) | 显示面板及其制备方法 | |
| JP6905421B2 (ja) | 表示装置 | |
| KR100482166B1 (ko) | 듀얼패널타입 유기전계발광 소자 및 그의 제조방법 | |
| JP2013080661A (ja) | 表示装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| X091 | Application refused [patent] | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant |