KR20200011629A - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20200011629A
KR20200011629A KR1020180086143A KR20180086143A KR20200011629A KR 20200011629 A KR20200011629 A KR 20200011629A KR 1020180086143 A KR1020180086143 A KR 1020180086143A KR 20180086143 A KR20180086143 A KR 20180086143A KR 20200011629 A KR20200011629 A KR 20200011629A
Authority
KR
South Korea
Prior art keywords
electrode
insulating layer
light emitting
contact
emitting device
Prior art date
Application number
KR1020180086143A
Other languages
English (en)
Other versions
KR102545982B1 (ko
Inventor
김대현
조현민
곽진오
송근규
조성찬
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180086143A priority Critical patent/KR102545982B1/ko
Priority to PCT/KR2019/000110 priority patent/WO2020022593A1/ko
Priority to US17/257,756 priority patent/US20210280746A1/en
Priority to CN201980049565.XA priority patent/CN112470282A/zh
Priority to EP19841777.6A priority patent/EP3828937A4/en
Publication of KR20200011629A publication Critical patent/KR20200011629A/ko
Application granted granted Critical
Publication of KR102545982B1 publication Critical patent/KR102545982B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치 및 그 제조방법이 제공된다. 표시 장치는, 제1 전극, 상기 제1 전극과 이격되어 대향하도록 배치된 제2 전극, 상기 제1 전극과 상기 제2 전극의 적어도 일부를 노출시키되, 적어도 상기 제1 전극 및 상기 제2 전극이 서로 대향하는 각 측부와 상기 제1 전극 및 상기 제2 전극이 서로 이격된 공간을 덮도록 배치되는 제1 절연층, 상기 제1 전극과 상기 제2 전극 사이에서 상기 제1 절연층 상에 배치된 적어도 하나의 발광 소자, 상기 발광 소자의 적어도 일부를 덮도록 배치되되, 상기 제1 전극 및 상기 제2 전극 사이에 배치되는 제2 절연층, 상기 제1 전극 및 상기 발광 소자의 제1 단부와 접촉하는 제1 접촉 전극 및 상기 제2 전극 및 상기 발광 소자의 상기 제1 단부의 반대편 단부인 제2 단부와 접촉하는 제2 접촉 전극을 포함하고, 상기 제1 절연층은, 상기 발광 소자와 중첩하는 중첩 영역, 상기 발광 소자의 상기 제1 단부의 외측으로 연장되어 상기 발광 소자와 비중첩하는 제1 비중첩 영역 및 상기 발광 소자의 상기 제2 단부의 외측으로 연장되어 상기 발광 소자와 비중첩하는 제2 비중첩 영역을 포함할 수 있다.

Description

표시 장치 및 그 제조 방법 {Display device and Method of manufacturing the same}
본 발명은 표시 장치 및 그 제조 방법에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 형광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 형광물질로 이용하는 무기 발광 다이오드 등이 있다.
유기 발광 다이오드(OLED)의 경우, 발광 소자의 형광물질로 유기물을 이용하는 것으로, 제조공정이 간단하며 표시 소자가 플렉서블한 특성을 가질 수 있는 장점이 있다. 그러나, 유기물은 고온의 구동환경에 취약하고, 청색 광의 효율이 상대적으로 낮은 것으로 알려져 있다.
반면에, 무기 발광 다이오드의 경우, 형광물질로 무기물 반도체를 이용하여, 고온의 환경에서도 내구성을 가지며, 유기 발광 다이오드에 비해 청색 광의 효율이 높은 장점이 있다. 또한, 기존의 무기 발광 다이오드 소자의 한계로 지적되었던 제조 공정에 있어서도, 유전영동(Dielectrophoresis, DEP)법을 이용한 전사방법이 개발되었다. 이에 유기 발광 다이오드에 비해 내구성 및 효율이 우수한 무기 발광 다이오드에 대한 연구가 지속되고 있다.
본 발명이 해결하고자 하는 과제는, 무기물 절연층 상에 서로 다른 식각 선택비를 갖는 무기물 절연층 패턴을 형성하여 발광 소자의 하부에 형성될 수 있는 공극이 제거된 표시 장치를 제공하는 것을 목적으로 한다.
또한, 본 발명은 발광 소자와 접촉 전극의 접촉시 형성될 수 있는 접촉 전극의 단선이나 접촉 불량을 방지하는 것을 목적으로 한다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는, 제1 전극, 상기 제1 전극과 이격되어 대향하도록 배치된 제2 전극, 상기 제1 전극과 상기 제2 전극의 적어도 일부를 노출시키되, 적어도 상기 제1 전극 및 상기 제2 전극이 서로 대향하는 각 측부와 상기 제1 전극 및 상기 제2 전극이 서로 이격된 공간을 덮도록 배치되는 제1 절연층, 상기 제1 전극과 상기 제2 전극 사이에서 상기 제1 절연층 상에 배치된 적어도 하나의 발광 소자, 상기 발광 소자의 적어도 일부를 덮도록 배치되되, 상기 제1 전극 및 상기 제2 전극 사이에 배치되는 제2 절연층, 상기 제1 전극 및 상기 발광 소자의 제1 단부와 접촉하는 제1 접촉 전극 및 상기 제2 전극 및 상기 발광 소자의 상기 제1 단부의 반대편 단부인 제2 단부와 접촉하는 제2 접촉 전극을 포함하고, 상기 제1 절연층은, 기 발광 소자와 중첩하는 중첩 영역, 상기 발광 소자의 상기 제1 단부의 외측으로 연장되어 상기 발광 소자와 비중첩하는 제1 비중첩 영역 및 상기 발광 소자의 상기 제2 단부의 외측으로 연장되어 상기 발광 소자와 비중첩하는 제2 비중첩 영역을 포함할 수 있다.
상기 제1 절연층은 상기 제1 전극 및 상기 제2 전극을 부분적으로 덮되, 상기 제1 절연층은 상기 제1 전극을 부분적으로 노출하는 제1 개구부 및 상기 제2 전극을 부분적으로 노출하는 제2 개구부를 포함할 수 있다.
상기 제1 절연층 및 상기 제2 절연층은 식각 선택비가 다른 재료를 포함할 수 있다.
상기 제1 절연층은 상기 제1 전극 및 상기 제2 전극의 서로 대향하는 각 측부의 반대 측부들을 부분적으로 덮도록 더 배치될 수 있다.
상기 제1 절연층의 상기 중첩 영역은 상기 제1 비중첩 영역 및 상기 제2 비중첩영역의 적어도 일부와 실질적으로 수평을 이룰 수 있다.
상기 제1 전극 및 상기 제2 전극은 서로 대향하는 상기 각 측부가 경사지도록 형성되고, 상기 제1 비중첩 영역의 적어도 일부는 상기 제1 전극의 경사진 측부와 부분적으로 중첩되며, 상기 제2 비중첩 영역의 적어도 일부는 상기 제2 전극의 경사진 측부와 부분적으로 중첩될 수 있다.
상기 제1 비중첩 영역은 상기 제1 전극의 상면을 부분적으로 덮고, 상기 제2 비중첩 영역은 상기 제2 전극의 상면을 부분적으로 덮을 수 있다.
적어도 하나의 상기 제1 개구부 및 상기 제2 개구부는 상기 제1 전극 및 상기 제2 전극이 연장되는 방향인 제1 방향으로 연장되고, 적어도 하나의 상기 제1 개구부 및 상기 제2 개구부는 상기 제1 방향과 다른 방향인 제2 방향으로 이격될 수 있다.
상기 제1 개구부 및 상기 제2 개구부의 상기 제1 방향의 양 단부는 상기 제1 전극 및 상기 제2 전극의 상기 제1 방향의 양 단부를 기준으로 내측으로 이격되어 종지할 수 있다.
상기 제1 개구부 및 상기 제2 개구부의 상기 제2 방향으로 측정된 폭은 각각 상기 제1 전극 및 상기 제2 전극의 상기 제2 방향으로 측정된 폭보다 짧으며, 상기 제1 전극 및 상기 제2 전극이 서로 대향하는 각 측부 간의 거리는 상기 제1 개구부 및 상기 제2 개구부가 서로 대향하는 각 측부 간의 거리보다 짧을 수 있다.
상기 발광 소자는 상기 제1 단부 및 상기 제2 단부간 길이가 상기 제1 전극 및 상기 제2 전극이 서로 대향하는 각 측부 간의 거리보다 길되, 상기 제1 개구부 및 상기 제2 개구부가 서로 대향하는 각 측부 간의 거리보다 짧을 수 있다.
상기 제1 접촉 전극은 상기 제1 개구부를 통해 상기 제1 전극과 접촉하고, 상기 제2 접촉 전극은 상기 제2 개구부를 통해 상기 제2 전극과 접촉하며, 상기 제1 접촉 전극 및 상기 제2 접촉 전극의 적어도 일부는 각각 상기 제1 절연층과 접촉할 수 있다.
상기 발광 소자는 상기 제1 단부의 측면이 상기 제1 접촉 전극과 접촉하고, 상기 제2 단부의 측면이 상기 제2 접촉 전극과 접촉하며, 상기 제1 단부 및 상기 제2 단부의 하면은 부분적으로 상기 제1 절연층의 상기 중첩영역과 접촉할 수 있다.
상기 제1 전극, 상기 제1 접촉 전극 및 상기 제2 절연층의 일부를 덮도록 배치되는 제3 절연층을 더 포함하고, 상기 제2 접촉 전극은 상기 제3 절연층, 상기 제2 전극 및 상기 제2 절연층의 적어도 일부와 접촉될 수 있다.
상기 과제를 해결하기 위한 또 다른 실시예에 따른 표시 장치의 제조 방법은, 제1 전극, 상기 제1 전극과 대향하는 제2 전극, 상기 제1 전극과 상기 제2 전극 상에 배치되고, 상기 제1 전극과 상기 제2 전극 사이에 위치하는 제1 절연층, 및 상기 제1 절연층 상에 배치된 발광 소자가 배치된 기판을 준비하는 단계, 상기 발광 소자와 상기 제1 절연층 중 일부를 덮되 상기 발광 소자의 제1 단부가 노출되도록 패터닝된 제2 절연층을 형성하는 단계, 상기 제1 전극과 상기 제1 절연층이 중첩되는 영역 중 일부를 패터닝하여 상기 제1 전극이 노출되도록 제1 개구부를 형성하는 단계 및 상기 발광 소자의 노출된 상기 제1 단부 및 상기 개구부에 의해 노출된 상기 제1 전극과 컨택되는 제1 접촉 전극을 형성하는 단계를 포함할 수 있다.
상기 제1 절연층과 상기 제2 절연층은 서로 다른 식각 선택비를 갖는 재료를 포함하며, 상기 제2 절연층을 형성하는 단계에서, 상기 제1 절연층은 패터닝되지 않을 수 있다.
상기 제1 개구부를 형성하는 단계에서, 상기 제1 개구부의 폭은 상기 제1 전극의 폭보다 짧을 수 있다.
상기 발광 소자의 상기 제1 단부의 반대편 단부인 제2 단부가 노출되도록 상기 제2 절연층을 패터닝 하는 단계, 상기 제2 전극과 상기 제1 절연층이 중첩되는 영역 중 일부를 패터닝하여 상기 제2 전극이 노출되도록 제2 개구부를 형성하는 단계 및 상기 발광 소자의 노출된 상기 제2 단부 및 상기 제2 개구부에 의해 노출된 상기 제2 전극과 컨택되는 제2 접촉 전극을 형성하는 단계를 더 포함할 수 있다.
상기 제1 절연층은, 상기 발광 소자와 중첩하는 중첩 영역, 상기 발광 소자의 상기 제1 단부의 외측으로 연장되어 상기 발광 소자와 비중첩하는 제1 비중첩 영역 및 상기 발광 소자의 상기 제2 단부의 외측으로 연장되어 상기 발광 소자와 비중첩하는 제2 비중첩 영역을 포함할 수 있다.
상기 제1 절연층의 상기 중첩 영역은 상기 제1 비중첩 영역 및 상기 제2 비중첩영역의 적어도 일부와 실질적으로 수평을 이룰 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치에 따르면, 발광 소자의 양 단부는 하면이 무기물을 포함하는 제1 절연층과 매끄러운 접촉을 형성할 수 있고, 상기 양 단부의 측면에서 접촉하는 접촉 전극과 원활한 컨택을 형성할 수 있다. 이에 따라, 발광 소자를 정렬시킨 후 수행되는 패터닝 공정에서 발광 소자의 하부 공극이 생기는 것을 방지하고, 접촉 전극 재료의 단선문제 및 쇼트 불량 등을 방지할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 도 1의 A 부분의 확대도이다.
도 3은 도 1의 I-I' 선 및 II-II' 선을 따라 자른 단면도이다.
도 4는 일 실시예에 따른 발광 소자의 개략도이다.
도 5 내지 도 17은 일 실시예에 따른 표시 장치를 제조 방법을 나타내는 개략적인 순서를 도시하는 단면도이다.
도 18 및 도 19는 일 비교예에 따른 표시 장치의 단면도이다.
도 20은 도 19의 표시 장치의 제조방법 중 일부를 나타내는 단면도이다.
도 21은 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 22 내지 도 24는 도 21의 표시 장치의 제조방법 중 일부를 나타내는 단면도이다.
도 25는 다른 실시예에 따른 표시 장치의 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 평면도이다.
표시 장치(10)는 화소(PX)로 정의되는 영역을 적어도 하나 포함할 수 있다. 복수의 화소(PX)들은 표시 장치(10)의 표시부에 배치되어 각각 특정 파장대의 광을 표시 장치(10)의 외부로 방출할 수 있다. 도 1에서는 3개의 화소(PX1, PX2, PX3)들을 예시적으로 도시하였으나, 표시 장치(10)는 더 많은 수의 화소를 포함할 수 있음은 자명하다. 도면에서는 단면상 일 방향, 예컨대 제1 방향(D1)으로만 배치되는 복수의 화소(PX)들을 도시하고 있으나, 복수의 화소(PX)들은 제1 방향(D1)과 교차하는 방향인 제2 방향(D2)으로도 배치될 수도 있다. 또한, 도 1의 화소(PX)들이 복수개로 분할되어 각각이 하나의 화소(PX)를 구성할 수도 있다. 반드시 도 1과 같이 화소들이 평행하게 제1 방향(D1)으로만 배치되지 않고 수직한 방향(또는, 제2 방향(D2))으로 배치되거나 지그재그형으로 배치되는 등 다양한 구조가 가능하다.
도면에서는 도시하지 않았으나, 표시 장치(10)는 발광 소자(350)가 배치되어 특정 색의 광을 표시하는 발광부와 발광부 이외의 영역으로 정의되는 비발광부를 포함할 수 있다. 비발광부는 표시 장치(10)의 외부에서 시인되지 않도록 특정 부재들에 의해 커버될 수 있다. 비발광부에는 발광부에 배치되는 발광 소자(350)를 구동하기 위한 다양한 부재들이 배치될 수 있다. 일 예로, 비발광부에는 발광부로 전기신호를 인가하기 위한 배선, 회로부, 구동부 등이 배치될 수 있으나, 이에 제한되는 것은 아니다.
복수의 화소(PX)들은 특정 파장대의 광을 방출하는 발광 소자(350)를 하나 이상 포함하여 색을 표시할 수 있다. 발광 소자(350)에서 방출되는 광은 표시 장치(10)의 발광부를 통해 외부에서 표시될 수 있다. 일 실시예에서, 서로 다른 색을 표시하는 화소(PX)마다 서로 다른 색을 발광하는 발광 소자(350)를 포함할 수 있다. 예를 들어, 적색을 표시하는 제1 화소(PX1)는 적색의 광을 발광하는 발광 소자(350)를 포함하고, 녹색을 표시하는 제2 화소(PX2)는 녹색의 광을 발광하는 발광 소자(350)를 포함하고, 청색을 표시하는 제3 화소(PX3)는 청색의 광을 방출하는 발광 소자(350)를 포함할 수 있다. 다만, 이에 제한되는 것은 아니며, 경우에 따라서는 서로 다른 색을 나타내는 화소들이 동일한 색(예컨대 청색)을 발광하는 발광 소자(350)를 포함하고, 발광 경로 상에 파장 변환층이나 컬러 필터를 배치하여 각 화소의 색을 구현할 수도 있다. 다만, 이에 제한되는 것은 아니며, 경우에 따라서는 인접한 화소(PX)들이 같은 색의 광을 방출할 수도 있다.
도 1을 참조하면, 표시 장치(10)는 복수의 전극(330, 340)들과 복수의 전극(330, 340) 상에 배치되는 제1 절연층(510)의 개구부(510P) 및 복수의 발광 소자(350)를 포함할 수 있다. 각 전극(330, 340)들의 적어도 일부는 각 화소(PX) 내에 배치되어, 발광 소자(350)와 전기적으로 연결되고, 발광 소자(350)가 특정 색을 발광하도록 전기신호를 인가할 수 있다.
또한, 각 전극(330, 340)들의 적어도 일부는 발광 소자(350)를 정렬하기 위해, 화소(PX) 내에 전기장을 형성하는 데에 활용될 수 있다. 구체적으로 설명하면, 복수의 화소(PX)들에 서로 다른 색을 발광하는 발광 소자(350)를 정렬시킬 때, 각 화소(PX)별로 서로 다른 발광 소자(350)를 정확하게 정렬시키는 것이 필요하다. 유전영동법을 이용하여 발광 소자(350)를 정렬시킬 때에는, 발광 소자(350)가 포함된 용액을 표시 장치(10)에 도포하고, 이에 교류 전원을 인가하여 전기장에 의한 커패시턴스를 형성하여 발광 소자(350)에 유전영동힘을 가해 정렬시킬 수 있다.
여기서, 각 전극(330, 340) 상에는 이들을 덮도록 배치되되 개구부(510P)를 통해 일부를 노출시키는 제1 절연층(510)이 배치되고, 발광 소자(350)는 개구부(510P)와 이격되어 제1 절연층(510) 상에 배치될 수 있다. 제1 절연층(510)은 발광 소자(350)의 하면과 접촉하는 영역이 손상되거나 재료가 식각되지 않은 상태로 발광 소자(350)와 매끄럽운 접촉면을 형성할 수 있고, 상기 접촉면은 제1 절연층(510)이 각 전극(330, 340) 방향으로 수평하게 연장될 수 있다. 접촉 전극(360)은 발광 소자(350)의 양 단부 측면과 제1 절연층(510) 상에서 원활하게 접촉될 수 있다. 또한, 접촉 전극(360)은 개구부(510P)를 통해 노출된 제1 전극(330) 및 제2 전극(340)과 컨택될 수 있기 때문에, 각 전극(330, 340)으로부터 전달되는 전기 신호를 발광 소자(350)에 전달할 수 있다. 보다 자세한 설명은 후술하기로 한다.
복수의 전극(330, 340)은 제1 전극(330) 및 제2 전극(340)을 포함할 수 있다. 예시적인 실시예에서, 제1 전극(330)은 각 화소(PX)마다 분리된 화소 전극이고, 제2 전극(340)은 복수의 화소(PX)를 따라 공통으로 연결된 공통 전극일 수 있다. 제1 전극(330)은 발광 소자(350)의 애노드 전극이고, 제2 전극(340)은 발광 소자(350)의 캐소드 전극일 수 있다. 다만, 이에 제한되지 않고 그 반대의 경우일 수도 있다.
제1 전극(330)과 제2 전극(340)은 각각 제1 방향(D1)으로 연장되어 배치되는 전극 줄기부(330S, 340S)와 전극 줄기부(330S, 340S)에서 제1 방향(D1)과 교차하는 방향인 제2 방향(D2)으로 연장되어 분지되는 적어도 하나의 전극 가지부(330B, 340B)를 포함할 수 있다.
구체적으로, 제1 전극(330)은 제1 방향(D1)으로 연장되어 배치되는 제1 전극 줄기부(330S)와 제1 전극 줄기부(330S)에서 분지되되, 제2 방향(D2)으로 연장되는 적어도 하나의 제1 전극 가지부(330B)를 포함할 수 있다. 제1 전극 줄기부(330S)는 도면에서는 도시하지 않았으나 일 단부는 신호인가패드에 연결되고, 타 단부는 제1 방향(D1)으로 연장되되, 각 화소(PX) 사이에서 전기적으로 연결이 분리될 수 있다. 상기 신호인가패드는 표시 장치(10) 또는 외부의 전력원과 연결되어 제1 전극 줄기부(330S)에 전기신호를 인가하거나, 발광 소자(350)의 정렬시 교류 전원을 인가할 수 있다.
임의의 일 화소의 제1 전극 줄기부(330S)는 동일 행에 속하는(예컨대, 제1 방향(D1)으로 인접한) 이웃하는 화소의 제1 전극 줄기부(330S)와 실질적으로 동일 직선 상에 놓일 수 있다. 다시 말해, 일 화소의 제1 전극 줄기부(330S)는 양 단이 각 화소(PX) 사이에서 이격되어 종지하되, 이웃 화소의 제1 전극 줄기부(330S)는 상기 일 화소의 제1 전극 줄기부(330S)의 연장선에 정렬될 수 있다. 이와 같은 제1 전극 줄기부(330S)의 배치는 제조 과정에서 하나의 연결된 줄기 전극으로 형성되었다가, 발광 소자(350)의 정렬 공정을 수행한 후에 레이저 등을 통해 단선되어 형성된 것일 수 있다. 이에 따라, 각 화소(PX)에 배치되는 제1 전극 줄기부(330S)는 각 제1 전극 가지부(330B)에 서로 다른 전기 신호를 인가할 수 있고, 제1 전극 가지부(330B)는 각각 별개로 구동될 수 있다.
제1 전극 가지부(330B)는 제1 전극 줄기부(330S)의 적어도 일부에서 분지되고, 제2 방향(D2)으로 연장되어 배치되되, 제1 전극 줄기부(330S)에 대향되어 배치되는 제2 전극 줄기부(340S)와 이격된 상태에서 종지될 수 있다. 즉, 제1 전극 가지부(330B)는 일 단부가 제1 전극 줄기부(330S)와 연결되고, 타 단부는 제2 전극 줄기부(340S)와 이격된 상태로 화소(PX) 내에 배치될 수 있다. 제1 전극 가지부(330B)는 각 화소(PX) 마다 전기적으로 분리되는 제1 전극 줄기부(330S)에 연결되어 있기 때문에, 각 화소(PX)별로 서로 다른 전기 신호를 인가받을 수 있다.
또한, 제1 전극 가지부(330B)는 각 화소(PX)에 하나 이상 배치될 수 있다. 도 1에서는 두개의 제1 전극 가지부(330B)가 배치된 것을 도시하고 있으나, 이에 제한되지 않고 복수개 배치될 수 있다. 이 경우, 제1 전극 가지부(330B)들은 서로 이격되어 배치되고, 후술하는 제2 전극 가지부(340B)와 각각 이격될 수 있다. 몇몇 실시예에서, 제1 전극 가지부(330B)들 사이에 제2 전극 가지부(340B)가 배치되어, 각 화소(PX)는 제2 전극 가지부(340B)를 기준으로 대칭구조를 가질 수 있다. 다만, 이에 제한되지 않는다.
제2 전극(340)은 제2 방향(D1)으로 연장되어 제1 전극 줄기부(330S)와 이격되어 대향하도록 배치되는 제2 전극 줄기부(340S)와 제2 전극 줄기부(340S)에서 분지되되, 제2 방향(D2)으로 연장되어 제1 전극 가지부(330B)와 이격되어 대향하도록 배치되는 적어도 하나의 제2 전극 가지부(340B)를 포함할 수 있다. 제2 전극 줄기부(340S)도 제1 전극 줄기부(330S)와 같이 일 단부는 신호인가패드에 연결될 수 있다. 다만, 제2 전극 줄기부(340S)는 타 단부가 제1 방향(D1)으로 인접한 복수의 화소(PX)로 연장될 수 있다. 즉, 제2 전극 줄기부(340S)는 각 화소(PX) 사이에서 전기적으로 연결될 수 있다. 이에 따라, 임의의 일 화소 제2 전극 줄기부(340S)는 양 단이 각 화소(PX) 사이에서 이웃 화소의 제2 전극 줄기부(340S)의 일 단에 연결되어 각 화소(PX)에 동일한 전기 신호를 인가할 수 있다.
제2 전극 가지부(340B)는 제2 전극 줄기부(340S)의 적어도 일부에서 분지되고, 제2 방향(D2)으로 연장되어 배치되되, 제1 전극 줄기부(330S)와 이격된 상태에서 종지될 수 있다. 즉, 제2 전극 가지부(340B)는 일 단부가 제2 전극 줄기부(340S)와 연결되고, 타 단부는 제1 전극 줄기부(330S)와 이격된 상태로 화소(PX) 내에 배치될 수 있다. 제2 전극 가지부(340B)는 각 화소(PX) 마다 전기적으로 연결되는 제2 전극 줄기부(340S)에 연결되어 있기 때문에, 각 화소(PX)마다 동일한 전기 신호를 인가 받을 수 있다.
또한, 제2 전극 가지부(340B)는 제1 전극 가지부(330B)와 이격되어 대향하도록 배치될 수 있다. 여기서, 제1 전극 줄기부(330S)와 제2 전극 줄기부(340S)는 각 화소(PX)의 중앙을 기준으로 서로 반대방향에서 이격되어 대향하므로, 제1 전극 가지부(330B)와 제2 전극 가지부(340B)는 연장되는 방향이 반대일 수 있다. 다시 말해, 제1 전극 가지부(330B)는 제2 방향(D2)의 일 방향으로 연장되고, 제2 전극 가지부(340B)는 제2 방향(D2)의 타 방향으로 연장되어, 각 가지부의 일 단부는 화소(PX)의 중앙을 기준으로 서로 반대방향에 배치될 수 있다. 다만, 이에 제한되지 않으며, 제1 전극 줄기부(330S)와 제2 전극 줄기부(340S)는 화소(PX)의 중앙을 기준으로 동일한 방향에서 서로 이격되어 배치될 수도 있다. 이 경우, 각 전극 줄기부(330S, 340S)에서 분지되는 제1 전극 가지부(330B)와 제2 전극 가지부(340B)는 동일한 방향으로 연장될 수도 있다.
제1 전극 가지부(330B)와 제2 전극 가지부(340B) 사이에는 복수의 발광 소자(350)가 정렬될 수 있다. 구체적으로, 복수의 발광 소자(350) 중 적어도 일부는 일 단부가 제1 전극 가지부(330B)와 전기적으로 연결되고, 타 단부가 제2 전극 가지부(340B)와 전기적으로 연결될 수 있다. 또한, 발광 소자(350)와 연결된 제1 전극 가지부(330B)와 제2 전극 가지부(340B) 상에는 각각 접촉 전극(360)이 배치될 수 있다. 접촉 전극(360)은 발광 소자(350)와 각 전극 가지부(330B, 340B)가 전기적으로 연결되도록 발광 소자(350)와 접촉할 수 있다. 접촉 전극(360)은 적어도 발광 소자(350)의 양 단의 측부에서 접촉할 수 있다. 이에 따라, 발광 소자(350)는 전기 신호를 인가 받아 특정 색의 광을 방출할 수 있다.
몇몇 실시예에서, 제1 전극 가지부(330B)에 접촉하는 발광 소자(350)의 일 단은 n형으로 도핑된 도전형 반도체층이고, 제2 전극 가지부(340_B)와 접촉하는 발광 소자(350)의 타 단은 p형으로 도핑된 도전형 반도체층일 수 있다. 다만, 이에 제한되는 것은 아니다.
제1 전극(330)과 제2 전극(340) 상에는 이들을 덮되 일부는 노출시키는 제1 절연층(510)이 배치될 수 있다. 제1 절연층(510)은 제1 전극(330)과 제2 전극(340)을 덮되 제1 전극(330)과 제2 전극(340)의 상부면 중 일부 영역, 예컨대, 제1 전극 가지부(330B)와 제2 전극 가지부(340B)의 상면 중 일부가 노출되도록 개구부(510P)가 배치될 수 있다. 복수의 발광 소자(350)들은 제1 전극 가지부(330B)와 제2 전극 가지부(340B) 사이에서 개구부(510P)가 배치되지 않은 제1 절연층(510) 상에 배치될 수 있다.
제1 절연층(510)은 제1 전극(330)과 제2 전극(340)을 덮도록 배치되어, 이들을 보호하면서 서로 전기적으로 절연시키는 기능을 수행할 수 있다. 제1 절연층(510)은 제1 전극 가지부(330B)와 제2 전극 가지부(340B)의 양 측부를 덮도록 배치되고, 상기 양 측부 사이에 제1 전극 가지부(330B)와 제2 전극 가지부(340B)가 이격된 공간에도 배치될 수 있다. 이에 따라, 제1 절연층(510)은 제1 전극 가지부(330B)와 제2 전극 가지부(340B)의 서로 이격된 방향의 측부를 커버하여 이들을 전기적으로 절연시킬 수 있으며, 상기 이격된 공간에 배치된 제1 절연층(510) 상에는 복수의 발광 소자(350)들이 배치될 수 있다.
또한, 제1 절연층(510)은 발광 소자(350)와 배치되지 않는 영역, 예컨대 제1 전극 가지부(330B)와 제2 전극 가지부(340B) 상의 일부가 패터닝되어 개구부(510P)가 형성될 수 있다. 제1 전극 가지부(330B)와 제2 전극 가지부(340B) 사이에는 제1 절연층(510)이 식각되어 제거되지 않은 상태로 존재할 수 있고, 그 상부에 발광 소자(350)가 배치될 수 있다. 제1 절연층(510)은 개구부(510P)가 배치되지 않은 영역에서 제1 전극 가지부(330B)와 제2 전극 가지부(340B)의 일부를 덮도록 배치될 수 있다. 이는 표시 장치(10)의 제조 시 후술하는 제2 절연층(520)을 패터닝하는 단계에서, 제1 절연층(510)과 제2 절연층(520)이 서로 다른 식각 선택비를 갖는 재료를 포함함으로써 제2 절연층(520)만 선택적으로 패터닝되어 형성될 수 있다.
이에 따라, 표시 장치(10)의 제조시 수행되는 공정에 의해 제1 절연층(510)과 접촉하는 발광 소자(350)의 하면에는 제1 절연층(510)의 공극이 형성되지 않을 수 있다. 또한, 발광 소자(350)의 양 측면과 접촉하는 접촉 전극(360)은 발광 소자(350) 하면의 공극에 의해 생길 수 있는 재료의 단선을 방지할 수 있다. 이에 대한 보다 자세한 설명은 다른 도면을 통해 후술된다.
한편 상술한 바와 같이, 제1 전극 가지부(330B)와 제2 전극 가지부(340B) 상에는 제1 절연층(510, 도 3에 도시)이 패터닝되어 형성되는 개구부(510P)가 배치될 수 있다. 접촉 전극(360)은 개구부(510P)를 통해 제1 전극 가지부(330B) 및 제2 전극 가지부(340B)와 전기적으로 접촉될 수 있다.
도 2는 도 1의 A 부분의 확대도이다.
도 1 및 도 2를 참조하면, 제1 전극 가지부(330B)와 제2 전극 가지부(340B)의 상면 중 일부가 노출되도록 개구부(510P)가 배치될 수 있다. 복수의 전극 가지부(330B, 340B)가 제1 방향(D1)으로 서로 이격되어 배치되므로, 복수의 개구부(510P)도 제1 방향(D1)으로 서로 이격되어 배치될 수 있다. 도면에서는 도시하지 않았으나, 복수의 개구부(510P)가 배치되지 않는 영역은 제1 절연층(510, 도 3에 도시)이 배치되어 각 전극(330, 340)을 커버할 수 있다.
개구부(510P)는 각 전극 가지부(330B, 340B) 상에 배치되되, 제2 방향(D2)으로 연장될 수 있다. 개구부(510P)의 제2 방향(D2)의 양 단부 중 전극 줄기부(330S, 340S) 방향의 일 단부는 전극 줄기부(330S, 340S)와 중첩되지 않도록 이격된 상태로 종지되고, 타 단부는 각 전극 가지부(330B, 340B)의 일 단부와 내측으로 이격된 상태로 종지할 수 있다.
개구부(510P)의 제1 방향(D1)의 양 단부는 각각 전극 가지부(330B, 340B)의 양 측부로부터 내측으로 이격되도록 배치될 수 있다. 개구부(510P)는 각 전극 가지부(330B, 340B)의 중심을 기준으로 일정 넓이를 갖도록 배치됨으로써, 제1 전극 가지부(330B) 및 제2 전극 가지부(340B)의 양 측부보다 내측으로 이격되어 배치될 수 있다.
개구부(510P)의 제1 방향(D1)으로 측정된 폭(d1)은 전극 가지부(330B, 340B)의 제1 방향(D1)으로 측정된 폭(d2)보다 짧을 수 있다(d1<d2). 또한, 후술하는 접촉 전극(360)은 전극 가지부(330B, 340B)와 제1 절연층(510)의 일부를 덮도록 배치되고, 개구부(510P)를 통해 각 전극(330, 340)과 컨택될 수 있다. 여기서, 접촉 전극(360)의 제1 방향(D1)으로 측정된 폭(d3)은 전극 가지부(330B, 340B)의 제1 방향(D1)으로 측정된 폭(d2)보다 길 수 있다(d2<d3). 다시 말해, 개구부(510P)는 평면상 실질적으로 각 전극 가지부(330B, 340B)의 내측에 배치될 수 있다.
발광 소자(350)는 각 전극 가지부, 예컨대 제1 전극 가지부(330B)와 제2 전극 가지부(340B)가 이격된 사이에서, 개구부(510P)가 배치되지 않는 제1 절연층(510) 상에 배치될 수 있다. 발광 소자(350)의 일 단부는 제1 전극 가지부(330B)에, 타 단부는 제2 전극 가지부(340B)에 전기적으로 연결될 수 있는데, 상기 접촉하는 부분들은 각 전극 가지부(330B, 340B) 상의 개구부(510P)에 접촉하지 않을 수 있다. 즉, 발광 소자(350)의 장축의 길이(h)는 복수의 개구부(510P)의 대향하는 측면 간에 이격된 길이(l1)보다 짧되, 복수의 전극 가지부(330B, 340B)의 대향하는 측면 간에 이격된 길이(l2)보다 길수 있다(l2<h<l1).
이에 따라, 발광 소자(350)의 양 단부는 제1 전극 가지부(330B) 및 제2 전극 가지부(340B)와 전기적으로 연결되고, 접촉 전극(360)은 발광 소자(350)의 양 단부와 개구부(510P)를 통해 각 전극(330, 340)과 컨택될 수 있다.
이상의 도면에서는 개구부(510P)만을 도시하여, 개구부(510P)를 통해 접촉 전극(360)과 제1 전극 가지부(330B) 및 제2 전극 가지부(340B)가 컨택되는 것을 도시하였으나, 제1 절연층(510)은 제1 전극 가지부(330B), 제2 전극 가지부(340B) 및 이들 사이에 이격된 공간에도 배치될 수 있다. 제1 절연층(510)의 배치에 대한 자세한 설명은 단면도를 참조하여 후술한다.
한편, 도 1에 도시된 바와 같이, 제1 전극 줄기부(330S)와 제2 전극 줄기부(340S)는 각각 컨택홀, 예컨대 제1 전극 컨택홀(CNTD) 및 제2 전극 컨택홀(CNTS)을 통해 후술하는 박막 트랜지스터(120) 또는 전원 배선(161)과 전기적으로 연결될 수 있다. 도 1에서는 제1 전극 줄기부(330S)와 제2 전극 줄기부(340S) 상의 컨택홀은 각 화소(PX) 별로 배치된 것을 도시하고 있으나, 이에 제한되는 것은 아니다. 상술한 바와 같이, 제2 전극 줄기부(340S)의 경우 인접한 화소(PX)로 연장되어 전기적으로 연결될 수 있기 때문에, 몇몇 실시예에서 제2 전극 줄기부(340S)는 하나의 컨택홀을 통해 박막 트랜지스터와 전기적으로 연결될 수 있다.
이하에서는, 도 3을 참조하여, 표시 장치(10)상에 배치되는 복수의 부재들의 보다 구체적인 구조에 대하여 설명한다.
도 3은 도 1의 I-I' 선 및 II-II' 선을 따라 자른 단면도이다. 도 3는 일 화소(PX)만을 도시하고 있으나, 다른 화소의 경우에도 동일하게 적용될 수 있다. 도 3의 I-I' 선은 발광 소자(350)의 일 단부와 반대 단부인 타 단부를 가로지르는 단면을 도시하도록 절단되는 선일 수 있다.
도 1 및 도 3을 참조하면, 표시 장치(10)는 기판(110), 기판(110) 상에 배치된 박막 트랜지스터(120, 140), 박막 트랜지스터(120, 140) 상부에 배치된 전극(330, 340)들과 발광 소자(350)를 포함할 수 있다. 박막 트랜지스터는 제1 박막 트랜지스터(120)와 제2 박막 트랜지스터(140)를 포함할 수 있으며, 이들은 각각 구동 트랜지스터와 스위칭 트랜지스터일 수 있다. 각 박막 트랜지스터(120, 140)는 활성층, 게이트 전극, 소스 전극 및 드레인 전극을 포함할 수 있다. 제1 전극(330)은 제1 박막 트랜지스터(120)의 드레인 전극과 전기적으로 연결될 수 있다.
더욱 구체적으로 설명하면, 기판(110)은 절연 기판일 수 있다. 기판(110)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 상기 고분자 물질의 예로는 폴리에테르술폰(polyethersulphone: PES), 폴리아크릴레이트(polyacrylate: PA), 폴리아릴레이트(polyarylate: PAR), 폴리에테르이미드(polyetherimide: PEI), 폴리에틸렌 나프탈레이트(polyethylene napthalate: PEN), 폴리에틸렌 테레프탈레이드(polyethylene terepthalate: PET), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리알릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트(polycarbonate: PC), 셀룰로오스 트리 아세테이트(cellulose triacetate: CAT), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 또는 이들의 조합을 들수 있다. 기판(110)은 리지드 기판일 수 있지만, 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수도 있다.
기판(110) 상에는 버퍼층(115)이 배치될 수 있다. 버퍼층(115)은 불순물 이온이 확산되는 것을 방지하고, 수분이나 외기의 침투를 방지하며, 표면 평탄화 기능을 수행할 수 있다. 버퍼층(115)은 실리콘 질화물, 실리콘 산화물, 또는 실리콘 산질화물 등을 포함할 수 있다.
버퍼층(115) 상에는 반도체층이 배치된다. 반도체층은 제1 박막 트랜지스터(120)의 제1 활성층(126), 제2 박막 트랜지스터(140)의 제2 활성층(146) 및 보조층(163)을 포함할 수 있다. 반도체층은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다.
반도체층 상에는 제1 게이트 절연층(170)이 배치된다. 제1 게이트 절연층(170)은 반도체층을 덮는다. 제1 게이트 절연층(170)은 박막 트랜지스터의 게이트 절연막으로 기능할 수 있다. 제1 게이트 절연층(170)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
제1 게이트 절연층(170) 상에는 제1 도전층이 배치된다. 제1 도전층은 제1 게이트 절연층(170)을 사이에 두고 제1 박막 트랜지스터(120)의 제1 활성층(126) 상에 배치된 제1 게이트 전극(121), 제2 박막 트랜지스터(140)의 제2 활성층(146) 상에 배치된 제2 게이트 전극(141) 및 보조층(163) 상에 배치된 전원 배선(161)을 포함할 수 있다. 제1 도전층은 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 제1 도전층은 단일막 또는 다층막일 수 있다.
제1 도전층 상에는 제2 게이트 절연층(180)이 배치된다. 제2 게이트 절연층(180)은 층간 절연막일 수 있다. 제2 게이트 절연층(180)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 하프늄 산화물, 알루미늄 산화물, 티타늄 산화물, 탄탈륨 산화물, 아연 산화물 등의 무기 절연 물질로 이루어질 수 있다.
제2 게이트 절연층(180) 상에는 제2 도전층이 배치된다. 제2 도전층은 제2 게이트 절연층(180)을 사이에 두고 제1 게이트 전극(121) 상에 배치된 커패시터 전극(128)을 포함한다. 커패시터 전극(128)은 제1 게이트 전극(121)과 유지 커패시터를 이룰 수 있다.
제2 도전층은 상술한 제1 도전층과 동일하게 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다.
제2 도전층 상에는 층간절연층(190)이 배치된다. 층간절연층(190)은 층간 절연막일 수 있다. 더 나아가, 층간절연층(190)은 표면 평탄화 기능을 수행할 수 있다. 층간절연층(190)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 절연 물질을 포함할 수 있다.
층간절연층(190) 상에는 제3 도전층이 배치된다. 제3 도전층은 제1 박막 트랜지스터(120)의 제1 드레인 전극(123)과 제1 소스 전극(124), 제2 박막 트랜지스터(140)의 제2 드레인 전극(143)과 제2 소스 전극(144), 및 전원 배선(161) 상부에 배치된 전원 전극(162)을 포함한다.
제1 소스 전극(124) 및 제1 드레인 전극(123)은 각각 층간절연층(190)과 제2 게이트 절연층(180)을 관통하는 제1 컨택홀(129)을 통해 제1 활성층(126)과 전기적으로 연결될 수 있다. 제2 소스 전극(144) 및 제2 드레인 전극(143)은 각각 층간절연층(190)과 제2 게이트 절연층(180)을 관통하는 제2 컨택홀(149)을 통해 제2 활성층(146)과 전기적으로 연결될 수 있다. 전원 전극(162)은 층간절연층(190)과 제2 게이트 절연층(180)을 관통하는 제3 컨택홀(169)을 통해 전원 배선(161)과 전기적으로 연결될 수 있다.
제3 도전층은 알루미늄(Al), 몰리브덴(Mo), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 제3 도전층은 단일막 또는 다층막일 수 있다. 예를 들어, 제3 도전층은 Ti/Al/Ti, Mo/Al/Mo, Mo/AlGe/Mo, Ti/Cu 등의 적층구조로 형성될 수 있다.
제3 도전층 상에는 절연기판층(310)이 배치된다. 절연기판층(310)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질로 이루어질 수 있다. 절연기판층(310)의 표면은 평탄할 수 있다.
절연기판층(310) 상에는 복수의 격벽(410, 420)이 배치될 수 있다. 복수의 격벽(410, 420)은 각 화소(PX) 내에서 서로 이격되어 대향하도록 배치되고, 서로 이격된 격벽(410, 420), 예컨대 제1 격벽(410)과 제2 격벽(420) 상에는 각각 제1 전극(330)과 제2 전극(340)이 배치될 수 있다. 도 1과 도 3에서는 하나의 화소(PX) 내에 3개의 격벽(410, 420), 구체적으로 2개의 제1 격벽(410)과 하나의 제2 격벽(420)이 배치되어, 각각 두개의 제1 전극(330)과 하나의 제2 전극(340)이 배치되는 경우를 도시하고 있다.
다만, 이에 제한되지 않으며, 하나의 화소(PX) 내에서 더 많은 수의 격벽(410, 420)이 배치될 수도 있다. 예를 들어, 더 많은 수의 격벽(410, 420)이 배치되어 더 많은 수의 제1 전극(330)과 제2 전극(340)이 배치될 수도 있다. 격벽(410, 420)은 그 위에 제1 전극(330)이 배치되는 적어도 하나의 제1 격벽(410)과, 그 위에 제2 전극(340)이 배치되는 적어도 하나의 제2 격벽(420)을 포함할 수도 있다. 이 경우, 제1 격벽(410)과 제2 격벽(420)은 서로 이격되어 대향하도록 배치되되, 복수의 격벽들이 일 방향으로 서로 교대로 배치될 수 있다. 몇몇 실시예에서, 두개의 제1 격벽(410)이 이격되어 배치되고, 상기 이격된 제1 격벽(410) 사이에 하나의 제2 격벽(420)이 배치될 수도 있다.
또한, 도 3에서는 도시하지 않았으나, 상술한 바와 같이 제1 전극(330)과 제2 전극(340)은 각각 전극 줄기부(330S, 340S)와 전극 가지부(330B, 340B)를 포함할 수 있다. 도 3의 제1 격벽(410)과 제2 격벽(420) 상에는 각각 제1 전극 가지부(330B)와 제2 전극 가지부(340B)가 배치된 것으로 이해될 수 있다.
복수의 격벽(410, 420)은 실질적으로 동일한 물질로 이루어져 하나의 공정에서 형성될 수 있다. 이 경우, 격벽(410, 420)은 하나의 격자형 패턴을 이룰 수도 있다. 격벽(410, 420)은 폴리이미드(PI)를 포함할 수 있다.
한편, 도면에서는 도시하지 않았으나, 복수의 격벽(410, 420)들 중 적어도 일부는 각 화소(PX)의 경계에 배치되어 이들을 서로 구분할 수도 있다. 이러한 격벽들도 상술한 제1 격벽(410) 및 제2 격벽(420)과 함께 실질적으로 격자형 패턴으로 배치될 수 있다. 각 화소(PX)의 경계에 배치되는 격벽(410, 420) 중 적어도 일부는 표시 장치(10)의 전극 라인을 커버하도록 형성될 수도 있다.
복수의 격벽(410, 420)은 절연기판층(310)을 기준으로 적어도 일부가 돌출된 구조를 가질 수 있다. 격벽(410, 420)은 발광 소자(350)가 배치된 평면을 기준으로 상부로 돌출될 수 있고, 상기 돌출된 부분은 적어도 일부가 경사를 가질 수 있다. 경사를 가지고 돌출된 구조의 격벽(410, 420)은 그 위에 배치되는 후술하는 반사층(331, 341)이 입사되는 광을 반사시킬 수 있다. 발광 소자(350)에서 반사층(331, 341)으로 향하는 광은 반사되어 표시 장치(10)의 외부 방향, 예를 들어, 격벽(410, 420)의 상부로 전달될 수 있다. 돌출된 구조의 격벽(410, 420)의 형상은 특별히 제한되지 않는다. 도 3에서는 측면이 경사지고, 상면이 평탄하여 모서리가 각진 형태인 것을 도시하고 있으나, 이에 제한되지 않으며 곡선형으로 돌출된 구조일 수도 있다.
복수의 격벽(410, 420) 상에는 반사층(331, 341)이 배치될 수 있다.
제1 반사층(331)은 제1 격벽(410)을 덮고, 절연기판층(310)을 관통하는 제4 컨택홀(319_1)을 통해 제1 박막 트랜지스터(120)의 제1 드레인 전극(123)과 전기적으로 연결된다. 제2 반사층(341)은 제2 격벽(420)을 덮고, 절연기판층(310)을 관통하는 제5 컨택홀(319_2)을 통해 전원 전극(162)과 전기적으로 연결된다.
제1 반사층(331)은 화소(PX) 내에서 제4 컨택홀(319_1)을 통해 제1 박막 트랜지스터(120)의 제1 드레인 전극(123)과 전기적으로 연결될 수 있다. 따라서, 제1 박막 트랜지스터(120)는 화소(PX)와 중첩되는 영역에 배치될 수 있다. 도 1에서는 제1 전극 줄기부(330S)상에 배치된 제1 전극 컨택홀(CNTD)을 통해 제1 박막 트랜지스터(120)와 전기적으로 연결되는 것을 도시하고 있다. 즉, 제1 전극 컨택홀(CNTD)은 제4 컨택홀(319_1)일 수 있다.
제2 반사층(341)도 화소(PX) 내에서 제5 컨택홀(319_2)을 통해 전원 전극(162)과 전기적으로 연결될 수 있다. 도 3에서는 일 화소(PX) 내에서 제2 반사층(341)이 제5 컨택홀(319_2)을 통해 연결되는 것을 도시하고 있다. 도 1에서는 제2 전극 줄기부(340S) 상의 복수의 제2 전극 컨택홀(CNTS)을 통해 각 화소(PX)의 제2 전극(340)이 전원 배선(161)과 전기적으로 연결되는 것을 도시하고 있다. 즉, 제2 전극 컨택홀(CNTS)은 제5 컨택홀(319_2)일 수 있다.
다만, 이에 제한되는 것은 아니다. 예를 들어, 도 1에서 제2 전극 컨택홀(CNTS)은 제2 전극 줄기부(340S) 상에서도 다양한 위치에 배치될 수 있고, 경우에 따라서는 제2 전극 가지부(340B) 상에 위치할 수도 있다. 또한, 제2 반사층(341)은 일 화소(PX) 이외의 영역에서 하나의 제2 전극 컨택홀(CNTS) 또는 제5 컨택홀(319_2)과 연결될 수 있다.
표시 장치(10)의 화소(PX)가 배치된 발광부 이외의 영역, 예컨대, 화소(PX)의 외측부에는 발광 소자(350)가 배치되지 않는 비발광영역이 존재할 수 있다. 상술한 바와 같이, 각 화소(PX)의 제2 전극(340)들은 서로 제2 전극 줄기부(340S)를 통해 전기적으로 연결되어, 동일한 전기 신호를 인가받을 수 있다.
몇몇 실시예에서 제2 전극(340)의 경우, 표시 장치(10)의 외측부에 위치한 상기 비발광영역에서 제2 전극 줄기부(340S)가 하나의 제2 전극 컨택홀(CNTS)을 통해 전원 전극(162)과 전기적으로 연결될 수 있다. 도 1의 표시 장치(10)와 달리, 제2 전극 줄기부(340S)가 하나의 컨택홀을 통해 전원 전극(162)과 연결되더라도, 제2 전극 줄기부(340S)는 인접한 화소(PX)에 연장되어 배치되고, 전기적으로 연결되어 있기 때문에, 각 화소(PX)의 제2 전극 가지부(340B)에 동일한 전기 신호를 인가할 수도 있다. 표시 장치(10)의 제2 전극(340)의 경우, 전원 전극(162)으로부터 전기신호를 인가받기 위한 컨택홀의 위치는 표시 장치(10)의 구조에 따라 다양할 수도 있다. 이에 제한되지 않는다.
한편, 다시 도 1과 도 3을 참조하면, 반사층(331, 341)은 발광 소자(350)에서 방출되는 광을 반사시키기 위해, 반사율이 높은 물질을 포함할 수 있다. 일 예로, 반사층(331, 341)은 은(Ag), 구리(Cu) 등과 같은 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다.
제1 반사층(331) 및 제2 반사층(341) 상에는 각각 제1 전극층(332) 및 제2 전극층(342)이 배치될 수 있다.
제1 전극층(332)은 제1 반사층(331)의 바로 위에 배치된다. 제1 전극층(332)은 제1 반사층(331)과 실질적으로 동일한 패턴을 가질 수 있다. 제2 전극층(342)은 제2 반사층(341)의 바로 위에 배치되되, 제1 전극층(332)과 이격되도록 배치된다. 제2 전극층(342)은 제2 반사층(341)과 실질적으로 동일한 패턴을 가질 수 있다.
일 실시예에서, 전극층(332, 342)은 각각 하부의 반사층(331, 341)을 덮을 수 있다. 즉, 전극층(332, 342)은 반사층(331, 341)보다 크게 형성되어 전극층(332, 342)의 단부 측면을 덮을 수 있다. 그러나, 이에 제한되는 것은 아니다.
제1 전극층(332)과 제2 전극층(342)은 각각 제1 박막 트랜지스터(120) 또는 전원 전극(162)과 연결된 제1 반사층(331)과 제2 반사층(341)으로 전달되는 전기 신호를 후술할 접촉 전극(360)들에 전달할 수 있다. 전극층(332, 342)은 투명성 전도성 물질을 포함할 수 있다. 일 예로, 전극층(332, 342)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin-Zinc Oxide) 등과 같은 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 반사층(331, 341)과 전극층(332, 342)은 ITO, IZO, ITZO 등과 같은 투명도전층과 은, 구리와 같은 금속층이 각각 한층 이상 적층된 구조를 이룰 수 있다. 일 예로, 반사층(331, 341)과 전극층(332, 342)은 ITO/은(Ag)/ITO의 적층구조를 형성할 수도 있다.
제1 격벽(410) 상에 배치되는 제1 반사층(331)과 제1 전극층(332)은 제1 전극(330)을 이룰 수 있다. 제1 전극(330)은 제1 격벽(410)의 양 끝단에서 연장된 영역까지 돌출될 수 있고, 이에 따라 제1 전극(330)은 상기 돌출된 영역에서 절연기판층(310)과 접촉할 수 있다. 제2 격벽(420) 상에 배치되는 제2 반사층(341)과 제2 전극층(342)은 제2 전극(340)을 이룰 수 있다. 제2 전극(340)은 제2 격벽(420)의 양 끝단에서 연장된 영역까지 돌출될 수 있고, 이에 따라 제2 전극(340)은 상기 돌출된 영역에서 절연기판층(310)과 접촉할 수 있다.
제1 전극(330)과 제2 전극(340)은 각각 제1 격벽(410)과 제2 격벽(420)의 전 영역을 커버하도록 배치될 수 있다. 다만, 상술한 바와 같이, 제1 전극(330)과 제2 전극(340)은 서로 이격되어 대향하도록 배치된다. 특히, 제1 전극 가지부(330B)와 제2 전극 가지부(340B)는 서로 평행하되 이격되어 배치되고, 서로 이격된 사이에는 후술할 바와 같이 제1 절연층(510)이 배치되고, 그 상부에 발광 소자(350)가 배치될 수 있다.
또한, 제1 반사층(331)은 제1 박막 트랜지스터(120)로부터 구동 전압을 전달받을 수 있고, 제2 반사층(341)은 전원 배선(161)으로부터 전원 전압을 전달받을 수 있으므로, 제1 전극(330)과 제2 전극(340)은 각각 구동 전압과 전원 전압을 전달받는다. 후술할 바와 같이, 제1 전극(330)은 제1 박막 트랜지스터(120)와 전기적으로 연결되고, 제2 전극(340)은 전원 배선(161)과 전기적으로 연결될 수 있다. 이에 따라, 제1 전극(330)과 제2 전극(340) 상에 배치되는 제1 접촉 전극(361) 및 제2 접촉 전극(362)은 상기 구동 전압과 전원 전압을 인가받을 수 있다. 상기 구동 전압과 전원 전압은 발광 소자(350)로 전달되고, 발광 소자(350)에 전류가 흐르면서, 광을 방출할 수 있다.
제1 전극(330)과 제2 전극(340) 상의 일부 영역에는 제1 절연층(510)이 배치된다. 제1 절연층(510)은 제1 전극(330)과 제2 전극(340)의 상면을 대부분 덮도록 배치되되, 제1 전극(330)과 제2 전극(340)의 일부를 노출시키는 개구부(510P)를 포함할 수 있다.
제1 절연층(510)은 제1 전극(330)과 제2 전극(340) 사이의 공간 내에 배치될 수 있다. 제1 절연층(510)은 평면상 제1 전극 가지부(330B)와 제2 전극 가지부(340B) 사이의 공간을 따라 형성된 섬형 또는 선형 형상을 가질 수 있다. 도 3에서는 하나의 제1 전극(330, 예컨대 제1 전극 가지부(330B))과 하나의 제2 전극(340, 예컨대 제2 전극 가지부(340B)) 사이의 이격된 공간에 제1 절연층(510)이 배치된 것을 도시하고 있다. 다만, 상술한 바와 같이 제1 전극(330)과 제2 전극(340)은 복수일 수 있으므로, 제1 절연층(510)은 하나의 제1 전극(330)과 다른 제2 전극(340), 또는 하나의 제2 전극(340)과 다른 제1 전극(330) 사이에도 배치될 수 있다.
제1 절연층(510)은 각 전극(330, 340)의 일부 영역, 예컨대, 제1 전극(330)과 제2 전극(340)이 대향하는 방향으로 돌출된 영역과 중첩될 수 있고, 각 전극(330, 340) 상에서, 격벽(410, 420)의 경사진 측면 상의 일부와 중첩되도록 배치될 수 있다. 일 예로, 제1 절연층(510)은 단면상 제1 전극(330)과 제2 전극(340)이 서로 대향하는 방향으로 돌출된 단부를 덮을 수 있다. 제1 절연층(510)은 각 전극(330, 340)과 중첩된 영역을 보호함과 동시에, 이들을 전기적으로 상호 절연시킬 수 있다. 이에 따라, 제1 절연층(510)은 절연기판층(310)과 하면의 일부가 접촉할 수 있고, 각 전극(330, 340)과 하면의 일부 및 측면이 접촉할 수 있다.
다만, 이에 제한되지 않으며, 몇몇 실시예에서는 제1 절연층(510)이 제1 전극(330)과 제2 전극(340) 상의 영역 중에서 격벽(410, 420)의 평탄한 상면의 일부와 중첩되도록 배치될 수도 있다. 이 경우, 제1 절연층(510)의 하면은 격벽(410, 420)의 평탄한 상면의 각 전극(330, 340)과 일부 중첩될 수도 있다.
각 전극(330, 340) 상에는 제1 절연층(510)이 배치되지 않고, 각 전극(330, 340)의 상부면 중 일부가 노출되도록 개구부(510P)가 배치될 수 있다. 구체적으로, 개구부(510P)는 제1 전극 가지부(330B) 및 제2 전극 가지부(340B)의 상부면 중 일부가 노출되도록 배치될 수 있다. 도 2를 참조하여 상술한 바와 같이, 개구부(510P)는 각 전극 가지부(330B, 340B)의 중심을 기준으로 일정 넓이를 갖도록 배치됨으로써, 제1 전극 가지부(330B) 및 제2 전극 가지부(340B)의 양 측부보다 내측으로 이격되어 배치될 수 있다.
이에 따라, 도 3에 도시된 바와 같이, 개구부(510P)는 격벽(410, 420)의 경사진 측면 상의 제1 전극(330) 및 제2 전극(340)과 일부 중첩될 수 있다. 즉, 개구부(510P)에 의해 노출된 제1 전극(330) 및 제2 전극(340)은 격벽(410, 420)의 평탄한 상부면 및 경사진 측면과 중첩된 영역일 수 있다. 다만, 이에 제한되지 않으며, 상술한 바와 같이 제1 절연층(510)이 격벽(410, 420)의 평탄한 상부면에도 배치되는 경우, 개구부(510P)는 상기 상부면에서만 제1 전극(330) 및 제2 전극(340)을 노출시킬 수 있다. 즉, 개구부(510P)의 넓이에 따라 제1 전극(330) 및 제2 전극(340)이 노출되는 영역의 넓이가 달라질 수 있다.
개구부(510P) 상에는 후술하는 접촉 전극(360)이 배치되고, 제1 전극(330) 및 제2 전극(340)은 접촉 전극(360)과 컨택될 수 있다. 또한, 접촉 전극(360)은 제1 절연층(510) 상에 배치된 발광 소자(350)와 접촉할 수 있으므로, 제1 전극(330)과 제2 전극(340)으로 인가되는 전기 신호를 발광 소자(350)로 전달할 수 있다. 개구부(510P)의 넓이에 따라 접촉 전극(360)과 제1 전극(330) 및 제2 전극(340)이 접촉하는 면적이 달라질 수 있다. 이는 각 화소(PX) 내에 배치될 수 있는 발광 소자(350)의 개수, 전극 재료 등에 따라 선택될 수 있다.
발광 소자(350)는 제1 전극(330)과 제2 전극(340) 사이에 적어도 하나 배치될 수 있다. 도 1에서는 각 화소(PX) 내에 동일한 색의 광을 방출하는 발광 소자(350)만이 배치된 경우를 예시하고 있다. 다만, 이에 제한되지 않고 상술한 바와 같이 서로 다른 색의 광을 방출하는 발광 소자(350)들이 하나의 화소(PX) 내에 함께 배치될 수도 있다.
발광 소자(350)는 발광 다이오드(Light Emitting diode)일 수 있다. 발광 소자(350)는 그 크기가 대체로 나노 단위인 나노 구조물일 수 있다. 발광 소자(350)는 무기물로 이루어진 무기 발광 다이오드일 수 있다. 발광 소자(350)가 무기 발광 다이오드일 경우, 서로 대향하는 두 전극들 사이에 무기 결정 구조를 갖는 발광 물질을 배치하고 발광 물질에 특정 방향으로 전계를 형성하면, 무기 발광 다이오드가 특정 극성이 형성되는 상기 두 전극 사이에 정렬될 수 있다.
구체적으로, 발광 소자(350)는 제1 전극 가지부(330B)와 제2 전극 가지부(340B) 사이에서 개구부(510P)가 배치되지 않은 영역의 제1 절연층(510) 상에 배치될 수 있다. 이에 따라, 발광 소자(350)의 하면과 제1 절연층(510)의 상면은 접촉할 수 있고, 절연기판층(310), 제1 절연층(510) 및 발광 소자(350)는 제1 전극 가지부(330B)와 제2 전극 가지부(340B) 사이에서 순차적으로 적층된 구조를 가질 수 있다.
또한, 발광 소자(350)는 양 측부가 노출되도록 제1 절연층(510) 상에 배치될 수 있고, 후술하는 접촉 전극(360)은 상기 각 전극(330, 340)의 노출된 상부면과 발광 소자(350)의 양 측부와 접촉될 수 있다.
도 3의 확대도를 참조하면, 후술할 바와 같이 몇몇 실시예에서 발광 소자(350)는 제1 도전형 반도체층(351), 활성물질층(353), 제2 도전형 반도체층(352) 및 전극 물질층(357)이 적층된 구조를 가질 수 있다. 발광 소자(350)의 상기 적층순서는 절연기판층(310)에 수평한 방향으로 제1 도전형 반도체층(351), 활성물질층(353), 제2 도전형 반도체층(352) 및 전극 물질층(357)이 배치될 수 있다. 다시 말해, 상기 복수의 층들이 적층된 발광 소자(350)는 절연기판층(310)과 수평한 가로방향으로 배치될 수 있다. 다만, 이에 제한되는 것은 아니며, 발광 소자(350)는 상술한 적층 방향이 반대가 되어 정렬될 수도 있다.
한편, 상술한 바와 같이, 발광 소자(350)의 장축의 길이(h)는 복수의 개구부(510P)의 대향하는 측면 간에 이격된 길이(l1)보다 짧되, 복수의 전극 가지부(330B, 340B)의 대향하는 측면 간에 이격된 길이(l2)보다 길수 있다(l2<h<l1). 이에 따라, 후술하는 접촉 전극(360)이 발광 소자(350)의 양 단부 측면에서 원활하게 전기적으로 접촉될 수 있고, 발광 소자(350)의 일 단부는 제1 전극(330)과, 타 단부는 제2 전극(340)과 전기적으로 연결될 수 있다.
이러한 제1 절연층(510)과 개구부(510P)의 배치는 표시 장치(10)의 제조시 제1 절연층(510)이 제1 전극(330)과 제2 전극(340)을 전부 덮도록 배치된 후, 일부가 패터닝됨으로써 개구부(510P)가 형성된 것일 수도 있다. 발광 소자(350)는 제1 전극(330)과 제2 전극(340) 사이의 제1 절연층(510) 상에 배치되는데, 개구부(510P)가 형성될 때 제1 절연층(510)의 발광 소자(350)가 배치된 영역과 이격되어 패터닝 된다. 이에 따라, 발광 소자(350)와 인접한 영역은 패터닝되지 않으므로, 제1 절연층(510)과 발광 소자(350) 사이의 일부 재료가 제거되는 문제를 방지할 수 있다.
또한, 제1 절연층(510)은 발광 소자(350)의 하면과 중첩하는 중첩 영역, 발광 소자(350)의 일 단부의 외측으로 연장되어 발광 소자(350)와 비중첩하는 제1 비중첩 영역 및 발광 소자(350)의 타 단부의 외측으로 연장되어 발광 소자(350)와 비중첩하는 제2 비중첩 영역을 포함할 수 있다. 제1 절연층(510)이 발광 소자(350)와 접촉하는 중첩 영역의 접촉면은 제1 절연층(510)이 발광 소자(350)와 중첩하지 않는 제1 비중첩 영역 및 제2 비중첩 영역 중 각 전극(330, 340)과 접하는 영역의 일부와 수평을 이룰 수 있다. 즉, 접촉 전극(360)은 발광 소자(350)의 하면에서 재료가 끊어지지 않도록 연결될 수 있다. 따라서, 제1 절연층(510)의 상부면과 발광 소자(350)의 하부면은 매끄러운 접촉을 유지할 수 있고, 접촉 전극(360)이 발광 소자(350)와 컨택될 때 접촉 전극(360)의 재료가 단선되는 문제가 방지될 수 있다. 또한, 제1 절연층(510)은 발광 소자(350)의 제1 도전형 반도체층(351) 및 제2 도전형 반도체층(352)이 다른 기재와 직접 접촉하는 것을 방지하여 발광 소자(350)의 손상을 방지할 수 있다.
제1 절연층(510)의 상기 제1 비중첩 영역 및 제2 비중첩 영역의 적어도 일부는 제1 전극(330)과 제2 전극(340)이 경사진 격벽(410, 420)의 측면과 중첩되는 영역에 배치될 수 있다. 즉, 상기 제1 비중첩 영역과 제2 비중첩 영역의 일부는 상기 중첩 영역보다 단면상 높게 위치할 수 있다. 다만, 이에 제한되지 않으며, 제1 비중첩 영역과 제2 비중첩 영역은 중첩영역과 수평일 이룰 수 있고, 경우에 따라서는 상술한 바와 같이, 제1 전극(330)과 제2 전극(340)이 격벽(410, 420)의 평탄한 상면과 중첩되는 영역에도 배치될 수 있다. 이에 대한 자세한 설명은 후술한다.
제2 절연층(520)은 발광 소자(350) 상의 적어도 일부 영역과 중첩되도록 배치될 수 있다. 제2 절연층(520)은 발광 소자(350)를 보호함과 동시에 제1 전극(330)과 제2 전극(340) 사이에서 발광 소자(350)를 고정시키는 기능을 수행할 수 있다.
도 3에서는 제2 절연층(520)이 단면도상 발광 소자(350)의 상부면에 배치된 것을 도시하고 있으나, 제2 절연층(520)은 발광 소자(350)의 외면을 감싸도록 배치될 수 있다. 도면에서는 도시하지 않았으나, 제2 절연층(520)의 재료 중 일부는 발광 소자(350)의 하면과 제1 절연층(510)이 접하는 영역에 배치될 수도 있다. 이는 표시 장치(10)의 제조 시, 제1 절연층(510) 상에 발광 소자(350)가 배치되고 그 위에 제2 절연층(520)이 형성될 때, 발광 소자(350)의 하면과 접하는 제1 절연층(510)에 형성된 공극으로 제2 절연층(520)의 재료 중 일부가 침투하여 형성된 것일 수 있다.
또한, 제2 절연층(520)은 발광 소자(350)의 양 측면이 노출되도록 배치된다. 즉, 단면상 발광 소자(350)의 상부면에 배치된 제2 절연층(520)은 일 축방향으로 측정된 길이가 발광 소자(350)보다 짧아서, 제2 절연층(520)은 발광 소자(350)의 상기 양 측면보다 내측으로 함몰될 수 있다. 이에 따라, 제1 절연층(510), 발광 소자(350) 및 제2 절연층(520)은 측면이 계단식으로 적층될 수 있다. 이 경우 후술하는 접촉 전극(360)은 발광 소자(350)의 양 단부 측면과 원활하게 접촉이 이루어질 수 있다. 다만, 이에 제한되지 않으며, 제2 절연층(520)의 길이와 발광 소자(350)의 길이가 일치하여 양 측부들이 정렬될 수 있다. 제1 절연층(510)과 같이, 제2 절연층(520)도 평면상 제1 전극 가지부(330B)와 제2 전극 가지부(340B) 사이의 공간을 따라 형성된 섬형 또는 선형 형상을 가질 수 있다.
한편, 제2 절연층(520)은 제1 절연층(510)을 덮도록 배치된 뒤 일부 영역, 예컨대, 발광 소자(350)가 접촉 전극(360)과 컨택되도록 노출되는 영역에서 제2 절연층(520)이 패터닝되어 형성된 것일 수 있다. 제2 절연층(520)을 패터닝하는 단계는 통상적인 건식 식각 또는 습식 식각을 통해 수행할 수 있다. 여기서, 제1 절연층(510)이 패터닝되지 않도록 하기 위해, 제1 절연층(510)과 제2 절연층(520)은 서로 다른 식각 선택비를 갖는 재료를 포함할 수 있다. 다시 말해, 제2 절연층(520)을 패터닝할 때, 제1 절연층(510)은 에칭 스토퍼(etching stopper)의 기능을 수행할 수도 있다.
이에 따라 제2 절연층(520)이 발광 소자(350)의 외면을 덮고, 발광 소자(350)의 양 단부는 노출되도록 패터닝 하더라도, 제1 절연층(510)은 재료가 손상되지 않는다. 특히, 발광 소자(350)와 접촉 전극(360)이 컨택되는 발광 소자(350)의 양 단부에서 제1 절연층(510)과 발광 소자(350)는 매끄러운 접촉면을 형성할 수 있다. 발광 소자(350)와 컨택되는 접촉 전극(360)이 형성될 때, 발광 소자(350)의 하면과 접촉하는 제1 절연층(510)에서 패터닝에 의한 공극이 형성되지 않기 때문에, 접촉 전극(360)이 상기 공극에 의해 재료가 단선되는 문제를 방지할 수 있다. 이에 대한 보다 자세한 설명은 후술하기로 한다.
다시, 도 3을 참조하면, 제2 절연층(520) 상에는 제1 전극(330) 상에 배치되고, 제2 절연층(520)의 적어도 일부와 중첩되는 제1 접촉 전극(361)과 제2 전극(340) 상에 배치되고, 제2 절연층(520)의 적어도 일부와 중첩되는 제2 접촉 전극(362)이 배치될 수 있다.
제1 접촉 전극(361)은 제1 전극(330) 상에서 이를 부분적으로 커버하도록 배치되되, 하면이 부분적으로 발광 소자(350), 제1 절연층(510) 및 제2 절연층(520)과 접촉할 수 있다. 제1 접촉 전극(361)의 제2 전극(340)이 배치된 방향의 일 단부는 제2 절연층(520) 상에 배치된다.
제2 접촉 전극(362)은 제2 전극(340) 상에서 이를 부분적으로 커버하도록 배치되되, 하면이 부분적으로 발광 소자(350), 제1 절연층(510) 및 제3 절연층(530)과 접촉할 수 있다. 제2 접촉 전극(362)이 제1 전극(330)이 배치된 방향의 양 단부는 제3 절연층(530) 상에 배치된다.
다시 말해, 제1 접촉 전극(361)과 제2 접촉 전극(362)은 각각 제1 전극(330)과 제2 전극(340)의 상부면에 배치될 수 있다. 구체적으로, 제1 접촉 전극(361)과 제2 접촉 전극(362)은 제1 전극(330)과 제2 전극(340)의 상부면에서 각각 제1 전극층(332) 및 제2 전극층(342)과 접촉할 수 있다. 제1 절연층(510) 및 제2 절연층(520)은 제1 격벽(410)과 제2 격벽(420)의 상부면에서 제1 전극(330)과 제2 전극(340)을 덮도록 배치된 영역이 패터닝될 수 있다. 이에 따라, 제1 전극(330)과 제2 전극(340)은 각각 제1 전극층(332) 및 제2 전극층(342)이 노출되고, 상기 노출된 영역에서 각 접촉 전극(360)과 전기적으로 연결될 수 있다.
또한, 제1 접촉 전극(361)과 제2 접촉 전극(362)은 발광 소자(350)의 일 단부와 타 단부, 예컨대 제1 도전형 반도체층(351) 및 전극 물질층(357)에 각각 접촉될 수 있다. 이에 따라, 제1 접촉 전극(361) 및 제2 접촉 전극(362)은 제1 전극층(332) 및 제2 전극층(342)에 인가된 전기 신호를 발광 소자(350)에 전달할 수 있다.
제1 접촉 전극(361) 및 제2 접촉 전극(362)은 제2 절연층(520) 또는 제3 절연층(530) 상에서 서로 이격되어 배치될 수 있다. 즉, 제1 접촉 전극(361) 및 제2 접촉 전극(362)은 발광 소자(350)와 제2 절연층(520) 또는 제3 절연층(530)에 함께 접촉되나, 제2 절연층(520) 상에서는 적층된 방향으로 이격되어 배치됨으로써 전기적으로 절연될 수 있다. 이로 인해 제1 접촉 전극(361)과 제2 접촉 전극(362)은 각각 제1 박막 트랜지스터(120)와 전원 배선(161)에서 서로 다른 전원을 인가 받을 수 있다. 일 예로, 제1 접촉 전극(361)은 제1 박막 트랜지스터(120)에서 제1 전극(330)으로 인가되는 구동 전압을, 제2 접촉 전극(362)은 전원 배선(161)에서 제2 전극(340)으로 인가되는 공통 전원 전압을 인가받을 수 있다. 다만, 이에 제한되는 것은 아니다.
제1 접촉 전극(361)은 제1 전극(330)이 개구부(510P)에 의해 노출된 영역에서 컨택되되, 제1 전극(330)이 제4 컨택홀(319_1)을 통해 제1 박막 트랜지스터(120)와 컨택되는 영역과 중첩되지 않도록 배치될 수 있다. 제2 접촉 전극(362)은 제2 전극(340)이 개구부(510P)에 의해 노출된 영역에서 컨택되되, 제2 전극(340)이 제5 컨택홀(319_2)을 통해 전원 배선(161)과 컨택되는 영역과 중첩되지 않도록 배치될 수 있다. 즉, 도 1을 함께 참조하여 설명하면, 제1 전극 줄기부(330S) 상의 제1 전극 컨택홀(CNTD)에는 제1 접촉 전극(361)이 형성되지 않을 수 있고, 제2 전극 줄기부(340S) 상의 제2 전극 컨택홀(CNTS)에는 제2 접촉 전극(362)이 형성되지 않을 수 있다. 제1 접촉 전극(361)과 제2 접촉 전극(362)은 실질적으로 각 전극 가지부(330B, 340B) 상에만 형성될 수 있으나, 이에 제한되는 것은 아니다. 경우에 따라서는 제1 전극 줄기부(330S) 또는 제2 전극 줄기부(340S) 상의 일부 영역에도 각각 제1 접촉 전극(361)과 제2 접촉 전극(362)이 배치될 수도 있다.
접촉 전극(360)은 전도성 물질을 포함할 수 있다. 예를 들어, ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
또한, 접촉 전극(360)은 전극층(332, 342)과 동일한 물질을 포함할 수 있다. 접촉 전극(360)은 전극층(332, 342)에 컨택될 수 있도록, 전극층(332, 342) 상에서 실질적으로 동일한 패턴으로 배치될 수 있다. 일 예로, 제1 전극층(332)과 제2 전극층(342)에 컨택되는 제1 접촉 전극(361)과 제2 접촉 전극(362)은 제1 전극층(332) 및 제2 전극층(342)으로 인가되는 전기 신호를 전달받아 발광 소자(350)로 전달할 수 있다.
한편, 상술한 바와 같이, 제1 접촉 전극(361) 및 제2 접촉 전극(362)은 발광 소자(350)의 양 단부 측면에서 재료의 단선이 발생하지 않고 원활하게 접촉할 수 있다.
발광 소자(350)와 제1 절연층(510)이 접하는 면에서 제1 절연층(510)의 재료는 손상되거나 식각되지 않은 상태로 존재할 수 있다. 제2 절연층(520)이 발광 소자(350)의 양 단부가 노출되도록 패터닝 될 때, 제1 절연층(510)과 제2 절연층(520)은 서로 다른 식각 선택비를 가짐으로써 제1 절연층(510)은 에칭스토퍼의 기능을 수행하고, 제2 절연층(520)만 선택적으로 식각될 수 있다.
이에 따라, 발광 소자(350)의 하면과 제1 절연층(510)은 재료의 손상이나 식각됨 없이 매끄러운 접촉면을 유지할 수 있다. 무기물을 포함하는 접촉 전극(360)은 박막도포성(Step-coverage)이 불량하더라도, 발광 소자(350)의 하면에 접촉 전극(360)의 재료가 형성되지 않고, 발광 소자(350) 하면의 공극에 의해 재료의 단선이 발생되는 것을 방지할 수 있다.
제3 절연층(530)은 제1 접촉 전극(361)의 상부에 배치되어, 제1 접촉 전극(361)과 제2 접촉 전극(362)을 전기적으로 상호 절연시킬 수 있다. 제3 절연층(530)은 제1 접촉 전극(361)을 덮도록 배치되되, 발광 소자(350)가 제2 접촉 전극(362)과 컨택될 수 있도록 발광 소자(350)의 일부 영역에는 중첩되지 않도록 배치될 수 있다. 제3 절연층(530)은 제2 절연층(520)의 상부면에서 제1 접촉 전극(361), 제2 접촉 전극(362) 및 제2 절연층(520)과 부분적으로 접촉할 수 있다. 제3 절연층(530)은 제2 절연층(520)의 상부면에서 제1 접촉 전극(361)의 일 단부를 커버하도록 배치될 수 있다. 이에 따라 제3 절연층(530)은 제1 접촉 전극(361)을 보호함과 동시에, 제1 접촉 전극(361)과 제2 접촉 전극(362)을 전기적으로 절연시킬 수 있다.
제3 절연층(530)의 제2 전극(340)이 배치된 방향의 일 단부는 제2 절연층(520)의 일 측면과 정렬될 수 있다.
한편, 몇몇 실시예에서, 표시 장치(10)는 제3 절연층(530)이 생략될 수도 있다. 이에 따라, 제1 접촉 전극(361)과 제2 접촉 전극(362)은 실질적으로 동일한 평면상에 배치될 수 있고, 후술할 패시베이션층(550)에 의해 제1 접촉 전극(361)과 제2 접촉 전극(362)은 전기적으로 상호 절연될 수 있다.
패시베이션층(550)은 제3 절연층(530) 및 제2 접촉 전극(362)의 상부에 형성되어, 외부 환경에 대하여 절연기판층(310) 상에 배치되는 부재들을 보호하는 기능을 할 수 있다. 제1 접촉 전극(361) 및 제2 접촉 전극(362)이 노출될 경우, 전극 손상에 의해 접촉 전극 재료의 단선 문제가 발생할 수 있기 때문에, 패시베이션층(550)으로 이들을 커버할 수 있다. 즉, 패시베이션층(550)은 제1 전극(330), 제2 전극(340), 발광 소자(350) 등을 커버하도록 배치될 수 있다. 또한, 상술한 바와 같이, 제3 절연층(530)이 생략되는 경우, 패시베이션층(550)은 제1 접촉 전극(361)과 제2 접촉 전극(362)의 상부에 형성될 수 있다. 이 경우, 패시베이션층(550)은 제1 접촉 전극(361)과 제2 접촉 전극(362)을 전기적으로 상호 절연시킬 수도 있다.
상술한 제1 절연층(510), 제2 절연층(520), 제3 절연층(530) 및 패시베이션층(550) 각각은 무기물 절연성 물질을 포함할 수 있다. 예를 들어, 제1 절연층(510), 제2 절연층(520), 제3 절연층(530) 및 패시베이션층(550)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 산화 알루미늄(Al2O3), 질화 알루미늄(AlN)등과 같은 물질을 포함할 수 있다. 제1 절연층(510), 제2 절연층(520), 제3 절연층(530) 및 패시베이션층(550)은 동일한 물질로 이루어질 수도 있지만, 서로 다른 물질로 이루어질 수도 있다. 기타, 제1 절연층(510), 제2 절연층(520), 제3 절연층(530) 및 패시베이션층(550)에 절연성을 부여하는 다양한 물질이 적용가능하다.
한편, 제1 절연층(510)과 제2 절연층(520)은 상술한 바와 같이, 서로 다른 식각 선택비를 가질 수 있다. 일 예로, 제1 절연층(510)이 실리콘산화물(SiOx)을 포함하는 경우, 제2 절연층(520)은 실리콘질화물(SiNx)을 포함할 수 있다. 다른 예로, 제1 절연층(510)이 실리콘질화물(SiNx)을 포함하는 경우에는, 제2 절연층(520)은 실리콘산화물(SiOx)을 포함할 수도 있다. 다만, 이에 제한되는 것은 아니다.
이상과 같이, 일 실시예에 따른 표시 장치(10)는 제1 전극(330)과 제2 전극(340)을 포함하고, 제1 전극(330)과 제2 전극(340) 사이에 배치되는 발광 소자(350)를 포함할 수 있다. 발광 소자(350)는 제1 접촉 전극(361)과 제2 접촉 전극(362)으로부터 전기 신호를 받아 특정 파장대의 광을 방출할 수 있다. 여기서, 발광 소자(350)는 제1 전극(330)과 제2 전극(340) 사이에 배치된 제1 절연층(510) 상에 배치되고, 제1 전극(330)과 제2 전극(340) 상의 일부 영역에 개구부(510P)를 통해 제1 접촉 전극(361)과 제2 접촉 전극(362)은 제1 전극(330)과 제2 전극(340)에 컨택될 수 있다.
제1 절연층(510)은 개구부(510P)가 형성되는 영역이 발광 소자(350)와 이격되어 배치되고, 제1 절연층(510)이 발광 소자(350)와 접촉하는 면은 각 전극(330, 340) 방향으로 수평하게 연장되어, 발광 소자(350)와 매끄럽게 접촉될 수 있다. 이에 따라, 발광 소자(350)의 양 단부 측면에서 제1 접촉 전극(361)과 제2 접촉 전극(362)이 원활하게 컨택될 수 있고, 접촉 전극(360)의 재료의 단선을 방지할 수 있다.
한편, 발광 소자(350)는 기판상에서 에픽택셜(Epitaxial) 성장법에 의해 제조될 수 있다. 기판상에 반도체층을 형성하기 위한 시드 결정(Seed crystal)층을 형성하고, 원하는 반도체 재료를 증착시켜 성장시킬 수 있다. 이하, 도 6을 참조하여 다양한 실시예들에 따른 발광 소자(350)의 구조에 대하여 상세히 설명하기로 한다.
도 4는 일 실시예들에 따른 발광 소자의 개략도이다.
도 4를 참조하면, 발광 소자(350)는 복수의 도전형 반도체층(351, 352) 및 상기 복수의 도전형 반도체층(351, 352) 사이에 배치되는 활성물질층(353), 전극 물질층(357) 및 절연성 물질층(358)을 포함할 수 있다. 제1 전극(330) 및 제2 전극(340)으로부터 인가되는 전기 신호는 복수의 도전형 반도체층(351, 352)을 통해 활성물질층(353)으로 전달되어 광을 방출할 수 있다.
구체적으로, 발광 소자(350)는 제1 도전형 반도체층(351), 제2 도전형 반도체층(352), 제1 도전형 반도체층(351)과 제2 도전형 반도체층(352) 사이에 배치되는 활성물질층(353), 제2 도전형 반도체층(352) 상에 배치되는 전극 물질층(357) 및 절연성 물질층(358)을 포함할 수 있다. 도 4의 발광 소자(350)는 제1 도전형 반도체층(351), 활성물질층(353), 제2 도전형 반도체층(352) 및 전극 물질층(357)이 길이방향으로 순차적으로 적층된 구조를 도시하고 있으나, 이에 제한되지 않는다. 전극 물질층(357)은 생략될 수 있고, 몇몇 실시예에서는 제1 도전형 반도체층(351) 및 제2 도전형 반도체층(352)의 양 측면 중 적어도 어느 하나에 배치될 수도 있다. 이하에서는, 도 4의 발광 소자(350)를 예시하여 설명하기로 한다.
제1 도전형 반도체층(351)은 n형 반도체층일 수 있다. 일 예로, 발광 소자(350)가 청색 파장대의 광을 방출하는 경우, 제1 도전형 반도체층(351)은 InxAlyGa1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료일 수 있다. 예를 들어, n형으로 도핑된 InAlGaN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 도전형 반도체층(351)은 제1 도전성 도펀트가 도핑될 수 있으며, 일 예로 제1 도전성 도펀트는 Si, Ge, Sn 등일 수 있다. 제1 도전형 반도체층(351)의 길이는 1.5㎛ 내지 5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
제2 도전형 반도체층(352)은 p형 반도체층일 수 있다. 일 예로, 발광 소자(350)가 청색 파장대의 광을 방출하는 경우, 제2 도전형 반도체층(352)은 InxAlyGa1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료일 수 있다. 예를 들어, p형으로 도핑된 InAlGaN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제2 도전형 반도체층(352)은 제2 도전성 도펀트가 도핑될 수 있으며, 일 예로 제2 도전성 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다. 제2 도전형 반도체층(352)의 길이는 0.08㎛ 내지 0.25㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
활성물질층(353)은 제1 도전형 반도체층(351) 및 제2 도전형 반도체층(352) 사이에 배치되며, 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 활성물질층(353)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)와 우물층(Well layer)가 서로 교번적으로 복수개 적층된 구조일 수도 있다. 활성물질층(353)은 제1 도전형 반도체층(351) 및 제2 도전형 반도체층(352)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 일 예로, 활성물질층(353)이 청색 파장대의 광을 방출하는 경우, AlGaN, AlInGaN 등의 물질을 포함할 수 있으며, 특히, 활성물질층(353)이 다중 양자 우물 구조로, 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaN 또는 AlInGaN, 우물층은 GaN 또는 AlGaN 등과 같은 물질을 포함할 수 있다. 다만, 이에 제한되는 것은 아니며, 활성물질층(353)은 밴드갭(Band gap) 에너지가 큰 종류 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 이에 따라, 활성물질층(353)이 방출하는 광은 청색 파장대의 광으로 제한되지 않고, 경우에 따라 적색, 녹색 파장대의 광을 방출할 수도 있다. 활성물질층(353)의 길이는 0.05㎛ 내지 0.25㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
활성물질층(353)에서 방출되는 광은 발광 소자(350)의 길이방향 외부면 뿐만 아니다, 양 측면으로 방출될 수 있다. 즉, 활성물질층(353)에서 방출되는 광은 일 방향으로 방향성이 제한되지 않는다.
전극 물질층(357)은 오믹(ohmic) 접촉 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다. 전극 물질층(357)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 전극 물질층(357)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au) 및 은(Ag) 중에서 적어도 어느 하나를 포함할 수 있다. 전극 물질층(357)은 동일한 물질을 포함할 수 있고, 서로 다른 물질을 포함할 수도 있다. 다만, 이에 제한되는 것은 아니다.
절연성 물질층(358)은 발광 소자(350)의 외부에 형성되어 발광 소자(350)를 보호할 수 있다. 일 예로, 절연성 물질층(358)은 발광 소자(350)의 측면부를 둘러싸도록 형성되어, 발광 소자(350)의 길이방향의 양 단부, 예를 들어 제1 도전형 반도체층(351) 및 제2 도전형 반도체층(352)이 배치된 양 단부에는 형성되지 않을 수 있다. 다만, 이에 제한되지는 않는다. 절연성 물질층(358)은 절연특성을 가진 물질들, 예를 들어, 실리콘 산화물(Silicon oxide, SiOx), 실리콘 질화물(Silicon nitride, SiNx), 산질화 실리콘(SiOxNy), 질화알루미늄(Aluminum nitride, AlN), 산화알루미늄(Aluminum oxide, Al2O3) 등을 포함할 수 있다. 이에 따라 활성물질층(353)이 제1 전극(330) 또는 제2 전극(340)과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연성 물질층(358)은 활성물질층(353)을 포함하여 발광 소자(350)의 외부면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
절연성 물질층(358)은 길이방향으로 연장되어 제1 도전형 반도체층(351)부터 전극 물질층(357)까지 커버할 수 있도록 형성될 수 있다. 다만, 이에 제한되지 않고 절연성 물질층(358)은 제1 도전형 반도체층(351), 활성물질층(353) 및 제2 도전형 반도체층(352)만 커버하거나, 전극 물질층(357) 외면의 일부만 커버하여 전극 물질층(357)의 일부 외면이 노출될 수도 있다.
또한, 몇몇 실시예에서, 절연성 물질층(358)은 용액내에서 다른 절연성 물질층(358)과 응집되지 않고 분산되도록 표면처리될 수 있다. 후술하는 발광 소자(350)의 정렬시, 용액 내의 발광 소자(350)가 분산된 상태를 유지하여 제1 전극(330)과 제2 전극(340) 사이에서 서로 뭉치지 않으며 정렬될 수 있다. 일 예로, 절연성 물질층(358)은 표면이 소수성 또는 친수성 처리되어 상기 용액 내에서 상호 분산된 상태를 유지할 수 있다.
절연성 물질층(358)의 두께는 0.5 ㎛ 내지 1.5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
발광 소자(350)는 원통형일 수 있다. 다만, 발광 소자(350)의 형태가 이에 제한되는 것은 아니며, 정육면체, 직육면체, 육각기둥형 등 다양한 형태를 가질 수 있다. 발광 소자(350)는 길이가 1㎛ 내지 10㎛ 또는 2㎛ 내지 5㎛의 범위를 가질 수 있으며, 바람직하게는 4㎛ 내외의 길이를 가질 수 있다. 또한, 발광 소자(350)의 직경은 400nm 내지 700nm의 범위를 가질 수 있으며, 바람직하게는 500nm 내외의 두께를 가질 수 있다.
이하에서는, 도 5 내지 17을 참조하여 일 실시예에 따른 표시 장치(10)의 제조방법에 대하여 설명한다.
도 5 내지 도 17은 일 실시예에 따른 표시 장치의 제조방법을 나타내는 단면도이다.
먼저, 도 5를 참조하면, 절연기판층(310), 절연기판층(310) 상에 서로 이격되어 배치되는 제1 격벽(410) 및 제2 격벽(420), 제1 격벽(410) 및 제2 격벽(420) 상에 각각 배치되는 제1 전극(330) 및 제2 전극(340)을 포함하는 제1 기판층(600)을 준비한다. 상기의 부재들은 통상적인 마스크 공정을 수행하여 금속 또는 유기물 등을 패터닝함으로써 형성될 수 있다. 이하에서는 각 부재들이 형성되는 과정에 대하여는 생략하여 설명하기로 한다.
제1 기판층(600)의 절연기판층(310)의 하부에는 상술한 바와 같이 제1 박막 트랜지스터(120), 제2 박막 트랜지스터(140) 및 전원 배선(161)이 개제될 수 있다. 다만, 상기 부재들은 도 3을 참조하여 설명한 바와 동일하므로, 이에 대한 자세한 설명은 생략하기도 한다.
다음으로, 도 6을 참조하면, 제1 전극(330)과 제2 전극(340)을 커버하도록 배치되는 제1 절연물층(511)을 형성한다. 제1 절연물층(511)은 후술하는 단계에서 패터닝되어 도 3의 제1 절연층(510)을 형성할 수 있다.
다음으로 도 7을 참조하면, 제1 절연물층(511) 상에 제1 전극(330)과 제2 전극(340)이 서로 이격된 공간에 발광 소자(350)를 정렬시킨다. 발광 소자(350)를 정렬하기 위해, 유전영동(Dielectrophoresis, DEP)법을 이용할 수 있다.
도면에서는 도시하지 않았으나 발광 소자(350)를 정렬하는 방법에 대하여 구체적으로 설명하면, 먼저 복수의 발광 소자(350)를 포함하는 용액을 제1 전극(330)과 제2 전극(340) 상에 도포한다. 상기 용액은 잉크 또는 페이스트 등의 제형을 가질 수 있으며, 아세톤, 물, 알코올 및 톨루엔 중 어느 하나 이상일 수 있다. 다만, 이에 제한되지 않으며, 상온 또는 열에 의해 기화될 수 있는 물질인 경우 특별히 제한되지 않는다.
다음으로, 제1 전극(330) 및 제2 전극(340)에 교류 전원을 인가하고, 제1 전극(330)과 제2 전극(340) 사이에 전기장(E)에 의한 커패시턴스를 형성한다. 상기 커패시턴스가 형성되면, 불균일한 전기장(E) 하에서 발광 소자(350)에 쌍 극성이 유도되고, 발광 소자(350)는 유전영동힘(Dielectrophoresis Force, DEP Force)에 의해 힘을 받게 된다. 이에 따라, 발광 소자(350)는 유전영동힘에 의해 제1 전극(330)과 제2 전극(340) 사이에 정렬될 수 있다. 일 예로, 발광 소자(350)의 일 단부는 제1 전극(330) 상에 접촉하고, 타 단부는 제2 전극(340) 상에 접촉될 수 있다.
다음으로, 도 8을 참조하면, 제1 절연물층(511)과 발광 소자(350)를 커버하도록 제2 절연물층(521)을 형성하여, 제2 기판층(700)을 형성한다. 제2 절연물층(521)은 단면상 발광 소자(350)의 상면에 배치되나, 실질적으로 발광 소자(350)의 외면을 커버하도록 배치될 수 있다. 또한 상술한 바와 같이, 제2 절연물층(521)은 제1 절연물층(511)과 다른 식각 선택비를 갖는 재료를 포함할 수 있다. 제2 절연물층(521)은 후술하는 단계에 의해 패터닝되어 제2 절연층(520)을 형성할 수 있는데, 여기서 제1 절연물층(511)은 에칭스토퍼의 기능을 수행하여 제2 절연물층(521)만 선택적으로 패터닝된다.
다음으로 도 9를 참조하면, 제1 전극(330) 상의 제1 절연물층(511)의 일부가 노출되도록 제2 절연물층(521)을 패터닝한다. 제2 절연물층(521)이 패터닝될 때, 제1 절연물층(511)은 식각되거나 손상되지 않는다. 이에 따라, 제1 전극(330)과 접촉하는 발광 소자(350)의 일 단부에서 제1 절연물층(511)과 접촉하는 하면은 매끄러운 접촉을 유지할 수 있다. 제1 절연물층(511)이 발광 소자(350)의 하면과 접하는 접촉면은 제1 전극(330) 방향으로 수평하게 연장될 수 있다.
다음으로 도 10을 참조하면, 제1 전극(330)의 일부가 노출되도록 제1 절연물층(511)을 패터닝하여, 제1 개구부(510Pa)를 형성한다. 제1 개구부(510Pa)는 제1 격벽(410)의 평탄한 상면과 경사진 측면의 일부와 중첩되는 제1 전극(330)을 노출시킬 수 있다. 이에 따라, 제1 전극(330)이 배치된 영역의 제1 절연물층(511)은 제1 격벽(410)의 경사진 측면 상에서 제1 전극(330)과 일부 중첩될 수 있다.
다음으로 도 11을 참조하면, 제1 전극(330), 제1 절연물층(511) 및 제2 절연물층(521)의 일부를 덮도록 배치되되, 발광 소자(350)의 일 단부와 컨택되도록 제1 접촉 전극(361)을 형성한다. 제1 접촉 전극(361)은 도 12에서 노출된 제1 전극(330)과 컨택될 수 있고, 발광 소자(350)의 제1 전극(330)과 접촉하는 일 단부의 측면에서 컨택될 수 있다.
제2 절연물층(521)을 패터닝하는 단계에서, 발광 소자(350)의 하면과 제1 절연물층(511)이 접하는 접촉면은 매끄러운 표면을 유지할 수 있기 때문에, 제1 접촉 전극(361)은 제1 절연물층(511)의 상부면 중 일부와 발광 소자(350)의 일 단부 측면에서 재료의 단선 없이 원활하게 배치될 수 있다. 또한, 제1 접촉 전극(361)은 제2 절연물층(521)의 패터닝된 일 단부와 접촉할 수도 있다.
도 12은 도 11의 B 부분의 확대도이고, 도 13은 도 3의 일부분을 확대한 주사전자현미경(Scanning electron microscope, SEM) 사진이다.
도 12 및 도 13을 참조하면, 발광 소자(350)와 제1 절연물층(511)이 접하는 면에서 제1 절연물층(511)의 재료는 손상되거나 식각되지 않은 상태로 존재할 수 있다. 제2 절연물층(521)이 발광 소자(350)의 양 단부가 노출되도록 패터닝 될 때, 제1 절연물층(511)과 제2 절연물층(521)은 서로 다른 식각 선택비를 가짐으로써 제1 절연물층(511)은 에칭스토퍼의 기능을 수행하고, 제2 절연물층(521)만 선택적으로 식각될 수 있다.
도면에서 도시된 바와 같이, 발광 소자(350)의 하면과 제1 절연층(510)은 재료의 손상이나 식각됨 없이 매끄러운 접촉면을 유지할 수 있다. 이에 따라, 무기물을 포함하는 접촉 전극(360)은 박막도포성(Step-coverage)이 불량하더라도, 발광 소자(350)의 하면에 접촉 전극(360)의 재료가 형성되지 않고, 발광 소자(350) 하면의 공극에 의해 재료의 단선이 발생되는 것을 방지할 수 있다. 특히, 도 13을 참조하면, 접촉 전극(360)이 발광 소자(350)의 양 단부의 측면과 제1 절연층(510)의 상부면에서 단선없이 원활하게 접촉된 것을 알 수 있다.
제1 접촉 전극(361)은 제1 전극(330)이 제1 개구부(510Pa)에 의해 노출된 영역에서 컨택되되, 제1 전극(330)이 제4 컨택홀(319_1)을 통해 제1 박막 트랜지스터(120)와 컨택되는 영역과 중첩되지 않도록 배치될 수 있다. 자세한 설명은 상술한 바와 동일하다.
다음으로 도 14를 참조하면, 제1 접촉 전극(361)과 남아있는 제2 절연물층(521)을 덮도록 배치되는 제3 절연물층(531)을 형성한다. 제3 절연물층(531)도 후술하는 단계에서 패터닝되어 제3 절연층(530)을 형성할 수 있다. 제3 절연물층(531)은 제2 절연물층(521)과 동시에 식각될 수 있도록 동일한 식각 선택비를 갖는 재료를 포함할 수 있으나, 이에 제한되지 않고 다른 식각 선택비를 갖는 재료를 포함할 수도 있다.
다음으로 도 15를 참조하면, 제2 전극(340) 상의 제1 절연물층(511)의 일부가 노출되도록 제2 절연물층(521)과 제3 절연물층(531)을 패터닝한다. 상술한 바와 같이, 제2 절연물층(521)과 제3 절연물층(531)이 패터닝될 때, 제1 절연물층(511)은 식각되거나 손상되지 않는다. 이에 따라, 제2 전극(340)과 접촉하는 발광 소자(350)의 타 단부에서 제1 절연물층(511)과 접촉하는 하면은 매끄러운 접촉을 유지할 수 있다. 제1 절연물층(511)이 발광 소자(350)의 하면과 접하는 접촉면은 제2 전극(340) 방향으로 수평하게 연장될 수 있다.
여기서, 도 15에 도시된 바와 같이, 제2 절연물층(521)과 제3 절연물층(531)이 동시에 패터닝되는 경우, 제2 전극(340)이 배치된 방향의 일 단부면은 서로 정렬될 수 있다. 또한, 제2 절연물층(521)과 제3 절연물층(531)이 제2 전극(340)과 중첩된 영역이 패터닝됨에 따라 각각 제2 절연층(520)과 제3 절연층(530)을 형성할 수 있다.
다음으로 도 16을 참조하면, 제2 전극(340)의 일부가 노출되도록 제1 절연물층(511)을 패터닝하여, 제2 개구부(510Pb)를 형성한다. 제2 개구부(510Pb)는 제2 격벽(420)의 평탄한 상면과 경사진 측면의 일부와 중첩되는 제2 전극(340)을 노출시킬 수 있다. 이에 따라, 제2 전극(340)이 배치된 영역의 제1 절연물층(511)은 제2 격벽(420)의 경사진 측면 상에서 제2 전극(340)과 일부 중첩될 수 있다. 여기서, 제1 절연물층(511)은 패터닝됨에 따라 제1 절연층(510)을 형성할 수 있다.
다음으로 도 17을 참조하면, 제2 전극(340), 제1 절연층(510) 및 제3 절연층(530)의 일부를 덮도록 배치되되, 발광 소자(350)의 타 단부 및 제2 절연층(520)의 일 단부와 컨택되도록 제2 접촉 전극(362)을 형성한다. 제2 접촉 전극(362)은 도 16에서 노출된 제2 전극(340)과 컨택될 수 있고, 발광 소자(350)의 제2 전극(340)과 접촉하는 타 단부의 측면에서 컨택될 수 있다.
제2 절연물층(521) 및 제3 절연물층(531)을 패터닝하는 단계에서, 발광 소자(350)와 제1 절연물층(511)이 접하는 하면은 매끄러운 표면을 유지할 수 있기 때문에, 제2 접촉 전극(362)은 제1 절연물층(511)의 상부면 중 일부와 발광 소자(350)의 타 단부 측면에서 재료의 단선 없이 원활하게 배치될 수 있다. 또한, 제2 접촉 전극(362)은 제2 절연층(520) 및 제3 절연층(530)의 패터닝된 일 단부와 접촉할 수도 있다.
제2 접촉 전극(362)은 제2 전극(340)이 제2 개구부(510Pb)에 의해 노출된 영역에서 컨택되되, 제2 전극(340)이 제5 컨택홀(319_2)을 통해 전원 배선(161)과 컨택되는 영역과 중첩되지 않도록 배치될 수 있다. 자세한 설명은 상술한 바와 동일하다.
마지막으로, 도면에서는 도시하지 않았으나, 절연기판층(310) 상의 복수의 부재들을 커버하도록 배치되는 패시베이션층(550)을 형성하여 도 3의 표시 장치(10)를 제조할 수 있다.
이하에서는, 다른 실시예에 따른 표시 장치(10)에 대하여 설명하기로 한다. 도 1의 표시 장치(10)와의 차이점을 중심으로, 동일한 내용은 생략하여 설명하기로 한다.
도 18 및 도 19는 다른 실시예에 따른 표시 장치의 단면도이다.
먼저, 도 18을 참조하면, 표시 장치(10_1)는 절연기판층(310) 상의 복수의 격벽(410_1, 420_1), 예컨대 제1 격벽(410_1)과 제2 격벽(420_1)이 절연기판층(310)으로부터 돌출되도록 배치되되, 도 3과 달리 곡률을 가질 수 있다. 즉, 제1 격벽(410_1)과 제2 격벽(420_1)은 실질적으로 반원 또는 반 타원의 형상을 가질 수 있다.
도 18의 표시 장치(10_1)는 제1 격벽(410_1)과 제2 격벽(420_1)의 외면이 곡선을 갖기 때문에, 그 상부에 배치되는 복수의 부재들인 제1 절연층(510_1), 제1 전극(330_1), 제2 전극(340_2) 등이 곡선형으로 적층될 수 있다. 상기 복수의 부재들은 제1 격벽(410_1)과 제2 격벽(420_1) 상의 중첩되는 영역에서 곡률을 가지도록 배치될 수 있다.
다음으로 도 19를 참조하면, 표시 장치(10_2)는 제1 절연층(510_2)이 제1 전극(330_2)과 제2 전극(340_2)의 제1 격벽(410_2) 및 제2 격벽(420_2)의 수평한 상면에도 배치되고, 제1 접촉 전극(361_2) 및 제2 접촉 전극(362_2)은 제1 격벽(410_2) 및 제2 격벽(420_2)의 평탄한 상면에서만 제1 전극(330_2) 및 제2 전극(340_2)과 컨택될 수 있다. 즉, 도 3에 비해 도 19의 표시 장치(10_2)는 개구부(510P_2)의 넓이가 비교적 좁을 수 있다.
이에 따라, 발광 소자(350)의 하면과 제1 절연층(510_2)이 중첩되지 않는 제1 비중첩 영역과 제2 비중첩 영역의 일부는 제1 격벽(410_2) 및 제2 격벽(420_2)의 평탄한 상면과 중첩되는 제1 전극(330_2) 및 제2 전극(340_2) 상에 위치할 수 있다.
상술한 바와 같이, 개구부(510P)의 넓이는 제1 전극(330)과 제2 전극(340)에서 각각 제1 접촉 전극(361) 및 제2 접촉 전극(362)으로 전달되는 전기신호의 정도, 각 전극의 재료의 종류 등에 따라 조절될 수 있다. 또한, 개구부(510P)의 넓이는 제1 절연물층(511)을 패터닝하는 정도를 제어함으로써 조절할 수 있다.
도 20은 도 19의 표시 장치의 제조방법 중 일부를 나타내는 단면도이다.
도 20을 참조하면, 도 19의 표시 장치(10_2)의 제조 시, 제1 절연물층(511_2)의 일부를 패터닝하여 제1 전극(330_2) 또는 제2 전극(340_2)의 상면 중 일부를 노출시키는 단계에서, 도 12 및 도 16과 달리, 제1 격벽(410_2)과 제2 격벽(420_2)의 상면에도 제1 절연물층(511_2)이 일부 존재하도록 패터닝될 수 있다. 이에 따라, 개구부(510P_2)는 제1 격벽(410_2) 및 제2 격벽(420_2)의 평탄한 상면에만 배치되고, 제1 접촉 전극(361_2) 및 제2 접촉 전극(362_2)은 제1 격벽(410_2) 및 제2 격벽(420_2)의 평탄한 상면에서만 제1 전극(330_2) 및 제2 전극(340_2)과 컨택될 수 있다. 도 20에서는 제1 전극(330_2) 만 노출되는 것을 도시하고 있으나, 제2 전극(340_2)도 동일하게 적용될 수 있음은 자명하므로, 이에 대한 설명은 생략한다.
한편, 상술한 바와 같이 표시 장치(10)의 제3 절연층(530)은 생략될 수 있다. 이에 따라, 제1 접촉 전극(361)과 제2 접촉 전극(362)은 실질적으로 동일한 층에 배치될 수도 있다.
도 21은 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 21을 참조하면, 표시 장치(10_3)는 제3 절연층(530)이 생략되고, 제1 접촉 전극(361_3)과 제2 접촉 전극(362_3)이 제2 절연층(520_2) 상에서 서로 이격되어 배치되되, 실질적으로 동일한 평면상에 배치될 수 있다. 제1 접촉 전극(361_3)과 제2 접촉 전극(362_3)이 이격된 공간에는 패시베이션층(550_3)이 배치되어, 제1 접촉 전극(361_3)과 제2 접촉 전극(362_3)을 전기적으로 상호 절연시킬 수 있다. 도 21의 표시 장치(10_3)는 제2 절연물층(521)의 양 측면이 함께 패터닝되어 제1 전극(330)과 제2 전극(340)과 중첩된 제1 절연물층(511)이 동시에 노출됨으로써 제조될 수 있다.
도 22 내지 도 24는 도 21의 표시 장치의 제조 방법 중 일부를 나타내는 단면도이다.
먼저, 도 22를 참조하면, 도 8의 제2 기판층(700)을 제1 전극(330_3)과 제2 전극(340_3) 상의 제1 절연물층(511_3)의 일부가 노출되도록 제2 절연물층(521_3)을 함께 패터닝한다. 상술한 바와 같이, 제2 절연물층(521_3)이 패터닝될 때, 제1 절연물층(511_3)은 식각되거나 손상되지 않으며, 제2 절연물층(521_3)은 제2 절연층(520_3)을 형성할 수 있다.
다음으로 도 23을 참조하면, 제1 전극(330_3)과 제2 전극(340_3)의 일부가 노출되도록 제1 절연물층(511_3)을 함께 패터닝하여, 제1 개구부(520Pa_3) 및 제2 개구부(520Pb_3)를 형성한다. 제1 절연물층(511_3)은 제1 절연층(510_3)을 형성할 수 있다. 제1 개구부(520Pa_3) 및 제2 개구부(520Pb_3)의 배치나 형상은 상술한 바와 동일하다. 도 23에서는 제1 개구부(510Pa_3)와 제2 개구부(510Pb_3)가 제1 격벽(410) 및 제2 격벽(420)의 평탄한 상면과 경사진 측면의 일부와 중첩되도록 배치된 것을 도시하고 있으나, 이에 제한되지 않는다. 경우에 따라서 도 20과 같이 격벽(410, 420)의 평탄한 상면에만 배치될 수도 있다.
다음으로 도 24를 참조하면, 제1 전극(330_3)과 제2 전극(340_3) 상에 제1 개구부(510Pa_3)와 제2 개구부(510Pb_3)를 통해 컨택될 수 있도록 각각 제1 접촉 전극(361_3)과 제2 접촉 전극(362_3)을 형성한다. 의 제1 절연물층(511_3)이 함께 노출되어 는 동시에 형성될 수 있다. 제1 접촉 전극(361_3)과 제2 접촉 전극(362_3)은 실질적으로 동일한 평면상에서 서로 이격되어 배치될 수 있다. 도면에서는 도시하지 않았으나, 제1 접촉 전극(361_3)과 제2 접촉 전극(362_3)은 패시베이션층(550)에 의해 커버되고, 상기 이격된 공간에도 배치되는 패시베이션층(550)은 제1 접촉 전극(361_3)과 제2 접촉 전극(362_3)을 전기적으로 절연시킬 수 있다.
한편, 도 3의 표시 장치(10)는 발광 소자(350)와 제1 절연층(510)이 접하는 영역에서, 제1 절연층(510)에 공극이 생기지 않고 발광 소자(350)의 하면과 전면에서 접촉하는 것을 도시하고 있다. 다만, 몇몇 실시예에서, 제1 절연층(510)과 발광 소자(350)의 하면이 접하는 영역에서 일부 공극이 형성될 수 있는데, 이를 제2 절연층(520)이 충진할 수도 있다. 즉, 제2 절연층(520)은 발광 소자(350)의 외면을 덮도록 배치되되, 적어도 일부는 발광 소자(350)의 하면에서 제1 절연층(510) 및 발광 소자(350)와 접촉할 수도 있다.
도 25는 다른 실시예에 따른 표시 장치의 단면도이다.
도 25를 참조하면, 표시 장치(10_4)는 발광 소자(350)와 제1 절연층(510_4)이 접하는 영역 중 일부는 제2 절연층(520_4)과 동일한 재료를 포함할 수 있다.
구체적으로, 발광 소자(350)의 하면과 제1 절연층(510_4)이 접하는 면 중, 발광 소자(350)의 중심부와 접하는 면은 제2 절연층(520_4)과 동일한 재료가 접할 수 있다. 도면에 도시된 바와 같이, 제1 절연층(510_4)의 일부는 도면상 하면을 향해 함몰되고, 상기 함몰된 영역에 제2 절연층(520_4)과 동일한 재료가 배치될 수 있다. 이에 따라, 발광 소자(350)의 하면은 제1 절연층(510_4) 및 제2 절연층(520_4)과 동시에 접할 수 있다.
도 25의 표시 장치(10_4)의 이러한 구조는 표시 장치(10_4)의 제조 시, 제1 절연층(510_4)의 일부가 도면상 하면을 향해 오목하게 형성되고, 상기 오목부의 양 단에 발광 소자(350)의 양 단부가 접하도록 배치될 수 있다. 여기서, 발광 소자(350)를 덮도록 배치되는 제2 절연층(520_4)의 재료가 일부 상기 오목부에 채워지고, 이에 따라 발광 소자(350)의 하면은 제1 절연층(510_4)과 제2 절연층(520_4)이 동시에 접할 수 있다.
도면에서는 도시하지 않았으나, 제1 절연층(510_4)의 상기 오목부는 반드시 제2 절연층(520_4)의 재료로 채워지지 않을 수도 있다. 경우에 따라서는, 상기 오목부의 일부만이 제2 절연층(520_4)의 재료로 채워지고, 나머지는 공극이 형성된 채로 남아있을 수도 있다. 다만, 이 경우에도 발광 소자(350)의 양 단부의 하면은 제1 절연층(510_4)과 매끄러운 접촉면을 형성할 수 있다. 발광 소자(350)의 양 단부의 하면과 제1 절연층(510_4)이 접하는 상기 접촉면은 각 전극(330, 340)들 방향으로 수평하게 연장될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치
310: 절연기판층
330: 제1 전극 340: 제2 전극
350: 발광 소자
361: 제1 접촉 전극 362: 제2 접촉 전극
510: 제1 절연층 510P: 개구부
520: 제2 절연층 530: 제3 절연층
550: 패시베이션층

Claims (20)

  1. 제1 전극;
    상기 제1 전극과 이격되어 대향하도록 배치된 제2 전극;
    상기 제1 전극과 상기 제2 전극의 적어도 일부를 노출시키되, 적어도 상기 제1 전극 및 상기 제2 전극이 서로 대향하는 각 측부와 상기 제1 전극 및 상기 제2 전극이 서로 이격된 공간을 덮도록 배치되는 제1 절연층;
    상기 제1 전극과 상기 제2 전극 사이에서 상기 제1 절연층 상에 배치된 적어도 하나의 발광 소자;
    상기 발광 소자의 적어도 일부를 덮도록 배치되되, 상기 제1 전극 및 상기 제2 전극 사이에 배치되는 제2 절연층;
    상기 제1 전극 및 상기 발광 소자의 제1 단부와 접촉하는 제1 접촉 전극; 및
    상기 제2 전극 및 상기 발광 소자의 상기 제1 단부의 반대편 단부인 제2 단부와 접촉하는 제2 접촉 전극;을 포함하고,
    상기 제1 절연층은,
    상기 발광 소자와 중첩하는 중첩 영역;
    상기 발광 소자의 상기 제1 단부의 외측으로 연장되어 상기 발광 소자와 비중첩하는 제1 비중첩 영역; 및
    상기 발광 소자의 상기 제2 단부의 외측으로 연장되어 상기 발광 소자와 비중첩하는 제2 비중첩 영역을 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 절연층은 상기 제1 전극 및 상기 제2 전극을 부분적으로 덮되,
    상기 제1 절연층은 상기 제1 전극을 부분적으로 노출하는 제1 개구부; 및
    상기 제2 전극을 부분적으로 노출하는 제2 개구부를 포함하는 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 절연층 및 상기 제2 절연층은 식각 선택비가 다른 재료를 포함하는 표시 장치.
  4. 제3 항에 있어서,
    상기 제1 절연층은 상기 제1 전극 및 상기 제2 전극의 서로 대향하는 각 측부의 반대 측부들을 부분적으로 덮도록 더 배치되는 표시 장치.
  5. 제2 항에 있어서,
    상기 제1 절연층의 상기 중첩 영역은 상기 제1 비중첩 영역 및 상기 제2 비중첩 영역의 적어도 일부와 실질적으로 수평을 이루는 표시 장치.
  6. 제5 항에 있어서,
    상기 제1 전극 및 상기 제2 전극은 서로 대향하는 상기 각 측부가 경사지도록 형성되고,
    상기 제1 비중첩 영역의 적어도 일부는 상기 제1 전극의 경사진 측부와 부분적으로 중첩되며,
    상기 제2 비중첩 영역의 적어도 일부는 상기 제2 전극의 경사진 측부와 부분적으로 중첩되는 표시 장치.
  7. 제6 항에 있어서,
    상기 제1 비중첩 영역은 상기 제1 전극의 상면을 부분적으로 덮고,
    상기 제2 비중첩 영역은 상기 제2 전극의 상면을 부분적으로 덮는 표시 장치.
  8. 제2 항에 있어서,
    적어도 하나의 상기 제1 개구부 및 상기 제2 개구부는 상기 제1 전극 및 상기 제2 전극이 연장되는 방향인 제1 방향으로 연장되고,
    적어도 하나의 상기 제1 개구부 및 상기 제2 개구부는 상기 제1 방향과 다른 방향인 제2 방향으로 이격된 표시 장치.
  9. 제8 항에 있어서,
    상기 제1 개구부 및 상기 제2 개구부의 상기 제1 방향의 양 단부는 상기 제1 전극 및 상기 제2 전극의 상기 제1 방향의 양 단부를 기준으로 내측으로 이격되어 종지하는 표시 장치.
  10. 제9 항에 있어서,
    상기 제1 개구부 및 상기 제2 개구부의 상기 제2 방향으로 측정된 폭은 각각 상기 제1 전극 및 상기 제2 전극의 상기 제2 방향으로 측정된 폭보다 짧으며,
    상기 제1 전극 및 상기 제2 전극이 서로 대향하는 각 측부 간의 거리는 상기 제1 개구부 및 상기 제2 개구부가 서로 대향하는 각 측부 간의 거리보다 짧은 표시 장치.
  11. 제10 항에 있어서,
    상기 발광 소자는 상기 제1 단부 및 상기 제2 단부간 길이가 상기 제1 전극 및 상기 제2 전극이 서로 대향하는 각 측부 간의 거리보다 길되,
    상기 제1 개구부 및 상기 제2 개구부가 서로 대향하는 각 측부 간의 거리보다 짧은 표시 장치.
  12. 제2 항에 있어서,
    상기 제1 접촉 전극은 상기 제1 개구부를 통해 상기 제1 전극과 접촉하고,
    상기 제2 접촉 전극은 상기 제2 개구부를 통해 상기 제2 전극과 접촉하며,
    상기 제1 접촉 전극 및 상기 제2 접촉 전극의 적어도 일부는 각각 상기 제1 절연층과 접촉하는 표시 장치.
  13. 제12 항에 있어서,
    상기 발광 소자는 상기 제1 단부의 측면이 상기 제1 접촉 전극과 접촉하고,
    상기 제2 단부의 측면이 상기 제2 접촉 전극과 접촉하며,
    상기 제1 단부 및 상기 제2 단부의 하면은 부분적으로 상기 제1 절연층의 상기 중첩 영역과 접촉하는 표시 장치.
  14. 제2 항에 있어서,
    상기 제1 전극, 상기 제1 접촉 전극 및 상기 제2 절연층의 일부를 덮도록 배치되는 제3 절연층을 더 포함하고,
    상기 제2 접촉 전극은 상기 제3 절연층, 상기 제2 전극 및 상기 제2 절연층의 적어도 일부와 접촉되는 표시 장치.
  15. 제1 전극, 상기 제1 전극과 대향하는 제2 전극, 상기 제1 전극과 상기 제2 전극 상에 배치되고, 상기 제1 전극과 상기 제2 전극 사이에 위치하는 제1 절연층, 및 상기 제1 절연층 상에 배치된 발광 소자가 배치된 기판을 준비하는 단계;
    상기 발광 소자와 상기 제1 절연층 중 일부를 덮되 상기 발광 소자의 제1 단부가 노출되도록 패터닝된 제2 절연층을 형성하는 단계;
    상기 제1 전극과 상기 제1 절연층이 중첩되는 영역 중 일부를 패터닝하여 상기 제1 전극이 노출되도록 제1 개구부를 형성하는 단계; 및
    상기 발광 소자의 노출된 상기 제1 단부 및 상기 개구부에 의해 노출된 상기 제1 전극과 컨택되는 제1 접촉 전극을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  16. 제15 항에 있어서,
    상기 제1 절연층과 상기 제2 절연층은 서로 다른 식각 선택비를 갖는 재료를 포함하며,
    상기 제2 절연층을 형성하는 단계에서,
    상기 제1 절연층은 패터닝되지 않는 표시 장치의 제조 방법.
  17. 제16 항에 있어서,
    상기 제1 개구부를 형성하는 단계에서, 상기 제1 개구부의 폭은 상기 제1 전극의 폭보다 짧은 표시 장치의 제조 방법.
  18. 제17 항에 있어서,
    상기 발광 소자의 상기 제1 단부의 반대편 단부인 제2 단부가 노출되도록 상기 제2 절연층을 패터닝 하는 단계;
    상기 제2 전극과 상기 제1 절연층이 중첩되는 영역 중 일부를 패터닝하여 상기 제2 전극이 노출되도록 제2 개구부를 형성하는 단계; 및
    상기 발광 소자의 노출된 상기 제2 단부 및 상기 제2 개구부에 의해 노출된 상기 제2 전극과 컨택되는 제2 접촉 전극을 형성하는 단계;
    를 더 포함하는 표시 장치의 제조 방법.
  19. 제18 항에 있어서,
    상기 제1 절연층은,
    상기 발광 소자와 중첩하는 중첩 영역;
    상기 발광 소자의 상기 제1 단부의 외측으로 연장되어 상기 발광 소자와 비중첩하는 제1 비중첩 영역; 및
    상기 발광 소자의 상기 제2 단부의 외측으로 연장되어 상기 발광 소자와 비중첩하는 제2 비중첩 영역을 포함하는 표시 장치의 제조 방법.
  20. 제19 항에 있어서,
    상기 제1 절연층의 상기 중첩 영역은 상기 제1 비중첩 영역 및 상기 제2 비중첩 영역의 적어도 일부와 실질적으로 수평을 이루는 표시 장치.
KR1020180086143A 2018-07-24 2018-07-24 표시 장치 및 그 제조 방법 KR102545982B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020180086143A KR102545982B1 (ko) 2018-07-24 2018-07-24 표시 장치 및 그 제조 방법
PCT/KR2019/000110 WO2020022593A1 (ko) 2018-07-24 2019-01-03 표시 장치 및 그 제조 방법
US17/257,756 US20210280746A1 (en) 2018-07-24 2019-01-03 Display device and manufacturing method therefor
CN201980049565.XA CN112470282A (zh) 2018-07-24 2019-01-03 显示装置及其制造方法
EP19841777.6A EP3828937A4 (en) 2018-07-24 2019-01-03 DISPLAY DEVICE AND METHOD OF MANUFACTURING IT

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180086143A KR102545982B1 (ko) 2018-07-24 2018-07-24 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20200011629A true KR20200011629A (ko) 2020-02-04
KR102545982B1 KR102545982B1 (ko) 2023-06-21

Family

ID=69181782

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180086143A KR102545982B1 (ko) 2018-07-24 2018-07-24 표시 장치 및 그 제조 방법

Country Status (5)

Country Link
US (1) US20210280746A1 (ko)
EP (1) EP3828937A4 (ko)
KR (1) KR102545982B1 (ko)
CN (1) CN112470282A (ko)
WO (1) WO2020022593A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022035101A1 (ko) * 2020-08-12 2022-02-17 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
WO2023068409A1 (ko) * 2021-10-22 2023-04-27 엘지전자 주식회사 반도체 발광소자를 포함하는 디스플레이 장치
WO2023068407A1 (ko) * 2021-10-22 2023-04-27 엘지전자 주식회사 반도체 발광소자를 포함하는 디스플레이 장치

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11271032B2 (en) * 2019-06-20 2022-03-08 Samsung Display Co., Ltd. Display device
WO2021242074A1 (ko) * 2020-05-26 2021-12-02 삼성디스플레이 주식회사 표시 장치
KR20220170386A (ko) * 2021-06-22 2022-12-30 삼성디스플레이 주식회사 표시 장치
KR20230070097A (ko) * 2021-11-12 2023-05-22 삼성디스플레이 주식회사 표시 장치
WO2023106537A1 (ko) * 2021-12-08 2023-06-15 엘지전자 주식회사 반도체 발광소자를 포함하는 디스플레이 장치 및 이의 제조 방법
WO2023128095A1 (ko) * 2021-12-27 2023-07-06 엘지전자 주식회사 반도체 발광 소자를 포함하는 디스플레이 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180071465A (ko) * 2016-12-19 2018-06-28 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR20180072909A (ko) * 2016-12-21 2018-07-02 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
US20180198042A1 (en) * 2016-04-11 2018-07-12 Samsung Display Co., Ltd. Display apparatus

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2546900A4 (en) * 2010-03-12 2016-02-17 Sharp Kk DEVICE FOR PRODUCING A LIGHT EMITTING DEVICE, LIGHT EMITTING DEVICE, LIGHTING DEVICE, TAIL LIGHT, LIQUID CRYSTAL PANEL, DISPLAY DEVICE, METHOD FOR PRODUCING THE DISPLAY DEVICE, METHOD FOR CONTROLLING THE DISPLAY DEVICE AND LIQUID CRYSTAL DISPLAY DEVICE
JP2012004535A (ja) * 2010-05-17 2012-01-05 Sharp Corp 発光装置の製造方法
KR101860859B1 (ko) * 2011-06-13 2018-05-25 삼성디스플레이 주식회사 박막트랜지스터의 제조 방법, 상기 방법에 의해 제조된 박막트랜지스터, 유기발광표시장치의 제조방법, 및 상기 방법에 의해 제조된 유기발광표시장치
KR102592276B1 (ko) * 2016-07-15 2023-10-24 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR102585158B1 (ko) * 2018-07-04 2023-10-05 삼성디스플레이 주식회사 표시 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180198042A1 (en) * 2016-04-11 2018-07-12 Samsung Display Co., Ltd. Display apparatus
KR20180071465A (ko) * 2016-12-19 2018-06-28 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR20180072909A (ko) * 2016-12-21 2018-07-02 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022035101A1 (ko) * 2020-08-12 2022-02-17 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
WO2023068409A1 (ko) * 2021-10-22 2023-04-27 엘지전자 주식회사 반도체 발광소자를 포함하는 디스플레이 장치
WO2023068407A1 (ko) * 2021-10-22 2023-04-27 엘지전자 주식회사 반도체 발광소자를 포함하는 디스플레이 장치

Also Published As

Publication number Publication date
WO2020022593A1 (ko) 2020-01-30
EP3828937A1 (en) 2021-06-02
CN112470282A (zh) 2021-03-09
EP3828937A4 (en) 2022-05-18
US20210280746A1 (en) 2021-09-09
KR102545982B1 (ko) 2023-06-21

Similar Documents

Publication Publication Date Title
KR102661100B1 (ko) 표시 장치
KR102606922B1 (ko) 표시 장치 및 그 제조 방법
KR102587133B1 (ko) 표시 장치
KR102607727B1 (ko) 표시 장치
KR102545982B1 (ko) 표시 장치 및 그 제조 방법
KR102588659B1 (ko) 표시 장치
KR20200021014A (ko) 발광 소자, 이의 제조방법 및 발광 소자를 포함하는 표시 장치
US11424308B2 (en) Display device and method of manufacturing the same
KR102654268B1 (ko) 표시 장치
KR102581666B1 (ko) 발광 소자, 이를 포함하는 표시 장치 및 표시 장치의 제조 방법
KR20200063380A (ko) 표시 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant