KR20200006414A - 캐스코드 구조의 증폭 장치 - Google Patents

캐스코드 구조의 증폭 장치 Download PDF

Info

Publication number
KR20200006414A
KR20200006414A KR1020180080133A KR20180080133A KR20200006414A KR 20200006414 A KR20200006414 A KR 20200006414A KR 1020180080133 A KR1020180080133 A KR 1020180080133A KR 20180080133 A KR20180080133 A KR 20180080133A KR 20200006414 A KR20200006414 A KR 20200006414A
Authority
KR
South Korea
Prior art keywords
voltage
circuit
bias
transistor
operating voltage
Prior art date
Application number
KR1020180080133A
Other languages
English (en)
Other versions
KR102585868B1 (ko
Inventor
김종명
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020180080133A priority Critical patent/KR102585868B1/ko
Priority to US16/280,882 priority patent/US10862444B2/en
Priority to CN201910297772.9A priority patent/CN110708020B/zh
Publication of KR20200006414A publication Critical patent/KR20200006414A/ko
Application granted granted Critical
Publication of KR102585868B1 publication Critical patent/KR102585868B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45192—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/303—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

본 발명의 일 실시 예에 따른 캐스코드 구조의 증폭 장치는, 캐스코드 접속된 제1 트랜지스터 및 제2 트랜지스터를 포함하고, 상기 동작전압을 공급받아 입력신호를 증폭하는 증폭 회로; 제1 바이어스 전압을 생성하여 상기 제1 트랜지스터에 공급하는 제1 바이어스 회로; 및 제어 전압 및 상기 동작전압에 따라 제2 바이어스 전압을 생성하여 상기 제2 트랜지스터에 공급하는 제2 바이어스 회로; 를 포함할 수 있다.

Description

캐스코드 구조의 증폭 장치{AMPLIFICATION DEVICE OF CASCODE STRUCTURE}
본 발명은 캐스코드 구조의 증폭 장치에 관한 것이다.
최신 개발되는 모바일용 WiFi 모듈은, 2.4GHz/5GHz 이중대역 MIMO(Multiple-input Multiple-output) 통신을 할 수 있도록 구성되어 있다.
모바일 기기에 적합한 소형화, 집적화된 설계를 요구하고 있어 하나의 칩에 파워 증폭기(Power amplifier:PA), 커플러(Coupler), RF 스위치(RF Switch), 로우 노이즈 증폭기(Low noise amplifier:LNA)가 포함된 FE(Front End)IC를 필요로 한다.
또한 모바일 기기의 배터리 사용 환경을 고려하여 2.5V에서 4.75V (Typical 3.85V, extended 5.25V)까지 넓은 공급전압 범위에서 안정적으로 동작하는 FEIC를 요구하고 있고, 또한 선형성 특성 개선이 요구되고 있다.
기존의 저잡음 증폭기중에서 캐스코드 구조로 접속된 제1 및 제2 트랜지스터를 포함하는 저잡음 증폭기는, 제1 트랜지스터는 별도의 바이어스 회로를 통해서 바이어스 전류를 공급하고, 제2 트랜지스터의 베이스는 배터리 전압인 동작 전압을 저항을 거쳐서 바이어스 전압을 수신한다.
그런데, 이와 같은 캐스코드 구조의 2개의 트랜지스터를 포함하는 기존의 증폭기는, 입력 파워가 높을 경우에 베이스 바이어스 전류가 증가하고, 컬렉터 전류가 증가하고, 이에 따라 베이스 저항을 통하는 베이스 전류가 증가하며, 베이스 저항에서 전압 강하가 증가하여 베이스 전압이 떨어져서 트랜지스터가 꺼지는 문제점이 있다.
또한, 배터리 전압이 떨어지는 경우에는 베이스 전압이 떨어져서 트랜지스터가 꺼지는 문제점이 있다.
(선행기술문헌)
(특허문헌 1) KR 2015-0097622
본 발명의 일 실시 예는, 배터리 전압의 저하, 높은 입력 파워에서 안정된 동작을 수행할 수 있는 캐스코드 구조의 증폭 장치를 제공한다.
본 발명의 일 실시 예에 의해, 캐스코드 접속된 제1 트랜지스터 및 제2 트랜지스터를 포함하고, 상기 동작전압을 공급받아 입력신호를 증폭하는 증폭 회로; 제1 바이어스 전압을 생성하여 상기 제1 트랜지스터에 공급하는 제1 바이어스 회로; 및 제어 전압 및 상기 동작전압에 따라 제2 바이어스 전압을 생성하여 상기 제2 트랜지스터에 공급하는 제2 바이어스 회로; 를 포함하는 캐스코드 구조의 증폭 장치가 제안된다.
또한, 상기 캐스코드 구조의 증폭 장치는, 상기 동작전압을 공급받고 상기 제어 전압을 생성하는 제어 회로;를 더 포함할 수 있다.
상기 제2 바이어스 회로는, 상기 제어 전압 및 상기 동작전압에 따라 제2 바이어스 전압을 가변하도록 이루어질 수 있다.
상기 제2 바이어스 회로는, 상기 동작전압의 단자와 상기 제2 트랜지스터의 베이스 사이에 접속되어, 상기 제어 전압 및 상기 동작전압에 따라 상기 제2 바이어스 전압을 가변하는 전압 가변 회로; 및 상기 전압 가변 회로의 출력단과 접지 사이에 접속되어, 상기 제2 바이어스 전압을 안정화 시키는 커패시터 회로; 를 포함할 수 있다.
상기 전압 가변 회로는, 상기 동작전압의 단자와 상기 제2 트랜지스터의 베이스 사이에 접속된 저항; 및 상기 저항에 병렬로 접속되어, 상기 제어 전압 및 상기 동작전압에 따라 온 상태 또는 오프 상태로 되고, 온상태에서 전류 바이패스 경로를 제공하는 스위치 소자; 를 포함할 수 있다.
상기 제어 회로는, 상기 동작전압을 공급받아 상기 동작전압의 변동에 관계없이 일정크기를 갖는 상기 제어 전압을 생성하도록 이루어질 수 있다.
본 발명의 다른 일 실시 예에 의해, 캐스코드 접속된 제1 트랜지스터 및 제2 트랜지스터를 포함하고, 상기 동작전압을 공급받아 입력신호를 증폭하는 증폭 회로; 상기 입력신호의 크기에 따라 제1 바이어스 전압을 생성하여 상기 제1 트랜지스터에 공급하는 제1 바이어스 회로; 및 상기 동작전압 공급시 입력되는 제어 전압 및 상기 동작전압에 따라 제2 바이어스 전압을 생성하여 상기 제2 트랜지스터에 공급하는 제2 바이어스 회로; 를 포함하는 캐스코드 구조의 증폭 장치가 제안된다.
또한, 상기 캐스코드 구조의 증폭 장치는, 상기 동작전압을 공급받고 상기 제어 전압을 생성하는 제어 회로; 를 더 포함할 수 있다.
상기 제2 바이어스 회로는, 상기 제어 전압 및 상기 동작전압에 따라 제2 바이어스 전압을 가변하도록 이루어질 수 있다.
상기 제2 바이어스 회로는, 상기 동작전압의 단자와 상기 제2 트랜지스터의 베이스 사이에 접속되어, 상기 제어 전압 및 상기 동작전압에 따라 상기 제2 바이어스 전압을 가변하는 전압 가변 회로; 및 상기 전압 가변 회로의 출력단과 접지 사이에 접속되어, 상기 제2 바이어스 전압을 안정화 시키는 커패시터 회로; 를 포함할 수 있다.
상기 전압 가변 회로는, 상기 동작전압의 단자와 상기 제2 트랜지스터의 베이스 사이에 접속된 다이오드 접속된 BJT 트랜지스터; 및 상기 다이오드 접속된 BJT 트랜지스터에 병렬로 접속되어, 상기 제어 전압 및 동작전압에 따라 온 상태 또는 오프 상태로 되고, 온상태에서 전류 바이패스 경로를 제공하는 스위치 소자; 를 포함할 수 있다.
상기 제어 회로는, 상기 동작전압을 공급받아 상기 동작전압의 변동에 관계없이 일정크기를 갖는 상기 제어 전압을 생성하도록 이루어질 수 있다.
본 발명의 일 실시 예에 의하면, 배터리 전압의 저하되거나, 높은 입력 파워인 경우에도, 캐스코드 구조의 트랜지스터가 보다 안정된 동작을 수행할 수 있도록 함으로써, 저잡음 증폭장치의 선형성을 개선할 수 있다.
도 1은 본 발명의 일 실시 예에 따른 증폭장치의 제1 구성 블럭도이다.
도 2는 도 1의 증폭장치의 구현 예시도이다.
도 3은 도 1의 증폭장치의 구현 예시도이다.
도 4는 도 3의 제2 바이어스 회로에 의한 전압 그래프이다.
도 5는 기존 증폭장치의 입력 P1dB 그래프이다.
도 6은 기존 증폭장치의 입력 P1dB 그래프이다.
이하에서는, 본 발명은 설명되는 실시 예에 한정되지 않으며, 본 발명의 정신 및 범위를 벗어나지 않으면서 다양하게 변경될 수 있음이 이해되어야 한다.
또한, 본 발명의 각 실시 예에 있어서, 하나의 예로써 설명되는 구조, 형상 및 수치는 본 발명의 기술적 사항의 이해를 돕기 위한 예에 불과하므로, 이에 한정되는 것이 아니라 본 발명의 정신 및 범위를 벗어나지 않으면서 다양하게 변경될 수 있음이 이해되어야 한다. 본 발명의 실시 예들은 서로 조합되어 여러 가지 새로운 실시 예가 이루어질 수 있다.
그리고, 본 발명에 참조된 도면에서 본 발명의 전반적인 내용에 비추어 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호를 사용할 것이다.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위해서, 본 발명의 실시 예를 첨부한 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 일 실시 예에 따른 증폭장치의 제1 구성 블록도이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 증폭장치는, 증폭 회로(100)와, 제1 바이어스 회로(200), 제2 바이어스 회로(300) 및 제어 회로(400)를 포함할 수 있다.
상기 증폭 회로(100)는, 캐스코드 접속된 제1 트랜지스터(TR1) 및 제2 트랜지스터(TR2)를 포함하고, 동작전압(VCC)을 공급받아 입력신호(Sin)를 증폭할 수 있다. 일 예로, 상기 동작전압(VCC)은 배터리 전압이 될 수 있다.
또한, 상기 제1 트랜지스터(TR1)의 에미터는 제1 인덕터(L1)를 통해 접지에 접속되고, 상기 제1 트랜지스터(TR1)의 컬렉터는 상기 제2 트랜지스터(TR2)의 에미터에 접속되고, 상기 제1 트랜지스터(TR1)의 베이스는 제1 커패시터(CB1)를 통해 입력단자(IN)에 접속된다. 그리고, 출력단자(OUT)와 접지 사이에는, 출력 전압의 안정화를 위해 출력 커패시터(Cout)가 접속될 수 있다. 일 예로, 상기 제1 인덕터(L1)는 디제너레이션 인덕터(Degeneration Inductor)가 될 수 있고, 상기 제2 인덕터(L2)는 초크 인덕터가 될 수 있다. 여기서, 제1 인덕터(L1), 인덕터(L2), 제1 커패시터(CB1), 출력 커패시터(Cout) 각각은 하나의 예에 불과하며, 생략되거나 다른 임피던스 매칭 소자로 대체될 수 있어서, 도면에 도시된 사항으로 한정되지 않는다.
상기 제2 트랜지스터(TR2)의 컬렉터는 제2 인덕터(L2)를 통해 동작전압(VCC) 단자에 접속됨과 동시에, 제2 커패시터(CB2)를 통해 출력단자(OUT)에 접속되고, 상기 제2 트랜지스터(TR2)의 베이스는 상기 제2 바이어스 회로(300)로부터 출력되는 제2 바이어스 전압(VB2)을 수신한다.
예를 들어, 상기 제1 바이어스 회로(200)는, 입력단자(IN)를 통해 입력되는 입력신호(Sin)의 크기에 관계없이 제1 바이어스 전압(VB1)을 생성할 수 있다. 일 예로, 상기 제1 바이어스 회로(200)는, 입력단자(IN)를 통해 입력되는 입력신호(Sin)의 크기에 따라 제1 바이어스 전압(VB1)을 생성하여 상기 제1 트랜지스터(TR1)에 공급할 수 있다. 일 예로, 상기 제1 바이어스 회로(200)는 입력단자(IN)의 크기를 검출하는 회로를 포함할 수 있거나, 외부로부터 입력단자(IN)의 크기에 해당되는 크기신호를 수신할 수 있다.
상기 제2 바이어스 회로(300)는, 제어 전압(Vcon) 및 상기 동작전압(VCC)에 따라 제2 바이어스 전압(VB2)을 생성하여 상기 제2 트랜지스터(TR2)에 제공할 수 있다. 예를 들어, 상기 제2 바이어스 회로(300)는, 상기 제어 전압(Vcon) 및 상기 동작전압에 따라 제2 바이어스 전압(VB2)을 가변할 수 있다. 일 예로, 동작전압(VCC)의 크기에 따라 제2 바이어스 전압(VB2)을 가변할 수 있는데, 이에 대해서는 하기에 설명된다.
상기 제어 회로(400)는, 상기 동작전압(VCC)을 공급받고 상기 제어 전압(Vcon)을 생성할 수 있다. 일 예로, 상기 동작전압(VCC)의 변화에 관계없이 항상 일정한 크기를 갖는 제어 전압(Vcon)을 출력할 수 있다. 일 예로, 상기 제어 회로(400)는 동작전압의 변동에 관계없이 정전압을 공급할 수 있는 LDO 등의 전압 레귤레이터가 채용될 수 있다.
본 발명의 각 도면에 대해, 동일한 부호 및 동일한 기능의 구성요소에 대해서는 가능한 불필요한 중복 설명은 생략될 수 있고, 각 도면에 대해 가능한 차이점에 대한 사항이 설명될 수 있다.
도 2는 도 1의 증폭장치의 구현 예시도이다.
도 1 및 도 2를 참조하면, 상기 제2 바이어스 회로(300)는, 전압 가변 회로(310) 및 커패시터 회로(C3)를 포함할 수 있다.
상기 전압 가변 회로(310)는, 상기 동작전압(VCC)의 단자와 상기 제2 트랜지스터(TR2)의 베이스 사이에 접속되어, 상기 제어 전압(Vcon) 및 상기 동작전압에 따라 상기 제2 바이어스 전압(VB2)을 가변할 수 있다.
상기 커패시터 회로(C3)는, 상기 전압 가변 회로(310)의 출력단과 접지 사이에 접속되어, 상기 제2 바이어스 전압(VB2)을 안정화 시킬 수 있다.
예를 들어, 상기 전압 가변 회로(310)는, 저항(R3) 및 스위치 소자(TR4)를 포함할 수 있다.
상기 저항(R3)은 상기 동작전압(VCC)의 단자와 상기 제2 트랜지스터(TR2)의 베이스 사이에 접속될 수 있다. 상기 스위치 소자(TR4)가 오프상태에서, 상기 저항(R3)에 흐르는 전류와 상기 저항(R3)의 저항값에 따라 결정되는 전압 만큼 상기 저항(R3)에 의해 강하된다.
상기 스위치 소자(TR4)는, 상기 저항(R3)에 병렬로 접속되어, 상기 제어 전압(Vcon) 및 상기 동작전압에 따라 온 상태 또는 오프 상태로 되고, 온상태에서 전류 바이패스 경로를 제공할 수 있다.
일 예로, 상기 스위치 소자(TR4)는, 상기 저항(R3)의 일단에 접속된 드레인, 상기 저항(R3)의 타단에 접속된 소스, 그리고 제어 전압(Vcon)을 저항(R3)을 통해 수신하는 게이트를 포함하는 MOS 트랜지스터가 될 수 있다.
예를 들어, 상기 스위치 소자(TR4)는, 상기 제어 전압(Vcon) 및 상기 동작전압에 따라 온 상태 또는 오프 상태로 되고, 온상태에서 전류 바이패스 경로를 제공할 수 있다. 예를 들어, 상기 스위치 소자(TR4) 오프 상태일 경우, 상기 저항(R3)에 의해 전압 강하되므로, 상기 동작전압(VCC)보다 상기 저항(R3)에 의해 강하된 전압만큼 낮은 전압이 상기 제2 트랜지스터(TR2)의 베이스에 인가된다.
일 예로, 상기 동작전압(VCC)이 배터리 전압인 경우, 상기 배터리 전압이 낮아지는 경우, 상기 저항(R3)에 의해 강하된 전압(VR3)만큼 제2 바이어스 전압(VB2=VCC-VR3)이 지므로, 상기 제어 전압(Vcon)과 상기 제2 바이어스 전압(VB2) 간의 차전압이 턴온전압 이상이 되면 상기 스위치 소자(TR4)는 턴온상태가 된다. 이와 같이, 상기 스위치 소자(TR4) 온상태일 경우, 상기 스위치 소자(TR4)를 통해 동작전압(VCC)이 상기 제2 트랜지스터(TR2)의 베이스에 인가된다.
이에 따라, 배터리 전압이 낮아서 증폭 회로(100)의 제2 트랜지스터(TR2)가 꺼지는 문제를 방지할 수 있다.
도 3은 도 1의 증폭장치의 구현 예시도이다.
도 1 및 도 3을 참조하면, 상기 제2 바이어스 회로(300)는, 전압 가변 회로(310) 및 커패시터 회로(C3)를 포함할 수 있다.
상기 전압 가변 회로(310)는, 상기 동작전압(VCC)의 단자와 상기 제2 트랜지스터(TR2)의 베이스 사이에 접속되어, 상기 제어 전압(Vcon) 및 상기 동작전압에 따라 상기 제2 바이어스 전압(VB2)을 생성할 수 있다.
상기 커패시터 회로(C3)는, 상기 전압 가변 회로(310)의 출력단과 접지 사이에 접속된 적어도 하나의 커패시터를 포함할 수 있고, 상기 제2 바이어스 전압(VB2)을 안정화 시킬 수 있다.
예를 들어, 상기 전압 가변 회로(310)는, 다이오드 접속된 BJT 트랜지스터(DT) 및 스위치 소자(TR4)를 포함할 수 있다.
상기 다이오드 접속된 BJT 트랜지스터(DT)는, 상기 동작전압(VCC)의 단자에 접속된 베이스 및 컬렉터와, 상기 제2 트랜지스터(TR2)의 베이스에 접속된 에미터를 포함할 수 있다. 상기 스위치 소자(TR4)는, 상기 다이오드 접속된 BJT 트랜지스터(DT)에 병렬로 접속되어, 다이오드 접속된 BJT 트랜지스터(DT)의 컬렉터에 접속된 드레인, 상기 다이오드 접속된 BJT 트랜지스터(DT)의 에미터에 접속된 소스, 그리고 제어 전압(Vcon)을 저항(R3)을 통해 수신하는 게이트를 포함하는 MOS 트랜지스터가 될 수 있다.
상기 스위치 소자(TR4)는, 상기 제어 전압(Vcon) 및 상기 동작전압에 따라 온 상태 또는 오프 상태로 될 수 있다. 예를 들어, 상기 스위치 소자(TR4) 오프 상태일 경우, 상기 다이오드 접속된 BJT 트랜지스터(DT)는 정전압을 제공하므로, 상기 동작전압(VCC)보다 상기 정전압만큼 낮은 전압이 상기 제2 트랜지스터(TR2)의 베이스에 인가된다. 상기 다이오드 접속된 BJT 트랜지스터(DT)가 적용되는 경우, 입력신호의 크기가 높아질 때 발생되는 제2 바이어스 전압(VB2)의 변동이 방지될 수 있다.
다른 일 예로, 상기 동작전압(VCC)이 배터리 전압인 경우, 상기 배터리 전압이 낮아지는 경우, 상기 저항(R3)에 의해 강하된 전압(VR3)만큼 제2 바이어스 전압(VB2=VCC-VR3)이 낮아지므로, 상기 제어 전압(Vcon)과 상기 제2 바이어스 전압(VB2) 간의 차전압이 턴온전압 이상이 되면 상기 스위치 소자(TR4)는 턴온상태가 된다. 이와 같이, 상기 스위치 소자(TR4) 온상태일 경우, 상기 스위치 소자(TR4)를 통해 동작전압(VCC)이 상기 제2 트랜지스터(TR2)의 베이스에 인가된다.
이에 따라, 배터리 전압이 낮아서 증폭 회로(100)의 제2 트랜지스터(TR2)가 꺼지는 문제를 방지할 수 있다.
도 4는 도 3의 제2 바이어스 회로에 의한 전압 그래프이다. 도 4에서, GVCC는 동작전압(VCC)의 그래프이고, GVB2는 제2 바이어스 전압(VB2)의 그래프이고, GVC는 제1 트랜지스터(TR1)의 컬렉터 전압(VC)의 그래프이다.
도 4에 도시된 GVB2 및 GVC는 VCC 변화에 따른 전압 변화 그래프를 보이고 있으며, 동작전압(VCC)이 기준전압(Vref1) 이하로 감소하게 되는 경우, 상기 제어 전압(Vcon)이 하이레벨을 갖게 되어 상기 제어 전압(Vcon)에 의해 스위치 소자(TR4)가 온상태되어 동작전압(VCC)이 상기 스위치 소자(TR4)를 통해서 상기 제2 트랜지스터(TR2)의 베이스로 직접 전달되므로, 제2 트랜지스터(TR2)의 base 전압이 특정 전압 이하로 내려가는 것을 막아준다.
이에 따라, 기준전압(Vref1)보다 낮은 동작전압(VCC)에서, 제2 트랜지스터의 베이스 전압(VB2) 제1 트랜지스터의 컬렉터 전압(VC)이 더 이상 떨어지지 않고 일정한 레벨을 유지될 수 있기 때문에, 기준전압(Vref1)보다 낮은 동작전압(VCC)에서도 상기 제1 트랜지스터(TR1)가 포화(saturation) 영역에서 동작 가능하도록 한다.
도 5는 기존 증폭장치의 입력 P1dB 그래프이고, 도 6은 기존 증폭장치의 입력 P1dB 그래프이다.
도 5에서, G21은 입력파워-출력파워간 이상적 관계 그래프이고, G22는 기존 증폭장치의 입력파워-출력파워간 측정 관계 그래프이고, P11은 입력 P1dB이다. 도 6에서, G31은 입력파워-출력파워간 이상적 관계 그래프이고, G32는 본 발명의 일 실시 예에 따른 증폭장치의 입력파워-출력파워간 측정 관계 그래프이고, P11은 입력 P1dB이다.
여기서, P1dB는 선형성을 나타내는 지표로 입력 파워 증가에 따른 출력 파워 그래프이며, 입력 파워가 증가함에 따라 출력파워도 같이 증가하다가 1dB 감소하는 포인트를 의미한다.
도 5의 G21,G22 및 P11을 참조하면, 기존의 증폭장치의 입력 P1dB는 대략 -8.2[dBm]이고, 도 6의 G31,G32 및 P21을 참조하면, 본 발명의 일 실시 예에 따른 증폭장치의 P1dB는 대략 -5.0[dBm]임을 참고하면, 본 발명의 일 실시 예에 따른 증폭장치가 더 좋은 P1dB 특성을 보이는 것을 확인할 수 있다.
이상에서는 본 발명을 실시 예로써 설명하였으나, 본 발명은 상기한 실시 예에 한정되지 아니하며, 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형이 가능할 것이다.
100: 증폭 회로
200: 제1 바이어스 회로
300: 제2 바이어스 회로
400: 제어 회로
310: 전압 가변 회로
C3: 커패시터 회로
DT: BJT 트랜지스터
TR4: 스위치 소자
410: 제1 비교기
R4: 저항

Claims (12)

  1. 캐스코드 접속된 제1 트랜지스터 및 제2 트랜지스터를 포함하고, 동작전압을 공급받아 입력신호를 증폭하는 증폭 회로;
    제1 바이어스 전압을 생성하여 상기 제1 트랜지스터에 공급하는 제1 바이어스 회로; 및
    제어 전압 및 상기 동작전압에 따라 제2 바이어스 전압을 생성하여 상기 제2 트랜지스터에 공급하는 제2 바이어스 회로;
    를 포함하는 캐스코드 구조의 증폭 장치.
  2. 제1항에 있어서,
    상기 동작전압을 공급받고 상기 제어 전압을 생성하는 제어 회로;를 더 포함하는
    캐스코드 구조의 증폭 장치.
  3. 제1항에 있어서, 상기 제2 바이어스 회로는,
    상기 제어 전압 및 상기 동작전압에 따라 제2 바이어스 전압을 가변하는
    캐스코드 구조의 증폭 장치.
  4. 제1항에 있어서, 상기 제2 바이어스 회로는,
    상기 동작전압의 단자와 상기 제2 트랜지스터의 베이스 사이에 접속되어, 상기 제어 전압 및 상기 동작전압에 따라 상기 제2 바이어스 전압을 가변하는 전압 가변 회로; 및
    상기 전압 가변 회로의 출력단과 접지 사이에 접속되어, 상기 제2 바이어스 전압을 안정화 시키는 커패시터 회로C3);
    를 포함하는 캐스코드 구조의 증폭 장치.
  5. 제4항에 있어서, 상기 전압 가변 회로는,
    상기 동작전압의 단자와 상기 제2 트랜지스터의 베이스 사이에 접속된 저항; 및
    상기 저항에 병렬로 접속되어, 상기 제어 전압 및 상기 동작전압에 따라 온 상태 또는 오프 상태로 되고, 온상태에서 전류 바이패스 경로를 제공하는 스위치 소자;
    를 포함하는 캐스코드 구조의 증폭 장치.
  6. 제2항에 있어서, 상기 제어 회로는,
    상기 동작전압을 공급받아 상기 동작전압의 변동에 관계없이 일정크기를 갖는 상기 제어 전압을 생성하는
    를 포함하는 캐스코드 구조의 증폭 장치.
  7. 캐스코드 접속된 제1 트랜지스터 및 제2 트랜지스터를 포함하고, 동작전압을 공급받아 입력신호를 증폭하는 증폭 회로;
    상기 입력신호의 크기에 따라 제1 바이어스 전압을 생성하여 상기 제1 트랜지스터에 공급하는 제1 바이어스 회로; 및
    상기 동작전압 공급시 입력되는 제어 전압 및 상기 동작전압에 따라 제2 바이어스 전압을 생성하여 상기 제2 트랜지스터에 공급하는 제2 바이어스 회로;
    를 포함하는 캐스코드 구조의 증폭 장치.
  8. 제7항에 있어서,
    상기 동작전압 및 상기 제1 바이어스 전압에 기초해 상기 제어 전압을 생성하는 제어 회로; 를 더 포함하는 캐스코드 구조의 증폭 장치.
  9. 제7항에 있어서, 상기 제2 바이어스 회로는,
    상기 제어 전압 및 상기 동작전압에 따라 제2 바이어스 전압을 가변하는
    캐스코드 구조의 증폭 장치.
  10. 제7항에 있어서, 상기 제2 바이어스 회로는,
    상기 동작전압의 단자와 상기 제2 트랜지스터의 베이스 사이에 접속되어, 상기 제어 전압 및 상기 동작전압에 따라 상기 제2 바이어스 전압을 가변하는 전압 가변 회로; 및
    상기 전압 가변 회로의 출력단과 접지 사이에 접속되어, 상기 제2 바이어스 전압을 안정화 시키는 커패시터 회로;
    를 포함하는 캐스코드 구조의 증폭 장치.
  11. 제10항에 있어서, 상기 전압 가변 회로는,
    상기 동작전압의 단자와 상기 제2 트랜지스터의 베이스 사이에 접속된 다이오드 접속된 BJT 트랜지스터; 및
    상기 다이오드 접속된 BJT 트랜지스터에 병렬로 접속되어, 상기 제어 전압 및 상기 동작전압에 따라 온 상태 또는 오프 상태로 되고, 온상태에서 전류 바이패스 경로를 제공하는 스위치 소자;
    를 포함하는 캐스코드 구조의 증폭 장치.
  12. 제8항에 있어서, 상기 제어 회로는,
    상기 동작전압을 공급받아 상기 동작전압의 변동에 관계없이 일정크기를 갖는 상기 제어 전압을 생성하는
    캐스코드 구조의 증폭 장치.
KR1020180080133A 2018-07-10 2018-07-10 캐스코드 구조의 증폭 장치 KR102585868B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180080133A KR102585868B1 (ko) 2018-07-10 2018-07-10 캐스코드 구조의 증폭 장치
US16/280,882 US10862444B2 (en) 2018-07-10 2019-02-20 Amplification device of cascode structure
CN201910297772.9A CN110708020B (zh) 2018-07-10 2019-04-15 共源共栅结构的放大装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180080133A KR102585868B1 (ko) 2018-07-10 2018-07-10 캐스코드 구조의 증폭 장치

Publications (2)

Publication Number Publication Date
KR20200006414A true KR20200006414A (ko) 2020-01-20
KR102585868B1 KR102585868B1 (ko) 2023-10-05

Family

ID=69138504

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180080133A KR102585868B1 (ko) 2018-07-10 2018-07-10 캐스코드 구조의 증폭 장치

Country Status (3)

Country Link
US (1) US10862444B2 (ko)
KR (1) KR102585868B1 (ko)
CN (1) CN110708020B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111049484B (zh) * 2018-10-12 2023-03-28 株式会社村田制作所 功率放大电路
CN113708732B (zh) * 2021-09-06 2024-04-05 芯灵通(天津)科技有限公司 一种低噪声放大器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140043102A1 (en) * 2012-08-08 2014-02-13 Qualcomm Incorporated Multi-cascode amplifier bias techniques
KR20140107965A (ko) * 2013-02-28 2014-09-05 삼성전기주식회사 바이어스 전압 제어형 바이어스 회로 및 증폭장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4207592A (en) * 1978-10-13 1980-06-10 Rca Corporation Automatic kinescope bias control circuit
FR2500969B1 (fr) * 1981-02-27 1985-12-27 Thomson Csf Amplificateur lineaire et circuit amplificateur a commande de gain comportant au moins un tel amplificateur
JP2002344266A (ja) * 2001-05-18 2002-11-29 Matsushita Electric Ind Co Ltd 可変利得増幅器
US6987422B2 (en) * 2003-05-15 2006-01-17 Agilent Technologies, Inc. Equal phase multiple gain state amplifier
JP4575818B2 (ja) * 2005-03-24 2010-11-04 Ｏｋｉセミコンダクタ株式会社 増幅回路用バイアス回路
TWI435541B (zh) * 2010-09-07 2014-04-21 Realtek Semiconductor Corp 功率放大器及控制功率放大器的方法
US8493154B1 (en) * 2011-10-28 2013-07-23 Berex Corporation Linearity enhancement on cascode gain block amplifier
US9106072B2 (en) 2012-12-19 2015-08-11 Qualcomm Incorporated Electrostatic discharge protection of amplifier cascode devices
US10243519B2 (en) 2012-12-28 2019-03-26 Psemi Corporation Bias control for stacked transistor configuration
JP2015165639A (ja) * 2014-03-03 2015-09-17 パナソニック株式会社 可変利得多段増幅器及び受信機
CN104716905A (zh) * 2015-04-01 2015-06-17 宜确半导体（苏州）有限公司 一种效率提高的共源共栅射频功率放大器
US9584072B1 (en) * 2015-08-13 2017-02-28 Raytheon Company DC bias regulator for cascode amplifier

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140043102A1 (en) * 2012-08-08 2014-02-13 Qualcomm Incorporated Multi-cascode amplifier bias techniques
KR20140107965A (ko) * 2013-02-28 2014-09-05 삼성전기주식회사 바이어스 전압 제어형 바이어스 회로 및 증폭장치

Also Published As

Publication number Publication date
CN110708020A (zh) 2020-01-17
US10862444B2 (en) 2020-12-08
CN110708020B (zh) 2024-04-19
US20200021259A1 (en) 2020-01-16
KR102585868B1 (ko) 2023-10-05

Similar Documents

Publication Publication Date Title
US7439809B2 (en) Radio frequency power amplifier
US7639080B2 (en) Radio frequency amplifier circuit and mobile communication terminal using the same
JP5854372B2 (ja) 電力増幅モジュール
US9344044B2 (en) High-frequency power amplifier
US10826435B2 (en) Bias circuit and amplifier
US10910999B2 (en) Bias circuit
US11290060B2 (en) Bias circuit
KR20160055492A (ko) 바이어스 회로 및 이를 갖는 전력 증폭기
CN108900167B (zh) 阻抗补偿电路及功率放大补偿电路
KR102585868B1 (ko) 캐스코드 구조의 증폭 장치
US9041473B2 (en) Power amplifier
CN114788172A (zh) 功率放大电路
US10050592B2 (en) Output circuit
US6509798B2 (en) Variable gain amplifier
JP5278756B2 (ja) 増幅器およびそれを使用したｒｆパワーモジュール
CN107222174B (zh) 一种低损耗自适应偏置电路及无线发射系统
JP2008017453A (ja) 高周波増幅回路及びそれを用いた移動体通信端末
JP2012019481A (ja) パススルー付き増幅器
CN111917386B (zh) 功率放大电路以及偏置控制电路
CN112152570B (zh) 功率放大电路
US7957709B1 (en) Beta correction block
CN112152570A (zh) 功率放大电路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant