KR20200004195A - 메모리 컨트롤러 및 이의 동작 방법 - Google Patents

메모리 컨트롤러 및 이의 동작 방법 Download PDF

Info

Publication number
KR20200004195A
KR20200004195A KR1020180077313A KR20180077313A KR20200004195A KR 20200004195 A KR20200004195 A KR 20200004195A KR 1020180077313 A KR1020180077313 A KR 1020180077313A KR 20180077313 A KR20180077313 A KR 20180077313A KR 20200004195 A KR20200004195 A KR 20200004195A
Authority
KR
South Korea
Prior art keywords
variable node
sign
messages
target variable
check
Prior art date
Application number
KR1020180077313A
Other languages
English (en)
Inventor
김경범
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180077313A priority Critical patent/KR20200004195A/ko
Priority to US16/233,461 priority patent/US10804939B2/en
Priority to CN201910049608.6A priority patent/CN110673979B/zh
Publication of KR20200004195A publication Critical patent/KR20200004195A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2918—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes with error correction codes in three or more dimensions, e.g. 3-dimensional product code where the bits are arranged in a cube
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2927—Decoding strategies
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3723—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 using means or methods for the initialisation of the decoder
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6325—Error control coding in combination with demodulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Quality & Reliability (AREA)
  • Software Systems (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

본 발명의 일 실시 예에 따른 반복 복호(iterative decoding) 기법을 이용하여 에러 정정 디코딩을 수행하는 메모리 컨트롤러는, 채널로부터 수신된 판독 값들을 LLR(Log Likelihood Ratio) 값들로 변환하는 맵퍼; 상기 LLR 값들을 복수의 변수 노드들에 하나씩 할당하여 변수 노드 벡터를 초기화하고, 제 i(i는 자연수) 반복에서 상기 변수 노드들 각각의 LLR 값 및 상기 변수 노드들 각각에 대응하여 입력되는 C2V(check to variable) 메시지들을 이용하여 상기 변수 노드 벡터를 업데이트하는 변수 노드 업데이트 모듈; 상기 제 i 반복에서, 복수의 체크 노드들 각각에 대응하여 입력되는 V2C(variable to check) 메시지들을 이용하여 상기 체크 노드들 각각에 연결된 변수 노드들로 전달할 C2V 메시지들을 생성하는 체크 노드 업데이트 모듈; 상기 제 i 반복에서 업데이트된 변수 노드 벡터를 이용하여, 신드롬 체크를 수행하는 신드롬 체크부; 및 상기 제 i 반복에 대응하는 신드롬 체크가 페일되는 경우, 상기 변수 노드들 중 대상 변수 노드에 대응하여 입력된 C2V 메시지들의 부호(sign)의 비율을 고려하여, 상기 대상 변수 노드의 LLR 값의 부호를 반전시킬지 여부를 결정하는 반전 결정부를 포함한다.

Description

메모리 컨트롤러 및 이의 동작 방법{Memory controller and operating method thereof}
본 발명은, 메모리 컨트롤러 및 이의 동작 방법에 관한 것으로, 보다 구체적으로는, 하드 에러로 인한 에러 정정 디코딩의 성능 감소를 방지할 수 있는 메모리 컨트롤러 및 이의 동작 방법에 관한 것이다.
메모리 시스템은, 외부 장치로부터 제공된 데이터를 저장하고, 저장된 데이터를 외부 장치로 제공할 수 있다. 메모리 시스템은, 데이터의 신뢰성을 보장하기 위하여 에러 정정 회로를 포함할 수 있다. 에러 정정 회로는, 에러 정정 코드 이용하여 에러 정정 인코딩 및 에러 정정 디코딩을 수행할 수 있다.
저밀도 패리티 체크(Low Density Parity Check; LDPC) 코드는, 강력한 에러 정정 코드이다. 이는, 코드의 길이를 길게 함에 따라 비트당 에러 정정 능력은 향상되는 반면, 비트당 계산 복잡도는 그대로 유지되는 LDPC 반복 복호(iterative decoding) 기법의 특성에 기인한다.
본 발명의 실시 예들은, 하드 에러로 인한 에러 정정 디코딩의 성능 감소를 방지할 수 있는 메모리 컨트롤러 및 이의 동작 방법을 제공한다.
본 발명의 일 실시 예에 따른 반복 복호(iterative decoding) 기법을 이용하여 에러 정정 디코딩을 수행하는 메모리 컨트롤러는, 채널로부터 수신된 판독 값들을 LLR(Log Likelihood Ratio) 값들로 변환하는 맵퍼; 상기 LLR 값들을 복수의 변수 노드들에 하나씩 할당하여 변수 노드 벡터를 초기화하고, 제 i(i는 자연수) 반복에서 상기 변수 노드들 각각의 LLR 값 및 상기 변수 노드들 각각에 대응하여 입력되는 C2V(check to variable) 메시지들을 이용하여 상기 변수 노드 벡터를 업데이트하는 변수 노드 업데이트 모듈; 상기 제 i 반복에서, 복수의 체크 노드들 각각에 대응하여 입력되는 V2C(variable to check) 메시지들을 이용하여 상기 체크 노드들 각각에 연결된 변수 노드들로 전달할 C2V 메시지들을 생성하는 체크 노드 업데이트 모듈; 상기 제 i 반복에서 업데이트된 변수 노드 벡터를 이용하여, 신드롬 체크를 수행하는 신드롬 체크부; 및 상기 제 i 반복에 대응하는 신드롬 체크가 페일되는 경우, 상기 변수 노드들 중 대상 변수 노드에 대응하여 입력된 C2V 메시지들의 부호(sign)의 비율을 고려하여, 상기 대상 변수 노드의 LLR 값의 부호를 반전시킬지 여부를 결정하는 반전 결정부를 포함한다.
본 발명의 일 실시 예에 따른 메모리 컨트롤러가 반복 복호(iterative decoding) 기법을 이용하여 에러 정정 디코딩을 수행하는 방법은, 채널로부터 수신된 판독 값들을 LLR(Log Likelihood Ratio) 값들로 변환하는 단계; 상기 LLR 값들을 복수의 변수 노드들에 하나씩 할당하여 변수 노드 벡터를 초기화하는 단계; 제 i(i는 자연수) 반복에서 상기 변수 노드들 각각의 LLR 값 및 상기 변수 노드들 각각에 대응하여 입력되는 C2V(check to variable) 메시지들을 이용하여, 상기 변수 노드 벡터를 업데이트하는 단계; 상기 제 i 반복에서, 복수의 체크 노드들 각각에 대응하여 입력되는 V2C(variable to check) 메시지들을 이용하여 상기 체크 노드들 각각에 연결된 변수 노드들로 전달할 C2V 메시지들을 생성하는 단계; 상기 제 i 반복에서 업데이트된 변수 노드 벡터를 이용하여, 신드롬 체크를 수행하는 단계; 및 상기 제 i 반복에 대응하는 신드롬 체크가 페일되는 경우, 상기 변수 노드들 중 대상 변수 노드에 대응하여 입력된 C2V 메시지들의 부호(sign)의 비율을 고려하여, 상기 대상 변수 노드의 LLR 값의 부호를 반전시킬지 여부를 결정하는 단계를 포함한다.
본 기술에 따르면, 하드 에러로 인한 에러 정정 디코딩의 성능 감소를 방지할 수 있다.
도 1은 본 발명의 일 실시 예에 따른 에러 정정 회로를 설명하기 위한 도면이다.
도 2는 패리티 체크 행렬을 설명하기 위한 예시도이다.
도 3은 도 2에 도시된 패리티 체크 행렬을 태너 그래프로 나타낸 도면이다.
도 4는 도 2에 도시된 패리티 체크 행렬을 이용하여 계산되는 신드롬 벡터를 설명하기 위한 예시도이다.
도 5는 연판정 디코딩 시에 g개의 판독 벡터를 이용하여 초기 벡터를 생성하는 과정을 설명하기 위한 예시도이다.
도 6은 룩업 테이블을 설명하기 위한 예시도이다.
도 7은 하드 에러가 발생한 메모리 셀에 할당되는 초기 값을 설명하기 위한 예시도이다.
도 8은 하드 에러가 정정되는 과정을 설명하기 위한 예시도이다.
도 9는 하드 에러가 정정된 경우 체크 노드들로 나쁜 정보가 제공되는 과정을 설명하기 위한 예시도이다.
도 10은 대상 변수 노드의 초기 값의 부호를 반전시켜 V2C 메시지를 생성하는 과정을 설명하기 위한 예시도이다.
도 11은 대상 변수 노드의 초기 값의 부호를 반전시켜 V2C 메시지를 생성하는 과정을 설명하기 위한 예시도이다.
도 12는 본 발명의 일 실시 예에 따른 메모리 시스템을 설명하기 위한 도면이다.
도 13은 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작 방법을 설명하기 위한 흐름도이다.
도 14는 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작 방법을 설명하기 위한 흐름도이다.
도 15는 본 발명의 일 실시 예에 따른 메모리 장치를 설명하기 위한 도면이다.
도 16은 메모리 블록을 설명하기 위한 예시도이다.
도 17은 3차원으로 구성된 메모리 블록의 일 실시 예를 설명하기 위한 도면이다.
도 18은 3차원으로 구성된 메모리 블록의 다른 실시 예를 설명하기 위한 도면이다.
도 19 내지 도 22는 도 12에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 예를 설명하기 위한 도면이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다. 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
이하, 첨부되는 도면을 참조하여 본 발명의 실시 예들을 설명한다.
도 1은 본 발명의 일 실시 예에 따른 에러 정정 회로를 설명하기 위한 도면이다.
에러 정정 회로(10)는, 코드워드(codeword)에 대한 에러 정정 디코딩을 수행할 수 있다. 에러 정정 회로(10)는, 반복 복호 기법(iterative decoding scheme)을 채택하는 다양한 알고리즘을 이용하여 코드워드에 대한 에러 정정 디코딩을 수행할 수 있다. 예를 들어, 에러 정정 회로(10)는, 신뢰 전파 알고리즘(Belief Propagation Algorithm; BPA)으로도 일컬어지는 메시지 전달 알고리즘(Message Passing Algorithm; MPA)을 이용하여 에러 정정 디코딩을 수행할 수 있다.
에러 정정 회로(10)는, 설정된 최대 반복 횟수(maximum iteration number) 내에서 반복 복호 기법에 따라 에러 정정 디코딩을 수행할 수 있다. 에러 정정 회로(10)는, 최대 반복 횟수 내에서 에러 정정 코드(Error Correction Code; ECC)의 패리티 체크 행렬(parity check matrix)을 만족하는 유효한 코드워드가 생성되는 경우, 해당 유효한 코드워드를 디코딩된 코드워드(decoded codeword)로서 출력할 수 있다. 에러 정정 회로(10)는, 최대 반복 횟수 내에서 에러 정정 코드의 패리티 체크 행렬을 만족하는 유효한 코드워드가 생성되지 않는 경우, 에러 정정 디코딩이 실패하였음을 나타내는 페일(Fail) 신호를 출력할 수 있다. 에러 정정 회로(10)는, 에러 정정 코드로서 LDPC(Low Density Parity Check) 코드를 이용할 수 있다.
에러 정정 회로(error correction circuit; 10)는, 맵퍼(mapper; 110), 에러 정정 디코더(error correction decoder; 120), 신드롬 체크부(130) 및 디코딩 제어부(140)를 포함할 수 있다.
맵퍼(110)는, 채널로부터 판독 값들을 수신할 수 있다. 예를 들어, 맵퍼(110)는, 에러 정정 인코딩된 하나의 코드워드에 대응하는 판독 값들을, 통신 채널을 통하여 메모리 장치로부터 수신할 수 있다. 경판정 디코딩이 이용되는 경우, 하나의 판독 값들의 세트는 하나의 코드워드에 대응할 수 있다. 하나의 판독 값들의 세트는, 하나의 판독 벡터로 지칭될 수 있다. 연판정 디코딩이 이용되는 경우, 복수의 판독 값들의 세트가 하나의 코드워드에 대응할 수 있다. 즉, 연판정 디코딩이 이용되는 경우, 복수의 판독 벡터들이 하나의 코드워드에 대응할 수 있다.
맵퍼(110)는, 수신된 판독 값들을 이용하여 g+1(g는 자연수)개의 레벨로 양자화된 판독 값들을 생성할 수 있다. 즉, 맵퍼(110)는, g개의 판독 벡터를 이용하여 g+1개의 레벨로 양자화된 판독 벡터를 생성할 수 있다. 판독 벡터가 g+1개의 레벨로 양자화되었다는 것은, 판독 벡터에 포함된 각각의 판독 값이 g+1개의 레벨로 양자화되었다는 것을 의미할 수 있다. g+1개의 레벨로 양자화된 판독 값들 각각은, g개의 비트로 이루어진 판독 패턴(예를 들어, 비트열(bit sequence))일 수 있다. 예를 들어, 2개의 레벨로 양자화된 판독 값들 각각은, '1' 또는 '0'일 수 있다. 예를 들어, 3개의 레벨로 양자화된 판독 값들 각각은, '11', '10', '01' 또는 '11'일 수 있다.
연판정 디코딩이 이용되는 경우(즉, g가 2 이상인 경우), 맵퍼(110)는, g개의 판독 전압들에 대응하는 판독 벡터들을 결합하여 g+1개의 레벨로 양자화된 판독 벡터를 생성할 수 있다. 예를 들어, 2개의 판독 전압들(예를 들어, 제 1 판독 전압 및 제 2 판독 전압)이 이용된 경우, 맵퍼(110)는, 제 1 판독 전압에 대응하는 판독 벡터와 제 2 판독 전압에 대응하는 판독 벡터를 결합하여, 3개의 레벨로 양자화된 판독 벡터를 생성할 수 있다. 이를 위하여, 맵퍼(110)는, 제 1 버퍼(112)를 포함할 수 있다. g개의 판독 전압들이 이용되는 경우, 제 1 버퍼(112)는, g개의 판독 전압들 각각에 대응하는 판독 벡터를 수신하고 저장할 수 있다. 따라서, 맵퍼(110)는, g개의 판독 전압들에 대응하여 제 1 버퍼(112)에 저장된 판독 벡터들을 결합하여 g+1개의 레벨로 양자화된 판독 벡터를 생성할 수 있다.
경판정 디코딩이 이용되는 경우(즉, g가 1인 경우), 맵퍼(110)는, 수신된 판독 벡터 자체가 2개의 레벨로 양자화된 판독 벡터인 것으로 결정할 수 있다.
맵퍼(110)는, g+1개의 레벨로 양자화된 판독 벡터를 반복 복호 기법(iterative decoding scheme)을 따르는 에러 정정 디코딩에 이용되는 초기 벡터로 변환하고, 초기 벡터를 에러 정정 디코더(120) 및 디코딩 제어부(140)에 제공할 수 있다. 즉, 맵퍼(110)는, g+1개의 레벨로 양자화된 판독 값들 각각을 초기 값으로 변환할 수 있다. 초기 값은, 정수 또는 실수로 표현되는 값일 수 있다. 초기 값은, 코드워드에 속하는 심볼들 각각이 0 또는 1일 가능성(likelihood)을 나타내는 값과, 해당 가능성에 대한 신뢰 값(confidence value 또는 reliability value)을 포함할 수 있다. 예를 들어, 초기 값은, LLR(Log Likelihood Ratio) 값일 수 있다.
에러 정정 디코더(120)는, 최대 반복 횟수 내에서, 맵퍼(110)로부터 수신된 초기 벡터를 기반으로 에러 정정 디코딩을 수행할 수 있다. 에러 정정 디코더(120)는, 반복 복호 기법을 채택하는 다양한 알고리즘을 이용하여 에러 정정 디코딩을 수행할 수 있다. 예를 들어, 에러 정정 디코더(120)는, 메시지 전달 알고리즘을 이용하여 에러 정정 디코딩을 수행할 수 있다. 메시지 전달 알고리즘으로서, 합-곱(sum-product) 알고리즘 또는 최소-합(min-sum) 알고리즘 등이 이용될 수 있으며, 그 외에도 다양한 알고리즘이 이용될 수 있다.
메시지 전달 알고리즘은, 변수 노드(variable node)들과 체크 노드(check node)들 간에 이루어지는 외부 메시지(extrinsic message)의 교환을 통하여 원하는 결과에 수렴하는 출력을 생성할 수 있다. 외부 메시지는, 변수 노드에서 체크 노드로 전송되는 변수-투-체크(Variable to Check; V2C) 메시지 및 체크 노드에서 변수 노드로 전송되는 체크-투-변수(Check to Variable; C2V) 메시지를 포함할 수 있다. 변수 노드들로부터 체크 노드들로 V2C 메시지들이 전송되는 과정과, 체크 노드들로부터 변수 노드들로 C2V 메시지가 전송되는 과정과, 그에 따라 각각의 노드들의 값이 업데이트 되는 과정을 모두 포함하여 1 회의 반복(iteration)이라 할 수 있다.
에러 정정 디코더(120)는, 변수 노드 업데이트 모듈(122) 및 체크 노드 업데이트 모듈(124)을 포함할 수 있다.
변수 노드 업데이트 모듈(122)은, 첫 번째 반복이 수행되기 이전에, 맵퍼(110)로부터 수신된 초기 벡터, 예를 들어 LLR 값들을 이용하여 변수 노드들을 초기화할 수 있다. 즉, 변수 노드 업데이트 모듈(122)은, 초기 벡터에 포함된 초기 값들을, 변수 노드들 각각에 하나씩 할당할 수 있다. 변수 노드 업데이트 모듈(122)은, 첫 번째 반복에서, 변수 노드들 각각의 초기 값이 해당 변수 노드에 연결된 체크 노드로 전달될 수 있도록 V2C 메시지들을 생성하여 체크 노드 업데이트 모듈(124)로 전송할 수 있다. 변수 노드 업데이트 모듈(122)은, 각각의 반복에서 체크 노드 업데이트 모듈(124)로부터 수신되는 C2V 메시지들에 따라 변수 노드들의 값을 업데이트할 수 있다. 변수 노드 업데이트 모듈(122)은, 첫 번째 반복을 제외한 각각의 반복에서, 체크 노드 업데이트 모듈(124)로부터 수신된 C2V 메시지들을 기반으로 V2C 메시지들을 생성하고, 생성된 V2C 메시지들을 체크 노드 업데이트 모듈(124)로 전송할 수 있다.
체크 노드 업데이트 모듈(124)은, 각각의 반복에서, 변수 노드 업데이트 모듈(122)로부터 수신되는 V2C 메시지들에 따라 체크 노드들의 값을 업데이트할 수 있다. 체크 노드 업데이트 모듈(124)은, 각각의 반복에서, 변수 노드 업데이트 모듈(122)로부터 수신된 V2C 메시지들을 기반으로 C2V 메시지들을 생성하고, 생성된 C2V 메시지들을 변수 노드 업데이트 모듈(122)로 전송할 수 있다.
초기 벡터 및 외부 메시지들은, 소프트 인포메이션(soft information)으로 지칭될 수 있다. 소프트 인포메이션은, 코드워드에 속하는 심볼들 각각에 대응하는 부호(sign) 비트 및 크기(magnitude) 비트를 포함할 수 있다. 부호 비트는, 해당 심볼이 "0" 또는 "1"일 가능성을 나타낼 수 있다. 예를 들어, 네거티브(negative)의 부호 비트는, 포지티브(positive)의 부호 비트에 비하여 해당 심볼이 "1"일 가능성이 더 높음을 나타낼 수 있다. 반대로, 포지티브의 부호 비트는, 네거티브의 부호 비트에 비하여 해당 심볼이 "0"일 가능성이 더 높음을 나타낼 수 있다. 크기 비트는, 해당 부호 비트에 대한 신뢰도 값을 나타낼 수 있다. 예를 들어, 크기 비트가 큰 값을 나타낼수록, 해당 부호 비트에 대하여 더 높은 신뢰도 값을 나타낼 수 있다.
에러 정정 디코더(120)는, 최대 반복 횟수(maximum iteration number; I) 내에서 반복을 수행할 수 있으며, 제 i 반복의 수행 결과로서 나타나는 변수 노드들의 값(이하, 변수 노드 벡터라 함)을 신드롬 체크부(130)에 제공할 수 있다. 여기서, I는 자연수이고, i는 I 이하의 자연수이다.
신드롬 체크부(130)는, 최대 반복 횟수(I) 내에서 에러 정정 코드의 패리티 체크 행렬(parity check matrix)을 만족하는 유효한 코드워드가 생성되는 경우, 해당 유효한 코드워드를 디코딩된 코드워드(decoded codeword)로서 출력할 수 있다.
예를 들어, 신드롬 체크부(130)는, 제 i 반복의 수행 결과로서 에러 정정 디코더(120)로부터 수신되는 변수 노드 벡터를 제 2 버퍼(132)에 저장하고, 수신된 변수 노드 벡터에 대한 신드롬 체크를 수행할 수 있다. 일 예로, 신드롬 체크는, <수학식 1>에 의해 계산되는 신드롬 벡터(Si)의 모든 심볼들이 '0'인지 여부를 확인함으로써 이루어질 수 있다.
Figure pat00001
여기서, Si는 제 i 반복에서의 신드롬 벡터, H는 에러 정정 코드의 패리티 체크 행렬, Ci T는 제 i 반복에서의 변수 노드 벡터(Ci)의 전치 행렬을 나타낸다.
신드롬 벡터(Si)의 모든 심볼들이 0인 경우 신드롬 체크가 패스되었음을 의미한다. 이는 제 i 반복에서 에러 정정 디코딩이 성공적으로 이루어졌음을 의미하며, 따라서 신드롬 체크부(130)는, 제 2 버퍼(132)에 저장된 변수 노드 벡터를 유효한 코드워드 즉, 디코딩된 코드워드로서 출력할 수 있다.
한편, 신드롬 벡터(Si)의 심볼들 중 0이 아닌 심볼이 있는 경우 신드롬 체크가 페일되었음을 의미한다. 이는 제 i 반복에서 에러 정정 디코딩이 페일되었음을 의미하며, 따라서 최대 반복 횟수(I) 이내라면 에러 정정 디코더(120)는 제 i+1 반복을 수행할 수 있다. 한편, 에러 정정 디코더(120)는, 제 i 반복에 대응하는 신드롬 체크가 페일되는 경우, 이를 에러 정정 디코더(120) 및 디코딩 제어부(140) 중 적어도 하나에게 통지할 수 있다.
만약, 최대 반복 횟수(I) 내에서 에러 정정 코드의 패리티 체크 행렬을 만족하는 유효한 코드워드가 생성되지 않는다면, 신드롬 체크부(130)는, 에러 정정 디코딩이 실패하였음을 나타내는 페일 신호를 출력할 수 있다.
디코딩 제어부(140)는, 제 i 반복에 대응하는 신드롬 체크가 페일되는 경우, 변수 노드들 중 특정 변수 노드의 초기 값을 수정할 수 있다. 여기서, 초기 값을 수정한다는 것은, 초기 값의 크기는 유지한 채 부호를 반전시키는 것을 의미할 수 있다. 디코딩 제어부(140)는, 수정된 초기 값을 이용하여 다음 반복을 수행하도록 에러 정정 디코더(120)를 제어할 수 있다. 초기 값 수정의 대상이 되는 특정 변수 노드는, 대상 변수 노드로 지칭될 수 있다.
디코딩 제어부(140)는, 대상 변수 노드 선택부(142), 반전 결정부(144) 및 부호 반전부(146)를 포함할 수 있다.
대상 변수 노드 선택부(142)는, 맵퍼(110)로부터 변수 노드들에 할당된 초기 벡터를 수신할 수 있다. 대상 변수 노드 선택부(142)는, 맵퍼(110)로부터 수신된 초기 벡터를 기반으로 적어도 하나의 대상 변수 노드를 결정할 수 있다. 일 실시 예에서, 대상 변수 노드 선택부(142)는, 초기 벡터에 포함된 초기 값들 중 설정된 크기(magnitude)를 갖는 초기 값에 대응하는 변수 노드를 대상 변수 노드로 결정할 수 있다. 예를 들어, 8개의 레벨로 양자화된 판독 값들을 이용하여 초기 벡터가 생성되고, 초기 벡터에 포함된 초기 값들 각각은, LLR 값들(-4, -3, -2, -1, +1, +2, +3, +4) 중 어느 하나의 LLR 값을 가질 수 있다고 가정하자. 그리고, 설정된 크기가 4라고 가정하면, 대상 변수 노드 선택부(142)는 -4 및 +4에 대응하는 변수 노드를 대상 변수 노드로 결정할 수 있다. 대상 변수 노드 선택부(142)는, 결정된 대상 변수 노드에 대한 정보를 반전 결정부(144)에 제공할 수 있다.
반전 결정부(144)는, 신드롬 체크부(130)로부터 제 i 반복에 대응하는 신드롬 체크가 페일되었음을 통지받는 경우, 대상 변수 노드의 초기 값을 수정할지 여부를 결정할 수 있다. 즉, 반전 결정부(144)는, 제 i 반복에 대응하는 신드롬 체크가 페일된 경우, 대상 변수 노드의 초기 값의 부호를 반전시킬지 여부를 결정할 수 있다.
반전 결정부(144)는, 신드롬 체크부(130)로부터 제 i 반복에 대응하는 신드롬 체크가 페일되었음을 통지받을 때마다, 대상 변수 노드에 대응하여 제 i 반복에서 입력된 C2V 메시지들을 전송하여 줄 것을 에러 정정 디코더(120)에게 요청하고, 에러 정정 디코더(120)로부터 대상 변수 노드에 대응하여 입력된 C2V 메시지들을 수신할 수 있다.
반전 결정부(144)는, 대상 변수 노드에 대응하여 입력된 C2V 메시지들의 부호의 비율을 고려하여, 대상 변수 노드의 초기 값의 부호를 반전시킬지 여부를 결정할 수 있다. 예를 들어, 대상 변수 노드의 초기 값의 부호가 제 1 타입의 부호(예를 들어, 네거티브 부호)라고 가정하자. 이러한 경우, 반전 결정부(144)는, 대상 변수 노드에 대응하여 입력된 C2V 메시지들 중 제 1 타입의 부호를 갖는 C2V 메시지들의 개수가 제 2 타입의 부호(예를 들어, 포지티브 부호)를 갖는 C2V 메시지들의 개수보다 적은 경우, 대상 변수 노드의 초기 값의 부호를 반전시킬 것으로 결정할 수 있다. 즉, 반전 결정부(144)는, 대상 변수 노드에 대응하여 입력된 C2V 메시지들의 부호의 비율이, 대상 변수 노드의 초기 값의 부호와 일치하지 않는 부호를 갖는 C2V 메시지들이 더 많은 것을 나타내는 경우, 대상 변수 노드의 초기 값의 부호를 반전시킬 것으로 결정할 수 있다. 이를 위하여, 반전 결정부(144)는, 메시지 개수 산출부(144a)를 포함할 수 있다. 메시지 개수 산출부(144a)는, 대상 변수 노드에 대응하여 입력된 C2V 메시지들 중, 대상 변수 노드의 초기 값과 부호가 일치하는 C2V 메시지들의 개수와 대상 변수 노드의 초기 값과 부호가 일치하지 않는 C2V 메시지들의 개수를 산출할 수 있다.
반전 결정부(144)는, 대상 변수 노드의 초기 값의 부호와 일치하는 부호를 갖는 C2V 메시지들의 개수와 대상 변수 노드의 초기 값의 부호와 일치하지 않는 부호를 갖는 C2V 메시지들의 개수가 동일한 경우, 대상 변수 노드에 대응하여 입력된 C2V 메시지들의 크기를 더 고려하여 대상 변수 노드의 초기 값의 부호를 반전시킬지 여부를 결정할 수 있다. 예를 들어, 대상 변수 노드의 초기 값의 부호가 제 1 타입의 부호(예를 들어, 네거티브 부호)라고 가정하자. 그리고, 대상 변수 노드에 대응하여 입력된 C2V 메시지들 중 제 1 타입의 부호를 갖는 C2V 메시지들의 개수와 제 2 타입의 부호(예를 들어, 포지티브 부호)를 갖는 C2V 메시지들의 개수가 동일하다고 가정하자. 이러한 경우, 반전 결정부(144)는, 대상 변수 노드에 대응하여 입력된 C2V 메시지들 중 제 1 타입의 부호를 갖는 C2V 메시지들의 크기의 합이 제 2 타입의 부호를 갖는 C2V 메시지들의 크기의 합보다 작은 경우, 대상 변수 노드의 초기 값의 부호를 반전시킬 것으로 결정할 수 있다. 이를 위하여, 반전 결정부(144)는, 합 산출부(144b)를 포함할 수 있다. 합 산출부(144b)는, 대상 변수 노드에 대응하여 입력된 C2V 메시지들 중, 대상 변수 노드의 초기 값과 부호가 일치하는 C2V 메시지들의 크기의 합과 대상 변수 노드의 초기 값과 부호가 일치하지 않는 C2V 메시지들의 크기의 합을 산출할 수 있다.
반전 결정부(144)는, 대상 변수 노드의 초기 값의 부호를 반전시킬 것으로 결정하는 경우, 이를 부호 반전부(146)에 통지할 수 있다. 이에 따라, 부호 반전부(146)는, 대상 변수 노드의 초기 값의 부호를 반전시킬 수 있다.
이에 따라, 다음 반복에서, 변수 노드 업데이트 모듈(122)은, 부호가 반전된 초기 값을 이용하여 대상 변수 노드에 연결된 체크 노드들로 전달할 V2C 메시지들을 생성하여 출력할 수 있다. 이상에서는, 맵퍼(110), 신드롬 체크부(130) 및 디코딩 제어부(140)가 에러 정정 디코더(120)의 외부에 존재하는 예를 설명하였다. 실시 예에 따라, 맵퍼(110), 신드롬 체크부(130) 및 디코딩 제어부(140) 중 적어도 하나는, 에러 정정 디코더(120)의 내부에 존재할 수도 있다.
도 2는 패리티 체크 행렬을 설명하기 위한 예시도이다.
도 2에는, (n, k) 코드를 정의하는 패리티 체크 행렬(H)의 일 예를 도시하였다. (n, k) 코드는, (n-k)×n의 크기를 갖는 패리티 체크 행렬로 정의될 수 있다. 설명의 편의를 위하여, n-k행 n열의 엔트리에 참조 번호 An-k.n를 부여하였다. 즉, 참조 번호 An-k.n는, n-k행 n열의 엔트리를 지시(indicate)한다. 패리티 체크 행렬의 각각의 엔트리는 0 또는 1로 표현될 수 있다. 패리티 체크 행렬에 포함된 1의 개수가 0의 개수에 비하여 상대적으로 매우 적은 경우, (n, k) 코드는 (n, k) LDPC 코드로 언급될 수 있다. 여기서, n 및 k는 자연수일 수 있다.
패리티 체크 행렬의 각각의 엔트리는, k×k크기의 서브 행렬일 수 있다. 여기서, k는 2이상의 정수일 수 있다. 예를 들어, 패리티 체크 행렬에서 0은 해당 엔트리가 영 행렬임을 나타내고, 1은 해당 엔트리가 영 행렬이 아님을 나타낼 수 있다. 예를 들어, 패리티 체크 행렬이 QC(Quasi Cyclic)-LDPC 코드의 패리티 체크 행렬인 경우, 1은 해당 엔트리가 순환 행렬(circulant matrix)임을 나타낼 수 있다. 순환 행렬은 항등 행렬(identity matrix)을 소정의 시프트 값만큼 순환 시프트(cyclic shift) 시킨 행렬일 수 있으며, 어느 하나의 순환 행렬은 다른 하나의 순환 행렬과 다른 시프트 값을 가질 수 있다.
도 3은 도 2에 도시된 패리티 체크 행렬을 태너 그래프로 나타낸 도면이다.
(n, k) 코드는, 등가의 이분 그래프(bipartite graph) 표현인 태너(Tanner) 그래프로 표현될 수 있다. 태너 그래프는, 체크 노드(check node)들, 변수 노드(variable node)들 및 에지(edge)들로 표현될 수 있다. 체크 노드들은 패리티 체크 행렬의 행(row)들에 대응하고, 변수 노드들은 패리티 체크 행렬의 열(column)들에 대응한다. 각각의 에지는, 하나의 체크 노드와 하나의 변수 노드를 연결하며, 패리티 체크 행렬에서 1로 표현된 엔트리를 나타낸다.
도 3에 도시된 바와 같이, 도 2에 도시된 (n, k) 코드의 패리티 체크 행렬은, n-k개의 체크 노드들(CN1 ~ CNn-k) 및 n개의 변수 노드들(VN1 ~ VNn)을 포함하는 태너 그래프로 표현될 수 있다. 체크 노드들(CN1 ~ CNn-k) 및 변수 노드들(VN1 ~ VNn)을 연결하는 실선 및 점선은 에지를 나타낸다.
반복 복호는, 도 3에 도시된 바와 같은 태너 그래프 상에서 체크 노드들(CN1 ~ CNn-k)과 변수 노드들(VN1 ~ VNn) 사이의 반복적인 메시지 전달 알고리즘에 따라 이루어질 수 있다. 즉, 각각의 반복마다 체크 노드들(CN1 ~ CNn-k)과 변수 노드들(VN1 ~ VNn) 사이에서 외부 메시지가 전달되면서 반복 복호가 수행될 수 있다.
도 4는 도 2에 도시된 패리티 체크 행렬을 이용하여 계산되는 신드롬 벡터를 설명하기 위한 예시도이다.
전술한 바와 같이, 패리티 체크 행렬(H)과 제 i 반복에서의 결과 값인 변수 노드 벡터(Ci)의 전치 행렬(Ci T)을 기반으로 신드롬 벡터(Si)가 생성될 수 있다. 신드롬 벡터(Si)의 각 심볼들(Si1, Si2, ..., Sin-k)은, 도 3에 도시된 태너 그래프 상의 각 체크 노드들(CN1 ~ CNn-)에 대응한다.
신드롬 벡터(Si)의 모든 심볼들(Si1, Si2, ..., Sin-k)이 0을 나타내는 경우, 이는 신드롬 체크가 패스하였음을 의미한다. 따라서, 해당 코드워드에 대한 반복 복호는 종료되고, 제 i 반복에서의 결과 값인 변수 노드 벡터(Ci)가 디코딩된 코드워드로서 출력될 수 있다.
만약, 신드롬 벡터(Si)의 모든 심볼들(Si1, Si2, ..., Sin-k) 중 적어도 하나의 심볼이 0이 아닌 경우, 이는 신드롬 체크가 페일되었음을 의미한다. 따라서, 최대 반복 횟수에 도달하지 않은 경우라면 다음 반복이 수행될 수 있다.
도 5는 연판정 디코딩 시에 g개의 판독 벡터를 이용하여 초기 벡터를 생성하는 과정을 설명하기 위한 예시도이다.
도 5에는 각각이 제 1 상태(S1) 및 제 2 상태(S2) 중 어느 하나의 상태를 갖는 메모리 셀들의 문턱 전압(Vth) 분포를 도시하였다.
g개의 판독 벡터들을 획득하기 위하여, g개의 판독 전압들이 메모리 셀들에 순차적으로 인가될 수 있다. g개의 판독 전압들 중 어느 하나의 판독 전압이 메모리 셀들에 인가되었을 때, 인가된 판독 전압보다 낮은 문턱 전압을 갖는 메모리 셀에 대한 판독 값은 1로 나타날 수 있고, 인가된 판독 전압보다 높은 문턱 전압을 갖는 메모리 셀에 대한 판독 값은 0으로 나타날 수 있다.
에러 정정 회로는, g개의 판독 전압들 각각에 대응하는 판독 벡터를 수신하고, 수신된 판독 벡터들을 결합하여 g+1개의 레벨로 양자화된 판독 벡터를 생성할 수 있다. 예를 들어, 도 5에 도시된 바와 같이 7개의 판독 전압들(Vr1, Vr2, Vr3, Vr4, Vr5, Vr6, Vr7)이 이용된 경우, 에러 정정 회로는, 7개의 판독 전압들 각각에 대응하는 판독 벡터들을 결합하여, 8개의 레벨로 양자화된 판독 벡터를 생성할 수 있다.
에러 정정 회로는, g+1개의 레벨로 양자화된 판독 벡터를 초기 벡터로 변환할 수 있다. 다시 말해, 에러 정정 회로는, g+1개의 레벨로 양자화된 판독 값들 각각을 초기 값(예를 들어, LLR 값)으로 변환할 수 있다. 초기 벡터로의 변환은, 설정된 룩업 테이블을 참조하여 이루어질 수 있다.
도 6은 룩업 테이블을 설명하기 위한 예시도이다.
도 6을 참조하면, 룩업 테이블은, 복수의 양자화 레벨 각각에 대응하는 LLR 값들을 정의할 수 있다.
에러 정정 회로는, 룩업 테이블을 참조하여, g+1개의 양자화 레벨로 양자화된 판독 값들 각각을, 양자화 레벨 g+1에 대응하는 g+1개의 LLR 값들 중 어느 하나로 변환할 수 있다.
예를 들어, 양자화 레벨 2가 이용되는 경우, 에러 정정 회로는, 2개의 레벨로 양자화된 판독 값들 중 어느 하나를 LLR1 값으로 변환하고 나머지 하나는 LLR2 값으로 변환할 수 있다. 예를 들어, 2개의 레벨로 양자화된 판독 값들 중 '1'은 LLR1 값인 '-4'로 변환되고, '0'은 LLR2 값인 '+4'로 변환될 수 있다.
도 7은 하드 에러가 발생한 메모리 셀에 할당되는 초기 값을 설명하기 위한 예시도이다.
도 7에는 일 예로서, 제 1 상태(S1)로 프로그램 되어야 하지만, 제 2 상태(S2)보다 높은 문턱 전압을 갖는 제 3 상태(S3)로 프로그램된 메모리 셀이 발생한 경우, 즉 하드 에러가 발생한 경우를 도시하였다.
제 1 상태(S1)로 프로그램 되어야 하지만 제 3 상태(S3)로 프로그램된 메모리 셀, 즉 하드 에러가 발생한 메모리 셀에 대응하는 변수 노드에는 초기 값 '+4'가 할당될 수 있다. 즉, 해당 메모리 셀에 대응하는 변수 노드에는 네거티브의 부호를 갖는 초기 값이 할당되어야 하지만, 하드 에러로 인하여 포지티브의 부호를 갖는 초기 값이 할당된다. 이러한 잘못된 초기 값의 할당은, 에러 정정 디코딩의 성능을 저하시키는 요인이 될 수 있다. 예를 들어, 초기 값이 잘못 할당된 변수 노드의 값은 반복 복호 과정에서 정정될 수 있지만, 해당 변수 노드에서 생성된 V2C 메시지들은 해당 변수 노드에 연결된 체크 노드에 나쁜 정보를 제공하게 되고, 해당 체크 노드에서 생성된 C2V 메시지들은 해당 체크 노드에 연결된 다른 변수 노드들에 나쁜 정보를 제공하게 된다.
따라서, 에러 정정 디코딩 시 하드 에러가 발생한 셀을 판별하고, 하드 에러가 발생한 셀에 대응하는 변수 노드의 초기 값의 부호를 반전시킨다면, 에러 정정 디코딩의 성능이 향상될 수 있다.
도 8은 하드 에러가 정정되는 과정을 설명하기 위한 예시도이다.
도 8에는 설명의 편의를 위하여, 복수의 변수 노드들 중 하나의 대상 변수 노드(VN1)와 대상 변수 노드(VN1)에 연결된 4개의 체크 노드들(CN1, CN2, CN3, CN4)을 도시하였다. 여기서, 대상 변수 노드(VN1)는 하드 에러가 발생한 메모리 셀에 대응하는 변수 노드라 가정한다.
도 8을 참조하여 설명하는 실시 예에서, 대상 변수 노드(VN1)의 초기 값은 +4라 가정한다. 포지티브의 부호가 0의 값을 나타낸다고 가정할 때, 대상 변수 노드(VN1)의 값은 "0"이될 것이다.
이후, 제 i 반복에서 체크 노드들(CN1, CN2, CN3, CN4)로부터 수신된 C2V 메시지들의 값은 각각 +2, -4, -1, -2라 가정한다. 최소 합 알고리즘이 이용된다고 가정할 때, 대상 변수 노드(VN1)의 값은, 대상 변수 노드(VN1)의 초기 값과 대상 변수 노드(VN1)에 대응하여 수신되는 C2V 메시지들의 값을 합한 결과에 따라 결정될 것이다. 도 8에 도시된 예에서, 대상 변수 노드(VN1)의 초기 값과 대상 변수 노드(VN1)에 대응하여 입력된 C2V 메시지들의 값을 합한((+4) + (+2) + (-4) + (-1) + (-2)) 결과는 -1이다. 네거티브의 부호가 1의 값을 나타낸다고 가정할 때, 대상 변수 노드(VN1)의 값은 "1"로 갱신될 것이다.
즉, 대상 변수 노드(VN1)의 값은, 체크 노드들(CN1, CN2, CN3, CN4)로부터 수신되는 C2V 메시지들에 따라 수정될 수 있다. 다시 말해, 체크 노드들(CN1, CN2, CN3, CN4)로부터 수신되는 C2V 메시지들에 따라, 하드 에러가 발생한 메모리 셀에 대응하는 비트에 대한 에러 정정이 이루어질 수 있다.
도 9는 하드 에러가 정정된 경우 체크 노드들로 나쁜 정보가 제공되는 과정을 설명하기 위한 예시도이다.
도 9에는, 도 8을 참조하여 설명한 하드 에러가 정정된 이후, 제 i+1 반복에서 대상 변수 노드(VN1)로부터 체크 노드들(CN1, CN2, CN3, CN4)로 전송되는 V2C 메시지들을 도시하였다.
도 8을 참조하여 설명한 바와 같이, 최소 합 알고리즘이 이용된다고 가정할 때, 복수의 체크 노드들 중 어느 하나의 체크 노드로 전송될 V2C 메시지의 값은, 나머지 체크 노드들로부터 수신된 C2V 메시지들의 값과 대상 변수 노드(VN1)의 초기 값을 합한 결과에 따라 결정될 것이다. 예를 들어, 제 i+1 반복에서 대상 변수 노드(VN1)로부터 체크 노드(CN1)로 전송될 V2C 메시지의 값은, 제 i 반복에서 체크 노드들(CN2, CN3, CN4)로부터 수신된 C2V 메시지들의 값과 대상 변수 노드(VN1)의 초기 값을 합한((+4) + (-4) + (-1) + (-2)) 값(-3)으로 결정될 것이다. 마찬가지로, 나머지 체크 노드들(CN2, CN3, CN4)로 전송될 V2C 메시지들의 값이 계산될 수 있다.
여기서, 도 9를 참조하면, 대상 변수 노드(VN1)의 값은 "1"로 수정되었음에도 불구하고, 대상 변수 노드(VN1)로부터 체크 노드들(CN2, CN4)로 전송되는 V2C 메시지들은 네거티브의 부호가 아니라 포지티브의 부호를 가지고 있음을 알 수 있다. 즉, 하드 에러가 정정되었음에도 불구하고, 대상 변수 노드(VN1)는, 체크 노드들(CN2, CN4)에 나쁜 정보를 제공하고 있음을 알 수 있다.
도 10은 대상 변수 노드의 초기 값의 부호를 반전시켜 V2C 메시지를 생성하는 과정을 설명하기 위한 예시도이다.
도 8을 참조하여 설명한 실시 예와 마찬가지로, 도 10을 참조하여 설명하는 실시 예에서, 대상 변수 노드(VN1)의 초기 값은 +4이고, 제 i 반복에서 체크 노드들(CN1, CN2, CN3, CN4)로부터 대상 변수 노드(VN1)로 전송된 C2V 메시지들의 값은 각각 +2, -4, -1, -2라 가정한다.
에러 정정 회로는, 대상 변수 노드(VN1)에 입력되는 C2V 메시지들의 부호의 비율을 고려하여 대상 변수 노드(VN1)의 초기 값의 부호를 반전시킬 수 있다. 예를 들어, 도 10에 도시된 바와 같이, 대상 변수 노드(VN1)의 초기 값이 포지티브의 부호를 갖는다고 가정한다. 이러한 경우, 에러 정정 회로는, 대상 변수 노드(VN1)에 대응하여 입력된 C2V 메시지들 중 포지티브의 부호를 갖는 C2V 메시지들의 개수에 비하여 네거티브의 부호를 갖는 C2V 메시지들의 개수가 더 많은 경우, 대상 변수 노드(VN1)의 초기 값의 부호를 네거티브 부호로 변경할 수 있다. 도 10을 참조하면, 네거티브의 부호를 갖는 C2V 메시지의 개수는 3개이고, 포지티브의 부호를 갖는 C2V 메시지의 개수는 1개이므로, 대상 변수 노드(VN1)의 초기 값의 부호가 네거티브의 부호로 반전될 수 있다.
대상 변수 노드(VN1)의 초기 값의 부호가 반전되면, 제 i+1 반복에서 부호가 반전된 초기 값을 이용하여 V2C 메시지가 계산될 수 있다. 예를 들어, 제 i+1 반복에서 체크 노드(CN1)로 전송될 V2C 메시지는, 부호가 반전된 초기 값과 제 i 반복에서 체크 노드들(CN2, CN3, CN4)로부터 수신된 C2V 메시지들의 값을 합한 값에 따라 계산될 수 있다. 여기서, 변수 노드들에 할당될 수 있는 초기 값의 최대 크기가 4라고 가정할 때, 체크 노드(CN1)로 전송될 V2C 메시지의 크기는 4를 넘지 않을 수 있다. 즉, 대상 변수 노드(VN1)로부터 체크 노드(CN1)로 전송될 V2C 메시지의 값은 계산((-4) + (-4) + (-1) + (-2))의 결과로서 -11로 결정되지만, 크기 제한으로 인하여, 해당 V2C 메시지는 -4로 조절될 수 있다. 이러한 사항은, 모든 V2C 메시지 및 C2V 메시지 계산 시에 적용될 수 있다.
도 10을 참조하면, 대상 변수 노드(VN1)의 값이 "1"로 수정된 경우, 대상 변수 노드(VN1)에 연결된 체크 노드들(CN1, CN2, CN3, CN4)로 전송되는 모든 V2C 메시지들이 네거티브의 부호를 가지고 있음을 알 수 있다. 즉, 하드 에러가 정정된 경우, 대상 변수 노드(VN1)가 모든 체크 노드들(CN1, CN2, CN3, CN4)에게 올바른 정보를 제공하고 있음을 알 수 있다.
도 11은 대상 변수 노드의 초기 값의 부호를 반전시켜 V2C 메시지를 생성하는 과정을 설명하기 위한 예시도이다.
도 11을 참조하여 설명하는 실시 예에서, 대상 변수 노드(VN1)의 초기 값은 +4이고, 제 i 반복에서 체크 노드들(CN1, CN2, CN3, CN4)로부터 대상 변수 노드(VN1)로 전송된 C2V 메시지들의 값은 각각 +2, +1, -1, -3이라 가정한다.
전술한 바와 같이, 에러 정정 회로는, 대상 변수 노드(VN1)에 입력되는 C2V 메시지들의 부호의 비율을 고려하여 대상 변수 노드(VN1)의 초기 값의 부호를 반전시킬 수 있다. 만약, 대상 변수 노드(VN1)에 입력되는 C2V 메시지들 중 포지티브의 부호를 갖는 C2V 메시지들의 개수와 네거티브의 부호를 갖는 C2V 메시지들의 개수가 동일하다면, 에러 정정 회로는, 해당 C2V 메시지들의 크기의 합을 고려하여 대상 변수 노드(VN1)의 초기 값의 부호를 반전시킬 수 있다. 예를 들어, 도 11에 도시된 바와 같이, 대상 변수 노드(VN1)의 초기 값이 포지티브의 부호를 갖는다고 가정한다. 이러한 경우, 에러 정정 회로는, 대상 변수 노드(VN1)에 대응하여 입력된 C2V 메시지들 중 포지티브의 부호를 갖는 C2V 메시지들의 크기의 합에 비하여 네거티브의 부호를 갖는 C2V 메시지들의 크기의 값이 더 큰 경우, 대상 변수 노드(VN1)의 초기 값의 부호를 네거티브 부호로 변경할 수 있다. 도 11을 참조하면, 포지티브의 부호를 갖는 C2V 메시지들의 크기의 합은 3(2+1)이고, 네거티브의 부호를 갖는 C2V 메시지들의 크기의 합은 4(1+3)이므로, 대상 변수 노드(VN1)의 초기 값의 부호가 네거티브의 부호로 반전될 수 있다.
대상 변수 노드(VN1)의 초기 값의 부호가 반전되면, 제 i+1 반복에서 부호가 반전된 초기 값을 이용하여 V2C 메시지가 계산될 수 있다. 예를 들어, 제 i+1 반복에서 체크 노드(CN1)로 전송될 V2C 메시지는, 부호가 반전된 초기 값과 제 i 반복에서 체크 노드들(CN2, CN3, CN4)로부터 수신된 C2V 메시지들의 값을 합한 값에 따라 계산될 수 있다. 도 10을 참조하여 설명한 바와 마찬가지로, 변수 노드들에 할당될 수 있는 초기 값의 최대 크기가 4라고 가정할 때, 체크 노드(CN1)로 전송될 V2C 메시지의 크기는 4를 넘지 않을 수 있다. 즉, 대상 변수 노드(VN1)로부터 체크 노드(CN1)로 전송될 V2C 메시지의 값은 계산((-4) + (+1) + (-1) + (-3))의 결과로서 -7로 결정되지만, 크기 제한으로 인하여, 해당 V2C 메시지는 -4로 조절될 수 있다.
도 11을 참조하면, 대상 변수 노드(VN1)의 값이 "1"로 수정된 경우, 대상 변수 노드(VN1)에 연결된 체크 노드들(CN1, CN2, CN3, CN4)로 전송되는 모든 V2C 메시지들이 네거티브의 부호를 가지고 있음을 알 수 있다. 즉, 하드 에러가 정정된 경우, 대상 변수 노드(VN1)가 모든 체크 노드들(CN1, CN2, CN3, CN4)에게 올바른 정보를 제공하고 있음을 알 수 있다.
도 12는 본 발명의 일 실시 예에 따른 메모리 시스템을 설명하기 위한 도면이다.
도 12를 참조하면, 메모리 시스템(memory system; 2000)은, 데이터가 저장되는 메모리 장치(memory device; 2200) 및 호스트(host; 1000)의 제어에 따라 메모리 장치(2200)를 제어하는 메모리 컨트롤러(memory controller; 2100)를 포함할 수 있다.
호스트(1000)는, PCI-E(Peripheral Component Interconnect-Express), ATA(Advanced Technology Attachment), SATA(Serial ATA), PATA(Parallel ATA) 또는 SAS(serial attached SCSI) 등의 인터페이스 프로토콜을 이용하여 메모리 시스템(2000)과 통신할 수 있다. 호스트(1000)와 메모리 시스템(2000) 간에 이용되는 인터페이스 프로토콜들은 상술한 예에 한정되지 않으며, USB(Universal Serial Bus), MMC(Multi-Media Card), ESDI(Enhanced Small Disk Interface) 또는 IDE(Integrated Drive Electronics) 등의 인터페이스 프로토콜이 이용될 수도 있다.
메모리 컨트롤러(2100)는, 메모리 시스템(2000)의 동작을 전반적으로 제어하며, 호스트(1000)와 메모리 장치(2200) 사이의 데이터 교환을 제어할 수 있다.
메모리 컨트롤러(2100)는, 호스트 인터페이스(host interface; 2110), CPU(Central Processing Unit; 2120), 메모리 인터페이스(memory interface; 2130), 버퍼 메모리(buffer memory; 2140), 에러 정정 회로(error correction circuit; 2150) 및 내부 메모리(2160)를 포함할 수 있다. 호스트 인터페이스(2110), 메모리 인터페이스(2130), 버퍼 메모리(2140), 에러 정정 회로(2150) 및 내부 메모리(2160)는 CPU(2120)에 의해 제어될 수 있다.
호스트 인터페이스(2110)는, 통신 프로토콜을 이용하여 호스트(1000)와 데이터 교환을 수행할 수 있다.
CPU(2120)는, 메모리 장치(2200)를 제어하기 위하여, 각종 연산을 수행하거나 커맨드 및 어드레스를 생성할 수 있다. 예를 들어, CPU(2120)는, 프로그램 동작, 판독 동작, 소거 동작, 데이터 압축 동작 및 카피백 동작들에 필요한 다양한 커맨드들(commands)을 생성할 수 있다.
메모리 인터페이스(2130)는, 통신 프로토콜을 이용하여 메모리 장치(2200)와 통신을 수행할 수 있다.
버퍼 메모리(2140)는, 메모리 컨트롤러(2100)가 메모리 장치(2200)를 제어하는 동안 데이터를 임시로 저장할 수 있다. 예를 들면, 프로그램 동작이 완료될 때까지 호스트로부터 수신된 데이터는 버퍼 메모리(2140)에 임시로 저장될 수 있다. 또한, 판독 동작 시 메모리 장치(2200)로부터 수신된 판독 데이터가 버퍼 메모리(2140)에 임시로 저장될 수도 있다.
에러 정정 회로(2150)는, 프로그램 동작 또는 판독 동작 시 에러 정정을 위한 인코딩 및 디코딩을 수행할 수 있다.
에러 정정 회로(2150)는, 메모리 장치(2200)로부터 수신된 판독 데이터(코드워드)에 대하여 에러 정정 디코딩을 수행할 수 있다. 에러 정정 회로(2150)는, 에러 정정을 위한 반복 복호 과정에서 에러가 검출된 경우, 패리티 체크 행렬을 이용하여 에러를 정정할 수 있다. 예를 들어, 에러 정정 회로(2150)는, 패리티 체크 행렬을 기반으로 코드워드에 대응하는 신드롬을 산출하고, 산출된 신드롬에 근거하여 코드워드에 에러가 포함되어 있는지 여부를 판단할 수 있다. 에러 정정 회로(2150)는, 코드워드에 포함된 에러를 정정할 수 있는 경우, 에러를 정정하고, 에러 정정된 데이터를 출력할 수 있다. 에러 정정 회로(2150)는, 코드워드에 포함된 에러를 정정할 수 없는 경우, 디코딩이 페일(fail)되었음을 CPU(2120)에 보고할 수 있다.
에러 정정 회로(2150)는, 맵퍼(2150a), 에러 정정 디코더(2150b), 신드롬 체크부(2150c) 및 디코딩 제어부(2150d)를 포함할 수 있다. 에러 정정 회로(2150)는, 도 1을 참조하여 설명한 에러 정정 회로(10)와 동일한 구성을 가질 수 있으며 에러 정정 회로(10)와 동일한 동작을 수행할 수 있다. 즉, 도 12에 도시된 맵퍼(2150a), 에러 정정 디코더(2150b), 신드롬 체크부(2150c) 및 디코딩 제어부(2150d)는, 각각 도 1에 도시된 맵퍼(110), 에러 정정 디코더(120), 신드롬 체크부(130) 및 디코딩 제어부(140)에 대응하는 구성을 가질 수 있으며 각각에 대응하는 동작을 수행할 수 있다. 한편, 도 1을 참조하여 설명한 바와 마찬가지로, 맵퍼(2150a), 신드롬 체크부(2150c) 및 디코딩 제어부(2150d) 중 적어도 하나는 에러 정정 디코더(2150b) 내에 존재할 수도 있다.
내부 메모리(2160)는, 메모리 컨트롤러(2100)의 동작에 필요한 다양한 정보들을 저장하는 저장부(storage unit)로서 사용될 수 있다. 내부 메모리(2160)는, 다수의 테이블들을 저장할 수 있다. 예를 들어, 내부 메모리(2160)는, 논리적 어드레스(logical address)와 물리적 어드레스(physical address)의 맵핑 테이블을 저장할 수 있다.
메모리 장치(2200)는, 메모리 컨트롤러(2100)의 제어에 따라 프로그램 동작, 판독 동작, 소거 동작, 데이터 압축 동작 및 카피백 동작 등을 수행할 수 있다. 메모리 장치(2200)는, 전원 공급이 차단되면 저장된 데이터가 소멸되는 휘발성 메모리 장치, 또는 전원 공급이 차단되더라도 저장된 데이터가 유지되는 비휘발성 메모리 장치로 이루어질 수 있다.
도 13은 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작 방법을 설명하기 위한 흐름도이다.
단계(1301)에서, 메모리 컨트롤러는, 코드워드에 대응하는 판독 벡터를 수신할 수 있다. 예를 들어, 판독 벡터는, 복수의 메모리 셀들 각각에 하나씩 대응되는 판독 값들로 이루어질 수 있다.
단계(1303)에서, 메모리 컨트롤러는, 변수 노드들에 초기 값을 할당할 수 있다. 메모리 컨트롤러는, 하나의 코드워드에 대응하는 판독 벡터가 g개 수신된 경우, g+1개의 레벨로 양자화된 판독 벡터를 생성할 수 있다. 메모리 컨트롤러는, g+1개의 레벨로 양자화된 판독 벡터를 초기 벡터로 변환할 수 있다. 예를 들어, 초기 벡터는, 복수의 변수 노드들 각각에 하나씩 대응되는 초기 값들로 이루어질 수 있다. 각각의 초기 값은, LLR 값일 수 있다.
단계(1305)에서, 메모리 컨트롤러는, 반복 복호 기법을 이용하여 제 i 반복을 수행할 수 있다. 제 i 반복에서 V2C 메시지들 및 C2V 메시지들이 교환되고, 이에 따라 변수 노드들 및 체크 노드들이 업데이트될 수 있다.
단계(1307)에서, 메모리 컨트롤러는, 제 i 반복에 대응하는 신드롬 체크를 수행하고, 제 i 반복에서의 신드롬 체크가 패스되었는지 여부를 확인할 수 있다. 신드롬 체크가 패스된 경우, 단계(1309)에서, 메모리 컨트롤러는, 제 i 반복에서의 변수 노드 벡터를 디코딩된 코드워드로서 출력할 수 있다. 신드롬 체크가 페일된 경우 단계(1311)가 수행될 수 있다.
단계(1311)에서, 메모리 컨트롤러는, 최대 반복 횟수만큼 반복이 수행되었는지 여부를 확인할 수 있다. 최대 반복 횟수만큼 반복이 수행된 경우, 단계(1313)에서, 메모리 컨트롤러는, 에러 정정 디코딩이 페일되었음을 나타내는 페일 신호를 출력할 수 있다. 최대 반복 횟수만큼 반복이 수행되지 않은 경우 단계(1321)가 수행될 수 있다.
단계(1321)에서, 메모리 컨트롤러는, 제 i 반복에서 대상 변수 노드에게 전달된 C2V 메시지들을 기반으로, 대상 변수 노드의 초기 값을 수정할 수 있다. 대상 변수 노드의 초기 값을 수정한다는 것은, 대상 변수 노드의 초기 값의 부호를 반전시키는 것을 의미할 수 있다.
이후, 단계(1323)를 거쳐 진행한 단계(1305)에서, 메모리 컨트롤러는, 제 i+1 반복을 수행할 수 있다.
도 14는 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작 방법을 설명하기 위한 흐름도이다.
도 14에 도시된 단계들은, 도 13에 도시된 단계(1321)에 대응될 수 있다.
단계(1321a)에서, 메모리 컨트롤러는, 대상 변수 노드를 결정할 수 있다. 메모리 컨트롤러는, 변수 노드들 중 설정된 크기의 초기 값이 할당된 변수 노드를 대상 변수 노드로 결정할 수 있다. 설정된 크기는, 변수 노드들에 할당할 수 있는 초기 값들 중 가장 큰 값일 수 있다. 도 14를 참조하여 설명하는 실시 예에서, 대상 변수 노드의 초기 값은 제 1 타입의 부호를 갖는다고 가정한다. 제 1 타입의 부호는, 네거티브의 부호일 수도 있고, 포지티브의 부호일 수도 있다. 실시 예에 따라, 단계(1321a)는, 도 13의 단계(1305) 이전에 수행될 수도 있다.
단계(1321b)에서, 메모리 컨트롤러는, 제 i 반복에서 체크 노드들로부터 대상 변수 노드에게 전송된 C2V 메시지들 중, 제 1 타입의 부호를 갖는 C2V 메시지들의 개수(count 1)와 제 2 타입의 부호를 갖는 C2V 메시지들의 개수를 산출할 수 있다.
단계(1321c) 및 단계(1321e)에서, 메모리 컨트롤러는, 산출된 개수(count 1, count 2)를 비교할 수 있다.
제 1 타입의 부호를 갖는 C2V 메시지들의 개수(count 1)가 제 2 타입의 부호를 갖는 C2V 메시지들의 개수(count 2)보다 적은 경우, 단계(1321d)에서, 메모리 컨트롤러는, 대상 변수 노드의 초기 값을 반전시킬 수 있다. 즉, 메모리 컨트롤러는, 대상 변수 노드의 초기 값의 부호를 제 1 타입에서 제 2 타입으로 반전시킬 수 있다.
한편, 제 1 타입의 부호를 갖는 C2V 메시지들의 개수(count 1)와 제 2 타입의 부호를 갖는 C2V 메시지들의 개수(count 2)가 같은 경우, 단계(1321f)에서, 메모리 컨트롤러는, 제 1 타입의 부호를 갖는 C2V 메시지들의 크기(magnitude)의 합(sum 1)과 제 2 타입의 부호를 갖는 C2V 메시지들의 크기의 합(sum 2)을 산출할 수 있다.
단계(1321g)에서, 메모리 컨트롤러는, 산출된 합(sum 1, sum 2)을 비교할 수 있다.
제 1 타입의 부호를 갖는 C2V 메시지들의 크기의 합(sum 1)이 제 2 타입의 부호를 갖는 C2V 메시지들의 크기의 합(sum 2)보다 작은 경우, 단계(1321d)에서, 메모리 컨트롤러는, 대상 변수 노드의 초기 값을 반전시킬 수 있다.
도 15는 본 발명의 일 실시 예에 따른 메모리 장치를 설명하기 위한 도면이다. 도 15에 도시된 메모리 장치는 도 12에 도시된 메모리 시스템에 적용될 수 있다.
메모리 장치(2200)는, 제어 로직(2210), 주변 회로들(2220) 및 메모리 셀 어레이(2240)를 포함할 수 있다. 주변 회로들(2220)은, 전압 생성 회로(voltage generation circuit; 2222), 로우 디코더(row decoder; 2224), 입출력 회로(input/output circuit; 2226), 칼럼 디코더(column decoder; 2228), 페이지 버퍼 그룹(page buffer group; 2232) 및 전류 센싱 회로(current sensing circuit; 2234)를 포함할 수 있다.
제어 로직(2210)은, 도 12에 도시된 메모리 컨트롤러(2100)의 제어 하에 주변 회로들(2220)을 제어할 수 있다.
제어 로직(2210)은, 입출력 회로(2226)를 통하여 메모리 컨트롤러(2100)로부터 수신되는 커맨드(CMD) 및 어드레스(ADD)에 응답하여 주변 회로들(2220)을 제어할 수 있다. 예를 들어, 제어 로직(2210)은, 커맨드(CMD) 및 어드레스(ADD)에 응답하여 동작 신호(OP_CMD), 로우 어드레스(RADD), 페이지 버퍼 제어 신호들(PBSIGNALS) 및 허용 비트(VRY_BIT<#>)를 출력할 수 있다. 제어 로직(2210)은, 전류 센싱 회로(2234)로부터 수신되는 패스 신호(PASS) 또는 페일 신호(FAIL)에 응답하여 검증 동작이 패스되었는지 또는 페일되었는지 여부를 판단할 수 있다.
주변 회로들(2220)은 메모리 셀 어레이(2240)에 데이터를 저장하기 위한 프로그램 동작(program operation), 메모리 셀 어레이(2240)에 저장된 데이터를 출력하기 위한 판독 동작(read operation), 메모리 셀 어레이(2240)에 저장된 데이터를 소거하기 위한 소거 동작(erase operation)을 수행할 수 있다.
전압 생성 회로(2222)는, 제어 로직(2210)으로부터 수신되는 동작 신호(OP_CMD)에 응답하여 프로그램 동작, 판독 동작 및 소거 동작에 이용되는 다양한 동작 전압들(Vop)을 생성할 수 있다. 예를 들어, 전압 생성 회로(2222)는, 프로그램 전압, 검증 전압, 패스 전압, 판독 전압, 소거 전압 및 턴-온 전압 등을 로우 디코더(2224)로 전달할 수 있다.
로우 디코더(2224)는, 제어 로직(2210)으로부터 수신되는 로우 어드레스(RADD)에 응답하여 메모리 셀 어레이(2240)에 포함된 메모리 블록들 중 선택된 메모리 블록에 연결된 로컬 라인들(Local Lines; LL)에 동작 전압들(Vop)을 전달할 수 있다. 로컬 라인들(LL)은, 로컬 워드 라인들(local word lines), 로컬 드레인 셀렉트 라인들(local drain select lines) 및 로컬 소스 셀렉트 라인들(local source select lines)을 포함할 수 있다. 이 외에도, 로컬 라인들(LL)은 소스 라인(source line) 등 메모리 블록에 연결된 다양한 라인들을 포함할 수 있다.
입출력 회로(2226)는, 입출력 라인들(IO)을 통해 메모리 컨트롤러로부터 수신되는 커맨드(CMD) 및 어드레스(ADD)를 제어 로직(2210)에 전달하거나, 칼럼 디코더(2228)와 데이터(DATA)를 주고 받을 수 있다.
칼럼 디코더(2228)는, 제어 로직(2210)으로부터 수신되는 칼럼 어드레스(CADD)에 응답하여 입출력 회로(2226)와 페이지 버퍼 그룹(2232) 사이에서 데이터를 전달할 수 있다. 예를 들어, 칼럼 디코더(2228)는, 데이터 라인들(DL)을 통해 페이지 버퍼들(PB1~PBm)과 데이터를 주고 받거나, 칼럼 라인들(CL)을 통해 입출력 회로(2226)와 데이터를 주고 받을 수 있다.
페이지 버퍼 그룹(2232)은, 메모리 블록들(BLK1~BLKi)에 공통으로 연결된 비트 라인들(BL1~BLm)에 연결될 수 있다. 페이지 버퍼 그룹(2232)은, 비트 라인들(BL1~BLm)에 연결된 복수의 페이지 버퍼들(PB1~PBm)을 포함할 수 있다. 예를 들어, 각각의 비트 라인마다 하나의 페이지 버퍼가 연결될 수 있다. 페이지 버퍼들(PB1~PBm)은, 제어 로직(2210)으로부터 수신되는 페이지 버퍼 제어 신호들(PBSIGNALS)에 응답하여 동작할 수 있다. 예를 들어, 페이지 버퍼들(PB1~PBm)은, 프로그램 동작 시 메모리 컨트롤러로부터 수신된 프로그램 데이터를 임시로 저장하고, 프로그램 데이터에 따라 비트 라인들(BL1~BLm)에 인가되는 전압을 조절할 수 있다. 또한, 페이지 버퍼들(PB1~PBm)은, 판독 동작 시 비트 라인들(BL1~BLm)을 통하여 수신되는 데이터를 임시로 저장하거나, 비트 라인들(BL1~BLm)의 전압 또는 전류를 센싱할 수 있다.
전류 센싱 회로(2234)는, 판독 동작 또는 검증 동작 시 제어 로직(2210)으로부터 수신되는 허용 비트(VRY_BTI<#>)에 응답하여 기준 전류를 생성하고, 기준 전류에 의하여 생성된 기준 전압과 페이지 버퍼 그룹(2232)으로부터 수신되는 센싱 전압(VPB)을 비교하여 패스 신호(PASS) 또는 페일 신호(FAIL)를 출력할 수 있다.
메모리 셀 어레이(2240)는, 데이터가 저장되는 복수의 메모리 블록들(BLK1~BLKi)을 포함할 수 있다. 메모리 블록들(BLK1~BLKi)에는 사용자 데이터(user data) 및 메모리 장치(2200)의 동작에 필요한 다양한 정보가 저장될 수 있다. 메모리 블록들(BLK1~BLKi)은, 2차원 구조로 구현되거나 3차원 구조로 구현될 수 있으며, 서로 동일하게 구성될 수 있다.
도 16은 메모리 블록을 설명하기 위한 예시도이다.
메모리 셀 어레이는 복수의 메모리 블록들을 포함할 수 있으며, 도 16에는 설명의 편의를 위하여 복수의 메모리 블록들 중 어느 하나의 메모리 블록(BLKi)이 도시되었다.
메모리 블록(BLKi)은 제 1 셀렉트 라인과 제 2 셀렉트 라인 사이에 서로 평행하게 배열된 복수의 워드 라인들이 연결될 수 있다. 여기서, 제 1 셀렉트 라인은 소스 셀렉트 라인(SSL)일 수 있고, 제 2 셀렉트 라인은 드레인 셀렉트 라인(DSL)일 수 있다. 구체적으로, 메모리 블록(BLKi)은, 비트 라인들(BL1~BLn)과 소스 라인(SL) 사이에 연결된 복수의 스트링들(strings; ST)을 포함할 수 있다. 비트 라인들(BL1~BLn)은 스트링들(ST)에 각각 연결될 수 있고, 소스 라인(SL)은 스트링들(ST)에 공통으로 연결될 수 있다. 스트링들(ST)은 서로 동일하게 구성될 수 있으므로, 제 1 비트 라인(BL1)에 연결된 스트링(ST)을 예를 들어 구체적으로 설명하도록 한다.
스트링(ST)은 소스 라인(SL)과 제 1 비트 라인(BL1) 사이에서 서로 직렬로 연결된 소스 셀렉트 트랜지스터(SST), 복수의 메모리 셀들(F1~F16) 및 드레인 셀렉트 트랜지스터(DST)를 포함할 수 있다. 하나의 스트링(ST)에는 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST)가 적어도 하나 이상씩 포함될 수 있으며, 메모리 셀들(F1~F16) 또한 도면에 도시된 개수보다 더 많이 포함될 수 있다.
소스 셀렉트 트랜지스터(SST)의 소스(source)는 소스 라인(SL)에 연결될 수 있고, 드레인 셀렉트 트랜지스터(DST)의 드레인(drain)은 제 1 비트 라인(BL1)에 연결될 수 있다. 메모리 셀들(F1~F16)은 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST) 사이에서 직렬로 연결될 수 있다. 서로 다른 스트링들(ST)에 포함된 소스 셀렉트 트랜지스터들(SST)의 게이트들은 소스 셀렉트 라인(SSL)에 연결될 수 있고, 드레인 셀렉트 트랜지스터들(DST)의 게이트들은 드레인 셀렉트 라인(DSL)에 연결될 수 있고, 메모리 셀들(F1~F16)의 게이트들은 복수의 워드 라인들(WL1~WL16)에 연결될 수 있다. 서로 다른 스트링들(ST)에 포함된 메모리 셀들 중에서 동일한 워드 라인에 연결된 메모리 셀들의 그룹을 물리 페이지(physical page; PPG)라 할 수 있다. 따라서, 메모리 블록(BLKi)에는 워드 라인들(WL1~WL16)의 개수만큼의 물리 페이지들(PPG)이 포함될 수 있다.
하나의 메모리 셀은 1비트 데이터를 저장할 수 있다. 이를 싱글 레벨 셀(single level cell; SLC)이라고 부른다. 이 경우 하나의 물리 페이지(PPG)는 하나의 논리 페이지(logical page; LPG) 데이터를 저장할 수 있다. 하나의 논리 페이지(LPG) 데이터는 하나의 물리 페이지(PPG)에 포함된 셀 개수만큼의 데이터 비트들을 포함할 수 있다. 예를 들면, 하나의 메모리 셀에 2 이상의 비트 데이터가 저장되는 경우, 하나의 물리 페이지(PPG)는 2 이상의 논리 페이지(logical page; LPG) 데이터를 저장할 수 있다. 예를 들면, MLC 타입으로 구동되는 메모리 장치에서는 하나의 물리 페이지(PPG)에 2개의 논리 페이지 데이터가 저장될 수 있고, TLC 타입으로 구동되는 메모리 장치에서는 하나의 물리 페이지(PPG)에 3개의 논리 페이지 데이터가 저장될 수 있다.
도 17은 3차원으로 구성된 메모리 블록의 일 실시 예를 설명하기 위한 도면이다.
메모리 셀 어레이(2240)는 복수의 메모리 블록들(BLK1~BLKi)을 포함할 수 있다. 제 1 메모리 블록(BLK1)을 예를 들어 설명하면, 제 1 메모리 블록(BLK1)은 복수의 스트링들(ST11~ST1m, ST21~ST2m)을 포함할 수 있다. 실시 예로서, 복수의 스트링들(ST11~ST1m, ST21~ST2m) 각각은 'U'자형으로 형성될 수 있다. 제 1 메모리 블록(BLK1) 내에서, 행 방향(X 방향)으로 m개의 스트링들이 배열될 수 있다. 도 17에서, 열 방향(Y 방향)으로 2개의 스트링들이 배열되는 것으로 도시되었으나, 이는 설명의 편의를 위한 것으로서 열 방향(Y 방향)으로 3개 이상의 스트링들이 배열될 수 있다.
복수의 스트링들(ST11~ST1m, ST21~ST2m) 각각은 적어도 하나의 소스 셀렉트 트랜지스터(SST), 제 1 내지 제 n 메모리 셀들(MC1~MCn), 파이프 트랜지스터(PT) 및 적어도 하나의 드레인 셀렉트 트랜지스터(DST)를 포함할 수 있다.
소스 및 드레인 셀렉트 트랜지스터들(SST 및 DST)과 메모리 셀들(MC1~MCn)은 서로 유사한 구조를 가질 수 있다. 예를 들면, 소스 및 드레인 셀렉트 트랜지스터들(SST 및 DST)과 메모리 셀들(MC1~MCn) 각각은 채널막, 터널 절연막, 전하 트랩막 및 블로킹 절연막을 포함할 수 있다. 예를 들면, 채널막을 제공하기 위한 필라(pillar)가 각 스트링에 제공될 수 있다. 예를 들면, 채널막, 터널 절연막, 전하 트랩막 및 블로킹 절연막 중 적어도 하나를 제공하기 위한 필라가 각 스트링에 제공될 수 있다.
각 스트링의 소스 셀렉트 트랜지스터(SST)는 소스 라인(SL)과 메모리 셀들(MC1~MCp) 사이에 연결될 수 있다.
실시 예로서, 동일한 행에 배열된 스트링들의 소스 셀렉트 트랜지스터들은 행 방향으로 연장되는 소스 셀렉트 라인에 연결될 수 있고, 상이한 행에 배열된 스트링들의 소스 셀렉트 트랜지스터들은 상이한 소스 셀렉트 라인들에 연결될 수 있다. 도 17에서, 제 1 행의 스트링들(ST11~ST1m)의 소스 셀렉트 트랜지스터들은 제 1 소스 셀렉트 라인(SSL1)에 연결될 수 있다. 제 2 행의 스트링들(ST21~ST2m)의 소스 셀렉트 트랜지스터들은 제 2 소스 셀렉트 라인(SSL2)에 연결될 수 있다.
다른 실시 예로서, 스트링들(ST11~ST1m, ST21~ST2m)의 소스 셀렉트 트랜지스터들은 하나의 소스 셀렉트 라인에 공통으로 연결될 수 있다.
각 스트링의 제 1 내지 제 n 메모리 셀들(MC1~MCn)은 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST) 사이에 연결될 수 있다.
제 1 내지 제 n 메모리 셀들(MC1~MCn)은 제 1 내지 제 p 메모리 셀들(MC1~MCp)과 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)로 구분될 수 있다. 제 1 내지 제 p 메모리 셀들(MC1~MCp)은 수직 방향(Z 방향)으로 순차적으로 배열될 수 있으며, 소스 셀렉트 트랜지스터(SST)와 파이프 트랜지스터(PT) 사이에서 서로 직렬로 연결될 수 있다. 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)은 수직 방향(Z 방향)으로 순차적으로 배열될 수 있으며, 파이프 트랜지스터(PT)와 드레인 셀렉트 트랜지스터(DST) 사이에서 서로 직렬로 연결될 수 있다. 제 1 내지 제 p 메모리 셀들(MC1~MCp)과 제 p+1 내지 제n 메모리 셀들(MCp+1~MCn)은 파이프 트랜지스터(PT)를 통해 서로 연결될 수 있다. 각 스트링의 제 1 내지 제 n 메모리 셀들(MC1~MCn)의 게이트들은 각각 제 1 내지 제n 워드 라인들(WL1~WLn)에 연결될 수 있다.
실시 예로서, 제 1 내지 제 n 메모리 셀들(MC1~MCn) 중 적어도 하나는 더미 메모리 셀로서 이용될 수 있다. 더미 메모리 셀이 제공되는 경우, 해당 스트링의 전압 또는 전류는 안정적으로 제어될 수 있다. 각 스트링의 파이프 트랜지스터(PT)의 게이트는 파이프 라인(PL)에 연결될 수 있다.
각 스트링의 드레인 셀렉트 트랜지스터(DST)는 비트 라인과 메모리 셀들(MCp+1~MCn) 사이에 연결될 수 있다. 행 방향으로 배열되는 스트링들은 행 방향으로 연장되는 드레인 셀렉트 라인에 연결될 수 있다. 제 1 행의 스트링들(ST11~ST1m)의 드레인 셀렉트 트랜지스터들은 제 1 드레인 셀렉트 라인(DSL1)에 연결될 수 있다. 제 2 행의 스트링들(ST21~ST2m)의 드레인 셀렉트 트랜지스터들은 제 2 드레인 셀렉트 라인(DSL2)에 연결될 수 있다.
열 방향으로 배열되는 스트링들은 열 방향으로 연장되는 비트 라인들에 연결될 수 있다. 도 17에서 제 1 열의 스트링들(ST11, ST21)은 제 1 비트 라인(BL1)에 연결될 수 있다. 제 m 열의 스트링들(ST1m, ST2m)은 제 m 비트 라인(BLm)에 연결될 수 있다.
행 방향으로 배열되는 스트링들 중에서 동일한 워드 라인에 연결되는 메모리 셀들은 하나의 페이지(page)를 구성할 수 있다. 예를 들면, 제 1 행의 스트링들(ST11~ST1m) 중 제 1 워드 라인(WL1)에 연결된 메모리 셀들은 하나의 페이지를 구성할 수 있다. 제 2 행의 스트링들(ST21~ST2m) 중 제 1 워드 라인(WL1)에 연결된 메모리 셀들은 다른 하나의 페이지를 구성할 수 있다. 드레인 셀렉트 라인들(DSL1, DSL2) 중 어느 하나가 선택됨으로써 하나의 행 방향으로 배열되는 스트링들이 선택될 것이다. 워드 라인들(WL1~WLn) 중 어느 하나가 선택됨으로써 선택된 스트링들 중 하나의 페이지가 선택될 것이다.
도 18은 3차원으로 구성된 메모리 블록의 다른 실시 예를 설명하기 위한 도면이다.
메모리 셀 어레이(2240)는 복수의 메모리 블록들(BLK1~BLKi)을 포함할 수 있다. 제 1 메모리 블록(BLK1)을 예를 들어 설명하면, 제 1 메모리 블록(BLK1)은 복수의 스트링들(ST11'~ST1m', ST21'~ST2m')을 포함할 수 있다. 복수의 스트링들(ST11'~ST1m', ST21'~ST2m') 각각은 수직 방향(Z 방향)을 따라 연장될 수 있다. 메모리 블록(BLKi) 내에서, 행 방향(X 방향)으로 m개의 스트링들이 배열될 수 있다. 도 18에서는 열 방향(Y 방향)으로 2개의 스트링들이 배열되는 것으로 도시되어 있으나, 이는 설명의 편의를 위한 것으로서 열 방향(Y 방향)으로 3개 이상의 스트링들이 배열될 수 있다.
복수의 스트링들(ST11'~ST1m', ST21'~ST2m') 각각은, 적어도 하나의 소스 선택 트랜지스터(SST), 제 1 내지 제 n 메모리 셀들(MC1~MCn), 그리고 적어도 하나의 드레인 선택 트랜지스터(DST)를 포함할 수 있다.
각 스트링의 소스 선택 트랜지스터(SST)는 소스 라인(SL)과 메모리 셀들(MC1~MCn) 사이에 연결될 수 있다. 동일한 행에 배열된 스트링들의 소스 선택 트랜지스터들은 동일한 소스 선택 라인에 연결될 수 있다. 제 1 행에 배열된 스트링들(ST11'~ST1m')의 소스 선택 트랜지스터들은 제 1 소스 선택 라인(SSL1)에 연결될 수 있다. 제 2 행에 배열된 스트링들(ST21'~ST2m')의 소스 선택 트랜지스터들은 제 2 소스 선택 라인(SSL2)에 연결될 수 있다. 다른 실시 예로서, 스트링들(ST11'~ST1m', ST21'~ST2m')의 소스 선택 트랜지스터들은 하나의 소스 선택 라인에 공통으로 연결될 수 있다.
각 스트링의 제 1 내지 제 n 메모리 셀들(MC1~MCn)은 소스 선택 트랜지스터(SST)와 드레인 선택 트랜지스터(DST) 사이에서 서로 직렬로 연결될 수 있다. 제 1 내지 제 n 메모리 셀들(MC1~MCn)의 게이트들은 각각 제 1 내지 제 n 워드 라인들(WL1~WLn)에 연결될 수 있다.
실시 예로서, 제 1 내지 제 n 메모리 셀들(MC1~MCn) 중 적어도 하나는 더미 메모리 셀로서 이용될 수 있다. 더미 메모리 셀이 제공되는 경우, 해당 스트링의 전압 또는 전류는 안정적으로 제어될 수 있다. 이에 따라 제 1 메모리 블록(BLK1)에 저장된 데이터의 신뢰성이 향상될 수 있다.
각 스트링의 드레인 선택 트랜지스터(DST)는 비트 라인과 메모리 셀들(MC1~MCn) 사이에 연결될 수 있다. 행 방향으로 배열되는 스트링들의 드레인 선택 트랜지스터들(DST)은 행 방향으로 연장되는 드레인 선택 라인에 연결될 수 있다. 제 1 행의 스트링들(CS11'~CS1m')의 드레인 선택 트랜지스터들(DST)은 제 1 드레인 선택 라인(DSL1)에 연결될 수 있다. 제 2 행의 스트링들(CS21'~CS2m')의 드레인 선택 트랜지스터들(DST)은 제 2 드레인 선택 라인(DSL2)에 연결될 수 있다.
즉, 각 스트링에 파이프 트랜지스터(PT)가 제외된 것을 제외하면 도 18의 제 1 메모리 블록(BLK1)은 도 17의 제 1 메모리 블록(BLK1)과 유사한 등가 회로를 가질 수 있다.
도 19는 도 12에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 예를 설명하기 위한 도면이다.
도 19를 참조하면, 메모리 시스템(Memory System; 30000)은, 이동 전화기(cellular phone), 스마트폰(smart phone), 태블릿(tablet), PC(personal computer), PDA(personal digital assistant) 또는 무선 통신 장치로 구현될 수 있다. 메모리 시스템(30000)은, 메모리 장치(2200)와 상기 메모리 장치(2200)의 동작을 제어할 수 있는 메모리 컨트롤러(2100)를 포함할 수 있다.
메모리 컨트롤러(2100)는, 프로세서(Processor; 3100)의 제어에 따라 메모리 장치(2200)의 데이터 액세스 동작, 예컨대 프로그램(program) 동작, 소거(erase) 동작 또는 판독(read) 동작 등을 제어할 수 있다.
메모리 장치(2200)에 프로그램된 데이터는 메모리 컨트롤러(2100)의 제어에 따라 디스플레이(Display; 3200)를 통하여 출력될 수 있다.
무선 송수신기(RADIO TRANSCEIVER; 3300)는, 안테나(ANT)를 통하여 무선 신호를 주고받을 수 있다. 예컨대, 무선 송수신기(3300)는, 안테나(ANT)를 통하여 수신된 무선 신호를 프로세서(3100)에서 처리(process)될 수 있는 신호로 변경할 수 있다. 따라서, 프로세서(3100)는, 무선 송수신기(3300)로부터 출력된 신호를 처리(process)하고 처리(process)된 신호를 메모리 컨트롤러(2100) 또는 디스플레이(3200)로 전송할 수 있다. 메모리 컨트롤러(2100)는, 프로세서(3100)에 의하여 처리(process)된 신호를 메모리 장치(2200)에 전송할 수 있다. 또한, 무선 송수신기(3300)는, 프로세서(3100)로부터 출력된 신호를 무선 신호로 변경하고 변경된 무선 신호를 안테나(ANT)를 통하여 외부 장치로 출력할 수 있다. 입력 장치(Input Device; 3400)는, 프로세서(3100)의 동작을 제어하기 위한 제어 신호 또는 프로세서(3100)에 의하여 처리(process)될 데이터를 입력할 수 있는 장치로서, 터치 패드(touch pad)와 컴퓨터 마우스(computer mouse)와 같은 포인팅 장치(pointing device), 키패드(keypad) 또는 키보드로 구현될 수 있다. 프로세서(3100)는, 메모리 컨트롤러(2100)로부터 출력된 데이터, 무선 송수신기(3300)로부터 출력된 데이터, 또는 입력 장치(3400)로부터 출력된 데이터가 디스플레이(3200)를 통하여 출력될 수 있도록 디스플레이(3200)의 동작을 제어할 수 있다.
실시 예에 따라, 메모리 장치(2200)의 동작을 제어할 수 있는 메모리 컨트롤러(2100)는, 프로세서(3100)의 일부로서 구현될 수도 있고, 프로세서(3100)와는 별도의 칩으로 구현될 수 있다.
도 20은 도 12에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 예를 설명하기 위한 도면이다.
도 20을 참조하면, 메모리 시스템(Memory System; 40000)은 PC(personal computer), 태블릿(tablet), 넷-북(net-book), e-리더(e-reader), PDA(personal digital assistant), PMP(portable multimedia player), MP3 플레이어, 또는 MP4 플레이어로 구현될 수 있다.
메모리 시스템(40000)은, 메모리 장치(2200)와 상기 메모리 장치(2200)의 데이터 처리 동작을 제어할 수 있는 메모리 컨트롤러(2100)를 포함할 수 있다.
프로세서(Processor; 4100)는, 입력 장치(Input Device; 4200)를 통하여 입력된 데이터에 따라 메모리 장치(2200)에 저장된 데이터를 디스플레이(Display; 4300)를 통하여 출력할 수 있다. 예컨대, 입력 장치(4200)는, 터치 패드 또는 컴퓨터 마우스와 같은 포인팅 장치, 키패드, 또는 키보드로 구현될 수 있다.
프로세서(4100)는, 메모리 시스템(40000)의 전반적인 동작을 제어할 수 있고 메모리 컨트롤러(2100)의 동작을 제어할 수 있다. 실시 예에 따라, 메모리 장치(2200)의 동작을 제어할 수 있는 메모리 컨트롤러(2100)는, 프로세서(4100)의 일부로서 구현되거나, 프로세서(4100)와는 별도의 칩으로 구현될 수 있다.
도 21은 도 12에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 예를 설명하기 위한 도면이다.
도 21을 참조하면, 메모리 시스템(50000)은, 이미지 처리 장치, 예컨대 디지털 카메라, 디지털 카메라가 부착된 이동 전화기, 디지털 카메라가 부착된 스마트 폰, 또는 디지털 카메라가 부착된 태블릿으로 구현될 수 있다.
메모리 시스템(50000)은, 메모리 장치(2200)와 상기 메모리 장치(2200)의 데이터 처리 동작, 예컨대 프로그램 동작, 소거 동작 또는 판독 동작을 제어할 수 있는 메모리 컨트롤러(2100)를 포함한다.
메모리 시스템(50000)의 이미지 센서(Image Sensor; 5200)는, 광학 이미지를 디지털 신호들로 변환할 수 있고, 변환된 디지털 신호들은 프로세서(Processor; 5100) 또는 메모리 컨트롤러(2100)로 전송될 수 있다. 프로세서(5100)의 제어에 따라, 상기 변환된 디지털 신호들은 디스플레이(Display; 5300)를 통하여 출력되거나 메모리 컨트롤러(2100)를 통하여 메모리 장치(2200)에 저장될 수 있다. 또한, 메모리 장치(2200)에 저장된 데이터는, 프로세서(5100) 또는 메모리 컨트롤러(2100)의 제어에 따라 디스플레이(5300)를 통하여 출력될 수 있다.
실시 예에 따라, 메모리 장치(2200)의 동작을 제어할 수 있는 메모리 컨트롤러(2100)는, 프로세서(5100)의 일부로서 구현되거나 프로세서(5100)와는 별개의 칩으로 구현될 수 있다.
도 22는 도 12에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 예를 설명하기 위한 도면이다.
도 22를 참조하면, 메모리 시스템(Memory System; 70000)은, 메모리 카드(memory card) 또는 스마트 카드(smart card)로 구현될 수 있다. 메모리 시스템(70000)은 메모리 장치(2200), 메모리 컨트롤러(2100) 및 카드 인터페이스(Card Interface; 7100)를 포함할 수 있다.
메모리 컨트롤러(2100)는, 메모리 장치(2200)와 카드 인터페이스(7100) 사이에서 데이터의 교환을 제어할 수 있다. 실시 예에 따라, 카드 인터페이스(7100)는, SD(secure digital) 카드 인터페이스 또는 MMC(multi-media card) 인터페이스일 수 있으나 이에 한정되는 것은 아니다.
카드 인터페이스(7100)는, 호스트(HOST; 60000)의 프로토콜에 따라 호스트(60000)와 메모리 컨트롤러(2100) 사이에서 데이터 교환을 인터페이스할 수 있다. 실시 예에 따라, 카드 인터페이스(7100)는, USB(Universal Serial Bus) 프로토콜, IC(InterChip)-USB 프로토콜을 지원할 수 있다. 여기서, 카드 인터페이스(7100)는, 호스트(60000)가 이용하는 프로토콜을 지원할 수 있는 하드웨어, 상기 하드웨어에 탑재된 소프트웨어 또는 신호 전송 방식을 의미할 수 있다.
메모리 시스템(70000)이 PC, 태블릿, 디지털 카메라, 디지털 오디오 플레이어, 이동 전화기, 콘솔 비디오 게임 하드웨어, 또는 디지털 셋-탑 박스와 같은 호스트(60000)의 호스트 인터페이스(6200)와 접속될 때, 호스트 인터페이스(6200)는 마이크로프로세서(Microprocessor; μP; 6100)의 제어에 따라 카드 인터페이스(7100)와 메모리 컨트롤러(2100)를 통하여 메모리 장치(2200)와 데이터 통신을 수행할 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 다양한 변경이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
10, 2150 : 에러 정정 회로
110, 2150a : 맵퍼
120, 2150b : 에러 정정 디코더
130, 2150c : 신드롬 체크부
140, 2150d : 디코딩 제어부

Claims (15)

  1. 반복 복호(iterative decoding) 기법을 이용하여 에러 정정 디코딩을 수행하는 메모리 컨트롤러로서,
    채널로부터 수신된 판독 값들을 LLR(Log Likelihood Ratio) 값들로 변환하는 맵퍼;
    상기 LLR 값들을 복수의 변수 노드들에 하나씩 할당하여 변수 노드 벡터를 초기화하고, 제 i(i는 자연수) 반복에서 상기 변수 노드들 각각의 LLR 값 및 상기 변수 노드들 각각에 대응하여 입력되는 C2V(check to variable) 메시지들을 이용하여 상기 변수 노드 벡터를 업데이트하는 변수 노드 업데이트 모듈;
    상기 제 i 반복에서, 복수의 체크 노드들 각각에 대응하여 입력되는 V2C(variable to check) 메시지들을 이용하여 상기 체크 노드들 각각에 연결된 변수 노드들로 전달할 C2V 메시지들을 생성하는 체크 노드 업데이트 모듈;
    상기 제 i 반복에서 업데이트된 변수 노드 벡터를 이용하여, 신드롬 체크를 수행하는 신드롬 체크부; 및
    상기 제 i 반복에 대응하는 신드롬 체크가 페일되는 경우, 상기 변수 노드들 중 대상 변수 노드에 대응하여 입력된 C2V 메시지들의 부호(sign)의 비율을 고려하여, 상기 대상 변수 노드의 LLR 값의 부호를 반전시킬지 여부를 결정하는 반전 결정부
    를 포함하는 메모리 컨트롤러.
  2. 제 1 항에 있어서,
    상기 대상 변수 노드에 대응하여 입력된 C2V 메시지들 중, 상기 대상 변수 노드의 LLR 값의 부호와 일치하는 제 1 타입의 부호를 갖는 C2V 메시지들의 개수와, 상기 제 2 타입의 부호와는 다른 제 2 타입의 부호를 갖는 C2V 메시지들의 개수를 산출하는 메시지 개수 산출부
    를 더 포함하는 메모리 컨트롤러.
  3. 제 2 항에 있어서, 상기 반전 결정부는,
    상기 대상 변수 노드에 대응하여 입력된 C2V 메시지들 중 상기 제 1 타입의 부호를 갖는 C2V 메시지들의 개수가 상기 제 2 타입의 부호를 갖는 C2V 메시지들의 개수보다 적은 경우, 상기 대상 변수 노드의 LLR 값의 부호를 반전시킬 것으로 결정하는
    메모리 컨트롤러.
  4. 제 2 항에 있어서,
    상기 대상 변수 노드에 대응하여 입력된 C2V 메시지들 중, 상기 제 1 타입의 부호를 갖는 C2V 메시지들의 크기(magnitude)의 합과, 상기 제 2 타입의 부호를 갖는 C2V 메시지들의 크기의 합을 산출하는 합 산출부를 더 포함하고,
    상기 반전 결정부는, 상기 대상 변수 노드에 대응하여 입력된 C2V 메시지들 중 상기 제 1 타입의 부호를 갖는 C2V 메시지들의 개수와 상기 제 2 타입의 부호를 갖는 C2V 메시지들의 개수가 동일한 경우, 상기 제 1 타입의 부호를 갖는 C2V 메시지들의 크기의 합과 상기 제 2 타입의 부호를 갖는 C2V 메시지들의 크기의 합을 고려하여, 상기 대상 변수 노드의 LLR 값의 부호를 반전시킬지 여부를 결정하는
    메모리 컨트롤러.
  5. 제 4 항에 있어서, 상기 반전 결정부는,
    상기 대상 변수 노드에 대응하여 입력된 C2V 메시지들 중 상기 제 1 타입의 부호를 갖는 C2V 메시지들의 크기의 합이 상기 제 2 타입의 부호를 갖는 C2V 메시지들의 크기의 합보다 작은 경우, 상기 대상 변수 노드의 LLR 값의 부호를 반전시킬 것으로 결정하는
    메모리 컨트롤러.
  6. 제 1 항에 있어서,
    상기 대상 변수 노드의 LLR 값의 부호를 반전시킬 것으로 결정된 경우, 상기 대상 변수 노드의 LLR 값의 부호를 반전시키는 부호 반전부
    를 더 포함하는 메모리 컨트롤러.
  7. 제 6 항에 있어서, 상기 변수 노드 업데이트 모듈은,
    제 i+1 반복에서, 상기 부호가 반전된 LLR 값을 이용하여, 상기 대상 변수 노드에 연결된 체크 노드들로 전달할 V2C 메시지들을 생성하는
    메모리 컨트롤러.
  8. 제 1 항에 있어서,
    상기 복수의 변수 노드들 중 설정된 크기를 갖는 LLR 값에 대응하는 변수 노드를, 상기 대상 변수 노드로 결정하는 대상 변수 노드 결정부
    를 더 포함하는 메모리 컨트롤러.
  9. 메모리 컨트롤러가 반복 복호(iterative decoding) 기법을 이용하여 에러 정정 디코딩을 수행하는 방법으로서,
    채널로부터 수신된 판독 값들을 LLR(Log Likelihood Ratio) 값들로 변환하는 단계;
    상기 LLR 값들을 복수의 변수 노드들에 하나씩 할당하여 변수 노드 벡터를 초기화하는 단계;
    제 i(i는 자연수) 반복에서 상기 변수 노드들 각각의 LLR 값 및 상기 변수 노드들 각각에 대응하여 입력되는 C2V(check to variable) 메시지들을 이용하여, 상기 변수 노드 벡터를 업데이트하는 단계;
    상기 제 i 반복에서, 복수의 체크 노드들 각각에 대응하여 입력되는 V2C(variable to check) 메시지들을 이용하여 상기 체크 노드들 각각에 연결된 변수 노드들로 전달할 C2V 메시지들을 생성하는 단계;
    상기 제 i 반복에서 업데이트된 변수 노드 벡터를 이용하여, 신드롬 체크를 수행하는 단계; 및
    상기 제 i 반복에 대응하는 신드롬 체크가 페일되는 경우, 상기 변수 노드들 중 대상 변수 노드에 대응하여 입력된 C2V 메시지들의 부호(sign)의 비율을 고려하여, 상기 대상 변수 노드의 LLR 값의 부호를 반전시킬지 여부를 결정하는 단계
    를 포함하는 메모리 컨트롤러의 동작 방법.
  10. 제 9 항에 있어서, 상기 대상 변수 노드의 LLR 값의 부호를 반전시킬지 여부를 결정하는 단계는,
    상기 대상 변수 노드에 대응하여 입력된 C2V 메시지들 중 상기 대상 변수 노드의 LLR 값의 부호와 일치하는 제 1 타입의 부호를 갖는 C2V 메시지들의 개수가 상기 제 1 타입의 부호와는 다른 제 2 타입의 부호를 갖는 C2V 메시지들의 개수보다 적은 경우, 상기 대상 변수 노드의 LLR 값의 부호를 반전시킬 것으로 결정하는 단계
    를 포함하는 메모리 컨트롤러의 동작 방법.
  11. 제 10 항에 있어서, 상기 대상 변수 노드의 LLR 값의 부호를 반전시킬지 여부를 결정하는 단계는,
    상기 대상 변수 노드에 대응하여 입력된 C2V 메시지들 중 상기 제 1 타입의 부호를 갖는 C2V 메시지들의 개수와 상기 제 2 타입의 부호를 갖는 C2V 메시지들의 개수가 동일한 경우, 상기 대상 변수 노드에 대응하여 입력된 C2V 메시지들의 크기(magnitude)를 더 고려하여, 상기 대상 변수 노드의 LLR 값의 부호를 반전시킬지 여부를 결정하는 단계
    를 포함하는 메모리 컨트롤러의 동작 방법.
  12. 제 11 항에 있어서, 상기 대상 변수 노드의 LLR 값의 부호를 반전시킬지 여부를 결정하는 단계는,
    상기 대상 변수 노드에 대응하여 입력된 C2V 메시지들 중 상기 제 1 타입의 부호를 갖는 C2V 메시지들의 크기의 합이 상기 제 2 타입의 부호를 갖는 C2V 메시지들의 크기의 합보다 작은 경우, 상기 대상 변수 노드의 LLR 값의 부호를 반전시킬 것으로 결정하는 단계
    를 포함하는 메모리 컨트롤러의 동작 방법.
  13. 제 9 항에 있어서,
    상기 대상 변수 노드의 LLR 값의 부호를 반전시킬 것으로 결정된 경우, 상기 대상 변수 노드의 LLR 값의 부호를 반전시키는 단계
    를 더 포함하는 메모리 컨트롤러의 동작 방법.
  14. 제 13 항에 있어서,
    제 i+1 반복에서, 상기 부호가 반전된 LLR 값을 이용하여, 상기 대상 변수 노드에 연결된 체크 노드들로 전달할 V2C(variable to check) 메시지들을 생성하는 단계
    를 더 포함하는 메모리 컨트롤러의 동작 방법.
  15. 제 9 항에 있어서,
    상기 복수의 변수 노드들 중 설정된 크기를 갖는 LLR 값에 대응하는 변수 노드를, 상기 대상 변수 노드로 결정하는 단계
    를 더 포함하는 메모리 컨트롤러의 동작 방법.
KR1020180077313A 2018-07-03 2018-07-03 메모리 컨트롤러 및 이의 동작 방법 KR20200004195A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180077313A KR20200004195A (ko) 2018-07-03 2018-07-03 메모리 컨트롤러 및 이의 동작 방법
US16/233,461 US10804939B2 (en) 2018-07-03 2018-12-27 Memory controller and operating method thereof
CN201910049608.6A CN110673979B (zh) 2018-07-03 2019-01-18 存储器控制器及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180077313A KR20200004195A (ko) 2018-07-03 2018-07-03 메모리 컨트롤러 및 이의 동작 방법

Publications (1)

Publication Number Publication Date
KR20200004195A true KR20200004195A (ko) 2020-01-13

Family

ID=69065691

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180077313A KR20200004195A (ko) 2018-07-03 2018-07-03 메모리 컨트롤러 및 이의 동작 방법

Country Status (3)

Country Link
US (1) US10804939B2 (ko)
KR (1) KR20200004195A (ko)
CN (1) CN110673979B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11206042B2 (en) * 2017-03-09 2021-12-21 Lg Electronics Inc. Layered decoding method for LDPC code and device therefor
KR102582326B1 (ko) * 2018-09-20 2023-09-26 에스케이하이닉스 주식회사 에러 정정 회로 및 이의 동작 방법
US11599773B2 (en) 2018-12-27 2023-03-07 Micron Technology, Inc. Neural networks and systems for decoding encoded data
US11973513B2 (en) * 2021-04-27 2024-04-30 Micron Technology, Inc. Decoders and systems for decoding encoded data using neural networks
US11563449B2 (en) 2021-04-27 2023-01-24 Micron Technology, Inc. Systems for error reduction of encoded data using neural networks
US11755408B2 (en) 2021-10-07 2023-09-12 Micron Technology, Inc. Systems for estimating bit error rate (BER) of encoded data using neural networks

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4782490A (en) * 1987-03-16 1988-11-01 Cythera Corporation Method and a system for multiple error detection and correction
KR100891782B1 (ko) 2002-06-11 2009-04-07 삼성전자주식회사 고속 데이터 전송 시스템에서 순방향 오류 정정 장치 및방법
US7827461B1 (en) * 2006-09-18 2010-11-02 Marvell International Ltd. Low-density parity-check decoder apparatus
US8219878B1 (en) 2007-12-03 2012-07-10 Marvell International Ltd. Post-processing decoder of LDPC codes for improved error floors
US8930788B2 (en) * 2012-09-04 2015-01-06 Lsi Corporation LDPC decoder with fractional unsatisfied check quality metric
CN103384975B (zh) * 2013-01-14 2016-06-08 华为技术有限公司 译码方法和装置
US9459956B2 (en) * 2013-07-19 2016-10-04 Seagate Technology Llc Data decoder with trapping set flip bit mapper
KR102370292B1 (ko) * 2015-05-07 2022-03-07 에스케이하이닉스 주식회사 컨트롤러, 반도체 메모리 시스템 및 그것의 동작 방법
US10198313B2 (en) * 2016-03-11 2019-02-05 Western Digital Technologies, Inc. Redundancy of error correction encoded data in a storage system
KR102626162B1 (ko) * 2016-06-14 2024-01-18 삼성전자주식회사 연산 복잡도를 감소시킬 수 있는 디코더의 동작 방법과 이를 포함하는 데이터 저장 장치의 동작 방법
KR20180027660A (ko) * 2016-09-05 2018-03-15 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법

Also Published As

Publication number Publication date
CN110673979B (zh) 2023-05-12
US20200014408A1 (en) 2020-01-09
CN110673979A (zh) 2020-01-10
US10804939B2 (en) 2020-10-13

Similar Documents

Publication Publication Date Title
US11050438B2 (en) Memory controller
CN110673979B (zh) 存储器控制器及其操作方法
US11128315B2 (en) Error correction decoder
KR102540772B1 (ko) 에러 정정 회로 및 이의 동작 방법
US11031952B2 (en) Error correction decoder and memory system having the same
US11309916B2 (en) Error correction circuit and memory controller having the same
US11115064B2 (en) Error correction decoder and memory system having the same
US11239865B2 (en) Error correction circuit and operating method thereof
KR102592870B1 (ko) 에러 정정 회로 및 이의 동작 방법
US11804857B2 (en) Electronic device
CN110830046B (zh) 纠错电路及其操作方法
KR20200124054A (ko) 오류 정정 디코더 및 이를 포함하는 메모리 시스템

Legal Events

Date Code Title Description
E902 Notification of reason for refusal