KR20190138301A - 3차원 적층구조체의 제조방법 및 이에 의해 제조된 3차원 적층구조체 - Google Patents

3차원 적층구조체의 제조방법 및 이에 의해 제조된 3차원 적층구조체 Download PDF

Info

Publication number
KR20190138301A
KR20190138301A KR1020190159339A KR20190159339A KR20190138301A KR 20190138301 A KR20190138301 A KR 20190138301A KR 1020190159339 A KR1020190159339 A KR 1020190159339A KR 20190159339 A KR20190159339 A KR 20190159339A KR 20190138301 A KR20190138301 A KR 20190138301A
Authority
KR
South Korea
Prior art keywords
layer
functional layer
functional
quantum dot
block
Prior art date
Application number
KR1020190159339A
Other languages
English (en)
Other versions
KR102132278B1 (ko
Inventor
손동익
안석훈
김명종
김수민
이규승
Original Assignee
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원 filed Critical 한국과학기술연구원
Priority to KR1020190159339A priority Critical patent/KR102132278B1/ko
Publication of KR20190138301A publication Critical patent/KR20190138301A/ko
Application granted granted Critical
Publication of KR102132278B1 publication Critical patent/KR102132278B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/02—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by a sequence of laminating steps, e.g. by adding new layers at consecutive laminating stations
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/24—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with at least one layer not being coherent before laminating, e.g. made up from granular material sprinkled onto a substrate
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K11/00—Luminescent, e.g. electroluminescent, chemiluminescent materials
    • C09K11/08—Luminescent, e.g. electroluminescent, chemiluminescent materials containing inorganic luminescent materials
    • C09K11/56—Luminescent, e.g. electroluminescent, chemiluminescent materials containing inorganic luminescent materials containing sulfur
    • C09K11/562—Chalcogenides
    • C09K11/565—Chalcogenides with zinc cadmium
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K11/00—Luminescent, e.g. electroluminescent, chemiluminescent materials
    • C09K11/08—Luminescent, e.g. electroluminescent, chemiluminescent materials containing inorganic luminescent materials
    • C09K11/88—Luminescent, e.g. electroluminescent, chemiluminescent materials containing inorganic luminescent materials containing selenium, tellurium or unspecified chalcogen elements
    • C09K11/881—Chalcogenides
    • C09K11/883—Chalcogenides with zinc or cadmium
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/24—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with at least one layer not being coherent before laminating, e.g. made up from granular material sprinkled onto a substrate
    • B32B2037/243—Coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/24—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with at least one layer not being coherent before laminating, e.g. made up from granular material sprinkled onto a substrate
    • B32B2037/246—Vapour deposition

Landscapes

  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Laminated Bodies (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 3차원 적층구조체의 제조방법 및 이에 의해 제조된 3차원 적층구조체에 관한 것으로서, 본 발명의 일 실시예에 따른 3차원 적층구조체의 제조방법은 (a) 적어도 하나의 기능층을 포함하는 제1 블록층을 형성하는 단계, (b) 상기 제1 블록층을 기판 상에 전사(transfer)하는 단계, (c) 상기 제1 블록층 상의 적어도 일부에 코어-쉘 구조의 양자점을 포함하는 양자점층을 형성하는 단계, (d) 적어도 하나의 기능층을 포함하는 제2 블록층을 형성하는 단계 및 (e) 상기 제2 블록층을 상기 양자점층 상에 적층하는 단계를 포함하는것을 특징으로 한다.

Description

3차원 적층구조체의 제조방법 및 이에 의해 제조된 3차원 적층구조체 {METHOD FOR MANUFACTURING THREE-DIMENSIONAL LAMINATED STRUCTURE AND THREE-DIMENSIONAL LAMINATED STRUCTURE MANUFACTURED THEREBY}
본 발명은 3차원 적층구조체의 제조방법 및 이에 의해 제조된 3차원 적층구조체에 관한 것으로, 이차원 구조의 물질층과 무차원 구조의 양자점을 적층하여 제조하는 3차원 적층구조체에 관한 것이다.
이차원 전이금속 디칼코게나이드(2D transition metal dichalcogenide)는 절연체, 직접 대역 간극 반도체로부터 금속까지 특유의 이차원 구속(confined) 화학적 구조와 관련된 우수한 광전 특성에 기인하여 최근 큰 관심을 끌고 있다.
최근에는 서로 다른 전기적 특성을 갖는 이차원 전이금속 디칼코게나이드 물질을 적층하여 새로운 구조의 트랜지스터를 제작하여 이에 대한 전기적 특성을 관찰한 연구가 보고되고 있다. 또한 WS2와 MoS2를 화학기상증착법(CVD)을 이용하여 실리콘(Si) 기판 위에 직접으로 성장시켜 hetero-junction을 만들어 새로운 물질특성 평가에 대한 연구가 진행되었고, WS2/MoS2 또는 WSe-2/MoS2 구조를 만들어 태양전지 및 photodetector 등의 광전자 소자에 적용한 사례가 수차례 보고되고 있다. 다양한 전기적 특성을 갖는 이차원 전이금속 디칼코게나이드 물질을 이용하여 다양한 응용분야에 적용된 연구가 활발하게 이루어지는 가운데, 이러한 구조를 효과적으로 적층하는 것에 대한 관심이 주목되고 있다.
종래의 이차원 구조의 물질층을 형성하기 위해 화학기상증착법을 사용하여 적층할 경우, 대상 기재의 표면 특성에 따라 균일한 이차원 구조의 물질층을 형성하는 것에 문제가 있었다. 특히, 이차원 구조의 물질층의 사이에 무차원의 양자점 층을 형성하게 될 경우 화학기상증착법으로 추가 물질층을 적층할 때 표면이 매끄럽지 않아 균일한 표면층의 형성이 어렵고, 고온의 CVD 챔버 구동 환경에 의해 양자점의 특성이 변할 수도 있다는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 이차원 구조의 물질층과 0차원 양자점을 효과적으로 적층하는 방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은 양자점 및 이차원 구조의 물질층을 다층으로 적층하여 양자점을 효과적으로 보호하고, 광전자 소자에 사용되는 적층구조체의 전기적 특성을 향상시키는 것을 목적으로 한다.
그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
상기 과제를 해결하기 위한 본 발명의 일 관점에 따르면, (a) 적어도 하나의 기능층을 포함하는 제1 블록층을 형성하는 단계, (b) 상기 제1 블록층을 기판 상에 전사(transfer)하는 단계, (c) 상기 제1 블록층 상의 적어도 일부에 코어-쉘 구조의 양자점을 포함하는 양자점층을 형성하는 단계, (d) 적어도 하나의 기능층을 포함하는 제2 블록층을 형성하는 단계 및 (e) 상기 제2 블록층을 상기 양자점층 상에 적층하는 단계를 포함하는, 3차원 적층구조체의 제조방법이 제공된다.
또한, 본 발명의 일 실시예에 따르면, 상기 제2 블록층 상에, 상기 양자점층과 상기 제1 블록층 또는 상기 제2 블록층을 추가로 적층하는 단계를 더 포함할 수 있다.
또한, 본 발명의 일 실시예에 따르면, 상기 (a) 단계는, (a1) 금속판(Metal plate)층 상에 제1 기능층을 형성하는 단계, (a2) 상기 제1 기능층 상에 캐리어 고분자층을 형성하는 단계, (a3) 상기 금속 판층을 제거하는 단계 및 (a4) 상기 캐리어 고분자층을 제거하는 단계를 포함할 수 있다.
또한, 본 발명의 일 실시예에 따르면, 상기 (a3) 단계 이후, (a5) 금속 판층 상에 제2 기능층을 형성하는 단계, (a6) 상기 제2 기능층 상에 상기 제1 기능층 및 상기 캐리어 고분자층 전사하는 단계 및 (a7) 상기 금속 판층을 제거하는 단계를 더 포함할 수 있다.
또한, 본 발명의 일 실시예에 따르면, 상기 (d) 단계는, (d1) 금속 판층 상에 상기 제3 기능층을 형성하는 단계, (d2) 상기 제3 기능층 상에 캐리어 고분자층을 형성하는 단계, (d3) 상기 금속 판층을 제거하는 단계 및 (d4) 상기 캐리어 고분자층을 제거하는 단계를 포함할 수 있다.
또한, 본 발명의 일 실시예에 따르면, 상기 (d3) 단계 이후, (d5) 금속 판층 상에 제4 기능층을 형성하는 단계, (d6) 상기 제4 기능층 상에 상기 제3 기능층 및 상기 캐리어 고분자층 전사하는 단계 및 (d7) 상기 금속 판층을 제거하는 단계를 더 포함할 수 있다.
또한, 본 발명의 일 실시예에 따르면, 상기 기능층은 기능성 물질 전구체를 이용하여 화학기상증착법(Chemical vapor deposition)으로 형성할 수 있다.
또한, 본 발명의 일 실시예에 따르면, 상기 기능층은 그래핀, h-BN, WSe2 및 MoS2으로 이루어진 군에서 선택된 어느 하나일 수 있다.
또한, 본 발명의 일 실시예에 따르면, 상기 양자점층은 상기 코어-쉘 구조의 양자점을 스핀코팅(spin coating)하여 형성할 수 있다.
또한, 본 발명의 일 실시예에 따르면, 상기 코어-쉘 구조의 양자점은, 상기 코어는 CdSe, CdTe, CdS, InP, ZnCdSe, PbS, PbSe, CGS, CIGS 및 CIS으로 이루어진 군에서 선택된 어느 하나이고, 상기 쉘은 ZnS, CdS 및 ZnSe으로 이루어진 군에서 선택된 어느 하나일 수 있다.
또한, 본 발명의 일 실시예에 따르면, 상기 기판은, 실리콘(Silicon) 및 실리콘옥사이드(Silicon oxide)를 포함할 수 있다.
그리고, 상기 과제를 해결하기 위한 본 발명의 일 관점에 따르면, 상기의 제조방법에 의해 제조되는 3차원 적층구조체가 제공된다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 이차원 구조의 물질층과 0차원의 양자점을 효과적으로 적층하는 3차원 적층구조체의 제조방법을 제공할 수 있다.
또한, 본 발명에 따르면, 상기 제조방법으로 양자점 및 이차원 구조의 물질층을 다층으로 적층하여 양자점을 효과적으로 보호하고, 광전자 소자에 사용되는 3차원 적층구조체의 전기적 특성을 향상시키는 효과가 있다.
물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 3차원 적층구조체의 제조방법을 나타내는 순서도이다.
도 2는 본 발명의 일 실시예에 따른 3차원 적층구조체을 나타내는 단면도이다.
도 3은 본 발명의 일 실시예에 따른 기능층을 형성하는 방법을 나타내는 개략도이다.
도 4는 본 발명의 일 실시예에 따른 기능층을 적층하여 블록층을 형성하는 방법을 나타내는 개략도이다.
도 5는 본 발명의 일 실시예에 따른 그래핀, h-BN 기능층 및 CdSe-ZnS 양자점을 포함하는 3차원 적층구조체를 제조하는 방법을 나타내는 개략도이다.
도 6은 본 발명의 일 실시예에 따른 그래핀, h-BN 기능층 및 CdSe-ZnS 양자점을 포함하는 3차원 적층구조체를 나타내는 개략도이다.
도 7은 본 발명의 일 실시예에 따른 그래핀, h-BN 기능층 및 CdSe-ZnS 양자점을 포함하는 3차원 적층구조체의 단면을 나타내는 투과전자현미경 사진이다.
도 8 및 도 9는 본 발명의 일 실시예에 따른 3차원 적층구조체의 line profile 결과를 나타내는 그래프이다.
도 10은 본 발명의 일 실험예 및 일 비교예에 따른 양자점의 광발광 강도(photoluminescence intensity)의 측정 실험의 결과를 나타내는 그래프이다.
도 11은 본 발명의 일 실시예에 따른 3차원 적층구조체(10)를 포함하는 광전자 소자의 활용예를 나타내는 모식도이다.
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭하며, 길이 및 면적, 두께 등과 그 형태는 편의를 위하여 과장되어 표현될 수도 있다.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 바람직한 실시예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1 및 도 2를 참조하여 본 발명의 일 실시예에 따른 3차원 적층구조체(10)의 제조방법에 대하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 3차원 적층구조체(10)의 제조방법을 나타내는 순서도이고, 도 2는 본 발명의 일 실시예에 따른 3차원 적층구조체(10)을 나타내는 단면도이다.
본 발명의 일 실시예에 따르면, 3차원 적층구조체(10)는, (a) 적어도 하나의 기능층을 포함하는 제1 블록층(100)을 형성하는 단계(S10), (b) 제1 블록층(100)을 기판(50) 상에 전사(transfer)하는 단계(S20), (c) 제1 블록층(100) 상의 적어도 일부에 코어-쉘 구조의 양자점(310)을 포함하는 양자점층(300)을 형성하는 단계(S30), (d) 적어도 하나의 기능층을 포함하는 제2 블록층(200)을 형성하는 단계(S40) 및 (e) 제2 블록층을 양자점층(300) 상에 적층하는 단계(S50)를 포함할 수 있다.
3차원 적층구조체(10)는 우수한 전기적 특성을 가지는 기능층과 외부의 에너지를 흡수할 수 있는 양자점(310)을 포함할 수 있고, 이를 효과적으로 적층하여 광 소자에 적용이 가능하다. 한편, 본 발명의 기능층은, 높은 에너지 전도율을 가지는 전도층일 수 있고, 절연특성이 우수한 절연층, 밴드갭을 가지는 반도체 기능층 일 수 있다. 다만 이에 의해 본 발명이 한정되는 것은 아니다.
제1 블록층(100)은 적어도 하나의 기능층이 적층된 구조를 형성할 수 있다. 기능층은 이차원 구조를 가지며, 평면형 내지 시트형으로 형성될 수 있다. 제1 블록층(100)은 기능층이 한 층 혹은 두 층 이상 적층될 수 있는데, 이는 3차원 적층구조체(10)의 용도에 따라 적절히 조절될 수 있다. 제2 블록층(200)은 제1 블록층(100)과 유사한 구조를 가지지만 3차원 적층구조체(10) 내에서 서로 구별되는 블록층이다. 제1 블록층(100)은 3차원 적층구조체(10)에서 최하부의 기판(50) 상에 형성되는 층을 의미하는 반면, 제2 블록층(200)은 3차원 적층구조체(10) 내에서 중간층 또는 최상층 형성하도록 하나의 층 이상이 형성될 수 있다. 제1 블록층(100)과 제2 블록층(200)은 서로 구분되는 블록층이지만, 적어도 하나의 기능층을 포함하고 있어 유사한 구조와 효과를 가진다. 즉, 3차원 적층구조체(10) 내에서, 제1 블록층(100) 및 제2 블록층(200)은 하나의 층 이상이 적층되어 동일한 효과를 가질 수 있다. 다만, 최하부의 기판(50) 상에 전사되는 블록층은 제1 블록층(100)이라 정의한다.
3차원 적층구조체(10)는 제1 블록층(100), 양자점층(300) 및 제2 블록층(200)이 차례로 적층될 수 있는데, 상부에 형성되는 제2 블록층(200) 상에도 양자점층(300) 및 제2 블록층(200)이 교대로 더 적층될 수 있다. 본 발명의 일 실시예에 따르면, 3차원 적층구조체(10)의 제조방법은, 제2 블록층(200) 상에 양자점층(300) 과 제1 블록층(100) 또는 제2 블록층(200)을 추가로 적층하는 단계를 더 포함할 수 있다. 이는, 제조공정시 필요에 따라 동일한 공정을 반복적으로 수행하여 조절 할 수 있다. 외부의 에너지를 흡수하는 특성을 가진 양자점(310)을 포함하는 양자점층(300)이 여러층 필요할 경우, 제1 블록층(100) 또는 제2 블록층(200)과 함께 교대로 적층하여 3차원 적층구조체(10) 내에서 다적층 구조를 형성할 수 있다.
특히, 양자점층(300)을 형성하고 제2 블록층(200)을 적층할 때, 빌딩 블록법(Building block)을 이용하여 안전하고 효과적으로 적층할 수 있다. 양자점층(300)이 형성된 후 그 상부에 기능층을 포함하는 블록층을 적층할 때, 직접 적층하는 방법은 양자점(310)의 표면 특성에 영향을 줄 수도 있다. 반면에, 빌딩 블록법(Building block)을 이용하여 별도로 제조된 블록층을 양자점층(300) 상에 전사하는 방법으로 적층한다면 양자점(310)의 표면에 영향을 주지 않고 안전하게 적층하여 양자점(310)의 보호가 가능하고, 별도로 제조되는 블록층의 기능층도 균일한 표면을 가질 수 있다.
도 3은 본 발명의 일 실시예에 따른 기능층을 형성하는 방법을 나타내는 개략도이고, 도 4는 본 발명의 일 실시예에 따른 기능층을 적층하여 블록층을 형성하는 방법을 나타내는 개략도이다.
도 3을 참조하면, 본 발명의 일 실시예에 따르면, 기능층은 기능성 물질 전구체를 이용하여 화학기상증착법(Chemical vapor deposition, CVD)으로 형성될 수 있다.
종래의 물리적으로 이차원 구조의 물질층을 제조하는 스카치 테이프법의 경우, 하나의 층마다 스카치 테이프를 이용하여 직접 박리하는 방법으로 대량생산이 불가능한 단점이 있었다. 반면에, 화학기상증착법(CVD)는 전구체 물질이 기재에 기체상태로 증착하여 이차원 구조의 물질층을 형성하는 방법으로, 대량생산이 가능하고 대면적으로 합성하여 선택적으로 제단할 수 있는 장점이 있다.
그리고, 본 발명의 일 실시예에 따르면, 제1 블록층(100)을 형성하는 단계에서, (a) 단계는 (a1) 금속 판(Metal foil)층(500) 상에 제1 기능층(110)을 형성하는 단계, (a2) 제1 기능층(110) 상에 캐리어 고분자층(510)을 형성하는 단계, (a3) 금속 판층(500)을 제거하는 단계 및 (a4) 캐리어 고분자층(510)을 제거하는 단계를 포함할 수 있다. 그리고, (a3) 단계 이후, (a5) 금속 판층(500) 상에 제2 기능층(120)을 형성하는 단계, (a6) 제2 기능층 상에 제1 기능층(110) 및 캐리어 고분자층(510) 전사하는 단계, (a7) 금속 판층(500)을 제거하는 단계를 더 포함할 수 있다.
또한, 본 발명의 일 실시예에 따르면, 제2 블록층(200)을 형성하는 단계에서, (d) 단계는, (d1) 금속 판층(500) 상에 제3 기능층(230)을 형성하는 단계, (d2) 제3 기능층(230) 상에 캐리어 고분자층(510)을 형성하는 단계, (d3) 금속 판층(500)을 제거하는 단계 및 (d4) 캐리어 고분자층(510)을 제거하는 단계를 포함할 수 있다. 그리고, (d3) 단계 이후, (d5) 금속 판층(500) 상에 제4 기능층(240)을 형성하는 단계, (d6) 제4 기능층(240) 상에 제3 기능층(230) 및 캐리어 고분자층(510) 전사하는 단계, (d7) 금속 판층(500)을 제거하는 단계를 더 포함할 수 있다.
화학기상증착법을 이용하여 기능성 물질을 적층하게 될 경우, 증착이 이루어지는 기재의 표면 특성에 따라 기능성 물질이 형성될 때 영향을 받게 된다. 그리고, 전 단계에서 형성된 기능성 물질이 화학기상증착 공정이 수행되는 챔버 내의 온도와 압력 환경에서 형태가 변하거나 균열이 생길 수도 있다. 이러한 문제점을 방지하기 위하여, 화학기상증착법으로 형성된 기능성 물질도 빌딩 블록법(Building block)을 이용하여 효과적으로 적층할 수 있다.
먼저, (a1) 단계에서, 금속 판(Metal plate)층(500) 상에 화학기상증착법을 이용하여 제1 기능층(110)을 형성한다. 이때, 금속 판층(500)은 그 종류에 한정되지 않으나, 바람직하게는 구리 판 또는 철 판을 사용할 수 있고, 구리 또는 철을 포함하는 금속 호일(Metal foil)일 수도 있다. 화학기상증착을 통해 제1 기능층(110)을 형성할 때, 전구체의 종류 및 온도, 압력, 시간을 조절하여 원하는 기능층을 형성할 수 있다.
한편, 본 발명의 일 실시예에 따르면, 기능층은 그래핀, h-BN, WSe2 및 MoS2으로 이루어진 군에서 선택된 어느 하나일 수 있다.
그래핀 및 h-BN은 분자 구조가 육각형의 평면의 구조를 가지고 있고, WSe2와 MoS2는 이차원 전이금속 디칼코게나이드(transition metal dicalcogenide) 물질로써 평면형 구조를 가지고 있다. 이들 모두 전기적 특성이 우수하여 광 소자 또는 전기 소자에 활용 가능한 물질이다. 3차원 적층구조체(10)가 사용되는 제품의 필요에 따라 기능성 물질을 선택하여 제조할 수 있다.
다음으로, (a2) 단계에서, 제1 기능층(110) 상에 캐리어 고분자층(510)을 형성한다. 바람직하게는 캐리어 고분자층(510)은 폴리메틸메타크릴레이트(Poly (methyl methacrylate), PMMA)를 포함할 수 있다. 캐리어 고분자층(510)은 제1 기능층(110)을 전사하는 단계에서 이를 보호하고 형태를 유지하는 효과가 있다. 금속 판을 제거하여도 기능성 물질이 형성하는 제1 기능층(110)은 이차원 구조를 유지할 수 있다.
(a3) 단계에서, 금속 판층(500)을 에칭하여 제거함으로써 캐리어 고분자(510)층이 형성되어 있는 제1 기능층(110)을 제조한다. 기능층과 캐리어 고분자층(510)만 형성하고 있는 경우, 다른 기능층에 전사하여 적층하는 공정을 안전하고 효과적으로 수행할 수 있다. 그리고, (a4) 단계에서, 캐리어 고분자층(510)을 제거하여 제1 기능층(110)을 포함하는 제1 블록층(100)을 형성할 수 있다.
한편, 제1 블록층(100)은 적어도 하나의 기능층을 포함하기 때문에, 기능층이 하나의 층 이상일 수 있다. 본 발명의 일 실시예에 따르면, (a3) 단계 이후, 동일한 방법으로, (a5) 금속 판층(500) 상에 제2 기능층(120)을 형성하고, (a6) 제2 기능층(120) 상에 제1 기능층(110) 및 캐리어 고분자층(510)을 전사하고, (a7) 금속 판층(500)을 제거하는 단계를 더 포함하여, 제1 블록층(100)이 기능층이 적어도 하나 적층된 구조를 형성할 수 있다. 이때, (a4) 캐리어 고분자층(510)을 제거하는 단계를 수행하여, [제2 기능층(120)/제1 기능층(110)]이 형성되는 제1 블록층(100)을 형성할 수 있다.
그리고, 상기의 방법과 동일한 방법((a1) 내지 (a7) 단계는 (d1) 내지 (d7) 단계에 대응한다.)으로, [제4 기능층(240)/제3 기능층(230)]이 형성되는 제2 블록층(200)을 형성할 수 있다. 제1 기능층(110) 내지 제4 기능층(240)은, 형성되는 방법 및 구조가 동일하지만, 제1 블록층(100) 및 제2 블록층(200) 내에 적층되기 때문에 구분하기 위해 정의한 기능층이다. 본 발명의 일 실시예에 따르면, 제1 기능층(110) 내지 제4 기능층(240)은 동일한 종류의 기능성 물질을 포함할 수도 있고, 서로 다른 종류의 기능성 물질을 포함할 수도 있다. 이에 의해 본 발명이 한정되는 것은 아니다.
상기의 방법을 통해 제1 블록층(100)과 제2 블록층(200)을 형성하면 기능층 상에 직접 화학기상증착법을 이용하여 적층하는 방법보다 균일한 기능층의 형성이 가능하고, 이미 형성되어 있는 기능층의 손상을 방지할 수 있다. 특히, 제1 블록층(100)과 제2 블록층(200)이 블록 형태로 형성되어 빌딩블록법으로 적층하는 것이 가능하기 때문에, 3차원 적층구조체(10)에 포함되는 양자점층(300)에도 제1 블록층(100) 또는 제2 블록층(200)을 전사하여 적층하게 될 경우, 양자점(310)의 특성 및 형태를 안전하게 유지하는 효과가 있다.
한편, 본 발명의 일 실시예에 따르면, 코어-쉘 구조의 양자점(310)은, 코어는 CdSe, CdTe, CdS, InP, ZnCdSe, PbS, PbSe, CGS, CIGS 및 CIS으로 이루어진 군에서 선택된 어느 하나이고, 쉘은 ZnS, CdS 및 ZnSe으로 이루어진 군에서 선택된 어느 하나일 수 있다.
양자점(310)은 높은 광 발광, 에너지 흡수율을 가질 수 있다. 전기적 소자에 사용되는 3차원 적층구조체(10)에 삽입되어 에너지는 흡수하고, 상하에 형성된 기능층에 에너지를 전달하여 3차원 적층구조체(10)의 우수한 전기적 특성을 구현할 수 있다.
본 발명의 일 실시예에 따르면, 양자점층(300)은 코어-쉘 구조의 양자점(310)을 스핀코팅(spin coating)하여 형성할 수 있다.
통상적으로 사용되는 스핀코터를 사용하여 제1 블록층(100) 또는 제2 블록층(200)의 상부에 캐리어 고분자층을 제거하고 양자점(310)을 스핀코팅하여 양자점층(300)을 형성할 수 있다.
본 발명의 일 실시예에 따르면, 기판(50)은 실리콘(Silicon) 및 실리콘옥사이드(Silicon oxide)를 포함할 수 있다. 기판(50)은 전기적 소자에 통상적으로 사용되는 종류의 기판일 수 있다. 트랜지스터, 광촉매 및 메모리 등에 사용되는 기판은 실리콘 및 실리콘옥사이드를 포함하고 있으며, 본 발명의 3차원 적층구조체(10)도 기판(50)을 베이스로 하여 제조할 수 있다.
도 2를 참조하면, 3차원 적층구조체(10)은 실리콘 및 실리콘옥사이드를 포함하는 기판(50)이 최하부를 형성한다. 그리고, 기판(50) 상에 제1 기능층(110) 및 제2 기능층(120) 각각 하나의 층을 포함하는 제1 블록층(100)이 형성되어 있다. 제1 블록층(100)은 한 층의 기능층을 포함할 수 있고, 그 이상일 수도 있다. 바람직하게는, 제1 기능층(110)과 제2 기능층(120)을 각각 한층씩 포함할 수 있다.
제1 블록층(100)의 상부에는 양자점층(300)과 제2 블록층(200)이 교대로 형성되어 있다. 도 2에 따르면, 양자점층(300)과 제2 블록층(200)이 각각 두 층이 형성되어 있는데, 본 발명이 이에 의해 한정되는 것은 아니다. 양자점층(300)은 상하부에 기능층이 샌드위치 형태로 형성되어 있기 때문에, 양자점(310)이 흡수하는 에너지를 효과적으로 전달할 수 있다. 그리고, 양자점(310)에 직접 화학기상증착을 통해 기능층을 형성하는 것이 아닌, 블록층을 형성하여 전사하는 방식으로 블록층을 적층하기 때문에 양자점(310) 상에 안전하게 적층구조를 형성하는 것이 가능하다.
제2 블록층(200)은 적어도 하나의 기능층을 포함할 수 있다. 바람직하게는, 제3 기능층(230)과 제4 기능층(240)이 교대로 형성될 수 있다. 3차원 적층구조체(10)의 최상부에 형성되는 제2 블록층(200)은 상부에 양자점층(300)이 형성되지 않는다. 반면에, 중간층에 형성되는 제2 블록층(200)은 캐리어 고분자층을 제거하고 양자점(310)을 스핀코팅하여 양자점층(300)을 형성하고, 그 상부에 다시 제2 블록층(200)을 전사하여 다층의 적층구조를 형성할 수 있다.
이하에서는, 도 5 내지 도 10을 참조하여, 본 발명의 일 실시예에 따른 그래핀 및 h-BN을 이용한 3차원 적층구조체에 대하여 설명한다.
도 5는 본 발명의 일 실시예에 따른 그래핀, h-BN 기능층 및 CdSe-ZnS 양자점을 포함하는 3차원 적층구조체를 제조하는 방법을 나타내는 개략도이고, 도 6은 본 발명의 일 실시예에 따른 그래핀, h-BN 기능층 및 CdSe-ZnS 양자점을 포함하는 3차원 적층구조체를 나타내는 개략도이다.
실시예 1: 화학기상증착법(Chemical vapor deposition, CVD)법을 통한 그래핀 기능층의 제조
본 발명에 일 실시예에 따른 그래핀(Graphene)을 포함하는 제1 기능층을 제조하는 방법에 대하여 설명한다. 촉매는 Cu 35nm 를, 전구체로는 메탄(CH4)을 사용하였다. 먼저, 그래핀이 형성되는 기재로 사용되는 구리 포일(Cu foil)을 아세톤(Acetone), 이소프로필 알코올(Isopropylalcohol, IPA), 에탄올(Ethanol)의 순서로 세척한다. 그리고, 화학기상증착이 수행되는 2인치 석영관에 Cu foil을 로딩(loading)한다. 석영관에 H2 기체를 100sccm으로 공급하고 90분 동안 어닐링(annealing)을 진행한다. 이 후, H2 기체 100sccm 과 CH4 기체 5sccm 을 1분간 공급한다. 그리고, H2 기체 100sccm 과 CH-4 기체 13sccm 을 8분간 공급하여 그래핀을 포함하는 기능층을 성장시킨다. 8분후 석영관을 열고 구리 포일(Cu foil)의 온도가 200℃ 이하로 내려갈 때까지 H2 기체 15sccm을 공급하며 냉각시킨다. 상기의 방법을 통해, 구리 포일(Cu foil) 상에 그래핀이 형성되어 있는 제1 기능층을 제조한다.
실시예 2: 화학기상증착법(Chemical vapor deposition, CVD)법을 통한 h-BN(Hexagonal boron nitride) 기능층의 제조
다음으로, 본 발명에 일 실시예에 따른 h-BN(Hexagonal boron nitride)을 포함하는 제2 기능층을 제조하는 방법에 대하여 설명한다.
먼저, h-BN이 형성되는 기재로 사용되는 철 포일(iron foil)을 2cm x 10cm 크기로 재단하여 사용하였다. h-BN의 전구체로는 보라진(Borazine, (BH)3(NH)3)을 사용하였다. 보라진은 증기압이 온도에 영향을 받지 않고 일정하게 유지되도록 온도를 10℃로 유지하는 것이 바람직하다. 영하의 온도에서 보라진은 기화가 잘 일어나지 않으므로 액체 상태의 보라진 내부로 관을 연결하여 수소를 첨가함으로써 기체 상태의 희석된 보라진을 전구체로 사용할 수 있다. 기체 상태의 보라진 전구체는 고체 상태의 전구체보다 유량 조절이 용이하고 고체 불순물이 생기지 않는 장점이 있다.
h-BN이 형성된 제2 기능층을 제조하기 위해, 철 포일(iron foil)을 아세톤, 이소프로판올, 에탄올으로 처리하여 유기 불순물을 제거하고 증류수로 세척하였다. 먼저, 철 포일을 가열하기 전에 CVD챔버 내부를 1시간정도 드라이 펌프로 진공 상태(1 x 10- 4Torr이하)로 만들어 외부 공기 입자 및 수분을 없애고, 압력 1Torr 상태에서 H2 기체를 100sccm의 유량으로 공급하였다. 이후 상온에서 1,100℃까지 30분에 걸쳐 CVD 챔버 내의 철 포일을 가열하고, 온도가 1,100℃에 도달하면, 열 안정화를 위해 30분간 1,100℃에서 유지하였다. 1,100℃의 온도에서 철 포일(iron foil)은 상온에서보다 질소와 붕소에 대한 용해도가 큰 상태가 되는데 이러한 조건에서 h-BN의 전구체인 보라진 기체를 0.15sccm, 캐리어(carrier) 가스인 H2 기체 100sccm으로 공급하여 1시간동안 철 포일(iron foil)의 내부로 전구체가 용해되도록 하였다. h-BN의 전구체가 용해된 철 포일(iron foil)은 이후 700℃까지 5℃/min의 속도로 냉각한다. 이러한 냉각과정에서 철 포일(iron foil) 내부에 용해되었던 h-BN 전구체인 보라진으로부터 철 포일 상에 h-BN이 형성되어 있는 제2 기능층을 제조한다.
실시예 3: 화학기상증착법(Chemical vapor deposition, CVD)법을 통한 MoS2 기능층의 제조
다음으로, 본 발명에 일 실시예에 따른 MoS2를 포함하는 기능층을 제조하는 방법에 대하여 설명한다. 먼저, 아세톤과 IPA로 세척된 SiO2/Si 기판을 순도 99.999% 아르곤(Ar) 가스 분위기의 챔버에 주입한다. 그리고, 고순도의 MoO3 (99.5%)와 황분말 (Sulfur powder)(99.5%)을 quartz boat에 넣고 furnance에 위치 시킨 뒤 상압에서 650℃로 30분간 아르곤 150sccm 의 양으로 주입한 뒤, 상온까지 냉각하여 MoS2 기능층을 제조한다.
실시예 4: 화학기상증착법(Chemical vapor deposition, CVD)법을 통한 WSe2 기능층의 제조
다음으로, 본 발명에 일 실시예에 따른 WSe2를 포함하는 기능층을 제조하는 방법에 대하여 설명한다. 먼저, 아세톤과 IPA로 세척된 SiO2/Si 기판을 순도 99.999% 아르곤(Ar) 가스 분위기의 챔버에 주입한다. 그리고, 고순도의 MoO3 (99.5%)와 황분말 (Sulfur powder)(99.5%)을 quartz boat에 넣고 챔버 내에 위치 시킨 뒤 상압에서 650도로 30분간 아르곤 150sccm 의 양으로 주입한 뒤, 상온까지 냉각하여 MoS2 기능층을 제조한다.
아세톤과 IPA로 세척된SiO2/Si 기판을 챔버 내에 위치시키고 WO3 0.3g과 Se 파우더를 두 칸으로 나뉘어진 세라믹 보트에 각각 위치시킨다. 그리고 이를 270℃ 에서 반응시킨다. 그 후, Carrier gas로는 아르곤 80sccm, 수소 20sccm 압력은 1Torr로 유지시키고, 925℃에서 15분간 반응시킨 뒤 상온으로 냉각하여 WSe2 기능층을 형성한다.
실시예 5: CdSe-ZnS 양자점의 제조
다음으로, 본 발명의 일 실시예에 따른 CdSe-ZnS 양자점 제조방법에 대하여 설명한다. Trioctylamine(TOA), Oleic acid(OA), 및 Cadmium oxide를 환류 콘덴서가 설치된 125ml 플라스크에 넣고, 300℃에서 700rpm으로 교반하여 혼합물을 제조하였다. 이와 별개로, Se 분말을 순도97%의 Trioctylphosphine(TOP)에 녹여 Se-TOP 착화물 용액을 제조한다. 상기 교반한 300℃의 혼합물에 Se-TOP 착화물 용액을 빠른 속도로 주입하여 반응시킨다. 반응 중에서는 질소 분위기에서 일정한 교반속도를 유지하였다. 상기의 방법으로 CdSe 코어를 제조하고, 이에 ZnMe2와(TMS)2S를 주입하여 CdSe 코어와 ZnS 쉘을 갖는 양자점을 제조한다. 상기 양자점 나노 입자을 헥산(hexane) 15mL에 녹여 정제한다. CHCl3와 CH3OH를 1:1의 부피비로 혼합한 용액 15 mL를 나노 입자가 녹아 있는 헥산(hexane) 용액에 첨가 하여 양자점을 추출하였다. 혼합 용액의 상층에는 순수한 양자점 나노 입자가 녹아 있기 때문에 상층만 분리하였다. 분리된 상층 용액에 아세톤(acetone)을 사용하여 원심분리 시킨다. 형성되는 양자점이 녹색의 경우 140℃에서 30분간 반응시켰으며 적색의 경우 240℃에서 30분간, 청색의 경우 120℃에서 10분간 반응시켜 나노 입자를 얻었다.
실시예 6: 빌딩블록법을 이용한 3차원 적층구조체의 제조방법
도 5 및 도 6을 참조하여, 상기 실시예1, 2에서 제조된 기능층과 실시예 5에서 제조된 양자점을 이용하여 본 발명의 일 실시예에 따른 3차원 적층구조체의 제조방법에 대하여 설명한다.
(1) 제1 블록층의 제조
먼저, 실시예 1의 그래핀을 포함하는 제1 기능층의 상부에 폴리메틸메타크릴레이트(Poly(methyl methacrylate), PMMA)를 코팅하고 구리를 에칭하여(Cu etchant) Cu 포일을 제거하고 [그래핀/PMMA]층을 형성한다. 그리고, 실시예 2의 h-BN을 포함하는 제2 기능층의 상부에 [그래핀/PMMA]층을 전사한다. 동일한 방법으로 Cu(Fe)를 제거하여 [h-BN/그래핀/PMMA]층의 PMMA가 형성된 제1 블록층을 제조하고, 이를 실리콘(silicon) 기판에 전사하여 [Silicon/silicon dioxide/h-BN/그래핀/PMMA] 층을 제조한다. 이후, 이를 아세톤에 1시간동안 침지 시키고 후에 증류수로 세척을 20분 진행한 뒤 60도 오븐에 건조시켜 PMMA를 제거한다. 그 위에 2wt% 농도로 톨루엔에 분산한 실시예 3의 CdSe-ZnS 양자점을 스핀코터를 이용하여 3000rpm 에 40초로 코팅하고 110도에서 10분간 열처리를 진행한다. 상기의 과정을 통해 [Silicon/Silicon dioxide/h-BN/그래핀/CdSe-ZnS 양자점] 구조를 형성한다.
(2) 제2 블록층의 제조
다음으로, 상기 '(1) 제1 블록층의 제조'에서 실리콘(Silicon) 기판에 전사하는 과정과 CdSe-ZnS 양자점을 스핀코팅하는 공정을 제외하고 동일한 방법으로 [h-BN/그래핀/PMMA]층을 제조하여, 이를 상기 실시예 1의 그래핀 기능층 상에 전사하고 Cu를 제거한다. 상기의 과정을 통해 [그래핀/h-BN/그래핀/PMMA] 구조를 가지는 PMMA가 형성된 제2 블록층을 제조한다.
(3) 3차원 적층구조체의 제조
다음으로, 상기 제1 블록층에 상기 제2 블록층을 전사하고, 상기 '(1) 제1 블록층의 제조'와 동일한 방법으로 PMMA를 제거하고 동일한 방법으로 CdSe-ZnS 양자점을 코팅한다. 그리고 또 다른 제2 블록층을 제조하여 이를 전사하고 PMMA를 제거하면 도 6에 도시된 바와 같이 본 발명의 일 실시예에 따른 3차원 적층구조체를 제조할 수 있다.
실시예 7: 3차원 적층구조체의 성분 분석
상기 실시예 6에서 제조한 3차원 적층구조체에 대한 구조적 분석을 위해 투과전자현미경을 사용했다. 도 7는 본 발명의 일 실시예에 따른 그래핀, h-BN 기능층 및 CdSe-ZnS 양자점을 포함하는 3차원 적층구조체의 단면을 나타내는 투과전자현미경 사진이다.
도 7에 따르면, 그래핀과 h-BN이 서로 적층 되어있고 그 사이에 CdSe-ZnS 양자점이 형성되어 있다. 구조체의 정밀한 정성분석을 위해 line profile을 사용하여 각각의 층에 존재하는 물질이 어떤 성분을 갖는지 확인했다.
도 8 및 도 9는 본 발명의 일 실시예에 따른 3차원 적층구조체의 line profile 결과를 나타내는 그래프이다.
본 발명의 일 실시예에 따른 그래핀, h-BN 기능층 및 CdSe-ZnS 양자점을 포함하는 3차원 적층구조체에서, 실리콘 기판이 형성되어 있는 하부를 기준으로, 높이(position)에 따른 성분분석을 수행하였다.
도 8의 (a)를 참조하면, 3차원 적층구조체의 투과전자현미경 사진에서 구형의 어두운 영역이 CdSe-ZnS 양자점에 해당하고, 그 주변으로 선형의 줄무늬를 형성하고 있는 영역이 그래핀 및 h-BN의 기능층에 해당한다. 화학기상증착법에 의해 형성된 기능층이 얇은 두께로 적층되어 있고, 그 상부에 CdSe-ZnS 양자점이 코팅되어 있는 것을 알 수 있다. 그리고, 기능층을 포함하는 제2 블록층과 양자점층이 적어도 한 층 반복하여 적층될 수 있다. 3차원 적층구조체의 최상층에는 PMMA가 제거되고 양자점이 코팅되지 않고 기능층만 형성될 수 있다.
도 8의 (b)는, 본 발명의 일 실시예에 따른 3차원 적층구조체의 높이(position)에 따른 에너지분산형 분광분석법(Energy dispersive X-ray Spectroscopy, EDS) 결과를 나타내는 그래프이다. CdSe-ZnS 양자점을 선택적으로 분석하기 위해, EDS를 이용하여 양자점이 방출하는 X-ray 신호의 세기를 count수로 나타내었다. 도 8의 (b)에서 신호의 세기인 count 수가 높아지는 두 영역은 CdSe-ZnS 양자점이 형성되어 있는 층을 의미한다. 양자점(310)은 평균적인 크기가 약 2nm 내지 10nm로, 3차원 적층구조체(10)에서 단일층을 형성하고 있다. 즉, 도 6의 (b)에 도시된 바와 같이 양자점층(300)의 두께는 평균적으로 5nm 내지 7nm이며, 매우 얇게 형성되어 있음을 알 수 있다. 양자점이 형성되어 있는 층 주변의 영역은 count 수가 낮은데 이는 그래핀 및 h-BN 기능층이 형성되어 있는 것을 의미한다.
그리고, 이차원 구조의 기능층은 평균적으로 두께가 약 0.5nm의 매우 얇은층을 형성하고 있다. 도 8의 (b)에서, 신호의 세기인 Count 수가 피크(peak)의 형태로 나타나는데, 피크의 사이 간격이 약 0.5nm이고, 이는 양자점의 상하부에 형성되고 양자점을 보호하는 이차원 구조의 기능층을 의미한다.
도 9의 (a)는 본 발명의 일 실시예에 따른 3차원 적층구조체의 단면을 나타내는 투과전자현미경 사진이고, 도 9의 (b)는 3차원 적층구조체의 영역에 따른 성분 분석을 나타내는 line profile 그래프이다.
도 9의 (b)를 참조하면, 적층구조체의 높이(position)에 따른 그래핀, h-BN 기능층 및 CdSe-ZnS에 포함되어 있는 Cd, Se, S, N, C 및 B 원소의 count 수를 알 수 있다. 높이(position)이 10nm 내지 11nm인 영역과, 20m 내지 21nm인 영역 및 28nm 내지 29nm인 영역에서 C, B 및 N 원소의 count 수가 높은 값을 나타낸다. 이는 3차원 적층구조체 내의 제1 블록층 및 제2 블록층에 포함되어 있는 [그래핀/h-BN/그래핀]층이 형성되어 있는 것을 의미한다.
반면에, 높이가 15nm 내지 17nm인 영역 및 25nm 내지 27nm인 영역에서 Cd, Se 및 S 원소의 count수가 높은 값을 나타내는데, 이는 3차원 적층구조체 내의 CdSe-ZnS 양자점이 형성되어 있는 층을 의미한다. 이는, 본 발명의 일 실시예에 따른 3차원 적층구조체는 화학기상증착법을 이용해 기능층을 형성하고 상부에 양자점을 스핀코팅한 후 이를 전사하는 방법을 통해, 얇은 두께를 가지는 층을 형성하는 것이 가능하고 상호 혼합이 이루어지거나 부분적인 흠결이 없이 효과적으로 이차원 및 0차원 구조의 물질층을 적층하는 것이 가능하다.
실험예 1: 3차원 적층구조체의 물성 분석
다음으로, 도 10을 참조하여 본 발명의 일 실험예에 따른 3차원 적층구조체의 물성분석에 대하여 설명한다.
도 10은 본 발명의 일 실험예 및 일 비교예에 따른 양자점의 광발광 강도(photoluminescence intensity)의 측정 실험의 결과를 나타내는 그래프이다. 양자점에 빛을 조사하여 에너지를 흡수할 때, 그래핀 또는 h-BN 기능층에 의해 전달되는 에너지를 측정하였다.
먼저, 일 비교예로 [CdSe-ZnS]층 및 [그래핀/CdSe-ZnS]층을, 일 실시예로 [그래핀/CdSe-ZnS/그래핀]층을 제조하여 광발광 강도(photoluminescence intensity)가 감소되는 양을 측정하였다. 도 10의 (a)는 본 발명의 일 실시예 및 일 비교예에 따른 그래핀 및 CdSe-ZnS 양자점이 적층되어 있는 3차원 적층구조체를 나타내는 개략도이고, 도 10의 (b)는 3차원 적층구조체의 광발광 강도의 측정 실험 결과를 나타내는 그래프이다.
도 10의 (b)를 참조하면, 한 방향에만 높은 에너지 전달력을 갖는 그래핀 층이 형성되어 있는 [그래핀/CdSe-ZnS]층의 경우, 양자점이 흡수한 에너지의 52%가 그래핀으로 전달(quenching)되어 광발광 강도가 52% 감소하는 것을 알 수 있다. 반면에, 양 방향에 그래핀 층이 형성되어 있는 [그래핀/CdSe-ZnS/그래핀]층의 경우, 양방향으로 양자점이 흡수한 에너지가 모두 전달되어 81%의 에너지 감소를 나타냈다.
또한, 강한 절연특성을 갖는 h-BN 기능층과 CdSe-ZnS 양자점을 이용하여 동일한 실험을 수행하였다. 일 비교예로 [CdSe-ZnS]층 및 [h-BN/CdSe-ZnS]층을, 일 실시예로 [h-BN/CdSe-ZnS/그래핀]층을 제조하여 광발광 강도의 측정 실험을 수행하였다. 도 8의 (c)는 본 발명의 일 실시예 및 일 비교예에 따른 그래핀, h-BN 기능층 및 CdSe-ZnS 양자점이 적층되어 있는 적층구조체를 나타내는 개략도이고, 도 10의 (d)는 3차원 적층구조체의 광발광 강도의 측정 실험 결과를 나타내는 그래프이다.
도 10의 (d)를 참조하면, 양자점의 한 방향에만 h-BN 기능층이 형성되어 있는 경우와 양 방향에 h-BN 및 그래핀 기능층이 형성되어 있는 경우, 광발광 강도가 각각 15%, 88% 전달되는 것을 알 수 있다. 상기 광발광 강도 측정 실험은, 적층구조체가 에너지를 흡수하는 양자점의 상하로 다층의 기능층을 적층함으로써 단층의 기능층이 형성된 경우보다 효과적으로 에너지를 전달할 수 있음을 나타낸다.
따라서, 본 발명의 일 실시예에 따른 3차원 적층구조체는 양자점 및 기능층(이차원 전이금속 디칼코게나이드, 그래핀, h-BN)을 효과적으로 적층할 수 있고, 기능층을 통해 양자점이 흡수한 에너지의 전달율을 향상시키는 효과가 있다.
도 11은 본 발명의 일 실시예에 따른 3차원 적층구조체(10)를 포함하는 광전자 소자의 활용예를 나타내는 모식도이다.
도 11을 참조하면, 이차원 구조의 기능층을 포함하는 제1 블록층(100) 및 제2 블록층(200)과, 에너지를 흡수할 수 있는 양자점(310)을 포함하는 양자점층(310)이 적층되어 있는 3차원 적층구조체(10)가 LED, 태양전지, 광검출기 및 메모리로 활용되는 것을 알 수 있다. 양자점(310)에서 상하부에 형성되는 기능층에 에너지가 효과적으로 전달되고, 3차원 적층구조체(10)를 이용하여 전기적 특성이 우수한 광전자 소자의 제조가 가능하다.
따라서, 본 발명은 이차원 구조의 기능층 및 0차원의 양자점을 효과적으로 다적층할 수 있고, 이를 통해 제조된 3차원 적층구조체는 높은 광 효율을 가지는 양자점을 포함하여 3차원 적층구조체의 전기적 특성을 향상시킬 수 있다.
본 발명은 상술한 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형과 변경이 가능하다. 그러한 변형예 및 변경예는 본 발명과 첨부된 청구범위의 범위 내에 속하는 것으로 보아야 한다.
10: 적층구조체
50: 기판
100: 제1 블록층
110: 제1 기능층
120: 제2 기능층
200: 제2 블록층
230: 제3 기능층
240: 제4 기능층
300: 양자점층
310: 양자점
500: 금속 판층
510: 캐리어 고분자층

Claims (15)

  1. (a) 적어도 하나의 기능층을 포함하는 제1 블록층을 형성하는 단계;
    (b) 상기 제1 블록층을 기판 상에 전사(transfer)하는 단계;
    (c) 상기 제1 블록층 상의 적어도 일부에 코어-쉘 구조의 양자점을 포함하는 양자점층을 형성하는 단계;
    (d) 적어도 하나의 기능층을 포함하는 제2 블록층을 형성하는 단계; 및
    (e) 상기 제2 블록층을 상기 양자점층 상에 적층하는 단계
    를 포함하고,
    상기 기능층은 p형 반도체 또는 n형 반도체 특성을 가지는, 3차원 적층구조체의 제조방법.
  2. 제1항에 있어서,
    상기 제2 블록층 상에, 상기 양자점층과 상기 제1 블록층 또는 상기 제2 블록층을 추가로 적층하는 단계를 더 포함하는, 3차원 적층구조체의 제조방법.
  3. 제1항에 있어서,
    상기 (a) 단계는,
    (a1) 금속 판(Metal plate)층 상에 제1 기능층을 형성하는 단계;
    (a2) 상기 제1 기능층 상에 캐리어 고분자층을 형성하는 단계;
    (a3) 상기 금속 판층을 제거하는 단계 및
    (a4) 상기 캐리어 고분자층을 제거하는 단계
    를 포함하는, 3차원 적층구조체의 제조방법.
  4. 제3항에 있어서,
    상기 (a3) 단계 이후,
    (a5) 금속 판층 상에 제2 기능층을 형성하는 단계;
    (a6) 상기 제2 기능층 상에 상기 제1 기능층 및 상기 캐리어 고분자층 전사하는 단계 및
    (a7) 상기 금속 판층을 제거하는 단계
    를 더 포함하는, 3차원 적층구조체의 제조방법.
  5. 제1항에 있어서,
    상기 (d) 단계는,
    (d1) 금속 판층 상에 상기 제3 기능층을 형성하는 단계;
    (d2) 상기 제3 기능층 상에 캐리어 고분자층을 형성하는 단계;
    (d3) 상기 금속 판층을 제거하는 단계 및
    (d4) 상기 캐리어 고분자층을 제거하는 단계
    를 포함하는, 3차원 적층구조체의 제조방법.
  6. 제5항에 있어서,
    상기 (d3) 단계 이후,
    (d5) 금속 판층 상에 제4 기능층을 형성하는 단계;
    (d6) 상기 제4 기능층 상에 상기 제3 기능층 및 상기 캐리어 고분자층 전사하는 단계 및
    (d7) 상기 금속 판층을 제거하는 단계
    를 더 포함하는, 3차원 적층구조체의 제조방법.
  7. 제1항에 있어서,
    상기 기능층은 기능성 물질 전구체를 이용하여 화학기상증착법(Chemical vapor deposition)으로 형성하는, 3차원 적층구조체의 제조방법.
  8. 제1항에 있어서,
    상기 p형 반도체 기능층 및 n형 반도체 기능층은 각각 독립적으로 그래핀, h-BN, WSe2 및 MoS2으로 이루어진 군에서 선택된 어느 하나인, 3차원 적층구조체의 제조방법.
  9. 제8항에 있어서,
    상기 p형 반도체 기능층은 WSe2 로 형성되고, 상기 n형 반도체 기능층은 MoS2 로 형성된, 3차원 적층구조체의 제조방법.
  10. 제1항에 있어서,
    상기 양자점층은 코어-쉘 구조의 양자점을 스핀코팅(spin coating)하여 형성하는, 3차원 적층구조체의 제조방법.
  11. 제1항에 있어서,
    상기 코어-쉘 구조의 양자점은,
    상기 코어는 CdSe, CdTe, CdS, InP, ZnCdSe, PbS, PbSe, CGS, CIGS 및 CIS으로 이루어진 군에서 선택된 어느 하나이고,
    상기 쉘은 ZnS, CdS 및 ZnSe으로 이루어진 군에서 선택된 어느 하나인, 3차원 적층구조체의 제조방법.
  12. 제1항에 있어서,
    상기 기판은, 실리콘(Silicon) 및 실리콘옥사이드(Silicon oxide)를 포함하는, 3차원 적층구조체의 제조방법.
  13. 제1항 내지 제12항 중 어느 한 항의 방법에 의해 제조되는, 3차원 적층구조체.
  14. (a) 적어도 하나의 기능층을 포함하는 제1 블록층을 형성하는 단계;
    (b) 상기 제1 블록층을 기판 상에 전사(transfer)하는 단계;
    (c) 상기 제1 블록층 상의 적어도 일부에 코어-쉘 구조의 양자점을 포함하는 양자점층을 형성하는 단계;
    (d) 적어도 하나의 기능층을 포함하는 제2 블록층을 형성하는 단계; 및
    (e) 상기 제2 블록층을 상기 양자점층 상에 적층하는 단계
    를 포함하는 방법으로 제조되고,
    상기 기능층은 p형 반도체 또는 n형 반도체 특성을 가지는, 3차원 적층구조체를 포함하는 광전자소자.
  15. 제14항에 있어서,
    상기 p형 반도체 기능층은 WSe2 로 형성되고, 상기 n형 반도체 기능층은 MoS2로 형성된, 3차원 적층구조체를 포함하는 광전자소자.
KR1020190159339A 2019-12-03 2019-12-03 3차원 적층구조체의 제조방법 및 이에 의해 제조된 3차원 적층구조체 KR102132278B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190159339A KR102132278B1 (ko) 2019-12-03 2019-12-03 3차원 적층구조체의 제조방법 및 이에 의해 제조된 3차원 적층구조체

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190159339A KR102132278B1 (ko) 2019-12-03 2019-12-03 3차원 적층구조체의 제조방법 및 이에 의해 제조된 3차원 적층구조체

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020170150925A Division KR20190054521A (ko) 2017-11-13 2017-11-13 3차원 적층구조체의 제조방법 및 이에 의해 제조된 3차원 적층구조체

Publications (2)

Publication Number Publication Date
KR20190138301A true KR20190138301A (ko) 2019-12-12
KR102132278B1 KR102132278B1 (ko) 2020-07-09

Family

ID=69003885

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190159339A KR102132278B1 (ko) 2019-12-03 2019-12-03 3차원 적층구조체의 제조방법 및 이에 의해 제조된 3차원 적층구조체

Country Status (1)

Country Link
KR (1) KR102132278B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210094402A (ko) * 2020-01-21 2021-07-29 한국과학기술연구원 3차원 적층구조체의 제조방법, 이에 의해 제조된 3차원 적층구조체 및 이를 이용한 광센서
KR20220129806A (ko) * 2021-03-17 2022-09-26 한국과학기술연구원 양자점을 포함하는 광센서
KR20230053174A (ko) * 2021-10-14 2023-04-21 재단법인대구경북과학기술원 2d-od-2d 이종접합 구조체 및 이의 제조방법, 이를 포함하는 광전소자

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140134131A (ko) * 2013-05-13 2014-11-21 경희대학교 산학협력단 그래핀 양자점 광 검출기 및 이의 제조 방법
JP2016004997A (ja) * 2014-06-17 2016-01-12 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． グラフェン及び量子点を含む電子素子

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140134131A (ko) * 2013-05-13 2014-11-21 경희대학교 산학협력단 그래핀 양자점 광 검출기 및 이의 제조 방법
JP2016004997A (ja) * 2014-06-17 2016-01-12 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． グラフェン及び量子点を含む電子素子

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210094402A (ko) * 2020-01-21 2021-07-29 한국과학기술연구원 3차원 적층구조체의 제조방법, 이에 의해 제조된 3차원 적층구조체 및 이를 이용한 광센서
KR20220129806A (ko) * 2021-03-17 2022-09-26 한국과학기술연구원 양자점을 포함하는 광센서
KR20230053174A (ko) * 2021-10-14 2023-04-21 재단법인대구경북과학기술원 2d-od-2d 이종접합 구조체 및 이의 제조방법, 이를 포함하는 광전소자

Also Published As

Publication number Publication date
KR102132278B1 (ko) 2020-07-09

Similar Documents

Publication Publication Date Title
Dou Emerging two-dimensional halide perovskite nanomaterials
KR102132278B1 (ko) 3차원 적층구조체의 제조방법 및 이에 의해 제조된 3차원 적층구조체
Wu et al. Low‐temperature growth of well‐aligned ZnO nanorods by chemical vapor deposition
Fan et al. ZnO-based ternary compound nanotubes and nanowires
KR101445877B1 (ko) 산화아연 나노와이어의 제조방법
WO2013015460A1 (ko) 그라펜 시트， 이를 포함하는 투명 전극， 활성층， 이를 구비한 표시소자， 전자소자， 광전소자， 배터리， 태양전지 및 염료감응 태양전지
CN111235632B (zh) 一种二维超薄BiOBr单晶纳米片的制备方法及其应用
CN103387213A (zh) 一种氮化镓纳米线及其制备方法
Chao et al. Growth and characterization of type-II ZnO/ZnTe core-shell nanowire arrays for solar cell applications
WO2012134161A2 (ko) 그라펜 시트, 이를 포함하는 투명 전극, 활성층, 이를 구비한 표시소자, 전자소자, 광전소자, 배터리, 태양전지 및 염료감응 태양전지
CN113549898A (zh) 一种二维氮化镓膜的限域模板制备方法、制得的二维氮化镓膜
Tsai et al. Annealing effect on conductivity behavior of Li–doped ZnO thin film and its application as ZnO-based homojunction device
Das et al. Controlling the opto-electronic properties of nc-SiOx: H films by promotion of< 220> orientation in the growth of ultra-nanocrystallites at the grain boundary
Shabannia et al. Growth and characterization of vertically aligned ZnO nanorods grown on porous silicon: Effect of precursor concentration
KR101367846B1 (ko) 전자 소자용 기판 및 이를 포함하는 발광 다이오드
KR20190054521A (ko) 3차원 적층구조체의 제조방법 및 이에 의해 제조된 3차원 적층구조체
KR102429848B1 (ko) 3차원 적층구조체의 제조방법, 이에 의해 제조된 3차원 적층구조체 및 이를 이용한 광센서
Sha et al. Initial study on the structure and optical properties of ZnO film on Si (1 1 1) substrate with a SiC buffer layer
CN112397670B (zh) 复合材料及其制备方法和量子点发光二极管
KR20090105187A (ko) 산화아연 나노결정과 실리콘 나노결정의 하이브리드나노구조 및 그의 제조방법
CN114420567A (zh) 一种二维硫化铼-硫化钼垂直异质结构的制备方法
CN107792839B (zh) 一种硒化铅纳米棒、制备方法及在场效应晶体管中的应用
Vouroutzis et al. Growth of β-FeSi2 particles on silicon by reactive deposition epitaxy
Sun et al. Enhanced ultraviolet electroluminescence from p-Si∕ n-ZnO nanorod array heterojunction
CN112397655B (zh) 复合材料及其制备方法和量子点发光二极管

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right