KR101367846B1 - 전자 소자용 기판 및 이를 포함하는 발광 다이오드 - Google Patents

전자 소자용 기판 및 이를 포함하는 발광 다이오드 Download PDF

Info

Publication number
KR101367846B1
KR101367846B1 KR1020120030666A KR20120030666A KR101367846B1 KR 101367846 B1 KR101367846 B1 KR 101367846B1 KR 1020120030666 A KR1020120030666 A KR 1020120030666A KR 20120030666 A KR20120030666 A KR 20120030666A KR 101367846 B1 KR101367846 B1 KR 101367846B1
Authority
KR
South Korea
Prior art keywords
substrate
graphene
temperature
sheet
metal
Prior art date
Application number
KR1020120030666A
Other languages
English (en)
Other versions
KR20130108866A (ko
Inventor
권순용
최재경
Original Assignee
국립대학법인 울산과학기술대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국립대학법인 울산과학기술대학교 산학협력단 filed Critical 국립대학법인 울산과학기술대학교 산학협력단
Priority to KR1020120030666A priority Critical patent/KR101367846B1/ko
Publication of KR20130108866A publication Critical patent/KR20130108866A/ko
Application granted granted Critical
Publication of KR101367846B1 publication Critical patent/KR101367846B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0083—Processes for devices with an active region comprising only II-VI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0091—Processes for devices with an active region comprising only IV-VI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

전자 소자용 기판 및 이를 포함하는 발광 다이오드에 관한 것으로, 기판; 상기 기판 상에 형성된 그래핀 시트; 및 상기 그래핀 시트 상에 형성된 화합물 반도체층;을 포함하고, 상기 그래핀 시트는 1 내지 20 층의 그래핀을 포함하는 하부 시트; 및 상기 하부 시트 상에 형성되며, 상기 하부 시트보다 많은 층의 그래핀을 포함하는 리지(ridge);를 포함하고, 상기 리지는 금속의 결정립 경계(grain boundary) 형상인 것인 전자 소자용 기판을 제공한다.

Description

전자 소자용 기판 및 이를 포함하는 발광 다이오드{SUBSTRATE FOR ELECTRONIC DEVICE AND LIGHT EMITTING DIODE INCLUDING THE SAME}
전자 소자용 기판 및 이를 포함하는 발광 다이오드에 관한 것이다.
GaN(질화 갈륨)계 광대역 반도체 LED(발광 다이오드)는 약 20년간 이용되어 왔다. LED 개발의 발전은 총천연색(full-color) LED 디스플레이, LED 교통 신호기, 백색 LED 등의 실현과 함께 LED 기술에 놀라운 변화를 가져왔다.
고효율 백색 LED는 형광등을 대체할 수 있으므로 최근 많은 관심을 얻게 되었다. 특히, 백색 LED (74 lm/W)의 효율은 통상적인 형광등 (75 lm/W)의 효율에 가까워지고 있다. 그럼에도 불구하고, 다양한 기술 분야에 LED가 이용되기 위해서는 보다 개선된 효율이 요구되고 있다.
상기 LED 효율의 개선을 위한 접근 원칙이 두 가지 있다. 첫 번째 접근은 결정 품질과 에피텍셜 층 구조에 의해 결정된 내부 양자 효율(ηi)을 증가시키는 것이다.
두 번째 접근은 광 추출효율(ηextraction)을 증가시키는 것이다.
다만, 내부 양자 효율은 쉽게 증가될 수 없다. 청색 LED용 고유의 ηi 값은 70% 이상이고, 저-전위(轉位) GaN 기판 위에서 성장한 자외선(UV) LED는 최근 약 80%의 ηi를 나타낸다.
반면, 광 추출효율의 개선의 여지는 많다. 현재 쟁점들은, 고반사 거울, 처리된 표면과 같은 저반사면, 고온 분산구조 등을 포함하는, 내부 광손실(internal loss of light)을 제거하는데 초점이 맞추어지고 있다.
현재 LED 소자에 사용되고 있는 GaN 층은 단결정 GaN 기판의 부재로 인해 사파이어 기판을 기반으로 제조되고 있으나, 사파이어 기판과 GaN의 격자 불일치 및 열팽창 계수의 차이로 인해 GaN 층의 성장 및 결정 특성이 저하될 수 있다. GaN은 수 많은 화합물 반도체 중 하나이다.
현재 적당한 기판의 부재로 인한 효과적인 화합물 반도체층을 제조할 수 있는 기술이 필요한 실정이다.
본 발명의 일 구현예에서는 기존 화합물 반도체층보다 특성이 개선된 화합물 반도체층을 포함하는 전자 소자용 기판(또는 광전 소자용 기판)을 제공할 수 있다.
또한, 상기 전자 소자용 기판(또는 광전 소자용 기판)을 포함하는 발광 다이오드을 제공하는 것이다.
본 발명의 일 구현예에서는, 기판; 상기 기판 상에 형성된 그래핀 시트; 및 상기 그래핀 시트 상에 형성된 화합물 반도체층;을 포함하고, 상기 그래핀 시트는 1 내지 20 층의 그래핀을 포함하는 하부 시트; 및 상기 하부 시트 상에 형성되며, 상기 하부 시트보다 많은 층의 그래핀을 포함하는 리지(ridge);를 포함하고, 상기 리지는 금속의 결정립 경계(grain boundary) 형상인 것인 전자 소자용 기판을 제공한다.
상기 리지는 3 내지 50 층의 그래핀을 포함할 수 있다.
상기 금속의 결정립의 크기는 10nm 내지 10mm 일 수 있다.
상기 금속의 결정립의 크기는 10nm 내지 500㎛ 일 수 있다.
상기 금속의 결정립의 크기는 50nm 내지 10mm 일 수 있다.
상기 금속은 Ni, Co, Fe, Pt, Au, Al, Cr, Cu, Mg, Mn, Mo, Rh, Si, Ta, Ti, W, U, V, Zr, Zn, Sr. Y, Nb, Tc, Ru, Pd, Ag, Cd, In, Re, Os, Ir, Pb 또는 이들의 조합으로 이루어질 수 있다.
상기 그래핀 시트의 광투과도는 60% 이상일 수 있다.
상기 그래핀 시트의 면저항은 2,000Ω/square 이하일 수 있다.
상기 화합물 반도체층은, II족-VI족 화합물 반도체, III족-V족 화합물 반도체, IV족 화합물 반도체 또는 이들의 조합에서 선택되는 적어도 하나의 화합물 반도체를 포함할 수 있다.
상기 II족-VI족 화합물 반도체는 ZnO, ZnS, ZnSe 또는 이들의 조합에서 선택된 적어도 하나의 화합물 반도체일 수 있다.
상기 III족-V족 화합물 반도체는 AlN, GaN, InN, AlP, GaP, InP, AlAs, GaAs, InAs 또는 이들의 조합에서 선택되는 적어도 하나의 화합물 반도체일 수 있다.
상기 기판은 IV족 반도체 기판, III족-V족 화합물 반도체 기판, II족-VI족 화합물 반도체 기판, 산화물 반도체 기판, 부도체 기판, 유리 기판 또는 이들의 조합에서 선택된 적어도 하나일 수 있다.
상기 기판은 가요성 기판일 수 있다.
본 발명의 다른 일 구현예에서는, 전술한 전자 소자용 기판(또는 광전 소자용 기판); 및 상기 기판 상에 형성된 적어도 하나의 n형 반도체층 및 적어도 하나의 p형 반도체층을 포함하는 발광 다이오드를 제공한다.
임의의 기판 상에 다양한 화합물 반도체층을 형성할 수 있다.
이러한 화합물 반도체층을 포함하는 전자 소자용 기판을 제공할 수 있으며, 이러한 전자 소자용 기판을 이용하여 특성이 개선된 발광 다이오드를 제공할 수 있다.
또한, 상기 발광 다이오드 기술 분야뿐만 아니라, 화합물 반도체를 이용한 다양한 산업 분야에 경제적 및/또는 고품질의 화합물 반도체를 제공할 수 있다.
도 1은 본 발명의 일 구현예에 따른 전자 소자용 기판의 개략도이다.
도 2은 본 발명의 일 구현예에 따른 그래핀 시트의 평면도이다.
도 3는 본 발명의 일 구현예에 따른 그래핀 시트의 단면도이다.
도 4은 실시예 1에서 증착된 니켈 박막의 SEM 사진이다.
도 5는 실시예 1에서 니켈 박막의 열처리 후의 SEM 사진이다.
도 6는 실시예 1에서 형성된 그래핀 시트의 SEM 사진이다.
도 7은 실시예 1에서 형성된 그래핀 시트의 광학현미경 사진이다.
도 8은 실시예 2에 따른 그래핀 시트의 SEM 사진이다.
도 9는 실시예 2에 따른 그래핀 시트의 광학현미경 사진이다.
도 10는 실시예 3에 따른 그래핀 시트의 면저항 측정 결과이다.
도 11은 진공 및 수소 분위기 하에서의 열처리 시간에 따른 니켈 박막의 평균 결정립 크기 변화를 나타낸 그래프이다.
도 12는 실시예 4에서 실리콘 기판 상에 PMMA 막이 형성된 구조의 단면 SEM 사진이다.
도 13은 실시예 4에 따른 그래핀 시트의 SEM 사진이다.
도 14은 실시예 4 내지 7에 따른 그래핀의 두께 측정 결과이다.
도 15는 실시예 b에 따른 그래핀 시트의 투과도 측정 결과이다.
도 16은 본 발명의 일 구현예에 따른 발광 다이오드의 개략도이다.
도 17은 실시예 c에서, 사파이어 기판 위에 형성된 나노 단위의 결정립을 갖는 그래핀의 경계부분을 보여주는 광학현미경 이미지(a) 및 그래핀 영역과 사파이어 기판에서의 라만 측정 결과(b)이다.
도 18은 실시예 c에서 형성된 그래핀의 원자힘현미경 이미지이다.
도 19는 열처리 시간 변화를 통한 그래핀의 특성 변화 데이터이다.
도 20은 그래핀층의 성장시간에 따라 같은 조건에서 성장된 GaN층의 표면을 보여주는 SEM 이미지이다.
도 21은 사파이어 기판상에 성장한 그래핀층 위에 형성한 GaN층의 투과전자현미경 이미지 및 회절 패턴에 관한 데이터이다.
도 22는 그래핀층의 성장시간에 따라 같은 조건에서 성장된 발광다이오드의 표면을 보여주는 SEM 이미지이다.
도 23은 360 ℃에서 150분간 성장한 그래핀상에 성장된 발광다이오드 구조에서의 광여기발광(Photoluminescence) 특성 측정 결과이다.
이하, 본 발명의 구현예를 상세히 설명하기로 한다. 다만, 이는 예시로서 제시되는 것으로, 이에 의해 본 발명이 제한되지는 않으며 본 발명은 후술할 청구범위의 범주에 의해 정의될 뿐이다.
본 명세서에서 사용되는 전자 소자(electronic device)는 일반적인 전자 소자 및 광전 소자(opto-electronic device)를 포함하는 개념이다.
본 명세서에서 사용되는 "그래핀 시트"이라는 용어는 복수개의 탄소원자들이 서로 공유결합으로 연결되어 폴리시클릭 방향족 분자를 형성하는 그래핀이 층을 형성한 것으로서, 상기 공유결합으로 연결된 탄소원자들은 기본 반복단위로서 6원환을 형성하나, 5원환 및/또는 7원환을 더 포함하는 것도 가능하다. 따라서 상기 그래핀은 서로 공유결합된 탄소원자들(통상 sp2 결합)의 단일층으로서 보이게 된다.
상기 그래핀은 다양한 구조를 가질 수 있으며, 이와 같은 구조는 그래핀 내에 포함될 수 있는 5원환 및/또는 7원환의 함량에 따라 달라질 수 있다.
상기 그래핀 시트은 상술한 바와 같은 그래핀의 단일층으로 이루어질 수 있으나, 이들이 여러 개 서로 적층되어 복수층을 형성하는 것도 가능하며(일반적으로 10층 이하), 최대 100nm까지의 두께를 형성하게 된다. 통상 상기 그래핀의 측면 말단부는 수소원자로 포화된다.
이와 같은 그래핀의 대표적인 특징으로는, 전자가 이동할 경우 마치 전자의 질량이 제로인 것처럼 흐르는 특성을 가지며, 이는 전자가 진공 중의 빛이 이동하는 속도, 즉 광속으로 흐른다는 것을 의미한다. 상기 그래핀의 전자 이동도는 약 10,000내지 100,000cm2/Vs의 높은 값을 가진다고 알려져 있다.
상기 복수층의 그래핀 시트 사이의 접촉은 면 접촉이므로 점 접촉으로 이루어진 카본나노튜브와 비교하여 매우 낮은 접촉 저항값을 나타낸다.
또한, 그래핀 시트은 두께를 매우 얇게 구성할 수 있어 표면 거칠기로 인한 문제를 예방할 수 있다.
특히 주어진 두께의 그래핀 시트의 결정 방향성에 따라서 전기적 특성이 변화하므로 사용자가 선택한 방향으로의 전기적 특성을 발현시킬 수 있으므로 소자를 쉽게 디자인 할 수 있다는 장점을 아울러 갖게 된다.
이하, 도면을 참고하여 본 발명의 일 구현예에 따른 그래핀 시트를 이용한 전자 소자용 기판을 설명하도록 한다.
도 1은 본 발명의 일 구현예에 따른 전자 소자용 기판(또는 광전 소자용 기판)이다.
상기 전자 소자용 기판은, 기판(103); 상기 기판(103) 상에 형성된 그래핀 시트; 및 상기 그래핀 시트 상에 형성된 화합물 반도체층(104);을 포함하고, 상기 그래핀 시트는 1 내지 20 층의 그래핀을 포함하는 하부 시트(101); 및 상기 하부 시트(101) 상에 형성되며, 상기 하부 시트(101)보다 많은 층의 그래핀을 포함하는 리지(ridge, 102);를 포함하고, 상기 리지(102)는 금속의 결정립 경계(grain boundary) 형상일 수 있다.
상기 전자 소자용 기판은 화합물 반도체층(104)을 형성하기 위해 버퍼층으로 그래핀 시트를 이용한 것이다.
기존의 버퍼층은 목적하는 화합물 반도체층의 종류에 따라 상이하나, 예를 들어, GaN 화합물 반도체층을 형성하기 위해 저온에서 성장한 수 nm에서 수십 nm 정도의 두께를 갖는 다결정립(polycrystalline) GaN 버퍼층을 이용하였다.
이는 기존 GaN 화합물 반도체층을 형성하기 위해서는 사파이어 기판이 필요하나, 상기 사파이어 기판과 GaN 화합물 반도체층의 격자 불일치로 인해 고품위 GaN 화합물 반도체층이 사파이어 기판 상에 효과적으로 성장할 수 없기 때문이었다.
기판이 사파이어 기판으로 제한되는 이유는 GaN 버퍼층의 형성을 위해서는 고온의 증착 과정이 필요한데, 유기물 기판 등은 이러한 조건을 견딜 수가 없기 때문이다. 즉, 고온의 증착 과정을 거칠 수 있는 기판 중에 GaN 화합물 반도체층과 유사한 격자 구조를 가지는 기판이 사파이어 기판인 것이다.
그러나, 본 발명의 일 구현예와 같이 버퍼층으로 그래핀 시트를 이용할 경우, 상기 예인 GaN 화합물 반도체층의 형성을 위해 사파이어 기판이 반드시 필요하지 않을 수 있으며, 사파이어 기판을 이용할 경우 저온 GaN 버퍼층을 우선 형성하는 기존의 기술을 이용하지 않을 수 있다. 그래핀 시트의 형성 조건은 저온이기 때문에 그래핀 시트는 버퍼층으로서 유기물 기판에도 적용이 가능하다. 이러한 그래핀 시트의 형성 방법은 후술하도록 한다.
도 2는 상기 그래핀 시트의 평면도이고, 도 3은 상기 그래핀 시트의 단면도이다. 도 3는 도 2에 표시된 A를 기준으로 나타낸 단면도이다.
상기 그래핀 시트는, 1 내지 20 층의 그래핀을 포함하는 하부 시트(101); 및 상기 하부 시트(101) 상에 형성되며, 상기 하부 시트(101)보다 많은 층의 그래핀을 포함하는 리지(102);를 포함하고, 상기 리지(102)는 금속의 결정립 경계(grain boundary) 형상일 수 있다.
상기 리지(102)는 3 내지 50 층의 그래핀을 포함할 수 있다.
상기 리지(102)는 평면도인 도 2에서와 같이 금속의 결정립 형상일 수 있다. 도 2에서 점선 또는 실선으로 표시된 부분이 리지(102)를 표시한 것이며, 나머지 부분이 하부 시트(101)를 표시한 것이다.
상기 금속의 결정립 형상은 비정형적일 수 있으며 금속의 종류, 두께, 금속의 상태(예를 들어 다양한 조건에서의 열처리) 등에 따라 상이할 수 있다.
또한, 상기 리지(102)는 연속적일 수도 있으며, 비연속적일 수도 있다. 도 2의 실선은 연속적으로 형성된 리지(102)를 표현한 것이며, 점선은 비연속적으로 형성된 리지(102)를 표현한 것이다.
상기 하부 시트(101)는 1 내지 20 층의 그래핀을 포함할 수 있다. 또한, 상기 리지(102)는 3 내지 50 층의 그래핀을 포함할 수 있다.
보다 구체적으로, 상기 하부 시트(101)는 1 내지 10 층의 그래핀을 포함할 수 있으며, 상기 리지(102)는 3 내지 30 층의 그래핀을 포함할 수 있으며, 보다 구체적으로, 상기 하부 시트(101)는 1 내지 5층의 그래핀을 포함할 수 있으며, 상기 리지(102)는 3 내지 20 층의 그래핀을 포함할 수 있다.
상기 하부 시트(101)와 리지(102)의 층의 차이로 인한 구조는 도 2에 표시된 A 부분의 단면도인 도 3을 참조하여 구체적으로 설명하도록 한다.
도 3에서 도 2의 A 부분을 따라 형성된 리지(102)는 금속의 결정립 형상의 크기만큼의 간격으로 형성될 수 있다.
상기와 같은 구조로 리지(102)가 형성되는 이유는 본 발명의 일 구현예에 따른 그래핀 시트를 제조할 때 다결정(polycrystalline) 금속박막(thin film) 및/또는 금속박(foil)을 통한 확산 방법을 이용하여 그래핀 시트를 제조하기 때문이다.
상기와 같은 다결정 금속박막 및/또는 금속박은 다결정 금속 고유의 결정립(grain)을 가지고 있으며, 저온에서는 상기 결정립의 경계를 따른 탄소원자의 확산속도가 결정립 내부의 격자구조를 통한 탄소원자의 확산속도보다 빨라 리지(102) 구조가 생기게 된다. 보다 자세한 본 발명의 일 구현예에 따른 그래핀 시트의 제조 방법은 후술하도록 한다.
상기 금속의 결정립의 크기는 10nm 내지 10mm 일 수 있으며, 구체적으로 50nm 내지 1mm, 10nm 내지 200㎛ 또는 10nm 내지 10㎛일 수 있다.
또는, 상기 금속의 결정립의 크기는 10nm 내지 500㎛일 수 있으며, 50nm 내지 10mm일 수 있다.
보다 구체적으로 후술할 본 발명의 일 구현예에 따른 그래핀 시트의 제조 방법에 따라 상기 금속 결정립의 크기는 상이할 수 있다.
예를 들어, 금속 박막을 이용하여 상기 본 발명의 일 구현예에 따른 그래핀 시트를 제조할 경우, 상기 금속의 결정립의 크기는 10nm 내지 500㎛, 10nm 내지 200㎛, 10nm 내지 100㎛ 또는 10nm 내지 50㎛가 될 수 있다.
또 다른 예를 들어, 금속박을 이용하여 상기 본 발명의 일 구현예에 따른 그래핀 시트를 제조할 경우, 상기 금속의 결정립의 크기는 50nm 내지 10mm, 50nm 내지 1mm 또는 50nm 내지 500㎛가 될 수 있다. 상기와 같이 금속박을 이용하는 경우 상기 금속박의 열처리 과정을 별도로(ex-situ) 수행할 수 있어 하부 기판의 종류에 상관없이 상기 금속 결정립의 크기를 조절할 수 있다.
상기 결정립의 크기는 본 발명의 일 구현예에 따른 그래핀 시트의 제조 과정 중 이용하게 되는 금속박막 및/또는 금속박의 열처리 온도 및 열처리 분위기에 따라 상이할 수 있다.
상기 금속은 Ni, Co, Fe, Pt, Au, Al, Cr, Cu, Mg, Mn, Mo, Rh, Si, Ta, Ti, W, U, V, Zr, Zn, Sr. Y, Nb, Tc, Ru, Pd, Ag, Cd, In, Re, Os, Ir, Pb 또는 이들의 조합으로 이루어진 것일 수 있으며 이에 제한되지 않는다.
또한, 상기 열처리 온도는 상기 그래핀 시트가 증착될 기판에 따라 상이할 수 있고, 상기 열처리 분위기는 진공, 혹은 Ar, N2 같은 불활성 기체 및 H2, O2 등과 같은 기상의 유입 및 이들의 혼합체도 가능하며, 결정립의 크기를 증가시키는데 있어 H2의 유입이 유용할 수 있다.
구체적인 예를 들어 그래핀 시트가 증착될 기판이 무기물 기판인 경우, 무기물 기판은 일반적으로 열적 특성이 우수하고 내마모성이 강하기 때문에 약 1,000℃에서 H2 분위기 하에 금속박막 및/또는 금속박을 열처리하여 결정립의 크기를 크게 만들 수 있다. 이러한 경우 형성되는 그래핀 시트는 수㎛ 내지 수mm 간격의 리지(102)를 가질 수 있다. 구체적으로 1㎛ 내지 500㎛, 5㎛ 내지 200㎛ 또는 10㎛ 내지 100㎛일 수 있다.
다만, 상기와 같이 무기물 기판을 사용하며 상기 열처리 온도를 낮출 경우 금속박막 및/또는 금속박의 결정립의 크기는 상대적으로 작아지기 때문에 리지(102)의 간격은 수십nm 내지 수십㎛로 간격이 좁혀질 수 있다.
또 다른 예로 그래핀 시트가 증착될 기판이 유기물 기판인 경우, 유기물은 일반적으로 열에 약하기 때문에 금속박막 및/또는 금속박을 약 200℃ 이하로 열처리하게 된다. 이러한 경우 금속 결정립의 크기는 상대적으로 작게 되며 리지(102)의 간격은 수십nm 내지 수백nm가 될 수 있다. 구체적으로 10nm 내지 900nm, 30nm 내지 500nm 또는 50nm 내지 500nm 일 수 있다.
하지만, 금속박을 미리 열처리하고 기판 상에 금속박을 공급하는 경우 기판의 종류에 상관없이 열처리 온도 및 열처리 분위기를 택할 수 있기 때문에, 이러한 경우 리지(102)의 간격은 수백㎛ 내지 수십mm가 될 수 있다. 구체적으로 100 ㎛ 내지 10mm, 100 ㎛ 내지 1mm 또는 100 ㎛ 내지 500 ㎛ 일 수 있다.
상기 기판은 Si, Ge, SiGe 등의 IV족 반도체 기판; GaN, AlN, GaAs, AlAs, GaP 등의 III-V족 화합물반도체 기판; ZnS, ZnSe 등의 II-VI족 화합물반도체 기판; ZnO, MgO, 사파이어 등의 산화물반도체 기판; 유리, 쿼츠(quartz), SiO2와 같은 기타 부도체 기판; 폴리머, 액정 등의 유기물 기판 등이 될 수 있다.
일반적으로 표시소자, 광전/전자소자, 배터리 또는 태양전지에 쓰이는 기판 및 트랜지스터, 센서 또는 유무기 반도체 디바이스에 쓰이는 기판이라면 제한되지 않는다.
상기 하부 시트(101)는 평탄한 시트일 수 있다. 즉, 상기 하부 시트(101)는 주름(wrinkle, ripple) 등을 포함하지 않을 수 있다.
본 발명의 일 구현예에 따른 그래핀 시트의 하부 시트(101)가 평탄한 시트일 수 있는 이유는 기존의 화학기상증착법(Chemical Vapor Deposition, CVD)에 의해 그래핀을 제조하지 않기 때문이다.
기존의 화학기상증착법에 의해 그래핀을 제조하는 경우, 약 1,000℃에서 화학기상증착법을 통해 탄소원을 금속 상에 제공하는 단계 및 상온으로 온도를 급격히 떨어뜨리는 단계를 거치게 된다.
상기 단계 중 고온에서 금속 상에 탄소원을 제공한 이후 단계인 상온으로 온도를 급격히 떨어뜨리는 단계를 거치게 되며 그래핀에 주름이 생기게 된다. 이는 금속과 그래핀의 열팽창계수의 차이로 인한 것이다.
본 발명에 따른 그래핀은 상기 화학기상증착법과는 달리 급격한 온도의 변화가 없이 그래핀을 제조할 수 있기 때문에 그래핀 시트의 하부 시트(101)는 평탄할 수 있다.
상기 그래핀 시트의 광투과도는 60% 이상인 것일 수 있고, 구체적으로 80%이상일 수 있고, 보다 구체적으로 85%이상일 수 있으며, 보다 구체적으로 90%이상일 수 있다. 상기 그래핀 시트가 상기 범위의 광투과도를 만족하는 경우, 상기 그래핀 시트는 투명 전극 등의 전자 재료로 적합하게 이용될 수 있다.
상기 그래핀 시트의 면저항은 2,000Ω/square 이하일 수 있고, 구체적으로 1,000Ω/square 이하일 수 있으며, 보다 구체적으로 274Ω/square 이하일 수 있으고, 보다 구체적으로 100Ω/square 이하일 수 있다. 본 발명의 일 구현예에 따른 그래핀 시트는 하부 시트(101)에 주름을 포함하지 않고, 그래핀 시트의 하부 시트(101)가 평탄할 수 있기 때문에 낮은 면저항 값을 가질 수 있다. 이러한 범위의 면저항을 가지는 경우 전극 등의 전자 재료로 적합하게 사용될 수 있다.
상기 화합물 반도체층은, II족-VI족 화합물 반도체, III족-V족 화합물 반도체, IV족 화합물 반도체 또는 이들의 조합에서 선택되는 적어도 하나의 화합물 반도체를 포함할 수 있다. 전자 소자 분야에 사용될 수 있는 화합물 반도체라면 그 종류에 제한되지 않는다.
보다 구체적인 예를 들어, 상기 II족-VI족 화합물 반도체는 ZnO, ZnS, ZnSe 또는 이들의 조합에서 선택된 적어도 하나의 화합물 반도체일 수 있다.
또한, 상기 III족-V족 화합물 반도체는 AlN, GaN, InN, AlP, GaP, InP, AlAs, GaAs, InAs 또는 이들의 조합에서 선택되는 적어도 하나의 화합물 반도체일 수 있다.
상기 그래핀 시트 상에 상기 화합물 반도체층을 형성하는 방법은 유기금속화학기상증착법, 분자선에피탁시법 등을 이용할 수 있다. 이하 구체적인 방법에 대해 후술하도록 한다.
본 발명의 다른 일 구현예에서는, 전술한 본 발명의 일 구현예에 따른 전자 소자용 기판(또는 광전 소자용 기판); 상기 기판 상에 형성된 적어도 하나의 n형 반도체층 및 적어도 하나의 p형 반도체층을 포함하는 발광 다이오드를 제공한다.
도 16은 본 발명의 일 구현예에 따른 발광 다이오드의 개략도이다.
도 16은 p형 패드 전극(10), 반투명 전극(12), p형 반도체층(14), 활성 영역(16), n형 반도체층(18), n형 전극(20), 그리고 기판(22)을 포함하는 발광 다이오드의 구조이다. p형과 n형 전극(10, 20)은 동일한 평면(plane) 위에 만들어질 수 있으며, 수득한 전극(10, 20)의 소자구조(device structure)로 인해, 전류가 측면으로 흐르게 된다.
반투명 전극(12)으로서 금속 박막이 이용될 수 있다. 반투명 전극(12)의 투명도는 100%인 것이 바람직하나, 일반적으로 GaN계 LED에 사용된 얇은 금속 전극의 투명도는 약 70%정도일 수 있다.
상기 기판(22)은 전술한 본 발명의 일 구현예에 따른 기판(103); 상기 기판(103) 상에 형성된 그래핀 시트; 및 상기 그래핀 시트 상에 형성된 화합물 반도체층(104)을 포함할 수 있다. 이에 대한 설명은 동일하기 때문에 생략하도록 한다.
기판 상에 그래핀 시트를 형성하는 다양한 방법
본 발명의 일 구현예에 따른 그래핀 시트의 제조 방법은 (a) 기판을 준비하는 단계, (b) 상기 기판 상에 금속박(foil)을 공급하는 단계, (c) 상기 금속박 상에 탄소원료를 공급하는 단계, (d) 상기 공급된 탄소원료, 상기 기판 및 상기 금속박을 승온하는 단계, (e) 상기 승온된 탄소원료가 열분해되어 발생한 탄소원자가 상기 금속박으로 확산되는 단계 및 (f) 상기 금속박으로 확산된 탄소원자가 상기 기판 상에 그래핀 시트를 형성하는 단계를 포함할 수 있다.
상기 기판은 Si, Ge, SiGe 등의 IV족 반도체 기판; GaN, AlN, GaAs, AlAs, GaP 등의 III-V족 화합물반도체 기판; ZnS, ZnSe 등의 II-VI족 화합물반도체 기판; ZnO, MgO, 사파이어 등의 산화물반도체 기판; 유리, 쿼츠(quartz), SiO2와 같은 기타 부도체 기판; 폴리머, 액정 등의 유기물 기판 등이 될 수 있다. 일반적으로 표시소자, 광전/전자소자, 배터리 또는 태양전지에 쓰이는 기판 및 트랜지스터, 센서 또는 유무기 반도체 디바이스에 쓰이는 기판이라면 제한되지 않는다.
상기 기판 상에 금속박을 공급한다. 이는 이후 단계에서 탄소원료를 공급할 시 금속박의 촉매효과로 비교적 낮은 온도에서 탄소원료가 분해될 수 있도록 하고, 분해된 탄소원료가 개개의 원자로서 기판으로 확산할 수 있는 경로를 제공한다.
상기 금속박(foil)은 금속을 얇은 종이처럼 만든 것으로 일반적으로 가요성이 우수하다.
상기 금속박은 Ni, Co, Fe, Pt, Au, Al, Cr, Cu, Mg, Mn, Mo, Rh, Si, Ta, Ti, W, U, V, Zr, Zn, Sr. Y, Nb, Tc, Ru, Pd, Ag, Cd, In, Re, Os, Ir, Pb 또는 이들의 조합으로 이루어진 금속일 수 있다.
상기 금속박은 상용으로 판매되는 금속박 또는 통상적인 도금, 증착 등의 방법으로 형성된 것을 의미하며, 일반적으로 금속박 두께는 수㎛에서 수mm까지 다양하며 금속박 결정립의 크기는 수십nm에서 수십㎛일 수 있다.
필요에 따라서는 수㎛ 이하의 두께를 갖는 금속박을 제작하여 사용할 수 있다. 상기 범위를 만족하는 경우 이후 탄소원자의 확산에 의한 그래핀의 형성될 수 있다.
상기 (c) 단계에서 공급되는 탄소원료는 기상, 액상, 고상 또는 이들의 조합일 수 있다. 보다 구체적인 예로, 기상의 탄소원료는 메탄, 에탄, 프로판, 부탄, 이소부탄, 펜탄, 이소펜탄, 네오펜탄, 헥산, 헵탄, 옥탄, 노난, 데칸, 메텐, 에텐, 프로펜, 부텐, 펜텐, 헥센, 헵텐, 옥텐, 노넨, 데센, 에틴, 프로핀, 부틴, 펜틴, 헥신, 헵틴, 옥틴, 노닌, 데신, 시클로메탄, 시클로에타인(cycloethine), 시클로부탄, 메틸시클로프로판, 시클로펜탄, 메틸시클로부탄, 에틸시클로프로판, 시클로헥산, 메틸시클로펜탄, 에틸시클로부탄, 프로필시클로프로판, 시클로헵탄, 메틸시클로헥산, 시클로옥탄, 시클로노난, 시클로데칸, 메틸렌, 에테디엔(ethediene), 알렌, 부타디엔, 펜타디엔, 이소피렌, 헥사디엔, 헵타디엔, 옥타디엔, 노나디엔, 데카디엔 등이 있으며, 고상의 탄소원료는 고정렬영분해흑연, 그래파이트, 비정질탄소, 다이아몬드, 스핀코팅된 폴리머 형태의 원료 등이 있으며, 액상의 탄소원료로는 그래파이트, 고정렬영분해흑연(HOPG) 기판, 비정질탄소 등의 고상 탄소원을 잘게 만든 후 아세톤, 메탄올, 에탄올, 펜타놀, 에틸렌글리콜, 글리세린 등의 알코올과 같은 다양한 용매에 용해된 겔 형태의 원료일 수 있다. 상기 고상 탄소원의 크기는 1nm 내지 100cm, 1nm 내지 1mm 또는 보다 구체적으로 1nm 내지 100㎛ 일 수 있다.
상기 (d) 단계의 승온 온도는 상온 내지 1,500℃, 30℃ 내지 1,000℃, 30℃ 내지 800℃ 또는 보다 구체적으로 50℃ 내지 600℃일 수 있다. 이는 일반적인 화학기상증착법에 따른 그래핀 박막제조의 온도보다 현저히 낮은 온도이다. 상기 온도 범위의 승온 공정으로 비용 측면에서 기존의 공정보다 유리하며, 고온으로 인한 기판의 변형을 막을 수 있다. 승온 온도의 경우 기판에 따라 최고 승온 온도는 감소할 수 있다.
본 명세서에서 상온이란, 일반적으로 상기 제조 방법을 수행하는 환경의 온도를 의미한다. 따라서, 상온의 범위는 계절, 위치, 내부 조건 등에 의해 변화될 수 있다.
또한, 승온 시간은 1초 내지 10시간, 1초 내지 1시간 또는 보다 구체적으로 2초 내지 20분 일 수 있다. 승온 유지 시간은 1초 내지 100시간, 1초 내지 10시간 또는 보다 구체적으로 5초 내지 3시간일 수 있다.
승온 속도는 0.1℃/초 내지 500℃/초, 0.3℃/초 내지 300℃/초, 또는 보다 구체적으로 0.5℃/초 내지 100℃/초 일 수 있다.
상기 승온 온도는 탄소원료가 액상 또는 고상인 경우에 보다 적합할 수 있다.
예를 들어, 탄소원료가 기상인 경우에는 하기와 같은 승온 조건이 가능하다.
상기 승온 온도는 상온 내지 1,500℃, 300 내지 1,200℃ 또는 보다 구체적으로 500 내지 1,000℃일 수 있다.
또한, 승온 시간은 1초 내지 10시간, 1초 내지 1시간 또는 보다 구체적으로 2초 내지 30분 일 수 있다. 승온 유지 시간은 1초 내지 100시간, 1초 내지 10시간 또는 보다 구체적으로 1분 내지 5시간일 수 있다.
승온 속도는 0.1℃/초 내지 500℃/초, 0.3℃/초 내지 300℃/초, 또는 보다 구체적으로 0.5℃/초 내지 100℃/초 일 수 있다.
상기 승온 온도 및 시간을 조절함에 따라 안정적으로 원하는 그래핀을 제조할 수 있게 된다. 또한, 상기 온도 및 시간을 조절하여 그래핀의 두께를 조절할 수 있다.
상기 금속박 상에 존재하는 열분해된 탄소원자는 금속박으로 확산될 수 있다. 확산의 원리는 탄소 농도 구배에 의한 자발 확산이다.
금속-탄소계의 경우 일반적으로 금속 내에서의 탄소 용해도가 수% 정도에 이르며, 금속박의 촉매 효과로 인해 저온에서 열분해된 개개의 탄소 원자는 금속박 내로 용해된다. 이렇게 용해된 탄소원자는 금속박의 일 표면에서 농도 구배에 의해 확산되게 되며 이후 금속박의 내부로 확산되게 된다. 금속박 내 기판 표면 하부에서의 탄소원자의 용해도가 일정값에 이르게 되면 금속박의 타 표면으로 안정상인 그래핀이 석출되게 된다. 따라서, 기판과 금속박의 사이에 그래핀 시트가 형성되게 된다.
한편 금속박과 탄소원료가 인접해 있을 경우 금속박의 촉매 작용으로 인해 탄소원료의 분해가 원활해지고, 그 결과 분해된 탄소원자가 다결정 금속박 내에 다량으로 존재하는 결함원인 전위(dislocation) 또는 결정립 경계면(grain boundary)등을 통해 농도 구배에 의한 자발확산 될 수 있다.
이렇게 자발확산되어 기판에 도달한 탄소원자는 기판과 금속박의 계면을 따라 확산되어 그래핀 시트를 형성할 수 있다.
상기 탄소원자의 금속박 내 확산 메커니즘은 전술한 탄소원료의 종류 및 승온 조건에 따라 달라질 수 있다.
승온 온도, 승온 시간 및 승온 속도를 조절하여 형성되는 그래핀 시트의 층수를 조절할 수 있다. 상기 조절로 복층의 그래핀 시트를 제조할 수 있다.
상기 그래핀 시트는 단일층의 그래핀 두께인 0.1nm부터 약 100nm에 이르는 두께를 갖는 것이 가능하며, 바람직하게는 0.1 내지 10nm, 더욱 바람직하게는 0.1 내지 5nm의 두께를 갖는 것이 가능하다. 상기 두께가 100nm를 넘는 경우, 그래핀 시트가 아닌 그라파이트로 정의되므로 본 발명의 범위를 벗어나게 된다.
기판에의 그래핀 시트 형성 이후, 금속박은 제거되며, 일부 제거되지 않은 금속박의 경우 유기용매 등에 의해 완전히 제거할 수 있다. 이 과정에서 잔존하는 탄소원료도 제거될 수 있다. 사용될 수 있는 유기용매는 염산, 질산, 황산, 염화철, 팬탄, 시클로팬탄, 헥산, 시클로헥산, 벤젠, 톨루엔, 1,4-디옥산, 메틸렌클로라이드(CHCl3), 디에틸에테르, 디클로로메탄, 테트라히드로퓨란, 에틸아세테이트, 아세톤, 디메틸포름아미드(dimethylformamide), 아세토니트릴, 디메틸술폭사이드(dimethylsulfoxide), 포름산, n-부탄올, 이소프로판올, m-프로판올, 에탄올, 메탄올, 아세트산, 증류수 등이 있다.
탄소원료를 공급하기 전에 금속박을 패터닝하게 되면, 원하는 형태의 그래핀 시트를 제조할 수 있게 된다. 패터닝 방법은 당업계에서 사용되는 일반적인 방법이 모두 가능하며, 별도로 설명하지 않는다.
또한, 탄소원료 공급 전, 열처리에 의해 금속박의 자발패터닝 방법을 이용할 수 있다. 일반적으로 얇게 증착된 금속박의 경우 고온 열처리를 해줄 경우, 금속원자의 활발한 이동현상에 의해 2차원 박막에서 3차원의 구조물로 변환이 가능하며 이를 이용하면 기판에의 선택적 그래핀 시트의 증착이 가능하게 된다.
상기 기판은 가요성 기판일 수 있다.
상기 금속박 역시 가요성을 가질 수 있기 때문에 가요성 기판 상에 굴곡이 있는 그래핀을 형성할 수 있다.
상기 가요성을 가지는 기판은 폴리스티렌, 폴리비닐 클로라이드, 나일론, 폴리프로필렌, 아크릴, 페놀, 멜라민, 에폭시, 폴리카보네이트, 폴리메틸메타크릴레이트, 폴리메틸(메타)아크릴레이트, 폴리에틸메타크릴레이트, 폴리에틸(메타)아크릴레이트 등의 플라스틱, 액정, 유리, 쿼츠(quartz), 고무, 종이 등이 있으며, 이에 제한되지 않는다.
본 발명의 다른 일 구현예에서는, (a) 기판을 준비하는 단계; (b) 상기 기판 상에 금속박(foil)을 공급하고 상기 금속박 및 상기 기판을 열처리하여 금속박의 결정립(grain)의 크기를 증가시키는 단계; (c) 상기 금속박 상에 탄소원료를 공급하는 단계; (d) 상기 공급된 탄소원료, 상기 기판 및 상기 금속박을 승온하는 단계; (e) 상기 승온된 탄소원료가 열분해되어 발생한 탄소원자가 상기 금속박으로 확산되는 단계; 및 (f) 상기 금속박으로 확산된 탄소원자가 상기 기판 상에 그래핀 시트를 형성하는 단계를 포함하는 그래핀 시트의 제조 방법을 제공한다.
상기 본 발명의 다른 일 구현예는 상기 본 발명의 일 구현예와 비교할 때, 상기 (b) 단계에서 금속박의 공급 후 금속박을 열처리하여 금속박의 결정립의 크기를 증가시키는 단계를 더 포함한다.
상기 공급된 금속박의 결정립(grain)은 크기가 비교적 작아 이들의 크기를 증가시키기 위해 초고진공(ultra-high vacuum)이나 수소 분위기 등의 특정 분위기에서 열처리를 하면 결정립의 배향성을 조절하는 동시에 크기를 증가시킬 수 있다.
이 때의 열처리 조건도 기판의 종류에 따라 상이할 수 있다.
먼저, 기판이 Si, GaAs 등의 반도체 기판이나 SiO2같은 부도체 기판 등의 무기물인 경우, 승온 온도는 400℃ 내지 1400℃, 400℃ 내지 1200℃ 또는 보다 구체적으로 600℃ 내지 1200℃일 수 있다.
승온 시간은 1초 내지 10시간, 1초 내지 1시간 또는 보다 구체적으로 3초 내지 30분일 수 있다.
승온 유지 시간은 10초 내지 10시간, 30초 내지 3시간 또는 보다 구체적으로 1분 내지 1시간일 수 있다.
승온 속도는 0.1℃/초 내지 100℃/초, 0.3℃/초 내지 30℃/초 또는 보다 구체적으로 0.5℃/초 내지 10℃/초일 수 있다.
승온 환경은 진공, 혹은 Ar, N2 같은 불활성 기체 및 H2, O2 등과 같은 기상의 유입이 가능하며 이들의 혼합체도 가능하며, 결정립의 크기를 증가시키는데 있어 H2의 유입이 유용할 수 있다.
기판이 폴리머, 액정 등의 유기물인 경우, 승온 온도는 30℃ 내지 500℃, 30℃ 내지 400℃ 또는 보다 구체적으로 50℃ 내지 300℃일 수 있다.
승온 시간은 1초 내지 10시간, 1초 내지 30분 또는 보다 구체적으로 3초 내지 10분일 수 있다.
승온 유지 시간은 10초 내지 10시간, 30초 내지 5시간 또는 보다 구체적으로 1분 내지 1시간일 수 있다.
승온 속도는 0.1℃/초 내지 100℃/초, 0.3℃/초 내지 30℃/초 또는 보다 구체적으로 0.5℃/초 내지 10℃/초일 수 있다.
승온 환경은 전술한 바와 같이 진공, 혹은 Ar, N2 같은 불활성 기체 및 H2, O2 등과 같은 기상의 유입이 가능하며 이들의 혼합체도 가능하며, 결정립의 크기를 증가시키는데 있어 H2의 유입이 유용하다.
상기와 같은 방법을 통해 금속박을 열처리 하게 되면 일반적으로 금속박 내 결정립의 크기는 2배 내지 1000배 정도까지 증가하게 된다.
기타 다른 구성에 관한 설명은 동일하기 때문에 생략하도록 한다.
전술한 본 발명의 구현예에 따른 그래핀 시트의 제조 방법의 경우, 액상 및/또는 고상 탄소원을 이용하여 저온에서 수 밀리미터에서 수 센티미터 수준 이상의 대형 그래핀 시트를 제조할 수 있다.
또한 그래핀 시트가 반도체, 부도체 및 유기물 기판에 직접 형성될 수 있어 전사의 과정을 생략할 수 있다.
구체적인 예를 들어 본 발명의 구현예에 따른 그래핀 시트의 제조 방법에 따라 제조된 그래핀 시트를 기존 Si기반 TFT의 활성층으로 사용할 경우, 기존의 공정온도에 민감한 Si 공정에 사용되는 장비를 그대로 이용할 수 있다.
이를 산업화하는 과정에서 저온 성장 및 전사 과정이 없이 직접 기판에 성장이 가능하게 되어 대량 생산으로 이어질 경우 막대한 경제적 이익 및 수율 향상이 기대된다. 특히 그래핀의 대형화가 될수록 전사에 있어 그래핀의 구겨짐, 찢어짐 등의 현상이 발생하기 쉬워 대량 생산을 위해서는 전사의 과정을 생략할 수 있는 것이 매우 필요하다.
또한 본 발명의 구현예에 따른 그래핀의 제조 방법에 쓰이는 탄소원료는 기존 고순도 탄화가스와 비교하여 가격이 매우 저렴하다.
본 발명의 또 다른 일 구현예에서는, (a) 기판을 준비하는 단계; (b) 상기 기판 상에 금속박(foil)을 공급하는 단계; (c) 상기 기판 및 상기 금속박을 승온하는 단계; (d) 상기 금속박 상에 탄소원료를 공급하는 단계; (e) 상기 탄소원료가 열분해되어 발생한 탄소원자가 상기 금속박으로 확산되는 단계; 및 (f) 상기 금속박으로 확산된 탄소원자가 상기 기판 상에 그래핀 시트를 형성하는 단계를 포함하는 그래핀 시트의 제조 방법을 제공한다.
상기 제조 방법은 전술한 본 발명의 일 구현예에 따른 그래핀 시트의 제조 방법에서 (c) 기판 및 금속박을 승온하는 단계 및 (d) 상기 금속박 상에 탄소원료를 공급하는 단계의 순서에 차이가 있다.
상기 (c) 단계의 승온 온도는 상온 내지 1,500℃, 300 내지 1,200℃ 또는 보다 구체적으로 300 내지 1,000℃일 수 있다. 이는 일반적인 화학기상증착법에 따른 그래핀 박막제조의 온도보다 현저히 낮은 온도이다. 상기 온도 범위의 승온 공정으로 비용 측면에서 기존의 공정보다 유리하며, 고온으로 인한 기판의 변형을 막을 수 있다.
또한, 승온 시간은 1초 내지 10시간, 1초 내지 1시간, 또는 보다 구체적으로 2초 내지 30분 일 수 있다. 승온 유지 시간은 1초 내지 100시간, 1초 내지 10시간 또는 보다 구체적으로 1분 내지 3시간일 수 있다.
승온 속도는 0.1℃/초 내지 500℃/초 또는 보다 구체적으로 0.5℃/초 내지 100℃/초 일 수 있다.
상기 승온 온도 및 시간을 조절함에 따라 안정적으로 원하는 그래핀 시트를 제조할 수 있게 된다. 또한, 상기 온도 및 시간을 조절하여 그래핀 시트의 두께를 조절할 수 있다.
상기 승온 조건과 관련된 사항은 탄소원료가 기상인 경우에 보다 적합할 수 있다.
기타 다른 구성에 대한 설명은 전술한 본 발명의 일 구현예에 따른 그래핀의 제조 방법과 동일하다.
본 발명의 또 다른 일 구현예에서는, (a) 기판을 준비하는 단계; (b) 상기 기판 상에 금속박을 공급하고 상기 금속박 및 상기 기판을 열처리하여 금속박의 결정립(grain)의 크기를 증가시키는 단계; (c) 상기 기판 및 상기 금속박을 승온하는 단계; (d) 상기 승온된 금속박 상에 탄소원료를 공급하는 단계; (e) 상기 공급된 탄소원료가 열분해되어 발생한 탄소원자가 상기 금속박으로 확산되는 단계; 및 (f) 상기 금속박으로 확산된 탄소원자가 상기 기판 상에 그래핀 시트를 형성하는 단계를 포함하는 그래핀 시트의 제조 방법을 제공한다.
상기 본 발명의 또 다른 일 구현예는 상기 (b) 단계에서 금속박의 공급 후 금속박을 열처리하여 금속박의 결정립의 크기를 증가시키는 단계를 더 포함한다.
상기 공급된 금속박의 결정립(grain)은 크기가 비교적 작아 이들의 크기를 증가시키기 위해 초고진공(ultra-high vacuum)이나 수소 분위기 등의 특정 분위기에서 열처리를 하면 결정립의 배향성을 조절하는 동시에 크기를 증가시킬 수 있다.
이 때의 열처리 조건도 기판의 종류에 따라 상이할 수 있다.
먼저, 기판이 Si, GaAs 등의 반도체 기판이나 SiO2같은 부도체 기판 등의 무기물인 경우, 승온 온도는 400℃ 내지 1400℃, 400℃ 내지 1200℃ 또는 보다 구체적으로 600℃ 내지 1200℃일 수 있다.
승온 시간은 1초 내지 10시간, 1초 내지 1시간 또는 보다 구체적으로 3초 내지 30분일 수 있다.
승온 유지 시간은 10초 내지 10시간, 30초 내지 3시간 또는 보다 구체적으로 1분 내지 1시간일 수 있다.
승온 속도는 0.1℃/초 내지 100℃/초, 0.3℃/초 내지 30℃/초 또는 보다 구체적으로 0.5℃/초 내지 10℃/초일 수 있다.
승온 환경은 진공, 혹은 Ar, N2 같은 불활성 기체 및 H2, O2 등과 같은 기상의 유입이 가능하며 이들의 혼합체도 가능하며, 결정립의 크기를 증가시키는데 있어 H2의 유입이 유용할 수 있다.
기판이 폴리머, 액정 등의 유기물인 경우, 승온 온도는 30℃ 내지 500℃, 30℃ 내지 400℃ 또는 보다 구체적으로 50℃ 내지 300℃일 수 있다.
승온 시간은 1초 내지 10시간, 1초 내지 30분 또는 보다 구체적으로 3초 내지 10분일 수 있다.
승온 유지 시간은 10초 내지 10시간, 30초 내지 5시간 또는 보다 구체적으로 1분 내지 1시간일 수 있다.
승온 속도는 0.1℃/초 내지 100℃/초, 0.3℃/초 내지 30℃/초 또는 보다 구체적으로 0.5℃/초 내지 10℃/초일 수 있다.
승온 환경은 전술한 바와 같이 진공, 혹은 Ar, N2 같은 불활성 기체 및 H2, O2 등과 같은 기상의 유입이 가능하며 이들의 혼합체도 가능하며, 결정립의 크기를 증가시키는데 있어 H2의 유입이 유용하다.
상기와 같은 방법을 통해 금속박을 열처리 하게 되면 일반적으로 금속박 내 결정립의 크기는 2배 내지 1000배 정도까지 성장하게 된다.
기타 다른 구성에 관한 설명은 전술한 본 발명의 구현예와 동일하기 때문에 생략하도록 한다.
본 발명의 또 다른 일 구현예에서는 (a) 기판 및 금속박(foil)을 준비하는 단계; (b) 상기 금속박을 열처리하여 금속박의 결정립(grain)의 크기를 증가시키는 단계; (c) 상기 결정립의 크기가 증가된 금속박을 상기 기판 상에 공급하는 단계; (d) 상기 금속박 상에 탄소원료를 공급하는 단계; (e) 상기 공급된 탄소원료, 상기 기판 및 상기 금속박을 승온하는 단계; (f) 상기 승온된 탄소원료가 열분해되어 발생한 탄소원자가 상기 금속박으로 확산되는 단계; 및 (g) 상기 금속박으로 확산된 탄소원자가 상기 기판 상에 그래핀 시트를 형성하는 단계를 포함하는 그래핀 시트의 제조 방법을 제공한다.
상기 금속박의 결정립(grain)은 크기가 비교적 작아 이들의 크기를 증가시키기 위해 초고진공(ultra-high vacuum)이나 수소 분위기 등의 특정 분위기에서 열처리를 하면 결정립의 배향성을 조절하는 동시에 크기를 증가시킬 수 있다.
상기 금속박의 결정립의 크기를 키우기 위한 열처리 단계는 기판과는 별도로 수행될 수 있다. 상기와 같이 기판과 별도로 상기 금속박을 열처리하는 경우, 상기 열처리 단계로 인한 기판의 손상을 최소화할 수 있다.
이 때의 열처리 조건은 다음과 같을 수 있다.
승온 온도는 50℃ 내지 3000℃, 500℃ 내지 2000℃ 또는 보다 구체적으로 500℃ 내지 1500℃일 수 있다. 승온 온도의 경우 금속 호일의 종류에 따라 변할 수 있으며, 금속 호일의 녹는점보다 낮은 온도를 최대 온도로 여길 수 있다.
승온 시간은 1초 내지 10시간, 1초 내지 1시간 또는 보다 구체적으로 1초 내지 30분일 수 있다.
승온 유지 시간은 10초 내지 10시간, 30초 내지 5시간 또는 보다 구체적으로 1분 내지 3시간일 수 있다.
승온 속도는 0.1℃/초 내지 500℃/초, 0.3℃/초 내지 50℃/초 또는 보다 구체적으로 0.5℃/초 내지 10℃/초일 수 있다.
승온 환경은 진공, 혹은 Ar, N2 같은 불활성 기체 및 H2, O2 등과 같은 기상의 유입이 가능하며 이들의 혼합체도 가능하며, 결정립의 크기를 증가시키는데 있어 H2의 유입이 유용할 수 있다.
상기와 같은 방법을 통해 금속박을 열처리 하게 되면 일반적으로 금속박 내 결정립의 크기는 수백㎛에서 수십mm까지도 증가할 수 있다.
상기 결정립의 크기가 증가된 금속박을 상기 기판 상에 공급할 수 있다.
이는 이후 단계에서 탄소원료를 공급할 시 금속박의 촉매효과로 비교적 낮은 온도에서 탄소원료가 분해될 수 있도록 하고, 분해된 탄소원료가 개개의 원자로서 기판으로 확산할 수 있는 경로를 제공한다.
이후 금속박 상에 탄소원료를 공급할 수 있다.
상기 (e) 단계의 승온 온도는 상온 내지 1,500℃, 30℃ 내지 1,000℃ 또는 보다 구체적으로 50℃ 내지 800℃일 수 있다. 이는 일반적인 화학기상증착법에 따른 그래핀 박막제조의 온도보다 현저히 낮은 온도이다. 상기 온도 범위의 승온 공정으로 비용 측면에서 기존의 공정보다 유리하며, 고온으로 인한 기판의 변형을 막을 수 있다. 승온 온도의 경우 기판에 따라 최고 승온 온도는 감소할 수 있다.
또한, 승온 시간은 1초 내지 10시간, 1초 내지 1시간 또는 보다 구체적으로 2초 내지 30분 일 수 있다. 승온 유지 시간은 1초 내지 100시간, 1초 내지 10시간 또는 보다 구체적으로 5초 내지 3시간일 수 있다.
승온 속도는 0.1℃/초 내지 500℃/초, 0.3℃/초 내지 300℃/초, 또는 보다 구체적으로 0.5℃/초 내지 100℃/초 일 수 있다.
상기 승온 온도는 탄소원료가 액상 또는 고상인 경우에 보다 적합할 수 있다.
예를 들어, 탄소원료가 기상인 경우에는 하기와 같은 승온 조건이 가능하다.
상기 승온 온도는 상온 내지 1,500℃, 300 내지 1,200℃ 또는 보다 구체적으로 500 내지 1,000℃일 수 있다.
또한, 승온 시간은 1초 내지 10시간, 1초 내지 1시간 또는 보다 구체적으로 2초 내지 30분 일 수 있다. 승온 유지 시간은 1초 내지 100시간, 1초 내지 10시간 또는 보다 구체적으로 1분 내지 5시간일 수 있다.
승온 속도는 0.1℃/초 내지 500℃/초, 0.3℃/초 내지 300℃/초, 또는 보다 구체적으로 0.5℃/초 내지 100℃/초 일 수 있다.
상기 승온 온도 및 시간을 조절함에 따라 안정적으로 원하는 그래핀 시트를 제조할 수 있게 된다. 또한, 상기 온도 및 시간을 조절하여 그래핀 시트의 두께를 조절할 수 있다.
상기 금속박 상에 존재하는 열분해된 탄소원자는 금속박으로 확산될 수 있다. 확산의 원리는 탄소 농도 구배에 의한 자발 확산이다.
본 발명의 또 다른 일 구현예에서는, (a) 기판 및 금속박(foil)을 준비하는 단계; (b) 상기 금속박을 열처리하여 금속박의 결정립(grain)의 크기를 증가시키는 단계; (c) 상기 결정립의 크기가 증가된 금속박을 상기 기판 상에 공급하는 단계; (d) 상기 기판 및 상기 금속박을 승온하는 단계; (e) 상기 금속박 상에 탄소원료를 공급하는 단계; (f) 상기 탄소원료가 열분해되어 발생한 탄소원자가 상기 금속박으로 확산되는 단계; 및 (g) 상기 금속박으로 확산된 탄소원자가 상기 기판 상에 그래핀 시트를 형성하는 단계를 포함하는 그래핀 시트의 제조 방법을 제공한다.
상기 제조 방법은 전술한 본 발명의 일 구현예에 따른 그래핀 시트의 제조 방법에서 (d) 기판 및 금속박을 승온하는 단계 및 (d) 상기 금속박 상에 탄소원료를 공급하는 단계의 순서에 차이가 있다.
상기 (d) 단계의 승온 온도는 상온 내지 1,500℃, 300 내지 1,200℃ 또는 보다 구체적으로 300 내지 1,000℃일 수 있다. 이는 일반적인 화학기상증착법에 따른 그래핀 시트의의 온도보다 현저히 낮은 온도이다. 상기 온도 범위의 승온 공정으로 비용 측면에서 기존의 공정보다 유리하며, 고온으로 인한 기판의 변형을 막을 수 있다.
또한, 승온 시간은 1초 내지 10시간, 1초 내지 1시간, 또는 보다 구체적으로 2초 내지 30분 일 수 있다. 승온 유지 시간은 1초 내지 100시간, 1초 내지 10시간 또는 보다 구체적으로 1분 내지 3시간일 수 있다.
승온 속도는 0.1℃/초 내지 500℃/초 또는 보다 구체적으로 0.5℃/초 내지 100℃/초 일 수 있다.
상기 승온 온도 및 시간을 조절함에 따라 안정적으로 원하는 그래핀 시트를 제조할 수 있게 된다. 또한, 상기 온도 및 시간을 조절하여 그래핀 시트의 두께를 조절할 수 있다.
상기 승온 조건과 관련된 사항은 탄소원료가 기상인 경우에 보다 적합할 수 있다.
기타 다른 구성에 대한 설명은 전술한 본 발명의 일 구현예에 따른 그래핀 시트의 제조 방법과 동일하다.
또 다른 본 발명의 일 구현예에 따른 그래핀 시트의 제조 방법은 (a) 기판을 준비하는 단계, (b) 상기 기판 상에 금속박막을 형성하고 상기 금속박막을 열처리하여 금속박막의 결정립(grain)의 크기를 증가시키는 단계, (c) 상기 금속박막 상에 탄소원료를 공급하는 단계, (d) 상기 공급된 탄소원료, 상기 기판 및 상기 금속박막을 승온하는 단계, (e) 상기 승온된 탄소원료가 열분해되어 발생한 탄소원자가 상기 금속박막으로 확산되는 단계 및 (f) 상기 금속박막으로 확산된 탄소원자가 상기 기판 상에 그래핀 시트를 형성하는 단계를 포함할 수 있다.
상기 기판은 전술한 본 발명의 일 구현예와 동일하기 때문에 생략하도록 한다.
상기 기판 상에 금속박막을 형성할 수 있다. 이는 이후 단계에서 탄소원료를 공급할 시 금속박막의 촉매효과로 비교적 낮은 온도에서 탄소원료가 분해될 수 있도록 한다. 분해된 탄소원료 중 탄소는 원자의 형태로 금속박막의 표면에 존재하게 된다. 기상 탄소원료의 경우 분해되고 남은 수소기는 수소기체의 형태로 방출되게 된다.
상기 금속박막은 Ni, Co, Fe, Pt, Au, Al, Cr, Cu, Mg, Mn, Mo, Rh, Si, Ta, Ti, W, U, V, Zr, Zn, Sr. Y, Nb, Tc, Ru, Pd, Ag, Cd, In, Re, Os, Ir 및 Pb로 이루어진 군에서 선택된 금속을 적어도 하나 포함할 수 있다.
금속박막은 증발법(evaporation), 스퍼터링(sputtering), 화학기상증착법(chemical vapor deposition) 등의 기상증착법을 이용하여 형성할 수 있다.
상기 기판에 금속박막 증착시, 기판의 종류에 따라 금속박막 증착조건은 상이할 수 있다.
먼저, Si, GaAs 등의 반도체 기판이나 SiO2같은 부도체 기판 등의 무기물 기판에 금속박막을 증착할 경우, 승온온도는 상온 내지 1200℃ 또는 보다 구체적으로 상온 내지 1000℃일 수 있다.
승온 시간은 1초 내지 10시간, 1초 내지 30분 또는 보다 구체적으로 3초 내지 10분일 수 있다.
승온 유지 시간은 10초 내지 10시간, 30초 내지 3시간 또는 보다 구체적으로 30초 내지 90분일 수 있다.
승온 속도는 0.1℃/초 내지 100℃/초, 0.3℃/초 내지 30℃/초, 또는 보다 구체적으로 0.5℃/초 내지 10℃/초일 수 있다.
또한 폴리머, 액정 등의 유기물 기판에 금속박막을 증착하는 경우, 승온온도는 상온 내지 400℃, 상온 내지 200도 또는 보다 구체적으로 상온 내지 150℃일 수 있다.
승온 시간은 1초 내지 2시간, 1초 내지 20분 또는 보다 구체적으로 3초 내지 10분일 수 있다.
승온 유지 시간은 10초 내지 10시간, 30초 내지 3시간 또는 보다 구체적으로 30초 내지 90분일 수 있다.
승온 속도는 0.1℃/초 내지 100℃/초, 0.3℃/초 내지 30℃/초 또는 보다 구체적으로 0.5℃/초 내지 10℃/초일 수 있다.
상기 금속 박막의 결정립(grain) 크기는 하부 기판의 종류 및 상기 증착 조건에 의해 크게 좌우된다.
하부 기판이 Si, GaAs 등의 반도체 기판과 같은 결정성이 우수한 경우 결정립의 크기는 증착 온도에 따라 수십nm (상온) 내지 수㎛ (1000℃) 정도가 될 수 있으며, 하부 기판이 SiO2같은 비정질인 경우 수nm (상온) 내지 수백nm (1000℃) 정도가 될 수 있고, 하부 기판이 폴리머, 액정과 같은 유기물일 경우 수nm (상온) 내지 수백nm (400℃) 정도가 될 수 있다.
상기 증착된 금속박막의 결정립(grain)은 크기가 비교적 작아 이들의 크기를 증가시키기 위해 초고진공(ultra-high vacuum)이나 수소 분위기 등의 특정 분위기에서 열처리를 하면 결정립의 배향성을 조절하는 동시에 크기를 증가시킬 수 있다.
이 때의 열처리 조건도 기판의 종류에 따라 상이할 수 있다.
먼저, 기판이 Si, GaAs 등의 반도체 기판이나 SiO2같은 부도체 기판 등의 무기물인 경우, 승온 온도는 400℃ 내지 1400℃, 400℃ 내지 1200℃ 또는 보다 구체적으로 600℃ 내지 1200℃일 수 있다.
승온 시간은 1초 내지 10시간, 1초 내지 30분 또는 보다 구체적으로 3초 내지 10분일 수 있다.
승온 유지 시간은 10초 내지 10시간, 30초 내지 1시간 또는 보다 구체적으로 1분 내지 20분일 수 있다.
승온 속도는 0.1℃/초 내지 100℃/초, 0.3℃/초 내지 30℃/초 또는 보다 구체적으로 0.5℃/초 내지 10℃/초일 수 있다.
승온 환경은 진공, 혹은 Ar, N2 같은 불활성 기체 및 H2, O2 등과 같은 기상의 유입이 가능하며 이들의 혼합체도 가능하며, 결정립의 크기를 증가시키는데 있어 H2의 유입이 유용할 수 있다.
기판이 폴리머, 액정 등의 유기물인 경우, 승온 온도는 30℃ 내지 400℃, 30℃ 내지 300℃ 또는 보다 구체적으로 50℃ 내지 200℃일 수 있다.
승온 시간은 1초 내지 10시간, 1초 내지 30분 또는 보다 구체적으로 3초 내지 5분일 수 있다.
승온 유지 시간은 10초 내지 10시간, 30초 내지 1시간 또는 보다 구체적으로 1분 내지 20분일 수 있다.
승온 속도는 0.1℃/초 내지 100℃/초, 0.3℃/초 내지 30℃/초 또는 보다 구체적으로 0.5℃/초 내지 10℃/초일 수 있다.
승온 환경은 전술한 바와 같이 진공, 혹은 Ar, N2 같은 불활성 기체 및 H2, O2 등과 같은 기상의 유입이 가능하며 이들의 혼합체도 가능하며, 결정립의 크기를 증가시키는데 있어 H2의 유입이 유용하다.
상기와 같은 방법을 통해 금속박막을 열처리 하게 되면 일반적으로 금속박막 내 결정립의 크기는 2배 내지 1000배 정도까지 성장하게 된다.
상기 금속박막의 두께는 1nm 내지 10㎛, 10nm 내지 1㎛ 또는 보다 구체적으로 30nm 내지 500nm 일 수 있다. 상기 범위와 같이 얇은 막이 형성되어야 이후 탄소원자의 확산에 의한 그래핀 시트의 형성이 가능하다.
상기 (c) 단계에서 공급되는 탄소원료는 기상, 액상 고상 또는 이들의 조합일 수 있다. 보다 구체적인 예로, 기상의 탄소원료는 메탄, 에탄, 프로판, 부탄, 이소부탄, 펜탄, 이소펜탄, 네오펜탄, 헥산, 헵탄, 옥탄, 노난, 데칸, 메텐, 에텐, 프로펜, 부텐, 펜텐, 헥센, 헵텐, 옥텐, 노넨, 데센, 에틴, 프로핀, 부틴, 펜틴, 헥신, 헵틴, 옥틴, 노닌, 데신, 시클로메탄, 시클로에타인(cycloethine), 시클로부탄, 메틸시클로프로판, 시클로펜탄, 메틸시클로부탄, 에틸시클로프로판, 시클로헥산, 메틸시클로펜탄, 에틸시클로부탄, 프로필시클로프로판, 시클로헵탄, 메틸시클로헥산, 시클로옥탄, 시클로노난, 시클로데칸, 메틸렌, 에테디엔(ethediene), 알렌, 부타디엔, 펜타디엔, 이소피렌, 헥사디엔, 헵타디엔, 옥타디엔, 노나디엔, 데카디엔 등이 있으며, 고상의 탄소원료는 고정렬영분해흑연, 그래파이트, 비정질탄소, 다이아몬드, 스핀코팅된 폴리머 형태의 원료 등이 있으며, 액상의 탄소원료로는 그래파이트, 고정렬영분해흑연(HOPG) 기판, 비정질탄소 등의 고상 탄소원을 잘게 만든 후 아세톤, 메탄올, 에탄올, 펜타놀, 에틸렌글리콜, 글리세린 등의 알코올과 같은 다양한 용매에 용해된 겔 형태의 원료일 수 있다. 상기 고상 탄소원의 크기는 1nm 내지 100cm, 1nm 내지 1mm 또는 보다 구체적으로 1nm 내지 100㎛ 일 수 있다.
상기 (d) 단계의 승온 온도는 상온 내지 1000℃, 30℃ 내지 600℃ 또는 보다 구체적으로 35 내지 300℃일 수 있다. 이는 일반적인 화학기상증착법에 따른 그래핀 박막제조의 온도보다 현저히 낮은 온도이다. 상기 온도 범위의 승온 공정으로 비용 측면에서 기존의 공정보다 유리하며, 고온으로 인한 기판의 변형을 막을 수 있다.
또한, 승온 시간은 1초 내지 10시간, 1초 내지 30분 또는 보다 구체적으로 2초 내지 10분 일 수 있다. 승온 유지 시간은 10초 내지 10시간, 30초 내지 1시간 또는 보다 구체적으로 1분 내지 20분일 수 있다.
승온 속도는 0.1℃/초 내지 100℃/초, 0.3℃/초 내지 30℃/초, 또는 보다 구체적으로 0.5℃/초 내지 10℃/초 일 수 있다.
상기 승온 온도는 탄소원료가 액상 또는 고상인 경우에 보다 적합할 수 있다.
예를 들어, 탄소원료가 기상인 경우에는 하기와 같은 승온 조건도 가능하다.
상기 승온 온도는 300 내지 1400℃, 500 내지 1200℃ 또는 보다 구체적으로 500 내지 1000℃일 수 있다.
또한, 승온 시간은 1초 내지 24시간, 1초 내지 3시간 또는 보다 구체적으로 2초 내지 1시간 일 수 있다. 승온 유지 시간은 10초 내지 24시간, 30초 내지 1시간 또는 보다 구체적으로 1분 내지 30분일 수 있다.
승온 속도는 0.1℃/초 내지 500℃/초, 0.3℃/초 내지 300℃/초, 또는 보다 구체적으로 0.3℃/초 내지 100℃/초 일 수 있다.
상기 승온 온도 및 시간을 조절함에 따라 안정적으로 원하는 그래핀 시트를 제조할 수 있게 된다. 또한, 상기 온도 및 시간을 조절하여 그래핀 시트의 두께를 조절할 수 있다.
상기 금속박막 상에 존재하는 열분해된 탄소원자는 금속박막으로 확산될 수 있다. 확산의 원리는 탄소 농도 구배에 의한 자발 확산이다.
금속-탄소계의 경우 탄소원자가 수% 정도의 용해도를 가지게 되어 금속박막의 일 표면에 용해되게 된다. 이렇게 용해된 탄소원자는 금속박막의 일 표면에서 농도 구배에 의해 확산되게 되며 이후 금속박막의 내부로 확산되게 된다. 금속박막 내 탄소원자의 용해도가 일정값에 이르게 되면 금속박막의 타 표면으로 그래핀이 석출되게 된다. 따라서, 기판과 금속박막의 사이에 그래핀이 형성되게 된다.
한편 금속박막과 탄소원료가 인접해 있을 경우 금속박막의 촉매 작용으로 인해 탄소원료의 분해를 원활하게 한다. 그 결과 금속-탄소계 형성시 분해된 탄소원자가 다결정 금속박막 내에 다량으로 존재하는 결함원인 전위(dislocation) 또는 결정립 경계면(grain boundary)등을 통해 농도 구배에 의한 자발확산 될 수 있다. 이렇게 자발확산되어 기판에 도달한 탄소원자는 기판과 금속박막의 계면을 따라 확산되어 그래핀을 형성할 수 있다. 상기 탄소원자의 용해에 의한 확산 메커니즘은 전술한 탄소원료의 종류 및 승온 조건에 따라 달라질 수 있다.
승온 온도, 승온 시간 및 승온 속도를 조절하여 형성되는 그래핀 시트의 층수를 조절할 수 있다. 상기 조절로 복층의 그래핀 시트를 제조할 수 있다.
상기 그래핀 시트는 단일층의 그래핀 두께인 0.1nm부터 약 100nm에 이르는 두께를 갖는 것이 가능하며, 바람직하게는 0.1 내지 10nm, 더욱 바람직하게는 0.1 내지 5nm의 두께를 갖는 것이 가능하다. 상기 두께가 100nm를 넘는 경우, 그래핀이 아닌 그래파이트로서 정의되므로 본 발명의 범위를 벗어나게 된다.
이후, 금속박막은 유기용매 등에 의해 제거할 수 있다. 이 과정에서 잔존하는 탄소원료도 제거될 수 있다. 사용될 수 있는 유기용매는 염산, 질산, 황산, 염화철, 팬탄, 시클로팬탄, 헥산, 시클로헥산, 벤젠, 톨루엔, 1,4-디옥산, 메틸렌클로라이드(CHCl3), 디에틸에테르, 디클로로메탄, 테트라히드로퓨란, 에틸아세테이트, 아세톤, 디메틸포름아미드(dimethylformamide), 아세토니트릴, 디메틸술폭사이드(dimethylsulfoxide), 포름산, n-부탄올, 이소프로판올, m-프로판올, 에탄올, 메탄올, 아세트산, 증류수 등이 있다.
탄소원료를 공급하기 전에 금속박막을 패터닝하게 되면, 원하는 형태의 그래핀 시트를 제조할 수 있게 된다. 패터닝 방법은 당업계에서 사용되는 일반적인 방법이 모두 가능하며, 별도로 설명하지 않는다.
또한, 탄소원료 공급 전, 열처리에 의해 금속박막의 자발패터닝 방법을 이용할 수 있다. 일반적으로 얇게 증착된 금속박막의 경우 고온 열처리를 해줄 경우, 금속원자의 활발한 이동현상에 의해 2차원 박막에서 3차원의 구조물로 변환이 가능하며 이를 이용하면 기판에의 선택적 그래핀 시트의 증착이 가능하게 된다.
본 발명의 또 다른 일 구현예에 따른 그래핀 시트의 제조 방법은, (a) 기판을 준비하는 단계, (b) 상기 기판 상에 금속박막을 형성하고 상기 금속박막을 열처리하여 금속박막의 결정립(grain)의 크기를 증가시키는 단계, (c) 상기 기판 및 상기 금속박막을 승온하는 단계, (d) 상기 승온된 금속박막 상에 탄소원료를 공급하는 단계, (e) 상기 공급된 탄소원료가 열분해되어 발생한 탄소원자가 상기 금속박막으로 확산되는 단계 및 (f) 상기 금속박막으로 확산된 탄소원자가 상기 기판 상에 그래핀 시트를 형성하는 단계를 포함할 수 있다.
상기 (c) 단계의 승온 온도는 400 내지 1200℃, 500 내지 1000℃ 또는 보다 구체적으로 500 내지 900℃일 수 있다. 이는 일반적인 화학기상증착법에 따른 그래핀 박막제조의 온도보다 현저히 낮은 온도이다. 상기 온도 범위의 승온 공정으로 비용 측면에서 기존의 공정보다 유리하며, 고온으로 인한 기판의 변형을 막을 수 있다.
또한, 승온 시간은 10초 내지 1시간 또는 보다 구체적으로 1분 내지 20분 일 수 있다. 승온 유지 시간은 10초 내지 24시간, 30초 내지 2시간 또는 보다 구체적으로 1분 내지 1시간일 수 있다.
승온 속도는 0.1℃/초 내지 300℃/초 또는 보다 구체적으로 0.3℃/초 내지 100℃/초 일 수 있다.
상기 승온 온도 및 시간을 조절함에 따라 안정적으로 원하는 그래핀 시트를 제조할 수 있게 된다. 또한, 상기 온도 및 시간을 조절하여 그래핀 시트의 두께를 조절할 수 있다.
상기 승온 조건과 관련된 사항은 탄소원료가 기상인 경우에 보다 적합할 수 있다.
기타 다른 구성에 관한 설명은 동일하기 때문에 생략하도록 한다.
또한 상기 (b) 단계 및 (c) 단계는 동시에 수행할 수도 있다.
전술한 본 발명의 일 구현예에 따른 그래핀 시트의 제조 방법의 경우, 액상 및/또는 고상 탄소원을 이용하여 저온에서 수 밀리미터에서 수 센티미터 수준 이상의 대형 그래핀 시트를 제조할 수 있다.
또한 그래핀 시트가 반도체, 부도체 및 유기물 기판에 직접 형성될 수 있어 전사의 과정을 생략할 수 있다.
구체적인 예를 들어 본 발명의 일 구현예에 따른 그래핀 시트의 제조 방법에 따라 제조된 그래핀 시트를 기존 Si기반 TFT의 활성층으로 사용할 경우, 기존의 공정온도에 민감한 Si 공정에 사용되는 장비를 그대로 이용할 수 있다.
이를 산업화하는 과정에서 저온 성장 및 전사 과정이 없이 직접 기판에 성장이 가능하게 되어 대량 생산으로 이어질 경우 막대한 경제적 이익 및 수율 향상이 기대된다. 특히 그래핀 시트의 대형화가 될수록 전사에 있어 그래핀 시트의 구겨짐, 찢어짐 등의 현상이 발생하기 쉬워 대량 생산을 위해서는 전사의 과정을 생략할 수 있는 것이 매우 필요하다.
또한 본 발명의 일 구현예에 따른 그래핀 시트의 제조 방법에 쓰이는 탄소원료는 기존 고순도 탄화가스와 비교하여 가격이 매우 저렴하다.
그래핀 시트 상에 화합물 반도체층을 형성하는 다양한 방법
전술한 바와 같이 상기 그래핀 시트 상에 화합물 반도체층을 형성하는 방법은 유기금속화학기상증착법, 분자선 에피탁시법 등이 있다.
그래핀 시트 상에 질화물반도체인 GaN층을 유기금속화학기상증착법을 이용해 성장시키는 경우, 우선 챔버 내에 그래핀 및 기판을 위치 시킨 후 그래핀 및 기판의 온도를 1,040 내지 1,050 oC로 승온한다.
이때 수소 분위기 하에서 승온시키면서 그래핀의 표면 클리닝을 동시에 실시할 수 있다. 1,040 내지 1,050 oC로 승온 후 질소 분위기 하에서 5분간 표면 클리닝을 실시한 후, Ga 소스원으로 TMGa (Trimethylgallium), N 소스원으로 NH3 가스를 사용하여 그래핀 시트 상에 2 내지 3㎛ 정도의 두께를 갖는 n-GaN층을 성장시킨다.
상기 화합물 반도체층의 성장 온도, 성장 시간, 성장 분위기 등의 조절을 통해 최종 화합물 반도체층의 특성(예를 들어, 결정성)을 조절할 수 있으며, 본 실시예에서는 GaN층 형성시 성장 속도는 2.4 ㎛/h, 5족원/3족원 인입비(ratio of leading-in)는 181을 유지하였으며 성장압력은 25 내지 100 Torr를 유지하였다. 상기 인입비는 몰비율로 계산된다.
물론 본 발명의 일 구현예에 따른 그래핀 시트는 전술한 용도에 제한되지 않으며, 그래핀 시트의 특성을 이용할 수 있는 분야 및 용도라면 모두 이용 가능하다.
이하에서는 본 발명의 구체적인 실시예들을 제시한다. 다만, 하기에 기재된 실시예들은 본 발명을 구체적으로 예시하거나 설명하기 위한 것에 불과하며, 이로서 본 발명이 제한되어서는 아니된다.
실시예: 기판 상에 그래핀 시트의 제조
실시예 1: SiO2/Si 기판 상에 그래핀 형성
본 실시예로 액상 탄소원료를 이용하여 SiO2/Si 기판에 그래핀을 형성하였다. SiO2층의 두께는 300nm이며, 열에 의한 성장 방법을 이용하여 Si기판에 SiO2를 증착하였다.
SiO2/Si 기판의 표면 세정 후 금속박막 증착을 위해 전자선 증발기(Electron Beam Evaporator)를 이용하여 100nm 의 니켈 박막을 상기 기판에 증착하였다. 증착 시 기판의 온도는 400°C로 유지하였다.
도 4는 상기 실시예 1에서 증착된 니켈 박막의 SEM 사진이다.
다결정(polycrystalline) 니켈 박막이 형성되어 있는 것을 확인할 수 있었으며, 결정립의 크기는 50nm 내지 150nm(평균 100nm) 정도임을 알 수 있다.
니켈 박막의 배향성 향상 및 평균 결정립 크기를 증가시키기 위해 열처리 과정을 실시하였다. 열처리 과정은 고진공 챔버에서 실시하였으며 고순도 수소를 이용하여 챔버를 수소 분위기로 만들었다. 적정 수소 분위기 하에서 1000°C 열처리한 결과 10㎛ 정도의 크기를 갖고 대부분이(111)로 배향한 결정립을 얻을 수 있었다.
도 5는 상기 실시예 1에서 니켈 박막의 열처리 후의 SEM 사진이며, 결정립의 크기는 1 내지 20㎛ 정도임을 알 수 있다.
탄소원료로 그라파이트 분말을 이용하였다. 그라파이트 분말은 Aldrich사에서 구입한 제품이며(product 496596, batch number MKBB1941), 그라파이트 분말의 평균 입도 크기는 40㎛ 이하이다. 그라파이트 분말을 에탄올과 혼합하여 슬러시 형태로 만든 후 니켈 박막이 증착된 기판 위에 얹고 적정온도에서 건조한 후 특수 재질로 제작된 지그를 이용하여 고정시켰다.
위와 같은 방식으로 제작된 시편을 전기로에 넣고 열처리하여 탄소원료가 니켈 박막을 통해 자발 확산하도록 하였다.
상기 열처리 온도는 465℃였다. 승온 시간은 10분 이내였으며, 아르곤 분위기에서 가열하였다. 승온 유지 시간은 5분이었다.
상기 열처리를 통한 확산 과정을 마친 후, 니켈 박막과 SiO2계면 사이에서 형성된 그래핀을 드러나게 하기 위해 니켈 박막을 에칭하였다. 에칭용액은 FeCl3 수용액을 사용하였다. 상기 1M의 FeCl3 수용액을 사용하여 30분간 에칭하였고 그 결과 고품위의 대면적 그래핀이 SiO2/Si 기판에 형성되었음을 확인할 수 있었다.
도 6은 상기 형성된 그래핀 시트의 SEM 사진이며, 도 7은 상기 형성된 그래핀 시트의 광학현미경 사진이다. 균일하게 형성된 그래핀 시트를 확인할 수 있었다.
또한 상기 도 6 및 도 7에서 알 수 있듯이, 실시예 1에서 제조된 그래핀은 저온에서 형성되어 그래핀과 하부기판의 열팽창계수 차이에 의해 형성되는 구겨짐이 일어나지 않는 것을 알 수 있다.
즉, 하부 시트가 평탄한 것을 알 수 있다. 일반적으로 그래핀 시트의 구겨짐 현상은 그래핀 시트의 물성저하를 일으키는 주원인 중의 하나로 알려져 있다.
실시예 2
상기 실시예 1에서 탄소원료를 니켈 박막에 투입 후 열처리 온도를 160℃로 한 점을 제외하고는 상기 실시예 1과 동일한 방법으로 그래핀 시트를 제조하였다.
도 8은 상기 실시예 2에 따른 그래핀 시트의 SEM 사진이며, 도 9는 실시예 2에 따른 그래핀 시트의 광학현미경 사진이다
도 8에서 보이듯이, 상기 실시예 2의 그래핀은 수㎛ 내지 수십 ㎛에 이르는 매우 큰 결정립을 갖는 그래핀이 형성됨을 확인할 수 있었다. 그래핀의 두께에 따라 SEM에서의 이미지 명도 대비가 뚜렷이 차이나는데, 가장 연한 부분이 한 층의 그래핀(C), 연한 부분이 두 층의 그래핀(B), 가장 어두운 부분이 다층의 그래핀(A)에 해당한다. 상기 다층의 그래핀이 리지에 해당한다.
도 8에서 알 수 있듯이, 리지 부분이 연속적 또는 비연속적으로 금속의 결정립계 형상으로 나타나는 것을 알 수 있다. 따라서 리지간의 간격은 단면을 어떻게 형성하느냐에 따라 변할 수 있으나, 리지간의 최대 간격은 금속의 결정립계의 최대 직경과 대략 일치하게 된다.
상기 실시예 2의 그래핀의 경우, 리지간의 최대 간격은 1㎛ 내지 50㎛에 이르게 된다. 상기 리지의 경우 최소 3 층 이상의 그래핀으로 이루어져 있으며, 리지의 높이는 그래핀 성장 온도, 성장 시간 및 위치에 따라 상이하고 리지의 중심부에서 가장자리로 갈수록 리지의 두께가 얇아지는 특징을 가진다.
상기 실시예 2의 그래핀의 경우, 리지 중심부의 높이는 15층-30층으로 이루어져 있는 것을 알 수 있다.
또한 상기 도 8 및 도 9에서 알 수 있듯이, 상기 실시예 2에서 제조된 그래핀 시트는 저온에서 형성되어 그래핀 시트와 하부기판의 열팽창계수 차이에 의해 형성되는 구겨짐이 일어나지 않는 것을 알 수 있다. 일반적으로 그래핀의 구겨짐 현상은 그래핀의 물성저하를 일으키는 주원인 중의 하나이다.
실시예 3
상기 실시예 1에서 탄소원료를 니켈 박막에 투입 후 열처리 온도를 60℃로 한 점 및 승온 유지 시간을 10분으로 한 점을 제외하고는 상기 실시예 1과 동일한 방법으로 그래핀을 제조하였다.
실시예 a
상기 실시예 1에서 탄소원료를 니켈 박막에 투입 후 상온에서 유지한 점 및 온도 유지 시간을 30분으로 한 점을 제외하고는 상기 실시예 1과 동일한 방법으로 그래핀을 제조하였다.
실시예 4: 폴리[메틸메타크릴레이트](poly[methyl methacrylate], 이하 ＂PMMA＂라 칭함) 상에 그래핀 시트 형성
최초 파우더 상태의 PMMA를 클로로벤젠을 용매로 사용하여 PMMA:클로로벤젠=1:0.2의 비율(15중량%)로 혼합 후 실리콘 기판 상에 졸-겔(sol-gel)공법으로 증착하였다.
약 1cm2 정도의 실리콘 기판 위에 3000 RPM의 속도로 45초간 스핀 코팅한 후 다시 70℃의 온도에서 15분간 잔여 불순물과 수분을 제거하였다.
도 12는 상기 실리콘 기판 상에 PMMA 막이 형성된 구조의 단면 SEM 사진이다.
금속박막 증착을 위해 전자선 증발기를 이용하여 100nm 두께의 니켈 박막을 증착하였다. PMMA 등의 유기물의 경우 녹는점이 200°C 이하로 매우 낮기 때문에 니켈 증착 시 기판의 온도는 상온이었다.
상온에서 PMMA에 증착한 니켈 박막의 경우 XRD 확인 결과 (111) 및 (200) 배향성을 갖는 결정립(grain)의 비율이 8:1정도로 이뤄진 다결정 (polycrystalline) 박막이 형성된 것을 알 수 있었다. 결정립의 평균 크기는 40 내지 50 nm 정도였다. PMMA의 경우 열에 취약함으로 인해 니켈 박막 성장 후 열처리 과정은 없었다.
이 후 상기 실시예 1과 동일한 방법으로 그라파이트 슬러쉬를 니켈/PMMA에 접촉 후 지그로 고정하고, 제작된 시편을 전기로에 넣고 열처리하여 탄소원료가 니켈 박막을 통해 자발 확산하도록 하였다.
상기 열처리 온도는 60℃이며, 승온 시간은 5분 이내이며, 아르곤 분위기에서 가열하였다. 승온 유지 시간은 10분이다.
위의 열처리를 통한 탄소원료의 확산 과정을 마친 후, 니켈 박막과 PMMA계면 사이에서 형성된 그래핀을 드러나게 하기 위해 니켈 박막을 에칭하였다. 에칭용액은 FeCl3 수용액을 사용하였다. 상기 1M의 FeCl3 수용액을 사용하여 30분간 에칭하였고 그 결과 PMMA 전면적에 그래핀이 형성되었음을 확인할 수 있었다.
도 13은 상기 실시예 4에서 제조된 그래핀 시트의 SEM 사진이며, 균일하게 형성된 그래핀 시트을 확인할 수 있다.
도 13에서도 금속의 결정립 형상으로 형성된 리지를 확인할 수 있다. 상기 언급한 바와 같이 리지 부분이 연속적 또는 비연속적으로 금속의 결정립계 형상으로 나타나기 때문에 리지간의 간격은 단면을 어떻게 형성하느냐에 따라 변할 수 있으나, 리지간의 최대 간격은 금속의 결정립계의 최대 직경과 대략 일치하게 된다.
상기 실시예 4의 그래핀의 경우, 리지간의 최대 간격은 30nm 내지 100nm에 이르게 된다. 상기 리지의 경우 최소 3 층 이상의 그래핀으로 이루어져 있으며, 리지의 높이는 그래핀 성장 온도, 성장 시간 및 위치에 따라 상이하고 리지의 중심부에서 가장자리로 갈수록 리지의 두께가 얇아지는 특징을 가진다.
실시예 4의 그래핀의 경우, 리지 중심부의 높이는 10 내지 30층으로 이루어져 있는 것을 알 수 있다.
실시예 5
상기 실시예 4에서 탄소원료를 니켈 박막에 투입 후 열처리 온도를 40℃로 한 점을 제외하고는 상기 실시예 4와 동일한 방법으로 그래핀을 제조하였다.
실시예 6
상기 실시예 4에서 탄소원료를 니켈 박막에 투입 후 열처리 온도를 150℃로 한 점을 제외하고는 상기 실시예 4와 동일한 방법으로 그래핀을 제조하였다.
실시예 7
상기 실시예 4에서 탄소원료를 니켈 박막에 투입 후 열처리 온도를 150℃로 한 점 및 승온 유지 시간을 30분으로 한 점을 제외하고는 상기 실시예 1과 동일한 방법으로 그래핀을 제조하였다.
실시예 8: 폴리디메틸실록산(polydimethylsiloxane, 이하 ＂PDMS＂라 칭함) 상에 그래핀 형성
상기 실시예 4에서 PMMA 대신 PDMS를 이용한 점을 제외하고는 실시예 4와 동일한 방법으로 그래핀을 제조하였다. 다만, PDMS 박막을 형성하는 과정은 다음과 같다.
고밀도의 분자량(162.38)을 가진 PDMS는 내구성이 강하므로 졸겔공법이 없이도 단순히 경화제(PDMS kit B)와 혼합하여 두꺼운 PDMS를 그대로 경화시킬 수 있다.
PDMS(A):경화제(PDMS kit B)를 10:1 또는 최대 7:3까지 혼합하여 교차결합(Crosslinking)하였다. 점성이 높은 젤 상태의 두 물질을 혼합 후 후처리하여 경화시킨다. PDMS의 경우 유연성이 있기 때문에 추후 공정을 위해 실리콘 기판에 접합시켰다.
이후의 과정은 상기 실시예 4와 동일하기 때문에 생략하도록 한다.
실시예 b: 유리기판상에 그래핀 형성
상기 실시예 4에서 PMMA 대신 유리기판을 이용한 점을 제외하고는 실시예 4와 동일한 방법으로 그래핀을 제조하였다.
실험예: 그래핀의 특성 평가
전기적 특성 평가
상기 실시예 3의 그래핀을 100㎛ x 100㎛로 패터닝한 후, Van der Pauw 법을 통해 측정한 결과 약 274 Ω/square의 면저항을 가짐을 확인하였다. 상기 결과는 도 10에 나타나있다.
이는 CVD 법에 의해 고온에서 형성된 그래핀에서 보고되는 값 (~1,000 Ω/□ 내외)과 비교하여도 현저하게 작은 값으로 상기 실시예 3에서 제조한 그래핀의 전기적 특성이 매우 우수함을 확인할 수 있다.
즉, 본 발명의 일 구현예에 따른 그래핀의 제조 방법은 300℃ 이하의 온도, 특히 40℃ 정도의 상온에 가까운 온도에서 대면적 그래핀 성장이 가능하고, 금속 기판이 아닌 무기물 및 유기물 기판에서 전사 없이 직접 성장이 가능하며, 성장된 그래핀의 특성이 CVD법에 의해 성장된 그래핀보다 우수한 장점이 있다.
광학적 특성 평가
상기 실시예 b에 따른 그래핀을 UV-VIS법을 이용하여 가시광 영역에서의 투과도를 평가하였다. 도 15에서 나타난 바와 같이, 유리기판 위에 성장된 그래핀의 경우 전 가시광 영역에서 80% 이상의 높은 투과도를 보이며 유리기판만의 투과도와의 비교를 통해 그래핀에 의한 투과도 감소는 2 내지 7% 정도임을 알 수 있다.
한편 한 층의 그래핀층에 의한 투과도 감소는 2.3%로 잘 알려진 바 본 평가에 사용된 그래핀의 두께는 세 층 이하임을 간접 확인할 수 있다.
이는 화학기상증착법에 의해 제조된 그래핀에 비해 현저히 높은 값으로 상기 실시예 b에서 제조한 그래핀의 광학적 특성이 매우 우수함을 확인할 수 있다.
금속박막의 결정립 증가를 위한 열처리 조건 평가
금속박막의 열처리를 통해 금속박막의 배향을 조절하고 결정립의 크기를 증가시켜 형성된 그래핀 결정립의 크기를 증가시킬 수 있으며 이로부터 그래핀의 특성이 향상을 기대할 수 있다.
이때 열처리를 위해 기판에 손상이 가지 않는 고온의 영역을 택해야 하는데 상기 실시예 1에서 사용한 Ni/SiO2/Si 예의 경우 고진공(10-9 Torr) 챔버 내에서 1000℃ 열처리를 함으로써, 평균 5㎛ 정도 크기의 (111) 배향된 결정립을 갖는 니켈박막을 얻을 수 있었다.
도 11은 상기 수소 분위기 하에서의 열처리 시간에 따른 니켈 박막의 평균 결정립 크기 변화를 나타낸 그래프이다.
열처리시 수소를 흘려주게 되면 니켈 결정립의 크기는 수 배 증가하게 되는데 수소를 10-7 Torr를 흘려주며 10분 열처리하면 평균 20㎛ 정도 크기의 (111) 배향된 결정립을 갖는 니켈박막을 얻을 수 있다.
하지만 열처리시 수소를 적정량 이상 흘려주게 되면 니켈 박막의 결정립 크기는 커지지만, 추후 탄소원료의 니켈박막에서의 확산시 탄소원료와 수소의 반응을 통해 탄소원료가 제거되어, SiO2/Si 면에서의 그래핀 형성이 불가능하게 될 수 있다.
원자힘 현미경(Atomic Force MicroScope, AFM)을 통한 상기 실시예 4에 따른 그래핀의 두께 측정
상기 실시예 4에서 제조된 그래핀은 유기물 기판에 성장한 대면적 그래핀이기 때문에 측정상의 어려움이 있어 성장된 그래핀을 SiO2/Si 기판으로 전사시켰다.
전사 후 원자힘 현미경을 통해 그래핀의 두께를 측정하였다.
도 14는 상기 실시예 4 내지 7에 따른 그래핀의 두께 측정 결과이다. 측정한 그래핀의 두께는 1nm 내지 2nm 정도로 대부분 1층 내지 3층 두께의 매우 얇은 그래핀임을 확인할 수 있었다
실시예 c: 사파이어 기판상에 그래핀 형성
본 실시예에서는 사파이어 기판 상에 100 nm의 니켈 박막을 형성한 후 니켈 박막의 결정립 크기 조절을 위한 더 이상의 열처리는 실시하지 않았다. 기존의 탄소원료를 니켈 박막에 투입 후 그래핀 성장을 위한 열처리 온도를 160℃로 유지하였고 성장시간은 30분에서 150분 사이로 유지하면서 그래핀을 제조하였다.
도 17은 이러한 과정을 통해 사파이어 기판 위에 형성된 나노 단위의 결정립을 갖는 그래핀의 경계부분을 보여주는 광학현미경 이미지(a) 및 그래핀 영역과 사파이어 기판에서의 라만 측정 결과(b)이다.
라만 측정을 통해 사파이어 기판 위에 니켈 박막을 선형성한 영역에서만 그래핀이 형성되었음을 확인할 수 있었으며, 형성된 그래핀은 니켈 박막의 결정립 크기와 유사한 나노 단위의 결정립을 갖고 있음을 확인할 수 있었다.
도 18은 이와 같은 방법으로 형성된 그래핀의 원자힘현미경 이미지이다.
도 19는 열처리 시간 변화를 통한 그래핀의 특성 변화 데이터이다.
상기 그래핀 형성을 위한 열처리 시간 변화를 통해 사파이어 위에 형성된 그래핀의 두께 및 그래핀 리지 영역의 두께 또한 변화시킬 수 있었다.
실시예: 그래핀 상에서의 GaN층의 제조 및 GaN층의 특성평가
전술한 실시예 c에서와 같이, 사파이어 기판 상에 제조된 나노 단위의 결정립을 갖는 그래핀 시트 상에 GaN층을 형성하였다. 구체적인 제조 과정은 다음과 같다.
우선 사파이어 기판상에 실시예 c에 따라 성장시간을 조정하여 1 내지 10 nm 수준의 그래핀 버퍼층을 형성한다.
이후 그래핀/사파이어 기판을 유기금속화학기상증착기에 인입한 후 수소 분위기에서 1,040 oC로 승온한다.
승온 후, 3 ㎛ 두께의 GaN층을 형성하기 위하여 TMGa (Trimethylgallium)을 Ga 소스원으로, NH3 가스를 N 소스원으로 사용하였고, TMGa의 캐리어 가스로는 수소를 사용하였으며 성장시 반응기 압력은 25 Torr로 조절하였다.
도 20은 그래핀층의 성장시간에 따라 같은 조건에서 성장된 GaN층의 표면을 보여주는 SEM 이미지이다.
도 20의 (a)의 경우 그래핀층 없이 사파이어 기판 위에 직접 고온 성장된 GaN층이고, 도 20의 (b)의 경우 160 ℃에서 30분간 성장한 그래핀상에 고온 성장한 GaN층이며, 도 20의 (c)의 경우 160 ℃에서 60분간 성장한 그래핀상에 고온 성장한 GaN층이다.
도 20에서 볼 수 있듯이 그래핀층의 두께가 증가할수록 GaN층의 2차원 성장이 원활해지고 매끈한 표면을 가질 수 있게 되어 추후 발광다이오드 제조에 유리해짐을 알 수 있다. 이는 삽입된 그래핀층이 사파이어 기판과 GaN층간의 완충층으로서의 역할을 충분히 수행함을 의미한다.
도 21은 사파이어 기판상에 성장한 그래핀층 위에 형성한 GaN층의 투과전자현미경 이미지 및 회절 패턴에 관한 데이터이다.
보다 구체적으로 도 21은 실시예 c에서와 같이 사파이어 기판상에 360 ℃에서 150분간 성장한 그래핀층 위에 유기금속화학기상증착기를 이용하여 1,040 oC에서 형성한 3 ㎛ 두께의 GaN층의 투과전자현미경 이미지 및 회절 패턴에 관한 것이다.
본 측정을 통해 (a)에서와 같이 그래핀층 삽입을 통해 108 cm-2 정도의 전위(dislocation) 밀도를 갖는 GaN층이 형성됨을 확인할 수 있었고, 이는 현재 상용되는 저온 GaN 완충층을 이용하여 형성한 GaN층에서의 결함밀도와 유사한 수준이다.
또한 회절 패턴 분석을 통해 사파이어 기판 상에 단결정 수준의 GaN층이 형성되었음을 확인할 수 있었다.
또한, (b)와 (c)를 통해 그래핀층이 고온 GaN 성장에 있어 완충층으로 형성되어 있음을 확인할 수 있다.
실시예 : 발광 다이오드의 제조 및 특성평가
전술한 실시예에서와 같이, 사파이어 기판 상에 제조된 나노 단위의 결정립을 갖는 그래핀 시트 상에 매끈한 표면을 갖는 고온 GaN층을 형성한 후, 발광다이오드 구조를 형성하였다.
구체적인 제조 과정은 다음과 같다.
우선 사파이어 기판상에 실시예 c에 따라 360 ℃에서 150분간 그래핀 버퍼층을 형성한다. 이후 그래핀/사파이어 기판을 유기금속화학기상증착기에 인입한 후 수소 분위기에서 1,040 oC로 승온한다.
승온 후, 3 ㎛ 두께의 n-GaN층을 형성하기 위하여 TMGa (Trimethylgallium)을 Ga 소스원으로, NH3 가스를 N 소스원으로 사용하고 TMGa의 캐리어 가스로는 수소를 사용한다. 이 때 GaN층 형성시 챔버 내로 Si2H6 가스를 동시에 흘려줌으로써 n형으로 도핑시킨다.
이후 활성층으로 세 층의 In0 .2Ga0 .8N/GaN 양자우물구조를 형성하며 우물층과 장벽층의 두께는 각각 2 nm와 20 nm를 형성하고 성장온도는 750 oC로 유지하였다.
이후 기판의 온도를 1,040 oC로 승온한 후, 100 nm 두께의 p-GaN층을 형성한다. 이때 GaN층 형성시 챔버 내로 Cp2Mg (bis cyclopentadienyl magnesium)를 동시에 흘려줌으로써 p형으로 도핑시킨다.
이렇게 형성한 n-i-p형 구조에 금속 전극을 형성시키기 위하여 메사 구조를 형성하고 n-GaN상에 Ti/Al 전극을 형성하고 P-GaN상에 Ti/Au 전극을 형성하게 된다.
도 22는 그래핀층의 성장시간에 따라 같은 조건에서 성장된 발광다이오드의 표면을 보여주는 SEM 이미지로서 메사 구조 형성 전의 모습이다.
도 22의 (a)의 경우 그래핀층 없이 사파이어 기판 위에 직접 성장된 발광다이오드 구조이고, 도 22의 (b)의 경우 360 ℃에서 60분간 성장한 그래핀상에 성장된 발광다이오드 구조이며, 도 22의 (c)의 경우 360 ℃에서 150분간 성장한 그래핀상에 성장된 발광다이오드 구조이다.
상기 도 20에서 관찰한 것처럼, 도 22에서도 사파이어 상에 형성된 그래핀층의 두께가 증가할수록 형성된 GaN층 및 최종 발광다이오드의 2차원 성장이 원활해지고 매끈한 표면을 가지며, 결함이 줄어듦을 확인할 수 있다.
도 23은 360 ℃에서 150분간 성장한 그래핀상에 성장된 발광다이오드 구조에서의 광여기발광(Photoluminescence) 특성 측정 결과이다. 발광다이오드의 내부양자효율을 확인하기 위하여 측정온도 변화에 따른 발광피크의 변화가 나타나 있다.
도 23에서와 같이 양자우물층에서 나타나는 450 nm 영역에서의 발광피크가 10 K에서 상온에 이르기까지 뚜렷이 나타남을 확인할 수 있다. 또한 I300K/I10K비가 대략 0.3에 이름을 확인할 수 있으며, 이는 그래핀층을 사용하여 성장한 발광다이오드의 특성이 기존의 저온 GaN 버퍼층을 이용한 상용 발광다이오드의 특성에 비견할만함을 보여준다.
본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
103: 기판 104: 화합물 반도체층
100: 그래핀 시트 101: 하부 시트 102: 리지
10: p형 패드 전극 12: 반투명 전극 14: p형 반도체층
16: 활성 영역 18: n형 반도체층 20: n형 전극 22: 기판(22)

Claims (14)

  1. 기판;
    상기 기판 상에 형성된 그래핀 시트; 및
    상기 그래핀 시트 상에 형성된 화합물 반도체층;
    을 포함하고,
    상기 그래핀 시트는 1 내지 20 층의 그래핀을 포함하는 하부 시트; 및 상기 하부 시트 상에 형성되며, 상기 하부 시트보다 많은 층의 그래핀을 포함하는 리지(ridge);를 포함하고, 상기 리지는 금속의 결정립 경계(grain boundary) 형상이고, 상기 하부 시트는 평탄한 시트인 것인 전자 소자용 기판.
  2. 제1항에 있어서,
    상기 리지는 3 내지 50 층의 그래핀을 포함하는 것인 전자 소자용 기판.
  3. 제1항에 있어서,
    상기 금속의 결정립의 크기는 10nm 내지 10mm 인 것인 전자 소자용 기판.
  4. 제1항에 있어서,
    상기 금속의 결정립의 크기는 10nm 내지 500㎛ 인 것인 전자 소자용 기판.
  5. 제1항에 있어서,
    상기 금속의 결정립의 크기는 50nm 내지 10mm 인 것인 전자 소자용 기판.
  6. 제1항에 있어서,
    상기 금속은 Ni, Co, Fe, Pt, Au, Al, Cr, Cu, Mg, Mn, Mo, Rh, Si, Ta, Ti, W, U, V, Zr, Zn, Sr. Y, Nb, Tc, Ru, Pd, Ag, Cd, In, Re, Os, Ir, Pb 또는 이들의 조합으로 이루어진 것인 전자 소자용 기판.
  7. 제1항에 있어서,
    상기 그래핀 시트의 광투과도는 60% 이상인 것인 전자 소자용 기판.
  8. 제1항에 있어서,
    상기 그래핀 시트의 면저항은 2,000Ω/square 이하인 것인 전자 소자용 기판.
  9. 제1항에 있어서,
    상기 화합물 반도체층은,
    II족-VI족 화합물 반도체, III족-V족 화합물 반도체, IV족 화합물 반도체 또는 이들의 조합에서 선택되는 적어도 하나의 화합물 반도체를 포함하는 것인 전자 소자용 기판.
  10. 제9항에 있어서,
    상기 II족-VI족 화합물 반도체는 ZnO, ZnS, ZnSe 또는 이들의 조합에서 선택된 적어도 하나의 화합물 반도체인 것인 전자 소자용 기판.
  11. 제9항에 있어서,
    상기 III족-V족 화합물 반도체는 AlN, GaN, InN, AlP, GaP, InP, AlAs, GaAs, InAs 또는 이들의 조합에서 선택되는 적어도 하나의 화합물 반도체인 것인 전자 소자용 기판.
  12. 제1항에 있어서,
    상기 기판은 IV족 반도체 기판, III족-V족 화합물 반도체 기판, II족-VI족 화합물 반도체 기판, 산화물 반도체 기판, 부도체 기판, 유리 기판 또는 이들의 조합에서 선택된 적어도 하나인 것인 전자 소자용 기판.
  13. 제1항에 있어서,
    상기 기판은 가요성 기판인 것인 전자 소자용 기판.
  14. 제1항에 따른 전자 소자용 기판; 및
    상기 전자 소자용 기판 상에 형성된 적어도 하나의 n형 반도체층 및 적어도 하나의 p형 반도체층을 포함하는 발광 다이오드.
KR1020120030666A 2012-03-26 2012-03-26 전자 소자용 기판 및 이를 포함하는 발광 다이오드 KR101367846B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120030666A KR101367846B1 (ko) 2012-03-26 2012-03-26 전자 소자용 기판 및 이를 포함하는 발광 다이오드

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120030666A KR101367846B1 (ko) 2012-03-26 2012-03-26 전자 소자용 기판 및 이를 포함하는 발광 다이오드

Publications (2)

Publication Number Publication Date
KR20130108866A KR20130108866A (ko) 2013-10-07
KR101367846B1 true KR101367846B1 (ko) 2014-02-27

Family

ID=49631414

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120030666A KR101367846B1 (ko) 2012-03-26 2012-03-26 전자 소자용 기판 및 이를 포함하는 발광 다이오드

Country Status (1)

Country Link
KR (1) KR101367846B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160042368A (ko) 2014-10-08 2016-04-19 경희대학교 산학협력단 그래핀 및 자발적 패턴 전사를 이용한 그래핀 성장 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101982157B1 (ko) * 2013-11-18 2019-05-24 한화에어로스페이스 주식회사 그래핀층을 포함하는 전자기기 제조방법
KR101627846B1 (ko) * 2014-08-08 2016-06-07 울산과학기술원 산화 그래핀의 제조방법
KR101702407B1 (ko) * 2016-04-27 2017-02-03 울산과학기술원 단일체 산화 그래핀

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110061492A (ko) * 2009-12-01 2011-06-09 삼성전자주식회사 그라펜 및 무기물의 적층 구조체 및 이를 구비한 전기소자
KR20110102132A (ko) * 2010-03-09 2011-09-16 국립대학법인 울산과학기술대학교 산학협력단 그라펜의 제조 방법, 이를 포함하는 투명 전극, 활성층, 이를 구비한 표시소자, 전자소자, 광전소자, 태양전지 및 염료감응 태양전지
KR20120023433A (ko) * 2010-09-03 2012-03-13 삼성전자주식회사 그래핀 또는 탄소나노튜브를 이용한 반도체 화합물 구조체 및 그 제조방법과, 반도체 화합물 구조체를 포함하는 반도체 소자

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110061492A (ko) * 2009-12-01 2011-06-09 삼성전자주식회사 그라펜 및 무기물의 적층 구조체 및 이를 구비한 전기소자
KR20110102132A (ko) * 2010-03-09 2011-09-16 국립대학법인 울산과학기술대학교 산학협력단 그라펜의 제조 방법, 이를 포함하는 투명 전극, 활성층, 이를 구비한 표시소자, 전자소자, 광전소자, 태양전지 및 염료감응 태양전지
KR20120023433A (ko) * 2010-09-03 2012-03-13 삼성전자주식회사 그래핀 또는 탄소나노튜브를 이용한 반도체 화합물 구조체 및 그 제조방법과, 반도체 화합물 구조체를 포함하는 반도체 소자

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160042368A (ko) 2014-10-08 2016-04-19 경희대학교 산학협력단 그래핀 및 자발적 패턴 전사를 이용한 그래핀 성장 방법

Also Published As

Publication number Publication date
KR20130108866A (ko) 2013-10-07

Similar Documents

Publication Publication Date Title
Yu et al. Van der Waals epitaxy of iii‐nitride semiconductors based on 2D materials for flexible applications
KR101251020B1 (ko) 그라펜의 제조 방법, 이를 포함하는 투명 전극, 활성층, 이를 구비한 표시소자, 전자소자, 광전소자, 태양전지 및 염료감응 태양전지
Kim et al. Position‐and morphology‐controlled ZnO nanostructures grown on graphene layers
KR102025548B1 (ko) 그래핀 상부 전극 및 하부 전극을 갖는 나노와이어 장치 및 이러한 장치의 제조 방법
Kim et al. Fabrication of the hybrid ZnO LED structure grown on p-type GaN by metal organic chemical vapor deposition
Park et al. Growth of homoepitaxial ZnO film on ZnO nanorods and light emitting diode applications
KR101212711B1 (ko) 산화아연 나노로드 - 그래핀 박막의 하이브리드 구조체 및 그 제조 방법
Kishino et al. Selective-area growth of GaN nanocolumns on titanium-mask-patterned silicon (111) substrates by RF-plasma-assisted molecular-beam epitaxy
CN105914139B (zh) 一种石墨烯上自组织成核外延GaN材料的方法
CN108156828A (zh) 用于在石墨基板上生长纳米线或纳米角锥体的方法
WO2013015460A1 (ko) 그라펜 시트， 이를 포함하는 투명 전극， 활성층， 이를 구비한 표시소자， 전자소자， 광전소자， 배터리， 태양전지 및 염료감응 태양전지
KR101063359B1 (ko) 탄소재료, 이를 포함하는 적층체 및 그 제조방법
CN104538526A (zh) 一种基于铜衬底的氮化物led外延片结构及其制备方法
US20130285105A1 (en) Light emitting diode
JP2019503326A (ja) 窒化ホウ素材料およびその製造方法
KR101367846B1 (ko) 전자 소자용 기판 및 이를 포함하는 발광 다이오드
Azzez et al. Effect of temperature on hydrothermally grown high-quality single-crystals Mg-doped ZnO nanorods for light-emitting diode application
JP2013129548A (ja) ナノワイヤの作製方法
KR101377591B1 (ko) 그라펜 시트, 이를 포함하는 투명 전극, 활성층, 이를 구비한 표시소자, 전자소자, 광전소자, 배터리, 태양전지 및 염료감응 태양전지
CN204303857U (zh) 一种使用二维衍生膜的氮化物led外延片结构
KR101802946B1 (ko) 그래핀상의 금속산화물 박막의 제조 방법
CN204167345U (zh) 一种使用 SiC 衬底的氮化物 LED 外延结构
Bakin et al. Vapour phase transport growth of ZnO layers and nanostructures
KR101629697B1 (ko) 그래핀 적층 구조체의 제조방법 및 이로 제조된 그래핀 적층 구조체
Kar et al. Fabrication of ZnO thin film-nanowires hybrid homojunction on silicon substrate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170103

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171221

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee