KR20190134738A - 수직 자기 이방성을 갖는 자기 디바이스 응용을 위한 고온 어닐링 후의 보자력 유지 - Google Patents

수직 자기 이방성을 갖는 자기 디바이스 응용을 위한 고온 어닐링 후의 보자력 유지 Download PDF

Info

Publication number
KR20190134738A
KR20190134738A KR1020197032684A KR20197032684A KR20190134738A KR 20190134738 A KR20190134738 A KR 20190134738A KR 1020197032684 A KR1020197032684 A KR 1020197032684A KR 20197032684 A KR20197032684 A KR 20197032684A KR 20190134738 A KR20190134738 A KR 20190134738A
Authority
KR
South Korea
Prior art keywords
layer
lattice matching
electrode
lattice
oxide
Prior art date
Application number
KR1020197032684A
Other languages
English (en)
Other versions
KR102211377B1 (ko
Inventor
후안롱 리우
유안-젠 리
지안 주
구에놀 잔
루크 토마스
포-캉 왕
루-잉 통
조디 마리 이와타
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20190134738A publication Critical patent/KR20190134738A/ko
Application granted granted Critical
Publication of KR102211377B1 publication Critical patent/KR102211377B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H01L43/08—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/12—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys
    • H01F10/14—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys containing iron or nickel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01L43/02—
    • H01L43/10—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

수직 자기 이방성의 자기 터널 접합부(PMA MTJ)가 개시되며, 자유층(14)은 터널 장벽(13)과의 계면(20)과 산화물 층(15)과의 제2 계면(21)을 가진다. 격자 정합층(16-1)은 자유층에 대하여 산화물 층의 반대층에 인접하고, CoxFeyNizLwMv CoxFeyNizLw을 포함하며, 여기서 L은 B, Zr, Nb, Hf, Mo, Cu, Cr, Mg, Ta, Ti, Au, Ag 또는 P 중 하나이고, M은 Mo, Mg, Ta, Cr, W 또는 V 중 하나이며, (x + y + z + w + v) = 100 원자%이고, x + y > 0이고, v 및 w 각각은 > 0이다. 격자 정합층은 약 400 ℃에서 어닐링 중에 BCC 구조를 성장시킴으로써 산화물 층에서의 BCC 구조 성장을 촉진시킨다. 결국, 자유층 PMA가 개선되고 유지되어 열적 안정성이 향상된다.

Description

수직 자기 이방성을 갖는 자기 디바이스 응용을 위한 고온 어닐링 후의 보자력 유지
관련 특허 출원
본 출원은 공동 양수인에게 양도되고 그 전체가 본 명세서에 참조로 포함된 미국 특허 제9,147,833호; 및 미국 특허 제9,425,387호에 관한 것이다.
기술 분야
본 개시 내용은 수직 자기 이방성(PMA; perpendicular magnetic anisotropy)의 자기 터널 접합부(MTJ; magnetic tunnel junction)를 갖는 자기 디바이스에 관한 것으로, 특히 약 400℃의 고온에서의 반도체 처리 중에 또는 어닐링 후에 MTJ 스택에서 보자력(Hc)을 유지하기 위해 캡 층과 상부 전극 사이에 격자 매칭 층을 삽입하는 것에 관한 것이다
자기 저항 랜덤 액세스 메모리(MRAM; Magnetoresistive Random Access Memory)는 터널 장벽이 자유층과 기준층 사이에 형성된 MTJ 스택에서 터널링 자기 저항(TMR; tunneling magnetoresistive) 효과에 기초한 판독 기능을 가진다. 자유층은 외부 자기장(매체 자기장)에 응답하여 자기 모멘트의 방향을 전환하는 것에 의해 감지층의 역할을 하는 반면, 기준층은 고정된 자기 모멘트를 가진다.
자유층 및 기준층 중 하나 또는 모두가 PMA를 가지는 MTJ 요소로 구성된 MRAM 디바이스는 평면 내 이방성을 가지는 대응물에 비해 바람직한 데, 이는 MRAM 디바이스가 동일한 열 안정성에 대해 낮은 기록 전류와 더 양호한 확장성에서 장점울 가지기 때문이다. PMA를 가지는 MTJ에서, 메모리 비트에 대한 정보를 저장하는 자유층은 층의 물리적 평면에 수직인 2개의 바람직한 자화 방향을 가진다. 외부 영향없이, 자유층의 자화 방향은 이진 시스템에서 정보 "1" 또는 "0"을 나타내는 2개의 바람직한 방향(위 또는 아래) 중 하나에 정렬될 것이다. 메모리 애플리케이션의 경우, 자유층 자화 방향은 판독 동작 및 아이들링 중에는 유지되지만 저장할 새로운 정보가 현재 메모리 상태와 다른 경우 기록 동작 중에 반대 방향으로 변경될 것으로 예상된다. 아이들링 기간 중애 자유층 자화 방향을 유지할 수 있는 능력을 데이터 유지 또는 열 안정성이라고 하며 각각의 메모리 애플리케이션마다 요구 사항이 다르다. 전형적인 비 휘발성 메모리 디바이스는 약 10년 동안 125 ℃의 고온에서 열 안정성을 요구할 수 있다.
종래의 CoFeB 기반 자유층의 경우, PMA는 CoFeB 자유 층과 MgO 터널 장벽 사이의 계면에서 시작된다. 그러나, 두께의 10배를 초과하는 측면 치수를 갖는 자유층의 물리적 형상은 평면 내 이방성을 유도하는 경향이 있으므로 자유층(FL) 자화 방향은 FL의 평면에 있을 것이다. 또한, FL 두께(부피)가 증가함에 따라, 자유층의 더 많은 부분이 PMA가 생성되는 FL/터널 장벽 계면으로부터 멀어진다. 따라서, PMA는 충분히 큰 FL 두께값에서 FL 이방성이 완전히 "평면" 내에 있을 때까지 추가로 감소된다. 따라서, PMA MTJ를 가지는 MRAM 디바이스의 열적 안정성은 물리 법칙에 의해 열적 안정성이 보자력(Hc)과 FL 자기 모멘트의 곱에 비례하는 것으로 예측되므로 제한되며, 여기서 보자력(Hc)은 FL 자화 방향을 반전시키는 데 필요한 최소 자기장이다. 또한, 자유층에 대한 PMA가 클수록 Hc가 높고 그 반대도 마찬가지라는 점에서 보자력은 PMA와 직접 관련이 있다. 더 큰 자유층 두께는 더 높은 자기 모멘트를 제공하지만, PMA 및 보자력의 감소가 희생된다. 일반적으로 최상의 열적 안정성을 위한 최적의 자유층 두께가 있다.
열적 안정성은 수학식 1에 예시된 바와 같은 수직 이방성 필드의 함수이고, 여기서 kB는 볼츠만 상수, T는 온도, Ms는 포화 자화, Ht 및 V는 자유층의 면외 이방성 필드 및 부피이다:
Figure pct00001
자성층의 수직 이방성 필드는 수학식 2로 표현된다:
Figure pct00002
여기서, d는 자유층의 두께이고,
Figure pct00003
은 수직 방향의 결정 이방성 필드이고,
Figure pct00004
는 자유층의 상부 및 하부 표면의 표면 수직 이방성이다. 형상 이방성 필드는
Figure pct00005
항으로 표현된다.
Figure pct00006
값을 증가시킴으로써 열적 안정성을 향상시키기 위해, 일반적으로 터널 장벽에 대해 자유층의 반대면에 제2 자유층/금속 산화물 계면이 도입된다. 금속 산화물은 다른 MgO 층일 수 있고, 캡 층 또는 Hk 강화층으로도 지칭되기도 한다. 따라서, MgO/FL/MgO 스택은 자유층에서 총 PMA를 실질적으로 증가시킴으로써 더 두꺼운 자유층 및 더 높은 열적 안정성을 허용할 것이다. 캡 층은 하드 마스크로 지칭되는 최상부 MTJ 층과 접촉되기도 하고, 최상부 MTJ 층은 상부 전극에 그리고 상부 전극 어레이를 통해 메모리 칩의 상보적 금속 산화물 반도체(CMOS)에 연결된다. 하드 마스크 재료는 일반적으로 Ta, Ru, Mo, MnPt와 같은 금속 또는 합금 및 집적 회로 제조에서의 종래 기술에 요구되는 도전 산화물 및 질화물이다. 하드 마스크 두께는 일반적으로 100 옹스트롬 정도인 다른 MTJ 층의 총 두께보다 두꺼운 경우가 있다.
MTJ 요소가 CMOS 디바이스에 구현되므로, PMA MTJ는 반도체 목적으로 CMOS 디바이스의 품질을 향상시키기 위해 일반적으로 적용되는 30분 동안 최대 약 400 ℃의 어닐링 온도를 견딜 수 있어야 한다. 인접한 CoFeB와 MgO 층 사이의 계면 PMA는 양측의 층 모두가 매칭되는 체심 입방 구조(BCC)를 가질 때 최적화된다는 것이 널리 인식되어 있다. 어닐링 중에, 비정질 CoFeB 및 MgO 층은 일반적으로 비정질 상태에서 BCC 구조로 변형된다. 그러나, 하드 마스크로부터 캡 층 내로 금속의 확산에 의해 PMA는 쉽게 열화되어 캡 층에서의 BCC 형성 프로세스를 방해한다. 따라서, 캡 층이 순수한 BCC 구조 - 결국 후처리(BEOL) 반도체 프로세스에 전형적인 최대 400 ℃의 고온에서 PMA MTJ의 열적 안정성을 향상시킴 - 를 달성할 수 있게 하는 개선된 MTJ 구조가 필요하다.
본 개시 내용의 제1 목적은 자유층이 여러 시간 동안 400 ℃까지의 온도에서 어닐링을 포함하는 고온 처리 후에 유지되는 보자력(Hc) 및 PMA를 가지는 자기 디바이스에서의 MTJ 스택을 제공하는 것이다.
본 개시 내용의 제2 목적은 TMR 비 및 저항 x 면적(RA) 값을 포함하는 다른 특성이 허용 가능한 레벨로 유지되도록 상기 제1 목적에 따른 층의 MTJ 스택을 제공하는 것이다.
본 발명의 일 실시예에 따르면, 이러한 목적은 산화물 층(캡 층)과 상부 하드 마스크 사이에 격자 정합층을 포함하는 하부 스핀 밸브 구조체 내에 기준층(RL)/터널 장벽/자유층(FL)/산화물 층 스택을 포함하는 수직 자기 이방성의 자기 터널 접합부((PMA MTJ)를 구성함으로써 달성된다. 격자 정합층은 자유층에 형성되는 BCC 구조와 정합하도록 캡 층을 비정질 상태로부터 BCC 구조로 변환될 수 있게 하여 FL/산화물 층 계면에서 최적의 계면 자기 이방성을 제공한다. MTJ가 상부 스핀 밸브 구조체에 산화물 층/FL/터널 장벽/RL 스택을 가지고 산화물 층이 Hk 강화층으로서 기능하는 대안적인 실시예에서, 격자 접합층이 산화물 층과 하부 전극 사이에 삽입된다. 따라서, 자유층은 그 상부 및 하부 표면 모두를 따라 산화층과 경계를 이뤄서 내부에 PMA를 유도 또는 향상시킨다. MTJ 스택의 하부에 형성된 시드 층 및 최상위 MTJ 층으로서의 하드 마스크와 같은 추가의 층이 포함될 수 있다.
일 실시예에 따르면, 격자 정합층은 제1 층이 CoxFeyNizLw와 같은 자성 재료로 형성된 이중층이고, L은 B, Zr, Nb, Hf, Mo, Cu, Cr, Mg, Ta, Ti, Au, Ag 또는 P 중 하나이고, (x+y+z+w)=100 원자%, x+y > 0 및 w > 0 이다. CoxFeyNizLw 층은 하부 스핀 밸브 구성에서 산화물 층의 상부면 또는 상부 스핀 밸브 구성에서 산화물 층의 하부면과 접촉한다. 또한, 산화물 층에 대해 제1 층의 반대면에 인접한 비자 성 금속 또는 합금인 제2 층이 존재한다. 제2 층은 바람직하게는 Mo, Ta, Mg, Cr, V, Ru 또는 W 중 하나이다. 제2 층은 제1 층과 자유층 사이의 자기적 상호 작용을 효과적으로 제거하는 역할을 하며, 바람직하게는 400 ℃에 근접한 온도에서 비정질을 유지함으로써, 하드 마스크, 상부 전극 또는 하부 전극으로부터 CoxFeyNizLw 층으로의 비자성 금속의 이동을 차단하고 그 안에 BCC 구조 형성의 중단을 방지한다.
다른 실시예에서, 격자 정합층은 제1 및 제2 층 재료의 합금인 단일층일 수 있다. 예를 들어, CoxFeyNizLw 층 상에 금속 또는 합금 M을 퇴적하는 동안, 상기 CoxFeyNizLw 층은 재스퍼터링되어 w 및 v 각각이 > 0인 CoxFeyNizLwMv로 표현되는 층을 형성할 수 있다. 이 경우, 더 낮은 농도의 M이 격자 정합층의 상부에서보다 캡 층에 근접하게 형성될 수 있다. 또 다른 실시예에서, M 재료의 퇴적은 제1 층의 상부만이 재스퍼터링되는 정도로 제어된다. 결국, CoxFeyNizLw/CoxFeyNizLwMv/M의 3중층 스택이 하부 스핀 밸브 구성의 캡 층 상에 형성될 수 있다.
본 개시 내용은 격자 정합층이 이중층 또는 삼중층 구성을 가지는 실시예를 포함하며, 상기 이중층 또는 삼중층 구성에서, 제1 층은 Ru, Ta, Ti 또는 Si의 산화물 또는 질화물이고, 상기 산화물 층에 인접한 제1 표면 및 상기 제1 표면과 반대이고 제2 층과 접촉하는 제2 표면을 가지며, 상기 제2 층은 Mo, Ta, Mg, Cr, V, Ru 및 W인 하나 이상의 M 원소로 구성되거나 CoxFeyNizLw/M 조성물의 스택과 접촉한다.
상부 스핀 밸브 구성을 가지는 PMA MTJ에서, 선택적인 시드층이 하부 전극 상에 형성된다. 시드층이 생략될 때, 금속 또는 합금 M으로 형성된 제2 층은 하부 전극 상의 시드층으로서 기능할 수 있다. 또한, 제2 층이 예를 들어 이중층 또는 삼중층이 되도록 복수의 M 재료가 퇴적될 수 있다. 그 후, CoxFeyNizLw로 형성된 제1 층이 제2 층 상에 퇴적되어 격자 정합층을 위한 M/CoxFeyNizLw 이중층 구성을 제공한다. 일부 실시예에서, 격자 매칭층을 위한 M/CoxFeyNizLwM/CoxFeyNizLw 삼중층 구성을 생성하기 위해 특정 양의 제2 층이 재스퍼터링되거나, 또는 M 층이 완전히 재스퍼터링 된 다음 CoxFeyNizLw 합금과 공동 퇴적되어 CoxFeyNizLwMv 구성의 단일 격자 정합층을 생성할 수 있다.
자유층은 Ni, B를 포함하는 하나 이상의 원소를 가지는 Co, Fe 또는 이들의 합금으로 형성된 단일층일 수 있다. 대안적인 실시예에서, 자유층은 Ru와 같은 반 강자성 결합층에 의해 분리되거나 모멘트 희석층으로서 기능하는 Ta 등의 비자성 삽입층에 의해 분리된 2개의 자성층(FL1 및 FL2)을 가진다. 기준층은 자유층에 반대인 터널 장벽의 표면에 인접한다. 바람직한 실시예에서, 기준층은 예를 들어, AP1 및 AP2로 불리는 2개의 자성층이 Ru 층을 통해 반 강자성으로 결합된 합성 반 병렬(SyAP) 구성을 가진다.
MTJ 내의 모든 층이 배치된 후에, MTJ 스택을 복수의 MTJ 요소로 변환하는 데 종래의 처리가 사용된다. 후속 단계에서, 약 400 ℃의 온도를 포함하는 어닐링 플세스가 수행되어 자유층, 터널 장벽 및 산화물 층의 비정질 특성을 BCC 결정 구조로 변환하여 자유층 PMA를 향상시킨다.
도 1은 본 개시 내용의 제1 실시예에 따라 이중층 구조를 가지는 격자 정합층이 캡 층과 상부 전극 사이에 형성된 하부 스핀 밸브 구성을 가지는 PMA MTJ의 단면도이다.
도 2는 본 개시 내용의 제2 실시예에 따라 격자 정합 단일 층이 캡 층과 상부 전극 사이에 형성된 하부 스핀 밸브 구성을 가지는 PMA MTJ의 단면도이다.
도 3은 본 개시 내용의 제3 실시예에 따라 이중층 구조를 가지는 격자 정합층이 캡 층과 상부 전극 사이에 형성된 하부 스핀 밸브 구성을 가지는 PMA MTJ의 단면도이다.
도 4 내지 도 5는 본 개시 내용의 제4 및 제5 실시예에 따라 삼중층 스택을 가지는 격자 정합층이 캡 층과 상부 전극 사이에 형성된 하부 스핀 밸브 구성을 가지는 PMA MTJ의 단면도이다.
도 6은 본 개시 내용의 제6 실시예에 따라 3층 구조의 격자 정합층이 Hk 강화층과 하부 전극(BE) 사이에 형성된 상부 스핀 밸브 구성을 가지는 PMA MTJ의 단면도이다.
도 7은 본 개시 내용의 제7 실시예에 따라 이중층 구조의 격자 정합층이 Hk 강화층과 하부 전극 사이에 형성된 상부 스핀 밸브 구성을 가지는 PMA MTJ의 단면도이다.
도 8은 본 개시 내용의 제8 실시예에 따라 격자 정합 단일 층이 Hk 강화층과 하부 전극 사이에 형성된 상부 스핀 밸브 구성을 가지는 PMA MTJ의 단면도이다.
도 9는 본 개시 내용의 제9 실시예에 따라 이중층 스택을 가지는 격자 정합층이 Hk 강화층과 BE 사이에 형성된 PMA MTJ(상부 스핀 밸브 구성)의 단면도이다.
도 10은 본 개시 내용의 제10 실시예에 따라 삼중층 구조를 가지는 격자 정합층이 Hk 강화층과 하부 전극 사이에 형성된 상부 스핀 밸브 PMA MTJ의 단면도이다.
도 11~14는 본 개시 내용의 일 실시예에 따라 하부 스핀 밸브 구성의 PMA MTJ의 제조 중의 단계들의 순서를 나타낸 단면도이다.
본 개시 내용은 터널 장벽 및 산화물 층과의 계면에 의해 형성된 수직 자기 이방성(PMA)으로 인해 자유층이 적어도 400 ℃까지 열적 안정성을 가지며, 격자 정합층에 의해 산화물 층이 BCC 구조로 변형될 수 있어서 자유층에 형성된 BCC 구조와 매칭되도록 하는 PMA MTJ 요소에 관한 것이다. PMA MTJ 요소는 MRAM 및 스핀 토크 MRAM과 같은 자기 메모리 디바이스 및 마이크로파 보조 자기 기록(MAMR), 스핀 토크 발진기(STO), 자기 센서 및 바이오 센서와 같은 스핀트로닉 디바이스에 사용될 수 있다. PMA MTJ는 당업자가 알고 있는 바와 같은 하부 스핀 밸브, 상부 스핀 밸브 또는 이중 스핀 밸브 설계를 가질 수 있다. 복수의 PMA MTJ 요소는 전형적으로 메모리 디바이스의 제조 중에 기판 상에 형성되지만, 도면을 단순화하기 위해 예시적인 실시예에서 하나의 PMA MTJ만이 예시되어 있다. "Hk 강화층" 및 "캡 층"이라는 용어는 인접한 자유층에 PMA를 유도하는 산화물 층을 언급할 때 호환 가능하게 사용될 수 있다. 본원에 정의된 바와 같은 캡 층은 PMA MTJ 스택에서 자유층 상부의 위치를 가지며, Hk 강화층은 상부 스핀 밸브에서 자유층의 하부면 또는 하부 스핀 밸브 설계의 자유층의 상부면과 접촉할 수 있다.
관련된 미국 특허 제9,147,833호에서, 우리는 400 ℃ 어닐링 후 PMA MTJ 요소에서 높은 보자력을 달성하기 위해 적층된 Hk 강화층의 사용을 개시하였다. 미국 특허 제9,425,387호에서, 우리는 하드 마스크의 금속이 Hk 강화층으로 이동하고 자유층/Hk 강화층 계면에 형성된 계면 PMA를 희석시키는 것을 방지하기 위해 Hk 강화층과 상부의 하드 마스크 사이에 확산 장벽이 삽입된 PMA MTJ를 개시하였다. 즉, Hk 강화층에는 금속이 유입되는 것을 차단함으로써 높은 산소 함량이 유지된다. 따라서, 보다 우수한 보자력 및 보다 높은 열적 안정성이 실현된다.
터널 장벽/자유층/금속 산화물 층의 스택을 가지는 PMA MTJ에서 보자력(Hc)이 격자 정합층으로 후술되는 층에 의해 더 향상되는 것이 발견되었는 데, 여기서 상기 격자 정합층은 자유 장벽으로부터 멀리 향하는 측면에서 산화물 층과 인접하고 산화물 층이 비정질 상태에서 체심 입방(BCC) 구조로 완전히 변형되는 것을 보장하는 주요 특징을 가진다. MgO와 같은 터널 장벽은 어닐링 중에 BCC 층으로 변환되어 제1 계면을 통해 BCC 구조를 달성하는 데 있어 인접한 자유층을 돕는다는 것을 이해해야 한다. 자유층 및 격자 정합층 모두에서 BCC 구조의 성장은 약 400 ℃에서의 고온 어닐링 또는 처리 중에 산화물 층에서의 유사한 BCC 성장에 영향을 미칠 것이다. 터널 장벽과 자유층 사이 및 자유층과 산화물 층 사이의 BCC 격자 정합의 결과로, 자유층에서 더 높은 수준의 PMA가 달성되고 유지된다. 산화물 층은 도 1~4에 도시된 실시예에서 자유층과 상부의 하드 마스크 사이에 형성된 캡 층이거나 도 5~8에 도시된 다른 세트의 실시예에서 하부 전극과 자유층 사이의 Hk 강화층일 수 있다.
도 1을 참조하면, 선택적인 시드층(11), 기준층(12), 터널 장벽(13), 자유층(14), 캡 층(15), 격자 정합층(16) 및 하드 마스크(17)가 MRAM, STT-MRAM 또는 스핀트로닉 디바이스에서 하부 전극(10) 상에 순차적으로 형성된 본 개시 내용의 제1 실시예에 따른 측벽(1s)을 갖는 PMA MTJ(1)가 예시되어 있다. 하부 전극은 일부 실시예에서 트랜지스터 및 다른 관련된 제어 디바이스를 포함할 수 있는 반도체 구조체인 기판(미도시) 상에 형성될 수 있다. STO 디바이스에서, 하부 전극은 주극(main pole) 층일 수 있다. 모든 층은 전형적으로 적어도 하나의 산화 챔버 및 에칭 챔버를 가지는 스퍼터링 퇴적 메인 프레임에 스퍼터링 퇴적된다. 바람직한 실시예에서, 터널 장벽은 제1 금속층을 퇴적하는 제1 단계, 자연 산화 또는 라디칼 산화를 수행하여 제1 금속을 제1 금속 산화물로 변환한 다음. 제1 금속 산화물 상에 제2 금속을 퇴적하는 제2 단계에 의해 형성된다. 제1 및 제2 단계는 최상부 금속층을 퇴적하기 전에 반복될 수 있다. 후속 어닐링 공정 중에, 제2 또는 최상부 금속층은 자유층 및 하부의 금속 산화물 층으로부터 산소를 흡수하여 실질적으로 균일한 금속 산화물 층을 생성한다. STO 디바이스에서, 기준층은 스핀 주입층(SIL)으로서 기능하고 자유층은 필드 생성층(FGL)으로서 기능한다는 것을 이해해야 한다.
바람직하게는, 시드층(11)은 기준층(12)에서 PMA를 유지 또는 향상시키기 위해 사용되고, 상부의 PMA MTJ 층에서 원활하고 균일한 결정 성장을 촉진한다. 시드층은 NiCr, NiFeCr, Pd, Pt, Ta, Ru, Mg, Ti, Mo 또는 당업계에서 사용되는 다른 금속 또는 합금 중 하나 이상일 수 있다.
기준층(12)은 AP2/커플링 층/AP1 구성을 갖는 층들의 SyAP 스택인 것이 바람직하며, 여기서 AP1 층은 터널 장벽과의 계면을 가지며, AP1 및 AP2 각각은 Ni 및 B 중 하나 또는 모두를 포함하는 추가의 원소를 가질 수 있는 Co, Fe, CoFe 또는 이들의 합금 중 하나 이상이다. AP1 및 AP2 층은 Ru, Rh, Ir 또는 다른 AFM 커플 링 층에 의해 제공된 반 강자성(AFM) 커플링으로 인해 반대 방향으로 자기 모멘트를 가진다. PMA는 터널 장벽(13)과의 계면을 통해 기준층(12)에 유도되거나 강화된다. 다른 실시예에서, AP1 및 AP2 층 중 하나 또는 모두는 (Co/Ni)n, (Co/Pd)n, (Co/Pt)n, (CoFe/Ni)n, (Co/NiFe)n, (Co/NiCo)n 또는 n이 2 내지 30인 고유 PMA를 나타내는 다른 적층 스택 중 하나인 적층 구조이다. 바람직하게는, 적층 구조에서 각각의 Co 또는 Co 합금층은 0.5 내지 5 옹스트롬의 두께를 갖는 반면, 각각의 Pd, Pt, Ni 또는 Ni 합금층은 2 내지 10 옹스트롬의 두께를 가진다. Co 또는 Co 합금층은 일반적으로 Ni, Ni 합금, Pt 또는 Pd 층보다 얇다.
AP1 층이 전술한 적층 구조 중 하나를 포함하는 경우, Co, CoFe 또는 CoFeB인 전이층이 AP1 스택에 최상부 층으로서 삽입될 수 있다. 일부 실시예에서, CoFeB 부분이 4 내지 8 옹스트롬 두께인 반면 Co 층 부분이 3 내지 5 옹스트롬인 CoFeB/Co 전이층이 형성될 수 있다. Co는 CoFeB(또는 CoFe) 층보다 산화에 더 강하기 때문에 기준층 스택에서 최상부 층으로서 사용되어 터널 장벽층과의 계면을 형성하기도 한다. 다시 말하면, 어닐링 중에 산소가 MgO 터널 장벽층으로부터 기준층으로 이동하여 CoFeB의 부분 산화를 야기할 수 있으며, 이는 예를 들어 TMR 비의 저하를 초래한다.
터널 장벽층(13)은 기준층과 자유층 사이에 스핀 의존적 터널링 효과를 유도하는 임의의 금속 산화물 층일 수 있다. MgO는 최적의 TMR 비를 제공하기 때문에 바람직한 경우가 있지만, MgN, MgON 및 Al, Ti, Zn, Hf, AlTi, MgZn, MgTa 또는 Ta의 산화물, 질화물 또는 산질화물을 포함한 다른 재료가 터널 장벽으로 사용될 수있다. 또한, 상기 언급된 재료 중 하나 이상의 적층물이 터널 장벽으로서 선택될 수 있다.
자유층(14)은 하부 스핀 밸브 설계에서 터널 장벽(13)의 상부 표면에 인접하고, 일 실시예에 따르면, Ni 및 B 중 하나 또는 모두를 포함하는 선택적인 원소를 가지는 Co, Fe, CoFe 또는 이들의 합금 중 하나인 단일층이다. 그러나, 자유층은 FL1/FL2 또는 FL1/FL2/FL3으로 표현되는 이중층 또는 삼중층 구성을 가질 수 있으며, 여기서 FL1, FL2 및 FL3은 각각 Co, Fe, CoFe 또는 이들의 합금으로 형성된 자성층이고, 2개 또는 3개의 층 모두의 자기 모멘트는 강자성 커플링을 통해 동일한 방향으로 정렬된다. 합금은 Ni와 B 중 하나 또는 모두와 Ta, Zr, Hf, Mg, Mo 및 Nb를 포함하는 전이 금속 원소를 포함할 수 있다. 다른 실시예에서, 자유층은 FL1/Ru/FL2 구성을 가지며, 여기서 FL1 및 FL2 층은 반 강자성 결합된다. 또 다른 실시예에서, 자유층은 기준층 조성물과 관련하여 전술한 적층 구조 중 하나이다. (Co/Ni)n 등의 적층 구조는 고유 PMA를 갖는 것으로 간주된다.
일부 실시예에서, 자유층(14)은 FL1/A/FL2 스택을 가지며, 여기서 A는 5 내지 10 옹스트롬의 두께를 가진 층이고, 모멘트 희석 효과를 제공하는 Ta, Ti, W, Zr, Hf, Nb, Mo, V, Mg 또는 Cr과 같은 비자성 원소로 구성된다. FL1 및 FL2 층은 A 층을 통해 강자성적으로 결합된다. 다시 말해, 고정 자유층 두께(d)의 경우, FL1/A/FL2 구성은 FL1/FL2 스택보다 더 작은 평면 내 자화 성분을 가질 것이다. 터널 장벽과 자유층 사이의 계면(20)에서, 그리고 자유층과 캡 층 사이의 계면(21)에서 계면 수직 이방성은 FL1/A/FL2 구성을 가지는 자유층에서 형상 이방성 필드를보다 쉽게 극복하고 상당한 PMA를 발생시킨다.
자유층에서의 PMA는 터널 장벽층(13)과의 제1 계면(20)에 인접한 부분 및 하부 스핀 밸브 설계에서 캡 층으로도 알려진 Hk 강화층과의 제2 계면(21)에 인접한 부분에서 생성된 계면 수직 이방성에 의해 유도되거나 강화된다. 바람직하게는, 계면(표면) 수직 이방성은 자유층에 대한 형상 이방성 필드를 초과하여 PMA 및 2개의 계면에 수직인 순 자화 방향을 제공한다. 결국, 자유층은 평면 내 자화를 갖는 자유층보다 약 400 ℃까지의 고온 처리 후에 더 큰 열적 안정성 및 더 높은 Hc를 가질 것이다. 자유층(14)의 두께는 앞서 제시된 수학식 4에서 "d"로 표시된다. 따라서, "d"의 값이 감소함에 따라, 수직 이방성 필드가 증가한다. 우리는 PMA가도 1의 두께(d)를 5 내지 25 옹스트롬으로 유지함으로써 자유층에 형성되는 것을 발견했다. 다수의 자유층 구성에서, 두께(d)가 약 25 옹스트롬보다 크면, 형상 이방성 필드가 너무 커서 평면 외 성분에 의해 극복될 수 없고, 자유층의 순 자화는 평면 내에 유지된다.
캡 층(15)은 자유층(14) 상에 형성되고, 바람직하게는 MgTaOx, MgO, SiOx, SrTiOx, BaTiOx, CaTiOx, LaAlOx, MnOx, VOx, Al203, TiOx, BOx 및 HfOx 중 하나 인 산화물로 구성된다. 일부 실시예에서, 캡 층은 하나 이상의 전술한 산화물의 적층물이다. 바람직하게는, 캡 층은 비화학양론적 산화 상태를 가지는 MgO이고, 여기서 터널 장벽의 RA 값보다 실질적으로 작은 약 1 Ω-㎛2 미만의 RA 값을 달성하기 위해 특정 수의 Mg 원자가 산화되지 않은 상태로 유지된다. 일부 경우에, (RAtunnel barrier + RAcap layer)으로 표시되는 PMA MTJ에 대한 총 RA는 < 5 Ω-㎛2 이고, 다른 실시예에서, 총 RA 값은 20 Ω-㎛2 미만이다. 캡 층은 금속 또는 합금층이 퇴적된 다음, 라디칼 산화(ROX) 또는 자연 산화(NOX) 프로세스에 의해 화학량론적 또는 비화학량론적 산화 상태로 산화되는 터널 장벽 형성에 사용된 것과 유사한 프로세스에 의해 형성될 수 있다. 산화물 캡 층은 PMA MTJ에 대한 저항 x 면적(RA) 값에 기여하지만 TMR 비를 증가시키지 않기 때문에, 캡 층의 두께는 허용할 수 없을 정도로 높은 총 RA 값을 피하기 위해 2 내지 20 옹스트롬의 값으로 최소화되는 것이 바람직하다.
본 개시 내용의 주요 특징은 캡 층과 상부의 하드 마스크(17) 사이에 형성된 격자 정합층(16)이다. 격자 정합층은 여러 시간 동안 400℃에서의 어닐링을 포함하는 후속 고온 처리 중에 하드 마스크의 구조적 영향을 차단하는 역할을 한다. 결국, 캡 층은 비정질 특성에서 BCC 구조로 변환되는 반면, 자유층은 400 ℃ 처리 중에 BCC 구조를 성장시킨다. 따라서, 캡 층과의 격자 매칭으로 인해 자유층에서 더 높은 PMA가 달성된다. 종래 기술에서, 하드 마스크 금속 또는 합금은 산화물 캡 층과 접촉하고 일부 또는 전체 캡 층이 BCC 구조를 형성하는 것을 방지하는 경향이 있어서 자유층에서 PMA를 제한한다.
제1 실시예에서, 격자 정합층(16-1)은 이중층 구조를 가지며, 이중층 구조는 자성 재료로 형성되고 두께가 2 내지 10 옹스트롬인 하부층(16a) 및 Mo, Mg, Ta, Cr, W, Ru 또는 V 중 하나 이상인 M 원소의 하나 이상의 비자성 금속 또는 합금으로 이루어진 단일층 또는 다층 스택인 상부층(16b)을 포함한다. 상부층은 하부층이 자유층의 스위칭 동작에 영향을 미치지 않도록 자유층에 대한 하부층의 자성 영향을 효과적으로 제거하는 역할을 한다. 하부층은 바람직하게는 CoxFeyNizLw 조성을 가지며, 여기서, L은 B, Zr, Nb, Hf, Mo, Cu, Cr, Mg, Ta, Ti, Au, Ag 또는 P 중 하나이며, (x+y+z+w)=100 원자%이고, x+y > 0 및 w > 0이다. 하부층(16a)은 전술한 400 ℃ 어닐링 프로세스 후에 유한한 자기 모멘트를 가진다. 또한, FeL 하부층을 생성하기 위해 "x" 및 "z"는 0일 수 있고, CoL 하부층을 제공하기 위해 "y" 및 "z"는 0일 수 있다. L 함량은 퇴적된 하부층에 비정질 특성을 제공하는 것에 의존되며, 400 ℃ 어닐링 중에 하부층에서 BCC 성장을 가능케 한다.
전술한 바와 같이 캡 층이 얇기 때문에, 하부층의 자기 모멘트는 자유층에 근접하고 일반적으로 전류하에서 자기 쌍극자 필드 또는 스핀 분극을 통해 PMA MTJ에 영향을 미칠 것이다. 그러나, 하부층의 상부면 상에 2 내지 10 옹스트롬의 두께의 M 층을 형성하는 것은 자유층에 대한 하부층의 바람직하지 않은 영향을 제거한다. 어닐링 중에, CoFeNiL 층은 BCC 구조를 성장시켜 계면(22)을 통해 캡 층(15)에서 유사한 BCC 성장을 유도한다. BCC 결정 성장은 일반적으로 400 ℃에 근접한 온도에서 30분 후에 완료된다. 그러나, 비자성 원소 L 함량이 증가함에 따라, 비정질에서 BCC 구조로의 변환에 필요한 시간이 증가할 수 있다.
격자 정합층(16-1) 위에는 약 50 내지 300 옹스트롬 범위의 두께를 가지며 상부면(17t)을 갖는 하드 마스크(17)가 있다. 하드 마스크는 포토레지스트 패턴화 및 에칭(도 8)을 포함하는 후속 처리 중에 하부의 PMA MTJ 층에 대한 보호층으로서 작용하고, 하드 마스크의 상부면이 인접 절연층과 동일 평면에 있도록 평탄화되는 도 11에 예시된 화학적 기계적 연마(CMP) 공정 중에 화학 물질 및 연마제에 대한 저항을 제공한다. 하드 마스크는 또한 PMA MTJ로부터 상부 전극(40)(도 12)으로의 전기적 연결부로서의 역할을 하며, 산화에 대한 실질적인 저항을 제공한다. 하드 마스크는 바람직하게는 Ta, Ru, Ti, Mo 또는 MnPt 중 하나 이상, 또는 이들의 도전 산화물, 산질화물 또는 질화물로 형성된다.
도 2에 도시된 제2 실시예에 따르면. 측벽(2s)을 갖는 PMA MTJ(2)는 격자 정합층을 제외하고 제1 실시예에서 전술한 모든 층을 보유한다. 본 개시 내용은 하부층(16a) 상에 M 층을 퇴적하는 것은 자성 재료 및 M 원소가 캡 층(15) 상에 공동 퇴적되어 2 내지 10 옹스트롬의 두께와 CoxFeyNizLwMv 조성을 가지는 단일 격자 정합층(16c)을 생성하도록 본질적으로 모든 하부층을 재스퍼터링할 수 있을 것으로 예상하며, 여기서, (x+y+z+w+v)=100 원자%이고, x+y > 0이고, v 및 w 각각은 > 0이다. 여기서, M 함량은 격자 정합층에서 순수 비자성 특성을 생성하는 것을 담당할 수 있다. 일부 실시예에서, M 함량은 CoFeNiLM 층 내에 균일하게 분포될 수 있다. 다른 실시예에서, 격자 정합층(16c)의 M 함량은 하드 마스크(17)에 근접한 상부 부분보다 캡 층에 근접한 하부에서 더 적을 수 있다. 어닐링 중에, CoFeNiLM 층은 BCC 구조를 성장시켜 계면(22)을 통해 캡 층(15)에 유사한 BCC 성장을 유도한다. 층(16c)에서 비자성 함량(v+w 원자%)이 증가함에 따라 격자 정합층에서 BCC 성장을 완료하는 데 필요한 시간도 증가할 것임을 이해하여야 한다.
도 3에 도시된 제3 실시예에서, CoxFeyNizLw 층 상에 M 재료의 퇴적은 캡 층(15)과의 계면(22)을 갖는 CoxFeyNizLwMv 층(16c)을 형성할 뿐만 아니라 16c/16b 구성의 이중층 스택을 갖는 격자 정합층(16-2)을 제공하기 위해 CoxFeyNizLwMv 층 상에 M 층(16b)을 생성할 수 있다. 각각의 층(16b, 16c)은 측벽(3s)을 갖는 PMA MTJ(3)에서 2 내지 10 옹스트롬의 두께를 가진다. 이전 실시예에서와 같이, CoFeNiLM 층은 400 ℃에 근접한 고온 어닐링 중에 BCC 구조를 성장시켜 인접한 캡 층에서 BCC 성장을 촉진시킨다.
본 개시 내용은 또한 격자 정합층(16-3)이 삼중층 구성을 가지는 것을 제외하고 측벽(4s)을 가지는 PMA MTJ(4)가 PMA MTJ(1)의 모든 층을 유지하는 도 4에 예시된 제4 실시예를 포함한다. 특히, M 퇴적 프로세스는 하부층(16a) 상에 CoxFeyNizLwMv 합금층(16c)을 형성하도록 하부층(16a)의 상부만이 재스퍼터링되는 정도로 제어될 수 있다. 또한, 격자 정합층(16-3)에 대한 CoFeNiL/CoFeNiLM/M 구성으로 표시되는 16a/16c/16b 스택을 제공하기 위해 층(16c)의 상부면에 M 층(16b)이 형성될 수 있다. 대안적으로, M 층 퇴적은 격자 정합층(16-3)을 위한 CoFeNiL/CoFeNiLM 구성을 가지는 16a/16c 이중층을 생성하기 위해 하부층의 상부를 재스퍼터링 할 수 있다.
본 개시 내용의 제5 실시예가 도 5에 예시되며, 제1 실시예의 변형례이다. 특히, Ru, Ta, Ti 또는 Si의 산화물 또는 질화물인 격자 정합층(16d)은 격자 정합층(16a)과 산화물 층(15) 사이에 삽입되어 측벽(5s)을 갖는 PMA MTJ(5)를 생성할 수 있다. 바람직하게는, 층(16d)은 퇴적될 때 비정질이며, 인접 산화물 층에서 BCC 성장을 촉진시키기 위해 고온 어닐링 중에 BCC 구조를 성장시킨다. 또한, 격자 정합층(16d)은 총 RA 값에 대한 추가 기여를 피하기 위해 전도성일 수 있다. 격자 정합층(16d)이 전도성일 때, 층(16d)의 두께는 스택(16-4)의 총 두께가 2 내지 100 옹스트롬이 되도록 최대 80 옹스트롬일 수 있다. 따라서, 격자 정합층 스택(16-4)은 층(16b)이 하드 마스크(17)와 접촉하는 16d/16a/16b로 표현되는 삼중층 구성을 가진다. 대안적인 실시예에서, 층(16a)은 예컨대, TiN/Ru와 같은 16d/16b 이중층 구성을 제공하기 위해 생략될 수 있다.
도 6은 PMA MTJ(5')가 선택적 시드층(11), 층(16b), 선택적 층(16a) 및 층(16d), Hk 강화층(15), 자유층(14), 터널 장벽(13), 기준층(12) 및 하드 마스크(17)가 하부 전극(10) 상에 순차적으로 형성된 상부 스핀 밸브 구성을 가지는 점을 제외하고는 도 5의 MTJ 층 모두를 포함하는 본 개시 내용의 제6 실시예이다. 일부 실시예에서, 시드층은 층(16b)에서의 M 원소의 단일층 또는 다층이 허용 가능한 시드층으로서 기능할 수 있기 때문에 생략된다.
본 개시 내용은 또한 도 7에 측벽(1s)을 갖는 PMA MTJ(1')에 대해 도시된 바와 같은 상부 스핀 밸브 구성을 가지는 제7 실시예를 예상한다. 모든 층은 형성 순서가 다른 것을 제외하고는 도 1로부터 유지된다. 특히, 선택적인 시드층(11), 격자 정합층(16-1), Hk 강화층(15), 자유층(14), 터널 장벽(13), 기준층 (12) 및 하드 마스크(17)가 하부 전극(10) 상에 순차적으로 형성된다. 자유층의 하부면과 Hk 강화층의 상부면 사이의 제1 계면(21) 및 자유층의 상부면과 터널 장벽의 하부면 사이의 제2 계면(20)은 자유층에 계면 수직 이방성 및 PMA를 발생시킨다. 일부 실시예에서, 층(16b)의 하나 이상의 M 원소는 상부 층에서의 균일한 성장을 촉진하는 시드층으로서 효과적으로 작용하기 때문에 시드층(11)은 생략된다. 이 실시예에서, CoxFeyNizLw 층(16a)은 M 층(16b)의 상부면 상에 형성되고, 계면(22)은 Hk 강화층(15)의 하부면 및 층(16a)의 상부면에 있다. 도 1~5의 하부 스핀 밸브 실시예와 관련된 것과 유사한 장점이 실현된다. 즉, Hk 강화층에서 유사한 BCC 성장을 유도하는 어닐링 중에 층(16a)에서 BCC 성장의 결과로서 자유층(14)에서 더 큰 PMA가 달성된다. Hk 강화층의 본질적으로 모든 비정질 특성을 BCC 구조로 변환한 결과, 계면(21)에서 더 높은 정도의 계면 수직 이방성이 존재하고 자유층과의 격자 정합이 개선된다. 따라서, 자유층에서의 열적 안정성 및 보자력은 여러 시간 동안의 400 ℃ 부근에서의 고온 처리 후에 유지된다.
도 8에 측벽(2s)을 갖는 PMA MTJ(2)로서 예시된 다른 상부 스핀 밸브 실시예에서, 모든 층은 격자 정합층(16c)이 전술한 CoxFeyNizLwMv 조성을 갖는 단일층인 도 2로부터 유지된다. 본 개시 내용은 M층 상에 CoxFeyNizLw 자성 재료의 퇴적이 모든 M 재료를 재스퍼터링하고, M 재료는 이후 CoFeNiL 재료와 공동 퇴적될 수 있을 것으로 예상한다. M 재료는 CoFeNiLM 층에 균일하게 분포될 수 있다. 다른 실시예에서, Hk 강화층(15)에 근접한 상부 부분보다 층(16c)의 하부 부분에 더 많은 M 함량이 존재할 수 있다. CoFeNiLM 층은 400 ℃에 근접한 고온 어닐링 중에 BCC 구조를 성장시킴으로써 자유층(14)에서 BCC 성장과 격자 정합을 가능하게 하는 인접한 Hk 강화층에서 BCC 구조 성장을 촉진시킨다.
도 9에 도시된 본 개시 내용의 제9 실시예에 따르면, 측벽(3s)을 갖는 PMA MTJ(3')은 M 층(16b) 상에 형성된 CoxFeyNizLwMv 층(16c)을 갖는 16b/16c 이중층 스택의 격자 정합층(16-2)이 있는 것을 제외하고는 모든 층이 도 7로부터 유지되는 상부 스핀 밸브 구조로 형성된다. 다시 말해, 전술한 M 층 상의 CoxFeyNizLw 층 퇴적은 M 층의 상부만이 재스퍼터링된 후에 CoxFeyNizLw 재료와 공동 퇴적되어 CoxFeyNizLwMv 합금층(16c)을 생성하도록 제어될 수 있다. 이전 실시예에서와 같이, CoFeNiLM 층은 인접한 Hk 강화층(15)에서 BCC 구조 성장을 촉진하는 역할을 한다. 그렇게 함으로써, Hk 강화층은 자유층(14)의 결정 구조와 일치하는 결정 구조를 형성하여 여러 시간 동안 400 ℃에 근접한 고온 처리 중에 자유층에서 상당한 PMA를 유지한다. 따라서, 종래의 PMA MTJ 설계에 비해 더 큰 Hc 및 개선된 열적 안정성이 실현된다.
도 10을 참조하면, 본 개시 내용은 전술한 M/CoFeNiLM/CoFeNiL 스택을 갖는 16b/16c/16a로 표현되는 삼중층 구성의 격자 정합층(16-3)이 있는 것을 제외하고는 모든 층이 도 4의 상부 스핀 밸브 구조로부터 유지되는 측벽(4s)을 갖는 PMA MTJ(4')로 예시된 제10 실시예를 포함한다. 여기서, M 층(16b) 상에 CoxFeyNizLw 재료의 퇴적은 M 층의 상부만이 재스퍼터링되어 하부층(16b) 상에 CoxFeyNizLwMv 층(16c)을 생성하도록 제어될 수 있다. 그리고, CoFeNiL 층(16a)이 층(16c) 상에 형성되도록 CoxFeyNizLw 층의 퇴적이 계속된다. 여기서, 각 층(16a-16c)은 2 내지 10 옹스트롬의 두께를 가진다. 따라서, CoFeNiL 층은 계면(22)에서 Hk 강화층(15)과 접촉하고, 전술한 바와 같이 400 ℃에 근접한 온도를 포함하는 어닐링 공정 중에 BkC 구조가 Hk 강화층에 형성되는 것을 보장하는 역할을 한다.
본 개시 내용은 또한 도 1~10에 예시된 실시예 중 하나에 개시된 구성을 갖는 PMA MTJ 요소를 형성하는 방법을 포함한다. 도 11을 참조하면, 층들의 PMA MTJ 스택이 하부 전극 층(10)을 포함하는 기판 상에 형성된다. 제1 하부 스핀 밸브 실시예에 따르면, 시드층(11), 기준층(12), 터널 장벽(13), 자유층(14), 캡 층(15), 격자 정합층(16-1) 및 하드 마스크(17)가 기판 상에 순차적으로 형성된다. 격자 정합층(16c, 16-2, 16-3 또는 16-4)은 층(16-1)으로 대체될 수 있음을 이해해야 한다. 모든 층은 스퍼터링 퇴적 기술에 의해 배치될 수 있다. 바람직한 실시예에서, 터널 층은 제1 금속(또는 합금)층을 퇴적하고, 제1 금속층을 NOX 또는 ROX 방법으로 산화시킨 다음, 산화된 제1 금속층 상에 제2 금속층 또는 합금층을 퇴적함으로써 형성된다. 일부 경우에, 제2 금속층은 산화될 수 있고, 제3 금속층이 산화된 제2 금속층 상에 퇴적된다. 전형적으로, 제3 금속층은 후속 어닐링 프로세스 중에 인접한 층으로부터 산소를 제거함으로써 산화된다.
도 12를 참조하면, 포토레지스트 층이 하드 마스크의 상부면(17t) 상에 퇴적되고, 종래의 방법에 의해 패턴 방식으로 노출되고 현상되어 MRAM, 스핀-토크 MRAM 또는 스핀트로닉 디바이스의 바람직한 형상의 평면도(미도시)의 포토레지스트 마스크(30)를 형성한다. 그 후, 이온 빔 에칭 또는 반응성 이온 에칭을 이용하여 하부의 층을 통해 포토레지스트 마스크 패턴을 전사하여 하부 전극 상부면(10t)에서 정지하는 측벽(1s)을 형성한다. 예시적인 실시예에서, 측벽(1s 및 50s)은 하부 전극(10)의 상부 표면에 기본적으로 직교하는 연속 표면을 따라 형성된다. 다른 실시예에서, 측벽(1s)은 시드층이 하드 마스크(17)보다 x-축 방향으로 더 큰 폭을 갖도록 하는 기울기로 정렬될 수 있다. 여기서, 각 PMA MTJ 층의 두께는 y-축 방향을 따른 거리와 관련된다. 바람직하게는, 자유층(14) 및 기준층(12)은 (+)y-축 또는 (-)y-축 방향으로 자화를 갖는다.
도 13을 참조하면, 알루미나 또는 SiO2와 같은 절연층(25)이 상부면(10t) 및 측벽(1s) 상에 층의 PMA MTJ 스택의 두께와 적어도 동일한 두께로 퇴적된다. 그 다음, 화학적 기계적 연마(CMP) 프로세스가 수행되어 포토레지스트 마스크를 제거하고 PMA MTJ에서 하드 마스크 층의 상부면(17t)과 동일 평면에 있는 절연층 상에 상부면(25t)을 형성한다. PMA MTJ는 구조가 x-축 및 z-축을 따른 측면 치수 및 y-축 방향으로 두께를 갖는 필러와 유사하기 때문에 나노필러(nanopillar)로 간주된다. MTJ 나노필러는 평면도(미도시)로부터 원형, 타원형 또는 다각형 형상을 가질 수 있다.
이후 도 14에서, MRAM, 스핀-토크 MRAM 또는 STO 제조 시퀀스를 완료하기 위해 공지된 프로세스에 의해 제2 절연층(미도시)에 상부 전극층이 형성된다. 상부 전극(20)은 하드 마스크(17)의 상부면과 접촉하고, 일반적으로 MRAM 어레이에 형성되는 복수의 평행 라인 중 하나이며, 전형적으로 Cu 또는 다른 효율적인 전기 전도체를 포함한다. 일부 실시예에서, 클래딩 층(미도시)이 도전층 주위에 형성된다. 도면을 단순화하고 본 개시 내용의 주요 특징인 PMA MTJ 구조에 초점을 맞추기 위해 하나의 상부 전극만이 예시되어 있다. STT-MRAM의 경우, 판독 또는 기록을 위해 상부 전극과 하부 전극(10) 사이에서 PMA MTJ를 통해 전류가 흐른다. MRAM 기록 프로세스에서, 상부 전극 및 하부 전극에서의 전류는 자유층에서 자화 방향을 전환할 수 있는 PMA MTJ 상에 자기장을 생성한다. STO 디바이스에서, 하부 전극은 주극일 수 있고 상부 전극은 당업자가 알고 있는 바와 같은 트레일링 쉴드이다.
도 6~10에 예시된 것과 같은 상부 스핀 밸브 설계를 갖는 PMA MTJ의 형성은 PMA MTJ 층의 순서가 변경되는 것을 제외하고는 도 11~14에 예시된 동일한 프로세스 흐름을 따른다. 특히, 선택적 시드층(11), 격자 정합층(16-1)(또는 16c, 16-2, 16-3, 16-4), Hk 강화층(15), 자유층(14), 터널 장벽(13), 기준층(12) 및 하드 마스크(17)가 도 10과 관련하여 전술한 포토레지스트 패턴화 및 에칭 프로세스를 이용함으로써 측벽(1s)(또는 2s, 3s, 4s 또는 5s)이 생성되기 전에 하부 전극(10) 상에 순차적으로 형성된다.
본 개시 내용에 따른 격자 정합층의 장점을 설명하기 위해, 패턴화된 PMA MTJ 나노필러가 원형 90~100 nm MRAM 디바이스로서 제조되었고 각각에 대한 Hc 필드가 측정되었다. 기준 PMA MTJ A는 시드층/기준층/MgO 터널 장벽/자유층/MgO 캡 층/Ru/Ta/TiN 구성을 가지며, 여기서 기준층 및 자유층은 CoFeB-계 재료이고, 터널 장벽 및 캡 층은 MgO 이고, 하드 마스크는 Ru/Ta/TiN 스택이다. PMA MTJ B는 본 개시 내용의 일 실시예에 따라 형성되며, 캡 층과 하드 마스크 사이에 CoFeB/Mo 구성을 갖는 격자 정합층을 포함하는 것에 의해 기준만 상이하다. 모든 구조체는 실온에서 퇴적된 후 330 ℃에서 30분 동안 제1 어닐링시켰다. 기준 보자력 측정은 두 샘플 모두에 대해 Hc = 3200 Oe를 나타냈다. 이어서, 제2 보자력 측정을 수행하기 전에 400 ℃에서 151 분 동안 제2 어닐링을 수행하였다. 표 1에 나타낸 바와 같이, MTJ A에 대한 Hc는 제2 어닐링 후에 바람직하지 않게 1600 Oe로 감소되는 반면, PMA MTJ B는 제1 측정에 비해 기본적으로 변하지 않는 3200 Oe의 Hc를 갖는다. 일부 응용 분야에서는 고온 어닐링 후 최소 3200 Oe의 Hc가 필요하다. 또한, Hc는 400℃ 어닐링 중에 최소 2시간 동안 유지되어야 하는 것이 중요하다. 400 ℃는 제품의 결함률을 감소시키기 위한 반도체 제조의 산업 표준이므로 임베디드 MRAM 응용 제품의 요건임을 알아야 한다.
MTJ 캡 층 격자 정합(LM)층 1 격자 정합(LM) 층 2 260℃, 90초 후의
오류율 		400℃. 151초 후의 Hc(Oe)
A MgO 없음 없음 50% 1600
B MgO CoFeB(5Å) Mo(5Å) 1 ppm 3200
표 1: CoFeB/MgO/CoFeB/캡 층/LM/하드 마스크 구성을 갖는 PMA MTJ에 대한 결과
본 개시 내용의 이익은 자기 처리 디바이스에서 자유층에 대해 개선된 PMA(Hc 및 Hk)이며, 이는 CMOS 구조에 통합된 MRAM 또는 STT-MRAM 디바이스에 필요한 400 ℃까지의 고온 처리 후의 PMA MTJ와 같은 메모리 소자에 대한 유지 시간을 증가시킬 것이다. 또한, 본 명세서에 기술된 프로세스 및 재료는 자기 디바이스의 설계 및 처리 요건에 적합하다. 본 개시 내용의 실시예에 따른 MTJ의 제조는 제조 비용에 크게 영향을 미치지 않을 것으로 예상된다.
본 개시 내용은 바람직한 실시예를 참조로 특히 예시되고 설명되었지만, 당업자는 본 개시 내용의 사상 및 범위를 벗어나지 않고 형태 및 세부 사항을 다양하게 변경할 수 있음을 이해할 것이다.

Claims (40)

  1. 제1 전극과 제2 전극 사이에 형성된 자기 메모리 소자에 있어서,
    (a) 기준층과 자유층 사이에 형성된 터널 장벽층;
    (b) 상기 터널 장벽층과의 제1 계면을 형성하여 상기 자유층의 수직 자기 이방성(PMA; perpendicular magnetic anisotropy)을 촉진하는 제1 표면을 가지는 상기 자유층;
    (c) 상기 터널 장벽층에 대해 상기 자유층의 반대측에 있는 제2 표면에서 상기 자유층과의 제2 계면을 형성하는 산화물 층 - 상기 산화물 층과 상기 자유층은 둘 다 상기 자유층의 PMA를 향상시키는 체심 입방(BCC; body-centered cubic) 구조를 가짐 - ; 및
    (d) 상기 제2 계면에 대해 상기 산화물 층의 반대측에 인접한 제1 격자 정합층 - 상기 제1 격자 정합층은 CoxFeyNizLw 합금인 자성 재료를 포함하며, L은 비자성 원소이고, (x + y + z + w) = 100 원자%이고, x + y > 0 이고 및 w > 0 이고, 상기 제1 격자 정합층은 상기 산화물 층에서의 BCC 구조의 성장을 보조하도록 BCC 구조를 가짐 -
    을 포함하는 자기 메모리 소자.
  2. 제1항에 있어서, L은 B, Zr, Nb, Hf, Mo, Cu, Cr, Mg, Ta, Ti, Au, Ag 또는 P 중 하나인 것인 자기 메모리 소자.
  3. 제1항에 있어서, 상기 산화물 층에 대해 상기 제1 격자 정합층의 반대측에 인접한 단일층 또는 다층 구조체인 제2 격자 정합층을 더 포함하고, 상기 제2 격자 정합층은 Mo, Mg, Ta, Cr, W, Ru 또는 V 중 하나 이상인 것인 자기 메모리 소자.
  4. 제1항에 있어서, CoxFeyNizLwMv 층인 제2 격자 정합층을 더 포함하되, L은 비자성 원소이고, (x + y + z + w + v) = 100 원자%이고, M은 Mo, Mg, Ta, Cr, W, Ru 또는 V 중 하나이고, x + y > 0 이고, v 및 w 각각은 > 0이며, 상기 CoxFeyNizLwMv 층은 상기 산화물 층에 대해 상기 CoxFeyNizLw 합금층의 반대측에 인접한 것인 자기 메모리 소자.
  5. 제4항에 있어서, 상기 CoxFeyNizLw 층에 대해 상기 CoxFeyNizLwMv 층의 반대측에 형성되는 M층인 제3 격자 정합층을 더 포함하는 자기 메모리 소자.
  6. 제3항에 있어서, 상기 CoxFeyNizLw 합금층 및 상기 M층 각각은 약 2 내지 10 옹스트롬의 두께를 가지는 것인 자기 메모리 소자.
  7. 제3항에 있어서, 하부 스핀 밸브 구성에서 시드층/기준층/터널 장벽/자유층/산화물 층/제1 격자 정합층/제2 격자 정합층/하드 마스크 스택을 제공하도록 시드층 및 하드 마스크를 더 포함하며, 상기 하부 스핀 밸브 구성에서 상기 시드층은 상기 제1 전극과 접촉하고 상기 하드 마스크는 상기 제2 전극의 하부면과 접촉하는 것인 자기 메모리 소자.
  8. 제5항에 있어서, 하부 스핀 밸브 구성에서 시드층/기준층/터널 장벽/자유층/산화물 층/제1 격자 정합층/제2 격자 정합층/제3 격자 정합층/하드 마스크 스택을 제공하도록 시드층 및 하드 마스크를 더 포함하며, 상기 하부 스핀 밸브 구성에서 상기 시드층은 상기 제1 전극과 접촉하고 상기 하드 마스크는 상기 제2 전극의 하부면과 접촉하는 것인 자기 메모리 소자.
  9. 제1항에 있어서, 상기 산화물 층은 MgTaOx, MgO, SiOx, SrTiOx, BaTiOx, CaTiOx, LaAlOx, MnOx, VOx, Al2O3, TiOx, BOx 및 HfOx 중 하나이거나, 또는 상기 언급된 산화물 중 하나 이상의 적층물인 것인 자기 메모리 소자.
  10. 제3항에 있어서, 상부 스핀 밸브 구성에서 시드층/제2 격자 정합층/제1 격자 정합층/산화물 층/자유층/터널 장벽/기준층/하드 마스크 스택을 제공하도록 시드층 및 하드 마스크를 더 포함하고, 상기 상부 스핀 밸브 구성에서 상기 시드층은 상기 제1 전극과 접촉하고 상기 하드 마스크는 상기 제2 전극의 하부면과 접촉하는 것인 자기 메모리 소자.
  11. 제5항에 있어서, 상부 스핀 밸브 구성에서 시드층/제3 격자 정합층/제2 격자 정합층/제1 격자 정합층/산화물 층/자유층/터널 장벽/기준층/하드 마스크 스택을 제공하도록 시드층 및 하드 마스크를 더 포함하고, 상기 상부 스핀 밸브 구성에서 상기 시드층은 상기 제1 전극과 접촉하고 상기 하드 마스크는 상기 제2 전극의 하부면과 접촉하는 것인 자기 메모리 소자.
  12. 제1항에 있어서, 상기 산화물 층은 약 2 내지 20 옹스트롬의 두께를 가지는 것인 자기 메모리 소자.
  13. 제1항에 있어서, 상기 제1 전극은 자기 저항 랜덤 액세스 메모리(MRAM; Magnetoresistive Random Access Memory) 디바이스 또는 스핀-토크 MRAM의 하부 전극이거나, 상기 제1 전극은 스핀 토크 발진기(STO; spin torque oscillator) 디바이스의 주극(main pole) 층인 것인 자기 메모리 소자.
  14. 제1 전극과 제2 전극 사이에 형성된 자기 메모리 소자에 있어서,
    (a) 기준층과 자유층 사이에 형성된 터널 장벽층;
    (b) 상기 터널 장벽층과의 제1 계면을 형성하여 상기 자유층의 수직 자기 이방성(PMA)을 촉진하는 제1 표면을 가지는 상기 자유층;
    (c) 상기 터널 장벽층에 대해 상기 자유층의 반대측에 있는 제2 표면에서 상기 자유층과의 제2 계면을 형성하는 산화물 층 - 상기 산화물 층과 상기 자유층은 둘 다 상기 자유층의 PMA를 향상시키는 체심 입방(BCC) 구조를 가짐 - ; 및
    (d) 상기 제2 계면에 대해 상기 산화물 층의 반대측에 인접한 제1 격자 정합층 - 상기 제1 격자 정합층은 Ru, Ta, Ti 또는 Si의 산화물 또는 질화물이거나, CoxFeyNizLwMv 조성을 가지며, L은 비자성 원소이고, M은 Mo, Mg, Ta, Cr, W, Ru 또는 V 중 하나이고, (x + y + z + w + v) = 100 원자%이고, x + y > 0 이고, v 및 w 각각은 > 0 이고, 상기 제1 격자 정합층은 상기 산화물 층에서의 BCC 구조의 성장을 보조하도록 BCC 구조를 가짐 -
    을 포함하는 자기 메모리 소자.
  15. 제14항에 있어서, L은 B, Zr, Nb, Hf, Mo, Cu, Cr, Mg, Ta, Ti, Au, Ag 또는 P 중 하나인 것인 자기 메모리 소자.
  16. 제14항에 있어서, 상기 산화물 층에 대해 상기 제1 격자 정합층의 반대측에 인접한 단일층 또는 다층 구조체인 제2 격자 정합층을 더 포함하고, 상기 제2 격자 정합층은 Mo, Mg, Ta, Cr, W, Ru 또는 V 중 하나 이상을 포함하는 단일층 또는 다층 구조체인 것인 자기 메모리 소자.
  17. 제14항에 있어서, 상기 산화물 층은 MgTaOx, MgO, SiOx, SrTiOx, BaTiOx, CaTiOx, LaAlOx, MnOx, VOx, Al2O3, TiOx, BOx 및 HfOx 중 하나이거나, 또는 상기 언급된 산화물 중 하나 이상의 적층물인 것인 자기 메모리 소자.
  18. 제16항에 있어서, 상기 제1 격자 정합층은 CoxFeyNizLwMv 층이고, 상기 제2 격자 정합층 및 CoxFeyNizLwMv 층 각각은 약 2 내지 10 옹스트롬의 두께를 가지는 것인 자기 메모리 소자.
  19. 제16항에 있어서, 상기 제1 격자 정합층과 상기 제2 격자 정합층 사이에 형성된 CoxFeyNizLw 조성 - w > 0 및 x + y > 0 - 을 가지는 제3 격자 정합층을 더 포함하고, 상기 제1 격자 정합층은 Ru, Ta, Ti 또는 Si의 산화물 또는 질화물인 것인 자기 메모리 소자.
  20. 제19항에 있어서, 상기 제1 격자 정합층은 전도성이고, 상기 제1, 제2 및 제3 격자 정합층의 총 두께는 약 2 내지 100 옹스트롬인 것인 자기 메모리 소자.
  21. 제14항에 있어서, 하부 스핀 밸브 구성에서 시드층/기준층/터널 장벽/자유층/산화물 층/제1 격자 정합층/하드 마스크 스택을 제공하도록 시드층 및 하드 마스크를 더 포함하며, 상기 하부 스핀 밸브 구성에서 상기 시드층은 상기 제1 전극과 접촉하고 상기 하드 마스크는 상기 제2 전극의 하부면과 접촉하는 것인 자기 메모리 소자.
  22. 제16항에 있어서, 하부 스핀 밸브 구성에서 시드층/기준층/터널 장벽/자유층/산화물 층/제1 격자 정합층/제2 격자 정합층/하드 마스크 스택을 제공하도록 시드층 및 하드 마스크를 더 포함하며, 상기 하부 스핀 밸브 구성에서 상기 시드층은 상기 제1 전극과 접촉하고 상기 하드 마스크는 상기 제2 전극의 하부면과 접촉하는 것인 자기 메모리 소자.
  23. 제14항에 있어서, 상부 스핀 밸브 구성에서 시드층/제1 격자 정합층/산화물 층/자유층/터널 장벽/기준층/하드 마스크 스택을 제공하도록 시드층 및 하드 마스크를 더 포함하고, 상기 상부 스핀 밸브 구성에서 상기 시드층은 상기 제1 전극과 접촉하고 상기 하드 마스크는 상기 제2 전극의 하부면과 접촉하는 것인 자기 메모리 소자.
  24. 제16항에 있어서, 상부 스핀 밸브 구성에서 시드층/제2 격자 정합층/제1 격자 정합층/산화물 층/자유층/터널 장벽/기준층/하드 마스크 스택을 제공하도록 시드층 및 하드 마스크를 더 포함하고, 상기 상부 스핀 밸브 구성에서 상기 시드층은 상기 제1 전극과 접촉하고 상기 하드 마스크는 상기 제2 전극의 하부면과 접촉하는 것인 자기 메모리 소자.
  25. 층들의 스택을 가지는 자기 메모리 소자를 형성하는 방법에 있어서,
    (a) 기판 상에 기준층, 터널 장벽 및 자유층을 순차적으로 퇴적하는 단계 - 상기 자유층은 상기 터널 장벽과의 제1 계면을 형성하여 상기 자유층에서 수직 자기 이방성(PMA)을 유도 또는 강화시킴 - ;
    (b) 상기 자유층에서 PMA를 유도 또는 강화시키는 제2 계면을 형성하도록 상기 자유층의 상부 표면 상에 산화물 층을 형성하는 단계;
    (c) 상기 산화물 층 상에 제1 격자 정합층을 형성하는 단계 - 상기 제1 격자 정합층은 퇴적될 때 비정질이고, CoxFeyNizLwMv 층, Ru, Ta, Ti 및 Si의 산화물 또는 질화물, 또는 CoxFeyNizLw 합금인 자성 재료로 제조된 층을 포함하며, 여기서, L은 비자성 원소이고, M은 Mo, Mg, Ta, Cr, W, Ru 또는 V 중 하나이고, (x + y + z + w + v) = 100 원자%이고, x + y > 0 이고, v 및 w 각각은 > 0 임 - ;
    (d) 층들의 스택의 최상부층으로서 하드 마스크를 퇴적하는 단계; 및
    (e) 상기 제1 격자 정합층이 상기 산화물 층에서 BCC 구조의 성장을 촉진하기 위해 BCC 구조를 성장시키도록 400 ℃에 근접한 온도에서 층들의 스택을 어닐링하는 단계
    를 포함하는 자기 메모리 소자 형성 방법.
  26. 제25항에 있어서, L은 B, Zr, Nb, Hf, Mo, Cu, Cr, Mg, Ta, Ti, Au, Ag 또는 P 중 하나인 것인 자기 메모리 소자 형성 방법.
  27. 제25항에 있어서, 제2 격자 정합층을 퇴적시키는 단계를 더 포함하고, 상기 제2 격자 정합층은 단일층 또는 다층 구조체이고, 상기 하드 마스크가 형성되기 전에 상기 제1 격자 정합층 상에 Mo, Mg, Ta, Cr, W, Ru 및 V로부터 선택된 하나 이상의 M 원소를 포함하는 것인 자기 메모리 소자 형성 방법.
  28. 제25항에 있어서, 상기 산화물 층은, MgTaOx, MgO, SiOx, SrTiOx, BaTiOx, CaTiOx, LaAlOx, MnOx, VOx, Al2O3, TiOx, BOx 및 HfOx 중 하나이거나, 또는 상기 언급된 산화물 중 하나 이상의 적층물인 것인 자기 메모리 소자 형성 방법.
  29. 제27항에 있어서, 상기 제1 격자 정합층 상의 상기 제2 격자 정합층의 퇴적은, CoxFeyNizLwMv의 단일층을 형성하거나, M 원소층이 상기 하드 마스크와 접촉하는 CoxFeyNizLw/M 또는 CoxFeyNizLwMv/M 구성을 갖는 이중층 스택을 형성하는 것인 자기 메모리 소자 형성 방법.
  30. 제27항에 있어서, CoxFeyNizLw로 제조된 상기 제1 격자 정합층 상의 상기 제2 격자 정합층의 퇴적은, M 원소층이 상기 하드 마스크와 접촉하는 CoxFeyNizLw/CoxFeyNizLwMv/M 구성을 갖는 삼중층 스택을 형성하는 것인 자기 메모리 소자 형성 방법.
  31. 제25항에 있어서, 상기 기판은 시드층 또는 제1 전극이고, 상기 제1 전극은 자기 저항 랜덤 액세스 메모리(MRAM) 디바이스 또는 스핀-토크 MRAM의 하부 전극이거나, 또는 상기 제1 전극은 스핀 토크 발진기(STO) 디바이스의 주극 층인 것인 자기 메모리 소자 형성 방법.
  32. 제25항에 있어서, 상기 제1 격자 정합층은 Ru, Ta, Ti 또는 Si의 산화물 또는 질화물이고, 상기 방법은, 상기 제1 격자 정합층 상에 CoxFeyNizLw 합금 조성을 갖는 제2 격자 정합층을 퇴적한 다음, 상기 하드 마스크가 형성되기 전에 상기 제2 격자 정합층 상에 상기 M 원소 중 하나 이상인 제3 격자 정합층을 퇴적하는 단계를 더 포함하는 자기 메모리 소자 형성 방법.
  33. 층들의 스택을 가지는 자기 메모리 소자를 형성하는 방법에 있어서,
    (a) 단일층 또는 다층 구조체이고, Mo, Mg, Ta, Cr, W, Ru 및 V로부터 선택된 하나 이상의 M 원소를 포함하는 제1 격자 정합층을 기판 상에 퇴적하는 단계;
    (b) 상기 제1 격자 정합층 상에 제2 격자 정합층을 퇴적하는 단계 - 상기 제2 격자 정합층은 퇴적될 때 비정질이고, CoxFeyNizLw 조성의 자성 재료로 형성되며, L이 비자성 원소이고, (x + y + z + w) = 100 원자%이고, x + y > 0이고, w > 0임 - ;
    (c) 상기 제2 격자 정합층 상에 산화물 층을 형성하는 단계;
    (d) 상기 산화물 층의 상부면과 접촉하는 자유층을 퇴적하여 상기 자유층에서 수직 자기 이방성(PMA)을 유도 또는 강화시키는 제1 계면을 형성하는 단계;
    (e) 터널 장벽, 기준층 및 하드 마스크를 순차적으로 형성하여 상기 자유층에서 PMA를 유도 또는 강화시키는 제2 계면을 형성하는 단계 - 상기 터널 장벽은 상기 자유층의 상부면과 접촉함 - ; 및
    (f) 상기 산화물 층에서의 BCC 구조의 성장과 일치하도록 상기 제2 격자 정합층이 BCC 구조를 성장시키도록 약 400 ℃의 온도에서 층들의 스택을 어닐링하는 단계
    를 포함하는 자기 메모리 소자 형성 방법.
  34. 제33항에 있어서, L은 B, Zr, Nb, Hf, Mo, Cu, Cr, Mg, Ta, Ti, Au, Ag 또는 P 중 하나인 것인 자기 메모리 소자 형성 방법.
  35. 제33항에 있어서, 상기 산화물 층은 MgTaOx, MgO, SiOx, SrTiOx, BaTiOx, CaTiOx, LaAlOx, MnOx, VOx, Al2O3, TiOx, BOx 및 HfOx 중 하나이거나, 또는 상기 언급된 산화물 중 하나 이상의 적층물인 것인 자기 메모리 소자 형성 방법.
  36. 제33항에 있어서, 상기 제1 격자 정합층 상에 상기 제2 격자 정합층을 퇴적시키는 단계는 CoxFeyNizLwMv 조성을 갖는 단일 격자 정합층을 형성하되, (x + y + z + w + v) = 100 원자%이고, x + y > 0이고, v 및 w 각각은 > 0이며, 상기 단일 격자 정합층은 상기 산화물 층에 인접하고, 층들의 스택의 어닐링 중에 BCC 구조를 성장시켜 상기 산화물 층에서의 BCC 구조 성장을 촉진시키는 것인 자기 메모리 소자 형성 방법.
  37. 제33항에 있어서, 상기 제1 격자 정합층 상의 상기 제2 격자 정합층의 퇴적은, M/CoxFeyNizLw 또는 M/CoxFeyNizLwMv 구성을 갖는 이중층 스택을 형성하되, CoxFeyNizLwMv 층 또는 CoxFeyNizLw 층은 상기 산화물 층과 접촉하고, 상기 CoxFeyNizLwMv 층 또는 CoxFeyNizLw 층은 층들의 스택의 어닐링 중에 BCC 구조를 성장시켜 상기 산화물 층에서의 BCC 구조 성장을 촉진시키는 것인 자기 메모리 소자 형성 방법.
  38. 제33항에 있어서, 상기 제1 격자 정합층 상의 상기 제2 격자 정합층의 퇴적은, M/CoxFeyNizLwMv/CoxFeyNizLw 구성의 삼중층 스택을 형성하되, CoxFeyNizLw 층은 상기 산화물 층과 접촉하고, 상기 CoxFeyNizLw 층은 층들의 스택의 어닐링 중에 BCC 구조를 성장시켜 상기 산화물 층에서의 BCC 구조 성장을 촉진시키는 것인 자기 메모리 소자 형성 방법.
  39. 제33항에 있어서, 상기 기판은 시드층 또는 제1 전극이고, 상기 제1 전극은 자기 저항 랜덤 액세스 메모리(MRAM) 디바이스 또는 스핀-토크 MRAM의 하부 전극이거나, 또는 상기 제1 전극은 스핀 토크 발진기(STO) 디바이스의 주극 층인 것인 자기 메모리 소자 형성 방법.
  40. 제33항에 있어서, 상기 산화물 층이 퇴적되기 전에 상기 제2 격자 정합층 상에 제3 격자 정합층을 퇴적하는 단계를 더 포함하고, 상기 제3 격자 정합층은 Ru, Ta, Ti 또는 Si의 산화물 또는 질화물인 것인 자기 메모리 소자 형성 방법.
KR1020197032684A 2017-04-03 2018-03-06 수직 자기 이방성을 갖는 자기 디바이스 응용을 위한 고온 어닐링 후의 보자력 유지 KR102211377B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/477,288 2017-04-03
US15/477,288 US10014465B1 (en) 2017-04-03 2017-04-03 Maintaining coercive field after high temperature anneal for magnetic device applications with perpendicular magnetic anisotropy
PCT/US2018/021007 WO2018186971A1 (en) 2017-04-03 2018-03-06 Maintaining coercive field after high temperature anneal for magnetic device applications with perpendicular magnetic anisotropy

Publications (2)

Publication Number Publication Date
KR20190134738A true KR20190134738A (ko) 2019-12-04
KR102211377B1 KR102211377B1 (ko) 2021-02-04

Family

ID=61800674

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197032684A KR102211377B1 (ko) 2017-04-03 2018-03-06 수직 자기 이방성을 갖는 자기 디바이스 응용을 위한 고온 어닐링 후의 보자력 유지

Country Status (5)

Country Link
US (4) US10014465B1 (ko)
KR (1) KR102211377B1 (ko)
CN (1) CN110741487B (ko)
DE (1) DE112018001840B4 (ko)
WO (1) WO2018186971A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10014465B1 (en) 2017-04-03 2018-07-03 Headway Technologies, Inc. Maintaining coercive field after high temperature anneal for magnetic device applications with perpendicular magnetic anisotropy
JP6658982B2 (ja) * 2017-10-16 2020-03-04 Tdk株式会社 トンネル磁気抵抗効果素子、磁気メモリ、及び内蔵型メモリ
US10665773B2 (en) 2018-01-26 2020-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride capping layer for spin torque transfer (STT)-magnetoresistive random access memory (MRAM)
US11770979B2 (en) * 2018-06-29 2023-09-26 Intel Corporation Conductive alloy layer in magnetic memory devices and methods of fabrication
US10837105B1 (en) * 2019-01-03 2020-11-17 Seagate Technology Llc Multilayer barrier and method of formation
US10997993B1 (en) * 2019-03-22 2021-05-04 Western Digital Technologies, Inc. Spin-torque oscillator with multilayer seed layer between the write pole and the free layer in a magnetic recording write head
US11329100B2 (en) * 2019-04-23 2022-05-10 Integrated Silicon Solution, (Cayman) Inc. Magnetic tunnel junction element with Ru hard mask for use in magnetic random-access memory
US11264566B2 (en) 2019-06-21 2022-03-01 Headway Technologies, Inc. Magnetic element with perpendicular magnetic anisotropy (PMA) and improved coercivity field (Hc)/switching current ratio
DE102019210177B4 (de) 2019-07-10 2021-05-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen einer gegenläufig magnetisierten Magnetstruktur
US11189304B2 (en) * 2019-09-06 2021-11-30 Headway Technologies, Inc. Spin injection assisted magnetic recording
JP2021044369A (ja) 2019-09-11 2021-03-18 キオクシア株式会社 磁気装置
JP2021044398A (ja) * 2019-09-11 2021-03-18 キオクシア株式会社 磁気記憶装置
CN112951980A (zh) * 2019-12-11 2021-06-11 上海磁宇信息科技有限公司 一种磁性隧道结垂直各向异性场增强层及随机存储器
CN113013322B (zh) * 2019-12-19 2023-07-25 上海磁宇信息科技有限公司 一种具垂直各向异性场增强层的磁性隧道结单元结构
US10839832B1 (en) * 2019-12-30 2020-11-17 Western Digital Technologies, Inc. MAMR recording head with high damping trailing shield seed layer
CN113328033A (zh) * 2020-02-28 2021-08-31 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11450399B2 (en) 2020-05-28 2022-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Memory array test method and system
DE102021103853A1 (de) 2020-05-28 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Speicherarray-testverfahren und -system
GB2618129A (en) * 2022-04-28 2023-11-01 Airbus Operations Ltd Multi-material joint

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014513866A (ja) * 2011-02-11 2014-06-05 マグアイシー テクノロジーズ インコーポレイテッド 磁気素子およびその製造方法
US20150028439A1 (en) * 2013-07-23 2015-01-29 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6544801B1 (en) 2000-08-21 2003-04-08 Motorola, Inc. Method of fabricating thermally stable MTJ cell and apparatus
JP2007299880A (ja) 2006-04-28 2007-11-15 Toshiba Corp 磁気抵抗効果素子，および磁気抵抗効果素子の製造方法
US8274818B2 (en) * 2008-08-05 2012-09-25 Tohoku University Magnetoresistive element, magnetic memory cell and magnetic random access memory using the same
US20100148167A1 (en) 2008-12-12 2010-06-17 Everspin Technologies, Inc. Magnetic tunnel junction stack
US10446209B2 (en) 2009-08-10 2019-10-15 Samsung Semiconductor Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
KR101652006B1 (ko) * 2010-07-20 2016-08-30 삼성전자주식회사 자기 기억 소자 및 그 제조 방법
US9196332B2 (en) 2011-02-16 2015-11-24 Avalanche Technology, Inc. Perpendicular magnetic tunnel junction (pMTJ) with in-plane magneto-static switching-enhancing layer
US8947914B2 (en) 2011-03-18 2015-02-03 Samsung Electronics Co., Ltd. Magnetic tunneling junction devices, memories, electronic systems, and memory systems, and methods of fabricating the same
JP5768498B2 (ja) 2011-05-23 2015-08-26 ソニー株式会社 記憶素子、記憶装置
EP2575136B1 (en) * 2011-09-30 2014-12-24 Crocus Technology S.A. Self-reference magnetic random access memory (MRAM) cell comprising ferromagnetic layers
US8912614B2 (en) 2011-11-11 2014-12-16 International Business Machines Corporation Magnetic tunnel junction devices having magnetic layers formed on composite, obliquely deposited seed layers
US8946834B2 (en) 2012-03-01 2015-02-03 Headway Technologies, Inc. High thermal stability free layer with high out-of-plane anisotropy for magnetic device applications
US8852762B2 (en) 2012-07-31 2014-10-07 International Business Machines Corporation Magnetic random access memory with synthetic antiferromagnetic storage layers and non-pinned reference layers
US8836056B2 (en) 2012-09-26 2014-09-16 Intel Corporation Perpendicular MTJ stacks with magnetic anisotropy enhancing layer and crystallization barrier layer
US8796796B2 (en) * 2012-12-20 2014-08-05 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having improved polarization enhancement and reference layers
US9130155B2 (en) 2013-03-15 2015-09-08 Samsung Electronics Co., Ltd. Magnetic junctions having insertion layers and magnetic memories using the magnetic junctions
US9147833B2 (en) 2013-07-05 2015-09-29 Headway Technologies, Inc. Hybridized oxide capping layer for perpendicular magnetic anisotropy
US9871190B2 (en) 2014-04-28 2018-01-16 Avalanche Technology, Inc. Magnetic random access memory with ultrathin reference layer
US9960346B2 (en) * 2015-05-07 2018-05-01 Micron Technology, Inc. Magnetic tunnel junctions
US9425387B1 (en) 2015-09-08 2016-08-23 Headway Technologies, Inc. Magnetic element with perpendicular magnetic anisotropy for high coercivity after high temperature annealing
US9966529B1 (en) * 2017-03-17 2018-05-08 Headway Technologies, Inc. MgO insertion into free layer for magnetic memory applications
US10014465B1 (en) 2017-04-03 2018-07-03 Headway Technologies, Inc. Maintaining coercive field after high temperature anneal for magnetic device applications with perpendicular magnetic anisotropy

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014513866A (ja) * 2011-02-11 2014-06-05 マグアイシー テクノロジーズ インコーポレイテッド 磁気素子およびその製造方法
US20150028439A1 (en) * 2013-07-23 2015-01-29 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems

Also Published As

Publication number Publication date
DE112018001840T5 (de) 2020-01-02
US10658577B2 (en) 2020-05-19
US20180323371A1 (en) 2018-11-08
DE112018001840B4 (de) 2023-09-28
US20200028073A1 (en) 2020-01-23
WO2018186971A1 (en) 2018-10-11
CN110741487A (zh) 2020-01-31
KR102211377B1 (ko) 2021-02-04
US10431736B2 (en) 2019-10-01
CN110741487B (zh) 2023-05-23
US10014465B1 (en) 2018-07-03
US11569441B2 (en) 2023-01-31
US20200279995A1 (en) 2020-09-03

Similar Documents

Publication Publication Date Title
KR102211377B1 (ko) 수직 자기 이방성을 갖는 자기 디바이스 응용을 위한 고온 어닐링 후의 보자력 유지
CN108352447B (zh) 于高温退火后保持高矫顽力的具有垂直磁各向异性的磁性组件
US20210234092A1 (en) Reduction of Barrier Resistance X Area (RA) Product and Protection of Perpendicular Magnetic Anisotropy (PMA) for Magnetic Device Applications
US11309489B2 (en) Magnetic tunnel junction with low defect rate after high temperature anneal for magnetic device applications
KR102301461B1 (ko) 듀얼 자기 터널 접합 및 이를 형성하는 방법
KR101142820B1 (ko) ＭＴＪ 디바이스의 ｄＲ／Ｒ을 향상시키기 위한 새로운캡핑 구조체
JP5815204B2 (ja) Ｔｍｒ素子およびその形成方法
JP5429480B2 (ja) 磁気抵抗素子、ｍｒａｍ、及び磁気センサー
US20080088986A1 (en) Hafnium doped cap and free layer for MRAM device
WO2013130543A2 (en) High thermal stability free layer with high out-of-plane anisotropy for magnetic device applications
JP2008192926A (ja) トンネル型磁気検出素子及びその製造方法
JP2008078378A (ja) トンネル型磁気検出素子及びその製造方法
JP2007221086A (ja) トンネル型磁気検出素子及びその製造方法
JP2008166533A (ja) トンネル型磁気検出素子及びその製造方法
JP2008166532A (ja) トンネル型磁気検出素子及びその製造方法
JP2008071868A (ja) トンネル型磁気検出素子およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant