KR20190126964A - 게이트 쉬프트량을 자동으로 설정하는 표시 장치 및 표시 장치의 구동 방법 - Google Patents

게이트 쉬프트량을 자동으로 설정하는 표시 장치 및 표시 장치의 구동 방법 Download PDF

Info

Publication number
KR20190126964A
KR20190126964A KR1020180050909A KR20180050909A KR20190126964A KR 20190126964 A KR20190126964 A KR 20190126964A KR 1020180050909 A KR1020180050909 A KR 1020180050909A KR 20180050909 A KR20180050909 A KR 20180050909A KR 20190126964 A KR20190126964 A KR 20190126964A
Authority
KR
South Korea
Prior art keywords
gate
lines
feedback
data
line
Prior art date
Application number
KR1020180050909A
Other languages
English (en)
Other versions
KR102527852B1 (ko
Inventor
이재한
강선구
김수연
임태곤
강문식
조정환
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180050909A priority Critical patent/KR102527852B1/ko
Priority to US16/397,263 priority patent/US10867570B2/en
Publication of KR20190126964A publication Critical patent/KR20190126964A/ko
Application granted granted Critical
Publication of KR102527852B1 publication Critical patent/KR102527852B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시 장치는 데이터 라인들, 게이트 라인들, 및 데이터 라인들과 게이트 라인들에 연결된 화소들을 포함하는 표시 패널, 데이터 라인들을 구동하는 적어도 하나의 데이터 드라이버, 각각이 게이트 라인들의 일부를 구동하는 복수의 게이트 드라이버들, 및 복수의 게이트 드라이버들에 상응하는 복수의 측정 위치들에서 데이터 라인들 중 적어도 하나에 연결된 복수의 피드백 라인들을 포함한다. 데이터 드라이버는 데이터 라인들 중 적어도 하나에 테스트 전압을 인가하고, 테스트 전압이 복수의 피드백 라인들을 통하여 수신된 복수의 피드백 전압들에 기초하여 복수의 게이트 드라이버들의 복수의 측정 위치들에서의 게이트 쉬프트량들을 결정한다. 이에 따라, 게이트 쉬프트량을 자동으로 정확하게 설정할 수 있다.

Description

게이트 쉬프트량을 자동으로 설정하는 표시 장치 및 표시 장치의 구동 방법{DISPLAY DEVICE AUTOMATICALLY SETTING GATE SHIFT AMOUNT AND METHOD OF OPERATING THE DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로서, 보다 구체적으로, 게이트 쉬프트량을 자동으로 설정하는 표시 장치 및 표시 장치의 구동 방법에 관한 것이다.
표시 장치는 복수의 화소들에 데이터 전압을 제공함으로써 상기 데이터 전압에 상응하는 영상을 표시할 수 있다. 한편, 데이터 드라이버로부터의 복수의 화소들의 거리에 따라 상기 데이터 전압이 저항-커패시터(Resistor Capacitor; RC) 지연에 의해 지연될 수 있다. 즉, 상기 데이터 드라이버로부터 상대적으로 먼 화소에 대한 상기 데이터 전압이 원하는 전압 레벨로 변경되는 천이 시간이 상기 데이터 드라이버에 상대적으로 가까운 화소에 대한 상기 데이터 전압의 천이 시간보다 증가될 수 있다. 이와 같이, 상기 데이터 드라이버로부터의 거리가 증가할수록 상기 데이터 전압의 천이 시간이 증가함으로써, 상기 데이터 드라이버로부터의 거리에 따라 화소의 충전율이 감소되고, 화질이 저하될 수 있다. 특히, 표시 장치의 해상도가 증가함에 따라 1 수평 시간(1H)이 감소할수록, 이러한 화질 저하가 심화될 수 있다.
본 발명의 일 목적은 실질적으로 균일한 충전율을 제공하도록 게이트 쉬프트량을 자동으로 설정하는 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 실질적으로 균일한 충전율을 제공하도록 게이트 쉬프트량을 자동으로 설정하는 표시 장치의 구동 방법을 제공하는 것이다.
다만, 본 발명의 해결하고자 하는 과제는 상기 언급된 과제에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 데이터 라인들, 게이트 라인들, 및 상기 데이터 라인들과 상기 게이트 라인들에 연결된 화소들을 포함하는 표시 패널, 상기 데이터 라인들을 구동하는 적어도 하나의 데이터 드라이버, 각각이 상기 게이트 라인들의 일부를 구동하는 복수의 게이트 드라이버들, 및 상기 복수의 게이트 드라이버들에 상응하는 복수의 측정 위치들에서 상기 데이터 라인들 중 적어도 하나에 연결된 복수의 피드백 라인들을 포함한다. 상기 데이터 드라이버는 상기 데이터 라인들 중 적어도 하나에 테스트 전압을 인가하고, 상기 테스트 전압이 상기 복수의 피드백 라인들을 통하여 수신된 복수의 피드백 전압들에 기초하여 상기 복수의 게이트 드라이버들의 상기 복수의 측정 위치들에서의 게이트 쉬프트량들을 결정한다.
일 실시예에서, 상기 복수의 피드백 라인들은, 각각이, 상기 복수의 게이트 드라이버들 중 상응하는 하나에 의해 구동되는 상기 게이트 라인들의 일부 중 마지막 게이트 라인에 상응하는 상기 측정 위치에서 상기 데이터 라인들 중 적어도 하나에 연결된 복수의 마지막 게이트 피드백 라인들을 포함할 수 있다.
일 실시예에서, 상기 복수의 피드백 라인들은, 상기 게이트 라인들 중 상기 데이터 드라이버에 가장 근접한 게이트 라인에 상응하는 위치에서 상기 데이터 라인들 중 적어도 하나에 연결된 시작 게이트 피드백 라인을 더 포함할 수 있다.
일 실시예에서, 상기 데이터 드라이버는 상기 시작 게이트 피드백 라인을 통하여 수신된 상기 피드백 전압에 대한 상기 복수의 마지막 게이트 피드백 라인들을 통하여 수신된 상기 복수의 피드백 전압들의 지연량들을 측정하고, 상기 복수의 측정 위치들에서의 상기 게이트 쉬프트량들을 상기 복수의 피드백 전압들의 지연량들로 결정할 수 있다.
일 실시예에서, 상기 데이터 드라이버는 상기 복수의 피드백 전압들의 지연량들을 측정하는 데이터 전압 지연 측정기를 포함하고, 상기 데이터 전압 지연 측정기는, 상기 시작 게이트 피드백 라인 및 상기 복수의 마지막 게이트 피드백 라인들을 통하여 수신된 상기 복수의 피드백 전압들을 기준 전압과 비교하는 복수의 비교기들, 각각이, 상기 복수의 비교기들의 복수의 출력 신호들 중 인접한 두 개에 XOR 연산을 수행하는 복수의 XOR 게이트들, 및 상기 복수의 XOR 게이트들의 복수의 출력 신호들의 하이 구간들을 카운팅하는 복수의 카운터들을 포함할 수 있다.
일 실시예에서, 상기 복수의 피드백 라인들은, 각각이, 상기 복수의 게이트 드라이버들 중 상응하는 하나에 의해 구동되는 상기 게이트 라인들의 일부 중 중간 게이트 라인에 상응하는 상기 측정 위치에서 상기 데이터 라인들 중 적어도 하나에 연결된 복수의 중간 게이트 피드백 라인들을 더 포함할 수 있다.
일 실시예에서, 상기 복수의 게이트 드라이버들은 상기 표시 패널에 부착된 복수의 연성 필름들에 실장되고, 상기 복수의 피드백 라인들 각각의 적어도 일부는 상기 복수의 연성 필름들 상에 형성될 수 있다.
일 실시예에서, 상기 복수의 피드백 라인들 각각의 적어도 일부는 각 연성 필름의 각 게이트 드라이버의 실장 영역에 대한 외곽부를 지나도록 형성될 수 있다.
일 실시예에서, 상기 복수의 피드백 라인들은 상기 데이터 라인들 중 상기 복수의 게이트 드라이버들에 가장 근접한 데이터 라인에 연결될 수 있다.
일 실시예에서, 상기 복수의 피드백 라인들은 상기 표시 패널의 표시 영역 내에 상기 데이터 라인들에 평행하게 형성될 수 있다.
일 실시예에서, 상기 복수의 피드백 라인들은 상기 데이터 라인들 중 상기 복수의 게이트 드라이버들에 가장 근접한 데이터 라인에 연결될 수 있다.
일 실시예에서, 상기 적어도 하나의 데이터 드라이버는 복수의 데이터 드라이버들을 포함하고, 상기 복수의 피드백 라인들은, 상기 복수의 측정 위치들이 상기 표시 영역 내에 대각선 방향으로 배치되도록, 서로 다른 상기 데이터 라인들에 연결될 수 있다.
일 실시예에서, 각 데이터 드라이버는 상기 복수의 피드백 라인들 중 이전 데이터 드라이버의 마지막 데이터 라인에 연결된 피드백 라인과 상기 각 데이터 드라이버의 마지막 데이터 라인에 연결된 피드백 라인으로부터 상기 복수의 피드백 전압들 중 두 개의 피드백 전압들을 수신하고, 상기 두 개의 피드백 전압들 사이의 지연량들을 측정할 수 있다.
일 실시예에서, 상기 표시 장치는 상기 데이터 드라이버 및 상기 복수의 게이트 드라이버들을 제어하는 컨트롤러를 더 포함하고, 상기 데이터 드라이버는 상기 컨트롤러에 상기 복수의 게이트 드라이버들의 상기 복수의 측정 위치들에서의 상기 결정된 게이트 쉬프트량들에 대한 정보를 제공하고, 상기 컨트롤러는, 상기 복수의 게이트 드라이버들이 상기 복수의 측정 위치들에 상응하는 상기 게이트 라인들에 상기 결정된 게이트 쉬프트량들만큼 쉬프트된 게이트 신호들을 인가하도록, 상기 복수의 게이트 드라이버들에 제공하는 게이트 클록 신호를 쉬프트할 수 있다.
일 실시예에서, 상기 컨트롤러는 상기 게이트 라인들 중 상기 복수의 측정 위치들에 상응하는 상기 게이트 라인들 사이의 게이트 라인들에 대한 게이트 쉬프트량들을 상기 복수의 측정 위치들에서의 상기 결정된 게이트 쉬프트량들을 선형 보간하여 계산할 수 있다.
일 실시예에서, 상기 컨트롤러는 상기 게이트 라인들 중 상기 복수의 측정 위치들에 상응하는 상기 게이트 라인들 사이의 게이트 라인들에 대한 게이트 쉬프트량들을 상기 표시 장치의 데이터 전압 지연 특성에 따라 점진적으로 증가시킬 수 있다.
본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 복수의 게이트 드라이버들을 포함하는 표시 장치의 구동 방법에 있어서, 적어도 하나의 데이터 라인에 테스트 전압이 인가되고, 상기 복수의 게이트 드라이버들에 상응하는 복수의 측정 위치들에서 상기 적어도 하나의 데이터 라인에 연결된 복수의 피드백 라인들을 통하여 복수의 피드백 전압들이 수신되며, 상기 복수의 피드백 전압들에 기초하여 상기 복수의 게이트 드라이버들의 상기 복수의 측정 위치들에서의 게이트 쉬프트량들이 결정되고, 게이트 라인들에 상기 결정된 게이트 쉬프트량들만큼 쉬프트된 게이트 신호들을 인가하여 영상이 표시된다.
일 실시예에서, 상기 게이트 라인들 중 상기 데이터 드라이버에 가장 근접한 게이트 라인에 상응하는 위치에서 상기 적어도 하나의 데이터 라인에 연결된 시작 게이트 피드백 라인을 통하여 상기 피드백 전압이 수신되고, 각각이 상기 복수의 게이트 드라이버들 중 상응하는 하나에 의해 구동되는 상기 게이트 라인들의 일부 중 마지막 게이트 라인에 상응하는 상기 측정 위치에서 상기 적어도 하나의 데이터 라인에 연결된 복수의 마지막 게이트 피드백 라인들을 통하여 상기 복수의 피드백 전압들이 수신될 수 있다.
일 실시예에서, 상기 시작 게이트 피드백 라인을 통하여 수신된 상기 피드백 전압에 대한 상기 복수의 마지막 게이트 피드백 라인들을 통하여 수신된 상기 복수의 피드백 전압들의 지연량들이 측정되고, 상기 복수의 측정 위치들에서의 상기 게이트 쉬프트량들이 상기 복수의 피드백 전압들의 지연량들로 결정될 수 있다.
일 실시예에서, 상기 복수의 피드백 라인들 각각의 적어도 일부는 상기 복수의 게이트 드라이버들이 실장된 복수의 연성 필름들 상에 형성될 수 있다.
본 발명의 실시예들에 따른 표시 장치 및 표시 장치의 구동 방법은, 각 게이트 드라이버마다 적어도 하나의 피드백 라인을 구비하여 각각의 게이트 드라이버들에 대한 데이터 전압 지연량들을 측정함으로써, 각각의 게이트 드라이버들에 대한 게이트 쉬프트량을 자동으로 정확하게 설정할 수 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 도면이다.
도 2는 제1 데이터 라인 및 이에 연결된 복수의 화소들의 등가 모델의 일 예를 나타내는 도면이다.
도 3은 복수의 피드백 전압들의 일 예를 나타내는 타이밍도이다.
도 4는 도 1에 도시된 데이터 전압 지연 측정기의 일 예를 나타내는 블록도이다.
도 5는 게이트 클록 신호를 쉬프트하여 게이트 신호들을 쉬프트하는 일 예를 설명하기 위한 타이밍도이다.
도 6은 게이트 라인에 따른 게이트 쉬프트량의 일 예를 나타내는 그래프이다.
도 7은 게이트 라인에 따른 게이트 쉬프트량의 다른 예를 나타내는 그래프이다.
도 8은 본 발명의 다른 실시예에 따른 표시 장치를 나타내는 도면이다.
도 9는 게이트 라인에 따른 게이트 쉬프트량의 일 예를 나타내는 그래프이다.
도 10은 본 발명의 또 다른 실시예에 따른 표시 장치를 나타내는 도면이다.
도 11은 본 발명의 또 다른 실시예에 따른 표시 장치를 나타내는 도면이다.
도 12는 본 발명의 실시예들에 따른 표시 장치의 구동 방법을 나타내는 순서도이다.
도 13은 본 발명의 실시예들에 따른 표시 장치를 포함하는 전자 기기를 나타내는 블록도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 도면이고, 도 2는 제1 데이터 라인 및 이에 연결된 복수의 화소들의 등가 모델의 일 예를 나타내는 도면이며, 도 3은 복수의 피드백 전압들의 일 예를 나타내는 타이밍도이고, 도 4는 도 1에 도시된 데이터 전압 지연 측정기의 일 예를 나타내는 블록도이며, 도 5는 게이트 클록 신호를 쉬프트하여 게이트 신호들을 쉬프트하는 일 예를 설명하기 위한 타이밍도이고, 도 6은 게이트 라인에 따른 게이트 쉬프트량의 일 예를 나타내는 그래프이며, 도 7은 게이트 라인에 따른 게이트 쉬프트량의 다른 예를 나타내는 그래프이다.
도 1을 참조하면, 표시 장치(100)는 표시 영역(DA)에서 복수의 화소들을 포함하는 표시 패널(PD), 상기 복수의 화소들에 데이터 전압들을 제공하는 적어도 하나의 데이터 드라이버(DIC1, DIC2, DIC3, DIC4), 상기 복수의 화소들에 게이트 신호들을 제공하는 복수의 게이트 드라이버들(GIC1, GIC2, GIC3, GIC4), 데이터 드라이버(DIC1, DIC2, DIC3, DIC4)와 복수의 게이트 드라이버들(GIC1, GIC2, GIC3, GIC4)을 제어하는 컨트롤러(CON), 및 적어도 하나의 데이터 라인(DL(1))에 연결된 복수의 피드백 라인들(FBL0, FBL1, FBL2, FBL3, FLB4)을 포함할 수 있다.
표시 패널(DP)은 복수의 데이터 라인들(DL(1), DL(M), DL(M+1), DL(2M), DL(2M+1), DL(3M), DL(3M+1), DL(4M)), 복수의 게이트 라인들(GL(1), GL(N), GL(N+1), GL(2N), GL(2N+1), GL(3N), GL(3N+1), GL(4N)), 및 복수의 데이터 라인들(DL(1) 내지 DL(4M))과 복수의 게이트 라인들(GL(1) 내지 GL(4N))에 연결된 상기 복수의 화소들을 포함할 수 있다. 일 실시예에서, 각 화소는 스위칭 트랜지스터, 및 상기 스위칭 트랜지스터에 연결된 액정 커패시터를 포함할 수 있고, 표시 패널(DP)은 액정 표시(Liquid Crystal Display; LCD) 패널일 수 있다. 다만, 표시 패널(DP)은 상기 LCD 패널에 한정되지 않고, 임의의 표시 패널일 수 있다.
적어도 하나의 데이터 드라이버(DIC1, DIC2, DIC3, DIC4)는 컨트롤러(CON)로부터 출력된 영상 데이터 및 데이터 제어 신호에 기초하여 상기 데이터 전압들을 생성하고, 데이터 라인들(DL(1) 내지 DL(4M))에 데이터 전압(VD)을 인가할 수 있다. 예를 들어, 상기 데이터 제어 신호는 수평 개시 신호 및 로드 신호를 포함할 수 있으나, 이에 한정되지 않는다. 도 1의 예에서, 표시 장치(100)는 각각이 M개(M은 2 이상의 자연수)의 데이터 라인들(예를 들어, 제1 데이터 드라이버(DIC1)의 경우, 제1 데이터 라인(DL(1)) 내지 제M 데이터 라인(DL(M)))을 구동하는 네 개의 데이터 드라이버들(DIC1, DIC2, DIC3, DIC4)을 포함할 수 있다. 다만, 본 발명의 실시예들에 따른 표시 장치(100)는 이에 한정되지 않고, 1 이상의 임의의 수의 데이터 드라이버를 포함할 수 있다.
일 실시예에서, 각 데이터 드라이버(DIC1, DIC2, DIC3, DIC4)는 집적 회로(Integrated circuit; IC)의 형태로 구현되고, 표시 패널(DP)에 부착된 연성 필름(DFF)에 실장될 수 있다. 예를 들어, 각 데이터 드라이버(DIC1, DIC2, DIC3, DIC4)는 연성 필름(DFF)에 COF(Chip On Film) 방식 또는 TAB(Tape Automated Bonding) 방식으로 실장될 수 있다.
복수의 게이트 드라이버들(GIC1, GIC2, GIC3, GIC4)은 컨트롤러(CON)로부터 수신된 게이트 제어 신호에 기초하여 상기 게이트 신호들을 생성하고, 상기 게이트 신호들을 게이트 라인들(GL(1) 내지 GL(4N))에 순차적으로 인가할 수 있다. 예를 들어, 상기 게이트 제어 신호는 게이트 클록 신호(CPV) 및 스캔 시작 펄스를 포함할 수 있으나, 이에 한정되지 않는다. 도 1의 예에서, 표시 장치(100)는 각각이 N개(N은 2 이상의 자연수)의 게이트 라인들(예를 들어, 제1 게이트 드라이버(GIC1)의 경우, 제1 게이트 라인(GL(1)) 내지 제N 게이트 라인(GL(N)))을 구동하는 네 개의 게이트 드라이버들(GIC1, GIC2, GIC3, GIC4)을 포함할 수 있다. 다만, 본 발명의 실시예들에 따른 표시 장치(100)는 이에 한정되지 않고, 2 이상의 임의의 수의 게이트 드라이버들을 포함할 수 있다.
일 실시예에서, 각 게이트 드라이버(GIC1, GIC2, GIC3, GIC4)는 IC의 형태로 구현되고, 표시 패널(DP)에 부착된 연성 필름(GFF)에 실장될 수 있다. 예를 들어, 각 게이트 드라이버(GIC1, GIC2, GIC3, GIC4)는 연성 필름(GFF)에 COF 방식 또는 TAB 방식으로 실장될 수 있다.
컨트롤러(CON)는 외부의 호스트(예를 들어, 그래픽 처리 유닛(Graphic Processing Unit))로부터 영상 데이터 및 제어 신호를 제공받을 수 있다. 예를 들어, 상기 영상 데이터는 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터를 포함하는 RGB 데이터일 수 있다. 또한, 예를 들어, 상기 제어 신호는 데이터 인에이블 신호, 마스터 클록 신호 등을 포함할 수 있다. 컨트롤러(CON)는 상기 영상 데이터 및 상기 제어 신호에 기초하여 상기 데이터 제어 신호, 상기 게이트 제어 신호 및 출력 영상 데이터를 생성하고, 데이터 드라이버(DIC1, DIC2, DIC3, DIC4)에 상기 데이터 제어 신호 및 상기 출력 영상 데이터를 제공하여 데이터 드라이버(DIC1, DIC2, DIC3, DIC4)의 동작을 제어하고, 게이트 드라이버(GIC1, GIC2, GIC3, GIC4)에 상기 게이트 제어 신호를 제공하여 게이트 드라이버(GIC1, GIC2, GIC3, GIC4)의 동작을 제어할 수 있다. 일 실시예에서, 컨트롤러(CON)는 타이밍 컨트롤러(Timing Controller; TCON)일 수 있다. 또한, 일 실시예에서, 도 1에 도시된 바와 같이, 컨트롤러(CON)는 데이터 드라이버(DIC1, DIC2, DIC3, DIC4)가 실장된 연성 필름(DFF)이 부착된 회로 보드(PCB)상에 배치될 수 있다. 예를 들어, 회로 보드(PCB)는 인쇄 회로 보도(Printed Circuit Board) 또는 연성 인쇄 회로 보드(Flexible Printed Circuit Board)일 수 있다.
복수의 피드백 라인들(FBL0, FBL1, FBL2, FBL3, FLB4) 각각의 일 단은 소정의 측정 위치(MP0, MP1, MP2, MP3, MP4)에서 적어도 하나의 데이터 라인(DL(1))에 연결되고, 타 단은 적어도 하나의 데이터 드라이버(DIC1)에 연결될 수 있다. 복수의 피드백 라인들(FBL0, FBL1, FBL2, FBL3, FLB4)의 적어도 일부(FBL1, FBL2, FBL3, FLB4)는 복수의 게이트 드라이버들(GIC1, GIC2, GIC3, GIC4)에 각각 상응하는 복수의 측정 위치들(MP1, MP2, MP3, MP4)에서 적어도 하나의 데이터 라인(DL(1))에 연결될 수 있다.
일 실시예에서, 도 1에 도시된 바와 같이, 복수의 피드백 라인들(FBL0, FBL1, FBL2, FBL3, FLB4)은, 각각이, 복수의 게이트 드라이버들(GIC1, GIC2, GIC3, GIC4) 중 상응하는 하나(예를 들어, GIC1)에 의해 구동되는 게이트 라인들(GL(1) 내지 GL(4N))의 일부(예를 들어, GL(1) 내지 GL(N)) 중 마지막 게이트 라인(즉, 데이터 드라이버(DIC1, DIC2, DIC3, DIC4)로부터 가장 멀리 위치한 게이트 라인, 예를 들어, GL(N))에 상응하는 측정 위치(예를 들어, MP1)에서 적어도 하나의 데이터 라인(DL(1))에 연결된 복수의 마지막 게이트 피드백 라인들(FBL1, FLB2, FBL3, FBL4), 및 게이트 라인들(GL(1) 내지 GL(4N)) 중 데이터 드라이버(DIC1, DIC2, DIC3, DIC4)에 가장 근접한 게이트 라인(GL(1))에 상응하는 측정 위치(MP0)에서 적어도 하나의 데이터 라인(DL(1))에 연결된 시작 게이트 피드백 라인(FBL0)을 포함할 수 있다.
또한, 일 실시예에서, 도 1에 도시된 바와 같이, 복수의 게이트 드라이버들(GIC1, GIC2, GIC3, GIC4)에 각각 상응하는 복수의 측정 위치들(MP1, MP2, MP3, MP4)에서 적어도 하나의 데이터 라인(DL(1))에 연결된 복수의 피드백 라인들(FBL1, FLB2, FBL3, FBL4), 즉 복수의 마지막 게이트 피드백 라인들(FBL1, FLB2, FBL3, FBL4)은 복수의 게이트 드라이버들(GIC1, GIC2, GIC3, GIC4)이 실장된 복수의 연성 필름들(GFF) 상에 형성된 필름 배선으로 구현될 수 있다. 예를 들어, 도 1에 도시된 바와 같이, 복수의 피드백 라인들(FBL1, FLB2, FBL3, FBL4) 각각의 적어도 일부는 각 연성 필름(GFF)의 각 게이트 드라이버(GIC1, GIC2, GIC3, GIC4)의 실장 영역에 대한 외곽부(예를 들어, 표시 패널(DP)의 반대 방향)를 지나도록 형성될 수 있다. 복수의 피드백 라인들(FBL1, FLB2, FBL3, FBL4)이 상기 필름 배선으로 구현된 경우, 복수의 피드백 라인들(FBL1, FLB2, FBL3, FBL4)은 가능한 짧은 배선 길이를 가지도록 도 1에 도시된 바와 같이, 복수의 데이터 라인들(DL(1) 내지 DL(4M)) 중 복수의 게이트 드라이버들(GIC1, GIC2, GIC3, GIC4)에 가장 근접한 데이터 라인(DL(1))에 연결될 수 있다. 이와 같이, 일 실시예에서, 복수의 피드백 라인들(FBL1, FLB2, FBL3, FBL4)이 상기 필름 배선으로 (또는 상기 필름 배선을 포함하도록) 구현됨으로써, 표시 패널(DP)의 개구율이 감소되지 않을 수 있다.
한편, 데이터 드라이버(DIC1, DIC2, DIC3, DIC4)로부터 출력되는 상기 데이터 전압들은 데이터 드라이버(DIC1, DIC2, DIC3, DIC4)로부터 상기 화소의 거리에 따라 지연될 수 있다. 예를 들어, 도 2에 도시된 바와 같이, 제1 데이터 라인(DL(1)) 및 제1 데이터 라인(DL(1))에 연결된 상기 복수의 화소들은 직렬 연결된 저항들(R) 및 저항들(R)에 연결된 커패시터들(C)을 포함하는 등가 모델로 모델링될 수 있고, 상기 데이터 전압은 저항들(R) 및 커패시터들(C)에 의한 저항-커패시터(Resistor Capacitor; RC) 지연에 의해 지연될 수 있으며, 상기 데이터 전압의 지연량은 데이터 드라이버(DIC1, DIC2, DIC3, DIC4)로부터 상기 화소의 거리가 증가함에 따라 증가될 수 있다. 이러한 RC 지연에 의해, 상기 게이트 신호의 온 구간과 상기 데이터 전압의 하이 구간 사이에 미스매치가 발생될 수 있고, 데이터 드라이버(DIC1, DIC2, DIC3, DIC4)로부터 상기 화소의 거리가 증가할수록 상기 화소의 충전율이 감소되고, 화질이 저하될 수 있다.
이러한 RC 지연에 따른 화질 저하를 방지하도록, 본 발명의 실시예들에 따른 표시 장치(100)는 피드백 라인(FBL1, FBL2, FBL3, FBL4)을 이용하여 각 게이트 드라이버(GIC1, GIC2, GIC3, GIC4)마다 적어도 하나의 측정 위치(MP1, MP2, MP3, MP4)에서 데이터 전압 지연량을 측정하고, 복수의 게이트 드라이버들(GIC1, GIC2, GIC3, GIC4)에 각각 상응하는 복수의 측정 위치들(MP1, MP2, MP3, MP4)에서의 상기 데이터 전압 지연량들에 기초하여 상기 게이트 신호들의 게이트 쉬프트량들을 자동으로 정확하게 설정할 수 있다.
이러한 게이트 쉬프트량 자동 설정을 위하여, 적어도 하나의 데이터 드라이버(DIC1)는 적어도 하나의 데이터 라인(DL(1))에 테스트 전압(TV)을 인가하고, 복수의 측정 위치들(MP0, MP1, MP2, MP3, MP4)에서 적어도 하나의 데이터 라인(DL(1))에 연결된 복수의 피드백 라인들(FBL0, FBL1, FBL2, FBL3, FBL4)을 통하여 복수의 피드백 전압들(FV0, FV1, FV2, FV3, FV4)을 수신할 수 있다. 일 실시예에서, 도 1 및 도 2에 도시된 바와 같이, 표시 장치(100)는 데이터 드라이버(DIC1)에 가장 근접한 게이트 라인(GL(1))에 상응하는 측정 위치(MP0)에서 데이터 라인(DL(1))에 연결된 시작 게이트 피드백 라인(FBL0), 및 복수의 게이트 드라이버들(GIC1, GIC2, GIC3, GIC4)의 마지막 게이트 라인들(GL(N), GL(2N), GL(3N), GL(4N))에 상응하는 측정 위치들(MP1, MP2, MP3, MP4)에서 데이터 라인(DL(1))에 연결된 복수의 마지막 게이트 피드백 라인들(FBL1, FLB2, FBL3, FBL4)을 포함하고, 시작 게이트 피드백 라인(FBL0) 및 복수의 마지막 게이트 피드백 라인들(FBL1, FLB2, FBL3, FBL4)을 통하여 복수의 피드백 전압들(FV0, FV1, FV2, FV3, FV4)을 수신할 수 있다.
데이터 드라이버(DIC1)는 복수의 피드백 라인들(FBL0, FBL1, FBL2, FBL3, FBL4)을 통하여 수신된 복수의 피드백 전압들(FV0, FV1, FV2, FV3, FV4)에 기초하여 복수의 게이트 드라이버들(GIC1, GIC2, GIC3, GIC4)에 각각 상응하는 측정 위치들(MP1, MP2, MP3, MP4)에서의 데이터 전압 지연량들을 측정할 수 있다. 예를 들어, 도 1 내지 도 3에 도시된 바와 같이, 복수의 마지막 게이트 피드백 라인들(FBL1, FLB2, FBL3, FBL4)을 통하여 수신된 복수의 피드백 전압들(FV1, FV2, FV3, FV4)은 시작 게이트 피드백 라인(FBL0)을 통하여 수신된 피드백 전압(FV0)(이하, '시작 게이트 피드백 전압'이라 함)보다 지연될 수 있고, 데이터 드라이버(DIC1)는 시작 게이트 피드백 전압(FV0)에 대한 복수의 마지막 게이트 피드백 라인들(FBL1, FLB2, FBL3, FBL4)을 통하여 수신된 복수의 피드백 전압들(FV1, FV2, FV3, FV4)의 데이터 전압 지연량들(DVD1, DVD2, DVD3, DVD4), 즉 복수의 게이트 드라이버들(GIC1, GIC2, GIC3, GIC4)에 각각 상응하는 측정 위치들(MP1, MP2, MP3, MP4)에서의 데이터 전압 지연량들(DVD1, DVD2, DVD3, DVD4)을 측정할 수 있다.
일 실시예에서, 데이터 드라이버(DIC1)는 측정 위치들(MP1, MP2, MP3, MP4)에서의 데이터 전압 지연량들(DVD1, DVD2, DVD3, DVD4)을 측정하는 데이터 전압 지연 측정기(DVDM)를 포함할 수 있다. 예를 들어, 도 4에 도시된 바와 같이, 데이터 전압 지연 측정기(DVDM)는 시작 게이트 피드백 라인(FBL0) 및 복수의 마지막 게이트 피드백 라인들(FBL1, FLB2, FBL3, FBL4)을 통하여 수신된 복수의 피드백 전압들(FV0, FV1, FV2, FV3, FV4)을 기준 전압(VREF)과 비교하는 복수의 비교기들(COMP0, COMP1, COMP2, COMP3, COMP4), 각각이, 복수의 비교기들(COMP0, COMP1, COMP2, COMP3, COMP4)의 복수의 출력 신호들 중 인접한 두 개의 출력 신호들에 XOR 연산을 수행하는 복수의 XOR 게이트들(XOR1, XOR2, XOR3, XOR4), 및 복수의 XOR 게이트들(XOR1, XOR2, XOR3, XOR4)의 복수의 출력 신호들의 하이 구간들을 카운팅하는 복수의 카운터들(CNT1, CNT2, CNT3, CNT4)을 포함할 수 있다. 도 4에는 데이터 전압 지연 측정기(DVDM)의 구성의 일 예가 도시되어 있으나, 본 발명의 실시예들에 따른 데이터 전압 지연 측정기(DVDM)의 구성은 도 4의 예에 한정되지 않는다.
도 4에 도시된 예에서, 각 카운터(CNT1, CNT2, CNT3, CNT4)의 출력 신호는 인접한 두 개의 피드백 전압들 사이의 지연량을 나타낼 수 있다. 즉, 제1 카운터(CNT1)는 시작 게이트 피드백 전압(FV0)으로부터 제1 측정 위치(MP1)에서의 피드백 전압(FV1)의 지연량(DVD1)을 나타내는 출력 신호를 출력하고, 제2 카운터(CNT2)는 제1 측정 위치(MP1)에서의 피드백 전압(FV1)으로부터 제2 측정 위치(MP2)에서의 피드백 전압(FV2)의 지연량(즉, DVD2-DVD1)을 나타내는 출력 신호를 출력하며, 제3 카운터(CNT3)는 제2 측정 위치(MP2)에서의 피드백 전압(FV2)으로부터 제3 측정 위치(MP3)에서의 피드백 전압(FV3)의 지연량(즉, DVD3-DVD2)을 나타내는 출력 신호를 출력하고, 제4 카운터(CNT4)는 제3 측정 위치(MP3)에서의 피드백 전압(FV3)으로부터 제4 측정 위치(MP4)에서의 피드백 전압(FV4)의 지연량(즉, DVD4-DVD3)을 나타내는 출력 신호를 출력할 수 있다.
데이터 드라이버(DIC1)는 이러한 복수의 피드백 전압들(FV0, FV1, FV2, FV3, FV4) 사이의 지연량들(DVD1, DVD2-DVD1, DVD3-DVD2, DVD4-DVD3)에 기초하여 시작 게이트 피드백 전압(FV0)에 대한 복수의 측정 위치들(MP1, MP2, MP3, MP4)에서의 복수의 피드백 전압들(FV1, FV2, FV3, FV4)의 지연량들(DVD1, DVD2, DVD3, DVD4)을 획득할 수 있고, 복수의 게이트 드라이버들(GIC1, GIC2, GIC3, GIC4)의 복수의 측정 위치들(MP1, MP2, MP3, MP4)에서의 게이트 쉬프트량들을 복수의 피드백 전압들(FV1, FV2, FV3, FV4)의 지연량들(DVD1, DVD2, DVD3, DVD4)로 결정할 수 있다. 또한, 데이터 드라이버(DIC1)는 복수의 게이트 드라이버들(GIC1, GIC2, GIC3, GIC4)의 복수의 측정 위치들(MP1, MP2, MP3, MP4)에서의 상기 결정된 게이트 쉬프트량들(또는 데이터 전압 지연량들(DVD1, DVD2, DVD3, DVD4))에 대한 정보(GSAI)를 컨트롤러(CON)에 제공할 수 있다.
복수의 측정 위치들(MP1, MP2, MP3, MP4)에서의 상기 결정된 게이트 쉬프트량들(또는 데이터 전압 지연량들(DVD1, DVD2, DVD3, DVD4))에 대한 정보(GSAI)에 기초하여, 컨트롤러(CON)는, 복수의 게이트 드라이버들(GIC1, GIC2, GIC3, GIC4)이 복수의 측정 위치들(MP1, MP2, MP3, MP4)에 상응하는 게이트 라인들(GL(N), GL(2N), GL(3N), GL(4N))에 상기 결정된 게이트 쉬프트량들만큼 쉬프트된 게이트 신호들을 인가하도록, 복수의 게이트 드라이버들(GIC1, GIC2, GIC3, GIC4)에 제공하는 게이트 클록 신호(CPV)를 쉬프트할 수 있다. 예를 들어, 도 5에 도시된 바와 같이, 컨트롤러(CON)는 제1 게이트 드라이버(GIC1)가 제1 게이트 라인(GL(1))에 제1 게이트 신호(GS(1))를 출력할 때 원본 게이트 클록 신호(ORI_CPV)와 동일한 게이트 클록 신호(CPV)를 출력하나, 제1 게이트 드라이버(GIC1)가 제N 게이트 라인(GL(N))에 제N 게이트 신호(GS(N))를 출력할 때 원본 게이트 클록 신호(ORI_CPV)로부터 제1 측정 위치(MP1)에서의 상기 결정된 게이트 쉬프트량(즉, 시작 게이트 피드백 전압(FV0)에 대한 제1 측정 위치(MP1)에서의 피드백 전압(FV1)의 지연량(DVD1))만큼 게이트 클록 신호(CPV)를 쉬프트(또는 지연)시키고, 제2 게이트 드라이버(GIC2)가 제2N 게이트 라인(GL(2N))에 제2N 게이트 신호(GS(2N))를 출력할 때 원본 게이트 클록 신호(ORI_CPV)로부터 제2 측정 위치(MP2)에서의 상기 결정된 게이트 쉬프트량(즉, 시작 게이트 피드백 전압(FV0)에 대한 제2 측정 위치(MP2)에서의 피드백 전압(FV2)의 지연량(DVD2))만큼 게이트 클록 신호(CPV)를 쉬프트(또는 지연)시키고, 제3 게이트 드라이버(GIC3)가 제3N 게이트 라인(GL(3N))에 제3N 게이트 신호(GS(3N))를 출력할 때 원본 게이트 클록 신호(ORI_CPV)로부터 제3 측정 위치(MP3)에서의 상기 결정된 게이트 쉬프트량(즉, 시작 게이트 피드백 전압(FV0)에 대한 제3 측정 위치(MP3)에서의 피드백 전압(FV3)의 지연량(DVD3))만큼 게이트 클록 신호(CPV)를 쉬프트(또는 지연)시키고, 제4 게이트 드라이버(GIC4)가 제4N 게이트 라인(GL(4N))에 제4N 게이트 신호(GS(4N))를 출력할 때 원본 게이트 클록 신호(ORI_CPV)로부터 제4 측정 위치(MP4)에서의 상기 결정된 게이트 쉬프트량(즉, 시작 게이트 피드백 전압(FV0)에 대한 제4 측정 위치(MP4)에서의 피드백 전압(FV4)의 지연량(DVD4))만큼 게이트 클록 신호(CPV)를 쉬프트(또는 지연)시킬 수 있다.
또한, 컨트롤러(CON)는, 복수의 측정 위치들(MP0, MP1, MP2, MP3, MP4) 사이의 게이트 라인들에 대하여 점진적으로 쉬프트된 게이트 신호들이 인가하도록, 게이트 클록 신호(CPV)를 점진적으로 쉬프트할 수 있다.
일 실시예에서, 도 6에 도시된 바와 같이, 컨트롤러(CON)는 게이트 라인들(GL(1) 내지 GL(4N)) 중 복수의 측정 위치들(MP0, MP1, MP2, MP3, MP4)에 상응하는 게이트 라인들(GL(1), GL(N), GL(2N), GL(3N), GL(4N)) 사이의 게이트 라인들에 대한 게이트 쉬프트량들을 복수의 측정 위치들(MP0, MP1, MP2, MP3, MP4)에서의 결정된 게이트 쉬프트량들(DVD1, DVD2, DVD3, DVD4)을 선형 보간하여 계산할 수 있다. 즉, 컨트롤러(CON)는, 제1 게이트 드라이버(GIC1)가 제1 게이트 라인(GL(1))에 제1 게이트 신호(GS(1))를 출력할 때부터 제1 게이트 드라이버(GIC1)가 제N 게이트 라인(GL(N))에 제N 게이트 신호(GS(N))를 출력할 때까지, 게이트 클록 신호(CPV)의 쉬프트량을 0으로부터 제1 측정 위치(MP1)에서의 상기 결정된 게이트 쉬프트량(즉, DVD1)까지 선형적으로 증가시키고, 제2 게이트 드라이버(GIC2)가 제2N 게이트 라인(GL(2N))에 제2N 게이트 신호(GS(2N))를 출력할 때까지, 게이트 클록 신호(CPV)의 쉬프트량을 제2 측정 위치(MP1)에서의 상기 결정된 게이트 쉬프트량(즉, DVD2)까지 선형적으로 증가시키며, 제3 게이트 드라이버(GIC3)가 제3N 게이트 라인(GL(3N))에 제3N 게이트 신호(GS(3N))를 출력할 때까지, 게이트 클록 신호(CPV)의 쉬프트량을 제3 측정 위치(MP3)에서의 상기 결정된 게이트 쉬프트량(즉, DVD3)까지 선형적으로 증가시키고, 제4 게이트 드라이버(GIC4)가 제4N 게이트 라인(GL(4N))에 제4N 게이트 신호(GS(4N))를 출력할 때까지, 게이트 클록 신호(CPV)의 쉬프트량을 제4 측정 위치(MP4)에서의 상기 결정된 게이트 쉬프트량(즉, DVD4)까지 선형적으로 증가시킬 수 있다.
다른 실시예에서, 도 7에 도시된 바와 같이, 컨트롤러(CON)는 게이트 라인들(GL(1) 내지 GL(4N)) 중 복수의 측정 위치들(MP0, MP1, MP2, MP3, MP4)에 상응하는 게이트 라인들(GL(1), GL(N), GL(2N), GL(3N), GL(4N)) 사이의 게이트 라인들에 대한 게이트 쉬프트량들을 표시 장치(100)의 데이터 전압 지연 특성에 따라 점진적으로 증가시킬 수 있다. 예를 들어, 컨트롤러(CON)는 표시 장치(100)의 상기 데이터 전압 지연 특성에 대한 모델(예를 들어, 고차 함수 모델 또는 지수 함수 모델)에 대한 정보를 미리 저장하고, 상기 모델을 복수의 측정 위치들(MP0, MP1, MP2, MP3, MP4)에서의 상기 결정된 게이트 쉬프트량들을 이용하여 보정하며, 상기 보정된 모델을 이용하여 게이트 클록 신호(CPV)를 점진적으로 쉬프트할 수 있다.
상술한 바와 같이, 본 발명의 실시예들에 따른 표시 장치(100)는 각 게이트 드라이버(GIC1, GIC2, GIC3, GIC4)마다 적어도 하나의 피드백 라인(FBL1, FBL2, FBL3, FBL4)을 구비하여 각각의 게이트 드라이버들(GIC1, GIC2, GIC3, GIC4)에 상응하는 각각의 측정 위치들(MP1, MP2, MP3, MP4)에서의 데이터 전압 지연량들(DVD1, DVD2, DVD3, DVD4)을 측정함으로써, 각각의 게이트 드라이버들(GIC1, GIC2, GIC3, GIC4)에 대한 게이트 쉬프트량들을 자동으로 정확하게 설정할 수 있다. 또한, 표시 장치(100)는 데이터 드라이버(DIC1, DIC2, DIC3, DIC4)로부터 상기 화소의 거리에 따른 RC 지연에 의해 데이터 전압이 지연된 만큼 쉬프트된(또는 지연된) 게이트 신호를 출력함으로써, 데이터 드라이버(DIC1, DIC2, DIC3, DIC4)로부터 거리에 따른 상기 화소의 충전율 감소 및 화질 저하를 방지할 수 있다.
도 8은 본 발명의 다른 실시예에 따른 표시 장치를 나타내는 도면이고, 도 9는 게이트 라인에 따른 게이트 쉬프트량의 일 예를 나타내는 그래프이다.
도 8을 참조하면, 표시 장치(100a)는 표시 영역(DA)에서 복수의 화소들을 포함하는 표시 패널(PD), 상기 복수의 화소들에 데이터 전압들을 제공하는 적어도 하나의 데이터 드라이버(DIC1, DIC2, DIC3, DIC4), 상기 복수의 화소들에 게이트 신호들을 제공하는 복수의 게이트 드라이버들(GIC1, GIC2, GIC3, GIC4), 데이터 드라이버(DIC1, DIC2, DIC3, DIC4)와 복수의 게이트 드라이버들(GIC1, GIC2, GIC3, GIC4)을 제어하는 컨트롤러(CON), 및 적어도 하나의 데이터 라인(DL(1))에 연결된 복수의 피드백 라인들(FBL0, FBL1-1, FBL1, FBL2-1, FBL2, FBL3-1, FBL3, FBL4-1, FLB4)을 포함할 수 있다. 도 8의 표시 장치(100a)는, 각 게이트 드라이버(GIC1, GIC2, GIC3, GIC4)마다 적어도 하나의 피드백 라인(FBL1-1, FBL2-1, FBL3-1, FBL4-1)을 더 포함하는 것을 제외하고, 도 1의 표시 장치(100)와 실질적으로 동일한 구성 및 동작을 가질 수 있다. 도 8에는, 편의상, 피드백 라인들(FBL1, FBL2, FBL3, FLB4) 및 피드백 라인들(FBL1-1, FBL2-1, FBL3-1, FLB4-1) 각각이 단일한 라인으로 간략하게 표시되었다.
도 8의 표시 장치(100a)는, 데이터 라인(DL(1))에 연결된 복수의 피드백 라인들(FBL0, FBL1-1, FBL1, FBL2-1, FBL2, FBL3-1, FBL3, FBL4-1, FLB4)로서, 시작 게이트 피드백 라인(FBL0) 및 복수의 마지막 게이트 피드백 라인들(FBL1, FLB2, FBL3, FBL4)과 함께, 각각이, 복수의 게이트 드라이버들(GIC1, GIC2, GIC3, GIC4) 중 상응하는 하나(예를 들어, GIC1)에 의해 구동되는 게이트 라인들(GL(1) 내지 GL(4N))의 일부(예를 들어, GL(1) 내지 GL(N)) 중 중간 게이트 라인(예를 들어, GL(N/2))에 상응하는 측정 위치(예를 들어, MP1-1)에서 적어도 하나의 데이터 라인(DL(1))에 연결된 복수의 중간 게이트 피드백 라인들(FBL1-1, FBL2-1, FBL3-1, FLB4-1)을 더 포함할 수 있다. 이에 따라, 표시 장치(100a)는, 도 9에 도시된 바와 같이, 복수의 게이트 드라이버들(GIC1, GIC2, GIC3, GIC4)의 마지막 게이트 라인들(GL(N), GL(2N), GL(3N), GL(4N))에 상응하는 측정 위치들(MP1, MP2, MP3, MP4)에서의 데이터 전압 지연량들(DVD1, DVD2, DVD3, DVD4)과 함께 복수의 게이트 드라이버들(GIC1, GIC2, GIC3, GIC4)의 중간 게이트 라인들(GL(N/2), GL(3N/2), GL(5N/2), GL(7N/2))에 상응하는 측정 위치들(MP1-1, MP2-1, MP3-1, MP4-1)에서의 데이터 전압 지연량들(DVD1-1, DVD2-1, DVD3-1, DVD4-1)을 측정할 수 있고, 복수의 측정 위치들(MP1-1, MP1, MP2-1, MP2, MP3-1, MP3, MP4-1, MP4)에서의 게이트 쉬프트량들을 측정된 데이터 전압 지연량들(DVD1-1, DVD1, DVD2-1, DVD2, DVD3-1, DVD3, DVD4-1, DVD4)로 설정할 수 있다. 이에 따라, 상기 게이트 쉬프트량들이 보다 정확하게 설정될 수 있고, RC 지연에 의한 화소의 충전율 감소 및 화질 저하가 더욱 방지할 수 있다.
도 10은 본 발명의 또 다른 실시예에 따른 표시 장치를 나타내는 도면이다.
도 10을 참조하면, 표시 장치(100b)는 표시 영역(DA)에서 복수의 화소들을 포함하는 표시 패널(PD), 상기 복수의 화소들에 데이터 전압들을 제공하는 적어도 하나의 데이터 드라이버(DIC1, DIC2, DIC3, DIC4), 상기 복수의 화소들에 게이트 신호들을 제공하는 복수의 게이트 드라이버들(GIC1, GIC2, GIC3, GIC4), 데이터 드라이버(DIC1, DIC2, DIC3, DIC4)와 복수의 게이트 드라이버들(GIC1, GIC2, GIC3, GIC4)을 제어하는 컨트롤러(CON), 및 적어도 하나의 데이터 라인(DL(1))에 연결된 복수의 피드백 라인들(FBL0, FBL1, FBL2, FBL3, FLB4)을 포함할 수 있다. 도 10의 표시 장치(100b)는, 복수의 피드백 라인들(FBL0, FBL1, FBL2, FBL3, FLB4)이 표시 패널(PD)내에 형성된 것을 제외하고, 도 1의 표시 장치(100)와 실질적으로 동일한 구성 및 동작을 가질 수 있다.
일 실시예에서, 도 10에 도시된 바와 같이, 복수의 피드백 라인들(FBL1, FBL2, FBL3, FLB4)은 표시 패널(PD)의 표시 영역(DA) 내에 데이터 라인들(DL(1) 내지 DL(4M))에 평행하게 형성될 수 있다. 또한, 복수의 피드백 라인들(FBL0, FBL1, FBL2, FBL3, FLB4)은 데이터 라인들(DL(1) 내지 DL(4M)) 중 복수의 게이트 드라이버들(GIC1, GIC2, GIC3, GIC4)에 가장 근접한 데이터 라인(DL(1))에 연결될 수 있다. 이와 같이, 복수의 피드백 라인들(FBL0, FBL1, FBL2, FBL3, FLB4)이 가장 바깥쪽 데이터 라인(DL(1))에 연결됨으로써, 표시 패널(DP)의 개구율이 실질적으로 감소되지 않을 수 있다.
도 11은 본 발명의 또 다른 실시예에 따른 표시 장치를 나타내는 도면이다.
도 11을 참조하면, 표시 장치(100c)는 표시 영역(DA)에서 복수의 화소들을 포함하는 표시 패널(PD), 상기 복수의 화소들에 데이터 전압들을 제공하는 복수의 데이터 드라이버들(DIC1, DIC2, DIC3, DIC4), 상기 복수의 화소들에 게이트 신호들을 제공하는 복수의 게이트 드라이버들(GIC1, GIC2, GIC3, GIC4), 복수의 데이터 드라이버들(DIC1, DIC2, DIC3, DIC4)과 복수의 게이트 드라이버들(GIC1, GIC2, GIC3, GIC4)을 제어하는 컨트롤러(CON), 및 복수의 데이터 라인들(DL(1), DL(M), DL(2M), DL(3M), DL(4M))에 각각 연결된 복수의 피드백 라인들(FBL0, FBL1, FBL2, FBL3, FLB4)을 포함할 수 있다. 도 11의 표시 장치(100c)는, 복수의 피드백 라인들(FBL0, FBL1, FBL2, FBL3, FLB4)의 배치 및 복수의 데이터 드라이버들(DIC1, DIC2, DIC3, DIC4)에 의한 데이터 전압 지연량 측정을 제외하고, 도 1의 표시 장치(100)와 실질적으로 동일한 구성 및 동작을 가질 수 있다.
일 실시예에서, 복수의 피드백 라인들(FBL1, FBL2, FBL3, FLB4)은 표시 패널(PD)의 표시 영역(DA) 내에 데이터 라인들(DL(1) 내지 DL(4M))에 평행하게 형성될 수 있다. 또한, 복수의 피드백 라인들(FBL0, FBL1, FBL2, FBL3, FLB4)은, 도 11에 도시된 바와 같이, 복수의 측정 위치들(MP0, MP1, MP2, MP3, MP4)이 표시 영역(DA) 내에 대각선 방향으로 배치되도록, 서로 다른 상기 데이터 라인들(DL(1), DL(M), DL(2M), DL(3M), DL(4M))에 연결될 수 있다. 예를 들어, 도 11에 도시된 바와 같이, 시작 게이트 피드백 라인(FBL0)은 제1 데이터 라인(DL(1))에 연결되고, 제1 마지막 게이트 피드백 라인(FBL1)은 제M 데이터 라인(DL(M))에 연결되며, 제2 마지막 게이트 피드백 라인(FBL2)은 제2M 데이터 라인(DL(2M))에 연결되고, 제3 마지막 게이트 피드백 라인(FBL3)은 제3M 데이터 라인(DL(3M))에 연결되고 제4 마지막 게이트 피드백 라인(FBL4)은 제4M 데이터 라인(DL(4M))에 연결될 수 있다.
또한, 일 실시예에서, 각 데이터 드라이버(DIC1, DIC2, DIC3, DIC4)는 복수의 피드백 라인들(FBL0, FBL1, FBL2, FBL3, FLB4) 중 이전 데이터 드라이버의 마지막 데이터 라인에 연결된 피드백 라인과 상기 각 데이터 드라이버의 마지막 데이터 라인에 연결된 피드백 라인으로부터 두 개의 피드백 전압들을 수신하고, 상기 두 개의 피드백 전압들 사이의 지연량들을 측정할 수 있다. 예를 들어, 제1 데이터 드라이버(DIC1)는 시작 게이트 피드백 라인(FBL0)과 제1 데이터 드라이버(DIC1)의 마지막 데이터 라인(DL(M))에 연결된 제1 마지막 게이트 피드백 라인(FBL1)을 통하여 두 개의 피드백 전압들을 수신하고, 시작 게이트 피드백 라인(FBL0)과 제1 마지막 게이트 피드백 라인(FBL1)을 통하여 수신된 상기 두 개의 피드백 전압들 사이의 지연량을 측정할 수 있다. 또한, 제2 데이터 드라이버(DIC2)는 제1 데이터 드라이버(DIC1)의 마지막 데이터 라인(DL(M))에 연결된 제1 마지막 게이트 피드백 라인(FBL1)과 제2 데이터 드라이버(DIC2)의 마지막 데이터 라인(DL(2M))에 연결된 제2 마지막 게이트 피드백 라인(FBL2)을 통하여 두 개의 피드백 전압들을 수신하고, 제1 마지막 게이트 피드백 라인(FBL1)과 제2 마지막 게이트 피드백 라인(FBL2)을 통하여 수신된 상기 두 개의 피드백 전압들 사이의 지연량을 측정할 수 있다. 또한, 제3 데이터 드라이버(DIC3)는 제2 데이터 드라이버(DIC2)의 마지막 데이터 라인(DL(2M))에 연결된 제2 마지막 게이트 피드백 라인(FBL2)과 제3 데이터 드라이버(DIC3)의 마지막 데이터 라인(DL(3M))에 연결된 제3 마지막 게이트 피드백 라인(FBL3)을 통하여 두 개의 피드백 전압들을 수신하고, 제2 마지막 게이트 피드백 라인(FBL2)과 제3 마지막 게이트 피드백 라인(FBL3)을 통하여 수신된 상기 두 개의 피드백 전압들 사이의 지연량을 측정할 수 있다. 또한, 제4 데이터 드라이버(DIC4)는 제3 데이터 드라이버(DIC3)의 마지막 데이터 라인(DL(3M))에 연결된 제3 마지막 게이트 피드백 라인(FBL3)과 제4 데이터 드라이버(DIC4)의 마지막 데이터 라인(DL(4M))에 연결된 제4 마지막 게이트 피드백 라인(FBL4)을 통하여 두 개의 피드백 전압들을 수신하고, 제3 마지막 게이트 피드백 라인(FBL3)과 제4 마지막 게이트 피드백 라인(FBL4)을 통하여 수신된 상기 두 개의 피드백 전압들 사이의 지연량을 측정할 수 있다. 이 경우, 복수의 데이터 드라이버들(DIC1, DIC2, DIC3, DIC4) 각각이 데이터 전압 지연량을 측정하도록 데이터 전압 지연 측정기를 포함할 수 있다. 각각의 데이터 드라이버들(DIC1, DIC2, DIC3, DIC4)은 상기 측정된 데이터 전압 지연량에 대한 정보, 즉 게이트 쉬프트량에 대한 정보를 컨트롤러(CON)에 제공하고, 컨트롤러(CON)는 복수의 데이터 드라이버들(DIC1, DIC2, DIC3, DIC4)로부터 수신된 상기 게이트 쉬프트량에 대한 정보에 기초하여 게이트 클록 신호(CPV)를 쉬프트시킬 수 있다.
도 12는 본 발명의 실시예들에 따른 표시 장치의 구동 방법을 나타내는 순서도이다.
도 12를 참조하면, 복수의 게이트 드라이버들을 포함하는 표시 장치의 구동 방법에서, 상기 표시 장치에 포함된 적어도 하나의 데이터 드라이버는 적어도 하나의 데이터 라인에 테스트 전압을 인가할 수 있다(S210).
상기 데이터 드라이버는 상기 복수의 게이트 드라이버들에 상응하는 복수의 측정 위치들에서 상기 적어도 하나의 데이터 라인에 연결된 복수의 피드백 라인들을 통하여 복수의 피드백 전압들을 수신할 수 있다(S230). 일 실시예에서, 상기 데이터 드라이버는 상기 게이트 라인들 중 상기 데이터 드라이버에 가장 근접한 게이트 라인에 상응하는 위치에서 상기 적어도 하나의 데이터 라인에 연결된 시작 게이트 피드백 라인을 통하여 시작 게이트 피드백 전압을 수신하고, 각각이 상기 복수의 게이트 드라이버들 중 상응하는 하나에 의해 구동되는 상기 게이트 라인들의 일부 중 마지막 게이트 라인에 상응하는 상기 측정 위치에서 상기 적어도 하나의 데이터 라인에 연결된 복수의 마지막 게이트 피드백 라인들을 통하여 상기 복수의 피드백 전압들을 수신할 수 있다. 한편, 일 실시예에서, 복수의 피드백 라인들 각각의 적어도 일부는, 도 1 또는 도 8에 도시된 바와 같이, 상기 복수의 게이트 드라이버들이 실장된 복수의 연성 필름들 상에 형성된 필름 배선으로 구현될 수 있다. 다른 실시예에서, 복수의 피드백 라인들은, 도 10 또는 도 11에 도시된 바와 같이, 표시 패널내의 배선으로 구현될 수 있다.
상기 데이터 드라이버는 상기 복수의 피드백 전압들에 기초하여 상기 복수의 게이트 드라이버들의 상기 복수의 측정 위치들에서의 게이트 쉬프트량들을 결정할 수 있다(S250). 일 실시예에서, 상기 데이터 드라이버는 상기 시작 게이트 피드백 라인을 통하여 수신된 상기 피드백 전압에 대한 상기 복수의 마지막 게이트 피드백 라인들을 통하여 수신된 상기 복수의 피드백 전압들의 지연량들을 측정하고, 상기 복수의 측정 위치들에서의 상기 게이트 쉬프트량들을 상기 복수의 피드백 전압들의 지연량들로 결정할 수 있다.
상기 표시 장치는 게이트 라인들에 상기 결정된 게이트 쉬프트량들만큼 쉬프트된 게이트 신호들을 인가하여 영상을 표시할 수 있다(S270). 예를 들어, 상기 데이터 드라이버는 상기 결정된 게이트 쉬프트량들에 대한 정보를 컨트롤러에 제공하고, 상기 컨트롤러는 상기 결정된 게이트 쉬프트량들에 대한 정보에 기초하여 게이트 클록 신호를 쉬프트시킬 수 있고, 상기 복수의 게이트 드라이버들은 상기 쉬프트된 게이트 클록 신호에 응답하여 상기 게이트 라인들에 상기 결정된 게이트 쉬프트량들만큼 쉬프트된 상기 게이트 신호들을 인가할 수 있다. 이에 따라, 상기 데이터 드라이버로부터 거리에 따른 화소의 충전율 감소 및 화질 저하가 방지될 수 있다.
도 13은 본 발명의 실시예들에 따른 표시 장치를 포함하는 전자 기기를 나타내는 블록도이다.
도 13을 참조하면, 전자 기기(1100)는 프로세서(1110), 메모리 장치(1120), 저장 장치(1130), 입출력 장치(1140), 파워 서플라이(1150) 및 표시 장치(1160)를 포함할 수 있다. 전자 기기(1100)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다.
프로세서(1110)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서(1110)는 마이크로프로세서(microprocessor), 중앙 처리 장치(CPU) 등일 수 있다. 프로세서(1110)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통하여 다른 구성 요소들에 연결될 수 있다. 실시예에 따라서, 프로세서(1110)는 주변 구성요소 상호연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다.
메모리 장치(1120)는 전자 기기(1100)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 메모리 장치(1120)는 EPROM(Erasable Programmable Read-Only Memory), EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시 메모리(Flash Memory), PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM(Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 등과 같은 비휘발성 메모리 장치 및/또는 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory), 모바일 DRAM 등과 같은 휘발성 메모리 장치를 포함할 수 있다.
저장 장치(1130)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다. 입출력 장치(1140)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단, 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 파워 서플라이(1150)는 전자 기기(1100)의 동작에 필요한 파워를 공급할 수 있다. 표시 장치(1160)는 상기 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다.
표시 장치(1160)는 각 게이트 드라이버마다 적어도 하나의 피드백 라인을 구비하여 각각의 게이트 드라이버들에 대한 데이터 전압 지연량들을 측정함으로써, 각각의 게이트 드라이버들에 대한 게이트 쉬프트량을 자동으로 정확하게 설정할 수 있다. 이에 따라, 표시 장치(1160)는 데이터 드라이버로부터 거리에 따른 화소의 충전율 감소 및 화질 저하를 방지할 수 있다.
실시예에 따라, 전자 기기(1100)는 디지털 TV(Digital Television), 3D TV, 개인용 컴퓨터(Personal Computer; PC), 가정용 전자기기, 노트북 컴퓨터(Laptop Computer), 태블릿 컴퓨터(Table Computer), 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 개인 정보 단말기(personal digital assistant; PDA), 휴대형 멀티미디어 플레이어(portable multimedia player; PMP), 디지털 카메라(Digital Camera), 음악 재생기(Music Player), 휴대용 게임 콘솔(portable game console), 내비게이션(Navigation) 등과 같은 표시 장치(1160)를 포함하는 임의의 전자 기기일 수 있다.
본 발명은 임의의 표시 장치 및 이를 포함하는 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 표시 장치를 포함하는 TV(Television), 디지털 TV, 3D TV, 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 태블릿 컴퓨터(Table Computer), 노트북 컴퓨터(Laptop Computer), 개인용 컴퓨터(Personal Computer; PC), 가정용 전자기기, 개인 정보 단말기(personal digital assistant; PDA), 휴대형 멀티미디어 플레이어(portable multimedia player; PMP), 디지털 카메라(Digital Camera), 음악 재생기(Music Player), 휴대용 게임 콘솔(portable game console), 내비게이션(Navigation) 등과 같은 임의의 전자 기기에 적용될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100, 100a, 100b, 100c: 표시 장치
DP: 표시 패널
DIC1, DIC2, DIC3, DIC4: 데이터 드라이버
GIC1, GIC2, GIC3, GIC4: 게이트 드라이버
CON: 컨트롤러
DFF, GFF: 연성 필름
PCB: 회로 보드
FBL0, FBL1, FBL2, FBL3, FBL4, FBL1-1, FBL2-1, FBL3-1, FBL4-1: 피드백 라인
MP0, MP1, MP2, MP3, MP4, MP1-1, MP2-1, MP3-1, MP4-1: 측정 위치
DL(1), DL(M), DL(M+1), DL(2M), DL(2M+1), DL(3M), DL(3M+1), DL(4M): 데이터 라인
GL(1), GL(N), GL(N+1), GL(2N), GL(2N+1), GL(3N), GL(3N+1), GL(4N): 게이트 라인

Claims (20)

  1. 데이터 라인들, 게이트 라인들, 및 상기 데이터 라인들과 상기 게이트 라인들에 연결된 화소들을 포함하는 표시 패널;
    상기 데이터 라인들을 구동하는 적어도 하나의 데이터 드라이버;
    각각이 상기 게이트 라인들의 일부를 구동하는 복수의 게이트 드라이버들; 및
    상기 복수의 게이트 드라이버들에 상응하는 복수의 측정 위치들에서 상기 데이터 라인들 중 적어도 하나에 연결된 복수의 피드백 라인들을 포함하고,
    상기 데이터 드라이버는 상기 데이터 라인들 중 적어도 하나에 테스트 전압을 인가하고, 상기 테스트 전압이 상기 복수의 피드백 라인들을 통하여 수신된 복수의 피드백 전압들에 기초하여 상기 복수의 게이트 드라이버들의 상기 복수의 측정 위치들에서의 게이트 쉬프트량들을 결정하는 것을 특징으로 하는 표시 장치.
  2. 제1 항에 있어서, 상기 복수의 피드백 라인들은,
    각각이, 상기 복수의 게이트 드라이버들 중 상응하는 하나에 의해 구동되는 상기 게이트 라인들의 일부 중 마지막 게이트 라인에 상응하는 상기 측정 위치에서 상기 데이터 라인들 중 적어도 하나에 연결된 복수의 마지막 게이트 피드백 라인들을 포함하는 것을 특징으로 하는 표시 장치.
  3. 제2 항에 있어서, 상기 복수의 피드백 라인들은,
    상기 게이트 라인들 중 상기 데이터 드라이버에 가장 근접한 게이트 라인에 상응하는 위치에서 상기 데이터 라인들 중 적어도 하나에 연결된 시작 게이트 피드백 라인을 더 포함하는 것을 특징으로 하는 표시 장치.
  4. 제3 항에 있어서, 상기 데이터 드라이버는 상기 시작 게이트 피드백 라인을 통하여 수신된 상기 피드백 전압에 대한 상기 복수의 마지막 게이트 피드백 라인들을 통하여 수신된 상기 복수의 피드백 전압들의 지연량들을 측정하고, 상기 복수의 측정 위치들에서의 상기 게이트 쉬프트량들을 상기 복수의 피드백 전압들의 지연량들로 결정하는 것을 특징으로 하는 표시 장치.
  5. 제4 항에 있어서, 상기 데이터 드라이버는 상기 복수의 피드백 전압들의 지연량들을 측정하는 데이터 전압 지연 측정기를 포함하고, 상기 데이터 전압 지연 측정기는,
    상기 시작 게이트 피드백 라인 및 상기 복수의 마지막 게이트 피드백 라인들을 통하여 수신된 상기 복수의 피드백 전압들을 기준 전압과 비교하는 복수의 비교기들;
    각각이, 상기 복수의 비교기들의 복수의 출력 신호들 중 인접한 두 개에 XOR 연산을 수행하는 복수의 XOR 게이트들; 및
    상기 복수의 XOR 게이트들의 복수의 출력 신호들의 하이 구간들을 카운팅하는 복수의 카운터들을 포함하는 것을 특징으로 하는 표시 장치.
  6. 제3 항에 있어서, 상기 복수의 피드백 라인들은,
    각각이, 상기 복수의 게이트 드라이버들 중 상응하는 하나에 의해 구동되는 상기 게이트 라인들의 일부 중 중간 게이트 라인에 상응하는 상기 측정 위치에서 상기 데이터 라인들 중 적어도 하나에 연결된 복수의 중간 게이트 피드백 라인들을 더 포함하는 것을 특징으로 하는 표시 장치.
  7. 제1 항에 있어서,
    상기 복수의 게이트 드라이버들은 상기 표시 패널에 부착된 복수의 연성 필름들에 실장되고,
    상기 복수의 피드백 라인들 각각의 적어도 일부는 상기 복수의 연성 필름들 상에 형성된 것을 특징으로 하는 표시 장치.
  8. 제7 항에 있어서,
    상기 복수의 피드백 라인들 각각의 적어도 일부는 각 연성 필름의 각 게이트 드라이버의 실장 영역에 대한 외곽부를 지나도록 형성된 것을 특징으로 하는 표시 장치.
  9. 제7 항에 있어서,
    상기 복수의 피드백 라인들은 상기 데이터 라인들 중 상기 복수의 게이트 드라이버들에 가장 근접한 데이터 라인에 연결된 것을 특징으로 하는 표시 장치.
  10. 제1 항에 있어서,
    상기 복수의 피드백 라인들은 상기 표시 패널의 표시 영역 내에 상기 데이터 라인들에 평행하게 형성된 것을 특징으로 하는 표시 장치.
  11. 제10 항에 있어서,
    상기 복수의 피드백 라인들은 상기 데이터 라인들 중 상기 복수의 게이트 드라이버들에 가장 근접한 데이터 라인에 연결된 것을 특징으로 하는 표시 장치.
  12. 제10 항에 있어서,
    상기 적어도 하나의 데이터 드라이버는 복수의 데이터 드라이버들을 포함하고,
    상기 복수의 피드백 라인들은, 상기 복수의 측정 위치들이 상기 표시 영역 내에 대각선 방향으로 배치되도록, 서로 다른 상기 데이터 라인들에 연결된 것을 특징으로 하는 표시 장치.
  13. 제12 항에 있어서, 각 데이터 드라이버는 상기 복수의 피드백 라인들 중 이전 데이터 드라이버의 마지막 데이터 라인에 연결된 피드백 라인과 상기 각 데이터 드라이버의 마지막 데이터 라인에 연결된 피드백 라인으로부터 상기 복수의 피드백 전압들 중 두 개의 피드백 전압들을 수신하고, 상기 두 개의 피드백 전압들 사이의 지연량들을 측정하는 것을 특징으로 하는 표시 장치.
  14. 제1 항에 있어서,
    상기 데이터 드라이버 및 상기 복수의 게이트 드라이버들을 제어하는 컨트롤러를 더 포함하고,
    상기 데이터 드라이버는 상기 컨트롤러에 상기 복수의 게이트 드라이버들의 상기 복수의 측정 위치들에서의 상기 결정된 게이트 쉬프트량들에 대한 정보를 제공하고,
    상기 컨트롤러는, 상기 복수의 게이트 드라이버들이 상기 복수의 측정 위치들에 상응하는 상기 게이트 라인들에 상기 결정된 게이트 쉬프트량들만큼 쉬프트된 게이트 신호들을 인가하도록, 상기 복수의 게이트 드라이버들에 제공하는 게이트 클록 신호를 쉬프트하는 것을 특징으로 하는 표시 장치.
  15. 제14 항에 있어서,
    상기 컨트롤러는 상기 게이트 라인들 중 상기 복수의 측정 위치들에 상응하는 상기 게이트 라인들 사이의 게이트 라인들에 대한 게이트 쉬프트량들을 상기 복수의 측정 위치들에서의 상기 결정된 게이트 쉬프트량들을 선형 보간하여 계산하는 것을 특징으로 하는 표시 장치.
  16. 제14 항에 있어서,
    상기 컨트롤러는 상기 게이트 라인들 중 상기 복수의 측정 위치들에 상응하는 상기 게이트 라인들 사이의 게이트 라인들에 대한 게이트 쉬프트량들을 상기 표시 장치의 데이터 전압 지연 특성에 따라 점진적으로 증가시키는 것을 특징으로 하는 표시 장치.
  17. 복수의 게이트 드라이버들을 포함하는 표시 장치의 구동 방법에 있어서,
    적어도 하나의 데이터 라인에 테스트 전압을 인가하는 단계;
    상기 복수의 게이트 드라이버들에 상응하는 복수의 측정 위치들에서 상기 적어도 하나의 데이터 라인에 연결된 복수의 피드백 라인들을 통하여 복수의 피드백 전압들을 수신하는 단계;
    상기 복수의 피드백 전압들에 기초하여 상기 복수의 게이트 드라이버들의 상기 복수의 측정 위치들에서의 게이트 쉬프트량들을 결정하는 단계; 및
    게이트 라인들에 상기 결정된 게이트 쉬프트량들만큼 쉬프트된 게이트 신호들을 인가하여 영상을 표시하는 단계를 포함하는 표시 장치의 구동 방법.
  18. 제17 항에 있어서, 상기 복수의 피드백 라인들을 통하여 상기 복수의 피드백 전압들을 수신하는 단계는,
    상기 게이트 라인들 중 상기 데이터 드라이버에 가장 근접한 게이트 라인에 상응하는 위치에서 상기 적어도 하나의 데이터 라인에 연결된 시작 게이트 피드백 라인을 통하여 상기 피드백 전압을 수신하는 단계; 및
    각각이 상기 복수의 게이트 드라이버들 중 상응하는 하나에 의해 구동되는 상기 게이트 라인들의 일부 중 마지막 게이트 라인에 상응하는 상기 측정 위치에서 상기 적어도 하나의 데이터 라인에 연결된 복수의 마지막 게이트 피드백 라인들을 통하여 상기 복수의 피드백 전압들을 수신하는 단계를 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.
  19. 제18 항에 있어서, 상기 복수의 측정 위치들에서의 상기 게이트 쉬프트량들을 결정하는 단계는,
    상기 시작 게이트 피드백 라인을 통하여 수신된 상기 피드백 전압에 대한 상기 복수의 마지막 게이트 피드백 라인들을 통하여 수신된 상기 복수의 피드백 전압들의 지연량들을 측정하는 단계; 및
    상기 복수의 측정 위치들에서의 상기 게이트 쉬프트량들을 상기 복수의 피드백 전압들의 지연량들로 결정하는 단계를 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.
  20. 제17 항에 있어서, 상기 복수의 피드백 라인들 각각의 적어도 일부는 상기 복수의 게이트 드라이버들이 실장된 복수의 연성 필름들 상에 형성된 것을 특징으로 하는 표시 장치의 구동 방법.
KR1020180050909A 2018-05-02 2018-05-02 게이트 쉬프트량을 자동으로 설정하는 표시 장치 및 표시 장치의 구동 방법 KR102527852B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180050909A KR102527852B1 (ko) 2018-05-02 2018-05-02 게이트 쉬프트량을 자동으로 설정하는 표시 장치 및 표시 장치의 구동 방법
US16/397,263 US10867570B2 (en) 2018-05-02 2019-04-29 Display device automatically setting gate shift amount and method of operating the display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180050909A KR102527852B1 (ko) 2018-05-02 2018-05-02 게이트 쉬프트량을 자동으로 설정하는 표시 장치 및 표시 장치의 구동 방법

Publications (2)

Publication Number Publication Date
KR20190126964A true KR20190126964A (ko) 2019-11-13
KR102527852B1 KR102527852B1 (ko) 2023-05-03

Family

ID=68385086

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180050909A KR102527852B1 (ko) 2018-05-02 2018-05-02 게이트 쉬프트량을 자동으로 설정하는 표시 장치 및 표시 장치의 구동 방법

Country Status (2)

Country Link
US (1) US10867570B2 (ko)
KR (1) KR102527852B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111091777B (zh) * 2020-03-22 2020-09-25 深圳市华星光电半导体显示技术有限公司 充电时间调试方法和装置
KR20220037552A (ko) * 2020-09-17 2022-03-25 삼성디스플레이 주식회사 표시 장치
CN112700745B (zh) * 2021-01-19 2023-05-05 Tcl华星光电技术有限公司 显示面板的驱动方法及显示面板
KR20230139858A (ko) * 2022-03-23 2023-10-06 삼성디스플레이 주식회사 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020000961A1 (en) * 1999-12-15 2002-01-03 Sin-Gu Kang Module for determining the driving signal timing and a method for driving a liquid crystal display panel
US20060139263A1 (en) * 2004-12-24 2006-06-29 Choi Sang M Data driver and organic light emitting display device including the same
US20070052656A1 (en) * 2005-08-03 2007-03-08 Samsung Electronics Co., Ltd. Flat panel display and manufacturing method thereof
US20070085798A1 (en) * 2005-10-14 2007-04-19 Nec Electronics Corporation Device and method for driving large-sized and high-resolution display panel
US20150294614A1 (en) * 2013-04-18 2015-10-15 Beijing Boe Multimedia Technology Co., Ltd. Display panel driving method, driving device and display device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100329465B1 (ko) 1999-02-22 2002-03-23 윤종용 액정표시장치의 구동 시스템 및 액정 패널 구동 방법
KR102081137B1 (ko) 2013-12-31 2020-02-25 엘지디스플레이 주식회사 게이트 변조부를 포함하는 유기전계 발광표시장치 및 이의 구동방법
KR102222275B1 (ko) 2014-10-23 2021-03-05 엘지디스플레이 주식회사 픽셀 전압 편차 보상 회로와 이를 이용한 표시장치
KR102290820B1 (ko) 2014-12-31 2021-08-18 엘지디스플레이 주식회사 게이트 구동부와 이를 포함한 표시장치
KR102253529B1 (ko) 2015-01-06 2021-05-18 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102143665B1 (ko) 2015-03-13 2020-08-31 매그나칩 반도체 유한회사 게이트 오프 지연 보상 회로 및 이를 포함하는 조명 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020000961A1 (en) * 1999-12-15 2002-01-03 Sin-Gu Kang Module for determining the driving signal timing and a method for driving a liquid crystal display panel
US20060139263A1 (en) * 2004-12-24 2006-06-29 Choi Sang M Data driver and organic light emitting display device including the same
US20070052656A1 (en) * 2005-08-03 2007-03-08 Samsung Electronics Co., Ltd. Flat panel display and manufacturing method thereof
US20070085798A1 (en) * 2005-10-14 2007-04-19 Nec Electronics Corporation Device and method for driving large-sized and high-resolution display panel
US20150294614A1 (en) * 2013-04-18 2015-10-15 Beijing Boe Multimedia Technology Co., Ltd. Display panel driving method, driving device and display device

Also Published As

Publication number Publication date
KR102527852B1 (ko) 2023-05-03
US20190340989A1 (en) 2019-11-07
US10867570B2 (en) 2020-12-15

Similar Documents

Publication Publication Date Title
KR102527852B1 (ko) 게이트 쉬프트량을 자동으로 설정하는 표시 장치 및 표시 장치의 구동 방법
US11043184B2 (en) Display device supporting variable frame mode, and method of operating display device
CN105895021B (zh) 用于显示面板的耦合补偿器和包括耦合补偿器的显示装置
US10324319B2 (en) Display apparatus including data driving integrated circuits each including dummy data channels and a method of driving the same
EP3057086A1 (en) Voltage drop compensator for display panel and display device including the same
US11373593B2 (en) Display device and method for generating compensating data of the same
US10347164B2 (en) Data compensator and display device having the same
US20140063079A1 (en) Method of generating gamma correction curves, gamma correction unit, and organic light emitting display device having the same
US11120715B2 (en) Method of obtaining overdriving data of a display device capable of providing a substantially uniform charging rate, method of operating a display device, and display device
CN110310605B (zh) 具有可变像素块边界的显示设备
CN110827766A (zh) 进行感测操作的显示设备
KR102422053B1 (ko) 데이터 보상 장치 및 이를 포함하는 디스플레이 장치
US11244590B2 (en) Gamma voltage generator and display device
US11282478B2 (en) Image data correcting device, and display device including the same
US9779675B2 (en) Variable gate clock generator, display device including the same and method of driving display device
US9685123B2 (en) Method of testing a display apparatus and a display apparatus tested by the same
KR102535803B1 (ko) 얼룩 보정을 수행하는 표시 장치 및 표시 장치의 구동 방법
US20160086532A1 (en) Timing controller, organic light emitting display device having the same, and method of driving the organic light emitting display device
KR20200144188A (ko) 표시 장치 및 표시 장치의 구동 방법
US10733948B2 (en) Display panel driving apparatus and display apparatus having the same
KR20210047399A (ko) 표시 장치의 전력 관리 회로 및 표시 장치
CN111145673A (zh) 在显示装置中执行感测操作的方法和显示装置
KR20170081776A (ko) 표시 장치 및 이를 포함하는 전자 기기
KR20230174316A (ko) 표시 장치
KR20230143250A (ko) 표시 장치의 감마 보정 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant