KR20190123426A - Led디스플레이 및 이를 구비한 전자 장치 - Google Patents

Led디스플레이 및 이를 구비한 전자 장치 Download PDF

Info

Publication number
KR20190123426A
KR20190123426A KR1020180047116A KR20180047116A KR20190123426A KR 20190123426 A KR20190123426 A KR 20190123426A KR 1020180047116 A KR1020180047116 A KR 1020180047116A KR 20180047116 A KR20180047116 A KR 20180047116A KR 20190123426 A KR20190123426 A KR 20190123426A
Authority
KR
South Korea
Prior art keywords
layer
display
wiring
leds
conductive pattern
Prior art date
Application number
KR1020180047116A
Other languages
English (en)
Other versions
KR102569175B1 (ko
Inventor
한상태
박태상
강창선
김미진
이교리
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180047116A priority Critical patent/KR102569175B1/ko
Priority to CN201980026623.7A priority patent/CN112041990B/zh
Priority to PCT/KR2019/001669 priority patent/WO2019208919A1/en
Priority to EP19793980.4A priority patent/EP3743944A4/en
Priority to US16/275,607 priority patent/US10763247B2/en
Publication of KR20190123426A publication Critical patent/KR20190123426A/ko
Priority to US17/002,818 priority patent/US11264372B2/en
Application granted granted Critical
Publication of KR102569175B1 publication Critical patent/KR102569175B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0804—Sub-multiplexed active matrix panel, i.e. wherein one active driving circuit is used at pixel level for multiple image producing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83874—Ultraviolet [UV] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13069—Thin film transistor [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1426—Driver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명의 다양한 실시예에 따른 디스플레이는 제 1 방향으로 향하는 제 1 면; 상기 제 1 방향과 실질적으로 반대되는 제 2 방향으로 향하는 제 2 면; 상기 제 1 면과 상기 제 2 면 사이의 공간에 위치하는 다수의 픽셀들; 및 상기 제 2 면에 배치되고, 상기 다수의 픽셀들을 외부 장치에 전기적으로 이어주는 다수의 핀들을 포함하고, 상기 다수의 픽셀들은 각각, 다수의 LED들과 구동회로를 포함하고, 상기 다수의 LED들의 발광부가 상기 제 1 면을 향하도록 상기 공간에 배치되고, 상기 다수의 LED들을 상기 구동회로에 전기적으로 연결해주도록 구성된 도전성 패턴이 상기 공간에 위치하되, 상기 도전성 패턴의 적어도 일부가, 상기 제 2 면 위에서 볼 때, 상기 다수의 LED들 위에 위치하고, 상기 구동회로를 상기 다수의 핀들에 전기적으로 연결해주도록 구성된 배선이 상기 공간에 위치하되, 상기 배선이, 상기 제 2 면 위에서 볼 때, 상기 다수의 픽셀들 위에 위치하는 것일 수 있다. 그 외에도, 다양한 실시예들이 가능하다.

Description

LED디스플레이 및 이를 구비한 전자 장치{LED display and electronic device having the same}
본 발명의 다양한 실시예는 LED 디스플레이 및 이를 구비한 전자 장치에 관한 것이다.
OLED(organic light emitting diodes) 디스플레이가, LCD(liquid crystal display)를 대체하는 기술로서 각광받고 있지만, 낮은 양산 수율에 따른 높은 가격, 대형화 및 신뢰성 이슈 등이 해결 과제로 남아 있다.
최근, 마이크로 LED가 차세대 디스플레이 기술로 주목 받고 있다. 마이크로 LED는 자체 발광으로 적녹청(RGB)를 표현할 수 있고, 크기가 작아(100㎛ 이하), 칩 하나가 하나의 서브 픽셀(R, G 및 B 중 하나)을 구현할 수 있다. 이에 따라 백라이트유닛(BLU)을 사용할 필요가 없고, 더 높은 해상도를 제공할 수 있다. OLED 디스플레이 역시 자체적으로 빛을 내지만, 마이크로LED보다 수명이 짧고, 전력 소비량이 많다.
본 발명의 다양한 실시예는, 마이크로 LED를 포함하여 이루어진 디스플레이 및 이를 구비하는 전자 장치를 제공할 수 있다.
또한, 본 발명의 다양한 실시예는, 마이크로 LED를 기판에 직접 실장하는 방식으로 제조된 디스플레이 및 이를 구비하는 전자 장치를 제공할 수 있다.
또한, 본 발명의 다양한 실시예는, 베젤리스(bezeless) LED 디스플레이 및 이를 구비하는 전자 장치를 제공할 수 있다.
또한, 본 발명의 다양한 실시예는 LED 디스플레이를 부품화 가능하도록 함으로써, 다양한 크기의 디스플레이 그리고 플렉서블(flexible) 디스플레이를 제공할 수 있다.
본 발명의 다양한 실시예에 따른 제 1 디스플레이는 제 1 방향으로 향하는 제 1 면; 상기 제 1 방향과 실질적으로 반대되는 제 2 방향으로 향하는 제 2 면; 상기 제 1 면과 상기 제 2 면 사이의 공간에 위치하는 다수의 픽셀들; 및 상기 제 2 면에 배치되고, 상기 다수의 픽셀들을 외부 장치에 전기적으로 이어주는 다수의 핀들을 포함하고, 상기 다수의 픽셀들은 각각, 다수의 LED들과 구동회로를 포함하고, 상기 다수의 LED들의 발광부가 상기 제 1 면을 향하도록 상기 공간에 배치되고, 상기 다수의 LED들을 상기 구동회로에 전기적으로 연결해주도록 구성된 도전성 패턴이 상기 공간에 위치하되, 상기 도전성 패턴의 적어도 일부가, 상기 제 2 면 위에서 볼 때, 상기 다수의 LED들 위에 위치하고, 상기 구동회로를 상기 다수의 핀들에 전기적으로 연결해주도록 구성된 배선이 상기 공간에 위치하되, 상기 배선이, 상기 제 2 면 위에서 볼 때, 상기 다수의 픽셀들 위에 위치하는 것일 수 있다.
본 발명의 다양한 실시예에 따른 전자 장치는 디스플레이 드라이버 IC; 전원 관리 장치; 상기 디스플레이 드라이버 IC 및 상기 전원 관리 장치와 전기적으로 연결된 상기 제 1 디스플레이; 및 상기 디스플레이 드라이버 IC 및 상기 전원 관리 장치와 전기적으로 연결된 프로세서를 포함할 수 있다.
본 발명의 다양한 실시예에 따른 제 2 디스플레이는 제 1 방향으로 향하는 제 1 면; 상기 제 1 방향과 실질적으로 반대되는 제 2 방향으로 향하는 제 2 면; 및 상기 제 1 면과 상기 제 2 면 사이의 공간에 위치하는 다수의 픽셀들을 포함하고, 상기 다수의 픽셀들은 각각, 다수의 LED들과 구동회로 칩을 포함하고, 상기 다수의 LED들의 발광부가 상기 제 1 면을 향하도록 상기 공간에 배치되고, 상기 다수의 LED들을 상기 구동회로 칩에 전기적으로 연결해주도록 구성된 도전성 패턴이 상기 공간에 위치하되, 상기 도전성 패턴의 적어도 일부가, 상기 제 2 면 위에서 볼 때, 상기 다수의 LED들 위에 위치하고, 상기 구동회로 칩을 상기 다수의 핀들에 전기적으로 연결해주도록 구성된 배선이 상기 공간에 위치하되, 상기 배선이, 상기 제 2 면 위에서 볼 때, 상기 다수의 픽셀들 위에 위치하고, 상기 제 2 면이 유리의 일면이고, 상기 배선이 상기 유리의 타면에 형성되고, 상기 일면과 상기 타면을 관통하는 비아에 연결되고, 상기 다수의 픽셀들이 상기 비아를 통해 외부 장치에 연결되는 것일 수 있다.
본 발명의 다양한 실시예에 따른 전자 장치는 디스플레이 드라이버 IC; 전원 관리 장치; 상기 디스플레이 드라이버 IC 및 상기 전원 관리 장치와 전기적으로 연결된 상기 제 2 디스플레이; 및 상기 디스플레이 드라이버 IC 및 상기 전원 관리 장치와 전기적으로 연결된 프로세서를 포함할 수 있다.
본 발명의 다양한 실시예에 따르면, LED와 구동 회로 사이의 전기적 연결이 강건해질 수 있다. 또한, 측면 배선이 없어, 베젤리스 디스플레이 구현이 가능하다. 또한, 디스플레이가 주어진 단위로 여러 개로 절단 가능하며 이에 따라, 디스플레이의 부품화가 가능하다. 예컨대, 디스플레이 유닛들을 이어 붙이는 공정을 통해 다양한 크기의 디스플레이 제조가 가능하다. 또한, 디스플레이 유닛들로 플렉서블 디스플레이 제조가 가능하다.
도 1은 다양한 실시예에서의, 네트워크 환경 내의 전자 장치를 도시한다.
도 2 는 다양한 실시예들에 따른, 표시 장치의 블록도이다.
도 3은 다양한 실시예에 따른 픽셀을 도시한다.
도 4a는 다양한 실시예에 따른 디스플레이의 전면을 보여주는 도면이고, 도 4b는 도 4a에 도시된 디스플레이의 후면을 보여주는 도면이고, 도 4c는 도 4b에 도시된 디스플레이를 AA' 방향으로 절단하여 개략적으로 보여주는 도면이고, 도 4d는 도 4c에 도시된 절단면 중 일부(픽셀 영역)를 좀 더 상세히 보여주는 도면이다.
도 5는 다양한 실시예에 따른 디스플레이를 제조하는 방법의 일례를 설명하기 위한 도면이다.
도 6은 다양한 실시예에 따른 디스플레이를 제조하는 방법의 다른 예를 설명하기 위한 도면이다.
도 7은 다양한 실시예에 따른 디스플레이의 절단면 중 일부(픽셀 영역)를 보여주는 도면이다.
도 8은 다양한 실시예에 따른 디스플레이를 제조하는 방법의 일례를 설명하기 위한 도면이다.
도 9는 다양한 실시예에 따른 디스플레이를 제조하는 방법의 다른 예를 설명하기 위한 도면이다.
도 1은, 다양한 실시예들에 따른, 네트워크 환경(100) 내의 전자 장치(101)의 블럭도이다. 도 1을 참조하면, 네트워크 환경(100)에서 전자 장치(101)는 제 1 네트워크(198)(예: 근거리 무선 통신 네트워크)를 통하여 전자 장치(102)와 통신하거나, 또는 제 2 네트워크(199)(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치(104) 또는 서버(108)와 통신할 수 있다. 일실시예에 따르면, 전자 장치(101)는 서버(108)를 통하여 전자 장치(104)와 통신할 수 있다. 일실시예에 따르면, 전자 장치(101)는 프로세서(120), 메모리(130), 입력 장치(150), 음향 출력 장치(155), 표시 장치(160), 오디오 모듈(170), 센서 모듈(176), 인터페이스(177), 햅틱 모듈(179), 카메라 모듈(180), 전력 관리 모듈(188), 배터리(189), 통신 모듈(190), 가입자 식별 모듈(196), 또는 안테나 모듈(197)을 포함할 수 있다. 어떤 실시예에서는, 전자 장치(101)에는, 이 구성요소들 중 적어도 하나(예: 표시 장치(160) 또는 카메라 모듈(180))가 생략되거나, 하나 이상의 다른 구성 요소가 추가될 수 있다. 어떤 실시예에서는, 이 구성요소들 중 일부들은 하나의 통합된 회로로 구현될 수 있다. 예를 들면, 센서 모듈(176)(예: 지문 센서, 홍채 센서, 또는 조도 센서)은 표시 장치(160)(예: 디스플레이)에 임베디드된 채 구현될 수 있다
프로세서(120)는, 예를 들면, 소프트웨어(예: 프로그램(140))를 실행하여 프로세서(120)에 연결된 전자 장치(101)의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)을 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 일실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서(120)는 다른 구성요소(예: 센서 모듈(176) 또는 통신 모듈(190))로부터 수신된 명령 또는 데이터를 휘발성 메모리(132)에 로드하고, 휘발성 메모리(132)에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리(134)에 저장할 수 있다. 일실시예에 따르면, 프로세서(120)는 메인 프로세서(121)(예: 중앙 처리 장치 또는 어플리케이션 프로세서), 및 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(123)(예: 그래픽 처리 장치, 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 추가적으로 또는 대체적으로, 보조 프로세서(123)은 메인 프로세서(121)보다 저전력을 사용하거나, 또는 지정된 기능에 특화되도록 설정될 수 있다. 보조 프로세서(123)는 메인 프로세서(121)와 별개로, 또는 그 일부로서 구현될 수 있다.
보조 프로세서(123)는, 예를 들면, 메인 프로세서(121)가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서(121)를 대신하여, 또는 메인 프로세서(121)가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서(121)와 함께, 전자 장치(101)의 구성요소들 중 적어도 하나의 구성요소(예: 표시 장치(160), 센서 모듈(176), 또는 통신 모듈(190))와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일실시예에 따르면, 보조 프로세서(123)(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구성 요소(예: 카메라 모듈(180) 또는 통신 모듈(190))의 일부로서 구현될 수 있다.
메모리(130)는, 전자 장치(101)의 적어도 하나의 구성요소(예: 프로세서(120) 또는 센서모듈(176))에 의해 사용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램(140)) 및, 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리(130)는, 휘발성 메모리(132) 또는 비휘발성 메모리(134)를 포함할 수 있다.
프로그램(140)은 메모리(130)에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제(142), 미들 웨어(144) 또는 어플리케이션(146)을 포함할 수 있다.
입력 장치(150)는, 전자 장치(101)의 구성요소(예: 프로세서(120))에 사용될 명령 또는 데이터를 전자 장치(101)의 외부(예: 사용자)로부터 수신할 수 있다. 입력 장치(150)은, 예를 들면, 마이크, 마우스, 또는 키보드를 포함할 수 있다.
음향 출력 장치(155)는 음향 신호를 전자 장치(101)의 외부로 출력할 수 있다. 음향 출력 장치(155)는, 예를 들면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있고, 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일실시예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다.
표시 장치(160)는 전자 장치(101)의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 표시 장치(160)은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로를 포함할 수 있다. 일실시예에 따르면, 표시 장치(160)는 터치를 감지하도록 설정된 터치 회로(touch circuitry), 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 센서 회로(예: 압력 센서)를 포함할 수 있다.
오디오 모듈(170)은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일실시예에 따르면, 오디오 모듈(170)은, 입력 장치(150) 를 통해 소리를 획득하거나, 음향 출력 장치(155), 또는 전자 장치(101)와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치(102)) (예: 스피커 또는 헤드폰))를 통해 소리를 출력할 수 있다.
센서 모듈(176)은 전자 장치(101)의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태)를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일실시예에 따르면, 센서 모듈(176)은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다.
인터페이스(177)는 전자 장치(101)이 외부 전자 장치(예: 전자 장치(102))와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일실시예에 따르면, 인터페이스(177)는, 예를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다.
연결 단자(178)는, 그를 통해서 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일실시예에 따르면, 연결 단자(178)은, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다.
햅틱 모듈(179)은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일실시예에 따르면, 햅틱 모듈(179)은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다.
카메라 모듈(180)은 정지 영상 및 동영상을 촬영할 수 있다. 일실시예에 따르면, 카메라 모듈(180)은 하나 이상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다.
전력 관리 모듈(188)은 전자 장치(101)에 공급되는 전력을 관리할 수 있다. 일실시예에 따르면, 전력 관리 모듈(188)은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다.
배터리(189)는 전자 장치(101)의 적어도 하나의 구성 요소에 전력을 공급할 수 있다. 일실시예에 따르면, 배터리(189)는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다.
통신 모듈(190)은 전자 장치(101)와 외부 전자 장치(예: 전자 장치(102), 전자 장치(104), 또는 서버(108))간의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈(190)은 프로세서(120)(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일실시예에 따르면, 통신 모듈(190)은 무선 통신 모듈(192)(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(194)(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제 1 네트워크(198)(예: 블루투스, WiFi direct 또는 IrDA(infrared data association) 같은 근거리 통신 네트워크) 또는 제 2 네트워크(199)(예: 셀룰러 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부 전자 장치와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성 요소(예: 단일 칩)으로 통합되거나, 또는 서로 별도의 복수의 구성 요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈(192)은 가입자 식별 모듈(196)에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제 1 네트워크(198) 또는 제 2 네트워크(199)와 같은 통신 네트워크 내에서 전자 장치(101)를 확인 및 인증할 수 있다.
안테나 모듈(197)은 신호 또는 전력을 외부(예: 외부 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일실시예에 따르면, 안테나 모듈(197)은 하나 이상의 안테나들을 포함할 수 있고, 이로부터, 제 1 네트워크 198 또는 제 2 네트워크 199와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈(190)에 의하여 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모듈(190)과 외부 전자 장치 간에 송신되거나 수신될 수 있다.
상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))를 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다.
일실시예에 따르면, 명령 또는 데이터는 제 2 네트워크(199)에 연결된 서버(108)를 통해서 전자 장치(101)와 외부의 전자 장치(104)간에 송신 또는 수신될 수 있다. 전자 장치(102, 104) 각각은 전자 장치(101)와 동일한 또는 다른 종류의 장치일 수 있다. 일실시예에 따르면, 전자 장치(101)에서 실행되는 동작들의 전부 또는 일부는 외부 전자 장치들(102, 104, or 108) 중 하나 이상의 외부 장치들에서 실행될 수 있다. 예를 들면, 전자 장치(101)가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요청에 반응하여 수행해야 할 경우에, 전자 장치(101)는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치(101)로 전달할 수 있다. 전자 장치(101)는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다.. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다.
본 문서에 개시된 다양한 실시예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치 (예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시예에 따른 전자 장치는 전술한 기기들에 한정되지 않는다.
본 문서의 다양한 실시예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시예들로 한정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및 B 중 적어도 하나", “A 또는 B 중 적어도 하나,”"A, B 또는 C," "A, B 및 C 중 적어도 하나,”및 “A, B, 또는 C 중 적어도 하나"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들의 모든 가능한 조합을 포함할 수 있다. "제 1", "제 2", 또는 "첫째" 또는 "둘째"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에, “기능적으로” 또는 “통신적으로”라는 용어와 함께 또는 이런 용어 없이, “커플드” 또는 “커넥티드”라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로(예: 유선으로), 무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미한다.
본 문서에서 사용된 용어 "모듈"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로 등의 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 일실시예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형태로 구현될 수 있다.
본 문서의 다양한 실시예들은 기기(machine)(예: 전자 장치(101)) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리(136) 또는 외장 메모리(138))에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어(예: 프로그램(140))로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치(101))의 프로세서(예: 프로세서(120))는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장매체 는, 비일시적(non-transitory) 저장매체의 형태로 제공될 수 있다. 여기서, ‘비일시적’은 저장매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하지 않는다.
일실시예에 따르면, 본 문서에 개시된 다양한 실시예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory (CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두개의 사용자 장치들(예: 스마트폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.
다양한 실시예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있다. 다양한 실시예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시예들에 따르면, 모듈, 프로그램 또는 다른 구성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.
도 2는 다양한 실시예들에 따른, 표시 장치의 블록도이다. 도 2를 참조하면, 표시 장치(200)(예: 도 1의 표시 장치(160))는 디스플레이(210) 및 이를 제어하기 위한 디스플레이 드라이버 IC(DDI)(220)를 포함할 수 있다. DDI(220)는 게이트 드라이버(221), 데이터 드라이버(222), 타이밍 컨트롤러(223), 및 인터페이스 블록(224)을 포함할 수 있다.
다양한 실시예에 따르면, 디스플레이(210)는 다수의 게이트 배선(wiring line)들(GL1~GLn), 이들과 교차하는 다수의 데이터 배선들(DL1~DLm), 그리고 게이트 배선(GL)과 데이터 배선(DL)이 교차되는 영역에 형성되는 다수의 픽셀(P)들을 포함하여 구성될 수 있다.
다양한 실시예에 따르면, 각 픽셀(P)들은 복수의 서브 픽셀들(예: R(red) 픽셀, G(green) 픽셀, 및 B(blue) 픽셀)을 포함할 수 있다. 각 서브 픽셀들은 해당 색상의 빛을 발광하는 발광 다이오드(예: 마이크로미터 단위의 초소형 발광 다이오드(microLED))와, 이를 구동하기 위한 구동 회로(미도시)를 포함하여 구성될 수 있다. 구동 회로는, 적어도 하나의 박막 트랜지스터와, 적어도 하나의 커패시터를 포함하여 구성될 수 있고, 게이트 배선(GL)들 중 어느 하나에 전기적으로 연결될 수 있고, 데이터 배선(DL)들 중 어느 하나에 전기적으로 연결될 수 있다. 구동 회로는, 연결된 게이드 배선(GL)을 통해 게이트 드라이버(221)로부터 수신되는 스캔 신호에 반응하여, 연결된 데이터 배선(DL)을 통해 데이터 드라이버(222)로부터 공급되는 데이터 전압을 커패시터에 충전할 수 있다. 구동 회로는 커패시터에 충전된 데이터 전압에 따라 LED로 공급되는 전류의 량을 제어할 수 있다. 즉, 각 서브 픽셀들은 스캔 신호 및 데이터 신호에 적어도 기반하여 시각적인 정보를 표시할 수 있다.
도시하지는 않지만, 디스플레이(210)는 상기 신호 배선들 외에도, 픽셀(P)들을 구동하기 위한 다양한 신호 배선들(예: Sens 배선들, L-TEST 배선들, TEST 배선들)과, 픽셀(P)들에 전원을 공급하기 위한 다수의 전원 배선들(예: VDD 배선들, VSS 배선들, Vcas 배선들)을 더 포함하여 구성될 수 있다.
다양한 실시예에 따르면, 게이트 드라이버(221)는 타이밍 컨트롤러(223)로부터 제공된 적어도 하나의 게이트 제어 신호(GCS)에 따라 다수의 게이트 배선들(GL1~GLn)에 스캔 신호를 공급할 수 있다. 게이트 드라이버(221)는 스캔 신호(scan signal, 또는 스캔 펄스(scan pulse))를 출력하는 게이트 쉬프트 레지스터(gate shift register)를 포함할 수 있다. 스캔 신호는 각 픽셀(P)에 순차적으로 공급되는 것으로, 단일 또는 복수의 신호로 구성될 수 있다. 스캔 신호가 복수의 신호로 구성될 경우, 각 게이트 배선(GL)은 복수의 스캔 신호를 각 픽셀(P)에 공급하기 위한 복수의 배선들로 구성될 수 있다.
다양한 실시예에 따르면, 데이터 드라이버(222)는 타이밍 컨트롤러(223)로부터 제공된 적어도 하나의 데이터 제어 신호(DCS)에 따라 타이밍 컨트롤러(223)로부터 제공되는 영상 데이터(RGB)를 데이터 전압으로 변환할 수 있다. 데이터 드라이버(222)는 다수의 감마 보상 전압들을 이용하여 데이터 전압을 생성할 수 있다. 데이터 드라이버(222)는 생성된 데이터 전압을 복수의 픽셀(P)들에 라인 단위, 예를 들어 행 단위로 순차적으로 공급할 수 있다. 데이터 드라이버(222)는 샘플링 신호를 출력하는 데이터 쉬프트 레지스터(data shift register)와, 샘플링 신호에 응답하여 영상 데이터를 행 단위로 래치(latch)하는 래치 회로(latch circuit)와, 래치된 영상 데이터를 아날로그 계조 전압(픽셀 전압)으로 변환하는 디지털 아날로그 컨버터(digital analog converter) 등을 포함할 수 있다.
다양한 실시예에 따르면, 타이밍 컨트롤러(223)는 인터페이스 블록(224)으로부터 제공되는 영상 데이터(RGB)를 디스플레이(210)의 크기 및 해상도에 맞게 정렬할 수 있다. 타이밍 컨트롤러(223)는 정렬된 영상 데이터(RGB)를 데이터 드라이버(222)에 공급할 수 있다. 타이밍 컨트롤러(223)는 인터페이스 블록(224)으로부터 제공된 적어도 하나의 동기 신호들(SYNC)을 이용해 다수의 제어 신호(GCS, DCS)를 전송할 수 있다. 다수의 제어 신호(GCS, DCS)는 적어도 하나의 게이트 제어 신호(GCS)와, 적어도 하나의 데이터 제어 신호(DCS)를 포함할 수 있다. 게이트 제어 신호(GCS)는 게이트 드라이버(221)의 구동 타이밍을 제어하는 신호일 수 있다. 데이터 제어 신호(DCS)는 데이터 드라이버(222)의 구동 타이밍을 제어하기 위한 신호일 수 있다. 동기 신호들(SYNC)은 도트 클럭(DCLK: dot clock), 데이터 인에이블 신호(DE: data enable signal), 수평 동기신호(Hsync), 또는 수직 동기신호(Vsync) 등을 포함할 수 있다. 한 실시예에 따르면, 인터페이스 블록(224)은 프로세서(예: 도 1의 프로세서(120)), 예컨대 어플리케이션 프로세서로부터 영상 데이터(RGB)를 수신하고, 수신된 영상 데이터(RGB)를 타이밍 컨트롤러(223)로 전송할 수 있다. 인터페이스 블록(224)은 적어도 하나의 동기 신호(SYNC)를 생성하여 타이밍 컨트롤러(223)로 전송할 수 있다. 인터페이스 블록(224)은 디스플레이(210)에 적어도 하나의 구동 전압을 공급하도록 전원 공급 장치(230)를 제어할 수 있다.
다양한 실시예에 따르면, 전원 관리 장치(230)(예: 도 1의 전력 관리 모듈(188))는 디스플레이(210)의 구동에 필요한 적어도 하나의 구동 전압을 생성하고, 생성된 구동 전압을 디스플레이(210)에 공급할 수 있다. 상기 적어도 하나의 구동 전압은 예를 들어, VDD, VSS(GND), 게이트 온 전압, 게이트 오프 전압, 또는 초기화 전압을 포함할 수 있다. 게이트 온 전압은 디스플레이(210)에 구비된 적어도 하나의 박막 트랜지스터를 턴온(turn on)시키기 위한 전압일 수 있다. 게이트 오프 전압은 디스플레이(210)에 구비된 적어도 하나의 박막 트랜지스터를 턴오프(turn off)시키기 위한 전압일 수 있다. 초기화 전압은, 복수의 서브 픽셀들 중 적어도 하나의 서브 픽셀을 구동하기 위한 구동 회로에 있어서, 어느 한 부분(node)을 초기화시키기 위한 전압일 수 있다.
도 3은 다양한 실시예에 따른 픽셀을 도시한다. 도 3을 참조하면, 디스플레이(예: 도 2의 디스플레이(210))를 구성하는 픽셀(300)은, 복수의 LED들(310, 320, 330)과 복수의 도전성 패드(pad)들(341~346, 351~360)을 포함하여, 픽셀 영역(370)(예: 도 2를 참조하면, 게이트 배선(GL)과 데이터 배선(DL)이 교차되는 영역)에 구성될 수 있다. 예를 들어, 복수의 LED들(310, 320, 330)은 각각, R(red) LED, G(green) LED 및 B(Blue) LED로 구성될 수 있다.
다양한 실시예에 따르면, 도전성 패드(이하, 간단히 “패드”)들(331~336, 351~360)은 각각, 픽셀 영역(370)에 형성된 구동 회로(미도시)에 있어서, 어느 한 부분(node)이거나 단자(terminal)일 수 있다.
일 실시예에 따르면, 제 1~6 패드들(341~346)은 각각, 구동 회로의 어느 한 부분일 수 있다. R LED(310)의 제 1 전극(311)과 제 2 전극(312)은 각각, 제 1 도전성 패턴(381) 및 제 2 도전성 패턴(382)을 통해 제 1 패드(341) 및 제 2 패드(342)에 전기적으로 연결될 수 있다. G LED(320)의 제 1 전극(321)과 제 2 전극(322)은 각각, 제 3 도전성 패턴(383) 및 제 4 도전성 패턴(384)을 통해 제 3 패드(343) 및 제 4 패드(344)에 전기적으로 연결될 수 있다. B LED(330)의 제 1 전극(331)과 제 2 전극(332)은 각각, 제 5 도전성 패턴(385) 및 제 6 도전성 패턴(386)을 통해 제 5 패드(345) 및 제 6 패드(346)에 전기적으로 연결될 수 있다. 제 7 패드(351), 제 8 패드(352) 및 제 9 패드(353)는 디스플레이에 형성된 데이터 배선들에 각각 연결된, 구동 회로의 신호 단자들일 수 있다. 제 10 패드(354)는 디스플레이에 형성된 전원 배선(예: VDD 배선)에 전기적으로 연결된, 구동 회로의 전원 단자일 수 있다. 나머지 패드들(355~360)은 디스플레이에 형성된 전원 배선 또는 신호 배선에 전기적으로 연결된 단자일 수 있다. 예를 들어, 제 11 패드(355)는 VSS 배선에 연결된 전원 단자일 수 있고, 제 12 패드(356)는 게이트 배선에 연결된 신호 단자일 수 있고, 제 13 패드(357)는 트랜지스터를 구동하기 위한 신호 배선에 연결된 신호 단자일 수 있고, 제 14 패드(358)는 트랜지스터를 검사하기 위한 제 1 검사 배선에 연결된 신호 단자일 수 있고, 제 15 패드(359)는 트랜지스터를 검사하기 위한 제 2 검사 배선에 연결된 신호 단자일 수 있고, 제 16 패드(360)는 트랜지스터의 문턱 전압(threshold voltage) 또는 LED에 흐르는 전류를 보상하기 위한 전원 배선에 연결된 전원 단자일 수 있다.
도 4a는 다양한 실시예에 따른 디스플레이의 전면을 보여주는 도면이고, 도 4b는 도 4a에 도시된 디스플레이의 후면을 보여주는 도면이고, 도 4c는 도 4b에 도시된 디스플레이를 AA' 방향으로 절단하여 개략적으로 보여주는 도면이고, 도 4d는 도 4c에 도시된 절단면 중 일부(픽셀 영역)를 좀 더 상세히 보여주는 도면이다.
도 4a 및 도 4b를 참조하면, 다양한 실시예에 따른 디스플레이(400)(예: 도 2의 디스플레이(210))는, 제 1 방향(Z1)으로 향하는 제 1 면(또는 전면)(401)과, 제 1 방향과 실질적으로(substantially) 반대되는 제 2 방향(Z2)으로 향하는 제 2 면(또는 후면)(402), 및 제 1 면(401)과 제 2 면(402) 사이의 공간을 둘러싸는 측면(403)을 포함하여 구성될 수 있다.
다양한 실시예에 따르면, 제 1 면(401)에 있어서 적어도 일부는, 표시 영역을 형성할 수 있다. 즉, 상기 공간에 위치한 다수의 픽셀들에서 발광한 빛(시각적인 정보)가 표시 영역을 통해 외부로 표출될 수 있다.
다양한 실시예에 따르면, 제 2 면(402)에는 다수의 핀들(404)이 배치될 수 있다. 다수의 핀들(404)은 디스플레이(400)를 적어도 하나의 외부 장치(예: 도 2의 DDI(220) 및 전원 관리 장치(230))와 전기적으로 연결해주기 위한 단자들일 수 있다. 예컨대, 다수의 핀들(404)은 BGA(ball grid array) 형태로 제 2 면(402)에 배치될 수 있다.
도 4c를 참조하면, 다양한 실시예에 따른 디스플레이(400)는 제 1 층(layer)(410), 제 2 층(420), 및 제 3 층(430)를 포함할 수 있다.
다양한 실시예에 따르면, 제 1 층(410)은 기판과, 기판에 형성되는 게이트 배선들(예: 도 2의 “GL1~GLn”)과, 이들과 교차되게 기판에 형성되는 데이터 배선들(예: 도 2의 “DL1~DLm”)과, 게이트 배선과 데이터 배선이 교차되는 픽셀 영역(예: 도 3의 픽셀 영역(370))들에 각각 형성되는 구동회로들을 포함할 수 있다. 여기서, 기판은 유리나 플라스틱 재질로 구성될 수 있고, 디스플레이(400)의 상기 제 1 면(401)을 형성할 수 있다.
다양한 실시예에 따르면, 제 2 층(420)은 복수의 LED들을 포함할 수 있다. 예컨대, 제 1 층(410)의 픽셀 영역 위에 R, G, B LED들이 위치할 수 있다.
다양한 실시예에 따르면, 제 3 층(430)은 디스플레이(400)의 제 2 면(402)을 형성할 수 있다. 제 3층(430)은 도전성 패턴 층(431)과, 제 2 면(402) 위에서 볼 때, 도전성 패턴 층(431) 위에 형성된 배선 층(432)을 포함할 수 있다. 도전성 패턴 층(431)은 R, G, B LED들을 구동 회로에 전기적으로 연결하기 위한 도전성 패턴들(예: 도 3의 도전성 패턴들(381~386))의 적어도 일부를 포함할 수 있다. 배선 층(432)은 제 1 층(410)에 형성된 전원 배선을 제 2 면(402)에 배치된 전원 핀에 전기적으로 연결하기 위한 전원 배선과, 제 1 층(410)에 형성된 신호 배선을 제 2 면(402)에 배치된 신호 핀에 전기적으로 연결하기 위한 신호 배선을 포함할 수 있다.
다양한 실시예에 따르면, 배선 층(432)의 배선은 제 1 층(410)에 형성된 배선과 구별 위해 재배선(rewiring line)이라고 지칭될 수 있고, 배선 층 또한, 재배선 층으로 지칭될 수 있다. 예를 들어, 신호 재배선은, 제 1 층(410)에 형성된 구동 회로의 신호 단자(예: 도 3의 제 7 패드(351))에 비아를 통해 전기적으로 연결됨으로써, 제 1 층에 형성된 데이터 배선을 제 2 면(402)에 배치된 데이터 핀에 전기적으로 연결해 줄 수 있다. 전원 재배선은 제 1 층(410)에 형성된 구동 회로의 전원 단자(예: 도 3의 제 10 패드(354))에 비아를 통해 전기적으로 연결됨으로써 제 1 층(410)에 형성된 VDD 배선을 제 2 면(402)에 배치된 VDD 전원 핀에 전기적으로 연결해 줄 수 있다. 일 실시예에 따르면, 배선 층(432)은 복수의 층들을 포함할 수 있다. 예를 들어, 제 1 배선 층에는 배선들이 세로로 배열될 수 있고, 제 1 배선 층 위에 배치되는 제 2 배선 층에는 배선들이 가로로 배열될 수 있다.
도 4d를 참조하면, LED(440)는, 그 발광 부위(441)가 제 1 층(410)을 향하게 끔, 제 2 층(420)에 배치될 수 있다. 제 1 도전성 패턴(451)과 제 2 도전성 패턴(452)은 제 3 층(430)의 도전성 패턴 층(431)에 위치할 수 있다. 제 1 도전성 패턴(451)은, LED(440)의 제 1 전극(442)과 전기적으로 연결되고 제 1 층(410)에 형성된 구동 회로(예: 도 3의 제 5 패드(345))와 전기적으로 연결됨으로써, 제 1 전극(442)을 구동 회로에 전기적으로 연결해 줄 있다. 제 2 도전성 패턴(452)은, LED(440)의 제 2 전극(443)과 전기적으로 연결되고 제 1 층(410)에 형성된 구동 회로(예: 도 3의 제 6 패드(346))와 전기적으로 연결됨으로써, 제 2 전극(443)을 구동 회로에 전기적으로 연결해줄 수 있다.
다양한 실시예에 따르면, 구동 회로의 단자들(예: 도 3의 7 내지 16 패드들(351~360)) 중 적어도 하나의 단자는 제 1 비아(461)를 통해 제 3 층(430)에 형성된 (재)배선(470)에 전기적으로 연결되고, (재)배선(470)은 제 2 면(402)에 배치된 핀(471)에 제 2 비아(472)를 통해 전기적으로 연결될 수 있다. 어떠한 실시예에 따르면, 핀(471)이 (재)배선(470)이 직접 부착됨으로써 제 2 비아(472) 없이 (재)배선(470)에 전기적으로 연결될 수도 있다.
도 5는 다양한 실시예에 따른 디스플레이(예: 도 4의 디스플레이(400))를 제조하는 방법의 일례를 설명하기 위한 도면이다.
도면 번호 501을 참조하면, 디스플레이의 구성 요소로서 준비된 TFT(thin film transistor) 기판(510)(예: 도 4c의 제 1 층(410))에 있어서, “구동회로와 배선들이 형성된 면”에 제 1 필름(511)이 부착될 수 있다. 필름 부착 방법은 예컨대, 감광성 드라이 필름(dry film)을 기판에 가열된 롤러로 압착하여 밀착시키는 라미네이팅(laminating) 공정이 이용될 수 있다.
도면 번호 502를 참조하면, 제 1 필름(511)의 일부가 제거됨으로써 LED를 수용하기 위한 포켓(512)이 TFT 기판(510) 위에 형성될 수 있다. 예를 들어, 반도체 설계 분야에서 널리 알려진 마스킹(masking) 공정, 노광(exposure) 공정, 현상(developing) 공정 및 식각(etching) 공정이 순차적으로 수행됨으로써 포켓(512)이 형성될 수 있다.
도면 부호 503을 참조하면, LED(520)의 발광 면이 기판(510)을 향하게 된 상태에서 LED(520)가 포켓에 배치될 수 있다. 예를 들어, 포켓에 액상의 투명 접착제가 도포되고, 상기의 상태로 LED(520)를 포켓에 위치시키는 공정이 수행된 다음, 열 또는 자외선이 접착제에 조사되고 이에 따라 투명 접착제가 경화됨으로써 LED(520)가 포켓에 고정될 수 있다.
도면 부호 504를 참조하면, 제 2 필름(530)이 예컨대, 라미네이팅 공정에 의해 제 1 필름(511) 및 LED(520)에 부착될 수 있다. 다음으로, 전극들(521, 522) 위에 위치한 제 2 필름(530)의 부위가 제거될 수 있다. 또한, 구동회로에 있어서 “전극들(521, 522)과 각각 전기적으로 연결되어야 할 패드들(531, 532) 위에 위치한 필름들(511, 530)의 부위가 제거될 수 있다. 추가적으로, 배선(예: 도 4의 배선(470))과 전기적으로 연결될 적어도 하나의 패드(533) 위에 위치한 필름들(511, 530)의 부위가 제거될 수 있다. 필름들(511, 530)의 일부 제거 공정은 예컨대, 마스킹, 노광, 현상 및 식각 공정을 포함할 수 있다.
도면 부호 505를 참조하면, 시드 메탈(seed metal)(541)이 전면에 증착되고 제 3 필름(542)이 예컨대, 라미네이팅 공정에 의해 메탈 증착된 전면에 부착될 수 있다. 다음으로, 도전성 패턴들 그리고 비아들의 형성을 위해 제 3 필름(542)의 일부가 제거될 수 있다. 제 3 필름(542)의 일부 제거 공정은 예컨대, 마스킹, 노광, 현상 및 식각 공정을 포함할 수 있다.
도면 부호 506을 참조하면, 도전성 패턴들(551, 552) 그리고 비아(553)가 예컨대, 전기 도금 방식에 의해 전면에 형성될 수 있다. 형성된 제 1 도전성 패턴(551)에 의해 제 1 전극(521)과 제 1 패드(531) 간의 전기적인 연결이 이루어질 수 있다. 또한, 형성된 제 2 도전성 패턴(552)에 의해 제 2 전극(522)과 제 2 패드(532) 간의 전기적인 연결이 이루어질 수 있다.
도면 부호 506 및 507을 참조하면, 아직 제거되지 않은 채로 전면에 부착되어 있는 제 3 필름(542)의 나머지 그리고 그 밑에 형성된 시드 메탈까지 제거하는 공정이 수행될 수 있다. 이 공정은 반도체 설계 분야에서 널리 알려진 포토리소그래피(photolithography) 공정을 포함할 수 있다.
도면 부호 508을 참조하면, 제 4 필름(560)을 전면에 부착하고 비아(553)를 노출시키는 공정이 수행될 수 있다. 이 공정은 라미네이팅, 마스킹, 노광, 현상 및 식각 공정을 포함할 수 있다.
도면 부호 509를 참조하면, 배선(570)을 전면에 형성하는 공정이 수행될 수 있다. 이 공정은 도면 부호들 505, 506 및 507을 참조하여 설명된 공정과 동일한 공정을 포함할 수 있다.
어떠한 실시예에 따르면, 배선(570)이 형성된 면에 다수의 핀들(예: 도 4b의 핀들(404))을 부착하는 공정이 더 수행될 수 있다.
어떠한 실시예에 따르면, 배선(570) 위에 적어도 하나 이상의 배선을 더 적층하는 공정이 추가적으로 수행될 수 있고, 최상층에 위치한 배선 층에 핀들을 부착하는 공정이 수행될 수 있다.
어떠한 실시예에 따르면, 도 5의 공정들에 의해 제조된 디스플레이는, 주어진 단위(unit)(예: 도 4b에 도시된 바와 같이 핀 배열을 기준으로 “11*11”)로, 여러 개로 절단될 수 있다. 추후, 이러한 유닛들을 서로 이어 붙이는 공정이 수행됨으로써 다양한 크기(예: 스마트 폰, TV 또는 전광판)의 디스플레이 제조가 가능해진다.
도 6은 다양한 실시예에 따른 디스플레이(예: 도 4의 디스플레이(400))를 제조하는 방법의 다른 예를 설명하기 위한 도면이다.
도면 부호 601을 참조하면, 앞서 도면 부호들 501, 502, 503 및 504를 참조하여 설명된 공정들과 동일한 공정들이 순차적으로 수행된 다음, 시드 메탈(610)이 전면에 증착되고 도전 층(620)이 예컨대, 전기 도금 방식에 의해 메탈 증착된 전면에 형성될 수 있다.
도면 부호 602를 참조하면, 도전성 패턴들(631, 632) 그리고 비아(633)를 전면에 형성하는 공정이 수행될 수 있다. 예컨대, 이 공정은 포토리소그래피 공정을 포함할 수 있다.
도면 부호 603을 참조하면, 필름(640)을 전면에 부착하고 비아(633)를 노출시키는 공정이 수행될 수 있다. 이 공정은 라미네이팅, 마스킹, 노광, 현상 및 식각 공정을 포함할 수 있다. 그 다음, 배선(650)을 전면에 형성하는 공정이 수행될 수 있는데, 이 공정은 도면 부호 601 및 602을 참조하여 설명된 공정과 동일한 공정을 포함할 수 있다.
어떠한 실시예에 따르면, 배선(650)이 형성된 면에 다수의 핀들을 부착하는 공정이 더 수행될 수 있다.
어떠한 실시예에 따르면, 배선(650) 위에 적어도 하나 이상의 배선을 더 적층하는 공정이 추가적으로 수행될 수 있다. 최상층에 위치한 배선 층에 핀들을 부착하는 공정이 더 수행될 수도 있다.
어떠한 실시예에 따르면, 도 6의 공정들에 의해 제조된 디스플레이는 주어진 단위로 여러 개로 절단될 수 있고, 이러한 디스플레이 유닛들은 서로 이어 붙이는 공정을 통해 다양한 크기의 디스플레이 제조에 이용될 수 있다.
도 7은 다양한 실시예에 따른 디스플레이의 절단면 중 일부(픽셀 영역)를 보여주는 도면이다. 도 7을 참조하면, 다양한 실시예에 따른 디스플레이(700)는 제 1 층(710), 제 2 층(720) 및 제 3층(730)을 포함할 수 있다.
다양한 실시예에 따르면, 제 1 층(710)은 다수의 구동회로 칩들과 다수의 LED들을 위한 기판일 수 있다. 예컨대, 기판은 유리나 플라스틱 재질로 구성될 수 있다.
다양한 실시예에 따르면, 제 2 층(720)은 다수의 픽셀들(예: 도 2의 픽셀(P)들)을 포함할 수 있다. 픽셀들은 각각, 도시된 LED(740)를 포함하여 다수의 LED들과 이들의 구동을 위한 구동회로 칩(750)을 포함할 수 있다. LED들은 그 발광부가 제 1 층(710)을 향하게끔 제 2 층(720)에 배치될 수 있다.
다양한 실시예에 따르면, 제 3 층(730)은 구동회로 칩과 RGB LED들을 전기적으로 연결해주는 도전성 패턴들과, 구동 회로 칩들을 외부 장치(예: 도 2의 DDI(220) 및 전원 관리 장치(230))에 전기적으로 연결해주기 위한 배선들을 포함할 수 있다. 일 실시예에 따르면, 제 3 층(730)은 도전성 패턴 층(731)과, 도전성 패턴 층(731) 위에 형성된 배선 층(732)을 포함할 수 있다. 도전성 패턴 층(731)은 LED(740)를 구동 회로 칩(750)에 전기적으로 연결하기 위한 도전성 패턴(761)의 적어도 일부를 포함할 수 있다. 배선 층(732)은 제 2 층(720)에 위치한 구동회로 칩(750)과 전기적으로 연결되는 배선(770)과, 배선(770)과 전기적으로 연결되고 외부로 노출되는 비아(780)를 포함할 수 있다. 비아(780)를 통해 외부 장치가 구동회로 칩(750)에 전기적으로 연결될 수 있다.
도 8은 다양한 실시예에 따른 디스플레이(예: 도 7의 디스플레이(700))를 제조하는 방법의 일례를 설명하기 위한 도면이다.
도면 부호 801을 참조하면, 구동회로 칩들과 LED들을 배열하기 위한 기판(811)이 마련될 수 있다. 예를 들어, 기판(811)은 두 개의 층들(812, 813)로 구성될 수 있다. 기판(811)을 제조하는 공정에 있어서, 두 층들(812, 813)은 예컨대, 실리콘 감압점착제(pressure sensitive adhesive)로 붙을 수 있다. 이에 국한하는 것은 아니지만, 제 1 층(812)은 페트(PET)로 구성되고, 이에 붙는 제 2 층(813)은 구리(Cu)로 구성될 수 있다. 제 2 층(813)의 일부가 제거됨으로써 LED를 수용하기 위한 제 1 포켓(814)과 구동회로 칩을 수용하기 위한 제 2 포켓(815)이 제 1 층(812) 위에 형성될 수 있다. 이러한 포켓들(814, 815)은 예컨대, 마스킹, 노광, 현상 및 식각 공정들이 순차적으로 수행됨으로써 형성될 수 있다.
도면 부호 802를 참조하면, 포켓들에 액상의 투명 접착제가 도포되고, LED(820)의 발광 면이 제 1 층(812)을 향하게 된 상태에서 LED(820)가 제 1 포켓에 위치하고, 구동회로 칩(830)이 제 2 포켓에 위치할 수 있다. 그 다음, 열 또는 자외선이 접착제에 조사되고 이에 따라 투명 접착제가 경화됨으로써 LED(820) 및 구동회로 칩(830)이 각각의 포켓에 고정될 수 있다.
도면 부호 803을 참조하면, 제 1 필름(840)(예: 도 7의 제 1 층(710))이 예컨대 라미네이팅 공정에 의해, 전면에 부착될 수 있다. 그런 다음, 캐리어(841)가 제 1 필름(841)에 부착될 수 있다.
도면 부호 804를 참조하면, 제 1 필름(841)이 아래에 위치하도록 디스플레이를 뒤집고, 제 2 층(813), LED(820) 및 구동회로 칩(830)에 붙어있던 제 1층을 모두 제거하는 공정이 수행될 수 있다.
도면 부호 805를 참조하면, 전면에 제 2 필름(850)을 부착하는 공정이 수행될 수 있다. 그 다음, 전극(821) 위에 위치한 제 2 필름(850)의 부위가 제거될 수 있다. 또한, 구동회로 칩(830)에 있어서 “전극(821)과 전기적으로 연결되어야 할 부분(831) 위에 위치한 제 2 필름(850)의 부위가 제거될 수 있다. 추가적으로, 배선(예: 도 7의 배선(770))과 전기적으로 연결될 적어도 하나의 단자(832) 위에 위치한 제 2 필름(850)의 부위가 제거될 수 있다. 제 2 필름(850)의 일부 제거 공정은 예컨대, 마스킹, 노광, 현상 및 식각 공정을 포함할 수 있다.
도면 부호 806을 참조하면, 전극(821)을 구동회로 칩(830)의 부분(831)에 전기적으로 이어주는 도전성 패턴(860)을 전면에 형성하는 공정이 수행될 수 있다. 또한, 단자(832)를 배선에 전기적으로 이어주기 위한 비아(870)를 전면에 형성하는 공정이 수행될 수 있다. 이러한 공정들은 포토리소그래피 공정을 포함할 수 있다.
도면 부호 807을 참조하면, 제 3 필름(880)을 전면에 부착하고 비아(870)를 노출시키는 공정이 수행될 수 있다. 이 공정은 라미네이팅, 마스킹, 노광, 현상 및 식각 공정을 포함할 수 있다. 다음으로, 배선(890)을 전면에 형성하는 공정이 수행될 수 있다. 이 공정은 포토리소그래피 공정을 포함할 수 있다. 또한, 제 1 필름(840)에 붙어 있던 캐리어를 제거하는 공정이 수행될 수 있다.
어떠한 실시예에 따르면, 배선(890)이 형성된 면에 다수의 핀들(예: 도 4의 핀들(404))을 부착하는 공정이 더 수행될 수 있다.
어떠한 실시예에 따르면, 배선(890) 위에 적어도 하나 이상의 배선을 더 적층하는 공정이 추가적으로 수행될 수 있다. 최상층에 위치한 배선 층에 핀들을 부착하는 공정이 더 수행될 수도 있다.
어떠한 실시예에 따르면, 도 8의 공정들에 의해 제조된 디스플레이는 주어진 단위로 여러 개로 절단될 수 있고, 이러한 디스플레이 유닛들은 서로 이어 붙이는 공정을 통해 다양한 크기의 디스플레이 제조에 이용될 수 있다.
도 9는 다양한 실시예에 따른 디스플레이(예: 도 7의 디스플레이(700))를 제조하는 방법의 다른 예를 설명하기 위한 도면이다.
도면 부호 901을 참조하면, 배선 및 도전성 패턴의 형성을 위한 기판(910)이 마련될 수 있다. 예컨대, 기판(910)은 두 개의 층들(911, 912)로 구성될 수 있다. 기판(910)을 제조하는 공정에 있어서, 두 층들(911, 912)은 예컨대, 실리콘 감압점착제(pressure sensitive adhesive)로 붙을 수 있다. 이에 국한하는 것은 아니지만, 제 1 층(911)은 페트(PET)로 구성될 수 있다. 제 2 층(912)(예: 도 7의 제 3 층(730))은 유리로 구성될 수 있다. 외부 장치(예: 도 2의 DDI(220) 및 전원 관리 장치(230))와 연결을 위한 비아를 형성하기 위해 제 2층(912)의 일부가 제거될 수 있다. 예컨대, 일부 제거를 위해 마스킹, 노광, 현상 및 식각 공정들이 순차적으로 수행될 수 있다.
도면 부호 902를 참조하면, 비아(921), 배선(930) 및 도전성 패턴(940)을 전면에 형성하는 공정이 수행될 수 있다. 이 공정은 포토리소그래피 공정을 포함할 수 있다.
도면 부호 903을 참조하면, 전면에 필름(950)을 부착하는 공정(예: 라미네이팅 공정 포함)이 수행될 수 있다. 그 다음, LED를 수용하기 위한 제 1 포켓(951) 및 구동회로 칩을 수용하기 위한 제 2 포켓(952)을 형성하는 공정이 수행될 수 있다. 이러한 포켓들(951, 952)은 예컨대, 마스킹, 노광, 현상 및 식각 공정들이 순차적으로 수행됨으로써 형성될 수 있다. 또한, 상기 공정들에 따라, 도전성 패턴(940) 및 배선(930)에 있어서 구동회로 칩과 연결을 위한 부분이 포켓들(951, 952)을 통해 외부로 노출될 수 있다.
도면 부호 904를 참조하면, 포켓들에 액상의 투명 접착제가 도포되고, LED(960)의 발광 면이 제 2 층(912)과 반대로 향하게 된 상태에서 LED(960)가 제 1 포켓에 위치하고, 구동회로 칩(970)이 제 2 포켓에 위치할 수 있다. 그 다음, 열 또는 자외선이 접착제에 조사되고 이에 따라 투명 접착제가 경화됨으로써 LED(960) 및 구동회로 칩(970)이 각각의 포켓에 고정될 수 있다. 또한, 제 2 층(912)에 붙어 있던 제 1 층을 제거하는 공정이 수행될 수 있다. 어떠한 실시예에 따르면, LED(960)와 구동회로 칩(970)의 보호를 위한 필름(미도시)을 전면에 부착하는 공정이 추가적으로 수행될 수도 있다.
어떠한 실시예에 따르면, 도 9의 공정들에 의해 제조된 디스플레이는 주어진 단위로 여러 개로 절단될 수 있고, 이러한 디스플레이 유닛들은 서로 이어 붙이는 공정을 통해 다양한 크기의 디스플레이 제조에 이용될 수 있다.
본 발명의 다양한 실시예에 따른 제 1 디스플레이는 제 1 방향으로 향하는 제 1 면; 상기 제 1 방향과 실질적으로 반대되는 제 2 방향으로 향하는 제 2 면; 상기 제 1 면과 상기 제 2 면 사이의 공간에 위치하는 다수의 픽셀들; 및 상기 제 2 면에 배치되고, 상기 다수의 픽셀들을 외부 장치에 전기적으로 이어주는 다수의 핀들을 포함하고, 상기 다수의 픽셀들은 각각, 다수의 LED들과 구동회로를 포함하고, 상기 다수의 LED들의 발광부가 상기 제 1 면을 향하도록 상기 공간에 배치되고, 상기 다수의 LED들을 상기 구동회로에 전기적으로 연결해주도록 구성된 도전성 패턴이 상기 공간에 위치하되, 상기 도전성 패턴의 적어도 일부가, 상기 제 2 면 위에서 볼 때, 상기 다수의 LED들 위에 위치하고, 상기 구동회로를 상기 다수의 핀들에 전기적으로 연결해주도록 구성된 배선이 상기 공간에 위치하되, 상기 배선이, 상기 제 2 면 위에서 볼 때, 상기 다수의 픽셀들 위에 위치하는 것일 수 있다.
본 발명의 다양한 실시예에 따른 전자 장치는 디스플레이 드라이버 IC; 전원 관리 장치; 상기 디스플레이 드라이버 IC 및 상기 전원 관리 장치와 전기적으로 연결된 상기 제 1 디스플레이; 및 상기 디스플레이 드라이버 IC 및 상기 전원 관리 장치와 전기적으로 연결된 프로세서를 포함할 수 있다.
상기 제 1 디스플레이는 상기 제 1 면을 형성하며 상기 구동회로를 포함하는 제 1 층; 상기 제 1 층 위에 위치하고 상기 다수의 LED들을 포함하는 제 2 층; 상기 제 2 면을 형성하고, 상기 제 2 층 위에 위치하며, 상기 도전성 패턴의 적어도 일부 및 상기 배선을 포함하는 제 3 층; 및 상기 구동회로를 상기 배선에 전기적으로 이어주고, 적어도 일부가 상기 제 2 층에 형성된 비아를 더 포함할 수 있다. 상기 제 3 층은, 상기 도전성 패턴의 적어도 일부를 포함하는 도전성 패턴 층과, 상기 도전성 패턴 층 위에 위치하고, 상기 배선을 포함하는 적어도 하나 이상의 배선 층을 포함할 수 있다. 상기 도전성 패턴은, 상기 제 1 층에 있어서 상기 구동회로가 형성된 일면 위에 상기 다수의 LED들을 배치하는 공정과, 상기 배치 공정 후, 상기 일면에 필름을 부착하는 공정과, 상기 다수의 LED들의 전극들이 노출되게 그리고 상기 구동회로의 일부분이 노출되게 상기 필름의 일부를 제거하는 공정과, 상기 필름의 일부가 제거된 후, 상기 전극들 및 상기 일부분을 전기 도금하는 공정에 의해, 상기 공간에 형성될 수 있다. 상기 제 1층이 유리일 수 있다.
상기 제 1 디스플레이는 상기 제 1 면을 형성하는 제 1 층; 상기 제 1 층 위에 위치하고 상기 다수의 LED들과 칩 형태의 상기 구동회로를 포함하는 제 2 층; 상기 제 2 면을 형성하고, 상기 제 2 층 위에 위치하며, 상기 도전성 패턴의 적어도 일부 및 상기 배선을 포함하는 제 3 층; 및 상기 구동회로 칩을 상기 배선에 전기적으로 이어주고, 적어도 일부가 상기 제 2 층에 형성된 비아를 더 포함할 수 있다. 상기 제 3 층은, 상기 도전성 패턴의 적어도 일부를 포함하는 도전성 패턴 층과, 상기 도전성 패턴 층 위에 위치하고, 상기 배선을 포함하는 적어도 하나 이상의 배선 층을 포함할 수 있다. 상기 도전성 패턴은, 상기 제 1 층의 일면에 상기 다수의 LED들과 상기 구동회로 칩을 배치하는 공정과, 상기 배치 공정 후, 상기 일면에 필름을 부착하는 공정과, 상기 다수의 LED들의 전극들이 노출되게 그리고 상기 구동회로 칩의 일부분이 노출되게 상기 필름의 일부를 제거하는 공정과, 상기 필름의 일부가 제거된 후, 상기 전극들 및 상기 일부분을 전기 도금하는 공정에 의해, 상기 공간에 형성될 수 있다. 상기 제 1 층이 유리일 수 있다.
본 발명의 다양한 실시예에 따른 제 2 디스플레이는 제 1 방향으로 향하는 제 1 면; 상기 제 1 방향과 실질적으로 반대되는 제 2 방향으로 향하는 제 2 면; 및 상기 제 1 면과 상기 제 2 면 사이의 공간에 위치하는 다수의 픽셀들을 포함하고, 상기 다수의 픽셀들은 각각, 다수의 LED들과 구동회로 칩을 포함하고, 상기 다수의 LED들의 발광부가 상기 제 1 면을 향하도록 상기 공간에 배치되고, 상기 다수의 LED들을 상기 구동회로 칩에 전기적으로 연결해주도록 구성된 도전성 패턴이 상기 공간에 위치하되, 상기 도전성 패턴의 적어도 일부가, 상기 제 2 면 위에서 볼 때, 상기 다수의 LED들 위에 위치하고, 상기 구동회로 칩을 상기 다수의 핀들에 전기적으로 연결해주도록 구성된 배선이 상기 공간에 위치하되, 상기 배선이, 상기 제 2 면 위에서 볼 때, 상기 다수의 픽셀들 위에 위치하고, 상기 제 2 면이 유리의 일면이고, 상기 배선이 상기 유리의 타면에 형성되고, 상기 일면과 상기 타면을 관통하는 비아에 연결되고, 상기 다수의 픽셀들이 상기 비아를 통해 외부 장치에 연결되는 것일 수 있다.
본 발명의 다양한 실시예에 따른 전자 장치는 디스플레이 드라이버 IC; 전원 관리 장치; 상기 디스플레이 드라이버 IC 및 상기 전원 관리 장치와 전기적으로 연결된 상기 제 2 디스플레이; 및 상기 디스플레이 드라이버 IC 및 상기 전원 관리 장치와 전기적으로 연결된 프로세서를 포함할 수 있다.
상기 제 2 디스플레이에 있어서 상기 도전성 패턴, 상기 배선, 및 상기 비아는, 상기 유리의 상기 일면과 상기 타면을 관통하도록 상기 유리의 일부를 제거하는 공정과, 상기 일부에 비아를 형성하고, 상기 유리의 상기 타면에 상기 도전성 패턴과 상기 배선을 형성하는 공정과, 상기 다수의 LED들의 발광부가 상기 타면에 반대되는 방향으로 향하게 상기 다수의 LED들을 상기 타면에 배치하고 상기 구동회로 칩을 상기 타면에 배치하는 공정에 의해, 상기 공간에 위치할 수 있다.
본 명세서와 도면에 개시된 본 발명의 실시예들은 본 발명의 실시예에 따른 기술 내용을 쉽게 설명하고 본 발명의 실시예의 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 발명의 실시예의 범위를 한정하고자 하는 것은 아니다. 따라서 본 발명의 다양한 실시예의 범위는 여기에 개시된 실시예들 이외에도 본 발명의 다양한 실시예의 기술적 사상을 바탕으로 도출되는 모든 변경 또는 변형된 형태가 본 발명의 다양한 실시예의 범위에 포함되는 것으로 해석되어야 한다.
101: 전자 장치
200: 표시 장치
300: 픽셀
400: 디스플레이

Claims (13)

  1. 디스플레이에 있어서,
    제 1 방향으로 향하는 제 1 면;
    상기 제 1 방향과 실질적으로 반대되는 제 2 방향으로 향하는 제 2 면;
    상기 제 1 면과 상기 제 2 면 사이의 공간에 위치하는 다수의 픽셀들; 및
    상기 제 2 면에 배치되고, 상기 다수의 픽셀들을 외부 장치에 전기적으로 이어주는 다수의 핀들을 포함하고,
    상기 다수의 픽셀들은 각각, 다수의 LED들과 구동회로를 포함하고,
    상기 다수의 LED들의 발광부가 상기 제 1 면을 향하도록 상기 공간에 배치되고,
    상기 다수의 LED들을 상기 구동회로에 전기적으로 연결해주도록 구성된 도전성 패턴이 상기 공간에 위치하되, 상기 도전성 패턴의 적어도 일부가, 상기 제 2 면 위에서 볼 때, 상기 다수의 LED들 위에 위치하고,
    상기 구동회로를 상기 다수의 핀들에 전기적으로 연결해주도록 구성된 배선이 상기 공간에 위치하되, 상기 배선이, 상기 제 2 면 위에서 볼 때, 상기 다수의 픽셀들 위에 위치하는 것인,
    디스플레이.
  2. 제 1 항에 있어서,
    상기 제 1 면을 형성하며 상기 구동회로를 포함하는 제 1 층;
    상기 제 1 층 위에 위치하고 상기 다수의 LED들을 포함하는 제 2 층;
    상기 제 2 면을 형성하고, 상기 제 2 층 위에 위치하며, 상기 도전성 패턴의 적어도 일부 및 상기 배선을 포함하는 제 3 층; 및
    상기 구동회로를 상기 배선에 전기적으로 이어주고, 적어도 일부가 상기 제 2 층에 형성된 비아를 더 포함하는 디스플레이.
  3. 제 2 항에 있어서, 상기 제 3 층은,
    상기 도전성 패턴의 적어도 일부를 포함하는 도전성 패턴 층과,
    상기 도전성 패턴 층 위에 위치하고, 상기 배선을 포함하는 적어도 하나 이상의 배선 층을 포함하는 것인,
    디스플레이.
  4. 제 2 항에 있어서,
    상기 도전성 패턴은,
    상기 제 1 층에 있어서 상기 구동회로가 형성된 일면 위에 상기 다수의 LED들을 배치하는 공정과,
    상기 배치 공정 후, 상기 일면에 필름을 부착하는 공정과,
    상기 다수의 LED들의 전극들이 노출되게 그리고 상기 구동회로의 일부분이 노출되게 상기 필름의 일부를 제거하는 공정과,
    상기 필름의 일부가 제거된 후, 상기 전극들 및 상기 일부분을 전기 도금하는 공정에 의해, 상기 공간에 형성되는 것인,
    디스플레이.
  5. 제 2 항에 있어서, 상기 제 1층이 유리인,
    디스플레이.
  6. 제 1 항에 있어서,
    상기 제 1 면을 형성하는 제 1 층;
    상기 제 1 층 위에 위치하고 상기 다수의 LED들과 칩 형태의 상기 구동회로를 포함하는 제 2 층;
    상기 제 2 면을 형성하고, 상기 제 2 층 위에 위치하며, 상기 도전성 패턴의 적어도 일부 및 상기 배선을 포함하는 제 3 층; 및
    상기 구동회로 칩을 상기 배선에 전기적으로 이어주고, 적어도 일부가 상기 제 2 층에 형성된 비아를 더 포함하는 디스플레이.
  7. 제 6 항에 있어서, 상기 제 3 층은,
    상기 도전성 패턴의 적어도 일부를 포함하는 도전성 패턴 층과,
    상기 도전성 패턴 층 위에 위치하고, 상기 배선을 포함하는 적어도 하나 이상의 배선 층을 포함하는 것인,
    디스플레이.
  8. 제 6 항에 있어서,
    상기 도전성 패턴은,
    상기 제 1 층의 일면에 상기 다수의 LED들과 상기 구동회로 칩을 배치하는 공정과,
    상기 배치 공정 후, 상기 일면에 필름을 부착하는 공정과,
    상기 다수의 LED들의 전극들이 노출되게 그리고 상기 구동회로 칩의 일부분이 노출되게 상기 필름의 일부를 제거하는 공정과,
    상기 필름의 일부가 제거된 후, 상기 전극들 및 상기 일부분을 전기 도금하는 공정에 의해, 상기 공간에 형성되는 것인,
    디스플레이.
  9. 제 6 항에 있어서, 상기 제 1 층이 유리인,
    디스플레이.
  10. 전자 장치에 있어서,
    디스플레이 드라이버 IC;
    전원 관리 장치;
    상기 디스플레이 드라이버 IC 및 상기 전원 관리 장치와 전기적으로 연결된 상기 제 1 항의 디스플레이; 및
    상기 디스플레이 드라이버 IC 및 상기 전원 관리 장치와 전기적으로 연결된 프로세서를 포함하는 전자 장치.
  11. 디스플레이에 있어서,
    제 1 방향으로 향하는 제 1 면;
    상기 제 1 방향과 실질적으로 반대되는 제 2 방향으로 향하는 제 2 면; 및
    상기 제 1 면과 상기 제 2 면 사이의 공간에 위치하는 다수의 픽셀들을 포함하고,
    상기 다수의 픽셀들은 각각, 다수의 LED들과 구동회로 칩을 포함하고,
    상기 다수의 LED들의 발광부가 상기 제 1 면을 향하도록 상기 공간에 배치되고,
    상기 다수의 LED들을 상기 구동회로 칩에 전기적으로 연결해주도록 구성된 도전성 패턴이 상기 공간에 위치하되, 상기 도전성 패턴의 적어도 일부가, 상기 제 2 면 위에서 볼 때, 상기 다수의 LED들 위에 위치하고,
    상기 구동회로 칩을 상기 다수의 핀들에 전기적으로 연결해주도록 구성된 배선이 상기 공간에 위치하되, 상기 배선이, 상기 제 2 면 위에서 볼 때, 상기 다수의 픽셀들 위에 위치하고,
    상기 제 2 면이 유리의 일면이고,
    상기 배선이 상기 유리의 타면에 형성되고, 상기 일면과 상기 타면을 관통하는 비아에 연결되고,
    상기 다수의 픽셀들이 상기 비아를 통해 외부 장치에 연결되는 것인,
    디스플레이.
  12. 제 11 항에 있어서,
    상기 도전성 패턴, 상기 배선, 및 상기 비아는,
    상기 유리의 상기 일면과 상기 타면을 관통하도록 상기 유리의 일부를 제거하는 공정과,
    상기 일부에 비아를 형성하고, 상기 유리의 상기 타면에 상기 도전성 패턴과 상기 배선을 형성하는 공정과,
    상기 다수의 LED들의 발광부가 상기 타면에 반대되는 방향으로 향하게 상기 다수의 LED들을 상기 타면에 배치하고 상기 구동회로 칩을 상기 타면에 배치하는 공정에 의해, 상기 공간에 위치하는 것인,
    디스플레이.
  13. 전자 장치에 있어서,
    디스플레이 드라이버 IC;
    전원 관리 장치;
    상기 디스플레이 드라이버 IC 및 상기 전원 관리 장치와 전기적으로 연결된 상기 제 11 항의 디스플레이; 및
    상기 디스플레이 드라이버 IC 및 상기 전원 관리 장치와 전기적으로 연결된 프로세서를 포함하는 전자 장치.
KR1020180047116A 2018-04-24 2018-04-24 Led디스플레이 및 이를 구비한 전자 장치 KR102569175B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020180047116A KR102569175B1 (ko) 2018-04-24 2018-04-24 Led디스플레이 및 이를 구비한 전자 장치
CN201980026623.7A CN112041990B (zh) 2018-04-24 2019-02-12 Led显示器以及具有led显示器的电子设备
PCT/KR2019/001669 WO2019208919A1 (en) 2018-04-24 2019-02-12 Led display and electronic device having same
EP19793980.4A EP3743944A4 (en) 2018-04-24 2019-02-12 DISPLAY DEVICE AND ELECTRONIC DEVICE CONTAINING IT
US16/275,607 US10763247B2 (en) 2018-04-24 2019-02-14 LED display and electronic device having same
US17/002,818 US11264372B2 (en) 2018-04-24 2020-08-26 LED display and electronic device having same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180047116A KR102569175B1 (ko) 2018-04-24 2018-04-24 Led디스플레이 및 이를 구비한 전자 장치

Publications (2)

Publication Number Publication Date
KR20190123426A true KR20190123426A (ko) 2019-11-01
KR102569175B1 KR102569175B1 (ko) 2023-08-22

Family

ID=68238316

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180047116A KR102569175B1 (ko) 2018-04-24 2018-04-24 Led디스플레이 및 이를 구비한 전자 장치

Country Status (5)

Country Link
US (2) US10763247B2 (ko)
EP (1) EP3743944A4 (ko)
KR (1) KR102569175B1 (ko)
CN (1) CN112041990B (ko)
WO (1) WO2019208919A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11741886B2 (en) 2021-02-04 2023-08-29 Samsung Electronics Co., Ltd. Display apparatus and method of manufacturing the same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI649738B (zh) * 2017-11-17 2019-02-01 英屬開曼群島商錼創科技股份有限公司 顯示面板及其修復方法
KR102569175B1 (ko) 2018-04-24 2023-08-22 삼성전자 주식회사 Led디스플레이 및 이를 구비한 전자 장치
US11239152B2 (en) * 2019-09-04 2022-02-01 International Business Machines Corporation Integrated circuit with optical tunnel
KR20210030773A (ko) * 2019-09-10 2021-03-18 삼성전자주식회사 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치
US11393389B2 (en) * 2020-05-01 2022-07-19 Huayuan Semiconductor (Shenzhen) Limited Company Power line communication driver circuit
US20220399377A1 (en) * 2020-12-21 2022-12-15 Beijing Boe Display Technology Co., Ltd. Array substrate, display panel, and electronic device
WO2022188859A1 (zh) * 2021-03-12 2022-09-15 京东方科技集团股份有限公司 半导体装置及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160075689A (ko) * 2013-12-17 2016-06-29 럭스뷰 테크놀로지 코포레이션 디스플레이 모듈 및 시스템 응용

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW468283B (en) * 1999-10-12 2001-12-11 Semiconductor Energy Lab EL display device and a method of manufacturing the same
US6815723B2 (en) * 2001-12-28 2004-11-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, method of manufacturing the same, and manufacturing apparatus therefor
US7636488B2 (en) 2003-12-18 2009-12-22 Itt Manufacturing Enterprises, Inc. User adjustable image enhancement filtering
JP5010108B2 (ja) * 2005-03-25 2012-08-29 株式会社沖データ 半導体複合装置、プリントヘッド、及びそれを用いた画像形成装置
CN103151368A (zh) * 2013-02-05 2013-06-12 京东方科技集团股份有限公司 一种阵列基板及oled显示装置
KR102610028B1 (ko) * 2016-04-12 2023-12-06 삼성디스플레이 주식회사 디스플레이 장치
US9980341B2 (en) * 2016-09-22 2018-05-22 X-Celeprint Limited Multi-LED components
KR102569175B1 (ko) 2018-04-24 2023-08-22 삼성전자 주식회사 Led디스플레이 및 이를 구비한 전자 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160075689A (ko) * 2013-12-17 2016-06-29 럭스뷰 테크놀로지 코포레이션 디스플레이 모듈 및 시스템 응용

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11741886B2 (en) 2021-02-04 2023-08-29 Samsung Electronics Co., Ltd. Display apparatus and method of manufacturing the same

Also Published As

Publication number Publication date
US20190326267A1 (en) 2019-10-24
WO2019208919A1 (en) 2019-10-31
EP3743944A1 (en) 2020-12-02
KR102569175B1 (ko) 2023-08-22
US10763247B2 (en) 2020-09-01
CN112041990B (zh) 2023-11-03
US20200388602A1 (en) 2020-12-10
EP3743944A4 (en) 2021-01-20
CN112041990A (zh) 2020-12-04
US11264372B2 (en) 2022-03-01

Similar Documents

Publication Publication Date Title
KR102569175B1 (ko) Led디스플레이 및 이를 구비한 전자 장치
US11335764B2 (en) Display including plurality of wirings bypassing hole area encompassed by display area, and electronic device including same
US11604553B2 (en) Electronic device comprising touch layer having opening
KR102549692B1 (ko) 표시 영역에 의해 둘러싸인 공백 영역이 형성된 디스플레이 패널을 구동하는 주사 구동 회로를 포함하는 디스플레이 장치
KR102406051B1 (ko) 비활성 영역을 포함하는 전자 장치
CN111630831A (zh) 包括用于安装传感器的开口的显示器
CN110494912A (zh) 用于检测显示器中的裂纹的电路和包括该显示器的电子设备
KR102400628B1 (ko) 누설 전류를 감소시키기 위한 디스플레이 및 전자 장치
US11217133B2 (en) Method for checking crack in display and electronic device for performing same
US11360626B2 (en) Display including touch-sensitive circuit and method for operating the same
CN111357042B (zh) 显示器设备和用于按像素组独立地进行控制的方法
US11322089B2 (en) Display having hole area and electronic device comprising same
US11122675B2 (en) Printed circuit board including overvoltage controlling element and electronic device including the same
KR102563828B1 (ko) 픽셀의 열화를 방지하기 위한 전자 장치 및 방법
KR20190088800A (ko) 누설 전류를 감소시키기 위한 디스플레이 및 전자 장치
US20210043146A1 (en) Electronic device and display control method therefor
US20200357361A1 (en) Electronic apparatus receiving supplied power through substrate comprising multiple layers
KR20200034291A (ko) 센서의 감도를 향상시키기 위한 전자 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant