CN112041990A - Led显示器以及具有led显示器的电子设备 - Google Patents

Led显示器以及具有led显示器的电子设备 Download PDF

Info

Publication number
CN112041990A
CN112041990A CN201980026623.7A CN201980026623A CN112041990A CN 112041990 A CN112041990 A CN 112041990A CN 201980026623 A CN201980026623 A CN 201980026623A CN 112041990 A CN112041990 A CN 112041990A
Authority
CN
China
Prior art keywords
layer
leds
face
display
driving circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980026623.7A
Other languages
English (en)
Other versions
CN112041990B (zh
Inventor
韩尚兑
朴泰相
姜敞善
金美真
李珓吏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN112041990A publication Critical patent/CN112041990A/zh
Application granted granted Critical
Publication of CN112041990B publication Critical patent/CN112041990B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0804—Sub-multiplexed active matrix panel, i.e. wherein one active driving circuit is used at pixel level for multiple image producing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83874—Ultraviolet [UV] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13069—Thin film transistor [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1426—Driver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

根据本公开的各种实施方式的显示器可包括：第一面，沿第一方向定向；第二面，沿与第一方向相反的第二方向定向；多个像素，设置在第一面与第二面之间的空间中；以及多个引脚，设置在第二面上并配置为将多个像素电连接至外部设备。多个像素中的每个可包括多个LED和驱动电路，多个LED可设置在该空间中，使得其发光部分面向第一面，配置为将多个LED电连接至驱动电路的导电图案可位于该空间中，当从第二面的上方观察时，导电图案的至少一部分位于多个LED的上方，以及配置为将驱动电路电连接至多个引脚的线路可位于该空间中，当从第二面的上方观察时，线路位于多个LED的上方。

Description

LED显示器以及具有LED显示器的电子设备
技术领域
本公开涉及一种LED显示器以及包括LED显示器的电子设备。
背景技术
有机发光二极管(OLED)显示器作为替代液晶显示器(LCD)的技术而越来越受欢迎。然而，高成本、良率、扩大和可靠性问题仍然有待解决。
近年来，微型LED作为下一代显示技术引起人们的关注。微型LED能够以自发射呈现红色、绿色和蓝色(RGB)，并且由于尺寸小(小于100μm)单个芯片能够实现一个子像素(R、G和B中的一个)。因此，不必使用背光单元(BLU)，并且可提供更高的分辨率。OLED也能自发光。然而，OLED的寿命比微型LED的寿命短，并且OLED的功耗比微型LED的功耗高。
以上信息仅作为背景信息呈现以用于帮助理解本公开。关于以上内容中的任何内容是否可应用为关于本公开的现有技术，没有做出决定，也没有做出断言。
发明内容
技术问题
本公开的各种实施方式可提供包括微型LED的显示器以及包括该显示器的电子设备。
另外，本公开的各种实施方式可提供通过将微型LED直接安装在基板上的方法制造的显示器以及包括该显示器的电子设备。
另外，本公开的各种实施方式可提供无边框的LED显示器以及包括该显示器的电子设备。
另外，本公开的各种实施方式可使得能够分割LED显示器，由此提供各种尺寸的显示器和柔性显示器。
问题的解决方案
根据本公开的各种示例性实施方式的第一显示器可包括：第一面，沿第一方向定向；第二面，沿与第一方向相反的第二方向定向；多个像素，设置在第一面与第二面之间的空间中；以及多个引脚，设置在第二面上并配置为将多个像素电连接至外部设备。多个像素中的每个可包括多个LED和驱动电路，多个LED可设置于该空间中，使得多个LED的发光部分面向第一面，导电图案，可位于该空间中，配置为将多个LED电连接至驱动电路，当从第二面的上方观察时，导电图案的至少一部分位于多个LED的上方，以及线路，可位于该空间中，配置为将驱动电路电连接至多个引脚，当从第二面的上方观察时，线路位于多个LED的上方。
根据本公开的各种实施方式的电子设备可包括：显示驱动器IC；电力管理设备，包括电力管理电路；第一显示器，电连接至显示驱动器IC和电力管理设备；以及处理器，电连接至显示驱动器IC和电力管理设备。
根据本公开的各种示例性实施方式的第二显示器可包括：第一面，沿第一方向定向；第二面，沿与第一方向大致相反的第二方向定向；以及多个像素，设置在第一面和第二面之间的空间中。多个像素中的每个可包括多个LED和驱动电路芯片，多个LED可设置在该空间中，使得其发光部分面向第一面，导电图案，可位于该空间中，配置为将多个LED电连接至驱动电路芯片，当从第二面的上方观察时，导电图案的至少一部分位于多个LED的上方，线路，可位于该空间中，配置为将驱动电路芯片电连接至多个引脚，当从第二面的上方观察时，线路位于多个LED的上方，第二面可以是玻璃的一面，线路可形成在玻璃的另一面上，并可连接至穿过一面和另一面的通孔，并且多个像素可通过该通孔连接至外部设备。
根据本公开的各种示例性实施方式的电子设备可包括：显示驱动器IC；电力管理设备，包括电力管理电路；第二显示器，电连接至显示驱动器IC和电力管理设备；以及处理器，电连接至显示驱动器IC和电力管理设备。
发明的有益效果
根据本公开的各种示例性实施方式，可以使LED和驱动电路之间的电连接具有鲁棒性。另外，可实现不具有侧边布线线路的无边框显示器。另外，可将显示器切割为多个单元，由此使得能够分割显示器。例如，可通过将显示器单元彼此连接的工艺制造各种尺寸的显示器。并且，可使用显示单元来制造柔性显示器。
附图说明
根据结合附图的以下详细描述，本公开的以上和/或其他方面、特征和附加的优点将变得更加显而易见且容易理解，其中相同的附图标记指代相同的元件，在附图中：
图1是示出根据各种实施方式的在网络环境中的电子设备的示意图；
图2是示出根据各种实施方式的示例性显示设备的框图；
图3是示出根据各种实施方式的像素的示意图；
图4A是示出根据各种实施方式的显示器的前侧的示意图，图4B是示出图4A中所示的显示器的后侧的示意图，图4C是沿线A-A’切割图4B所示的显示器而获取的示意图，以及图4D是示出图4C中所示的切面中的部分(像素区域)的示意图；
图5是示出用于制造根据各种实施方式的显示器的示例性方法的示意图；
图6是示出用于制造根据各种实施方式的显示器的另一示例性方法的示意图；
图7是示出根据各种实施方式的显示器的切面中的部分(像素区域)的示意图；
图8是示出用于制造根据各种实施方式的显示器的方法的示例的示意图；以及
图9是示出用于制造根据各种实施方式的显示器的另一方法的示例的示意图。
具体实施方式
图1是示出根据各种实施方式的在网络环境100中的电子设备101的块示意图。参照图1，在网络环境100中的电子设备101可通过第一网络198(例如，短程无线通信网络)与电子设备102通信，或通过第二网络199(例如，长程无线通信网络)与电子设备104或服务器108通信。根据实施方式，电子设备101可通过服务器108与电子设备104通信。根据实施方式，电子设备101可包括处理器120、存储器130、输入设备150、声音输出设备155、显示设备160、音频模块170、传感器模块176、接口177、触觉模块179、相机模块180、电力管理模块188、电池189、通信模块190、用户识别模块(SIM)196或天线模块197。在一些实施方式中，可从电子设备101中省略所述部件中的至少一个(例如，显示设备160或相机模块180)，或可将一个或多个其他部件添加至电子设备101中。在一些实施方式中，一些部件可实现为单个集成电路。例如，可将传感器模块176(例如，指纹传感器、虹膜传感器或照度传感器)实现为嵌入在显示设备160(例如，显示器)中。
处理器120可运行例如软件(例如，程序140)来控制与处理器120连接的电子设备101的至少一个其他部件(例如，硬件或软件部件)，并且可执行各种数据处理或计算。根据一个实施方式，作为数据处理或计算的至少一部分，处理器120可将从另一部件(例如，传感器模块176或通信模块190)接收到的命令或数据加载到易失性存储器132中，对存储在易失性存储器132中的命令或数据进行处理，并且将结果数据存储在非易失性存储器134中。根据实施方式，处理器120可包括主处理器121(例如，中央处理器(CPU)或应用处理器(AP))以及与主处理器121在操作上独立的或者相结合的辅助处理器123(例如，图形处理单元(GPU)、图像信号处理器(ISP)、传感器中枢处理器或通信处理器(CP))。另外地或可选择地，辅助处理器123可被适配为比主处理器121耗电更少或具体用于指定的功能。可将辅助处理器123实现为与主处理器121分离或为主处理器121的部分。
在主处理器121处于未激活(例如，睡眠)状态时，辅助处理器123可控制与电子设备101(而非主处理器121)的部件之中的至少一个部件(例如，显示设备160、传感器模块176或通信模块190)相关的功能或状态中的至少一些，或在主处理器121处于激活状态(例如，运行应用)时，辅助处理器123可与主处理器121一起来控制与电子设备101的部件之中的至少一个部件(例如，显示设备160、传感器模块176或通信模块190)相关的功能或状态中的至少一些。根据实施方式，可将辅助处理器123(例如，图像信号处理器或通信处理器)实现为在功能上与辅助处理器123相关的另一部件(例如，相机模块180或通信模块190)的部分。
存储器130可存储由电子设备101的至少一个部件(例如，处理器120或传感器模块176)使用的各种数据。各种数据可包括例如软件(例如，程序140)以及针对与其相关的命令的输入或输出数据。存储器130可包括易失性存储器132或非易失性存储器134。
可将程序140作为软件存储在存储器130中，并且程序140可包括例如操作系统(OS)142、中间件144或应用146。
输入设备150可从电子设备101的外部(例如，用户)接收由电子设备101的其他部件(例如，处理器120)使用的命令或数据。输入设备150可包括例如麦克风、鼠标、键盘或数字笔(例如，手写笔)。
声音输出设备155可将声音信号输出到电子设备101的外部。声音输出设备155可包括例如扬声器或接收器。扬声器可用于诸如播放多媒体或播放唱片的通用目的，接收器可用于呼入呼叫。根据实施方式，可将接收器实现为与扬声器分离或为扬声器的部分。
显示设备160可向电子设备101的外部(例如，用户)视觉地提供信息。显示设备160可包括例如显示器、全息设备或投影仪以及用于控制相应显示器、全息设备和投影仪的控制电路。根据实施方式，显示设备160可包括被适配为检测触摸的触摸电路或被适配为测量由触摸引起的力的强度的传感器电路(例如，压力传感器)。
音频模块170可将声音转换为电信号，反之亦可。根据实施方式，音频模块170可通过输入设备150获得声音，或者通过声音输出设备155或与电子设备101直接(例如，有线地)连接或无线连接的外部电子设备(例如，电子设备102)的耳机输出声音。
传感器模块176可检测电子设备101的操作状态(例如，功率或温度)或电子设备101外部的环境状态(例如，用户的状态)，然后产生与检测到的状态相应的电信号或数据值。根据实施方式，传感器模块176可包括例如手势传感器、陀螺仪传感器、大气压力传感器、磁性传感器、加速度传感器、握持传感器、接近传感器、颜色传感器、红外(IR)传感器、生物特征传感器、温度传感器、湿度传感器或照度传感器。
接口177可支持用于使电子设备101与外部电子设备(例如，电子设备102)直接(例如，有线地)或无线连接的一个或多个特定协议。根据实施方式，接口177可包括例如高清晰度多媒体接口(HDMI)、通用串行总线(USB)接口、安全数字(SD)卡接口或音频接口。
连接端178可包括连接器，其中，电子设备101可通过所述连接器与外部电子设备(例如，电子设备102)物理地连接。根据实施方式，连接端178可包括例如HDMI连接器、USB连接器、SD卡连接器或音频连接器(例如，耳机连接器)。
触觉模块179可将电信号转换为可被用户通过他的触觉或动觉识别的机械刺激(例如，振动或运动)或电刺激。根据实施方式，触觉模块179可包括例如电机、压电元件或电刺激器。
相机模块180可捕获静止的图像或运动的图像。根据实施方式，相机模块180可包括一个或多个透镜、图像传感器、图像信号处理器或闪光灯。
电力管理模块188可管理对电子设备101的供电。根据实施方式，可将电力管理模块188实现为例如电力管理集成电路(PMIC)的至少部分。
电池189可对电子设备101的至少一个部件供电。根据实施方式，电池189可包括例如不可再充电的原电池、可再充电的蓄电池或燃料电池。
通信模块190可支持在电子设备101与外部电子设备(例如，电子设备102、电子设备104或服务器108)之间建立直接(例如，有线)通信通道或无线通信通道，并通过建立的通信通道执行通信。通信模块190可包括能够独立于处理器120(例如，应用处理器(AP))操作的一个或多个通信处理器，并支持直接(例如，有线)通信或无线通信。根据实施方式，通信模块190可包括无线通信模块192(例如，蜂窝通信模块、短程无线通信模块或全球导航卫星系统(GNSS)通信模块)或有线通信模块194(例如，局域网(LAN)通信模块或电力线通信(PLC)模块)。这些通信模块中的相应一个可通过第一网络198(例如，短程通信网络，诸如蓝牙、无线局域网(Wi-Fi)直连或红外数据协会(IrDA))或第二网络199(例如，长程通信网络，诸如蜂窝网络、互联网、或计算机网络(例如，LAN或广域网(WAN)))与外部电子设备进行通信。可将这些各种类型的通信模块实现为单个部件(例如，单个芯片)，或可将这些各种类型的通信模块实现为彼此分离的多个部件(例如，多个芯片)。无线通信模块192可使用存储在用户识别模块196中的用户信息(例如，国际移动用户识别码(IMSI))识别并验证通信网络(诸如第一网络198或第二网络199)中的电子设备101。
天线模块197可将信号或电力发送到电子设备101的外部(例如，外部电子设备)或者从电子设备101的外部(例如，外部电子设备)接收信号或电力。根据实施方式，天线模块197可包括天线，所述天线包括辐射元件，所述辐射元件由形成于基板(例如，PCB)中或形成于基底上的导电材料或导电图案构成。根据实施方式，天线模块197可包括多个天线。在这种情况下，可由通信模块190(例如，无线通信模块192)从多个天线中选择适合于在通信网络(诸如第一网络198或第二网络199)中使用的通信方案的至少一个天线。随后可通过所选择的至少一个天线在通信模块190和外部电子设备之间发送或接收信号或电力。根据实施方式，除了辐射元件之外的另外的组件(例如，射频集成电路(RFIC))可附加地形成为天线模块197的部分。
上述部件中的至少一些可通过外设间通信方案(例如，总线、通用输入输出(GPIO)、串行外设接口(SPI)或移动工业处理器接口(MIPI))相互连接并在其之间通信信号(例如，命令或数据)。
根据实施方式，可通过与第二网络199连接的服务器108在电子设备101和外部电子设备104之间发送或接收命令或数据。电子设备102和电子设备104中的每个可以是与电子设备101相同或不同类型的设备。根据实施方式，将在电子设备101执行的全部或一些操作可在外部电子设备102、外部电子设备104或服务器108中的一个或多个中运行。例如，如果电子设备101应该自动执行功能或服务，或者应该响应于来自用户或另一设备的请求执行功能或服务，则电子设备101可请求一个或多个外部电子设备执行所述功能或服务中的至少部分，而不是执行所述功能或服务，或者除了执行所述功能或服务以外，还可请求所述一个或多个外部电子设备执行所述功能或服务中的至少部分。接收到请求的一个或多个外部电子设备可执行功能或服务中所请求的至少部分，或执行与请求相关的另外功能或另外服务，并将执行的结果传送至电子设备101。电子设备101可在对结果进行进一步处理的情况下或在不对结果进行进一步处理的情况下将结果提供为对请求的至少部分答复。为此，可使用例如云计算、分布式计算或客户机-服务器计算技术。
根据各种实施方式的电子设备可是各种类型之一的电子设备。电子设备可包括例如便携式通信设备(例如，智能电话)、计算机设备、便携式多媒体设备、便携式医疗设备、相机、可穿戴设备或家用电器。根据公开的实施方式，电子设备不限于以上所述的电子设备。
应该理解的是，本公开的各种实施方式以及其中使用的术语并不旨在将在此阐述的技术特征限制于具体实施方式，而是包括各种改变、等价物或替换形式。对于附图的描述，相似的附图标记可用来指代相似或相关的元件。将理解，与术语相应的单数形式的名词可包括一个或多个事物，除非相关上下文另有明确指示。如这里所使用的，诸如“A或B”、“A和B中的至少一个”、“A或B中的至少一个”、“A、B或C”、“A、B和C中的至少一个”以及“A、B或C中的至少一个”的短语中的每个可包括在与短语中的相应一个短语一起列举出的项的任意一项或所有可能组合。如这里所使用的，诸如“第1”和“第2”或者“第一”和“第二”的术语可用于将相应部件与另一部件进行简单区分，并且不在其他方面(例如，重要性或顺序)限制所述部件。将理解，在使用或不使用术语“可操作地”或“通信地”的情况下，如果元件(例如，第一元件)被称为“与另一元件(例如，第二元件)连接”、“连接到另一元件(例如，第二元件)”、“与另一元件(例如，第二元件)接触”或“接触到另一元件(例如，第二元件)”，则意味着元件可与另一元件直接(例如，有线地)连接、无线连接或通过第三元件连接。
如这里所使用的，术语“模块”可包括以硬件、软件或固件，或其中的任意组合实现的单元，并可与其他术语(例如，“逻辑”、“逻辑块”、“部分”或“电路”)互换使用。模块可以是被适配为执行一个或多个功能的单个集成部件或者是其中的最小单元或部分。例如，根据实施方式，可以用专用集成电路(ASIC)的形式来实现模块。
可将在此阐述的各种实施方式实现为包括存储在存储介质(例如，内部存储器136或外部存储器138)中的可由机器(例如，电子设备101)读取的一个或多个指令的软件(例如，程序140)。例如，在处理器的控制下，机器(例如，电子设备101)的处理器(例如，处理器120)可在使用或不使用一个或多个其他部件的情况下调用存储在存储介质中的一个或多个指令中的至少一个并运行该指令。这使得该机器能够操作用于根据调用的至少一个指令执行至少一个功能。一个或多个指令可包括由编译器产生的代码或能够由解释器运行的代码。可以用非暂时性存储介质的形式来提供机器可读存储介质。其中，术语“非暂时性”仅意味着所述存储介质是有形设备，但是该术语并不在数据被半永久性地存储在存储介质中与数据被临时地存储在存储介质中之间进行区分。
根据实施方式，可在计算机程序产品中包括和提供根据本公开的各种实施方式的方法。计算机程序产品可作为产品在销售者和购买者之间进行交易。可以以机器可读存储介质(例如，紧凑盘只读存储器(CD-ROM))的形式来发布计算机程序产品，或者可经由应用商店(例如，Play StoreTM)在线发布(例如，下载或上传)计算机程序产品，或者可直接在两个用户装置(例如，智能电话)之间分发(例如，下载或上传)计算机程序产品。如果是在线发布的，则计算机程序产品中的至少部分可以是临时产生的，或者可将计算机程序产品中的至少部分至少临时存储在机器可读存储介质(诸如制造商的服务器、应用商店的服务器或转发服务器的存储器)中。
根据各种实施方式，上述部件中的每个部件(例如，模块或程序)可包括单个实体或多个实体。根据各种实施方式，可省略上述部件中的一个或多个，或者可添加一个或多个其他部件。可选择地或者另外地，可将多个部件(例如，模块或程序)集成为单个部件。在这种情况下，根据各种实施方式，该集成部件可仍旧按照与多个部件中的相应一个部件在集成之前执行一个或多个功能相同或相似的方式，执行多个部件中的每个部件的一个或多个功能。根据各种实施方式，由模块、程序或另一部件所执行的操作可顺序地、并行地、重复地或以启发式方式来执行，或者操作中的一个或多个可按照不同的顺序来运行或被省略，或者可添加一个或多个其他操作。
图2是示出根据各种实施方式的示例性显示设备的框图。参照图2，显示设备200(例如，图1中的显示设备160)可包括显示器210和用于控制显示器210的显示器驱动IC(DDI)220。DDI 220可包括栅极驱动器221、数据驱动器222、时序控制器(TCON)223和接口块224。
根据各种实施方式，显示器210可包括多个栅极线路GL1至GLn、与栅极线路GL1至GLn相交的多个数据线路DL1至DLn以及在栅极线路GL和数据线路DL彼此相交的区域中形成的多个像素P。
根据各种实施方式，每个像素P可包括多个子像素(例如，R(红)、G(绿)和B(蓝)像素)。每个子像素可包括发射对应颜色的光的发光二极管(例如，微米尺寸的微型LED)和用于驱动发光二极管的驱动电路(未示出)。驱动电路可包括至少一个薄膜晶体管和至少一个电容器，并且可电连接至栅极线路GL中的任意一个以及可电连接至数据线路DL中的任意一个。驱动电路能够响应于通过连接的栅极线路GL从栅极驱动器221接收的扫描信号，通过连接的数据线路DL用数据驱动器222提供的数据电压给电容器充电。驱动电路能够依据电容器中充入的数据电压控制提供给LED的电流量。例如，每个子像素能够至少基于扫描信号和数据信号显示视觉信息。
尽管未示出，显示器210还可包括用于驱动像素P的各种信号线路(例如，Sens线路、L-TEST线路、TEST线路)以及除了信号线路之外的用于给像素P供电的电力线路(例如，VDD线路、VSS线路和Vcas线路)。
根据各种实施方式，栅极驱动器221可响应于时序控制器223提供的至少一个栅极控制信号GCS将扫描信号提供给多个栅极线路GL1至GLn。栅极驱动器221可包括配置为输出扫描信号(扫描脉冲)的栅极移位寄存器。扫描信号顺序地提供至每个像素P，并且每个扫描信号可包括单个信号或多个信号。当每个扫描信号包括多个信号时，每个栅极线路GL可包括配置为将多个扫描信号提供给每个像素P的多个线路。
根据各种实施方式，数据驱动器222可响应于时序控制器223提供的至少一个数据控制信号DCS，将时序控制器223提供的图像数据(RGB)转换成数据电压。数据驱动器222可使用多个伽马补偿电压产生数据电压。数据驱动器222可以将产生的数据电压以线单元(例如，在逐行的基础上)顺序地提供至多个像素P。数据驱动器222可包括配置成输出采样信号的数据移位寄存器、配置成响应于采样信号逐行锁存图像数据的锁存电路、配置成将锁存的图像数据转换为模拟等级电压(像素电压)的数模转换器等。
根据各种实施方式，时序控制器(TCON)223可将接口块224提供的图像数据(RGB)对准以使其适于显示器210的尺寸和分辨率。时序控制器223可将对准的图像数据(RGB)提供给数据驱动器222。时序控制器223可使用接口块224提供的至少一个同步信号SYNC传输多个控制信号GCS和DCS。多个控制信号GCS和DCS可包括至少一个栅极控制信号GCS和至少一个数据控制信号DCS。栅极控制信号GCS可以是用于控制栅极驱动器221的驱动时序的信号。数据控制信号DCS可以是用于控制数据驱动器222的驱动时序的信号。同步信号SYNC可包括但不限于例如点时钟DCLK、数据启用信号DE、水平同步信号Hsync和/或垂直同步信号Vsync。根据实施方式，接口块224可接收来自诸如应用处理器的处理器(例如，图1中的处理器120)的图像数据(RGB)，并且可将接收到的图像数据RGB传输至时序控制器223。接口块224可产生至少一个同步信号SYNC并将至少一个同步信号SYNC传输至时序控制器223。接口块224可控制电力管理设备230以将至少一个驱动电压提供至显示器210。
根据各种实施方式，电力管理设备(例如，包括电力管理电路)230(例如，图1中的电力管理模块188)可包括各种电力管理电路并产生驱动显示器210所需的至少一个驱动电压，并将产生的驱动信号提供至显示器210。至少一个驱动电压可包括例如(但不限于)VDD、VSS(GND)、栅极导通电压、栅极关断电压或初始化电压。栅极导通电压可以是打开显示器220中设置的至少一个薄膜晶体管的电压。栅极关断电压可以是关断显示器220中设置的至少一个薄膜晶体管的电压。初始化电压可以是在用于驱动多个子像素中的至少一个子像素的驱动电路中初始化特定节点的电压。
图3是示出根据各种实施方式的示例性像素的示意图。参照图3，显示器(例如，图2中的显示器210)的像素300可包括多个LED 310、320、330和多个导电焊盘341、342、344、345和346以及351、352、353、354、355、356、357、358、359和360，并且可配制于像素区域370(例如，栅极线路GL和数据线路DL彼此相交的区域)中。例如，LED 310、320和330可分别包括R(红)LED、G(绿)LED和B(蓝)LED。
根据各种实施方式，每个导电焊盘(以下，简单称为“焊盘”)341至346以及351至360可以是设置在像素区域370中的驱动电路中的任意一个节点或端子。
根据实施方式，第一焊盘至第六焊盘341、342、343、344、345和346中的每个可以是驱动电路的任意一部分。R LED 310的第一电极311和第二电极312分别通过第一导电图案381和第二导电图案382电连接至第一焊盘341和第二焊盘342。G LED 320的第一电极321和第二电极322分别通过第三导电图案383和第四导电图案384电连接至第三焊盘343和第四焊盘344。B LED 330的第一电极331和第二电极332分别通过第五导电图案385和第六导电图案386电连接至第五焊盘345和第六焊盘346。第七焊盘351、第八焊盘352和第九焊盘353可以是驱动电路的信号端子，其连接至各自的设置在显示器上的数据线路。第十焊盘354可以是电连接至设置在显示器上的电力线路(例如，VDD线)的驱动电路的电力端子。剩余的焊盘355、356、357、358、359和360可以是电连接至设置在显示器上的电力线路或信号线路的端子。例如，第十一焊盘355可以是连接至VSS线路的电力端子，第十二焊盘356可以是连接至栅极电路的信号端子，第十三焊盘357可以是连接至用于驱动晶体管的信号线路的信号端子，第十四焊盘358可以是连接至用于检测晶体管的第一检测线路的信号端子，第十五焊盘359可以是连接至第二检测线路的信号端子，以及第十六焊盘360可以是连接至用于补偿晶体管的阈值电压或LED中流动电流的电力线路的电力端子。
图4A是示出根据各种实施方式的显示器的前侧的示意图，图4B是示出图4A中所示的显示器的后侧的示意图，图4C是沿线A-A’切割图4B所示的显示器而获取的示意图，以及图4D是示出图4C所示的切面中的部分(像素区域)的示意图。
参照图4A和4B，根据各种实施方式的显示器400(例如，图2中的显示器210)可包括沿第一方向Z1定向的第一面(或前面)401、沿与第一方向大致相反的第二方向Z2定向的第二面(或后面)402以及包围第一面401与第二面402之间的空间的侧面403。
根据各种实施方式，第一面401的至少部分可形成显示区域。即，从位于该空间中的多个像素发出的光(视觉信息)可通过显示区域向外部显示。
根据各种实施方式，第二面402可设置有多个引脚404。多个引脚404可以是用于电连接显示器400与至少一个外部设备(例如，图2中的DDI 220和电力管理设备230)的端子。例如，多个引脚404可以用球状网络阵列(BGA)的形式设置在第二面402上。
参照图4C，根据各种实施方式的显示器400可包括第一层410、第二层420和第三层430。
根据各种实施方式，第一层410包括基板、设置在基板上的栅极线路(例如，图2中的“GL1至GLn”)、数据线路(例如，图2中的“DL1至DLn”)以及驱动电路，其分别形成于栅极线路和数据线路彼此相交的像素区域(例如，图3中的像素区域370)中。基板可以例如(但不限于)由玻璃或塑料材料制成，并且可形成显示器400的第一面401。
根据各种实施方式，第二层420可包括多个LED。例如，R LED、G LED和B LED可位于第一层410的像素区域上。
根据各种实施方式，第三层430可形成显示器400的第二面402。第三层430可包括导电图案层431和当从第二面402的上方观察时形成于导电图案层431上的布线层432。导电图案层431可包括用于将R LED、G LED和B LED电连接至驱动电路的至少一些导电图案(例如，图3中的导电图案381至386)。布线层432可包括用于将设置在第一层410中的电力线路电连接至设置在第二面402上的电力引脚的电力线路，以及用于将设置在第一层410中的信号线路电连接至设置在第二面402中的信号引脚的电力线路。
根据各种实施方式，设置在布线层432中的线路可被称为重布线路以将其与形成于第一层401中的线路区分开，并且布线层也可以被称为重布线层。例如，信号重布线路可经由通孔电连接至设置在第一层410中的驱动电路的信号端子(例如，图3中的第七焊盘351)以使得将设置在第一层410中的数据线路电连接至设置在第二面402上的数据引脚。例如，电力重布线路可经由通孔电连接至设置在第一层410中的驱动电路的电力端子(例如，图3中的第十焊盘354)以使得将设置在第一层410中的VDD线路电连接至设置在第二面402上的数据引脚。根据实施方式，布线层432可包括多层。例如，线路可垂直地布置在第一布线层中，并且线路可水平地布置在设置在第一布线层上的第二布线层中。
参照图4D，LED 440可设置在第二层420中以使得其发光部分441面向第一层410。第一导电图案451和第二导电图案452可位于第三层430的导电图案层431中。第一导电图案451可电连接至LED 440的第一电极442并且可电连接至设置在第一层中的驱动电路(例如，图3中的第五焊盘345)，由此将第一电极442电连接至驱动电路。第二导电图案452可电连接至LED 440的第二电极443并且可电连接至设置在第一层410中的驱动电路(例如，图3中的第六焊盘346)，由此将第二电极443电连接至驱动电路。
根据各种实施方式，驱动电路的至少一个端子(例如，图3中的第七焊盘351至第十六焊盘360)可经由第一通孔461电连接至形成于第三层430中的(重布)线路470，并且(重布)电路470可经由第二通孔472电连接至设置在第二面402上的引脚471。根据一些实施方式，引脚471可直接连接至(重布)线路470，由此不通过第二通孔472电连接至(重布)线路470。
图5是示出用于制造根据各种实施方式的显示器(例如，图4A至4D中的显示器400)的示例性方法的示意图。
参照附图标记501，在制备为显示器的组件的薄膜晶体管(TFT)基板510(例如，图4C中的第一层410)中，第一膜511可附接至形成有驱动电路和线路的面。例如，作为附接膜的方法，可使用层压工艺，其中光敏干膜通过加热的辊子压至基板上以附接在基板上。
参照附图标记502，可去除第一膜511的一部分以在TFT基板510上形成容纳部512以将LED容纳在其中。例如，容纳部512可通过顺序地执行掩模工艺、曝光工艺、显影工艺和蚀刻工艺形成，这些工艺是半导体设计领域所熟知的。
参照附图标记503，LED 520可以LED 520的发光面面向基板510的状态下设置在容纳部中。例如，容纳部可涂覆有液体透明粘合剂。在这种状态下，执行将LED 520放置于容纳部中的过程，并随后对透明粘合剂加热或施加紫外线，由此固化透明粘合剂，以使得LED520可固定在容纳部中。
参照附图标记504，第二膜530可通过例如层压工艺附接于第一膜511和LED 520。可去除第二膜530的位于电极521和522上的部分。另外，在驱动电路中，可去除膜511和530的位于焊盘531和532上的部分以分别电连接至电极521和522。另外，可去除膜511和530的位于至少一个焊盘533上的部分以电连接至线路(例如，图4中的布线470)。部分地去除膜511和530的过程可包括但不限于掩膜工艺、曝光工艺、显影工艺和蚀刻工艺。
参照附图标记505，可在前面上方沉积金属籽晶(seed metal)541，并且可通过例如层压工艺在沉积金属的前面上方沉积第三膜542。可去除第三膜542的一部分以形成导电图案和通孔。部分地去除第三膜542的过程可包括但不限于例如掩膜工艺、曝光工艺、显影工艺和蚀刻工艺。
参照附图标记506，可通过例如电镀方法在前面上形成导电图案551和552以及通孔553。通过形成的第一导电图案551可实现第一电极521和第一焊盘531之间的电连接。通过形成的第二导电图案552可实现第二电极522和第二焊盘532之间的电连接。
参照附图标记506和507，可执行将附接至前面的第三膜542的剩余部分和在第三膜542下方形成的金属籽晶去除的过程。该过程可包括半导体设计领域中熟知的光刻工艺。
参照附图标记508，可执行将第四膜560附接至前面并暴露通孔553的过程。该过程可包括例如(但不限于)层压工艺、掩膜工艺、曝光工艺、显影工艺和蚀刻工艺。
参照附图标记509，可执行在前面上形成线路570的过程。该过程可包括与参照附图标记505、506和507所描述的过程相同的工艺。
根据一些实施方式，还可执行将多个引脚(例如，图4B中的引脚404)附接至其中形成线路570的面的另外的过程。
根据一些实施方式，可附加地执行将至少一个线路进一步层压至线路570上的过程，以及可执行将引脚附接至位于最上层中的布线层的过程。
根据一些实施方式，通过图5的工艺制造的显示器可切割成多个单元(例如，基于图4B中所示的引脚布置的11×11单元)。随后，可执行将这些单元彼此附接的过程，由此使得可制造各种尺寸的显示器(例如，智能电话显示器、TV显示器或电子标志牌显示器)。
图6是示出用于制造根据各种实施方式的显示器(例如，图4A至4D中的显示器400)的方法的另一示例的示意图。
参照附图标记601，顺序地执行与参照附图标记501、502、503和504在以上描述的过程相同的过程。随后，在前面上沉积金属籽晶层610，并且可通过例如电镀方法在沉积金属的前面上形成导电层620。
参照附图标记602，可执行在前面上形成导电图案631和632以及通孔633的过程。例如，该过程可包括光刻工艺。
参照附图标记603，可执行将膜640附接至前面并暴露通孔633的过程。该过程可包括层压工艺、掩膜工艺、曝光工艺、显影工艺和蚀刻工艺。接下来，可执行在前面上形成线路650的过程，该过程可包括与参照附图标记601和602描述的工艺相同的工艺。
根据一些实施方式，还可执行在形成有线路650的面上另外附接多个引脚的过程。
根据一些实施方式，可附加地执行将至少一个线路进一步层压在线路650上的过程。还可执行将引脚附接至位于最上层上的布线层的过程。
根据一些实施方式，通过图6的工艺制造的显示器可切割成多个预定的单元，并且这些显示器单元可用于通过将显示器单元附接在一起的过程来制造不同尺寸的显示器。
图7是示出根据各种实施方式的显示器的切面中的一部分(像素部分)的示意图。参照图7，根据各种实施方式的显示器700可包括第一层710、第二层720和第三层730。
根据各种实施方式，第一层710可以是用于多个驱动器电路芯片和多个LED的基板。例如，基板可由玻璃或塑料材料制成。
根据各种实施方式，第二层720可包括多个像素(例如，图2中的像素P)。每个像素可包括多个LED(包括示出的LED 740)和用于驱动LED的驱动器电路芯片750。LED可设置在第二层720中以使得其发光部分面向第一层710。
根据各种实施方式，第三层730可包括配置为将驱动电路芯片电连接至RGB LED的导电图案和配置为将驱动电路芯片电连接至外部设备(例如，DDI 220和电力管理设备230)的线路。根据实施方式，第三层730可包括导电图案层731和形成于导电图案层731上的布线层732。导电图案层731可包括导电图案761的至少一部分，导电图案761配置为将LED 740电连接至驱动器电路芯片750。布线层732可包括电连接至位于第二层720中的驱动电路芯片750的线路770和电连接至线路770并暴露在外部的通孔780。外部设备可通过通孔780电连接至驱动电路芯片750。
图8是示出用于制造根据各种实施方式的显示器(例如，图7中的显示器700)的方法的示例的示意图。
参照附图标记801，可提供基板811以布置驱动电路芯片和LED。例如，基板811可包括两个层812和813。在制造基板811的过程中，可使用例如硅压敏粘合剂将两个层812和813彼此粘合。尽管不限于此，第一层812可由PET制成，并且附接于第一层812的第二层813可由铜(Cu)制成。可去除第二层813的一部分，以使得可在第一层812中形成配置为容纳LED的第一容纳部814和配置为接收驱动器电路芯片的第二容纳部815。可通过顺序地执行例如掩膜工艺、曝光工艺、显影工艺和蚀刻工艺来形成这些容纳部814和815。
参照附图标记802，容纳部涂覆有液体透明粘合剂，LED 820以LED 820的发光面面向第一层812的状态设置在第一容纳部中，并且驱动芯片830可位于第二容纳部中。随后，对粘合剂加热或施加紫外光，由此固化透明粘合剂，以使得LED 820和驱动线路芯片830可固定至对应的容纳部。
参照附图标记803，第一膜840(例如，图7中的第一层710)可通过例如层压工艺附接至前面。随后，载体841可附接至第一膜840。
参照附图标记804，翻转显示器以使得第一膜840位于下侧，并且可执行去除附接至第二层813、LED 820和驱动电路芯片830的第一膜840层的过程。
参照附图标记805，可执行将第二膜850附接至前面的过程。随后，可去除第二膜850的位于电极821上方的一部分。此外，可去除第二膜850的位于部分831上的部分，以将部分831电连接至驱动电路芯片830中的电极821。另外，可去除第二膜850的位于至少一个端子832上的部分，以将至少一个端子832电连接至线路(例如，图7中的线路770)。部分地去除第二膜850的过程可包括例如(但不限于)掩膜工艺、曝光工艺、显影工艺和蚀刻工艺。
参照附图标记806，可执行在前面上形成导电图案860以将电极821电连接至驱动电路芯片830的部分831的过程。另外，可执行在前面中形成通孔870以将端子832电连接至线路的过程。这些过程可包括光刻工艺。
参照附图标记807，可执行将第三膜880附接至前面并暴露通孔870的过程。该过程可包括例如(但不限于)层压工艺、掩膜工艺、曝光工艺、显影工艺和蚀刻工艺。接下来，可执行在前面上形成线路890的过程。该过程可包括光刻工艺。另外，可执行去除附接至第一膜840的载体的过程。
根据一些实施方式，还可执行将多个引脚(例如，图4B中的引脚404)附接至其上形成有线路890的面的另外的过程。
根据一些实施方式，可附加地执行另外将至少一个线路层压至线路890的过程。还可执行将引脚附接至位于最上层上的布线层的过程。
根据一些实施方式，通过图8的工艺制造的显示器可以切割成多个预定的单元，并且这些显示器单元可用于通过将显示器单元附接在一起的过程制造各种尺寸的显示器。
图9是示出用于制造根据各种实施方式的显示器(例如，图7中的显示器700)的方法的另一示例的示意图。
参照附图标记901，可设置基板910以形成电路和导电图案。例如，基板910可包括两个层911和912。在制造基板910的过程中，两个层911和912可使用例如硅压敏粘合剂彼此粘合。尽管未示出，第一层911可由PET制成。第二层912(例如，图7中的第三层730)可由玻璃制成。可去除第二层912的部分以形成用于连接外部设备(例如，图2中的DDI 220和电力管理设备230)的通孔。例如，为了去除该部分，可以顺序地执行掩膜工艺、曝光工艺、显影工艺和蚀刻工艺。
参照附图标记902，可执行在前面上形成通孔921、线路930和导电图案940的过程。该过程可包括光刻工艺。
参照附图标记903，可执行将膜950附接至前面(例如，包括层压工艺)的过程。随后，可执行形成配置为容纳LED的第一容纳部951和配置为容纳驱动电路芯片的第二容纳部952的过程。可通过顺序地执行例如(但不限于)掩膜工艺、曝光工艺、显影工艺和蚀刻工艺来形成这些容纳部951和952。另外，根据以上过程，用于将导电图案940中的驱动电路芯片与线路930连接的部分可通过容纳部951和952暴露在外部。
参照附图标记904，容纳部涂覆有液体透明粘合剂，LED 960以LED 960的发光面背对第二层912的状态设置在第一容纳部中，并且驱动芯片970可位于第二容纳部中。随后，对粘合剂加热或施加紫外光，由此固化透明粘合剂，使得LED 960和驱动电路芯片970可以固定至对应的容纳部。另外，可以执行去除附接至第二层912的第一层的过程。根据一些实施方式，可附加地执行将用于保护LED 960和驱动电路芯片970的膜(未示出)附接至前面的过程。
根据一些实施方式，通过图9的工艺制造的显示器可切割成多个预定的单元，并且这些显示器单元可用于通过将显示器单元附接在一起的过程制造各种尺寸的显示器。
如本文中所用，术语“在...上”可以意指直接在其上并与其接触或者间接在位于其上并且其他元件位于其之间。例如，但不限于此，层可以在另一层“上”，即使其他层可以位于二者之间。
根据本公开的各种实施方式的第一显示器可包括：第一面，沿第一方向定向；第二面，沿与第一方向相反的第二方向定向；多个像素，设置在第一面与第二面之间的空间中；以及多个引脚，设置在第二面上并且配置为将多个像素电连接至外部设备。多个像素的每个包括多个LED和驱动电路，多个LED可设置在该空间中以使得其发光部分面向第一面，配置为将多个LED电连接至驱动电路的导电图案可位于该空间中，当从第二面的上方观察时，导电图案的至少一部分位于多个LED的上方，以及配置为将驱动电路电连接至多个引脚的线路可位于该空间中，当从第二面的上方观察时，该线路位于多个LED的上方。
根据本公开的各种实施方式的电子设备可包括：显示驱动器IC；电力管理设备，包括电力管理电路；第一显示器，电连接至显示驱动器IC和电力管理设备；以及处理器，电连接至显示驱动器IC和电力管理设备。
第一显示器还包括：第一层，包括第一面并包括驱动电路；第二层，设置在第一层上并包括多个LED；第三层，包括第二面并设置在第二层上，第三层包括线路和导电图案的至少一部分；以及通孔，配置为将驱动电路电连接至线路，通孔的至少一部分设置在第二层中。第三层可包括：导电图案层，包括导电图案的至少一部分；以及至少一个布线层，设置在导电图案层上并包括线路。导电图案可通过以下过程形成于该空间中：在第一层中的设置有驱动电路的一面上设置多个LED的过程；在设置过程之后，在该一面上附接膜的过程；去除膜的一部分使得多个LED的电极被暴露并使得驱动电路的一部分被暴露的过程；在膜的一部分被去除之后，电镀电极和驱动电路的一部分的过程。第一层可以是玻璃。
第一显示器还可包括：第一层，形成为第一面；第二层，设置在第一层上并包括多个LED和芯片类型的驱动电路；第三层，形成为第二面并设置在第二层上，第三层包括线路和导电图案的至少一部分；以及通孔，配置为将驱动电路芯片电连接至线路，通孔的至少一部分设置在第二层中。第三层可包括：导电图案层，包括导电图案的至少一部分；以及至少一个布线层，设置在导电图案层上并包括线路。导电图案可通过以下过程形成于该空间中：在第一层的一面上设置多个LED和驱动电路芯片的过程；在设置过程之后，在一面上附接膜的过程；去除膜的一部分使得多个LED的电极被暴露并且使得驱动电路芯片的一部分被暴露的过程；以及在膜的一部分被去除之后，电镀电极和驱动电路的一部分的过程。第一层可以是玻璃。
根据本公开的各种实施方式的第二显示器可包括：第一面，沿第一方向定向；第二面，沿与第一方向大致相反的第二方向定向；以及多个像素，设置在第一面与第二面之间的空间中。多个像素中的每个包括多个LED和驱动电路芯片，多个LED可在该空间中被设置以使得其发光部分面向第一面，配置为将多个LED电连接至驱动电路芯片的导电图案可位于该空间中，其中当从第二面的上方观察时，导电图案的至少一部分位于多个LED的上方，配置为将驱动电路芯片电连接至多个引脚的线路可位于该空间中，其中当从第二面的上方观察时，线路位于多个LED的上方，第二面可以是玻璃的一面，线路可形成在玻璃的剩余面上并且线路可连接至穿过该一面和剩余面的通孔，并且多个像素可通过通孔连接至外部设备。
根据本公开的各种实施方式的电子设备可包括：显示驱动器IC；电力管理设备，包括电力管理电路；第二显示器，电连接至显示驱动器IC和电力管理设备；以及处理器，电连接至显示驱动器IC和电力管理设备。
在第二显示器中，导电图案、线路以及通孔可以通过以下过程而位于该空间中：通过玻璃的一面和剩余面去除玻璃的一部分的过程；在玻璃的该部分中形成通孔并在玻璃的剩余面上形成导电图案和布线的过程；以及在该剩余面上设置多个LED以使得多个LED的发光部分背对剩余面，并在剩余电路芯片上设置驱动电路芯片的过程。
本文公开的本公开的各种示例性实施方式和附图仅仅是所提出的说明性示例，提供这些说明性示例以容易地描述本公开的技术内容并帮助理解本公开，而不是不限制本公开的范围。因此，除了本文中公开的示例性实施方式之外，本公开的各种实施方式的范围应被理解为包括基于本公开的各种示例性实施方式的技术思想的所有修改或修改形式。

Claims (13)

1.显示器，包括：
第一面，沿第一方向定向；
第二面，沿与所述第一方向相反的第二方向定向；
多个像素，设置在所述第一面和所述第二面之间的空间中；以及
多个引脚，设置在所述第二面上，并且配置为将所述多个像素电连接至外部设备，
其中所述多个像素中的每个包括多个LED和驱动电路，
所述多个LED设置在所述空间中，以使得所述多个LED的发光部分面向所述第一面，
导电图案，位于所述空间中，配置为将所述多个LED电连接至所述驱动电路，当从所述第二面的上方观察时，所述导电图案的至少一部分位于所述多个LED的上方，以及
线路，位于所述空间中，配置为将所述驱动电路电连接至所述多个引脚，当从所述第二面的上方观察时，所述线路位于所述多个LED的上方。
2.根据权利要求1所述的显示器，还包括：
第一层，包括所述第一面并包括所述驱动电路；
第二层，设置在所述第一层上并包括所述多个LED；
第三层，包括所述第二面并设置在所述第二层上，所述第三层包括所述线路和所述导电图案的至少一部分；以及
通孔，配置为将所述驱动电路电连接至所述线路，所述通孔的至少一部分设置在所述第二层中。
3.根据权利要求2所述的显示器，其中所述第三层包括：
导电图案层，包括所述导电图案的至少一部分；以及
至少一个布线层，设置在所述导电图案层上并包括所述线路。
4.根据权利要求2所述的显示器，其中所述导电图案通过包括以下的过程形成在所述空间中：
在所述第一层中的设置有所述驱动电路的一面上设置所述多个LED；
在设置所述多个LED的过程之后，在所述一面上附接膜；
去除所述膜的一部分，使得所述多个LED的电极被暴露并且使得所述驱动电路的一部分被暴露；以及
在去除所述膜的一部分之后，电镀所暴露的电极和所述驱动电路的所暴露的一部分。
5.根据权利要求2所述的显示器，其中所述第一层包括玻璃。
6.根据权利要求1所述的显示器，还包括：
第一层，包括所述第一面；
第二层，设置在所述第一层上并包括所述多个LED和所述驱动电路，所述驱动电路为芯片类型；
第三层，包括所述第二面并设置在所述第二层上，所述第三层包括所述线路和所述导电图案的至少一部分；以及
通孔，配置为将所述驱动电路芯片电连接至所述线路，所述通孔的至少一部分设置在所述第二层中。
7.根据权利要求6所述的显示器，其中所述第三层包括：
导电图案层，包括所述导电图案的至少一部分；以及
至少一个布线层，设置在所述导电图案层上并包括所述线路。
8.根据权利要求6所述的显示器，其中所述导电图案通过包括以下的过程形成在所述空间中：
在所述第一层的一面上设置所述多个LED和所述驱动电路芯片；
在所述设置过程之后，在所述一面上附接膜；
去除所述膜的一部分，使得所述多个LED的电极被暴露并且使得所述驱动电路芯片的一部分被暴露；以及
在去除所述膜的一部分之后，电镀所暴露的电极和所述驱动电路的所暴露的一部分。
9.根据权利要求6所述的显示器，其中所述第一层包括玻璃。
10.电子设备，包括：
显示驱动器IC；
电力管理设备，包括电力管理电路；
根据权利要求1所述的显示器，电连接至所述显示驱动器IC和所述电力管理设备；以及
处理器，电连接至所述显示驱动器IC和所述电力管理设备。
11.显示器，包括：
第一面，沿第一方向定向；
第二面，沿与所述第一方向大致相反的第二方向定向；
多个像素，设置在所述第一面和所述第二面之间的空间中，
其中所述多个像素中的每个包括多个LED和驱动电路芯片，
其中所述多个LED在所述空间中被设置使得所述多个LED的发光部分面向所述第一面，
导电图案，配置为将所述多个LED电连接至所述驱动电路芯片并位于所述空间中，当从所述第二面的上方观察时，所述导电图案的至少一部分位于所述多个LED的上方，
线路，配置为将所述驱动电路芯片电连接至所述多个引脚并位于所述空间中，当从所述第二面的上方观察时，所述线路位于所述多个LED的上方，
所述第二面是玻璃的一面，
所述线路设置在所述玻璃的另一面上，并连接至穿过所述一面和所述另一面的通孔，以及
所述多个像素通过所述通孔连接至外部设备。
12.根据权利要求11所述的显示器，其中所述导电图案、所述线路和所述通孔通过包括以下的过程形成在所述空间中：
通过所述玻璃的所述一面和所述另一面去除所述玻璃的一部分；
在所述玻璃的剩余部分中形成通孔并在所述玻璃的所述另一面上形成所述导电图案和所述布线；以及
在所述另一面上设置所述多个LED，使得所述多个LED的发光部分背对所述另一面并在所述另一面上设置所述驱动电路芯片。
13.一种电子设备，包括：
显示驱动器IC；
电力管理设备，包括电力管理电路；
根据权利要求11所述的显示器，电连接至所述显示驱动器IC和所述电力管理设备；以及
处理器，电连接至所述显示驱动器IC和所述电力管理设备。
CN201980026623.7A 2018-04-24 2019-02-12 Led显示器以及具有led显示器的电子设备 Active CN112041990B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2018-0047116 2018-04-24
KR1020180047116A KR102569175B1 (ko) 2018-04-24 2018-04-24 Led디스플레이 및 이를 구비한 전자 장치
PCT/KR2019/001669 WO2019208919A1 (en) 2018-04-24 2019-02-12 Led display and electronic device having same

Publications (2)

Publication Number Publication Date
CN112041990A true CN112041990A (zh) 2020-12-04
CN112041990B CN112041990B (zh) 2023-11-03

Family

ID=68238316

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980026623.7A Active CN112041990B (zh) 2018-04-24 2019-02-12 Led显示器以及具有led显示器的电子设备

Country Status (5)

Country Link
US (2) US10763247B2 (zh)
EP (1) EP3743944A4 (zh)
KR (1) KR102569175B1 (zh)
CN (1) CN112041990B (zh)
WO (1) WO2019208919A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022188859A1 (zh) * 2021-03-12 2022-09-15 京东方科技集团股份有限公司 半导体装置及其制造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI649738B (zh) * 2017-11-17 2019-02-01 英屬開曼群島商錼創科技股份有限公司 顯示面板及其修復方法
KR102569175B1 (ko) 2018-04-24 2023-08-22 삼성전자 주식회사 Led디스플레이 및 이를 구비한 전자 장치
US11239152B2 (en) * 2019-09-04 2022-02-01 International Business Machines Corporation Integrated circuit with optical tunnel
KR20210030773A (ko) * 2019-09-10 2021-03-18 삼성전자주식회사 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치
US11393389B2 (en) * 2020-05-01 2022-07-19 Huayuan Semiconductor (Shenzhen) Limited Company Power line communication driver circuit
US20220399377A1 (en) * 2020-12-21 2022-12-15 Beijing Boe Display Technology Co., Ltd. Array substrate, display panel, and electronic device
EP4199095A4 (en) 2021-02-04 2024-04-24 Samsung Electronics Co Ltd DISPLAY DEVICE AND METHOD FOR MANUFACTURING SAME

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060214287A1 (en) * 2005-03-25 2006-09-28 Mitsuhiko Ogihara Semiconductor composite apparatus, print head, and image forming apparatus
US20120056190A1 (en) * 1999-10-12 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. EL Display Device and a Method of Manufacturing the Same
US20150169011A1 (en) * 2013-12-17 2015-06-18 LuxVue Technology Corporation Display module and system applications

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6815723B2 (en) * 2001-12-28 2004-11-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, method of manufacturing the same, and manufacturing apparatus therefor
US7636488B2 (en) 2003-12-18 2009-12-22 Itt Manufacturing Enterprises, Inc. User adjustable image enhancement filtering
CN103151368A (zh) * 2013-02-05 2013-06-12 京东方科技集团股份有限公司 一种阵列基板及oled显示装置
KR102610028B1 (ko) * 2016-04-12 2023-12-06 삼성디스플레이 주식회사 디스플레이 장치
US9980341B2 (en) * 2016-09-22 2018-05-22 X-Celeprint Limited Multi-LED components
KR102569175B1 (ko) 2018-04-24 2023-08-22 삼성전자 주식회사 Led디스플레이 및 이를 구비한 전자 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120056190A1 (en) * 1999-10-12 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. EL Display Device and a Method of Manufacturing the Same
US20060214287A1 (en) * 2005-03-25 2006-09-28 Mitsuhiko Ogihara Semiconductor composite apparatus, print head, and image forming apparatus
US20150169011A1 (en) * 2013-12-17 2015-06-18 LuxVue Technology Corporation Display module and system applications

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022188859A1 (zh) * 2021-03-12 2022-09-15 京东方科技集团股份有限公司 半导体装置及其制造方法

Also Published As

Publication number Publication date
US20190326267A1 (en) 2019-10-24
KR102569175B1 (ko) 2023-08-22
EP3743944A4 (en) 2021-01-20
WO2019208919A1 (en) 2019-10-31
EP3743944A1 (en) 2020-12-02
CN112041990B (zh) 2023-11-03
US10763247B2 (en) 2020-09-01
US11264372B2 (en) 2022-03-01
US20200388602A1 (en) 2020-12-10
KR20190123426A (ko) 2019-11-01

Similar Documents

Publication Publication Date Title
CN112041990B (zh) Led显示器以及具有led显示器的电子设备
US11604553B2 (en) Electronic device comprising touch layer having opening
US11120714B2 (en) Circuit for detecting crack in display and electronic device including same
US10037726B2 (en) Detecting method of substandard state and display module and electronic device operating the same
CN111034161B (zh) 包括使用显示面板的结构的天线的电子装置
CN111699525B (zh) 用于补偿显示器的颜色的电子设备
US11360626B2 (en) Display including touch-sensitive circuit and method for operating the same
US11205362B2 (en) Display driving circuit comprising protection circuit
US11330743B2 (en) Electronic device including structure for protecting display driver from static electricity
KR20190027234A (ko) 비활성 영역을 포함하는 전자 장치
US11217133B2 (en) Method for checking crack in display and electronic device for performing same
KR20190134311A (ko) 표시 영역에 의해 둘러싸인 공백 영역이 형성된 디스플레이 패널을 구동하는 주사 구동 회로를 포함하는 디스플레이 장치
US11122675B2 (en) Printed circuit board including overvoltage controlling element and electronic device including the same
KR20190088800A (ko) 누설 전류를 감소시키기 위한 디스플레이 및 전자 장치
WO2020111760A1 (en) Electronic device for preventing display burn-in
US20240192818A1 (en) Electronic device comprising touch layer having opening
US11966538B2 (en) Electronic device including touch sensor IC and operation method for same
CN113571007A (zh) 子像素驱动电路以及像素驱动电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant