KR20190114589A - 반도체 디바이스 검사용 인서트, 베이스 및 테스트 소켓 - Google Patents

반도체 디바이스 검사용 인서트, 베이스 및 테스트 소켓 Download PDF

Info

Publication number
KR20190114589A
KR20190114589A KR1020180037525A KR20180037525A KR20190114589A KR 20190114589 A KR20190114589 A KR 20190114589A KR 1020180037525 A KR1020180037525 A KR 1020180037525A KR 20180037525 A KR20180037525 A KR 20180037525A KR 20190114589 A KR20190114589 A KR 20190114589A
Authority
KR
South Korea
Prior art keywords
insert
insert body
floating
vertical direction
semiconductor device
Prior art date
Application number
KR1020180037525A
Other languages
English (en)
Other versions
KR102038968B1 (ko
Inventor
정영배
Original Assignee
주식회사 아이에스시
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아이에스시 filed Critical 주식회사 아이에스시
Priority to KR1020180037525A priority Critical patent/KR102038968B1/ko
Publication of KR20190114589A publication Critical patent/KR20190114589A/ko
Application granted granted Critical
Publication of KR102038968B1 publication Critical patent/KR102038968B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • G01R1/0441Details
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865Holding devices, e.g. chucks; Handlers or transport devices
    • G01R31/2867Handlers or transport devices, e.g. loaders, carriers, trays
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889Interfaces, e.g. between probe and tester

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

반도체 디바이스의 검사에 사용되는 테스트 소켓이 제공된다. 테스트 소켓은 검사 장치에 장착되는 베이스와 베이스에 삽입되는 인서트를 가진다. 인서트는, 검사 장치에 의해 검사되는 반도체 디바이스를 수용한다. 인서트는 인서트 바디와 플로우팅 장치를 가진다. 인서트 바디는 수직 방향으로 관통되고 반도체 디바이스를 수용하는 디바이스 수용부를 갖는다. 플로우팅 장치는 인서트 바디에 결합되며, 인서트 바디를 검사 장치로부터 상방으로 플로우팅시킨다. 인서트 바디가 외력에 의해 검사 장치를 향해 하방으로 이동될 때, 플로우팅 장치가 인서트 바디에 저항력을 가한다. 외력이 인서트 바디로부터 제거될 때, 플로우팅 장치가 인서트 바디를 상방으로 이동시킨다.

Description

반도체 디바이스 검사용 인서트, 베이스 및 테스트 소켓{INSERT, BASE AND TEST SOCKET FOR USE IN TESTING SEMICONDUCTOR DEVICE}
본 개시는 반도체 디바이스의 검사에 사용되는 테스트 소켓에 관한 것이다. 또한, 본 개시는 반도체 디바이스의 검사에 사용되는 테스트 소켓의 인서트 및 베이스에 관한 것이다.
반도체 디바이스의 최종 검사 공정에서, 반도체 디바이스와 검사 장치의 사이에 테스트 소켓이 배치된다. 테스트 소켓은 검사되는 반도체 디바이스를 수용하며, 검사 장치의 테스트 보드 상에 장착된다. 테스트 소켓은 반도체 디바이스의 손상을 방지하고, 반도체 디바이스와 검사 장치를 도전 가능하게 연결시킨다. 공개특허공보 제10-2010-0081131호는 패키징된 반도체 디바이스를 검사하는데 사용되는 테스트 소켓의 일 예를 개시한다.
반도체 디바이스의 최종 검사 공정에서, 테스트 핸들러(test handler)의 운반 장치가 검사될 반도체 디바이스를 테스트 소켓에 투입한다. 테스트 핸들러의 푸셔 장치가 반도체 디바이스를 검사 장치 측으로 눌러서, 반도체 디바이스가 테스트 소켓을 매개로 하여 검사 장치와 접속된다. 반도체 디바이스는 다수의 단자를 가진다. 반도체 디바이스의 검사가 신뢰성 높게 행해지기 위해서는, 반도체 디바이스의 단자들은 검사 장치의 대응하는 전극들과 정렬될 필요가 있다. 반도체 디바이스가 단자 간의 미세한 피치를 가질수록, 이러한 정렬이 높은 수준으로 요구된다.
따라서, 테스트 소켓이 반도체 디바이스를 검사 장치에 정밀하게 위치시키고 정렬시키는 기능을 갖도록 설계되어야 한다. 반도체 디바이스를 정렬시키기 위해, 반도체 디바이스가 테스트 소켓을 매개로 하여 검사 장치와 접속되기 전에 반도체 디바이스를 검사 장치로부터 이격시키고 정렬시키는 테스트 소켓이 당해 분야에서 고려되고 있다.
그러나, 종래기술의 테스트 소켓은 소망하는 수준 이상으로 반도체 디바이스를 검사 장치에 대해 정렬시키지 못한다. 또한, 종래기술의 테스트 소켓은 반도체 디바이스를 이격시키기 위해 복잡하고 분리가 되지 않는 구조물을 가진다. 이에 따라, 종래기술의 테스트 소켓으로부터는, 테스트 소켓을 검사 장치에 장착하는 작업, 테스트 소켓을 검사 장치로부터 탈착하는 작업, 테스트 소켓에 구비된 소모성 부품을 클리닝하거나 교체하는 작업이 용이하게 수행될 수 없다.
공개특허공보 제10-2010-0081131호
본 개시의 실시예들은 전술한 종래기술의 문제를 해결한 테스트 소켓을 제공한다. 본 개시의 일 실시예는 반도체 디바이스를 검사 장치로부터 플로우팅시키고 정렬시키는 테스트 소켓을 제공한다. 본 개시의 일 실시예는 반도체 디바이스를 검사 장치로부터 플로우팅시키는 구성요소가 다른 구성요소와 분리되어 있는 테스트 소켓을 제공한다. 본 개시의 일 실시예는 반도체 디바이스를 검사 장치로부터 플로우팅시키는 테스트 소켓의 인서트를 제공한다. 본 개시의 일 실시예는 플로우팅 기능을 갖춘 인서트가 삽입되고 인서트와 분리되어 있는 테스트 소켓의 베이스를 제공한다.
본 개시의 실시예들의 일 측면은 반도체 디바이스의 검사에 사용되는 테스트 소켓의 인서트에 관련된다. 인서트는, 검사 장치에 의해 검사되는 반도체 디바이스를 수용한다. 일 실시예에 있어서, 인서트는 인서트 바디와 플로우팅 장치를 포함한다. 인서트 바디는 수직 방향으로 관통되고 반도체 디바이스를 수용하는 디바이스 수용부를 갖는다. 플로우팅 장치는 인서트 바디에 결합되며, 인서트 바디를 검사 장치로부터 상방으로 플로우팅시킨다. 인서트 바디가 외력에 의해 검사 장치를 향해 하방으로 이동될 때, 플로우팅 장치가 인서트 바디에 저항력을 가한다. 외력이 인서트 바디로부터 제거될 때, 플로우팅 장치가 인서트 바디를 상방으로 이동시킨다.
일 실시예에 있어서, 플로우팅 장치는 인서트 바디에 교체가능하게 결합된다. 플로우팅 장치는 인서트 바디를 검사 장치로부터 이격시키는 플로우팅 부재를 포함한다. 수직 방향에서의 플로우팅 부재의 길이는 인서트 바디와 검사 장치 간의 이격 거리가 조정될 수 있도록 설정될 수 있다. 플로우팅 부재는 플로우팅 부재의 길이와 다른 길이를 갖는 플로우팅 부재로 교체 가능하다.
일 실시예에 있어서, 플로우팅 장치는, 인서트 바디를 검사 장치로부터 이격시키는 플로우팅 부재와, 상방의 바이어스 힘 또는 하방의 바이어스 힘에 의해 플로우팅 부재를 검사 장치를 향해 바이어스시키는 바이어스 부재를 포함한다. 플로우팅 장치는 플로우팅 부재의 일부가 인서트 바디로부터 하방으로 돌출하도록 인서트 바디에 교체가능하게 결합된다.
일 실시예에 있어서, 인서트 바디는 수직 방향으로 뚫린 수용공과 수용공에 연통하여 인서트 바디의 하면까지 뚫린 통과공을 포함할 수 있다. 바이어스 부재는 수용공 내에 수용된다. 플로우팅 부재의 일부는 통과공을 관통하여 인서트 바디의 하면으로부터 돌출하고, 플로우팅 부재의 나머지 일부는 수용공 내에 수용되어 바이어스 부재와 접촉한다.
일 실시예에 있어서, 인서트 바디는 수직 방향으로 분리가능하게 결합되는 상부 및 하부를 포함할 수 있다. 수용공과 통과공은 인서트 바디의 하부에 형성될 수 있다.
일 실시예에 있어서, 바이어스 부재는 압축 코일 스프링일 수 있다. 플로우팅 부재는, 수직 방향으로 연장하고 통과공을 관통하는 이격부와, 이격부의 상단에 형성되고 바이어스 부재와 상기 수직 방향으로 접촉하는 스토퍼부를 포함할 수 있다. 스토퍼부가 통과공 주변의 인서트 바디의 하부에 접촉되어 플로우팅 부재의 이탈을 방지한다.
일 실시예에 있어서, 플로우팅 장치는 플로우팅 부재의 일부와 바이어스 부재를 수용하도록 구성된 하우징을 포함한다. 하우징은 인서트 바디에 교체가능하게 결합된다.
일 실시예에 있어서, 인서트는, 디바이스 수용부를 가리도록 인서트 바디에 교체가능하게 결합되는 디바이스 가이드 부재를 포함한다. 반도체 디바이스는 하면에 하방으로 돌출한 복수개의 단자를 갖는다. 디바이스 가이드 부재에는 단자가 디바이스 가이드 부재를 관통해 하방으로 돌출하도록 수직 방향으로 관통된 다수의 단자 가이드 홀이 형성된다.
본 개시의 실시예들의 또 하나의 측면은, 반도체 디바이스의 검사에 사용되는 테스트 소켓의 베이스에 관련된다. 베이스는 반도체 디바이스를 검사하기 위한 검사 장치에 제거가능하게 장착된다. 일 실시예의 베이스는, 전술한 실시예들 중 하나의 인서트가 삽입되는 인서트 수용부를 포함한다. 인서트는 인서트 수용부로부터 분리가능하다.
본 개시의 실시예들의 또 다른 측면은, 검사 장치에 의해 검사되는 반도체 디바이스를 검사 장치에 위치시키는 테스트 소켓에 관련된다. 일 실시예에 있어서, 테스트 소켓은, 검사 장치에 제거가능하게 장착되는 베이스와 베이스에 삽입되는 인서트를 포함한다. 베이스는 수직 방향으로 관통되고 인서트가 삽입되는 인서트 수용부를 포함한다. 인서트는 인서트 바디와 플로우팅 장치를 포함한다. 인서트 바디는 수직 방향으로 관통되고 반도체 디바이스를 수용하는 디바이스 수용부를 갖는다. 플로우팅 장치는 인서트 바디에 결합되며, 인서트 바디를 검사 장치로부터 상방으로 플로우팅시킨다. 인서트 바디가 외력에 의해 검사 장치를 향해 하방으로 이동될 때, 플로우팅 장치가 인서트 바디에 저항력을 가한다. 외력이 인서트 바디로부터 제거될 때, 플로우팅 장치가 상기 인서트 바디를 상방으로 이동시킨다.
일 실시예에 있어서, 플로우팅 장치는 인서트 바디에 교체가능하게 결합된다. 플로우팅 장치는 인서트 바디를 검사 장치로부터 이격시키는 플로우팅 부재를 포함한다. 수직 방향에서의 플로우팅 부재의 길이는 인서트 바디와 검사 장치 간의 이격 거리가 조정될 수 있도록 설정될 수 있다. 플로우팅 부재는 플로우팅 부재의 길이와 다른 길이를 갖는 플로우팅 부재로 교체 가능하다.
일 실시예에 있어서, 플로우팅 장치는, 인서트 바디를 검사 장치로부터 이격시키는 플로우팅 부재와, 상방의 바이어스 힘 또는 하방의 바이어스 힘에 의해 플로우팅 부재를 검사 장치를 향해 바이어스시키는 바이어스 부재를 포함한다. 플로우팅 장치는 플로우팅 부재의 일부가 인서트 바디로부터 하방으로 돌출하도록 인서트 바디에 교체가능하게 결합된다.
인서트 바디는 수직 방향으로 뚫린 수용공과 수용공에 연통하여 인서트 바디의 하면까지 뚫린 통과공을 포함할 수 있다. 바이어스 부재는 수용공 내에 수용된다. 플로우팅 부재의 일부는 통과공을 관통하여 인서트 바디의 하면으로부터 돌출하고, 플로우팅 부재의 나머지 일부는 수용공 내에 수용되어 바이어스 부재와 접촉한다.
일 실시예에 있어서, 인서트 바디는 수직 방향으로 분리가능하게 결합되는 상부 및 하부를 포함할 수 있다. 수용공과 통과공은 인서트 바디의 하부에 형성될 수 있다.
일 실시예에 있어서, 바이어스 부재는 압축 코일 스프링일 수 있다. 플로우팅 부재는, 수직 방향으로 연장하고 통과공을 관통하는 이격부와, 이격부의 상단에 형성되고 바이어스 부재와 상기 수직 방향으로 접촉하는 스토퍼부를 포함할 수 있다. 스토퍼부가 통과공 주변의 인서트 바디의 하부에 접촉되어 플로우팅 부재의 이탈을 방지한다.
일 실시예에 있어서, 플로우팅 장치는 플로우팅 부재의 일부와 바이어스 부재를 수용하도록 구성된 하우징을 포함한다. 하우징은 인서트 바디에 교체가능하게 결합된다.
일 실시예에 있어서, 인서트는, 디바이스 수용부를 가리도록 인서트 바디에 교체가능하게 결합되는 디바이스 가이드 부재를 포함한다. 반도체 디바이스는 하면에 하방으로 돌출한 복수개의 단자를 갖는다. 디바이스 가이드 부재에는 단자가 디바이스 가이드 부재를 관통해 하방으로 돌출하도록 수직 방향으로 관통된 다수의 단자 가이드 홀이 형성된다.
일 실시예에 있어서, 베이스는, 베이스에 교체가능하게 결합되며 반도체 디바이스의 단자와 검사 장치의 도전 패드에 접촉되는 이방도전성 커넥터를 포함한다.
본 개시의 일 실시예에 의하면, 반도체 디바이스의 검사 전에 반도체 디바이스가 검사 장치로부터 플로우팅되고 검사 장치에 대해 정렬될 수 있다. 본 개시의 일 실시예에 의하면, 베이스와 인서트는 상호 독립되어 있고 인서트가 플로우팅 장치를 구비하므로, 반도체 디바이스는 베이스로부터 분리된 인서트에 의해서만 검사 장치로부터 플로우팅된다. 이에 따라, 검사 장치에 장착되는 베이스는 간소화되고 컴팩트한 구조를 가질 수 있다. 본 개시의 일 실시예에 의하면, 플로우팅 장치를 포함한 인서트가 베이스로부터 분리될 수 있다. 이에 따라, 테스트 소켓 및 그 구성요소의 장착, 탈착, 클리닝, 교체 등과 같은 테스트 소켓의 유지 보수 작업이 용이하게 수행될 수 있다. 본 개시의 일 실시예에 의하면, 반도체 디바이스를 플로우팅시키는 플로우팅 장치는 인서트에 교체가능하게 결합되므로, 반도체 디바이스의 플로우팅 높이를 용이하게 가변시킬 수 있다.
도 1은 일 실시예에 따른 테스트 소켓을 도시하는 사시도이다.
도 2는 도 1의 2-2 선을 따라 취한 단면 형상과반도체 디바이스와 검사 장치를 도시한다.
도 3은 도 1에 도시된 베이스를 도시하는 사시도이다.
도 4는 도 1에 도시된 베이스를 도시하는 평면도이다.
도 5는 도 1에 도시된 베이스를 도시하는 저면도이다.
도 6은 베이스에 교체가능하게 부착되는 이방도전성 커넥터를 도시하는 평면도이다.
도 7은 도 1에 도시된 인서트를 도시하는 사시도이다.
도 8은 도 7에 도시된 인서트를 도시하는 분해 사시도이다.
도 9는 인서트가 베이스에 삽입된 상태를 도시하는 평면도이다.
도 10은 인서트에 교체가능하게 결합되는 플로우팅 장치를 도시하는 인서트의 부분 단면도이다.
도 11은 도 1에 도시된 인서트를 도시하는 저면도이다.
도 12는 반도체 디바이스가 인서트에 투입된 상태를 도시한다.
도 13은 인서트에 투입된 반도체 디바이스가 이방도전성 커넥터를 통해 검사 장치와 접속된 상태를 도시한다.
도 14는 인서트가 베이스로부터 상방으로 분리되는 예를 도시한다.
도 15는 인서트와 플로우팅 장치의 변형예를 도시한다.
본 개시의 실시예들은 본 개시의 기술적 사상을 설명하기 위한 목적으로 예시된 것이다. 본 개시에 따른 권리범위가 이하에 제시되는 실시예들이나 이들 실시예들에 대한 구체적 설명으로 한정되는 것은 아니다.
본 개시에 사용되는 모든 기술적 용어들 및 과학적 용어들은, 달리 정의되지 않는 한, 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자에게 일반적으로 이해되는 의미를 갖는다. 본 개시에 사용되는 모든 용어들은 본 개시를 더욱 명확히 설명하기 위한 목적으로 선택된 것이며 본 개시에 따른 권리범위를 제한하기 위해 선택된 것이 아니다.
본 개시에서 사용되는 "포함하는", "구비하는", "갖는" 등과 같은 표현은, 해당 표현이 포함되는 어구 또는 문장에서 달리 언급되지 않는 한, 다른 실시예를 포함할 가능성을 내포하는 개방형 용어(open-ended terms)로 이해되어야 한다.
본 개시에서 기술된 단수형의 표현은 달리 언급하지 않는 한 복수형의 의미를 포함할 수 있으며, 이는 청구범위에 기재된 단수형의 표현에도 마찬가지로 적용된다.
본 개시에서 사용되는 "제1", "제2" 등의 표현들은 복수의 구성요소들을 상호 구분하기 위해 사용되며, 해당 구성요소들의 순서 또는 중요도를 한정하는 것은 아니다.
본 개시에서, 어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 경우, 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로 연결될 수 있거나 접속될 수 있는 것으로, 또는 새로운 다른 구성요소를 매개로 하여 연결될 수 있거나 접속될 수 있는 것으로 이해되어야 한다.
본 개시에서 사용되는 "상방"의 방향지시어는 테스트 소켓이 검사 장치에 대해 위치하는 방향에 근거하고, "하방"의 방향지시어는 상방의 반대 방향을 의미한다. 본 개시에서 사용되는 "수직 방향"의 방향지시어는 상방 및 하방을 포함한다.
이하, 첨부한 도면들을 참조하여, 실시예들을 설명한다. 첨부된 도면에서, 동일하거나 대응하는 구성요소에는 동일한 참조부호가 부여되어 있다. 또한, 이하의 실시예들의 설명에 있어서, 동일하거나 대응하는 구성요소를 중복하여 기술하는 것이 생략될 수 있다. 그러나, 구성요소에 관한 기술이 생략되어도, 그러한 구성요소가 어떤 실시예에 포함되지 않는 것으로 의도되지는 않는다.
이하에 설명되는 실시예들과 첨부된 도면에 도시된 예들을, 반도체 디바이스의 검사에 사용되는 테스트 소켓과, 이러한 테스트 소켓을 구성하는 베이스 및 인서트에 관련된다. 실시예들에 따른 테스트 소켓은, 반도체 디바이스의 제조 공정 중 후공정에서, 반도체 디바이스를 최종적으로 검사하기 위해 사용될 수 있다. 그러나, 실시예들에 따른 테스트 소켓이 적용되는 검사의 예가 전술한 예에 한정되지는 않는다.
일 실시예에 따른 테스트 소켓의 설명을 위해 도 1 및 도 2가 참조된다. 도 1은 일 실시예에 따른 테스트 소켓을 도시하고, 도 2는 도 1의 2-2 선을 따라 취한 단면 형상, 반도체 디바이스 및 검사 장치를 도시한다.
일 실시예에 따른 테스트 소켓(10)은, 반도체 디바이스(20)를 검사 장치(30)에 위치시킨다. 검사 장치(30)는 반도체 디바이스(20)의 전기적 특성, 기능적 특성, 동작 속도 등을 검사할 수 있다. 검사 장치(30)는, 검사가 수행되는 테스트 보드 내에, 다수의 전극을 갖는 도전 패드(31)를 구비할 수 있다. 반도체 디바이스(20)는 테스트 소켓(10)에 의해 검사 장치(30)의 도전 패드(31) 상에 위치된다. 검사 장치(30)의 도전 패드(31)에 위치된 반도체 디바이스(20)의 검사가 테스트 소켓(10)을 매개로 하여 검사 장치(30)에 의해 수행된다.
일 예로서, 반도체 디바이스(20)는 반도체 패키지일 수 있다. 반도체 패키지는, 반도체 IC 칩과 다수의 리드 프레임(lead frame)과 솔더볼(solder ball)을 수지 재료를 사용하여 육면체 형태로 패키징한 반도체 디바이스이다. 이러한 반도체 패키지는 볼 그리드 어레이 패키지로서 참조될 수 있다. 따라서, 반도체 디바이스(20)는 그 하면에, 상기 솔더볼이 형성하는 구형 또는 돔형의 다수의 단자(21)를 구비한다. 테스트 소켓(10)에 의해 검사 장치(10)에 위치되는 반도체 디바이스(20)의 예가 전술한 반도체 패키지에 한정되지는 않는다. 또한, 반도체 디바이스의 반도체 IC 칩은 메모리 IC 칩 또는 비메모리 IC 칩이 될 수 있다.
테스트 소켓(10)은 검사 장치(30)에 제거가능하게 결합된다. 테스트 소켓(10)은, 테스트 소켓(10)의 프레임으로서 기능하는 베이스(1000)와, 베이스(1000)에 수직 방향(VD)으로 이동가능하도록 삽입되는 인서트(2000)를 포함한다. 베이스(1000)는 검사 장치(30)에 제거가능하게 장착된다. 베이스(1000)는 사각 프레임의 형상을 가진다. 인서트(2000)는 베이스(1000)에 삽입되며, 검사되는 반도체 디바이스(20)를 그 안에 수용한다. 인서트(2000)는 사각 프레임의 형상을 가진다.
일 실시예에 따른 테스트 소켓의 베이스의 설명을 위해 도 2 내지 도 6이 참조된다. 도 3 내지 도 5는, 각각 도 1에 도시된 베이스의 사시도, 평면도 및 저면도이다. 도 6은 베이스에 교체가능하게 부착되는 이방도전성 커넥터를 도시하는 평면도이다.
도 2 및 도 3에 도시된 바와 같이, 베이스(1000)는 수직 방향(VD)으로 관통된 인서트 수용부(1200)를 포함한다. 인서트 수용부(1200)는 대략 육면체 형상을 가지며, 베이스(1000)의 상면(1111)으로부터 하면(1112)까지 베이스(1000)에 뚫려 있다. 인서트(2000)는 인서트 수용부(1200)에 하방(LD)으로 삽입된다. 인서트 수용부(1200)와 인서트(2000) 간에는 이들을 연결하는 부품이 구비되지 않는다. 이에 따라, 인서트(2000)는 인서트 수용부(1200)로부터 분리가능하며, 베이스(1000)와 인서트(2000)는 상호 독립적인 관계로 배치된다. 인서트(2000)는 인서트 수용부(1200) 내에서 상방(UD) 및 하방(LD)으로 이동가능하며, 인서트 수용부(1200)로부터 상방(UD)으로 제거될 수 있다. 도 4 및 도 5를 참조하면, 인서트 수용부(1200)는 4개의 측벽면(1211, 1212, 1213, 1214)을 가진다. 측벽면(1211, 1212, 1213, 1214)의 수직 방향(VD)으로 위치한다. 다른 예로서, 측벽면(1211, 1212, 1213, 1214)의 일부 또는 전체는 베이스(1000)의 외측으로 기울어진 경사면을 포함할 수 있다.
도 4 및 도 5에 도시된 예에 의하면, 베이스(1000)는 인서트 수용부(1200)의 외측에 위치하고 수직 방향(VD)으로 관통한 수직 관통공(1113)을 가진다. 도 1에 도시된 클램핑 스크류(1114)가 수직 관통공(1113)을 통해 검사 장치(30)에 체결되어, 베이스(1000)가 검사 장치(30)에 제거가능하게 장착될 수 있다.
일 실시예에 있어서, 베이스(1000)는 수직 방향(VD)에 수직한 제1 수평 방향(HD1)에서 베이스(1000)와 인서트(2000) 간의 얼라인먼트를 실행하는 한 쌍의 제1 얼라인먼트부(1311, 1312)를 포함한다. 도 3 내지 도 5에 도시된 예에서, 제1 얼라인먼트부(1311, 1312)는, 측벽면(1211, 1213)에 위치하고 수직 방향(VD)으로 연장하며 인서트 수용부(1200)로 돌출한 릿지로서 형성된다. 각각의 제1 얼라인먼트부(1311, 1312)는 제1 수평 방향(HD1)에서 서로 대향하도록 위치한다. 즉, 한 쌍의 제1 얼라인먼트부(1311, 1312) 중 하나의 제1 얼라인먼트부(1311)는 측벽면(1211)에 위치하고, 다른 하나의 제1 얼라인먼트부(1312)는 제1 수평 방향(HD1)에서 측벽면(1211)과 대향하는 측벽면(1213)에 위치한다. 도 3 내지 도 5에 도시된 제1 얼라인먼트부(1311, 1312)의 개수는 단지 예시적이다.
일 실시예에 있어서, 베이스(1000)는 수직 방향(VD)에 수직하고 제1 수평 방향(HD1)에 수직한 제2 수평 방향(HD2)에서 베이스(1000)와 인서트(2000) 간의 얼라인먼트를 실행하는 적어도 한 쌍의 제2 얼라인먼트부(1321, 1322)를 포함한다. 도 4에 도시된 예에서, 베이스(1000)에 두 쌍의 제2 얼라인먼트부(1321, 1322)가 배치되어 있다. 제2 얼라인먼트부(1321, 1322)는 인서트(2000)에 제2 수평 방향(HD2)으로 바이어스힘을 인가한다. 각각의 제2 얼라인먼트부(1321, 1322)는, 반구형의 선단부를 갖는 핀(1323)과 핀(1323)을 인서트 수용부(1200)의 내측으로 바이어스시키는 스프링(1324)을 포함한다. 핀(1323)은 제2 수평 방향(HD2)으로 이동가능하다. 각각의 제2 얼라인먼트부(1321, 1322)는 핀(1323)이 측벽면(1212, 1214)으로 돌출하도록 베이스(1000)에 결합된다. 예컨대, 베이스(1000)는 그 측벽을 관통한 수평 관통공(1115)을 가질 수 있고, 각각의 제2 얼라인먼트부(1321, 1322)는 수평 관통공(1115)에 핀(1323)의 일부가 측벽면(1212, 1214)으로 돌출하도록 결합될 수 있다. 또는, 각각의 제2 얼라인먼트부(1321, 1322)는 핀(1323)과 스프링(1324)을 수용하는 하우징(미도시)을 구비할 수 있고, 이러한 하우징이 베이스(1000)의 수평 관통공(1115)에 제거가능하게 결합될 수도 있다. 한 쌍의 제2 얼라인먼트부(1321, 1322)는 제2 수평 방향(HD2)에서 서로 대향하며, 제1 얼라인먼트부(1311, 1312)와 90도의 각으로 위치한다. 즉, 한 쌍의 제2 얼라인먼트부(1321, 1322) 중 하나의 제2 얼라인먼트부(1321)는 측벽면(1212)에 위치하고, 다른 하나의 제2 얼라인먼트부(1322)는 제2 수평 방향(HD2)에서 측벽면(1212)에 대향하는 측벽면(1214)에 위치한다.
일 실시예에 있어서, 베이스(1000)는, 반도체 디바이스(20)와 검사 장치(30)의 도전 패드(31)를 전기적으로 접속시키는 이방도전성 커넥터(1400)를 더 포함한다. 이방도전성 커넥터(1400)에 의해 반도체 디바이스(20)의 단자(21)와 도전 패드(31) 간에 전기적 테스트 신호가 전달될 수 있다.
도 2, 도 3 및 도 6을 참조하면, 이방도전성 커넥터(1400)는, 수직 방향(VD)(이방도전성 커넥터에 관련하여, 수직 방향(VD)은 두께 방향으로도 참조될 수 있다)으로 전기적 테스트 신호의 전달을 행할 수 있는 사각형의 탄성 쉬트로서 형성될 수 있다. 상기 탄성 쉬트는, 수직 방향(VD)으로 전기적 도전을 행하여 이방도전성을 갖는다. 상기 탄성 쉬트는 수직 방향(VD)의 외력에 의해 압축되지만 외력이 제거되면 복원될 수 있는 탄성을 가진다.
이방도전성 커넥터(1400)는 베이스(1000)에 교체가능하게 결합될 수 있다. 예컨대, 도 5에 도시된 바와 같이, 베이스(1000)의 하면(1112)에는 커넥터 결합공(1116)이 상방으로 형성되어 있다. 또한, 도 6에 도시된 바와 같이, 이방도전성 커넥터(1400)의 각 코너에 커넥터 결합공(1430)이 관통되어 있다. 핀 또는 스크류가 커넥터 결합공(1430)을 통해 커넥터 결합공(1116)에 체결됨으로써, 이방도전성 커넥터(1400)가 베이스(1000)의 하면(1112)에 교체가능하게 결합될 수 있다. 베이스(1000)에 결합된 이방도전성 커넥터(1400)는 검사 장치(30)의 도전 패드(31)와 접촉된다. 반도체 디바이스(20)가 검사를 위해 인서트(2000)와 함께 하방(LD)으로 이동되면, 반도체 디바이스(20)의 단자(21)는 테스트 신호를 인가하는 도전 패드(31)에 이방도전성 커넥터(1400)를 매개로 전기적으로 접속된다.
도 2를 참조하면, 이방도전성 커넥터(1400)는, 반도체 디바이스(20)의 단자(21)와 검사 장치의 도전 패드(31)를 수직 방향(VD)으로 전기적으로 연결시킨다. 이방도전성 커넥터(1400)는 그 안에 사각형의 영역으로 한정될 수 있고 수직 방향(VD)에서만 도전성을 갖는 탄성 도전부(1410)를 포함한다. 탄성 도전부(1410)는, 수직 방향(VD)으로 배향된 다수의 도전부(1411)와, 다수의 도전부(1411)를 유지하여 탄성 도전부(1410)를 형성하고 도전부(1411)들을 서로 절연시키는 절연부(1414)를 포함한다.
도전부(1411)는 수직 방향(VD)으로 연장하는 원기둥 형상을 가지며, 다수의 도전성 입자(1412)와 탄성부(1413)로 이루어진다. 도전부(1411)는 절연부(1414)의 상면 및 하면보다 더 돌출한 상단과 하단을 갖는다. 도전부(1411)는 그 상단에서 반도체 디바이스(20)의 단자(21)와 접촉된다. 도전부(1411)는 그 하단에서 검사 장치(30)의 도전 패드(31)와 접촉된다.
다수의 도전성 입자(1412)는 수직 방향(VD)으로 배열되어 있다. 예컨대, 도전부(1411)에 하방(LD)으로 외력이 가해질 때, 도전성 입자(1412)들이 서로 접촉하여, 도전부(1411)의 상단과 하단을 도전가능하게 연결시킨다. 일 예로서, 도전성 입자(1412)는 자성 코어 입자의 표면을 고도전성 금속으로 피복하여 이루어질수 있다. 자성 코어 입자는 철, 니켈, 코발트 등의 금속 재료로 이루어지거나, 입자 형상의 이들 금속을 구리, 수지 등으로 피복한 입자가 사용될 수 있다. 자성 코어 입자의 표면에 피복되는 고도전성 금속으로는, 금, 은, 로듐, 백금, 크롬 등이 사용될 수 있다. 탄성부(1413)는 도전성 입자(1412)를 포함하여 원기둥 형상을 가진다. 탄성부(1413)는 고무 재료, 예컨대 실리콘 고무 재료로 형성될 수 있다.
절연부(1414)는 다수의 도전부(1411)를 유지하여 탄성 도전부(1410)를 형성하면서, 다수의 도전부(1411)를 서로 절연시킨다. 절연부(1414)는 도전부(1411) 내의 탄성부(1413)와 동일한 재료로 이루어질 수 있다. 절연부(1414)의 재료가 이에 한정되지는 않으며, 탄성과 절연성이 양호한 임의의 재료에 의해 절연부(1414)가 형성될 수 있다.
다른 실시예로서, 이방도전성 커넥터(1400)는, 반도체 디바이스(20)의 단자(21)와 이에 대응하는 도전 패드(31)를 수직 방향(VD)으로 도전 가능하게 연결하고 수직 방향(VD)으로 탄성적으로 변위가능한 다수의 핀을 가지는 커넥터를 포함할 수 있다. 또한, 베이스(1000)는 이러한 커넥터가 베이스(1000)에 부착되도록 변형될 수 있다.
일 실시예에 따른 테스트 소켓의 인서트의 설명을 위해 도 2 및 도 7 내지 도 11이 참조된다. 도 7 및 도 8은 도 1에 도시된 인서트의 사시도 및 분해 사시도이다. 도 9는 인서트가 베이스에 삽입된 상태를 도시하는 평면도이다. 도 10은 인서트에 교체가능하게 결합되는 플로우팅 장치를 도시하는 인서트의 부분 단면도이다. 도 11은 도 1에 도시된 인서트를 도시하는 저면도이다.
인서트(2000)는, 베이스(1000)의 인서트 수용부(1200)에 삽입되도록 형성된 인서트 바디(2100)와, 인서트 바디(2100)에 결합되고 인서트 바디(2100)를 검사 장치(30)의 도전 패드(31)로부터 이격시키는 플로우팅 장치(2200)를 포함한다.
인서트 바디(2100)는 베이스(1000)의 인서트 수용부(1200)에 하방(VD)으로 삽입될 수 있다. 인서트 바디(2100)는 인서트 수용부(1200) 내에서 상방(UD) 및 하방(LD)으로 이동가능하다. 인서트 바디(2100)는 인서트 수용부(1200)로부터 상방(LD)으로 제거될 수 있다.
인서트 바디(2100)는 수직 방향(VD)으로 관통된 디바이스 수용부(2140)를 포함한다. 디바이스 수용부(2140)는 인서트 바디(2100)의 상면(2111)으로부터 하면(2112)까지 인서트 바디(2100)에 뚫려 있어, 검사되는 반도체 디바이스(20)를 수용한다. 반도체 디바이스(20)는, 예컨대 테스트 핸들러(미도시) 내의 운반 장치에 의해 디바이스 수용부(2140)로 투입될 수 있다.
도 2 및 도 7에 도시된 바와 같이, 디바이스 수용부(2140)는 뒤집힌 절두사각뿔의 형상을 가진다. 이에 따라, 디바이스 수용부(2140)는 수직 방향(VD)에 대해 소정 각도로 경사진 경사 측면(2141)과, 경사 측면(2141)과 접해 있고 수직 방향(VD)으로 배향된 수직 측면(2142)을 가진다. 경사 측면(2141)의 경사 구조로 인해, 디바이스 수용부(2140)의 상측 개구가 하측 개구보다 넓다. 수직 측면(2142)이 형성하는 사각형의 크기는 대략 반도체 디바이스(20)의 크기에 대응할 수 있다.
또한, 인서트 바디(2100)는, 베이스(1000)의 제1 얼라인먼트부(1311, 1312)와 제2 얼라인먼트부(1321, 1322)에 각각 대응하는 제1 얼라인먼트 홈(2131, 2132)과 제2 얼라인먼트 홈(2133, 2134)을 포함한다. 한 쌍의 제1 얼라인먼트 홈(2131, 2132)이 인서트 바디(2100)의 측면(2113)과 측면(2115)에 각각 형성되며, 인서트 바디(2100)의 상면(2111)으로부터 하면(2112)까지 연장한다. 제1 얼라인먼트 홈(2131, 2132)의 횡단면 형상은 제1 얼라인먼트부(1311, 1312)의 횡단면 형상에 대응한다. 한 쌍을 이루는 제2 얼라인먼트 홈(2133, 2134)이 인서트 바디(2100)의 측면(2114)과 측면(2116)에 각각 형성된다. 제2 얼라인먼트 홈(2133, 2134)은 인서트 바디(2100)의 상면(2111)으로부터 하면(2112) 부근까지 연장한다. 제2 얼라인먼트 홈(2133, 2134)의 횡단면 형상은, 핀(1323)의 반구형 선단부의 형상에 대응한다.
인서트 바디(2100)는, 제1 얼라인먼트부(1311, 1312)가 제1 얼라인먼트 홈(2131, 2132)에 삽입되고 핀(1323)의 선단부가 제2 얼라인먼트 홈(2133, 2134)에 삽입되는 식으로, 인서트 수용부(1200)에 삽입될 수 있다. 인서트 바디(2100)가 인서트 수용부(1200)에 삽입될 때, 핀(1323)은 인서트 수용부(1200)의 외측으로 스프링(1324)의 힘에 저항하면서 약간 이동될 수 있다. 이에 따라, 인서트 바디(2100)는 스프링(1324)이 핀(1323)을 통해 인서트 수용부(1200)의 내측으로 가하는 한 쌍의 동일한 크기의 바이어스 힘을 받는다. 그러므로, 제2 수평 방향(HD2)에서의 인서트 바디(2100)의 위치가 유지될 수 있다. 인서트 바디(2100)는 제1 얼라인먼트부(1311, 1312)와 제2 얼라인먼트부(1321, 1322)에 의해 제1 수평 방향(HD1)과 제2 수평 방향(HD2)으로 얼라인된 상태에서, 인서트 수용부(1200) 내에서 수직 방향(VD)으로 이동 가능하다.
플로우팅 장치(2200)는 인서트 바디(2100)에 결합되어, 인서트 바디(2100)를 검사 장치(30)로부터(예컨대, 검사 장치(30)의 도전 패드(31)로부터) 상방(UD)으로 이격 또는 플로우팅시킨다. 이에 따라, 반도체 디바이스(20)의 검사 전에, 인서트 바디(2100)는 플로우팅 장치(2200)에 의해 검사 장치(30)로부터 상방(UD)으로 이격된다. 플로우팅 장치(2200)는 인서트 바디(2100)의 하방 이동에 저항력을 가할 수 있다. 예컨대, 반도체 디바이스(20)의 검사를 위해, 테스트 핸들러(미도시)의 푸셔 장치(미도시)가 반도체 디바이스(20)에 하방(LD)을 향하는 외력을 가할 수 있다. 인서트 바디(2100)는 이러한 외력에 의해 검사 장치(30)를 향해 하방(LD)으로 이동되며, 플로우팅 장치(2200)는 인서트 바디(2100)의 하방(LD) 이동에 저항하여 인서트 바디(2100)에 저항력을 가할 수 있다. 또한, 플로우팅 장치(2200)는 인서트 바디(2100)에 가해지는 외력이 제거될 때, 인서트 바디(2100)를 상방(UD)으로 이동시킬 수 있다. 예컨대, 상기 푸셔 장치(미도시)의 의한 외력이 제거될 때, 플로우팅 장치(2200)는 인서트 바디(2100)를 상방으로 이동시켜 그 원위치로 복귀시킬 수 있다. 도 8에 도시된 예에 의하면, 2개씩의 플로우팅 장치(2200)가 인서트 바디(2100)의 대향하는 변부의 각각에 결합될 수 있다. 도 8에 도시된 플로우팅 장치(2200)의 개수는 단지 예시적이며, 인서트 바디(2100)가 수평으로 위치되도록, 3개 이상의 플로우팅 장치(2200)가 인서트 바디(2100)에 결합될 수 있다.
도 2 및 도 10에 도시된 바와 같이, 일 실시예에 있어서, 플로우팅 장치(2200)는 인서트 바디(2100)를 검사 장치(30)로부터 이격시키는 플로우팅 부재(2210)와, 플로우팅 부재(2210)를 검사 장치(30)를 향해 바이어스시키는 바이어스 부재(2220)를 포함한다.
플로우팅 부재(2210)는 인서트 바디(2100)의 이동 방향의 반대 방향으로 이동 가능하다. 즉, 인서트 바디(2100)의 하방 이동 시에, 플로우팅 부재(2210)는 수직 방향(VD)에서 인서트 바디(2100)의 내측으로 진입되며, 인서트 바디(2100)의 상방 이동 시에, 플로우팅 부재(2210)는 인서트 바디(2100)의 외측으로 나온다. 플로우팅 부재(2210)가 바이어스 부재(2220)에 의해 바이어스된 상태에서, 플로우팅 부재(2210)의 하측 일부가 인서트 바디(2100)의 하면(2112)으로부터 돌출하도록, 플로우팅 부재(2210)가 인서트 바디(2100)에 위치된다. 인서트 바디(2100)의 하면(2112)으로부터 돌출하는 플로우팅 부재(2210)로 인해, 바이어스 부재(2220)가 바이어스 힘을 인서트 바디(2100)에 인가하는 상태에서, 인서트 바디(2100)는 검사 장치(30)로부터 이격된다.
바이어스 부재(2220)는 상방(UD)으로 바이어스 힘을 플로우팅 부재(2210)에 가하거나 하방(LD)으로 바이어스 힘을 플로우팅 부재(2210)에 가하도록, 플로우팅 장치(2200)에 배치될 수 있다. 일 실시예에 있어서, 바이어스 부재(2220)는 플로우팅 부재(2210)에 하방(LD)의 바이어스 힘을 가한다. 따라서, 인서트 바디(2100)가 외력에 의해 하방(LD)으로 이동될 때, 바이어스 부재(2200)에 의해 하방(LD)으로 바이어스되는 플로우팅 부재(2210)로 인해 인서트 바디(2100)의 하방 이동에 저항력이 가해진다. 외력이 인서트 바디(2100)로부터 제거될 때, 바이어스 부재(2200)에 의해 하방(LD)으로 바이어스되는 플로우팅 부재(2210)로 인해, 인서트 바디(2100)에는 인서트 바디(2100)를 상방(UD)으로 이동시키는 힘이 가해진다. 또한, 인서트 바디(2100)에 외력이 가해지지 않을 때, 바이어스 부재(2200)는 플로우팅 부재(2210)의 하측 일부를 인서트 바디(2100)로부터 하방(LD)으로 돌출시킨다.
도 10에 도시된 예에 의하면, 플로우팅 부재(2210)는 이격부(2211)와 스토퍼부(2212)를 구비한다. 이격부(2211)는 수직 방향(VD)으로 연장한다. 이격부(2211)는 원기둥 형상을 가진다. 다른 예로서, 이격부(2211)는 각기둥 형상을 가질 수 있다. 이격부(2211)는 그 둥근 선단에서 이방도전성 커넥터(1400)의 상면에 접촉될 수 있다. 스토퍼부(2212)는 그 상면에서 수직 방향(VD)으로 바이어스 부재(2200)와 접촉될 수 있고, 그 하면에서 인서트 바디(2100)의 일부와 수직 방향(VD)으로 접촉될 수 있다. 스토퍼부(2212)는 이격부(2211)의 상단에 링 형상의 플랜지로서 형성되지만, 스토퍼부(2212)의 형상이 플랜지에 한정되지는 않는다. 바이어스 부재(2220)는 압축 코일 스프링이다.
플로우팅 장치(2200)는 인서트 바디(2100)에 교체가능하게 결합된다. 상세하게는, 플로우팅 장치(2200)는 플로우팅 부재(2210)의 하측 일부가 인서트 바디(2100)로부터 하방으로 돌출하도록 인서트 바디(2100)에 교체가능하게 결합된다.
도 8 및 도 10을 참조하면, 일 실시예에 있어서, 인서트 바디(2100)는 수직 방향(VD)으로 분리가능하게 결합되는 상부(2121)와 하부(2122)를 포함한다. 디바이스 수용부(2140)는 상부(2121) 및 하부(2122)를 관통해 형성되어 있다. 상부(2121)와 하부(2122)는 클램핑 스크류(2123)에 의해 결합될 수 있다. 하부(2122)에 플로우팅 장치(2200)를 수용하기 위한 수용부가 형성됨으로써, 플로우팅 장치(2200)가 인서트 바디(2100)에 교체가능하게 결합될 수 있다. 즉, 상부(2121)와 하부(2122)를 분리한 후, 플로우팅 장치(2200)의 플로우팅 부재(2210)는 다른 길이를 갖는 플로우팅 부재로 교체될 수 있다.
도 8 및 도 10을 참조하면, 일 실시예에 있어서, 인서트 바디(2100)는 수직 방향(VD)으로 뚫린 수용공(2124)과, 수용공(2124)에 연통하고 인서트 바디(2100)의 하면까지 뚫려 있으며 수용공(2124)보다 작은 크기를 갖는 통과공(2125)을 포함한다. 인서트 바디(2100)의 하부(2122)에 수용공(2124)과 통과공(2125)이 형성된다. 수용공(2124)은 하부(2122)의 변부에 수직 방향(VD)으로 뚫려 있고, 통과공(2125)은 수용공(2124)과 연통하여 하면(2112)까지 뚫려 있다.
바이어스 부재(2220)는 수용공(2124) 내에 수용되다. 플로우팅 부재(2210)의 일부(예컨대, 이격부(2211))는 통과공(2125)을 관통하여 인서트 바디(2100)의 하면(2112)으로부터 돌출한다. 플로우팅 부재(2210)의 나머지 일부(예컨대, 이격부(2211)의 돌출하지 않는 부분과 스토퍼부(2212))가 수용공(2124) 내에 수용된다. 바이어스 부재(2220)는 플로우팅 부재(2210)의 스토퍼부(2212)의 위에 배치된다. 상부(2121)와 하부(2122)가 결합되면, 상부(2121)의 하면과 바이어스 부재(2220)의 단부가 접촉되어, 바이어스 부재(2220)가 압축될 수 있다. 플로우팅 부재(2210)의 스토퍼부(2212)가 통과공(2125) 주변의 인서트 바디(2100)의 하부(2122)(예컨대, 수용공(2124)의 바닥면)과 접촉한다. 이에 따라, 바이어스 부재(2220)에 의해 플로우팅 부재(2210)가 하방으로 바이어스 되어도, 플로우팅 부재(2210)와 바이어스 부재(2220)의 인서트 바디(2100)의 하부(2122)로부터의 이탈이 방지된다.
일 실시예에 있어서, 수직 방향(VD)에서의 플로우팅 부재(2210)의 길이는, 인서트 바디(2100)와 검사 장치(30) 간의 이격 거리가 조정될 수 있도록 설정될 수 있다. 이와 관련하여, 플로우팅 장치(2200)는 동일한 형상을 가지면서 수직 방향(VD)에서 서로 다른 길이를 갖는 복수의 플로우팅 부재를 포함할 수 있다. 또한, 수직 방향(VD)에서 서로 다른 길이를 갖는 복수의 플로우팅 부재(2210) 중 하나의 플로우팅 부재가 플로우팅 장치(2200)에 채용된다. 복수의 플로우팅 부재의 각각은 인서트 바디(2100)를 검사 장치(30)로부터 이격시키는 수직 방향(VD)의 길이를 갖는다. 각기 다른 길이를 갖는 플로우팅 부재 중 하나가 플로우팅 장치(2200)에 채용되므로, 인서트 바디(2100)와 검사 장치(30) 간의 이격 거리가 조정될 수 있다.
다른 실시예의 바이어스 부재(2220)는 인장 코일 스프링일 수 있다. 이러한 바이어스 부재(2220)는 플로우팅 부재(2210)의 스토퍼부(2212)와 수용공(2124)의 바닥면 사이에 배치되어, 상방(UD)의 바이어스 힘을 플로우팅 부재(2210)에 가할 수 있다.
다른 실시예의 플로우팅 장치(2200)는 플로우팅 부재(2210)와 분리된 전술한 바이어스 부재(2220)를 포함하지 않을 수 있다. 이러한 실시예에서는, 플로우팅 부재(2210)가 하방(LD)의 바이어스 힘을 인가하는 탄성부를 구비할 수 있다.
다른 실시예의 플로우팅 장치(2200)는, 바이어스 부재(2220)와 결합되며 인서트 바디(2100)의 외부로 노출된 플로우팅 부재를 포함할 수 있다. 이러한 플로우팅 부재는 바이어스 부재(2100)의 단부를 형성할 수도 있다.
일 실시예에 있어서, 인서트(2000)는 디바이스 수용부에 수용된 반도체 디바이스를 가이드하는 디바이스 가이드 부재(2300)를 더 포함한다. 디바이스 가이드 부재(2300)에 의해 반도체 디바이스의 위치설정 및 정렬이 행해질 수 있다.
도 2 및 도 8을 참조하면, 디바이스 가이드 부재(2300)는 도전성을 갖지 않는 박막 형상의 쉬트일 수 있다. 상기 박막 형상의 쉬트는 수지 재료로 형성될 수 있다. 디바이스 가이드 부재(2300)는 인서트 바디(2100)의 디바이스 수용부(2140)를 가리도록 인서트(2000)에 교체가능하게 결합된다. 도 2, 도 8 및 도 11에 도시된 예에 의하면, 디바이스 가이드 부재(2300)는 인서트 바디(2100)의 하면(2112)에 교체가능하게 결합된다. 예컨대, 고정 핀(2320)이 디바이스 가이드 부재(2300)를 관통해 인서트 바디(2100)의 하면(2112)에 압입되어, 디바이스 가이드 부재(2300)를 인서트 바디(2100)에 교체가능하게 결합시킬 수 있다.
인서트 바디(2100)의 하면(2112)에 고정된 디바이스 가이드 부재(2300)가, 디바이스 수용부(2140)에 투입된 반도체 디바이스(20)를 지지할 수 있다. 이에 따라, 인서트(2000)가 디바이스 가이드 부재(2300)를 구비하는 경우, 반도체 디바이스(20)는 디바이스 가이드 부재(2300)에 의해 지지되면서 디바이스 수용부(2140) 내에 유지될 수 있다.
도 2 및 도 8에 도시된 바와 같이, 디바이스 가이드 부재(2300)는 다수의 단자 가이드 홀(2310)을 가지며, 단자 가이드 홀(2310)은 디바이스 가이드 부재(2300)에 수직 방향(VD)으로 관통되어 있다. 디바이스 가이드 부재(2300)는, 단자 가이드 홀(2310)이 이방도전성 커넥터(1400)의 도전부(1411)와 수직 방향(VD)으로 정렬되도록, 인서트(2000)에 결합된다. 반도체 디바이스(20)가 디바이스 수용부(2140)에 투입되면, 단자 가이드 홀(2310)에 의해 반도체 디바이스(20)의 단자(21)가 가이드되고 정렬된다. 디바이스 가이드 부재(2300)의 두께는 단자(21)의 돌출 길이의 절반 이하가 될 수 있다. 단자 가이드 홀(2310)의 직경은 단자(21)의 직경보다 크다. 도 2에 도시된 예에 의하면, 단자 가이드 홀(2310)은 원통 형상을 갖지만, 단자 가이드 홀(2310)의 형상은 뒤집힌 절두원뿔의 형상을 가질 수도 있다.
반도체 디바이스(20)가 디바이스 수용부(2140)에 투입되면, 단자(21)는 디바이스 가이드 부재(2300)를 관통해(즉, 단자 가이드 홀(2310)을 관통해) 디바이스 가이드 부재(2300)의 하면으로부터 하방(LD)으로 돌출한다. 반도체 디바이스(20)의 검사 전에 인서트 바디(2100)는 플로우팅 부재(2210)에 의해 플로우팅된다. 또한, 디바이스 가이드 부재(2300)가 인서트 바디(2100)의 하면(2112)에 부착되어 있다. 이에 따라, 반도체 디바이스(20)의 단자(21)가 단자 가이드 홀(2310)에 의해 완전히 가이드 및 정렬된 후에, 반도체 디바이스(20)의 검사가 행해질 수 있다. 예컨대, 반도체 디바이스(20)의 단자(21) 간의 간격 또는 피치가 미세할수록, 반도체 디바이스(20)와 검사 장치(30)의 도전 패드(31) 간의 위치 정렬이 정밀하게 수행되지 않고, 이들 간의 오프셋이 커질 수 있다. 그러나, 반도체 디바이스의 검사 전에, 인서트 바디(2100)에 부착된 디바이스 가이드 부재(2300)가 단자(21)와 도전 패드(31) 간의 정밀한 위치 정렬을 가능하게 하여, 단자(21)와 도전 패드(31) 간의 오프셋을 감소시킬 수 있다.
도 12 및 도 13을 참조하여, 일 실시예에 따른 테스트 소켓에 의해 반도체 디바이스가 검사 장치에 전기적으로 접속되는 예를 설명한다. 도 12는 반도체 디바이스가 인서트에 삽입된 상태를 도시한다. 도 13은 인서트에 삽입된 반도체 디바이스가 이방도전성 커넥터를 통해 검사 장치와 접속된 상태를 도시한다.
도 12를 참조하면, 반도체 디바이스(20)가 전술한 테스트 핸들러의 운반 장치에 의해 디바이스 수용부(2140)에 투입되어 있다. 반도체 디바이스(20)는 디바이스 수용부(2140) 내에 유지되며 디바이스 가이드 부재(2300)에 의해 지지된다. 인서트(2000)는 인서트 수용부(1200) 내에 삽입되어 있으며, 인서트(2000)는 베이스(1000)로부터 독립되어 있다. 또한, 인서트(2000)는 검사 장치(30) 및 이방도전성 커넥터(1400)로부터 상방(UD)으로 이격되어 있다. 인서트 바디(2100)로부터 하방(LD)으로 돌출하고 하방(LD)으로 바이어스 힘을 받는 플로우팅 부재(2210)가, 인서트 바디(2100)를 검사 장치(30) 및 이방도전성 커넥터(1400)로부터 플로우팅, 즉 상방(UD)으로 이격시킨다.
반도체 디바이스(20)가 디바이스 수용부(2140)에 투입되어 디바이스 가이드 부재(2300)에 의해 지지되면, 단자(21)가 단자 가이드 홀(2310)을 통해 디바이스 가이드 부재(2300)의 하면으로부터 돌출한다. 인서트 바디(2100)가 검사 장치(30)로부터 플로우팅된 상태에서, 단자(21)는 이방도전성 커넥터(1400)의 도전부(1411)와 검사 장치(30)의 도전 패드(31)에 수직 방향(VD)에서 정렬되도록 단자 가이드 홀(2310)을 통해 가이드 및 정렬된다.
반도체 디바이스(20)는 인서트(2000)의 하방(LD)의 이동과 함께 이방도전성 커넥터(1400)와 접촉된다. 예컨대, 테스트 핸들러(미도시)의 푸셔 장치(미도시)가 반도체 디바이스(20)에 하방(LD)의 외력을 가하여, 반도체 디바이스(20)는 인서트 바디(2100)와 함께 하방(LD)으로 이동된다. 푸셔 장치가 가하는 외력에 의해, 반도체 디바이스(20)의 단자(21)의 정렬이 단자 가이드 홀(2310)을 통해 더욱 정밀하게 행해질 수도 있다. 인서트 바디(2100)에 결합된 플로우팅 장치(2200)에서는, 바이어스 부재(2220)가 플로우팅 부재(2210)에 하방(LD)의 바이어스 힘을 가한다. 따라서, 인서트 바디(2100)가 하방(LD)으로 이동될 때, 바이어스 부재(2220) 및 이에 의해 하방으로 바이어스되는 플로우팅 부재(2210)가 인서트 바디(2100)에 상방(UD)으로 저항력을 가한다. 인서트 바디(2100)가 하방(LD)으로 이동되면서, 플로우팅 부재(2210)는 인서트 바디(2100)의 수용공(2124) 내로 진입하고, 바이어스 부재(2220)는 압축된다.
도 13에 도시된 바와 같이, 상기 푸셔 장치(미도시)가 반도체 디바이스(20)에 가하는 힘으로 인해, 반도체 디바이스(20)의 단자(21)는 이방도전성 커넥터(1400)와 접촉되어 있고, 플로우팅 장치(2200)의 바이어스 부재(2220)는 최대로 압축되어 있다. 또한, 이방도전성 커넥터(1400)의 도전부(1411)가 약간 탄성 변형되어 있다. 반도체 디바이스(20)의 단자(21)는 단자 가이드 홀(2310)에 의해 가이드된 채로 디바이스 가이드 부재(2300)로부터 하방(LD)으로 돌출해 있다. 또한, 단자(21)는 이방도전성 커넥터(1400)의 도전부(1411)의 상단과 접촉해 있다. 도 13에 도시된 상태에서, 검사 장치(30)에 의해 반도체 디바이스(20)의 검사가 수행될 수 있다.
반도체 디바이스(20)의 정밀한 검사를 위해, 단자(21)와 도전 패드(31)가 정밀하게 정렬되는 것이 중요하다. 단자(21) 간의 피치가 미세한 경우, 단자(21)와 도전 패드(31)가 수직 방향(VD)으로 정렬되지 못하고, 단자(21)와 이에 대응하는 도전 패드(31)의 사이에 수평 방향으로 오프셋이 발생할 수 있다. 그러나, 일 실시예에 의하면, 반도체 디바이스(20)의 검사 전에, 인서트 바디(2100)가 검사 장치의 도전 패드(31)로부터 플로우팅된 상태에서 디바이스 가이드 부재(2300)에 의해 반도체 디바이스(20)의 단자(21)가 도전부(1411)와 수직 방향(VD)으로 정렬될 수 있다. 따라서, 단자(21)와 도전부(1411) 간의 수평 방향의 오프셋을 최소화하거나 제거할 수 있다.
상기 푸셔 장치가 반도체 디바이스(20)에 가하는 외력을 제거하면, 인서트 바디(2100)는 바이어스 부재(2220)의 복원력에 의해 상방(UD)으로 이동된다. 즉, 바이어스 부재(2220)가 플로우팅 부재(2210)를 인서트 바디(2100)의 하면으로 돌출시키는 힘의 반력으로, 인서트 바디(2100)는 상방(UD)으로 이동된다.
도 14에 도시된 바와 같이, 인서트(2000)는 베이스(1000)로부터 상방(UD)으로 분리될 수 있다. 베이스(1000)와 인서트(2000)는 상호 독립적이며, 플로우팅 장치(2200)는 인서트 바디(2100)에 결합되어 있다. 이에 따라, 플로우팅 장치(2200)를 포함하는 인서트(2000) 자체가 베이스(1000)로부터 분리될 수 있다. 또한, 인서트(2000) 자체가 베이스(1000)로부터 분리되어도, 플로우팅 장치(2200)를 구성하는 구성요소들은 인서트 바디(2100)로부터 이탈되지 않고 인서트 바디(2100) 내에 유지된다. 예컨대, 플로우팅 부재(2210)의 스토퍼부(2212)의 작용에 의해, 바이어스 부재(2200)의 바이어스 힘이 가해지는 상황에서도 플로우팅 부재(2210)와 바이어스 부재(2200)가 인서트 바디(2100)로부터 하방으로 이탈되지 않는다. 이에 따라, 인서트(2000)가 베이스(1000)로부터 상방(UD)으로 분리될 때, 인서트 바디(2100)와 이에 결합된 플로우팅 장치(2200)가 함께 베이스(1000)로부터 분리될 수 있다.
플로우팅 장치(2200)가 인서트(2000)에만 결합되므로, 베이스(1000)는 인서트(2000)의 플로우팅에 관련된 구성을 갖지 않는다. 이에 따라, 일 실시예에 따른 테스트 소켓(10)은 베이스(1000)의 구조를 간소화시켜 컴팩트한 구조로 된 베이스(1000)를 실현할 수 있다. 또한, 베이스(1000)로부터 플로우팅 장치(2200)와 함께분리되는 인서트(2000)로부터, 디바이스 가이드 부재(2300)가 용이하게 교체될 수 있다. 이에 따라, 일 실시예에 따른 테스트 소켓(10)은 소모성 또는 마모성 부품의 용이한 교체를 실현할 수 있다. 다수 회의 반도체 디바이스의 검사를 행한 후, 이방도전성 커넥터(1400)의 상면의 클리닝, 또는 테스트 소켓의 클리닝이 요구된다. 이러한 요구 시에, 작업자는 플로우팅 장치(2200)를 포함한 인서트(2000)만을 베이스(1000)로부터 용이하게 제거할 수 있고, 인서트(2000)만을 베이스(1000)에 다시 조립할 수 있다. 따라서, 일 실시예에 따른 테스트 소켓(10)은 부품의 용이한 장착 및 탈착을 실현할 수 있다.
도 15는 인서트와 플로우팅 장치의 변형예를 도시한다. 도 15에 도시된 플로우팅 장치(2200)는, 플로우팅 부재(2210)의 일부와 바이어스 부재(2220)를 수용하도록 구성된 하우징(2230)을 포함한다. 하우징(2230)은 원기둥형, 각기둥형의 형상을 가질 수 있다. 하우징(2230)은 인서트 바디(2100)에 교체가능하게 결합될 수 있다. 도 15에 도시된 예에 있어서, 인서트 바디(2100)는 그 하부(2122)에 하면(2112)으로부터 상방(UD)으로 뚫린 하우징 수용부(2126)를 가진다. 일 예로, 하우징(2230)과 하우징 수용부(2126)는 끼워맞춤 방식 또는 나사 결합 방식으로 결합될 수 있다. 다른 예로서, 인서트 바디(2100)는 외측면에 하우징 수용부를 가질 수 있고, 하우징(2230)은 그러한 하우징 수용부에 끼워맞춤 방식 또는 나사 결합 방식으로 결합될 수도 있다. 이와 같이 하우징(2230)이 하우징 수용공(2126)에 교체가능하게 결합되므로, 플로우팅 장치(2200)가 인서트 바디(2100)에 교체가능하게 결합된다.
이상 일부 실시예들과 첨부된 도면에 도시하는 예에 의해 본 개시의 기술적 사상이 설명되었지만, 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자가 이해할 수 있는 본 개시의 기술적 사상 및 범위를 벗어나지 않는 범위에서 다양한 치환, 변형 및 변경이 이루어질 수 있다는 점을 알아야 할 것이다. 또한, 그러한 치환, 변형 및 변경은 첨부된 청구범위 내에 속하는 것으로 생각되어야 한다.
10: 테스트 소켓, 20: 반도체 디바이스, 21: 단자, 30: 검사 장치, 31: 도전 패드, 1000: 베이스, 1112: 베이스의 하면, 1200: 인서트 수용부, 1400: 이방도전성 커넥터, 2000: 인서트, 2100: 인서트 바디, 2112: 하면, 2121: 상부, 2122: 하부, 2124: 수용공, 2125: 통과공, 2140: 디바이스 수용부, 2200: 플로우팅 장치, 2210: 플로우팅 부재, 2230: 하우징, 2300: 디바이스 가이드 부재, 2310: 단자 가이드 홀, VD: 수직 방향, UD: 상방, LD: 하방

Claims (20)

  1. 검사 장치에 의해 검사되는 반도체 디바이스를 수용하는 인서트이며,
    수직 방향으로 관통되고 상기 반도체 디바이스를 수용하는 디바이스 수용부를 갖는 인서트 바디와,
    상기 인서트 바디에 결합되고 상기 인서트 바디를 상기 검사 장치로부터 상방으로 플로우팅시키는 플로우팅 장치를 포함하고,
    상기 인서트 바디가 외력에 의해 상기 검사 장치를 향해 하방으로 이동될 때 상기 플로우팅 장치가 상기 인서트 바디의 하방 이동에 저항력을 가하고,
    상기 외력이 상기 인서트 바디로부터 제거될 때 상기 플로우팅 장치가 상기 인서트 바디를 상방으로 이동시키는,
    인서트.
  2. 제1항에 있어서,
    상기 플로우팅 장치는 상기 인서트 바디에 교체가능하게 결합되는,
    인서트.
  3. 제2항에 있어서,
    상기 플로우팅 장치는 상기 인서트 바디를 상기 검사 장치로부터 상방으로 이격시키는 플로우팅 부재를 포함하고,
    상기 수직 방향에서의 상기 플로우팅 부재의 길이는 상기 인서트 바디와 상기 검사 장치 간의 이격 거리가 조정될 수 있도록 설정되고,
    상기 플로우팅 부재는 상기 플로우팅 부재의 길이와 다른 길이를 갖는 플로우팅 부재로 교체 가능한,
    인서트.
  4. 제1항에 있어서,
    상기 플로우팅 장치는, 상기 인서트 바디를 상기 검사 장치로부터 상방으로 이격시키는 플로우팅 부재와, 상방의 바이어스 힘 또는 하방의 바이어스 힘에 의해 상기 플로우팅 부재를 상기 검사 장치를 향해 바이어스시키는 바이어스 부재를 포함하고,
    상기 플로우팅 장치는 상기 플로우팅 부재의 일부가 상기 인서트 바디로부터 하방으로 돌출하도록 상기 인서트 바디에 교체가능하게 결합되는,
    인서트.
  5. 제4항에 있어서,
    상기 인서트 바디는 상기 수직 방향으로 뚫린 수용공과 상기 수용공에 연통하여 상기 인서트 바디의 하면까지 뚫린 통과공을 포함하고,
    상기 바이어스 부재는 상기 수용공 내에 수용되고,
    상기 플로우팅 부재의 일부는 상기 통과공을 관통하여 상기 인서트 바디의 하면으로부터 돌출하고 상기 플로우팅 부재의 나머지 일부는 상기 수용공 내에 수용되어 상기 바이어스 부재와 접촉하는,
    인서트.
  6. 제5항에 있어서,
    상기 인서트 바디는 상기 수직 방향으로 분리가능하게 결합되는 상부 및 하부를 포함하고,
    상기 수용공과 상기 통과공은 상기 인서트 바디의 하부에 형성되는,
    인서트.
  7. 제6항에 있어서,
    상기 바이어스 부재는 압축 코일 스프링이고,
    상기 플로우팅 부재는, 상기 수직 방향으로 연장하고 상기 통과공을 관통하는 이격부와, 상기 이격부의 상단에 형성되고 상기 바이어스 부재와 상기 수직 방향으로 접촉하는 스토퍼부를 포함하고,
    상기 스토퍼부가 상기 통과공 주변의 상기 하부에 접촉되어 상기 플로우팅 부재의 이탈을 방지하는,
    인서트.
  8. 제4항에 있어서,
    상기 플로우팅 장치는 상기 플로우팅 부재의 일부와 상기 바이어스 부재를 수용하도록 구성된 하우징을 더 포함하고,
    상기 하우징은 상기 인서트 바디에 교체가능하게 결합되는,
    인서트.
  9. 제1항에 있어서,
    상기 디바이스 수용부를 가리도록 상기 인서트 바디에 교체가능하게 결합되는 디바이스 가이드 부재를 더 포함하고,
    상기 반도체 디바이스는 하면에 상기 하방으로 돌출한 복수개의 단자를 갖고,
    상기 디바이스 가이드 부재에는 상기 단자가 상기 디바이스 가이드 부재를 관통해 상기 하방으로 돌출하도록 상기 수직 방향으로 관통된 다수의 단자 가이드 홀이 형성된,
    인서트.
  10. 반도체 디바이스를 검사하기 위한 검사 장치에 제거가능하게 장착되는 베이스이며,
    수직 방향으로 관통되고 제1항 내지 제9항 중 어느 한 항의 인서트가 삽입되는 인서트 수용부를 포함하고,
    상기 인서트는 상기 인서트 수용부로부터 분리가능한,
    베이스.
  11. 검사 장치에 의해 검사되는 반도체 디바이스를 상기 검사 장치에 위치시키는 테스트 소켓이며,
    상기 테스트 소켓은 상기 검사 장치에 제거가능하게 장착되는 베이스와 상기 베이스에 삽입되는 인서트를 포함하고,
    상기 베이스는 수직 방향으로 관통되고 상기 인서트가 삽입되는 인서트 수용부를 포함하고,
    상기 인서트는, 상기 수직 방향으로 관통되고 상기 반도체 디바이스를 수용하는 디바이스 수용부를 갖는 인서트 바디와, 상기 인서트 바디에 결합되고 상기 인서트 바디를 상기 검사 장치로부터 상방으로 플로우팅시키는 플로우팅 장치를 포함하고,
    상기 인서트 바디가 외력에 의해 상기 검사 장치를 향해 하방으로 이동될 때 상기 플로우팅 장치가 상기 인서트 바디의 하방 이동에 저항력을 가하고,
    상기 외력이 상기 인서트 바디로부터 제거될 때 상기 플로우팅 장치가 상기 인서트 바디를 상방으로 이동시키는,
    테스트 소켓.
  12. 제11항에 있어서,
    상기 플로우팅 장치는 상기 인서트 바디에 교체가능하게 결합되는,
    테스트 소켓.
  13. 제12항에 있어서,
    상기 플로우팅 장치는 상기 인서트 바디를 상기 검사 장치로부터 상방으로 이격시키는 플로우팅 부재를 포함하고,
    상기 수직 방향에서의 상기 플로우팅 부재의 길이는 상기 인서트 바디와 상기 검사 장치 간의 이격 거리가 조정될 수 있도록 설정되고,
    상기 플로우팅 부재는 상기 플로우팅 부재의 길이와 다른 길이를 갖는 플로우팅 부재로 교체 가능한,
    테스트 소켓.
  14. 제11항에 있어서,
    상기 플로우팅 장치는, 상기 인서트 바디를 상기 검사 장치로부터 상방으로 이격시키는 플로우팅 부재와, 상방의 바이어스 힘 또는 하방의 바이어스 힘에 의해 상기 플로우팅 부재를 상기 검사 장치를 향해 바이어스시키는 바이어스 부재를 포함하고,
    상기 플로우팅 장치는 상기 플로우팅 부재의 일부가 상기 인서트 바디로부터 하방으로 돌출하도록 상기 인서트 바디에 교체가능하게 결합되는,
    테스트 소켓.
  15. 제14항에 있어서,
    상기 인서트 바디는 상기 수직 방향으로 뚫린 수용공과 상기 수용공에 연통하여 상기 인서트 바디의 하면까지 뚫린 통과공을 포함하고,
    상기 바이어스 부재는 상기 수용공 내에 수용되고,
    상기 플로우팅 부재의 일부는 상기 통과공을 관통하여 상기 인서트 바디의 하면으로부터 돌출하고, 상기 플로우팅 부재의 나머지 일부는 상기 수용공 내에 수용되어 상기 바이어스 부재와 접촉하는,
    테스트 소켓.
  16. 제15항에 있어서,
    상기 인서트 바디는 상기 수직 방향으로 분리가능하게 결합되는 상부 및 하부를 포함하고,
    상기 수용공과 상기 통과공은 상기 인서트 바디의 하부에 형성되는,
    테스트 소켓.
  17. 제16항에 있어서,
    상기 바이어스 부재는 압축 코일 스프링이고,
    상기 플로우팅 부재는, 상기 수직 방향으로 연장하고 상기 통과공을 관통하는 이격부와, 상기 이격부의 상단에 형성되고 상기 바이어스 부재와 상기 수직 방향으로 접촉하는 스토퍼부를 포함하고,
    상기 스토퍼부가 상기 통과공 주변의 상기 하부에 접촉되어 상기 플로우팅 부재의 이탈을 방지하는,
    테스트 소켓.
  18. 제14항에 있어서,
    상기 플로우팅 장치는 상기 플로우팅 부재의 일부와 상기 바이어스 부재를 수용하도록 구성된 하우징을 더 포함하고,
    상기 하우징은 상기 인서트 바디에 교체가능하게 결합되는,
    테스트 소켓.
  19. 제11항에 있어서,
    상기 디바이스 수용부를 가리도록 상기 인서트 바디에 교체가능하게 결합되는 디바이스 가이드 부재를 더 포함하고,
    상기 반도체 디바이스는 하면에 상기 하방으로 돌출한 복수개의 단자를 갖고,
    상기 디바이스 가이드 부재에는 상기 단자가 상기 디바이스 가이드 부재를 관통해 상기 하방으로 돌출하도록 상기 수직 방향으로 관통된 다수의 단자 가이드 홀이 형성된,
    테스트 소켓.
  20. 제19항에 있어서,
    상기 베이스는, 상기 베이스에 교체가능하게 결합되며 상기 반도체 디바이스의 단자와 상기 검사 장치의 도전 패드에 접촉되는 이방도전성 커넥터를 더 포함하는,
    테스트 소켓.
KR1020180037525A 2018-03-30 2018-03-30 반도체 디바이스 검사용 인서트, 베이스 및 테스트 소켓 KR102038968B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180037525A KR102038968B1 (ko) 2018-03-30 2018-03-30 반도체 디바이스 검사용 인서트, 베이스 및 테스트 소켓

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180037525A KR102038968B1 (ko) 2018-03-30 2018-03-30 반도체 디바이스 검사용 인서트, 베이스 및 테스트 소켓

Publications (2)

Publication Number Publication Date
KR20190114589A true KR20190114589A (ko) 2019-10-10
KR102038968B1 KR102038968B1 (ko) 2019-10-31

Family

ID=68206253

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180037525A KR102038968B1 (ko) 2018-03-30 2018-03-30 반도체 디바이스 검사용 인서트, 베이스 및 테스트 소켓

Country Status (1)

Country Link
KR (1) KR102038968B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102159271B1 (ko) * 2019-10-01 2020-09-23 홍성호 커넥터 검사기용 핀블럭 소켓장치
KR20230037288A (ko) * 2021-09-09 2023-03-16 주식회사 티에프이 반도체 패키지 테스트용 인서트 캐리어

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009501340A (ja) * 2005-07-12 2009-01-15 スパンジョン・リミテッド・ライアビリティ・カンパニー 集積回路テストソケット
KR20100081131A (ko) 2009-01-05 2010-07-14 이재학 핸들러용 인서트
KR20130027962A (ko) * 2011-09-08 2013-03-18 주식회사 오킨스전자 반도체 디바이스 탑재용 인서트
KR101284211B1 (ko) * 2012-02-02 2013-07-09 주식회사 아이에스시 핸들러용 인서트
KR20170078179A (ko) * 2015-12-29 2017-07-07 주식회사 엔티에스 카메라모듈 테스트소켓

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009501340A (ja) * 2005-07-12 2009-01-15 スパンジョン・リミテッド・ライアビリティ・カンパニー 集積回路テストソケット
KR20100081131A (ko) 2009-01-05 2010-07-14 이재학 핸들러용 인서트
KR20130027962A (ko) * 2011-09-08 2013-03-18 주식회사 오킨스전자 반도체 디바이스 탑재용 인서트
KR101284211B1 (ko) * 2012-02-02 2013-07-09 주식회사 아이에스시 핸들러용 인서트
KR20170078179A (ko) * 2015-12-29 2017-07-07 주식회사 엔티에스 카메라모듈 테스트소켓

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102159271B1 (ko) * 2019-10-01 2020-09-23 홍성호 커넥터 검사기용 핀블럭 소켓장치
KR20230037288A (ko) * 2021-09-09 2023-03-16 주식회사 티에프이 반도체 패키지 테스트용 인서트 캐리어

Also Published As

Publication number Publication date
KR102038968B1 (ko) 2019-10-31

Similar Documents

Publication Publication Date Title
KR101439343B1 (ko) 포고핀용 탐침부재
KR102088305B1 (ko) 피검사 디바이스 검사용 테스트 소켓
KR20020035465A (ko) 전자 패키지를 분리 가능하게 장착하는 소켓
US6743043B2 (en) Socket for electrical parts having separable plunger
KR19990076475A (ko) 테스트 소켓
KR20160092366A (ko) 핀블록 및 이를 구비하는 검사 장치
KR101392399B1 (ko) 테스트용 번인 소켓
KR101245837B1 (ko) 반도체 패키지 테스트용 소켓장치
KR101490501B1 (ko) 전기적 검사용 소켓
KR101786831B1 (ko) B to B 컨넥터 모듈 및 반도체 테스트용 멀티 컨택이 가능한 테스트 소켓
KR102271503B1 (ko) 신호 전송 커넥터
KR101471116B1 (ko) 고밀도 도전부를 가지는 테스트용 소켓
KR102038968B1 (ko) 반도체 디바이스 검사용 인서트, 베이스 및 테스트 소켓
KR102520051B1 (ko) 테스트 소켓 및 반도체 패키지 테스트 방법
KR101920855B1 (ko) 검사용 소켓
KR20170070831A (ko) 인터페이스 구조
US20160240952A1 (en) Contact pin and electrical component socket
CN109428248B (zh) 插座
KR101051032B1 (ko) 반도체 칩 검사용 소켓
JP3531644B2 (ja) 半導体ソケットおよび該ソケットのプローブ交換方法
KR102139584B1 (ko) 반도체 소자 테스트용 소켓 장치
KR101446146B1 (ko) 검사장치
KR200372568Y1 (ko) Fpc 검사용 지그
KR101041219B1 (ko) 검사용 컨택모듈
KR200313240Y1 (ko) 볼 그리드 어레이(bga) 패키지용 테스트 소켓

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right