KR20190113231A - 반도체 자재의 부분 차폐방법 - Google Patents

반도체 자재의 부분 차폐방법 Download PDF

Info

Publication number
KR20190113231A
KR20190113231A KR1020180035634A KR20180035634A KR20190113231A KR 20190113231 A KR20190113231 A KR 20190113231A KR 1020180035634 A KR1020180035634 A KR 1020180035634A KR 20180035634 A KR20180035634 A KR 20180035634A KR 20190113231 A KR20190113231 A KR 20190113231A
Authority
KR
South Korea
Prior art keywords
semiconductor material
laser
sputtering layer
sputtering
trajectory
Prior art date
Application number
KR1020180035634A
Other languages
English (en)
Other versions
KR102531817B1 (ko
Inventor
이경식
Original Assignee
한미반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한미반도체 주식회사 filed Critical 한미반도체 주식회사
Priority to KR1020180035634A priority Critical patent/KR102531817B1/ko
Publication of KR20190113231A publication Critical patent/KR20190113231A/ko
Application granted granted Critical
Publication of KR102531817B1 publication Critical patent/KR102531817B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Laser Beam Processing (AREA)

Abstract

본 발명은 스퍼터링된 반도체 자재의 일부 영역의 상면과 측면의 스퍼터링층을 제거하는 공정의 효율을 극대화하고, 반도체 자재별로 크기 편차가 존재하여도 실제 자재의 엣지에 맞게 스퍼터링층을 제거하여 정확하게 전자파 차폐가 불필요한 영역에 형성된 스퍼터링층을 제거할 수 있는 반도체 자재의 부분 전자파 차폐방법에 관한 것이다.

Description

반도체 자재의 부분 차폐방법{PARTIAL SHIELD PROCESSING METHOD FOR SEMICONDUCTOR MEMBER}
본 발명은 반도체 자재의 부분 전자파 차폐방법에 관한 것이다. 보다 상세하게, 본 발명은 스퍼터링된 반도체 자재의 일부 영역의 상면과 측면의 스퍼터링층을 제거하는 공정의 효율을 극대화하고, 반도체 자재별로 크기 편차가 존재하여도 정확하게 스퍼터링층을 제거할 수 있는 반도체 자재의 부분 전자파 차폐방법에 관한 것이다.
반도체 자재는 기판에 회로부를 형성한 후 회로부를 보호하기 위하여 회로부 상부에 몰딩재를 이용하여 몰딩부를 형성한다.
또한, 각각의 반도체 자재의 전극이 구비되는 하면을 제외한 상면과 측면은 전자파(EMI) 실드를 위한 스퍼터링 공정이 수행될 수 있다.
또한, 최근에는 하나의 반도체 자재가 복수 개의 기능을 제공하기 위하여 하나의 몰딩부 내에 복수 개의 회로부가 수용되는 경우가 있다.
그러나, 하나의 몰딩부에 몰딩되는 회로부가 복수 개이고, 그 중 어느 하나의 회로부의 종류 또는 기능에 따라 하나의 반도체 자재의 일부는 전자파 차폐를 위한 스퍼터링층이 형성되면 안되는 경우가 있다.
예를 들면, 반도체 자재의 하나의 몰딩부 내에 몰딩된 회로부가 복수 개이고 그 중 하나의 회로부가 무선 통신 등을 위한 몰딩부인 경우 그 기능 구현을 위하여 해당 회로부 영역의 몰딩부의 상면과 측면의 스퍼터링층은 증착이 방지되거나 제거되어야 한다.
그러나 반도체 자재의 크기가 소형화됨에 따라 하나의 반도체 자재의 몰딩부 표면을 영역별로 스퍼터링 공정을 수행하는 것은 쉽지 않다.
이에 하나의 반도체 자재를 영역별로 스퍼터링하기 위해 반도체 자재의 몰딩부의 일부 영역에 열경화성 테이프로 테이핑한 후 스퍼터링 공정이 완료된 후 일부 영역에 부착된 테이프를 제거하는 방법이 사용되고 있다.
그러나, 열경화성 테이프로 반도체 자재의 몰딩부를 테이핑 하더라도 작은 입자를 이용하여 증착하는 스퍼터링의 특성에 의해 열경화성 테이프와 반도체 자재의 몰딩부 사이에 작은 틈새가 있을 경우 스퍼터링 입자가 내부로 침투하여 스퍼터링층이 형성되면 안되는 부분까지 스퍼터링층이 형성되는 문제가 있다.
또한, 내부 침투를 방지하기 위해 열경화성 테이프를 강하게 접착할 경우 개별 자재의 일부 영역을 테이핑하는 작업과 스퍼터링을 완료한 반도체 자재를 오프로딩할 때 열경화성 테이프를 제거하기 위한 자동화 장비를 제작하기 어려워 작업자가 일일히 수작업으로 테이프를 제거해야 하므로 제거하는 작업이 힘들 뿐만 아니라, 가공면의 품질 반복 재현성을 확보하기 어렵고 작업성과 UPH 등이 크게 저하되는 문제가 있다.
이와 같은 문제를 해결하기 위하여, 레이저 빔을 이용하여 반도체 자재의 전체 영역에 대하여 스퍼터링이 완료된 반도체 자재의 표면 중 불필요한 영역의 스퍼터링층을 제거하는 방법을 고려할 수 있다.
레이저를 이용한 불필요한 스퍼터링층 제거 방법을 검토하면, 스퍼터링 공정이 완료된 반도체 자재의 일부 영역의 상면 및 상면과 연결된 3측면에 수직방향 레이저를 반도체 자재의 상면 상부에 배치된 레이저빔 조사장치를 통해 조사하는 방법이 고려될 수 있다.
즉, 스퍼터링된 반도체 자재의 크기가 균일하다고 가정하는 경우 반도체 자재의 중심점을 기준으로 반도체 자재의 평면방향 경계 영역을 결정하고, 수직방향 레이저를 조사하여 스퍼터링층의 제거가 필요한 영역의 상면과 상면과 연결된 3곳의 측면의 스퍼터링층을 제거할 수 있다.
반도체 자재는 스퍼터링 공정 전에 반도체 자재를 개별화하는 절단공정이 수행되는데 일반적으로 반도체 자재 절단시 척테이블에는 블레이드 도피홈이 형성되어 있고 반도체 자재의 절단라인이 척테이블에 형성된 블레이드 도피홈과 일치되게 로딩이 되며 반도체 자재가 블레이드 도피홈의 오차범위에 놓여지게 되면 반도체 자재를 개별 패키지 단위로 절단을 수행한다. 이러한 절단공정이 수행되는 과정에서 블레이드 도피홈의 오차범위에 놓여진 상태에서 절단된 개별 반도체 자재의 크기는 미세하게 편차가 발생될 수 있다.
이러한 반도체 자재의 크기 편차가 발생되면, 반도체 자재의 상면 상부에서 하방으로 수직하게 조사되는 레이저로 스퍼터링을 제거하는 과정에서 스퍼터링층을 제거해야하는 영역의 상면은 별 문제가 발생되지 않으나 상면과 연결된 3측면을 수직한 레이저로 스퍼터링층을 제거하는 과정에서 가공이 되지 않는 미가공 영역이 발생되거나, 스퍼터링층을 포함하여 반도체 자재의 측면 몰딩부까지 가공하는 과가공 영역이 발생될 수 있다.
본 발명은 스퍼터링된 반도체 자재의 일부 영역의 상면과 측면의 스퍼터링층을 제거하는 공정의 효율을 극대화하고, 반도체 자재별로 크기 편차가 존재하여도 실제 자재의 엣지에 맞게 스퍼터링층을 제거하여 정확하게 전자파 차폐가 불필요한 영역에 형성된 스퍼터링층을 제거할 수 있는 반도체 자재의 부분 전자파 차폐방법을 제공하는 것을 해결하고자 하는 과제로 한다.
상기 과제를 해결하기 위하여, 본 발명은 반도체 자재의 부분 전자파 차폐방법으로서, 반도체 자재의 상면 및 측면이 EMI 스퍼터링 처리되어 몰딩층 상부에 스퍼터링층이 형성된 반도체 자재를 레이저 조사장치의 하부에 위치시키는 단계; 및 상기 레이저 조사장치 하부에 배치된 반도체 자재를 비전유닛으로 촬상하여 반도체 자재의 위치정보 및 크기정보를 수집하는 반도체 자재 촬상단계; 상기 스퍼터링층이 형성된 반도체 자재 중 전자파 차폐가 불필요한 소정 영역에 대해 상면과 상기 상면과 연결된 측면에 레이저를 수직방향으로 조사하여 스퍼터링층을 제거하는 단계를 포함하며, 상기 스퍼터링층을 제거하는 단계는, 상기 반도체 자재의 기준 위치 및 기준 크기에 따라 기설정된 레이저 궤적으로 전자파 차폐가 불필요한 상기 반도체 자재의 상면에 형성된 스퍼터링층에 상기 레이저를 수직방향으로 조사하되, 상기 반도체 자재 상면의 길이방향을 따라 폭방향으로 왕복이동하면서 조사하여 반도체 자재의 상면에 형성된 스퍼터링층을 제거하고, 상기 반도체 자재의 기준위치 및 기준 크기와 상기 반도체 자재 촬상단계에서 수집된 반도체 자재의 위치정보 및 크기정보를 비교하여 반도체 자재의 상대적인 위치틀어짐 및 크기 편차를 산출하여 상기 기설정된 레이저 궤적에서 상기 산출된 위치 틀어짐 및 크기 편차만큼 이동 보정된 레이저 궤적으로 전자파 차폐가 불필요한 상기 반도체 자재의 측면에 형성된 스퍼터링층에 상기 레이저를 수직방향으로 조사하되, 상기 반도체 자재의 측면과 평행하게 반도체 자재의 폭방향으로 왕복이동하면서 조사하여 상기 반도체 자재의 측면에 형성된 스퍼터링층을 두께 방향으로 제거하는 것을 특징으로 하는 반도체 자재의 부분 차폐방법을 제공할 수 있다.
또한, 상기 반도체 자재의 측면에 형성된 스퍼터링층을 제거시에 상기 반도체 자재의 위치 또는 크기에 따라 레이저 조사 궤적을 상기 촬상된 반도체 자재의 측면 경계선의 위치와 일치되도록 이동시킬 수 있다.
그리고, 상기 반도체 자재의 측면에 형성된 스퍼터링층을 제거시에 상기 반도체 자재의 측면 경계선과 일치하도록 상기 레이저의 조사궤적을 소정 각도로 회전시키거나, 상기 반도체 자재의 측면 경계선과 일치하도록 상기 레이저의 조사궤적을 평행하게 이동시켜 상대적인 위치 틀어짐과 크기 편차를 보정할 수 있다.
여기서, 상기 반도체 자재의 측면에 형성된 스퍼터링층을 제거시에 상기 수집된 반도체 자재의 크기정보와 상기 반도체 자재의 기준 크기 대비 X축 및 Y축 비율값을 각각 산출하여 레이저 가공영역을 설정할 수 있다.
또한, 상기 반도체 자재 촬상단계는 촬상 대상 반도체 자재를 상기 비전유닛의 동일한 위치에서 복수회 촬상하거나, 서로 다른 위치에서 복수회 촬상할 수 있다.
그리고, 상기 반도체 자재 촬상단계는 상기 반도체 자재를 비전유닛으로 촬상하여 상기 반도체 자재의 형태정보를 수집하며, 상기 수집된 반도체 자재의 형태정보와 상기 반도체 자재의 기준 형태를 비교하여 레이저 조사장치에서 생성되는 레이저의 궤적을 결정할 수 있다.
본 발명에 따른 반도체 자재의 부분 전자파 차폐방법에 의하면, 스퍼터링이 완료된 반도체 자재에서 전자파 파쳬가 불필요한 일부 영역의 스퍼터링층을 선택적으로 제거함에 있어서 반도체 자재 또는 레이저의 방향 변경이 불필요하므로 공정의 효율성을 향상시킬 수 있다.
또한, 본 발명에 따른 반도체 자재의 부분 전자파 차폐방법에 의하면, 스퍼터링이 완료된 반도체 자재의 일부 영역의 스퍼터링층을 선택적으로 제거하는 과정에서 반도체 자재별로 순차적으로 작업이 수행되므로 레이저 초점 위치 이동을 최소화하여 작업 효율을 향상시킬 수 있다.
또한, 레이저 가공영역(FOV) 내에서 레이저의 이동 없이 상면 및 그 상면과 연결된 3개의 측면에 증착된 스퍼터링층을 제거 할 수 있어 생산성을 향상 시킬 수 있다.
또한, 레이저를 수직으로 조사하여 상면과 연결된 3개의 측면에 증착된 스퍼터링층을 제거할 수 있어 스퍼터링층의 제거 품질을 향상시킬 수 있다.
더 나아가, 본 발명에 따른 반도체 자재의 부분 전자파 차폐방법에 의하면, 비전유닛을 스퍼터링 제거대상 반도체 자재의 X,Y,T(각도) 등의 위치 정보와 더불어 반도체 패키지의 크기 또는 형태 정보를 이용하여 반도체 자재에 따라 스퍼터링 제거과정에서 발생될 수 있는 측면의 과가공 불량(op) 또는 미가공 불량(up)을 방지할 수 있다.
더 나아가, 본 발명에 따른 반도체 자재의 부분 전자파 차폐방법에 의하면, 비전유닛의 오검출을 줄이기 위하여 동일한 반도체 자재에 대하여 비전유닛의 동일한 위치에서 복수회 촬상하거나 서로 다른 위치에서 복수회 촬상하는 멀티 촬상 방법을 도입하여 스퍼터링층 제거 공정의 정밀도를 향상시킬 수 있다.
도 1은 본 발명에 따른 반도체 자재의 부분 전자파 차폐방법에 의한 반도체 자재의 처리과정의 개략도를 도시한다.
도 2는 본 발명에 따른 반도체 자재의 부분 전자파 차폐방법에 의한 반도체 자재의 처리과정 중 반도체 자재의 일부 영역의 상면의 처리과정을 도시한다.
도 3은 본 발명에 따른 반도체 자재의 부분 전자파 차폐방법에 의한 반도체 자재의 처리과정 중 반도체 자재의 일부 영역의 측면의 처리과정을 도시한다.
도 4는 본 발명에서 반도체 자재의 부분 차폐를 위하여 반도체 자재의 일부영역의 상면과 상면과 연결된 제1 측면 내지 제3 측면(ss1 내지 ss3)에 각각 수직하게 조사되어 스퍼터링층을 제거하기 위한 레이저 평면 궤적을 도시한다.
도 5는 본 발명에서 반도체 자재의 부분 차폐를 위하여 반도체 자재의 일부영역의 상면과 상면과 연결된 제1 측면 내지 제3 측면(ss1 내지 ss3)에 각각 수직하게 조사되어 스퍼터링층을 제거하는 과정에서 발생될 수 있는 측면의 과가공 불량(op) 또는 미가공 불량(up)을 도시한다.
도 6은 도 5에 도시된 측면 미가공 불량(up)이 발생되는 경우의 레이저 평면 궤적을 도시한다.
도 7은 도 5에 도시된 측면 미가공 불량(up) 및 과가공 불량(op)이 발생되는 경우의 레이저 평면 궤적을 도시한다.
도 8은 도 6에 도시된 측면 미가공 불량(up)이 발생될 수 있는 경우의 레이저의 궤적을 이동시키는 방법을 도시한다.
도 9은 도 7에 도시된 측면 미가공 불량(up) 및 과가공 불량(op)이 발생될 수 있는 경우 이를 해소하기 위한 레이저의 궤적을 이동시키는 방법을 도시한다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명된 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록, 그리고 당업자에게 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명에 따른 반도체 자재의 부분 전자파 차폐방법에 의한 반도체 자재(300)의 처리과정의 개략도를 도시한다.
본 발명은 스퍼터링된 반도체 자재(300)의 일부 영역(330)의 상면(us)과 측면(ss)의 스퍼터링층을 제거하기 위한 반도체 자재의 부분 전자파 차폐방법에 관한 것이다.
구체적으로, 본 발명은 상면(us)과 측면(ss)의 스퍼터링 공정이 완료된 반도체 자재(300)의 일부 영역(330)의 스퍼터링층을 선택적으로 제거하기 위하여 레이저(l)(Laser, Light Amplification by Stimulated Emission of Radiation)를 사용한다.
스퍼터링이란 이온화된 원자가 가속화되어 물질에 충돌할 때 물질 표면의 결합에너지보다 충돌에너지가 더 클 경우 표면으로부터 원자가 튀어나오는 현상을 말한다. 스퍼터링 증착은 이 원리를 이용하여 진공상태에서 이온화된 입자를 스퍼터링재에 충돌시켜 튀어나온 원자를 반도체 자재(300)에 증착하는 방법을 의미하며, 일반적으로 반도체 자재의 전자파 차폐를 위하여 반도체 자재(300)의 몰딩부 표면에 전자파 차폐를 위하여 구리 계열 또는 구리 합금을 포함하는 스퍼터링재를 사용하여 스퍼터링 증착을 수행한다.
또한, 스퍼터링층은 복수의 재료로 이루어질 수 있으며 예를 들어 기초층(SUS)/차폐층(CU)/보호층(SUS)구조로 이루어질 수 있다.
스퍼터링 증착을 통해 형성된 수 마이크론 두께의 얇은 스퍼터링층으로 메탈 캔을 이용한 전자파 차폐 구조와 동일한 효과를 낼 수 있다는 장점이 있다.
이러한 스퍼터링층이 형성된 반도체 자재 내에 수용된 회로부가 복수 개이고 일부의 회로부가 무선통신 등의 기능적 필요에 따라 스퍼터링층이 제거되어야 하는 경우가 있으며, 본 발명은 하나의 반도체 자재(300)의 일부 영역(330)의 스퍼터링층을 레이저(l)를 조사하여 제거하는 방법에 관한 것이다.
반도체 자재의 일부 영역의 스퍼터링층을 제거시 레이저를 조사한다고 한다면, 스퍼터링층의 제거가 필요한 반도체 자재의 일부 영역의 상면과 측면의 스퍼터링층을 제거하기 위해 반도체 자재를 회전시키거나 반도체 자재의 회전 없이 레이저가 반도체 자재의 상면 또는 측면으로 각각 이동하여 스퍼터링층을 가공하는 방법이 고려될 수 있겠지만, 스퍼터링된 반도체 자재는 스퍼터링 테이프 또는 프레임에 협소한 간격으로 배열되기 때문에 레이저의 이동없이 작업이 불가능할 뿐만 아니라 반도체 자재를 하나씩 분리하여 별도의 작업 공간에서 고정 및 회전 한 상태에서 가공하기에는 작업성이 문제가 되었다. 따라서, 본 발명은 레이저로 스퍼터링층을 제거하되, 이러한 한계를 극복한 반도체 자재의 부분 전자파 차폐방법에 관한 것이다.
구체적으로, 본 발명에 따른 반도체 자재의 부분 전자파 차폐방법은 반도체 자재의 부분 전자파 차폐방법으로서, 반도체 자재의 상면 및 4개의 측면이 EMI 스퍼터링 처리되어 몰딩층 상부에 스퍼터링층이 형성된 반도체 자재를 레이저 조사장치의 하부에 위치시키는 단계; 및 상기 레이저 조사장치 하부에 배치된 반도체 자재를 비전유닛을 촬상하여 반도체 자재의 위치정보 및 크기정보를 수집하는 반도체 자재 촬상단계; 상기 스퍼터링층이 형성된 반도체 자재 중 전자파 차폐가 불필요한 소정 영역에 대해 상면과 상기 상면과 연결된 3개의 제1 측면 내지 제3 측면(ss1 내지 ss3)에 레이저를 수직방향으로 조사하여 스퍼터링층을 제거하는 단계를 포함하며, 상기 스퍼터링층을 제거하는 단계는 상기 반도체 자재의 기준 위치 및 기준 크기에 따라 기설정된 레이저 궤적으로 전자파 차폐가 불필요한 상기 반도체 자재의 상면에 형성된 스퍼터링층에 상기 레이저를 수직방향으로 조사하되, 상기 반도체 자재 상면의 길이방향을 따라 폭방향으로 왕복이동하면서 조사하여 반도체 자재의 상면에 형성된 스퍼터링층을 제거하고, 상기 반도체 자재의 기준위치 및 기준 크기와 상기 반도체 자재 촬상단계에서 수집된 반도체 자재의 위치정보 및 크기정보를 비교하여 반도체 자재의 상대적인 위치틀어짐 및 크기 편차를 산출하여 상기 기설정된 레이저 궤적에서 상기 산출된 위치 틀어짐 및 크기 편차만큼 이동 보정된 레이저 궤적으로 전자파 차폐가 불필요한 상기 반도체 자재의 측면에 형성된 스퍼터링층에 상기 레이저를 수직방향으로 조사하되, 상기 반도체 자재의 측면과 평행하게 반도체 자재의 폭방향으로 왕복이동하면서 조사하여 상기 반도체 자재의 측면에 형성된 스퍼터링층을 두께 방향으로 제거할 수 있다.
여기서, 레이저의 궤적이란 반도체 자재(300)의 일부 영역(330)의 스퍼터링층을 제거하기 위해 조사되는 레이저의 시작점과 끝나는 점을 의미한다.
바람직하게는, 반도체 자재의 측면에 형성된 스퍼터링층의 제거는 상기 수직 조사되는 레이저를 상기 측면과 평행한 폭방향으로 왕복조사하면 상기 레이저가 흡수된 측면에 형성된 스퍼터링 층이 상기 반도체 자재의 두께 방향으로 일부 기화되고, 기화되고 남은 측면 스퍼터링 층에 상기 레이저가 흡수 및 기화가 반복적으로 일어나면서 상기 반도체 자재의 측면 바닥부까지 점진적으로 스퍼터링층을 제거할 수 있다.
여기서, 스퍼터링 공정이 완료된 N 개의 반도체 자재(300)는 스퍼터링 테이프(tp)에 부착된 상태로 공급되거나 트레이 또는 지그 등에 안착된 상태로 레이저 조사장치로 공급될 수 있다. 즉 레이저 조사장치로 공급되는 반도체 자재는 스퍼터링 테이프 또는 지그에 부착된 상태로 공급되어 부착면을 제외한 반도체 자재의 상면 및 4개의 측면이 스퍼터링된 상태이다.
후술하는 바와 같이, 스퍼터링된 각각의 반도체 자재에 레이저를 조사하여 스퍼터링층을 제거하는 공정을 수행하기 전에 상기 레이저 조사장치 하부에 배치된 반도체 자재를 비전유닛으로 촬상하여 반도체 자재의 위치정보 및 크기정보를 수집하는 반도체 자재 촬상단계 및 상기 반도체 자재 촬상단계에서 수집된 정보에 따라 레이저 조사장치에서 생성되는 레이저의 궤적을 결정하는 레이저 궤적 결정단계가 수행될 수도 있다.
본 발명에서 반도체 자재가 기준 위치에 기준 크기를 갖는다면 레이저 조사장치는 정해진 궤적을 따라 레이저를 조사하여 스퍼터링층 제거작업을 수행할 수 있으나, 스퍼터링 공정 전에 수행될 수 있는 반도체 자재의 커팅 또는 쏘잉 공정에서 반도체 자재의 크기 또는 모양의 편차가 발생될 수 있다.
특히, 스퍼터링층의 제거가 필요한 반도체 자재의 일부 영역의 상면의 경우 반도체 자재의 위치 또는 크기 오차가 존재하여도 큰 영향이 없으나, 반도체 자재의 측면의 경우 위치 또는 크기 오차가 미세한 경우에도 후술하는 바와 같이 미가공 불량(up) 또는 과가공 불량(op)이 발생될 수 있다. 이에 대한 자세한 설명은 도 5 이하를 참조하여 후술한다.
따라서, 스퍼터링층을 제거하는 단계가 수행되기 전에 반도체 자재를 비전유닛으로 촬상하여 반도체 자재의 위치정보 및 크기정보를 수집하는 반도체 자재 촬상단계가 수행될 수 있고, 상기 반도체 자재 촬상단계에서 촬상된 이미지를 근거로 각각의 반도체 자재에 조사되는 레이저의 궤적을 결정하는 레이저 궤적 결정단계가 수행될 수 있다.
여기서, 상기 반도체 자재 촬상단계는 스퍼터링 공정이 완료된 후 부분적으로 스퍼터링이 제거되어야 하는 N 개의 반도체 자재를 하나의 화각(FOV) 내에 함께 촬상하고 각각의 반도체 자재의 위치 정보, 크기 정보 및 모양 정보 등을 수집할 수 있다.
더 나아가, 상기 반도체 자재 촬상단계는 스퍼터링 공정이 완료된 후 부분적으로 스퍼터링이 제거되어야 하는 특정 반도체 자재를 상기 비전유닛의 화각(FOV) 내에서 동일한 위치에서 복수회 촬상하거나, 서로 다른 위치에서 복수 회 쵤상하는 방법을 사용할 수도 있다.
즉, 특정 반도체 자재가 복수 회 촬상된 이미지들을 통해 장비 내외의 진동 등의 영향을 받지않고 반도체 자재의 위치 정보, 크기 정보 및 모양 정보 등을 더욱 정확하게 수집할 수 있다. 이와 같은 멀티 촬상 방법으로 레이저 스퍼터링층 제거 공정의 정밀도를 향상시킬 수 있다.
본 발명에서 사용되는 레이저 조사장치는 레이저를 발진하는 레이저 발진부(100); 상기 발진된 레이저를 각각 반사시키기 위한 제1 및 제2 갈바노미러(110,130); 상기 제1 및 제2 갈바노미러의 X축 방향 Y축 방향 반사각을 조절하여 X-Y 평면 상의 초점 위치를 결정하기 위한 제1 및 제2 갈바노 미러 모터(120,140); 및 상기 제1 및 제2 갈바노 미러에 의해 X축 및 Y축 평면 상에서 위치 결정된 레이저를 수직방향으로 조사하는 텔레센트릭 렌즈(200)를 구비할 수 있으며, 텔레센트릭 렌즈를 이용하여 미리 결정된 동일한 초점거리를 유지한 상태에서 상기 반도체 자재의 상면과 측면에 레이저를 수직 조사하여 상기 스퍼터링층을 제거할 수 있다.
이에 대해 보다 자세히 설명하면 도 1에 도시된 바와 같이, 복수(N) 개의 반도체 자재는 스퍼터링 테이프(tp)에 부착된 상태로 증착공정이 수행될 수 있으며, 증착공정이 완료된 상태에서 반도체 자재(300)의 상부에 배치된 레이저 조사장치(1)에서 수직방향으로 레이저(l)를 조사하여 반도체 자재(300)의 일부 영역(330)의 상면(us)및 그 상면(us)과 연결된 3개의 측면(ss)에 증착된 스퍼터링층을 제거한다.
또한, 본 발명은 반도체 자재를 픽업유닛 등으로 픽업하지 않고 스퍼터링 테이프(tp)에 복수(N) 개의 반도체 자재가 부착된 상태에서 수직 레이저(l)를 조사하여 복수(N) 개의 반도체 자재를 자재별로 순차적으로 하나씩 스퍼터링층을 제거할 수 있다.
또한, 스퍼터링 테이프(tp)에 부착된 상태로 증착공정이 수행된 복수(N) 개의 반도체 자재는 트레이 또는 지그 등에 안착된 상태로 수직 레이저(l)를 조사하여 복수(N) 개의 반도체 자재를 자재별로 순차적으로 하나씩 스퍼터링층을 제거할 수 있다.
트레이, 지그, 스퍼터링 테이프 등을 이용하여 공급되는 복수(N) 개의 반도체 자재는 일정한 간격으로 이격 배치되며 픽업유닛 등으로 반도체 자재를 재배열하지 않고 스퍼터링 공정에서 곧바로 레이저 조사장치(1)에 공급할 경우 그 간격은 스퍼터링 공정의 생산성을 향상시키기 위해 매우 좁게 형성된다. 따라서 레이저 조사장치가 반도체 자재의 측면에 형성된 스퍼터링층을 제거할 수 있으려면 측면 방향으로 이동하거나, 반도체 자재의 측면 끝단까지 레이저가 조사되기 위해 소정 방향과 각도를 확보해야하지만 반도체 자재의 간섭 때문에 현실적으로 불가능하다.
이에, 본 발명에서는 텔레센트릭 렌즈를 이용하여 미리 결정된 동일한 초점거리를 유지한 상태에서 반도체 자재의 상면과 측면에 레이저를 수직 조사하여 스퍼터링층을 제거하는 것이다.
즉, 도 1에 도시된 레이저 조사장치(1)는 발진된 레이저(l)를 각각 반사시키기 위한 제1 갈바노 미러(110) 및 제2 갈바노 미러(130)가 구비되고, 각각의 미러의 x축 방향 또는 y축 방향 반사각을 조절하기 위한 제1 갈바노 미러 모터(120) 및 제2 갈바노 미러 모터(140)가 구비되어 레이저(l)의 x-y 평면상의 초점 위치를 결정할 수 있다.
상기 제1 갈바노 미러(110) 및 상기 제2 갈바노 미러(130)에 의하여 레이저(l) 초점의 x-y 평면상의 위치가 결정된 레이저(l)는 텔레센트릭 렌즈(200)를 통해 하방으로 조사된다.
상기 텔레센트릭 렌즈(200)에 의하여 수직 방향(z 축 방향) 초점 위치 및 가공 심도 등이 결정될 수 있으며 텔레센트릭 렌즈(200)는 렌즈를 통과하는 레이저들이 동일한 높이의 반도체 자재(300)에 수직으로 조사되도록 한다. 따라서, 본 발명에서는 반도체 자재의 상면 가공시 레이저의 초점거리와 및 반도체 자재의 측면가공시 레이저의 초점거리가 동일하게 셋팅되는 것이 바람직하다.
즉, 상기 제1 갈바노 미러(110) 및 상기 제2 갈바노 미러(130)에 의하여 레이저(l) 초점이 x-y 평면상에 다른 위치에 위치하더라도 레이저(l)들의 초점 높이는 모두 동일하며 조사 각도 또한 수직으로 조사되게 된다.
또한, 도 1에 도시된 바와 같이 레이저의 가공영역(FOV)는 반도체 자재(300) 보다 크며 레이저의 가공영역(FOV) 내의 반도체 자재(300)는 제1 갈바노 미러(110) 및 제2 갈바노 미러(130)와 텔레센트릭 렌즈(200)를 이용하여 레이저의 이동 없이 가공이 가능하다.
즉, 레이저의 가공영역(FOV) 내에서 레이저(l)들은 동일한 초점 높이로 수직으로 조사되며 이러한 특성을 이용하여 개별 반도체 자재(300)를 레이저 이동 없이 제1 갈바노 미러(110) 및 제2 갈바노 미러(130)를 이동하여 스퍼터링층을 제거할 수 있다.
레이저의 수직 방향(z 축 방향) 초점 위치 및 가공 심도 등을 결정할 수 있는 구성으로 상기 텔레센트릭 렌즈(200)를 예로 들었지만, 독일 Scanlab사의 VarioScan과 같은 포커싱 유닛을 사용할 수 있다.
포커싱 유닛은 레이저의 수직방향 초점위치 또는 가공심도를 결정할 수 있기 때문에 포커싱 유닛을 사용함으로써 반도체 자재의 측면가공시 측면 높이에 따라 레이저 조사시 초점 위치를 조절하거나, 반도체 자재의 레이저 조사 중에 가공심도를 벗어나는 경우 레이저 초점위치를 변경하기 위해 초점위치를 조절할 수 있다. 뿐만 아니라, 포커싱 유닛을 사용하면 반도체 자재의 종류 및 두께에 따라 레이저 조사 전에 레이저 초점위치를 초기 셋팅하는 셋팅 설정용으로도 사용할 수 있다.
한편, 하나의 반도체 자재(300) 중 전자파 차폐가 불필요한 소정 영역을 반도체 자재의 일부 영역(330)이라 칭할 수 있으며, 이는 반도체 자재(300)의 어느 하나의 측면(ss)과 평행한 가상의 평면으로 반도체 자재를 구획하여 결정되는 영역일 수 있다.
즉, 도 1에 도시된 반도체 자재는 몰딩부의 형상에 따라 납작한 직육면체 형상을 가질 수 있으며, 이러한 직육면체의 일부 영역(330)이란 어느 하나의 측면(ss)과 평행한 가상의 분할면으로 반도체 자재를 분할한 경우, 분할된 일부 영역(330)의 상면(us)과 그 상면(us)과 연결된 'ㄷ'자 형태의 3개의 측면(ss)으로 구성될 수 있다.
예를 들면, 본 발명에 따른 반도체 자재의 부분 전자파 차폐방법은 반도체 자재가 가상의 수직 분할면(어느 하나의 측면(ss)과 평행)을 기준으로 상면(us)을 분할하고 그 분할된 상면(us)중 스퍼터링층의 제거가 필요한 일부 영역의 상면(us)과 그 분할된 상면(us)과 연결된 3개의 측면(ss) 상의 스퍼터링층을 반도체 자재(300)의 상면(us)에 구비된 레이저 조사장치(1)에서 조사되는 수직 레이저(l)를 사용하여 제거하는 방법을 사용한다. 도 2 및 도 3을 참조하여 구체적으로 설명한다.
도 2는 본 발명에 따른 반도체 자재의 부분 전자파 차폐방법에 의한 반도체 자재(300)의 처리과정 중 반도체 자재(300)의 일부 영역(330)의 상면(us)의 처리과정을 도시하며, 도 3은 본 발명에 따른 반도체 자재의 부분 전자파 차폐방법에 의한 반도체 자재(300)의 처리과정 중 반도체 자재(300)의 일부 영역(330)의 측면(ss)의 처리과정을 도시한다.
본 발명에 따른 반도체 자재의 부분 전자파 차폐방법은 스퍼터링 공정이 수행된 개별 반도체 자재(300)의 일부 영역(330)의 상면(us)및 그 상면(us)과 연결된 측면(ss) 상의 증착된 스퍼터링층을 레이저(l)를 사용하여 제거한다.
구체적으로, 도 2에 도시된 바와 같이, 상기 미리 결정된 일부 영역(330)의 상면(us)에 증착된 스퍼터링층은 수직방향 레이저(l)를 상면(us)의 폭방향으로 왕복 조사(왕복 속도는 약 100mm/s ~ 8000mm/s)하며 상면(us)의 길이방향으로 스퍼터링층을 제거하는 방법을 사용한다.
즉, 레이저(l)를 일부 영역(330)의 상면(us)의 길이방향을 따라 폭방향으로 왕복하며 스퍼터링층을 제거할 수 있다.
본 발명에 따른 반도체 자재의 부분 전자파 차폐방법을 구성하는 스퍼터링층 제거단계에서 레이저(l)에 의하여 제거되는 반도체 자재(300)의 스퍼터링층은 일반적으로 전자파 차폐 성능이 좋은 금속 재질을 포함하며, 구체적으로 구리(Cu) 성분을 포함할 수 있고, 상기 스퍼터링층의 두께는 2 마이크로미터(㎛) 내지 100 마이크로미터(㎛)일 수 있다.
도 1에 도시된 레이저 조사장치(1)의 텔레센트릭 렌즈(200)에 의하여 결정되는 레이저(l)의 초점은 반도체 자재(300)의 스퍼터링층 내측의 몰딩부의 상면(us)으로 결정될 수 있다.
상기 스퍼터링층 제거단계에서 조사되는 레이저(l)는 주기적으로 조사되는 펄스 레이저(Pulsed Laser)이며, 레이저(l)는 UV, 적외선 및 그린 레이저 등이 적용될 수 있다. 이 경우, 레이저(l)의 파장은 355 나노미터(nm) 내지 1064 나노미터(nm) 일 수 있다.
즉, 반도체 자재(300)의 스퍼터링층을 제거하기 위하여 수직방향으로 조사되는 레이저(l)의 초점은 반도체 자재(300)의 몰딩부를 기준으로 하고, 스퍼터링층의 두께는 2 마이크로미터(㎛) 내지 100 마이크로미터(㎛)인 경우에도 레이저(l)를 흡수한 스퍼터링층은 기화되어 제거될 수 있다.
레이저(l)의 초점을 반도체 자재(300)의 몰딩부 상면(us)높이로 고정한 상태에서 스퍼터링층의 두께가 2 마이크로미터(㎛) 내지 100 마이크로미터(㎛) 범위 내라면 레이저(l)의 가공 심도 내의 두께이므로 레이저(l)에 의한 스퍼터링의 제거가 가능할 수 있으며, 이와 같은 방법으로 레이저 조사장치(1)의 초점을 변경하는 등의 조절과정을 생략하여 반도체 자재 처리공정의 효율을 제거할 수 있다.
여기서, 가공 심도란 레이저(l)의 초점의 깊이방향으로 레이저(l)의 에너지가 미리 결정된 크기, 예를 들면 80% 이상으로 유지되어 피조사물에 레이저(l)가 흡수되어 제거될 수 있는 깊이를 의미한다. 이러한 가공 심도는 초점의 크기, 초점 거리, 출력 레이저(l)의 파장 등에 따라 영향을 받는다.
상기 스퍼터링층의 두께가 2 마이크로미터(㎛) 내지 100 마이크로미터(㎛)라면, 파장이 355 나노미터(nm) 내지 1064 나노미터(nm)인 펄스 방식의 레이저(l)의 초점을 스퍼터링층 하부의 몰딩부 상면(us)으로 설정하여도 반도체 자재(300)의 상면(us)의 스퍼터링층을 충분히 제거할 수 있게 된다.
여기서, 레이저 조사장치(1)의 초점을 스퍼터링층의 상면(us)이 아닌 스퍼터링층 하부에 위치한 몰딩부의 상면(us)으로 결정하는 이유는 스퍼터링층의 굴곡이 존재할 수 있고, 후술하는 반도체 자재(300)의 측면(ss) 처리의 경우, 몰딩부의 상면(us)기준으로 하부까지 스퍼터링층이 충분히 효과적으로 제거될 수 있어야 하기 때문이다.
본 발명은 도 2에 도시된 바와 같이 반도체 자재(300)의 상면(us)의 일부 영역(330)만 스퍼터링을 제거하는 경우, 스퍼터링층의 두께를 고려하여 결정하는 것이 스퍼터링 층 제거 효율을 증대시킬 수 있으나, 도 3에 도시된 바와 같이 일부 영역(330)의 측면(ss)의 스퍼터링층을 제거하는 경우에는 불리할 수 있다.
또한, 본 발명에 따른 반도체 자재의 부분 전자파 차폐방법에 의하면, 상기 스퍼터링층 제거단계에서 조사되는 레이저(l)는 스퍼터링층과 함께 10 마이크로미터(㎛) 내지 100 마이크로미터(㎛) 두께의 몰딩부를 함께 제거하도록 레이저(l)의 조사시간, 조사되는 레이저의 파장, 왕복 횟수, 상면(us)의 길이방향 조사 간격을 결정할 수 있다.
즉, 스퍼터링층의 제거가 필요한 일부 영역(330)의 경우 스퍼터링층이 일부 잔류하는 경우 그 내부의 회로부의 기능 또는 작동에 영향을 미칠 수 있으므로 몰딩부를 일정범위, 예를 들면 10 마이크로미터(㎛) 내지 100 마이크로미터(㎛) 두께로 함께 제거하여 스퍼터링층의 제거 품질을 향상시킬 수 있다.
마찬가지로, 도 3에 도시된 바와 같이, 상기 미리 결정된 일부 영역(330)의 각각의 측면(ss)에 증착된 스퍼터링층은 수직방향 레이저(l)를 반도체 자재(300)의 측면(ss)과 평행하게 반도체 자재(300)의 폭방향으로 왕복 조사하여 반도체 자재(300)의 두께에 대응되는 깊이로 제거될 수 있다.
즉, 반도체 자재(300)의 3개의 측면(ss)은 레이저(l)를 각각의 측면(ss)과 평행하게 반도체 자재(300)의 폭방향으로 왕복 조사하여 반도체 자재(300)의 두께에 대응되는 깊이로 제거하여 반도체 자재(300)의 일부 영역(330)의 각각의 측면(ss) 스퍼터링층을 제거할 수 있고, 더 나아가 몰딩부를 10 마이크로미터(㎛) 내지 100 마이크로미터(㎛) 두께로 함께 제거할 수 있다.
여기서 반도체 자재(300)의 3개의 측면(ss)을 상면(us)과 동일하게 레이저(l)를 길이방향을 따라 폭방향으로 왕복하며 가공하는 방법이 고려될 수 있으나, 전술한 바와 같이 스퍼터링 공정 특성상 반도체 자재(300) 간격이 협소하여 상면(us)와 동일하게 레이저(l)를 길이방향을 따라 폭방향으로 왕복하며 가공할 경우 인접한 반도체 자재(300)의 간섭 및 공간적 제약으로 원활한 레이저(l)가공이 안되는 문제가 있다.
그리고, 반도체 자재(300)의 일부 영역(330)의 각각의 측면(ss) 스퍼터링층을 제거하는 과정에서도 레이저(l)의 초점은 반도체 자재(300)의 몰딩층의 상면(us)을 기준으로 하고, 상기 반도체 자재(300)의 두께는 5 밀리미터(mm) 이하로 구성하는 경우 레이저(l)를 측면(ss)과 평행하게 왕복 조사하여 반도체 자재(300)의 바닥면까지 스퍼터링층을 제거할 수 있다.
구체적으로 설명하면, 반도체 자재 상면(us) 상부에 구비된 레이저 조사장치(1)에서 측면(ss)과 평행한 수직 방향 레이저(l)를 폭방향으로 왕복 이동하면서 조사하면 레이저(l)가 흡수된 측면(ss) 스퍼터링층이 반도체 자재(300)의 두께방향으로 일부 기화되고 기화되고 남은 측면(ss) 스퍼터링층에 레이저(l)가 흡수되면 다시 기화가 일어나게 되며 이러한 레이저(l) 간섭 요소 제거 과정을 반복하면서 레이저(l)는 반도체 자재(300)의 바닥면까지 점진적으로 스퍼터링층을 제거한다.
이때, 초점의 수직 방향(z 축 방향) 위치는 반도체 자재(300)의 몰딩층의 상면(us)에 머물러 있고 레이저의 초점을 벗어난 높이에 있는 측면(ss) 스퍼터링층도 레이저 가공 심도 범위에 있으므로 제거된다.
또한, 스퍼터링 테이프에 부착된 상태로 공급되는 반도체 자재(300)의 스퍼터링층을 제거할 경우 스퍼터링 테이프의 점착액의 영향으로 공급되는 복수(N) 개의 반도체 자재에 높이차가 있거나 지그 또는 트레이 등에 공급될 경우 반도체 자재(300)의 솔더볼의 크기 등 자재 자체의 영향으로 공급되는 복수(N) 개의 반도체 자재에 높이차가 발생할 수 있고 높이차가 클 경우 레이저 가공 심도 범위를 벗어 날 수 있으나 이러한 경우에도 간섭 요소가 제거되어 레이저(l)의 에너지가 스퍼터링층을 제거할 수 있다.
구체적인 실험에서 반도체 자재(300)의 두께가 1.4 밀리미터(m)이고, 초점의 위치를 반도체 자재(300)의 상면(us)에 배치되도록 하고 가공 심도가 0.7 밀리미터(mm) 정도인 레이저(l)를 조사하는 경우, 반도체 자재(300)의 스퍼터링층을 모두 제거되었고 최대 5밀리미터(mm) 정도까지는 측면(ss) 스퍼터링층의 제거에 문제가 없음을 확인하였다.
결과 적으로, 가공 심도가 반도체 자재(300)의 두께보다 작은 경우에도 레이저(l)의 가공 심도 범위 외의 에너지를 이용하여 자재(300)의 측면(ss)을 가공할 수 있다.
즉, 반도체 자재(300)의 상면(us)과 3개의 측면(ss)을 가공하는 동안에 초점을 반도체 자재(300)의 상면(us)높이로 고정한 상태로 스퍼터링 층을 제거할 수 있으며 이를 통해 가공시간을 단축할 수 있고 스퍼터링 테이프의 점착액 및 반도체 자재 자체의 높이차에 의해 레이저(l) 초점의 높이 방향 위치가 변경되더라도 가공면의 품질 반복 재현성을 확보할 수 있다.
또한, 반도체 자재(300)가 스퍼터링 테이프에 부착된 상태로 공급될 경우 바람직하게는 IR 레이저를 사용할 수 있으며 IR 레이저를 이용할 경우 스퍼터링 테이프의 손상이 최소화되어 선택적인 스퍼터링층 제거가 완료된 반도체 자재(300)의 오프로딩을 원활히 할 수 있다.
한편, 스퍼터링층을 가공하는 레이저의 초점은 포커싱 유닛을 사용하여 변경될 수 있다.
다만, 전술한 바와 같이 초점을 반도체 자재(300)의 상면(us)높이로 고정한 상태로 스퍼터링층을 가공할 경우 가공시간이 단축되고 품질 반복 재현성이 뛰어나며 세팅 편의성이 높다는 장점이 있어 초점을 반도체 자재(300)의 상면(us)높이로 고정한 상태로 스퍼터링층을 가공하는 것이 더 바람직하다.
그리고, 본 발명에 따른 반도체 자재의 부분 전자파 차폐방법을 구성하는 스퍼터링층 제거단계에서 발생된 기체 또는 버 등을 제거하기 위하여 석션유닛 및 블로워 유닛 중 적어도 하나를 구비하여 레이저(l)와 오염물질의 간섭을 최소화할 수 있다.
도 1 내지 도 3에 도시된 실시예에서, 상기 반도체 자재(300)의 일부 영역(330)이 반도체 자재를 2분할 하는 것으로 도시되었으나, 스퍼터링층이 제거되어야 하는 일부 영역(330) 또는 이외의 영역(310)의 크기는 가변 될 수 있다.
또한, 도 3에 도시된 반도체 자재(300)의 측면(ss) 가공이 완료되면 공정 효율을 위하여 스퍼터링층의 제거가 완료된 반도체 자재(300)의 측면(ss)과 연결된 측면(ss)의 스퍼터링 제거 작업이 수행되는 것이 바람직하다. 즉, 반도체 자재(300)의 측면(ss) 처리는 수평면 기준 “ㄷ”자 형태로 배치된 측면(ss)을 순차 가공 처리하도록 설정할 수 있다.
도 2 및 도 3에 도시된 바와 같이, 하나의 반도체 자재(300)의 일부 영역(330)의 상면(us)과 상면(us)과 연결된 3개의 측면(ss)의 스퍼터링층을 제거하면 하나의 반도체 자재(300)의 일부 영역(330)의 스퍼터링층의 제거가 완료된다.
도 1에 도시된 바와 같이, N개의 반도체 자재가 스퍼터링 테이프(tp)에 부착된 상태에서 N개의 반도체 자재(300)의 상면(us)가공을 연속적으로 수행하고, 다시 동일한 방향의 측면(ss) 가공을 연속적으로 수행하는 방법을 고려할 수도 있으나, 이는 반도체 자재 사이로 도 1의 갈바노 미러(110, 130)를 이용하여 레이저(l)의 초점을 이동시켜야 함을 의미하며, 이는 동일한 개수의 반도체 자재(300)의 처리를 위하여 초점의 이동 거리가 더 길어짐을 의미하므로 UPH 등의 작업효율을 저하시키는 요인이 된다.
도 4는 본 발명에서 반도체 자재의 부분 차폐를 위하여 반도체 자재의 일부영역의 상면(us)과 상면과 연결된 제1 측면 내지 제3 측면(ss1 내지 ss3)에 각각 수직하게 조사되어 스퍼터링층을 제거하기 위한 레이저 평면 궤적을 도시한다.
즉, 도 4에 도시된 바와 같이, 상기 반도체 자재의 일부 영역의 상면의 스퍼터링층은 반도체 자재의 상면 상부에서 수직방향으로 조사되는 레이저를 상면 레이저의 조사 궤적(lus)에 따라 상기 반도체 자재 상면의 길이방향을 따라 폭방향으로 왕복이동하면서 조사하여 전자파 차폐가 불필요한 상기 반도체 자재의 상면에 형성된 스퍼터링층을 제거할 수 있다.
이때, 상면 레이저의 조사 궤적(lus)은 반도체 자재의 크기 차가 있더라도 가공될 수 있도록 인접한 반도체 자재에 영향을 주지 않는 범위 내에서 반도체 자재의 크기보다 크게 생성될 수 있다.
그리고, 도 4에 도시된 바와 같이, 상기 반도체 자재의 일부 영역의 상면과 연결된 제1 측면 내지 제3 측면(ss1 내지 ss3)의 스퍼터링층은 각각 상기 상면과 연결된 제1 측면 내지 제3 측면(ss1 내지 ss3) 경계선과 각각 일치되는 측면 레이저의 조사 궤적(lss1 내지 lss3)에 따라 레이저를 수직방향으로 조사하여 제거할 수 있다.
도 4에 도시된 측면 레이저의 조사 궤적(lss1 내지 lss3)은 각각의 측면 경계선과 일치되어 반도체 자재 측면의 스퍼터링층만을 제거할 수 있다.
그러나, 반도체 자재의 일부영역의 상면 스퍼터링층과 달리 측면의 스퍼터링층의 경우, 상면(us) 상부에 구비된 레이저 조사장치에서 수직하게 조사되는 레이저를 통해 제거하는 경우, 레이저의 조사 궤적(lss1 내지 lss3)과 각각의 측면 경계가 정확하게 일치되지 않는 경우, 특정 측면의 스퍼터링층은 제거되지 못하는 미가공 불량(up) 또는 레이저에 의하여 스퍼터링층 내측의 몰딩부까지 가공되는 과가공 불량(op)이 발생될 수 있다.
도 5는 본 발명에서 반도체 자재의 부분 차폐를 위하여 반도체 자재의 일부영역의 상면과 상면과 연결된 제1 측면 내지 제3 측면(ss1 내지 ss3)에 각각 수직하게 조사되어 스퍼터링층을 제거하는 과정에서 발생될 수 있는 측면의 과가공 불량(op) 또는 미가공 불량(up)을 도시한다.
즉, 도 5의 중심부에 도시된 반도체 자재(①)의 경우 스퍼터링층이 제거되어야 하는 영역의 면 및 상면과 연결된 제1 측면 내지 제3 측면(ss1 내지 ss3)에서 각각 스퍼터링층이 정상적으로 제거된 상태를 도시한다.
그러나, 정상 가공된 반도체 자재의 좌측 반도체 자재(③) 및 우측의 반도체 자재(②)의 경우, 각각 측면 중 일부 측면에 미가공된 미가공 불량(up)이 존재하고 그 위 반도체 자재(④)의 경우 특정 측면이 과가공된 과가공 불량(op)이 발생되어 스퍼터링층 뿐만 아니라 그 내부의 몰딩부의 일부까지 식각되어 단차(ops)가 형성된 상태임을 확인할 수 있다.
이와 같이 가공불량이 발생되는 경우의 측면 레이저 평면 궤적(lss)을 도 6 및 도 7을 참조하여 설명한다.
도 6은 도 5에 도시된 측면 미가공 불량(up)이 발생되는 경우의 측면 레이저 평면 궤적(lus)을 도시하며, 도 7은 도 5에 도시된 측면 미가공 불량(up) 및 과가공 불량(op)이 함께 발생되는 경우의 측면 레이저 평면 궤적(lss)을 도시한다.
도 6에 도시된 실시예에서, 반도체 자재의 부분적인 스퍼터링층 제거를 위하여 반도체 자재의 상면과 측면에 각각 수직 레이저를 조사하여 작업을 수행하는 경우, 상면 레이저의 조사 궤적(lus)과 달리 측면 레이저의 조사 궤적(lss)이 각각의 가공 대상 측면의 경계선보다 외측에 배치되는 경우, 가공 대상 측면의 스퍼터링층은 레이저에 의하여 제거되지 못한다.
즉, 도 6에 도시된 바와 같이, 제1 측면 내지 제3 측면(ss1 내지 ss3)의 스퍼터링층 제거를 위하여 각각 레이저를 제1 측면 레이저의 조사 궤적(lss1') 내지 제3측면 레이저의 조사 궤적(lss3')을 따라 조사하는 경우, 상기 제1 측면 내지 제3 측면(ss1 내지 ss3)은 모두 스퍼터링층이 제거되지 않을 것이다.
도 7에 도시된 실시예의 경우, 제1 측면(ss1)의 스퍼터링층 제거를 위하여 레이저 제1 측면 레이저의 조사 궤적(lss1')을 따라 조사하는 경우, 상기 제1 측면은 스퍼터링층이 제거되지 못함은 도 6에 도시된 경우와 동일하다.
그러나, 도 7에 도시된 실시예에서, 제2 측면(ss2) 및 제3 측면(ss3)의 스퍼터링층 제거를 위하여 각각 레이저를 제2 측면 레이저의 조사 궤적(lss2'') 및 제3측면 레이저의 조사 궤적(lss3'')을 따라 조사하는 경우, 상기 제2 측면 및 제3 측면의 경계선보다 제2 측면 레이저의 조사 궤적(lss2'') 및 제3측면 레이저의 조사 궤적(lss3'')이 더 내측에 위치하여 제2 측면(ss2) 및 제3 측면(ss3)의 스퍼터링층은 물론 그 내측의 몰딩층까지 레이저로 제거하게 된다.
즉, 스퍼터링층을 제거하기 위하여 조사되는 레이저가 스퍼터링층 및 몰딩층의 일부까지 제거하게 되므로 공정 효율이 저하되고 단차 발생 등의 제품의 불량을 발생시킬 수 있다.
따라서, 본 발명에 따른 반도체 자재의 부분 차폐방법을 구성하는 반도체 자재 촬상단계에서 수집된 정보에 따라 레이저 조사장치에서 투사되는 레이저의 궤적을 결정하는 레이저 궤적 결정단계가 수행될 수 있다. 즉, 반도체 자재의 측면에 형성된 스퍼터링층을 제거시에 반도체 자재의 위치 또는 크기에 따라 레이저 조사 궤적을 촬상된 반도체 자재의 측면 경계선의 위치와 일치되도록 이동시키는 것이 바람직하며, 더욱 바람직하게는 반도체 자재의 측면 경계선과 일치하도록 위치 틀어짐 정보에 따라 레이저의 조사궤적을 소정 각도로 회전시키거나, 크기 편차에 따라 레이저의 조사궤적을 평행하게 이동시킴으로써 위치틀어짐과 크기편차를 보정할 수 있다.
이때 크기 편차를 보정하는 방법은 반도체 자재의 기준 크기 대비, 비전유닛으로 촬상하여 수집된 반도체 자재의 크기 정보로부터 각각의 X축, Y축의 비율값을 산출하여 레이저 가공 영역을 설정할 수 있다.
한편, 레이저의 궤적을 결정한다는 의미는 기준 궤적 등에서 반도체 자재의 크기 또는 형상에 따라 레이저의 궤적을 수정한다는 의미를 포함할 수 있다.
예를 들어, 본 발명에 따른 반도체 부분 차폐 방법을 구성하는 반도체 자재 촬상단계는 각각의 반도체 자재의 이미지를 촬상할 수 있고, 레이저 궤적 결정단계는 각각의 반도체 자재의 중심점의 위치를 식별하여 기준 위치 또는 기준 크기에 대한 상대적인 위치 틀어짐 또는 크기 편차를 판단하여 레이저 궤적을 수정하여 결정할 수 있다.
즉, 상기 레이저 궤적 결정단계는 기준 반도체 자재의 위치 또는 크기에 따라 각각의 측면 레이저 조사 궤적을 각각의 측면 경계와 일치되도록 평행 이동 시키거나 레이저 조사 궤적의 크기 비율을 조절할 수 있고, 평행 이동 또는 크기 비율 조절과 더불어 회전이 가능하며, 이와 같이 측면 경계를 일치시키기 위한 방법은 각각의 측면 경계에 의하여 결정되는 모서리의 위치와 레이저 조사 궤적의 교차점을 일치시키는 방법으로 수행될 수 있다.
레이저 조사 궤적의 크기 비율을 조절하는 방법에 대해 구체적으로 설명하면, 우선 가공 대상 반도체 자재의 종류나 크기 등 반도체 자재 정보가 결정되면 이를 이용하여 레이저의 기준 궤적을 생성한다. 이후 반도체 자재 촬상단계에서 촬상한 반도체 자재의 이미지를 이용하여 반도체 자재의 중심점을 결정하며 결정된 중심점을 미리 생성한 레이저 기준 궤적의 자재 중심점과 일치시킨다. 여기서, 반도체 자재와 레이저 기준 궤적의 각도가 틀어질 경우 레이저의 기준 궤적을 회전시켜 틀어짐을 수정한다. 이때, 미리 생성한 레이저의 기준 궤적과 반도체 자재 촬상단계에서 촬상한 반도체 자재의 크기가 다를 경우 레이저 조사 궤적과 반도체 자재의 측면 경계가 일치하지 않을 수 있으며 이 경우, 레이저 조사 궤적의 크기 비율 즉 X축 및 Y축 비율을 조정하여 반도체 자재의 측면 경계와 일치하도록 할 수 있다. 즉, 레이저 조사 궤적 보다 반도체 자재의 크기가 작을 경우 조사 궤적의 크기 비율을 줄일 수 있고 클 경우에는 조사 궤적의 크기 비율을 늘릴 수 있다.
또한, 측면 레이저 조사 궤적을 각각의 측면 경계와 일치되도록 평행 이동 시키는 방법의 경우에도 반도체 자재 촬상단계까지 측면 레이저 조사 궤적의 크기 비율을 조절하는 방법과 동일하게 진행될 수 있으며 미리 생성한 레이저의 기준 궤적과 반도체 자재 촬상단계에서 촬상한 반도체 자재의 크기가 다를 경우 각각의 측면 레이저 조사 궤적을 각각의 측면 경계와 일치되도록 평행 이동 시키는 방법을 사용할 수 있다.
상기 구체적인 예로 경계에 의하여 결정되는 반도체 자재의 모서리 위치와 레이저 기준 궤적을 일치시키기 위해 평행 이동시키거나 스케일을 조정하는 방법을 일실시예에 따라 설명하였으나, 레이저 기준 궤적을 반도체 자재의 모서리 위치에 일치시키기 위한 방법은 이에 한정되지 않으며, 예를 들어 레이저 기준 궤적의 크기, 위치 등을 변화하도록 설정하여도 무방하다.
도 8은 도 6에 도시된 측면 미가공 불량(up)이 발생될 수 있는 경우의 레이저의 궤적을 이동시키는 방법을 도시한다.
도 6에 도시된 예는 반도체 자재의 상면을 제외한 제1 측면 내지 제3 측면(ss1 내지 ss3)의 스퍼터링층이 제거되지 않는 미가공 불량(up)이 발생된 경우이다.
따라서, 레이저 궤적 결정단계는 각각의 상기 제1 측면 레이저 내지 제3 측면 레이저의 조사 궤적(lss1' 내지 lss3')을 상기 이미지의 제1 측면 내지 제3 측면(ss1 내지 ss3) 경계선의 위치와 일치되도록 각각 결정하되 구체적인 방법은 상기 제1 측면 레이저 내지 제3 측면 레이저의 조사 궤적(lss1 내지 lss3)을 상기 이미지의 제1 측면 내지 제3 측면(ss1 내지 ss3) 경계선의 위치와 일치되도록 평행하게 이동시켜 결정하는 방법이 사용될 수 있다.
즉, 도 8에 도시된 예에서, 상기 제1 측면 레이저 및 제2 측면 레이저의 조사 궤적(lss1' 및 lss2')이 제1 측면 및 제2 측면의 경계선과 일치하지 않으므로 제1 측면 레이저 및 제2 측면 레이저의 조사 궤적(lss1' 및 lss2')을 제1 측면 및 제2 측면의 경계선과 일치되도록 평행하게 이동시키는 방법으로 각각의 레이저의 조사 궤적을 결정할 수 있다.
즉, 도 8에서 제1 레이저 조사궤적(lss1')은 a방향으로 평행 이동시키고, 제2 레이저 조사궤적(lss2')은 b방향으로 평행 이동시켜 각각의 레이저의 조사궤적을 각각의 측면 경계와 일치되도록 결정할 수 있다.
또한, 상기 레이저 궤적 결정단계는 각각의 측면 레이저의 조사 궤적(lss)이 각각 반도체 자재의 각각의 모서리에서 교차되도록 각각의 측면 레이저의 조사 궤적(lss)을 각각 결정하는 방법도 가능하다.
즉, 도 8에서 상기 레이저 궤적 결정단계는 상기 제1 측면 레이저 및 제3 측면 레이저의 조사 궤적(lss1' 및 lss3')의 교차점이 반도체 자재의 모서리와 일치하도록 조사궤적의 교차점의 위치를 변경하는 방법도 가능하다.
도 8에 도시된 예에서는 각각의 측면 경계선과 레이저의 조사 궤적이 평행하므로, 모서리의 위치와 교차점의 위치를 일치시키는 방법이 결국 레이저의 조사궤적을 평행하게 이동시키는 방법을 수행될 수 있으나, 반도체 자재의 커팅 과정에서의 오류 등에 의하여 측면이 기준 조사 궤적과 평행하지 않는 경우에는 모서리의 위치와 궤적 교차선의 위치를 일치시키기 위하여 각각의 레이저의 조사 궤적을 각각의 측면 경계선과 일치되도록 하기 위하여 미세하게 회전시키는 과정이 요구될 수도 있다.
이때, 상면 레이저의 조사 궤적(lus)이 반도체 자재의 크기 오차를 커버할 수 있는 경우 상면 레이저의 조사 궤적(lus)은 수정 없이 기준 궤적을 사용할 수 있고 이 경우 제2 측면 레이저 및 제3 측면 레이저의 조사 궤적(lss2' 및 lss3')의 길이는 짧아 질 수 있다. 이는 일부 영역(330) 이외의 영역(310)의 상면과 만나는 상면 레이저의 조사 궤적(lus) 위치와 일부 영역(330) 이외의 영역(310)의 측면과 만나는 제2 측면 레이저 및 제3 측면 레이저의 조사 궤적(lss2' 및 lss3')의 위치를 맞추기 위한 것으로 일부 영역(330) 이외의 영역(310)의 상면과 만나는 상면 레이저의 조사 궤적(lus) 위치를 고려하여 제2 측면 레이저 및 제3 측면 레이저의 조사 궤적(lss2' 및 lss3')의 길이를 조절 할 수 있다.
반도체 자재의 상면을 제외한 제1 측면 내지 제3 측면(ss1 내지 ss3)의 스퍼터링층이 제거되지 않는 미가공 불량(up)이 발생된 경우 평행하게 이동시켜 레이저 궤적을 결정하는 방법에 대해 설명하였지만 레이저 조사 궤적의 크기 비율을 조정하여 레이저 궤적을 결정할 수 있으며 크기 비율 조정을 이용하여 레이저 조사 궤적을 결정할 경우 제2 측면 및 제3 측면(lss2 및 lss3)의 궤적을 동시에 수정할 수 있다.
도 9은 도 7에 도시된 측면 미가공 불량(up) 및 과가공 불량(op)이 발생될 수 있는 경우 이를 해소하기 위한 레이저의 궤적을 이동시키는 방법을 도시한다.
즉, 도 9에 도시된 예에서, 상기 제1 측면 레이저 및 제2 측면 레이저의 조사 궤적(lss1'' 및 lss2'')이 제1 측면(ss1) 및 제2 측면(ss2)의 경계선과 일치하지 않으므로 제1 측면 레이저 및 제2 측면 레이저의 조사 궤적(lss1'' 및 lss2'')을 제1 측면(ss1) 및 제2 측면(ss2)의 경계선과 일치되도록 평행하게 이동시키는 방법으로 각각의 레이저의 조사 궤적을 결정할 수 있다.
즉, 도 9에서 제1 레이저 조사궤적(lss1'')은 a방향으로 평행 이동시키고, 제2 레이저 조사궤적(lss2'')은 b'방향으로 평행 이동시켜 각각의 레이저의 조사 궤적을 각각의 측면 경계와 일치되도록 결정할 수 있다.
도 8에서는 제2 레이저의 조사궤적을 변경하여 미가공 불량(up)을 해소하였으나, 도 9에 도시된 예에서, 상기 제2 레이저의 조사 궤적(lss2'')을 제2 측면 경계와 일치되도록 변경하여 방법으로 과가공 불량(op)을 해소할 수 있다.
마찬가지로, 상기 레이저 궤적 결정단계는 상기 제1 측면 레이저 내지 제3 측면 레이저의 조사 궤적(lss1'' 내지 lss3'')의 크기 비율을 조정하거나 상기 제1 측면 레이저 및 제3 측면 레이저의 조사 궤적(lss1'' 및 lss3'')이 각각 반도체 자재의 각각의 모서리에서 교차되도록 제1 측면 레이저 내지 제3 측면 레이저의 조사 궤적(lss1 내지 lss3)을 각각 결정하는 방법도 가능하다.
이와 같은 방법으로 상기 제1 측면 레이저 및 제3 측면 레이저의 교차점이 반도체 자재의 제1 측면과 제3 측면 사이의 모서리로 이동시키면 상기 제1 측면의 미가공 불량(up)과 제3 측면의 과가공 불량(op)은 함께 해결될 수 있다.
따라서, 도 8 및 도 9에 도시된 바와 같이, 미가공 불량 또는 과가공 불량이 발생되지 않도록 반도체 자재 촬상단계에서 촬상된 정보를 이용하여, 레이저 궤적 결정단계가 수행될 수 있으며, 상기 레이저 궤적 결정단계는 기준 위치 또는 기준 크기를 갖는 반도체 자재의 측면 가공을 위한 측면 레이저 조사 궤적을 평행이동하거나, 레이저 조사 궤적의 측면 경계의 크기 비율을 조절할 수 있으며 더 나아가 반도체 크기 정보와 함께 형태 정보를 입력 받아 반도체 자재가 직사각형이 아닌 경우에도 적용이 가능하다. 즉, 본 발명의 반도체 자재는 원형이든 다각형이든 특수한 형태의 자재가 될 수도 있으며, 이러한 경우에도 마찬가지로 비전유닛으로 반도체 자재의 형태 정보를 수집한 후에, 수집된 반도체 자재의 형태정보와 반도체 자재의 기준 형태를 비교하여 레이저 조사 장치에서 생성되는 레이저의 궤적을 결정할 수 있을 것이다. 또한, 반도체 자재가 특수한 형상을 가지는 경우에도 반도체 자재의 외곽 라인 (측면)을 검출하여 형태 편차만큼이동 보정된 레이저의 궤적으로 레이저 가공을 수행할 수 있을 것이다.
본 명세서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 당업자는 이하에서 서술하는 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경 실시할 수 있을 것이다. 그러므로 변형된 실시가 기본적으로 본 발명의 특허청구범위의 구성요소를 포함한다면 모두 본 발명의 기술적 범주에 포함된다고 보아야 한다.
1 : 레이저 조사장치
L : 레이저
300 : 반도체 자재
330 : 반도체 자재의 일부 영역

Claims (6)

  1. 반도체 자재의 부분 전자파 차폐방법으로서,
    반도체 자재의 상면 및 측면이 EMI 스퍼터링 처리되어 몰딩층 상부에 스퍼터링층이 형성된 반도체 자재를 레이저 조사장치의 하부에 위치시키는 단계; 및
    상기 레이저 조사장치 하부에 배치된 반도체 자재를 비전유닛으로 촬상하여 반도체 자재의 위치정보 및 크기정보를 수집하는 반도체 자재 촬상단계;
    상기 스퍼터링층이 형성된 반도체 자재 중 전자파 차폐가 불필요한 소정 영역에 대해 상면과 상기 상면과 연결된 측면에 레이저를 수직방향으로 조사하여 스퍼터링층을 제거하는 단계를 포함하며,
    상기 스퍼터링층을 제거하는 단계는,
    상기 반도체 자재의 기준 위치 및 기준 크기에 따라 기설정된 레이저 궤적으로 전자파 차폐가 불필요한 상기 반도체 자재의 상면에 형성된 스퍼터링층에 상기 레이저를 수직방향으로 조사하되,
    상기 반도체 자재 상면의 길이방향을 따라 폭방향으로 왕복이동하면서 조사하여 반도체 자재의 상면에 형성된 스퍼터링층을 제거하고,
    상기 반도체 자재의 기준위치 및 기준 크기와 상기 반도체 자재 촬상단계에서 수집된 반도체 자재의 위치정보 및 크기정보를 비교하여 반도체 자재의 상대적인 위치틀어짐 및 크기 편차를 산출하여 상기 기설정된 레이저 궤적에서 상기 산출된 위치 틀어짐 및 크기 편차만큼 이동 보정된 레이저 궤적으로 전자파 차폐가 불필요한 상기 반도체 자재의 측면에 형성된 스퍼터링층에 상기 레이저를 수직방향으로 조사하되,
    상기 반도체 자재의 측면과 평행하게 반도체 자재의 폭방향으로 왕복이동하면서 조사하여 상기 반도체 자재의 측면에 형성된 스퍼터링층을 두께 방향으로 제거하는 것을 특징으로 하는 반도체 자재의 부분 차폐방법.
  2. 제1항에 있어서,
    상기 반도체 자재의 측면에 형성된 스퍼터링층을 제거시에 상기 반도체 자재의 위치 또는 크기에 따라 레이저 조사 궤적을 상기 촬상된 반도체 자재의 측면 경계선의 위치와 일치되도록 이동시키는 것을 특징으로 하는 반도체 자재의 부분 차폐방법.
  3. 제1항에 있어서,
    상기 반도체 자재의 측면에 형성된 스퍼터링층을 제거시에 상기 반도체 자재의 측면 경계선과 일치하도록 상기 레이저의 조사궤적을 소정 각도로 회전시키거나, 상기 반도체 자재의 측면 경계선과 일치하도록 상기 레이저의 조사궤적을 평행하게 이동시켜 상대적인 위치 틀어짐과 크기 편차를 보정하는 것을 특징으로 하는 반도체 자재의 부분 차폐방법.
  4. 제1항에 있어서,
    상기 반도체 자재의 측면에 형성된 스퍼터링층을 제거시에 상기 수집된 반도체 자재의 크기정보와 상기 반도체 자재의 기준 크기 대비 X축 및 Y축 비율값을 각각 산출하여 레이저 가공영역을 설정하는 것을 특징으로 하는 반도체 자재의 부분 차폐방법.
  5. 제1항에 있어서,
    상기 반도체 자재 촬상단계는 촬상 대상 반도체 자재를 상기 비전유닛의 동일한 위치에서 복수회 촬상하거나, 서로 다른 위치에서 복수회 촬상하는 것을 특징으로 하는 반도체 자재의 부분 차폐방법.
  6. 제1항에 있어서,
    상기 반도체 자재 촬상단계는 상기 반도체 자재를 비전유닛으로 촬상하여 상기 반도체 자재의 형태정보를 수집하며,
    상기 수집된 반도체 자재의 형태정보와 상기 반도체 자재의 기준 형태를 비교하여 레이저 조사장치에서 생성되는 레이저의 궤적을 결정하는 것을 특징으로 하는 반도체 자재의 부분 차폐방법.
KR1020180035634A 2018-03-28 2018-03-28 반도체 자재의 부분 차폐방법 KR102531817B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180035634A KR102531817B1 (ko) 2018-03-28 2018-03-28 반도체 자재의 부분 차폐방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180035634A KR102531817B1 (ko) 2018-03-28 2018-03-28 반도체 자재의 부분 차폐방법

Publications (2)

Publication Number Publication Date
KR20190113231A true KR20190113231A (ko) 2019-10-08
KR102531817B1 KR102531817B1 (ko) 2023-05-12

Family

ID=68208996

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180035634A KR102531817B1 (ko) 2018-03-28 2018-03-28 반도체 자재의 부분 차폐방법

Country Status (1)

Country Link
KR (1) KR102531817B1 (ko)

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020081758A (ko) * 2001-04-19 2002-10-30 주식회사 이오테크닉스 레이저를 이용하여 집적회로 패키지의 플래쉬를 제거하는장치
JP2003046336A (ja) * 2001-08-02 2003-02-14 Seiko Epson Corp 圧電発振器の周波数調整方法および圧電発振器並びに通信機器
JP2004119863A (ja) * 2002-09-27 2004-04-15 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2004297054A (ja) * 2003-03-13 2004-10-21 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2005150717A (ja) * 2003-11-10 2005-06-09 Shih-Hsien Tseng Ｉｃ装置とその製造方法
JP2005311327A (ja) * 2004-03-25 2005-11-04 Semiconductor Energy Lab Co Ltd レーザ照射装置および当該レーザ照射装置を用いた半導体装置の作製方法
KR20050108760A (ko) * 2004-05-13 2005-11-17 주식회사 한택 레이저를 이용한 칩 패키징 장치 및 방법
KR100686806B1 (ko) * 2005-12-29 2007-02-26 삼성에스디아이 주식회사 레이저 스캐너를 이용한 기판 패턴 노광 방법
US7633765B1 (en) * 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
KR20100095736A (ko) * 2009-02-23 2010-09-01 한미반도체 주식회사 반도체 패키지 가공을 위한 레이저 빔 조사 위치 보정방법
KR20110129229A (ko) * 2010-05-25 2011-12-01 한미반도체 주식회사 반도체 자재 정렬방법
KR101250677B1 (ko) * 2011-09-30 2013-04-03 삼성전기주식회사 반도체 패키지 및 그의 제조 방법
JP2016500477A (ja) * 2012-12-11 2016-01-12 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ コンフォーマルシールドのための方法および装置
KR20160031920A (ko) * 2014-09-15 2016-03-23 (주) 에스에스피 전자파 차폐막을 구비한 반도체 패키지의 제조 방법 및 이를 위한 장치
KR101606674B1 (ko) * 2015-08-14 2016-03-25 주식회사 아이엠티 Ｌｅｄ 패키지의 봉지재 에칭 시스템
KR20170059227A (ko) * 2015-11-20 2017-05-30 한미반도체 주식회사 반도체패키지 스퍼터링 프레임
US20170301630A1 (en) * 2016-04-19 2017-10-19 Skyworks Solutions, Inc. Methods for selectively shielding radio frequency modules

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020081758A (ko) * 2001-04-19 2002-10-30 주식회사 이오테크닉스 레이저를 이용하여 집적회로 패키지의 플래쉬를 제거하는장치
JP2003046336A (ja) * 2001-08-02 2003-02-14 Seiko Epson Corp 圧電発振器の周波数調整方法および圧電発振器並びに通信機器
JP2004119863A (ja) * 2002-09-27 2004-04-15 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2004297054A (ja) * 2003-03-13 2004-10-21 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2005150717A (ja) * 2003-11-10 2005-06-09 Shih-Hsien Tseng Ｉｃ装置とその製造方法
US7633765B1 (en) * 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
JP2005311327A (ja) * 2004-03-25 2005-11-04 Semiconductor Energy Lab Co Ltd レーザ照射装置および当該レーザ照射装置を用いた半導体装置の作製方法
KR20050108760A (ko) * 2004-05-13 2005-11-17 주식회사 한택 레이저를 이용한 칩 패키징 장치 및 방법
KR100686806B1 (ko) * 2005-12-29 2007-02-26 삼성에스디아이 주식회사 레이저 스캐너를 이용한 기판 패턴 노광 방법
KR20100095736A (ko) * 2009-02-23 2010-09-01 한미반도체 주식회사 반도체 패키지 가공을 위한 레이저 빔 조사 위치 보정방법
KR20110129229A (ko) * 2010-05-25 2011-12-01 한미반도체 주식회사 반도체 자재 정렬방법
KR101250677B1 (ko) * 2011-09-30 2013-04-03 삼성전기주식회사 반도체 패키지 및 그의 제조 방법
JP2016500477A (ja) * 2012-12-11 2016-01-12 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ コンフォーマルシールドのための方法および装置
KR20160031920A (ko) * 2014-09-15 2016-03-23 (주) 에스에스피 전자파 차폐막을 구비한 반도체 패키지의 제조 방법 및 이를 위한 장치
KR101606674B1 (ko) * 2015-08-14 2016-03-25 주식회사 아이엠티 Ｌｅｄ 패키지의 봉지재 에칭 시스템
KR20170059227A (ko) * 2015-11-20 2017-05-30 한미반도체 주식회사 반도체패키지 스퍼터링 프레임
US20170301630A1 (en) * 2016-04-19 2017-10-19 Skyworks Solutions, Inc. Methods for selectively shielding radio frequency modules
WO2017184654A1 (en) * 2016-04-19 2017-10-26 Skyworks Solutions, Inc. Selective shielding of radio frequency modules

Also Published As

Publication number Publication date
KR102531817B1 (ko) 2023-05-12

Similar Documents

Publication Publication Date Title
KR102417323B1 (ko) 반도체 자재의 부분 차폐방법
US10500677B2 (en) Laser machining systems and methods with vision correction and/or tracking
US7629229B2 (en) Laser processing method
TWI670131B (zh) 雷射加工裝置
US20110266266A1 (en) Laser processing machine
KR102316369B1 (ko) 레이저 가공 방법 및 레이저 가공 장치
US10943801B2 (en) Laser processing method
JP6281328B2 (ja) レーザーダイシング装置及びレーザーダイシング方法
JPH02104487A (ja) レーザ加工装置
JP7123652B2 (ja) レーザー加工装置
TWI597118B (zh) Laser processing method and laser processing device
US9149886B2 (en) Modified layer forming method
JP5394172B2 (ja) 加工方法
JP7307001B2 (ja) レーザ加工装置および方法、チップ転写装置および方法
CN111834254A (zh) 加工装置和被加工物的加工方法
CN109514093B (zh) 激光加工装置
JP5709593B2 (ja) 加工装置
KR102531817B1 (ko) 반도체 자재의 부분 차폐방법
KR102537095B1 (ko) 레이저 가공 장치 및 레이저 가공 방법
JP7037425B2 (ja) レーザー光線の焦点位置検出方法
JP6552948B2 (ja) ウエーハの加工方法、及び加工装置
KR20200099075A (ko) 확인 방법
JP7034551B2 (ja) 被加工物の加工方法
JP6967179B2 (ja) ワーク分離装置及びワーク分離方法
TWI834663B (zh) 被加工物之加工方法

Legal Events

Date Code Title Description
GRNT Written decision to grant