KR20190112542A - 태양전지 패시베이션층 패턴 형성 방법 - Google Patents

태양전지 패시베이션층 패턴 형성 방법 Download PDF

Info

Publication number
KR20190112542A
KR20190112542A KR1020180034663A KR20180034663A KR20190112542A KR 20190112542 A KR20190112542 A KR 20190112542A KR 1020180034663 A KR1020180034663 A KR 1020180034663A KR 20180034663 A KR20180034663 A KR 20180034663A KR 20190112542 A KR20190112542 A KR 20190112542A
Authority
KR
South Korea
Prior art keywords
passivation layer
silicon substrate
resin
solar cell
substrate
Prior art date
Application number
KR1020180034663A
Other languages
English (en)
Inventor
류한희
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020180034663A priority Critical patent/KR20190112542A/ko
Publication of KR20190112542A publication Critical patent/KR20190112542A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1868Passivation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0236Special surface textures
    • H01L31/02366Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042PV modules or arrays of single PV cells
    • H01L31/048Encapsulation of modules
    • H01L31/0481Encapsulation of modules characterised by the composition of the encapsulation material
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명의 태양전지 패시베이션층 패턴 형성 방법은 실리콘 기판을 준비하는 단계, 상기 실리콘 기판의 적어도 일면 상에 수지를 프린팅 하는 단계, 수지가 프린팅 된 실리콘 기판 상에 패시베이션층을 형성하는 단계, 상기 수지를 제거하는 단계를 포함한다.

Description

태양전지 패시베이션층 패턴 형성 방법{THE METHOD FOR FORMING PATTERN OF PASSIVATION LAYER}
본 발명은 태양전지 패시베이션층 패턴 형성 방법에 관한 것이다.
태양전지는 태양광의 포톤(photon)을 전기로 변환시키는 pn 접합의 광전 효과를 이용하여 전기 에너지를 발생시킨다. 태양전지는 pn 접합이 구성되는 반도체 웨이퍼 또는 기판 상·하면에 각각 전면 전극과 후면 전극이 형성되어 있다. 태양전지는 반도체 웨이퍼에 입사되는 태양광에 의해 pn 접합의 광전 효과가 유도되고, 이로부터 발생된 전자들이 전극을 통해 외부로 흐르는 전류를 제공한다.
태양전지의 효율을 개선시키기 위한 많은 연구가 진행되고 있으며, 실리콘 기판 표면에 패시베이션층을 형성하여 정공의 소실을 최소화하는 기술이 적용되고 있다. 이때 패시베이션층은 전극 형성을 위해 패터닝되는데, 포토리소그래피(photolithograph) 방법은 공정이 복잡한 단점이 있고, 리프트 오프(lift off) 공정에 의하는 경우, 박막 물질 제거시 사용되는 화학물질에 의해 신뢰성이 떨어지고, 단가도 높은 단점이 있다. 특히, 레이저를 사용하여 패터닝하는 경우에는 열데미지에 의해, 기판의 약 20%가 손상되어 태양전지 수명이 저하되는 문제가 있다. (도 4 및 표 1 참조)
이에, 실리콘 기판 및 인접 패시베이션층의 손상을 최소화하고, 신뢰성을 높여 태양전지 효율을 개선시킬 수 있는 패시베이션층 패터닝 방법이 필요하다.
이와 관련 선행기술은 일본공개특허공보 2012-084585호에 기재되어 있다.
본 발명의 목적은 실리콘 기판 및 인접 패시베이션층의 손상을 최소화하여 신뢰성이 높고, 태양전지의 효율을 개선시킬 수 있는 태양전지 패시베이션층 패턴 형성 방법을 제공하기 위한 것이다.
본 발명의 다른 목적은 공정이 간단한 태양전지 패시베이션층 패턴 형성 방법을 제공하기 위한 것이다.
본 발명의 상기 및 기타의 목적들은 하기 설명되는 본 발명에 의하여 모두 달성될 수 있다.
본 발명의 하나의 관점은 태양전지 패시베이션층 패턴 형성 방법에 관한 것이다.
일 구체예에서, 상기 태양전지 패시베이션층 패턴 형성 방법은 실리콘 기판을 준비하는 단계, 상기 실리콘 기판의 적어도 일면 상에 수지를 프린팅 하는 단계, 수지가 프린팅 된 실리콘 기판 상에 패시베이션층을 형성하는 단계, 상기 수지를 제거하는 단계를 포함한다.
상기 수지는 아크릴계 수지를 포함할 수 있다.
상기 패시베이션층을 형성하는 단계는 실리콘 기판 상에 SiNx막을 증착하는 것일 수 있다.
상기 패시베이션층을 형성하는 단계는 실리콘 기판 상에 SiNx막을 증착 후, 알루미나(Al2O3)막을 증착하는 단계를 더 포함할 수 있다.
상기 태양전지 패시베이션층 패턴 형성 방법은 실리콘 기판 상에 SiNx막을 증착 후, 알루미나(Al2O3)막을 증착하는 단계를 더 포함할 수 있다.
상기 실리콘 기판은 p형 기판의 일면에 n형 불순물이 도핑되어 n형 에미터가 형성되거나, 상기 기판은 n형 기판의 일면에 p형 불순물이 도핑되어 p형 에미터가 형성될 수 있다.
상기 실리콘 기판은 나노 텍스처가 형성된 것일 수 있다.
본 발명의 다른 관점은 태양전지 셀에 관한 것이다.
일 구체예에서, 상기 태양전지 셀은 상기의 패턴 형성 방법에 의해 형성된 패시베이션 패턴을 포함할 수 있다.
본 발명은 실리콘 기판 및 인접 패시베이션층의 손상을 최소화하여 신뢰성이 높고, 태양전지의 효율을 개선시킬 수 있으며, 공정이 간단한 태양전지 패시베이션층 패턴 형성 방법을 제공하는 효과를 갖는다.
도 1은 본 발명의 일 구체예에 따른 태양전지 패시베이션층 패턴 형성 방법을 간단히 도시한 것이다.
도 2는 본 발명의 실시예의 태양전지 패시베이션층 패턴 형성 방법에 의해 형성된 태양전지 표면의 SEM 이미지이다.
도 3은 본 발명의 실시예에서 물로 수지를 세척한 후 표면의 현미경 이미지이다.
도 4는 본 발명의 비교예에 따라 레이저로 패터닝한 태양전지 표면의 SEM 이미지이다.
이하, 첨부한 도면들을 참조하여, 본 출원의 구체예들을 보다 상세하게 설명하고자 한다. 그러나 본 출원에 개시된 기술은 여기서 설명되는 구체예들에 한정되지 않고 다른 형태로 구체화될 수도 있다.
단지, 여기서 소개되는 구체예들은 개시된 내용이 철저하고 완전해 질 줄 수 있도록 그리고 당업자에게 본 출원의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 도면에서 각 장치의 구성요소를 명확하게 표현하기 위하여 상기 구성요소의 폭이나 두께 등의 크기를 다소 확대하여 나타내었다. 또한 설명의 편의를 위하여 구성요소의 일부만을 도시하기도 하였으나, 당업자라면 구성요소의 나머지 부분에 대하여도 용이하게 파악할 수 있을 것이다.
전체적으로 도면 설명 시 관찰자 시점에서 설명하였고, 일 요소가 다른 요소 상부에 또는 하부에 위치하는 것으로 언급되는 경우, 이는 상기 일 요소가 다른 요소 상부에 또는 하부에 바로 위치하거나 또는 그들 요소들 사이에 추가적인 요소가 개재될 수 있다는 의미를 모두 포함한다. 또한 해당 분야에서 통상의 지식을 가진 자라면 본 출원의 기술적 사상을 벗어나지 않는 범위 내에서 본 출원의 사상을 다양한 다른 형태로 구현할 수 있을 것이다. 그리고, 복수의 도면들 상에서 동일 부호는 실질적으로 서로 동일한 요소를 지칭한다.
한편, 본 출원에서 서술되는 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함하는 것으로 이해되어야 하고, '포함하다' 또는 '가지다'등의 용어는 기술되는 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들의 조합한 것에 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들의 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
또한, 본 명세서에 있어서, 범위를 나타내는 'X 내지 Y'는 'X 이상 Y 이하'를 의미한다.
태양전지 패시베이션층 패턴 형성 방법
도 1을 참고하여 본 발명의 일 구체예에 따른 태양전지 패시베이션층 패턴 형성 방법을 설명한다. 도 1은 본 발명의 일 구체예에 따른 태양전지 패시베이션층 패턴 형성 방법을 간단히 도시한 것이다.
도 1을 참고하면, 본 발명의 일 구체예에 따른 태양전지 패시베이션층 패턴 형성 방법은 실리콘 기판을 준비하는 단계(S1), 상기 실리콘 기판의 적어도 일면 상에 수지를 프린팅 하는 단계(S2), 수지가 프린팅 된 실리콘 기판 상에 SiNx막을 증착하는 단계(S3), 상기 수지를 제거하는 단계(S4)를 포함한다.
실리콘 기판을 준비하는 단계에서 실리콘 기판(100)은 pn접합이 형성된 기판일 수 있고, 실리콘 기판(100)의 전면에는 전면 전극이 형성될 수 있고, 후면에는 후면 전극이 형성될 수 있다. 구체적으로, 실리콘 기판(100)은 반도체 기판 및 에미터를 포함할 수 있다. 더욱 구체적으로, 실리콘 기판(100)은 p형 반도체 기판 일면에 n형 도펀트를 도핑하여 n형 에미터가 형성된 기판 수 있다. 또는, 실리콘 기판(100)은 n형 반도체 기판 일면에 p형 도펀트를 도핑하여 p형 에미터가 형성된 기판일 수도 있다. 이 때, 반도체 기판은 p형 기판 또는 n형 기판 중 어느 하나를 의미한다. 상기 p형 기판은 p형 도펀트(dopant)로 도핑되는 반도체 기판이고, n형 기판은 n형 도펀트로 도핑되는 반도체 기판일 수 있다.
상기 반도체 기판은 결정질 규소 또는 화합물 반도체로 만들어질 수 있다. 이 때, 결정질 규소는 단결정 또는 다결정일 수 있다. 결정질 규소로는 예를 들면, 실리콘 웨이퍼가 사용될 수 있다.
이러한 경우, p형 도펀트는 보론, 알루미늄, 갈륨과 같은 주기율표 Ⅲ족 원소를 포함하는 물질일 수 있다. 또한, n형 도펀트는 인, 비소, 안티몬과 같은 주기율표 V족 원소를 포함하는 물질일 수 있다.
상기 실리콘 기판(100)은 나노 텍스처가 형성된 것일 수 있다. 구체적으로, 상기 실리콘 기판은 나노 텍스처(Nano texture, 요철)를 형성하기 위하여 크게 두 가지의 형성 방법이 있는데 이는 습식 에칭(Wet etching)과 건식 에칭(Dry etching)으로 나눌 수 있다. 대표적인 습식 에칭 방법으로는 MCCE(Metal Catalyzed Chemical Etching)가 있는데, SDR(Saw Damage Removal) 공정을 통하여 다이아몬드 절삭(Diamond Sawing) 공정 중에 발생한 Saw damage를 제거하고 MCCE 공정을 이용하여 나노 텍스처를 형성한다. MCCE는 질산은(AgNO3)를 이용하여 Si 표면을 점진적으로 깎아내고 그 부산물로 발생된 은 나노파티클을 제거시켜 완료하는 공정이다. 또한, 건식 에칭으로는 RIE(Reactive Ion Etching)의 공정을 이용하는 것인데, 상기의 SDR이 된 실리콘 웨이퍼를 Plasma를 이용하여 건식 에칭 하는 것이다. 이때 SF6/O2 gas가 사용되며, Mask로 사용되는 SiOF층의 제거가 필요하다. 텍스쳐링 구조는 기판의 전면을 통하여 입사되는 광을 모아주는 기능을 한다. 텍스쳐링 구조는 피라미드 모양, 정사각형 벌집모양, 삼각형 벌집모양 등이 될 수 있다. 이러한 경우, pn접합까지 도달하는 광량을 증가시킬 수 있으며 광의 반사율을 낮추고 광 손실을 최소화할 수 있다.
도 1의 실리콘 기판(100)은 나노 텍스처가 형성된 것을 도시하였으나, 이에 제한되지 않는다.
실리콘 기판(100)의 적어도 일면 상에 수지(200)를 프린팅하여, 이후 형성되는 패시베이션층(300)의 패턴 영역을 조절할 수 있다. 구체적으로, SiNx막(및/또는 Al2O3막)이 형성되지 않는 영역에 수지를 프린팅할 수 있고, 예를 들어 전극이 형성되는 영역에 수지를 프린팅할 수 있다.
본 발명과 같이 수지를 사용하여 SiNx막(및/또는 Al2O3막)을 패터닝하는 경우 레이저에 의해 실리콘 기판 또는 인접 패시베이션층이 손상되는 것을 방지할 수 있을 뿐만 아니라, 공정이 단순하고 경제성이 높은 장점이 있다. 예를 들어, 상기 프린팅은 스크린 프린팅, 잉크젯 프린팅 또는 플렉소 프린팅 방법을 사용할 수 있다.
상기 수지는 물로 제거될 수 있으며, 상세하게는 프린팅된 수지가 실리콘 기판(100)에 안정적으로 부착되어 SiNx막(및/또는 Al2O3막) 형성이 용이해지고, 이후 물에 의해 수지가 완전하게 제거될 수 있다.
구체예에서, 상기 수지(200)는 아크릴계 수지를 포함할 수 있고, 예를 들어 폴리메틸(메타)아크릴레이트(PMMA)를 포함할 수 있다.
수지(200)가 프린팅된 실리콘 기판(100) 상에 패시베이션층(300)을 형성하는 단계는 SiNx막을 증착하는 것일 수 있다. 패시베이션층(300)은 실리콘 기판의 표면에서 정공이 소실되는 것을 최소화하여 태양전지의 효율을 개선시킬 수 있다.
구체예에서, 상기 패시베이션층(300)을 형성하는 단계는 실리콘 기판 상에 SiNx막을 증착 후, 알루미나(Al2O3)막을 증착하는 단계를 더 포함할 수 있다. 상기 알루미나(Al2O3)막은 1 nm 내지 10 nm의 두께로 형성될 수 있다. 상기 두께 범위에서, 패시베이션 효과가 충분히 발휘될 수 있다.
상기 증착은 예를 들면, 원자층증착(ALD), 진공증착, 상압 화학 기상 증착법, 플라즈마 화학 기상 증착법 등일 수 있다. 구체예에서, 상기 SiNx막은 플라즈마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)하여 형성될 수 있고, 상기 알루미나(Al2O3)막은 ALD(atomic layer deposition)하여 형성될 수 있다.
상기 수지(200)를 제거하는 단계는 물로 울트라 소닉 세척하는 것일 수 있다. 본 발명에서 수지 제거를 위한 물은 탈이온수(DIW)일 수 있고, 이 때 초음파를 발생시켜 울트라 소닉 세척할 수 있다. 구체적으로, 상기 초음파는 20 내지 200 KHz의 울트라 소닉 초음파를 사용할 수 있다. 다른 구체예에서 상기 초음파는 1.6 MHz의 메가소닉 초음파를 사용할 수 있다. 물로 상기 수지를 제거하는 단계에서 초음파 발생을 위해 초음파 발생부(미도시)를 사용할 수 있다.
울트라 소닉 초음파를 적용하여 수지를 세척하는 경우, 수지를 보다 효율적으로 세척할 수 있으며, 세척 효율을 극대화할 수 있다. (도 3 참조)
본 발명의 다른 관점인 태양전지 셀은 상기의 패턴 형성 방법에 의해 형성된 패시베이션 패턴을 포함할 수 있으며, 이러한 태양전지 셀은 패시베이션층 및 실리콘 기판의 손상이 최소화되어 태양전지 효율을 개선시킬 수 있으며, 공정이 간단하다.
이하, 본 발명의 바람직한 실시예를 통해 본 발명의 구성 및 작용을 더욱 상세히 설명하기로 한다. 다만, 이는 본 발명의 바람직한 예시로 제시된 것이며 어떠한 의미로도 이에 의해 본 발명이 제한되는 것으로 해석될 수는 없다.
여기에 기재되지 않은 내용은 이 기술 분야에서 숙련된 자이면 충분히 기술적으로 유추할 수 있는 것이므로 그 설명을 생략하기로 한다.
실시예
나노 텍스처가 형성된 실리콘 기판(STX 솔라社) 상에 폴리메틸메타크릴레이트(PMMA) 수지를 2mm의 간격으로 25 ㎛의 두께로 프린팅하였다. 수지가 프린팅 된 기판 상에 SiNx막을 80 ㎛ 두께로 PECVD방법으로 증착한 후, 상기 폴리메틸메타크릴레이트(PMMA) 수지를 DIW(초순수)로 울트라 소닉 초음파를 사용하여 제거하였다.
수지가 제거된 표면의 현미경 이미지를 도 3에 도시하였고, 태양전지 표면의 SEM 이미지를 도 2에 도시하였으며, 상기 방법에 따라 형성된 태양전지 정공의 수명을 하기 표 1에 나타내었다.
비교예
나노 텍스처가 형성된 실리콘 기판(STX 솔라社) 상에 SiNx막을 80 ㎛ 두께로 증착한 후, 레이저를 사용하여 일정한 간격으로 2mm, 1.5mm 및 1mm의 다양한 폭으로 패터닝하였다.
레이저로 패터닝된 태양전지 표면의 SEM 이미지를 도 4에 나타내었고, 레이저 간극에 따른 태양전지 정공의 수명을 하기 표 1에 나타내었다.
실시예 비교예
(레이저 간극 별)
2mm 1.5mm 1mm
Life time(㎛) 74.83 35.85 23.53 13.22
도 2 및 표 1에 나타난 바와 같이, 본 발명의 패시베이션 패턴 형성 방법에 의한 태양전지 표면(도 2)은 레이저로 패터닝한 태양전지 표면(도 4)에 비해 실리콘 기판 및 패시베이션층의 손상이 적은 것을 알 수 있다. (약 20% 적음) 또한, 본 발명의 패시베이션 패턴 형성 방법에 의해 제조된 패시베이션층을 포함하는 태양전지의 정공의 수명을 측정(PSL-100, 테크녹스)한 결과, 비교예 대비 수명이 보다 개선된 것을 알 수 있다.
이상 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야 한다.
100: 실리콘 기판           200: 수지
300: 패시베이션층

Claims (7)

  1. 실리콘 기판을 준비하는 단계;
    상기 실리콘 기판의 적어도 일면 상에 수지를 프린팅 하는 단계;
    수지가 프린팅 된 실리콘 기판 상에 패시베이션층을 형성하는 단계;
    상기 수지를 제거하는 단계;
    를 포함하는 태양전지 패시베이션층 패턴 형성 방법.
  2. 제1항에 있어서,
    상기 수지는 물에 의해 제거되는 것인 태양전지 패시베이션층 패턴 형성 방법.
  3. 제1항에 있어서,
    상기 수지는 아크릴계 수지를 포함하는 태양전지 패시베이션층 패턴 형성 방법.
  4. 제1항에 있어서,
    상기 패시베이션층을 형성하는 단계는 실리콘 기판 상에 SiNx막을 증착하는 것인 태양전지 패시베이션층 패턴 형성 방법.
  5. 제4항에 있어서,
    상기 패시베이션층을 형성하는 단계는 실리콘 기판 상에 SiNx막을 증착 후, 알루미나(Al2O3)막을 증착하는 단계를 더 포함하는 태양전지 패시베이션층 패턴 형성 방법.
  6. 제1항에 있어서,
    상기 실리콘 기판은 p형 기판의 일면에 n형 불순물이 도핑되어 n형 에미터가 형성되거나, 상기 기판은 n형 기판의 일면에 p형 불순물이 도핑되어 p형 에미터가 형성된 태양전지 패시베이션층 패턴 형성 방법.
  7. 제1항에 있어서,
    상기 실리콘 기판은 나노 텍스처가 형성된 것인 태양전지 패시베이션층 패턴 형성 방법.
KR1020180034663A 2018-03-26 2018-03-26 태양전지 패시베이션층 패턴 형성 방법 KR20190112542A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180034663A KR20190112542A (ko) 2018-03-26 2018-03-26 태양전지 패시베이션층 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180034663A KR20190112542A (ko) 2018-03-26 2018-03-26 태양전지 패시베이션층 패턴 형성 방법

Publications (1)

Publication Number Publication Date
KR20190112542A true KR20190112542A (ko) 2019-10-07

Family

ID=68422502

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180034663A KR20190112542A (ko) 2018-03-26 2018-03-26 태양전지 패시베이션층 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR20190112542A (ko)

Similar Documents

Publication Publication Date Title
US9196759B2 (en) High-efficiency photovoltaic back-contact solar cell structures and manufacturing methods
US9595622B2 (en) Structures and methods for high-efficiency pyramidal three-dimensional solar cells
KR101991767B1 (ko) 넓은 밴드갭 반도체 재료를 갖는 이미터 영역을 구비한 태양 전지
TWI553889B (zh) 具有效且有效率之設計的背接觸太陽能電池及相對應之圖案化方法
JP6083082B2 (ja) 薄型シリコン太陽電池及び製造方法
US20100193016A1 (en) Photovoltaic Cell and Production Thereof
US20090017606A1 (en) Method for Producing a Semiconductor Component Having Regions Which are Doped to Different Extents
JP2004235274A (ja) 多結晶シリコン基板およびその粗面化法
JP2014060430A (ja) 直接パターンによるピンホールフリーのマスク層を利用した太陽電池の製造方法
JP2011060971A (ja) 結晶シリコン太陽電池及びその製造方法
JP2020129666A (ja) 太陽電池内の相対的ドーパント濃度レベル
TWI538233B (zh) 晶圓型太陽能電池及其製造方法
JP2012049424A (ja) 太陽電池及びその製造方法
JP5927027B2 (ja) 光電変換装置
JP2009049443A (ja) 太陽電池および太陽電池の製造方法
JP2006156646A (ja) 太陽電池の製造方法
US20110168226A1 (en) Solar cell module and method of manufacturing the same
US10861987B2 (en) Method for manufacturing selective emitter using surface structure and solar cell including selective emitter using surface structure
JP2015122347A (ja) 太陽電池およびその製造方法、太陽電池モジュール
JP6114171B2 (ja) 太陽電池の製造方法
JP2007142471A (ja) 太陽電池の製造方法
JP3602323B2 (ja) 太陽電池の製造方法
TW201937748A (zh) 太陽能電池之製造方法
KR20190112542A (ko) 태양전지 패시베이션층 패턴 형성 방법
KR101076355B1 (ko) 태양 전지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
N231 Notification of change of applicant