KR20190104356A - 메모리 시스템 자원 또는 성능 모니터링의 파티셔닝 - Google Patents
메모리 시스템 자원 또는 성능 모니터링의 파티셔닝 Download PDFInfo
- Publication number
- KR20190104356A KR20190104356A KR1020197022060A KR20197022060A KR20190104356A KR 20190104356 A KR20190104356 A KR 20190104356A KR 1020197022060 A KR1020197022060 A KR 1020197022060A KR 20197022060 A KR20197022060 A KR 20197022060A KR 20190104356 A KR20190104356 A KR 20190104356A
- Authority
- KR
- South Korea
- Prior art keywords
- memory
- partition
- execution environment
- transaction
- partition identifier
- Prior art date
Links
- 238000012544 monitoring process Methods 0.000 title claims abstract description 73
- 238000000638 solvent extraction Methods 0.000 title description 53
- 238000005192 partition Methods 0.000 claims abstract description 452
- 238000012545 processing Methods 0.000 claims abstract description 93
- 238000000034 method Methods 0.000 claims abstract description 81
- 230000008569 process Effects 0.000 claims abstract description 47
- 230000004044 response Effects 0.000 claims abstract description 41
- 230000007704 transition Effects 0.000 claims description 12
- 238000003672 processing method Methods 0.000 claims 1
- 238000013507 mapping Methods 0.000 description 22
- 239000000872 buffer Substances 0.000 description 19
- 238000013519 translation Methods 0.000 description 11
- 238000013459 approach Methods 0.000 description 10
- 238000003860 storage Methods 0.000 description 9
- 238000007726 management method Methods 0.000 description 7
- 230000000903 blocking effect Effects 0.000 description 6
- 238000013468 resource allocation Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 230000003993 interaction Effects 0.000 description 5
- 230000007246 mechanism Effects 0.000 description 5
- 230000001960 triggered effect Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 238000007667 floating Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 238000011144 upstream manufacturing Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 230000001934 delay Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 230000006399 behavior Effects 0.000 description 2
- 238000002372 labelling Methods 0.000 description 2
- 230000006855 networking Effects 0.000 description 2
- 230000008520 organization Effects 0.000 description 2
- 230000002085 persistent effect Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- WBMKMLWMIQUJDP-STHHAXOLSA-N (4R,4aS,7aR,12bS)-4a,9-dihydroxy-3-prop-2-ynyl-2,4,5,6,7a,13-hexahydro-1H-4,12-methanobenzofuro[3,2-e]isoquinolin-7-one hydrochloride Chemical compound Cl.Oc1ccc2C[C@H]3N(CC#C)CC[C@@]45[C@@H](Oc1c24)C(=O)CC[C@@]35O WBMKMLWMIQUJDP-STHHAXOLSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 235000003642 hunger Nutrition 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012913 prioritisation Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000037351 starvation Effects 0.000 description 1
- 238000012384 transportation and delivery Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0608—Saving storage space on storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
- G06F12/0846—Cache with multiple tag or data arrays being simultaneously accessible
- G06F12/0848—Partitioned cache, e.g. separate instruction and operand caches
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/0644—Management of space entities, e.g. partitions, extents, pools
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0653—Monitoring storage devices or systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
- G06F9/45533—Hypervisors; Virtual machine monitors
- G06F9/45558—Hypervisor-specific management and integration aspects
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/466—Transaction processing
- G06F9/467—Transactional memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
- G06F9/5016—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals the resource being the memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5061—Partitioning or combining of resources
- G06F9/5077—Logical partitioning of resources; Management or configuration of virtualized resources
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
- G06F9/526—Mutual exclusion algorithms
- G06F9/528—Mutual exclusion algorithms by using speculative mechanisms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
- G06F9/45533—Hypervisors; Virtual machine monitors
- G06F9/45558—Hypervisor-specific management and integration aspects
- G06F2009/45583—Memory management, e.g. access or allocation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/28—Using a specific disk cache architecture
- G06F2212/282—Partitioned cache
Abstract
메모리 트랜잭션들은 메모리 트랜잭션과 관련된 소프트웨어 실행 환경에 할당된 파티션 식별자를 지정하는 메모리 시스템 구성요소에 발행된다. 메모리 시스템 구성요소는 처리될 메모리 트랜잭션에 의해 지정된 파티션 식별자에 의존하여 메모리 시스템 구성요소 파라미터들의 복수의 세트 중 하나를 선택한다. 메모리 시스템 구성요소는 메모리 트랜잭션을 처리하기 위한 자원의 할당을 제어하거나 파라미터들의 선택된 세트에 의존하여 자원에 대한 경쟁을 관리하거나, 또는 메모리 트랜잭션의 처리에 응답하여 파라미터들의 선택된 세트에 의해 지정된 성능 모니터링 데이터를 갱신한다. 파티션 식별자 재매핑 회로는 제1 소프트웨어 실행 환경에 의해 메모리 트랜잭션에 대해 지정된 가상 파티션 식별자를, 메모리 시스템 구성요소에 발행된 메모리 트랜잭션으로 지정되는 물리적 파티션 식별자에 재매핑하도록 제공된다.
Description
본 기술은 데이터 처리 분야에 관한 것이다.
애플리케이션 또는 가상 머신과 같은 2개 이상의 소프트웨어 실행 환경은, 소프트웨어 실행 환경 간에 공유되는 공통 메모리 시스템에 대한 액세스로 동일한 데이터 처리 시스템에서 실행될 수 있다. 일부 시스템의 경우, 공유 메모리 시스템에서 너무 많은 자원을 사용하는 다른 소프트웨어 실행 환경으로 인해 하나의 소프트웨어 실행 환경의 성능을 억제하지 않는(hold back) 것이 중요할 수 있다. 이 문제는 "노이지 이웃(noisy neighbour)" 문제라고 불릴 수 있으며 예를 들어 엔터프라이즈 네트워킹(enterprise networking) 또는 서버 시스템에 특히 중요할 수 있다.
적어도 몇몇 예들은,
복수의 소프트웨어 실행 환경 중 하나의 소프트웨어 실행 환경의 명령들에 응답하여 데이터 처리를 수행하는 처리 회로와,
데이터에 액세스하기 위한 메모리 트랜잭션들을 처리하는 적어도 하나의 메모리 시스템 구성요소를 구비하는 장치를 제공하고, 각 메모리 트랜잭션이 상기 메모리 트랜잭션과 관련된 소프트웨어 실행 환경에 할당된 파티션 식별자를 지정하며,
처리될 메모리 트랜잭션에 응답하여, 상기 적어도 하나의 메모리 시스템 구성요소는 메모리 트랜잭션을 처리하기 위한 자원의 할당을 제어하거나 메모리 트랜잭션에 의해 지정된 상기 파티션 식별자에 의존하여 선택된 메모리 시스템 구성요소 파라미터들의 선택된 세트에 의존하여 상기 자원에 대한 경쟁을 관리하거나, 또는 상기 파티션 식별자에 의존하여, 성능 모니터링 데이터가 메모리 트랜잭션에 응답하여 갱신되는지 여부를 제어하도록 구성되고,
상기 장치는 제1 소프트웨어 실행 환경에 의해 메모리 트랜잭션에 대해 지정된 가상 파티션 식별자를, 상기 적어도 하나의 메모리 시스템 구성요소에 발행된 메모리 트랜잭션으로 지정되는 물리적 파티션 식별자에 재매핑하는 파티션 식별자 재매핑 회로를 구비한다.
적어도 몇몇 예들은,
복수의 소프트웨어 실행 환경 중 하나의 소프트웨어 실행 환경의 명령들에 응답하여 데이터 처리를 수행하기 위한 수단과,
데이터에 액세스하기 위한 메모리 트랜잭션들을 처리하기 위한 적어도 하나의 수단을 구비하는 장치를 제공하고, 각 메모리 트랜잭션이 상기 메모리 트랜잭션과 관련된 소프트웨어 실행 환경에 할당된 파티션 식별자를 지정하며,
처리될 메모리 트랜잭션에 응답하여, 상기 메모리 트랜잭션들을 처리하기 위한 수단은 메모리 트랜잭션을 처리하기 위한 자원의 할당을 제어하거나 메모리 트랜잭션에 의해 지정된 상기 파티션 식별자에 의존하여 선택된 메모리 시스템 구성요소 파라미터들의 선택된 세트에 의존하여 상기 자원에 대한 경쟁을 관리하거나, 또는 성능 모니터링 데이터가 상기 파티션 식별자에 의존하여 갱신되는지 여부를 제어하도록 구성되고,
상기 장치는 제1 소프트웨어 실행 환경에 의해 메모리 트랜잭션에 대해 지정된 가상 파티션 식별자를, 메모리 트랜잭션들을 처리하기 위한 상기 적어도 하나의 수단에 발행된 메모리 트랜잭션으로 지정되는 물리적 파티션 식별자에 재매핑하기 위한 수단을 구비한다.
적어도 몇몇 예들은,
복수의 소프트웨어 실행 환경 중 하나의 소프트웨어 실행 환경의 명령들을 처리하는 단계와,
각 메모리 트랜잭션이 상기 메모리 트랜잭션과 관련된 소프트웨어 실행 환경에 할당된 파티션 식별자를 지정하는, 메모리 트랜잭션들을, 적어도 하나의 메모리 시스템 구성요소에 발행하는 단계와,
처리될 메모리 트랜잭션에 응답하여, 메모리 시스템 구성요소가 메모리 트랜잭션을 처리하기 위한 자원의 할당을 제어하거나 메모리 트랜잭션에 의해 지정된 상기 파티션 식별자에 의존하여 선택된 메모리 시스템 구성요소 파라미터들의 선택된 세트에 의존하여 상기 자원에 대한 경쟁을 관리하거나, 또는 상기 파티션 식별자에 의존하여, 성능 모니터링 데이터가 메모리 트랜잭션에 응답하여 갱신되는지 여부를 제어하는 단계를 포함하는 데이터 처리 방법을 제공하고,
제1 소프트웨어 실행 환경에 의해 메모리 트랜잭션에 대해 지정된 가상 파티션 식별자는, 상기 적어도 하나의 메모리 시스템 구성요소에 발행된 메모리 트랜잭션으로 지정되는 물리적 파티션 식별자에 재매핑된다.
본 기술의 추가적인 국면, 특징 및 이점은 첨부도면을 참조하면서 판독되는 이하의 예의 설명으로부터 밝혀질 것이다.
도 1은 메모리 시스템을 구비하는 데이터 처리 시스템의 일례를 개략적으로 도시한다.
도 2는 메모리 트랜잭션과 관련된 소프트웨어 실행 환경에 할당된 파티션 식별자에 의존하여 메모리 시스템 자원의 파티셔닝 제어의 예를 개략적으로 도시한다.
도 3은 파티션 식별자를 지정하는 메모리 트랜잭션들을 발행하기 위한 처리 회로의 일례를 개략적으로 도시한다.
도 4는 처리 회로에 의해 실행되는 상이한 소프트웨어 실행 환경의 예를 도시한다.
도 5는 상이한 소프트웨어 실행 환경에 파티션 식별자를 할당하는 예를 도시한다.
도 6은 주어진 메모리 트랜잭션에 대해 어떤 파티션 식별자가 지정되는지를 제어하기 위한 제어 레지스터의 예를 도시한다.
도 7은 마스터 장치로부터 메모리 트랜잭션을 발행하는 방법을 나타내는 흐름도이다.
도 8은 처리 회로의 현재 동작 상태에 의존해서 파티션 식별자 레지스터의 선택을 개략적으로 도시한다.
도 9는 가상 파티션 식별자를 물리적 파티션 식별자에 재매핑하는 예를 개략적으로 도시한다.
도 10은 가상 파티션 식별자를 물리적 파티션 식별자에 매핑하는 방법을 나타내는 흐름도이다.
도 11은 명령 및 데이터 메모리 트랜잭션들에 대한 개별적인 파티션 식별자를 생성하는 예를 개략적으로 도시한다.
도 12는 메모리 시스템 구성요소에서 메모리 트랜잭션에 응답하는 방법을 나타내는 흐름도이다.
도 13은 파티션 식별자에 의존해서 캐시 자원의 할당을 제어하고 및/또는 파티션 식별자에 근거해서 선택된 성능 모니터링 데이터를 갱신하는 캐시의 예를 도시한다.
도 14는 파티션 식별자에 의존하여 선택된 용량 임계값에 따라 캐시로의 할당을 제어하는 방법을 나타내는 흐름도이다.
도 15는 파티션 식별자에 의존하여 캐시의 어느 부분에 데이터가 할당될 수 있는지를 제어하는 예를 도시한다.
도 16은 파티션 식별자에 의해 설정된 제한에 근거하여 메모리 트랜잭션에 대한 선호도를 선택하는 프로세스를 흐름도 형태로 도시한다.
도 17은 트랜잭션을 전달하는 메모리 시스템을 개략적으로 도시한다.
도 18은 제한에 대한 사용량 측정시 카운터 회로의 사용을 개략적으로 도시한다.
도 19는 메모리 트랜잭션에 대한 메모리 시스템 구성요소의 버퍼 사용을 도시한다.
도 20은 파티션 식별자에 근거하여 데이터 처리를 수행하기 위한 프로세스를 흐름도 형태로 도시한다.
도 2는 메모리 트랜잭션과 관련된 소프트웨어 실행 환경에 할당된 파티션 식별자에 의존하여 메모리 시스템 자원의 파티셔닝 제어의 예를 개략적으로 도시한다.
도 3은 파티션 식별자를 지정하는 메모리 트랜잭션들을 발행하기 위한 처리 회로의 일례를 개략적으로 도시한다.
도 4는 처리 회로에 의해 실행되는 상이한 소프트웨어 실행 환경의 예를 도시한다.
도 5는 상이한 소프트웨어 실행 환경에 파티션 식별자를 할당하는 예를 도시한다.
도 6은 주어진 메모리 트랜잭션에 대해 어떤 파티션 식별자가 지정되는지를 제어하기 위한 제어 레지스터의 예를 도시한다.
도 7은 마스터 장치로부터 메모리 트랜잭션을 발행하는 방법을 나타내는 흐름도이다.
도 8은 처리 회로의 현재 동작 상태에 의존해서 파티션 식별자 레지스터의 선택을 개략적으로 도시한다.
도 9는 가상 파티션 식별자를 물리적 파티션 식별자에 재매핑하는 예를 개략적으로 도시한다.
도 10은 가상 파티션 식별자를 물리적 파티션 식별자에 매핑하는 방법을 나타내는 흐름도이다.
도 11은 명령 및 데이터 메모리 트랜잭션들에 대한 개별적인 파티션 식별자를 생성하는 예를 개략적으로 도시한다.
도 12는 메모리 시스템 구성요소에서 메모리 트랜잭션에 응답하는 방법을 나타내는 흐름도이다.
도 13은 파티션 식별자에 의존해서 캐시 자원의 할당을 제어하고 및/또는 파티션 식별자에 근거해서 선택된 성능 모니터링 데이터를 갱신하는 캐시의 예를 도시한다.
도 14는 파티션 식별자에 의존하여 선택된 용량 임계값에 따라 캐시로의 할당을 제어하는 방법을 나타내는 흐름도이다.
도 15는 파티션 식별자에 의존하여 캐시의 어느 부분에 데이터가 할당될 수 있는지를 제어하는 예를 도시한다.
도 16은 파티션 식별자에 의해 설정된 제한에 근거하여 메모리 트랜잭션에 대한 선호도를 선택하는 프로세스를 흐름도 형태로 도시한다.
도 17은 트랜잭션을 전달하는 메모리 시스템을 개략적으로 도시한다.
도 18은 제한에 대한 사용량 측정시 카운터 회로의 사용을 개략적으로 도시한다.
도 19는 메모리 트랜잭션에 대한 메모리 시스템 구성요소의 버퍼 사용을 도시한다.
도 20은 파티션 식별자에 근거하여 데이터 처리를 수행하기 위한 프로세스를 흐름도 형태로 도시한다.
도 1은 N개의 프로세싱 클러스터들(4)(N은 1 이상)을 구비하는 데이터 처리 시스템(2)의 일례를 개략적으로 도시하며, 여기서 각 프로세싱 클러스터는 CPU(central processing unit) 또는 GPU(graphics processing unit)와 같은 한 개 이상의 처리 유닛을 포함한다. 각 처리 유닛(6)은 적어도 하나의 캐시, 예를 들면, 레벨 1 데이터 캐시(8), 레벨 1 명령 캐시(10) 및 공유 레벨 2 캐시(12)를 포함할 수 있다. 이것은 가능한 캐시 계층구조의 단지 일례이며 다른 캐시 구성이 사용될 수 있음을 알 것이다. 동일한 클러스터 내의 처리 유닛(6)은 클러스터 인터커넥트(14)에 의해 결합된다. 클러스터 인터커넥트는 처리 유닛 중 어느 하나에 액세스 가능한 데이터를 캐싱(caching)하기 위한 클러스터 캐시(16)를 가질 수 있다.
시스템 온 칩(SoC) 인터커넥트(18)는 N개의 클러스터와 어떤 다른 마스터 디바이스(22)(디스플레이 제어기 또는 직접 메모리 액세스(DMA) 제어기와 같은)를 연결한다. SoC 인터커넥트는 그것에 접속된 마스터들 중의 어느 하나에 액세스 가능한 데이터를 캐싱하기 위한 시스템 캐시(20)를 가질 수 있다. SoC 인터커넥트(18)는 어떤 공지된 코히런시(coherency) 프로토콜에 따라 각각의 캐시 8, 10, 12, 16, 20 사이의 코히런시를 제어한다. SoC 인터커넥트는 또한 각각 DRAM 또는 SRAM과 같은 대응하는 메모리(25)에 대한 액세스를 제어하기 위해, 하나 이상의 메모리 제어기(24)에 결합된다. SoC 인터커넥트(18)는 또한 트랜잭션(transactions)을 암호화/복호화 기능을 제공하기 위한 암호화 유닛(crypto unit)과 같은, 다른 슬레이브 장치로 향하게 할 수 있다.
따라서, 데이터 처리 시스템(2)은 처리 유닛(6) 및 다른 마스터 장치(22)에 의해 발행된 트랜잭션들에 응답하여 데이터를 저장하고 데이터에 대한 액세스를 제공하기 위한 메모리 시스템을 구비한다. 캐시 8, 10, 12, 16, 20, 인터커넥트 14, 18, 메모리 제어기(24) 및 메모리 디바이스(25)는 각각 메모리 시스템의 구성요소로서 간주될 수 있다. 메모리 시스템 구성요소의 다른 예는 메모리 액세스에 사용된 메모리 어드레스들을 변환하는데 사용되는, 메모리 관리 유닛 또는 변환 색인 버퍼(translation lookaside buffers)(처리 유닛(6) 자체 내에서 또는 시스템 온 칩 인터커넥트(18) 내에서 더 아래 또는 메모리 시스템의 또 다른 부분)를 포함할 수 있고, 그래서 또한 메모리 시스템의 일부로서 간주될 수 있다. 일반적으로, 메모리 시스템 구성요소는 메모리 데이터에 액세스하거나 그러한 메모리 트랜잭션의 처리를 제어하기 위한 메모리 트랜잭션을 서비스하기 위해 사용되는 데이터 처리 시스템의 임의의 구성요소를 포함할 수 있다.
메모리 시스템은 메모리 트랜잭션들을 처리하기 위해 이용 가능한 다양한 자원(resources)을 가질 수 있다. 예를 들어, 캐시 8, 10, 12, 16, 20은 프로세서들(6) 중 하나에서 실행되는 주어진 소프트웨어 실행 환경에 필요한 데이터를 캐싱하기 위해 이용 가능한 저장 용량을 가지고 있어, 그들이 메인 메모리(25)로부터 페치(fetched)되어야 하는 경우보다 데이터나 명령에 더 빨리 액세스할 수 있다. 마찬가지로, MMU/TLB는 어드레스 변환 데이터를 캐싱하는데 이용 가능한 용량을 가질 수 있다. 또한, 인터커넥트 14, 18, 메모리 제어기(24) 및 메모리 디바이스(25)는 각각 메모리 트랜잭션들을 처리하기 위해 이용 가능한 일정량의 대역폭을 가질 수 있다.
처리 요소(6)에서 실행되는 다수의 소프트웨어 실행 환경이 메모리 시스템에 대한 액세스를 공유할 때, 하나의 소프트웨어 실행 환경이 자원의 공평한 분배보다 많이 사용하여 방지하여, 다른 실행 환경이 성능의 손실을 인지하는 것을 방지하는 것이 바람직할 수 있다. 이것은, 데이터 센터 서버의 활용도를 높이기 위해서, 주어진 양의 메모리 용량과 상호 작용하는 독립적인 소프트웨어 프로세스의 수를 증가시켜 자본 지출(capital expenditure)을 감소시키려는 요구가 증가하고 있는 데이터 센터(서버) 애플리케이션에 특히 중요할 수 있다. 그럼에도 불구하고, 웹 애플리케이션 테일 레이턴시 목적(tail latency objectives)을 충족해야 한다는 요구가 여전히 있을 것이므로 서버에서 실행중인 한 프로세스가 다른 프로세스가 겪는 정도까지 메모리 시스템 자원을 독점할 수 있다면 바람직하지 않다. 마찬가지로, 네트워킹 애플리케이션의 경우, 이전에는 별도의 SoC에 있던 단일 SoC에 여러 기능을 결합하는 것이 점점 더 일반적이다. 이것은 다시 소프트웨어 실행 환경 간의 성능 상호작용을 제한하고 성능 상호작용을 제한하면서 이러한 독립적인 프로세스가 공유 메모리에 액세스하도록 허용할 필요가 있는지 모니터링하고자 하는 욕구를 이어진다.
도 2는 대응하는 메모리 트랜잭션들을 발행하는 소프트웨어 실행 환경에 의존하여 메모리 시스템 자원의 할당의 제어를 분할하는 예를 개략적으로 도시한다. 이러한 맥락에서, 소프트웨어 실행 환경은 데이터 처리 시스템 내의 처리 유닛에 의해 실행되는, 임의의 프로세스 또는 프로세스의 일부일 수 있다. 예를 들어, 소프트웨어 실행 환경은 애플리케이션, 게스트 운영체제 또는 가상 머신, 호스트 운영체제 또는 하이퍼바이저, 시스템의 상이한 보안 상태를 관리하기 위한 보안 모니터 프로그램, 또는 이들 유형의 프로세스 중의 어느 하나의 하위 부분(sub-portion)(예를 들면, 단일 가상 머신이 별도의 소프트웨어 실행 환경으로서 간주된 상이한 부분을 가질 수도 있음)을 구비할 수도 있다. 도 2에 도시된 바와 같이, 각 소프트웨어 실행 환경에는 그 소프트웨어 실행 환경과 관련되는 메모리 트랜잭션과 함께 메모리 시스템 구성요소에 전달되는 주어진 파티션 식별자(30)가 할당될 수 있다.
메모리 시스템 구성요소 내에서, 자원 할당 또는 경쟁 해결 동작(contention resolution operation)은 파티션 식별자에 근거하여 선택된 메모리 시스템 구성요소 파라미터의 다수의 세트 중 하나에 의거하여 제어될 수 있다. 예를 들어, 도 2에 도시된 바와 같이, 각각의 소프트웨어 실행 환경에는, 트랜잭션과 관련된 파티션 식별자에 근거하여 선택되는 주어진 트랜잭션을 서비스하는 경우에 관련 할당 임계값과 함께, 그 소프트웨어 실행 환경과 관련된 데이터/명령에 대해서 할당될 수 있는 캐시 용량의 최대량을 나타내는 할당 임계값이 할당될 수 있다. 예를 들어, 도 2에서 파티션 식별자 0과 관련된 트랜잭션은 캐시의 저장 용량의 최대 50%까지 데이터를 할당할 수 있으며, 캐시의 최소 50%는 다른 용도로 사용할 수 있다.
마찬가지로, 메모리 트랜잭션을 서비스하기 위해 이용 가능한 한정된 양의 대역폭을 갖는 메모리 제어기(24)와 같은 메모리 시스템 구성요소에 있어서, 최소 및/또는 최대 대역폭 임계값이 각각의 파티션 식별자에 대해 지정될 수 있다. 주어진 파티션 식별자와 관련된 메모리 트랜잭션은, 주어진 기간 내에서 그 파티션 식별자를 지정하는 메모리 트랜잭션이 최소의 대역폭의 양보다 적게 사용되었으면 우선순위가 부여될 수 있는 반면, 동일한 파티션 식별자를 지정하는 트랜잭션에 대해 최대 대역폭이 이미 사용되거나 초과되었으면 메모리 트랜잭션에 대해 감소된 우선순위가 사용될 수 있다.
이들 제어 기법은 아래에서 더 자세히 논의될 것이다. 이들은 메모리 시스템 자원의 제어가 대응하는 트랜잭션들을 발행한 소프트웨어 실행 환경에 근거하여 분할될 수 있는 방식의 단지 두 가지 예임을 알 수 있을 것이다. 일반적으로, 메모리 시스템에 의해 제공되는 자원의 상이한 분할된 부분들을 다른 프로세스가 "볼" 수 있게 함으로써, 프로세스들 간 성능 상호작용이 제한되어 위에서 언급한 문제를 해결하는데 도움이 될 수 있다.
마찬가지로, 메모리 트랜잭션들과 관련된 파티션 식별자는 메모리 시스템 내에서 성능 모니터링을 분할하기 위해 사용될 수 있으므로, 각 파티션 식별자에 대해 별도의 성능 모니터링 데이터의 세트가 추적될 수 있어, 주어진 소프트웨어 실행 환경(또는 소프트웨어 실행 환경의 그룹)에 고유한 정보가 식별되도록 허용함으로써 성능 모니터링 데이터가 모든 소프트웨어 실행 환경 전반에 걸쳐 기록된 경우보다 더 쉽게 잠재적인 성능 상호작용의 원인을 식별할 수 있다. 이것은 또한 잠재적인 성능 상호작용 효과를 진단하는데 도움이 될 수 있고, 가능한 솔루션의 식별에 도움을 준다.
파티션 식별자의 설정, 대응하는 소프트웨어 실행 환경에 대해 설정된 파티션 식별자에 근거한 메모리 트랜잭션의 라벨링(labelling), 메모리 시스템을 통한 파티션 식별자의 라우팅(routing), 및 메모리 시스템 내의 메모리 시스템 구성요소에서의 파티션 기반 제어의 제공을 제어하기 위한 아키텍처에 대해서 이하에 설명한다. 이 아키텍처는 파티션 식별자에 대해서 다양한 용도로 확장 가능하다. 파티션 식별자의 사용은 메모리 시스템의 기존 아키텍처 의미를 변경하지 않고 계층화하기 위한 것이므로, 메모리 시스템에 의해 사용되는 특정 메모리 프로토콜에 의해 부과된 메모리 트랜잭션의 어드레싱(addressing), 코히런스(coherence) 및 필요한 오더링(ordering)은 자원/성능 모니터링 파티셔닝에 의해 영향을 받지 않을 것이다. 파티션 식별자를 사용하여 자원 할당을 제어할 때, 이것은 주어진 소프트웨어 실행 환경에 대한 메모리 트랜잭션을 서비스할 때 달성되는 성능에 영향을 줄 수 있지만, 구조적으로 유효한 계산의 결과에는 영향을 미치지 않는다. 즉, 파티션 식별자는 메모리 트랜잭션의 성과(outcome) 또는 결과(result)(예를 들어, 어떤 데이터가 액세스되는지)를 변경하지 않고, 단지 그 메모리 트랜잭션에 대해 달성된 타이밍 또는 성능에 영향을 미친다.
도 3은 처리 유닛(6)의 일례를 좀 더 상세하게 개략적으로 도시한다. 프로세서는 명령 캐시(10)로부터 명령들을 페치하는 페치 스테이지(40)와, 페치된 명령들을 디코딩하는 디코드 스테이지(42)와, 그들의 피연산자가 이용 가능하게 될 때까지 기다리는 동안 명령들을 큐잉(queueing)하고 피연산자가 이용 가능할 때 실행을 위한 명령들을 발행하는 발행 큐(issue queue)(46)를 포함하는 발행 스테이지(44)와, 대응하는 처리 동작을 수행하기 위해 상이한 클래스의 명령들을 실행하는 다수의 실행 유닛(50)을 포함하는 실행 스테이지(48)와, 처리 동작의 결과를 데이터 레지스터(54)에 기록하는 라이트 백(wirte back) 스테이지(52)를 포함하는, 다수의 파이프라인 스테이지들을 포함하는 프로세싱 파이프라인을 포함한다. 데이터 처리 동작을 위한 소스 피연산자는 실행 스테이지(48)에 의해 레지스터(54)로부터 판독될 수 있다. 이 예에서, 실행 스테이지(48)는 산술 혹은 논리 연산을 수행하기 위한 ALU(산술/논리 유닛)와, 부동 소수점 값을 사용하여 연산을 수행하는 부동 소수점(FP) 유닛과, 메모리 시스템으로부터 레지스터(54)로 데이터를 로드하는 로드 동작 또는 레지스터(54)로부터 메모리 시스템에 데이터를 저장하는 저장 동작을 수행하는 로드/저장 유닛을 포함한다. 이들은 가능한 실행 유닛의 단지 몇몇 예이며 다른 타입이 제공될 수 있음을 이해할 것이다. 유사하게, 다른 예는 파이프라인 스테이지의 상이한 구성을 가질 수 있다. 예를 들어, 비순차(out-of-order) 프로세서에서는, 명령들이 캐시(10)로부터 페치된 순서와 다른 순서로 실행되는 명령들의 커미트먼트(commitment) 및 실행을 추적하기 위한 리오더 버퍼(reorder buffer)뿐만 아니라, 명령에 의해 지정된 아키텍처 레지스터 지정자를, 하드웨어에 제공된 레지스터(54)를 식별하는 물리적 레지스터 지정자에 재매핑하기 위해 추가 레지스터 리네이밍(renaming) 스테이지가 제공될 수 있다. 유사하게, 도 1에 도시되지 않은 다른 메카니즘이 여전히 제공될 수 있고, 예를 들어, 분기 예측 기능이 제공될 수 있다.
프로세서(6)는 예를 들어 실행중인 프로그램의 실행의 현재 포인트를 나타내는 프로그램 카운터를 저장하는 프로그램 카운터 레지스터(62)와, 프로세서가 명령들을 실행하고 있는 현재 예외 레벨의 표시를 저장하는 예외 레벨 레지스터(64)와, 프로세서가 비보안(non-secure) 또는 보안 상태인지 여부의 표시를 저장하는 보안 상태 레지스터(66)와, 메모리 시스템 자원 및 성능 모니터링 파티셔닝을 제어하는 메모리 파티셔닝 및 모니터링(MPAM) 제어 레지스터(68)(MPAM 제어 레지스터는 아래에서 더 자세히 설명된다)를 포함하는, 다수의 제어 레지스터(60)를 갖는다. 다른 제어 레지스터가 또한 제공될 수 있음을 이해할 것이다.
프로세서는 메모리 트랜잭션에 응답하여 메모리 시스템에 대한 액세스를 제어하기 위한 메모리 관리 유닛(MMU)(70)을 갖는다. 예를 들어, 로드 또는 저장 명령을 만날 때, 로드/저장 유닛은 가상 어드레스를 지정하는 대응하는 메모리 트랜잭션을 발행한다. 가상 어드레스는 변환 색인 버퍼(TLB)(72)에 저장된 어드레스 매핑 데이터를 사용하여 가상 어드레스를 물리적 어드레스로 변환하는 메모리 관리 유닛(MMU)(70)에 제공된다. 각각의 TLB 엔트리는 어드레스를 어떻게 변환할지를 식별하는 매핑 데이터뿐만 아니라, 프로세서가 어드레스 공간의 대응 페이지 내의 어드레스를 판독하거나 기록하도록 허용되는지 여부를 정의하는 관련 액세스 허용 데이터를 식별할 수 있다. 일부 예에서, 어드레스 변환의 다수의 스테이지가 있을 수 있고, 그래서 로드/저장 유닛(50)에 의해 생성된 가상 어드레스를 중간 물리적 어드레스에 매핑하기 위한 변환의 제1 스테이지를 제공하는 스테이지 1 TLB, 및 액세스될 데이터를 식별하기 위해 메모리 시스템에 의해 사용되는 물리적 어드레스에 중간 물리적 어드레스를 매핑하기 위한 변환의 제2 스테이지를 제공하는 스테이지 2 TLB와 같은, 다수의 TLB가 있을 수 있다. 스테이지 1 TLB에 대한 매핑 데이터는 운영체제의 제어 하에 설정될 수 있는 반면, 스테이지 2 TLB에 대한 매핑 데이터는 하이퍼바이저의 제어 하에, 예를 들어 가상화를 지원하도록 설정될 수 있다. 간략화를 위한 도 3은 로드/저장 유닛에 의해 트리거되는 데이터 액세스에 응답하여 액세스되는 MMU를 도시하지만, MMU는 또한 명령 캐시(10)에 아직 저장되지 않은 명령의 페칭(fetching)을 페치 스테이지(40)가 요구할 때, 또는 명령 캐시(10)가 명령이 실제로 페치 스테이지(40)에 의해 요구되기 전에 명령을 캐시로 프리페치하기 위한 명령 프리페치(prefetch) 동작을 개시하면 액세스될 수 있다. 따라서, 실행될 명령의 가상 어드레스는 마찬가지로 MMU(70)를 사용하여 물리적 어드레스로 변환될 수 있다.
TLB(72)에 더하여, MMU는 페이지 테이블 워크(page table walk) 동안에 TLB에 로딩될 매핑 데이터를 식별하기 위해 사용되는 데이터를 캐싱하기 위한 페이지 워크 캐시(74)와 같은 다른 유형의 캐시를 포함할 수도 있다. 메모리 시스템은 가상 메모리 어드레스 공간의 각 페이지에 대한 어드레스 매핑 데이터를 지정하는 페이지 테이블을 저장할 수 있다. TLB(72)는 다수의 최근 액세스된 페이지에 대한 페이지 테이블 엔트리의 서브세트를 캐싱할 수 있다. 프로세서가 TLB(72)에 저장된 대응하는 어드레스 매핑 데이터를 갖지 않은 페이지에 메모리 트랜잭션을 발행하면, 페이지 테이블 워크가 개시된다. 이것은, 필요한 페이지에 대한 어드레스 매핑 엔트리를 식별하기 위해 메모리에서 가로지르는(traverse) 페이지 테이블의 여러 레벨이 있을 수 있기 때문에 상대적으로 느릴 수 있다. 페이지 테이블 워크를 가속화하기 위해, 페이지 테이블의 최근 액세스된 페이지 테이블 엔트리는 페이지 워크 캐시(74)에 배치될 수 있다. 이들은 전형적으로 필요한 페이지에 대한 매핑을 실제로 지정하는 최종 레벨 페이지 테이블 엔트리 이외의 페이지 테이블 엔트리일 것이다. 이들 상위 레벨 페이지 테이블 엔트리는 전형적으로 대응하는 어드레스 범위에 대한 다른 페이지 테이블 엔트리가 메모리에서 발견될 수 있는 곳을 지정할 것이다. 이전 페이지 테이블 워크에서 가로지른 페이지 테이블의 적어도 일부 레벨을 페이지 워크 캐시(74)에 캐싱함으로써, 페이지 테이블 워크의 동일한 초기 부분을 공유하는 다른 어드레스에 대한 페이지 테이블 워크를 보다 빠르게 수행할 수 있다. 대안으로, 페이지 테이블 엔트리 자체를 캐싱하기보다는, 페이지 워크 캐시(74)는 메모리 내에서 이들 페이지 테이블 엔트리가 발견될 수 있는 어드레스를 캐시할 수 있으므로, 이들 어드레스가 메모리 내의 다른 페이지 테이블 엔트리를 먼저 액세스함으로써 식별될 수 있는 경우보다 더 빠르게 다시 주어진 페이지 테이블 엔트리가 액세스될 수 있다.
도 4는 프로세서(6)에 의해 실행될 수 있는 상이한 소프트웨어 실행 환경의 예를 도시한다. 이 예에서, 아키텍처는 특권 레벨에서 증가하는 4개의 상이한 예외 레벨 EL0 내지 EL3을 지원한다(EL3은 가장 높은 특권 예외 레벨을 가지며 EL0는 가장 낮은 특권 예외 레벨을 갖는다). 일반적으로, 더 높은 특권 레벨은 더 낮은 특권 레벨보다 더 큰 특권을 가지므로, 적어도 일부 데이터에 액세스할 수 있고 및/또는 낮은 특권 레벨에서는 이용 가능하지 않은 일부 처리 동작을 수행할 수 있다. 애플리케이션(80)은 가장 낮은 특권 레벨 EL0에서 실행된다. 다수의 게스트 운영체제(82)는 EL0에서 하나 이상의 애플리케이션(80)을 관리하는 각 게스트 운영체제(82)과 함께 특권 레벨 EL1에서 실행된다. 하이퍼바이저 또는 호스트 운영체제로도 알려진 가상 머신 모니터는 예외 레벨 EL2에서 실행되고 각각의 게스트 운영체제(82)의 가상화를 관리한다. 더 낮은 예외 레벨로부터 더 높은 예외 레벨로의 천이는 예외 이벤트(예를 들면, 하이퍼바이저에 의해 처리되어야 하는 이벤트로 인해 EL2로 천이될 수 있음)에 의해 발생할 수 있고, 다시 더 낮은 레벨로의 천이는 예외 이벤트의 처리로부터 복귀함으로써 발생할 수 있다. 일부 유형의 예외 이벤트는 그들이 취한 레벨과 동일한 예외 레벨에서 서비스될 수 있지만, 다른 예외 이벤트는 더 높은 예외 상태로 천이할 수 있다. 현재 예외 레벨 레지스터(64)는 예외 레벨 EL0 내지 EL3 중 어느 레벨에서 처리 회로(6)가 현재 코드를 실행하고 있는지를 나타낸다.
이 예에서, 시스템은 또한 보안 도메인(secure domain)(90)과 보통(normal)(보안이 낮은) 도메인(92) 간의 파티셔닝을 지원한다. 민감한 데이터 또는 명령들은 보안 도메인(90)에만 액세스 가능한 것으로 표시된 메모리 어드레스에 이들을 할당함으로써 보호될 수 있으며, 프로세서는 보안이 낮은 도메인(92)에서 실행되는 프로세스가 데이터 또는 명령을 액세스할 수 없도록 하는 하드웨어 메커니즘을 갖는다. 예를 들어, MMU(70)에 설정된 액세스 허용은 보안 도메인과 비보안 도메인 간의 파티셔닝을 제어할 수 있고, 또는 보안 상태 파티셔닝을 제어하기 위해 완전히 별개의 보안 메모리 관리 유닛이 사용될 수 있으며, 별개의 보안 및 비보안 MMU(70)는 각각의 보안 상태 내에서의 서브 제어를 위해 제공된다. 보안 도메인(90)과 보통 도메인(92) 간의 천이는 가장 높은 특권 레벨(EL3)에서 실행되는 보안 모니터 프로세스(94)에 의해 관리될 수 있다. 이것은 비보안 조작(80) 또는 운영체제(82)가 예를 들어 보안 도메인으로부터 데이터에 액세스하는 것을 방지하기 위해 도메인 간의 천이가 엄격하게 제어되도록 한다. 다른 예에서는, 하드웨어 기술은 보안 상태와 폴리스 이행(police transitions) 간의 분리를 강요하기 위해 사용될 수 있으므로, 보통 도메인(92)에서의 코드가 별도의 보안 모니터 프로세스(94)를 통해 천이하지 않고 보안 도메인(90)에서의 코드로 직접 분기하는 것이 가능하다 그러나, 설명을 쉽게 하기 위해, 이하의 후속하는 설명은 EL3에서 보안 모니터 프로세스(94)를 사용하는 예를 언급할 것이다. 보안 도메인(90) 내에서, 보안 세계(secure world) 운영체제(96)는 예외 레벨 EL1에서 실행되고 하나 이상의 신뢰할 수 있는 애플리케이션들(98)은 예외 레벨 EL0에서 그 운영체제(96)의 제어 하에 실행될 수 있다. 이 예에서는, 비록 원한다면 이것을 제공하는 것이 여전히 가능할 수 있지만, 보안 도메인에서는 가상화(virtualisation)가 지원되지 않기 때문에 보안 도메인(90)에는 예외 레벨 EL2가 존재하지 않는다. 그러한 보안 도메인(90)을 지원하기 위한 아키텍처의 예는 영국의 캠브리지의 ARM® Limited에 의해 제공된 Trustzone 아키텍처일 수 있다. 그럼에도 불구하고, 다른 기술들이 또한 사용될 수 있다는 것을 이해할 것이다. 일부 예는 2개보다 많은 보안 상태를 가질 수 있어, 3개 이상의 상태에 그들과 관련된 서로 다른 보안 레벨이 제공된다. 보안 상태 레지스터(66)는 현재 도메인이 보안 도메인(90)인지 비보안(92)인지를 나타내며, 이것은 어떤 데이터가 액세스될 수 있는지 또는 동작이 허용되는지를 제어하기 위해 어떤 액세스 허가를 사용할지를 MMU(70) 또는 다른 제어 유닛에 지시한다.
따라서, 도 4는 시스템상에서 실행될 수 있는 다수의 상이한 소프트웨어 실행 환경 80, 82, 84, 94, 96, 98을 나타낸다. 이들 소프트웨어 실행 환경의 각각에는 주어진 파티션 식별자(파티션 ID 또는 PARTID)가 할당될 수 있고, 또는 2개 이상의 소프트웨어 실행 환경의 그룹에는 공통 파티션 ID가 할당될 수 있다. 몇몇 경우에는, 단일 프로세스(예를 들면, 상이한 기능 또는 서브 루틴)의 개별 부분은 별도의 실행 환경으로 간주되고 별도의 파티션 ID가 할당될 수 있다. 예를 들어, 도 5는 가상 머신 VM(3) 및 그것 하에서 실행되는 2개의 애플리케이션 3741, 3974에 모두 PARTID 1가 할당되고, 제2 가상 머신 VM(7) 하에서 실행되는 특정 프로세스(3974)에는 PARTID 2가 할당되며, VM7 자체 및 그 아래에서 실행되는 또 다른 프로세스(1473)에는 PARTID 0이 할당된다. 각 소프트웨어 실행 환경에 맞춤 파티션 ID를 할당할 필요는 없다. 전용 파티션 ID가 할당되지 않은 소프트웨어 실행 환경에 사용되도록 디폴트 파티션 ID가 지정될 수 있다. 파티션 ID 공간의 일부가 각 소프트웨어 실행 환경에 할당되는 제어는 더 높은 특권 레벨의 소프트웨어에 의해 수행되고, 예를 들어 EL2에서 실행되는 하이퍼바이저는 EL1에서 실행되는 가상 시스템 운영체제에 대한 파티션의 할당을 제어한다. 그러나, 몇몇의 경우에는, 하이퍼바이저가 더 낮은 특권 레벨의 운영체제가 자신의 코드의 일부에 대해 또는 그것 하에서 실행되는 애플리케이션에 대해 자신의 파티션 ID를 설정하도록 허용할 수 있다. 또한, 일부 예에서는, 보안 세계(90)는 보안 세계 OS 또는 모니터 프로그램 EL3에 의해 제어되는, 보통 세계(92)와 완전히 별개의 파티션 ID 공간을 가질 수 있다.
도 6은 MPAM 제어 레지스터(68)의 일례를 도시한다. MPAM 제어 레지스터(68)는 처리 회로의 각각의 동작 상태에 각각 대응하는 다수의 파티션 ID 레지스터(100)(MPAM 시스템 레지스터로도 알려짐)를 포함한다. 이 예에서, 파티션 ID 레지스터(100)는 비보안 도메인(92) 내의 각각의 예외 레벨 EL0 내지 EL3에 대응하는 레지스터 MPAM0_EL1 내지 MPAM3_EL3, 및 보안 도메인(90)의 예외 레벨 EL1에 대응하는 선택적인 추가 파티션 ID 레지스터 MPAM1_EL1_S를 포함한다. 이 예에서는, 보안 도메인의 신뢰할 수 있는 애플리케이션들(98)이 이들 애플리케이션(98)을 실행하는 보안 세계 운영체제(96)에 매우 가깝게 묶여 있고 그래서 그들이 동일한 파티션 ID로 식별될 수 있다고 가정하기 때문에, 보안 도메인에서 EL0에 대해 제공된 파티션 ID 레지스터는 존재하지 않는다. 그러나, 다른 구현에서는, 별도의 파티션 ID 레지스터는 보안 세계에서 EL0에 대해 제공될 수 있다. 각 파티션 ID 레지스터(100)는 아래의 표 1에 나타낸 바와 같이 최대 3개의 파티션 ID에 대한 필드를 포함한다:
| ID명 | 설명 |
| PARTID_D | 데이터 요청에 사용된 파티션 ID. |
| PARTID_I | 명령 요청에 사용된 파티션 ID. |
| PMG | 성능 모니터링 그룹 ID. |
아래의 표 2는 각 동작 상태에서 실행되는 메모리 트랜잭션에 대해 어떤 파티션 ID 레지스터(100)가 사용되는지와, 어떤 동작 상태에서 각 파티션 ID 레지스터(100)가 제어되는지(즉, 어떤 동작 상태가 그 레지스터에 의해 지정된 정보를 갱신할 수 있는지)를 요약한다.
| 파티션 ID 레지스터 100 | 로부터 제어됨 | 실행시 ID들을 제어 | Notes(좀 더 자세한 내용은 아래에서 설명) |
| MPAM0_EL1 | NS_EL1 | MPAM1_EL1 = 0에서 PLK_EL0일 때 NS_EL0 (애플리케이션) |
MPAM0 _EL1 ID들은 가상화 옵션으로 재매핑될 수 있다. MPAM1 _EL1 제어 비트, PLK_EL0에 의해 무시될 수 있다 |
| MPAM1_EL1 |
NS_EL2 NS_EL1 |
NS_EL1 (게스트 OS) PLK_EL0 = 1인 경우 NS_EL0 |
MPAM1 _EL1 ID들은 가상화 옵션으로 재매핑될 수 있다. MPAM0_EL1을 무시할 수 있다. NS_EL2가 구현되지 않으면, MPAM1_EL1은 NS_EL1에 의해 제어된다. NS_EL2가 구현되는 경우, MPAM1_EL1은 MPAM2 _ EL2.EL1_WRINH가 1이면 NS_EL2로부터 제어될 수 있고, 또는 MPAM2_EL2.EL1_WRINH가 0이면 NS_EL2와 NS_EL1으로부터 제어될 수 있다. |
| MPAM2_EL2 | EL3 NS_EL2 |
NS_EL2 (하이퍼바이저) |
EL3이 구현되지 않거나 MPAM 보안 옵션이 구현되지 않으면, MPAM2 _EL2는 NS_EL2로부터만 제어된다. |
| MPAM1_EL1_S (옵션 - 제공되지 않으면, MPAM1_EL1은 S_EL1 및 S_EL0의 ID들을 제어하는 데 사용될 수 있다) |
EL3 S_EL1 |
S_EL1 S_EL0 (보안) |
MPAM1 _EL1_S는 MPAM3_EL3.EL1_S_WRINH가 1이면 EL3로부터 제어될 수 있고, 또는 MPAM3_EL3.EL1_S_WRINH가 0이면 EL3 및 S_EL1로부터 제어될 수 있다. |
| MPAM3_EL3 | EL3 | EL3 | MPAM3 _EL3은 EL3으로부터 제어된다. |
파티션 ID 레지스터에 대한 네이밍 규정(naming convention) MPAMx_Ely는, 파티션 ID 레지스터 MPAMx_ELy에 지정된 파티션 ID들이 동작 상태 ELx에 있을 때 처리 회로(6)에 의해 발행된 메모리 트랜잭션에 대해 사용되고, 상태 ELy가 그 파티션 ID 레지스터 MPAMx_ELy에 액세스할 수 있는 가장 낮은 예외 레벨이라는 것을 나타낸다. 그러나, 비보안 도메인에서 현재 예외 레벨이 EL0인 경우, MPAM0_EL1을 무시할 수 있다 - MPAM-EL1에 설정된 구성값 PLK_EL0이 1로 설정된 경우 MPAM1_EL1의 파티션 ID가 NS_EL0에서 실행될 때 사용된다. 따라서, EL1에 대한 제어는, 원하는 경우 EL0에 대한 제어를 무시할 수 있다. 이것은 특정 가상 머신 하에서 실행되는 모든 애플리케이션이 동일한 파티션 ID를 사용하도록 제한하여 동일한 가상 머신 내의 애플리케이션 간에 컨텍스트 전환(context switch)이 있을 때마다 MPAM0_EL1을 갱신할 필요가 없도록 하는 데 유용한다. 구성 파라미터 PLK_EL0은 이 예에서 MPAM1_EL1(그 구성 파라미터를 설정하는 더 높은 예외 레벨에 대응하는 파티션 ID 레지스터)에 저장되는 것으로 설명되지만, 또 다른 제어 레지스터에도 저장될 수 있다.
일반적으로, 동일한 상태(예를 들면, EL0에서의 상이한 애플리케이션 또는 EL1에서의 상이한 게스트 운영체제)에서 실행되는 상이한 프로세스 사이에서 전환할 때, 예외 이벤트는 해당 예외 상태에서 실행중인 프로세스 (예를 들면, EL1에서의 운영체제 또는 EL2에서의 하이퍼바이저)가 새로운 프로세스가 계속되도록 처리를 더 낮은 예외 상태로 되돌리기 전에 관련 파티션 ID 레지스터(100)의 파티션 ID들을 갱신하는 더 높은 예외 상태로의 전환을 트리거한다. 따라서, 주어진 프로세스와 관련된 파티션 ID들을, 효과적으로 그 프로세스와 관련된 컨텍스트 정보의 일부로서 볼 수 있는데, 그것은 그 프로세스로부터 또는 프로세스로 전환할 때 프로세서의 아키텍처 상태의 일부로서 저장 및 복원된다.
그러나, 시스템의 상이한 동작 상태에 대응하는 다수의 파티션 ID 레지스터(100)를 제공함으로써, 운영체제(OS)가 하이퍼바이저에 임시로 트랩(trap)되어 하이퍼바이저가 동일한 OS로 돌아가기 전에 일부 작업(action)을 수행하는 경우 등, 컨텍스트 전환 이외에 가끔 동작 상태에 변화가 있을 때마다 단일 파티션 ID 레지스터의 내용을 갱신할 필요가 없다. 예를 들면, 하드웨어에 실제로 제공되는 것과는 다른 관점의 물리적인 자원을 OS에 제공하기 위해 하이퍼바이저가 개입(step in)해야 하는 경우, 이러한 하이퍼바이저에 대한 트랩은 가상화된 시스템에서 상당히 일반적일 수 있다. 따라서, 다수의 파티션 ID 레지스터들(100)을 제공함으로써, 파티션 ID들을 갖는 메모리 시스템 트랜잭션들의 라벨링(labelling)은 예외 레벨 또는 보안/비보안 상태의 변화를 자동으로 따르므로, 예외 레벨 또는 보안 상태에 변환가 있을 때마다 파티션 ID들을 갱신할 필요가 없기 때문에 더 빠른 성능이 있다.
또한, 보안상의 이유로, 예를 들어, 보안이 낮은 프로세스가 사용된 파티션 ID들로부터 보안 도메인에 대한 정보를 추론하는 것을 방지함으로써, 보안상의 이유로 별도의 보안 파티션 ID 레지스터 및 보안이 낮은 파티션 ID 레지스터를 제공하는 것이 바람직할 수 있다. 그러나, 보안 상태마다 파티션 ID 레지스터를 뱅킹하는 것은 선택적이며, 다른 실시 예는 보안 도메인과 보안이 낮은 도메인 간에 공유되는 주어진 파티션 ID 레지스터의 단일 버전만을 제공할 수 있다(예를 들어, MPAM1_EL1이 사용될 수 있으며, MPAM1_EL1_S는 생략됨). 이 경우, EL3에서 실행되는 모니터 코드는 보안 도메인과 보안이 낮은 도메인 사이에서 전환할 때 파티션 ID 레지스터의 정보를 컨텍스트 전환할 수 있다.
또한, 일반적으로, 주어진 동작 상태와 관련된 파티션 ID 레지스터(100) 내에 지정된, 파티션 ID들 및 임의의 관련 구성 정보와 같은, 제어 정보는, 그 파티션 ID 레지스터(100)와 관련된 예외 레벨보다 더 높은 예외 레벨에서 실행되는 명령들에 응답하여 설정된다. 그러나, 다시 이 일반적인 전제는 레지스터들 중 일부에 대해서는 무시될 수 있고, 여기서 더 높은 예외 레벨 코드는, 주어진 동작 상태에서 실행되는 코드가 대응하는 파티션 ID 레지스터에서 자신의 파티션 ID들을 설정할 수 있는지 여부를 제어하는 구성 파라미터 EL1_WRINH, EL2_WRINH 또는 EL1_S_WRINH를 설정할 수 있다. 즉, WRINH 구성 값은 주어진 실행 환경이 자체에 할당된 파티션 ID들을 설정하도록 허용되는지 여부를 지정한다. 아래의 예들은 그 예외 레벨에 대한 파티션 ID들과 함께, 다음으로 가장 높은 예외 레벨과 연관된 파티션 ID 레지스터(100)에 저장되어 있는 주어진 예외 레벨에 의해 파티션 ID들의 설정을 제어하기 위한 WRINH 플래그를 나타내지만, 이들 플래그는 별도의 제어 레지스터에 저장될 수도 있다는 것을 이해할 것이다.
좀 더 구체적으로, 표 3은 각각의 파티션 ID 레지스터(100)에 포함된 정보를 나열하고, 표 4는 각 파티션 ID 레지스터(100)가 어느 상태로부터 판독되거나 기록될 수 있는지를 요약한다. 레지스터들(100) 중 일부는 도시된 바와 같이 그 레지스터에 특정한 정보를 포함한다.
| 어느 PARTID 레지스터 100? | 필드명 | 설명 | |
| 모든 | PARTID_I | 명령 액세스에 대한 파티션 ID | |
| 모든 | PARTID_D | 데이터 액세스에 대한 파티션 ID | |
| 모든 | PMG | 성능 모니터링 그룹 ID | |
| MPAM1_EL1 | PLK_EL0 | PLK_EL0은 NS_EL0에서 사용된 PARTID를 NS_EL1에서 사용된 PARTID와 동일하게 잠금.. | |
| MPAM1_EL1_S(옵션 - 제공되지 않으면 MPAM1_EL1에서의 PLK_EL0은 S 상태와 NS 상태 둘 다에 대해 EL0에서 사용된 PARTID의 잠그기를 제어함) | PLK_EL0 | PLK_EL0은 S_EL0에서 사용된 PARTID를 S_EL1에서 사용된 PARTID와 동일하게 잠금 | |
| MPAM2_EL2 | EL1_WRINH | 1인 경우, NS_EL1로부터 MPAM1_EL1로의 기록이 NS_EL2로 트랩한다. | |
| MPAM3_EL3 | EL2_WRINH | 1인 경우, NS_EL2로부터 MPAM2_EL2로의 기록이 EL3로 트랩한다. | |
| MPAM3_EL3 | EL1_S_WRINH(옵션 - MPAM1_EL1_S가 제공되면 제공됨) | 1이면, S_EL1으로부터 MPAM1_EL1_S로의 기록이 EL3로 트랩된다. | |
별표는 다음을 나타낸다:
·MPAM1_EL1은 EL1_WRINH in MPAM2_EL2 = 0일 때 NS_EL1로부터 기록될 수 있지만, EL1_WRINH = 1일 때 NS_EL1로부터 MPAM1_EL1로의 기록이 EL2로 트랩한다.
·MPAM2_EL2는 EL2_WRINH in MPAM3_EL3 = 0일 때 EL2로부터 기록될 수 있지만, EL2_WRINH = 0일 때 EL2로부터 MPAM2_EL2로의 기록이 EL3으로 트랩한다.
·MPAM1_EL1_S는 EL1_S_WRINH in MPAM3_EL3 = 0일 때 S_EL1로부터 기록될 수 있지만, EL1_S_WRINH = 1일 때 S_EL1으로부터 MPAM1_EL1_S로의 기록은 EL3으로 트랩한다.
그러므로, 더 높은 예외 상태에 의해 허용되지 않을 때 동일한 예외 상태 내에서 파티션 ID 레지스터(100)를 설정하려는 시도는 그 더 높은 예외 상태로의 전환을 트리거하는 예외 이벤트를 야기한다. 더 높은 예외 상태에서의 예외 처리기는 파티션 ID를 설정하는 방법을 결정할 수 있다.
MPAM_EL1_S가 생략된 상술한 대안적인 실시 예에서는, MPAM1_EL1은 NS_EL1 및 S_EL1(EL1_WRINH는 EL1로부터 기록 액세스가 가능한지 여부를 제어함) 양쪽으로부터 액세스 가능한 R(W *)일 것이고, EL1_S_WRINH 구성 파라미터는 레지스터 MPAM3_EL3로부터 생략될 수 있다는 것에 주의한다.
일반적으로, 메모리 트랜잭션이 처리 회로(6)에 의해 생성될 때, 파티션 ID 레지스터들(100) 중 하나는 상술한 바와 같이 현재 동작 상태에 근거하여 선택된다. 메모리 트랜잭션이 명령을 액세스하기 위한 것이면, 트랜잭션은 선택된 파티션 ID 레지스터의 PARTID_I 필드로부터 도출된 파티션 ID로 태그(TAGGED)된다. 명령 액세스에 대한 TLB(72)에서의 미스(miss)에 의해 트리거된 페이지 테이블 워크 메모리 트랜잭션은 명령 액세스와 동일한 파티션 ID를 사용할 것이다. 메모리 트랜잭션이 데이터에 액세스하기 위한 것이면, 트랜잭션은 선택된 파티션 ID 레지스터(100)의 PARTID_D 필드로부터 도출된 파티션 ID로 태그된다(그리고 다시 데이터 액세스 다음에 MMU에 의해 트리거된 임의의 페이지 테이블 워크 액세스는 데이터 액세스 자체와 동일한 파티션 ID를 사용할 것이다). 페이지 테이블 워크 액세스 자체를 발행하는 MMU가 파티션 ID에 근거해서 자원/성능 모니터링 파티셔닝을 지원하는지 여부에 관계없이, 해당 메모리 트랜잭션에 관련 PARTID_D 또는 PARTID_I 식별자를 계속 추가하여 메모리 시스템의 또 다른 부분에 있어서의 메모리 시스템 구성요소가 그러한 파티셔닝을 수행하도록 허용할 수 있다는 것에 주의한다. 주어진 파티션 ID 레지스터의 PARTID_D 및 PARTID_I 필드는 동일한 파티션 ID 또는 상이한 파티션 ID로 설정될 수 있다.
서로 다른 자원 제어 파라미터들이 해당 명령 및 데이터 액세스에 대해 사용될 수 있도록, 동일한 소프트웨어 실행 환경에 대한 데이터 및 명령 액세스에 대해 별도의 파티션 ID가 정의되도록 허용하는 것이 유용할 수 있다. 대안적인 접근법은 전체적으로 소프트웨어 실행 환경과 연관된 단일 파티션 ID를 가질 것이지만, 액세스가 명령 또는 데이터에 대한 것인지 여부에 따라 0 또는 1의 추가 비트를 추가할 것이며, 이것은 메모리 시스템 구성요소가 각각 명령 및 데이터 액세스에 대한 상이한 제어 파라미터를 선택하도록 허용할 것이다. 그러나, 파티션 ID에 의거해서 선택되는 지정된 제어 파라미터 세트 수에 대해서는, 이 접근법은 데이터와 명령어 사이에 파티션 ID 공간을 50-50 분할해야 한다는 것을 의미한다. 실제로, 다수의 소프트웨어 실행 환경이 동일한 코드를 사용하지만 상이한 데이터 입력으로 실행하는 것이 비교적 일반적일 수 있기 때문에, 명령 파티션보다 많은 데이터 파티션을 갖는 것이 바람직할 수 있으며, 따라서 단일 명령 파티션 ID를 다수의 소프트웨어 실행 환경에서 공유하면서 이들 각 환경에서 서로 다른 데이터 파티션을 사용할 수 있게 하는 것이 특히 유용할 수 있다. 그 상황에서 데이터 액세스에 대한 명령을 나타내기 위해 0 또는 1 비트를 추가하는 접근법은 공통 코드의 각 개별 인스턴스(instance)에 대해 메모리 시스템 구성요소에서 여러 세트의 동일한 구성 정보가 정의되도록 요구할 것이다. 대조적으로, 명령 및 데이터 파티션 ID가 공통 ID 공간으로부터 선택되는, 파티션 ID 레지스터(100)에서 별도의 명령 및 데이터 파티션 필드를 제공함으로써, 상이한 소프트웨어 실행 환경 간에 동일한 파티션 ID를 재사용하고 필요에 따라 데이터와 명령 사이의 파티션 ID 공간을 50 대 50 분할(fifty-fifty split)로 제한하지 않고 분할할 수 있다. 각 파티션 ID 레지스터(100) 내의 2개의 파티션 ID 필드에 대해 약간의 추가 저장 용량이 필요할 수 있지만, 이 접근법은 메모리 시스템 구성요소에서 자원을 절약할 수 있는 데, 그 이유는 다수의 실행 환경의 명령 액세스 간에 하나의 파티션을 공유함으로써, 더 적은 제어 파라미터 세트(따라서 더 적은 저장공간)가 메모리 시스템 구성요소에서 필요하기 때문이다.
트랜잭션이 명령 또는 데이터 액세스를 위한 것인지 여부에 관계없이, 트랜잭션은 또한 선택된 파티션 ID 레지스터(100)의 PMG 필드로부터 도출된 성능 모니터링 파티션 ID로 태그된다. 이것은, 예를 들어 주어진 성능 모니터가 메모리 트랜잭션에 응답하여 갱신되어야 하는지 여부를 결정하기 위한 기준(criteria)의 일부로서 메모리 트랜잭션의 성능 모니터링 ID를 사용함으로써, 메모리 시스템 구성요소가 성능 모니터링을 분할할 수 있게 한다. 일 실시 예에서, PMG 필드는 PARTID_D 및 PARTID_I 필드와는 완전히 별도로 처리될 수 있다. 이 경우, 성능 모니터링을 구현하는 메모리 시스템 구성요소는 메모리 트랜잭션이 동일한 메모리 트랜잭션에 포함된 데이터/명령 파티션 ID와는 별도로, 성능 모니터링 파티션 ID에만 의존하여 주어진 성능 모니터의 갱신을 야기하는지 여부를 결정할 수 있다. 이것은 명령/데이터 액세스를 위한 상이한 파티션이 그럼에도 불구하고 메모리 시스템 구성요소에서 상이한 명령/데이터 액세스 구성을 필요로 하는 다수의 프로세스에 대한 결합된 성능 통계의 수집(gathering of combined performance statistics)을 지원하는, 동일한 성능 모니터링 ID를 공유할 수 있다는 이점을 제공한다. 따라서, 메모리 시스템 구성요소에서 자원 할당을 제어하는 데 사용되는 파티션 ID와는 별개의 성능 모니터링 그룹 ID를 지정함으로써, 이것은 그들 자원이 별도로 할당되는 경우에도 공통의 성능 카운터 세트를 사용하여 여러 상이한 소프트웨어 실행 환경이 추적될 수 있게 한다.
대안으로, 또 다른 접근법은 PARTID_D 또는 PARTID_I 필드로부터 도출된 대응하는 파티션 ID에 부가될 접미어(suffix)로서 PMG 필드를 해석하는 것일 수 있다. 이 접근법을 사용하면, 트랜잭션이 메모리에 발행될 때, 트랜잭션에 두 개의 ID, 즉 선택된 PARTID_I 또는 PARTID_D 필드에 의거한 ID와, PMG 필드에 의거한 ID가 추가되지만, PMG 필드는 그 자체의 ID 대신에 명령/데이터 파티션 ID의 프로퍼티(property)로서 간주된다. 따라서, 메모리 시스템 구성요소는 이 경우 PARTID_I 또는 PARTID_D에서 도출된 제1 파티션 ID에 의거해서 자원 파티셔닝을 수행할 수 있지만, PMG로부터 도출된 제1 파티션 ID와 제2 파티션 ID의 조합에 의거해서 성능 모니터링 파티셔닝을 수행할 수 있다. 이 접근법을 사용하면, 상이한 명령어/데이터 파티션 ID가 동일한 성능 모니터링 ID를 공유하는 것이 더 이상 가능하지 않지만, 그 이점은 PMG 필드가 모든 가능한 성능 모니터링 파티션을 구별할 필요가 없기 때문에 더 짧은 PMG 필드를 사용하여 하드웨어 비용을 절약할 수 있다는 것이다 - 동일한 명령어/데이터 파티션 ID를 공유하는 파티션만 PMG 필드에 의해 구별된다. 예를 들어, 이것은 더 큰 필드보다는 1 또는 2비트 PMG 필드가 사용될 수 있게 하여, 제어 레지스터(68)에서뿐만 아니라 메모리 시스템을 통해 메모리 트랜잭션을 전달하는 와이어에서도 비용을 절약한다. 일부 실시 예에서는, 별개의 PMG 접미사 필드 PMG_D 및 PMG_I는 각각 PARTID_D 및 PARTID_I 필드에 대응하여 제공되어, 별개의 성능 모니터링 그룹 프로퍼티(properties)가 데이터 및 명령 액세스에 대해 각각 정의될 수 있게 한다.
어느 쪽이든, 데이터/명령 파티션 ID당 여러 성능 모니터링 파티션을 정의하는 기능이 유용할 수 있다. 한편, 다른 예에서는 완전히 별개의 성능 모니터링 ID 필드를 생략할 수 있고, 대신 동일한 파티션 ID를 사용하여 자원 관리와 성능 모니터링 둘 다를 제어할 수 있음을 알 수 있다.
도 7은 메모리 트랜잭션의 소스로서 작동하는 CPU(6), GPU 또는 다른 마스터와 같은 처리 요소로부터 메모리 트랜잭션의 발행을 제어하는, 특히 어떤 파티션 ID가 메모리 트랜잭션으로 지정되는지를 제어하는 방법을 도시하는 흐름도이다. 스텝 110에서, 처리 요소는 메모리 트랜잭션이 발행될 필요가 있다고 결정한다. 예를 들어, 이것은 로드/저장 명령이 실행 스테이지(48)에서 실행되거나, 명령 캐시로 명령을 프리페치(prefetching)하기 위한 명령 프리페치 동작에 의해 야기되기 때문일 수 있다.
스텝 112에서, 처리 요소는 그 현재의 동작 상태에 의존하여 파티션 ID 레지스터들(100) 중 하나를 선택한다. 도 8은 적어도 현재의 예외 레벨(64) 및 파티션 ID 레지스터 MPAM1_EL1에 저장된 구성 파라미터(114) PLK_EL0에 의존해서, 현재의 메모리 트랜잭션에 대한 파티션 ID를 생성하기 위해 파티션 ID 레지스터(100) 중 어느 것이 사용되어야 하는지를 선택하는 예를 개략적으로 도시한다. 어떤 레지스터(100)가 선택된 레지스터인지를 선택하기 위한 기준은 다음과 같다:
· 현재 예외 레벨이 EL0이고, PLK_EL0 = 0이면, MPAM0_EL1이 선택된 레지스터이고;
· (i) 현재 예외 레벨이 EL1이거나 (ii) 현재 예외가 EL0 및 PLK_EL0 = 1이면, MPAM1_EL1이 선택된 레지스터이며;
· 현재 예외 상태가 EL2이면, 선택된 레지스터는 MPAM2_EL2이고,
· 현재 예외 상태가 EL3이면, 선택된 레지스터는 MPAM3_EL3이다.
PLK_EL0 구성 파라미터의 제공은 선택적이며, 이 특징을 지원하지 않는 시스템에서는, 현재 예외 레벨이 MPAM1_EL1이 아닌, 비보안 상태의 EL0일 때 MPAM0_EL1이 선택된다.
또한, 별개의 보안 파티션 ID 레지스터 MPAM1_EL1_S를 갖는 상술한 것과 같은 실시 예에서는, 보안 도메인에서의 EL0 또는 EL1에서 처리할 때 레지스터 MPAM1_EL1_S를 선택하는, 선택은 또한 현재 보안 상태에 의존할 것이며, 그렇지 않으면 선택은 상기에 열거한 것과 같다..
스텝 114에서, 처리 요소는 메모리 액세스가 명령 액세스인지 데이터 액세스인지 여부를 결정한다. 액세스가 명령 액세스이면, 스텝 116에서는 스텝 112에서 선택된 레지스터의 PMG 및 PARTID_I 필드가 판독되고, 액세스가 데이터 액세스이면, 스텝 118에서는 PMG 및 PARTID_D 필드가 판독된다. 따라서, 자원 파티셔닝에 사용되는 파티션 ID는 데이터 또는 명령어에 대한 액세스인지 여부에 의존한다(몇몇의 경우에는 둘 다 그럼에도 불구하고 동일한 파티션 ID를 지정할 수도 있다).
스텝 120에서는, 처리 요소는 현재 동작 상태에서의 판독된 파티션 ID(PMG 및 PARTID_I 또는 PARTID_D)에 대해 가상화가 가능하게 되는지 여부를 판정한다. MPAM 제어 레지스터(68)는 가상화 제어 레지스터(116)(MPAM_VCR_EL2), 리맵 유효 레지스터(remap valid registers)(124), 성능 자원 파티셔닝을 위한 파티션 ID들을 재매핑하기 위한 파티션 ID 재매핑 레지스터(126), 및 성능 모니터링 파티셔닝을 위한 파티션 ID들을 재매핑하기 위한 성능 모니터링 ID 재매핑 레지스터를 포함한다. 가상화 제어 레지스터(116)는 가상화가 EL1 및 EL0에 대해 가능하게 되는지 여부를 지정하는 가상화 인에이블 플래그를 포함한다. 가상화가 EL0에 대해 가능하게 되고 동작 상태가 EL0이면, 또는 EL1에 대해 가상화가 가능하게 되고 동작 상태가 EL1이면, 스텝 122에서는 스텝 116 또는 118에서 판독된 파티션 ID들 중 적어도 하나는 메모리 시스템에 발행될 메모리 트랜잭션에 추가된 물리적 파티션 ID에 매핑된다. 그렇지 않으면 스텝 122가 생략된다.
파티션 ID들의 가상화 재매핑의 예가 도 9에 도시되어 있다. 글로벌 파티션 ID 공간은 자원 파티션 ID와 성능 모니터링 그룹 ID에 대해 별도의 ID 공간을 사용하여, EL2에서의 하이퍼바이저에 의해 제어될 수 있다. 가상화는 양 유형의 파티션 ID 모두에 적용될 수 있다 - 간결성을 위해 다음의 설명에서는 "파티션 식별자"라는 용어를 사용하여 두 유형 중 하나를 나타낼 것이다. 그러나, 일부 실시 예에서는 자원 파티션 ID에 대해서만 가상화를 지원할 수 있지만, 예를 들어 성능 모니터링 그룹의 재매핑을 지원하지 않을 수 있다.
하이퍼바이저는 EL1에서 실행중인 게스트 운영체제가 단지 작은 범위의 파티션 ID(예를 들어, 0부터 시작)만을 사용하도록 제한할 수 있고, 재매핑 레지스터 126, 128은 그 게스트 운영체제에 의해 사용된 가상 파티션 ID를 글로벌 ID 공간 내의 물리적 파티션 ID에 매핑하기 위한 다수의 재매핑 엔트리를 제공하는 재매핑 테이블을 정의한다. 각 재매핑 레지스터는 (단일 파티션 ID의 폭과 비교한 레지스터의 상대적 크기에 의존하여) 하나 이상의 가상 ID에 대한 재매핑 엔트리를 저장할 수 있다. 재매핑 테이블은 운영체제에 의해 사용되는 가상 파티션 ID에 의거해서 인덱싱(indexed)되고 글로벌 ID 공간에서 해당 물리적 파티션 ID를 리턴한다. 이를 통해 각 게스트 운영체제는 가상화되어 유사한 ID 값을 사용하고 있는 다른 게스트 운영체제와 함께 실행된다는 사실을 모른 채 자신의 애플리케이션용 ID를 설정할 수 있다. 각각의 게스트 운영체제는 하이퍼바이저에 의해 재매핑 테이블에 셋업(set up)된 매핑에 의해 상이한 글로벌 물리적 파티션 ID에 매핑되는 그들의 상반되는 가상 ID를 가질 수 있다.
따라서, 도 9는 가상화를 지원하기 위해 도 8의 선택 회로를 어떻게 확장할 수 있는지 나타낸다. 멀티플렉서(101)는 도 8에 도시된 것과 동일한 방식으로 파티션 ID 레지스터(100) 사이에서 선택한다. 레지스터 MPAM2_EL2 및 MPAM3_EL3으로부터의 파티션 ID들은 도 8에서와 동일한 방식으로 직접 멀티플렉서(101)에 직접 제공된다. 그러나, 레지스터 MPAM0_EL1 및 MPAM1_EL1으로부터의 ID들은 재매핑 회로(130)를 통해 전달된다. MPAM0_EL1 또는 MPAM1_EL1에서 지정된 가상 파티션 ID는 재매핑 레지스터(128)로부터 대응하는 재매핑 엔트리를 선택하기 위해 사용된다. 이 예에서 각 재매핑 레지스터(128)는 4개의 재매핑 엔트리를 포함하므로, 가상 파티션 ID의 2비트는 재매핑 레지스터(128) 내의 특정 재매핑 엔트리를 선택하고, 나머지 비트들은 어느 재매핑 레지스터(128)가 선택되는지를 선택한다. 그러나, 다른 예는 레지스터마다 상이한 수의 엔트리를 가질 수 있다. 물리적 파티션 ID는 선택된 재매핑 엔트리로부터 판독되어 멀티플렉서(132)에 제공되는데, 멀티플렉서는 가상화가 각각 EL0 또는 EL1에 대해 가능하게 되는지 여부를 지정하는 가상화 제어 레지스터(116) 내의 구성 파라미터 EL0_RMEN 또는 EL1_RMEN에 의존해서, MPAM0_EL1 또는 MPAM1_EL1로부터 판독된 원래의 가상 파티션 ID와 대응하는 재매핑된 물리적 파티션 ID 사이에서 선택한다. 가상화가 가능하게 되지 않으면, 원래의 가상 파티션 ID가 멀티플렉서(101)로 전달되고, 가상화가 활성화되면, 물리적 파티션 ID가 사용된다. 도 9는 EL0 및 EL1에 대해 제공된 별도의 재매핑 회로(130)를 도시하지만, 다른 경우에는 공통 재매핑 회로가 사용될 수 있다.
각 재매핑 엔트리는 리맵 유효 레지스터(124) 내의 대응하는 유효 비트와 관련되어 있다. 주어진 재매핑 엔트리에 대한 유효 비트는 그 가상 - 물리적 파티션 ID 매핑이 유효한지 여부를 지정한다. 처리 요소가 무효한 가상 파티션 ID를 지정하는 메모리 트랜잭션을 발행하는 경우, 이것은, 하이퍼바이저가 재매핑 엔트리를 갱신하여 그 가상 파티션 ID에 대해 사용될 물리적 파티션 ID를 정의하도록, 더 높은 예외 상태(EL2)로의 전환을 야기하는 예외 조건을 트리거할 수 있다. 또는, 메모리 트랜잭션을 발행할 때 대신에, EL1에서의 운영체제가 파티션 ID 레지스터 MPAM0_EL1, MPAM1_EL1 중 하나를, 무효한 재매핑 엔트리에 대응하는 가상 ID로 설정하려고 시도하는 경우 더 높은 예외 상태로의 트랩이 트리거될 수 있다. 어느 쪽이든, 재매핑 엔트리가 유효한지를 신호하기 위한 유효 비트를 제공함으로써, 이것은 하이퍼바이저가 가상 - 물리적 파티션 ID 매핑을 느린(lazy) 방식으로 할당할 수 있게 하여 주어진 운영체제에 대한 모든 매핑을 즉시 정의할 필요가 없다. 대신, 하이퍼바이저는 해당 ID 매핑을 정의하기 전에 운영체제가 주어진 가상 파티션 ID를 실제로 사용하려고 시도할 때까지 기다릴 수 있다. 이론적으로 사용 가능한 모든 가상 파티션 ID를 종종 운영체제가 사용하지 않을 수 있으므로, 이러한 느린 할당은 결코 사용되지 않는 가상 ID에 대한 재매핑 레지스터를 설정하는 데 소요되는 시간을 피함으로써, 주어진 운영체제로 컨텍스트 전환할 때 성능을 향상시킬 수 있다.
무효한 가상 파티션 ID를 지정하는 요청을 처리하기 위한 다른 접근법은 리 매핑 회로가 무효한 가상 파티션 ID를 어떤 소정의 물리적 파티션 ID에 재매핑하는 것일 수 있다. 따라서, 예외 메커니즘을 사용하여 무효 가상 파티션 ID를 처리하는 대신, 재매핑 회로는 간단히 물리적 파티션 ID에 대해 "에러의 경우(in case of error)" 값을 사용하며, 그 ID는 해당 메모리 요청과 함께 메모리 시스템 구성요소로 전달되어 유효 파티션 ID로서 취급된다. 소정의 물리적 파티션 ID는 파티션 ID의 특정 "디폴트" 값일 수 있으며, 예를 들면, 그들에 할당된 맞춤 파티션 ID를 갖지 않는 소프트웨어 실행 환경에 사용되는 동일한 디폴트 파티션 ID일 수 있다. 예를 들어, 소정의 물리적 파티션 ID는 0일 수 있다. 대안으로, 제어 레지스터(PARTID_ON_ERROR)는 에러의 경우 소정의 물리적 파티션 ID로서 사용될 물리적 파티션 ID의 특정 값을 정의할 수 있다.
도 6은 유효 비트가 재매핑 레지스터 126, 128로부터 별도의 레지스터(124)에 저장되는 예를 도시하지만, 다른 구현에서 각각의 재매핑 엔트리 자체는 유효 비트를 포함할 수 있으므로, 유효 비트는 대응하는 물리적 파티션 ID와 함께 재매핑 레지스터 126, 128에 저장된다. 이 경우, 리맵 유효 레지스터(124)는 생략될 수 있다. 따라서, 일반적으로 각 재매핑 엔트리는 유효 비트와 관련될 수 있지만, 유효 비트가 저장되는 위치는 구현 선택에 따라 달라질 수 있다.
가상화 제어 레지스터(116)는, 각각이 파티션 ID 레지스터의 재매핑이 대응하는 예외 상태에서 발행된 메모리 트랜잭션에 대해 가능하게 되는지 여부를 정의하는, 예외 레벨 EL0 및 예외 레벨 EL1 각각에 대한 별도의 인에이블 파라미터를 포함할 수 있다. 마찬가지로, 자원 파티셔닝을 위한 파티션 ID와 모니터링 파티셔닝을 수행하기 위한 성능 모니터링 그룹 ID를 재매핑할지 여부를 제어하기 위해 별도의 인에이블 파라미터가 제공될 수 있다. 따라서, 어떤 경우에는 가상화 제어 레지스터(116)가 다음과 같이 지정할 수 있다.:
· EL0_PARTID_RMEN : MPAM0_EL1에서 PARTID의 재매핑을 가능하게 한다
· EL1_PARTID_RMEN : MPAM1_EL1에서 PARTID의 재매핑을 가능하게 한다
선택적으로, PMG 필드에서 성능 모니터링 ID의 가상화된 재매핑이 지원될 수도 있으며, 이 경우 추가 가상화 제어 파라미터 EL0_PMG_RMEN 및 EL1_PMG_RMEN은 EL0 및 EL1에서 각각 성능 모니터링 ID의 재매핑을 가능하게 하기 위해 지정될 수 있다. 그러나, PMG 필드가 PARTID의 서브-프로퍼티(sub-property)로서 취급되는 실시 예에서는, 성능 모니터링 ID의 재매핑을 가능하게 하기 위한 추가 제어가 필요하지 않을 수도 있다.
따라서, 도 7은 간략화를 위해 스텝 122에서 ID들을 재매핑할지 여부를 결정하기 위한 단일 결정 스텝 120을 도시하지만, 실제로는 동일한 메모리 트랜잭션에 부가된 상이한 ID들에 대해 별도의 결정이 이루어질 수 있다는 것을 알 것이다 - 예를 들어, 성능 모니터링 ID(PMG)는 자원 파티셔닝 ID(PARTID)가 아닌 동안 재매핑될 수 있으며, 그 반대의 경우도 마찬가지일 수 있다. 또한, 이해를 돕기 위해 도 7은 조건 스텝으로서 스텝 122를 갖는 순차적 프로세스를 나타내지만, 실제로 도 9에 도시된 바와 같이 물리적 파티션 ID는 각각의 메모리 트랜잭션에 대해 산출될 수 있고, 재매핑된 버전 및 재매핑되지 않은 버전의 파티션 ID는 관련 인에이블 파라미터에 의거하여 그들 사이에서 선택하는 멀티플렉서(132)에 제공될 수 있다. 이것은 물리적 파티션 ID를 검색하기 전에 가상화가 가능하게 되는지 여부를 판정할 때까지 기다리는 것보다 빠를 수 있다.
본 기술분야의 당업자라면, 도 9에 도시된 바와 같이 캐스케이드된 멀티플렉서(cascaded multiplexors)가 더 많은 입력을 갖는 단일 멀티플렉서로 결합하는 것을 포함하여, 상이한 방식으로 접속되어 동일한 효과를 달성할 수 있다는 것을 이해할 수 있을 것이다.
도 10은 스텝 122를 더 상세히 설명하는 흐름도이다. 스텝 140에서는, 재매핑되는 파티션 ID가 범위를 벗어났는지가 판정된다. 예를 들어, 가상화 제어 레지스터(116) 또는 또 다른 MPAM 제어 레지스터들(68)(예를 들어, 이하에 더 자세히 설명되는, 어떤 능력이 하드웨어로 제공되는지를 소프트웨어로 식별하기 위한 디스커버리 레지스터(142))는, 현재 컨텍스트에 의해 지정되도록 허가된 최대 ID 값을 지정할 수 있다. 예를 들어, 하이퍼바이저는, 예를 들면 하드웨어에서 얼마나 많은 재매핑 레지스터(128)가 제공되는지에 의거하여, 그것 하에서 실행되는 운영체제에 의해 사용될 수 있는 파티션 ID들의 재매핑 가능한 범위를 정의할 수 있다. 재매핑되는 파티션 ID(즉, 도 7의 스텝 112에서 선택된 레지스터로부터 판독된 ID)가 범위를 벗어나면, 스텝 144에서 예외 이벤트가 더 높은 예외 레벨로의 트랩을 야기하도록 신호된다. 일반적으로 더 높은 예외 레벨은 EL2이므로, 하이퍼바이저에서의 예외 처리기가 부적절한 파티션 ID를 처리하기 위한 조치를 취할 수 있다. 예를 들어, 하이퍼바이저는 에러가 발생했다는 신호를 보내거나, 범위를 벗어난 파티션 ID를 운영체제에서 사용할 수 있는 글로벌 파티션 ID 공간에서의 또 다른 파티션 ID(예를 들어 특정 그들에게 할당된 특정 ID를 갖지 않는 프로세스에 사용된 디폴트 파티션 ID)에 다시 매핑할 수 있다).
가상 파티션 ID가 허용 범위 내에 있으면, 스텝 146에서, 예를 들면, 리맵 유효 레지스터(124)에서의 대응하는 유효 비트에 의거해서, 대응하는 재매핑 엔트리가 유효한지 여부가 판정된다. 현재의 ID가 유효하지 않으면, 다시 스텝 144에서 예외 이벤트가 EL2로 트랩하도록 신호됨으로써, 하이퍼바이저와 관련된 예외 처리기가 무효 파티션을 처리할 수 있다. 예를 들어 하이퍼바이저는 물리적 파티션 ID를 그 가상 파티션 ID에 할당하고 해당 유효 비트를 갱신하여 이 매핑이 현재 유효하다는 것을 나타냄으로써, 운영체제가 새로 할당된 매핑을 계속할 수 있도록 실행을 EL1로 되돌리기 전에, 응답할 수 있다.
한편, 가상 ID가 허용 범위 내에 있고 유효하면, 스텝 148에서 가상 ID는 가상 ID에 대응하는 재매핑 엔트리에서 지정된 물리적 ID에 매핑된다.
도 11에 도시된 바와 같이, PARTID_I 및 PARTID_D는 파티션 ID 레지스터(100)에서 별도로 지정되지만, 재매핑 회로(130)는 두 유형의 ID 모두에 대해 공통 재매핑 테이블 126, 128을 사용할 수 있다. 따라서, 명령 및 데이터 액세스를 위한 별도의 재매핑 레지스터 126, 128 세트를 제공할 필요는 없다.
요약하면, 메모리 시스템 구성요소에 의해 사용되는 글로벌 ID 공간에서의 물리적 ID에 더 작은 공간의 가상 ID를 재매핑하기 위한 재매핑 하드웨어(재매핑 레지스터 126, 128 및 재매핑 회로 130)를 제공함으로써, 상반되는 파티션 ID를 사용하는 동안 여러 게스트 운영체제가 공존할 수 있으며, 파티션 ID를 다시 매핑하기 위해 각 메모리 트랜잭션이 하이퍼바이저에 트랩할 필요가 없기 때문에 성능이 향상된다.
도 7의 스텝 150에서, 메모리 트랜잭션은 트랜잭션이 발행된 보안 상태를 나타내는 보안 상태 표시뿐만 아니라, (선택된 파티션 ID 레지스터로부터 판독된 원래의 형태로 또는 스텝 122에서 재매핑 후) PMG 및 PARTID를 지정하여 발행된다. 보안 상태 표시는, 보안 도메인에 할당된 파티션 ID들이 보안이 낮은 도메인에 대해 할당된 파티션 ID들과는 완전히 별개의 파티션 ID 공간을 사용할 수 있도록 포함된다(단일 ID 공간으로부터의 일부 파티션 ID를 보안 프로세스에 할당하는 대신, 이은 비보안 프로세스가 제공되는 보안 프로세스에 대한 정보를 유추할 수게 한다). 보안 세계와 보안이 낮은 세계를 완전히 분리함으로써, 보안을 향상시킬 수 있다. 트랜잭션과 함께 제공된 보안 표시는 어느 보안 상태에서 트랜잭션이 발행되는지를 나타낸다. 보안 상태 표시는 MPAM_EL1_S 레지스터가 없는 실시 예에서도 트랜잭션과 함께 제공될 수 있는데, 이는 그러한 실시 예가 여전히 보안/비보안 상태에 대해 개별적인 파티션 ID를 지원할 수 있기 때문이다(보안 상태의 파티션 ID의 컨텍스트 전환은 개별적인 파티션 ID 레지스터를 제공하는 대신, 각 상태에 대해 상이한 ID를 강행하는 메커니즘이다).
이 보안 표시는 트랜잭션의 대상 어드레스가 보안인지 비보안인지 여부를 나타내는 모든 어드레스 기반 보안 표시와 별개로 제공될 수 있다. 즉, 메모리 어드레스 공간의 영역은 보안 영역 또는 비보안 영역으로서 지정될 수 있는데, 보안 영역은 보안 영역으로부터만 액세스 가능하고 비보안 영역은 보안 도메인 및 비보안 도메인 둘 다에서 액세스 가능하다. 이러한 어드레스 기반 보안 표시는, 어드레스가 보안 영역인지 비보안 영역인지 여부에 따라 액세스를 제어하는, 시스템 MMU와 같은, 추가 제어 구조를 포함하는 경우에 트랜잭션과 함께 포함될 수 있다. 그러나, 보안 도메인은 어드레스 공간의 비보안 영역과 보안 영역 둘 다에 액세스할 수 있기 때문에, 이 어드레스 기반 보안 표시는 트랜잭션을 발행한 프로세스가 보안인지 비보안인지 여부를 식별하기에 충분하지 않다. 따라서, 메모리 트랜잭션은 트랜잭션이 발행되는 도메인(MPAM_NS)과 대상 어드레스(NS)와 연관된 보안 상태 둘 다를 개별적으로 식별할 수 있다.
| MPAM _NS | NS | 의미 |
| 0 | 0 | 보안: 보안 위치에 대한 액세스와 함께 사용되는 보안 파티션 ID(보안 상태로부터의 액세스). |
| 0 | 1 | 교차-상태: 비보안 위치에 대한 액세스와 함께 사용되는 보안 파티션 ID(보안 상태로부터의 액세스). |
| 1 | 0 | 비보안 상태로부터의 액세스가 보안 위치에 액세스하도록 허용되지 않으므로 불법. |
| 1 | 1 | 비보안: 비보안 위치에 대한 액세스와 함께 사용되는 비보안 파티션 ID(비보안 상태로부터의 액세스). |
메모리 트랜잭션을 수신하면, 메모리 시스템 구성요소는, 도메인 전역에 걸쳐 제어 파라미터들을 공유하지 않도록, MPAM_NS 보안 표시를 사용하여 보안 도메인 및 비보안 도메인 각각에 대한 상이한 파라미터 세트 사이에서 선택할 수 있는데, 비보안 코드가 성능 제어 파라미터를 설정하거나 보안 코드에 대한 성능 모니터링 데이터에 액세스할 수 있으면 보안 위험을 제기할 수 있다.
도 6으로 돌아가서, 디스커버리 레지스터(142)는 대응하는 처리 요소(PE)의 하드웨어 능력을 식별하는 다양한 능력 파라미터를 식별한다. 이를 통해 소프트웨어는 어떤 MPAM 자원이 주어진 하드웨어 구현에서 제공되는지를 질문할 수 있으므로, 여러 상이한 하드웨어 플랫폼 전역에 걸쳐서 동일한 코드를 실행할 수 있다. 예를 들어, 디스커버리 레지스터(142)는 어떤 MPAM 특징들(예를 들어, 가상화, 또는 개별적인 보안/비보안 ID 공간)이 제공되는지, 또는 어떤 크기의 자원이 제공되는지(예를 들어, 파티션 ID의 비트의 수, 또는 매핑 레지스터 126, 128의 수)를 지정할 수 있다. 예를 들어, 디스커버리 레지스터(142)는 다음을 지정할 수 있다:
·PARTID_MAX : PE에 대한 하드웨어 구현에 의해 지원되는 최대 파티션 ID;
·HAS_VCR : 가상화 기능이 제공되는지 여부(따라서 가상화 제어 레지스터(116), 리맵 유효 레지스터(124), 재매핑 레지스터 126,128 및 재매핑 회로(130)가 제공되는지 여부)
· PARTID_REMAP_MAX : PE에 대한 하드웨어 구현에 의해 지원되는 최대 가상 파티션 ID;
· PMG_MAX : PE에 대한 하드웨어 구현에 의해 지원되는 최대 PMG 값;
· PMG_REMAP_MAX : (옵션) - PMG 필드의 재매핑을 지원하는 실시 예에서, PE에 대한 하드웨어 구현에 의해 지원되는 최대 가상 성능 모니터링 파티션 ID;
· HAS_MPAMF : MPAM 파티셔닝 제어 기능의 PE에서의 존재를 나타낸다. 예를 들어, 이것은, PE가 내부 캐시, TLB 또는 MPAM 파티셔닝 제어 기능을 갖는 다른 내부 메모리 시스템 구성요소를 갖는 경우에 설정될 수 있다. 다른 메모리 시스템 구성요소가 사용하기 위해 메모리 트랜잭션에 파티션 ID를 추가할 수 있지만, 파티션 ID들을 사용하여 메모리 자원 또는 성능 모니터링 자원을 분할하는 파티셔닝 제어 기능을 자체적으로 갖지 않는 PE들은 HAS_MPAMF를 클리어(cleared)시킬 것이다.
· HAS_S: 보안 상태가 지원되는지 여부를 지정한다.
보안 상태가 지원되는 경우, 보안 상태에 대한 MPAM의 추가 기능을 식별하기 위해 추가적인 보안 디스커버리 레지스터 MPAM_SIDR(160)이 제공될 수 있다:
· S_PARTID_MAX: 보안 상태에서의 PARTID의 최대 값
· S_PMG_MAX: 보안 상태에서의 PMG의 최대 값.
디스커버리 레지스터(142)는 EL0 이외의 임의의 예외 상태로부터 판독 가능하지만 판독 전용이다 - 디스커버리 레지스터(142)는 특정 하드웨어 구현에 고유한 파라미터를 정의하기 때문에 기록될 수 없다. 예를 들어, 디스커버리 레지스터(142)는 장치의 제조 중에 하드와이어(hardwired)될 수 있다. 보안 디스커버리 레지스터(160)는 EL3으로부터 판독될 수 있지만 다른 동작 상태에는 액세스할 수 없다.
가상화가 지원되는 경우, PARTID_MAX 및 PMG_MAX의 실제 값이 하이퍼바이저가 운영체제가 사용하도록 허용한 파티션 ID들의 범위보다 클 수 있기 때문에, EL1에서의 운영체제가 디스커버리 레지스터(142)를 직접 판독하는 것을 방지하는 것이 바람직할 수 있다. 따라서, 디스커버리 레지스터(142)에 액세스하려고 하는 (또는 적어도 메모리 트랜잭션에 대해 지정되도록 허용된 최대 파티션 ID 및 성능 모니터링 그룹을 정의하는 PARTID_MAX 또는 PMG_MAX 필드에 액세스하려고 시도하는) EL1에서 실행되는 명령들은, 예외를 일으킬 수 있는데, 이는 운영체제에서 볼 수 있는 파티션 ID의 수를 에뮬레이트하는 최대값 대신에 상이한 값(예를 들어, PARTID_REMAP_MAX 또는 PMG_REMAP_MAX)을 제공할 수 있는 하이퍼바이저로 트랩한다. 그 대신에, 파티션 ID가 바운드를 벗어난 경우에는, 예외를 일으키는 대신, 이것은 상기 설명한 바와 같이 무효 가상 파티션 ID를 처리하는 것과 유사한 방식으로, ID = O과 같은 소정의 "오류가 있을 경우(in case of error)" 값에 파티션 ID를 매핑함으로써 처리될 수 있다.
따라서, 가상화 제어 레지스터(116)는 EL1로부터의 디스커버리 레지스터(142)에의 그러한 액세스가 EL2로 트랩되는지 여부를 제어하는 구성 파라미터 TRAP_MPAM_IDR_EL1을 정의한다. 이 구성 파라미터를 설정함으로써, EL2에서의 하이퍼바이저 또는 EL3에서의 보안 모니터가 EL1에서의 게스트 OS가 직접 디스커버리 레지스터(IDR) 142에 액세스할 수 있는지 또는 하이퍼바이저가 개입(step in)해야 하는지 여부를 제어할 수 있다. IDR가 EL2로의 트랩에 액세스하는지 여부를 선택하는 유연성을 제공하는 것은, EL2로의 불필요한 트랩을 피함으로써 OS가 IDR에 직접 액세스하는 것이 적절한 경우에 성능을 향상시키는데 유용하다.
가상화는 EL1 또는 EL0에서 사용하기 위해 가상 ID와 물리적 ID 매핑을 설정하는 EL2의 컨텍스트에서 위에서 설명했지만, 일반적으로 이 기술은 상이한 특권 레벨의 임의의 쌍의 소프트웨어 실행 환경에 대해 사용될 수 있어 상위 특권 레벨 환경은 하위(lower) 특권 소프트웨어 실행 환경에 의해 발행된 트랜잭션에 대한 물리적 파티션 ID에의 가상 파티션 ID의 재매핑을 제어할 수 있다. 또한, 달리 명시되지 않는 한, 파티션 ID에 대해 상기 설명한 기술은, 이것이 필수적이지는 않지만, 일부 실시 예에서는 성능 모니터링 그룹에 사용될 수도 있다. 따라서, 파티션 식별자라는 용어는 달리 명시되지 않는 한 성능 모니터링 그룹 식별자를 포함하는 것으로 해석될 수 있다.
트랜잭션이 발행된 보안 상태를 명시하는 보안 상태 표시뿐만 아니라, 주어진 메모리 트랜잭션에 추가된 파티션 ID 및 성능 모니터링 그룹이, 메모리 시스템 전체에서 메모리 트랜잭션과 함께 흐른다. 따라서, 메모리 시스템의 다른 구성요소로 메모리 트랜잭션을 전달하는 메모리 시스템의 노드(예를 들어, 인터커넥트)는, 그러한 노드에서 수신된 해당 요청으로서 동일한 파티션 ID, 성능 모니터링 그룹 및 보안 상태 표시를 아웃고잉(outgoing) 메모리 트랜잭션에 제공한다. 메모리 시스템 내의 캐시에 대해서는, 이들은 캐시 히트(cache hit)가 있으면 때때로 요청에 대한 응답을 생성하고 캐시 미스(cache miss)가 있으면 다를 때는 그것을 메모리 시스템의 추가 부분에 전달하는 동작을 갖는다. 그들은 또한 때때로 요청에 따라 새로운 엔트리를 할당할 수 있다. 새로운 엔트리를 할당할 때, 캐시는, 캐시된 데이터 자체와 함께, 파티션 ID, 성능 모니터링 그룹 및 할당을 유발한 요청의 보안 표시를 저장할 수 있다. 데이터가 추가 캐시 또는 메모리에 다시 기록될 때, 축출을 트리거한 요청과 연관된 ID 대신, 캐시에서의 축출된 데이터와 연관된 파티션 ID, 성능 모니터링 그룹 및 보안 표시를 명시하여 라이트 백(wirte back) 트랜잭션이 생성된다. 이것은 대응하는 데이터를 캐시에 할당한 소프트웨어 실행 환경에 특정한 파라미터에 따라 라이트백(writebacks)에 대한 자원 할당 또는 성능 모니터링이 제어/모니터될 수 있게 한다.
메모리 시스템 구성요소(예를 들어 캐시, 인터커넥트, 메모리 컨트롤러, 메모리 디바이스, 또는 메모리 관리 유닛)가 파티셔닝을 지원할 수는 없음에 유의한다. 파티셔닝을 지원하지 않는 구성요소는 모든 소프트웨어 실행 환경에 대해 공통 방식으로 자원 할당을 제어하거나 성능을 모니터할 수 있다. 그럼에도 불구하고, 아웃고잉 요청(outgoing requests)에는 여전히 상기에서 설명한 것과 같은 방식으로 파티션 ID가 계속 추가되므로 파티셔닝을 지원하는 다운스트림 메모리 시스템 구성요소가 파티션 ID를 사용하여 적절한 파라미터 세트를 선택할 수 있다. 따라서, 시스템 설계자가 어떤 주어진 메모리 시스템 구성요소에서 파티션 ID들을 실제로 사용하도록 선택할지 여부에 관계없이, 상기에서 설명한 처리 요소 아키텍처 및 파티션 ID 라우팅 방식(rouging scheme)은 메모리 시스템의 상이한 지점에서 파티셔닝을 구현하는 다양한 구현을 지원할 수 있는 유연성을 제공한다. 그러나, 파티션 ID 또는 성능 모니터링 그룹 ID에 응답하는 그러한 메모리 시스템 구성요소에 대해서는, 이들은 파티션 ID에 의거해서, 자원 할당 또는 경쟁 관리, 또는 성능 모니터링을 제어할 수 있다.
성능 모니터는 자원 파티셔팅 제어와 다르게 작동한다. 성능 모니터는 모니터에 프로그램된 필터에 의거해서 성능 메트릭(performance metrics)을 측정, 카운트 또는 계산한다. 필터 파라미터는 파티션 ID 및 성능 모니터링 그룹(또는 성능 모니터링 그룹을 포함하지만 파티션 ID는 포함하지 않음)을 포함할 수 있다. 예를 들어, 메모리에 전송된 바이트를 카운트하는 성능 모니터는 파티션 ID가 5이고 성능 모니터링 그룹이 2인 판독(reads)만 카운트하도록 측정(measurements)을 필터링할 수 있다. 따라서, 상이한 소프트웨어 실행 환경, 또는 동일한 파티션 ID 및 성능 모니터링 그룹을 공유하는, 상이한 소프트웨어 실행 환경 그룹에 대한 성능 측정을 수집할 수 있다.
다른 한편, 자원 파티셔닝을 지원하는 시스템 구성요소에 대해서는, 메모리 시스템 구성요소는 파티션 ID에 의거해서 메모리 시스템 구성요소 파라미터의 세트를 선택한다. 메모리 시스템 구성요소 파라미터는 메모리 시스템 자원(대역폭, 캐시 용량 등)의 할당 또는 이들 자원에 대한 경쟁을 제어하는 데 사용되는 자원 제어 파라미터일 수 있다(예를 들어 선택한 메모리 시스템 구성요소 파라미터는 해당 파티션 ID와 연관된 트랜잭션에 대한 우선순위 세트(priority set)를 정의할 수 있다).
도 12는 파티션 ID에 의거하여 메모리 시스템 구성요소의 동작을 제어하기 위한 방법을 도시한다. 스텝 200에서, 메모리 시스템 구성요소는 상술한 바와 같이 파티션 ID, 성능 모니터링 그룹 및 보안 상태 표시를 명시하는 메모리 트랜잭션을 수신한다. 메모리 시스템 구성요소가 메모리 시스템 자원 파티셔닝을 지원하면(스텝 202), 스텝 204에서 파티션 ID 및 보안 상태에 의거하여 자원 제어 파라미터의 세트가 선택된다. 성능 모니터링 그룹은 이 스텝에서 고려되지 않는다. 스텝 206에서, 자원의 할당은 선택된 자원 제어 파라미터 세트를 사용하여 제어되거나, 또는 이들 자원에 대한 경쟁은 선택된 자원 파라미터 세트를 사용하여 관리된다. 메모리 시스템 자원 파티셔닝이 지원되지 않으면, 스텝 204 및 206이 생략된다.
메모리 시스템 구성요소가 성능 모니터링 그룹에 의한 성능 모니터링 파티셔닝을 지원하면(스텝 208), 스텝 210에서 구성요소에 구현된 성능 모니터의 각각은 그것의 필터 파라미터(이는 PMG 필드 및 파티션 ID 필드에 적용될 테스트를 포함할 수 있다)에 대해 요청을 테스트한다. 필터 파라미터를 충족시키는 각 모니터는 모니터가 행하도록 설계되어 있는 측정, 카운트 또는 계산에 따라 그 내부 상태를 갱신한다. 스텝 210은 성능 모니터링 파티셔닝을 지원하지 않는 메모리 시스템 구성요소에 대해서는 생략된다. 상술한 바와 같이, 일부 실시 예들에서는, 파티션 ID 필드 및 PMG 필드 모두가 (PMG 필드가 파티션 ID 필드를 더 제한하도록) 필터 파라미터에 포함될 수 있다. 또는, PMG는 파티션 ID 필드와 별개의 독립적인 ID로서 해석될 수 있고, 이 경우에 필터 파라미터는 PMG를 고려할 수 있지만 파티션 ID는 고려할 수 없다.
자원 모니터링 파티셔닝을 지원하는 각 메모리 시스템 구성요소는 파티션 ID에 의거하여 선택되는, 상이한 메모리 시스템 구성요소 파라미터 세트를 저장하는 파라미터 레지스터의 세트를 가질 수 있다. 파티셔닝 제어를 위한 제어 파라미터는 논리적으로 파티션 ID로 인덱싱된 제어 파라미터의 어레이이다. 제어 파라미터를 설정하기 위한 인터페이스는 메모리 매핑된 레지스터의 어레이로서 배열되거나, 제어 파라미터당 단일 구성 레지스터와 선택기 레지스터로 배열될 수 있다. 후자의 경우, 구성 소프트웨어는 먼저 선택기 레지스터에 구성할 파티션 ID를 저장한 다음 원하는 제어 파라미터를 하나 이상의 제어 파라미터 구성 레지스터에 저장한다.
도 13은 메모리 시스템 구성요소의 일례인 캐시(300)의 예를 도시한다. 캐시(300)는 주어진 처리 요소(6)의 레벨 1 데이터 캐시(8), 레벨 1 명령 캐시(10) 또는 레벨 2 캐시(12)와 같은, 명령 또는 데이터를 캐싱하기 위한 캐시, 클러스터 캐시(16) 또는 시스템 캐시(20)일 수 있다. 캐시(300)는 또한 MMU(70) 내의 TLB(72) 또는 페이지 워크 캐시(74)와 같은, 어드레스 변환을 위한 캐시일 수 있다. 도 3은 MMU(70)가 주어진 프로세서 코어 내에 제공되는 예를 도시하지만, 메모리 시스템에서, 예를 들면 SoC 인터커넥트(18) 내에서 더 아래쪽으로 시스템 MMU를 또한 제공할 수 있다.
캐시(300)는 캐싱될 정보를 저장하기 위한 캐시 저장장치(캐시 RAM)(302)를 갖는다. 캐시 RAM(302)은 특정 개수의 저장 엔트리(304)를 갖는다. 도 13에 도시된 바와 같이, 각 엔트리는 다음을 저장할 수 있다:
· 캐싱된 데이터(306)(그것은 임의의 캐싱된 정보일 수 있다 - 캐시의 유형에 따라 데이터 값뿐만 아니라 명령 또는 어드레스 변환 데이터도 포함함),
· 엔트리 내의 대응하는 데이터가 유효한지 여부를 지정하는 유효 비트(308),
· 캐싱된 데이터와 연관된 어드레스의 일부를 나타내는 태그 필드(310)
· 데이터를 캐시에 할당한 메모리 트랜잭션의 파티션 ID(314)
· 할당 메모리 트랜잭션의 성능 모니터링 그룹 ID(316)
· 할당 메모리 트랜잭션의 보안 상태 표시(318)(어느 보안 상태에서 메모리 트랜잭션이 발행되었는지를 나타냄);
· 시스템 디자인이 각 캐시 라인에 대해 유지해야 할 수도 있는 다른 정보, 예를 들면, 코히런스(coherence) 상태 또는 어드레스 공간 표시기(ASI).
캐시로부터의 데이터 축출시에, ID 필드 314, 316, 318은 라이트 백 트랜잭션에 대한 파티션 ID, 성능 모니터링 그룹 ID 및 보안 상태 표시를 도출하는데 사용된다. 도 13에 도시되지는 않았지만, 각 캐시 엔트리는 또한 캐싱된 데이터의 코히런시 상태를 명시하는 코히런시 정보(예를 들어, 라이트백(writeback)이 필요한지 여부를 판정하기 위해 데이터가 클린(clean)인지 더티(dirty)인지 여부) 및/또는 축출이 필요한 경우 빅팀 캐시 라인(victim cache line)을 선택하기 위한 빅팀 선택 데이터(예를 들어 가장 최근에 사용된 엔트리를 추적하는 데 사용되는 데이터)를 저장할 수 있다.
캐시로의 데이터 할당은 직접 매핑된, 세트 연관(set-associative) 또는 완전 연관(fully associative)을 포함하는, 어떤 공지된 캐시 구성(cache organization)에 따라 제어될 수 있다. 도 13의 예는 4가지 방식의 세트 연관 구성 체계(organization scheme)를 보여 주지만, 이것은 하나의 예일 뿐이라는 것을 인식할 것이다. 캐시에 대한 검색(lookup)은 해당 메모리 트랜잭션과 연관된 파티션 ID와 독립적으로 수행된다. 따라서, 주어진 파티션 ID를 지정하는 메모리 트랜잭션이 수신될 때, 트랜잭션은 파티션 ID(314), 비보안 ID 표시기(318) 및 캐시 엔트리에 저장된 성능 모니터링 그룹(316)에 관계없이, 인덱스된 캐시 엔트리 내의 임의의 데이터에 대해 히트(hit)할 수 있다. 따라서, 성능 자원의 파티셔닝 및/또는 성능 모니터링은 상이한 소프트웨어 프로세스가 캐시된 데이터에 대한 액세스를 공유하는 것을 방해하지 않는다.
반면에, 캐시에 데이터를 할당할 때, 캐시 제어기(312)는 대응하는 메모리 트랜잭션의 보안 상태 및 파티션 ID에 의거해서 선택되는 자원 제어 파라미터의 세트에 따라 할당을 제어한다. 캐시는, 각 레지스터(320)가 대응하는 소프트웨어 실행 환경에 대한 자원 제어 파라미터를 저장하는, 상술한 바와 같은 자원 제어 파라미터 레지스터(320)의 세트를 갖는다. 선택기(322)는 캐시로의 데이터의 할당을 필요로 하는 인커밍(incoming) 메모리 트랜잭션의 파티션 ID 및 보안 상태에 의거하여 레지스터들 중 하나를 선택한다. 선택한 레지스터에 저장된 파라미터는 데이터가 캐시에 할당되는지 여부 및 데이터가 캐시에 할당되는 방법을 제어하는 데 사용된다.
제1 캐시 파티셔닝 제어 모드에서, 할당은 파티션 ID를 사용하여 선택된 최대 용량 임계값을 사용하여 제어되며, 이는 대응하는 파티션 ID와 연관된 데이터가 할당되도록 허용되는 캐시 용량의 최대 엔트리 수를 식별한다. 보안 상태 및 비보안 상태를 지원하는 구현 예에서, 임계값은 파티션 ID 및 비보안 ID 표시기의 주어진 결합과 연관된 데이터가 할당되도록 허용된 최대 용량을 정의할 수 있다. 예를 들어, 최대 용량 임계값은 상위 특권 프로세스에 의해 설정될 수 있으며, 즉, 주어진 운영체제에 대한 임계값은 하이퍼바이저에 의해 설정될 수 있고, 주어진 애플리케이션에 대한 임계값은 운영체제에 의해 설정될 수 있다.
예를 들어, 도 2는 파티션 ID 0, 1 및 2에 각각 50%, 50% 및 40%의 최대 용량 임계값이 각각 할당된 예를 도시한 것이다. 상이한 소프트웨어 실행 환경에 대해 정의된 최대 용량 임계값의 합은 100%를 초과할 수 있는데, 그 이유는 이들이 보장된 할당이 아닌, 주어진 파티션 ID에 대해 데이터를 저장할 수 있는 캐시의 양에 대한 최대 제한일 뿐이기 때문이다. 이 경우, 해당 소프트웨어 실행 환경이 모두 그들의 최대 할당을 동시에 사용하지는 않을 것이다.
도 13으로 돌아가서, 캐시(300)는 각 파티션 ID와 연관된 데이터에 대해 얼마나 많은 캐시 엔트리(304)가 할당되었는지를 추적하기 위한 할당 카운터(326)의 세트를 갖는다. 보안 상태가 지원되는 경우, 보안 상태에 의거해 카운터를 더 분할할 수 있다. 주어진 파티션 ID에 대한 데이터 값이 캐시에 할당될 때, 대응하는 할당 카운터(326)가 증가된다. 데이터가 무효화, 축출 또는 교체될 때, 대응하는 파티션 ID의 할당 카운트가 감소된다. 주어진 메모리 트랜잭션에 응답하여 캐시 미스(miss)가 발생하면, 캐시 제어기(312)는 메모리 트랜잭션에 의해 지정된 파티션 ID에 대응하는 할당 카운터(326) 및 자원 제어 파라미터 레지스터(320)를 판독하고, 할당 카운트를 최대 용량 임계값과 비교하며, 비교 결과에 의거하여 할당을 제어한다. 현재 할당이 임계값을 아직 초과하지 않았으면, 필요한 데이터가 캐시에 할당될 수 있다. 그러나, 할당 카운트가 임계값과 같거나 초과하면, 캐시 제어기(312)는 새로운 요청에 대해 어떤 데이터도 할당하지 않기로 결정할 수 있거나, 또는 새로운 데이터를 할당하기 전에 캐시로부터 동일한 파티션 ID와 연관된 다른 데이터를 축출하거나 교체할 수 있어, 그 파티션 ID와 연관된 엔트리의 임계값 레벨보다 크게 캐시가 할당되는 것을 방지할 수 있다. 축출 또는 교체가 요구되면, 캐시의 각 엔트리에 저장된 파티션 ID(314)(제공되는 경우, 빅팀 선택 정보)는 어떤 데이터가 축출될지를 결정하는데 사용될 수 있다. 용량을 카운팅하는 상기의 수단은 단지 하나의 예에 불과하며 다른 기술 또한 캐시 용량을 추적하는 데 사용될 수도 있다는 것을 이해할 것이다.
자원 제어 파라미터 레지스터(320)는 상이한 방식으로 최대 용량 임계값에 의해 표시된 엔트리들의 최대 수를 나타낼 수 있다. 예를 들어, 그들은 대응하는 파티션 ID 데이터에 할당될 수 있는 최대 엔트리 수를 직접 지정할 수 있다. 대안으로, 그들은 그 파티션 ID에 할당될 수 있는 캐시의 총 용량의 일부(fraction)에 관하여 임계 값을 지정할 수 있다. 예를 들어, 파라미터는, 파라미터의 폭 및 스케일 계수(scale factor)가 대응하는 메모리 구성요소에 대한 ID 레지스터(362)에서 특정되는 스케일링된 백분율을 나타낼 수 있다. 예를 들어, 구성요소는 256까지 스케일링된 8비트 용량 제어를 지원할 수 있고, 이 경우, 용량의 30%를 주어진 파티션에 할당하기 위해, 파티션의 최대 용량 파라미터는 할당이 원하는 백분율을 초과하는 것을 방지하기 위해 76으로 내림된(rounded down), .30 * 256 = 76.8이 될 것이다.
다수의 보안 상태가 지원되는 실시 예에서, 보안 상태 표시는 또한 파티션 ID와 결합하여, 적절한 자원 제어 파라미터 레지스터(320) 및 할당 카운트(326)를 선택하는데 사용된다.
도 14는 제1 파티셔닝 제어 모드에서 최대 용량 임계값에 따라 캐시 할당을 제어하는 방법을 나타낸다. 스텝 330에서, 주어진 메모리 트랜잭션에 대해 캐시 미스가 검출된다. 스텝 332에서, 자원 제어 파라미터 세트(320)의 세트는 대응하는 파티션 ID 및 보안 상태에 의거하여 선택된다. 스텝 334에서는, 대응하는 보안 상태 및 파티션 ID에 대해 카운터(326)에 의해 유지되는 할당 카운트가 자원 제어 파라미터(320)의 선택된 세트에서의 최대 용량 임계값과 비교되고, 스텝 336에서는 할당 카운트가 최대 용량 임계값보다 큰지 여부를 판정한다. 만약 그렇지 않다면, 그 요청에 대한 데이터는 스텝 338에서 캐시 미스에 응답하여 캐시에 할당된다. 반면에, 할당이 할당 임계값보다 크거나 같으면, 스텝 340에서 데이터를 캐시에 할당하는 것이 방지되거나 대안으로, 스텝 342에서 현재 요청과 동일한 파티션 ID와 관련된 데이터는 새롭게 할당된 데이터에 자리를 내주기 위해 교체되거나 축출되고 데이터는 스텝 338에서 정상적으로 할당될 수 있다(스텝 340 또는 342에 의해 제공된 제한에도 불구하고, 예를 들어, 임계값이 최근에 갱신된 경우, 할당 카운트가 때때로 임계값을 초과할 수 있다). 방법이 스텝 340 또는 342로 진행하는지 여부는 주어진 캐시 구현에 대한 구현 선택이다.
대안으로, 도 15에 도시된 바와 같이, 파티션 ID에 의거하여 선택된 캐시 용량 부분 비트맵(350)이 캐시 할당을 제어하는데 사용되는 제2 캐시 제어 모드가 사용될 수 있다. 비트맵(350)은 캐시 저장장치(302)의 대응하는 부분이 대응하는 파티션 ID와 연관된 데이터를 저장하기 위해 할당되도록 허용되는지의 여부를 각각 지정하는 다수의 필드 352를 갖는다. 예를 들어, 도 15의 예의 하부에 도시된 비트맵(350)은 캐시 용량의 1/32에 각각 대응하는 32개의 필드 352를 갖는다. 각 필드는 대응하는 파티션 ID를 지정하는 트랜잭션이 캐시의 해당 부분에 데이터를 할당할 수 없음을 나타내기 위해 0으로 설정되거나, 또는 해당 부분에 그 파티션 ID에 대한 데이터이 할당되도록 허용되는 것을 나타내기 위해 1로 설정될 수 있다.
도 15의 상단 부분 도시된 바와 같이, 상이한 파티션 ID에 대해 상이한 비트맵 350을 설정함으로써, 이것은 캐시의 몇몇 부분이 주어진 파티션 ID에 대해 확보(reserved)되도록 허용하고, 다른 부분은 파티션 ID들 간에 공유되거나 완전히 할당되지 않을 수 있다. 예를 들어, 도 15에 도시된 4개의 캐시 부분의 서브세트(이것은 전체 캐시 용량이 아님)에 대해서는, 캐시의 부분 0은 파티션 1에만 할당되고, 부분 1은 파티션 1 및 파티션 2 양쪽에 할당되어 그들이 캐시의 이 부분에 대한 할당을 위해 경쟁할 수 있고, 부분 2는 파티션 2에만 할당되고 부분 3은 이들 파티션 중 어느 쪽에도 할당되지 않는다. 따라서, 파티션 1에 대한 캐시에 데이터를 할당할 때, 캐시 제어기(312)는 부분 0 또는 1 내의 위치를 선택하는 것으로 제한되지만, 부분 2 또는 3에는 할당할 수 없다. 비트맵에 의해 정의된 "부분(portions)"은, 어떤 주어진 어드레스가 그룹의 적어도 하나의 엔트리에 할당될 수 있는 프로퍼티(property)를 갖는 하나 이상의 캐시 엔트리의 그룹일 수 있으며, 예를 들어 세트 연관 캐시(set-associative cache)의 모든 방법(entire way)(그 방법에 속한 모든 세트를 포함) 또는 완전 연관 캐시의 엔트리의 임의의 서브세트일 수 있다.
따라서, 제2 할당 제어 모드에서, 캐시 미스가 검출되면, 보안 상태 및 대응하는 파티션 ID에 대한 제어 파라미터의 세트가 다시 선택되지만, 이번에는 캐시 비트맵이 판독되어 캐시의 어느 부분에 데이터가 할당되는지를 제어하는 데 사용된다.
일부 캐시 구현은 상술한 제1 및 제2 캐시 할당 제어 모드 중 하나만을 지원할 수 있다(예를 들어, 직접 매핑된 캐시는 제1 모드를 구현할 수 있지만 제2 모드는 구현하지 못한다). 다른 구현은 양쪽 모드를 모두 사용하는 옵션을 지원할 수 있다. 예를 들어, 이것은 사용되고 있는 특정 캐시 구성이 많은 부분(예를 들어, 상대적으로 낮은 연관성을 갖는 캐시)을 제공하는 것을 지원하지 않으면, 최대 용량 제한을 오버레이하는(overlaying) 것이 부분 파티셔닝 단독보다 많은 제어를 제공하기 때문에 유용할 수 있다.
상술한 바와 같이, 캐시(300)는 자원 파티셔닝이 수행되는 방법을 제어하기 위한 메모리 매핑된 구성 레지스터(360)를 가질 수 있다. 구성 레지스터(360)는 캐시(300)의 하드웨어 능력을 식별하기 위한 ID 레지스터(362), 갱신할 자원 제어 파라미터의 세트를 선택하기 위한 선택 레지스터(364), 및 선택된 자원 제어 파라미터의 세트에 기록될 파라미터를 지정하기 위한 하나 이상의 구성 레지스터를 포함한다.
예를 들어, ID 레지스터(362)는 제1/제2 캐시 할당 제어 모드 중 어느 것이 지원되는지(임계값 또는 비트맵 기반 파티셔닝)를 지정할 수 있다. 예를 들어, 어떤 할당 카운터들(326)도 갖지 않는 캐시들은 제1 모드가 지원되지 않음을 나타낼 수 있다. 이 경우, 제어 프로세서는 제2 모드를 사용하도록 제한될 수 있다. 다른 캐시들은 양쪽 모드를 모두 지원할 수 있으며 주어진 프로세스에 어느 것이 사용되는지 선택하는 유연성을 가지고 있다. 이 경우, 어떤 모드가 사용되는지는 대응하는 파티션 ID에 대한 자원 제어 파라미터 레지스터(320) 내에서 지정될 수 있고, 구성 레지스터(360)를 사용하여 프로그래밍될 수 있다.
주어진 파티션 ID에 대한 자원 제어 파라미터의 세트를 설정하는 경우, 레지스터 364, 366에 매핑된 메모리 어드레스를 지정하는 메모리 트랜잭션을 발행함으로써, 소프트웨어는 그 파티션 ID를 선택 레지스터(364)에 기록하고, 파라미터는 대응하는 구성 레지스터(366)에 기록된다. 이에 응답하여, 캐시(300)는 구성 레지스터(366)로부터 파라미터들을 판독하고 관련 파티션 ID에 의해 식별된 대응하는 자원 제어 파라미터 레지스터(320)에 이들 파라미터를 기록한다. 보안 상태가 지원되는 경우, 선택기 레지스터(364) 및 구성 레지스터(366)는 뱅킹(banked)될 수 있어, 메모리 트랜잭션과 관련된 보안 표시가 어떤 레지스터의 세트가 액세스되는지를 선택하면서, 보안 상태 및 보안이 낮은 상태 각각에 대해 상이한 버전이 제공된다.
자원 제어 파라미터를 설정하는 그러한 선택기 레지스터(364) 및 구성 레지스터(366)는 자원 제어 파라미터가 설정될 수 있는 방법의 일례에 불과하다는 것에 유의해야 한다. 이 접근법의 장점은 메모리 시스템 구성요소의 어드레스 공간 사용을 절약한다(conserve)는 것이다. 그러나, 대안(alternative)은 제어 설정의 어레이가 N개의 제어 설정 레지스터의 어레이로서 노출되는 넓은 인터페이스를 사용하는 것인데, 여기서 N은 지원된 최대 파티션 ID의 수이다. 이것은 제어 구성이 단일 기록으로 파티션에 대해 갱신될 수 있고, 따라서 다른 프로세서가 메모리 시스템 구성요소를 구성하고 있는 동안 하나의 프로세서가 선택기 레지스터(364) 및 구성 레지스터(366)를 액세스하는 것을 방지하기 위해 상호 배제(mutual exclusion)를 필요로 하지 않는다는 점에서 더 간단하다. 예를 들어, 파티션 ID의 최대 개수가 216이고 일반적인 메모리 시스템 구성요소에 2 ~ 4개의 제어가 있는 경우, 이 접근법은 자원 제어 파라미터의 어레이에 대해 256KB의 어드레스 공간을 사용할 수 있다.
메모리 매핑된 구성 레지스터들(360)에 대한 액세스는 예를 들어 MMU (70)에 의해 제어될 수 있어, 어느 동작 상태가 구성 레지스터(360)를 갱신하기 위한 메모리 트랜잭션들을 발행할 수 있는지를 제한한다. 예를 들어, EL0에서 실행되는 명령들은 구성 레지스터(360)에 액세스하도록 허용되지 않을 수 있지만, EL2에서의 하이퍼바이저는 허용될 수 있다. 파티션 ID의 가상화가 지원되는 경우, 캐시(300) 내에서 사용되는 파티션 ID는 물리적 파티션 ID이고, 대응하는 애플리케이션의 파티션 ID에 사용되는 자원 제어 파라미터를 설정하려고 시도하는 운영체제는 가상 파티션 ID를 지정할 것이다. 따라서, 운영체제가 잘못된 자원 제어 파라미터를 갱신하는 것을 방지하기 위해, 구성 레지스터(360)에 매핑된 어드레스에 대한 액세스가 트랩(trapped)될 수 있고, 처리를 EL2에서의 하이퍼바이저로 전환하기 위한 예외를 트리거할 수 있다. 하이퍼바이저에서의 예외 처리기는 정확한 물리적 파티션 ID로 대응하는 메모리 트랜잭션을 발행하여 캐시(300)에서 관련 파라미터(320)의 세트를 갱신할 수 있다. 이를 달성하기 위해, 2개의 스테이지 MMU 변환 프로세스에서는, 메모리 매핑된 레지스터(360)와 관련된 어드레스는 메모리 시스템 구성요소에 의해 사용되는 다른 어드레스 공간과는 상이한 스테이지 2 어드레스 페이지 위에 배치될 수 있다.
자원 제어 파티셔닝과 유사한 방식으로, 캐시(300)에서의 성능 모니터링은 성능 모니터링 그룹(및 PMG가 파티션 ID의 서브 프로퍼티(sub-property)인 실시 예에서 파티션 ID) 및 보안 상태에 의거하여 파티셔닝될 수 있다. 다수의 성능 모니터(380)가 제공될 수 있는데, 그 각각은 그 성능 모니터(380)에 대응하는 필터 파라미터(382)의 세트에 프로그래밍된 필터에 의거하여 성능 메트릭을 측정, 카운트 또는 계산하도록 구성 가능하다. 필터 파라미터(382)는 PARTID 및 PMG를 지정하기 위한 필드를 포함할 수 있고, 메모리 트랜잭션 수신시, 필터 파라미터(382)가 PARTID/PMG 필드에 대한 특정 값을 설정했으면, 성능 모니터는 그 트랜잭션과 관련된 PARTID/PMG 값이 필터 파라미터(382)에 설정된 값과 매치(match)하는지 여부에 의존해서 그 트랜잭션에 의거한 그것의 매트릭(metric)을 갱신할지 여부를 판정할 수 있다. 할당 임계값이 초과되었는지 여부를 추적하기 위해 할당 카운터(326)가 제공되는, 제1 캐시 할당 모드를 지원하는 구현들에서는, 동일한 할당 카운터(326)가 또한 성능 모니터링에 사용될 수 있음에 주의한다.
캐시(300)가 TLB 또는 페이지 워크 캐시와 같은, 어드레스 변환 캐시인 경우, 이러한 방식으로 캐시 할당 자원을 파티셔닝하는 것은, 하나의 소프트웨어 실행 환경이 어드레스 변환 캐시 용량의 할당된 비율/부분들보다 많이 할당할 수 없도록 하여, 다른 소프트웨어 실행 환경을 위한 공간을 남겨두고 "노이지 이웃" 효과를 줄이는 데 유용할 수 있다.
도 13은 캐시(300)의 예를 도시하지만, 다른 메모리 시스템 구성요소는 주어진 파티션 ID/성능 모니터링 그룹/보안 상태와 관련된 메모리 시스템 구성요소 파라미터를 구성하기 위한 유사한 메모리 매핑된 구성 레지스터(360)의 세트와, 대응하는 파티션 ID에 대한 구성 데이터의 세트를 지정하는 자원 제어 파라미터 레지스터(320)를 가질 수 있다.
특히, 다른 메모리 시스템 구성요소(예를 들어, 메모리 제어기(24) 또는 인터커넥트 14, 18 등)에 대해서는, 다음과 같은 형태의 자원 파티셔닝이 구현될 수 있다:
메모리 채널 대역폭
파티셔닝
주메모리 채널의 대역폭은 파티셔닝될 수 있다. 2개의 대역폭 제어 방식이 제공될 수 있다. 메모리 채널은 선택적으로 다음 중 하나 또는 둘 다를 구현할 수 있다:
· 경쟁이 있더라도 파티션이 요구(claim)하는 최소 대역폭
· 경쟁이 있을 때 파티션에 사용할 수 있는 최대 대역폭 한도
이들 제어 방식의 임의의 조합은 그들을 지원하는 채널에서 동시에 사용될 수 있다. 각 제어 방식은 아래의 섹션에서 설명된다.
최소 대역폭 제어 방식
최소 대역폭 제어 방식은 그것의 현재 대역폭이 최소 대역폭 이하일(below) 때 파티션 선호도(preference)로부터의 요청을 제공하고 그것이 그것의 최소 대역폭 이상일(above) 때는 그것의 요청이 다른 보통 요청과 경쟁할 수 있도록 한다. 따라서 그것의 최소 대역폭 이하의 파티션의 요청은 채널에서 예정될 가능성이 크다. 최소 대역폭 제어 방식은 어카운팅 기간(accounting period) 동안 메모리 대역폭을 추적한다.
· 어카운팅 기간 동안 추적된 파티션에 의한 대역폭 사용량이 현재 파티션의 최소값보다 작은 경우, 그것의 요청은 채널 대역폭을 사용하도록 우선적으로 선택된다.
· 어카운팅 기간 동안 추적된 파티션에 의한 대역폭 사용량이 현재 파티션의 최소값보다 큰 경우, 그것의 요청은 채널상의 대역폭을 사용하기 위해 다른 보통 선호도 요청과 경쟁한다.
어카운팅 윈도우(accounting window) 중에 파티션에 의해 사용되지 않는 대역폭은 누적되지 않는다. 메모리 시스템 구성요소 내의 레지스터는 주어진 파티션 ID에 대한 최소 대역폭 한도를, 초당 스케일링된 메가바이트로서 지정할 수 있다. 초당 스케일링된 메가바이트의 값은 하드웨어에 의해 정의될 수 있는 스케일 계수를 곱한 초당 원하는 메가바이트로서 계산된다.
최대 대역폭 한도 제어 방식
최대 대역폭 한도 제어 방식은 어카운팅 기간 동안 그것의 최대 대역폭 한도까지 파티션 보통 선호도를 제공한다. 어카운팅 기간 동안 추적된 파티션에 의한 대역폭 사용량이 현재 파티션의 최대값보다 작은 경우, 그것의 요청은 보통 선호도로 메모리 채널상에서 스케줄링을 위해 경쟁한다. 어카운팅 기간 동안 추적된 파티션에 의한 대역폭 사용량이 현재 파티션의 최대 대역폭 한도보다 큰 경우, 그것의 요청은 채널상에서 대역폭을 사용하는 다른 덜 선호하는 요청과 경쟁한다.
최대 대역폭 한도 제어 방식은 대역폭 사용량이 최대 대역폭 한도 이하일(below) 때는 파티션 보통 선호도로부터의 요청을 제공하고 대역폭 사용량이 최대 대역폭 한도 이상일(above) 때는 비선호도(non-preference)로부터의 요청을 제공한다. 따라서 채널 대역폭에 대한 경쟁이 없으면, 파티션은 최대 대역폭보다 많이 사용할 수 있다. 파티션의 대역폭 사용량이 그것의 최대 한도 이하인 대역폭에 대한 요청은 보통 우선순위(ordinary priority)로 스케줄링되므로, 경쟁하는 요청에 따라, 그것의 최대 한도 이하의 모든 파티션의 요청된 대역폭이 채널 스케줄러에 의해 승인되는 것은 아니다. 어카운팅 윈도우 동안 파티션에 의해 사용되지 않는 대역폭은 누적되지 않는다.
다시, 최대 대역폭 한도에 대한 제어 파라미터는 초당 스케일링된 메가바이트로서 지정될 수 있다. 초당 스케일링된 메가바이트의 값은 하드웨어에 의해 정의될 수 있는 스케일 계수를 곱한 초당 원하는 메가바이트로서 계산된다.
최소 대역폭 제어 방식과 최대 대역폭 한도 제어 방식이 모두 구현되면, 다음의 표는 요청의 선호도를 나타낸다.
| 이용된 대역폭이 다음과 같으면, | 선호도 | 설명 | |
| 최소값 이하 | 높음 | 다른 높은 요청만이 이 요청을 지연시킬 것이다* | |
| 최소값 이상 | 최대 한도 이하 | 중간(보통) | 먼저 서비스된 높은 요청은 다른 중간 요청과 경쟁한다* |
| 최대 한도 이상 | 낮음 | 높은 또는 중간 요청이 이용가능한 경우에는 서비스되지 않는다* | |
* 선호도는 중간 또는 낮은 선호도 요청보다 앞서 높은 선호도 요청이 서비스될 가능성을 높이기 위해 일반적으로 높음, 중간 또는 낮음으로서 정의될 수 있지만, 결핍 방지(starvation avoidance)와 같은, 구현의 다른 목표를 충족시키기 위해 요청을 서비스할 때 구현은 여전히 선호 우선순위에서 벗어날 수 있다.
상술한 모든 방식들에 대해, 대역폭 파티셔닝 방식들에 대한 제어 파라미터들은 모두 주어진 단위, 예를 들면 초당 메가바이트로 표현될 수 있다. 이 값은 또한 마이크로초당 전송된 바이트와 동일하다. 구현은 결과의 값이 파티션 ID에 대한 메모리 시스템 구성요소의 대역폭 제어 레지스터 중 하나에 프로그래밍되기 전에 각 대역폭 파티셔닝 제어 파라미터에 일정한 스케일링 계수를 곱하는 것을 필요로 할 수도 있다. 구현이 제어 파라미터의 스케일링을 필요로 하는지 여부와, 필요한 경우 스케일링 계수는, 메모리 시스템 구성요소 내의 디스커버리 레지스터(상기 설명된 캐시의 디스커버리 레지스터(362)와 유사함)에서 특정될 수 있다.
상술한 모든 메모리 대역폭 파티셔닝 방식에 있어서, 메모리 채널 대역폭 조절은 어카운팅 기간 동안 발생할 수 있다. 어카운팅 기간은 고정 또는 이동 윈도우일 수 있다. 윈도우의 폭은 메모리 시스템 구성요소 내의 디스커버리 레지스터로부터 판독될 수 있는 발견 가능한 상수(discoverable constant)일 수 있다. 예를 들어, 어카운팅 기간은 적어도 1 마이크로초일 수 있으며 최대 20 마이크로초 이상일 수 있다. 어카운팅 기간이 길어질수록 특히 이동 윈도우 구현에서 더 많은 하드웨어를 필요로 할 수 있으며 어카운팅 기간이 짧아질수록 특히 고정 윈도우 구현에서 더 많은 경계 효과(boundary effects)가 있을 수 있다.
고정 윈도우 어카운팅에서, 대역폭은 각 파티션이 그 파티션의 최소값 및 최대값에 따라 대역폭을 갖도록 요청에 할당된다. 요청 또는 로컬 우선순위(local priorities)를 사용하여 대역폭에 대한 요청 충돌을 해결할 수 있다. 어카운팅 윈도우의 기간에 도달하면, 이전에 서비스되지 않았던 요청들의 큐(queue)를 제외하고 히스토리가 없는 새로운 윈도우가 시작된다. 새로운 윈도우는 파티션의 각각에 대해 0부터 대역폭을 누적하기 시작한다.
이동 윈도우 어카운팅에 의해, 이동 윈도우는 과거의 윈도우 폭에서 발행된 모든 명령으로부터 파티션에 의한 대역폭의 히스토리를 유지한다. 파티션당 대역폭의 어카운팅의 재설정은 없으며, 오히려 명령이 처리될 때 대역폭이 추가되고 그 명령이 윈도우의 히스토리에서 벗어날 때 어카운팅에서 제거된다. 이 연속 어카운팅은 비교적 경계 효과가 없지만, 고정 윈도우에 필요한 파티션 ID당 대역폭 카운터 외에 윈도우 내의 명령들의 히스토리를 추적하는 데 더 많은 하드웨어를 필요로 한다.
모든 파티션의 최소 대역폭 할당은 사용 가능한 것보다 더 많은 대역폭이 될 수 있다. 이것은 사용되지 않는 할당은 다른 파티션이 사용하기 위해 이용 가능하므로 일부 파티션이 그들의 대역폭 할당을 사용하지 않는 경우에는 문제가 되지 않는다. 그러나, 최소 대역폭이 초과 할당되면, 파티션에 대해 프로그래밍된 최소 대역폭이 항상 충족될 수는 없다. 소프트웨어는 프로그래밍된 최소 대역폭 할당이 시스템에 의해 안정적으로 전달될 수 있다는 것을 보증하기 위해서 최소 대역폭이 과도하게 할당되지 않도록 보장할 수 있다.
사용 가능한 대역폭은 많은 시스템에서 하나 이상의 클록 주파수, 예를 들면 DDR 클록에 의존할 수 있으므로, 사용 가능한 대역폭에 영향을 미치는 클럭을 변경할 때 소프트웨어가 대역폭을 재할당하려고 할 수 있다. 할당을 변경하지 않고 클럭 속도(clock rates)를 낮추면 대역폭이 과도하게 할당될 수 있다. 주의 : DRAM 채널상의 사용 가능한 대역폭은 상수(constant)가 아니지만, 클록 속도, 판독 및 기록의 혼합 및 뱅크 히트 속도(bank hit rate)에 따라 다르다.
본 기술분야의 당업자라면, 기술된 유형의 대역폭 제어가 메모리 채널 제어기에서만 사용되는 것으로 제한되지 않고, 임의의 메모리 시스템 구성요소에서 대역폭을 제어하도록 전개될 수 있음을 알 것이다.
우선순위
파티셔닝
이 문서에 열거된 다른 메모리 시스템 자원과 달리, 우선순위는 메모리 시스템 자원의 할당에 직접적으로 영향을 주지 않지만, 대신 자원에 액세스하기 위해 발생하는 충돌에 영향을 준다. 적절히 구성된 시스템은 우선순위 지정으로 인해 실질적인 성능상의 영향을 미치는 경우는 드물지만, 우선순위는 즉각적이든 지속적이든 초과 구독(oversubscribed) 상황에서 중요한 역할을 한다. 따라서 "우선순위 파티셔닝"은 파티션 간의 메모리 시스템 효과를 구분하는 데 도움이 되는 도구로서 사용될 수 있다.
파티션에는 메모리 시스템에서의 각 구성요소(우선순위 파티셔닝을 지원함)에서 우선순위가 할당될 수 있다. 이 파티셔닝 제어는 상이한 우선순위를 가진 요청을 처리하도록 메모리 시스템의 상이한 부분이 셋 업(set up)될 수 있게 한다. 예를 들어, 프로세서에서 시스템 캐시로의 요청은 시스템 캐시로부터 주메모리로의 요청보다 더 높은 전송 우선순위(higher transport priority)를 이용하도록 설정될 수 있다.
각 파티션 ID에 대해 두 가지 유형의 우선순위가 식별될 수 있다.
· 내부 우선순위는 이 메모리 시스템 구성요소의 내부 작업에 사용되는 우선순위를 제어한다. 그들은 메모리 시스템 구성요소 내에서 내부 작업의 우선순위를 지정하는 데 사용될 수 있다. 예를 들어, 메모리 컨트롤러는 내부 우선순위를 사용하여 대역폭 할당이 확실한 승자(clear winner)를 선택하지 못할 때 대기중인 요청 사이에서 선택할 수 있다.
· 다운스트림 우선순위는 또 다른 메모리 시스템 구성요소(예를 들면, 인터커넥트 또는 메모리 컨트롤러)에 다운스트림 통신된 우선순위를 제어한다. "다운스트림"은 요청에 대한 통신 방향을 나타낸다. "업스트림" 응답은 일반적으로 이를 생성한 요청과 동일한 전송 우선순위를 사용한다. 메모리 시스템 구성요소는 다운스트림 우선순위를 사용하여 우선순위 파티셔닝을 가지고 있지 않은 다운스트림 구성요소에 대한 우선순위를 나타낸다. 이것은 다운스트림인 인터커넥트 구성요소에 대한 전송 우선순위(transport priority)를 설정하는 데 사용될 수 있다.
반면에, 구성요소가 우선순위 파티셔닝을 구현하지 않거나, 다운스트림 우선순위를 구현하지 않는 경우, 그것은 "스루 우선순위(through priority)"를 사용할 수 있고 - 다운스트림 우선순위는 인커밍 (업스트림) 우선순위 또는 요청과 동일하다. 마찬가지로, 메모리 시스템 구성요소를 (다운스트림에서 업스트림으로) 통과하는 응답의 우선순위는 (다운스트림으로부터) 수신된 응답과 동일한 우선순위이다.
보다 일반적으로는, 일 구성 예에 따르면, 복수의 소프트웨어 실행 환경 중 하나의 소프트웨어 실행 환경의 명령들에 응답하여 데이터 처리를 수행하는 처리 회로; 각 메모리 트랜잭션이 상기 메모리 트랜잭션과 관련된 소프트웨어 실행 환경에 할당된 파티션 식별자를 지정하는, 데이터에 액세스하기 위한 메모리 트랜잭션들을 처리하는 적어도 하나의 메모리 시스템 구성요소 - 상기 적어도 하나의 메모리 시스템 구성요소는 처리될 메모리 트랜잭션에 의해 지정된 상기 파티션 식별자와 관련된 메모리 트랜잭션 진행 파라미터들의 복수의 세트 중 하나를 선택하도록 구성되고 -; 및 상기 선택된 메모리 트랜잭션 진행 파라미터 세트에 의존하여 상기 메모리 트랜잭션의 진행을 제어하는 메모리 트랜잭션 진행 제어 회로를 구비하는 장치가 제공된다.
상기 예에서는, 다수의 소프트웨어 실행 환경이 있다. 이들은 애플리케이션, 운영체제, 및 가상 컴퓨터를 포함할 수 있다. 각 환경은 동일한 메모리 시스템에 액세스할 수 있다. 메모리 시스템은 주메모리를 포함할 수 있고 또한 하나 이상의 캐시를 포함할 수 있다. 캐시(있으면)가 계층구조로 배열되어, 주메모리(있으면)에 액세스하기 전에, 보다 작고 빠른 캐시에 액세스한 다음 보다 크고 느린 캐시에 액세스할 수 있다. 일부 예들에서는, 메모리 시스템의 일부분(또는 전부)은 공유될 수 있으며, 메모리 시스템의 몇몇 부분은 특정 구성요소에서만 이용 가능하다. 메모리 시스템으로부터 데이터에 액세스하는 각 메모리 트랜잭션은 파티션 식별자를 지정한다. 제공되는 파티션 식별자는 메모리 트랜잭션을 발행한 환경에 의존한다. 예를 들어, 각 환경에는 그 자신의 파티션 식별자(또는 파티션 식별자)가 할당될 수 있으며, 그 중 하나는 각 메모리 트랜잭션과 관련하여 제공된다. 그 다음, 메모리 트랜잭션 진행 제어회로는 트랜잭션 식별자와 관련된 메모리 트랜잭션 진행 파라미터(또한 "메모리 시스템 구성요소 파티셔닝 제어 설정"이라고도 함)를 선택함으로써 파티션 식별자에 의거하여 메모리 트랜잭션의 진행을 제어한다. 이 방법으로, 자원 세트를 직접 제어할 수 있다. 이렇게 하면 인식하기가 더 쉬워져, 효과가 명확한 방식으로 자원 세트를 제어할 수 있게 되고, 자원을 소프트웨어 환경의 측정 가능한 동작에 연결할 수 있다. 메모리 트랜잭션 진행 제어 회로는 별개의 장치일 수 있으며, 적어도 하나의 메모리 시스템 구성요소에 접속될 수 있거나, 또는 적어도 하나의 메모리 시스템 구성요소 자체일 수 있음에 주목해야 한다.
일부 실시 예에서, 상기 메모리 트랜잭션 진행 파라미터 세트는 상기 메모리 트랜잭션이 처리되어야 하는 우선순위를 나타내는 우선순위 구성을 포함한다. 우선순위가 높은 트랜잭션은 중요도가 더 높게 처리되므로, 잠재적으로 우선순위가 낮은 트랜잭션보다 더 신속하게 전송된다. 우선순위는 종종 숫자로 표현된다. 그러나, "높은" 및 "낮은"이라는 용어는 트랜잭션의 상대적인 중요도를 나타내는 것으로 트랜잭션과 관련된 어떠한 수치도 아니라는 것에 주의해야 한다. 따라서 우선순위가 높은 트랜잭션은 수치 '0'과 연관될 수 있고 우선순위가 낮은 트랜잭션은 수치 '9'와 연관될 수 있다. 트랜잭션과 관련된 우선순위를 표현함으로써, 여러 트랜잭션이 어느 쪽이 진행하도록 허용되어야 하는지에 관해 다른 방법으로 결부되어 있는 경우 타이밍 충돌을 해결할 수 있다. 선택사항으로, 우선순위는 또한 트랜잭션 해결시 자원을 소비해야 하는지 아닌지 여부 또는 그 트랜잭션이 다른 트랜잭션보다 우선되어야 하는 정도를 나타내기 위해 사용될 수도 있다. 예를 들어, 일부 파티션 식별자와 연관된 트랜잭션은 다른 파티션 식별자가 있는 트랜잭션보다 더 빠르게 진행될 수 있다. 이러한 방식으로, 홀드 백(held back)되지 않는 소프트웨어 실행 환경은 다른 소프트웨어 실행 환경보다 더 빠르게 메모리 트랜잭션 진행을 할 수 있다.
일부 실시 예에서, 상기 우선순위 구성은 내부 우선순위를 포함하고; 상기 적어도 하나의 메모리 시스템 구성요소는 상기 내부 우선순위에서 상기 메모리 트랜잭션을 처리하는 것이다. 내부 우선순위는 적어도 하나의 메모리 시스템 구성요소 자체가 메모리 트랜잭션을 처리하는 우선순위와 관련된다. 일부 실시 예에서, 내부 우선순위는 (예를 들어, 트랜잭션에 대한 버스 QoS 우선순위에 근거할 수 있는) 임의의 인커밍(incoming) 우선순위를 대체한다.
일부 실시 예에서, 상기 우선순위 구성은 상기 메모리 트랜잭션이 처리될 다운스트림 우선순위를 포함한다. 메모리 시스템 구성요소는 일반적으로 트랜잭션이 트랜잭션을 처리할 수 있는 메모리 시스템 구성요소에 도달할 때까지 예를 들어, 요청된 데이터에 대한 액세스를 제공함으로써 트랜잭션을 다운스트림으로 전달(pass)한다. 일반적인 메모리 계층구조에서, 다운스트림은 주메모리를 향한 것으로 간주될 수 있다. 메모리 트랜잭션을 처리하는 특정 다운스트림 우선순위를 제공함으로써, 트랜잭션이 메모리 시스템의 더 많은 요소를 통과할 때 트랜잭션의 우선순위를 변경할 수 있다. 마찬가지로, 이러한 방식으로, 선택을 수행한 메모리 시스템 구성요소 이외에, 메모리 시스템 구성요소가 주어진 우선순위에서 트랜잭션을 처리하도록 제어될 수 있다. 다운스트림 우선순위는, 어떤 실시 예에서는, 임의의 인커밍 우선순위를 무시하거나 대체할 수 있다. 다운스트림 우선순위는 또한 QoS(Quality-of-Service)에 대한 지원을 파라미터로서 구현하는 오래된 메모리 시스템 구성요소와 인터페이싱하기 위한 메커니즘으로서 사용될 수 있다.
또는, 트랜잭션이 처리되어야 하는 우선순위 레벨을 지정하는 대신, 단지 우선순위 레벨이 변경되지 않아야 한다고 명시하는 것이 가능하다. 다시, 이러한 경우에는, 이들 구성요소가 적극적으로 선택을 수행하지 않고도 메모리 시스템 구성요소를 제어할 수 있다. 특히, 그러한 실시 예에서는, 상기 적어도 하나의 메모리 시스템 구성요소가 상기 메모리 트랜잭션을 적어도 하나의 다른 다운스트림 메모리 시스템 구성요소로 전달할 때, 상기 트랜잭션은 복수의 메모리 트랜잭션 진행 파라미터 세트 중 상기 하나를 선택한 메모리 시스템 구성요소가 상기 메모리 트랜잭션을 처리한 동일한 우선순위에서 상기 메모리 트랜잭션이 처리되어야 한다는 표시와 함께 전달된다.
일부 실시 예에서, 상기 메모리 트랜잭션 진행 파라미터 세트는 복수의 우선순위 구성을 포함하며, 각각은 상기 적어도 하나의 메모리 시스템 구성요소 중 하나와 관련되고; 상기 적어도 하나의 메모리 시스템 구성요소의 각각은 상기 관련된 우선순위 구성에 따라 상기 메모리 트랜잭션을 처리하는 것이다. 이러한 방식으로, 메모리 시스템 구성요소의 각각에 대해 상이한 우선순위 구성을 가질 수 있고, 그것에 의해 트랜잭션이 메모리 시스템을 통해 진행됨에 따라 트랜잭션이 처리되는 방법에 대한 유연성이 향상된다. 예를 들어, 일부 애플리케이션에 대해서는, 동일한 시스템에서 다른 경쟁 애플리케이션을 고려할 때 짧은 지연이 허용되고 심지어 적절할 수도 있다. 따라서 아마도 근처(업스트림 메모리 시스템 구성요소)의 그러한 실행 환경에 낮은 우선순위를 할당하는 것이 적절할 수 있다. 그러나, 긴 지연을 허용하는 것이 바람직하지 않은 경우, 다른 시스템 구성요소에 대해 더 높은 우선순위가 할당될 수 있다. 이러한 방식으로, 다른 실행 환경으로부터 메모리 트랜잭션을 우선적으로 처리하기 위해 짧은 지연이 발생할 수 있다. 그러나, 다른 메모리 시스템 구성요소은 우선순위가 높아지기 때문에, 더 긴 지연은 방해된다.
일부 실시 예에서, 상기 메모리 트랜잭션 진행 파라미터 세트는 상기 적어도 하나의 메모리 시스템 구성요소와 관련된 한도(limit)를 포함한다. 이 한도는, 예를 들어, 메모리 트랜잭션의 처리 및/또는 전달 중에 다 사용되는, 적어도 하나의 메모리 시스템 구성요소와 관련된 자원에 관한 것일 수 있다. 각 파티션과 관련된 한도는 실제로 구현되거나, 제공되거나 또는 할당 가능한 자원의 총량까지 추가할 필요가 없다는 점에 유의한다. 사실, 한도의 총합은 실제 한도 아래로 떨어질 수 있으며 이로 인해 다소 느슨해질 수 있거나, 실제 한도를 초과할 수 있으며, 그 경우 자원은 경쟁하는 파티션 간에 공유되며 때때로 또는 경쟁하는 요청의 일부 조건 하에서, 할당 중 일부가 충족되지 않을 수 있다. 이러한 공유는 동일하거나, 할당을 위해 가중치를 부여하거나, 첫 번째 요청 환경에 전체적으로 할당될 수 있으며, 나머지는 다른 요청 환경 간에 공유될 수 있다.
예를 들어, 일부 실시 예에 있어서, 상기 한도는 상기 적어도 하나의 메모리 시스템 구성요소의 대역폭 한도이다. 대역폭은 일정 기간 동안 적어도 하나의 메모리 시스템 구성요소의 내부, 외부, 또는 안팎으로 전송되는 데이터의 양으로 표현될 수 있다. 다른 예들에서는, 대역폭은 채널의 이론적인 최대 대역폭의 백분율, 또는 고정된 기간 동안 측정된 전송된 바이트의 레이트(rate), 또는 실제의, 덜 효율적인 전송에 의해 소비된 채널의 이론적인 최대 대역폭을 소비할 기회로 표현될 수 있다. 현재 대역폭은 일정 기간 동안(예를 들어, 1 마이크로초 이상 또는 몇 분) 표현된 대역폭의 측정이라고 간주될 수 있다.
일부 실시 예들에서, 대역폭 한도는 최대 대역폭을 포함할 수 있다. 예를 들어, 일부 실시 예에서, 상기 관련된 파티션 식별자를 지정하는 트랜잭션에 응답하기 위한 상기 메모리 시스템 구성요소의 현재 대역폭 사용량이 상기 최대 대역폭을 초과하는 경우, 상기 메모리 트랜잭션 진행 제어 회로는 상기 관련된 파티션 식별자를 지정하는 트랜잭션의 대역폭에 대한 액세스의 선호도를 줄이는 것이다. 이(및 다른 일부) 예에서는, 최대 대역폭은 절대적인 한도일 필요는 없지만, 오히려 최대 대역폭을 초과하지 않은 트랜잭션과 관련된 다른 트랜잭션보다 낮은 대역폭에 대한 액세스의 선호도가 트랜잭션에 부여되는 지점일 필요가 있다. 물론, 최대 대역폭은 파티션 간에 다를 수 있으므로 일부 파티션에는 다른 파티션보다 많은 대역폭에 대한 액세스가 부여된다.
또 다른 예에서는, 대역폭 한도는 최소 대역폭을 포함할 수 있다. 예를 들어, 일부 실시 예에서는, 상기 관련된 파티션 식별자를 지정하는 트랜잭션에 응답하기 위한 상기 메모리 시스템 구성요소의 현재 대역폭 사용량이 상기 최소 대역폭 이하(below)인 경우, 상기 메모리 트랜잭션 진행 제어 회로는 상기 관련된 파티션 식별자를 지정하는 트랜잭션의 선호도를 증가시킨다. 그러한 예시적인 실시 예들에서는, 최소 대역폭 한도는 필요조건으로서 작용하는 것이 아니라, 파티션이 높은 선호도를 수신하는 대역폭으로서 작용한다. 사용 가능한 대역폭보다 더 많은 요청이 없으면 높은 선호도 요청이 서비스될 것으로 예상될 수 있다. 이를 달성하기 위해, 파티션이 최소 대역폭을 충족시키지 않으면, 그 파티션을 식별하는 트랜잭션에 그들의 최소 대역폭을 충족하는 파티션을 식별하는 트랜잭션보다 더 높은 선호도가 부여된다. 물론, 최소 대역폭은 파티션 간에 다를 수 있으므로 일부 파티션에 다른 파티션보다 더 많은 대역폭에 대한 액세스가 부여된다.
또 다른 예에서, 상기 대역폭 한도는 하한 및 상한을 포함하고, 상기 하한은 상기 상한보다 낮으며; 상기 메모리 트랜잭션 라우팅 제어 회로는 상기 주어진 파티션 식별자를 지정하는 트랜잭션에 응답하기 위한 상기 메모리 시스템 구성요소의 현재 대역폭 사용량에 근거하여 주어진 파티션 식별자를 지정하는 트랜잭션의 선호도를 설정하는 것이며, 상기 현재 대역폭 사용량이 상기 하한 이하(below)인 경우, 상기 메모리 트랜잭션 라우팅 제어 회로는 상기 주어진 파티션 식별자를 지정하는 상기 트랜잭션의 선호도를 제1 레벨로 설정하고; 상기 현재 대역폭 사용량이 상기 하한과 상기 상한 사이에 있는 경우에는, 상기 메모리 트랜잭션 라우팅 제어 회로는 상기 주어진 파티션 식별자를 지정하는 상기 트랜잭션들의 선호도를 상기 제1 레벨보다 중요도가 낮은 제2 레벨로 설정하고; 상기 현재 대역폭 사용량이 상기 상한 이상인(above) 경우에는, 상기 메모리 트랜잭션 라우팅 제어 회로는 상기 주어진 파티션 식별자를 지정하는 상기 트랜잭션들의 선호도를, 상기 제2 레벨보다 중요도가 낮은 제3 레벨로 설정한다. 그러한 실시 예들에서, 제1 레벨, 제1 레벨보다 높은 제2 레벨, 및 제2 레벨보다 높은 제3 레벨의 적어도 3개의 상이한 레벨들의 선호도가 제공된다. 그런 다음 최소 대역폭 한도와 최대 대역폭 한도의 두 가지 대역폭 한도가 제공된다. 파티션에 대한 최소 대역폭 한도가 충족되지 않으면, 그 파티션 식별자를 지정하는 트랜잭션에 제3 (높은) 선호도 레벨이 부여되고 따라서 제2 또는 제1 선호도를 사용하는 트랜잭션들에 대한 대역폭의 우선도가 부여된다. 그와 다르게, 파티션에 대한 최대 대역폭 한도가 충족되지 않으면, 그 파티션 식별자를 지정하는 트랜잭션들에 제2 선호도 레벨이 부여되고 따라서 제1 선호도를 사용하는 트랜잭션들에 대한 대역폭의 선호도가 부여된다. 그와 달리, 파티션에 대한 최대 대역폭 한도가 충족되면, 그 파티션 식별자를 지정하는 트랜잭션들에 제1 선호도 레벨이 부여된다. 이런 식으로, 파티션은 항상 트랜잭션을 발행할 수 있다. 그러나, 낮은 (최소) 대역폭 한도를 충족하지 않은 이들 파티션에는 더 많은 선호도가 부여되지만, (최대) 대역폭 한도를 초과하는 이들 파티션에는 더 적한 선호도가 부여된다.
일부 실시 예들에서, 상기 한도는 상기 적어도 하나의 메모리 시스템 구성요소의 미처리(outstanding) 트랜잭션 한도이고; 상기 적어도 하나의 메모리 시스템 구성요소는 다른 메모리 시스템 구성요소에 대한 상기 파티션 식별자와 관련된 미처리 트랜잭션의 수를 상기 미처리 트랜잭션 한도로 제한하도록 구성된다. 미처리 트랜잭션은 결과가 아직 리턴되지 않은 메모리 시스템 구성요소에 의해 전달된 (즉, 다운스트림) 트랜잭션이라고 간주될 수 있다. 이러한 트랜잭션은 종종 "인 플라이트(in flight)"라고 한다. 이들 실시 예에서, 일정한 수의 "인 플라이트" 트랜잭션이 각 파티션에 대해 허용될 수 있다. 한도를 초과하게 되는 트랜잭션은 인 플라이트 트랜잭션의 횟수가 한도 이하로 떨어질 때까지 "홀드"될 수 있고, 이 지점에서 그들은 다운스트림으로 전달된다(따라서 미처리/인 플라이트된다). 이것은, 후술하는 바와 같이, 예를 들어, 카운터를 사용하여 구현될 수 있다.
일부 실시 예들에서, 상기 적어도 하나의 메모리 구성요소는 발행된 트랜잭션들에 대한 버퍼를 구비하고; 상기 한도는 상기 버퍼의 버퍼 깊이이다. 버퍼는 메모리 시스템 구성요소에 의해 사용되어 (처리 회로에 의해 또는 I/O에 의해) 다수의 인커밍 트랜잭션을, 그 메모리 시스템 구성요소에 의해 처리되기 전에 (트랜잭션에 응답함으로써, 또는 트랜잭션을 더 하류에 전달함으로써) 홀드할 수 있다. 예를 들어, 메모리 시스템 구성요소의 예인 인터커넥트에 있어서는, 하나 이상의 버퍼가 있을 수 있다. 각 버퍼는 트랜잭션의 수에 관하여 측정된 그 자체의 깊이(크기)를 가질 수 있으며 각 파티션에는 그 버퍼의 특정 수의 엔트리가 할당될 수 있다.
일부 실시 예에서, 상기 한도는 마스크 불가능한(unmaskable) 상태로 전송될 수 있는 다수의 트랜잭션이므로 이들 트랜잭션은 다른 트랜잭션에 의해 차단되지 않는다. 일부 트랜잭션은 마스크 불가능한 것으로 표시될 수 있다. 예를 들어, 이러한 트랜잭션은 다른 트랜잭션에 의해 차단될 수 없는 것일 수 있다. 이것은 "가상 채널"을 만드는 데 사용될 수 있다. 마스크 불가능한 트랜잭션은 다른 트랜잭션들이 해결될 때까지 기다릴 필요가 없으므로 신속하게 해결될 것으로 예상된다(아마도 다른 마스크 불가능한 트랜잭션 제외). 그러나, 분명히 모든 트랜잭션이 이러한 상태를 가질 수 있는 것은 아니며, 또는 그 상태는 의미 없게 될 것이다. 따라서, 이러한 트랜잭션을 전하는 능력에 대한 액세스를 제한하는 것이 바람직할 수 있다.
한도에 대한 사용량을 결정할 수 있는 여러 가지 방법이 있다. 그러나, 일 실시 예에서, 장치는 상기 한도에 의해 제한된 자원의 사용량을 카운트하는 카운터를 더 구비하고; 상기 카운터는 소정의 기간마다 리셋된다. 이러한 시스템은 기간마다 재설정하는, "정적 윈도우(static window)"를 제공하며, 한도에 대한 사용량은 각 윈도우 중에 카운트된다.
다른 실시 예들에서, 선행하는 소정 기간 동안 상기 한도에 의해 제한된 자원의 사용량을 카운트하는 카운터가 제공된다. 따라서, 최근 히스토리를 고려하여 현재 사용량을 보다 정확하게 측정하기 위해 이러한 "부동 윈도우(floating window)"를 사용할 수 있다. 대조적으로, 정적 윈도우는 구현하기가 더 쉬울 수 있지만, 소정 기간마다 모든 히스토리를 잃게 된다.
도 16은 파티션 식별자에 의해 설정된 한도에 의거하여 메모리 트랜잭션에 대한 선호도를 선택하는 프로세스를 나타내는 흐름도 354를 도시한다. 스텝 356에서, 선택되는 다음 트랜잭션이 분석되고 메모리 트랜잭션에 의해 어떤 파티션 식별자가 참조되는지가 판정된다. 그런 다음 이 식별자는 메모리 트랜잭션 파라미터를 선택하는 데 사용된다. 이 실시 예에서, 메모리 트랜잭션 파라미터는 대역폭 한도를 나타낸다. 스텝 358에서, 현재 대역폭(즉, 동일한 파티션 식별자를 갖는 메모리 트랜잭션에 의해 사용된 대역폭)이 관련된 메모리 트랜잭션 파라미터의 최소 대역폭 한도보다 작은지의 여부가 판정된다. 그렇다면, 스텝 360에서는, 파티션이 대역폭의 최소 할당을 아직 충족하지 않았으므로 선호도가 1(높음)로 설정된다. 그렇지 않으면, 스텝 362에서는, 현재의 대역폭이 관련된 메모리 트랜잭션 파라미터의 최대 대역폭 한도보다 큰지가 판정된다. 그렇다면, 스텝 364에서는, 파티션이 그것에 할당된 최대 대역폭을 초과했기 때문에 메모리 트랜잭션의 선호도는 3(낮음)으로 설정된다. 메모리 트랜잭션은 계속 진행하도록 허용되지만, 낮은 선호도로 처리되므로 더 높은 선호도를 가진 어떤 다른 트랜잭션도 처리될 필요가 없는 경우에만 진행할 수 있다는 점에 유념해야 한다. 그렇지 않으면, 파티션은 그것의 최소 허용량을 초과했지만, 그것의 최대 허용량을 초과하지 않았기 때문에, 스텝 366에서 트랜잭션에는 2(중간)의 선호도가 부여된다. 이 프로세스의 결과로서, 관련 트랜잭션에 대역폭에 대한 액세스가 할당되지 않은 파티션은 그것의 현재 대역폭 사용량의 감소를 경험한다. 따라서, 트랜잭션은 차단되지 않고, 대신 그들의 대역폭 소비가 지연된다.
도 17은 트랜잭션 T을 전달하는 메모리 시스템을 개략적으로 도시한다. 트랜잭션은 클러스터 인터커넥트(14)로부터 시스템 온 칩(SoC) 인터커넥트(18)로, 메모리 제어기(24)로 전달된다. 이 실시 예에서, SoC 인터커넥트(18)는, 트랜잭션 T가 제공하는 파티션 식별자에 근거하여 메모리 트랜잭션 파라미터의 선택을 수행한다. 이 실시예에서, 제1 선호도(1)는 SoC 인터커넥트(18)에서 트랜잭션의 내부 처리를 위해 제공된다. 따라서, 트랜잭션이 처리될 수 있는지 여부를 판정할 때, SoC 인터커넥트(18) 자체는 트랜잭션에 높은 선호도를 준다. 그러나, SoC 인터커넥트(18)가 트랜잭션이 다운스트림으로 전달되어야 한다고 판정하면, 트랜잭션은 메모리 제어기(24)가 트랜잭션을 처리하는, 제2 선호도(3)와 함께 전달된다. 이러한 방식으로, 메모리 트랜잭션 파라미터의 선택을 수행하지 않는 메모리 시스템 구성요소에 의해 트랜잭션이 처리되는 선호도를 제어하는 것이 가능하다.
도 18은 한도에 대한 사용량을 측정할 때 카운터 회로(368)의 사용을 개략적으로 도시한다. 예를 들어, 측정은 미처리 트랜잭션에 대한 것일 수 있으며, (미처리 트랜잭션의) 한도와 비교된다. 이 실시 예에서, 선택 회로(370)는 메모리 시스템 구성요소, 즉 레벨 1 데이터 캐시(8)에 대한 별개의 구성요소로서 제공된다. 그러나, 다른 실시 예에서, 선택 회로는 메모리 시스템 구성요소 자체일 수 있다는 것을 이해할 것이다. 또한, 이 실시 예에서, 선택 회로(370)는 카운터 회로(368)를 사용하여 각 파티션 식별자에 관해 발행되었던 미처리 트랜잭션의 수를 추적한다. 이 실시 예에서, 구성요소가 트랜잭션을 전방(즉, 다운스트림)으로 전달했지만 아직 트랜잭션에 대한 응답을 수신하지 않았으면, 트랜잭션은 구성요소에 의해 미처리인 것으로 간주된다. 그 결과, 트랜잭션이 전달될 때마다, 그 트랜잭션에 의해 지정된 파티션과 관련된 카운터가 증가되고, 응답이 수신될 때마다, 관련된 파티션 식별자에 관한 카운터가 감소된다. 파티션 식별자를 지정하는 새로운 트랜잭션이 다운스트림으로 전달될 때, 그 파티션 식별자에 대한 카운터를, 그 파티션 식별자에 대한 미처리 트랜잭션들의 한도와 비교할 수 있다. 한도가 충족되거나 초과하면, 카운터가 한도 아래로 떨어질 때까지 트랜잭션이 전송되지 않을 것이며, 이는 미처리 트랜잭션 중 하나가 더 이상 미처리되지 않도록 응답이 수신될 때 발생한다. 따라서, 트랜잭션은 전송되는 일없이 효과적으로 "홀드"될 것이다.
상기의 예에서, 카운터는 간단히 현재 미처리인 트랜잭션들의 수를 추적한다. 그러나, 다른 실시 예에서, 카운터는 일정 기간과 관련되어 있다. 예를 들어, 카운터 및 한도는 일정 기간 동안 전송된 데이터쪽으로 향할 수 있다. 그러한 예시적인 실시 예에서, 카운터는 시간마다 리셋되어 "정적 윈도우"를 제공할 수 있고 또는 카운터가 이전 기간 동안 한도에 대한 사용량을 측정함으로써 "플로팅 윈도우"를 제공할 수 있다. 전자의 경우, 윈도우의 길이에 비해 매우 빨리 한도에 도달할 수 있는데, 이는 "버스티(bursty)" 동작으로 이어질 수 있다. 후자의 경우, 이전 기간 동안의 사용량을 측정함으로써, 소량의 할당이 지속적으로 자유로워지는(free up)데, 이는 보다 완만한/지속적/예측 가능한 사용량으로 이어질 것으로 예상될 수 있다.
도 19는 메모리 트랜잭션들에 대한 하나 이상의 버퍼 374, 376을 사용하는, 메모리 시스템 구성요소(372), 이 경우 인터커넥트를 도시한 것이다. 인터커넥트가 사용되어 메모리 트랜잭션들을 발행하는, 하나 이상의 마스터(M1, M2)가 하나 이상의 슬레이브(S1, S2, S3)에 액세스할 수 있게 하며, 적어도 하나의 슬레이브 장치가 마스터 간에 공유된다. 인터커넥트는 각 마스터와 각각 관련된 하나 이상의 버퍼 374, 376을 가지며, 그것은 그들이 관련 슬레이브에 의해 송신/수신/완료될 수 있을 때까지 트랜잭션들을 큐잉(queues)한다. 버퍼 저장영역의 양은 파티션에서 사용할 수 있는 한도까지 할당될 수 있다. 도 19에서, 각 트랜잭션은 그 트랜잭션에 대한 대상 슬레이브 장치에 의해 표시된다. 그 슬레이브가 비지(busy)이므로(잠재적으로 또 다른 마스터로부터의 또 다른 트랜잭션에 관여하게 되기 때문에) 큐의 선두에 있는 트랜잭션을 슬레이브로 전송할 수 없으면 큐 내의 트랜잭션들이 정지되거나 차단된다. 예를 들어, 마스터 1의 버퍼(374) 내의 선두 트랜잭션은 슬레이브 S1로 향한다. 그러나, S1이 비지(busy)이면, 트랜잭션은 진행될 수 없으므로 그 버퍼(374) 내의 다른 트랜잭션들은 차단될 것이다. 한편, 제2 마스터 M2와 관련된 버퍼(376)의 선두에 있는 트랜잭션이 진행될 수 있다. 이 실시 예에서, 마스터들은 다수의 실행 환경을 각각 제공하는 프로세서이다. 각 실행 환경은 파티션과 관련되어 있으며, 파티션에는 관련된 버퍼 깊이 제한이 있다. 또한, 이 실시 예에서, 마스터 1은 S1을 향한 비차단(non-blocking) 트랜잭션(378)을 실행하는 것으로 도시되어 있다. 이 실시 예에서, 비차단 트랜잭션은 항상 버퍼의 앞쪽으로 이동하는 것이며 또한 차단 트랜잭션을 취소하여 차단하지 않고 즉시 진행할 수 있게 한다. 각 파티션에 관하여 발행될 수 있는 비차단 트랜잭션의 수는 각 파티션과 관련될 수 있는 한도의 또 다른 예이다.
인터커넥트에서 발생하는 차단 동작은 또한 현재의 기술을 이용해서, 특히 하나 이상의 가상 채널의 구현을 이용하여 상이한 방식으로 처리될 수 있다. 가상 채널은 거의 별개의 채널인 것처럼 동작하는 전송을 제공한다. 이것은 예를 들어, 트랜잭션들이 다른 트랜잭션들에 의해 차단되지 않도록 트랜잭션들 중의 일부를 마스크 불가능한 상태로 전송함으로써 구현될 수 있다. 예를 들어, 하나의 물리적 채널은 2개의 가상 채널로서 처리될 수 있으며, 트랜잭션이 차단되지 않은 가상 채널을 통해 전송되지만 차단되는 물리적 채널을 통해 전송되는 경우 마스크 불가능한 상태를 적용할 수 있다.
도 20은 파티션 식별자들에 근거하여 데이터 처리를 수행하는 프로세스를 나타내는 흐름도 380을 도시한 것이다. 스텝 382에서, 데이터에 액세스하기 위한 메모리 트랜잭션이 수신된다. 스텝 384에서, 메모리 트랜잭션 진행 파라미터는 메모리 트랜잭션에 의해 지정된 파티션 식별자에 따라 선택된다. 스텝 386에서, 메모리 트랜잭션의 진행은 선택된 메모리 트랜잭션 진행 파라미터에 의존해서 제어된다. 이러한 방식으로, 각 파티션은 우선순위 또는 대역폭과 같은 문제에 대한 관심을 가지고, 그 파티션에 의해 발행된 트랜잭션들이 메모리 시스템을 통해 진행되는 방식을 제어할 수 있다.
본 발명의 예시적인 실시 예가 첨부된 도면을 참조하여 본원에 상세히 설명되었지만, 본 발명은 이러한 정확한 실시 예에 한정되지 않으며, 다양한 변경 및 수정이 첨부된 청구 범위에 의해 정의된 바와 같은 본 발명의 범위 및 정신을 일탈하는 일없이 본 기술분야의 당업자에 의해 이루어질 수 있음을 이해해야 한다.
Claims (21)
- 장치로서,
복수의 소프트웨어 실행 환경 중 하나의 소프트웨어 실행 환경의 명령들에 응답하여 데이터 처리를 수행하는 처리 회로와,
데이터에 액세스하기 위한 메모리 트랜잭션들을 처리하는 적어도 하나의 메모리 시스템 구성요소를 구비하고, 각 메모리 트랜잭션이 상기 메모리 트랜잭션과 관련된 소프트웨어 실행 환경에 할당된 파티션 식별자를 지정하며,
처리될 메모리 트랜잭션에 응답하여, 상기 적어도 하나의 메모리 시스템 구성요소는 메모리 트랜잭션을 처리하기 위한 자원의 할당을 제어하거나 메모리 트랜잭션에 의해 지정된 상기 파티션 식별자에 의존하여 선택된 메모리 시스템 구성요소 파라미터들의 선택된 세트에 의존하여 상기 자원에 대한 경쟁을 관리하거나, 또는 상기 파티션 식별자에 의존하여, 성능 모니터링 데이터가 메모리 트랜잭션에 응답하여 갱신되는지 여부를 제어하도록 구성되고,
상기 장치는 제1 소프트웨어 실행 환경에 의해 메모리 트랜잭션에 대해 지정된 가상 파티션 식별자를, 상기 적어도 하나의 메모리 시스템 구성요소에 발행된 메모리 트랜잭션으로 지정되는 물리적 파티션 식별자에 재매핑하는 파티션 식별자 재매핑 회로를 구비하는, 장치.
- 제 1 항에 있어서,
상기 파티션 식별자 재매핑 회로는, 상기 제1 소프트웨어 실행 환경보다 더 높은 특권 레벨에서 상기 처리 회로에 의해 실행되는 제2 소프트웨어 실행 환경의 명령들에 응답하여 상기 처리 회로에 의해 설정된 구성 데이터에 의존해서 가상 파티션 식별자를 물리적 파티션 식별자에 재매핑하도록 구성되는, 장치.
- 제 2 항에 있어서,
상기 제2 소프트웨어 실행 환경은 하이퍼바이저 또는 호스트 운영체제를 구비하고, 상기 제1 소프트웨어 실행 환경은 게스트 운영체제 또는 애플리케이션을 구비하는, 장치.
- 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
하나 이상의 재매핑 엔트리를 저장하도록 구성된 적어도 하나의 재매핑 레지스터를 구비하고, 각 재매핑 엔트리는 주어진 가상 파티션 식별자와 관련되어 있으며, 그 가상 파티션 식별자에 대응하는 물리적 파티션 식별자를 지정하는, 장치.
- 제 4 항에 있어서,
재매핑 회로에 의해 지원되는 최대 가상 파티션 식별자의 표시(indication)를 저장하는 제어 레지스터를 구비하는, 장치.
- 제 4 항 또는 제 5 항에 있어서,
각 재매핑 엔트리는 재매핑 엔트리가 유효한지 무효한지 여부를 나타내는 유효 플래그와 관련되어 있는, 장치.
- 제 6 항에 있어서,
대응하는 재매핑 엔트리가 무효한 가상 파티션 식별자를 지정하는 메모리 트랜잭션을 발행하는 제1 실행 환경에 응답하여, 재매핑 회로는 가상 파티션 식별자를 미리 결정된 물리적 파티션 식별자에 재매핑하도록 구성되는, 장치.
- 제 6 항에 있어서,
대응하는 재매핑 엔트리가 무효한 가상 파티션 식별자를 지정하는 메모리 트랜잭션을 발행하는 제1 실행 환경에 응답하여, 상기 처리 회로는 상기 제1 소프트웨어 실행 환경보다 더 높은 특권 레벨에서 상기 처리 회로에 의해 실행되는 제2 실행 환경으로의 실행의 전환을 트리거하라고 예외 이벤트에 신호를 보내도록 구성되는, 장치.
- 제 6 항 내지 제 8 항 중 어느 한 항에 있어서,
제1 실행 환경에 의해 발행된 메모리 트랜잭션들로 지정되는 가상 파티션 식별자를 지정하는 파티션 식별자 레지스터를 구비하고,
대응하는 재매핑 엔트리가 무효한 가상 파티션 식별자를 지정하는 파티션 식별자 레지스터의 갱신에 응답하여, 상기 처리 회로는 상기 제1 소프트웨어 실행 환경보다 더 높은 특권 레벨에서 상기 처리 회로에 의해 실행되는 제2 실행 환경으로의 실행의 전환을 트리거하라고 예외 이벤트에 신호를 보내도록 구성되는, 장치.
- 제 4 항 내지 제 9 항 중 어느 한 항에 있어서,
상기 처리 회로는 제1 실행 환경과 관련된 명령 액세스 메모리 트랜잭션들 및 데이터 액세스 메모리 트랜잭션들에 대해 상이한 파티션 식별자들을 지정하도록 구성되고,
상기 파티션 식별자 재매핑 회로는 재매핑 엔트리들의 공유된 세트를 사용하여 명령 액세스 메모리 트랜잭션들 및 데이터 액세스 메모리 트랜잭션들 양쪽에 대해 파티션 식별자들을 재매핑하도록 구성되는, 장치.
- 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
상기 메모리 시스템 구성요소 파라미터들의 복수의 세트들 중 하나에 대한 액세스를 트리거하는 제1 실행 환경에 응답하여, 상기 처리 회로는 상기 제1 소프트웨어 실행 환경보다 더 높은 특권 레벨에서 상기 처리 회로에 의해 실행되는 제2 실행 환경으로의 실행의 전환을 트리거하라고 예외 이벤트에 신호를 보내도록 구성되는, 장치.
- 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
메모리 트랜잭션들에 대해 지정되도록 허용된 최대 파티션 식별자의 표시를 저장하는 제어 레지스터를 구비하고,
제어 레지스터 내의 최대 파티션 식별자에 대한 액세스를 트리거하는 제1 실행 환경에 응답하여, 상기 처리 회로는, 상기 제1 소프트웨어 실행 환경보다 더 높은 특권 레벨에서 상기 처리 회로에 의해 실행되는 제2 실행 환경으로의 실행 전환을 트리거하라고 예외 이벤트에 신호를 보내도록 구성되는, 장치.
- 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
상기 파티션 식별자 재매핑 회로에 의해 가상 파티션 식별자들을 물리적 파티션 식별자들에 재매핑하는 것이 인에이블되는지 디스에이블되는지 여부를 지정하는 가상화 인에이블 정보를 저장하는 제어 레지스터를 구비하고,
가상화 인에이블 정보가 가상 파티션 식별자들을 물리적 파티션 식별자들에 재매핑하는 것이 디스에이블되는 것을 지정할 때, 상기 적어도 하나의 메모리 시스템 구성요소에 메모리 트랜잭션과 함께 발행된 파티션 식별자는 제1 실행 환경에 의해 메모리 트랜잭션에 대해 지정된 파티션 식별자와 동일한, 장치.
- 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
상기 처리 회로는 제1 실행 환경보다 더 높은 특권 레벨에서 실행되는 다른 실행 환경의 명령에 응답하여 제1 실행 환경에 할당된 가상 파티션 식별자를 설정하도록 구성되는, 장치.
- 제 14 항에 있어서,
제1 실행 환경이 상기 제1 실행 환경에 할당된 가상 파티션 식별자를 설정하도록 허용되는지 여부를 지정하는 구성 값을 저장하는 제어 레지스터를 구비하고, 상기 처리 회로는 상기 다른 실행 환경의 명령에 응답하여 구성 값을 설정하도록 구성되는, 장치.
- 제 15 항에 있어서,
제1 실행 환경이 상기 제1 실행 환경에 할당된 가상 파티션 식별자를 설정하도록 허용되지 않는다는 것을 구성 값이 지정하는 경우 상기 제1 실행 환경에 할당된 가상 파티션 식별자를 설정하려고 시도하는 제1 실행 환경에 응답하여, 상기 처리 회로는 상기 다른 실행 환경으로의 실행의 전환을 트리거하라고 예외 이벤트에 신호를 보내도록 구성되는, 장치.
- 제 1 항 내지 제 16 항 중 어느 한 항에 있어서,
상기 적어도 하나의 메모리 시스템 구성요소는,
캐시와,
메모리 관리 유닛과,
인터커넥트와,
메모리 제어기
중 적어도 하나를 구비하는, 장치.
- 제 1 항 내지 제 17 항 중 어느 한 항에 있어서,
상기 적어도 하나의 메모리 시스템 구성요소는 메모리 시스템 구성요소 파라미터들의 선택된 세트에 의존하여 메모리 트랜잭션에 응답해 캐시로의 데이터의 할당을 제어하도록 구성된 캐시를 구비하는, 장치.
- 제 1 항 내지 제 18 항 중 어느 한 항에 있어서,
상기 적어도 하나의 메모리 시스템 구성요소는 메모리 시스템 구성요소 파라미터들의 선택된 세트에 의존해서 상기 메모리 트랜잭션을 처리하기 위한 대역폭의 할당을 제어하도록 구성된 인터커넥트 또는 메모리 제어기를 구비하는, 장치.
- 장치로서,
복수의 소프트웨어 실행 환경 중 하나의 소프트웨어 실행 환경의 명령들에 응답하여 데이터 처리를 수행하기 위한 수단과,
데이터에 액세스하기 위한 메모리 트랜잭션들을 처리하기 위한 적어도 하나의 수단을 구비하고, 각 메모리 트랜잭션이 상기 메모리 트랜잭션과 관련된 소프트웨어 실행 환경에 할당된 파티션 식별자를 지정하며,
처리될 메모리 트랜잭션에 응답하여, 상기 메모리 트랜잭션들을 처리하기 위한 수단은 메모리 트랜잭션을 처리하기 위한 자원의 할당을 제어하거나 메모리 트랜잭션에 의해 지정된 상기 파티션 식별자에 의존하여 선택된 메모리 시스템 구성요소 파라미터들의 선택된 세트에 의존하여 상기 자원에 대한 경쟁을 관리하거나, 또는 성능 모니터링 데이터가 상기 파티션 식별자에 의존하여 갱신되는지 여부를 제어하도록 구성되고,
상기 장치는 제1 소프트웨어 실행 환경에 의해 메모리 트랜잭션에 대해 지정된 가상 파티션 식별자를, 메모리 트랜잭션들을 처리하기 위한 상기 적어도 하나의 수단에 발행된 메모리 트랜잭션으로 지정되는 물리적 파티션 식별자에 재매핑하기 위한 수단을 구비하는, 장치.
- 데이터 처리 방법으로서,
복수의 소프트웨어 실행 환경 중 하나의 소프트웨어 실행 환경의 명령들을 처리하는 단계와,
각 메모리 트랜잭션이 상기 메모리 트랜잭션과 관련된 소프트웨어 실행 환경에 할당된 파티션 식별자를 지정하는, 메모리 트랜잭션들을, 적어도 하나의 메모리 시스템 구성요소에 발행하는 단계와,
처리될 메모리 트랜잭션에 응답하여, 메모리 시스템 구성요소가 상기 메모리 트랜잭션을 처리하기 위한 자원의 할당을 제어하거나 메모리 트랜잭션에 의해 지정된 상기 파티션 식별자에 의존하여 선택된 메모리 시스템 구성요소 파라미터들의 선택된 세트에 의존하여 상기 자원에 대한 경쟁을 관리하거나, 또는 상기 파티션 식별자에 의존하여, 성능 모니터링 데이터가 메모리 트랜잭션에 응답하여 갱신되는지 여부를 제어하는 단계를 포함하고,
제1 소프트웨어 실행 환경에 의해 메모리 트랜잭션에 대해 지정된 가상 파티션 식별자는, 상기 적어도 하나의 메모리 시스템 구성요소에 발행된 메모리 트랜잭션으로 지정되는 물리적 파티션 식별자에 재매핑되는, 데이터 처리 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/405,661 US10394454B2 (en) | 2017-01-13 | 2017-01-13 | Partitioning of memory system resources or performance monitoring |
| US15/405,661 | 2017-01-13 | ||
| PCT/GB2017/053661 WO2018130800A1 (en) | 2017-01-13 | 2017-12-05 | Partitioning of memory system resources or performance monitoring |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190104356A true KR20190104356A (ko) | 2019-09-09 |
| KR102471308B1 KR102471308B1 (ko) | 2022-11-28 |
Family
ID=60765992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020197022060A KR102471308B1 (ko) | 2017-01-13 | 2017-12-05 | 메모리 시스템 자원 또는 성능 모니터링의 파티셔닝 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US10394454B2 (ko) |
| EP (1) | EP3568763A1 (ko) |
| JP (1) | JP7065099B2 (ko) |
| KR (1) | KR102471308B1 (ko) |
| CN (1) | CN110140111B (ko) |
| IL (1) | IL267234B (ko) |
| WO (1) | WO2018130800A1 (ko) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20180203807A1 (en) | 2017-01-13 | 2018-07-19 | Arm Limited | Partitioning tlb or cache allocation |
| JP7081321B2 (ja) * | 2018-06-13 | 2022-06-07 | 富士通株式会社 | 演算処理装置、情報処理装置及び演算処理装置の制御方法 |
| US10942904B2 (en) * | 2018-10-09 | 2021-03-09 | Arm Limited | Mapping first identifier to second identifier |
| US11113091B2 (en) * | 2019-03-12 | 2021-09-07 | Arm Limited | Apparatus for forwarding a mediated request to processing circuitry in response to a configuration request |
| CN110058814B (zh) * | 2019-03-25 | 2022-09-06 | 中国航空无线电电子研究所 | 分区操作系统中安全地获取非活动分区内存快照的系统 |
| US11256625B2 (en) * | 2019-09-10 | 2022-02-22 | Arm Limited | Partition identifiers for page table walk memory transactions |
| US11237985B2 (en) | 2019-10-29 | 2022-02-01 | Arm Limited | Controlling allocation of entries in a partitioned cache |
| US11442771B2 (en) | 2020-01-02 | 2022-09-13 | Arm Limited | Constraints on updating or usage of memory system component resource control parameters |
| US20240012735A1 (en) * | 2020-12-24 | 2024-01-11 | Intel Corporation | Processor including monitoring circuitry for virtual counters |
| US11620217B2 (en) * | 2021-03-31 | 2023-04-04 | Arm Limited | Partition identifier space selection |
| CN113381974A (zh) * | 2021-05-06 | 2021-09-10 | 北京工业大学 | 一种应用于专用通信的现场总线与Modbus-TCP之间的协议转换方法 |
| US11662931B2 (en) * | 2021-05-26 | 2023-05-30 | Arm Limited | Mapping partition identifiers |
| US11323355B1 (en) * | 2021-09-01 | 2022-05-03 | Microsoft Technology Licensing, Llc | Partition abstraction in distributed computing systems |
| EP4281876A1 (en) | 2021-09-30 | 2023-11-29 | Huawei Technologies Co., Ltd. | Memory controller and data processing system with memory controller |
| CN115065674B (zh) * | 2022-08-03 | 2023-03-24 | 北京金堤科技有限公司 | 一种通信方法及装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100253943B1 (ko) * | 1997-08-30 | 2000-04-15 | 윤종용 | 조리개자동제어방법 |
| KR20140011821A (ko) * | 2012-07-20 | 2014-01-29 | 유제우 | 유압장치를 응용한 복합 면진장치 |
| KR20150030195A (ko) * | 2012-06-22 | 2015-03-19 | 다우 글로벌 테크놀로지스 엘엘씨 | 아세틸화 폴리올 히드록시스테아레이트 가소제 및 가소화된 중합체 조성물 |
| KR20150039763A (ko) * | 2012-08-06 | 2015-04-13 | 지멘스 악티엔게젤샤프트 | 외부 영역에서 교차되는 블레이드 단부를 갖는 와류 발생기를 구비한 버너 내 공기와 연료 혼합물의 국부적 개선 |
Family Cites Families (51)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2539433A (en) * | 1948-03-20 | 1951-01-30 | Int Standard Electric Corp | Circularly polarized antenna |
| US4376297A (en) | 1978-04-10 | 1983-03-08 | Signetics Corporation | Virtual memory addressing device |
| US5404476A (en) | 1989-02-10 | 1995-04-04 | Nec Corporation | Multiprocessing system having a single translation lookaside buffer with reduced processor overhead |
| US5790979A (en) | 1993-05-10 | 1998-08-04 | Liedtke; Jochen | Translation method in which page-table progression is dynamically determined by guard-bit sequences |
| JPH0981459A (ja) | 1995-09-19 | 1997-03-28 | Hitachi Ltd | アドレス変換バッファ装置 |
| IE20000203A1 (en) * | 1999-03-25 | 2001-02-21 | Converge Net Technologies Inc | Storage domain management system |
| US20020091722A1 (en) * | 2000-03-03 | 2002-07-11 | Surgient Networks, Inc. | Systems and methods for resource management in information storage environments |
| US7346757B2 (en) | 2002-10-08 | 2008-03-18 | Rmi Corporation | Advanced processor translation lookaside buffer management in a multithreaded system |
| GB2402785B (en) | 2002-11-18 | 2005-12-07 | Advanced Risc Mach Ltd | Processor switching between secure and non-secure modes |
| WO2005036367A2 (en) | 2003-10-08 | 2005-04-21 | Unisys Corporation | Virtual data center that allocates and manages system resources across multiple nodes |
| US7430643B2 (en) | 2004-12-30 | 2008-09-30 | Sun Microsystems, Inc. | Multiple contexts for efficient use of translation lookaside buffer |
| US8151082B2 (en) * | 2007-12-06 | 2012-04-03 | Fusion-Io, Inc. | Apparatus, system, and method for converting a storage request into an append data storage command |
| US8407451B2 (en) | 2007-02-06 | 2013-03-26 | International Business Machines Corporation | Method and apparatus for enabling resource allocation identification at the instruction level in a processor system |
| GB2450906B (en) * | 2007-07-11 | 2012-05-16 | Advanced Risc Mach Ltd | Memory transaction handling in a data processing apparatus |
| GB2460393B (en) * | 2008-02-29 | 2012-03-28 | Advanced Risc Mach Ltd | A data processing apparatus and method for controlling access to secure memory by virtual machines executing on processing circuitry |
| US7937556B2 (en) | 2008-04-30 | 2011-05-03 | Oracle America, Inc. | Minimizing TLB comparison size |
| US9367363B2 (en) | 2008-05-12 | 2016-06-14 | Oracle America, Inc. | System and method for integrating best effort hardware mechanisms for supporting transactional memory |
| US8296547B2 (en) | 2008-08-27 | 2012-10-23 | International Business Machines Corporation | Loading entries into a TLB in hardware via indirect TLB entries |
| US8316194B2 (en) | 2009-12-15 | 2012-11-20 | Intel Corporation | Mechanisms to accelerate transactions using buffered stores |
| US20130013889A1 (en) | 2011-07-06 | 2013-01-10 | Jaikumar Devaraj | Memory management unit using stream identifiers |
| US9886312B2 (en) | 2011-09-28 | 2018-02-06 | Microsoft Technology Licensing, Llc | Dynamic provisioning of virtual video memory based on virtual video controller configuration |
| US9923826B2 (en) * | 2011-10-14 | 2018-03-20 | Citrix Systems, Inc. | Systems and methods for dynamic adaptation of network accelerators |
| US9069598B2 (en) | 2012-01-06 | 2015-06-30 | International Business Machines Corporation | Providing logical partions with hardware-thread specific information reflective of exclusive use of a processor core |
| US9485077B2 (en) * | 2012-07-06 | 2016-11-01 | Broadcom Corporation | System and method for energy efficient ethernet with asymmetric traffic profiles |
| US20140017182A1 (en) * | 2012-07-12 | 2014-01-16 | Precision Dermatology, Inc. | Topical Formulations Comprising DNA Repair Enzymes, and Methods of Use Thereof |
| US9390055B2 (en) * | 2012-07-17 | 2016-07-12 | Coho Data, Inc. | Systems, methods and devices for integrating end-host and network resources in distributed memory |
| US10169091B2 (en) | 2012-10-25 | 2019-01-01 | Nvidia Corporation | Efficient memory virtualization in multi-threaded processing units |
| US9547524B2 (en) | 2012-12-20 | 2017-01-17 | Massachusetts Institute Of Technology | Methods and systems for enhancing hardware transactions using hardware transactions in software slow-path |
| CN103503414B (zh) * | 2012-12-31 | 2016-03-09 | 华为技术有限公司 | 一种计算存储融合的集群系统 |
| EP2954419B1 (en) | 2013-02-05 | 2017-03-29 | ARM Limited | Virtualisation supporting guest operating systems using memory protection units |
| WO2014146024A1 (en) * | 2013-03-15 | 2014-09-18 | Datatempest, Llc | Databases and methods of storing, retrieving, and processing data |
| US20140259333A1 (en) * | 2013-03-15 | 2014-09-18 | Russell Brands, Llc | Foam material for padding and body protection |
| EP2818724B1 (de) * | 2013-06-27 | 2020-09-23 | MTU Aero Engines GmbH | Strömungsmaschine und Verfahren |
| DE102014206011A1 (de) * | 2013-07-02 | 2015-01-08 | Siemens Aktiengesellschaft | Verfahren zur Aufnahme von Magnetresonanzdaten eines ein Metallobjekt enthaltenden Zielbereichs und Magnetresonanzeinrichtung |
| CN103369423A (zh) * | 2013-07-25 | 2013-10-23 | 瑞声科技（南京）有限公司 | 入耳式耳机 |
| US9088501B2 (en) * | 2013-07-31 | 2015-07-21 | Citrix Systems, Inc. | Systems and methods for least connection load balancing by multi-core device |
| US20150089185A1 (en) * | 2013-09-23 | 2015-03-26 | International Business Machines Corporation | Managing Mirror Copies without Blocking Application I/O |
| US9298623B2 (en) | 2013-09-26 | 2016-03-29 | Globalfoundries Inc. | Identifying high-conflict cache lines in transactional memory computing environments |
| US9465673B2 (en) | 2014-02-27 | 2016-10-11 | International Business Machines Corporation | Deferral instruction for managing transactional aborts in transactional memory computing environments to complete transaction by deferring disruptive events handling |
| US9471371B2 (en) | 2014-02-27 | 2016-10-18 | International Business Machines Corporation | Dynamic prediction of concurrent hardware transactions resource requirements and allocation |
| US9424072B2 (en) | 2014-02-27 | 2016-08-23 | International Business Machines Corporation | Alerting hardware transactions that are about to run out of space |
| FR3019921B1 (fr) | 2014-04-10 | 2017-08-11 | Commissariat Energie Atomique | Systeme de calcul distribue mettant en œuvre une memoire transactionnelle materielle de type non-speculatif et son procede d'utilisation pour le calcul distribue |
| US9317443B2 (en) | 2014-04-17 | 2016-04-19 | International Business Machines Corporation | Managing translations across multiple contexts using a TLB with entries directed to multiple privilege levels and to multiple types of address spaces |
| US9323692B2 (en) * | 2014-04-17 | 2016-04-26 | International Business Machines Corporation | Managing translation of a same address across multiple contexts using a same entry in a translation lookaside buffer |
| US9477469B2 (en) | 2014-06-02 | 2016-10-25 | International Business Machines Corporation | Branch predictor suppressing branch prediction of previously executed branch instructions in a transactional execution environment |
| US10067960B2 (en) | 2015-06-04 | 2018-09-04 | Microsoft Technology Licensing, Llc | Controlling atomic updates of indexes using hardware transactional memory |
| GB2539436B (en) | 2015-06-16 | 2019-02-06 | Advanced Risc Mach Ltd | Secure initialisation |
| GB2539433B8 (en) | 2015-06-16 | 2018-02-21 | Advanced Risc Mach Ltd | Protected exception handling |
| GB2539435B8 (en) | 2015-06-16 | 2018-02-21 | Advanced Risc Mach Ltd | Data processing memory access control, in which an owning process for a region of memory is specified independently of privilege level |
| GB2539429B (en) | 2015-06-16 | 2017-09-06 | Advanced Risc Mach Ltd | Address translation |
| US9875186B2 (en) * | 2015-07-08 | 2018-01-23 | Futurewei Technologies, Inc. | System and method for data caching in processing nodes of a massively parallel processing (MPP) database system |
-
2017
- 2017-01-13 US US15/405,661 patent/US10394454B2/en active Active
- 2017-12-05 JP JP2019536913A patent/JP7065099B2/ja active Active
- 2017-12-05 EP EP17817826.5A patent/EP3568763A1/en active Pending
- 2017-12-05 CN CN201780082436.1A patent/CN110140111B/zh active Active
- 2017-12-05 KR KR1020197022060A patent/KR102471308B1/ko active IP Right Grant
- 2017-12-05 WO PCT/GB2017/053661 patent/WO2018130800A1/en unknown
-
2019
- 2019-06-11 IL IL267234A patent/IL267234B/en active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100253943B1 (ko) * | 1997-08-30 | 2000-04-15 | 윤종용 | 조리개자동제어방법 |
| KR20150030195A (ko) * | 2012-06-22 | 2015-03-19 | 다우 글로벌 테크놀로지스 엘엘씨 | 아세틸화 폴리올 히드록시스테아레이트 가소제 및 가소화된 중합체 조성물 |
| KR20140011821A (ko) * | 2012-07-20 | 2014-01-29 | 유제우 | 유압장치를 응용한 복합 면진장치 |
| KR20150039763A (ko) * | 2012-08-06 | 2015-04-13 | 지멘스 악티엔게젤샤프트 | 외부 영역에서 교차되는 블레이드 단부를 갖는 와류 발생기를 구비한 버너 내 공기와 연료 혼합물의 국부적 개선 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7065099B2 (ja) | 2022-05-11 |
| WO2018130800A1 (en) | 2018-07-19 |
| US10394454B2 (en) | 2019-08-27 |
| CN110140111B (zh) | 2023-09-05 |
| IL267234B (en) | 2021-04-29 |
| US20180203609A1 (en) | 2018-07-19 |
| EP3568763A1 (en) | 2019-11-20 |
| KR102471308B1 (ko) | 2022-11-28 |
| IL267234A (en) | 2019-08-29 |
| CN110140111A (zh) | 2019-08-16 |
| JP2020504396A (ja) | 2020-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11243892B2 (en) | Partitioning TLB or cache allocation | |
| KR102471308B1 (ko) | 메모리 시스템 자원 또는 성능 모니터링의 파티셔닝 | |
| KR102492897B1 (ko) | 메모리 파티셔닝 | |
| KR102471326B1 (ko) | 메모리 시스템 자원 또는 성능 모니터링의 파티셔닝 | |
| KR102471304B1 (ko) | 메모리 시스템 자원 또는 성능 모니터링의 파티셔닝 | |
| US20210073131A1 (en) | Partition identifiers for page table walk memory transactions |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |