RU2005115083A - Переключение процессора между защищенным и незащищенным режимами - Google Patents

Переключение процессора между защищенным и незащищенным режимами Download PDF

Info

Publication number
RU2005115083A
RU2005115083A RU2005115083/09A RU2005115083A RU2005115083A RU 2005115083 A RU2005115083 A RU 2005115083A RU 2005115083/09 A RU2005115083/09 A RU 2005115083/09A RU 2005115083 A RU2005115083 A RU 2005115083A RU 2005115083 A RU2005115083 A RU 2005115083A
Authority
RU
Russia
Prior art keywords
mode
protected
monitor
unprotected
processor
Prior art date
Application number
RU2005115083/09A
Other languages
English (en)
Inventor
Саймон Чарльз УОТТ (GB)
Саймон Чарльз УОТТ
Кристофер Бентли ДОРНАН (GB)
Кристофер Бентли ДОРНАН
Люк ОРИОН (FR)
Люк ОРИОН
Никол ШОССАД (FR)
Николя ШОССАД
Лионель БЕЛЬНЕ (FR)
Лионель БЕЛЬНЕ
Стефан Эрик Себасть н БРОШЬЕ (FR)
Стефан Эрик Себастьян БРОШЬЕ
Original Assignee
Арм Лимитед (Gb)
Арм Лимитед
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GBGB0226874.6A external-priority patent/GB0226874D0/en
Priority claimed from GB0303494A external-priority patent/GB0303494D0/en
Application filed by Арм Лимитед (Gb), Арм Лимитед filed Critical Арм Лимитед (Gb)
Publication of RU2005115083A publication Critical patent/RU2005115083A/ru

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/52—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems during program execution, e.g. stack integrity ; Preventing unwanted data erasure; Buffer overflow
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1441—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a range
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/74—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information operating in dual or compartmented mode, i.e. at least one secure mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/3012—Organisation of register space, e.g. banked or distributed register file
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/3012—Organisation of register space, e.g. banked or distributed register file
    • G06F9/30123—Organisation of register space, e.g. banked or distributed register file according to context, e.g. thread buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533—Hypervisors; Virtual machine monitors
    • G06F9/45558—Hypervisor-specific management and integration aspects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/01—Protocols
    • H04L67/12—Protocols specially adapted for proprietary or special-purpose networking environments, e.g. medical networks, sensor networks, networks in vehicles or remote metering networks
    • H04L67/125—Protocols specially adapted for proprietary or special-purpose networking environments, e.g. medical networks, sensor networks, networks in vehicles or remote metering networks involving control of end-device applications over a network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533—Hypervisors; Virtual machine monitors
    • G06F9/45558—Hypervisor-specific management and integration aspects
    • G06F2009/45587—Isolation or security of virtual machine instances
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1052—Security improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2105—Dual mode as a secondary aspect

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Health & Medical Sciences (AREA)
  • Medical Informatics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Storage Device Security (AREA)
  • Hardware Redundancy (AREA)

Claims (67)

1. Устройство для обработки данных, содержащее процессор, выполненный с возможностью функционирования в наборе режимов и наборе доменов, причем набор доменов содержит защищенный домен или незащищенный домен, набор режимов включает в себя по меньшей мере один защищенный режим, являющийся режимом в защищенном домене; по меньшей мере один незащищенный режим, являющийся режимом в незащищенном домене; и режим монитора, при этом в случае, когда процессор исполняет программу в защищенном режиме, программа имеет доступ к защищенным данным, которые не являются доступными в случае, когда процессор функционирует в незащищенном режиме; и переключение между защищенным режимом и незащищенным режимом происходит через режим монитора, причем процессор выполнен с возможностью функционирования, по меньшей мере частично, в режиме монитора, чтобы исполнять программу монитора для управления переключением между защищенным режимом и незащищенным режимом.
2. Устройство по п.1, в котором процессор включает в себя банк регистров, и программа монитора выполнена с возможностью очистки по меньшей мере части совместно используемого между защищенным режимом и незащищенным режимом банка регистров при переключении из защищенного режима в незащищенный режим таким образом, чтобы защищенные данные, сохраняемые внутри банка регистров, не могли переходить из защищенного режима в незащищенный режим иначе, чем согласно способу, разрешенному программой монитора.
3. Устройство по п.1, в котором процессор включает в себя незащищенный банк регистров, используемый в случае, когда процессор функционирует в незащищенном режиме, и защищенный банк регистров, используемый в случае, когда процессор функционирует в защищенном режиме.
4. Устройство по любому из п.1-3, в котором при функционировании в незащищенном режиме переключение в защищенный режим выполняют посредством переключения на одну из одной или более фиксированных точек внутри программы монитора.
5. Устройство по п.1, в котором защищенный домен обеспечивает по меньшей мере один защищенный привилегированный режим и по меньшей мере один защищенный режим пользователя и при функционировании в защищенном привилегированном режиме переключение в режим монитора может быть выполнено с использованием тех же средств, что и при переключении в защищенный режим пользователя.
6. Устройство по п.5, в котором переключение использует вызов, выполняемый программой, исполняющейся в незащищенном режиме.
7. Устройство по п.6, в котором вызов выполняется в фиксированную точку внутри программы монитора.
8. Устройство по п.4, в котором переключение запускается при попытке, предпринимаемой программой, отличной от находящейся в режиме монитора, осуществить переключение между незащищенным режимом и защищенным режимом.
9. Устройство по п.8, в котором любая попытка, предпринимаемая программой, отличной от находящейся в режиме монитора, осуществить переключение между незащищенным режимом и защищенным режимом, перехватывается и запускает вызов в фиксированную точку в программе монитора.
10. Устройство по п.1, в котором если вхождение в режим монитора инициировано из незащищенного режима, процессор сохраняет значение счетчика команд для использования при повторном запуске обработки в незащищенном режиме в точке, на которой обработка в незащищенном режиме была приостановлена.
11. Устройство по п.1, в котором если вхождение в режим монитора инициировано из незащищенного режима, процессор сохраняет значение состояния процессора для использования при восстановлении процессора в состояние, согласующееся с тем, каковое было в точке, на которой обработка в незащищенном режиме была приостановлена.
12. Устройство по п.1, в котором если обработка в защищенном режиме остановлена таким образом, чтобы могла происходить обработка исключительных ситуаций в незащищенном режиме, переключение в незащищенный режим выполняется посредством режима монитора, и обработка исключительных ситуаций реализуется таким образом, чтобы при ее завершении управление было возвращено в режим монитора.
13. Устройство по п.1, в котором процессор включает в себя флаг защищенного состояния, указывающий на то, функционирует ли процессор в защищенном домене или в незащищенном домене, причем флаг защищенного состояния является записываемым в случае, когда процессор функционирует в режиме монитора, и флаг защищенного состояния является не записываемым в случае, когда процессор функционирует в режиме, отличном от режима монитора.
14. Устройство по п.1, в котором незащищенная операционная система управляет процессором при функционировании по меньшей мере в одном незащищенном режиме.
15. Устройство по п.1, в котором защищенная операционная система управляет процессором при функционировании по меньшей мере в одном защищенном режиме.
16. Устройство по п.15, в котором программа монитора является частью защищенной операционной системы.
17. Устройство по п.1, в котором процессор реагирует на одно или несколько условий возникновения исключительной ситуации, чтобы запустить обработку исключительной ситуации.
18. Устройство по п.17, в котором в режиме монитора по меньшей мере одно из условий возникновения исключительной ситуации является заблокированным.
19. Устройство по п.18, в котором процессор имеет банк регистров и набор специализированных регистров, которые заменяют на соответствующие регистры общего назначения внутри банка регистров при вхождении в режим монитора таким образом, чтобы набор специализированных регистров являлся доступным для использования программой монитора без перезаписывания данных внутри соответствующих регистров общего назначения.
20. Устройство по п.17, в котором регистр маски перехвата исключительных ситуаций сохраняет один или несколько параметров, задающих то, какая из исключительных ситуаций должна быть обработана посредством исполнения обработчика исключительных ситуаций в режиме монитора, и какая из исключительных ситуаций должна быть обработана посредством исполнения обработчика исключительных ситуаций внутри текущего режима для одного из защищенного домена и незащищенного домена в случае, когда эта исключительная ситуация происходит.
21. Устройство по п.17, в котором процессор реагирует на условие возникновения защищенной исключительной ситуации, предназначенное для запуска вхождения в режим монитора и исполнения программы монитора.
22. Устройство по п.1, в котором процессор реагирует на команду вхождения в режим монитора, чтобы войти в режим монитора и запустить исполнение программы монитора на заранее установленной ячейке.
23. Устройство по п.22, в котором команда вхождения в режим монитора является командой программного прерывания переключения режима и заранее установленная ячейка является вектором программных прерываний переключения режима, ассоциированным с командой программного прерывания переключения режима.
24. Устройство по п.23, в котором различные векторы программных прерываний переключения режима ассоциированы с командой программного прерывания переключения режима в зависимости от того, находится ли процессор в защищенном режиме или в незащищенном режиме.
25. Устройство по п.1, в котором по меньшей мере один защищенный режим, включает в себя один или более из защищенного режима супервизора; защищенного режима системы; защищенного режима исключительной ситуации аварийного завершения; защищенного режима неопределенной исключительной ситуации; защищенного режима прерывания; защищенного режима быстрого прерывания; и защищенного режима пользователя.
26. Устройство по п.1, в котором по меньшей мере один незащищенный режим включает в себя один или более из незащищенного режима супервизора; незащищенного режима системы; незащищенного режима исключительной ситуации аварийного завершения; незащищенного режима неопределенной исключительной ситуация; незащищённого режима прерывания; незащищенного режима быстрого прерывания; и незащищенного режима пользователя.
27. Устройство по п.1, в котором процессор выполнен с возможностью функционирования по меньшей мере в одном привилегированном защищенном режиме в защищенном домене, который не может переходить из защищенного домена в незащищенный домен, причем привилегированный защищенный режим имеет права уровня привилегий, разрешающие переход из привилегированного защищенного режима в режим монитора без переадресации точки исполнения программы.
28. Устройство по п.27, в котором если в режиме монитора процессор функционирует с целью изменения флага защиты для перехода между защищенным доменом и незащищенным доменом, то флаг защиты является доступным без возможности записи вне режима монитора.
29. Устройство по п.27, в котором процессор реагирует на команду программного прерывания, чтобы выполнить переключение в режим монитора с переадресацией точки исполнения программы, как задано вектором прерывания, ассоциированным с командой программного прерывания.
30. Устройство по п.27, в котором незащищенный домен включает в себя по меньшей мере один привилегированный незащищенный режим, из которого переход в режим монитора без переадресации точки исполнения программы не может быть выполнен.
31. Устройство по п.27, в котором после сброса процессор входит в привилегированный защищенный режим.
32. Устройство по п.27, в котором перед переходом из защищенного домена в незащищенный домен программа монитора, исполняющаяся в режиме монитора, выполняет переключение в защищенный привилегированный режим, чтобы разрешить сохранение данных конфигурации, недоступных из режима монитора, прежде, чем защищенный привилегированный режим осуществляет переключение обратно в режим монитора для перехода в незащищенный домен.
33. Устройство по п.27, в котором области памяти, доступные в режиме монитора, являются также доступными в привилегированном защищенном режиме.
34. Способ обработки данных, содержащий этапы, на которых исполняют программу с помощью процессора, выполненного с возможностью функционирования в наборе режимов и наборе доменов, причем набор доменов содержит защищенный домен или незащищенный домен, набор режимов включает в себя по меньшей мере один защищенный режим, являющийся режимом в защищенном домене; по меньшей мере один незащищенный режим, являющийся режимом в незащищенном домене; и режим монитора, при этом в случае, когда процессор исполняет программу в защищенном режиме, программа имеет доступ к защищенным данным, которые не являются доступными в случае, когда процессор функционирует в незащищенном режиме; и переключение между защищенным режимом и незащищенным режимом осуществляют через режим монитора, причем процессор исполняет программу по меньшей мере частично в режиме монитора, чтобы управлять переключением между защищенным режимом и незащищенным режимом.
35. Способ по п.34, в котором процессор включает в себя банк регистров и программа монитора очищает по меньшей мере часть совместно используемого между защищенным режимом и незащищенным режимом банка регистров при переключении из защищенного режима в незащищенный режим таким образом, чтобы защищенные данные, сохраняемые внутри банка регистров, не могли переходить из защищенного режима в незащищенный режим иначе, чем способом, разрешенным программой монитора.
36. Способ по п.34, в котором процессор включает в себя незащищенный банк регистров, используемый в случае, когда процессор функционирует в незащищенном режиме, и защищенный банк регистров, используемый в случае, когда процессор функционирует в защищенном режиме.
37. Способ по п.34, в котором при функционировании в незащищенном режиме переключение в защищенный режим выполняют посредством переключения в одну из одной или более фиксированных точек внутри программы монитора.
38. Способ по п.34, в котором защищенный домен обеспечивает по меньшей мере один защищенный привилегированный режим и по меньшей мере один защищенный режим пользователя и при функционировании в защищенном привилегированном режиме переключение в режим монитора может быть выполнено с использованием тех же средств, что и при переключении в защищенный режим пользователя.
39. Способ по п.37, в котором при переключении используют вызов, выполняемый программой, исполняющейся в незащищенном режиме.
40. Способ по п.39, в котором вызов выполняют в фиксированную точку внутри программы монитора.
41. Способ по п.37, в котором переключение запускают при попытке, предпринимаемой программой, отличной от находящейся в режиме монитора, осуществить переключение между незащищенным режимом и защищенным режимом.
42. Способ по п.41, в котором любая попытка, предпринимаемая программой, отличной от находящейся в режиме монитора, осуществить переключение между незащищенным режимом и защищенным режимом, перехватывается и запускает вызов в фиксированную точку в программе монитора.
43. Способ по п.34, в котором при инициировании вхождения в режим монитора из незащищенного режима процессор сохраняет значение счетчика команд для использования при повторном запуске обработки в незащищенном режиме в точке, на которой обработка в незащищенном режиме была приостановлена.
44. Способ по п.34, в котором при инициировании вхождения в режим монитора из незащищенного режима процессор сохраняет значение состояния процессора для использования при восстановлении процессора в состояние, согласующееся с тем, каковое было в точке, на которой обработка в незащищенном режиме была приостановлена.
45. Способ по п.34, в котором если обработка в защищенном режиме остановлена таким образом, чтобы могла происходить обработка исключительной ситуации в незащищенном режиме, переключение в незащищенный режим выполняют посредством режима монитора, и обработку исключительной ситуации реализуют таким образом, чтобы при ее завершении возвратить управление в режим монитора.
46. Способ по п.34, в котором процессор включает в себя флаг защищенного состояния, указывающий на то, функционирует ли процессор в защищенном домене или в незащищенном домене, причем флаг защищенного состояния является записываемым в случае, когда процессор функционирует в режиме монитора, и флаг защищенного состояния является не записываемым в случае, когда процессор функционирует в режиме, отличном от режима монитора.
47. Способ по п.34, в котором незащищенная операционная система управляет процессором при функционировании по меньшей мере в одном незащищенном режиме.
48. Способ по п.34, в котором защищенная операционная система управляет процессором при функционировании по меньшей мере в одном защищенном режиме.
49. Способ по п.48, в котором программа монитора является частью защищенной операционной системы.
50. Способ по п.34, в котором процессор реагирует на одно или более условий возникновения исключительной ситуации, чтобы запустить обработку исключительной ситуации.
51. Способ по п.50, в котором в режиме монитора по меньшей мере одно из условий возникновения исключительной ситуации является заблокированным.
52. Способ по п.51, в котором процессор имеет банк регистров и набор специализированных регистров, которые заменяют на соответствующие регистры общего назначения внутри банка регистров при вхождении в режим монитора таким образом, чтобы набор специализированных регистров являлся доступным для использования программой монитора без перезаписывания данных внутри соответствующих регистров общего назначения.
53. Способ по п.50, в котором регистр маски перехвата исключительных ситуаций, сохраняет один или несколько параметров, задающих то, какая из исключительных ситуаций должна быть обработана посредством исполнения обработчика исключительных ситуаций в режиме монитора, и какая из исключительных ситуаций должна быть обработана посредством исполнения обработчика исключительных ситуаций внутри текущего режима для одного из защищенного домена и незащищенного домена в случае, когда эта исключительная ситуация происходит.
54. Способ по п.50, в котором процессор реагирует на защищенное условие возникновения исключительной ситуации, предназначенное для запуска вхождения в режим монитора и исполнения программы монитора.
55. Способ по п.34, в котором процессор реагирует на команду вхождения в режим монитора, чтобы войти в режим монитора и запустить исполнение программы монитора на заранее установленной ячейке.
56. Способ по п.55, в котором команда вхождения в режим монитора является командой программного прерывания переключения режима и заранее установленная ячейка является вектором программных прерываний переключения режима, ассоциированным с командой программного прерывания переключения режима.
57. Способ по п.56, в котором различные векторы программных прерываний переключения режима ассоциируют с командой программного прерывания переключения режима в зависимости от того, находится ли процессор в защищенном режиме или в незащищенном режиме.
58. Способ по п.34, в котором по меньшей мере один защищенный режим, включает в себя один или более из защищенного режима супервизора; защищенного режима системы; защищенного режима исключительной ситуации аварийного завершения; защищенного режима неопределенной исключительной ситуации; защищенного режима прерывания; защищенного режима быстрого прерывания; и защищенного режима пользователя.
59. Способ по п.34, в котором по меньшей мере один незащищенный режим включает в себя один или более из незащищенного режима супервизора; незащищенного режима системы; незащищенного режима исключительной ситуации аварийного завершения; незащищенного режима неопределенной исключительной ситуации; незащищенного режима прерывания; незащищенного режима быстрого прерывания; и незащищенного режима пользователя.
60. Способ по п.34, в котором процессор выполнен с возможностью функционирования действующим по меньшей мере в одном привилегированном защищенном режиме внутри защищенного домена, который не может переходить из защищенного домена в незащищенный домен, причем привилегированный защищенный режим имеет права (уровня) привилегий, разрешающие переход из привилегированного защищенного режима в режим монитора без переадресации точки исполнения программы.
61. Способ по п.60, в котором если в режиме монитора процессор функционирует с целью изменения флага защиты для осуществления перехода между защищенным доменом и незащищенным доменом, флаг защиты является доступным без возможности записи вне режима монитора.
62. Способ по п.60, в котором процессор реагирует на команду программного прерывания, чтобы выполнить переключение в режим монитора с переадресацией точки исполнения программы, как задано вектором прерывания, ассоциированным с командой программного прерывания.
63. Способ по п.60, в котором незащищенный домен включает в себя по меньшей мере один привилегированный незащищенный режим, из которого переход в режим монитора без переадресации точки исполнения программы не может быть выполнен.
64. Способ по п.60, в котором после сброса процессор входит в привилегированный защищенный режим.
65. Способ по п.60, в котором перед переходом из защищенного домена в незащищенный домен программа монитора, исполняющаяся в режиме монитора, выполняет переключение в защищенный привилегированный режим, чтобы разрешить сохранение данных конфигурации, недоступных из режима монитора, прежде, чем защищенный привилегированный режим осуществляет переключение обратно в режим монитора для перехода в незащищенный домен.
66. Способ по п.60, в котором области памяти, доступные в режиме монитора, являются также доступными в привилегированном защищенном режиме.
67. Компьютерный программный продукт, содержащий компьютерную программу, предназначенную для управления устройством обработки данных в соответствии со способом по п.34.
RU2005115083/09A 2002-11-18 2003-10-27 Переключение процессора между защищенным и незащищенным режимами RU2005115083A (ru)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
GB0226874.6 2002-11-18
GBGB0226874.6A GB0226874D0 (en) 2002-11-18 2002-11-18 Switching between secure and non-secure processing modes
GB0303494A GB0303494D0 (en) 2002-11-18 2003-02-14 Data processing system
GB0303494.9 2003-02-14

Publications (1)

Publication Number Publication Date
RU2005115083A true RU2005115083A (ru) 2006-01-20

Family

ID=32328069

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2005115083/09A RU2005115083A (ru) 2002-11-18 2003-10-27 Переключение процессора между защищенным и незащищенным режимами

Country Status (11)

Country Link
US (1) US7849310B2 (ru)
EP (1) EP1563375B1 (ru)
JP (1) JP4423206B2 (ru)
KR (1) KR100955284B1 (ru)
AU (1) AU2003274383A1 (ru)
DE (1) DE60308215T2 (ru)
GB (1) GB2402785B (ru)
IL (1) IL164512A (ru)
RU (1) RU2005115083A (ru)
TW (1) TWI275997B (ru)
WO (1) WO2004046924A1 (ru)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2641226C1 (ru) * 2017-02-13 2018-01-16 Самсунг Электроникс Ко., Лтд. Способ функционирования secureos на многопроцессорных системах в мобильных устройствах
US10740496B2 (en) 2017-02-13 2020-08-11 Samsung Electronics Co., Ltd. Method and apparatus for operating multi-processor system in electronic device

Families Citing this family (138)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1331539B1 (en) * 2002-01-16 2016-09-28 Texas Instruments France Secure mode for processors supporting MMU and interrupts
EP1563376B1 (en) * 2002-11-18 2006-04-12 ARM Limited Exception types within a secure processing system
EP1496435A1 (en) * 2003-07-11 2005-01-12 Yogitech Spa Dependable microcontroller, method for designing a dependable microcontroller and computer program product therefor
KR101037006B1 (ko) * 2003-11-28 2011-05-25 파나소닉 주식회사 데이터 처리장치
US7296146B2 (en) * 2004-01-12 2007-11-13 Hewlett-Packard Development Company, L.P. Security measures in a partitionable computing system
US20050154910A1 (en) * 2004-01-12 2005-07-14 Shaw Mark E. Security measures in a partitionable computing system
US20050198461A1 (en) * 2004-01-12 2005-09-08 Shaw Mark E. Security measures in a partitionable computing system
US7178015B2 (en) * 2004-01-12 2007-02-13 Hewlett-Packard Development Company, L.P. Security measures in a partitionable computing system
JP4447977B2 (ja) 2004-06-30 2010-04-07 富士通マイクロエレクトロニクス株式会社 セキュアプロセッサ、およびセキュアプロセッサ用プログラム。
EP1628235A1 (en) * 2004-07-01 2006-02-22 Texas Instruments Incorporated Method and system of ensuring integrity of a secure mode entry sequence
EP1612638B1 (en) * 2004-07-01 2011-03-09 Texas Instruments Incorporated Method and system of verifying proper execution of a secure mode entry sequence
EP1619572A1 (en) * 2004-07-23 2006-01-25 Texas Instruments Incorporated System and method of identifying and preventing security violations within a computing system
US7484247B2 (en) * 2004-08-07 2009-01-27 Allen F Rozman System and method for protecting a computer system from malicious software
CA2577493A1 (en) * 2004-08-18 2006-02-23 Jaluna Sa Operating systems
WO2006057316A1 (ja) * 2004-11-26 2006-06-01 Matsushita Electric Industrial Co., Ltd. プロセッサ、セキュア処理システム
FR2884628A1 (fr) * 2005-04-18 2006-10-20 St Microelectronics Sa Procede de traitement d'interruptions non securisees par un processeur operant dans le mode securise, processeur associe.
US7874009B2 (en) * 2005-05-26 2011-01-18 Panasonic Corporation Data processing device
KR20080014786A (ko) * 2005-06-01 2008-02-14 마츠시타 덴끼 산교 가부시키가이샤 컴퓨터시스템 및 프로그램 생성장치
US20070067826A1 (en) * 2005-09-19 2007-03-22 Texas Instruments Incorporated Method and system for preventing unsecure memory accesses
US8019947B2 (en) * 2005-10-19 2011-09-13 Intel Corporation Technique for thread communication and synchronization
US20070226795A1 (en) * 2006-02-09 2007-09-27 Texas Instruments Incorporated Virtual cores and hardware-supported hypervisor integrated circuits, systems, methods and processes of manufacture
CN101438290B (zh) * 2006-05-01 2011-10-05 联发科技股份有限公司 用于包括处理器和缓存虚拟存储器的系统中的安全语境切换的方法和装置
US20140373144A9 (en) * 2006-05-22 2014-12-18 Alen Capalik System and method for analyzing unauthorized intrusion into a computer network
EP1865435A1 (en) * 2006-06-06 2007-12-12 Texas Instruments France Enhanced exception handling
US7529916B2 (en) * 2006-08-16 2009-05-05 Arm Limited Data processing apparatus and method for controlling access to registers
WO2008017796A1 (en) * 2006-08-17 2008-02-14 Arm Limited Apparatus and method for performing integrity checks on software
DE102006049646B3 (de) * 2006-10-20 2008-06-19 Siemens Ag Verfahren und Sendevorrichtung zum gesicherten Erstellen und Versenden einer elektronischen Nachricht sowie Verfahren und Empfangsvorrichtung zum gesicherten Empfangen und Verarbeiten einer elektronischen Nachricht
JP2008152462A (ja) 2006-12-15 2008-07-03 Ntt Docomo Inc 遠隔起動システム、遠隔起動サーバ及び通信端末
US7689733B2 (en) * 2007-03-09 2010-03-30 Microsoft Corporation Method and apparatus for policy-based direct memory access control
US8255988B2 (en) * 2007-03-28 2012-08-28 Microsoft Corporation Direct peripheral communication for restricted mode operation
JP5049185B2 (ja) * 2007-04-19 2012-10-17 パナソニック株式会社 情報セキュリティ装置、セキュリティシステム及び入力情報漏洩防止方法
EP1986122A1 (fr) * 2007-04-23 2008-10-29 Stmicroelectronics Sa Unite de traitement securisee
EP2164020B1 (en) 2007-05-11 2014-02-26 Nagrastar L.L.C. Apparatus for controlling processor execution in a secure environment
FR2919951B1 (fr) * 2007-08-08 2012-12-21 Airbus France Systeme de traitement et d'affichage de donnees
US8775824B2 (en) 2008-01-02 2014-07-08 Arm Limited Protecting the security of secure data sent from a central processor for processing by a further processing device
US20090204823A1 (en) * 2008-02-07 2009-08-13 Analog Devices, Inc. Method and apparatus for controlling system access during protected modes of operation
US8555380B2 (en) * 2008-02-28 2013-10-08 Intel Corporation Automatic modification of executable code
GB2460393B (en) 2008-02-29 2012-03-28 Advanced Risc Mach Ltd A data processing apparatus and method for controlling access to secure memory by virtual machines executing on processing circuitry
US8275830B2 (en) 2009-01-28 2012-09-25 Headwater Partners I Llc Device assisted CDR creation, aggregation, mediation and billing
US8406748B2 (en) 2009-01-28 2013-03-26 Headwater Partners I Llc Adaptive ambient services
US8468356B2 (en) * 2008-06-30 2013-06-18 Intel Corporation Software copy protection via protected execution of applications
US9286080B2 (en) * 2008-07-02 2016-03-15 Hewlett-Packard Development Company, L.P. Memory management for hypervisor loading
US8843742B2 (en) 2008-08-26 2014-09-23 Hewlett-Packard Company Hypervisor security using SMM
KR100966014B1 (ko) * 2008-09-11 2010-06-24 현대중공업 주식회사 프로그램의 동작 목적에 따른 프로세스 제어기반 파일시스템 제어기
US9166797B2 (en) * 2008-10-24 2015-10-20 Microsoft Technology Licensing, Llc Secured compartment for transactions
KR20100124052A (ko) * 2009-05-18 2010-11-26 삼성전자주식회사 플랫폼에 비종속적인 보안 환경 제공 장치 및 방법
US8499304B2 (en) * 2009-12-15 2013-07-30 At&T Mobility Ii Llc Multiple mode mobile device
US8587409B2 (en) 2010-03-08 2013-11-19 Electronics And Telecommunications Research Institute Radio security leader controlling operation mode, and radio security tag supporting security mode and normal mode
DE102010028231A1 (de) * 2010-04-27 2011-10-27 Robert Bosch Gmbh Speichermodul zur gleichzeitigen Bereitstellung wenigstens eines sicheren und wenigstens eines unsicheren Speicherbereichs
US9054881B2 (en) 2010-05-14 2015-06-09 Electronics And Telecommunications Research Institute Radio frequency identification (RFID) tag and interrogator for supporting normal mode and secure mode, and operation method thereof
US8789189B2 (en) * 2010-06-24 2014-07-22 NeurallQ, Inc. System and method for sampling forensic data of unauthorized activities using executability states
US9106697B2 (en) 2010-06-24 2015-08-11 NeurallQ, Inc. System and method for identifying unauthorized activities on a computer system using a data structure model
DE102011012227A1 (de) * 2011-02-24 2012-08-30 Giesecke & Devrient Gmbh Verfahren zum Datenaustausch in einer gesicherten Laufzeitumgebung
DE102011012226A1 (de) * 2011-02-24 2012-08-30 Giesecke & Devrient Gmbh Verfahren zum Betrieb einer Mikroprozessoreinheit, insbesondere in einem mobilen Endgerät
DE102011018431A1 (de) 2011-04-21 2012-10-25 Giesecke & Devrient Gmbh Verfahren zur Anzeige von Informationen auf einer Anzeigeeinrichtung eines Endgeräts
US8914876B2 (en) * 2011-05-05 2014-12-16 Ebay Inc. System and method for transaction security enhancement
JP5879527B2 (ja) 2011-05-25 2016-03-08 パナソニックＩｐマネジメント株式会社 情報処理装置および情報処理方法
US8495443B1 (en) 2011-05-31 2013-07-23 Apple Inc. Secure register scan bypass
KR101495653B1 (ko) * 2011-12-28 2015-02-26 노틸러스효성 주식회사 Ｅｐｐ 일체형 터치스크린이 구비된 금융자동화기기의 고객 정보 해킹 방지 방법
WO2013022290A1 (ko) * 2011-08-10 2013-02-14 노틸러스효성 주식회사 Ｅｐｐ 일체형 터치스크린 및 이를 이용한 금융자동화기기의 입력정보처리방법
US8930318B1 (en) * 2011-09-29 2015-01-06 Google Inc. Systems and methods for handling interruptions while updating of an electronic device
DE102011115135A1 (de) 2011-10-07 2013-04-11 Giesecke & Devrient Gmbh Mikroprozessorsystem mit gesicherter Laufzeitumgebung
DE102011116489A1 (de) * 2011-10-20 2013-04-25 Giesecke & Devrient Gmbh Mobiles Endgerät, Transaktionsterminal und Verfahren zur Durchführung einer Transaktion an einem Transaktionsterminal mittels eines mobilen Endgeräts
US9143943B2 (en) * 2011-11-29 2015-09-22 Dell Products L.P. Mode sensitive networking
GB2497736A (en) * 2011-12-16 2013-06-26 St Microelectronics Ltd Hardware monitor with context selector for selecting from multiple contexts
US9141559B2 (en) 2012-01-04 2015-09-22 Intel Corporation Increasing virtual-memory efficiencies
WO2013103341A1 (en) * 2012-01-04 2013-07-11 Intel Corporation Increasing virtual-memory efficiencies
US9116711B2 (en) * 2012-02-08 2015-08-25 Arm Limited Exception handling in a data processing apparatus having a secure domain and a less secure domain
GB2501343A (en) * 2012-02-08 2013-10-23 Advanced Risc Mach Ltd Data processing apparatus and method using secure domain and less secure domain
US9213828B2 (en) * 2012-02-08 2015-12-15 Arm Limited Data processing apparatus and method for protecting secure data and program code from non-secure access when switching between secure and less secure domains
US8667270B2 (en) 2012-02-10 2014-03-04 Samsung Electronics Co., Ltd. Securely upgrading or downgrading platform components
US20130219177A1 (en) * 2012-02-16 2013-08-22 Samsung Electronics Co. Ltd. Secure data processing device and method
KR101259824B1 (ko) * 2012-02-24 2013-04-30 주식회사 텔스카 시큐어 ｏｓ를 이용한 모바일 디바이스의 비밀번호 입력 시스템 및 입력 방법
US9195497B2 (en) * 2012-03-21 2015-11-24 Microchip Technology Incorporated Microcontroller with context switch
GB2501274B (en) 2012-04-17 2020-05-13 Advanced Risc Mach Ltd Management of data processing security in a secondary processor
US9075992B2 (en) * 2012-05-01 2015-07-07 Harris Corporation Systems and methods for identifying, deterring and/or delaying attacks to a network using shadow networking techniques
KR101907486B1 (ko) * 2012-09-14 2018-10-12 한국전자통신연구원 보안성이 우수한 실행환경을 제공하는 이동 컴퓨팅 시스템
KR101954733B1 (ko) 2012-10-26 2019-03-06 삼성전자주식회사 보안 콘텐츠를 처리하는 시스템 온 칩 및 그것을 포함하는 모바일 장치
EP2741229B1 (en) * 2012-12-07 2018-10-17 Samsung Electronics Co., Ltd Priority-based application execution method and apparatus of a dual-mode data processing device
US9268707B2 (en) 2012-12-29 2016-02-23 Intel Corporation Low overhead paged memory runtime protection
US9747052B2 (en) * 2013-02-05 2017-08-29 Arm Limited Virtualisation supporting guest operating systems using memory protection units to determine permission of a memory access operation for a physical address
US8931108B2 (en) * 2013-02-18 2015-01-06 Qualcomm Incorporated Hardware enforced content protection for graphics processing units
US9536075B2 (en) * 2013-03-01 2017-01-03 Infineon Technologies Ag Dynamic resource sharing
US9892284B2 (en) * 2013-03-11 2018-02-13 Lantiq Beteiligungs-GmbH & Co. KG Trusted execution thread in an embedded multithreaded system
US9298911B2 (en) 2013-03-15 2016-03-29 Intel Corporation Method, apparatus, system, and computer readable medium for providing apparatus security
JP6067449B2 (ja) * 2013-03-26 2017-01-25 株式会社東芝 情報処理装置、情報処理プログラム
JP2014235326A (ja) 2013-06-03 2014-12-15 富士通セミコンダクター株式会社 システム、情報処理装置、セキュアモジュール、および検証方法
CN104243151B (zh) * 2013-06-06 2018-02-06 中国银联股份有限公司 一种基于移动设备的认证方法和认证装置
US9927995B2 (en) * 2013-06-19 2018-03-27 Telefonaktiebolaget Lm Ericsson (Publ) Method and an integrated circuit for executing a trusted application within a trusted runtime environment
JP6117068B2 (ja) * 2013-09-20 2017-04-19 株式会社東芝 情報処理装置、およびプログラム
JP6129702B2 (ja) * 2013-09-24 2017-05-17 株式会社東芝 情報処理装置、情報処理システム、プログラム
KR101489887B1 (ko) * 2014-01-23 2015-02-06 고려대학교 산학협력단 인터럽트 처리 시스템 및 방법
US9268970B2 (en) * 2014-03-20 2016-02-23 Analog Devices, Inc. System and method for security-aware master
US20150268706A1 (en) * 2014-03-24 2015-09-24 Qualcomm Incorporated System and method for memory power management in a system on a chip with multiple execution environments
US9720868B2 (en) 2014-07-07 2017-08-01 Xilinx, Inc. Bridging inter-bus communications
US10277616B2 (en) 2014-09-25 2019-04-30 Vigilant Ip Holdings Llc Secure digital traffic analysis
WO2016068897A1 (en) 2014-10-29 2016-05-06 Hewlett Packard Enterprise Development Lp Cpu with external fault response handling
CN104468997B (zh) * 2014-12-01 2017-09-19 努比亚技术有限公司 加密状态处理方法及装置
KR102327334B1 (ko) * 2014-12-31 2021-11-17 삼성전자주식회사 디스플레이 컨트롤러 및 이를 포함하는 반도체 집적회로 장치
WO2016112219A1 (en) 2015-01-07 2016-07-14 CounterTack, Inc. System and method for monitoring a computer system using machine interpretable code
SG10201500698YA (en) * 2015-01-29 2016-08-30 Huawei Internat Pte Ltd Method for data protection using isolated environment in mobile device
WO2016128443A1 (en) * 2015-02-11 2016-08-18 Siemens Aktiengesellschaft Method to isolate real-time or safety-critical software and operating system from non-critical software and operating system
WO2016140548A1 (ko) * 2015-03-05 2016-09-09 삼성전자 주식회사 사용자 디바이스에 보안 모드를 제공하기 위한 방법 및 장치
GB2536215B (en) * 2015-03-05 2018-01-31 Samsung Electronics Co Ltd Secure input mode for user device
US9584628B2 (en) * 2015-03-17 2017-02-28 Freescale Semiconductor, Inc. Zero-copy data transmission system
US10063569B2 (en) * 2015-03-24 2018-08-28 Intel Corporation Custom protection against side channel attacks
US10078597B2 (en) * 2015-04-03 2018-09-18 Via Alliance Semiconductor Co., Ltd. System and method of distinguishing system management mode entries in a translation address cache of a processor
US10572691B2 (en) * 2015-04-28 2020-02-25 Microsoft Technology Licensing, Llc Operating system privacy mode
US10366244B2 (en) * 2015-06-09 2019-07-30 International Business Machines Corporation Performing an operation on sensitive data
GB2539657B (en) * 2015-06-22 2018-03-07 Advanced Risc Mach Ltd Tracing Processing Activity
KR102130744B1 (ko) 2015-07-21 2020-07-06 삼성전자주식회사 전자 장치 및 이의 제어 방법
US10102391B2 (en) 2015-08-07 2018-10-16 Qualcomm Incorporated Hardware enforced content protection for graphics processing units
US9767320B2 (en) 2015-08-07 2017-09-19 Qualcomm Incorporated Hardware enforced content protection for graphics processing units
US10902112B2 (en) * 2015-08-25 2021-01-26 Sekisui House, Ltd. System including a hypervisor
KR102429906B1 (ko) 2015-10-13 2022-08-05 삼성전자주식회사 스토리지 장치, 상기 스토리지 장치와 통신하는 호스트 및 상기 스토리지 장치를 포함하는 전자 장치
CN105447406B (zh) * 2015-11-10 2018-10-19 华为技术有限公司 一种用于访问存储空间的方法与装置
GB2557305A (en) * 2016-12-05 2018-06-20 Nordic Semiconductor Asa Memory protection logic
KR20180071679A (ko) * 2016-12-20 2018-06-28 삼성전자주식회사 사용자 단말 장치 및 그의 제어 방법
EP3547195B1 (en) 2016-12-29 2020-11-25 Huawei Technologies Co., Ltd. System-on-chip and method for switching secure operating systems
US10394454B2 (en) * 2017-01-13 2019-08-27 Arm Limited Partitioning of memory system resources or performance monitoring
US10268379B2 (en) * 2017-01-13 2019-04-23 Arm Limited Partitioning of memory system resources or performance monitoring
US20180275731A1 (en) * 2017-03-21 2018-09-27 Hewlett Packard Enterprise Development Lp Processor reset vectors
US10601592B2 (en) * 2017-09-08 2020-03-24 Kenneth Hugh Rose System and method trusted workspace in commercial mobile devices
US10387689B2 (en) * 2017-09-22 2019-08-20 Tocreo Labs, L.L.C. NFC cryptographic security module
US10783240B2 (en) 2017-09-29 2020-09-22 Stmicroelectronics, Inc. Secure environment in a non-secure microcontroller
US11347507B2 (en) * 2018-03-15 2022-05-31 SiFive, Inc. Secure control flow prediction
SG10201808256PA (en) * 2018-09-21 2020-04-29 Singapore Management Univ Method and system for dynamically detecting, analyzing, monitoring, investigating and/or executing a live target program
US11307904B2 (en) 2018-12-18 2022-04-19 Ati Technologies Ulc Configurable peripherals
US11048515B2 (en) 2018-12-28 2021-06-29 SiFive, Inc. Way predictor and enable logic for instruction tightly-coupled memory and instruction cache
GB2580968B (en) 2019-02-01 2021-08-04 Advanced Risc Mach Ltd Lookup circuitry for secure and non-secure storage
US11288404B2 (en) 2019-06-14 2022-03-29 Infineon Technologies Ag Resource protection
US11216280B2 (en) * 2019-11-26 2022-01-04 Arm Limited Exception interception
GB2589895B (en) * 2019-12-11 2022-03-16 Advanced Risc Mach Ltd Intermodal calling branch instruction
US11604505B2 (en) * 2020-12-29 2023-03-14 Qualcomm Incorporated Processor security mode based memory operation management
US11921655B2 (en) 2021-05-04 2024-03-05 Stmicroelectronics, Inc. Dynamic memory protection device system and method
US11914686B2 (en) * 2021-10-15 2024-02-27 Pure Storage, Inc. Storage node security statement management in a distributed storage cluster
FR3129499B1 (fr) * 2021-11-25 2024-06-28 Stmicroelectronics Grand Ouest Sas Gestion dynamique d’un pare-feu de mémoire
CN115617560A (zh) * 2022-11-02 2023-01-17 地平线征程(杭州)人工智能科技有限公司 一种芯片监控方法及装置

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6336180B1 (en) * 1997-04-30 2002-01-01 Canon Kabushiki Kaisha Method, apparatus and system for managing virtual memory with virtual-physical mapping
US4279016A (en) 1979-06-21 1981-07-14 International Business Machines Corporation Instruction pre-fetch microprocessor interrupt system
WO1990005951A1 (en) 1988-11-14 1990-05-31 Heinrich Hummel Method of handling unintended software interrupt exceptions
JP3230262B2 (ja) 1992-01-24 2001-11-19 ソニー株式会社 電子装置及びその固定情報修正方法
JPH08249280A (ja) * 1994-10-28 1996-09-27 Internatl Business Mach Corp <Ibm> データ処理装置の電子キー
US5615263A (en) 1995-01-06 1997-03-25 Vlsi Technology, Inc. Dual purpose security architecture with protected internal operating system
US5684948A (en) 1995-09-01 1997-11-04 National Semiconductor Corporation Memory management circuit which provides simulated privilege levels
US5724027A (en) * 1995-09-28 1998-03-03 Intel Corporation Method and apparatus for providing system security to personal computer systems using transparent system interrupt
US5734910A (en) 1995-12-22 1998-03-31 International Business Machines Corporation Integrating multi-modal synchronous interrupt handlers for computer system
US5953502A (en) * 1997-02-13 1999-09-14 Helbig, Sr.; Walter A Method and apparatus for enhancing computer system security
US6321337B1 (en) 1997-09-09 2001-11-20 Sanctum Ltd. Method and system for protecting operations of trusted internal networks
US6282657B1 (en) 1997-09-16 2001-08-28 Safenet, Inc. Kernel mode protection
JP2000076087A (ja) 1998-08-28 2000-03-14 Hitachi Ltd マルチオペレーティングシステム制御方法
US6775779B1 (en) * 1999-04-06 2004-08-10 Microsoft Corporation Hierarchical trusted code for content protection in computers
SE515327C2 (sv) * 1999-08-27 2001-07-16 Ericsson Telefon Ab L M Anordning för att utföra säkra transaktioner i en kommunikationsanordning
AU2278601A (en) * 1999-12-23 2001-07-03 General Instrument Corporation Dual-mode processor
WO2002071211A2 (en) 2000-11-20 2002-09-12 Zucotto Wireless, Inc. Data processor having multiple operating modes
JP2002182560A (ja) 2000-12-12 2002-06-26 Hitachi Ltd 暗号処理機能を備えた情報サーバ装置
JP2002202959A (ja) 2000-12-28 2002-07-19 Hitachi Ltd 動的な資源分配をする仮想計算機システム
US6925570B2 (en) 2001-05-15 2005-08-02 International Business Machines Corporation Method and system for setting a secure computer environment
EP1331539B1 (en) * 2002-01-16 2016-09-28 Texas Instruments France Secure mode for processors supporting MMU and interrupts
US7165135B1 (en) * 2002-04-18 2007-01-16 Advanced Micro Devices, Inc. Method and apparatus for controlling interrupts in a secure execution mode-capable processor
GB2396930B (en) * 2002-11-18 2005-09-07 Advanced Risc Mach Ltd Apparatus and method for managing access to a memory
WO2004046925A1 (en) * 2002-11-18 2004-06-03 Arm Limited Security mode switching via an exception vector
GB2396713B (en) * 2002-11-18 2005-09-14 Advanced Risc Mach Ltd Apparatus and method for controlling access to a memory unit
US7370210B2 (en) * 2002-11-18 2008-05-06 Arm Limited Apparatus and method for managing processor configuration data
EP1563376B1 (en) * 2002-11-18 2006-04-12 ARM Limited Exception types within a secure processing system
US20040199786A1 (en) * 2002-12-02 2004-10-07 Walmsley Simon Robert Randomisation of the location of secret information on each of a series of integrated circuits
US7322042B2 (en) * 2003-02-07 2008-01-22 Broadon Communications Corp. Secure and backward-compatible processor and secure software execution thereon
EP1496435A1 (en) * 2003-07-11 2005-01-12 Yogitech Spa Dependable microcontroller, method for designing a dependable microcontroller and computer program product therefor
US7296146B2 (en) * 2004-01-12 2007-11-13 Hewlett-Packard Development Company, L.P. Security measures in a partitionable computing system
US7178015B2 (en) * 2004-01-12 2007-02-13 Hewlett-Packard Development Company, L.P. Security measures in a partitionable computing system
US7653802B2 (en) * 2004-08-27 2010-01-26 Microsoft Corporation System and method for using address lines to control memory usage
US20070266444A1 (en) * 2004-12-03 2007-11-15 Moshe Segal Method and System for Securing Data Stored in a Storage Device
EP1865435A1 (en) * 2006-06-06 2007-12-12 Texas Instruments France Enhanced exception handling
US7529916B2 (en) * 2006-08-16 2009-05-05 Arm Limited Data processing apparatus and method for controlling access to registers
US7689733B2 (en) * 2007-03-09 2010-03-30 Microsoft Corporation Method and apparatus for policy-based direct memory access control

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2641226C1 (ru) * 2017-02-13 2018-01-16 Самсунг Электроникс Ко., Лтд. Способ функционирования secureos на многопроцессорных системах в мобильных устройствах
US10740496B2 (en) 2017-02-13 2020-08-11 Samsung Electronics Co., Ltd. Method and apparatus for operating multi-processor system in electronic device

Also Published As

Publication number Publication date
JP4423206B2 (ja) 2010-03-03
IL164512A (en) 2010-02-17
EP1563375B1 (en) 2006-09-06
AU2003274383A1 (en) 2004-06-15
TW200411555A (en) 2004-07-01
KR20050086673A (ko) 2005-08-30
JP2006506751A (ja) 2006-02-23
IL164512A0 (en) 2005-12-18
DE60308215D1 (de) 2006-10-19
GB2402785A (en) 2004-12-15
DE60308215T2 (de) 2007-08-23
GB2402785B (en) 2005-12-07
US7849310B2 (en) 2010-12-07
GB0421627D0 (en) 2004-10-27
KR100955284B1 (ko) 2010-04-30
EP1563375A1 (en) 2005-08-17
US20040153672A1 (en) 2004-08-05
TWI275997B (en) 2007-03-11
WO2004046924A1 (en) 2004-06-03

Similar Documents

Publication Publication Date Title
RU2005115083A (ru) Переключение процессора между защищенным и незащищенным режимами
US7996836B1 (en) Using a hypervisor to provide computer security
US10169573B2 (en) Maintaining secure data isolated from non-secure access when switching between domains
EP1563376B1 (en) Exception types within a secure processing system
US6631472B2 (en) Kernel mode protection
US6003133A (en) Data processor with a privileged state firewall and method therefore
US10140448B2 (en) Systems and methods of asynchronous analysis of event notifications for computer security applications
US8869294B2 (en) Mitigating branch prediction and other timing based side channel attacks
KR102192835B1 (ko) 데이터 처리장치에서의 소프트웨어 라이브러리들의 보안 보호
CN107463856B (zh) 一种基于可信内核的防攻击数据处理器
GB2396451A (en) Delivering data processing requests to a suspended operating system
EP3308314B1 (en) Secure mode state data access tracking
US20050138257A1 (en) Interrupt masking control
GB2396712A (en) Handling multiple interrupts in a data processing system utilising multiple operating systems
CN109783207A (zh) 保护双系统共享内存数据安全的方法及系统
CN112363797B (zh) 一种虚拟机安全运行方法、电子设备及存储介质
US9501667B2 (en) Security domain prediction
Van Eyck et al. Mr-TEE: Practical Trusted Execution of Mixed-Criticality Code
Yiu The Next Steps in the Evoluation of Embedded Processors for the Smart Connected Era,”
EP3649549B1 (en) Context data management
RU2005115082A (ru) Типы исключительных ситуаций в защищенной системе обработки
JPS63271651A (ja) 入出力保護方式

Legal Events

Date Code Title Description
FA92 Acknowledgement of application withdrawn (lack of supplementary materials submitted)

Effective date: 20070723