KR20190102439A

KR20190102439A - 전자 장치, 비 일시적 컴퓨터 판독 가능 저장 매체, 및 전자 장치를 제어하는 방법

Info

Publication number: KR20190102439A
Application number: KR1020180022816A
Authority: KR
Inventors: 유희남
Original assignee: 에스케이하이닉스 주식회사
Priority date: 2018-02-26
Filing date: 2018-02-26
Publication date: 2019-09-04
Also published as: US10650901B2; KR102440379B1; US20190267099A1; CN110197696B; CN110197696A

Abstract

전자 장치는 컨트롤러; 및 복수의 문턱 전압 분포들을 가지는 메모리 셀들을 포함하고, 상기 컨트롤러에 의해 실행 가능한 동작 코드들이 저장된 비 일시적 컴퓨터 판독 가능 저장 매체를 포함하며, 상기 동작 코드들은, 상기 복수의 문턱 전압 분포들의 평균 문턱 전압들을 각각 계산하고 상기 복수의 문턱 전압 분포들 중 인접한 문턱 전압 분포들의 평균 문턱 전압들에 대응하는 임시 리드 전압을 설정하는 단계; 상기 임시 리드 전압으로 상기 메모리 셀들의 리드 값을 읽어 참조 값을 생성하고 상기 메모리 셀들의 개수와 복수의 문턱 전압 분포들의 개수를 비교하여 기준 값을 생성하는 단계; 상기 참조 값과 기준 값을 바탕으로 오차율을 계산하고 상기 인접한 문턱 전압 분포들의 평균 문턱 전압들의 차에 상기 오차율을 반영하여 오프셋 값을 설정하는 단계; 및 상기 임시 리드 전압에 상기 오프셋 값을 적용하여 리드 전압을 설정하는 단계를 실행하기 위한 것이다.

Description

전자 장치, 비 일시적 컴퓨터 판독 가능 저장 매체, 및 전자 장치를 제어하는 방법{ELECTRONIC DEVICE, NON-TRANSITORY COMPUTER-READABLE STORAGE MEDIUM, AND METHOD OF CONTROLLING ELECTRONIC DEVICE}

본 발명은 전자 장치에 관한 것으로, 더욱 상세하게는 비 일시적 컴퓨터 판독 가능 저장 매체를 포함하는 전자 장치에 관한 것이다.

전자 장치는 데이터를 처리할 수 있는 전자 시스템으로서 메모리 시스템을 포함할 수 있다. 메모리 시스템은 외부 장치의 제어에 따라 데이터를 저장할 수 있다. 메모리 시스템은 PCMCIA(Personal Computer Memory Card International Association) 카드, CF(Compact Flash) 카드, 스마트 미디어 카드, 메모리 스틱, 다양한 멀티 미디어 카드(MMC, eMMC, RS-MMC, MMC-micro), SD(Secure Digital) 카드(SD, Mini-SD, Micro-SD), UFS(Universal Flash Storage) 또는 SSD(Solid State Drive) 등으로 구성될 수 있다.

본 발명의 실시 예는 리드 동작의 성능이 향상된 전자 장치를 제공하는 데 있다.

본 발명의 실시 예에 따른 전자 장치는 컨트롤러; 및 복수의 문턱 전압 분포들을 가지는 메모리 셀들을 포함하고, 상기 컨트롤러에 의해 실행 가능한 동작 코드들이 저장된 비 일시적 컴퓨터 판독 가능 저장 매체를 포함하며, 상기 동작 코드들은, 상기 복수의 문턱 전압 분포들의 평균 문턱 전압들을 각각 계산하고 상기 복수의 문턱 전압 분포들 중 인접한 문턱 전압 분포들의 평균 문턱 전압들에 대응하는 임시 리드 전압을 설정하는 단계; 상기 임시 리드 전압으로 상기 메모리 셀들의 리드 값을 읽어 참조 값을 생성하고 상기 메모리 셀들의 개수와 복수의 문턱 전압 분포들의 개수를 비교하여 기준 값을 생성하는 단계; 상기 참조 값과 기준 값을 바탕으로 오차율을 계산하고 상기 인접한 문턱 전압 분포들의 평균 문턱 전압들의 차에 상기 오차율을 반영하여 오프셋 값을 설정하는 단계; 및 상기 임시 리드 전압에 상기 오프셋 값을 적용하여 리드 전압을 설정하는 단계를 실행하기 위한 것일 수 있다.

본 발명의 실시 예에 따른 비 일시적 컴퓨터 판독 가능 저장 매체는 복수의 문턱 전압 분포들을 가지는 메모리 셀들을 포함하고, 처리 장치에 의해 실행 가능한 동작 코드들이 저장되며, 상기 동작 코드들은, 상기 복수의 문턱 전압 분포들의 평균 문턱 전압들을 각각 계산하고 상기 복수의 문턱 전압 분포들 중 인접한 문턱 전압 분포들의 평균 문턱 전압들에 대응하는 임시 리드 전압을 설정하는 단계; 상기 임시 리드 전압으로 상기 메모리 셀들의 리드 값을 읽어 참조 값을 생성하고 상기 메모리 셀들의 개수와 복수의 문턱 전압 분포들의 개수를 비교하여 기준 값을 생성하는 단계; 상기 참조 값과 기준 값을 바탕으로 오차율을 계산하고 상기 인접한 문턱 전압 분포들의 상기 평균 문턱 전압의 차에 상기 오차율을 반영하여 오프셋 값을 설정하는 단계; 및 상기 임시 리드 전압에 상기 오프셋 값을 적용하여 리드 전압을 설정하는 단계를 실행하기 위한 것일 수 있다.

본 발명의 실시 예에 따른 복수의 문턱 전압 분포들을 가지는 메모리 셀들을 포함하는 전자 장치를 처리 장치에 의해 제어하는 방법으로서, 상기 복수의 문턱 전압 분포들의 평균 문턱 전압들을 각각 계산하고 상기 복수의 문턱 전압 분포들 중 인접한 문턱 전압 분포들의 평균 문턱 전압들에 대응하는 임시 리드 전압을 설정하는 단계; 상기 임시 리드 전압으로 상기 메모리 셀들의 리드 값을 읽어 참조 값을 생성하는 단계; 상기 메모리 셀들의 개수와 복수의 문턱 전압 분포들의 개수를 비교하여 기준 값을 생성하는 단계; 상기 참조 값과 기준 값을 바탕으로 오차율을 계산하는 단계; 상기 인접한 문턱 전압 분포들의 상기 평균 문턱 전압들의 차에 상기 오차율을 반영하여 오프셋 값을 설정하는 단계; 및 상기 임시 리드 전압에 상기 오프셋 값을 적용하여 리드 전압을 생성하는 단계를 포함할 수 있다.

본 발명의 실시 예에 따른 전자 장치는 향상된 성능의 리드 동작을 수행할 수 있다.

도1은 본 발명의 실시 예에 따른 전자 장치를 도시한 블록도,
도2는 본 발명의 실시 예에 따라 도1의 메모리 셀들의 문턱 전압 분포들을 예시적으로 도시하는 도면,
도3a 내지 도3c는 본 발명의 실시 예에 따라, 리드 전압을 결정하고 조정하는 방법을 도시하는 도면들,
도4는 본 발명의 실시 예에 따라, 도1의 리드 전압 조정부가 임시 리드 전압을 조정하는 방법을 도시하는 도면,
도5는 본 발명의 실시 예에 따라 리드 전압 조정부가 임시 리드 전압들을 조정하는 방법을 추가적으로 설명하기 위한 도면,
도6은 본 발명의 실시 예에 따른 도1의 전자 장치의 동작 방법을 도시한 순서도,
도7은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면,
도8은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면,
도9는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면,
도10은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 네트워크 시스템을 예시적으로 도시하는 도면,
도11은 본 발명의 실시 예에 따른 메모리 시스템에 포함된 비휘발성 메모리 장치를 예시적으로 도시하는 블럭도이다.

본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.

도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.

본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성 요소와 직접적으로 연결되거나 다른 구성 요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성 요소, 단계, 동작 및 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.

이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.

도1은 본 발명의 실시 예에 따른 전자 장치(100)를 도시한 블록도이다.

전자 장치(100)는 외부 장치의 라이트 요청에 응답하여, 외부 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 전자 장치(100)는 외부 장치의 리드 요청에 응답하여, 저장된 데이터를 외부 장치로 제공하도록 구성될 수 있다. 전자 장치(100)는 메모리 시스템을 포함할 수 있다.

전자 장치(100)는 PCMCIA(Personal Computer Memory Card International Association) 카드, CF(Compact Flash) 카드, 스마트 미디어 카드, 메모리 스틱, 다양한 멀티 미디어 카드(MMC, eMMC, RS-MMC, MMC-micro), SD(Secure Digital) 카드(SD, Mini-SD, Micro-SD), UFS(Universal Flash Storage) 또는 SSD(Solid State Drive) 등으로 구성될 수 있다.

전자 장치(100)는 컨트롤러(110) 및 비 일시적 컴퓨터 판독 가능 저장 매체(120)를 포함할 수 있다.

컨트롤러(110)는 전자 장치(100)의 제반 동작을 제어할 수 있다. 컨트롤러(110)는 외부 장치로부터 전송된 라이트 요청에 응답하여 비 일시적 컴퓨터 판독 가능 저장 매체(120)에 데이터를 저장하고, 외부 장치로부터 전송된 리드 요청에 응답하여 비 일시적 컴퓨터 판독 가능 저장 매체(120)에 저장된 데이터를 리드하여 외부 장치로 출력할 수 있다.

컨트롤러(110)는 비 일시적 컴퓨터 판독 가능 저장 매체(120)에 저장된 동작 코드들(CODE)을 실행함으로써 동작할 수 있다. 동작 코드들(CODE)은 메모리 셀들의 복수의 문턱 전압 분포들의 평균 문턱 전압들을 각각 계산하고 복수의 문턱 전압 분포들 중 인접한 문턱 전압 분포들의 평균 문턱 전압들에 대응하는 임시 리드 전압을 설정하는 단계; 임시 리드 전압으로 메모리 셀들의 리드 값을 읽어 참조 값을 생성하고 임시 리드 전압에 대응하는 기준 값을 생성하는 단계; 참조 값과 기준 값을 바탕으로 오차율을 계산하고 인접한 문턱 전압 분포들의 평균 문턱 전압들의 차에 오차율을 반영하여 오프셋 값을 설정하는 단계; 및 임시 리드 전압에 오프셋 값을 적용하여 리드 전압을 설정하는 단계를 실행하기 위한 것일 수 있다.

구체적으로, 컨트롤러(110)는 리드 전압 설정부(111)를 포함할 수 있다. 리드 전압 설정부(111)는 비 일시적 컴퓨터 판독 가능 저장 매체(120)로부터 동작 코드들(CODE)을 리드하여 실행할 수 있다. 리드 전압 설정부(111)는 동작 코드들(CODE)을 저장하기 위한 메모리(미도시)를 포함할 수 있다. 실시 예에 따라, 동작 코드들(CODE)을 저장할 수 있는 별도의 메모리 장치가 컨트롤러(110) 또는 전자 장치(100) 내부에 포함될 수 있다. 리드 전압 설정부(111)는 중앙 처리 장치, 마이크로 프로세서 및 애플리케이션 프로세서 등을 포함할 수 있다.

리드 전압 설정부(111)는 동작 코드들(CODE)에 근거하여 비 일시적 컴퓨터 판독 가능 저장 매체(120)가 리드 동작을 수행할 때 사용할 임시 리드 전압을 결정할 수 있다. 리드 전압 설정부(111)는 동작 코드들(CODE)에 근거하여 비 일시적 컴퓨터 판독 가능 저장 매체(120)에 결정된 임시 리드 전압을 설정할 수 있다. 임시 리드 전압은 메모리 셀들(MC)로 인가됨으로써 메모리 셀들(MC)로부터 데이터를 리드하기 위해 사용될 수 있다. 임시 리드 전압은 메모리 셀들(MC)의 문턱 전압 분포들 중 인접한 문턱 전압 분포들의 골짜기에 위치하는 것으로 추정된 전압일 수 있다.

리드 전압 설정부(111)가 임시 리드 전압을 결정하는 방법을 보다 구체적으로 설명하면, 리드 전압 설정부(111)는 메모리 셀들(MC)의 복수의 문턱 전압 분포들의 평균 문턱 전압들을 각각 계산할 수 있다. 리드 전압 설정부(111)는 복수의 문턱 전압 분포들 중 인접한 문턱 전압 분포들의 평균 문턱 전압들에 대응하는 임시 리드 전압을 결정할 수 있다. 리드 전압 설정부(111)는 서로 인접한 문턱 전압 분포들의 평균 문턱 전압들의 중간 값을 임시 리드 전압으로 결정할 수 있다.

리드 전압 설정부(111)는 동작 코드들(CODE)에 근거하여 비 일시적 컴퓨터 판독 가능 저장 매체(120)에 설정된 임시 리드 전압을 조정할 수 있다. 예를 들어, 리드 전압 설정부(111)는 임시 리드 전압에 근거한 비 일시적 컴퓨터 판독 가능 저장 매체(120)의 리드 동작이 실패할 때, 임시 리드 전압을 조정할 수 있다.

구체적으로, 리드 전압 설정부(111)는 임시 리드 전압이 메모리 셀들(MC)로 인가됨으로써 메모리 셀들(MC)로부터 리드된 리드 값들에 근거하여 참조 값을 결정할 수 있다. 리드 전압 설정부(111)는 리드 값들에 근거하여 임시 리드 전압보다 작은 문턱 전압을 가진 메모리 셀들(MC)의 개수를 판단하고, 해당 개수를 참조 값으로 결정할 수 있다.

리드 전압 설정부(111)는 참조 값과 비교할 기준 값을 결정할 수 있다. 기준 값은 참조 값의 기대 값일 수 있다. 리드 전압 설정부(111)는 메모리 셀들(MC)의 개수와 문턱 전압 분포들의 개수에 따라 미리 결정되어 동작 코드들(CODE)에 포함되어 있는 기대 값을 사용할 수 있다. 실시 예에 따라, 리드 전압 설정부(111)는 메모리 셀들(MC)의 개수와 문턱 전압 분포들의 개수에 근거하여 기대 값을 계산할 수 있다.

이어서, 리드 전압 설정부(111)는 참조 값과 기준 값에 근거하여 임시 리드 전압의 오차율을 계산할 수 있다. 리드 전압 설정부(111)는 기준 값에 대한 기준 값과 참조 값의 차의 비율을 오차율로서 계산할 수 있다.

이어서, 리드 전압 설정부(111)는 임시 리드 전압이 구분하고 있는 인접한 문턱 전압 분포들의 평균 문턱 전압들의 차에 오차율을 반영하여 오프셋 값을 계산하고, 임시 리드 전압에 오프셋 값을 더하여 리드 전압을 조정할 수 있다.

즉, 리드 전압 설정부(111)의 리드 전압 조정 동작에 의해 비 일시적 컴퓨터 판독 가능 저장 매체(120)의 리드 동작의 성능은 향상될 수 있다. 리드 전압 설정부(111)의 구체적인 동작 방법은 아래에서 상세하게 설명될 것이다.

비 일시적 컴퓨터 판독 가능 저장 매체(120)는 컨트롤러(110)의 제어에 따라, 컨트롤러(110)로부터 전송된 데이터를 저장하고, 저장된 데이터를 리드하여 컨트롤러(110)로 전송할 수 있다. 비 일시적 컴퓨터 판독 가능 저장 매체(120)는 데이터가 저장되는 메모리 셀들(MC)을 포함할 수 있다. 비 일시적 컴퓨터 판독 가능 저장 매체(120)는 컨트롤러(110)의 제어에 따라 임시 리드 전압 또는 조정된 리드 전압을 메모리 셀들(MC)로 인가함으로써 리드 동작을 수행할 수 있다.

비 일시적 컴퓨터 판독 가능 저장 매체(120)는 동작 코드들(CODE)을 저장할 수 있다. 동작 코드들(CODE)은 부팅시 또는 필요시 리드 전압 설정부(111)에 의해 리드되고 실행될 수 있다.

비 일시적 컴퓨터 판독 가능 저장 매체(120)는 낸드 플래시(NAND Flash) 또는 노어 플래시(NOR Flash)와 같은 플래시 메모리 장치, FeRAM(Ferroelectrics Random Access Memory), PCRAM(Phase-Change Random Access Memory), MRAM(Magnetic Random Access Memory) 또는 ReRAM(Resistive Random Access Memory) 등을 포함할 수 있다.

한편, 도1은 전자 장치(100)가 1개의 비 일시적 컴퓨터 판독 가능 저장 매체(120)를 포함하는 것으로 도시하나, 전자 장치(100)에 포함되는 비 일시적 컴퓨터 판독 가능 저장 매체들의 개수는 이에 제한되지 않는다.

도2는 본 발명의 실시 예에 따라 도1의 메모리 셀들(MC)의 문턱 전압 분포들(D1, D2)을 예시적으로 도시하는 도면이다. 가로축(Vth)은 메모리 셀의 문턱 전압을 의미하고, 세로축(Cell #)은 문턱 전압에 대한 메모리 셀들(MC)의 개수를 의미할 수 있다.

도2를 참조하면, 메모리 셀은 라이트 동작을 통해 저장되는 데이터 값에 따라 일정 범위의 문턱 전압을 가질 수 있다. 예를 들어, 메모리 셀 당 1비트가 저장될 때, 데이터 "1"을 저장하는 메모리 셀은 리드 전압(RV1)보다 작은 문턱 전압을 가지고, 데이터 "0"을 저장하는 메모리 셀은 리드 전압(RV1)보다 큰 문턱 전압을 가질 수 있다. 도2에서 문턱 전압 분포(D1)는 메모리 셀들(MC) 중 데이터 "1"을 저장하는 메모리 셀들을 포함하고, 문턱 전압 분포(D2)는 메모리 셀들(MC) 중 데이터 "0"을 저장하는 메모리 셀들(MC)을 포함할 수 있다.

메모리 셀은 자신의 문턱 전압에 따라 리드 전압(RV1)을 인가받을 때 턴온/턴오프되기 때문에, 메모리 셀에 대한 리드 동작은 메모리 셀로 리드 전압(RV1)을 인가하고 메모리 셀이 턴온/턴오프됨으로써 형성된 전압을 감지하여 수행될 수 있다. 리드 전압(RV1)보다 작은 문턱 전압을 가지는 메모리 셀은 리드 전압(RV1)에 응답하여 턴온되므로, 그로부터 형성된 전압에 근거하여 데이터 "1"이 리드될 수 있다. 그리고, 리드 전압(RV1)보다 큰 문턱 전압을 가지는 메모리 셀은 리드 전압(RV1)에 응답하여 턴오프되므로, 그로부터 형성된 전압에 근거하여 데이터 "0"이 리드될 수 있다.

따라서, 리드 전압(RV1)은 문턱 전압 분포들(D1, D2)을 구분하기 위해서, 도시된 바와 같이 문턱 전압 분포들(D1, D2)의 골짜기에 위치해야 할 것이다. 리드 전압(RV1)이 문턱 전압 분포들(D1, D2)의 골짜기에 위치할 때, 리드 전압(RV1)은 문턱 전압 분포들(D1, D2)의 최적 리드 전압일 것이다. 최적 리드 전압은 리드 동작에서 에러 비트들을 최소화시키는 리드 전압일 수 있다. 만일 골짜기에 위치하지 않는 리드 전압에 근거하여 리드 동작이 수행되면, 리드된 데이터는 정정불가능한 에러들을 포함하고 리드 동작은 실패할 수 있다. 다만, 문턱 전압 분포들(D1, D2)의 현재 모양 및 위치를 정확하게 판단하는 것은 어렵기 때문에, 리드 전압(RV1)을 문턱 전압 분포들(D1, D2)의 골짜기에 위치하도록 셋팅하는 데는 정교한 기술이 필요할 수 있다.

도3a 내지 도3c는 본 발명의 실시 예에 따라, 리드 전압(RV1)을 결정하고 조정하는 방법을 도시하는 도면들이다.

우선 도3a를 참조하면, 리드 전압(RV1)을 결정하기 위해, 문턱 전압 분포들(D1, D2)의 평균 문턱 전압들(M1, M2)이 각각 결정될 수 있다. 앞서 설명한 바와 같이, 문턱 전압 분포들(D1, D2)의 모양 및 위치는 정확하게 알기 어렵기 때문에, 평균 문턱 전압들(M1, M2)은 추정으로 결정될 수 있다. 평균 문턱 전압들(M1, M2)은, 공지된 다양한 방법에 따라 결정될 수 있다. 예를 들어, 평균 문턱 전압들(M1, M2)은 동일한 출원인의 미국 특허 US9741402에 개시된 가우시안 모델링 방법을 통해 결정될 수 있다.

여기에서, 평균 문턱 전압들(M1, M2)의 중간 값이 리드 전압(RV1)으로 결정될 수 있다. 즉, 문턱 전압 분포들(D1, D2)이 실질적으로 동일한 크기로 퍼져있고, 평균 문턱 전압들(M1, M2)이 정확하게 추정된다면, 평균 문턱 전압들(M1, M2)의 중간 값인 리드 전압(RV1)은 문턱 전압 분포들(D1, D2)의 골짜기에 정확하게 위치할 것이다. 리드 전압(RV1)은 앞서 설명된 임시 리드 전압일 수 있다.

한편, 도3b를 참조하면, 경우에 따라 평균 문턱 전압(M12)이 평균 문턱 전압(M2) 대신에 문턱 전압 분포(D2)에 대해 잘못 추정될 수 있다. 이러한 경우, 평균 문턱 전압들(M1, M12)의 중간 값이 임시 리드 전압(RV11)으로 결정될 수 있다. 잘못된 평균 문턱 전압(M12)에 근거한 임시 리드 전압(RV11)은 문턱 전압 분포들(D1, D2)의 골짜기에 위치하지 않고, 따라서, 임시 리드 전압(RV11)에 근거한 리드 동작은 실패할 수 있다.

도3c를 참조하면, 본 발명은 평균 문턱 전압들(M1, M12)의 거리(MD)에 근거하여 임시 리드 전압(RV11)을 조정할 수 있다. 리드 전압 설정부(111)는 평균 문턱 전압들(M1, M12)의 거리(MD)에 근거하여 오프셋 값(OFS)을 계산하고, 임시 리드 전압(RV11)에 오프셋 값(OFS)을 더하여 최적 리드 전압(RV1)을 추정할 수 있다. 따라서, 본 발명의 실시 예에 따르면, 리드 동작의 성능이 향상될 수 있다.

도4는 본 발명의 실시 예에 따라, 도1의 리드 전압 설정부(111)가 임시 리드 전압(RV11)을 조정하는 방법을 도시하는 도면이다.

도4를 참조하면, 리드 전압 설정부(111)는 최적 리드 전압(RV1)에 대한 임시 리드 전압(RV11)의 오차율을 계산할 수 있다. 구체적으로, 리드 전압 설정부(111)는 임시 리드 전압(RV11)에 근거하여 메모리 셀들(MC)로부터 리드 값들을 각각 리드하고 리드 값들에 근거하여 참조 값을 결정할 수 있다. 참조 값은 임시 리드 전압(RV11)보다 낮은 문턱 전압을 가진 메모리 셀들의 개수일 수 있다. 따라서, 리드 전압 설정부(111)는 임시 리드 전압(RV11)을 메모리 셀들(MC)로 인가함으로써 리드 값들을 리드하고, 리드 값이 소정 값, 즉, "1"로 리드된 메모리 셀들의 개수를 참조 값으로 카운트할 수 있다.

그리고, 리드 전압 설정부(111)는 참조 값과 기준 값에 근거하여 최적 리드 전압(RV1)에 대한 임시 리드 전압(RV11)의 오차율을 계산할 수 있다. 오차율은 아래 (식1)에 따라 계산될 수 있다.

(식1) 오차율=(기준 값-참조 값)/문턱 전압 분포 당 개수

상기 (식1)에서, 문턱 전압 분포 당 개수는, 전체 메모리 셀들(MC)의 개수를 문턱 전압 분포들의 개수, 즉, 도4에서는 "2"로 나눈 값일 수 있다. 즉, 문턱 전압 분포 당 개수는 문턱 전압 분포들(D1, D2)에 위치하는 메모리 셀들의 개수들이 동일할 때, 하나의 문턱 전압 분포에 위치하는 메모리 셀들의 개수일 수 있다.

상기 (식1)에서, 기준 값은 참조 값의 기대 값일 수 있다. 기준 값은, 문턱 전압 분포들(D1, D2)에 각각 위치하는 메모리 셀들의 개수들이 동일할 때, 최적 리드 전압(RV1)보다 작은 문턱 전압을 가지는 메모리 셀들의 개수일 수 있다. 다시 말하면, 기준 값은, 문턱 전압 분포들(D1, D2)에 각각 위치하는 메모리 셀들의 개수들이 동일할 때, 최적 리드 전압(RV1)이 메모리 셀들(MC)로 인가된다면 턴온되는 메모리 셀들의 개수일 수 있다. 기준 값은, 문턱 전압 분포들(D1, D2)에 각각 위치하는 메모리 셀들의 개수들이 동일할 때, 최적 리드 전압(RV1)이 메모리 셀들(MC)로 인가된다면 리드 값이 "1"로 리드되는 메모리 셀들의 개수일 수 있다. 기준 값은 최적 리드 전압(RV1)보다 작은 문턱 전압 분포들의 개수, 즉, 도4에서는 "1"에 문턱 전압 분포 당 개수를 곱한 값일 수 있다.

따라서, 만일 임시 리드 전압(RV11)이 최적 리드 전압(RV1)과 일치할 때, 참조 값은 기준 값과 동일하고 (식1)에 따른 오차율은 "0"일 수 있다. 그리고, 도4에 도시된 것처럼 임시 리드 전압(RV11)이 최적 리드 전압(RV1)보다 작을 때, 참조 값은 기준 값보다 작고 (식1)에 따른 오차율은 양수일 수 있다. 그리고, 만일 도4에 도시된 바와 달리 임시 리드 전압(RV11)이 최적 리드 전압(RV1)보다 클 때, 참조 값은 기준 값보다 크고 (식1)에 따른 오차율은 음수일 수 있다.

이제 식1에 도4에 도시된 상황을 적용하면, 전체 메모리 셀들(MC)의 개수가 예를 들어 "2000"일 때, 문턱 전압 분포 당 개수는 "1000"이고, 최적 리드 전압(RV1)의 기준 값도 "1000"일 수 있다. 이러한 경우, 참조 값이 "800"일 때, 오차율은 0.2일 수 있다.

이어서, 리드 전압 설정부(111)는 문턱 전압 분포들(D1, D2)의 평균 문턱 전압들(M1, M12)의 차(MD)에 오차율을 반영하여 오프셋 값(OFS)을 계산할 수 있다. 오프셋 값(OFS)은 (식2)에 따라 계산될 수 있다.

(식2) 오프셋 값(OFS)=평균 문턱 전압들의 차*오차율

(식2)에 따르면, 리드 전압 설정부(111)는 문턱 전압 분포들(D1, D2)의 평균 문턱 전압들(M1, M12)의 차(MD)에 오차율을 곱하여 오프셋 값(OFS)을 계산할 수 있다. 즉, 임시 리드 전압(RV11)은 평균 문턱 전압들(M1, M12)의 중간 값이므로, 평균 문턱 전압들(M1, M12)은 임시 리드 전압(RV11)을 보정하기 위한 오프셋 값(OFS)을 계산하기 위한 적절한 기준이 될 수 있다.

그리고, 리드 전압 설정부(111)는 임시 리드 전압(RV11)에 오프셋 값(OFS)을 더하여 임시 리드 전압(RV11)을 조정할 수 있다.

도5는 본 발명의 실시 예에 따라 리드 전압 설정부(111)가 임시 리드 전압들(RV21~RV23)을 조정하는 방법을 추가적으로 설명하기 위한 도면이다.

도5를 참조하면, 메모리 셀 당 저장되는 비트들의 개수가 증가하면 메모리 셀들(MC)의 문턱 전압 분포들의 개수가 증가하고, 문턱 전압 분포들 사이에 리드 동작을 위한 임시 리드 전압들(RV21~RV23)이 각각 위치할 수 있다. 앞선 도2 내지 도4에서 메모리 셀 당 1비트가 저장되었던 것과 달리, 도5는 메모리 셀 당 2비트들이 저장되고, 메모리 셀들(MC)이 4개의 문턱 전압 분포들(D21~D24)을 형성하는 경우를 도시한다. 문턱 전압 분포들(D21~D24)은 각각 데이터 "11", "01", "00" 및 "10"에 대응할 수 있다. 예를 들어, 데이터 "11"이 저장되는 메모리 셀은 문턱 전압 분포(D21)에 위치할 수 있다.

또한, 도5는 문턱 전압 분포들(D21~D24)에 대한 최적 리드 전압들(ORV21~ORV23)을 도시한다. 최적 리드 전압들(ORV21~ORV23)은 문턱 전압 분포들의 골짜기에 각각 위치할 수 있다.

임시 리드 전압들(RV21~RV23)은 최적 리드 전압들(ORV21~ORV23)일 것으로 각각 추정된 전압들일 수 있다. 이때, 각각의 임시 리드 전압들(RV21~RV23)의 오차율들은 서로 다른 기준 값들에 근거하여 계산될 수 있다. 구체적으로, 전체 메모리 셀들의 개수가 "2000"일 때, 문턱 전압 분포 당 개수는 "500"일 것이다. 따라서, 최적 리드 전압(ORV21)에 대한 임시 리드 전압(RV21)의 오차율은 기준 값을 "500"으로 설정함으로써 산출될 수 있다. 그리고, 최적 리드 전압(ORV22)에 대한 임시 리드 전압(RV22)의 오차율은 기준 값을 "1000"으로 설정함으로써 산출될 수 있다. 그리고, 최적 리드 전압(ORV23)에 대한 임시 리드 전압(RV23)의 오차율은 기준 값을 "1500"으로 설정함으로써 산출될 수 있다.

기준 값들, 즉, "500", "1000" 및 "1500"은 미리 결정되어 동작 코드(CODE)에 포함되어 있을 수 있다. 리드 전압 설정부(111)는 임시 리드 전압들(RV21~RV23) 중 무엇을 조정할 것인지에 따라, 동작 코드(CODE)에 포함된 기준 값들 중 조정할 임시 리드 전압에 대응하는 기준 값을 선택하여 사용할 수 있다.

실시 예에 따라, 리드 전압 설정부(111)는 임시 리드 전압들(RV21~RV23) 중 조정할 임시 리드 전압의 순차를 문턱 전압 분포 당 개수에 곱한 값을 기준 값으로 사용할 수 있다. 예를 들어, 리드 전압 설정부(111)는 임시 리드 전압(RV22)을 조정할 때, 임시 리드 전압(RV22)은 임시 리드 전압들(RV21~RV23) 중 두번째이므로 문턱 전압 분포 당 개수에 2를 곱한 "1000"을 기준 값으로 계산하여 사용할 수 있다.

임시 리드 전압들(RV21~RV23) 각각의 오프셋 값을 계산함에 있어서 사용되는 평균 문턱 전압들은 해당 임시 리드 전압에 의해 구분될 것으로 기대되는 서로 인접한 문턱 전압 분포들의 평균 문턱 전압들일 수 있다. 예를 들어, 임시 리드 전압(RV22)을 조정할 때, 임시 리드 전압(RV22)의 오프셋 값(OFS2)은 임시 리드 전압(RV22)에 의해 구분될 것으로 기대되는 문턱 전압 분포들(D22, D23)의 평균 문턱 전압들(M21, M22)의 차(MD2)에 임시 리드 전압(RV22)의 오차율을 반영함으로써 계산될 수 있다. 다른 임시 리드 전압들(RV21, RV22)을 조정하는 방법은 이와 유사하게 수행될 수 있으므로 자세한 설명은 생략될 것이다.

한편 메모리 셀 당 i비트들이 저장될 때, 메모리 셀들(MC)은 2^i개의 문턱 전압 분포들을 형성할 수 있다. 이러한 경우, 문턱 전압 분포 당 개수는 전체 메모리 셀들(MC)의 개수를 2^i로 나눈 값일 수 있다. 또한, 상술한 바와 같이, 기준 값은 최적 리드 전압보다 작은 문턱 전압 분포들의 개수에 문턱 전압 분포 당 개수를 곱한 값일 수 있다.

도6은 본 발명의 실시 예에 따른 도1의 전자 장치(100)의 동작 방법을 도시한 순서도이다. 도6은 도1의 리드 전압 설정부(111)가 임시 리드 전압을 조정하는 방법을 도시한다.

도6을 참조하면, 단계(S110)에서, 리드 전압 설정부(111)는 메모리 셀들(MC)의 복수의 문턱 전압 분포들의 평균 문턱 전압들을 각각 계산하고 인접한 문턱 전압 분포들의 평균 문턱 전압들에 대응하는 임시 리드 전압을 설정할 수 있다. 임시 리드 전압은 인접한 문턱 전압 분포들의 평균 문턱 전압들의 중간 값일 수 있다.

단계(S120)에서, 리드 전압 설정부(111)는 임시 리드 전압으로 메모리 셀들의 리드 값들을 읽어 참조 값을 생성하고, 임시 리드 전압에 대응하는 기준 값을 결정할 수 있다. 리드 전압 설정부(111)는 임시 리드 전압보다 작은 문턱 전압을 가진 메모리 셀들의 개수를 참조 값으로 결정할 수 있다. 기준 값은 참조 값의 기대 값일 수 있다.

단계(S130)에서, 리드 전압 설정부(111)는 참조 값과 기준 값을 바탕으로 임시 리드 전압의 오차율을 계산할 수 있다. 리드 전압 설정부(111)는 기준 값에 대한 기준 값과 참조 값의 차의 비율을 오차율로서 계산할 수 있다.

단계(S140)에서, 리드 전압 설정부(111)는 인접한 문턱 전압 분포들의 평균 문턱 전압들의 차에 오차율을 반영하여 오프셋 값을 설정할 수 있다.

단계(S150)에서, 리드 전압 설정부(111)는 임시 리드 전압에 오프셋 값을 적용하여 리드 전압을 설정할 수 있다.도 7은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다.

도 7을 참조하면, 데이터 처리 시스템(1000)은 호스트 장치(1100)와 솔리드 스테이트 드라이브(solid state drive)(1200)(이하, SSD라 칭함)를 포함할 수 있다.

SSD(1200)는 컨트롤러(1210), 버퍼 메모리 장치(1220), 비휘발성 메모리 장치들(1231~123n), 전원 공급기(1240), 신호 커넥터(1250) 및 전원 커넥터(1260)를 포함할 수 있다.

컨트롤러(1210)는 SSD(1200)의 제반 동작을 제어할 수 있다. 컨트롤러(1210)는 호스트 인터페이스 유닛(1211), 컨트롤 유닛(1212), 랜덤 액세스 메모리(1213), 에러 정정 코드(ECC) 유닛(1214) 및 메모리 인터페이스 유닛(1215)을 포함할 수 있다.

호스트 인터페이스 유닛(1211)은 신호 커넥터(1250)를 통해서 호스트 장치(1100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등을 포함할 수 있다. 호스트 인터페이스 유닛(1211)은, 호스트 장치(1100)의 프로토콜에 따라서, 호스트 장치(1100)와 SSD(1200)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(1211)은, 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss), UFS(universal flash storage)와 같은 표준 인터페이스 프로토콜들 중 어느 하나를 통해서 호스트 장치(1100)와 통신할 수 있다.

컨트롤 유닛(1212)은 호스트 장치(1100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(1212)은 SSD(1200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 백그라운드 기능 블럭들의 동작을 제어할 수 있다. 랜덤 액세스 메모리(1213)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.

컨트롤 유닛(1212)은 리드 전압 설정부(1216)를 포함할 수 있다. 리드 전압 설정부(1216)는 도1의 리드 전압 설정부(111)와 실질적으로 동일하게 동작할 수 있다.

에러 정정 코드(ECC) 유닛(1214)은 비휘발성 메모리 장치들(1231~123n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 비휘발성 메모리 장치들(1231~123n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(1214)은 패리티 데이터에 근거하여 비휘발성 메모리 장치들(1231~123n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(1214)은 검출된 에러를 정정할 수 있다.

메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 비휘발성 메모리 장치들(1231~123n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 비휘발성 메모리 장치들(1231~123n)과 데이터를 주고받을 수 있다. 예를 들면, 메모리 인터페이스 유닛(1215)은 버퍼 메모리 장치(1220)에 저장된 데이터를 비휘발성 메모리 장치들(1231~123n)로 제공하거나, 비휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 버퍼 메모리 장치(1220)로 제공할 수 있다.

버퍼 메모리 장치(1220)는 비휘발성 메모리 장치들(1231~123n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(1220)는 비휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(1220)에 임시 저장된 데이터는 컨트롤러(1210)의 제어에 따라 호스트 장치(1100) 또는 비휘발성 메모리 장치들(1231~123n)로 전송될 수 있다.

비휘발성 메모리 장치들(1231~123n)은 SSD(1200)의 저장 매체로 사용될 수 있다. 비휘발성 메모리 장치들(1231~123n) 각각은 복수의 채널들(CH1~CHn)을 통해 컨트롤러(1210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 비휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 비휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.

전원 공급기(1240)는 전원 커넥터(1260)를 통해 입력된 전원(PWR)을 SSD(1200) 백그라운드에 제공할 수 있다. 전원 공급기(1240)는 보조 전원 공급기(1241)를 포함할 수 있다. 보조 전원 공급기(1241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(1200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(1241)는 대용량 캐패시터들(capacitors)을 포함할 수 있다.

신호 커넥터(1250)는 호스트 장치(1100)와 SSD(1200)의 인터페이스 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.

전원 커넥터(1260)는 호스트 장치(1100)의 전원 공급 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.

도 8은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다. 도 8을 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 메모리 시스템(2200)을 포함할 수 있다.

호스트 장치(2100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(2100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.

호스트 장치(2100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(2110)을 포함할 수 있다. 메모리 시스템(2200)은 접속 터미널(2110)에 마운트(mount)될 수 있다.

메모리 시스템(2200)은 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 메모리 시스템(2200)은 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 메모리 시스템(2200)은 컨트롤러(2210), 버퍼 메모리 장치(2220), 비휘발성 메모리 장치(2231~2232), PMIC(power management integrated circuit)(2240) 및 접속 터미널(2250)을 포함할 수 있다.

컨트롤러(2210)는 메모리 시스템(2200)의 제반 동작을 제어할 수 있다. 컨트롤러(2210)는 도 7에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.

버퍼 메모리 장치(2220)는 비휘발성 메모리 장치들(2231~2232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 비휘발성 메모리 장치들(2231~2232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 비휘발성 메모리 장치들(2231~2232)로 전송될 수 있다.

비휘발성 메모리 장치들(2231~2232)은 메모리 시스템(2200)의 저장 매체로 사용될 수 있다.

PMIC(2240)는 접속 터미널(2250)을 통해 입력된 전원을 메모리 시스템(2200) 백그라운드에 제공할 수 있다. PMIC(2240)는, 컨트롤러(2210)의 제어에 따라서, 메모리 시스템(2200)의 전원을 관리할 수 있다.

접속 터미널(2250)은 호스트 장치의 접속 터미널(2110)에 연결될 수 있다. 접속 터미널(2250)을 통해서, 호스트 장치(2100)와 메모리 시스템(2200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(2250)은 호스트 장치(2100)와 메모리 시스템(2200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(2250)은 메모리 시스템(2200)의 어느 한 변에 배치될 수 있다.

도 9는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다. 도 9를 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 메모리 시스템(3200)을 포함할 수 있다.

호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.

메모리 시스템(3200)은 표면 실장형 패키지 형태로 구성될 수 있다. 메모리 시스템(3200)은 솔더 볼(solder ball)(3250)을 통해서 호스트 장치(3100)에 마운트될 수 있다. 메모리 시스템(3200)은 컨트롤러(3210), 버퍼 메모리 장치(3220) 및 비휘발성 메모리 장치(3230)를 포함할 수 있다.

컨트롤러(3210)는 메모리 시스템(3200)의 제반 동작을 제어할 수 있다. 컨트롤러(3210)는 도 7에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.

버퍼 메모리 장치(3220)는 비휘발성 메모리 장치(3230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 비휘발성 메모리 장치들(3230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 비휘발성 메모리 장치(3230)로 전송될 수 있다.

비휘발성 메모리 장치(3230)는 메모리 시스템(3200)의 저장 매체로 사용될 수 있다.

도 10은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 네트워크 시스템을 예시적으로 도시하는 도면이다. 도 10을 참조하면, 네트워크 시스템(4000)은 네트워크(4500)를 통해서 연결된 서버 시스템(4300) 및 복수의 클라이언트 시스템들(4410~4430)을 포함할 수 있다.

서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로 데이터를 제공할 수 있다.

서버 시스템(4300)은 호스트 장치(4100) 및 메모리 시스템(4200)을 포함할 수 있다. 메모리 시스템(4200)은 도 1의 전자 장치(100), 도 7의 SSD(1200), 도 8의 메모리 시스템(2200), 도 9의 메모리 시스템(3200)으로 구성될 수 있다.

도 11은 본 발명의 실시 예에 따른 메모리 시스템에 포함된 비휘발성 메모리 장치를 예시적으로 도시하는 블럭도이다. 도 11을 참조하면, 비휘발성 메모리 장치(300)는 메모리 셀 어레이(310), 행 디코더(320), 데이터 읽기/쓰기 블럭(330), 열 디코더(340), 전압 발생기(350) 및 제어 로직(360)을 포함할 수 있다.

메모리 셀 어레이(310)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.

행 디코더(320)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 행 디코더(320)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 행 디코더(320)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(320)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(320)는 전압 발생기(350)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.

데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(330)은 제어 로직(360)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(330)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(330)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(310)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(330)은 읽기 동작 시 메모리 셀 어레이(310)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.

열 디코더(340)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 열 디코더(340)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(340)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(330)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.

전압 발생기(350)는 비휘발성 메모리 장치(300)의 백그라운드 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(350)에 의해서 생성된 전압들은 메모리 셀 어레이(310)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.

제어 로직(360)은 외부 장치로부터 제공된 제어 신호에 근거하여 비휘발성 메모리 장치(300)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(360)은 비휘발성 메모리 장치(300)의 읽기, 쓰기, 소거 동작을 제어할 수 있다.

본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

100: 전자 장치
110: 컨트롤러
111: 리드 전압 설정부
120: 비휘발성 메모리 장치
MC: 메모리 셀들
CODE: 동작 코드들

Claims

컨트롤러; 및
복수의 문턱 전압 분포들을 가지는 메모리 셀들을 포함하고, 상기 컨트롤러에 의해 실행 가능한 동작 코드들이 저장된 비 일시적 컴퓨터 판독 가능 저장 매체를 포함하며,
상기 동작 코드들은,
상기 복수의 문턱 전압 분포들의 평균 문턱 전압들을 각각 계산하고 상기 복수의 문턱 전압 분포들 중 인접한 문턱 전압 분포들의 평균 문턱 전압들에 대응하는 임시 리드 전압을 설정하는 단계;
상기 임시 리드 전압으로 상기 메모리 셀들의 리드 값들을 읽어 참조 값을 생성하고 상기 임시 리드 전압에 대응하는 기준 값을 결정하는 단계;
상기 참조 값과 기준 값을 바탕으로 오차율을 계산하고 상기 인접한 문턱 전압 분포들의 평균 문턱 전압들의 차에 상기 오차율을 반영하여 오프셋 값을 설정하는 단계; 및
상기 임시 리드 전압에 상기 오프셋 값을 적용하여 리드 전압을 설정하는 단계를 실행하기 위한 것인, 전자 장치.
제1항에 있어서,
상기 참조 값은 상기 메모리 셀들 중 상기 임시 리드 전압보다 낮은 문턱 전압을 가지는 메모리 셀들의 개수로 결정되는 전자 장치.
제1항에 있어서,
상기 기준 값은 상기 참조 값의 기대 값인 전자 장치.
제1항에 있어서,
상기 오차율은 상기 기준 값에 대한 상기 기준 값과 상기 참조 값의 차의 비율로 계산되는 전자 장치.
제1항에 있어서,
상기 오프셋 값은 상기 오차율과 상기 인접한 문턱 전압 분포들의 평균 문턱 전압들의 차를 곱 연산하여 계산되는 전자 장치.
제1항에 있어서,
상기 임시 리드 전압은 상기 인접한 문턱 전압 분포들의 평균 문턱 전압들의 중간 값으로 설정되는 전자 장치.
제1항에 있어서,
상기 리드 전압은 상기 임시 리드 전압에 상기 오프셋 값을 가산하여 생성되는 전자 장치.
복수의 문턱 전압 분포들을 가지는 메모리 셀들을 포함하고, 처리 장치에 의해 실행 가능한 동작 코드들이 저장되며,
상기 동작 코드들은,
상기 복수의 문턱 전압 분포들의 평균 문턱 전압들을 각각 계산하고 상기 복수의 문턱 전압 분포들 중 인접한 문턱 전압 분포들의 평균 문턱 전압들에 대응하는 임시 리드 전압을 설정하는 단계;
상기 임시 리드 전압으로 상기 메모리 셀들의 리드 값을 읽어 참조 값을 생성하고 상기 임시 리드 전압에 대응하는 기준 값을 결정하는 단계;
상기 참조 값과 기준 값을 바탕으로 오차율을 계산하고 상기 인접한 문턱 전압 분포들의 상기 평균 문턱 전압의 차에 상기 오차율을 반영하여 오프셋 값을 설정하는 단계; 및
상기 임시 리드 전압에 상기 오프셋 값을 적용하여 리드 전압을 설정하는 단계를 실행하기 위한 것인, 비 일시적 컴퓨터 판독 가능 저장 매체.
제8항에 있어서,
상기 참조 값은 상기 메모리 셀들 중 상기 임시 리드 전압보다 낮은 문턱 전압을 가진 메모리 셀들의 개수로 결정되는 비 일시적 컴퓨터 판독 가능 저장 매체.
제8항에 있어서,
상기 기준 값은 상기 참조 값의 기대 값인 비 일시적 컴퓨터 판독 가능 저장 매체.
제8항에 있어서,
상기 오차율은 상기 기준 값에 대한 상기 기준 값과 상기 참조 값의 차의 비율로 계산되는 비 일시적 컴퓨터 판독 가능 저장 매체.
제8항에 있어서,
상기 오프셋 값은 상기 오차율과 상기 인접한 문턱 전압 분포들의 평균 문턱 전압들의 차를 곱 연산하여 계산되는 비 일시적 컴퓨터 판독 가능 저장 매체.
제8항에 있어서,
상기 임시 리드 전압은 상기 인접한 문턱 전압 분포들의 평균 문턱 전압들의 중간 값으로 설정되는 비 일시적 컴퓨터 판독 가능 저장 매체.
복수의 문턱 전압 분포들을 가지는 메모리 셀들을 포함하는 전자 장치를 처리 장치에 의해 제어하는 방법으로서,
상기 복수의 문턱 전압 분포들의 평균 문턱 전압들을 각각 계산하고 상기 복수의 문턱 전압 분포들 중 인접한 문턱 전압 분포들의 평균 문턱 전압들에 대응하는 임시 리드 전압을 설정하는 단계;
상기 임시 리드 전압으로 상기 메모리 셀들의 리드 값을 읽어 참조 값을 생성하는 단계;
상기 임시 리드 전압에 대응하는 기준 값을 결정하는 단계;
상기 참조 값과 기준 값을 바탕으로 오차율을 계산하는 단계;
상기 인접한 문턱 전압 분포들의 상기 평균 문턱 전압들의 차에 상기 오차율을 반영하여 오프셋 값을 설정하는 단계; 및
상기 임시 리드 전압에 상기 오프셋 값을 적용하여 리드 전압을 생성하는 단계를 포함하는 방법.
제14항에 있어서,
상기 참조 값을 생성하는 단계는,
상기 메모리 셀들 중 상기 임시 리드 전압보다 낮은 문턱 전압을 가지는 메모리 셀들을 카운트하는 단계; 및
상기 카운트된 메모리 셀들의 값을 상기 참조 값으로 설정하는 단계를 포함하는 방법.
제14항에 있어서,
상기 기준 값을 생성하는 단계는,
상기 생성된 참조 값의 기대 값을 상기 기준 값으로 계산하는 단계를 포함하는 방법.
제14항에 있어서,
상기 오차율을 계산하는 단계는,
상기 기준 값과 상기 참조 값의 차를 계산하는 단계; 및
상기 기준 값에 대한 상기 차의 비율을 상기 오차율로 계산하는 단계를 포함하는 방법.
제14항에 있어서,
상기 오프셋 값을 설정하는 단계는,
상기 오차율과 상기 인접한 문턱 전압 분포들의 평균 문턱 전압들의 차를 곱 연산하여 상기 오프셋 값을 계산하는 단계를 포함하는 방법.
제14항에 있어서,
상기 임시 리드 전압을 설정하는 단계는,
상기 인접한 문턱 전압 분포들의 평균 문턱 전압들의 차를 계산하는 단계; 및
상기 차를 상기 인접한 문턱 전압 분포들의 평균 문턱 전압들에 반영하여 그 중간 값을 상기 임시 리드 전압으로 설정하는 단계를 포함하는 방법.
제 14항에 있어서,
상기 리드 전압을 생성하는 단계는,
상기 임시 리드 전압에 상기 오프셋 값을 가산하여 상기 리드 전압을 계산하는 단계를 포함하는 방법.