KR20190099865A - Frequency synthesizer using multiple direct digital synthesizer module - Google Patents
Frequency synthesizer using multiple direct digital synthesizer module Download PDFInfo
- Publication number
- KR20190099865A KR20190099865A KR1020180019879A KR20180019879A KR20190099865A KR 20190099865 A KR20190099865 A KR 20190099865A KR 1020180019879 A KR1020180019879 A KR 1020180019879A KR 20180019879 A KR20180019879 A KR 20180019879A KR 20190099865 A KR20190099865 A KR 20190099865A
- Authority
- KR
- South Korea
- Prior art keywords
- frequency
- direct digital
- digital synthesizer
- signal
- band
- Prior art date
Links
- 230000001360 synchronised effect Effects 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 17
- 230000014509 gene expression Effects 0.000 claims description 5
- 230000011664 signaling Effects 0.000 abstract 1
- 230000000630 rising effect Effects 0.000 description 5
- 238000010408 sweeping Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000001914 filtration Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/185—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using a mixer in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
본 발명은 다수의 직접 디지털 합성기 모듈을 이용한 주파수 합성기에 관한 것으로서, 더욱 상세하게는 다수의 직접 디지털 합성기를 이용함으로써 출력 가능한 최소 주파수 신호와 최대 주파수 신호 사이의 폭이 넓은 광대역의 주파수 합성기에 관한 것이다.The present invention relates to a frequency synthesizer using a plurality of direct digital synthesizer modules, and more particularly, to a wideband frequency synthesizer having a wide range between a minimum frequency signal and a maximum frequency signal output by using a plurality of direct digital synthesizers. .
주파수 합성기는 기준 신호를 변환하여 다양한 주파수의 출력 신호를 발생시키는 장치이다. 이러한 주파수 합성기의 종류로는 간접 주파수 합성기와 직접 디지털 합성기(DDS: Direct Digital Synthesizer)가 있다.A frequency synthesizer is a device that generates an output signal of various frequencies by converting a reference signal. Types of such frequency synthesizers include indirect frequency synthesizers and direct digital synthesizers (DDS).
간접 주파수 합성기는 PLL(Phase Lock Loop)을 이용하는 방식으로서, PLL로 입력단의 기준 신호와 출력단의 출력 신호의 위상 차이를 위상검출기(phase detector)에서 검출한 후, 검출된 값을 필터를 통해 전압 값으로 바꾸고, 해당 전압 값에 대응하는 주파수를 갖는 출력 신호를 VCO(Voltage Controlled Oscillator)를 통해 출력하는 방식이다. 이때, 간접 주파수 합성기는 출력 신호를 피드백 루프를 통해 다시 위상검출기에 입력하는데, 피드백 루프에 있는 분주기(counter)의 분주비를 조절함으로써 원하는 주파수의 출력 신호를 출력할 수 있다The indirect frequency synthesizer uses a phase lock loop (PLL), which detects the phase difference between a reference signal at the input stage and an output signal at the output stage with a PLL, and then detects the voltage value through a filter. And outputs an output signal having a frequency corresponding to the corresponding voltage value through a voltage controlled oscillator (VCO). In this case, the indirect frequency synthesizer inputs an output signal back to the phase detector through a feedback loop, and may output an output signal having a desired frequency by adjusting the division ratio of the divider in the feedback loop.
하지만, 간접 주파수 합성기는 PLL(Phase Lock Loop)을 이용함에 따라 주파수 변환 속도가 느리고 정밀한 주파수 조절이 어려운 까닭에 주파수 변환 속도 성능 및 주파수 해상도 성능이 우수한 직접 디지털 합성기가 개발되었다.However, since the indirect frequency synthesizer uses a phase lock loop (PLL), a direct digital synthesizer with excellent frequency conversion speed performance and frequency resolution performance has been developed because the frequency conversion speed is slow and precise frequency adjustment is difficult.
도 1은 직접 디지털 합성기의 일반적인 블록 다이어그램을 나타낸다.1 shows a general block diagram of a direct digital synthesizer.
직접 디지털 합성기는, 도 1에 도시된 바와 같이, 위상 누적기(PA: Phase Acculmulator), 위상-사인 변환기(PSC: Phase-to-Sine Converter), 직류-교류 변환기(DAC: Digital-to-Analog converter), 및 저역 통과 필터(LPF: Low Pass Filter)를 포함하며, 이들의 동작은 다음과 같다.As shown in FIG. 1, the direct digital synthesizer includes a phase accumulator (PA), a phase-to-sine converter (PSC), and a DC-to-AC converter (DAC). converter, and a low pass filter (LPF), the operation of which is as follows.
즉, 위상 누적기(PA)는 외부에서 받아들인 주파수 정보(FCW)에 따라 기준 신호(CLKR)의 매 클럭 마다 적절한 위상 정보를 출력한다. 이후, 위상-사인 변환기(PSC)에서는 입력된 위상 정보에 대응하는 사인 함수 및 코사인 함수의 진폭(amplitude)를 출력한다. 이때, 위상-사인 변환기(PSC)가 사인과 코사인 값을 계산하는 방식으로는 반복 연산을 이용하는 CORDIC(Coordinated Rotation Digital Computer) 방식, 미리 함수 값을 저장해 놓는 ROM(Read-Only Memory) 방식, 선형 인터폴레이션(interpolation) 기법을 이용하는 방식 등이 있다. 이후, 직류-교류 변환기(DAC)는 위상-사인 변환기(PSC)에서 출력된 디지털 값을 아날로그 값으로 변환하며, 저역 통과 필터(LPF)에서는 최종적으로 해당 값을 필터링 함으로써 일정한 주파수를 갖는 신호를 출력한다.That is, the phase accumulator PA outputs appropriate phase information for every clock of the reference signal CLK R according to the frequency information F CW received from the outside. Thereafter, the phase-sine converter (PSC) outputs amplitudes of a sine function and a cosine function corresponding to the input phase information. At this time, the phase-sine converter (PSC) calculates the sine and cosine values by using a CORDIC (Coordinated Rotation Digital Computer) method using iterative operation, a ROM (Read-Only Memory) method which stores function values in advance, and linear interpolation. (interpolation) technique. Then, the DC-AC converter converts the digital value output from the phase-sine converter (PSC) into an analog value, and the low pass filter (LPF) finally outputs a signal having a constant frequency by filtering the value. do.
한편, 레이더 시스템 등(이하, 광대역 사용 시스템)에서는 26.5㎓ 내지 40㎓의 Ka 밴드 대역 등의 고해상도 주파수(5㎱ 이하의 DAC Time Resolutions도 만족)의 신호를 출력하되, 출력 가능한 최소 주파수 신호와 최대 주파수 신호 사이의 폭(이하, 이를 “대역폭”이라 지칭함)이 넓은 광대역(가령, 1㎓ 이상)의 주파수 합성기가 요구된다. 하지만, 종래 개발된 직접 디지털 합성기로는 이러한 요구 조건을 만족시킬 수 없었다. On the other hand, radar systems and the like (hereinafter, broadband use systems) output signals of high resolution frequencies (including DAC Time Resolutions of 5 kHz or less) such as the Ka band of 26.5 kHz to 40 kHz, with the minimum frequency signal and maximum output possible. There is a need for a wideband (e.g., 1 Hz or more) frequency synthesizer with a wide width (hereinafter referred to as "bandwidth") between frequency signals. However, the conventionally developed direct digital synthesizer could not satisfy this requirement.
따라서, 광대역 사용 시스템의 요구 조건을 만족시키기 위해, 모듈 형태로 제공되는 하나의 직접 디지털 합성기 모듈에 다수의 주파수 체배기 및 믹서를 복합적으로 연결한 주파수 합성기를 도출해 낼 수 있다. 하지만, 이러한 주파수 합성기는 하나의 직접 디지털 합성기 모듈 자체의 제한적인 대역폭으로 인해 체배기 및 믹서의 개수가 많이 구비되어야 한다. 즉, 이러한 주파수 합성기의 경우, 체배 및 믹싱의 횟수 증가로 인해 신호 손실 증가, 불요파 레벨 상승 등과 같은 문제점이 발생할 수 밖에 없었다.Therefore, in order to satisfy the requirements of the broadband use system, a frequency synthesizer in which multiple frequency multipliers and mixers are combined to one direct digital synthesizer module provided in a modular form can be derived. However, these frequency synthesizers must be provided with a large number of multipliers and mixers due to the limited bandwidth of one direct digital synthesizer module itself. That is, in the case of such a frequency synthesizer, problems such as an increase in signal loss and an increase in an undesired wave level due to an increase in the number of times of multiplication and mixing are inevitable.
이와 같은 문제점을 해결하기 위해, 하나의 직접 디지털 합성기 모듈 자체의 내부 구성을 변경함으로써 대역폭의 제한을 극복하는 기술을 도출해 볼 수 있다. 하지만, 이러한 기술은 종래에 제작된 직접 디지털 합성기 모듈의 내부 구성을 변경해야 하는 기술에 해당하므로, 새로운 공정에 따른 제조 비용이 증가되는 또 다른 문제점이 발생한다.To solve this problem, it is possible to derive a technique to overcome the bandwidth limitation by changing the internal configuration of one direct digital synthesizer module itself. However, since this technique corresponds to a technique for changing the internal configuration of a conventionally manufactured direct digital synthesizer module, another problem arises in that the manufacturing cost according to the new process is increased.
상기한 바와 같은 종래 기술의 문제점을 해결하기 위하여, 본 발명은 종래에 기 제작된 직접 디지털 합성기 모듈을 다수개 이용하여 광대역의 신호를 출력함으로써 추가 연결되는 주파수 체배기 및 믹서의 개수를 최소한으로 줄일 수 있으며, 이에 따라 신호 손실 및 불요파 레벨을 최소화할 수 있는 광대역의 주파수 합성기를 제공하는데 그 목적이 있다.In order to solve the problems of the prior art as described above, the present invention can reduce the number of additional frequency multipliers and mixers to be additionally connected by outputting a broadband signal using a plurality of conventionally manufactured direct digital synthesizer module. Accordingly, an object of the present invention is to provide a wideband frequency synthesizer capable of minimizing signal loss and unwanted wave levels.
다만, 본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.However, the problem to be solved by the present invention is not limited to the above-mentioned problem, another task that is not mentioned will be clearly understood by those skilled in the art from the following description.
상기와 같은 과제를 해결하기 위한 본 발명의 일 실시예에 따른 다수의 직접 디지털 합성기 모듈을 이용한 주파수 합성기는, (1) 기준 클럭 신호를 생성하는 기준 신호 발생기, (2) 기준 신호 발생기로부터 동일한 기준 클럭 신호를 입력 받아 동기화되고, 입력된 기준 클럭 신호에 의해 동일화된 신호인 싱크 클럭 신호를 제어부로 전달하며, 제어부의 제어에 따라 서로 다른 주파수 대역 내의 신호를 출력하는 n개의 직접 디지털 합성기 모듈(단, n은 2이상의 자연수), (3) 싱크 클럭 신호를 입력 받아 동기화되며, n개의 직접 디지털 합성기 모듈 중에 어느 하나를 온(on) 시키고 나머지를 오프(off) 시키도록 제어하되, 온(on) 시키는 직접 디지털 합성기 모듈에서 출력되는 신호의 주파수를 제어하는 제어부를 포함한다.Frequency synthesizer using a plurality of direct digital synthesizer module according to an embodiment of the present invention for solving the above problems, (1) a reference signal generator for generating a reference clock signal, (2) the same reference from the reference signal generator N direct digital synthesizer modules for synchronizing with receiving clock signals, transferring sync clock signals, which are signals identified by the input reference clock signals, to the controller, and outputting signals in different frequency bands under the control of the controller , n is a natural number of 2 or more), (3) Synchronized by receiving a sync clock signal, and controls to turn on any one of the n direct digital synthesizer modules and turn off the rest. And a controller for controlling the frequency of the signal output from the digital synthesizer module.
이때, 제k 직접 디지털 합성기 모듈(단, k는 1 내지 n-1 사이의 자연수)에서 출력되는 신호의 최대 주파수는 제k+1 직접 디지털 합성기 모듈에서 출력되는 신호의 최소 주파수와 동일할 수 있다.In this case, the maximum frequency of the signal output from the kth direct digital synthesizer module (where k is a natural number between 1 and n-1) may be the same as the minimum frequency of the signal output from the k + 1th direct digital synthesizer module. .
상기 각 직접 디지털 합성기 모듈에서 출력되는 신호의 대역폭은 서로 다를 수 있다.The bandwidth of the signal output from each of the direct digital synthesizer modules may be different.
제k 직접 디지털 합성기 모듈에서 출력되는 신호의 최소 주파수에 대한 2차 고조파의 주파수는 제k+1 직접 디지털 합성기 모듈에서 출력되는 신호의 최소 주파수와 최대 주파수 사이에 포함될 수 있다.The frequency of the second harmonic with respect to the minimum frequency of the signal output from the kth direct digital synthesizer module may be included between the minimum frequency and the maximum frequency of the signal output from the k + 1 direct digital synthesizer module.
제k 직접 디지털 합성기 모듈에서 출력되는 신호의 최소 주파수와 최대 주파수 사이의 폭(BWk)은 다음의 식을 만족할 수 있다.The width BW k between the minimum frequency and the maximum frequency of the signal output from the kth direct digital synthesizer module may satisfy the following equation.
(식)(expression)
BWK = 2FK Ⅹ CBW BW K = 2F K Ⅹ C BW
(FK는 제k 직접 디지털 합성기 모듈에서 출력되는 신호의 최소 주파수, CBW는 대역폭 조정 계수로서 1 미만의 값)(F K is the minimum frequency of the signal output from the k-th direct digital synthesizer module, C BW is the bandwidth adjustment factor, less than 1)
본 발명의 일 실시예에 따른 다수의 직접 디지털 합성기 모듈을 이용한 주파수 합성기는, (1) 상기 n개의 직접 디지털 합성기 모듈의 출력에 각각 연결되어, 각 직접 디지털 합성기 모듈에서 출력되는 신호를 필터링하는 n개의 저역 통과 필터, (2) 각 저역 통과 필터의 출력에 연결되는 커플러를 더 포함할 수 있다.Frequency synthesizer using a plurality of direct digital synthesizer module according to an embodiment of the present invention, (1) n is connected to the output of the n direct digital synthesizer module, respectively, to filter the signal output from each direct digital synthesizer module Two low pass filters, (2) may further comprise a coupler connected to the output of each low pass filter.
이때, 제m 직접 디지털 합성기 모듈(단, m은 1 내지 n 사이의 자연수)에 연결되는 제m 저역 통과 필터의 고역 차단 주파수는 제m 직접 디지털 합성기 모듈에서 출력되는 신호의 최대 주파수 보다 크거나 같을 수 있다.In this case, the high pass cutoff frequency of the mth low pass filter connected to the mth direct digital synthesizer module (where m is a natural number between 1 and n) may be greater than or equal to the maximum frequency of the signal output from the mth direct digital synthesizer module. Can be.
본 발명의 일 실시예에 따른 다수의 직접 디지털 합성기 모듈을 이용한 주파수 합성기는 상기 커플러의 출력에 차례로 연결되는 다수의 주파수 체배기를 더 포함할 수 있다.The frequency synthesizer using a plurality of direct digital synthesizer modules according to an embodiment of the present invention may further include a plurality of frequency multipliers that are sequentially connected to the output of the coupler.
상기 다수의 주파수 체배기를 통해 체배된 최종 출력 신호의 대역폭은 1㎓ 이상일 수 있다.The bandwidth of the final output signal multiplied by the plurality of frequency multipliers may be 1 kHz or more.
본 발명의 일 실시예에 따른 다수의 직접 디지털 합성기 모듈을 이용한 주파수 합성기는 상기 주파수 체배기의 전단 또는 후단에 연결되며, 신호의 주파수 대역을 상향시키는 하나 이상의 믹서를 더 포함할 수 있다.A frequency synthesizer using a plurality of direct digital synthesizer modules according to an embodiment of the present invention may be connected to a front end or a rear end of the frequency multiplier, and may further include one or more mixers for raising a frequency band of the signal.
상기 믹서 및 상기 다수의 주파수 체배기를 통해 상향된 최종 출력 신호의 주파수 대역은 C 밴드 대역, X 밴드 대역, Ka 밴드 대역, Ku 밴드 대역, K 밴드 대역, V 밴드 대역, W 밴드 대역 및 M 밴드 대역 중 어느 하나일 수 있다.The frequency band of the final output signal raised through the mixer and the plurality of frequency multipliers is C band band, X band band, Ka band band, Ku band band, K band band, V band band, W band band and M band band. It may be any one of.
상기와 같이 구성되는 본 발명의 일 실시예에 따른 다수의 직접 디지털 합성기 모듈을 이용한 주파수 합성기는 종래에 기 제작된 직접 디지털 합성기 모듈을 다수개 이용하여 광대역의 신호를 출력함으로써 추가 연결되는 주파수 체배기 및 믹서의 개수를 최소한으로 줄일 수 있으며, 이에 따라 신호 손실 및 불요파 레벨을 최소화할 수 있고 제조 비용도 절감할 수 있다.Frequency synthesizer using a plurality of direct digital synthesizer module according to an embodiment of the present invention configured as described above is further connected by outputting a wideband signal using a plurality of conventional direct digital synthesizer module and The number of mixers can be reduced to a minimum, thereby minimizing signal loss and unwanted levels and reducing manufacturing costs.
또한, 본 발명의 일 실시예에 따른 다수의 직접 디지털 합성기 모듈을 이용한 주파수 합성기는 광대역인 필요 주파수 대역 전체에 대해 최소 주파수와 최대 주파수의 사이를 차례로 출력하는 스위핑(sweeping) 동작을 쉽게 수행할 수 있어, 광대역의 첩 신호가 요구되는 레이더 시스템 등에 유용하다.In addition, the frequency synthesizer using a plurality of direct digital synthesizer module according to an embodiment of the present invention can easily perform a sweeping operation to sequentially output between the minimum frequency and the maximum frequency for the entire required frequency band that is broadband This is useful for radar systems and the like, which require wideband chirp signals.
또한, 본 발명의 일 실시예에 따른 다수의 직접 디지털 합성기 모듈을 이용한 주파수 합성기는 각 직접 디지털 합성기 모듈의 적정 대역폭 설정 방안을 제시함으로써 각 직접 디지털 합성기 모듈에서 생성되는 자신의 신호의 2차 고조파 등의 불요파를 효과적으로 제거할 수 있다.In addition, the frequency synthesizer using a plurality of direct digital synthesizer module according to an embodiment of the present invention by suggesting the appropriate bandwidth setting method of each direct digital synthesizer module, such as the second harmonic of the own signal generated in each direct digital synthesizer module Can effectively remove the unwanted wave.
또한, 본 발명의 일 실시예에 따른 다수의 직접 디지털 합성기 모듈을 이용한 주파수 합성기는 레이더 시스템 등과 같은 광대역 사용 시스템에 요구되는 Ka 밴드 대역의 주파수 대역, 1㎓ 이상의 대역폭, 5㎱ 이하의 DAC Time Resolutions 등의 조건을 만족시키는 신호를 출력하되, 최소 개수의 주파수 체배기 및 믹서의 개수를 이용하여 해당 신호를 출력할 수 있다.In addition, the frequency synthesizer using a plurality of direct digital synthesizer module according to an embodiment of the present invention, the frequency band of the Ka band band, bandwidth of 1 kHz or more, DAC Time Resolutions of 5 kHz or less required for a broadband use system such as a radar system, etc. A signal satisfying such a condition may be output, but the corresponding signal may be output using the minimum number of frequency multipliers and the number of mixers.
도 1은 직접 디지털 합성기의 일반적인 블록 다이어그램을 나타낸다.
도 2는 본 발명의 일 실시예에 따른 2개의 직접 디지털 합성기 모듈을 이용한 주파수 합성기의 구조를 나타낸다.
도 3은 본 발명의 일 실시예에 따른 2개의 직접 디지털 합성기 모듈을 이용한 주파수 합성기가 필요 주파수 대역 전체에 대한 스위핑 동작을 수행할 경우의 시간에 따른 주파수의 그래프를 나타낸다.
도 4는 본 발명의 일 실시예에 따른 2개의 직접 디지털 합성기 모듈에서 각 모듈의 주파수 대역 및 대역폭을 나타낸다.
도 5는 다수의 주파수 체배기(20) 및 믹서(30)를 더 포함하는 본 발명의 일 실시예에 따른 다수의 직접 디지털 합성기 모듈을 이용한 주파수 합성기를 나타낸다.1 shows a general block diagram of a direct digital synthesizer.
2 shows a structure of a frequency synthesizer using two direct digital synthesizer modules according to an embodiment of the present invention.
3 shows a graph of frequencies with time when a frequency synthesizer using two direct digital synthesizer modules according to an embodiment of the present invention performs a sweeping operation for the entire required frequency band.
Figure 4 shows the frequency band and bandwidth of each module in two direct digital synthesizer modules according to an embodiment of the present invention.
5 shows a frequency synthesizer using a plurality of direct digital synthesizer modules according to an embodiment of the present invention further comprising a plurality of frequency multipliers 20 and a mixer 30.
본 발명의 상기 목적과 수단 및 그에 따른 효과는 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다.The above objects, means, and effects thereof will become more apparent from the following detailed description taken in conjunction with the accompanying drawings, and as a result, those skilled in the art to which the present invention pertains may easily facilitate the technical idea of the present invention. It can be done. In addition, in describing the present invention, when it is determined that the detailed description of the known technology related to the present invention may unnecessarily obscure the gist of the present invention, the detailed description thereof will be omitted.
또한, 본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며, 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 경우에 따라 복수형도 포함한다. 명세서에서 사용되는 "포함하다", “구비하다”, “마련하다” 또는 “가지다” 등의 용어는 언급된 구성요소 외의 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.Also, the terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. In this specification, the singular forms also include the plural forms as the case otherwise indicates. As used herein, the terms "comprise," "comprise," "presume" or "have" do not exclude the presence or addition of one or more components other than the components mentioned.
본 명세서에서, “또는”, “적어도 하나” 등의 표현은 함께 나열된 단어들 중 하나를 나타내거나, 또는 둘 이상의 조합을 나타낼 수 있다. 예를 들어, “A 또는 B”, “A 및 B 중 적어도 하나”는 A 또는 B 중 하나만을 포함할 수 있고, A와 B를 모두 포함할 수도 있다.In this specification, expressions such as “or”, “at least one,” and the like may represent one of the words listed together or a combination of two or more. For example, “A or B”, “at least one of A and B” may include only one of A or B, and may include both A and B.
본 명세서에서, “예를 들어”와 같은 표현에 따라는 설명은 인용된 특성, 변수, 또는 값과 같이 제시한 정보들이 정확하게 일치하지 않을 수 있고, 허용 오차, 측정 오차, 측정 정확도의 한계와 통상적으로 알려진 기타 요인을 비롯한 변형과 같은 효과로 본 발명의 다양한 실시 예에 따른 발명의 실시 형태를 한정하지 않아야 할 것이다.In this specification, descriptions according to expressions such as “for example” may not exactly match the information presented, such as the recited characteristics, variables, or values, and are typical of tolerances, measurement errors, and limits of measurement accuracy. Embodiments of the invention according to various embodiments of the present invention should not be limited to such effects as modifications including other factors.
본 명세서에서, 어떤 구성요소가 다른 구성요소에 '연결되어’ 있다거나 '접속되어' 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성 요소에 '직접 연결되어' 있다거나 '직접 접속되어' 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해될 수 있어야 할 것이다.In the present specification, when a component is referred to as being 'connected' or 'connected' to another component, it may be directly connected to or connected to the other component, but another component may be It should be understood that it may exist. On the other hand, when a component is said to be 'directly connected' or 'directly connected' to another component, it should be understood that there is no other component in between.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또, 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.Unless otherwise defined, all terms used in the present specification may be used in a sense that can be commonly understood by those skilled in the art. Moreover, the terms defined in the commonly used dictionaries are not ideally or excessively interpreted unless they are specifically defined clearly.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일 실시예를 상세히 설명하도록 한다. 다만, 이하에서는 설명의 편의를 위해 직접 디지털 합성기 모듈이 2개인 경우에 대해서 설명하도록 하겠으나, 본 발명이 이에 한정되는 것은 아니며, 직접 디지털 합성기 모듈이 3개 이상인 경우도 본 발명의 권리범위에 속한다고 할 것이다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, hereinafter, the case of two direct digital synthesizer modules will be described for convenience of description, but the present invention is not limited thereto, and the case of three or more direct digital synthesizer modules is included in the scope of the present invention. something to do.
도 2는 본 발명의 일 실시예에 따른 2개의 직접 디지털 합성기 모듈을 이용한 주파수 합성기의 구조를 나타낸다.2 shows a structure of a frequency synthesizer using two direct digital synthesizer modules according to an embodiment of the present invention.
본 발명의 일 실시예에 따른 다수의 직접 디지털 합성기 모듈을 이용한 주파수 합성기는, 도 2에 도시된 바와 같이, 합성부(10)를 포함한다. 이때, 합성부(10)는 다수의 직접 디지털 합성기 모듈을 이용하여 광대역의 신호를 출력하는 구성으로서, 기준 신호 발생기(1), n개(단, n은 2이상의 자연수)의 직접 디지털 합성기 모듈(2) 및 제어부(3)를 포함하며, 필터(4) 및 커플러(5)를 더 포함할 수 있다. A frequency synthesizer using a plurality of direct digital synthesizer modules according to an embodiment of the present invention, as shown in FIG. 2, includes a
기준 신호 발생기(1)는 기준 클럭 신호(CLKR)를 생성하며, 생성된 기준 클럭 신호(CLKR)는 각 직접 디지털 합성기 모듈(2)로 입력된다. 이때, 기준 클럭 신호(CLKR)는 동기화를 위한 신호로서, 동일한 신호가 각 직접 디지털 합성기 모듈(2)로 입력됨으로써 각 직접 디지털 합성기 모듈(2) 간의 동기화에 이용될 수 있다.A
직접 디지털 합성기 모듈(2)은 직접 디지털 합성기의 기능을 제공하는 모듈로서, 복수개가 구비되며, 제어부(3)의 제어 신호(CONm)에 따라 각각이 서로 다른 주파수 대역 내의 신호를 출력(단, m은 1 내지 n 사이의 자연수)한다. 특히, 각 직접 디지털 합성기 모듈(2)은 기준 신호 발생기(1)로부터 동일한 기준 클럭 신호(CLKR)를 입력 받아 동기화되며, 입력된 기준 클럭 신호(CLKR)에 의해 동기화된 신호인 싱크 클럭 신호(CLKS)를 생성하여 제어부(3)로 전달한다.The direct digital synthesizer module 2 is a module that provides a function of a direct digital synthesizer. The direct digital synthesizer module 2 is provided with a plurality of modules, and outputs signals in different frequency bands according to the control signal CON m of the
예를 들어, 직접 주파수 합성기 모듈(2)은, 도 1에 도시된 바와 같이, 직접 디지털 합성기는, 도 1에 도시된 바와 같이, 위상 누적기(PA: Phase Acculmulator), 위상-사인 변환기(PSC: Phase-to-Sine Converter), 직류-교류 변환기(DAC: Digital-to-Analog converter), 및 저역 통과 필터(LPF: Low Pass Filter)를 포함할 수 있으나, 이에 한정되는 것은 아니다.For example, the direct frequency synthesizer module 2, as shown in FIG. 1, the direct digital synthesizer, as shown in FIG. 1, a phase accumulator (PA), a phase-sine converter (PSC) : May include, but are not limited to, a phase-to-sine converter (DAC), a digital-to-analog converter (DAC), and a low pass filter (LPF).
제어부(3)는 직접 디지털 합성기 모듈(2)로부터 싱크 클럭 신호(CLKS)를 입력 받아 동기화되며, n개의 직접 디지털 합성기 모듈(2) 중에 어느 하나를 온(on) 시키고 나머지를 오프(off) 시킨다. 또한, 제어부(3)는 온(on) 시키는 직접 디지털 합성기 모듈(2)에서 출력되는 신호의 주파수를 제어한다. The
이때, 제m 직접 디지털 합성기 모듈(2m)를 제어하기 위해 제어부(3)가 제m 직접 디지털 합성기 모듈(2m)로 전송하는 제k 제어 신호(CONk)는 제m 직접 디지털 합성기 모듈(2m)을 온(on)/오프(off) 시키는 전원 제어 정보와, 제m 직접 디지털 합성기 모듈(2m)이 출력시켜야 할 주파수 정보(FCW)를 포함할 수 있다. 또한, 제k 제어 신호(CONk)는 별도의 전원 제어 정보 없이 주파수 정보(FCW)만을 포함할 수도 있다. 이 경우, 제어부(3)는 온(on) 시킬 직접 디지털 합성기 모듈(2)로 주파수 정보(FCW)를 전달하여 해당 직접 디지털 합성기 모듈(2)에서 해당 주파수의 신호가 출력되게 제어하며, 주파수 정보(FCW)가 전달되지 않은 직접 디지털 합성기 모듈(2)에서는 주파수 정보(FCW)가 없으므로 당연히 신호를 출력하지 않게 된다.At this time, the m direct the k-th control signal (CON k) transmitting a
필터(4)는 n개가 구비되며, n개의 직접 디지털 합성기 모듈(2)의 출력에 각각 연결되어, 각 직접 디지털 합성기 모듈(2)에서 출력되는 신호를 필터링한다. 즉, 제m 필터(4m)는 제m 직접 디지털 합성기 모듈(2m)에 연결된다. 이때, 필터(4)는 저역 통과 필터(LPF: Low Pass Filter)이거나 대역 통과 필터(BPF: Band Pass Filter)일 수 있다.The filter 4 is provided with n, and is connected to the outputs of the n direct digital synthesizer module 2, respectively, to filter the signal output from each direct digital synthesizer module (2). That is, the m th filter 4 m is connected to the m th direct digital synthesizer module 2 m . In this case, the filter 4 may be a low pass filter (LPF) or a band pass filter (BPF).
필터(4)가 저역 통과 필터로 구현될 경우, 제m 필터(4m)의 고역 차단 주파수는 제m 직접 디지털 합성기 모듈(2m)에서 출력되는 신호의 최대 주파수(Fm+1) 보다 크거나 같은 것이 바람직하다. 이러한 조건은 만족하지 않는 경우, 불필요한 신호가 출력 신호에 포함될 수 있다. 예를 들어, 제1 직접 디지털 합성기 모듈(2a)의 최소 주파수 F1이 90㎒이고 최대 주파수가 140㎒인 경우, 저역 통과 필터로 구현된 제1 필터(4a)의 고역 차단 주파수는 140㎒ 이상인 것이 바람직하다. 이에 따라, 제1 필터(4a)는 제1 직접 디지털 합성기 모듈(2a)에서 출력되는 신호 중에서 140㎒ 이하의 주파수 신호에 대해서만 통과시키며, 나머지 신호(불요파 등)를 차단시킨다.If the filter 4 is implemented as a low pass filter, the high cutoff frequency of the mth filter 4 m is greater than the maximum frequency F m + 1 of the signal output from the mth direct digital synthesizer module 2 m . Or the like. If this condition is not satisfied, an unnecessary signal may be included in the output signal. For example, when the minimum frequency F 1 of the first direct digital synthesizer module 2 a is 90 MHz and the maximum frequency is 140 MHz, the high pass cutoff frequency of the first filter 4 a implemented as a low pass filter is 140. It is preferable that it is MHz or more. Accordingly, the first filter 4 a passes only the frequency signals of 140 MHz or less among the signals output from the first direct digital synthesizer module 2 a , and blocks the remaining signals (such as unwanted waves).
또한, 필터(4)가 대역 통과 필터로 구현될 경우, 제m 필터(4m)의 저역 차단 주파수는 제m 직접 디지털 합성기 모듈(2m)에서 출력되는 신호의 최소 주파수(Fm) 보다 작거나 같으며, 제m 필터(4m)의 고역 차단 주파수는 제m 직접 디지털 합성기 모듈(2m)에서 출력되는 신호의 최대 주파수(Fm+1) 보다 크거나 같은 것이 바람직하다. 이러한 조건은 만족하지 않는 경우, 불필요한 신호가 출력 신호에 포함될 수 있다. 예를 들어, 제1 직접 디지털 합성기 모듈(2a)의 최소 주파수 F1이 90㎒이고 최대 주파수가 140㎒인 경우, 대역 통과 필터로 구현된 제1 필터(4a)의 고역 차단 주파수는 140㎒ 이상이고, 저역 차단 주파수는 90㎒ 이하인 것이 바람직하다. 이에 따라, 제1 필터(4a)는 제1 직접 디지털 합성기 모듈(2a)에서 출력되는 신호 중에서 90㎒ 이상 내지 140㎒ 이하의 주파수 신호에 대해서만 통과시키며, 나머지 신호(불요파 등)를 차단시킨다.In addition, when the filter 4 is implemented as a band pass filter, the low cut-off frequency of the m-th filter 4 m is less than the minimum frequency F m of the signal output from the m- th direct digital synthesizer module 2 m . It is preferable that the high-pass cutoff frequency of the mth filter 4 m is equal to or greater than the maximum frequency F m + 1 of the signal output from the mth direct digital synthesizer module 2 m . If this condition is not satisfied, an unnecessary signal may be included in the output signal. For example, when the minimum frequency F 1 of the first direct digital synthesizer module 2 a is 90 MHz and the maximum frequency is 140 MHz, the high pass cutoff frequency of the first filter 4 a implemented as a bandpass filter is 140 It is preferable that it is more than MHz and the low cutoff frequency is 90 MHz or less. Accordingly, the first filter 4 a passes only the frequency signals of 90 MHz or more and 140 MHz or less among the signals output from the first direct digital synthesizer module 2 a , and blocks the remaining signals (such as unwanted waves). Let's do it.
다만, 필터(4)를 대역 통과 필터로 구현할 경우, 그 구성이 복잡해질 뿐 아니라 그 구현 비용도 비싸질 수 있다. 따라서, 필터(4)는 저역 통과 필터로 구현되는 것이 바람직할 수 있으나, 본 발명이 이에 제한되는 것은 아니다.However, when the filter 4 is implemented as a band pass filter, not only the configuration is complicated but also the implementation cost may be expensive. Therefore, the filter 4 may be preferably implemented as a low pass filter, but the present invention is not limited thereto.
커플러(5)는 각 필터(4)의 출력에 연결되어 이들 출력을 결합시킨다. 즉, 커플러(5)는 두 신호를 결합하여 출력하는 결합기(combiner)일 수 있다.
도 3은 본 발명의 일 실시예에 따른 2개의 직접 디지털 합성기 모듈을 이용한 주파수 합성기가 필요 주파수 대역 전체에 대한 스위핑 동작을 수행할 경우의 시간에 따른 주파수의 그래프를 나타낸다.3 shows a graph of frequencies with time when a frequency synthesizer using two direct digital synthesizer modules according to an embodiment of the present invention performs a sweeping operation for the entire required frequency band.
제k 직접 디지털 합성기 모듈(단, k는 1 내지 n-1 사이의 자연수)에서 출력되는 신호의 최대 주파수는 제k+1 직접 디지털 합성기 모듈에서 출력되는 신호의 최소 주파수와 동일하다(이하, “제1 조건”이라 지칭함).The maximum frequency of the signal output from the kth direct digital synthesizer module (where k is a natural number between 1 and n-1) is equal to the minimum frequency of the signal output from the k + 1 direct digital synthesizer module (hereinafter, “ First condition).
예를 들어, 제1 직접 디지털 합성기 모듈(2a)은 F1 내지 F2 중 어느 하나 이상의 신호를 출력할 수 있으며, 제2 직접 디지털 합성기 모듈(2b)은 F2 내지 F3 중 어느 하나 이상의 신호를 출력할 수 있다. 즉, 제m 직접 디지털 합성기 모듈(2m)은 Fm 내지 Fm+1 중 어느 하나 이상의 신호를 출력할 수 있다. 이때, F1, F2, … , Fn+1은 서로 다른 주파수이다.For example, the first direct digital synthesizer module 2 a may output a signal of any one or more of F 1 to F 2 , and the second direct digital synthesizer module 2 b may be any one of F 2 to F 3 . The above signal can be output. That is, the m-th direct digital synthesizer module 2 m may output one or more signals of F m to F m + 1 . At this time, F 1 , F 2 ,. , F n + 1 are different frequencies.
제1 조건이 구비됨에 따라, 본 발명의 일 실시예에 따른 다수의 직접 디지털 합성기 모듈을 이용한 주파수 합성기는, 도 3에 도시된 바와 같이, 광대역인 필요 주파수 대역 전체에 대해 최소 주파수와 최대 주파수의 사이를 차례로 출력하는 스위핑(sweeping) 동작을 쉽게 수행할 수 있는 이점이 있다. 이러한 광대역 스위핑 동작은 광대역의 첩 신호가 요구되는 레이더 시스템 등에 유용할 수 있다.As the first condition is provided, the frequency synthesizer using a plurality of direct digital synthesizer modules according to an embodiment of the present invention, as shown in FIG. There is an advantage that it is easy to perform the sweeping operation of outputting in turn. Such a wideband sweeping operation may be useful for a radar system or the like requiring a wideband chirp signal.
예를 들어, 도 3을 참조하면, n이 2이고 스위칭 동작을 수행하려는 경우, 제어부(3)는 제1 주파수 상승 출력 구간(P1A), 제2 주파수 상승 출력 구간(P2A), 제2 주파수 하강 출력 구간(P2D), 제1 주파수 하강 출력 구간(P1D)이 반복되도록 제1 직접 디지털 합성기 모듈(2a)과 제2 직접 디지털 합성기 모듈(2b)를 제어한다.For example, referring to FIG. 3, when n is 2 and the switching operation is to be performed, the
제1 주파수 상승 출력 구간(P1A) 동안에, 제어부(3)는 제1 직접 디지털 합성기 모듈(2a)를 온(on) 시켜 F1에서부터 F2까지 차례로 신호를 출력시키되 나머지 제2 직접 디지털 합성기 모듈(2b)을 오프(off) 시킨다. 이후, 제2 주파수 상승 출력 구간(P2A) 동안에, 제어부(3)는 제2 직접 디지털 합성기 모듈(2b)를 온(on) 시켜 F2에서부터 F3까지 차례로 신호를 출력시키되 나머지 제1 직접 디지털 합성기 모듈(2a)을 오프(off) 시킨다. 이후, 제2 주파수 하강 출력 구간(P2D) 동안에, 제어부(3)는 제2 직접 디지털 합성기 모듈(2b)를 온(on) 시켜 F3에서부터 F2까지 차례로 신호를 출력시키되 나머지 제1 직접 디지털 합성기 모듈(2a)을 오프(off) 시킨다. 이후, 제1 주파수 하강 출력 구간(P1D) 동안에, 제어부(3)는 제1 직접 디지털 합성기 모듈(2a)를 온(on) 시켜 F2에서부터 F1까지 차례로 신호를 출력시키되 나머지 제2 직접 디지털 합성기 모듈(2b)을 오프(off) 시킨다.During the first frequency rising output period P 1A , the
각 직접 디지털 합성기 모듈(2)에서 출력되는 신호의 대역폭(BW)은 서로 다를 수 있다. 이때, 대역폭이란 직접 디지털 합성기 모듈(3)이 출력 가능한 최소 주파수 신호와 최대 주파수 신호 사이의 폭(또는 차이)을 의미한다. 예를 들어, n이 2인 경우, 제1 직접 디지털 합성기 모듈(2a)의 대역폭(BW1)은 F2-F1 이고, 제2 직접 디지털 합성기 모듈(2b)의 대역폭(BW2)은 F3-F2 이며, 2개의 직접 디지털 합성기 모듈(2) 전체의 대역폭(BWT)은 F3-F1 이다. 즉, 제m 직접 디지털 합성기 모듈(2m)의 대역폭(BWm)은 Fm+1-Fm 이며, 전체 직접 디지털 합성기 모듈(2)에 의한 대역폭(BWT)은 Fn+1-F1 이다.The bandwidth BW of the signal output from each direct digital synthesizer module 2 may be different. In this case, the bandwidth refers to the width (or difference) between the minimum frequency signal and the maximum frequency signal that the
도 4는 본 발명의 일 실시예에 따른 2개의 직접 디지털 합성기 모듈에서 각 모듈의 주파수 대역 및 대역폭을 나타낸다.Figure 4 shows the frequency band and bandwidth of each module in two direct digital synthesizer modules according to an embodiment of the present invention.
각 직접 디지털 합성기 모듈(2)에 설정된 대역폭에 따라 불요파 제거 성능이 달라질 수 있다. 이러한 불요파 제거 성능을 높이기 위해, 먼저 제k 직접 디지털 합성기 모듈(2k)에서 출력되는 신호의 최소 주파수(Fk)에 대한 2차 고조파의 주파수(2Fk)가 제k+1 직접 디지털 합성기 모듈(2k+1)에서 출력되는 신호의 최소 주파수(Fk+1)와 최대 주파수(Fk+2) 사이에 포함(이하, “제2 조건”이라 지칭함)되도록 할 수 있다. Depending on the bandwidth set in each direct digital synthesizer module 2, the unwanted wave cancellation performance may vary. To improve these spurious rejection performance, first claim k direct digital synthesizer module (2 k) 2 frequency of the harmonic of the lowest frequency (F k) of the signal output from the (2F k) is the k + 1 a direct digital synthesizer It may be included between the minimum frequency (F k + 1 ) and the maximum frequency (F k + 2 ) of the signal output from the module (2 k + 1 ) (hereinafter referred to as "second condition").
예를 들어, n이 2이고 필요 주파수 대역폭이 150㎒이고 제1 직접 디지털 합성기 모듈(2a)의 최소 주파수 F1이 90㎒인 경우, F1의 2차 고조파인 2F1(180㎒)은 제2 직접 디지털 합성기 모듈(2b)에서 출력되는 신호의 최소 주파수(F2)와 최대 주파수(F3) 사이에 포함되어야 한다. 이 경우, F1의 2차 고조파가 제1 필터(4a)의 통과 대역 외에 있게 되므로, 제1 필터(4a)에 의해 F1의 2차 고조파가 효과적으로 제거되는 이점이 생긴다. 만일, F1의 2차 고조파인 2F1(180㎒)가 동일하게 제1 직접 디지털 합성기 모듈(2a)에서 출력되는 최소 주파수(F1)와 최대 주파수(F2) 사이에 포함되는 경우, F1의 2차 고조파가 제1 필터(4a)의 통과 대역 내에 있게 되므로, F1의 2차 고조파가 제1 필터(4a)에 의해 필터링이 되지 않아 전체 신호 특성이 나빠질 수 밖에 없다.For example, n is 2 and the required frequency bandwidth 150㎒ a first direct digital synthesizer module (2 a) When the minimum frequency F 1 is 90㎒, second-order harmonic of 2F 1 (180㎒) of F 1 is the It must be included between the minimum frequency F 2 and the maximum frequency F 3 of the signal output from the second direct digital synthesizer module 2 b . In this case, since the second harmonic of F 1 is outside the pass band of the
또한, 불요파 제거 성능을 높이기 위해, 제k 직접 디지털 합성기 모듈(2k)에서 출력되는 신호의 최소 주파수(Fk)와 최대 주파수(FK+1) 사이의 대역폭(BWk)은 다음의 식을 만족(이하, “제3 조건”이라 지칭함)할 수 있다.Also, in order to increase the rejection performance, the bandwidth BW k between the minimum frequency F k and the maximum frequency F K + 1 of the signal output from the kth direct digital synthesizer module 2 k is The equation may be satisfied (hereinafter referred to as "third condition").
(식)(expression)
BWK = 2FK Ⅹ CBW BW K = 2F K Ⅹ C BW
이때, FK는 제k 직접 디지털 합성기 모듈(2k)에서 출력되는 신호의 최소 주파수이고, CBW는 대역폭 조정 계수로서 1 미만의 값이다. 즉, 대역폭 조정 계수(CBW)는 제k 직접 디지털 합성기 모듈(2k)에서 출력되는 신호의 최대 주파수(Fk+1)가 제k 직접 디지털 합성기 모듈(2k)에서 출력되는 신호의 최소 주파수(Fk)의 2차 고조파 보다 작도록, 제k 직접 디지털 합성기 모듈(2k)의 대역폭(BWK)을 설정하는 계수값이다.In this case, F K is the minimum frequency of the signal output from the k-th direct digital synthesizer module 2 k , and C BW is a value less than 1 as a bandwidth adjustment coefficient. That is, the bandwidth adjustment factor (C BW) is at least of the signal outputted from the k-th direct digital synthesizer module up to the frequency of the signal output from the (2 k) (F k + 1) is the k-th direct digital synthesizer module (2 k) It is a coefficient value that sets the bandwidth BW K of the kth direct digital synthesizer module 2 k to be smaller than the second harmonic of the frequency F k .
예를 들어, n이 2이고 제1 직접 디지털 합성기 모듈(2a)의 최소 주파수 F1이 90㎒인 경우, 제1 직접 디지털 합성기 모듈(2a)의 대역폭은 2Ⅹ90㎒=180㎒ 미만으로 설계되어야 한다. 이 경우, F1의 2차 고조파가 제1 필터(4a)의 통과 대역 외에 있게 되므로, 제1 필터(4a)에 의해 F1의 2차 고조파가 효과적으로 제거되는 이점이 생긴다. 만일, 제1 직접 디지털 합성기 모듈(2a)의 대역폭이 180㎒ 이상이 되는 경우, F1의 2차 고조파가 제1 필터(4a)의 통과 대역 내에 있게 되므로, F1의 2차 고조파가 제1 필터(4a)에 의해 필터링이 되지 않아 전체 신호 특성이 나빠질 수 밖에 없다.For example, n is 2 and the first direct digital synthesizer module (2 a), if the minimum frequency F of 1 90㎒, a first direct digital synthesizer module (2 a) is designed to be less than the bandwidth of 2Ⅹ90㎒ = 180㎒ Should be. In this case, since the second harmonic of F 1 is outside the pass band of the first filter 4 a , there is an advantage that the second harmonic of F 1 is effectively removed by the first filter 4 a . If, because the first direct digital synthesizer module (2 a) in the case that more than 180㎒ bandwidth, the second harmonic of F 1 makes the pass band of the first filter (4a), a second harmonic wave of the F 1 Since the filtering is not performed by the one
불요파 제거 성능을 높이면서 동시에 최소 개수의 직접 디지털 합성기 모듈(2)을 구비하기 위해, 대역폭 조정 계수(CBW)의 값은 0.6 내지 0.9 사이의 값(이하, “제4 조건”이라 지칭함)일 수 있다. 즉, 대역폭 조정 계수(CBW)의 값이 0.6 보다 작은 경우, 하나의 직접 디지털 합성기 모듈(2)의 대역폭이 너무 좁아 필요한 직접 디지털 합성기 모듈(2)의 개수가 늘어날 수 있다. 또한, 대역폭 조정 계수(CBW)의 값이 0.9 보다 큰 경우, 제k 직접 디지털 합성기 모듈(2k)에서 출력되는 신호의 최대 주파수(Fk+1)가 제k 직접 디지털 합성기 모듈(2k)에서 출력되는 신호의 최소 주파수(Fk)의 2차 고조파에 근접하게 된다. 이때, 제k 필터(4k)의 특성이 나빠지는 경우, Fk의 2차 고조파가 제k 필터(4k)에 의해 필터링되지 않고 신호에 포함될 수 있다. 즉, 대역폭 조정 계수(CBW)의 값이 0.9 이하인 것은 제k 필터(4k)의 필터링 특성의 마진을 두기 위한 방편이다.In order to increase the rejection performance and at the same time have the minimum number of direct digital synthesizer modules 2, the value of the bandwidth adjustment coefficient C BW is between 0.6 and 0.9 (hereinafter referred to as “fourth condition”). Can be. That is, when the value of the bandwidth adjustment coefficient C BW is smaller than 0.6, the bandwidth of one direct digital synthesizer module 2 is too narrow, so that the number of required direct digital synthesizer modules 2 may increase. Further, when the value of the bandwidth adjustment coefficient (C BW) is greater than 0.9, the k-th direct digital synthesizer module up to the frequency of the signal output from the (2 k) (F k + 1) is the k-th direct digital synthesizer module (2 k ) Is close to the second harmonic of the minimum frequency (F k ) of the output signal. In this case, when the characteristics of the k- th filter 4 k are deteriorated, the second harmonic of F k may be included in the signal without being filtered by the k- th filter 4 k . In other words, the value of the bandwidth adjustment coefficient C BW is 0.9 or less as a means for margining the filtering characteristics of the k- th filter 4 k .
구현의 용이함을 증가시키기 위해, n개의 직접 디지털 합성기 모듈(2)은 동일 사양의 모델로 구현될 수 있다. 이때, 출력되는 신호의 주파수가 높을수록, 직접 디지털 합성기 모듈(2)은 고조파 외의 불요파를 발생시킬 수 있다. 따라서, 적정한 SFDR 내에서 직접 디지털 합성기 모듈(2)이 동작할 수 있도록, 각 직접 디지털 합성기 모듈(2)에서 출력되는 신호들 중에 최대 주파수(Fn+1)는 직접 디지털 합성기 모듈(2)의 내부 클럭 신호의 주파수 보다 작거나 같은 것이 바람직하다. To increase the ease of implementation, the n direct digital synthesizer modules 2 can be implemented with models of the same specification. In this case, as the frequency of the output signal is higher, the direct digital synthesizer module 2 may generate unwanted waves other than harmonics. Therefore, among the signals output from each direct digital synthesizer module 2, the maximum frequency F n + 1 is the value of the direct digital synthesizer module 2 so that the direct digital synthesizer module 2 can operate within the appropriate SFDR. It is desirable to be less than or equal to the frequency of the internal clock signal.
예를 들어, 직접 디지털 합성기 모듈(2)를 ADI 社의 AD9910 모듈로 구현할 수 있다. 이때, AD9910는 내부 클럭 신호가 225㎒이며, 250㎒이상의 신호를 출력하는 경우에 SFDR이 급격히 열화된다. 따라서, AD9910로 구현할 경우, 다수의 직접 디지털 합성기 모듈(2)의 신호 중에 최대 주파수(Fn+1)는 225㎒ 이하인 것이 바람직하다.For example, the digital synthesizer module 2 can be implemented directly with the AD9910 module from ADI. At this time, the internal clock signal of the AD9910 is 225 MHz, and the SFDR deteriorates rapidly when a signal of 250 MHz or more is output. Thus, when implemented with AD9910, it is preferable that the maximum frequency F n + 1 of the signals of the plurality of direct digital synthesizer modules 2 is 225 MHz or less.
도 5는 다수의 주파수 체배기(20) 및 믹서(30)를 더 포함하는 본 발명의 일 실시예에 따른 다수의 직접 디지털 합성기 모듈을 이용한 주파수 합성기를 나타낸다.5 shows a frequency synthesizer using a plurality of direct digital synthesizer modules according to an embodiment of the present invention further comprising a plurality of frequency multipliers 20 and a mixer 30.
본 발명의 일 실시예에 따른 다수의 직접 디지털 합성기 모듈을 이용한 주파수 합성기는 상술한 합성부(10) 외에도 다수의 주파수 체배기(20) 및 믹서(30)를 더 포함할 수 있다.A frequency synthesizer using a plurality of direct digital synthesizer modules according to an embodiment of the present invention may further include a plurality of frequency multipliers 20 and a mixer 30 in addition to the above-described
주파수 체배기(20)는 복수개 구비되며, 커플러(5)의 출력에 차례로 연결되어 각 신호를 차례로 체배시킨다. 이때, 각 주파수 체배기(20)의 체배율은 2배, 3배 등일 수 있으며, 필요에 따라 적절한 체배율을 갖는 주파수 체배기(20)가 연결된다. 특히, 레이더 시스템 등과 같은 광대역 사용 시스템에서는 1㎓ 이상의 대역폭을 갖는 주파수 합성기가 요구(이하, “제1 요구 조건”이라 지칭함)된다. 따라서, 제1 요구 조건을 만족시키기 위해, 주파수 체배기(20)는 최종 대역폭이 1㎓ 이상이 되도록 하는 만큼의 개수가 구비될 수 있다.Frequency multiplier 20 is provided with a plurality, it is connected to the output of the coupler (5) in order to multiply each signal in turn. At this time, the multiplication ratio of each frequency multiplier 20 may be 2 times, 3 times, etc., and the frequency multiplier 20 having an appropriate multiplication ratio is connected as necessary. In particular, in a broadband use system such as a radar system or the like, a frequency synthesizer having a bandwidth of 1 GHz or more is required (hereinafter referred to as “first requirement”). Therefore, in order to satisfy the first requirement, the frequency multiplier 20 may be provided as many as the final bandwidth is 1 kHz or more.
예를 들어, n이 2, 제1 직접 디지털 합성기 모듈(2a)의 최소 주파수인 F1이 90㎒, 제1 직접 디지털 합성기 모듈(2a)의 최대 주파수 및 제2 직접 디지털 합성기 모듈(2b)의 최소 주파수인 F2가 120㎒, 제2 직접 디지털 합성기 모듈(2b)의 최대 주파수인 F3이 220㎒인 경우, 제1 요구 조건을 만족시키기 위해, 2배의 체배율을 갖는 3개의 주파수 체배기(20)가 필요하다.For example, n is 2, a first direct digital synthesizer module (2 a) of the minimum frequency F 1 is 90㎒, a first direct digital synthesizer module maximum frequency and a second direct digital synthesizer module (2 a) of (2 When the minimum frequency F 2 of b ) is 120 MHz and the maximum frequency F 3 of the second direct digital synthesizer module 2 b is 220 MHz, the multiplication factor is doubled to satisfy the first requirement. Three frequency multipliers 20 are required.
즉, 합성부(10)에서의 전체 대역폭(BWT)은 220㎒-90㎒=130㎒ 이다. 이때, 제1 주파수 체배기(20a)에 의해 체배된 대역폭(BWA)은 260㎒ 이다. 이후, 제2 주파수 체배기(20b)에 의해 체배된 대역폭(BWB)은 520㎒ 이다. 이후, 제3 주파수 체배기(20c)에 의해 체배된 대역폭(BWC)은 1.04㎓ 이다. 따라서, 이와 같이 2 체배율을 갖는 3개의 주파수 체배기(20a, 20b, 20c)가 차례로 연결된 경우에 제1 요구 조건을 만족시킬 수 있다. That is, the total bandwidth BW T in the combining
믹서(30)는 복수개 구비되고, 국부 발진기(40)로부터 공급되는 로컬 신호를 이용하여 현재 신호의 주파수 대역을 상향시킨다. 이때, 믹서(30)는 2개의 주파수 체배기(30) 사이에 연결되거나, 주파수 체배기(30)의 전단 또는 후단에 연결될 수 있다. 특히, 레이더 시스템 등과 같은 광대역 사용 시스템에서는 26.5㎓ 내지 40㎓의 Ka 밴드 대역의 주파수 신호를 출력하는 주파수 합성기가 요구(이하, “제2 요구 조건”이라 지칭함)된다. 따라서, 제2 요구 조건을 만족시키기 위해, 믹서(30)는 최종 출력 신호의 대역이 Ka 밴드 대역이 되는 만큼의 개수가 구비될 수 있다.The mixer 30 is provided in plural and raises the frequency band of the current signal by using a local signal supplied from the local oscillator 40. In this case, the mixer 30 may be connected between two frequency multipliers 30 or may be connected to a front end or a rear end of the frequency multiplier 30. In particular, in a broadband use system such as a radar system or the like, a frequency synthesizer for outputting a frequency signal in the Ka band band of 26.5 kHz to 40 kHz is required (hereinafter referred to as "second requirement"). Therefore, in order to satisfy the second requirement, the mixer 30 may be provided with as many numbers as the band of the final output signal becomes the Ka band band.
예를 들어, n이 2, 제1 직접 디지털 합성기 모듈(2a)의 최소 주파수인 F1이 90㎒, 제1 직접 디지털 합성기 모듈(2a)의 최대 주파수 및 제2 직접 디지털 합성기 모듈(2b)의 최소 주파수인 F2가 120㎒, 제2 직접 디지털 합성기 모듈(2b)의 최대 주파수인 F3이 220㎒인 경우, 제2 요구 조건을 만족시키기 위해, 4㎓의 국부 주파수를 이용하여 믹싱하는 제1 믹서(20a)와, 8.2㎓의 국부 주파수를 이용하여 믹싱하는 제2 믹서(20b)가 각각 필요하며, 이들 믹서(20)는 각각 제1 요구 조건에 따라 상술한 3개의 주파수 체배기(20)들 사이에 구비될 수 있다. For example, n is 2, a first direct digital synthesizer module (2 a) of the minimum frequency F 1 is 90㎒, a first direct digital synthesizer module maximum frequency and a second direct digital synthesizer module (2 a) of (2 When the minimum frequency F 2 of b ) is 120 MHz and the maximum frequency F 3 of the second direct digital synthesizer module 2 b is 220 MHz, a local frequency of 4 kHz is used to satisfy the second requirement. First mixer 20 a for mixing and a second mixer 20 b for mixing using a local frequency of 8.2 GHz are required, and each of these mixers 20 is described above according to the first requirement. It may be provided between the frequency multiplier 20.
즉, 합성부(10)에서 출력되는 신호의 주파수는 90㎒ 내지 220㎒ 이다. 이때, 제1 주파수 체배기(20a)에 의해 체배된 신호의 주파수는 180㎒ 내지 440㎒ 이다. 이후, 4㎓의 국부 주파수를 이용하는 제1 믹서(30a)에 의해 믹싱된 신호의 주파수는 4.18㎓ 내지 4.44㎓ 이다. 이후, 제2 주파수 체배기(20b)에 의해 체배된 신호의 주파수는 8.36㎓ 내지 8.88㎓ 이다. 이후, 8.2㎓의 국부 주파수를 이용하는 제2 믹서(30b)에 의해 믹싱된 신호의 주파수는 16.56㎓ 내지 17.08㎓ 이다. 이후, 제3 주파수 체배기(20c)에 의해 체배된 신호의 주파수는 33.12㎓ 내지 34.16㎓ 이다. 따라서, 이와 같이 2 체배율을 갖는 3개의 주파수 체배기(20a, 20b, 20c)와, 이들 주파수 체배기(20a, 20b, 20c) 사이에 연결된 2개의 믹서(30a, 30b)만을 이용하는 경우에도 제2 요구 조건을 만족시킬 수 있다. That is, the frequency of the signal output from the combining
즉, 본 발명의 일 실시예에 따른 다수의 직접 디지털 합성기 모듈을 이용한 주파수 합성기는 종래에 기 제작된 직접 디지털 합성기 모듈(2)을 다수개 이용하여 광대역의 신호를 출력함으로써 추가 연결되는 주파수 체배기 및 믹서의 개수를 최소한으로 줄일 수 있으며, 이에 따라 신호 손실 및 불요파 레벨을 최소화할 수 있고 제조 비용도 절감할 수 있다.That is, the frequency synthesizer using a plurality of direct digital synthesizer module according to an embodiment of the present invention is a frequency multiplier that is further connected by outputting a wideband signal by using a plurality of conventionally manufactured direct digital synthesizer module (2) and The number of mixers can be reduced to a minimum, thereby minimizing signal loss and unwanted levels and reducing manufacturing costs.
국부 발진기(40)는 믹서(30)에 연결되어 로컬 신호를 공급하는 구성으로서, PLVCO(Phase-Locked Voltage Controlled Oscillator)로 구현될 수 있으나, 이에 한정되는 것은 아니다.The local oscillator 40 is connected to the mixer 30 and supplies a local signal, but may be implemented as a phase-locked voltage controlled oscillator (PLVCO), but is not limited thereto.
본 발명의 일 실시예에 따른 다수의 직접 디지털 합성기 모듈을 이용한 주파수 합성기는 Ka 밴드 대역 외에, C 밴드 대역, X 밴드 대역, Ku 밴드 대역, K 밴드 대역, V 밴드 대역, W 밴드 대역, M 밴드 대역 등의 주파수 신호도 발생시킬 수 있다. 이때, 발생시킬 주파수 대역에 따라, 직접 디지털 합성기 모듈(2), 주파수 체배기(20) 및 믹서(30)의 개수와, 각 주파수 체배기(20)의 체배율과, 각 믹서(30)에서 이용하는 로컬 신호의 주파수 등이 조절될 수 있다.Frequency synthesizer using a plurality of direct digital synthesizer module according to an embodiment of the present invention, in addition to Ka band band, C band band, X band band, Ku band band, K band band, V band band, W band band, M band Frequency signals such as bands can also be generated. At this time, according to the frequency band to be generated, the number of the direct digital synthesizer module 2, the frequency multiplier 20 and the mixer 30, the multiplication ratio of each frequency multiplier 20, and the local to be used in each mixer 30 The frequency of the signal can be adjusted.
한편, 레이더 시스템 등과 같은 광대역 사용 시스템에서는 5㎱ 이하의 직류-교류 컨버팅 시간 분해능(DAC Time Resolutions)을 갖는 고속의 시스템을 요구(이하, “제3 요구 조건”이라 지칭함)한다. 이러한 제3 요구 조건을 만족시키기 위해서는 해당 직류-교류 컨버팅 시간 분해능을 갖는 직접 디지털 합성기 모듈(2)을 선택하면 된다. 예를 들어, ADI 社의 AD9910는 직류-교류 컨버팅 시간 분해능은 약 4.4㎱ 이므로, AD9910로 직접 디지털 합성기 모듈(2)를 구현할 경우에 제3 요구 조건을 만족시킬 수 있다.On the other hand, in a broadband use system such as a radar system or the like, a high speed system having a DC-AC converting time resolution (DAC Time Resolutions) of 5 ms or less requires (hereinafter referred to as “third requirement”). In order to satisfy this third requirement, the direct digital synthesizer module 2 having the corresponding DC-AC converting time resolution may be selected. For example, ADI's AD9910 has a DC-to-AC conversion time resolution of about 4.4 ㎱, which can satisfy the third requirement when implementing the digital synthesizer module 2 directly with the AD9910.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되지 않으며, 후술되는 특허청구의 범위 및 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.In the detailed description of the present invention, specific embodiments have been described, but various modifications may be made without departing from the scope of the present invention. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be defined by the following claims and their equivalents.
1: 기준 신호 발생기
2: 직접 디지털 합성기 모듈
3: 제어부
4: 필터
5: 커플러
10: 합성부
20: 체배기
30: 믹서
40: 국부 발진기
BW: 대역폭
CLKR: 기준 신호
CLKS: 싱크 클럭 신호
CONm: 제어 신호
DAC: 직류-교류 변환기
FCW: 주파수 정보
LPF: 저역 통과 필터
PA: 위상 누적기
PmA: 제m 주파수 상승 출력 구간
PmD: 제m 주파수 하강 출력 구간
PSC: 위상-사인 변환기1: reference signal generator 2: direct digital synthesizer module
3: control unit 4: filter
5: coupler 10: composite section
20: multiplier 30: mixer
40: local oscillator BW: bandwidth
CLK R : Reference Signal CLK S : Sync Clock Signal
CON m : Control signal DAC: DC-AC converter
F CW : Frequency Information LPF: Low Pass Filter
PA: Phase accumulator P mA : m-th rising frequency output range
P mD : m- th frequency drop output interval PSC: phase-sine converter
Claims (10)
기준 신호 발생기로부터 동일한 기준 클럭 신호를 입력 받아 동기화되고, 입력된 기준 클럭 신호에 의해 동일화된 신호인 싱크 클럭 신호를 제어부로 전달하며, 제어부의 제어에 따라 서로 다른 주파수 대역 내의 신호를 출력하는 n개의 직접 디지털 합성기 모듈(단, n은 2이상의 자연수); 및
싱크 클럭 신호를 입력 받아 동기화되며, n개의 직접 디지털 합성기 모듈 중에 어느 하나를 온(on) 시키고 나머지를 오프(off) 시키도록 제어하되, 온(on) 시키는 직접 디지털 합성기 모듈에서 출력되는 신호의 주파수를 제어하는 제어부;를 포함하는 것을 특징으로 하는 다수의 직접 디지털 합성기 모듈을 이용한 주파수 합성기.A reference signal generator for generating a reference clock signal;
Receiving the same reference clock signal from the reference signal generator and synchronizing the signal, and transmitting a sync clock signal, which is a signal equalized by the input reference clock signal, to the controller, and outputting signals in different frequency bands under the control of the controller. A direct digital synthesizer module, where n is a natural number of two or more; And
The frequency of the signal output from the direct digital synthesizer module, which is synchronized with the input of the sync clock signal, is controlled to turn on any one of the n direct digital synthesizer modules and to turn off the others. And a control unit for controlling the frequency synthesizer using a plurality of direct digital synthesizer modules.
제k 직접 디지털 합성기 모듈(단, k는 1 내지 n-1 사이의 자연수)에서 출력되는 신호의 최대 주파수는 제k+1 직접 디지털 합성기 모듈에서 출력되는 신호의 최소 주파수와 동일한 것을 특징으로 하는 다수의 직접 디지털 합성기 모듈을 이용한 주파수 합성기.The method of claim 1,
The maximum frequency of the signal output from the kth direct digital synthesizer module (where k is a natural number between 1 and n-1) is the same as the minimum frequency of the signal output from the k + 1 direct digital synthesizer module. Frequency synthesizer using direct digital synthesizer module.
상기 각 직접 디지털 합성기 모듈에서 출력되는 신호의 대역폭은 서로 다른 것을 특징으로 하는 다수의 직접 디지털 합성기 모듈을 이용한 주파수 합성기.The method of claim 2,
Bandwidth of the signal output from each of the direct digital synthesizer module is different frequency synthesizer using a plurality of direct digital synthesizer module.
제k 직접 디지털 합성기 모듈에서 출력되는 신호의 최소 주파수에 대한 2차 고조파의 주파수는 제k+1 직접 디지털 합성기 모듈에서 출력되는 신호의 최소 주파수와 최대 주파수 사이에 포함되는 것을 특징으로 하는 다수의 직접 디지털 합성기 모듈을 이용한 주파수 합성기.The method of claim 2,
The frequency of the second harmonic with respect to the minimum frequency of the signal output from the kth direct digital synthesizer module is included between the minimum frequency and the maximum frequency of the signal output from the k + 1 direct digital synthesizer module. Frequency synthesizer using digital synthesizer module.
제k 직접 디지털 합성기 모듈에서 출력되는 신호의 최소 주파수와 최대 주파수 사이의 폭(BWk)은 다음의 식을 만족하는 것을 특징으로 하는 다수의 직접 디지털 합성기 모듈을 이용한 주파수 합성기.
(식)
BWK = 2FK Ⅹ CBW
(FK는 제k 직접 디지털 합성기 모듈에서 출력되는 신호의 최소 주파수, CBW는 대역폭 조정 계수로서 1 미만의 값)The method of claim 2,
The width BW k between the minimum frequency and the maximum frequency of the signal output from the kth direct digital synthesizer module satisfies the following equation.
(expression)
BW K = 2F K Ⅹ C BW
(F K is the minimum frequency of the signal output from the k-th direct digital synthesizer module, C BW is the bandwidth adjustment factor, less than 1)
상기 n개의 직접 디지털 합성기 모듈의 출력에 각각 연결되어, 각 직접 디지털 합성기 모듈에서 출력되는 신호를 필터링하는 n개의 저역 통과 필터; 및
각 저역 통과 필터의 출력에 연결되는 커플러;를 더 포함하며,
제m 직접 디지털 합성기 모듈(단, m은 1 내지 n 사이의 자연수)에 연결되는 제m 저역 통과 필터의 고역 차단 주파수는 제m 직접 디지털 합성기 모듈에서 출력되는 신호의 최대 주파수 보다 크거나 같은 것을 특징으로 하는 다수의 직접 디지털 합성기 모듈을 이용한 주파수 합성기.The method of claim 1,
N low pass filters respectively connected to the outputs of the n direct digital synthesizer modules to filter signals output from each of the direct digital synthesizer modules; And
And a coupler connected to the output of each low pass filter.
The high pass cutoff frequency of the mth low pass filter connected to the mth direct digital synthesizer module (where m is a natural number between 1 and n) is greater than or equal to the maximum frequency of the signal output from the mth direct digital synthesizer module. Frequency synthesizer using multiple direct digital synthesizer modules.
상기 커플러의 출력에 차례로 연결되는 다수의 주파수 체배기를 더 포함하는 것을 특징으로 하는 다수의 직접 디지털 합성기 모듈을 이용한 주파수 합성기.The method of claim 6,
And a plurality of frequency multipliers sequentially connected to the output of the coupler.
상기 다수의 주파수 체배기를 통해 체배된 최종 출력 신호의 대역폭은 1㎓ 이상인 것을 특징으로 하는 다수의 직접 디지털 합성기 모듈을 이용한 주파수 합성기.The method of claim 7, wherein
Bandwidth of the final output signal multiplied by the plurality of frequency multiplier is a frequency synthesizer using a plurality of direct digital synthesizer module, characterized in that more than 1kHz.
상기 주파수 체배기의 전단 또는 후단에 연결되며, 신호의 주파수 대역을 상향시키는 하나 이상의 믹서를 더 포함하는 것을 특징으로 하는 다수의 직접 디지털 합성기 모듈을 이용한 주파수 합성기.The method of claim 7, wherein
And at least one mixer connected to a front end or a rear end of the frequency multiplier and configured to raise a frequency band of a signal.
상기 믹서 및 상기 다수의 주파수 체배기를 통해 상향된 최종 출력 신호의 주파수 대역은 C 밴드 대역, X 밴드 대역, Ka 밴드 대역, Ku 밴드 대역, K 밴드 대역, V 밴드 대역, W 밴드 대역 및 M 밴드 대역 중 어느 하나인 것을 특징으로 하는 다수의 직접 디지털 합성기 모듈을 이용한 주파수 합성기.The method of claim 9,
The frequency band of the final output signal raised through the mixer and the plurality of frequency multipliers is C band band, X band band, Ka band band, Ku band band, K band band, V band band, W band band and M band band. A frequency synthesizer using a plurality of direct digital synthesizer modules, characterized in that any one of.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180019879A KR102101797B1 (en) | 2018-02-20 | 2018-02-20 | Frequency synthesizer using multiple direct digital synthesizer module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180019879A KR102101797B1 (en) | 2018-02-20 | 2018-02-20 | Frequency synthesizer using multiple direct digital synthesizer module |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190099865A true KR20190099865A (en) | 2019-08-28 |
| KR102101797B1 KR102101797B1 (en) | 2020-04-17 |
Family
ID=67774904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180019879A KR102101797B1 (en) | 2018-02-20 | 2018-02-20 | Frequency synthesizer using multiple direct digital synthesizer module |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102101797B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115085818A (en) * | 2022-06-10 | 2022-09-20 | 中国科学院精密测量科学与技术创新研究院 | Zero-harmonic broadband adjustable-output radio frequency signal source for laser modulation |
| WO2023063581A1 (en) * | 2021-10-15 | 2023-04-20 | 삼성전자 주식회사 | Electronic device for outputting wireless signal based on chirp signal by changing frequency of frequency synthesizing circuit, and method therefor |
-
2018
- 2018-02-20 KR KR1020180019879A patent/KR102101797B1/en active IP Right Grant
Non-Patent Citations (1)
| Title |
|---|
| T. Zhang 외, "A Crosstalk Optimization Method for Dual-band DDS Frequency Source," 2017 IEEE 2nd Advanced Information Technology, Electronic and Automation Control Conference (IAEAC), 2017. 03.* * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023063581A1 (en) * | 2021-10-15 | 2023-04-20 | 삼성전자 주식회사 | Electronic device for outputting wireless signal based on chirp signal by changing frequency of frequency synthesizing circuit, and method therefor |
| CN115085818A (en) * | 2022-06-10 | 2022-09-20 | 中国科学院精密测量科学与技术创新研究院 | Zero-harmonic broadband adjustable-output radio frequency signal source for laser modulation |
| CN115085818B (en) * | 2022-06-10 | 2024-02-09 | 中国科学院精密测量科学与技术创新研究院 | Zero harmonic broadband adjustable output radio frequency signal source for laser modulation |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102101797B1 (en) | 2020-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960001074B1 (en) | Multiple latched accumulator & fractional n-synthesizer | |
| EP2063534B1 (en) | Clock dithering process for reducing electromagnetic interference in D/A converters and apparatus for carrying out such process | |
| US5093632A (en) | Latched accumulator fractional n synthesis with residual error reduction | |
| CA2879231C (en) | Ultra low phase noise signal source | |
| US5317284A (en) | Wide band, low noise, fine step tuning, phase locked loop frequency synthesizer | |
| JPH06334559A (en) | Digital radio telephone set | |
| EP2838201A1 (en) | Circuits for generating sweep frequency signal | |
| US7506014B2 (en) | Tunable multi-phase-offset direct digital synthesizer | |
| KR20190099865A (en) | Frequency synthesizer using multiple direct digital synthesizer module | |
| EP1287616A2 (en) | Pll for synthesizing frequencies having rational relationships with a reference frequency | |
| US20150381191A1 (en) | Variable delay component ring oscillator with phase shifting select switch | |
| RU2554551C2 (en) | Method for flexible broadband frequency conversion and corresponding satellite remote control receiver | |
| KR101959789B1 (en) | Frequency synthesizer | |
| GB2429590A (en) | Variable delay circuit | |
| KR102101800B1 (en) | Frequency synthesizer using manifold coupled multiplexer | |
| JP2704324B2 (en) | Synthesized signal generator | |
| US6600370B2 (en) | Intermodulation signal detector | |
| KR20010034884A (en) | Multiband frequency generation using a single pll-circuit | |
| CN111510140B (en) | Clock local oscillator assembly | |
| US5949263A (en) | Integrated circuit comprising a phase-control loop with programmable phase shift | |
| GB2317280A (en) | Bandwidth adjustment in phase locked loops | |
| US8884705B2 (en) | Frequency synthesis device with feedback loop | |
| RU100348U1 (en) | FREQUENCY SYNTHESIS | |
| US6356159B1 (en) | PLL frequency synthesizer with ripple current compensating circuit | |
| KR100734556B1 (en) | Microwave wideband dynamic frequency divider |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |