KR20190092127A - 교류전류를 이용한 스핀 궤도 토크 자기 메모리 소자 - Google Patents

교류전류를 이용한 스핀 궤도 토크 자기 메모리 소자 Download PDF

Info

Publication number
KR20190092127A
KR20190092127A KR1020180011547A KR20180011547A KR20190092127A KR 20190092127 A KR20190092127 A KR 20190092127A KR 1020180011547 A KR1020180011547 A KR 1020180011547A KR 20180011547 A KR20180011547 A KR 20180011547A KR 20190092127 A KR20190092127 A KR 20190092127A
Authority
KR
South Korea
Prior art keywords
current
conductive line
free layer
layer
magnetic
Prior art date
Application number
KR1020180011547A
Other languages
English (en)
Other versions
KR102073467B1 (ko
Inventor
이경진
고경춘
이승재
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020180011547A priority Critical patent/KR102073467B1/ko
Priority to CN201980007054.1A priority patent/CN111527546B/zh
Priority to PCT/KR2019/000878 priority patent/WO2019151696A1/ko
Publication of KR20190092127A publication Critical patent/KR20190092127A/ko
Application granted granted Critical
Publication of KR102073467B1 publication Critical patent/KR102073467B1/ko
Priority to US16/878,920 priority patent/US11107513B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1697—Power supply circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H01F10/3259—Spin-exchange-coupled multilayers comprising at least a nanooxide layer [NOL], e.g. with a NOL spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
    • H01L43/02—
    • H01L43/08—
    • H01L43/12—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

본 발명의 일 실시예에 따른 자기 메모리는, 자유층, 기준층, 및 상기 자유층과 상기 기준층 사이에 배치된 터널배리어층을 포함하는 자기 터널 접합; 상기 자유층에 인접하게 배치된 제1 도전 라인; 및 상기 자유층에 인접하게 배치되고 상기 제1 도전 라인과 교차하는 제2 도전라인을 포함한다. 상기 자기 메모리의 자화 스위칭 방법은, 제1 주파수를 가지는 교류형태의 제1 전류를 상기 제1 도전 라인에 인가하는 단계; 및 상기 제1 주파수를 가지고 교류 형태의 제2 전류를 상기 제2 도전 라인에 인가하는 단계;를 포함한다. 상기 제1 전류 및 상기 제2 전류에 의하여 상기 자유층은 자화반전을 수행하고, 상기 자기 터널 접합은 상기 제1 도전 라인과 상기 제2 도전 라인의 교차점 상에 배치된다.

Description

교류전류를 이용한 스핀 궤도 토크 자기 메모리 소자 {Spin-orbit torque Magnetic Memory Device Using Alternating Current}
본 발명은 자기 메모리 소자에 관한 것으로서, 보다 상세하게는 면내에 교류전류를 주입했을 때 발생하는 유효자기장 효과로 임계전류를 크게 낮출 수 있는 스핀궤도토크 자기메모리소자에 관한 것이다.
전자 기기의 고속화, 저전력화에 따라 이에 내장되는 메모리 장치 역시 빠른 읽기/쓰기 동작, 낮은 동작 전압이 요구되고 있다. 이러한 요구를 충족하는 기억 소자로 자기 메모리 소자(Magnetic memory device)가 연구되고 있다. 자기 메모리 소자는 고속 동작 및/또는 비휘발성의 특성을 가질 수 있어 차세대 메모리로 각광받고 있다.
자기 메모리 소자는 자기 터널 접합(Magnetic Tunnel Junction: MTJ)을 이용하는 메모리 장치이다. 자기 터널 접합은 두 자성층들과 그 사이에 개재된 터널 배리어 층을 포함한다. 두 자성층들의 자기 모멘트들의 상대적인 방향에 따라 자기 터널 접합의 저항이 달라진다. 구체적으로, 두 자성층들의 자기 모멘트들의 상대적인 방향이 반평행하면 자기 터널 접합의 저항은 클 수 있고, 두 자성층들의 자기 모멘트들의 상대적인 방향이 평행하면 자기 터널 접합의 저항은 작을 수 있다. 자기 메모리 소자는 이러한 자기 터널 접합의 저항의 차이를 이용하여 데이터를 판독할 수 있다.
본 발명이 해결하고자 하는 과제는 자유층의 스위칭 효율이 향상된 자기 메모리 소자를 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 자유층의 스위칭 효율이 향상된 자기 메모리 소자의 쓰기 방법을 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 자기 메모리는, 자유층, 기준층, 및 상기 자유층과 상기 기준층 사이에 배치된 터널배리어층을 포함하는 자기 터널 접합; 상기 자유층에 인접하게 배치된 제1 도전 라인; 및 상기 자유층에 인접하게 배치되고 상기 제1 도전 라인과 교차하는 제2 도전라인을 포함한다. 상기 자기 메모리의 자화 스위칭 방법은, 제1 주파수를 가지는 교류형태의 제1 전류를 상기 제1 도전 라인에 인가하는 단계; 및 상기 제1 주파수를 가지고 교류 형태의 제2 전류를 상기 제2 도전 라인에 인가하는 단계;를 포함한다. 상기 제1 전류 및 상기 제2 전류에 의하여 상기 자유층은 자화반전을 수행하고, 상기 자기 터널 접합은 상기 제1 도전 라인과 상기 제2 도전 라인의 교차점 상에 배치된다.
본 발명의 일 실시예에 있어서, 상기 제1 도전 라인과 상기 제2 도전 라인은 동일한 평면 내에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 전류의 크기와 상기 제2 전류의 크기는 동일하고, 상기 제1 전류와 상기 제2 전류 사이의 위상차는 90도 일 수 있다.
본 발명의 일 실시예에 있어서, 상기 자유층의 자화 방향에 따라 상기 제1 전류와 상기 제2 전류 사이의 위상차는 양의 90도 또는 음의 90도로 선택될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 주파수는 수 GHz 내지 수십 GHz일 수 있다.
본 발명의 일 실시예에 있어서, 상기 자유층은 수직자기 이방성을 가지도록 그 표면에 수직한 자화 용이축을 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 도전 라인과 제2 도전 라인은 Cu, Ta, Pt, W, Gd, Bi, Ir, 및 이들의 조합 중에서 적어도 하나를 포함할 수 있다.
본 발명의 일 실시예에 따른 자기 메모리는, 제1 방향으로 연장되는 복수의 제1 도전 라인들; 상기 제1 방향에 수직한 제2 방향으로 연장되는 복수의 제2 도전라인들; 자유층, 기준층, 및 상기 자유층과 상기 기준층 사이에 배치된 터널배리어층을 각각 포함하고 상기 제1 도전 라인들과 상기 제2 도전라인들 사이의 교차점들에 각각 배치되는 복수의 자기터널 접합 소자들; 상기 제1 도전 라인들에 교류의 제1 전류를 제공하는 제1 교류 전원; 상기 제2 도전 라인들에 교류의 제2 전류를 제공하는 제2 교류 전원; 및 상기 제1 도전 라인들과 나란히 연장되고 상기 제1 방향으로 배열된 자기터널 접합 소자들의 기준층에 연결되는 비트라인들을 포함한다.
본 발명의 일 실시예에 있어서, 상기 제1 전류와 상기 제2 전류는 상기 자유층을 스위칭할 수 있다.
본 발명의 실시예들에 따르면, 자기 메모리 소자의 스위칭 동작은 교차하는 한 쌍의 도전 라인에 흐르는 교류 전류를 이용할 수 있다. 따라서, 자기 메모리 소자의 쓰기 동작 중에 요구되는 전류의 크기는 감소될 수 있다.
도 1a는 본 발명의 일 실시예에 따른 자기 메모리 소자를 나타내는 개념도이다.
도 1b는 도 1a에서 제1 전류와 제2 전류를 나타내는 위상 그래프이다.
도 1c는 회전좌표계에서 발생하는 수직방향의 유효자기장을 나타내는 그래프이다.
도 2는 본 발명의 일 실시예에 따른 자기 메모리 소자에서 제1 전류와 제2 전류의 위상을 나타내는 개념도이다.
도 3은 본 발명의 일 실시예들에 따른 자유층의 시간에 따른 자화 방향을 나타내는 시뮬레이션 결과들이다.
도 4a는 비서행 매개변수에 따른 스위칭 전류 밀도를 나타내는 시뮬레이션 결과이다.
도 4b는 주입된 전류 밀도에 따른 스위칭 시간을 나타내는 시뮬레이션 결과이다.
도 4c는 구동 각주파수에 따른 스위칭 전류 밀도를 나타내는 시뮬레이션 결과이다.
도 5a는 비서행 매개변수(β)와 주입 전류 밀도에 따른 스위칭 확률을 나타내는 결과들이다.
도 5b는 구동 주파수와 주입 전류 밀도에 따른 스위칭 확률을 나타내는 결과들이다.
도 6은 제1 전류와 제2 전류를 모두 인가한 경우의 스위칭 확률과 제1 전류만을 인가한 경우의 스위칭 확률을 나타내는 시뮬레이션 결과이다.
도 7은 본 발명의 다른 실시예에 따른 자기 메모리를 나타내는 회로도이다.
자기 메모리 소자의 쓰기 방법이 제공될 수 있다. 자기 메모리 소자는 기준층, 자유층, 및 이들 사이의 터널 배리어 층을 포함하는 자기 터널 접합, 및 상기 자유층에 인접하여 서로 교차하는 제1 도전 라인과 제2 도전 라인을 포함한다. 상기 제1 도전 라인은 교류형태의 제1 전류가, 상기 제2 도전라인은 교류형태의 제2 전류가 흐르도록 구성된다. 자기 메모리 소자의 쓰기 방법은 교류형태의 전류를 상기 제1 도전 라인 및 제2 도전 라인에 인가한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들에 대하여 설명한다. 명세서 전문에 걸쳐 동일한 참조 부호는 동일한 구성 요소를 지칭할 수 있다.
이하에서, 본 발명의 실시예들은 스핀 궤도 상호작용, 스핀 궤도 토크, 스핀 전달 토크, 및 그 외의 물리적 현상에 대한 현재 이해의 맥락에서 설명된다. 따라서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명의 실시예들의 작동에 대한 이론적 설명들이 이러한 물리적 현상들에 대한 현재의 이해에 기반함을 쉽게 인식할 것이다. 하지만, 본 발명의 실시예들은 특정한 물리적 설명에 의존하는 것은 아니다.
이하에서, “면 내(in-plane)”는 실질적으로 자기 터널 접합의 하나 이상의 층들 혹은 도전 라인(들)의 면 내에 있거나 그 면에 평행한 것이다. 반대로, “수직인(perpendicular)”은 자기 접합의 하나 이상의 층들 혹은 도전 라인들에 실질적으로 수직인 방향에 해당한다.
도 1a는 본 발명의 일 실시예에 따른 자기 메모리 소자를 나타내는 개념도이다.
도 1b는 도 1a에서 제1 전류와 제2 전류를 나타내는 위상 그래프이다.
도 1c는 회전좌표계에서 발생하는 수직방향의 유효자기장을 나타내는 그래프이다.
도 2는 본 발명의 일 실시예에 따른 자기 메모리 소자에서 제1 전류와 제2 전류의 위상을 나타내는 개념도이다.
도 1 및 도 2를 참조하면, 자기 메모리 소자(100)는 자기 터널 접합(120), 제1 도전 라인(112), 및 제2 도전 라인(114)을 포함할 수 있다. 자기 터널 접합(120)은, 자유층(122), 기준층(126), 및 상기 자유층과 상기 기준층 사이에 배치된 터널배리어층(124)을 포함한다. 제1 도전 라인(112)은 상기 자유층(122)에 인접하게 배치된다. 제2 도전라인(114)은 상기 자유층(122)에 인접하게 배치되고 상기 제1 도전 라인(112)과 교차한다. 상기 자기 메모리의 자화 스위칭 방법은, 제1 주파수를 가지는 교류형태의 제1 전류(jx)를 상기 제1 도전 라인(112)에 인가하는 단계; 및 상기 제1 주파수를 가지고 교류 형태의 제2 전류(jy)를 상기 제2 도전 라인(114)에 인가하는 단계;를 포함한다. 상기 제1 전류 및 상기 제2 전류에 의하여 상기 자유층(122)은 자화반전을 수행한다. 상기 자기 터널 접합(120)은 상기 제1 도전 라인(112)과 상기 제2 도전 라인(114)의 교차점 상에 배치된다.
상기 제1 도전 라인(112)에 제1 각주파수(ω)를 가진 제1 전류를 주입하고, 상기 제2 도전 라인(114)에 상기 제1 각주파수(ω)를 가진 제2 전류를 주입하는 경우, 상기 자기터널 접합(120)이 배치된 위치에서 총 전류 벡터는 시간에 따라 회전할 수 있다.
총 전류 벡터의 위상과 같이 회전하는 좌표계 입장에서 문제를 바라보면, 교류전류는 직류전류의 문제로 바뀐다. 한편, 회전하는 좌표계 입장에서는, 회전 각속도에 대응하는 수직방향의 유효자기장이 나타난다. 즉, 교류전류의 효과는 수직방향의 유효자기장이 있는 시스템에서의 직류전류의 문제로 변환된다. 이 경우, 수직방향의 유효자기장의 효과 때문에 자유층의 자화는 매우 쉽게 반전될 수 있다.
스핀궤도토크에 의한 자유층(122)의 자화의 운동방정식은 아래의 [수학식 1]과 같다.
[수학식 1]
Figure pat00001
여기서, m은 자유층(122)의 단위 자화벡터, γ는 자기 회전 상수, HK,eff는 자유층(122)의 유효 자기 이방성 자계, α는 Gilbert 감쇠상수,
Figure pat00002
는 인가된 전류의 방향을 나타낸다.
본 발명에 따른 스핀전달토크소자에서는
Figure pat00003
가 시간에 따라 선형 혹은 원형으로 진동하는 것이 기존방식과의 차이점이다.
cJ와 dJ는 스핀홀 효과에 의해서 나타나는 스핀궤도 스핀전달토크들을 나타내고, 각각 댐핑-라이크 토크(damping-like torque)와 필드-라이크 토크( field-like torque)에 대응한다. θSH은 스핀 홀 효과를 나타내는 스핀홀 각도이다.
여기서는 β는 비서행 매개변수(non-adiabaticity parameter)이고, 라고 불리는 양인데 댐핑-라이크 토크(damping-like torque)와 필드-라이크 토크( field-like torque) 사이의 비율(β=dJ/cJ)을 나타낸다.
J는 인가된 전류밀도, e(=1.6×10-19C)는 전자의 전하량, MS는 자유 자성층의 포화 자화양, d는 자유 자성층의 두께를 나타낸다. 수학식1의 좌표 방향(x,y,z)은 도 1에 명시되어 있다.
회전하는 교류전류를 이용하는 경우, 주입된 전류의 위상과 같이 회전하는 좌표계에서의 자화의 운동방정식은 작은 감쇠를 가정하면 아래의 [수학식 2]로 근사된다.
[수학식 2]
Figure pat00004
여기서, ω는 회전하는 좌표계의 각속도이고, 상기 회전하는 좌표계의 각속도는 주입된 전류의 위상이 가지는 각주파수와 같다. 수학식 2에서 인가된 전류의 방향(
Figure pat00005
)은 시간에 대해 변하지 않는다.
수학식 2를 살펴보면, 추가적으로 수직방향의 유효자기장
Figure pat00006
이 나타난다. 수직방향의 유효자기장
Figure pat00007
이 공명 주파수를 줄이는 방향이면 스위칭을 돕니다. 여기서 수직방향의 유효자기장이 스위칭을 도와주기 때문에 스위칭 임계전류를 기존보다 훨씬 작게 할 수 있다. 기록시 사용되는 전력을 크게 저감시킬 수 있다. 또한, 스위칭을 위한 별도의 외부 자기장이 요구되지 않는다.
상기 제1 도전 라인(112) 및 상기 제2 도전 라인(114)은 스핀홀 효과 또는 라쉬바 효과를 유발하는 물질일 수 있다. 상기 제1 도전 라인(112)에 제1 전류가 흐르는 경우, 상기 제1 도전 라인(112)의 진행하는 방향에 수직한 스핀 분극이 발생하고, 스핀 전류는 상기 자유층 방향(z축방향)으로 진행한다.
제1 도전 라인(112)은 x 방향을 따라 연장되는 라인 형태를 가질 수 있다. 제2 도전 라인(114)은 제1 도전 라인(112)에 교차하는 라인 형태를 가질 수 있다. 예를 들어, 제2 도전 라인(114)은 y 방향을 따라 연장되는 라인 형태를 가질 수 있다.
제1 도전 라인(112)과 제2 도전 라인(114)은 일 지점에서 서로 교차할 수 있으며, 서로 연결될 수 있다. 예를 들어, 제1 도전 라인(112) 및 제2 도전 라인(114)은 동일한 평면(즉, x-y 평면) 상에 위치할 수 있다.
자기 터널 접합(120)은 제1 및 제2 도전 라인들(112,114)의 교차점 상에 위치할 수 있다. 자기 터널 접합(120)의 자유층(122)이 제1 및 제2 도전 라인들(112,114)의 교차점에 인접할 수 있다. 이에 따라, 자유층(122)은 터널 배리어 층(124)과 도전 라인들(112,114)의 교차점 사이에 개재될 수 있다.
제1 및 제2 도전 라인들(112,114)의 각각은 강한 스핀 궤도 상호 작용을 나타내는 물질을 포함할 수 있다. 예를 들어, 제1 및 제2 도전 라인들(112,114)의 각각은 구리(Cu), 탄탈륨(Ta), 백금(Pt), 턴스텐(W), 가돌리늄(Gd), 비스무트(Bi), 및 이리듐(Ir) 중에서 적어도 하나를 포함할 수 있다.
자기 메모리 소자(100)는 제1 도전 라인(112) 내에 제1 전류(Jx)가 흐르도록 제1 교류 전원(132) 및 제2 도전 라인(114) 내에 제2 전류(Jy)가 흐르도록 제2 교류 전원(134)을 포함할 수 있다.
예를 들어, 제1 전류(Jx)는 제1 도전 라인(112)의 면 내를 흐르는 전류일 수 있고, 제2 전류(Jy)는 제2 도전 라인(114)의 면 내를 흐르는 전류일 수 있다.
제1 전류(Jx)가 x 방향 또는 -x 방향으로 흐르면, y 방향 또는 -y 방향으로 편극된 스핀을 갖는 전하 캐리어들이 자유층(122) 내로 입사될 수 있다. 또한, 제2 전류(Jy)가 y 방향 또는 -y 방향으로 흐르면, x 방향 또는 -x 방향으로 편극된 스핀을 갖는 전하 캐리어들이 자유층(122) 내로 입사될 수 있다. 이는 도전 라인(112,114)에 발생하는 스핀 궤도 상호 작용(예를 들어, 스핀 홀 효과) 때문일 수 있다. 이러한 편극된 스핀을 갖는 전하 캐리어들은 자유층(122)의 자기 모멘트에 토크를 가할 수 있다.
자유층(122)의 자화 방향이 음의 z축 방향인 경우, 양의 z축 방향으로 자화 반전시키기 위하여, 전류의 회전 방향은 시계 방향일 수 있다. 면내 전류로부터 기인하여 자유층의 자기 모멘트에 가해지는 토크는 스핀 궤도 토크라 명명된다.
자기 터널 접합(120)은 기준층(126), 자유층(122), 및 이들 사이의 터널 배리어 층(124), 및 상기 기준층(126) 상에 배치된 캐핑 전극(128)을 포함할 수 있다.
기준층(126)은 자기 메모리 소자의 쓰기 동작 시 고정된 자기 모멘트를 가질 수 있다. 예를 들어, 기준층의 자기 모멘트는 도전 라인들(112,114)을 흐르는 전류들에 의한 스핀 궤도 토크에 의하여 스위치 되지 않을 수 있다.
자유층(122)는 자기 메모리 소자의 쓰기 동작 시 스위치 가능한 자기 모멘트를 가질 수 있다. 예를 들어, 자유층(122)는 기준층(126)의 자기 모멘트에 평행하게 또는 반평행하게 스위치 될 수 있는 자기 모멘트를 가질 수 있다.
자유층(122)의 자기 모멘트는 도전 라인들(112,114)을 흐르는 전류들(Jx,Jy)에 의한 스핀 궤도 토크를 이용하여 스위치 될 수 있다.
기준층(126) 및 자유층(122)의 각각은 그 표면에 실질적으로 수직한 자화 용이축(easy axis)을 가질 수 있다. 예를 들어, 기준층(126)의 표면은 x-y 평면에 평행할 수 있다. 기준층(126)의 자화 용이축은 z축에 실질적으로 평행할 수 있다.
유사하게, 자유층(122)의 표면은 x-y 평면에 평행할 수 있으며, 자유층(122)의 자화 용이축은 z축에 실질적으로 평행할 수 있다. 하지만, 본 발명이 이에 한정되는 것은 아니다.
기준층(126) 및 자유층(122)는 L10결정 구조를 갖는 물질, 조밀육방격자(Hexagonal Close Packed lattice; HCP)를 갖는 물질, 및 비정질 RE-TM(Rare-Earth Transition Metal) 합금 중에서 적어도 하나를 포함할 수 있다.
기준층(126) 및 자유층(122)는 Fe50Pt50,Fe50Pd50,Co50Pt50,Co50Pd50,또는 Fe50Ni50와 같은 L10결정 구조를 갖는 물질들 중에서 적어도 하나를 포함할 수 있다.
기준층(126) 및 자유층(122)는 10 at.% 내지 45 at.%의 백금(Pt) 함량을 갖는 코발트-백금(CoPt) 무질서 합금(disordered alloy) 또는 Co3Pt질서 합금(ordered alloy)과 같은 조밀육방격자(HCP)를 갖는 물질들 중에서 적어도 하나를 포함할 수 있다.
기준층(126) 및 자유층(122)는 희토류 원소인 터븀(Tb), 디스프로슘(Dy), 및 가돌리늄(Gd) 중 적어도 하나와 전이 금속 원소인 철(Fe), 코발트(Co), 및 니켈(Ni) 중에서 선택된 적어도 하나를 포함하는 비정질 RE-TM 합금들 중 적어도 하나를 포함할 수 있다.
기준층(126) 및 자유층(122)는 계면 수직 자기 이방성(interface perpendicular magnetic anisotropy)을 갖는 물질을 포함할 수 있다. 계면 수직 자기 이방성은 내재적 수평 자화 특성을 갖는 자성 층이 그에 인접하는 다른 층과의 계면으로부터의 영향에 의하여 수직 자화 방향을 갖는 현상을 말한다. 기준층(126) 및 자유층(122)는 코발트(Co), 철(Fe), 및 니켈(Ni) 중에서 적어도 하나를 포함할 수 있다. 또한, 기준층(126) 및 자유층(122)는 보론(B), 아연(Zn), 알루미늄(Al), 티타늄(Ti), 루테늄(Ru), 탄탈륨(Ta), 실리콘(Si), 은(Ag), 금(Au), 구리(Cu), 탄소(C), 및 질소(N)와 같은 비자성 물질들 중에서 적어도 하나를 더 포함할 수 있다. 예를 들어, 기준층(126) 및 자유층(122)는 CoFe 또는 NiFe를 포함하되, 보론(B)를 더 포함할 수 있다. 이에 더하여, 기준층(126) 및 자유층(122)는 티타늄(Ti), 알루미늄(Al), 실리콘(Si), 마그네슘(Mg), 탄탈륨(Ta) 및 실리콘(Si) 중 적어도 하나를 더 포함할 수 있다.
기준층(126)은 단일 층 구조를 가질 수 있다. 다른 실시예들에 따르면, 도 1에 도시된 바와 달리, 기준층(126)은 비자성 층(들)에 의해 분리된 강자성 층들을 갖는 합성 반강자성체를 포함할 수 있다.
터널 배리어 층(124)은 기준층(126)과 자유층(122) 사이에 개재될 수 있다. 터널 배리어 층(124)은 마그네슘(Mg)의 산화물, 티타늄(Ti)의 산화물, 알루미늄(Al)의 산화물, 마그네슘-아연(MgZn)의 산화물, 마그네슘-보론(MgB)의 산화물, 티타늄(Ti)의 질화물, 및 바나듐(V)의 질화물 중에서 적어도 하나를 포함할 수 있다. 예를 들어, 터널 배리어 층()은 결정성 산화 마그네슘(MgO)을 포함할 수 있다.
도 3은 본 발명의 일 실시예들에 따른 자유층의 시간에 따른 자화 방향을 나타내는 시뮬레이션 결과들이다.
도 3을 참조하면, 제1, 제2 전류들(Jx,Jy)을 인가하면 자화가 세차운동을 하면서 빠른속도로 반전됨을 확인할 수 있다. 스위칭 속도는 수 나노초 수준이고, 스위칭 전류 밀도(j)는 2.26 X 107 A/cm2 이상일 수 있다. 스위칭 전류 밀도(j)는 DC 전류로 스위칭한 경우의 전류밀도보다 1/10 수준이다. 여기서, 비서행 매개변수(non-adiabaticity parameter, β)는 1이고, 교류전류의 제1 각주파수(ω=2πf)가 이방성으로 인한 공명 주파수와 다른 정도를 나타내는 상수는 1.3이다.
도 4a는 비서행 매개변수에 따른 스위칭 전류 밀도를 나타내는 시뮬레이션 결과이다.
도 4b는 주입된 전류 밀도에 따른 스위칭 시간을 나타내는 시뮬레이션 결과이다.
도 4c는 구동 각주파수에 따른 스위칭 전류 밀도를 나타내는 시뮬레이션 결과이다.
도 4a를 참조하면, 스위칭에 필요한 임계 전류는 비서행 매개변수(non-adiabaticity parameter, β)가 클수록 작다. 따라서, 비서행 매개변수(non-adiabaticity parameter, β)는 1 이상일 수 있다. 자유층의 면적은 π x 152nm2, 자유층의 두께는 2 nm, 수직 자기 이방성 상수(Keff)는 2.2 x 106erg/cm3, 포화 자화 값(Ms)은 1000 emu/cm3, 길버트(Gilbert) 감쇠 상수(α)는 0.01, 스핀 홀 각도(θSH)는 0.3, 그리고 비서행 매개변수(β)는 0 내지 3이 사용되었다.
도 4b를 참조하면, 주입 전류 밀도가 증가하면 스위칭 시간은 감소한다.
도 4c를 참조하면, 스위칭 전류 밀도를 최소화하는 최적의 구동 주파수가 존재한다. 본 시뮬레이션에서는, 최적 주파수는 60 GHz 이다. 구동 주파수는 수 GHz 내지 수십 GHz이고, 바람직하게는 50 GHz 내지 70 GHz일 수 있다.
도 5a는 비서행 매개변수(β)와 주입 전류 밀도에 따른 스위칭 확률을 나타내는 결과들이다.
도 5b는 구동 주파수와 주입 전류 밀도에 따른 스위칭 확률을 나타내는 결과들이다.
도 5a를 참조하면, 비서행 매개변수(β)=1인 경우, 가장 낮은 주입 전류 밀도에서 스위칭이 발생한다.
도 5b를 참조하면, 구동 주파수는 40GHz 내지 100 GHz이다. 50 GHz인 경우, 가장 낮은 주입 전류 밀도에서 스위칭이 발생한다.
도 6은 제1 전류와 제2 전류를 모두 인가한 경우의 스위칭 확률과 제1 전류만을 인가한 경우의 스위칭 확률을 나타내는 시뮬레이션 결과이다.
도 1a 및 도 6을 참조하면, 이 결과는 온도 300K에서 50번을 계산씩 계산한 결과들이다. 실선은 제1 전류(jx)와 제2 전류(jy)를 모두 인가한 경우이다. 일점 쇄선은 제1 전류(jx)만을 인간한 경우이다. 비서행 매개변수(β)는 1이다. 제1 전류와 제2 전류를 모두 인가하고, 구동 주파수가 50 GHz인 경우, 가장 낮은 주입 전류 밀도에서 스위칭이 발생한다.
도 7은 본 발명의 다른 실시예에 따른 자기 메모리를 나타내는 회로도이다.
도 7을 참조하면, 자기 메모리(10)는, 제1 방향(x축)으로 연장되는 복수의 제1 도전 라인들(212); 상기 제1 방향에 수직한 제2 방향으로 연장되는 복수의 제2 도전라인들(214); 자유층, 기준층, 및 상기 자유층과 상기 기준층 사이에 배치된 터널배리어층을 각각 포함하고 상기 제1 도전 라인들과 상기 제2 도전라인들 사이의 교차점들에 각각 배치되는 복수의 자기터널 접합 소자들(120); 상기 제1 도전 라인들(212)에 교류의 제1 전류를 제공하는 제1 교류 전원(232); 상기 제2 도전 라인들에 교류의 제2 전류를 제공하는 제2 교류 전원(234); 및 상기 제1 도전 라인들과 나란히 연장되고 상기 제1 방향으로 배열된 자기터널 접합 소자들의 기준층에 연결되는 비트라인들(242)을 포함한다. 상기 제1 전류(jx)와 상기 제2 전류(jy)는 상기 자유층(122)을 스위칭한다. 비트라인들(242)은 상기 자기터널접합의 저항 상태를 독출하기 위하여 사용된다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
112: 제1 도전 라인
114: 제2 도전 라인
120: 자기 터널 접합
132: 제1 교류 전원
134: 제2 교류 전원

Claims (9)

  1. 자유층, 기준층, 및 상기 자유층과 상기 기준층 사이에 배치된 터널배리어층을 포함하는 자기 터널 접합; 상기 자유층에 인접하게 배치된 제1 도전 라인; 및 상기 자유층에 인접하게 배치되고 상기 제1 도전 라인과 교차하는 제2 도전라인을 포함하는 자기터널접합 소자의 자화 스위칭 방법에 있어서,
    제1 주파수를 가지는 교류형태의 제1 전류를 상기 제1 도전 라인에 인가하는 단계; 및
    상기 제1 주파수를 가지고 교류 형태의 제2 전류를 상기 제2 도전 라인에 인가하는 단계;를 포함하고,
    상기 제1 전류 및 상기 제2 전류에 의하여 상기 자유층은 자화반전을 수행하고,
    상기 자기 터널 접합은 상기 제1 도전 라인과 상기 제2 도전 라인의 교차점 상에 배치되는 것을 특징으로 하는 자기 메모리의 자화 스위칭 방법.
  2. 제1 항에 있어서,
    상기 제1 도전 라인과 상기 제2 도전 라인은 동일한 평면 내에 배치되는 것을 특징으로 하는 자기 메모리의 자화 스위칭 방법.
  3. 제1 항에 있어서,
    상기 제1 전류의 크기와 상기 제2 전류의 크기는 동일하고,
    상기 제1 전류와 상기 제2 전류 사이의 위상차는 90도 인 것을 특징으로 하는 자기 메모리의 자화 스위칭 방법.
  4. 제1 항에 있어서,
    상기 자유층의 자화 방향에 따라 상기 제1 전류와 상기 제2 전류 사이의 위상차는 양의 90도 또는 음의 90도로 선택되는 것을 특징으로 하는 자기 메모리의 자화 스위칭 방법.
  5. 제1 항에 있어서,
    상기 제1 주파수는 수 GHz 내지 수십 GHz인 것을 특징으로 하는 자기 메모리의 자화 스위칭 방법.
  6. 제1 항에 있어서,
    상기 자유층은 수직자기 이방성을 가지도록 그 표면에 수직한 자화 용이축을 갖는 것을 특징으로 하는 자기 메모리의 자화 스위칭 방법.
  7. 제1 항에 있어서,
    상기 제1 도전 라인과 제2 도전 라인은 Cu, Ta, Pt, W, Gd, Bi, Ir, 및 이들의 조합 중에서 적어도 하나를 포함하는 것을 특징으로 하는 자기 메모리의 자화 스위칭 방법.
  8. 제1 방향으로 연장되는 복수의 제1 도전 라인들;
    상기 제1 방향에 수직한 제2 방향으로 연장되는 복수의 제2 도전라인들;
    자유층, 기준층, 및 상기 자유층과 상기 기준층 사이에 배치된 터널배리어층을 각각 포함하고 상기 제1 도전 라인들과 상기 제2 도전라인들 사이의 교차점들에 각각 배치되는 복수의 자기터널 접합 소자들;
    상기 제1 도전 라인들에 교류의 제1 전류를 제공하는 제1 교류 전원;
    상기 제2 도전 라인들에 교류의 제2 전류를 제공하는 제2 교류 전원; 및
    상기 제1 도전 라인들과 나란히 연장되고 상기 제1 방향으로 배열된 자기터널 접합 소자들의 기준층에 연결되는 비트라인들을 포함하는 것을 특징으로 하는 자기 메모리.
  9. 제8 항에 있어서,
    상기 제1 전류와 상기 제2 전류는 상기 자유층을 스위칭하는 것을 특징으로 하는 자기 메모리.
KR1020180011547A 2018-01-30 2018-01-30 교류전류를 이용한 스핀 궤도 토크 자기 메모리 소자 KR102073467B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180011547A KR102073467B1 (ko) 2018-01-30 2018-01-30 교류전류를 이용한 스핀 궤도 토크 자기 메모리 소자
CN201980007054.1A CN111527546B (zh) 2018-01-30 2019-01-22 磁性存储器及其磁化切换方法
PCT/KR2019/000878 WO2019151696A1 (ko) 2018-01-30 2019-01-22 교류전류를 이용한 스핀 궤도 토크 자기 메모리 소자
US16/878,920 US11107513B2 (en) 2018-01-30 2020-05-20 Spin-orbit torque magnetic memory device using alternating current

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180011547A KR102073467B1 (ko) 2018-01-30 2018-01-30 교류전류를 이용한 스핀 궤도 토크 자기 메모리 소자

Publications (2)

Publication Number Publication Date
KR20190092127A true KR20190092127A (ko) 2019-08-07
KR102073467B1 KR102073467B1 (ko) 2020-02-04

Family

ID=67479046

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180011547A KR102073467B1 (ko) 2018-01-30 2018-01-30 교류전류를 이용한 스핀 궤도 토크 자기 메모리 소자

Country Status (4)

Country Link
US (1) US11107513B2 (ko)
KR (1) KR102073467B1 (ko)
CN (1) CN111527546B (ko)
WO (1) WO2019151696A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102475061B1 (ko) 2020-12-30 2022-12-08 재단법인대구경북과학기술원 스핀궤도 토크 메모리 소자 및 이의 제조방법
KR102442286B1 (ko) 2020-12-30 2022-09-15 재단법인대구경북과학기술원 스핀궤도 토크 메모리 소자 및 이의 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090040033A (ko) * 2007-10-19 2009-04-23 서울대학교산학협력단 자기기록소자의 정보판독방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10149737A1 (de) * 2001-10-09 2003-04-24 Infineon Technologies Ag Halbleiterspeicher mit sich kreuzenden Wort- und Bitleitungen, an denen magnetoresistive Speicherzellen angeordnet sind
US7701756B2 (en) * 2005-12-21 2010-04-20 Governing Council Of The University Of Toronto Magnetic memory composition and method of manufacture
JP2008098523A (ja) * 2006-10-13 2008-04-24 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
US7852662B2 (en) * 2007-04-24 2010-12-14 Magic Technologies, Inc. Spin-torque MRAM: spin-RAM, array
KR101559216B1 (ko) * 2010-11-17 2015-10-13 뉴욕 유니버시티 바이폴라 스핀-전달 스위칭
KR102023625B1 (ko) * 2012-05-04 2019-09-20 삼성전자 주식회사 자기 메모리 소자 및 이에 대한 정보 쓰기 및 읽기 방법
KR102017623B1 (ko) * 2012-08-30 2019-09-03 삼성전자주식회사 자기 메모리 소자
TWI622048B (zh) * 2013-03-14 2018-04-21 三星電子股份有限公司 使用自旋軌道交互式切換之雙磁性隧道接面及其記憶體
US10008248B2 (en) * 2014-07-17 2018-06-26 Cornell University Circuits and devices based on enhanced spin hall effect for efficient spin transfer torque
KR101683440B1 (ko) * 2015-05-13 2016-12-07 고려대학교 산학협력단 자기 메모리 소자
US9489998B1 (en) * 2015-11-17 2016-11-08 Samsung Electronics Co., Ltd. Magnetic junctions having a magnetoelastic free layer programmable using spin transfer torque
KR102522620B1 (ko) * 2016-11-29 2023-04-19 삼성전자주식회사 자기 메모리 소자 및 자기 메모리 소자의 쓰기 방법
US10229724B1 (en) * 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
CN112186096B (zh) * 2019-07-01 2023-03-21 上海磁宇信息科技有限公司 一种磁性随机存储器及其制备方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090040033A (ko) * 2007-10-19 2009-04-23 서울대학교산학협력단 자기기록소자의 정보판독방법

Also Published As

Publication number Publication date
CN111527546B (zh) 2023-06-20
US11107513B2 (en) 2021-08-31
WO2019151696A1 (ko) 2019-08-08
US20200286537A1 (en) 2020-09-10
CN111527546A (zh) 2020-08-11
KR102073467B1 (ko) 2020-02-04

Similar Documents

Publication Publication Date Title
US7573737B2 (en) High speed low power magnetic devices based on current induced spin-momentum transfer
CN103633239B (zh) 磁存储器及其提供方法和编程方法
US8072800B2 (en) Magnetic element having perpendicular anisotropy with enhanced efficiency
CN104051610B (zh) 具有插入层的磁性结和使用该磁性结的磁存储器
US7911832B2 (en) High speed low power magnetic devices based on current induced spin-momentum transfer
TWI622048B (zh) 使用自旋軌道交互式切換之雙磁性隧道接面及其記憶體
US20180374526A1 (en) Systems and Methods for Reducing Write Error Rate in Magnetoelectric Random Access Memory Through Pulse Sharpening and Reverse Pulse Schemes
US20170200486A1 (en) Techniques to modulate spin orbit spin transfer torques for magnetization manipulation
CN103299370B (zh) 双极性自旋转移切换
KR102522620B1 (ko) 자기 메모리 소자 및 자기 메모리 소자의 쓰기 방법
US20170033281A1 (en) Systems and Methods for Implementing Magnetoelectric Junctions Including Integrated Magnetization Components
KR20220029381A (ko) 쌍극자 결합 스핀 궤도 토크 구조
CN109994598B (zh) 自旋轨道转矩型磁化旋转元件及磁阻效应元件
US7933137B2 (en) Magnetic random access memory (MRAM) utilizing magnetic flip-flop structures
US11107513B2 (en) Spin-orbit torque magnetic memory device using alternating current
TW201250681A (en) Multibit cell with synthetic storage layer
JP7352930B2 (ja) 磁気素子、磁気メモリチップ、磁気記憶装置及び磁気素子の書き込み方法
CN114824062B (zh) 一种自旋轨道矩驱动的梯度合成反铁磁及其存储器应用
KR20220096053A (ko) 스핀궤도 토크 메모리 소자 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant