KR20190090501A - Method for coating state check of flux - Google Patents

Method for coating state check of flux Download PDF

Info

Publication number
KR20190090501A
KR20190090501A KR1020180009269A KR20180009269A KR20190090501A KR 20190090501 A KR20190090501 A KR 20190090501A KR 1020180009269 A KR1020180009269 A KR 1020180009269A KR 20180009269 A KR20180009269 A KR 20180009269A KR 20190090501 A KR20190090501 A KR 20190090501A
Authority
KR
South Korea
Prior art keywords
data
flip chip
flux
luminance value
bumps
Prior art date
Application number
KR1020180009269A
Other languages
Korean (ko)
Other versions
KR102457527B1 (en
Inventor
이용재
Original Assignee
한화정밀기계 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한화정밀기계 주식회사 filed Critical 한화정밀기계 주식회사
Priority to KR1020180009269A priority Critical patent/KR102457527B1/en
Priority to CN201810979093.5A priority patent/CN110081924B/en
Priority to TW107131925A priority patent/TWI757544B/en
Publication of KR20190090501A publication Critical patent/KR20190090501A/en
Application granted granted Critical
Publication of KR102457527B1 publication Critical patent/KR102457527B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8806—Specially adapted optical and illumination features
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D21/00—Measuring or testing not otherwise provided for
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8806—Specially adapted optical and illumination features
    • G01N2021/8809—Adjustment for highlighting flaws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03828—Applying flux

Landscapes

  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Coating Apparatus (AREA)

Abstract

The present invention relates to a method for inspecting a status of a flux being spread of a flip chip, comprising: a step of irradiating a light to a bump formed on one surface of the flip chip in a first flip chip group with no flux spread on the flip chip to store the first data which is a brightness value of the bump; a step of soaking the one surface in a plate accommodating the flux to spread the flux on the flip chip; a step of irradiating the light to the bump of a second flip chip group with the flux spread on the flip chip to store second data which is a brightness value of the bump; a step of obtaining an average brightness value and a standard deviation on each of the first data and second data from a normal distribution for each of the first data and second data; and a step of using the average brightness value and standard deviation to automatically set an inspection reference brightness value for inspecting the status of the flux being spread on the bump of the flip chip. When the brightness value range of the normal distribution of the first data does not overlap with the brightness value range of the normal distribution of the second data, the inspection reference brightness value may be set as a value obtained by adding the standard deviation of the second data to the average brightness value of the second data.

Description

플립 칩의 플럭스 도포 상태 검사 방법{Method for coating state check of flux}Method for coating state check of flux

본 발명은 플립 칩의 플럭스 도포 상태 검사 방법에 관한 것으로서, 보다 상세하게는 플립 칩의 플럭스 도포 상태를 검사하기 위한 검사 기준 광도값을 자동으로 설정하는 방법에 관한 것이다.The present invention relates to a flux coating state inspection method of a flip chip, and more particularly, to a method of automatically setting an inspection reference luminance value for inspecting a flux coating state of a flip chip.

최근에는 전자통신 기술의 발달로 각종 전자기기는 더욱 소형화, 경량화 되고 있다. 이에 따라 각종 전자기기에 내장되는 반도체 칩과 같은 전자부품은 고집적화, 초소형화가 필수적이다.Recently, with the development of electronic communication technology, various electronic devices have become smaller and lighter. Accordingly, high integration and miniaturization of electronic components such as semiconductor chips embedded in various electronic devices are essential.

따라서, 고밀도, 초소형의 표면실장부품(SMD: Surface Mount Device)을 인쇄회로기판(PCB: Printed Circuit Board, 이하 “기판”이라 함)에 실장하는 표면실장기술에 대한 연구가 활발히 진행되고 있다.Therefore, researches on the surface mounting technology for mounting a high-density, ultra-small surface mount device (SMD) on a printed circuit board (PCB) have been actively conducted.

이러한 표면시장기술로서, 종래의 와이어 본딩(wire bonding) 기술을 대신하여 반도체 칩인 다이의 전극과 기판을 범프(bump)로 연결하는 플립 칩(flip chip) 공정이 있다.As such a surface market technology, there is a flip chip process that bumps an electrode and a substrate of a die, which is a semiconductor chip, instead of a conventional wire bonding technology.

플립 칩은 전기적 장치나 반도체 칩들을 페이스다운(face-down) 형태로 기판의 실장 패드에 직접 장착할 수 있는 디바이스를 일컫는다.Flip chip refers to a device that can be directly mounted to the mounting pad of the substrate in the face-down (electrical device) or semiconductor chips.

플립 칩을 기판에 장착할 때, 전기적인 연결은 칩의 표면에 생성된 전도성 범프를 통해 이루어지며, 칩을 기판에 장착할 때 칩이 뒤집어진 상태로 장착되므로, 여기에 기인하여 플립 칩이라 일컫는다.When the flip chip is mounted on the substrate, the electrical connection is made through conductive bumps generated on the surface of the chip, and because the chip is mounted upside down when the chip is mounted on the substrate, it is called a flip chip because of this. .

플립 칩은, 와이어 본드가 필요하지 않기 때문에, 일반적인 와이어 본딩 공정을 거치는 칩에 비하여 사이즈가 훨씬 작다. 또한, 와이어 본드의 칩과 기판의 연결이 와이어 본딩에는 한번에 하나씩 붙이는 반면에, 플립 칩에서는 동시에 수행할 수 있어, 플립 칩은 와이어 본드의 칩 보다 비용이 절감되고, 연결되는 길이가 와이어 본딩보다 짧기 때문에 성능도 향상된다.Since flip chips do not require wire bonding, they are much smaller in size than chips that go through a common wire bonding process. In addition, while the bonding of the chip of the wire bond and the substrate is attached to the wire bonding one at a time, it can be performed simultaneously in the flip chip, so that the flip chip has a lower cost than the chip of the wire bond, and the connection length is shorter than the wire bonding. This also improves performance.

이러한 플립 칩 공정에 의하여, 플립 칩을 기판에 실장하는 공정을 간략히 설명하는 다음과 같다.By the flip chip process, a process of briefly mounting a flip chip on a substrate is as follows.

먼저, 웨이퍼로부터 칩을 분리하여 떼어낸 후, 칩을 플립하여, 상하면 위치를 반전시키는 범핑(bumping) 공정을 수행한다.First, the chip is separated from the wafer, and then the chip is flipped to perform a bumping process of inverting the top and bottom positions.

그리고, 반전된 칩을 마운터의 헤드가 흡착하여 정해진 위치로 이동시키고, 필요 시에 범프가 포함된 면에 열을 가하는 리플로우(Reflow) 공정을 수행한다.Then, the inverted chip is moved by the mounter's head to a predetermined position, and a reflow process of applying heat to the surface containing the bump when necessary is performed.

이 때, 기판과 칩의 접합 성능을 향상시키기 위하여 칩의 범프에 플럭스(flux)를 전사시키는 플럭싱(fluxing) 공정을 수행한다.In this case, in order to improve the bonding performance of the substrate and the chip, a fluxing process of transferring flux to the bumps of the chip is performed.

다음에, 기판의 칩이 실장될 정해진 위치인 패드를 카메라 비젼으로 인식하여 범프의 위치를 인식하고, 패드에 범프를 닿게 하여 칩을 마운팅(Mounting) 하는 공정을 수행한다.Next, the pad, which is a predetermined position at which the chip of the substrate is to be mounted, is recognized as a camera vision to recognize the position of the bump, and the bump is brought into contact with the pad to mount the chip.

마지막으로, 리플로우를 통해 열을 가하여 기판과 칩을 접합시키고, 에폭시를 도포하는 언더필링(under filling) 및 열 등으로 경화시키는 커링(curing)을 통해 칩을 보호한다.Finally, heat is applied through reflow to bond the substrate to the chip, and the chip is protected through under filling, epoxy curing, and curing, such as heat curing.

이와 같은 플립 칩 공정에서, 칩의 범프에 플럭스를 전사하는 플럭싱 공정 중, 칩의 범프에 플럭스가 제대로 도포되지 않는 경우가 발생될 수 있는데, 이의 경우 기판에 대한 칩의 접합이 제대로 이루어지지 않게 될 우려가 크며, 이에 따라 불량의 전자부품이 생산되는 문제를 야기할 수 있다.In such a flip chip process, the flux may not be properly applied to the bumps of the chip during the fluxing process of transferring the flux to the bumps of the chip. In this case, the bonding of the chip to the substrate may not be performed properly. There is a high possibility that it may cause a problem that a defective electronic component is produced.

이에, 종래에는 칩의 범프에 플럭스가 제대로 도포되었는지를 검사하기 위한 다양한 방법이 제시되고 있다.Accordingly, various methods for inspecting whether flux is properly applied to bumps of a chip have been proposed in the related art.

예를 들어, 칩을 플럭스가 담긴 용기에 디핑(Deeping)한 직후에, 용기 내 플럭스의 범프 흔적을 카메라로 촬영하여 플럭스의 도포 유무를 검사하는 방법이 있는데, 이러한 방법은 플럭스가 액체로 이루어짐에 따라 그 흔적이 순식간에 없어지게 됨으로써, 칩의 범프에 대한 플럭스의 도포 여부를 용이하게 검사하기 어려운 문제점이 있었다.For example, immediately after dipping the chip in a vessel containing flux, a method of inspecting the flux of the flux in the vessel by using a camera to check whether the flux is applied or not is performed. As a result, the traces disappear in an instant, so that it is difficult to easily check whether the flux is applied to the bumps of the chip.

또한, 칩의 범프에 플럭스가 도포된 상태를 카메라로 촬영하여 획득한 영상이나 이미지 등을 통해 칩의 범프에 대한 플럭스의 도포 여부를 검사하는 방법도 제시되었으나, 반복 검사 작업에 용이한 최적의 검사 파라미터를 설정하기가 용이하지 않다는 문제점이 있었다.In addition, a method of inspecting whether the flux is applied to the bump of the chip through the image or image obtained by photographing the state where the flux is applied to the bump of the chip has been presented, but the optimum inspection is easy for the repeated inspection work. There was a problem that the parameters were not easy to set.

한국등록특허 제10-1377444호(2014.03.25.)Korean Patent Registration No. 10-1377444 (2014.03.25.)

본 발명이 해결하고자 하는 과제는, 플립 칩의 플럭스 도포 상태를 검사하기 위한 검사 기준 광도값을 자동으로 설정할 수 있는 플립 칩의 플럭스 도포 상태 검사 방법을 제공하는 것이다.The problem to be solved by the present invention is to provide a flux coating state inspection method of flip chip that can automatically set the inspection reference intensity value for inspecting the flux coating state of the flip chip.

본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The problems of the present invention are not limited to the above-mentioned problems, and other problems not mentioned can be clearly understood by those skilled in the art from the following description.

상기 과제를 해결하기 위한 본 발명의 실시예에 따른 플립 칩의 플럭스 도포 상태 검사 방법은, 플립 칩에 플럭스가 도포되지 않은 제1 플립 칩 그룹의 상기 플립 칩의 일면에 형성된 범프에 조명광을 조사하여 상기 범프의 광도값인 제1 데이터를 저장하는 단계; 상기 일면을 플럭스가 수용된 플레이트에 침지함으로써 상기 플립 칩에 상기 플럭스를 도포하는 단계; 상기 플립 칩에 상기 플럭스가 도포된 제2 플립 칩 그룹의 상기 범프에 조명광을 조사하여 상기 범프의 광도값인 제2 데이터를 저장하는 단계; 상기 제1 데이터와 상기 제2 데이터 각각에 대한 정규분포로부터 상기 제1 데이터와 상기 제2 데이터 각각에 대한 평균 광도값과 표준편차를 구하는 단계; 및 상기 평균 광도값과 상기 표준편차를 이용하여 상기 플립 칩의 상기 범프에 상기 플럭스가 도포된 상태를 검사하기 위한 검사 기준 광도값을 자동으로 설정하는 단계;를 포함하며, 상기 제1 데이터의 정규분포와 상기 제2 데이터의 정규분포의 상기 광도값 범위가 중첩되지 않는 경우, 상기 검사 기준 광도값은 상기 제2 데이터의 평균 광도값에 상기 제2 데이터의 표준편차를 더한 값으로 설정될 수 있다.In the flux coating state inspection method of a flip chip according to an embodiment of the present invention for solving the above problems, by irradiating the illumination light to the bump formed on one surface of the flip chip of the first flip chip group, the flux is not applied to the flip chip Storing first data which is a luminance value of the bump; Applying the flux to the flip chip by immersing the one surface on a plate containing the flux; Irradiating illumination light onto the bumps of the second flip chip group to which the flux is applied to the flip chips to store second data which is a luminance value of the bumps; Obtaining an average luminance value and a standard deviation of each of the first data and the second data from a normal distribution of each of the first data and the second data; And automatically setting an inspection reference luminance value for inspecting a state in which the flux is applied to the bumps of the flip chip using the average luminance value and the standard deviation. When the distribution and the luminance value range of the normal distribution of the second data do not overlap, the inspection reference luminance value may be set to the average luminance value of the second data plus the standard deviation of the second data. .

여기서, 상기 제1 데이터의 정규분포와 상기 제2 데이터의 정규분포의 상기 광도값 범위가 중첩되는 경우, 상기 검사 기준 광도값은 상기 제1 데이터의 평균 광도값에 상기 제1 데이터의 표준편차를 뺀 값, 및 상기 제2 데이터의 평균 광도값에 상기 제2 데이터의 표준편차를 더한 값의 중간 값으로 설정될 수 있다.Here, when the normal distribution of the first data and the luminance value range of the normal distribution of the second data overlap, the inspection reference luminance value is a standard deviation of the first data to the average luminance value of the first data. It may be set to a median value of the value obtained by subtracting the value and the average luminance value of the second data plus the standard deviation of the second data.

또한, 상기 플럭스가 도포된 검사 대상 플립 칩의 범프에 상기 조명광을 조사하여 광도값을 추출하고, 상기 추출된 광도값과 상기 자동으로 설정된 검사 기준 광도값을 비교하여 상기 플립 칩의 상기 범프에 대한 상기 플럭스 도포 상태의 양호 또는 불량을 판정하는 단계를 더 포함할 수 있다.In addition, the illumination value is irradiated to the bump of the inspection target flip chip coated with the flux to extract a brightness value, and compares the extracted brightness value with the automatically set inspection reference brightness value for the bump of the flip chip The method may further include determining whether the flux is applied or not.

여기서, 상기 추출된 광도값 보다 상기 검사 기준 광도값이 크면, 상기 플립 칩의 상기 범프에 대한 상기 플럭스 도포 상태가 양호한 것으로 판단할 수 있다.Here, when the inspection reference luminance value is larger than the extracted luminance value, it may be determined that the flux coating state for the bump of the flip chip is good.

또한, 상기 추출된 광도값 보다 상기 검사 기준 광도값이 작으면, 상기 플립 칩의 상기 범프에 대한 상기 플럭스 도포 상태가 불량인 것으로 판단할 수 있다.In addition, when the inspection reference luminance value is smaller than the extracted luminance value, it may be determined that the flux coating state of the flip chip to the bumps is poor.

한편, 상기 플립 칩의 상기 범프에 도포되는 상기 플럭스가 용이하게 흡수할 수 있는 특정 영역의 파장대를 갖는 범위 내에서 상기 조명광의 레벨이 조절될 수 있다.Meanwhile, the level of the illumination light may be adjusted within a range having a wavelength band of a specific region that the flux applied to the bump of the flip chip can easily absorb.

본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다. Other specific details of the invention are included in the detailed description and drawings.

본 발명의 실시예들에 의하면 적어도 다음과 같은 효과가 있다.The embodiments of the present invention have at least the following effects.

검사 기준 광도값을 자동으로 설정함으로써 작업 효율을 높일 수 있고, 플립 칩의 플럭스 도포 상태가 양호한지 여부를 효과적으로 판단할 수 있다.By automatically setting the inspection reference brightness value, the working efficiency can be increased, and it can be effectively determined whether the flux coating state of the flip chip is good.

본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다. 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The effects according to the present invention are not limited by the contents exemplified above, and more various effects are included in the specification. Other effects not mentioned will be clearly understood by those skilled in the art from the description of the claims.

도 1은 본 발명의 실시예에 따라 플립 칩의 플럭스 도포 상태를 검사하기 위한 방법을 포함하는 표면 실장 공정을 순차적으로 도시한 도면이다.
도 2는 본 발명의 실시예에 따라 플립 칩의 도포 상태를 검사하는 방법을 순차적으로 도시한 순서도이다.
도 3은 플립 칩의 위치 보정이 이루어지는 모습이 도시된 도면이다.
도 4는 플립 칩의 플럭스 도포 상태를 검사하여 도포 상태의 양부를 판단하는 방법을 순차적으로 도시한 순서도이다.
도 5는 본 발명의 실시예에 따른 검사 기준 광도값을 자동으로 설정하는 방법을 순차적으로 도시한 순서도이다.
도 6은 본 발명의 실시예에 따른 제1 데이터의 정규분포와 제2 데이터의 정규분포가 포함하는 광도값의 범위가 중첩되지 않는 경우를 도시한 그래프이다.
도 7은 본 발명의 실시예에 따른 제1 데이터의 정규분포와 제2 데이터의 정규분포가 포함하는 광도값의 범위가 중첩되는 경우를 도시한 그래프이다.1 is a diagram sequentially illustrating a surface mounting process including a method for inspecting a flux application state of a flip chip in accordance with an embodiment of the present invention.
2 is a flowchart sequentially illustrating a method of inspecting an application state of a flip chip according to an embodiment of the present invention.
3 is a view illustrating a state in which flip chip position correction is performed.
4 is a flowchart sequentially illustrating a method of determining whether the coating state is good by inspecting the flux application state of the flip chip.
5 is a flowchart sequentially illustrating a method of automatically setting an inspection reference luminance value according to an exemplary embodiment of the present invention.
FIG. 6 is a graph illustrating a case where a range of luminance values included in a normal distribution of first data and a normal distribution of second data does not overlap according to an exemplary embodiment of the present invention.
FIG. 7 is a graph illustrating a case where a range of luminance values included in a normal distribution of first data and a normal distribution of second data according to an embodiment of the present invention overlaps.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Advantages and features of the present invention and methods for achieving them will be apparent with reference to the embodiments described below in detail with the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. To fully disclose the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims. Like reference numerals refer to like elements throughout.

다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.Unless otherwise defined, all terms (including technical and scientific terms) used in the present specification may be used in a sense that can be commonly understood by those skilled in the art. Also, commonly used predefined terms are not ideally or excessively interpreted unless explicitly defined otherwise.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. In the present specification, the singular form includes plural forms unless otherwise specified in the specification. The terms " comprises "and / or" comprising "used in the specification do not exclude the presence or addition of one or more other elements in addition to the stated element.

또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 개략도들을 참고하여 설명될 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 또한 본 발명에 도시된 각 도면에 있어서 각 구성 요소들은 설명의 편의를 고려하여 다소 확대 또는 축소되어 도시된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭하며, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.Further, the embodiments described herein will be described with reference to cross-sectional views and / or schematic drawings that are ideal illustrations of the present invention. Thus, the shape of the illustrations may be modified by manufacturing techniques and / or tolerances. In addition, in the drawings of the present invention, each component may be somewhat enlarged or reduced in view of convenience of explanation. Like reference numerals refer to like elements throughout the specification and "and / or" include each and every combination of one or more of the mentioned items.

공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 구성요소들의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 구성요소는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다Spatially relative terms should be understood in terms of the directions shown in the drawings, including the different directions of components at the time of use or operation. The components may be oriented in other directions, so that spatially relative terms may be interpreted according to their orientation.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예의 구성을 상세히 설명하기로 한다.Hereinafter, the configuration of a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 실시예에 따라 플립 칩(10)의 플럭스 도포 상태를 검사하기 위한 방법을 포함하는 표면 실장 공정을 순차적으로 도시한 도면이다.FIG. 1 is a diagram sequentially illustrating a surface mount process including a method for inspecting a flux application state of a flip chip 10 in accordance with an embodiment of the present invention.

도 1에 도시된 바와 같이, 표면 실장 공정은 노즐을 포함하는 헤드에 의하여 다이 셔틀 패드에 안착된 플립 칩(10)을 픽업(pick-up)하는 공정과, 범프(15) 표면에 플럭스(flux)를 도포하기 위한 플럭스 디핑(dipping) 공정을 포함한다.As shown in FIG. 1, the surface mounting process includes picking up a flip chip 10 seated on a die shuttle pad by a head including a nozzle, and flux on a bump 15 surface. Flux dipping process for application of the < RTI ID = 0.0 >

상기 프럭스 디핑 공정은, 플립 칩(10)의 일면을 플럭스가 수용된 플레이트에 침지함으로써 플립 칩(10)의 일면에 형성된 범프(15) 표면에 플럭스를 도포시킬 수 있다.In the flux dipping process, flux may be applied to a surface of the bump 15 formed on one surface of the flip chip 10 by immersing one surface of the flip chip 10 in a plate containing the flux.

플럭스 디핑 공정에 의하여 플립 칩(10)의 범프(15) 표면에 플럭스가 도포되면, 플립 칩(10)의 위치 보정이 이루어진 후, 기판에 대하여 플립 칩(10)이 접합되어 실장이 이루어지게 된다.When flux is applied to the bump 15 surface of the flip chip 10 by the flux dipping process, after the position correction of the flip chip 10 is performed, the flip chip 10 is bonded to the substrate to be mounted. .

이 때, 플립 칩(10)의 범프(15) 표면에 도포된 플럭스는 기판에 대하여 플립 칩(10)이 접합되도록 하는 기능을 수행하게 된다.At this time, the flux applied to the bump 15 surface of the flip chip 10 serves to bond the flip chip 10 to the substrate.

따라서, 플럭싱 공정에 따라 플립 칩(10)의 범프들(15)에 플럭스의 도포가 제대로 이루어지지 않게 되면, 기판에 플립 칩(10)이 접합되지 않게 되어 결국 불량의 전자부품이 생산될 수 있다.Therefore, if the flux is not properly applied to the bumps 15 of the flip chip 10 according to the fluxing process, the flip chip 10 may not be bonded to the substrate, thereby producing a defective electronic component. have.

본 발명은 이와 같은 불량의 전자부품이 생산되는 문제를 해소하기 위하여 플립 칩(10)의 플럭스 도포 상태 검사 방법을 제시한다.The present invention proposes a flux coating state inspection method of the flip chip 10 in order to solve the problem that such defective electronic components are produced.

도 2는 본 발명의 실시예에 따라 플립 칩(10)의 도포 상태를 검사하는 방법을 순차적으로 도시한 순서도이다.2 is a flowchart sequentially illustrating a method of inspecting an application state of the flip chip 10 according to an exemplary embodiment of the present invention.

도 2에 도시된 바와 같이, 본 발명의 실시예에 따른 플립 칩(10)의 플럭스 도포 상태 검사 방법은, 일면에 복수의 범프들(15)이 형성된 플립 칩(10)을 다이 셔틀 패드로부터 픽업하는 단계(S10)와, 픽업된 플립 칩(10)의 범프들(15)에 플럭스를 디핑함으로써, 범프들(15) 표면에 플럭스가 도포되도록 하는 단계(S20)를 포함할 수 있다.As shown in FIG. 2, in the flux coating state inspection method of the flip chip 10 according to an exemplary embodiment, the flip chip 10 having a plurality of bumps 15 formed on one surface thereof is picked up from a die shuttle pad. And dipping the flux into the bumps 15 of the picked-up flip chip 10, thereby allowing the flux to be applied to the bumps 15 surface (S20).

또한, 플럭스가 도포된 범프들(15)을 향하여 조명부가 제1 조명광을 조사한 상태에서 카메라를 이용하여 범프들(15)의 위치를 촬상하는 단계(S30)를 포함하며, 이러한 촬상 단계를 통하여 범프(15)를 인식(S40)하는 단계를 포함할 수 있다.In addition, a step (S30) of imaging the position of the bumps 15 by using the camera in the state in which the illumination unit irradiated the first illumination light toward the bumps 15 coated with flux, and the bumps through the imaging step (15) may include the step of recognizing (S40).

도 3은 플립 칩(10)의 위치 보정이 이루어지는 모습이 도시된 도면이다.3 is a view illustrating a position correction of the flip chip 10.

범프들(15)의 영상을 촬상하여 범프(15)를 인식할 때, 인식이 제대로 이루어지지 않으면 에러(S50)가 발생되도록 하고, 범프(15)가 성공적으로 인식되면 도 3에 도시된 바와 같이 미리 설정된 위치로 플립 칩(10)이 얼라인(align) 되도록 하여 위치가 보정되는 단계(S60)를 포함할 수 있다.When the image of the bumps 15 is captured and the bumps 15 are recognized, an error S50 may be generated if the recognition is not performed properly. If the bumps 15 are successfully recognized, as shown in FIG. In operation S60, the flip chip 10 may be aligned to a preset position so that the position is corrected.

또한, 플립 칩(10) 즉, 범프들(15)의 위치 보정이 이루어진 후에, 상기 조명부는 플럭스가 용이하게 흡수할 수 있는 특정 영역의 파장대를 갖는 제2 조명광을 범프들(15)로 조사하고, 이 상태에서 카메라는 제2 조명광이 범프들(15)에 의해 반사되는 반사광을 촬상하는 단계(S70)와, 촬상된 반사광들의 광도 차이를 통하여 범프들(15)에 대한 플럭스의 도포 상태를 검사하는 단계(S80)를 포함할 수 있다.In addition, after the position correction of the flip chip 10, that is, the bumps 15, the illumination unit irradiates the bumps 15 with the second illumination light having a wavelength band of a specific region that the flux can easily absorb. In this state, the camera photographs the reflected light in which the second illumination light is reflected by the bumps 15 (S70), and inspects the application state of the flux to the bumps 15 through the difference in the brightness of the captured reflected light. It may include the step (S80).

여기서, 조명부에 의한 제1 조명광은 플립 칩(10)의 범프(15)를 인식하기 위하여 카메라가 촬상할 때 주변 밝기를 밝히기 위한 광일 수 있고, 제2 조명광은 플럭스가 용이하게 흡수할 수 있는 특정 영역의 파장대를 갖는 광일 수 있는데, 제2 조명광에 대한 상세한 설명은 후술하기로 한다.Here, the first illumination light by the illumination unit may be light for illuminating the ambient brightness when the camera captures to recognize the bump 15 of the flip chip 10, and the second illumination light may be a particular light that the flux may easily absorb. It may be light having a wavelength band of the region, a detailed description of the second illumination light will be described later.

이러한 제2 조명광에 의한 반사광을 촬상함에 따라 획득된 영상 또는 이미지는 판독되어 플럭스의 도포 상태가 검사(S80)될 수 있는데, 이의 구체적인 검사 방법을 도 4를 참조하여 설명하면 다음과 같다.An image or an image obtained by capturing the reflected light by the second illumination light may be read and the application state of the flux may be inspected (S80). A detailed inspection method thereof will be described below with reference to FIG. 4.

도 4는 플립 칩(10)의 플럭스 도포 상태를 검사하여 도포 상태의 양부를 판단하는 방법을 순차적으로 도시한 순서도이다.FIG. 4 is a flowchart sequentially illustrating a method of determining whether the application state of the flip chip 10 is determined by inspecting the flux application state of the flip chip 10.

도 4를 참조하면, 조명부에 의해 플럭스가 용이하게 흡수할 수 있는 특정 영역의 파장대를 갖는 제2 조명광이 플립 칩(10)의 범프들(15)로 조사되고, 이 상태에서 카메라가 범프들(15)에 의해 반사되는 제2 조명광의 반사광을 촬상하게 되면, 촬상된 영상 또는 이미지가 획득(S810)될 수 있다.Referring to FIG. 4, the second illumination light having a wavelength band of a specific region that can be easily absorbed by the illumination unit is irradiated to the bumps 15 of the flip chip 10, and in this state, the camera is exposed to the bumps ( When imaging the reflected light of the second illumination light reflected by the 15), the captured image or image may be obtained (S810).

다음으로, 범프(15) 영역을 인식하는 단계(S830)가 수행될 수 있다. 전술한 바와 같이 제2 조명광은 플럭스가 용이하게 흡수할 수 있는 특정 영역의 파장대를 갖는 광이므로, 플립 칩(10)의 범프들(15)에 도포된 플럭스에 의해 일부 흡수가 이루어지게 된다.Next, a step S830 of recognizing the bump 15 region may be performed. As described above, since the second illumination light has light having a wavelength region of a specific region that the flux can easily absorb, some absorption is performed by the flux applied to the bumps 15 of the flip chip 10.

예를 들어, 제2 조명광의 광도가 100이라고 가정할 경우, 플립 칩(10)의 범프(15)에 도포된 플럭스에 의해 일부의 광이 흡수됨에 따라 플립 칩(10)의 범프들(15)에 의해 반사되는 광의 크기는 100 이하로 줄어들게 된다.For example, assuming that the luminous intensity of the second illumination light is 100, the bumps 15 of the flip chip 10 are partially absorbed by the flux applied to the bumps 15 of the flip chip 10. The size of the light reflected by the is reduced to less than 100.

반면에, 플립 칩(10)의 범프(15)에 플럭스가 도포되지 않은 경우에는, 플립 칩(10)의 범프(15)에 의해 반사되는 광의 크기는 그대로 100을 유지하게 된다. 따라서, 촬상된 영상 또는 이미지로부터 광도값이 상대적으로 낮은 영역이 범프(15) 영역으로 인식될 수 있는 것이다.On the other hand, when no flux is applied to the bump 15 of the flip chip 10, the size of the light reflected by the bump 15 of the flip chip 10 is maintained at 100. Accordingly, a region having a relatively low luminance value from the captured image or image may be recognized as the bump 15 region.

다음으로, 검사 기준 광도값이 설정되는 단계(S830)가 수행될 수 있다. 여기서 검사 기준 광도값(Th)이란 플립 칩(10)의 플럭스 도포 상태 양부 여부를 판정하기 위해 기준이 되는 값으로, 본 발명의 실시예에서는 범프(15) 영역 인식 단계(S820) 다음으로 수행되는 것을 예시로 들었으나, 그 이전에 수행될 수도 있고 후술하는 추출된 광도값(LI)과 검사 기준 광도값(Th)의 비교가 이루어지는 단계(S850) 이전에 수행되는 구성이라면 그 순서는 이에 제한되지 않는다.Next, an operation (S830) of setting an inspection reference luminance value may be performed. Herein, the inspection reference luminance value Th is a value used as a reference for determining whether the flip chip 10 is flux-applied or not. In an embodiment of the present disclosure, the inspection reference luminance value Th is performed after the bump 15 region recognition step S820. As an example, if the configuration is performed before the step (S850) in which the comparison between the extracted luminous intensity value LI and the inspection reference luminous intensity value (Th) described below may be performed, the order is not limited thereto. Do not.

또한, 인식된 범프(15) 영역에 대응하여 플립 칩(10)의 범프들(15)의 평균 광도값(LI)을 추출하는 단계(S840)가 수행될 수 있다. 전술한 바와 같이 범프들(15)의 광도값(LI)은 제2 조명광을 범프들(15)로 조사하여 반사되는 반사광을 촬상한 영상 또는 이미지를 판독하여 추출할 수 있으며, 조명부의 제2 조명광은 플립 칩(10)의 범프들(15)에 도포되는 플럭스가 용이하게 흡수할 수 있는 특정 영역의 파장대를 갖는 광원들로부터 조사될 수 있다.In operation S840, the average brightness value LI of the bumps 15 of the flip chip 10 may be extracted corresponding to the recognized bump 15 area. As described above, the luminance value LI of the bumps 15 may extract and extract an image or an image of the reflected light reflected by the second illumination light to the bumps 15, and the second illumination light of the illumination unit may be extracted. The light may be irradiated from light sources having a wavelength band of a specific region that the flux applied to the bumps 15 of the flip chip 10 can easily absorb.

이와 같이, 플럭스가 용이하게 흡수할 수 있는 특정 영역의 파장대를 갖는 광원들에 의하여 제2 조명광이 플립 칩(10)의 범프들(15)로 조사되고, 인식된 범프(15) 영역 내에 위치하는 범프들(15)에 의해 반사되는 반사광의 평균 광도값(LI)을 추출(S840)할 수 있으며, 추출된 광도값(LI)은 검사 기준 광도값(Th)과 비교가 이루어지는 단계(S850)를 수행하게 된다.As such, the second illumination light is irradiated to the bumps 15 of the flip chip 10 by light sources having a wavelength band of a specific region that the flux can easily absorb, and is located within the recognized bump 15 region. The average luminance value LI of the reflected light reflected by the bumps 15 may be extracted (S840), and the extracted luminance value LI may be compared with the inspection reference luminance value Th (S850). Will perform.

이 때, 범프들(15)로부터 추출된 평균 광도값(LI) 보다 검사 기준 광도값(Th)이 더 큰 값으로 판독되면, 플럭스의 도포 상태가 양호한 것으로 판정(S860)될 수 있으며, 반대로 범프들(15)로부터 추출된 평균 광도값(LI) 보다 검사 기준 광도값(Th)이 더 작은 값으로 판독되면, 플럭스의 도포 상태가 불량인 것으로 판정(S870)될 수 있다.At this time, if the inspection reference luminance value Th is read as a larger value than the average luminance value LI extracted from the bumps 15, it may be determined that the application state of the flux is good (S860), and vice versa. If the inspection reference luminance value Th is read at a smaller value than the average luminance value LI extracted from the field 15, it may be determined (S870) that the application state of the flux is bad.

여기서, 범프들(15)로부터 추출된 평균 광도값(LI) 보다 검사 기준 광도값(Th)이 더 큰 값으로 판독되는 경우에는, 범프들(15)에 플럭스가 제대로 도포됨에 따라 제2 조명광의 일부를 흡수한 것이므로, 플럭스의 도포 상태가 양호한 것으로 판정될 수 있는 것이다.Here, when the inspection reference luminance value Th is read as a larger value than the average luminance value LI extracted from the bumps 15, the flux may be properly applied to the bumps 15, so that Since it absorbed a part, it can be judged that the application | coating state of a flux is favorable.

반대로, 범프들(15)로부터 추출된 평균 광도값(LI)보다 미리 설정되어 입력된 기준 광도값(LI)이 더 작은 값으로 판독되는 경우는, 범프들(15)에 플럭스가 제대로 도포되지 않음에 따라 제2 조명광이 그대로 반사된 것이므로, 플럭스의 도포 상태가 불량인 것으로 판정될 수 있다.On the contrary, when the reference luminance value LI, which is set in advance than the average luminance value LI extracted from the bumps 15, is read at a smaller value, flux is not applied to the bumps 15 properly. By the second illumination light is reflected as it is, it can be determined that the application state of the flux is bad.

여기서, 본 발명의 실시예에 따른 플립 칩(10)의 플럭스 도포 상태 검사 방법은전술한 검사 기준 광도값(Th) 설정 단계(S830)에서 검사 기준 광도값(Th)을 자동으로 설정할 수 있다.Here, in the flux coating state inspection method of the flip chip 10 according to the exemplary embodiment of the present invention, the inspection reference luminance value Th may be automatically set in the above-described inspection reference luminance value Th setting step S830.

구체적으로, 본 발명의 실시예에 따른 플립 칩(10)의 플럭스 도포 상태 검사 방법은 제1 플립 칩 그룹(100)과 제2 플립 칩 그룹(200)의 범프들(15)로부터 추출한 광도값(LI)이 정규분포되고, 제1 플립 칩 그룹(100)과 제2 플립 칩 그룹(200) 각각의 정규분포가 가지는 평균과 표준편차를 이용하여 검사 기준 광도값(Th)을 자동으로 설정할 수 있다.Specifically, the flux coating state inspection method of the flip chip 10 according to the embodiment of the present invention includes a light intensity value extracted from the bumps 15 of the first flip chip group 100 and the second flip chip group 200. LI) is normally distributed, and the inspection reference luminance value Th may be automatically set using the mean and standard deviation of the normal distribution of each of the first flip chip group 100 and the second flip chip group 200. .

여기서, 제1 플립 칩 그룹(100)은 범프(15) 표면에 플럭스가 도포되기 전의 상태에 있는 플립 칩(10) 그룹을 의미하고, 제2 플립 칩 그룹(200)은 범프(15)가 형성되는 플립 칩(10)의 일면을 플럭스가 수용된 플레이트에 침지함으로써 범프(15) 포면에 플럭스가 도포된 상태에 있는 플립 칩(10) 그룹을 의미한다.Here, the first flip chip group 100 refers to a group of flip chips 10 which are in a state before flux is applied to the bump 15 surface, and the second flip chip group 200 is formed by the bump 15. The flip chip 10 refers to a group of flip chips 10 in which flux is applied to the surface of the bumps 15 by immersing one surface of the flip chip 10 on the plate containing the flux.

도 5는 본 발명의 실시예에 따른 검사 기준 광도값(Th)을 자동으로 설정하는 방법을 순차적으로 도시한 순서도이다.5 is a flowchart sequentially illustrating a method of automatically setting an inspection reference luminance value Th according to an embodiment of the present invention.

도 5를 참조하면, 본 발명의 실시예에 따른 플립 칩(10)의 플럭스 도포 상태 검사 방법은 검사 기준 광도값(Th)을 자동으로 설정하기 위하여, 제1 플립 칩 그룹(100)으로부터 광도값(LI)을 추출하여 제1 데이터(110)를 저장하는 단계(S8310) 및 제2 플립 칩 그룹(200)으로부터 광도값(LI)을 추출하여 제2 데이터(210)를 저정하는 단계(S8330)을 포함할 수 있다.Referring to FIG. 5, in the flux coating state inspection method of the flip chip 10 according to the exemplary embodiment of the present invention, the luminance value from the first flip chip group 100 is set to automatically set the inspection reference luminance value Th. Extracting (LI) to store the first data 110 (S8310) and extracting the luminance value LI from the second flip chip group 200 to store the second data 210 (S8330). It may include.

상기 제1 플립 칩 그룹(100) 및 제2 플립 칩 그룹(200) 각각으로부터 광도값(LI)에 해당하는 제1 데이터(110) 및 제2 데이터(210)를 저장하는 단계(S8310, S8330)는, 제1 플립 칩 그룹(100) 및 제2 플립 칩 그룹(200) 각각이 포함하는 복수의 플립 칩(10)들로부터 반복적으로 수행될 수 있으며, 이에 따라 복수의 플립 칩(10)들에 대한 복수의 광도값(LI)을 포함하는 제1 데이터(110) 및 제2 데이터(210)가 저장될 수 있다.Storing the first data 110 and the second data 210 corresponding to the luminance value LI from each of the first flip chip group 100 and the second flip chip group 200 (S8310 and S8330) May be repeatedly performed from the plurality of flip chips 10 included in each of the first flip chip group 100 and the second flip chip group 200, and thus, the plurality of flip chips 10 may be applied to the plurality of flip chips 10. The first data 110 and the second data 210 including the plurality of luminance values LI may be stored.

먼저 조명부에 의해 플립 칩(10)의 범프들(15)에 도포되는 플럭스가 용이하게 흡수할 수 있는 특정 영역의 파장대를 갖는 범위 내에서 조명광의 레벨이 조절되는 단계(S8311)가 수행될 수 있다.First, a step (S8311) of adjusting the level of illumination light within a range having a wavelength band of a specific region in which the flux applied to the bumps 15 of the flip chip 10 may be easily absorbed by the illumination unit may be performed. .

또한, 조명부가 제1 플립 칩 그룹(100)의 범프들(15)을 향해 조명광을 조사하여 반사되는 반사광을 촬상한 영상 또는 이미지를 판독하여 광도값(LI)을 추출하는 단계(S8312)와, 추출한 광도값(LI)이 제1 데이터(110)로 저장되는 단계(S8313)가 수행될 수 있다.In operation S8312, the illumination unit extracts the luminance value LI by reading an image or an image of the reflected light reflected by the illumination light toward the bumps 15 of the first flip chip group 100. In operation S8313, the extracted luminance value LI may be stored as the first data 110.

플럭스가 도포되지 않은 제1 플립 칩 그룹(100)에 대해 제1 데이터(110)가 저장된 후, 제1 플립 칩 그룹(100)에는 플럭스 디핑 단계(S8320)가 수행될 수 있다. 플럭스 디핑 단계는 전술한 바와 같이 플립 칩(10)의 일면을 플럭스가 수용된 플레이트에 침지함으로써 플립 칩(10)의 일면에 형성된 범프(15) 표면에 플럭스를 도포시키는 공정을 의미한다.After the first data 110 is stored with respect to the first flip chip group 100 to which the flux is not applied, a flux dipping step S8320 may be performed on the first flip chip group 100. As described above, the flux dipping step refers to a process of applying flux to the bump 15 surface formed on one surface of the flip chip 10 by immersing one surface of the flip chip 10 in a plate containing the flux.

제1 플립 칩 그룹(100)이 플럭스 디핑 공정을 거치고 나면, 범프(15)에 플럭스가 도포된 상태의 제2 플립 칩 그룹(200)이 형성된다. 동일하게, 조명부에 의해 제2 플립 칩 그룹(200)에 대해 플립 칩(10)의 범프들(15)에 도포되는 플럭스가 용이하게 흡수할 수 있는 특정 영역의 파장대를 갖는 범위 내에서 조명광의 레벨을 조절하는 단계(S8331)가 수행될 수 있다. 여기서, 조명부에 의해 조사되는 제1 플립 칩 그룹(100)과 제2 플립 칩 그룹(200)에 조사되는 조명광의 레벨은 동일할 수 있다.After the first flip chip group 100 undergoes the flux dipping process, the second flip chip group 200 in which the flux is applied to the bump 15 is formed. Equally, the level of illumination light within a range having a wavelength band of a specific region that the flux applied to the bumps 15 of the flip chip 10 with respect to the second flip chip group 200 by the illumination unit can easily absorb. Adjusting (S8331) may be performed. Here, the level of illumination light irradiated to the first flip chip group 100 and the second flip chip group 200 irradiated by the illumination unit may be the same.

다음으로, 제1 플립 칩 그룹(100)과 마찬가지로, 조명부가 제2 플립 칩 그룹(200)의 범프들(15)을 향해 조명광을 조사하여 반사되는 반사광을 촬상한 영상 또는 이미지를 판독하여 광도값(LI)을 추출하는 단계(S8332)와, 추출한 광도값(LI)이 제2 데이터(210)로 저자오디는 단계(S8333)가 수행될 수 있다.Next, similarly to the first flip chip group 100, the illumination unit reads an image or an image of the reflected light reflected by irradiating the illumination light toward the bumps 15 of the second flip chip group 200 to obtain a luminance value. (S8332) and extracting the luminance value LI into the second data 210 may be performed (S8333).

위와 같이 저장된 제1 데이터(110)와 제2 데이터(210)는 정규분포를 이루게 되고, 제1 데이터(110) 및 제2 데이터(210) 각각에 대한 정규분포로부터 평균과 표준편차를 구하는 단계(S8340)가 수행될 수 있다.The first data 110 and the second data 210 stored as described above form a normal distribution, and obtaining an average and a standard deviation from the normal distribution for each of the first data 110 and the second data 210 ( S8340) may be performed.

여기서, 제1 데이터(110)의 정규분포와 제2 데이터(210)의 정규분포가 포함하는 광도값(LI)의 범위가 중첩되는지 여부를 판단하는 단계(S8350)가 수행될 수 있고, 제1 데이터(110) 및 제2 데이터(210)의 정규분포 범위가 중첩되는지 여부에 따라 검사 기준 광도값(Th)을 자동으로 설정하는 방법이 다르게 적용될 수 있다.In operation S8350, it may be determined whether the normal distribution of the first data 110 and the range of the luminance value LI included in the normal distribution of the second data 210 overlap each other. The method of automatically setting the inspection reference luminance value Th may be applied differently depending on whether the normal distribution ranges of the data 110 and the second data 210 overlap each other.

만약 제1 데이터(110)의 정규분포와 제2 데이터(210)의 정규분포가 포함하는 광도값(LI)의 범위가 중첩되지 않는 경우, 검사 기준 광도값(Th)은 제2 데이터(210)의 평균에 제2 데이터(210)의 표준편차를 더한 값으로 설정되는 단계(S8360)가 수행될 수 있다.If the normal distribution of the first data 110 and the range of the luminance value LI included in the normal distribution of the second data 210 do not overlap, the inspection reference luminance value Th is the second data 210. A step S8360 may be performed in which an average of s is set to a value obtained by adding a standard deviation of the second data 210.

도 6은 본 발명의 실시예에 따른 제1 데이터(110)의 정규분포와 제2 데이터(210)의 정규분포가 포함하는 광도값(LI)의 범위가 중첩되지 않는 경우를 도시한 그래프이다.FIG. 6 is a graph illustrating a case in which the ranges of the luminance values LI included in the normal distribution of the first data 110 and the normal distribution of the second data 210 do not overlap.

도 6에 도시된 바와 같이 제1 데이터(110)의 정규분포와 제2 데이터(210)의 정규분포가 포함하는 광도값(LI)의 범위가 중첩되지 않는 경우, 예를 들어 제2 데이터(210)에 따른 정규분포가 가지는 평균 광도값(LI)이 100이고, 표준편차가 20이라면, 검사 기준 광도값(Th)은 제2 데이터(210)의 평균 광도값(LI)인 100에 제2 데이터(210)의 표준편차인 20을 더한 값인 120으로 자동 설정될 수 있는 것이다.As illustrated in FIG. 6, when the normal distribution of the first data 110 and the range of the luminance value LI included in the normal distribution of the second data 210 do not overlap, for example, the second data 210 may not be overlapped. If the average luminance value LI of the normal distribution according to) is 100 and the standard deviation is 20, the inspection reference luminance value Th is 100, which is the average luminance value LI of the second data 210, and the second data. It can be automatically set to 120, which is the sum of 20, the standard deviation of 210.

반면, 제1 데이터(110)의 정규분포와 제2 데이터(210)의 정규분포가 포함하는 광도값(LI)의 범위가 중첩되는 경우, 검사 기준 광도값(Th)은 제1 데이터(110)의 평균 광도값(LI)에 제1 데이터(110)의 표준편차를 뺀 값과, 제2 데이터(210)의 평균 광도값(LI)에 제2 데이터(210)의 표준편차를 더한 값의 중간 값으로 설정되는 단계(S8370)가 수행될 수 있다.On the other hand, when the normal distribution of the first data 110 and the range of the luminance value LI included in the normal distribution of the second data 210 overlap, the inspection reference luminance value Th is the first data 110. Is the mean luminance value LI of the first data 110 minus the standard deviation, and the average luminance value LI of the second data 210 plus the standard deviation of the second data 210 A step S8370 of setting a value may be performed.

도 7은 본 발명의 실시예에 따른 제1 데이터(110)의 정규분포와 제2 데이터(210)의 정규분포가 포함하는 광도값(LI)의 범위가 중첩되는 경우를 도시한 그래프이다.FIG. 7 is a graph illustrating a case where the ranges of the luminance values LI included in the normal distribution of the first data 110 and the normal distribution of the second data 210 according to the embodiment of the present invention overlap.

도 7에 도시된 바와 같이 제1 데이터(110)의 정규분포와 제2 데이터(210)의 정규분포가 포함하는 광도값(LI)의 범위가 중첩되는 경우, 예를 들어 제1 데이터(110)에 따른 정규분포가 가지는 평균 광도값(LI)이 140 및 표준편차가 40이고, 제2 데이터(210)의 따른 정규분포가 가지는 평균 광도값(LI)이 80 및 표준편차가 40일 수 있다.As illustrated in FIG. 7, when the normal distribution of the first data 110 and the range of the luminance value LI included in the normal distribution of the second data 210 overlap each other, for example, the first data 110. The average luminance value LI of the normal distribution according to the reference value may be 140 and the standard deviation 40, and the average luminance value LI of the normal distribution according to the second data 210 may be 80 and the standard deviation 40.

이 경우 검사 기준 광도값(Th)은 제1 데이터(110)의 평균 광도값(LI) 140에 제1 데이터(110)의 표준편차 40을 뺀 값인 100과, 제2 데이터(210)의 평균 광도값(LI) 80에 제2 데이터(210)의 표준편차 40을 더한 값인 120의 중간 값으로서, 100과 120의 중간 값인 110으로 자동 설정 될 수 있는 것이다.In this case, the inspection reference luminance value Th is 100, which is a value obtained by subtracting the standard deviation 40 of the first data 110 from the average luminance value LI 140 of the first data 110 and the average luminance of the second data 210. The value LI is an intermediate value of 120, which is a value obtained by adding the standard deviation 40 of the second data 210 to 80, and may be automatically set to 110, which is an intermediate value between 100 and 120.

전술한 바와 같이 도 4를 다시 참조하면 플럭스가 용이하게 흡수할 수 있는 특정 영역의 파장대를 갖는 광원들에 의하여 제2 조명광이 플립 칩(10)의 범프들(15)로 조사되고, 인식된 범프(15) 영역 내에 위치하는 범프들(15)에 의해 반사되는 반사광의 평균 광도값(LI)을 추출(S840)할 수 있으며, 추출된 광도값(LI)은 검사 기준 광도값(Th)과 비교가 이루어지는 단계(S850)를 수행하게 된다.As described above, referring back to FIG. 4, the second illumination light is irradiated onto the bumps 15 of the flip chip 10 by light sources having a wavelength band of a specific region that the flux can easily absorb, and the recognized bumps. An average luminance value LI of the reflected light reflected by the bumps 15 positioned in the area 15 may be extracted (S840), and the extracted luminance value LI may be compared with the inspection reference luminance value Th. This step is performed (S850).

이 때, 범프들(15)로부터 추출된 평균 광도값(LI) 보다 상기 자동 설정된 검사 기준 광도값(Th)이 더 큰 값으로 판독되면, 플럭스의 도포 상태가 양호한 것으로 판정(S860)될 수 있으며, 반대로 범프들(15)로부터 추출된 평균 광도값(LI) 보다 검사 기준 광도값(Th)이 더 작은 값으로 판독되면, 플럭스의 도포 상태가 불량인 것으로 판정(S870)될 수 있다.At this time, when the automatically set inspection reference luminance value Th is read as a larger value than the average luminance value LI extracted from the bumps 15, it may be determined that the application state of the flux is good (S860). On the contrary, if the inspection reference luminance value Th is read at a smaller value than the average luminance value LI extracted from the bumps 15, it may be determined that the application state of the flux is bad (S870).

이와 같은 검사 방법에 의하여 플립 칩(10)의 플럭스 도포 상태 검사 결과, 플럭스 도포 상태가 양호로 판정되면, 후 공정으로 플립 칩(10)을 이송시키고, 반대로 플럭스 도포 상태가 불량으로 판정되면, 플립 칩(10)에 대한 플럭싱 공정을 다시 수행하도록 함으로써, 불량의 전자부품이 다량으로 생산되는 문제점을 불식시킬 수 있게 된다.As a result of the flux coating state inspection of the flip chip 10 by this inspection method, if the flux coating state is determined to be good, the flip chip 10 is transferred to a later step, and on the contrary, if the flux coating state is determined to be bad, the flip chip 10 is flipped. By performing the fluxing process on the chip 10 again, it is possible to eliminate the problem that a large amount of defective electronic components are produced.

또한, 검사 기준 광도값(Th)을 자동으로 설정함으로써 작업 효율을 높일 수 있고, 플립 칩(10)의 플럭스 도포 상태가 양호한지 여부를 효과적으로 판단할 수 있다.In addition, by setting the inspection reference brightness value Th automatically, the work efficiency can be increased, and it can be effectively determined whether the flux coating state of the flip chip 10 is good.

본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.It will be understood by those skilled in the art that the present invention may be embodied in other specific forms without departing from the spirit or essential characteristics thereof. It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive. The scope of the present invention is shown by the following claims rather than the above description, and all changes or modifications derived from the meaning and scope of the claims and their equivalents should be construed as being included in the scope of the present invention. do.

비록 본 발명이 상기 언급된 바람직한 실시예와 관련하여 설명되었지만, 발명의 요지와 범위로부터 벗어남이 없이 다양한 수정이나 변형을 하는 것이 가능하다. 따라서 첨부된 특허청구의 범위에는 본 발명의 요지에 속하는 한 이러한 수정이나 변형을 포함할 것이다.Although the present invention has been described in connection with the above-mentioned preferred embodiments, it is possible to make various modifications and variations without departing from the spirit and scope of the invention. Accordingly, it is intended that the appended claims cover all such modifications and variations as fall within the true spirit of the invention.

10: 플립 칩
15: 범프
100: 제1 플립 칩 그룹
110: 제1 데이터
200: 제2 플립 칩 그룹
210: 제2 데이터
LI: 광도값
Th: 검사 기준 광도값10: flip chip
15: Bump
100: first flip chip group
110: first data
200: second flip chip group
210: second data
LI: luminance value
Th: inspection standard brightness value

Claims (6)

플립 칩에 플럭스가 도포되지 않은 제1 플립 칩 그룹의 상기 플립 칩의 일면에 형성된 범프에 조명광을 조사하여 상기 범프의 광도값인 제1 데이터를 저장하는 단계;
상기 일면을 플럭스가 수용된 플레이트에 침지함으로써 상기 플립 칩에 상기 플럭스를 도포하는 단계;
상기 플립 칩에 상기 플럭스가 도포된 제2 플립 칩 그룹의 상기 범프에 조명광을 조사하여 상기 범프의 광도값인 제2 데이터를 저장하는 단계;
상기 제1 데이터와 상기 제2 데이터 각각에 대한 정규분포로부터 상기 제1 데이터와 상기 제2 데이터 각각에 대한 평균 광도값과 표준편차를 구하는 단계; 및
상기 평균 광도값과 상기 표준편차를 이용하여 상기 플립 칩의 상기 범프에 상기 플럭스가 도포된 상태를 검사하기 위한 검사 기준 광도값을 자동으로 설정하는 단계;를 포함하며,
상기 제1 데이터의 정규분포와 상기 제2 데이터의 정규분포의 상기 광도값 범위가 중첩되지 않는 경우,
상기 검사 기준 광도값은 상기 제2 데이터의 평균 광도값에 상기 제2 데이터의 표준편차를 더한 값으로 설정되는, 플립 칩의 플럭스 도포 상태 검사 방법.Irradiating an illumination light onto a bump formed on one surface of the flip chip of the first flip chip group in which no flux is applied to the flip chip to store first data which is a luminance value of the bump;
Applying the flux to the flip chip by immersing the one surface on a plate containing the flux;
Irradiating illumination light onto the bumps of the second flip chip group to which the flux is applied to the flip chips to store second data which is a luminance value of the bumps;
Obtaining an average luminance value and a standard deviation of each of the first data and the second data from a normal distribution of each of the first data and the second data; And
And automatically setting an inspection reference luminance value for inspecting a state in which the flux is applied to the bumps of the flip chip using the average luminance value and the standard deviation.
When the normal distribution of the first data and the luminance value range of the normal distribution of the second data do not overlap,
And the inspection reference luminance value is set to a value obtained by adding an average luminance value of the second data to a standard deviation of the second data. 제 1항에 있어서,
상기 제1 데이터의 정규분포와 상기 제2 데이터의 정규분포의 상기 광도값 범위가 중첩되는 경우,
상기 검사 기준 광도값은 상기 제1 데이터의 평균 광도값에 상기 제1 데이터의 표준편차를 뺀 값, 및 상기 제2 데이터의 평균 광도값에 상기 제2 데이터의 표준편차를 더한 값의 중간 값으로 설정되는, 플립 칩의 플럭스 도포 상태 검사 방법.The method of claim 1,
When the normal distribution of the first data and the luminance value range of the normal distribution of the second data overlap,
The inspection reference luminance value is a median value of the average luminance value of the first data minus the standard deviation of the first data, and the average luminance value of the second data plus the standard deviation of the second data. The flux coating state inspection method of a flip chip set. 제 1항에 있어서,
상기 플럭스가 도포된 검사 대상 플립 칩의 범프에 상기 조명광을 조사하여 광도값을 추출하고,
상기 추출된 광도값과 상기 자동으로 설정된 검사 기준 광도값을 비교하여 상기 플립 칩의 상기 범프에 대한 상기 플럭스 도포 상태의 양호 또는 불량을 판정하는 단계를 더 포함하는, 플립 칩의 플럭스 도포 상태 검사 방법.The method of claim 1,
Irradiating the illumination light to the bump of the inspection object flip chip coated with the flux to extract the brightness value,
And comparing the extracted luminous intensity value with the automatically set inspection reference luminous intensity value to determine whether the flux coating state is good or bad for the bump of the flip chip. . 제 3항에 있어서,
상기 추출된 광도값 보다 상기 검사 기준 광도값이 크면, 상기 플립 칩의 상기 범프에 대한 상기 플럭스 도포 상태가 양호한 것으로 판단하는, 플립 칩의 플럭스 도포 상태 검사 방법.The method of claim 3, wherein
And if the inspection reference luminance value is greater than the extracted luminance value, determining that the flux application state to the bumps of the flip chip is good. 제 3항에 있어서,
상기 추출된 광도값 보다 상기 검사 기준 광도값이 작으면, 상기 플립 칩의 상기 범프에 대한 상기 플럭스 도포 상태가 불량인 것으로 판단하는, 플립 칩의 플럭스 도포 상태 검사 방법.The method of claim 3, wherein
And if the inspection reference luminance value is smaller than the extracted luminance value, determining that the flux application state to the bumps of the flip chip is inferior. 제 1항에 있어서,
상기 플립 칩의 상기 범프에 도포되는 상기 플럭스가 용이하게 흡수할 수 있는 특정 영역의 파장대를 갖는 범위 내에서 상기 조명광의 레벨이 조절되는, 플립 칩의 플럭스 도포 상태 검사 방법.The method of claim 1,
And the level of the illumination light is adjusted within a range having a wavelength band of a specific region that can be easily absorbed by the flux applied to the bumps of the flip chip.
KR1020180009269A 2018-01-25 2018-01-25 Method for coating state check of flux KR102457527B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180009269A KR102457527B1 (en) 2018-01-25 2018-01-25 Method for coating state check of flux
CN201810979093.5A CN110081924B (en) 2018-01-25 2018-08-27 Method for checking coating state of soldering flux of flip chip
TW107131925A TWI757544B (en) 2018-01-25 2018-09-11 Method for checking the coated state of flux onto flip chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180009269A KR102457527B1 (en) 2018-01-25 2018-01-25 Method for coating state check of flux

Publications (2)

Publication Number Publication Date
KR20190090501A true KR20190090501A (en) 2019-08-02
KR102457527B1 KR102457527B1 (en) 2022-10-21

Family

ID=67412818

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180009269A KR102457527B1 (en) 2018-01-25 2018-01-25 Method for coating state check of flux

Country Status (3)

Country Link
KR (1) KR102457527B1 (en)
CN (1) CN110081924B (en)
TW (1) TWI757544B (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113009321B (en) * 2021-03-04 2022-04-08 深圳市金泰克半导体有限公司 Wafer leakage current testing method and device, wafer-level tester and storage medium

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006145486A (en) * 2004-11-24 2006-06-08 Nagoya Electric Works Co Ltd Mounting inspection device, technique, and program for electronic component
JP2009252857A (en) * 2008-04-03 2009-10-29 Sony Corp Mounting apparatus, inspecting apparatus, inspecting method, and mounting method
JP2012037425A (en) * 2010-08-09 2012-02-23 Jfe Steel Corp Method for inspecting polycrystal silicon wafer and device thereof
KR101377444B1 (en) 2012-10-30 2014-03-25 주식회사 고려반도체시스템 Method of inspecting flux state dotted on solder balls of chip
JP2015049095A (en) * 2013-08-30 2015-03-16 株式会社トプコンテクノハウス Unevenness measuring method and unevenness measuring device
KR20170047051A (en) * 2015-10-22 2017-05-04 한화테크윈 주식회사 Method for coating state check of flux

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3228631B2 (en) * 1993-12-24 2001-11-12 東京エレクトロン株式会社 Tester
JP2881146B1 (en) * 1998-03-31 1999-04-12 日本特殊陶業株式会社 Inspection apparatus, inspection method, and method for manufacturing bumped substrate
TWI221531B (en) * 2002-10-25 2004-10-01 Hwan-Chia Chang Method for testing soldering reliability
CN1182390C (en) * 2003-01-17 2004-12-29 清华大学 Detection method for movable flaw produced by stress or fatigue
US6984996B2 (en) * 2003-05-01 2006-01-10 Celerity Research, Inc. Wafer probing that conditions devices for flip-chip bonding
TW200534519A (en) * 2003-12-31 2005-10-16 Microfabrica Inc Probe arrays and method for making
JP2006019380A (en) * 2004-06-30 2006-01-19 Yamaha Motor Co Ltd Method and apparatus for inspecting liquid agent transfer condition and surface mounting apparatus
IN2010KN02337A (en) * 2009-02-03 2015-05-15 Panasonic Corp
CN101740429A (en) * 2009-12-11 2010-06-16 中国科学院上海微系统与信息技术研究所 Flip chip bonding process for base plate
CN101813638B (en) * 2010-04-30 2012-06-13 华中科技大学 Method and device for detecting welding point defect of chip on line
JP5116798B2 (en) * 2010-05-06 2013-01-09 株式会社明治 Non-defective product determination processing accuracy determination method and non-defective product determination processing accuracy determination device in inspection apparatus
JP5816486B2 (en) * 2011-08-18 2015-11-18 オリンパス株式会社 Fluorescence observation apparatus, fluorescence observation system, and fluorescence image processing method of fluorescence observation apparatus
JP5863168B2 (en) * 2011-11-10 2016-02-16 株式会社日本マイクロニクス Probe card and manufacturing method thereof
GB2495998B (en) * 2012-02-24 2013-09-25 Kp Technology Ltd Measurement apparatus
CN103234977A (en) * 2013-04-22 2013-08-07 哈尔滨工业大学 Double-thermal imager flip-chip soldering joint defect infrared temperature measurement detection method
KR102107363B1 (en) * 2015-10-27 2020-05-07 한화정밀기계 주식회사 Apparatus and method for coating state check of flux
CN105242183B (en) * 2015-10-27 2018-05-29 苏州和瑞科自动化科技有限公司 Tin and test equipment on a kind of relay terminal equipped with charge mechanism
KR101876934B1 (en) * 2016-05-10 2018-07-12 한미반도체 주식회사 Vision Detecting Device
CN106596489B (en) * 2016-12-19 2019-06-28 中国科学院苏州生物医学工程技术研究所 Processing method for fluorescence intensity data in fluorescence drop detection
CN107133476B (en) * 2017-05-12 2019-12-10 哈尔滨工业大学 Test excitation and test point collaborative optimization method based on response aliasing measurement

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006145486A (en) * 2004-11-24 2006-06-08 Nagoya Electric Works Co Ltd Mounting inspection device, technique, and program for electronic component
JP2009252857A (en) * 2008-04-03 2009-10-29 Sony Corp Mounting apparatus, inspecting apparatus, inspecting method, and mounting method
JP2012037425A (en) * 2010-08-09 2012-02-23 Jfe Steel Corp Method for inspecting polycrystal silicon wafer and device thereof
KR101377444B1 (en) 2012-10-30 2014-03-25 주식회사 고려반도체시스템 Method of inspecting flux state dotted on solder balls of chip
JP2015049095A (en) * 2013-08-30 2015-03-16 株式会社トプコンテクノハウス Unevenness measuring method and unevenness measuring device
KR20170047051A (en) * 2015-10-22 2017-05-04 한화테크윈 주식회사 Method for coating state check of flux

Also Published As

Publication number Publication date
CN110081924A (en) 2019-08-02
KR102457527B1 (en) 2022-10-21
TW201932859A (en) 2019-08-16
CN110081924B (en) 2023-01-10
TWI757544B (en) 2022-03-11

Similar Documents

Publication Publication Date Title
US8319961B2 (en) Apparatus to perform a non-contact test of a semiconductor package
US20040056078A1 (en) Individual selective rework of defective BGA solder balls
CN106611728B (en) Soldering flux coating state inspection device and method for flip chip
TWI590401B (en) Method for checking the coated state of flux onto flip chip
KR102457527B1 (en) Method for coating state check of flux
JP4963766B2 (en) Electronic component mounting apparatus and method
US8716868B2 (en) Semiconductor module for stacking and stacked semiconductor module
JP2001060605A (en) Inspection of bonded part of electronic component on mounting substrate and device
KR100711225B1 (en) Inspection apparatus for semiconductor device and parts mounter using the same
KR102510457B1 (en) Apparatus and method for surface mounting
US6597444B1 (en) Determination of flux coverage
US6258612B1 (en) Determination of flux prior to package assembly
CN113410159A (en) Die-beam alignment for laser assisted bonding
KR20110094972A (en) Flip chip mounter
JPWO2020090957A1 (en) Electronic component mounting device
KR20230142344A (en) Inspection method
KR20130021162A (en) System and method for detecting bad bump of flip chip
JPH1074802A (en) Structure of bonding ball grid array package and method of inspecting bonding
JP2010033593A (en) Manufacturing method for semiconductor integrated circuit device
KR20000007516A (en) Flip chip burn-in test substrate and burn-in testing method using thereof
KR102022475B1 (en) Method for revision of bump realization in flip chip
JP3370419B2 (en) Positioning method for mounting electronic components on circuit boards
JPH05166811A (en) Solder bump formation method
JP2021148532A (en) Device and method for inspecting electronic device
KR20220098831A (en) Micro Soldering Method

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant