KR20190090235A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- KR20190090235A KR20190090235A KR1020180008854A KR20180008854A KR20190090235A KR 20190090235 A KR20190090235 A KR 20190090235A KR 1020180008854 A KR1020180008854 A KR 1020180008854A KR 20180008854 A KR20180008854 A KR 20180008854A KR 20190090235 A KR20190090235 A KR 20190090235A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- ionic strength
- semiconductor layer
- intensity
- aluminum
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/0004—Devices characterised by their operation
- H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
Abstract
Description
실시 예는 반도체 소자에 관한 것이다.Embodiments relate to semiconductor devices.
GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.Semiconductor devices including compounds such as GaN and AlGaN have many merits such as wide and easy bandgap energy, and can be used variously as light emitting devices, light receiving devices, and various diodes.
특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다. Particularly, a light emitting device such as a light emitting diode or a laser diode using a semiconductor material of Group 3-5 or 2-6 group semiconductors can be applied to various devices such as a red, Blue, and ultraviolet rays. By using fluorescent materials or combining colors, it is possible to realize a white light beam with high efficiency. Also, compared to conventional light sources such as fluorescent lamps and incandescent lamps, low power consumption, , Safety, and environmental friendliness.
뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용할 수 있다.In addition, when a light-receiving element such as a photodetector or a solar cell is manufactured using a semiconductor material of Group 3-5 or Group 2-6 compound semiconductor, development of a device material absorbs light of various wavelength regions to generate a photocurrent , It is possible to use light in various wavelength ranges from the gamma ray to the radio wave region. It also has advantages of fast response speed, safety, environmental friendliness and easy control of device materials, so it can be easily used for power control or microwave circuit or communication module.
따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 Gas나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.Accordingly, the semiconductor device can be replaced with a transmission module of an optical communication means, a light emitting diode backlight replacing a cold cathode fluorescent lamp (CCFL) constituting a backlight of an LCD (Liquid Crystal Display) display device, White light emitting diodes (LEDs), automotive headlights, traffic lights, and gas and fire sensors. In addition, semiconductor devices can be applied to high frequency application circuits, other power control devices, and communication modules.
특히, 자외선 파장 영역의 광을 방출하는 발광소자는 경화작용이나 살균 작용을 하여 경화용, 의료용, 및 살균용으로 사용될 수 있다.In particular, a light emitting device that emits light in the ultraviolet wavelength range can be used for curing, medical use, and sterilization by curing or sterilizing action.
최근 자외선 발광소자에 대한 연구가 활발하나, 아직까지 자외선 발광소자는 플립칩으로 구현하기 어려운 문제가 있으며, 오믹 특성을 위해 P 반도체층과 전극 사이에 GaN 박막을 형성하는 경우 광 출력이 저하되는 문제가 있다.Recently, ultraviolet light emitting devices have been actively researched, but ultraviolet light emitting devices are still difficult to realize as flip chips. In the case of forming a GaN thin film between a P semiconductor layer and an electrode for an ohmic characteristic, .
실시 예는 오믹 특성이 개선된 반도체 소자를 제공한다.The embodiment provides a semiconductor device with improved ohmic characteristics.
또한, 광 출력이 향상된 반도체 소자를 제공한다.Further, a semiconductor device with improved light output is provided.
또한, 플립칩 자외선 발광소자를 제공한다.Further, a flip chip ultraviolet light emitting device is provided.
실시 예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.The problems to be solved in the embodiments are not limited to these, and the objects and effects that can be grasped from the solution means and the embodiments of the problems described below are also included.
본 발명의 일 실시 예에 따른 반도체 소자는, 알루미늄을 포함하는 버퍼층, 알루미늄을 포함하는 제1 도전형 반도체층, 알루미늄을 포함하는 활성층, 및 알루미늄을 포함하는 제2 도전형 반도체층을 포함하는 반도체 구조물을 포함하고, 상기 반도체 구조물은 1차 이온 조사시 알루미늄 이온을 포함하는 2차 이온을 방출하고, 상기 버퍼층에서 방출된 알루미늄 이온 강도는 제1최대강도와 제1최소강도를 갖고, 상기 제1 도전형 반도체층에서 방출된 알루미늄 이온 강도는 제2최대강도와 제2최소강도를 갖고, 상기 제2 도전형 반도체층에서 방출된 알루미늄 이온 강도는 제3최대강도와 제3최소강도를 갖고, 상기 제1최대강도는 상기 반도체 구조물 내에서 알루미늄 이온 강도가 가장 크고, 상기 제3최소강도는 상기 반도체 구조물 내에서 알루미늄 이온 강도가 가장 작고, 상기 제1최대강도와 상기 제3최소강도의 비는 1:0.3 내지 1:0.6를 만족한다.A semiconductor device according to an embodiment of the present invention includes a buffer layer including aluminum, a first conductive semiconductor layer including aluminum, an active layer including aluminum, and a second conductive semiconductor layer including aluminum Wherein the semiconductor structure emits secondary ions containing aluminum ions upon primary ion irradiation and the aluminum ion intensity emitted from the buffer layer has a first maximum intensity and a first minimum intensity, Wherein the aluminum ion intensity emitted from the conductive type semiconductor layer has a second maximum intensity and a second minimum intensity, and the aluminum ion intensity emitted from the second conductivity type semiconductor layer has a third maximum intensity and a third minimum intensity, Wherein the first maximum intensity is highest in the aluminum ion intensity in the semiconductor structure and the third minimum intensity is in the aluminum structure in the semiconductor structure And the ratio of the first maximum intensity to the third minimum intensity satisfies 1: 0.3 to 1: 0.6.
상기 제3최대강도는 상기 제2최대강도, 제2최소강도 및 제1최소강도보다 클 수 있다.The third maximum intensity may be greater than the second maximum intensity, the second minimum intensity, and the first minimum intensity.
제2최대강도는 상기 제1최소강도보다 크고, 상기 제1최소강도는 상기 제2최소강도보다 클 수 있다.The second maximum intensity may be greater than the first minimum intensity, and the first minimum intensity may be greater than the second minimum intensity.
상기 버퍼층에서 방출된 알루미늄 이온 강도는 상기 제1최소강도와 상기 제2최소강도 사이에서 가장 강도가 높은 제1중간강도를 가질 수 있다.The aluminum ion intensity emitted from the buffer layer may have a first intermediate intensity having the highest intensity between the first minimum intensity and the second minimum intensity.
상기 제1중간강도는 상기 제2최대강도보다 클 수 있다.The first intermediate intensity may be greater than the second maximum intensity.
상기 제1중간강도는 상기 제1최대강도보다 작을 수 있다.The first medium intensity may be less than the first maximum intensity.
상기 활성층에서 방출된 알루미늄 이온 강도는 복수 개의 피크 및 복수 개의 밸리를 포함하고, 상기 복수 개의 피크는 상기 제1최대강도, 제2최대강도, 및 제3최대강도보다 작을 수 있다.The aluminum ion intensity emitted from the active layer may include a plurality of peaks and a plurality of valleys, and the plurality of peaks may be smaller than the first maximum intensity, the second maximum intensity, and the third maximum intensity.
상기 제2도전형 반도체층은 차단층, P형 도전형 반도체층, 및 표면층을 포함할 수 있다.The second conductive semiconductor layer may include a barrier layer, a P-type conductivity-type semiconductor layer, and a surface layer.
상기 표면층은 제1도펀트 및 제2도펀트를 포함할 수 있다.The surface layer may comprise a first dopant and a second dopant.
상기 2차 이온은 제1도펀트 이온 및 제2도펀트 이온을 포함할 수 있다.The secondary ion may include a first dopant ion and a second dopant ion.
상기 제1도펀트 이온 농도는 상기 제1 도전형 반도체층에서 방출된 제1 도핑 농도, 상기 활성층에서 방출된 제2 도핑 농도, 및 상기 제2 도전형 반도체층에서 방출된 제3 도핑 농도를 포함할 수 있다.The first dopant ion concentration may include a first doping concentration emitted from the first conductivity type semiconductor layer, a second doping concentration emitted from the active layer, and a third doping concentration emitted from the second conductivity type semiconductor layer .
상기 제3 도핑 농도는 상기 제1 도핑 농도 및 상기 제2 도핑 농도 보다 클 수 있다.The third doping concentration may be greater than the first doping concentration and the second doping concentration.
상기 제1 도핑 농도와 상기 제2 도핑 농도 사이에 배치되는 제4 도핑 농도, 및 상기 제2 도핑 농도와 상기 제3 도핑 농도 사이에 배치되는 제5 도핑 농도를 포함하고, 상기 제4 도핑 농도 및 상기 제5 도핑 농도는 상기 제1 내지 제3 도핑 농도보다 작을 수 있다.A fourth doping concentration disposed between the first doping concentration and the second doping concentration and a fifth doping concentration disposed between the second doping concentration and the third doping concentration, The fifth doping concentration may be smaller than the first through third doping concentrations.
실시 예에 따르면, 오믹 특성이 개선되어 동작 전압을 낮출 수 있다.According to the embodiment, the ohmic characteristics can be improved and the operating voltage can be lowered.
또한, 반도체 소자 내에서 광 흡수를 억제하여 광 출력을 향상시킬 수 있다.Further, light absorption can be suppressed in the semiconductor device, and the light output can be improved.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.The various and advantageous advantages and effects of the present invention are not limited to the above description, and can be more easily understood in the course of describing a specific embodiment of the present invention.
도 1은 본 발명의 제1 실시 예에 따른 반도체 구조물의 개념도이고,
도 2는 본 발명의 제1 실시 예에 따른 반도체 구조물의 알루미늄 조성을 보여주는 그래프이고,
도 3은 본 발명의 제1 실시 예에 따른 반도체 구조물의 심스 데이터이고,
도 4는 알루미늄의 이온 강도를 보여주는 도면이고,
도 5는 제1도펀트 이온 농도와 제2도펀트 이온 농도를 보여주는 도면이고,
도 6은 도 3의 제1변형예이고,
도 7은 도 3의 제2변형예이고,
도 8은 본 발명의 제1 실시 예에 따른 반도체 소자의 개념도이고,
도 9는 본 발명의 제2 실시 예에 따른 반도체 소자의 개념도이고,
도 10은 본 발명의 제3 실시 예에 따른 반도체 소자의 개념도이고,
도 11은 본 발명의 일 실시 예에 따른 반도체 소자 패키지의 개념도이다.1 is a conceptual view of a semiconductor structure according to a first embodiment of the present invention,
2 is a graph showing the aluminum composition of the semiconductor structure according to the first embodiment of the present invention,
3 is a schematic diagram of a semiconductor structure according to the first embodiment of the present invention,
4 is a graph showing the ionic strength of aluminum,
5 is a view showing a first dopant ion concentration and a second dopant ion concentration,
Fig. 6 is a first modification of Fig. 3,
Fig. 7 is a second modification of Fig. 3,
8 is a conceptual view of a semiconductor device according to the first embodiment of the present invention,
9 is a conceptual view of a semiconductor device according to a second embodiment of the present invention,
10 is a conceptual view of a semiconductor device according to a third embodiment of the present invention,
11 is a conceptual diagram of a semiconductor device package according to an embodiment of the present invention.
본 실시 예들은 다른 형태로 변형되거나 여러 실시 예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 각각의 실시 예로 한정되는 것은 아니다. The embodiments may be modified in other forms or various embodiments may be combined with each other, and the scope of the present invention is not limited to each embodiment described below.
특정 실시 예에서 설명된 사항이 다른 실시 예에서 설명되어 있지 않더라도, 다른 실시 예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시 예에 관련된 설명으로 이해될 수 있다. Although not described in the context of another embodiment, unless otherwise described or contradicted by the description in another embodiment, the description in relation to another embodiment may be understood.
예를 들어, 특정 실시 예에서 구성 A에 대한 특징을 설명하고 다른 실시 예에서 구성 B에 대한 특징을 설명하였다면, 구성 A와 구성 B가 결합된 실시 예가 명시적으로 기재되지 않더라도 반대되거나 모순되는 설명이 없는 한, 본 발명의 권리범위에 속하는 것으로 이해되어야 한다.For example, if the features of configuration A are described in a particular embodiment, and the features of configuration B are described in another embodiment, even if the embodiment in which configuration A and configuration B are combined is not explicitly described, It is to be understood that they fall within the scope of the present invention.
실시 예의 설명에 있어서, 어느 한 element가 다른 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In the description of the embodiments, in the case where one element is described as being formed "on or under" another element, the upper (upper) or lower (lower) or under are all such that two elements are in direct contact with each other or one or more other elements are indirectly formed between the two elements. Also, when expressed as "on or under", it may include not only an upward direction but also a downward direction with respect to one element.
이하에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention.
도 1은 본 발명의 제1 실시 예에 따른 반도체 구조물의 개념도이고, 도 2는 본 발명의 제1 실시 예에 따른 반도체 구조물의 알루미늄 조성을 보여주는 그래프이다.FIG. 1 is a conceptual view of a semiconductor structure according to a first embodiment of the present invention, and FIG. 2 is a graph showing an aluminum composition of a semiconductor structure according to the first embodiment of the present invention.
도 1 및 도 2를 참고하면, 실시 예에 따른 반도체 소자는 버퍼층(121), 제1 도전형 반도체층(124), 제2 도전형 반도체층(127), 및 제1 도전형 반도체층(124)과 제2 도전형 반도체층(127) 사이에 배치되는 활성층(126)을 포함하는 반도체 구조물(120)을 포함할 수 있다.1 and 2, a semiconductor device according to an embodiment includes a
본 발명의 실시 예에 따른 반도체 구조물(120)은 자외선 파장대의 광을 출력할 수 있다. 예시적으로 반도체 구조물(120)은 근자외선 파장대의 광(UV-A)을 출력할 수 있고, 원자외선 파장대의 광(UV-B)을 출력할 수 있고, 심자외선 파장대의 광(UV-C)을 출력할 수 있다. 파장범위는 반도체 구조물(120)의 알루미늄 조성비에 의해 결정될 수 있다.The
예시적으로, 근자외선 파장대의 광(UV-A)는 320nm 내지 420nm 범위에서 피크 파장을 가질 수 있고, 원자외선 파장대의 광(UV-B)은 280nm 내지 320nm 범위에서 피크 파장을 가질 수 있으며, 심자외선 파장대의 광(UV-C)은 100nm 내지 280nm 범위에서 피크 파장을 가질 수 있다.Illustratively, the near-ultraviolet light (UV-A) may have a peak wavelength in the range of 320 nm to 420 nm, the far ultraviolet light (UV-B) may have a peak wavelength in the range of 280 nm to 320 nm, The light (UV-C) at deep ultraviolet wavelength band may have a peak wavelength in the range of 100 nm to 280 nm.
반도체 구조물(120)이 자외선 파장대의 광을 발광할 때, 반도체 구조물(120)의 각 반도체층은 알루미늄을 포함하는 Inx1Aly1Ga1 -x1- y1N(0≤x1≤1, 0<y1≤1, 0≤x1+y1≤1) 물질을 포함할 수 있다. 여기서, Al의 조성은 In 원자량과 Ga 원자량 및 Al 원자량을 포함하는 전체 원자량과 Al 원자량의 비율로 나타낼 수 있다. 예를 들어, Al 조성이 40%인 경우 Ga의 조성은 60%일 수 있고, 이러한 조성비는 Al40Ga60N으로 표현할 수 있다. When the
또한 실시 예의 설명에 있어서 조성이 낮거나 높다는 의미는 각 반도체층의 조성 %의 차이(% 포인트)로 이해될 수 있다. 예를 들면, 제1 반도체층의 알루미늄 조성이 30%이고 제2 반도체층의 알루미늄 조성이 60%인 경우, 제2 반도체층의 알루미늄 조성은 제1 반도체층의 알루미늄 조성보다 30%가 더 높다라고 표현할 수 있다.In addition, in the description of the embodiment, the meaning of the composition being low or high can be understood as a difference (% point) of the composition% of each semiconductor layer. For example, when the aluminum composition of the first semiconductor layer is 30% and the aluminum composition of the second semiconductor layer is 60%, the aluminum composition of the second semiconductor layer is 30% higher than the aluminum composition of the first semiconductor layer Can be expressed.
버퍼층(121)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있다. 버퍼층(121)은 Inx1Aly1Ga1 -x1- y1N(0≤x1≤1, 0<y1≤1, 0≤x1+y1≤1)의 조성식을 갖는 반도체 재료, 예를 들어 AlGaN, AlN, InAlGaN 등에서 선택될 수 있다. The
버퍼층(121)은 결정성을 향상시키거나 격자 부정합을 완화하기 위하여 복수 개의 층을 포함할 수 있다. 버퍼층(121)은 도펀트가 도핑되지 않을 수 있으나, 일부 영역에서는 의도적 또는 비의도적으로 도펀트가 도핑될 수도 있다.The
제1버퍼층(121a)은 알루미늄 조성이 가장 높을 수 있다. 예시적으로 제1버퍼층(121a)은 AlN일 수 있으나 반드시 이에 한정되는 것은 아니고 알루미늄 조성이 높은 AlGaN일 수도 있다. 제1버퍼층(121a)의 두께는 100nm 내지 4000nm일 수 있으나 반드시 이에 한정하지 않는다.The
제2버퍼층(121b)은 제1버퍼층(121a) 상에 배치될 수 있다. 제2버퍼층(121b)은 제1버퍼층(121a)보다 알루미늄 조성이 낮을 수 있다. 제2버퍼층(121b)의 알루미늄 조성은 제1버퍼층(121a)의 알루미늄 조성보다 작고 제3버퍼층(121c)의 알루미늄 조성보다는 클 수 있다. 예시적으로 제2버퍼층(121b)은 AlGaN일 수 있으나 반드시 이에 한정하지 않는다.The
제3버퍼층(121c)은 제1서브층(미도시)과 제2서브층(미도시)이 교번 적층된 구조일 수 있다. 예시적으로 제1서브층은 AlN 또는 AlGaN일 수 있고 제2서브층은 AlGaN일 수 있다. 제1서브층과 제2서브층이 모두 AlGaN인 경우 제1서브층의 알루미늄 조성이 제2서브층보다 높을 수 있다. 제1서브층과 제2서브층은 약 40 내지 60쌍(pair)일 수 있으나 반드시 이에 한정하지 않는다.The
제3버퍼층(121c)은 반도체층에 가해지는 응력을 완화하는 역할을 수행할 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 제3버퍼층(121c)은 분리층으로 기능할 수도 있다. The
상대적으로 알루미늄 조성이 작은 제2서브층은 LLO(Laser Lift-off) 공정시 반도체 구조물(120)에 조사되는 레이저 광을 흡수하여 분해될 수 있다. 따라서, 제1버퍼층(121a)과 성장 기판이 반도체 구조물(120)에서 제거될 수 있다. 이를 위해 제2서브층의 알루미늄 조성은 LLO 레이저를 흡수할 수 있을 만큼 낮을 수 있다. 예시적으로 제2서브층의 알루미늄 조성은 제1서브층의 알루미늄 조성의 30% 내지 60%일 수 있으나 반드시 이에 한정하지 않고, LLO 레이저 파장에 대응되는 밴드갭을 갖도록 알루미늄 조성을 구성할 수 있다.The second sub-layer having a relatively small aluminum composition can be decomposed by absorbing laser light irradiated to the
제4버퍼층(121d)은 제3버퍼층(121c)보다 알루미늄 조성이 높을 수 있다. 제4버퍼층(121d)은 알루미늄 조성을 다시 높여 반도체 구조물(120)의 결정성을 향상시킬 수 있다. 예시적으로 제4버퍼층(121d)의 알루미늄 조성은 제2버퍼층(121b)의 알루미늄 조성과 동일할 수도 있다. 제5버퍼층(121e)은 제4버퍼층(121d)보다 알루미늄 조성이 낮을 수 있다. 제4버퍼층(121d) 및 제5버퍼층(121e)은 AlGaN일 수 있으나 반드시 이에 한정하지 않는다.The
제1 도전형 반도체층(124)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1도펀트가 도핑될 수 있다. 제1 도전형 반도체층(124)은 Inx1Aly1Ga1 -x1-y1N(0≤x1≤1, 0<y1≤1, 0≤x1+y1≤1)의 조성식을 갖는 반도체 재료, 예를 들어 AlGaN, AlN, InAlGaN 등에서 선택될 수 있다. 그리고, 제1도펀트는 Si, Ge, Sn, Se, Te와 같은 n형 도펀트일 수 있다. 제1도펀트가 n형 도펀트인 경우, 제1도펀트가 도핑된 제1 도전형 반도체층(124)은 n형 반도체층일 수 있다.The first
제1 도전형 반도체층(124)은 제1 서브 반도체층(124a), 제2 서브 반도체층(124b), 제3 서브 반도체층(124c), 및 제4 서브 반도체층(124d)을 포함할 수 있다.The first
제4 서브 반도체층(124d)은 활성층(126)에 가장 가까이 배치될 수 있다. 제4 서브 반도체층(124d)의 알루미늄 조성은 제1 서브 반도체층(124a)과 동일하거나 낮을 수 있다. The fourth
반도체 구조물(120)이 심자외선 파장대의 광(UV-C)을 방출하는 경우, 제4 서브 반도체층(124d)의 알루미늄 조성은 40% 내지 70%이고, 제1 서브 반도체층(124a)의 알루미늄 조성은 50% 내지 80%일 수 있다. The aluminum composition of the fourth
제4 서브 반도체층(124d)의 알루미늄 조성이 40% 이상일 때 활성층(126)에서 방출되는 심자외선 파장대의 광(UV-C)의 흡수율을 낮추어 광 추출 효율을 개선할 수 있다. 또한, 제4 서브 반도체층(124d)의 알루미늄 조성이 70% 이하일 때 활성층(126)으로의 전류 주입 특성 및 제4 서브 반도체층(124d) 내에서의 전류 확산 특성을 확보할 수 있다. When the aluminum composition of the fourth
또한, 제1 서브 반도체층(124a)의 알루미늄 조성이 50% 이상일 때 활성층(126)에서 방출되는 심자외선 파장대의 광(UV-C)의 흡수율을 낮추어 광추출효율을 개선할 수 있고, 80% 이하일 때 활성층(126)으로의 전류 주입 특성 및 제1 서브 반도체층(124a) 내에서의 전류 확산 특성을 확보할 수 있다.Further, when the aluminum composition of the first
또한, 제4 서브 반도체층(124d)의 알루미늄 조성보다 제1 서브 반도체층(124a)의 알루미늄 조성이 높을 수도 있다. 이 경우 굴절률의 차이에 의해서 활성층(126)에서 반도체 구조물(120) 외부로 광이 추출되기 더 유리할 수 있어 반도체 구조물(120)의 광추출효율이 개선될 수 있다.In addition, the aluminum composition of the first
제4 서브 반도체층(124d)의 두께는 제1 서브 반도체층(124a)의 두께보다 얇을 수 있다. 제1 서브 반도체층(124a)은 제4 서브 반도체층(124d)의 두께의 130%이상일 수 있다. 이러한 구성에 의하면 알루미늄 조성이 높은 제1 서브 반도체층(124a)의 두께를 충분히 확보한 후에 제3 서브 반도체층(124c)이 배치되므로 전체 반도체 구조물(120)의 결정성이 향상될 수 있다.The thickness of the fourth
제3 서브 반도체층(124c)의 알루미늄 조성은 제1 도전형 반도체층(124) 및 제2 도전형 반도체층(127)의 알루미늄 조성보다 낮을 수 있다. 제3 서브 반도체층(124c)은 LLO(Laser Lift-off) 공정시 반도체 구조물(120)에 조사되는 레이저를 흡수하여 활성층(126)이 손상되는 것을 방지할 수 있다. 따라서, 반도체 소자의 광학적 특성 및 전기적 특성이 향상될 수 있다.The aluminum composition of the third
제3 서브 반도체층(124c)의 두께와 알루미늄 조성은 LLO 공정 시 반도체 구조물(120)에 조사되는 레이저를 흡수하기 위해 적절히 조절될 수 있다. 따라서 제3 서브 반도체층(124c)의 알루미늄 조성은 LLO 공정시 사용하는 레이저 파장에 대응될 수 있으며 LLO용 레이저의 피크 파장이 200nm 내지 300nm인 경우 제3 서브 반도체층(124c)의 알루미늄 조성은 30% 내지 60%일 수 있다. The thickness of the third
제4 서브 반도체층(124d)과 활성층(126) 사이에는 제어층(124e)이 배치될 수 있다. 제어층(124e)은 제1 도전형 반도체층(124)에서 활성층(126) 방향으로 주입되는 제1 캐리어의 에너지를 저하시켜 활성층(126)에서 재결합하는 제1 및 제2 캐리어의 농도 또는 밀도의 균형을 맞출 수 있다. 따라서 발광 효율을 개선하여 반도체 소자의 광 출력 특성을 개선할 수 있다. 제어층(124e)의 알루미늄 조성은 제1 도전형 반도체층(124), 활성층(126), 및 제2 도전형 반도체층(127)보다 높을 수 있다. 예시적으로 제어층(124e)은 n+AlGaN층일 수 있다.A
활성층(126)은 제1 도전형 반도체층(124)과 제2 도전형 반도체층(127) 사이에 배치될 수 있다. 활성층(126)은 제1 도전형 반도체층(124)을 통해서 주입되는 전자(또는 정공)와 제2 도전형 반도체층(127)을 통해서 주입되는 정공(또는 전자)이 만나는 층이다. 활성층(126)은 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 자외선 파장을 가지는 빛을 생성할 수 있다.The
활성층(126)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있다.The
활성층(126)은 복수 개의 우물층(126a)과 장벽층(126b)을 포함할 수 있다. 우물층(126a)과 장벽층(126b)은 Inx2Aly2Ga1 -x2- y2N(0≤x2≤1, 0<y2≤1, 0≤x2+y2≤1)의 조성식을 가질 수 있다. 우물층(126a)은 발광하는 파장에 따라 알루미늄 조성이 달라질 수 있다.The
제2 도전형 반도체층(127)은 활성층(126) 상에 배치되며, Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 반도체층(127)에 제2도펀트가 도핑될 수 있다.The second
제2 도전형 반도체층(127)은 Inx5Aly2Ga1 -x5- y2N(0≤x5≤1, 0<y2≤1, 0≤x5+y2≤1)의 조성식을 갖는 반도체 물질 또는 AlGaN, AlInN, AlN, AlGaAs, AlGaInP 중 선택된 물질로 형성될 수 있다.A second
제2도펀트가 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트인 경우, 제2도펀트가 도핑된 제2 도전형 반도체층(127)은 p형 반도체층일 수 있다.When the second dopant is a p-type dopant such as Mg, Zn, Ca, Sr, or Ba, the second conductivity
차단층(129)은 활성층(126)과 제2 도전형 반도체층(127) 사이에 배치될 수 있다. 차단층(129)은 제1 도전형 반도체층(124)에서 공급된 캐리어가 제2 도전형 반도체층(127)으로 빠져나가는 흐름을 차단하여, 활성층(126) 내에서 전자와 정공이 재결합할 확률을 높일 수 있다.The
차단층(129)의 에너지 밴드갭은 활성층(126) 및 제2 도전형 반도체층(127)의 에너지 밴드갭보다 클 수 있다. 차단층(129)은 제2 도펀트가 도핑되므로 제2 도전형 반도체층(127)의 일부 영역으로 정의될 수도 있다. 즉, 제2 도전형 반도체층(127)은 P형 반도체층과 차단층(129)을 포함하는 개념으로 정의할 수도 있다.The energy band gap of the
차단층(129)은 Inx1Aly1Ga1 -x1- y1N(0≤x1≤1, 0≤y1≤1, 0≤x1+y1≤1)의 조성식을 갖는 반도체 재료, 예를 들어 AlGaN, AlN, InAlGaN 등에서 선택될 수 있으나 이에 한정하지 않는다.The
실시 예에 따르면, 제1 도전형 반도체층(124), 활성층(126), 차단층(129), 및 제2 도전형 반도체층(127)은 모두 알루미늄을 포함할 수 있다. 따라서, 제1 도전형 반도체층(124), 활성층(126), 차단층(129), 및 제2 도전형 반도체층(127)은 AlGaN, InAlGaN 또는 AlN 조성을 가질 수 있다.The first
차단층(129)은 알루미늄 조성이 50% 내지 100%일 수 있다. 차단층(129)의 알루미늄 조성이 50% 이상인 경우 캐리어의 이동을 차단하기 위한 충분한 에너지 장벽을 가질 수 있고, 활성층(126)에서 방출하는 광을 흡수하지 않을 수 있다. The
차단층(129)은 제1차단층(129a)과 제2차단층(129b)을 포함할 수 있다. 제1차단층(129a)은 제1 도전형 반도체층(124)에서 제2 도전형 반도체층(127)으로 향하는 방향으로 알루미늄 조성이 높아질 수 있다. The
제1차단층(129a)의 알루미늄 조성은 80% 내지 100%일 수 있다. 따라서, 제1차단층(129a)은 반도체 구조물(120) 내에서 Al 조성이 가장 높은 부분일 수 있다. 제1차단층(129a)은 AlGaN일 수도 있고 AlN일 수도 있다. 또는 제1차단층(129a)은 AlGaN과 AlN이 교대로 배치되는 초격자층일 수도 있다.The aluminum composition of the
제1차단층(129a)의 두께는 약 0.1nm 내지 4nm일 수 있다. 캐리어(예: 전자)의 이동을 효율적으로 차단하기 위해서는 제1차단층(129a)의 두께는 0.1nm이상으로 배치할 수 있다. 또한, 제2 도전형 반도체층(127)에서 활성층(126)으로 캐리어(예: 정공)의 주입 효율을 확보하기 위해 제1차단층(129a)의 두께는 4nm이하로 배치할 수 있다. The thickness of the
제1차단층(129a)과 제2차단층(129b) 사이에 배치된 제3차단층(129c)은 도펀트를 포함하지 않는 구간을 포함할 수 있다. 따라서, 제3차단층(129c)은 도펀트가 제2 도전형 반도체층(127)으로부터 활성층(126)으로 확산되는 것을 방지하는 역할을 수행할 수 있다.The
제2 도전형 반도체층(127)은 제5 서브 반도체층(127a), 제6 서브 반도체층(127b), 및 제7 서브 반도체층(127c)을 포함할 수 있다.The second conductivity
제5 서브 반도체층(127a)은 상대적으로 균일한 알루미늄 조성을 가져 반도체 구조물(120)의 정공 주입 효율을 향상시키거나 결정성을 개선할 수 있다. 제5 서브 반도체층(127a)의 두께는 20nm 내지 60nm일 수 있다. 제5 서브 반도체층(127a)의 알루미늄 조성은 40% 내지 80%일 수 있다. The fifth
제6 서브 반도체층(127b)의 두께는 10nm 보다 크고 50nm보다 작을 수 있다. 예시적으로 제6 서브 반도체층(127b)의 두께는 25nm일 수 있다. 제6 서브 반도체층(127b)의 두께가 10nm보다 두꺼운 경우 수평 방향으로 저항이 감소하여 전류 확산 효율이 향상될 수 있다. 또한, 제6 서브 반도체층(127b)의 두께가 50nm보다 작은 경우에는 활성층(126)에서 제6 서브 반도체층(127b)으로 입사된 광이 흡수되는 경로가 단축될 수 있고, 반도체 소자의 광 추출 효율이 향상될 수 있다.The thickness of the sixth
제6 서브 반도체층(127b)의 알루미늄 조성은 우물층(126a)의 알루미늄 조성보다 높을 수 있다. 심자외선 또는 원자외선 광을 생성하기 위한 우물층(126a)의 알루미늄 조성은 약 20% 내지 60%일 수 있다. 따라서, 제6 서브 반도체층(127b)의 알루미늄 조성은 40%보다 크고 80%보다 작을 수 있다. 예시적으로, 우물층(126a)의 알루미늄 조성이 30%인 경우 제6 서브 반도체층(127b)의 알루미늄 조성은 40%일 수 있다.The aluminum composition of the sixth
만약, 제6 서브 반도체층(127b)의 평균 알루미늄 조성이 우물층(126a)의 알루미늄 조성보다 낮은 경우 제6 서브 반도체층(127b)이 자외선 광을 흡수하는 확률이 높기 때문에 광 추출 효율이 떨어질 수 있다.If the average aluminum composition of the sixth
제7 서브 반도체층(127c)은 제2 전극과 접하는 반도체 구조물(120)의 표면층일 수 있다. 제2 전극을 통해 제7 서브 반도체층(127c)으로 전류를 주입할 수 있고, 전류 주입 효율은 제7 서브 반도체층(127c)과 제2 전극 사이의 저항에 의해 제어될 수 있다. 제7 서브 반도체층(127c)과 제2 전극 사이의 저항은 오믹 컨택, 쇼트키 컨택, 또는 터널 효과 중 적어도 하나 이상의 작용에 의할 수 있으나, 반드시 이에 한정하는 것은 아니다.The seventh
제7 서브 반도체층(127c)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1 도펀트가 도핑될 수 있다. 제7 서브 반도체층(127c)은 Inx1Aly1Ga1 -x1-y1N(0≤x1≤1, 0<y1≤1, 0≤x1+y1≤1)의 조성식을 갖는 반도체 재료, 예를 들어 AlGaN, InAlGaN, AlN 등에서 선택될 수 있다. 그리고, 제1 도펀트는 Si, Ge, Sn, Se, Te와 같은 n형 도펀트일 수 있다. 즉, 제7 서브 반도체층(127c)은 제1 도전형 반도체층(124)과 동일한 n형 반도체층일 수 있다.The seventh
그러나, 제7 서브 반도체층(127c)은 제1 도펀트와 제2 도펀트를 모두 포함할 수 있다. 제1 도펀트는 의도적으로 도핑된 반면, 제2 도펀트는 제2 도전형 반도체층(127)에 도핑된 제2 도펀트가 확산된 것일 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고, 캐리어의 활성화를 위해 제7 서브 반도체층(127c)에 의도적으로 제1 도펀트와 제2 도펀트를 함께 도핑할 수도 있다.However, the seventh
제7 서브 반도체층(127c)에 제1 도펀트만을 도핑하여도 메모리 효과(Memory Effect)에 의해 제2 도펀트의 도핑 농도가 제1 도펀트의 도핑 농도보다 높을 수 있다. Even if only the first dopant is doped to the seventh
이때, 제7 서브 반도체층(127c)에 도핑된 제1 도펀트와 제2 도펀트의 농도비는 0.01:1.0 내지 0.8:1.0일 수 있다. 농도비가 0.01:1.0 내지 0.8:1.0인 경우 터널 효과(Tunnel Effect)에 의해 오믹 저항이 낮아질 수 있다.At this time, the concentration ratio of the first dopant and the second dopant doped to the seventh
예시적으로 제7 서브 반도체층(127c)의 제1 도펀트 농도는 1×1018cm-3 내지 2×1020cm-3 일 수 있다. 또한, 제7 서브 반도체층(127c)의 제2 도펀트의 농도는 1×1019cm-3 내지 2×1021cm-3 일 수 있다.Illustratively, the first dopant concentration of the seventh
이때, 제7 서브 반도체층(127c)의 제1 도펀트 농도는 제1 도전형 반도체층(124)의 제1 도펀트 농도 및 장벽층(126b)의 제1 도펀트 농도와 동일하거나 높을 수 있다.At this time, the first dopant concentration of the seventh
제7 서브 반도체층(127c)의 두께는 1nm 내지 10nm일 수 있다. 제7 서브 반도체층(127c)의 두께가 10nm보다 두꺼운 경우에는 캐리어 주입 효율이 떨어지는 문제가 있다. 따라서, 제7 서브 반도체층(127c)의 두께는 제1 도전형 반도체층(124) 및 제2 도전형 반도체층(127)보다 작을 수 있다.The thickness of the seventh
제7 서브 반도체층(127c)의 알루미늄 조성은 20% 내지 70%일 수 있다. 알루미늄의 조성이 20% 이상인 경우 자외선을 발광하는 우물층(126a)과의 알루미늄 조성 차이가 줄어들어 광 흡수가 개선될 수 있다. 또한, 알루미늄의 조성이 70% 이하인 경우 동작 전압이 낮아지므로 광 출력이 개선될 수 있다.The aluminum composition of the seventh
제7 서브 반도체층(127c)은 표면에 가까워질수록 알루미늄 조성이 감소할 수 있다. 제6 서브 반도체층(127b)의 감소폭은 제7 서브 반도체층(127c)의 감소폭과 상이할 수도 있고 동일할 수도 있다. The closer to the surface the seventh
실시 예에 따르면, 제7 서브 반도체층(127c)의 알루미늄 조성(Q3)은 우물층(126a)의 알루미늄 조성(Q10) 및 제3 서브 반도체층(124c)의 알루미늄 조성(Q4) 보다 낮을 수 있다. 이 경우 제2 전극과의 저항을 효과적으로 낮출 수 있다. According to the embodiment, the aluminum composition Q3 of the seventh
그러나 반드시 이에 한정하는 것은 아니고, 제7 서브 반도체층(127c)은 터널 효과에 의해 정공의 주입 효율이 개선되므로 알루미늄 조성을 우물층(126a)과 동일하게 또는 우물층(126a)보다 높게 제어할 수도 있다.However, the present invention is not limited to this, and the seventh
도 3은 본 발명의 제1 실시 예에 따른 반도체 구조물의 심스(SIMS, Secondary Ion Mass Spectroscopy) 데이터이고, 도 4는 알루미늄의 이온 강도를 보여주는 도면이고, 도 5는 제1도펀트 이온 농도와 제2도펀트 이온 농도를 보여주는 도면이고, 도 6은 도 3의 제1변형예이고, 도 7은 도 3의 제2변형예이다.FIG. 3 is a SIMS (Secondary Ion Mass Spectroscopy) data of a semiconductor structure according to the first embodiment of the present invention, FIG. 4 is a diagram showing the ionic strength of aluminum, FIG. 6 is a first modification of FIG. 3, and FIG. 7 is a second modification of FIG. 3.
도 3을 참조하면, 반도체 구조물(120)은 제1 도전형 반도체층(124)에서 제2 도전형 반도체층(127)으로 갈수록 알루미늄(Al), 갈륨(Ga), 제1 도펀트, 제2 도펀트의 스펙트럼이 변화할 수 있다. 제1 도펀트는 실리콘(Si)일 수 있고 제2 도펀트는 마그네슘(Mg)일 수 있으나 반드시 이에 한정하지 않는다. Referring to FIG. 3, the
심스 (SIMS) 데이터는 비행 시간형 2차 이온 질량 분석법(TOF-SIMS, Time-of-Flight Secondary Ion Mass Spectrometry)에 의한 분석 데이터일 수 있다.Sims (SIMS) data may be analytical data by time-of-flight secondary ion mass spectrometry (TOF-SIMS).
심스 (SIMS) 데이터는 1차 이온을 타켓의 표면에 조사하여 방출되는 2차 이온의 개수를 카운팅하여 분석할 수 있다. 이때, 1차 이온은 O2 +, Cs+ Bi+등에서 선택될 수 있고, 가속 전압은 20 내지 30 keV 내에서 조절될 수 있고, 조사 전류는 0.1 pA 내지 5.0pA에서 조절될 수 있고, 조사 면적은 20nm×20nm일 수 있다. SIMS data can be analyzed by counting the number of secondary ions emitted by irradiating the surface of the target with primary ions. In this case, the primary ion may be selected from O 2 + , Cs + Bi +, etc., and the acceleration voltage may be adjusted within 20 to 30 keV, the irradiation current may be controlled from 0.1 pA to 5.0 pA, May be 20 nm x 20 nm.
심스 (SIMS) 데이터는 제2 도전형 반도체층(127)의 표면(E0, 깊이가 0인 지점)에서 제1 도전형 반도체층(124) 방향으로 점차 식각하면서 2차 이온 질량 스펙트럼을 수집할 수 있다. 2차 이온은 반도체층을 이루는 구성원소일 수 있다. 예시적으로 2차 이온은 알루미늄, 갈륨, 제1도펀트, 및 제2도펀트일 수 있으나 반드시 이에 한정하지 않는다.The SIMS data can be acquired by gradually etching the surface of the second conductivity
심스 분석에 의한 결과는 2차 이온의 강도 또는 2차 이온의 도핑 농도에 대한 스펙트럼으로 해석할 수 있는데, 2차 이온 강도 또는 도핑 농도의 해석에 있어서 5% 이내, 즉 해당 도핑 농도의 0.95배 내지 1.05배의 크기를 갖는 노이즈를 포함할 수 있다. 따라서, "같다/동일하다" 라는 기재는 하나의 특정 2차 이온 강도 또는 도핑 농도의 0.95배 이상 내지 1.05배 이하의 노이즈를 포함하는 의미일 수 있다.The results of the sim- ulation analysis can be interpreted as the intensity of the secondary ion or the spectrum of the doping concentration of the secondary ion within 5% in the analysis of secondary ion intensity or doping concentration, And may include noise having a magnitude of 1.05 times. Thus, the phrase "same / same" may mean a specific secondary ion intensity or a noise comprising no less than 0.95 times to no more than 1.05 times the doping concentration.
예시적으로 제1지점에 인접한 피크가 있으나 제1지점의 0.95배 내지 1.05배의 크기를 갖는 경우, 주변의 피크는 제1지점의 알루미늄 강도와 동일한 강도를 갖는 것으로 이해될 수 있다. 이때 일정 구간의 도핑 농도, 이온 강도, 및 피크는 가장 높은 지점을 의미할 수 있다.Illustratively, if there is a peak adjacent to the first point but has a magnitude of 0.95 to 1.05 times the first point, it can be understood that the surrounding peak has the same intensity as the aluminum strength at the first point. In this case, the doping concentration, ionic strength, and peak of a certain period may mean the highest point.
실시 예에 따른 이온 강도는 측정 조건에 따라 증감될 수 있다. 그러나, 1차 이온의 강도가 증가하면 2차 이온(알루미늄 이온)의 강도 그래프도 전체적으로 증가하고, 1차 이온의 강도가 감소하면 2차 이온(알루미늄 이온)의 강도 그래프도 전체적으로 감소할 수 있다. 따라서, 두께 방향으로 이온 강도의 변화는 측정 조건을 변경하여도 유사할 수 있다.The ionic strength according to the embodiment can be increased or decreased depending on the measurement conditions. However, as the intensity of the primary ion increases, the intensity graph of the secondary ion (aluminum ion) also increases as a whole. When the intensity of the primary ion decreases, the intensity graph of the secondary ion (aluminum ion) may also decrease overall. Therefore, the change in the ion intensity in the thickness direction may be similar even if the measurement conditions are changed.
도 3 및 도 4를 참조하면, 반도체 구조물(120) 내에서 2차 이온 강도(예를 들어, 알루미늄)가 가장 높은 제12 이온 강도(P12)와 가장 낮은 이온 강도를 갖는 제3 이온 강도(P3)를 기준으로 각 지점들을 정의할 수 있다.3 and 4, it can be seen that the secondary ionic strength (e.g., aluminum) in the
제12 이온 강도(P12)는 반도체 구조물의 표면(E0)에서 가장 멀게 배치될 수 있다. 또한, 제12 이온 강도(P12)를 포함하는 버퍼층이 활성층과 기판 사이에서 에어갭을 가질 수 있다. 이때, 활성층에서 방출되는 광이 에어갭에서 산란되어 광 추출 효율이 개선될 수 있다.The twelfth ionic strength P12 may be disposed farthest from the surface E0 of the semiconductor structure. In addition, a buffer layer containing the twelfth ionic strength (P12) may have an air gap between the active layer and the substrate. At this time, the light emitted from the active layer is scattered in the air gap, so that the light extraction efficiency can be improved.
제1 이온 강도(P1)는 제3 이온 강도(P3)와 제12 이온 강도(P12) 사이에서 가장 높을 수 있다. 제12 이온 강도(P12)와 제1 이온 강도(P1)는 서로 이격되어 배치될 수 있다. 제1 이온 강도(P1)와 제3 이온 강도(P3) 사이의 거리는 제1 이온 강도(P1)와 제12 이온 강도(P12) 사이의 거리보다 작을 수 있다.The first ionic strength P1 may be highest between the third ionic strength P3 and the twelfth ionic strength P12. The twelfth ionic strength P12 and the first ionic strength P1 may be disposed apart from each other. The distance between the first ion intensity P1 and the third ion intensity P3 may be smaller than the distance between the first ion intensity P1 and the twelfth ion intensity P12.
제2 이온 강도(P2)는 제1 이온 강도(P1)와 제12 이온 강도(P12) 사이에 배치될 수 있다. 제2 이온 강도(P2)는 제1 이온 강도(P1) 및 제12 이온 강도(P12)와 이격되어 배치될 수 있다.The second
제2 이온 강도(P2)는 제12 이온 강도(P12)보다 제1 이온 강도(P1)에 더 가까이 배치될 수 있다. 구체적으로, 제2 이온 강도(P2)는 제1 도전형 반도체층(124)의 이온 강도 중에서 가장 낮은 제4 이온 강도(P4)와 제1 이온 강도(P1) 사이에서 가장 강도가 높을 수 있다.The second
활성층(126)은 제1 이온 강도(P1)와 제2 이온 강도(P2) 사이에 배치될 수 있고, 복수 개의 피크(P61)와 밸리(P62)를 포함할 수 있다. 피크(P61)의 이온 강도는 밸리(P62)의 이온 강도보다 클 수 있다. 피크(P61)는 장벽층(126b)의 이온 강도일 수 있고, 밸리(P62)는 우물층(126a)의 이온 강도일 수 있다.The
피크(P61)의 이온 강도는 제1 이온 강도(P1) 및 제2 이온 강도(P2)보다 작을 수 있다. 따라서, 제2 이온 강도(P2)보다 제1방향(D2)으로 이격된 반도체층에서 활성층으로 주입되는 캐리어의 에너지를 낮추어, 제1 이온 강도(P1)에서 D1 방향으로 넘어가는 것을 방지하여 발광 효율을 개선할 수 있다.The ion intensity of the peak P61 may be smaller than the first ion intensity P1 and the second ion intensity P2. Therefore, the energy of the carrier injected into the active layer from the semiconductor layer spaced apart from the second ion intensity P2 in the first direction D2 is lowered to prevent the first ion intensity P1 from falling in the direction D1, Can be improved.
제4 이온 강도(P4)는 제1 이온 강도(P1)와 제12 이온 강도(P12) 사이의 구간에서 가장 낮을 수 있다. 따라서, 활성층(126)으로 레이저가 침투하지 못하도록 흡수함으로써 LLO 공정에 의해 활성층(126)이 손상되는 것을 방지할 수 있다. The fourth ionic strength P4 may be lowest in the interval between the first ionic strength P1 and the twelfth ionic strength P12. Therefore, the
제5 이온 강도(P5)는 제2 이온 강도(P2)와 제4 이온 강도(P4) 사이에 배치될 수 있다. 제5 이온 강도(P5)는 제2 이온 강도(P2)보다는 작고 제4 이온 강도(P4) 보다는 클 수 있다. 제2 이온 강도(P2)와 제4 이온 강도(P4)의 사이 구간은 상대적으로 균일하게 제5 이온 강도(P5)를 가질 수 있다.The fifth ionic strength P5 may be disposed between the second ionic strength P2 and the fourth ionic strength P4. The fifth ionic strength P5 may be less than the second ionic strength P2 and greater than the fourth ionic strength P4. The interval between the second
제9 이온 강도(P9)는 제4 이온 강도(P4)와 제12 이온 강도(P12) 사이의 구간에서 가장 높을 수 있다. 제9 이온 강도(P9)는 이웃한 제8 이온 강도(P8)와 동일할 수도 있고 더 높을 수도 있다. 실시 예에 따르면, 제9 이온 강도(P9), 제8 이온 강도(P8), 제7 이온 강도(P7), 및 제4 이온 강도(P4)는 제1방향(D1)으로 순차적으로 감소할 수 있다. 따라서, 제9 이온 강도(P9)에서 제4 이온 강도(P4)로 단계적으로 강도를 낮추어 결정성 저하를 방지할 수 있다.The ninth ionic strength P9 can be the highest in the interval between the fourth ionic strength P4 and the twelfth ionic strength P12. The ninth ionic strength P9 may be equal to or higher than the neighboring eighth ionic strength P8. According to the embodiment, the ninth ionic strength P9, the eighth ionic strength P8, the seventh ionic strength P7, and the fourth ionic strength P4 can be sequentially decreased in the first direction D1 have. Therefore, it is possible to prevent the deterioration of the crystallinity by gradually lowering the intensity from the ninth ionic strength P9 to the fourth ionic strength P4.
제10 이온 강도(P10)는 제9 이온 강도(P9) 및 제12 이온 강도(P12) 사이 구간에서 가장 낮을 수 있다. 제10 이온 강도(P10)는 제4 이온 강도(P4)보다 클 수 있으나 반드시 이에 한정하는 것은 아니다. 예시적으로 제10 이온 강도(P10)는 제4 이온 강도(P4)와 동일하거나 더 작을 수도 있다.The tenth ionic strength (P10) may be lowest in the interval between the ninth ionic strength (P9) and the twelfth ionic strength (P12). The tenth ionic strength P10 may be greater than the fourth ionic strength P4, but is not limited thereto. Illustratively, the tenth ionic strength P10 may be equal to or less than the fourth ionic strength P4.
제1 이온 강도(P1)는 제2 도전형 반도체층(127) 내에서 가장 높을 수 있다. 따라서, 제1 캐리어가 제2 도전형 반도체층(127)에서 제2 캐리어와 비발광성 재결합하는 것을 방지할 수 있다. 따라서, 반도체 소자의 광 출력을 개선할 수 있다. 제1 이온 강도(P1)는 제1차단층(129a)의 이온 강도일 수 있으나, 반드시 이에 한정하지는 않는다.The first ionic strength P1 may be the highest in the second conductivity
제3 이온 강도(P3)는 반도체 구조물(120) 내에서 이온 강도가 가장 낮을 수 있다. 제3 이온 강도(P3)는 반도체 구조물(120)이 제2전극과 접촉하는 지점에서의 이온 강도일 수 있다. 실시 예에 따르면, 반도체 구조물(120)의 표면에서 AlGaN 조성을 가지므로 자외선 광의 흡수율이 줄어들어 광 추출 효율이 개선될 수 있고, 제2 전극과 제3 이온 강도(P3) 사이의 저항이 작아질 수 있어 발광 소자의 광학적 특성과 전기적인 특성을 개선할 수 있다. The third ionic strength P3 may have the lowest ionic strength in the
제1 이온 강도(P1)는 제2 도전형 반도체층(127)의 최대 이온 강도(제3최대강도)일 수 있고, 제3 이온 강도(P3)는 제2 도전형 반도체층(127)의 최소 이온 강도(제3최소강도)일 수 있다. The first
제1 도전형 반도체층(124)에서 방출하는 알루미늄 이온 강도는 제2, 제4, 제5, 제7, 및 제8 이온 강도(P2, P4, P5, P7, P8)를 가질 수 있다. 이때, 제2 이온 강도(P2) 및/또는 제8 이온 강도(P8)는 제1 도전형 반도체층(124)의 최대 이온 강도(제1최대강도)일 수 있고, 제4 이온 강도(P4)는 제1 도전형 반도체층(124)의 최소 이온 강도(제2최소강도)일 수 있다.The aluminum ion intensity emitted from the first conductivity
제2 이온 강도(P2)는 제1 이온 강도(P1) 및 제12 이온 강도(P12)보다 작을 수 있다. 제2 이온 강도(P2)는 제1 도전형 반도체층(124) 내에서 가장 높을 수 있으나, 반드시 이에 한정하는 것은 아니고 제2 이온 강도(P2)는 제8 이온 강도(P8)와 동일하거나 더 낮을 수 있다. The second
제2 이온 강도(P2)는 제어층(124e)의 이온 강도일 수 있다. 제어층(124e)의 알루미늄 이온 강도가 높으므로 제1 도전형 반도체층(124)에서 활성층(126) 방향으로 주입되는 제1 캐리어 에너지가 저하되어 활성층(126)에서 재결합하는 제1 및 제2 캐리어의 농도 또는 밀도의 균형을 맞출 수 있다. 따라서 발광 효율을 개선하여 반도체 소자의 광출력 특성을 개선할 수 있다. The second ionic strength P2 may be the ionic strength of the
제4 이온 강도(P4)는 제2 이온 강도(P2)에서 제1 방향(D2)으로 알루미늄의 이온 강도가 가장 낮은 지점일 수 있다. 제1 방향(D2)은 반도체 구조물(120)의 표면(E0)에서 멀어지는 방향일 수 있다. 제4 이온 강도(P4)는 제1 도전형 반도체층(124) 내에서 이온 강도가 가장 낮을 수 있다. The fourth ionic strength P4 may be a point at which the ionic strength of aluminum is lowest in the first direction D2 from the second ionic strength P2. The first direction D2 may be a direction away from the surface E0 of the
제4 이온 강도(P4)는 제3 서브 반도체층(124c)의 이온 강도일 수 있다. 따라서, 반도체 소자의 공정 중에 있어서 Laser Lift-Off(이하 LLO) 공정이 적용되는 경우, 활성층(126)으로 레이저가 침투하지 못하도록 레이저를 흡수함으로써 LLO 공정에 의해 활성층(126)이 손상되는 것을 방지할 수 있다.The fourth ionic strength P4 may be the ionic strength of the third
또한, 제4 이온 강도(P4)가 충분히 낮으므로 제1전극과의 저항이 낮아져 반도체 구조물(120)로 주입하는 전류의 주입 효율을 개선할 수 있다. 이러한 이유로 제4 이온 강도(P4)는 제2 이온 강도(P2)에서 제1 방향(D2)으로 가장 낮게 배치될 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 제4 이온 강도(P4)는 버퍼층(121)의 제10 이온 강도(P10)와 동일하거나 더 높을 수 있다.In addition, since the fourth ionic strength P4 is sufficiently low, the resistance with respect to the first electrode is lowered, and the injection efficiency of the current injected into the
제5 이온 강도(P5)는 제2 이온 강도(P2)와 제4 이온 강도(P4) 사이에 배치될 수 있다. 제5 이온 강도(P5)는 제4 서브 반도체층(124d)의 이온 강도일 수 있다. 제4 서브 반도체층(124d)의 두께에 해당하는 영역은 균일하게 제5 이온 강도(P5)를 가질 수 있다. 따라서, 활성층(126)으로 주입되는 전류의 밀도가 균일해질 수 있다. 제5 이온 강도(P5)는 제2 이온 강도(P2)보다 작고 제4 이온 강도(P4)보다 클 수 있다.The fifth ionic strength P5 may be disposed between the second ionic strength P2 and the fourth ionic strength P4. The fifth ionic strength P5 may be the ionic strength of the fourth
제7 이온 강도(P7)는 제4 이온 강도(P4)에서 제1 방향(D2)으로 이격되어 배치될 수 있다. 제7 이온 강도(P7)는 제2 서브 반도체층(124b)의 이온 강도일 수 있다. 제2 서브 반도체층(124b)의 두께에 해당하는 영역은 균일하게 제7 이온 강도(P7)를 가질 수 있다.The seventh ionic strength P7 may be disposed apart from the fourth ionic strength P4 in the first direction D2. The seventh ionic strength P7 may be the ionic strength of the second
제8 이온 강도(P8)는 제7 이온 강도(P7)보다 높은 강도를 가질 수 있다. 제8 이온 강도(P8)는 제1 서브 반도체층(124a)의 이온 강도일 수 있다. 제1 서브 반도체층(124a)의 두께에 해당하는 영역은 균일하게 제8 이온 강도(P8)를 가질 수 있다. The eighth ionic strength P8 may have a higher intensity than the seventh ionic strength P7. The eighth ionic strength P8 may be the ionic strength of the first
제1 도전형 반도체층(124)은 제4 이온 강도(P4)를 갖기 위해 순차적으로 제8 이온 강도(P8)와 제7 이온 강도(P7)를 낮출 수 있다. 만약 제7 이온 강도(P7) 없이 제8 이온 강도(P8)에서 바로 제4 이온 강도(P4)로 급격히 이온 강도가 줄어드는 경우 반도체 구조물(120)의 결정성이 악화될 수 있다.The first conductivity
버퍼층(121)에서 방출한 이온 강도는 제8 내지 제12 이온 강도(P8, P9, P10, P11, P12)를 가질 수 있다. 이때, 제12 이온 강도(P12)는 버퍼층(121) 내에서 최대 이온 강도(제1최대강도)일 수 있고, 제10 이온 강도(P10)는 버퍼층(121) 내에서 최소 이온 강도(제1최소강도)일 수 있다.The ion intensity emitted from the
버퍼층(121)의 제8 이온 강도(P8)는 제1 도전형 반도체층(124)의 제8 이온 강도(P8)와 동일할 수 있다. 즉, 제1 도펀트가 유효값을 갖는 지점(C1)을 기준으로 제1 도전형 반도체층(124)과 버퍼층(121)을 구분할 수 있다.The eighth ionic strength P8 of the
제9 이온 강도(P9, 제1중간강도)는 제8 이온 강도(P8)보다 높은 강도를 가질 수 있다. 제9 이온 강도(P9)는 제4버퍼층(121d)의 이온 강도일 수 있다. 제4버퍼층(121d)은 상대적으로 얇은 두께를 가지므로 제9 이온 강도(P9)를 갖는 영역은 상대적으로 좁을 수 있다. 제9 이온 강도(P9)는 제4 이온 강도(P4) 및 제10 이온 강도(P10) 사이의 영역에서 가장 강도가 높을 수 있다. 제9 이온 강도(P9)는 제1 이온강도(P1)와 제12 이온 강도(P12)보다는 작을 수 있으나 제2 이온 강도(P2)보다는 클 수 있다.The ninth ionic strength (P9, first intermediate strength) may have an intensity higher than the eighth ionic strength (P8). The ninth ionic strength P9 may be the ionic strength of the
제10 이온 강도(P10)는 버퍼층(121) 내에서 강도가 가장 작을 수 있다. 제10 이온 강도(P10)는 제3버퍼층(121c)의 이온 강도일 수 있다. 제3버퍼층(121c)은 알루미늄 조성이 높은 제1서브층과 알루미늄 조성이 낮은 제2서브층이 교대로 적층된 초격자층일 수 있다. 그러나, 제1서브층과 제2서브층의 두께가 얇아 균일한 이온 강도를 갖는 것으로 측정될 수 있다. The tenth ionic strength (P10) may have the smallest intensity in the
제3버퍼층(121c)은 초격자 구조로 구성되어 반도체 구조물(120)의 응력을 완화할 수 있다. 또한, LLO 레이저 광 조사시 이를 흡수하여 기판(110)을 분리시킬 수 있다.The
제12 이온 강도(P12)는 반도체 구조물(120) 내에서 이온 강도가 가장 클 수 있다. 제12 이온 강도(P12)는 제1버퍼층(121a)의 이온 강도일 수 있다. 제1버퍼층(121a)은 AlN일 수 있다. 따라서, 플립칩의 경우 AlN 버퍼층에서 알루미늄 이온 강도가 가장 높게 검출될 수 있다. 제11 이온 강도(P11)는 제10 이온 강도(P10)보다 크고 제12 이온 강도(P12)보다 작을 수 있다.The 12th ionic strength (P12) may have the highest ionic strength in the
제1 이온 강도(P1)와 제3 이온 강도(P3)의 비(L2)는 1:0.42 내지 1:0.85일 수 있다. 제3 이온 강도(P3)와 제1 이온 강도(P1)의 비율이 1:0.42 이상인 경우에는 제3 이온 강도(P3)의 알루미늄 강도가 높아질 수 있다. 따라서, 표면층에서 광을 흡수하는 문제를 개선할 수 있다. 또한, 비가 1:0.85보다 작은 경우에는 제3 이온 강도(P3)의 강도가 충분히 낮아져 제2전극과의 접촉저항을 낮출 수 있다.The ratio (L2) of the first ionic strength (P1) to the third ionic strength (P3) may be from 1: 0.42 to 1: 0.85. When the ratio of the third ionic strength (P3) to the first ionic strength (P1) is 1: 0.42 or more, the aluminum strength of the third ionic strength (P3) can be increased. Therefore, the problem of absorbing light in the surface layer can be solved. When the ratio is less than 1: 0.85, the strength of the third ionic strength (P3) is sufficiently low, so that the contact resistance with the second electrode can be lowered.
제12 이온 강도(P12)와 제3 이온 강도(P3)의 비(L1)는 1:0.3 내지 1:0.6일 수 있다. 비율이 1:0.3 이상인 경우에는 제3 이온 강도(P3)의 알루미늄 강도가 높아져 광을 흡수하는 문제를 개선할 수 있다. 또한, 비가 1:0.6보다 작은 경우에는 제2전극과의 접촉저항을 낮출 수 있다.The ratio (L1) of the 12th ionic strength (P12) to the third ionic strength (P3) may be 1: 0.3 to 1: 0.6. When the ratio is 1: 0.3 or more, the aluminum intensity of the third ionic strength (P3) is increased and the problem of light absorption can be solved. When the ratio is less than 1: 0.6, the contact resistance with the second electrode can be lowered.
제3 이온 강도(P3)와 제4 이온 강도(P4)의 비는 1:1.1 내지 1:1.8일 수 있다. 제3 이온 강도(P3)와 제4 이온 강도(P4)의 비율이 1:1.1 내지 1:1.8인 경우에는 제1 전극과의 접촉 저항을 낮추면서도 충분한 이온 강도를 확보하여 자외선 파장대의 광 흡수율을 줄일 수 있다.The ratio of the third ionic strength (P3) to the fourth ionic strength (P4) may be from 1: 1.1 to 1: 1.8. When the ratio of the third ionic strength (P3) to the fourth ionic strength (P4) is 1: 1.1 to 1: 1.8, sufficient ionic strength is secured while lowering the contact resistance with the first electrode, Can be reduced.
제3 이온 강도(P3)와 제10 이온 강도(P10)의 비는 1:1.2 내지 1:2일 수 있다. 제3 이온 강도(P3)와 제10 이온 강도(P10)의 비율이 1:1.2 내지 1:2인 경우에는 반도체 구조물(120)의 응력을 완화하면서도 제10 이온 강도(P10)가 충분히 높아져 자외선 파장대의 광 흡수율을 줄일 수 있다.The ratio of the third ionic strength (P3) to the tenth ionic strength (P10) may be from 1: 1.2 to 1: 2. When the ratio of the third ionic strength P3 to the tenth ionic strength P10 is 1: 1.2 to 1: 2, the tenth ionic strength P10 is sufficiently increased while relaxing the stress of the
제2 이온 강도(P2)와 제1 이온 강도(P1)의 비율은 1:1.1 내지 1:2일 수 있다. 제2 이온 강도(P2)와 제1 이온 강도(P1)의 비율이 1:1.1 이상인 경우에는 제1 이온 강도(P1)가 높아져 제1캐리어가 활성층(126)을 통과하는 것을 효과적으로 차단할 수 있다. 또한, 제2 이온 강도(P2)와 제1 이온 강도(P1)의 비율이 1:2이하인 경우에는 활성층(126) 내로 주입되어 발광성 재결합을 하는 제1 캐리어의 농도와 제2 캐리어의 농도의 균형을 이룰 수 있기 때문에 반도체 소자가 발광하는 광량을 향상시킬 수 있다.The ratio of the second ionic strength (P2) to the first ionic strength (P1) may be from 1: 1.1 to 1: 2. When the ratio of the second
제4 이온 강도(P4)와 제2 이온 강도(P2)의 비율은 1:1.2 내지 1:2.5일 수 있다. 제4 이온 강도(P4)와 제2 이온 강도(P2)의 비율이 1:1.2 이상인 경우에는 제4 이온 강도(P4)와 제1 전극 사이의 저항을 낮출 수 있다. 또한, 제4 이온 강도(P4)와 제2 이온 강도(P2)의 비율이 1:2.5이하인 경우에는 제4 이온 강도(P4)가 상승하여 자외선 파장대 광의 흡수율을 줄일 수 있다.The ratio of the fourth ionic strength (P4) to the second ionic strength (P2) may be from 1: 1.2 to 1: 2.5. When the ratio of the fourth ionic strength P4 to the second ionic strength P2 is 1: 1.2 or more, the resistance between the fourth ionic strength P4 and the first electrode can be lowered. When the ratio of the fourth ionic strength P4 to the second ionic strength P2 is 1: 2.5 or less, the fourth ionic strength P4 increases and the absorption rate of the ultraviolet wavelength band light can be reduced.
제5 이온 강도(P5)와 제2 이온 강도(P2)의 비율은 1:1.1 내지 1:2.0일 수 있다. 실시 예의 경우, 심자외선을 발광하는 반도체 구조물(120)은 청색 광을 방출하는 반도체 구조물(120)에 비해 알루미늄을 다량 포함하는 GaN 기반의 물질로 구성될 수 있다. 따라서, 제1 캐리어의 이동도와 제2 캐리어의 이동도의 비율이 청색광을 방출하는 반도체 구조물(120)에 비해 상이할 수 있다. 즉, 제5 이온 강도(P5)와 제2 이온 강도(P2)의 비율이 1:1.1 이상인 경우 상기 활성층(126)으로 주입되는 제1 캐리어의 농도를 확보할 수 있다. 또한, 제5 이온 강도(P5)와 제2 이온 강도(P2)의 비율이 1:2.0이하인 경우에는 제5 이온 강도(P5)가 높아져 결정성이 개선될 수 있다.The ratio of the fifth ionic strength (P5) to the second ionic strength (P2) may be from 1: 1.1 to 1: 2.0. In embodiments, the
제4 이온 강도(P4)와 제5 이온 강도(P5)의 비율은 1:1.1 내지 1:2.0일 수 있다. 제4 이온 강도(P4)와 제5 이온 강도(P5)의 비율이 1:1.1 이상인 경우에는 제5 이온 강도(P5)가 높아져 결정성이 개선될 수 있다. 또한, 제4 이온 강도(P4)와 제5 이온 강도(P5)의 비율이 1:2.0이하인 경우에는 제4 이온 강도(P4)가 상승하여 자외선 파장대 광의 흡수율을 줄일 수 있다.The ratio of the fourth ionic strength (P4) to the fifth ionic strength (P5) may be from 1: 1.1 to 1: 2.0. When the ratio of the fourth ionic strength (P4) to the fifth ionic strength (P5) is 1: 1.1 or more, the fifth ionic strength (P5) increases and crystallinity can be improved. In addition, when the ratio of the fourth ionic strength P4 to the fifth ionic strength P5 is 1: 2.0 or less, the fourth ionic strength P4 increases and the absorption rate of the ultraviolet wavelength band light can be reduced.
제10 이온 강도(P10)는 제4 이온 강도(P4)의 80% 내지 120%일 수 있다. 제10 이온 강도(P10)가 제4 이온 강도(P4)의 80% 보다 높은 경우 자외선 파장대 광의 흡수율을 줄일 수 있고, 제10 이온 강도(P10)가 제4 이온 강도(P4)의 120% 보다 작은 경우 이온 강도가 낮아져 반도체 구조물(120)의 응력을 완화할 수 있다.The tenth ionic strength (P10) may be 80% to 120% of the fourth ionic strength (P4). When the tenth ionic strength P10 is higher than 80% of the fourth ionic strength P4, the absorption rate of ultraviolet light can be reduced, and when the tenth ionic strength P10 is less than 120% of the fourth ionic strength P4 The ionic strength is lowered and the stress of the
제10 이온 강도(P10)와 제8 이온 강도(P9)의 비율은 1:1.1 내지 1:5일 수 있다. 제10 이온 강도(P10)와 제8 이온 강도(P9)의 비율이 1:1.1 이상인 경우에는 제9 이온 강도(P9)가 높아져 결정성이 개선될 수 있다. 또한, 비율이 1:1.5이하인 경우에는 제10 이온 강도(P10)가 상승하여 자외선 파장대 광의 흡수율을 줄일 수 있다.The ratio of the tenth ionic strength (P10) to the eighth ionic strength (P9) may be from 1: 1.1 to 1: 5. When the ratio of the tenth ionic strength (P10) to the eighth ionic strength (P9) is 1: 1.1 or more, the ninth ionic strength (P9) is increased and the crystallinity can be improved. In addition, when the ratio is 1: 1.5 or less, the tenth ionic strength (P10) increases and the absorption rate of ultraviolet wavelength band light can be reduced.
제10 이온 강도(P10)와 제12 이온 강도(P12)의 비율은 1:1.4 내지 1:2일 수 있다. 제10 이온 강도(P10)와 제12 이온 강도(P12)의 비율이 1:1.4 이상인 경우에는 제12 이온 강도(P12)가 높아져 결정성이 개선될 수 있다. 또한, 비율이 1:2이하인 경우에는 제10 이온 강도(P10)가 상승하여 자외선 파장대 광의 흡수율을 줄일 수 있다.The ratio of the tenth ionic strength (P10) to the twelfth ionic strength (P12) may be from 1: 1.4 to 1: 2. When the ratio of the tenth ionic strength (P10) to the twelfth ionic strength (P12) is 1: 1.4 or more, the 12th ionic strength (P12) is increased and the crystallinity can be improved. In addition, when the ratio is 1: 2 or less, the tenth ionic strength (P10) increases and the absorption rate of ultraviolet wavelength band light can be reduced.
도 3 및 도 5를 참조하면, 제1 도펀트(예: Si)의 도핑 농도는 제1 도전형 반도체층(124)에서 제1 도핑 농도(S1)를 가질 수 있다. 이때, 제1 도전형 반도체층(124)은 일부 영역에서 제1 도핑 농도(S1)보다 낮은 도핑 농도(S2)를 가질 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 제1 도전형 반도체층(124)은 전영역에서 도핑 농도가 균일할 수도 있다.Referring to FIGS. 3 and 5, the doping concentration of the first dopant (e.g., Si) may have a first doping concentration S1 in the first
제2 도핑 농도(S4)는 활성층(126)의 장벽층(126b) 및/또는 제4 서브 반도체층(124d)의 도핑 농도일 수 있다. 따라서, 활성층(126)으로 주입하는 제1 캐리어의 주입 효율이 개선될 수 있고, 활성층(126)에서 제1 캐리어와 제2 캐리어가 발광성 재결합하는 효율이 개선될 수 있다. 또한, 동작 전압(Vf)를 낮출 수 있다. 제2 도핑 농도(S4)는 복수 개의 피크와 밸리를 가질 수 있다.The second doping concentration S4 may be a doping concentration of the
제3 도핑 농도(S6)는 반도체 구조물(120)의 표면(E0)에서의 도핑 농도일 수 있다. 제3 도핑 농도(S6)는 제1 도핑 농도(S1) 및 제2 도핑농도(S4)보다 높을 수 있다. 따라서, 따라서, 실시 예에 따른 반도체 구조물(120)은 제2 전극이 배치되는 표면층이 알루미늄과 제1도펀트를 포함하고 있음을 확인할 수 있다.The third doping concentration S6 may be a doping concentration at the surface E0 of the
제4 도핑 농도(S3)는 제1 도전형 반도체층(124)과 활성층(126)과 사이에 배치될 수 있다. 제4 도핑 농도(S3)를 갖는 반도체층은 상대적으로 저항이 높아져 전류를 분산시키는 역할을 수행할 수 있다.The fourth doping concentration S3 may be disposed between the first conductivity
제5 도핑 농도(S5)는 활성층(126)과 제2 도전형 반도체층(127) 사이에 배치될 수 있다. 제5 도핑 농도(S5)는 제2 도펀트의 도핑을 위해 제1 도펀트를 억제하는 과정에서 형성될 수 있다. 제4 도핑 농도(S3)과 제5 도핑 농도(S5)는 제1 내지 제3 도핑 농도(S1, S4, S6)보다 작을 수 있다.The fifth doping concentration S5 may be disposed between the
도 5를 참조하면, 제2 도펀트(예: Mg)의 도핑 농도는 표면(E0)에서 가장 높고, 표면에서 멀어질수록 점차 감소할 수 있다. 반도체 구조물(120)의 표면(E0)에서 제2 도펀트(예: Mg)의 도핑 농도(M1)는 제1 도펀트(예: Si)의 도핑 농도(S6)보다 더 높은 것을 확인할 수 있다. 이는 반도체 구조물(120)의 표면에서 제2 도펀트를 도핑하지 않았음에도 불구하고 메모리 효과에 의해 제2 도펀트의 도핑 농도가 높아지기 때문일 수 있다.Referring to FIG. 5, the doping concentration of the second dopant (for example, Mg) is the highest at the surface E0, and may gradually decrease as the distance from the surface increases. The doping concentration M1 of the second dopant (e.g., Mg) at the surface E0 of the
제2 도펀트는 표면에서 가까워질수록 도핑 농도가 증가하나, 일정 구간에서는 표면에 가까워질수록 도핑 농도가 감소하는 구간(M2과 M3 사이 구간)을 포함할 수 있다. 이러한 역전 구간에 의하면 제2 도펀트의 농도가 줄어들어 저항이 높아지므로 정공의 분산 효율을 개선할 수 있다.The doping concentration of the second dopant increases as the surface of the second dopant approaches the surface, but may include a period (interval between M2 and M3) in which the doping concentration decreases as the surface of the second dopant becomes closer to the surface. According to this reverse period, the concentration of the second dopant is reduced and the resistance is increased, so that the hole dispersion efficiency can be improved.
제2 도펀트는 제2 도전형 반도체층(127)의 모든 영역 및 활성층(126)의 일부 영역에 존재할 수 있으나 반드시 이에 한정하지 않는다. 제2 도펀트는 제2 도전형 반도체층(127) 내에만 배치할 수 있으나, 활성층(126)까지 확산될 수 있다. 따라서, 활성층(126)으로 주입되는 제2 도펀트의 주입 효율이 개선될 수 있다. 하지만 제2 도펀트가 제1 도전형 반도체층(124)까지 확산될 경우 반도체 소자의 누설 전류 및/또는 제1 및 제2 캐리어의 비발광 재결합이 발생하여 반도체 소자의 신뢰성 및/또는 발광효율이 저하될 수 있다.The second dopant may be present in all regions of the second conductive
도 6은 도 3의 제1변형예이고, 도 7은 도 3의 제2변형예이다.Fig. 6 is a first modification of Fig. 3, and Fig. 7 is a second modification of Fig.
도 6을 참조하면, 반도체 구조물(120)은 제10 이온 강도(P10)까지만 측정될 수 있다. 이러한 구조는 수직형 구조와 같이 제3버퍼층(121c)이 LLO 광을 흡수하여 분리됨으로써 기판(110)이 분리된 구조에서 관찰될 수 있다.Referring to FIG. 6, the
또한, 표면에 요철을 형성하는 과정에서 제8 이온 강도(P8)를 갖는 층 및, 제9 이온 강도(P9)를 갖는 층도 일부 제거될 수 있다.In addition, in the process of forming irregularities on the surface, the layer having the eighth ionic strength (P8) and the layer having the ninth ionic strength (P9) can be partially removed.
도 7을 참조하면, 제10 이온 강도(P10)를 갖는 제3버퍼층(121c)이 생략될 수도 있다. 예시적으로 기판(110)을 분리하지 않아 LLO 분리층을 필요로 하지 않거나 응력을 완화하기 위한 초격자 구조를 생략한 경우, 도 7과 같은 스펙트럼이 관찰될 수 있다. 이 경우 버퍼층 내에서의 이온 강도는 제8 이온 강도(P8)가 가장 낮을 수 있다.Referring to FIG. 7, the
도 8은 본 발명의 제1 실시 예에 따른 반도체 소자의 개념도이다.8 is a conceptual diagram of a semiconductor device according to the first embodiment of the present invention.
도 8을 참조하면, 실시 예에 따른 반도체 소자는 제1 도전형 반도체층(124), 제2 도전형 반도체층(127), 활성층(126)을 포함하는 반도체 구조물(120)과, 제1 도전형 반도체층(124)과 전기적으로 연결되는 제1 전극 패드(141), 및 제2 도전형 반도체층(127)과 전기적으로 연결되는 제2 전극 패드(142)을 포함할 수 있다.8, a semiconductor device according to an embodiment includes a
기판(110)은 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP 및 Ge 중 선택된 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다. The
반도체 구조물(120)은 제2 도전형 반도체층(127) 및 활성층(126)을 관통하여 제1 도전형 반도체층(124)의 일부 영역까지 배치된 리세스(128)를 포함한다. 절연층(131)은 반도체 구조물(120)의 측면 및 리세스(128) 상에 형성될 수 있다. 이때, 절연층(131)은 제2 도전형 반도체층(127)의 일부를 노출할 수 있다.The
절연층(131)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있으나, 이에 한정하지 않는다. 절연층(131)은 은 Si 산화물이나 Ti 화합물을 포함하는 다층 구조의 DBR(distributed Bragg reflector) 일 수도 있다. 그러나, 반드시 이에 한정하지 않고 절연층(131)은 다양한 반사 구조를 포함할 수 있다.Insulating
절연층(131)이 반사기능을 수행하는 경우, 활성층(126)에서 측면을 향해 방출되는 광을 상향 반사시켜 광 추출 효율을 향상시킬 수 있다. 이 경우 리세스의 개수가 많아질수록 광 추출 효율은 더 효과적일 수 있다.When the insulating
제1 전극패드(141)는 제1 도전형 반도체층(124)과 전기적으로 연결될 수 있다. 구체적으로 제1 전극패드(141)는 리세스(128)를 통해 제1 도전형 반도체층(124)과 전기적으로 연결될 수 있다. 도시되지는 않았으나 제1 전극패드(141)와 제1 도전형 반도체층(124) 사이에는 제1전극이 배치될 수 있다.The first electrode pad 141 may be electrically connected to the first
제2 전극패드(142)는 제2 도전형 반도체층(127)과 전기적으로 연결될 수 있다. 구체적으로 제2 전극패드(142)는 절연층(131)을 관통하여 전극층(143)과 전기적으로 연결될 수 있다. 전극층(143)은 제2전극일 수 있다.The
도 9는 본 발명의 제2 실시 예에 따른 반도체 소자의 개념도이다.9 is a conceptual view of a semiconductor device according to a second embodiment of the present invention.
도 9에 따른 반도체 소자는 일반적인 수평형 반도체 소자의 구조를 가질 수 있다. 즉, 반도체 구조물(120)의 제2 도전형 반도체층(127)에 제2전극패드가 배치되고, 메사 식각에 의해 노출된 제1 도전형 반도체층(124)에는 제1전극패드가 배치될 수 있다. 이러한 수평형 반도체 소자는 솔더에 의해 회로기판(1)에 실장될 수 있다.The semiconductor device according to Fig. 9 may have the structure of a general horizontal type semiconductor device. That is, a second electrode pad is disposed on the second conductivity
도 10은 본 발명의 제3실시 예에 따른 반도체 소자의 개념도이다.10 is a conceptual view of a semiconductor device according to a third embodiment of the present invention.
도 10을 참고하면, 실시 예에 따른 반도체 소자는 제1 도전형 반도체층(124), 제2 도전형 반도체층(127), 활성층(126)을 포함하는 반도체 구조물(120)과, 제1 도전형 반도체층(124)과 전기적으로 연결되는 제1 전극(142)과, 제2 도전형 반도체층(127)과 전기적으로 연결되는 제2 전극(146)을 포함한다.10, a semiconductor device according to an embodiment includes a
제1 도전형 반도체층(124), 활성층(126), 및 제2 도전형 반도체층(127)은 제1방향(Y방향)으로 배치될 수 있다. 이하에서는 각 층의 두께 방향인 제1방향(Y방향)을 수직방향으로 정의하고, 제1방향(Y방향)과 수직한 제2방향(X방향)을 수평방향으로 정의한다.The first
실시 예에 따른 반도체 구조물(120)은 전술한 구조가 모두 적용될 수 있다. 반도체 구조물(120)은 제2 도전형 반도체층(127) 및 활성층(126)을 관통하여 제1 도전형 반도체층(124)의 일부 영역까지 배치되는 복수 개의 리세스(128)를 포함할 수 있다.The
제1 전극(142)은 리세스(128)의 상면에 배치되어 제1 도전형 반도체층(124)과 전기적으로 연결될 수 있다. 제2 전극(146)은 제2 도전형 반도체층(127)의 하부에 배치될 수 있다.The
제1 전극(142)과 제2 전극(146)은 오믹전극일 수 있다. 제1 전극(142)과 제2 전극(146)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으나, 이러한 재료에 한정되는 않는다. 예시적으로, 제1 전극은 복수의 금속층(예: Cr/Al/Ni)을 갖고, 제2 전극은 ITO일 수 있다.The
제2 도전층(150)은 제2 전극(146)과 제2 전극패드(166)를 전기적으로 연결할 수 있다. The second
제2 전극(146)은 제2 도전형 반도체층(127)에 직접 배치될 수 있다. 제2 도전형 반도체층(127)이 AlGaN인 경우 낮은 전기 전도도에 의해 정공 주입이 원활하지 않을 수 있다. 따라서, 제2 도전형 반도체층(127)의 Al 조성을 적절히 조절할 필요가 있다. 이에 대해서는 후술한다.The
제2 도전층(150)은 Cr, Al, Ti, Ni, Au 등의 물질로 구성되는 군으로부터 선택되는 적어도 하나의 물질 및 이들의 합금으로 이루어질 수 있으며, 단일층 혹은 복수의 층으로 이루어질 수 있다.The second
반도체 구조물(120)의 하부면과 리세스(128)의 형상을 따라 제1 도전층(165)과 접합층(160)이 배치될 수 있다. 제1 도전층(165)은 반사율이 우수한 물질로 이루어질 수 있다. 예시적으로 제1 도전층(165)은 알루미늄을 포함할 수 있다. 전극층(165)이 알루미늄을 포함하는 경우, 활성층(126)에서 기판(170) 방향으로 방출되는 광을 상부 반사하는 역할을 하여 광 추출 효율을 향상할 수 있다. 다만 이에 한정하지 않고, 제1 도전층(165)은 상기 제1 전극(142)과 전기적으로 연결되기 위한 기능을 제공할 수 있다. 상기 제1 도전층(165)이 반사율이 높은 물질, 예를 들어 알루미늄 및/또는 은(Ag)을 포함하지 않고 배치될 수 있고, 이러한 경우 상기 리세스(128) 내에 배치되는 제1 전극(142)과 상기 제1 도전층(165) 사이, 제2 도전형 반도체층(127)과 상기 제1 도전층(165) 사이에는 반사율이 높은 물질로 구성되는 반사금속층(미도시)이 배치될 수 있다.The first
접합층(160)은 도전성 재료를 포함할 수 있다. 예시적으로 접합층(160)은 금, 주석, 인듐, 알루미늄, 실리콘, 은, 니켈, 및 구리로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금을 포함할 수 있다.The
기판(170)은 도전성 물질로 이루어질 수 있다. 예시적으로 기판(170)은 금속 또는 반도체 물질을 포함할 수 있다. 기판(170)은 전기 전도도 및/또는 열 전도도가 우수한 금속일 수 있다. 이 경우 반도체 소자 동작시 발생하는 열을 신속이 외부로 방출할 수 있다. 또한 상기 기판(170)이 도전성 물질로 구성되는 경우, 상기 제1 전극(142)은 상기 기판(170)을 통해 외부에서 전류를 공급받을 수 있다.The
기판(170)은 실리콘, 몰리브덴, 실리콘, 텅스텐, 구리 및 알루미늄으로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금을 포함할 수 있다.The
반도체 구조물(120)의 상면과 측면에는 패시베이션층(180)이 배치될 수 있다. 패시베이션층(180)의 두께는 200nm 이상 내지 500nm 이하일 수 있다. 200nm이상일 경우, 소자를 외부의 수분이나 이물질로부터 보호하여 소자의 전기적, 광학적 신뢰성을 개선할 수 있고, 500nm 이하일 경우 반도체 소자에 인가되는 스트레스를 줄일 수 있고, 상기 반도체 소자의 광학적, 전기적 신뢰성이 저하되거나 반도체 소자의 공정 시간이 길어짐에 따라 반도체 소자의 단가가 높아지는 문제점을 개선할 수 있다.A
반도체 구조물(120)의 상면에는 요철이 형성될 수 있다. 이러한 요철은 반도체 구조물(120)에서 출사되는 광의 추출 효율을 향상시킬 수 있다. 요철은 자외선 파장에 따라 평균 높이가 다를 수 있으며, UV-C의 경우 300 nm 내지 800 nm 정도의 높이를 갖고, 평균 500 nm 내지 600 nm 정도의 높이를 가질 때 광 추출 효율이 향상될 수 있다.Unevenness may be formed on the upper surface of the
도 11은 본 발명의 일 실시 예에 따른 반도체 소자 패키지의 개념도이다.11 is a conceptual diagram of a semiconductor device package according to an embodiment of the present invention.
도 11을 참고하면, 반도체 소자 패키지는 홈(3)이 형성된 몸체(2), 몸체(2)에 배치되는 반도체 소자(1), 및 몸체(2)에 배치되어 반도체 소자(1)와 전기적으로 연결되는 한 쌍의 리드 프레임(5a, 5b)을 포함할 수 있다. 반도체 소자(1)는 전술한 구성을 모두 포함할 수 있다.11, the semiconductor device package comprises a
몸체(2)는 자외선 광을 반사하는 재질 또는 코팅층을 포함할 수 있다. 몸체(2)는 복수의 층(2a, 2b, 2c, 2d, 2e)을 적층하여 형성할 수 있다. 복수의 층(2a, 2b, 2c, 2d, 2e)은 동일한 재질일 수도 있고 상이한 재질을 포함할 수도 있다.The
홈(3)은 반도체 소자에서 멀어질수록 넓어지게 형성되고, 경사면에는 단차(3a)가 형성될 수 있다.The
투광층(4)은 홈(3)을 덮을 수 있다. 투광층(4)은 글라스 재질일 있으나, 반드시 이에 한정하지 않는다. 투광층(4)은 자외선 광을 유효하게 투과할 수 있는 재질이면 특별히 제한하지 않는다. 홈(3)의 내부는 빈 공간일 수 있다.The light-transmitting
반도체 소자는 다양한 종류의 광원 장치에 적용될 수 있다. 예시적으로 광원장치는 살균 장치, 경화 장치, 조명 장치, 및 표시 장치 및 차량용 램프 등을 포함하는 개념일 수 있다. 즉, 반도체 소자는 케이스에 배치되어 광을 제공하는 다양한 전자 디바이스에 적용될 수 있다.Semiconductor devices can be applied to various types of light source devices. Illustratively, the light source device may be a concept including a sterilizing device, a curing device, a lighting device, and a display device and a vehicle lamp. That is, semiconductor devices can be applied to various electronic devices arranged in a case to provide light.
살균 장치는 실시 예에 따른 반도체 소자를 구비하여 원하는 영역을 살균할수 있다. 살균 장치는 정수기, 에어컨, 냉장고 등의 생활 가전에 적용될 수 있으나 반드시 이에 한정하지 않는다. 즉, 살균 장치는 살균이 필요한 다양한 제품(예: 의료 기기)에 모두 적용될 수 있다.The sterilizing device may include a semiconductor device according to an embodiment to sterilize a desired area. The sterilization device can be applied to home appliances such as water purifier, air conditioner, refrigerator, but is not limited thereto. That is, the sterilization apparatus can be applied to various products requiring sterilization (for example, medical apparatus).
예시적으로 정수기는 순환하는 물을 살균하기 위해 실시 예에 따른 살균 장치를 구비할 수 있다. 살균 장치는 물이 순환하는 노즐 또는 토출구에 배치되어 자외선을 조사할 수 있다. 이때, 살균 장치는 방수 구조를 포함할 수 있다.Illustratively, the water purifier may be equipped with a sterilizing device according to an embodiment to sterilize circulating water. The sterilizing apparatus may be disposed in a nozzle or a discharge port through which water circulates and irradiate ultraviolet rays. At this time, the sterilizing device may include a waterproof structure.
경화 장치는 실시 예에 따른 반도체 소자를 구비하여 다양한 종류의 액체를 경화시킬 수 있다. 액체는 자외선이 조사되면 경화되는 다양한 물질을 모두 포함하는 최광의 개념일 수 있다. 예시적으로 경화장치는 다양한 종류의 레진을 경화시킬 수 있다. 또는 경화장치는 매니큐어와 같은 미용 제품을 경화시키는 데 적용될 수도 있다.The curing device may include a semiconductor device according to the embodiment to cure various kinds of liquids. Liquids can be the broadest concept that encompasses a variety of materials that cure upon exposure to ultraviolet radiation. Illustratively, the curing device can cure various types of resins. Or the curing device may be applied to cure a cosmetic product such as manicure.
조명 장치는 기판과 실시 예의 반도체 소자를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열부 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 또한, 조명 장치는, 램프, 해드 램프, 또는 가로등 등을 포함할 수 있다. The illumination device may include a light source module including a substrate and semiconductor elements of the embodiment, a heat dissipation unit that dissipates heat of the light source module, and a power supply unit that processes or converts an electrical signal provided from the outside and provides the light source module. Further, the lighting device may include a lamp, a head lamp, or a street lamp or the like.
표시 장치는 바텀 커버, 반사판, 발광 모듈, 도광판, 광학 시트, 디스플레이 패널, 화상 신호 출력 회로 및 컬러 필터를 포함할 수 있다. 바텀 커버, 반사판, 발광 모듈, 도광판 및 광학 시트는 백라이트 유닛(Backlight Unit)을 구성할 수 있다.The display device may include a bottom cover, a reflector, a light emitting module, a light guide plate, an optical sheet, a display panel, an image signal output circuit, and a color filter. The bottom cover, the reflector, the light emitting module, the light guide plate, and the optical sheet can constitute a backlight unit.
반사판은 바텀 커버 상에 배치되고, 발광 모듈은 광을 방출할 수 있다. 도광판은 반사판의 전방에 배치되어 발광 모듈에서 발산되는 빛을 전방으로 안내하고, 광학 시트는 프리즘 시트 등을 포함하여 이루어져 도광판의 전방에 배치될 수 있다. 디스플레이 패널은 광학 시트 전방에 배치되고, 화상 신호 출력 회로는 디스플레이 패널에 화상 신호를 공급하며, 컬러 필터는 디스플레이 패널의 전방에 배치될 수 있다.The reflector is disposed on the bottom cover, and the light emitting module can emit light. The light guide plate is disposed in front of the reflection plate to guide the light emitted from the light emitting module forward, and the optical sheet may include a prism sheet or the like and be disposed in front of the light guide plate. The display panel is disposed in front of the optical sheet, and the image signal output circuit supplies an image signal to the display panel, and the color filter can be disposed in front of the display panel.
반도체 소자는 표시장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있다.The semiconductor device can be used as a backlight unit of an edge type when used as a backlight unit of a display device or as a backlight unit of a direct-bottom type.
반도체 소자는 상술한 발광 다이오드 외에 레이저 다이오드일 수도 있다.The semiconductor device may be a laser diode other than the light emitting diode described above.
레이저 다이오드는, 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다. 그리고, p-형의 제1 도전형 반도체와 n-형의 제2 도전형 반도체를 접합시킨 뒤 전류를 흘러주었을 때 빛이 방출되는 electro-luminescence(전계발광) 현상을 이용하나, 방출되는 광의 방향성과 위상에서 차이점이 있다. 즉, 레이저 다이오드는 여기 방출(stimulated emission)이라는 현상과 보강간섭 현상 등을 이용하여 하나의 특정한 파장(단색광, monochromatic beam)을 가지는 빛이 동일한 위상을 가지고 동일한 방향으로 방출될 수 있으며, 이러한 특성으로 인하여 광통신이나 의료용 장비 및 반도체 공정 장비 등에 사용될 수 있다.The laser diode may include the first conductivity type semiconductor layer, the active layer and the second conductivity type semiconductor layer having the above-described structure, like the light emitting element. Then, electro-luminescence (electroluminescence) phenomenon in which light is emitted when an electric current is applied after bonding the p-type first conductivity type semiconductor and the n-type second conductivity type semiconductor is used, And phase. That is, the laser diode can emit light having one specific wavelength (monochromatic beam) with the same phase and in the same direction by using a phenomenon called stimulated emission and a constructive interference phenomenon. It can be used for optical communication, medical equipment and semiconductor processing equipment.
수광 소자로는 빛을 검출하여 그 강도를 전기 신호로 변환하는 일종의 트랜스듀서인 광 검출기(photodetector)를 예로 들 수 있다. 이러한 광 검출기로서, 광전지(실리콘, 셀렌), 광 출력전 소자(황화 카드뮴, 셀렌화 카드뮴), 포토 다이오드(예를 들어, visible blind spectral region이나 true blind spectral region에서 피크 파장을 갖는 PD), 포토 트랜지스터, 광전자 증배관, 광전관(진공, 가스 봉입), IR(Infra-Red) 검출기 등이 있으나, 실시 예는 이에 국한되지 않는다.As the light receiving element, a photodetector, which is a kind of transducer that detects light and converts the intensity of the light into an electric signal, is exemplified. As photodetectors, photodetectors (silicon, selenium), photodetectors (cadmium sulfide, cadmium selenide), photodiodes (for example, visible blind spectral regions or PDs with peak wavelengths in the true blind spectral region) A transistor, a photomultiplier tube, a phototube (vacuum, gas-filled), and an IR (Infra-Red) detector, but the embodiment is not limited thereto.
또한, 광검출기와 같은 반도체 소자는 일반적으로 광변환 효율이 우수한 직접 천이 반도체(direct bandgap semiconductor)를 이용하여 제작될 수 있다. 또는, 광검출기는 구조가 다양하여 가장 일반적인 구조로는 p-n 접합을 이용하는 pin형 광검출기와, 쇼트키접합(Schottky junction)을 이용하는 쇼트키형 광검출기와, MSM(Metal Semiconductor Metal)형 광검출기 등이 있다. In addition, a semiconductor device such as a photodetector may be fabricated using a direct bandgap semiconductor, which is generally excellent in photo-conversion efficiency. Alternatively, the photodetector has a variety of structures, and the most general structure includes a pinned photodetector using a pn junction, a Schottky photodetector using a Schottky junction, and a metal-semiconductor metal (MSM) photodetector have.
포토 다이오드(Photodiode)는 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있고, pn접합 또는 pin 구조로 이루어진다. 포토 다이오드는 역바이어스 혹은 제로바이어스를 가하여 동작하게 되며, 광이 포토 다이오드에 입사되면 전자와 정공이 생성되어 전류가 흐른다. 이때 전류의 크기는 포토 다이오드에 입사되는 광의 강도에 거의 비례할 수 있다.The photodiode, like the light emitting device, may include the first conductivity type semiconductor layer having the structure described above, the active layer, and the second conductivity type semiconductor layer, and may have a pn junction or a pin structure. The photodiode operates by applying reverse bias or zero bias. When light is incident on the photodiode, electrons and holes are generated and a current flows. At this time, the magnitude of the current may be approximately proportional to the intensity of the light incident on the photodiode.
광전지 또는 태양 전지(solar cell)는 포토 다이오드의 일종으로, 광을 전류로 변환할 수 있다. 태양 전지는, 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다. A photovoltaic cell or a solar cell is a type of photodiode that can convert light into current. The solar cell, like the light emitting device, may include the first conductivity type semiconductor layer, the active layer and the second conductivity type semiconductor layer having the above-described structure.
또한, p-n 접합을 이용한 일반적인 다이오드의 정류 특성을 통하여 전자 회로의 정류기로 이용될 수도 있으며, 초고주파 회로에 적용되어 발진 회로 등에 적용될 수 있다.In addition, it can be used as a rectifier of an electronic circuit through a rectifying characteristic of a general diode using a p-n junction, and can be applied to an oscillation circuit or the like by being applied to a microwave circuit.
또한, 상술한 반도체 소자는 반드시 반도체로만 구현되지 않으며 경우에 따라 금속 물질을 더 포함할 수도 있다. 예를 들어, 수광 소자와 같은 반도체 소자는 Ag, Al, Au, In, Ga, N, Zn, Se, P, 또는 As 중 적어도 하나를 이용하여 구현될 수 있으며, p형이나 n형 도펀트에 의해 도핑된 반도체 물질이나 진성 반도체 물질을 이용하여 구현될 수도 있다.In addition, the above-described semiconductor element is not necessarily implemented as a semiconductor, and may further include a metal material as the case may be. For example, a semiconductor device such as a light receiving element may be implemented using at least one of Ag, Al, Au, In, Ga, N, Zn, Se, P, or As, Or may be implemented using a doped semiconductor material or an intrinsic semiconductor material.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It will be understood that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.
Claims (13)
상기 반도체 구조물은 1차 이온 조사시 알루미늄 이온을 포함하는 2차 이온을 방출하고,
상기 버퍼층에서 방출된 알루미늄 이온 강도는 제1최대강도와 제1최소강도를 갖고,
상기 제1 도전형 반도체층에서 방출된 알루미늄 이온 강도는 제2최대강도와 제2최소강도를 갖고,
상기 제2 도전형 반도체층에서 방출된 알루미늄 이온 강도는 제3최대강도와 제3최소강도를 갖고,
상기 제1최대강도는 상기 반도체 구조물 내에서 알루미늄 이온 강도가 가장 크고,
상기 제3최소강도는 상기 반도체 구조물 내에서 알루미늄 이온 강도가 가장 작고,
상기 제1최대강도와 상기 제3최소강도의 비는 1:0.3 내지 1:0.6인 반도체 소자.
A semiconductor structure including a buffer layer comprising aluminum, a first conductive semiconductor layer comprising aluminum, an active layer comprising aluminum, and a second conductive semiconductor layer comprising aluminum,
Wherein the semiconductor structure emits secondary ions containing aluminum ions upon primary ion irradiation,
Wherein the aluminum ion intensity emitted from the buffer layer has a first maximum intensity and a first minimum intensity,
The aluminum ion intensity emitted from the first conductivity type semiconductor layer has a second maximum intensity and a second minimum intensity,
The aluminum ion intensity emitted from the second conductivity type semiconductor layer has a third maximum intensity and a third minimum intensity,
Wherein said first maximum intensity is highest in aluminum ion intensity in said semiconductor structure,
Wherein the third minimum strength is the minimum aluminum ion intensity in the semiconductor structure,
Wherein the ratio of the first maximum intensity to the third minimum intensity is 1: 0.3 to 1: 0.6.
상기 제3최대강도는 상기 제2최대강도, 제2최소강도 및 제1최소강도보다 높은 반도체 소자.
The method according to claim 1,
And the third maximum strength is higher than the second maximum strength, the second minimum strength, and the first minimum strength.
제2최대강도는 상기 제1최소강도보다 높고,
상기 제1최소강도는 상기 제2최소강도보다 높은 반도체 소자.
3. The method of claim 2,
The second maximum intensity is higher than the first minimum intensity,
Wherein the first minimum strength is higher than the second minimum strength.
상기 버퍼층에서 방출된 알루미늄 이온 강도는 상기 제1최소강도와 상기 제2최소강도 사이에서 가장 강도가 높은 제1중간강도를 갖는 반도체 소자.
The method according to claim 1,
Wherein the aluminum ion intensity emitted from the buffer layer has a first intermediate intensity with the highest intensity between the first minimum intensity and the second minimum intensity.
상기 제1중간강도는 상기 제2최대강도보다 높은 반도체 소자.
5. The method of claim 4,
Wherein the first intermediate strength is higher than the second maximum strength.
상기 제1중간강도는 상기 제1최대강도보다 작은 반도체 소자.
6. The method of claim 5,
Wherein the first intermediate strength is smaller than the first maximum strength.
상기 활성층에서 방출된 알루미늄 이온 강도는 복수 개의 피크 및 복수 개의 밸리를 포함하고,
상기 복수 개의 피크는 상기 제1최대강도, 제2최대강도, 및 제3최대강도보다 작은 반도체 소자.
The method according to claim 1,
Wherein the aluminum ion intensity emitted from the active layer comprises a plurality of peaks and a plurality of valleys,
Wherein the plurality of peaks are smaller than the first maximum intensity, the second maximum intensity, and the third maximum intensity.
상기 제2 도전형 반도체층은 차단층, P형 도전형 반도체층, 및 표면층을 포함하는 반도체 소자.
The method according to claim 1,
Wherein the second conductivity type semiconductor layer includes a blocking layer, a P-type conductivity type semiconductor layer, and a surface layer.
상기 표면층은 제1도펀트 및 제2도펀트를 포함하는 반도체 소자.
9. The method of claim 8,
Wherein the surface layer comprises a first dopant and a second dopant.
상기 2차 이온은 제1도펀트 이온 및 제2도펀트 이온을 포함하는 반도체 소자.
The method according to claim 1,
Wherein the secondary ion comprises a first dopant ion and a second dopant ion.
상기 제1도펀트 이온 농도는
상기 제1 도전형 반도체층에서 방출된 제1 도핑 농도,
상기 활성층에서 방출된 제2 도핑 농도, 및
상기 제2 도전형 반도체층에서 방출된 제3 도핑 농도를 포함하는 반도체 소자.
11. The method of claim 10,
The first dopant ion concentration is
A first doping concentration that is emitted from the first conductivity type semiconductor layer,
A second doping concentration emitted from the active layer, and
And a third doping concentration emitted from the second conductivity type semiconductor layer.
상기 제3 도핑 농도는 상기 제1 도핑 농도 및 상기 제2 도핑 농도보다 높은 반도체 소자.
12. The method of claim 11,
Wherein the third doping concentration is higher than the first doping concentration and the second doping concentration.
상기 제1 도핑 농도와 상기 제2 도핑 농도 사이에 배치되는 제4 도핑 농도, 및
상기 제2 도핑 농도와 상기 제3 도핑 농도 사이에 배치되는 제5 도핑 농도를 포함하고,
상기 제4 도핑 농도 및 상기 제5 도핑 농도는 상기 제1 내지 제3 도핑 농도보다 작은 반도체 소자.12. The method of claim 11,
A fourth doping concentration disposed between the first doping concentration and the second doping concentration, and
And a fifth doping concentration disposed between the second doping concentration and the third doping concentration,
Wherein the fourth doping concentration and the fifth doping concentration are smaller than the first through third doping concentrations.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180008854A KR102466006B1 (en) | 2018-01-24 | 2018-01-24 | Semiconductor device |
PCT/KR2019/000376 WO2019139366A1 (en) | 2018-01-11 | 2019-01-10 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180008854A KR102466006B1 (en) | 2018-01-24 | 2018-01-24 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20190090235A true KR20190090235A (en) | 2019-08-01 |
KR102466006B1 KR102466006B1 (en) | 2022-11-10 |
Family
ID=67615721
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020180008854A KR102466006B1 (en) | 2018-01-11 | 2018-01-24 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102466006B1 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160013553A (en) * | 2014-07-28 | 2016-02-05 | 엘지이노텍 주식회사 | Light emitting device and lighting system |
US20160149078A1 (en) * | 2013-06-18 | 2016-05-26 | Meijo University | Nitride semiconductor light-emitting device |
-
2018
- 2018-01-24 KR KR1020180008854A patent/KR102466006B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160149078A1 (en) * | 2013-06-18 | 2016-05-26 | Meijo University | Nitride semiconductor light-emitting device |
KR20160013553A (en) * | 2014-07-28 | 2016-02-05 | 엘지이노텍 주식회사 | Light emitting device and lighting system |
Also Published As
Publication number | Publication date |
---|---|
KR102466006B1 (en) | 2022-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10937923B2 (en) | Semiconductor device and semiconductor device package including the same | |
KR102406803B1 (en) | Semiconductor device and semiconductor device package including the same | |
US11227973B2 (en) | Semiconductor device | |
KR20180006821A (en) | Semiconductor device | |
US11527677B2 (en) | Semiconductor device | |
KR20180086068A (en) | Semiconductor device and semiconductor device package including the same | |
KR102478996B1 (en) | Semiconductor divece and package including same | |
KR102410809B1 (en) | Semiconductor device | |
KR102466006B1 (en) | Semiconductor device | |
KR102648472B1 (en) | Semiconductor device and semiconductor device package including the same | |
KR102465061B1 (en) | Semiconductor device | |
KR102533221B1 (en) | Semiconductor device and semiconductor device package including the same | |
KR20180025733A (en) | Semiconductor device and semiconductor device package including the same | |
KR102430086B1 (en) | Semiconductor device | |
KR20180077535A (en) | Semiconductor device | |
KR20210030718A (en) | Semiconductor device | |
KR102552889B1 (en) | Semiconductor device, semiconductor device package and mathod for manufacturing the same | |
KR20210034206A (en) | Semiconductor device | |
KR20210017483A (en) | Semiconductor device | |
KR20200077179A (en) | Semiconductor device | |
KR20180063716A (en) | Semiconductor device | |
KR20180045749A (en) | Semiconductor device and semiconductor device package including the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |