KR102533221B1 - Semiconductor device and semiconductor device package including the same - Google Patents

Semiconductor device and semiconductor device package including the same Download PDF

Info

Publication number
KR102533221B1
KR102533221B1 KR1020220059923A KR20220059923A KR102533221B1 KR 102533221 B1 KR102533221 B1 KR 102533221B1 KR 1020220059923 A KR1020220059923 A KR 1020220059923A KR 20220059923 A KR20220059923 A KR 20220059923A KR 102533221 B1 KR102533221 B1 KR 102533221B1
Authority
KR
South Korea
Prior art keywords
type semiconductor
semiconductor layer
conductivity type
point
layer
Prior art date
Application number
KR1020220059923A
Other languages
Korean (ko)
Other versions
KR20220070184A (en
Inventor
오현지
김병조
정성호
최낙준
Original Assignee
쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 filed Critical 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Publication of KR20220070184A publication Critical patent/KR20220070184A/en
Priority to KR1020230061066A priority Critical patent/KR102672684B1/en
Application granted granted Critical
Publication of KR102533221B1 publication Critical patent/KR102533221B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시 예는, 제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 반도체 구조물; 상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 전극; 및 상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 전극;을 포함하고, 상기 제2 도전형 반도체층은 상기 반도체 구조물 내에서 알루미늄 조성이 가장 높은 제1 지점, 및 알루미늄 조성이 가장 낮은 제3 지점을 포함하고, 상기 제1 도전형 반도체층은 상기 제1 도전형 반도체층내에서 알루미늄 조성이 가장 높은 제2 지점, 및 알루미늄 조성이 가장 낮은 제4 지점을 포함하고, 상기 제3 지점과 상기 제1 지점 사이의 알루미늄 조성의 비는 1:4 내지 1:100이고, 상기 제4 지점과 상기 제2 지점 사이의 알루미늄 조성의 비는 1:0.5 내지 1:0.9인 반도체 소자 및 이를 포함하는 반도체 소자 패키지를 개시한다.The embodiment includes a semiconductor structure including a first conductivity-type semiconductor layer, a second conductivity-type semiconductor layer, and an active layer disposed between the first conductivity-type semiconductor layer and the second conductivity-type semiconductor layer; a first electrode electrically connected to the first conductivity type semiconductor layer; and a second electrode electrically connected to the second conductivity-type semiconductor layer, wherein the second conductivity-type semiconductor layer includes a first point having the highest aluminum composition and a second point having the lowest aluminum composition in the semiconductor structure. three points, wherein the first conductivity-type semiconductor layer includes a second point having the highest aluminum composition and a fourth point having the lowest aluminum composition within the first conductivity-type semiconductor layer; The ratio of the aluminum composition between the first points is 1:4 to 1:100, and the ratio of the aluminum composition between the fourth point and the second point is 1:0.5 to 1:0.9, and a semiconductor device including the same Disclose the device package.

Figure R1020220059923
Figure R1020220059923

Description

반도체 소자 및 이를 포함하는 반도체 소자 패키지{SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE PACKAGE INCLUDING THE SAME}Semiconductor device and semiconductor device package including the same

실시 예는 반도체 소자 및 이를 포함하는 반도체 소자 패키지에 관한 것이다.The embodiment relates to a semiconductor device and a semiconductor device package including the same.

GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.Semiconductor devices including compounds such as GaN and AlGaN have many advantages, such as having a wide and easily adjustable band gap energy, and can be used in various ways such as light emitting devices, light receiving devices, and various diodes.

특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다. In particular, light emitting devices such as light emitting diodes or laser diodes using group 3-5 or group 2-6 compound semiconductor materials of semiconductors are developed in thin film growth technology and device materials to produce red, green, Various colors such as blue and ultraviolet can be realized, and white light with high efficiency can be realized by using fluorescent materials or combining colors. , safety, and environmental friendliness.

뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용할 수 있다.In addition, when light receiving devices such as photodetectors or solar cells are manufactured using group 3-5 or group 2-6 compound semiconductor materials, photocurrent is generated by absorbing light in various wavelength ranges through the development of device materials. By doing so, it is possible to use light in a wide range of wavelengths from gamma rays to radio wavelengths. In addition, it has the advantages of fast response speed, safety, environmental friendliness, and easy control of element materials, so that it can be easily used in power control or ultra-high frequency circuits or communication modules.

따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 Gas나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.Accordingly, the semiconductor device can replace a transmission module of an optical communication means, a light emitting diode backlight that replaces a Cold Cathode Fluorescence Lamp (CCFL) constituting a backlight of an LCD (Liquid Crystal Display) display device, and can replace a fluorescent lamp or an incandescent bulb. Applications are expanding to white light emitting diode lighting devices, automobile headlights and traffic lights, and sensors that detect gas or fire. In addition, applications of semiconductor devices can be expanded to high-frequency application circuits, other power control devices, and communication modules.

특히, 자외선 파장 영역의 광을 방출하는 발광소자는 경화작용이나 살균 작용을 하여 경화용, 의료용, 및 살균용으로 사용될 수 있다.In particular, a light emitting element that emits light in the ultraviolet wavelength region can be used for curing, medical, and sterilization purposes by performing a curing or sterilizing action.

최근 자외선 발광소자에 대한 연구가 활발하나, 아직까지 자외선 발광소자는 수직형으로 구현하기 어려운 문제가 있으며, 오믹 특성을 위해 GaN 박막을 사용되는 경우 광 출력이 저하되는 문제가 있다.Recently, research on UV light emitting devices has been actively conducted, but it is still difficult to implement UV light emitting devices in a vertical type, and when a GaN thin film is used for ohmic characteristics, there is a problem in that light output decreases.

실시 예는 광 출력이 향상된 반도체 소자를 제공한다.An embodiment provides a semiconductor device with improved light output.

또한, 오믹 특성이 개선된 반도체 소자를 제공한다.In addition, a semiconductor device having improved ohmic characteristics is provided.

또한, 수직형 자외선 발광소자를 제공한다.In addition, a vertical ultraviolet light emitting device is provided.

실시 예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.The problem to be solved in the embodiment is not limited thereto, and it will be said that the solution to the problem described below or the purpose or effect that can be grasped from the embodiment is also included.

실시 예에 따른 반도체 소자는, 제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 반도체 구조물; 상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 전극; 및 상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 전극;을 포함하고, 상기 제2 도전형 반도체층은 상기 반도체 구조물 내에서 알루미늄 조성이 가장 높은 제1 지점, 및 알루미늄 조성이 가장 낮은 제3 지점을 포함하고, 상기 제1 도전형 반도체층은 상기 제1 도전형 반도체층내에서 알루미늄 조성이 가장 높은 제2 지점, 및 알루미늄 조성이 가장 낮은 제4 지점을 포함하고, 상기 제3 지점과 상기 제1 지점 사이의 알루미늄 조성의 비는 1:4 내지 1:100이고, 상기 제4 지점과 상기 제2 지점 사이의 알루미늄 조성의 비는 1:0.5 내지 1:0.9를 만족한다.A semiconductor device according to an embodiment includes a semiconductor structure including a first conductivity type semiconductor layer, a second conductivity type semiconductor layer, and an active layer disposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer; a first electrode electrically connected to the first conductivity type semiconductor layer; and a second electrode electrically connected to the second conductivity-type semiconductor layer, wherein the second conductivity-type semiconductor layer includes a first point having the highest aluminum composition and a second point having the lowest aluminum composition in the semiconductor structure. three points, wherein the first conductivity-type semiconductor layer includes a second point having the highest aluminum composition and a fourth point having the lowest aluminum composition within the first conductivity-type semiconductor layer; The aluminum composition ratio between the first points is 1:4 to 1:100, and the aluminum composition ratio between the fourth point and the second point is 1:0.5 to 1:0.9.

실시 예에 따르면 반도체 소자 내에서 광 흡수를 억제하여 광 출력을 향상시킬 수 있다.According to the embodiment, light output may be improved by suppressing light absorption in the semiconductor device.

또한, GaN 박막 없이도 제2 도전형 반도체층과 제2전극 사이의 저항을 낮출 수 있다.In addition, resistance between the second conductivity type semiconductor layer and the second electrode can be reduced without the GaN thin film.

본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.Various advantageous advantages and effects of the present invention are not limited to the above description, and will be more easily understood in the process of describing specific embodiments of the present invention.

도 1은 본 발명의 일 실시 예에 따른 반도체 구조물의 개념도이고,
도 2는 본 발명의 일 실시 예에 따른 반도체 구조물의 알루미늄 조성비를 나타낸 그래프이고,
도 3a 및 도3b는 본 발명의 일 실시 예에 따른 반도체 구조물의 심스 (SIMS) 데이터이고,
도 3c 및 도 3d는 본 발명의 다른 실시 예에 따른 반도체 구조물의 심스(SIMS) 데이터이고,
도 4는 도 3a 내지 도 3d의 알루미늄 이온 강도를 보여주는 도면이고,
도 5a는 도 4의 (a)의 SIMS 데이터를 일부 확대한 도면이고,
도 5b는 도 4의 (b)의 SIMS 데이터를 리니어 스케일로 변환한 도면이고,
도 6a는 본 발명의 일 실시 예에 따른 제2 도전형 반도체층의 개념도이고,
도 6b는 본 발명의 일 실시 예에 따른 제2 도전형 반도체층의 표면을 측정한 AFM 데이터이고,
도 6c는 GaN 박막의 표면을 측정한 AFM 데이터이고,
도 6d는 고속 성장시킨 제2 도전형 반도체층의 표면을 측정한 AFM 데이터이고,
도 7은 본 발명의 일 실시 예에 따른 반도체 소자의 개념도이고,
도 8a 및 도 8b는 리세스의 개수 변화에 따라 광 출력이 향상되는 구성을 설명하기 위한 도면이고,
도 9는 도 7의 A부분 확대도이고,
도 10은 본 발명의 다른 실시 예에 따른 반도체 소자의 개념도이고,
도 11은 도 10의 평면도이고,
도 12는 본 발명의 일 실시 예에 따른 반도체 소자 패키지의 개념도이고,
도 13은 본 발명의 일 실시 예에 따른 반도체 소자 패키지의 평면도이고,
도 14는 도 13의 변형예이고,
도 15는 본 발명의 다른 실시 예에 따른 반도체 소자 패키지의 단면도이다.
1 is a conceptual diagram of a semiconductor structure according to an embodiment of the present invention;
Figure 2 is a graph showing the aluminum composition ratio of the semiconductor structure according to an embodiment of the present invention,
3a and 3b are SIMS (SIMS) data of a semiconductor structure according to an embodiment of the present invention,
3c and 3d are SIMS data of a semiconductor structure according to another embodiment of the present invention,
4 is a diagram showing the aluminum ion strength of FIGS. 3A to 3D;
5A is a partially enlarged view of SIMS data of FIG. 4(a);
5B is a diagram showing SIMS data of FIG. 4(b) converted to a linear scale;
6A is a conceptual diagram of a second conductivity type semiconductor layer according to an embodiment of the present invention;
6B is AFM data obtained by measuring the surface of a second conductivity type semiconductor layer according to an embodiment of the present invention;
6c is AFM data obtained by measuring the surface of a GaN thin film;
6D is AFM data obtained by measuring the surface of the second conductivity-type semiconductor layer grown at high speed;
7 is a conceptual diagram of a semiconductor device according to an embodiment of the present invention;
8A and 8B are views for explaining a configuration in which light output is improved according to a change in the number of recesses;
9 is an enlarged view of part A of FIG. 7;
10 is a conceptual diagram of a semiconductor device according to another embodiment of the present invention;
11 is a plan view of FIG. 10;
12 is a conceptual diagram of a semiconductor device package according to an embodiment of the present invention;
13 is a plan view of a semiconductor device package according to an embodiment of the present invention;
14 is a modified example of FIG. 13;
15 is a cross-sectional view of a semiconductor device package according to another embodiment of the present invention.

본 실시 예들은 다른 형태로 변형되거나 여러 실시 예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 각각의 실시 예로 한정되는 것은 아니다. The present embodiments may be modified in other forms or combined with each other, and the scope of the present invention is not limited to each of the embodiments described below.

특정 실시 예에서 설명된 사항이 다른 실시 예에서 설명되어 있지 않더라도, 다른 실시 예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시 예에 관련된 설명으로 이해될 수 있다. Even if a matter described in a specific embodiment is not described in another embodiment, it may be understood as a description related to another embodiment, unless there is a description contrary to or contradictory to the matter in another embodiment.

예를 들어, 특정 실시 예에서 구성 A에 대한 특징을 설명하고 다른 실시 예에서 구성 B에 대한 특징을 설명하였다면, 구성 A와 구성 B가 결합된 실시 예가 명시적으로 기재되지 않더라도 반대되거나 모순되는 설명이 없는 한, 본 발명의 권리범위에 속하는 것으로 이해되어야 한다.For example, if the characteristics of component A are described in a specific embodiment and the characteristics of component B are described in another embodiment, the opposite or contradictory description even if the embodiment in which components A and B are combined is not explicitly described. Unless there is, it should be understood as belonging to the scope of the present invention.

실시 예의 설명에 있어서, 어느 한 element가 다른 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In the description of the embodiment, in the case where an element is described as being formed “on or under” of another element, on or under (on or under) or under) includes both elements formed by directly contacting each other or by indirectly placing one or more other elements between the two elements. In addition, when expressed as "on or under", it may include the meaning of not only the upward direction but also the downward direction based on one element.

이하에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.Hereinafter, with reference to the accompanying drawings, embodiments of the present invention will be described in detail so that those skilled in the art can easily carry out the present invention.

도 1은 본 발명의 일 실시 예에 따른 반도체 구조물의 개념도이고, 도 2는 본 발명의 일 실시 예에 따른 반도체 구조물의 알루미늄 조성비를 나타낸 그래프이다.Figure 1 is a conceptual diagram of a semiconductor structure according to an embodiment of the present invention, Figure 2 is a graph showing the aluminum composition ratio of the semiconductor structure according to an embodiment of the present invention.

도 1 및 도 2를 참고하면, 실시 예에 따른 반도체 소자는 제1 도전형 반도체층(124), 제2 도전형 반도체층(127), 및 제1 도전형 반도체층(124)과 제2 도전형 반도체층(127) 사이에 배치되는 활성층(126)을 포함하는 반도체 구조물(120)을 포함한다.Referring to FIGS. 1 and 2 , a semiconductor device according to an embodiment includes a first conductivity type semiconductor layer 124, a second conductivity type semiconductor layer 127, and a first conductivity type semiconductor layer 124 and a second conductivity type semiconductor layer. and a semiconductor structure 120 including an active layer 126 disposed between type semiconductor layers 127 .

본 발명의 실시 예에 따른 반도체 구조물(120)은 자외선 파장대의 광을 출력할 수 있다. 예시적으로 반도체 구조물(120)은 근자외선 파장대의 광(UV-A)을 출력할 수도 있고, 원자외선 파장대의 광(UV-B)을 출력할 수도 있고, 심자외선 파장대의 광(UV-C)을 출력할 수 있다. 파장범위는 반도체 구조물(120)의 Al의 조성비에 의해 결정될 수 있다.The semiconductor structure 120 according to an embodiment of the present invention may output light in an ultraviolet wavelength range. Illustratively, the semiconductor structure 120 may output light (UV-A) in a near-ultraviolet wavelength range, may output light (UV-B) in a far-ultraviolet wavelength range, or light (UV-C) in a deep ultraviolet wavelength range. ) can be output. The wavelength range may be determined by the composition ratio of Al of the semiconductor structure 120 .

예시적으로, 근자외선 파장대의 광(UV-A)는 320nm 내지 420nm 범위의 파장을 가질 수 있고, 원자외선 파장대의 광(UV-B)은 280nm 내지 320nm 범위의 파장을 가질 수 있으며, 심자외선 파장대의 광(UV-C)은 100nm 내지 280nm 범위의 파장을 가질 수 있다.Illustratively, the light (UV-A) in the near ultraviolet wavelength range may have a wavelength ranging from 320 nm to 420 nm, and the light (UV-B) in the far ultraviolet wavelength range may have a wavelength ranging from 280 nm to 320 nm. The light (UV-C) of the wavelength range may have a wavelength ranging from 100 nm to 280 nm.

반도체 구조물(120)이 자외선 파장대의 광을 발광할 때, 반도체 구조물(120)의 각 반도체층은 알루미늄을 포함하는 Inx1Aly1Ga1-x1-y1N(0≤x1≤1, 0<y1≤1, 0≤x1+y1≤1) 물질을 포함할 수 있다. 여기서, Al의 조성은 In 원자량과 Ga 원자량 및 Al 원자량을 포함하는 전체 원자량과 Al 원자량의 비율로 나타낼 수 있다. 예를 들어, Al 조성이 40%인 경우 Ga 의 조성은 60%인 Al40Ga60N일 수 있다. When the semiconductor structure 120 emits light in the ultraviolet wavelength range, each semiconductor layer of the semiconductor structure 120 contains aluminum In x1 Al y1 Ga 1-x1-y1 N (0≤x1≤1, 0<y1 ≤1, 0≤x1+y1≤1) may include a material. Here, the composition of Al can be represented by the ratio of the total atomic weight including the atomic weight of In, the atomic weight of Ga, and the atomic weight of Al to the atomic weight of Al. For example, when the Al composition is 40%, the Ga composition may be 60% Al 40 Ga 60 N.

또한 실시 예의 설명에 있어서 조성이 낮거나 높다라는 의미는 각 반도체층의 조성 %의 차이(및/또는 % 포인트)로 이해될 수 있다. 예를 들면, 제1 반도체층의 알루미늄 조성이 30%이고 제2 반도체층의 알루미늄 조성이 60%인 경우, 제2 반도체층의 알루미늄 조성은 제1 반도체층의 알루미늄 조성보다 30% 더 높다라고 표현할 수 있다.In addition, in the description of the embodiments, the meaning of having a low or high composition may be understood as a difference (and/or % point) in composition % of each semiconductor layer. For example, if the aluminum composition of the first semiconductor layer is 30% and the aluminum composition of the second semiconductor layer is 60%, the aluminum composition of the second semiconductor layer can be expressed as 30% higher than that of the first semiconductor layer. can

제1 도전형 반도체층(124)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1 도펀트가 도핑될 수 있다. 제1 도전형 반도체층(124)은 Inx1Aly1Ga1-x1-y1N(0≤x1≤1, 0<y1≤1, 0≤x1+y1≤1)의 조성식을 갖는 반도체 재료, 예를 들어 AlGaN, AlN, InAlGaN 등에서 선택될 수 있다. 그리고, 제1 도펀트는 Si, Ge, Sn, Se, Te와 같은 n형 도펀트일 수 있다. 제1 도펀트가 n형 도펀트인 경우, 제1 도펀트가 도핑된 제1 도전형 반도체층(124)은 n형 반도체층일 수 있다. 다만, 이에 한정하지 않고 제1 도전형 반도체층(124)은 p형 반도체층일 수 있다.The first conductivity-type semiconductor layer 124 may be implemented with a compound semiconductor such as group III-V or group II-VI, and may be doped with a first dopant. The first conductivity-type semiconductor layer 124 is a semiconductor material having a composition formula of In x1 Al y1 Ga 1-x1-y1 N (0≤x1≤1, 0<y1≤1, 0≤x1+y1≤1), eg For example, it may be selected from AlGaN, AlN, InAlGaN, and the like. Also, the first dopant may be an n-type dopant such as Si, Ge, Sn, Se, or Te. When the first dopant is an n-type dopant, the first conductivity-type semiconductor layer 124 doped with the first dopant may be an n-type semiconductor layer. However, the first conductivity-type semiconductor layer 124 is not limited thereto and may be a p-type semiconductor layer.

제1 도전형 반도체층(124)은 제1-1 도전형 반도체층(124a), 제1-2 도전형 반도체층(124c), 및 제1-1 도전형 반도체층(124a)과 제1-2 도전형 반도체층(124c) 사이에 배치된 중간층(124b)을 포함할 수 있다.The first conductivity type semiconductor layer 124 includes the 1-1 conductivity type semiconductor layer 124a, the 1-2 conductivity type semiconductor layer 124c, and the 1-1 conductivity type semiconductor layer 124a and the 1-1 conductivity type semiconductor layer 124a. An intermediate layer 124b disposed between the two conductive semiconductor layers 124c may be included.

제1-1 도전형 반도체층(124a)의 알루미늄 조성은 50% 내지 80%일 수 있다. 제1-1 도전형 반도체층(124a)이 알루미늄 조성이 50% 이상일 때 활성층(126)에서 방출되는 심자외선 파장대의 광(UV-C)의 흡수율을 낮추어 광추출 효율을 개선할 수 있고, 80% 이하일 때 활성층(126)으로의 전류 주입 특성 및 제1-1 도전형 반도체층(124a) 내에서의 전류 확산 특성을 확보할 수 있다.The aluminum composition of the 1-1st conductivity type semiconductor layer 124a may be 50% to 80%. When the aluminum composition of the 1-1 conductivity type semiconductor layer 124a is 50% or more, the light extraction efficiency can be improved by lowering the absorbance of deep ultraviolet light (UV-C) emitted from the active layer 126. % or less, current injection characteristics into the active layer 126 and current diffusion characteristics in the 1-1st conductivity type semiconductor layer 124a may be secured.

제1-2 도전형 반도체층(124c)은 제1-1 도전형 반도체층(124a)보다 활성층(126)에 가까이 배치될 수 있다. 제1-2 도전형 반도체층(124c)의 알루미늄 조성은 제1-1 도전형 반도체층(124a) 보다 낮을 수 있다. The 1-2nd conductivity type semiconductor layer 124c may be disposed closer to the active layer 126 than the 1-1st conductivity type semiconductor layer 124a. The aluminum composition of the 1-2 conductivity type semiconductor layer 124c may be lower than that of the 1-1 conductivity type semiconductor layer 124a.

반도체 구조물(120)이 심자외선 파장대의 광(UV-C)을 방출하는 경우, 제1-2 도전형 반도체층(124c)의 알루미늄 조성은 40% 내지 70%일 수 있다.When the semiconductor structure 120 emits light (UV-C) in the deep ultraviolet wavelength range, the aluminum composition of the first-second conductive semiconductor layer 124c may be 40% to 70%.

제1-2 도전형 반도체층(124c)의 알루미늄 조성이 40% 이상일 때 활성층(126)에서 방출되는 심자외선 파장대의 광(UV-C)의 흡수율을 낮추어 광추출효율을 개선할 수 있고, 70% 이하일 때 활성층(126)으로의 전류 주입 특성 및 제1-2 도전형 반도체층(124c) 내에서의 전류 확산 특성을 확보할 수 있다. When the aluminum composition of the 1-2 conductive semiconductor layer 124c is 40% or more, the light extraction efficiency can be improved by lowering the absorbance of deep ultraviolet light (UV-C) emitted from the active layer 126. % or less, current injection characteristics into the active layer 126 and current diffusion characteristics in the first-second conductivity type semiconductor layer 124c may be secured.

제1-1 도전형 반도체층(124a)와 제1-2 도전형 반도체층(124c)의 알루미늄 조성은 우물층(126a)의 알루미늄 조성보다 높을 수 있다. 따라서, 활성층(126)이 자외선 영역의 파장을 갖는 광을 방출하는 경우 자외선 영역의 파장을 갖는 광에 대한 반도체 구조물(120) 내에서 흡수율을 낮출 수 있다.The aluminum composition of the 1-1st conductivity type semiconductor layer 124a and the 1-2nd conductivity type semiconductor layer 124c may be higher than that of the well layer 126a. Therefore, when the active layer 126 emits light having a wavelength in the ultraviolet region, the absorption rate of light having a wavelength in the ultraviolet region may be lowered within the semiconductor structure 120 .

또한, 제1-2 도전형 반도체층(124c)의 알루미늄 조성보다 제1-1 도전형 반도체층(124a)의 알루미늄 조성이 높을 경우 굴절률의 차이에 의해서, 활성층(126)에서 반도체 구조물(120) 외부로 광이 추출되기 더 유리할 수 있다. 따라서, 반도체 구조물(120)의 광추출효율이 개선될 수 있다.In addition, when the aluminum composition of the 1-1 conductivity type semiconductor layer 124a is higher than the aluminum composition of the 1-2 conductivity type semiconductor layer 124c, the semiconductor structure 120 is formed in the active layer 126 due to the difference in refractive index. It may be more advantageous to extract light to the outside. Accordingly, light extraction efficiency of the semiconductor structure 120 may be improved.

제1-2 도전형 반도체층(124c)의 두께는 제1-1 도전형 반도체층(124a)의 두께보다 얇을 수 있다. 제1-1 도전형 반도체층(124a)은 제1-2 도전형 반도체층(124c)의 두께의 130%이상일 수 있다. 이러한 구성에 의하면 알루미늄 조성이 높은 제1-1 도전형 반도체층(124a)의 두께를 충분히 확보한 후에 중간층(124b)이 배치되므로 전체 반도체 구조물(120)의 결정성이 향상될 수 있다.The thickness of the 1-2th conductivity type semiconductor layer 124c may be smaller than that of the 1-1st conductivity type semiconductor layer 124a. The thickness of the 1-1st conductivity type semiconductor layer 124a may be 130% or more of the thickness of the 1-2nd conductivity type semiconductor layer 124c. According to this configuration, since the intermediate layer 124b is disposed after sufficiently securing the thickness of the 1-1 conductivity type semiconductor layer 124a having a high aluminum composition, the crystallinity of the entire semiconductor structure 120 can be improved.

중간층(124b)의 알루미늄 조성은 제1 도전형 반도체층(124) 및 제2 도전형 반도체층(124)의 알루미늄 조성보다 낮을 수 있다. 중간층(124b)은 성장 기판을 제거하는 LLO(Laser Lift-off) 공정시 반도체 구조물(120)에 조사되는 레이저를 흡수하여 활성층(126)이 손상되는 것을 방지하는 역할을 수행할 수 있다. 따라서, 실시 예에 따른 반도체 소자는 LLO(Laser Lift-off) 공정시 활성층(126)의 손상을 방지할 수 있어 광 출력 및 전기적 특성이 향상될 수 있다.The aluminum composition of the intermediate layer 124b may be lower than the aluminum composition of the first conductivity type semiconductor layer 124 and the second conductivity type semiconductor layer 124 . The intermediate layer 124b may serve to prevent the active layer 126 from being damaged by absorbing laser irradiated onto the semiconductor structure 120 during a laser lift-off (LLO) process of removing the growth substrate. Accordingly, the semiconductor device according to the embodiment can prevent damage to the active layer 126 during a laser lift-off (LLO) process, so that light output and electrical characteristics can be improved.

또한, 중간층(124b)이 제1 전극과 접하는 경우 중간층(124b)과 제1 전극 사이의 저항을 낮추어 전류 주입 효율을 확보하기 위해, 중간층(124b)의 알루미늄 조성은 제1-1 도전형 반도체층(124a), 제1-2 도전형 반도체층(124c)의 알루미늄 조성보다 낮을 수 있다.In addition, in order to secure current injection efficiency by lowering the resistance between the intermediate layer 124b and the first electrode when the intermediate layer 124b is in contact with the first electrode, the aluminum composition of the intermediate layer 124b is the 1-1 conductivity type semiconductor layer. (124a), it may be lower than the aluminum composition of the first-second conductivity type semiconductor layer (124c).

중간층(124b)의 두께와 알루미늄 조성은 LLO 공정 시 반도체 구조물(120)에 조사되는 레이저를 흡수하기 위해 적절히 조절될 수 있다. 따라서 중간층(124b)의 알루미늄 조성은 LLO 공정 시 사용하는 레이저 광의 파장에 대응될 수 있다.The thickness and aluminum composition of the intermediate layer 124b may be appropriately adjusted to absorb laser irradiated onto the semiconductor structure 120 during the LLO process. Accordingly, the aluminum composition of the intermediate layer 124b may correspond to the wavelength of laser light used in the LLO process.

LLO용 레이저가 200nm 내지 300nm인 경우, 중간층(124b)의 알루미늄 조성은 30% 내지 70%이고 두께는 1nm 내지 10nm일 수 있다. When the laser for LLO is 200 nm to 300 nm, the aluminum composition of the intermediate layer 124b may be 30% to 70% and the thickness may be 1 nm to 10 nm.

예시적으로 LLO용 레이저의 파장이 270nm보다 낮아지는 경우 LLO용 레이저 파장에 대응되도록 중간층(124b)의 알루미늄의 조성이 높아질 수 있다. 예시적으로 중간층(124b)의 알루미늄 조성은 50% 내지 70%로 높아질 수 있다. For example, when the wavelength of the LLO laser is lower than 270 nm, the aluminum composition of the intermediate layer 124b may be increased to correspond to the LLO laser wavelength. Illustratively, the aluminum composition of the intermediate layer 124b may be as high as 50% to 70%.

중간층(124b)의 알루미늄 조성이 우물층(126a)의 알루미늄 조성보다 높아지면, 중간층(124b)은 활성층(126)에서 출사된 광을 흡수하지 않을 수 있다. 따라서, 광 추출 효율이 향상될 수 있다. 실시 예에 따르면, LLO용 레이저는 우물층(126a)의 발광파장 보다 낮은 파장이 선택될 수 있다. 따라서, 중간층(124b)은 LLO용 레이저는 흡수하면서 우물층(126a)에서 출사되는 광은 흡수하지 않도록 적절한 알루미늄 조성을 가질 수 있다.If the aluminum composition of the intermediate layer 124b is higher than that of the well layer 126a, the intermediate layer 124b may not absorb light emitted from the active layer 126. Thus, light extraction efficiency can be improved. According to the embodiment, a wavelength lower than the emission wavelength of the well layer 126a may be selected as the LLO laser. Accordingly, the intermediate layer 124b may have an appropriate aluminum composition so as to absorb the light emitted from the well layer 126a while absorbing the LLO laser.

중간층(124b)은 제1 도전형 반도체층(124)보다 알루미늄 조성이 낮은 제1중간층(미도시), 및 제1 도전형 반도체층(124)보다 알루미늄 조성이 높은 제2중간층(미도시)을 포함할 수도 있다. 제1중간층과 제2중간층은 교대로 복수 개가 배치될 수도 있다.The intermediate layer 124b includes a first intermediate layer (not shown) having a lower aluminum composition than the first conductivity type semiconductor layer 124 and a second intermediate layer (not shown) having a higher aluminum composition than the first conductivity type semiconductor layer 124. may also include A plurality of first intermediate layers and second intermediate layers may be alternately disposed.

활성층(126)은 제1 도전형 반도체층(124)과 제2 도전형 반도체층(127) 사이에 배치될 수 있다. 활성층(126)은 복수의 우물층(126a)과 복수의 장벽층(126b)을 포함할 수 있다. 우물층(126a)은 제1 도전형 반도체층(124)을 통해서 주입되는 제1 캐리어(전자 또는 정공)와 제2 도전형 반도체층(127)을 통해서 주입되는 제2 캐리어(정공 또는 전자)가 만나는 층이다. 전도대의 제1 캐리어(또는 제2 캐리어)와 가전도대의 제2 캐리어(또는 제1 캐리어)가 활성층(126)의 우물층(126a)에서 재결합하면, 우물층(126a)의 전도대와 우물층(126a)의 가전도대의 에너지 레벨의 차이(에너지 밴드갭)에 대응하는 파장을 가지는 빛이 발생될 수 있다.The active layer 126 may be disposed between the first conductivity type semiconductor layer 124 and the second conductivity type semiconductor layer 127 . The active layer 126 may include a plurality of well layers 126a and a plurality of barrier layers 126b. In the well layer 126a, first carriers (electrons or holes) injected through the first conductivity type semiconductor layer 124 and second carriers (holes or electrons) injected through the second conductivity type semiconductor layer 127 are formed. layer that meets When the first carrier (or second carrier) of the conduction band and the second carrier (or first carrier) of the valence band recombine in the well layer 126a of the active layer 126, the conduction band of the well layer 126a and the well layer ( Light having a wavelength corresponding to the difference in energy level (energy band gap) of the valence band of 126a) may be generated.

활성층(126)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층(126)의 구조는 이에 한정하지 않는다.The active layer 126 may have a structure of any one of a single well structure, a multi-well structure, a single quantum well structure, a multi quantum well (MQW) structure, a quantum dot structure, or a quantum wire structure, and the active layer 126 The structure of is not limited to this.

활성층(126)은 복수 개의 우물층(126a)과 장벽층(126b)을 포함할 수 있다. 우물층(126a)과 장벽층(126b)은 Inx2Aly2Ga1-x2-y2N(0≤x2≤1, 0<y2≤1, 0≤x2+y2≤1)의 조성식을 가질 수 있다. 우물층(126a)은 발광하는 파장에 따라 알루미늄 조성이 달라질 수 있다.The active layer 126 may include a plurality of well layers 126a and a plurality of barrier layers 126b. The well layer 126a and the barrier layer 126b may have a composition formula of In x2 Al y2 Ga 1-x2-y2 N (0≤x2≤1, 0<y2≤1, 0≤x2+y2≤1). . The aluminum composition of the well layer 126a may vary according to the emission wavelength.

제2 도전형 반도체층(127)은 활성층(126) 상에 형성되며, Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 반도체층(127)에 제2 도펀트가 도핑될 수 있다. The second conductivity type semiconductor layer 127 is formed on the active layer 126 and may be implemented with a compound semiconductor such as group III-V or group II-VI. Dopants may be doped.

제2 도전형 반도체층(127)은 Inx5Aly2Ga1-x5-y2N (0≤x5≤1, 0<y2≤1, 0≤x5+y2≤1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있다. The second conductive semiconductor layer 127 is a semiconductor material having a composition formula of In x5 Al y2 Ga 1-x5-y2 N (0≤x5≤1, 0<y2≤1, 0≤x5+y2≤1) or AlInN , AlGaAs, GaP, GaAs, GaAsP, may be formed of a material selected from AlGaInP.

제2 도펀트가 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트인 경우, 제2 도펀트가 도핑된 제2 도전형 반도체층(127)은 p형 반도체층일 수 있다. 다만, 이에 한정하지 않고 제2 도전형 반도체층(124)은 n형 반도체층일 수도 있다.When the second dopant is a p-type dopant such as Mg, Zn, Ca, Sr, or Ba, the second conductivity-type semiconductor layer 127 doped with the second dopant may be a p-type semiconductor layer. However, the second conductivity type semiconductor layer 124 is not limited thereto and may be an n type semiconductor layer.

제2 도전형 반도체층(127)은 제2-1 내지 제2-3 도전형 반도체층(127a, 127b, 127c)을 포함할 수 있다. 제2-1 도전형 반도체층(127a)은 제2-2 도전형 반도체층(127b) 및 제2-3 도전형 반도체층(127c)보다 알루미늄 조성이 작을 수 있다.The second conductivity type semiconductor layer 127 may include the 2-1st to 2-3th conductivity type semiconductor layers 127a, 127b, and 127c. The 2-1st conductivity type semiconductor layer 127a may have a smaller aluminum composition than the 2-2nd conductivity type semiconductor layer 127b and the 2-3rd conductivity type semiconductor layer 127c.

차단층(129)은 활성층(126)과 제2 도전형 반도체층(127) 사이에 배치될 수 있다. 차단층(129)은 제1 도전형 반도체층(124)에서 공급된 제1 캐리어가 제2 도전형 반도체층(127)으로 빠져나가는 흐름을 차단하여, 활성층(126) 내에서 전자와 정공이 재결합할 확률을 높일 수 있다. 차단층(129)의 에너지 밴드갭은 활성층(126) 및/또는 제2 도전형 반도체층(127)의 에너지 밴드갭보다 클 수 있다. 차단층(129)은 제2 도펀트가 도핑되므로 제2 도전형 반도체층(127)의 일부 영역으로 정의될 수도 있다.The blocking layer 129 may be disposed between the active layer 126 and the second conductivity type semiconductor layer 127 . The blocking layer 129 blocks the flow of the first carrier supplied from the first conductivity type semiconductor layer 124 to the second conductivity type semiconductor layer 127, so that electrons and holes recombine in the active layer 126. You can increase your chances of doing it. An energy bandgap of the blocking layer 129 may be larger than that of the active layer 126 and/or the second conductive semiconductor layer 127 . Since the blocking layer 129 is doped with the second dopant, it may be defined as a partial region of the second conductivity type semiconductor layer 127 .

차단층(129)은 Inx1Aly1Ga1-x1-y1N(0≤x1≤1, 0<y1≤1, 0≤x1+y1≤1)의 조성식을 갖는 반도체 재료, 예를 들어 AlGaN, AlN, InAlGaN 등에서 선택될 수 있으나 이에 한정하지 않는다.The blocking layer 129 is a semiconductor material having a composition formula of In x1 Al y1 Ga 1-x1-y1 N (0≤x1≤1, 0<y1≤1, 0≤x1+y1≤1), for example AlGaN, It may be selected from AlN, InAlGaN, etc., but is not limited thereto.

실시 예에 따르면, 제1 도전형 반도체층(124), 활성층(126), 제2 도전형 반도체층(127), 및 차단층(129)은 모두 알루미늄을 포함할 수 있다. 따라서, 제1 도전형 반도체층(124), 활성층(126), 제2 도전형 반도체층(127), 및 차단층(129)은 AlGaN, InAlGaN 또는 AlN 조성을 가질 수 있다.According to an embodiment, the first conductivity-type semiconductor layer 124, the active layer 126, the second conductivity-type semiconductor layer 127, and the blocking layer 129 may all include aluminum. Accordingly, the first conductivity-type semiconductor layer 124, the active layer 126, the second conductivity-type semiconductor layer 127, and the blocking layer 129 may have AlGaN, InAlGaN, or AlN compositions.

차단층(129)은 알루미늄 조성이 우물층(126a)의 알루미늄 조성보다 높을 수 있다. 예시적으로 차단층(129)은 알루미늄 조성은 50% 내지 100%일 수 있다. 차단층(129)의 알루미늄 조성이 50% 이상일 경우 제1 캐리어를 차단하기 위한 충분한 에너지 장벽을 가질 수 있고, 활성층(126)에서 방출하는 광을 흡수하지 않을 수 있다. The aluminum composition of the blocking layer 129 may be higher than that of the well layer 126a. Illustratively, the aluminum composition of the blocking layer 129 may be 50% to 100%. When the aluminum composition of the blocking layer 129 is 50% or more, it may have a sufficient energy barrier to block the first carrier and may not absorb light emitted from the active layer 126 .

차단층(129)은 제1-1구간(129a)과 제1-2구간(129c)을 포함할 수 있다. The blocking layer 129 may include a 1-1 section 129a and a 1-2 section 129c.

제1-1구간(129a)은 제1 도전형 반도체층(124)에서 제2 도전형 반도체층(127)으로 향하는 방향으로 향할수록 알루미늄 조성이 높아질 수 있다. In the 1-1 th section 129a, the aluminum composition may increase in a direction from the first conductivity type semiconductor layer 124 to the second conductivity type semiconductor layer 127.

제1-1구간(129a)의 알루미늄 조성은 80% 내지 100%일 수 있다. 따라서, 차단층(129)의 제1-1구간(129a)은 반도체 구조물(120) 내에서 Al 조성이 가장 높은 부분일 수 있다. The aluminum composition of the 1-1 section 129a may be 80% to 100%. Accordingly, the 1-1 th section 129a of the blocking layer 129 may be a portion having the highest Al composition in the semiconductor structure 120 .

제1-1구간(129a)은 AlGaN 또는 AlN을 포함할 수 있다. 또는 제1-1구간(129a)은 AlGaN과 AlN이 교대로 배치되는 초격자층일 수도 있다.The 1-1 section 129a may include AlGaN or AlN. Alternatively, the 1-1 section 129a may be a superlattice layer in which AlGaN and AlN are alternately disposed.

제1-1구간(129a)의 두께는 약 0.1nm 내지 4nm일 수 있다. 제1 캐리어의 제2 도전형 반도체층(127)으로의 이동을 효율적으로 차단하기 위해서는 제1-1구간(129a)의 두께는 0.1nm이상으로 배치할 수 있다. 또한, 제2 도전형 반도체층(127)에서 활성층(126)으로 제2 캐리어를 주입하는 주입 효율을 확보하기 위해 제1-1구간(129a)의 두께는 4nm이하로 배치할 수 있다. The thickness of the 1-1st section 129a may be about 0.1 nm to about 4 nm. In order to efficiently block the movement of the first carriers into the second conductivity type semiconductor layer 127, the thickness of the 1-1 section 129a may be greater than or equal to 0.1 nm. In addition, in order to secure injection efficiency of injecting second carriers from the second conductive semiconductor layer 127 into the active layer 126, the thickness of the 1-1 section 129a may be less than 4 nm.

실시 예의 제1-1구간(129a)은 정공 주입 효율과 전자(Electron)의 차단 효율을 확보하기 위해 제1-1 구간(129-a)의 두께를 0.1nm 이상 내지 4nm 이하로 배치하였으나 반드시 이에 한정하지 않는다. 예시적으로 제1 캐리어 차단기능과 제2 캐리어 주입 기능 중 어느 하나를 선택적으로 더 크게 확보해야 할 필요가 있는 경우 상기 언급한 수치 범위를 벗어날 수도 있다. In the 1-1 section 129a of the embodiment, the thickness of the 1-1 section 129-a is set to 0.1 nm or more to 4 nm or less in order to secure hole injection efficiency and electron blocking efficiency. Not limited. For example, if it is necessary to selectively secure any one of the first carrier blocking function and the second carrier injection function, the aforementioned numerical range may be exceeded.

제1-1구간(129a)과 제1-2구간(129c) 사이에 배치된 제1-3구간(129b)은 도펀트를 포함하지 않는 언도프(undoped)된 구간을 포함할 수 있다. 따라서, 제1-3구간(129b)은 제2 도펀트가 제2 도전형 반도체층(127)로부터 활성층(126)으로 확산되는 것을 방지하는 역할을 수행할 수 있다.The 1-3 section 129b disposed between the 1-1 section 129a and the 1-2 section 129c may include an undoped section containing no dopant. Accordingly, the first to third sections 129b may prevent diffusion of the second dopant from the second conductivity type semiconductor layer 127 to the active layer 126 .

제2 도전형 반도체층(127)은 제2-1 내지 제2-3 도전형 반도체층(127a, 127b, 127c)을 포함할 수 있다.The second conductivity type semiconductor layer 127 may include the 2-1st to 2-3th conductivity type semiconductor layers 127a, 127b, and 127c.

제2-2 도전형 반도체층(127b)의 두께는 10nm 보다 크고 50nm보다 작을 수 있다. 예시적으로 제2-2 도전형 반도체층(127b)의 두께는 25nm일 수 있다. 제2-2 도전형 반도체층(127b)의 두께가 10nm 이상일 경우 제2-2 도전형 반도체층(127b)의 전류 확산 특성을 확보할 수 있다. 또한, 두께가 50nm 이하인 경우, 활성층(126)으로 주입하는 제2 캐리어의 주입 효율을 확보할 수 있고 활성층(126)에서 방출되는 광의 제2-2 도전형 반도체층(127b)에서의 흡수율을 낮출 수 있다. The thickness of the 2-2nd conductivity type semiconductor layer 127b may be greater than 10 nm and less than 50 nm. For example, the thickness of the second-second conductivity type semiconductor layer 127b may be 25 nm. When the thickness of the 2-2 conductivity type semiconductor layer 127b is 10 nm or more, current spreading characteristics of the 2-2 conductivity type semiconductor layer 127b can be secured. In addition, when the thickness is 50 nm or less, injection efficiency of second carriers injected into the active layer 126 can be secured, and absorption of light emitted from the active layer 126 in the second-second conductivity type semiconductor layer 127b can be lowered. can

제2-2 도전형 반도체층(127b)의 알루미늄 조성은 우물층(126a)의 알루미늄 조성보다 높을 수 있다. 자외선 광을 생성하기 위해 우물층(126a)의 알루미늄 조성은 약 30% 내지 70%일 수 있다. 따라서, 제2-2 도전형 반도체층(127b)의 알루미늄 조성은 40% 이상 80%이하일 수 있다.The aluminum composition of the 2-2 conductivity type semiconductor layer 127b may be higher than that of the well layer 126a. In order to generate ultraviolet light, the aluminum composition of the well layer 126a may be about 30% to 70%. Therefore, the aluminum composition of the 2-2 conductivity type semiconductor layer 127b may be 40% or more and 80% or less.

제2-2 도전형 반도체층(127b)의 알루미늄 조성이 40% 이상인 경우 광을 흡수하는 문제를 개선할 수 있으며, 80% 이하인 경우에는 전류 주입 효율이 악화되는 문제를 개선할 수 있다. 예시적으로, 우물층(126a)의 알루미늄 조성이 30%인 경우 제2-2 도전형 반도체층(127b)의 알루미늄 조성은 40%일 수 있다.When the aluminum composition of the 2-2 conductive semiconductor layer 127b is 40% or more, the problem of absorbing light can be improved, and when it is 80% or less, the problem of deteriorating current injection efficiency can be improved. For example, when the aluminum composition of the well layer 126a is 30%, the aluminum composition of the 2-2 conductivity type semiconductor layer 127b may be 40%.

제2-1 도전형 반도체층(127a)의 알루미늄 조성은 우물층(126a)의 알루미늄 조성보다 낮을 수 있다. 제2-1 도전형 반도체층(127a)의 알루미늄 조성이 우물층(126a)의 알루미늄 조성보다 높은 경우 제2전극 사이의 저항이 높아져 충분한 오믹이 이루어지지 않고, 전류 주입 효율이 떨어지는 문제가 있다.The aluminum composition of the 2-1 conductivity type semiconductor layer 127a may be lower than that of the well layer 126a. When the aluminum composition of the 2-1 conductivity type semiconductor layer 127a is higher than the aluminum composition of the well layer 126a, the resistance between the second electrodes increases, so that sufficient ohmic is not achieved and current injection efficiency is deteriorated.

제2-1 도전형 반도체층(127a)의 알루미늄 조성은 1% 이상 50% 이하일 수 있다. 50%이하인 경우 제2전극과의 저항이 낮아질 수 있고, 조성이 1% 이상인 경우 제2-1 도전형 반도체층(127a) 내에서 광을 흡수하는 문제를 개선할 수 있다. 제2-1 도전형 반도체층(127a)의 알루미늄 조성은 중간층(124b)의 알루미늄 조성보다 작을 수 있다.The aluminum composition of the 2-1st conductivity type semiconductor layer 127a may be 1% or more and 50% or less. When the composition is 50% or less, resistance with the second electrode may be lowered, and when the composition is 1% or more, the problem of absorbing light in the 2-1 conductivity type semiconductor layer 127a may be improved. The aluminum composition of the 2-1st conductivity type semiconductor layer 127a may be smaller than the aluminum composition of the intermediate layer 124b.

제2-1 도전형 반도체층(127a)의 두께는 1nm 내지 30nm일 수 있다. 제2-1 도전형 반도체층(127a)은 자외선 광을 흡수할 수 있으므로 최대한 제2-1 도전형 반도체층(127a)의 두께를 얇게 제어하는 것이 광 출력 관점에서 유리할 수 있다.The thickness of the 2-1st conductivity type semiconductor layer 127a may be 1 nm to 30 nm. Since the 2-1st conductivity type semiconductor layer 127a can absorb ultraviolet light, controlling the thickness of the 2-1st conductivity type semiconductor layer 127a as thin as possible may be advantageous in terms of light output.

그러나 제2-1 도전형 반도체층(127a)의 두께가 1nm 이상인 경우 제2-1 도전형 반도체층(127a)의 저항을 감소시킬 수 있어 반도체 소자의 전기적 특성이 개선될 수 있다. 또한, 두께가 30nm 이하인 경우 제2-1 도전형 반도체층(127a)이 흡수하는 광량을 줄여 광 출력 효율을 개선할 수 있다.However, when the thickness of the 2-1st conductivity type semiconductor layer 127a is 1 nm or more, the resistance of the 2-1st conductivity type semiconductor layer 127a can be reduced and the electrical characteristics of the semiconductor device can be improved. In addition, when the thickness is 30 nm or less, the light output efficiency may be improved by reducing the amount of light absorbed by the 2-1 conductivity type semiconductor layer 127a.

제2-1 도전형 반도체층(127a)의 두께는 제2-2 도전형 반도체층(127b)의 두께보다 작을 수 있다. 제2-1 도전형 반도체층(127a)과 제2-2 도전형 반도체층(127b)의 두께비는 1:1.5 내지 1:20일 수 있다. 두께비가 1:1.5보다 큰 경우 제2-2 도전형 반도체층(127b)의 두께가 증가하므로 전류 주입 효율이 개선될 수 있다. 또한, 두께비가 1:20보다 작은 경우 제2-1 도전형 반도체층(127a)의 두께가 증가하므로 결정성이 저하되는 문제를 개선할 수 있다. 만약 제2-1 도전형 반도체층(127a)의 두께가 너무 얇아지면 그 두께 범위 내에서 알루미늄 조성을 급격히 변화시켜야 하므로 결정성이 저하될 수 있다.The thickness of the 2-1st conductivity type semiconductor layer 127a may be smaller than the thickness of the 2-2nd conductivity type semiconductor layer 127b. The thickness ratio of the 2-1st conductivity type semiconductor layer 127a and the 2-2nd conductivity type semiconductor layer 127b may be 1:1.5 to 1:20. When the thickness ratio is greater than 1:1.5, since the thickness of the 2-2 conductivity type semiconductor layer 127b increases, current injection efficiency can be improved. In addition, when the thickness ratio is less than 1:20, the thickness of the 2-1st conductivity type semiconductor layer 127a increases, so that the problem of deterioration in crystallinity can be improved. If the thickness of the 2-1 conductivity type semiconductor layer 127a is too thin, the aluminum composition must be rapidly changed within the thickness range, and thus crystallinity may deteriorate.

제2-2 도전형 반도체층(127b)의 알루미늄 조성은 활성층(126)에서 멀어질수록 작아질 수 있다. 또한, 제2-1 도전형 반도체층(127a)의 알루미늄 조성은 활성층(126)에서 멀어질수록 작아질 수 있다.The aluminum composition of the 2-2 conductivity type semiconductor layer 127b may decrease as the distance from the active layer 126 increases. In addition, the aluminum composition of the 2-1st conductivity type semiconductor layer 127a may decrease as the distance from the active layer 126 increases.

이때, 제2-1 도전형 반도체층(127a)의 두께에 대한 알루미늄 감소폭은 제2-2 도전형 반도체층(127b)의 두께에 대한 알루미늄 감소폭보다 클 수 있다. 즉, 제2-1 도전형 반도체층(127a)의 Al 조성비의 두께 방향에 대한 변화율은 제2-2 도전형 반도체층(127b)의 Al 조성비의 두께 방향에 대한 변화율보다 클 수 있다.In this case, the decrease in aluminum with respect to the thickness of the 2-1st conductivity type semiconductor layer 127a may be greater than the decrease in aluminum with respect to the thickness of the 2-2nd conductivity type semiconductor layer 127b. That is, the change rate of the Al composition ratio of the 2-1st conductivity type semiconductor layer 127a in the thickness direction may be greater than the change rate of the Al composition ratio of the 2-2nd conductivity type semiconductor layer 127b in the thickness direction.

제2-1 도전형 반도체층(127a)은 제2 전극과의 낮은 접촉 저항을 위해 우물층(126a)보다 알루미늄 조성이 낮아질 수 있다. 따라서, 제2-1 도전형 반도체층(127a)은 우물층(126a)에서 발광하는 광을 일부 흡수할 수 있다. The 2-1st conductivity type semiconductor layer 127a may have a lower aluminum composition than the well layer 126a in order to have low contact resistance with the second electrode. Accordingly, the 2-1 conductivity type semiconductor layer 127a may partially absorb light emitted from the well layer 126a.

따라서, 제2-1 도전형 반도체층(127a)은 광이 흡수되는 것을 억제하기 위해 제2-1 도전형 반도체층(127a)의 두께를 1 nm 이상 내지 30 nm 이하로 배치할 수 있다. Accordingly, the thickness of the 2-1 conductivity type semiconductor layer 127a may be set to 1 nm or more and 30 nm or less in order to suppress absorption of light.

그 결과, 제2-1 도전형 반도체층(127a)은 두께는 얇아지는 반면 알루미늄의 변화폭은 상대적으로 크므로 두께에 대한 알루미늄 감소폭이 상대적으로 클 수 있다. As a result, since the thickness of the 2-1st conductivity type semiconductor layer 127a is thin, but the change range of aluminum is relatively large, the reduction range of aluminum relative to the thickness may be relatively large.

이에 반해, 제2-2 도전형 반도체층(127b)은 두께는 제2-1 도전형 반도체층(127a)보다 두꺼운 반면, 알루미늄 조성은 우물층(126a)보다 높거나 같으므로 감소폭이 상대적으로 완만할 수 있다. In contrast, the thickness of the 2-2nd conductivity type semiconductor layer 127b is thicker than that of the 2-1st conductivity type semiconductor layer 127a, but the aluminum composition is higher than or equal to that of the well layer 126a, so the decrease is relatively gentle. can do.

제2-1 도전형 반도체층(127a)은 두께가 얇고 두께에 대한 알루미늄 조성의 변화폭이 크므로 상대적으로 느리게 성장시키면서 알루미늄의 조성을 변화시킬 수 있다.Since the thickness of the 2-1 conductivity type semiconductor layer 127a is small and the variation range of the aluminum composition relative to the thickness is large, the aluminum composition can be changed while growing relatively slowly.

제2-3 도전형 반도체층(127c)는 균일한 알루미늄 조성을 가질 수 있다. 제2-3 도전형 반도체층(127c)의 두께는 20nm 내지 60nm일 수 있다. 제2-3 도전형 반도체층(127c)의 알루미늄 조성은 40% 내지 70%일 수 있다. 제2-3 도전형 반도체층(127c)의 알루미늄 조성이 40% 이상일 때 제2-1 도전형 반도체층(127a), 제2-2 도전형 반도체층(127b)의 결정성이 저하되지 않을 수 있고, 70% 미만일 때 상기 제2-1 도전형 반도체층(127a), 제2-2 도전형 반도체층(127b)의 알루미늄 조성을 급격하게 변화하여 발생하는 결정성 저하 문제를 방지할 수 있어서 반도체 소자의 전기적 특성을 향상시킬 수 있다.The second-third conductivity type semiconductor layer 127c may have a uniform aluminum composition. The thickness of the second-third conductivity type semiconductor layer 127c may be 20 nm to 60 nm. The aluminum composition of the second-third conductivity type semiconductor layer 127c may be 40% to 70%. When the aluminum composition of the 2-3 conductivity type semiconductor layer 127c is 40% or more, the crystallinity of the 2-1 conductivity type semiconductor layer 127a and the 2-2 conductivity type semiconductor layer 127b may not deteriorate. When it is less than 70%, it is possible to prevent a problem of deterioration in crystallinity caused by abruptly changing the aluminum composition of the 2-1st conductivity type semiconductor layer 127a and the 2-2nd conductivity type semiconductor layer 127b. electrical properties can be improved.

전술한 바와 같이 제2-1 도전형 반도체층(127a)의 두께는 1nm 내지 10nm이고, 제2-2 도전형 반도체층(127b)의 두께는 10nm 내지 50nm이고, 제2-3 도전형 반도체층(127c)의 두께는 20nm 내지 60nm일 수 있다. As described above, the thickness of the 2-1 conductivity type semiconductor layer 127a is 1 nm to 10 nm, the thickness of the 2-2 conductivity type semiconductor layer 127b is 10 nm to 50 nm, and the 2-3 conductivity type semiconductor layer is The thickness of (127c) may be 20 nm to 60 nm.

따라서, 제2-1 도전형 반도체층(127a)의 두께와 제2 도전형 반도체층(127)의 전체 두께의 비는 1:3 내지 1:120일 수 있다. 1:3 보다 클 경우 제2-1 도전형 반도체층(127a)가 반도체 소자의 전기적 특성(예를 들어 동작 전압)을 확보할 수 있고, 1:120보다 작을 경우, 반도체 소자의 광학적 특성(예를 들어 광 출력)을 확보할 수 있다. 그러나 반드시 이에 한정되는 것은 아니고 제2-1 도전형 반도체층(127a)의 두께와 제2 도전형 반도체층(127)의 전체 두께의 비는 1:3 내지 1:50 또는 1:3 내지 1:70일 수 있다.Accordingly, the ratio of the thickness of the 2-1st conductivity type semiconductor layer 127a to the total thickness of the second conductivity type semiconductor layer 127 may be 1:3 to 1:120. When the ratio is greater than 1:3, the 2-1 conductivity type semiconductor layer 127a can secure the electrical characteristics (eg, operating voltage) of the semiconductor device, and when the ratio is less than 1:120, the optical characteristics (eg, operating voltage) of the semiconductor element can be secured. For example, light output) can be secured. However, it is not necessarily limited thereto, and the ratio of the thickness of the 2-1 conductivity type semiconductor layer 127a to the total thickness of the second conductivity type semiconductor layer 127 is 1:3 to 1:50 or 1:3 to 1: may be 70

본 발명의 실시 예에 따른 제2 도전형 반도체층(127)은 반도체 구조물 내에서 알루미늄 조성이 가장 높은 제1 지점(P1), 및 알루미늄 조성이 가장 낮은 제3 지점(P3)을 포함할 수 있다. 여기서 제1 지점(P1)은 알루미늄 조성이 가장 높은 차단층(129)의 제1-1 구간(129a)일 수 있고, 제3 지점(P3)은 알루미늄 가장 낮은 제2-1 도전형 반도체층(127a)일 수 있다.The second conductivity-type semiconductor layer 127 according to an embodiment of the present invention may include a first point P1 having the highest aluminum composition and a third point P3 having the lowest aluminum composition in the semiconductor structure. . Here, the first point P1 may be the 1-1st section 129a of the blocking layer 129 having the highest aluminum composition, and the third point P3 is the 2-1st conductivity type semiconductor layer (with the lowest aluminum composition). 127a).

제1 도전형 반도체층(124)은 제1 도전형 반도체층내에서 알루미늄 조성이 가장 높은 제2 지점(P2), 및 알루미늄 조성이 가장 낮은 제4 지점(P4)을 포함할 수 있다. 제2 지점(P2)은 제1-1 도전형 반도체층(124a) 및/또는 제1-2 도전형 반도체층(124c)일 수 있고, 제4 지점(P4)은 중간층(124b)일 수 있다.The first conductivity type semiconductor layer 124 may include a second point P2 having the highest aluminum composition and a fourth point P4 having the lowest aluminum composition within the first conductivity type semiconductor layer. The second point P2 may be the 1-1st conductivity type semiconductor layer 124a and/or the 1-2th conductivity type semiconductor layer 124c, and the fourth point P4 may be the intermediate layer 124b. .

제1-1구간(129a)의 알루미늄 조성은 80% 내지 100%일 수 있다. 제2-1 도전형 반도체층(127a)의 알루미늄 조성은 1% 이상 50%일 수 있다. 이때, 제2-1 도전형 반도체층(127a)의 알루미늄 조성은 우물층(126a)의 알루미늄 조성보다 작을 수 있다.The aluminum composition of the 1-1 section 129a may be 80% to 100%. The aluminum composition of the 2-1st conductivity type semiconductor layer 127a may be 1% or more and 50%. In this case, the aluminum composition of the 2-1 conductivity type semiconductor layer 127a may be smaller than the aluminum composition of the well layer 126a.

따라서, 제3 지점(P3)과 제1 지점(P1) 사이의 알루미늄 조성의 비는 1:4 내지 1:100일 수 있다. 알루미늄 조성의 비가 1:4 이상인 경우 제1 지점(P1)의 알루미늄 조성이 증가하여 제1 캐리어가 제2 도전형 반도체층을 지나가는 것을 효과적으로 차단할 수 있다. 또한, 알루미늄 조성의 비가 1:100이하인 경우 제3 지점(P3)의 알루미늄이 증가하여 제3 지점(P3)이 광을 흡수하는 문제를 개선할 수 있다.Accordingly, the aluminum composition ratio between the third point P3 and the first point P1 may be 1:4 to 1:100. When the ratio of the aluminum composition is 1:4 or more, the aluminum composition at the first point P1 increases to effectively block the first carriers from passing through the second conductivity type semiconductor layer. In addition, when the ratio of the aluminum composition is 1:100 or less, the problem of light absorption at the third point P3 may be improved by increasing the amount of aluminum at the third point P3.

제1-1 도전형 반도체층(124a)의 알루미늄 조성은 50% 내지 80%일 수 있다. 중간층(124b)의 알루미늄 조성은 30% 내지 70%일 수 있다. 이때, 중간층(124b)의 알루미늄 조성은 제1-1 도전형 반도체층보다 작을 수 있다. 따라서, 제4 지점(P4)과 제2 지점(P2) 사이의 알루미늄 조성의 비는 1:0.5 내지 1:0.9일 수 있다.The aluminum composition of the 1-1st conductivity type semiconductor layer 124a may be 50% to 80%. The aluminum composition of the intermediate layer 124b may be 30% to 70%. In this case, the aluminum composition of the intermediate layer 124b may be smaller than that of the 1-1 conductivity type semiconductor layer. Accordingly, the ratio of the aluminum composition between the fourth point P4 and the second point P2 may be 1:0.5 to 1:0.9.

알루미늄 조성 비가 1:0.5 이상인 경우 제1-1 도전형 반도체층(124a)의 알루미늄 조성이 커져 결정성이 향상될 수 있다. 또한, 알루미늄 조성비가 1:0.9이하인 경우 중간층(124b)의 알루미늄 조성이 커지므로 자외선 파장대의 광을 흡수하는 문제를 개선할 수 있다.When the aluminum composition ratio is 1:0.5 or more, the aluminum composition of the 1-1 conductivity type semiconductor layer 124a increases, and thus crystallinity may be improved. In addition, when the aluminum composition ratio is 1:0.9 or less, since the aluminum composition of the intermediate layer 124b is increased, the problem of absorbing light in the ultraviolet wavelength range can be improved.

도 3a 및 도 3b는 본 발명의 일 실시 예에 따른 반도체 구조물의 심스 (Secondary Ion Mass Spectrometry, 이하 SIMS) 데이터이고, 도 3c 및 도 3d는 본 발명의 다른 실시 예에 따른 반도체 구조물의 심스(SIMS) 데이터이고, 도 4는 도 3a 내지 도 3d의 알루미늄 상대 이온 강도를 보여주는 도면이고, 도 5a는 도 4의 (a)의 SIMS 데이터를 일부 확대한 도면이고, 도 5b는 도 4의 (b)의 SIMS 데이터를 리니어 스케일로 변환한 도면이다.3A and 3B are Secondary Ion Mass Spectrometry (SIMS) data of a semiconductor structure according to an embodiment of the present invention, and FIGS. 3C and 3D are SIMS (SIMS) data of a semiconductor structure according to another embodiment of the present invention. ) data, FIG. 4 is a diagram showing the aluminum relative ionic strength of FIGS. 3A to 3D, FIG. 5A is a partially enlarged view of the SIMS data of FIG. 4 (a), and FIG. It is a diagram in which SIMS data of is converted to linear scale.

도 3a를 참조하면, 반도체 구조물은 제1 도전형 반도체층(124)에서 제2 도전형 반도체층(127)으로 갈수록 알루미늄(Al), 갈륨(Ga), 제1 도펀트, 제2 도펀트, 산소(O), 탄소(C)의 조성이 변화할 수 있다. 제1 도펀트는 실리콘(Si)일 수 있고 제2 도펀트는 마그네슘(Mg)일 수 있으나 반드시 이에 한정하지 않는다. Referring to Figure 3a, the semiconductor structure is aluminum (Al), gallium (Ga), the first dopant, the second dopant, oxygen ( O), the composition of carbon (C) can change. The first dopant may be silicon (Si) and the second dopant may be magnesium (Mg), but is not necessarily limited thereto.

심스 (SIMS) 데이터는 비행 시간형 2차 이온 질량 분석법(TOF-SIMS, Time-of-Flight Secondary Ion Mass Spectrometry)에 의한 분석 데이터일 수 있다.SIMS data may be analysis data by Time-of-Flight Secondary Ion Mass Spectrometry (TOF-SIMS).

심스 (SIMS) 데이터는 1차 이온을 타켓의 표면에 조사하고 방출되는 2차 이온의 개수를 카운팅하여 분석할 수 있다. 이때, 1차 이온은 O2 +, Cs+ Bi+등에서 선택될 수 있고, 가속 전압은 20 내지 30 keV 내에서 조절될 수 있고, 조사 전류는 0.1 pA 내지 5.0pA에서 조절될 수 있고, 조사 면적은 20nm×20nm일 수 있다. SIMS data can be analyzed by irradiating primary ions onto the surface of a target and counting the number of secondary ions emitted. At this time, the primary ion may be selected from O 2 + , Cs + Bi + , etc., the accelerating voltage may be adjusted within 20 to 30 keV, the irradiation current may be adjusted at 0.1 pA to 5.0 pA, and the irradiation area may be 20 nm × 20 nm.

심스 (SIMS) 데이터는 제2 도전형 반도체층의 표면(깊이가 0인 지점)에서 제1 도전형 반도체층 방향으로 점차 식각하면서 2차 이온 질량 스펙트럼을 수집할 수 있다.SIMS data may collect secondary ion mass spectra while gradually etching from the surface of the second conductivity type semiconductor layer (a point where the depth is 0) toward the first conductivity type semiconductor layer.

다만 이에 한정하지 않고 AlGaN 기반 및/또는 GaN 기반의 반도체 물질, 제1 및 제2 도펀트 물질을 검출하기 위한 측정 조건이 다양하게 이용될 수 있다.However, the measurement conditions for detecting the AlGaN-based and/or GaN-based semiconductor material and the first and second dopant materials may be variously used without being limited thereto.

또한, SIMS 분석에 의한 결과는 물질의 2차 이온 강도 또는 도핑 농도에 대한 스펙트럼으로 해석할 수 있는데, 2차 이온 강도 또는 도핑 농도의 해석에 있어서 0.9배 이상 내지 1.1배 이내에 발생하는 노이즈를 포함할 수 있다. 따라서, "같다/동일하다" 라는 기재는 하나의 특정 2차 이온 강도 또는 도핑 농도의 0.9배 이상 내지 1.1배 이내의 노이즈를 포함하여 지칭할 수 있다.In addition, the result of the SIMS analysis can be interpreted as a spectrum for the secondary ionic strength or doping concentration of the material, which may include noise occurring within 0.9 times or more to 1.1 times in the analysis of the secondary ionic strength or doping concentration. can Accordingly, the description of "equal/identical" may include noise within 0.9 times or more to 1.1 times of one particular secondary ionic strength or doping concentration.

도 3a 내지 도 3d의 심스 (SIMS) 데이터상에서 알루미늄과 갈륨은 2차 이온 강도에 대한 스펙트럼 데이터이고, 제1 도펀트, 제2 도펀트, 산소 및 탄소는 도핑 농도를 측정한 데이터이다. 즉, 도 3a 내지 도 3d는 심스 데이터와 도핑 농도 데이터를 하나의 도면에 표현하였다. On the SIMS data of FIGS. 3A to 3D , aluminum and gallium are spectral data for secondary ion intensities, and first dopant, second dopant, oxygen, and carbon are data obtained by measuring doping concentrations. That is, in FIGS. 3A to 3D , SIMS data and doping concentration data are expressed in one diagram.

도 3a를 참조하면, 알루미늄 이온 강도의 스펙트럼과 제1 및 제2 도펀트의 농도 스펙트럼의 일부가 교차하는 것으로 도시되었으나 이온 강도와 도펀트의 농도에 대한 데이터는 서로 독립적인 관계를 가질 수 있다. Referring to FIG. 3A , although it is shown that the aluminum ion intensity spectrum and parts of the first and second dopant concentration spectra intersect, the ion intensity and dopant concentration data may have an independent relationship with each other.

예시적으로 표면(깊이가 0인 지점)의 근처에서 알루미늄의 이온 강도와 제2 도펀트의 도핑 농도가 교차하는 것으로 표현되었으나, 도핑 농도의 기준점(도면의 좌측 Y축에서 가장 낮은 지점)을 보다 낮게 설정하는 경우 데이터 상에서 도핑 농도 그래프는 낮아질 수 있다. 예를 들면, 제2 도펀트 도핑 농도의 기준점을 1.00E+14에서 1.00E+12로 낮춘다면 제2 도펀트의 농도 그래프는 도면상에서 낮아지게 되므로 제2 도펀트 데이터와 알루미늄 데이터는 교차하지 않을 수도 있다.Illustratively, it is expressed as the intersection of the ionic strength of aluminum and the doping concentration of the second dopant in the vicinity of the surface (the point where the depth is 0), but the reference point of the doping concentration (the lowest point on the left Y-axis of the drawing) is lower If set, the doping concentration graph on the data may be lowered. For example, if the reference point of the second dopant doping concentration is lowered from 1.00E+14 to 1.00E+12, the second dopant concentration graph becomes lower on the drawing, so the second dopant data and aluminum data may not intersect.

제1 도펀트, 제2 도펀트, 산소 및 탄소의 농도를 측정하는 방법은 특별히 한정하지 않는다. 또한, 본 실시 예에서 종축(Y축)은 로그 스케일로 변환하여 도시하였다.A method for measuring the concentrations of the first dopant, the second dopant, oxygen and carbon is not particularly limited. In addition, in this embodiment, the vertical axis (Y-axis) is converted to a logarithmic scale.

알루미늄의 이온 강도는 표면에서 깊이가 증가할수록 점차 증가하다가 최고 강도 지점 이후에서는 증감을 반복하는 것을 알 수 있다. GaN 기반의 반도체 물질에서 Al 원자는 Ga 원자를 치환하여 AlGaN 물질을 구성하기 때문에 갈륨의 이온 강도는 알루미늄의 이온 강도와 서로 대칭을 이룰 수 있다. It can be seen that the ionic strength of aluminum gradually increases as the depth increases from the surface, and then increases and decreases repeatedly after the point of maximum strength. In a GaN-based semiconductor material, Al atoms replace Ga atoms to form an AlGaN material, so that the ionic strength of gallium and the ionic strength of aluminum can be symmetrical to each other.

실시 예에 따른 이온 강도는 측정 조건에 따라 증감될 수 있다. 그러나, 1차 이온의 강도가 증가하면 2차 이온(알루미늄 이온)의 강도 그래프는 전체적으로 증가하고, 1차 이온의 강도가 감소하면 2차 이온(알루미늄 이온)의 강도 그래프는 전체적으로 감소할 수 있다. 따라서, 두께 방향으로 이온 강도의 변화는 측정 조건을 변경하여도 유사할 수 있다.The ionic strength according to the embodiment may be increased or decreased according to measurement conditions. However, when the intensity of the primary ion increases, the intensity graph of the secondary ion (aluminum ion) may increase as a whole, and when the intensity of the primary ion decreases, the intensity graph of the secondary ion (aluminum ion) may decrease as a whole. Therefore, the change in ionic strength in the thickness direction can be similar even if the measurement conditions are changed.

제2 도펀트의 도핑 농도는 표면에서 가장 높고, 표면에서 멀어질수록 점차 감소할 수 있다. 제2 도펀트는 제2 도전형 반도체층의 모든 영역 및 활성층의 일부 영역에 존재할 수 있으나 반드시 이에 한정하지 않는다. 제2 도펀트는 제2 도전형 반도체층 내에만 배치할 수 있으나, 활성층까지 확산될 수 있다. 따라서, 활성층으로 주입되는 제2 도펀트의 주입 효율이 개선될 수 있다. 하지만 제2 도펀트가 제1 도전형 반도체층까지 확산될 경우 반도체 소자의 누설 전류 및/또는 제1 및 제2 캐리어의 비발광 재결합이 발생하여 반도체 소자의 신뢰성 및/또는 발광효율이 저하될 수 있다.The doping concentration of the second dopant is highest at the surface and may gradually decrease as the distance from the surface increases. The second dopant may be present in all regions of the second conductivity type semiconductor layer and in some regions of the active layer, but is not necessarily limited thereto. The second dopant may be disposed only in the second conductivity type semiconductor layer, but may diffuse to the active layer. Accordingly, injection efficiency of the second dopant implanted into the active layer may be improved. However, when the second dopant diffuses into the first conductivity-type semiconductor layer, leakage current of the semiconductor device and/or non-emissive recombination of the first and second carriers may occur, thereby reducing reliability and/or luminous efficiency of the semiconductor device. .

제1 도펀트는 제1 도전형 반도체층과 활성층 사이 구간에서 농도가 산소의 농도보다 낮아지는 구간(R1)을 가질 수 있다. 제1 도펀트는 활성층에도 일부 분포할 수 있다. 따라서, 활성층으로 주입하는 제1캐리어의 주입 효율이 개선될 수 있고, 활성층에서 제1캐리어와 제2캐리어가 발광성 재결합하는 효율이 개선될 수 있다.The first dopant may have a section R1 in which the concentration of the first dopant is lower than the concentration of oxygen in the section between the first conductivity type semiconductor layer and the active layer. The first dopant may also be partially distributed in the active layer. Accordingly, the injection efficiency of the first carrier injected into the active layer can be improved, and the efficiency of luminescent recombination between the first carrier and the second carrier in the active layer can be improved.

도 3b 내지 도 3d 역시 도 3a와 동일한 경향을 보이는 것을 확인할 수 있다.It can be seen that FIGS. 3B to 3D also show the same trend as FIG. 3A.

도 4 및 도 5a를 참조하면, 도 3a 내지 도 3d의 알루미늄 이온 강도는 제1지점 내지 제6지점(P1, P2, P3, P4, P5, P6)을 포함할 수 있다. 도 4의 (a)는 도 3a의 알루미늄 이온 강도이고, 도 4의 (b)는 도 3b의 알루미늄 이온 강도이고, 도 4의 (c)는 도 3c의 알루미늄 이온 강도이고, 도 4의 (d)는 도 3d의 알루미늄 이온 강도이다.Referring to FIGS. 4 and 5A , the aluminum ion intensities of FIGS. 3A to 3D may include first to sixth points P1 , P2 , P3 , P4 , P5 , and P6 . Figure 4 (a) is the aluminum ion strength of Figure 3a, Figure 4 (b) is the aluminum ion strength of Figure 3b, Figure 4 (c) is the aluminum ion strength of Figure 3c, Figure 4 (d ) is the aluminum ion intensity in Fig. 3d.

도 3c 및 도 3d의 실시 예에서는 제1지점(P1)과 제3지점(P3) 사이에 이온 강도가 변화하는 요철 구간(P7)을 갖는 점을 제외하고는 도 3a의 알루미늄 이온 강도 분포와 유사한 분포를 가질 수 있다. 예시적으로 도 3c, 도 3d, 및 도4c, 도4d의 실시 예는 차단층에 초격자층을 더 배치한 구조일 수 있다.In the embodiments of FIGS. 3C and 3D , the distribution of aluminum ion intensity is similar to that of FIG. 3A except that there is a concavo-convex section P7 in which the ionic strength changes between the first point P1 and the third point P3. may have a distribution. Illustratively, the embodiments of FIGS. 3C, 3D, 4C, and 4D may have a structure in which a superlattice layer is further disposed on the blocking layer.

제1지점(P1)의 알루미늄의 이온 강도는 반도체 구조물(120)내에서 가장 높을 수 있다. 제1지점(P1)의 알루미늄의 이온 강도가 가장 높기 때문에 제1 캐리어가 제2 도전형 반도체층에서 제2 캐리어와 비발광성 재결합하는 것을 방지할 수 있다. 따라서, 반도체 소자의 광출력을 개선할 수 있다. 제1지점(P1)은 차단층(129)의 제1-1 구간(129a)에 대응되는 영역일 수 있으나, 반드시 이에 한정하지는 않는다.The ionic strength of aluminum at the first point P1 may be the highest in the semiconductor structure 120 . Since the ionic strength of aluminum at the first point P1 is the highest, non-emissive recombination of the first carriers with the second carriers in the second conductive semiconductor layer can be prevented. Accordingly, light output of the semiconductor device can be improved. The first point P1 may be a region corresponding to the 1-1st section 129a of the blocking layer 129, but is not necessarily limited thereto.

제2지점(P2)의 제2 이온 강도는 제1지점(P1)에서 제1 방향(깊이가 증가하는 방향, D)으로 연장되는 알루미늄의 이온 강도의 지점 중 알루미늄의 이온 강도가 가장 높은 지점일 수 있다.The second ionic strength of the second point P2 may be the point where the ionic strength of aluminum is the highest among the points of the ionic strength of aluminum extending from the first point P1 in the first direction (the direction of increasing depth, D). can

제2지점(P2)은 제1 도전형 반도체층(124) 내에서 알루미늄의 이온 강도가 가장 높은 지점일 수 있고, 제1 도전형 반도체층(124)에서 활성층(126)과 가장 인접한 지점일 수 있다. The second point P2 may be a point where the ionic strength of aluminum is highest in the first conductivity type semiconductor layer 124 and may be a point closest to the active layer 126 in the first conductivity type semiconductor layer 124. there is.

제2지점(P2)은 제1 도전형 반도체층(124)에서 활성층 방향으로 주입되는 제1 캐리어 에너지를 저하시켜 활성층에서 재결합하는 제1 및 제2 캐리어의 농도 또는 밀도의 균형을 맞출 수 있다. 따라서 발광 효율을 개선하여 반도체 소자의 광출력 특성을 개선할 수 있다. At the second point P2 , first carrier energy injected from the first conductive semiconductor layer 124 toward the active layer may be lowered to balance concentrations or densities of first and second carriers recombinated in the active layer. Accordingly, light output characteristics of the semiconductor device may be improved by improving luminous efficiency.

제3지점(P3)의 제3 이온 강도는 제1지점(P1)에서 반도체 구조물(120)의 표면을 향하는 방향(제1방향과 반대방향)으로 알루미늄의 이온 강도가 가장 낮은 지점일 수 있다. The third ionic strength of the third point P3 may be a point at which the ionic strength of aluminum is the lowest in a direction from the first point P1 toward the surface of the semiconductor structure 120 (a direction opposite to the first direction).

제3지점(P3)과 제2전극이 접하는 경우 제3지점(P3)의 알루미늄의 이온 강도가 가장 낮기 때문에 제3지점(P3)과 제2전극 사이의 저항이 낮을 수 있고, 따라서 제2전극을 통해 반도체 구조물(120)로 주입되는 전류 주입 효율이 확보될 수 있다.When the third point P3 and the second electrode are in contact, since the ionic strength of aluminum at the third point P3 is the lowest, the resistance between the third point P3 and the second electrode may be low, and thus the second electrode Through this, current injection efficiency injected into the semiconductor structure 120 may be secured.

제4지점(P4)의 제4 이온 강도는 제2지점(P2)에서 제1 방향으로 알루미늄의 이온 강도가 가장 낮은 지점일 수 있다. The fourth ionic strength of the fourth point P4 may be a point where the ionic strength of aluminum in the first direction at the second point P2 is the lowest.

제4지점(P4)은 반도체 소자의 공정 중에 있어서 Laser Lift-Off(이하 LLO) 공정이 적용되는 경우, 활성층으로 레이저가 침투하지 못하도록 레이저를 흡수함으로써 LLO 공정에 의한 활성층이 손상되는 것을 방지할 수 있다.The fourth point (P4) can prevent the active layer from being damaged by the LLO process by absorbing the laser so that the laser does not penetrate into the active layer when the Laser Lift-Off (LLO) process is applied during the semiconductor device process. there is.

또한, 제4지점(P4)은 제1전극이 접할 경우, 제1전극과 제4지점(P4) 사이의 저항을 낮추어 반도체 구조물로 주입하는 전류의 주입 효율을 개선할 수 있다. 이러한 관점에서 제4지점(P4)의 알루미늄의 이온 강도는 제2지점(P2)에서 제1 방향으로 가장 낮게 배치될 수 있다.In addition, when the first electrode contacts the fourth point P4, the injection efficiency of the current injected into the semiconductor structure can be improved by lowering the resistance between the first electrode and the fourth point P4. From this point of view, the ionic strength of aluminum at the fourth point P4 may be the lowest in the first direction at the second point P2.

제5지점(P5)은 제2지점(P2)과 제4지점(P4) 사이에 배치될 수 있다. 제5지점(P5)의 알루미늄의 이온 강도는 제2지점(P2)과 제4지점(P4) 사이의 이온 강도를 가질 수 있다. 제5지점(P5)은 하나의 특정 지점일 수 있고, 하나의 층을 구성할 수 있다. 제4지점(P4)을 통해 주입되는 전류가 제5지점(P5)을 포함하는 층에서 균일하게 분포될 수 있도록 하여 활성층으로 주입되는 전류의 면적에 대한 밀도가 균일하도록 개선될 수 있다. The fifth point P5 may be disposed between the second point P2 and the fourth point P4. The ionic strength of aluminum at the fifth point P5 may have an ionic strength between the second point P2 and the fourth point P4. The fifth point P5 may be a specific point and constitute one layer. The current injected through the fourth point P4 can be uniformly distributed in the layer including the fifth point P5, so that the density of the current injected into the active layer can be improved to be uniform.

또한, 제5지점(P5)과 동일한 알루미늄의 이온 강도를 갖는 지점/층은 제4지점(P4)에서 제1 방향으로 이격되어 배치될 수 있다. 따라서, 제4지점(P4)은 제5지점(P5)의 알루미늄의 이온 강도를 갖는 지점/층 사이에 배치될 수 있다. 다만, 이에 한정하지 않고, 제5지점(P5)과 제1 방향으로 이격되어 제4지점(P4)보다 제1 방향으로 멀리 떨어진 영역의 알루미늄의 이온 강도는 제5지점(P5) 보다 높은 이온 강도를 가질 수 있다. In addition, a point/layer having the same ionic strength of aluminum as the fifth point P5 may be spaced apart from the fourth point P4 in the first direction. Accordingly, the fourth point P4 may be disposed between the points/layers having the ionic strength of aluminum of the fifth point P5. However, it is not limited thereto, and the ionic strength of aluminum in a region farther from the fifth point P5 in the first direction than the fourth point P4 in the first direction has a higher ionic strength than the fifth point P5. can have

제10지점(P10)은 제1지점(P1)과 제3지점(P3) 사이에 배치될 수 있고, 제1지점(P1)과 제2지점(P2) 사이에서 가장 작은 이온강도와 동일한 알루미늄의 이온 강도를 갖는 지점일 수 있다. The tenth point (P10) may be disposed between the first point (P1) and the third point (P3), and between the first point (P1) and the second point (P2) of aluminum having the same minimum ionic strength. It can be a point with ionic strength.

제10지점(P10)과 제3지점(P3) 사이 영역의 두께는 반도체 소자가 방출하는 광이 흡수되는 것을 억제하고 제2 전극과의 접촉 저항을 낮추기 위해 1 nm 이상 내지 30 nm일 수 있다.The thickness of the region between the tenth point P10 and the third point P3 may be 1 nm or more to 30 nm in order to suppress absorption of light emitted from the semiconductor device and to lower contact resistance with the second electrode.

또한, 제2전극과 전기적으로 연결되는 제3지점(P3)은 제1전극과 연결되는 제4지점(P4)에 비해 전기 전도도가 더 낮을 수 있다. 따라서, 제3지점(P3)의 이온 강도는 제4지점(P4)의 이온 강도에 비해 작을 수 있다.Also, the third point P3 electrically connected to the second electrode may have lower electrical conductivity than the fourth point P4 connected to the first electrode. Therefore, the ionic strength of the third point P3 may be smaller than that of the fourth point P4.

따라서, 제10지점(P10)과 제3지점(P3) 사이의 알루미늄의 이온 강도의 평균 변화율은 제1지점(P1)과 제10지점(P10) 사이의 알루미늄의 이온 강도의 평균 변화율보다 더 클 수 있다. 여기서 평균 변화율은 알루미늄 이온 강도의 최대 변화폭을 두께로 나눈 값일 수 있다.Therefore, the average rate of change of the ionic strength of aluminum between the tenth point P10 and the third point P3 is greater than the average rate of change of the ionic strength of aluminum between the first point P1 and the tenth point P10. can Here, the average change rate may be a value obtained by dividing the maximum change width of the aluminum ion strength by the thickness.

제3지점(P3)과 제10지점(P10)의 사이 영역(S11)은 표면(S0)에 가까워질수록 알루미늄의 이온 강도가 감소하는 구간, 및 표면(S0)에 가까워질수록 알루미늄의 이온 강도가 감소하지 않는 역전 구간(P6)을 가질 수 있다. 역전 구간(P6)은 표면(S0)에 가까워질수록 알루미늄 이온 강도가 증가하거나 유지되는 구간일 수 있다.The region S11 between the third point P3 and the tenth point P10 is a section in which the ionic strength of aluminum decreases as it approaches the surface S0, and the ionic strength of aluminum decreases as it approaches the surface S0. It may have a reversal period (P6) in which is not reduced. The inversion period P6 may be a period in which the aluminum ion strength increases or is maintained as it approaches the surface S0.

제3지점(P3)과 제10지점(P10) 사이 영역에 역전 구간(P6)이 배치된 경우 제3지점(P3)로 주입되는 전류가 고르게 퍼질 수 있어 활성층으로 주입되는 전류 밀도가 고르게 제어될 수 있다. 따라서 반도체 소자의 광출력 특성 및 전기적 특성과 신뢰성이 향상될 수 있다.When the reversal section P6 is disposed in the region between the third point P3 and the tenth point P10, the current injected into the third point P3 can be evenly spread, so that the current density injected into the active layer can be evenly controlled. can Accordingly, light output characteristics, electrical characteristics, and reliability of the semiconductor device may be improved.

역전 구간(P6)은 온도를 통해 제어될 수 있다. 예를 들어, 제3지점(P3)과 제10지점(P10) 사이 영역은 온도를 제어함으로써 알루미늄의 조성을 제어할 수 있다. 이러한 경우, 온도를 너무 급격하게 낮추는 경우 제2 도전형 반도체층의 결정성이 크게 저하될 수 있다.The reversal section P6 may be controlled through temperature. For example, the composition of aluminum may be controlled by controlling the temperature in the region between the third point P3 and the tenth point P10. In this case, when the temperature is lowered too rapidly, the crystallinity of the second conductivity type semiconductor layer may be greatly deteriorated.

따라서, 온도를 연속적으로 낮추고 높이는 공정에 있어서, 낮아지는 온도를 다시 높이는 순간 알루미늄이 순간적으로 많이 포함되게 되어 역전 구간(P6)을 형성할 수 있다. Therefore, in the process of continuously lowering and raising the temperature, as soon as the lowered temperature is raised again, a lot of aluminum is instantaneously included, thereby forming the reversal section P6.

즉, 활성층에서 알루미늄의 이온 강도가 가장 낮은 지점과 동일한 알루미늄의 이온 강도를 갖는 제10지점(P10)을 형성한 후, 제3지점(P3)을 형성하기까지의 공정에서 온도를 통해 알루미늄의 조성을 제어할 수 있고, 이 과정에서 제2 도전형 반도체층의 결정성을 확보하고, 전류 확산 특성을 확보하기 위해 역전 구간(P6)을 배치할 수 있다.That is, in the process from the formation of the tenth point (P10) having the same ionic strength of aluminum as the point where the ionic strength of aluminum is the lowest in the active layer to the formation of the third point (P3), the composition of aluminum is determined through temperature. In this process, the reversal section P6 may be disposed to secure crystallinity of the second conductivity-type semiconductor layer and current diffusion characteristics.

다만 이에 한정하지 않고, 또 다른 실시 예에서는 전류 주입 특성을 더 확보하기 위해 역전 구간(P6)을 갖지 않고, 제10지점(P10)에서 제3지점(P3)으로 향할수록 연속적으로 알루미늄의 이온 강도가 감소하도록 배치할 수도 있다.However, the present invention is not limited thereto, and in another embodiment, the ionic strength of aluminum continuously increases from the tenth point P10 to the third point P3 without having a reversal section P6 in order to further secure current injection characteristics. may be arranged to decrease.

도 5a를 참조하면, 알루미늄 이온 강도 그래프상에서 반도체 구조물은 깊이가 증가하는 방향으로 제1구간(S1), 제2구간(S2), 및 제3구간(S3)을 포함할 수 있다.Referring to FIG. 5A , the semiconductor structure on the aluminum ion strength graph may include a first section S1 , a second section S2 , and a third section S3 in a direction in which the depth increases.

제1구간(S1)은 제1지점(P1)과 제3지점(P3) 사이에 배치될 수 있고 제2 도전형 반도체층으로 구성될 수 있다. 제2구간(S2)은 제1지점(P1)과 제2지점(P2) 사이에 배치될 수 있고, 활성층(126)으로 구성될 수 있다. 제3구간(S3)은 제2지점(P2)에서 제1 방향으로 향하는 방향에 배치되는 구간으로, 제1 도전형 반도체층(124)으로 구성될 수 있다.The first section S1 may be disposed between the first point P1 and the third point P3 and may be formed of a second conductivity type semiconductor layer. The second section S2 may be disposed between the first point P1 and the second point P2 and may include the active layer 126 . The third section S3 is a section disposed in a direction from the second point P2 toward the first direction, and may be composed of the first conductivity type semiconductor layer 124 .

제2구간(S2)은 제1지점(P1)과 제2지점(P2) 사이에 배치될 수 있다. 전술한 바와 같이 제1지점(P1)은 반도체 구조물내에서 알루미늄 이온 강도가 가장 높은 지점이고, 제2지점(P2)은 도면상 표면에서 멀어지는(깊이가 증가하는) 제1방향으로 이격 배치되고, 제2구간(S2)의 최대 이온 강도(피크의 이온 강도)보다 높은 이온 강도를 갖는 지점일 수 있다.The second section S2 may be disposed between the first point P1 and the second point P2. As described above, the first point (P1) is the point where the aluminum ion intensity is the highest in the semiconductor structure, and the second point (P2) is spaced apart in the first direction away from the surface (increase in depth) on the drawing, It may be a point having an ionic strength higher than the maximum ionic strength (peak ionic strength) of the second period S2.

그러나, 반드시 이에 한정되는 것은 아니고 제2지점은 제5지점과 동일한 높이를 가질 수도 있다. 이 경우 제2구간은 제1지점과 제5지점 사이에 배치될 수 있다.However, it is not necessarily limited thereto, and the second point may have the same height as the fifth point. In this case, the second section may be disposed between the first point and the fifth point.

제2구간(S2)은 활성층(126)에 대응하는 구간으로 복수 개의 피크(S21) 및 복수 개의 밸리(S22)를 가질 수 있다. 밸리(S22)는 우물층의 이온 강도일 수 있고, 피크(S21)는 장벽층의 이온 강도일 수 있다.The second section S2 is a section corresponding to the active layer 126 and may have a plurality of peaks S21 and a plurality of valleys S22. The valley S22 may be the ionic strength of the well layer, and the peak S21 may be the ionic strength of the barrier layer.

이때, 밸리(S22)와 제1지점(P1)의 이온 강도 비(M1)는 1:0.4 이상 1:0.6 이하일 수 있고, 밸리(S22)와 피크(S21)의 이온 강도비(M2)는 1:0.5 이상 1:0.75 이하일 수 있다. At this time, the ionic strength ratio M1 of the valley S22 and the first point P1 may be 1:0.4 or more and 1:0.6 or less, and the ionic strength ratio M2 of the valley S22 and the peak S21 is 1 :0.5 or more and 1:0.75 or less.

밸리(S22)와 제1지점(P1)의 알루미늄의 이온 강도 비(M1)가 1:0.4 이상일 경우 활성층보다 표면에 가까이 배치되는 제1지점(P1)과 제3지점(P3) 사이의 제2 도전형 반도체층의 결정성을 확보할 수 있고, 제1 캐리어가 제2 도전형 반도체층으로 주입되는 것을 방지하여 활성층에서 발광성 재결합하는 확률을 높일 수 있다. 따라서, 반도체 소자의 광출력 특성을 개선할 수 있다. When the ionic strength ratio (M1) of aluminum between the valley (S22) and the first point (P1) is 1:0.4 or more, the second point between the first point (P1) and the third point (P3) disposed closer to the surface than the active layer. Crystallinity of the conductive semiconductor layer may be secured, and the probability of luminescent recombination in the active layer may be increased by preventing injection of first carriers into the second conductive semiconductor layer. Accordingly, light output characteristics of the semiconductor device may be improved.

또한, 이온 강도 비(M1)가 1:0.6 이하일 때 활성층보다 표면에 가까이 배치되는 제1지점(P1)과 제3지점(P3) 사이의 제2 도전형 반도체층의 결정성을 확보할 수 있다. In addition, when the ionic strength ratio M1 is 1:0.6 or less, the crystallinity of the second conductivity type semiconductor layer between the first point P1 and the third point P3 disposed closer to the surface than the active layer can be secured. .

밸리(S22)와 피크(S21)의 이온 강도 비(M2)가 1:0.5 이상 일 때 활성층이 포함하는 우물층에서 제1 도전형 반도체층 및/또는 제2 도전형 반도체층으로 빠져나가는 캐리어를 장벽층이 효과적으로 방지하여 우물층에서의 발광성 재결합 확률을 높임으로써 반도체 소자의 광출력 특성을 향상시킬 수 있다.When the ionic strength ratio (M2) of the valley (S22) and the peak (S21) is 1:0.5 or more, carriers escaping from the well layer included in the active layer to the first conductivity type semiconductor layer and/or the second conductivity type semiconductor layer The light output characteristics of the semiconductor device can be improved by effectively preventing the barrier layer and increasing the probability of luminescent recombination in the well layer.

또한, 이온 강도 비(M2)가 1:0.75 이하일 경우 우물층과 장벽층 사이의 격자 상수 차이에 의한 스트레스를 줄여 반도체 구조물의 결정성을 확보하고, 스트레인에 의한 파장 변화 및/또는 발광성 재결합확률을 개선할 수 있다.In addition, when the ionic strength ratio (M2) is 1:0.75 or less, the stress caused by the lattice constant difference between the well layer and the barrier layer is reduced to secure the crystallinity of the semiconductor structure, and the wavelength change and/or luminescent recombination probability due to strain are reduced. can be improved

이 두 비율의 비(M1:M2)는 1:0.3 내지 1:0.8를 만족할 수 있다. 따라서, 두 비율의 비(M1:M2)가 1:0.3 내지 1:0.8를 만족하는 구간이 실제 활성층이 배치된 구간일 수 있다.The ratio of these two ratios (M1:M2) may satisfy 1:0.3 to 1:0.8. Accordingly, a section in which the ratio (M1:M2) of the two ratios satisfies 1:0.3 to 1:0.8 may be a section in which the active layer is actually disposed.

제3지점(P3)의 이온 강도는 제2구간(S2) 내에서 가장 낮은 이온 강도(우물층의 이온 강도)보다 작을 수 있다. 이때, 활성층은 제2구간(S2) 내에 포함될 수 있고, 제1지점(P1)과 가장 가까운 밸리(P8)와 제1지점(P1)에서 가장 먼 밸리(P9)의 사이 영역으로 정의할 수 있다.The ionic strength of the third point P3 may be lower than the lowest ionic strength (ionic strength of the well layer) in the second period S2. At this time, the active layer may be included in the second section S2 and may be defined as a region between a valley P8 closest to the first point P1 and a valley P9 furthest from the first point P1. .

또한, 이웃한 밸리(S22) 사이의 간격은 제1지점(P1)과 제2지점(P2) 사이의 간격보다 좁을 수 있다. 우물층과 장벽층의 두께는 활성층(126) 전체의 두께보다 작기 때문이다.Also, the distance between the neighboring valleys S22 may be narrower than the distance between the first point P1 and the second point P2. This is because the thickness of the well layer and the barrier layer is smaller than the thickness of the entire active layer 126 .

제1구간(S1)은 제4지점(P4)보다 이온 강도가 낮은 표면 영역(S11)을 포함할 수 있다. 이때, 표면 영역(S11)은 제1방향(D)과 반대 방향으로 갈수록 이온 강도가 낮아질 수 있다. The first section S1 may include a surface region S11 having a lower ionic strength than the fourth point P4 . In this case, the ionic strength of the surface region S11 may decrease in a direction opposite to the first direction D.

심스 데이터 상에서 제2지점(P2)과 제4지점(P4)의 제1 강도차(D1), 및 제1지점(P1)과 제3지점(P3)의 제2 강도차(D2)의 비(D1:D2)는 1:1.5 내지 1:2.5일 수 있다. 강도 차이의 비(D1:D2)가 1:1.5 이상이면 제2 강도차(D2)가 커지므로 제1지점(P1)의 알루미늄 조성을 충분히 낮출 수 있다. 따라서, 제2 전극과의 접촉 저항을 낮출 수 있다.The ratio of the first intensity difference D1 between the second point P2 and the fourth point P4 and the second intensity difference D2 between the first point P1 and the third point P3 on the Sims data ( D1:D2) may be 1:1.5 to 1:2.5. When the intensity difference ratio (D1:D2) is 1:1.5 or more, the second intensity difference D2 increases, so that the aluminum composition of the first point P1 can be sufficiently lowered. Therefore, contact resistance with the second electrode can be reduced.

또한, 강도 차이의 비(D1:D2)가 1:2.5이하이면 알루미늄 조성이 너무 낮아져서 활성층(126)에서 발광하는 광이 제2-1 도전형 반도체층(127a)에서 흡수되어 반도체 소자의 광학적 특성이 저하되는 문제를 해결할 수 있다.In addition, when the ratio of the intensity difference (D1:D2) is 1:2.5 or less, the aluminum composition is too low, and the light emitted from the active layer 126 is absorbed by the 2-1 conductivity type semiconductor layer 127a, resulting in optical characteristics of the semiconductor device. This degradation problem can be solved.

제7지점(P7)과 제1지점(P1)의 제3 강도차(D3)와 제4지점(P4)과 제3지점(P3)의 제4 강도차(D4)의 비(D3:D4)는 1:0.2 내지 1:2 또는 1:0.2 내지 1:1일 수 있다.The ratio of the third intensity difference D3 between the seventh point P7 and the first point P1 and the fourth intensity difference D4 between the fourth point P4 and the third point P3 (D3:D4) may be from 1:0.2 to 1:2 or from 1:0.2 to 1:1.

강도 차이의 비가 1:0.2 이상이면 제4 강도차(D4)가 상대적으로 커지므로 알루미늄 조성을 충분히 낮출 수 있다. 따라서, 제2전극과의 접촉 저항이 감소할 수 있다. 또한, 조성차가 1:2 이하이면 제2-1 도전형 반도체층(127a)의 두께 범위 내에서 알루미늄 조성이 급격히 변화하여 결정성이 저하되는 문제를 개선할 수 있다. 또한, 알루미늄 조성이 너무 낮아져서 활성층(126)에서 발광하는 광이 제2-1 도전형 반도체층(127a)에서 흡수되는 문제를 개선할 수 있다.When the intensity difference ratio is 1:0.2 or more, the fourth intensity difference D4 is relatively large, so the aluminum composition can be sufficiently lowered. Thus, contact resistance with the second electrode can be reduced. In addition, when the composition difference is 1:2 or less, it is possible to improve the problem of crystallinity deterioration due to rapid change in aluminum composition within the thickness range of the 2-1st conductivity type semiconductor layer 127a. In addition, the problem that the aluminum composition is too low and the light emitted from the active layer 126 is absorbed by the 2-1 conductivity type semiconductor layer 127a can be improved.

제2 도전형 반도체층(127)과 전극의 오믹 컨택을 위해 얇은 GaN층을 삽입할 수 있다. 이 경우 전극과 접촉하는 GaN층은 알루미늄을 포함하지 않으므로 제3지점(P3)의 이온 강도가 급격히 낮아지게 된다. 따라서, 제1 강도차(D1)와 제2 강도차(D2)의 비(D1:D2), 및 제3 강도차(D3)와 제4 강도차(D4)의 비(D3:D4)가 전술한 범위를 벗어날 수 있다.A thin GaN layer may be inserted for ohmic contact between the second conductive semiconductor layer 127 and the electrode. In this case, since the GaN layer contacting the electrode does not contain aluminum, the ionic strength of the third point P3 is rapidly reduced. Therefore, the ratio (D1:D2) of the first intensity difference (D1) to the second intensity difference (D2) and the ratio (D3:D4) of the third intensity difference (D3) to the fourth intensity difference (D4) are described above. may be out of bounds.

제1지점(P1)과 제3지점(P3)의 강도차와 제5지점(P5)과 제3지점(P3)의 강도차의 비는 1:0.5 내지 1:0.8일 수 있다. 강도차의 비가 1:0.5 이상이면 제5지점(P5)의 강도가 증가하여 결정성이 향상되고 광 추출 효율이 우수해질 수 있다. 또한, 강도차의 비가 1:0.8보다 작으면 활성층(126)과 제1 도전형 반도체층(124) 사이의 격자 부정합이 완화될 수 있다.The ratio of the intensity difference between the first point P1 and the third point P3 and the intensity difference between the fifth point P5 and the third point P3 may be 1:0.5 to 1:0.8. When the ratio of the intensity difference is 1:0.5 or more, the intensity of the fifth point P5 increases, so that crystallinity can be improved and light extraction efficiency can be improved. In addition, when the intensity difference ratio is smaller than 1:0.8, lattice mismatch between the active layer 126 and the first conductivity-type semiconductor layer 124 can be alleviated.

제3지점(P3)과 제1지점(P1)의 이온강도 비율은 1:2 내지 1:4일 수 있다. 제3지점(P3)과 제1지점(P1)의 이온강도 비율이 1:2 이상인 경우에는 제3지점(P3)의 강도가 충분히 낮아져 제2전극과의 접촉저항을 낮출 수 있다. 또한, 제3지점(P3)과 제1지점(P1)의 이온강도 비율이 1:4이하인 경우에는 제3지점(P3)의 알루미늄 강도가 높아질 수 있다. 따라서, 제3지점(P3)에서 광을 흡수하는 문제를 개선할 수 있다.The ionic strength ratio between the third point P3 and the first point P1 may be 1:2 to 1:4. When the ionic strength ratio between the third point P3 and the first point P1 is 1:2 or more, the strength of the third point P3 is sufficiently low, thereby reducing the contact resistance with the second electrode. Further, when the ionic strength ratio between the third point P3 and the first point P1 is 1:4 or less, the aluminum strength at the third point P3 may be increased. Accordingly, the problem of absorbing light at the third point P3 can be improved.

제10지점(P10)과 제1지점(P1)의 이온강도 비율은 1:1.3 내지 1:2.5일 수 있다. 제10지점(P10)과 제1지점(P1)의 이온강도 비율이 1:1.3 이상인 경우에는 제1지점(P1)의 이온 강도가 높아져 제1캐리어가 활성층을 통과하는 것을 효과적으로 차단할 수 있다. 또한, 제10지점(P10)과 제1지점(P1)의 이온강도 비율이 1:2.5이하인 경우에는 제10지점(P10)의 이온 강도가 높아지므로 우물층이 자외선 파장대의 광을 생성할 수 있다.The ionic strength ratio between the tenth point P10 and the first point P1 may be 1:1.3 to 1:2.5. When the ionic strength ratio of the tenth point P10 and the first point P1 is 1:1.3 or more, the ionic strength of the first point P1 increases, effectively blocking the passage of the first carrier through the active layer. In addition, when the ionic strength ratio of the tenth point P10 and the first point P1 is 1:2.5 or less, the ionic strength of the tenth point P10 increases, so that the well layer can generate light in the ultraviolet wavelength range. .

제3지점(P3)과 제4지점(P4)의 이온강도 비율은 1:1.1 내지 1:2일 수 있다. 제3지점(P3)과 제4지점(P4)의 이온강도 비율이 1:1.1 이상인 경우에는 제4지점(P4)의 이온 강도가 상승하여 자외선 파장대 광의 흡수율을 줄일 수 있다. 또한, 제3지점(P3)과 제4지점(P4)의 이온강도 비율이 1:2이하인 경우에는 제3지점에서 충분한 이온 강도를 확보하여 자외선 파장대의 광 흡수율을 줄일 수 있다.The ionic strength ratio of the third point P3 and the fourth point P4 may be 1:1.1 to 1:2. When the ionic strength ratio of the third point P3 and the fourth point P4 is 1:1.1 or more, the ionic strength of the fourth point P4 increases, thereby reducing the absorption rate of light in the ultraviolet wavelength band. In addition, when the ionic strength ratio between the third point P3 and the fourth point P4 is 1:2 or less, sufficient ionic strength is secured at the third point to reduce light absorption in the ultraviolet wavelength range.

제2지점(P2)과 제1지점(P1)의 이온강도 비율은 1:1.1 내지 1:2일 수 있다. 제2지점(P2)과 제1지점(P1)의 이온강도 비율이 1:1.1 이상인 경우에는 제1지점(P1)의 이온 강도가 높아져 제1캐리어가 활성층을 통과하는 것을 효과적으로 차단할 수 있다. 또한, 제2지점(P2)과 제1지점(P1)의 이온강도 비율이 1:2이하인 경우에는 활성층 내로 주입되어 발광성 재결합을 하는 제1 캐리어의 농도와 제2 캐리어의 농도의 균형을 이룰 수 있기 때문에 반도체 소자가 발광하는 광량을 향상시킬 수 있다.The ionic strength ratio between the second point P2 and the first point P1 may be 1:1.1 to 1:2. When the ionic strength ratio of the second point P2 and the first point P1 is 1:1.1 or more, the ionic strength of the first point P1 increases, effectively blocking the passage of the first carrier through the active layer. In addition, when the ionic strength ratio between the second point P2 and the first point P1 is 1:2 or less, the concentration of the first carrier injected into the active layer and undergoing luminescent recombination may be balanced with the concentration of the second carrier. Therefore, the amount of light emitted by the semiconductor element can be increased.

제4지점(P4)과 제2지점(P2)의 이온강도 비율은 1:1.2 내지 1:2.5일 수 있다. 제4지점(P4)과 제2지점(P2)의 이온강도 비율이 1:1.2 이상인 경우에는 제4지점(P4)과 제1 전극 사이의 저항을 낮출 수 있다. 또한, 제4지점(P4)과 제2지점(P2)의 이온강도 비율이 1:2.5이하인 경우에는 제4지점(P4)의 이온 강도가 상승하여 자외선 파장대 광의 흡수율을 줄일 수 있다.The ionic strength ratio between the fourth point P4 and the second point P2 may be 1:1.2 to 1:2.5. When the ionic strength ratio between the fourth point P4 and the second point P2 is 1:1.2 or more, resistance between the fourth point P4 and the first electrode may be reduced. In addition, when the ionic strength ratio of the fourth point P4 and the second point P2 is 1:2.5 or less, the ionic strength of the fourth point P4 increases, thereby reducing the absorption rate of light in the ultraviolet wavelength band.

제5지점(P5)과 제2지점(P2)의 이온강도 비율은 1:1.1 내지 1:2.0일 수 있다. 실시 예의 경우, 심자외선을 발광하는 반도체 구조물은 청색 광을 방출하는 반도체 구조물에 비해 알루미늄을 다량 포함하는 GaN 기반의 물질로 구성될 수 있다. 따라서, 제1 캐리어의 이동도와 제2 캐리어의 이동도의 비율이 청색광을 방출하는 반도체 구조물에 비해 상이할 수 있다. 즉, 제5지점(P5)과 제2지점(P2)의 이온강도 비율이 1:1.1 이상인 경우상기 활성층으로 주입되는 제1 캐리어의 농도를 확보할 수 있다. 또한, 제5지점(P5)과 제2지점(P2)의 이온강도 비율이 1:2.0이하인 경우에는 제5지점(P5)의 이온 강도가 높아져 결정성이 개선될 수 있다.The ionic strength ratio between the fifth point P5 and the second point P2 may be 1:1.1 to 1:2.0. In the case of an embodiment, a semiconductor structure emitting deep ultraviolet rays may be composed of a GaN-based material containing a large amount of aluminum compared to a semiconductor structure emitting blue light. Accordingly, the ratio of the mobility of the first carrier to the mobility of the second carrier may be different from that of a semiconductor structure emitting blue light. That is, when the ionic strength ratio between the fifth point P5 and the second point P2 is 1:1.1 or more, the concentration of the first carrier injected into the active layer can be secured. In addition, when the ionic strength ratio of the fifth point P5 and the second point P2 is 1:2.0 or less, the ionic strength of the fifth point P5 increases and crystallinity may be improved.

제4지점(P4)과 제5지점(P5)의 이온강도 비율은 1:1.1 내지 1:2.0일 수 있다. 제4지점(P4)과 제5지점(P5)의 이온강도 비율이 1:1.1 이상인 경우에는 제5지점(P5)의 이온 강도가 높아져 결정성이 개선될 수 있다. 또한, 제4지점(P4)과 제5지점(P5)의 이온강도 비율이 1:2.0이하인 경우에는 제4지점(P4)의 이온 강도가 상승하여 자외선 파장대 광의 흡수율을 줄일 수 있다.The ionic strength ratio between the fourth point P4 and the fifth point P5 may be 1:1.1 to 1:2.0. When the ionic strength ratio of the fourth point P4 and the fifth point P5 is 1:1.1 or more, the ionic strength of the fifth point P5 increases, so crystallinity can be improved. In addition, when the ionic strength ratio of the fourth point P4 and the fifth point P5 is 1:2.0 or less, the ionic strength of the fourth point P4 increases, thereby reducing the absorption rate of light in the ultraviolet wavelength band.

도 4 및 도 5a에서는 알루미늄 이온 강도를 로그 스케일로 표현하였으나 반드시 이에 한정하는 것은 아니고, 도 5b와 같이 리니어 스케일로 변환할 수 있다.In FIGS. 4 and 5A, the aluminum ion intensity is expressed in a logarithmic scale, but is not necessarily limited thereto, and may be converted to a linear scale as shown in FIG. 5B.

실시 예에 따르면 제3지점(P3)이 알루미늄을 포함하므로 제1지점(P1)과 제3지점(P3)은 실질적으로 하나의 차수(order)내에 배치됨을 확인할 수 있다. 차수는 이온 강도의 레벨 단위일 수 있다. 예시적으로 제1차수는 1.0 ×101이고 제2차수는 1.0 ×102일 수 있다. 또한 각각의 차수는 10개의 서브 레벨을 가질 수 있다. 예시적으로 제1차수의 제1서브레벨은 1.0×101이고, 제1차수의 제2서브레벨은 2.0×101이고, 제1차수의 제3서브레벨은 3.0×101이고, 제1차수의 제9서브레벨은 9.0×101이고, 제1차수의 제10서브레벨은 1.0×102일 수 있다. 즉, 제1차수의 제10서브레벨은 제2차수의 제1서브레벨과 같을 수 있다.According to the embodiment, since the third point P3 includes aluminum, it can be confirmed that the first point P1 and the third point P3 are substantially disposed within one order. An order may be a unit of level of ionic strength. For example, the first order may be 1.0 × 10 1 and the second order may be 1.0 × 10 2 . Also, each order may have 10 sub-levels. Exemplarily, the first sublevel of the first order is 1.0×10 1 , the second sublevel of the first order is 2.0×10 1 , The third sublevel of the first order may be 3.0×10 1 , the ninth sublevel of the first order may be 9.0×10 1 , and the tenth sublevel of the first order may be 1.0×10 2 . That is, the 10th sublevel of the first order may be the same as the first sublevel of the second order.

도 6a는 본 발명의 일 실시 예에 따른 제2 도전형 반도체층의 개념도이고, 도 6b는 본 발명의 일 실시 예에 따른 제2 도전형 반도체층의 표면을 측정한 AFM 데이터이고, 도 6c는 GaN 박막의 표면을 측정한 AFM 데이터이고, 도 6d는 고속 성장시킨 제2 도전형 반도체층의 표면을 측정한 AFM 데이터이다.6A is a conceptual diagram of a second conductivity type semiconductor layer according to an embodiment of the present invention, FIG. 6B is AFM data obtained by measuring the surface of the second conductivity type semiconductor layer according to an embodiment of the present invention, and FIG. 6C is AFM data obtained by measuring the surface of a GaN thin film, and FIG. 6D is AFM data obtained by measuring the surface of a high-speed grown second conductivity type semiconductor layer.

도 6a을 참조하면, 실시 예에 따른 제2 도전형 반도체층(127)은 제2-1 내지 제2-3 도전형 반도체층(127a, 127b, 127c)을 포함할 수 있다. 제2-1 도전형 반도체층(127a)은 제2전극과 접촉하는 접촉층일 수 있다. 각 층의 특징은 전술한 내용이 그대로 적용될 수 있다.Referring to FIG. 6A , the second conductivity type semiconductor layer 127 according to the embodiment may include 2-1st to 2-3th conductivity type semiconductor layers 127a, 127b, and 127c. The 2-1st conductivity type semiconductor layer 127a may be a contact layer contacting the second electrode. As for the characteristics of each layer, the above description may be applied as it is.

제2-1 도전형 반도체층(127a)의 표면은 복수 개의 클러스터(Cluster, C1)를 포함할 수 있다. 클러스터(C1)는 표면에서 돌출된 돌기일 수 있다. 예시적으로 클러스터(C1)는 평균 표면 높이를 기준으로 약 10nm 또는 20nm이상 돌출된 돌기일 수 있다. 클러스터(C1)는 알루미늄(Al)과 갈륨(Ga)의 격자 불일치에 의해 형성될 수 있다. A surface of the 2-1st conductivity type semiconductor layer 127a may include a plurality of clusters C1. The cluster C1 may be a protrusion protruding from the surface. For example, the cluster C1 may be a protrusion protruding about 10 nm or 20 nm or more based on the average surface height. The cluster C1 may be formed by a lattice mismatch between aluminum (Al) and gallium (Ga).

실시 예에 따른 제2-1 도전형 반도체층(127a)은 알루미늄을 포함하고, 두께에 대한 알루미늄의 변화율이 크고, 두께가 다른 층(layer)들에 비해 얇기 때문에 표면에서 하나의 층(layer)을 이루지 못하고 클러스터(C1) 형태로 표면에 형성될 수 있다. 클러스터(C1)는 Al, Ga, N, Mg 등을 포함할 수 있다. 그러나, 반드시 이에 한정되는 것은 아니다.Since the 2-1 conductivity type semiconductor layer 127a according to the embodiment includes aluminum, has a large change rate of aluminum with respect to thickness, and is thinner than other layers, it is one layer on the surface. can be formed on the surface in the form of a cluster (C1). Cluster C1 may include Al, Ga, N, Mg, or the like. However, it is not necessarily limited thereto.

도 6b을 참조하면, 제2 도전형 반도체층(127)의 표면에서 상대적으로 밝은 점(dot) 형상의 클러스터(C1)를 확인할 수 있다. 실시 예에 따르면 제2-1 도전형 반도체층(127a)의 알루미늄 조성이 1% 내지 10%이므로 클러스터(C1) 형태로 발생하여 접합 면적이 증가할 수 있다. 따라서, 전기적 특성이 향상될 수 있다.Referring to FIG. 6B , a relatively bright dot-shaped cluster C1 can be seen on the surface of the second conductivity type semiconductor layer 127 . According to the embodiment, since the aluminum composition of the 2-1 conductivity type semiconductor layer 127a is 1% to 10%, it may be generated in the form of a cluster C1 to increase the junction area. Therefore, electrical characteristics can be improved.

제2 도전형 반도체층(127)의 표면은 평균 1㎛2당 1개 내지 8개의 클러스터(C1)가 관찰될 수 있다. 여기서 평균값은 약 10개 이상의 서로 다른 위치에서 측정한 값들의 평균일 수 있다. 도 6b의 E1 지점을 측정한 결과, 가로 세로 2㎛인 단위 면적당 12개의 클러스터(C1)가 관측되었다. 클러스터(C1)는 표면에서 25nm이상 돌출된 클러스터만을 측정하였다. AFM 이미지에서 콘트라스트를 조절하여 표면에서 25nm이상 돌출된 클러스터만이 출력되도록 조정할 수 있다.On the surface of the second conductive semiconductor layer 127 , one to eight clusters C1 may be observed per 1 μm 2 on average. Here, the average value may be an average of values measured at about 10 or more different locations. As a result of measuring the point E1 in FIG. 6B, 12 clusters C1 per unit area of 2 μm in width and height were observed. As for the cluster (C1), only the cluster protruding more than 25 nm from the surface was measured. In the AFM image, the contrast can be adjusted so that only clusters protruding more than 25 nm from the surface are output.

측정 결과를 토대로 단위를 변환한 클러스터(C1)의 밀도는 1×10-8/cm2 내지 8×10-6/cm2일 수 있다. 클러스터(C1)의 밀도가 1×10-8/cm2보다 작으면 상대적으로 접촉면적이 줄어들어 제2전극과의 접촉 저항이 높아질 수 있다.The density of the cluster C1 whose unit is converted based on the measurement result may be 1×10 −8 /cm 2 to 8×10 −6 /cm 2 . If the density of the cluster C1 is smaller than 1×10 −8 /cm 2 , the contact area may be relatively reduced, thereby increasing contact resistance with the second electrode.

또한, 클러스터(C1)의 밀도가 8×10-6/cm2보다 크면 일부 클러스터에 포함된 Ga에 의해 활성층(126)에서 방출하는 광이 흡수되어 광 출력이 저하될 수 있다.In addition, when the density of the cluster C1 is greater than 8×10 −6 /cm 2 , light emitted from the active layer 126 may be absorbed by Ga included in some of the clusters, and thus light output may decrease.

실시 예에 따르면, 클러스터(C1)의 밀도가 1×10-8/cm2 내지 8×10-6/cm2를 만족하므로 광 출력은 저하시키지 않으면서 제2전극과의 접촉 저항을 낮출 수 있다.According to the embodiment, since the density of the cluster C1 satisfies 1×10 −8 /cm 2 to 8×10 −6 /cm 2 , contact resistance with the second electrode may be reduced without reducing light output. .

도 6c을 참조하면, GaN 박막의 표면에는 클러스터가 관찰되지 않음을 알 수 있다. 이는 클러스터의 밀도가 높아지면서 하나의 층(layer)을 이루기 때문일 수 있다. 따라서, 제2 도전형 반도체층과 제2전극 사이에 GaN 박막을 형성하는 경우에는 접촉면에서 클러스터가 형성되지 않음을 알 수 있다. Referring to FIG. 6C , it can be seen that no clusters are observed on the surface of the GaN thin film. This may be because the density of clusters increases to form one layer. Therefore, in the case of forming the GaN thin film between the second conductivity-type semiconductor layer and the second electrode, it can be seen that clusters are not formed on the contact surface.

도 6d를 참조하면, 제2 도전형 반도체층을 빠르게 성장시키는 경우에도 클러스터가 잘 성장되지 않음을 알 수 있다. 따라서, 제2 도전형 반도체층의 표면에서 알루미늄의 조성이 1% 내지 10%가 되도록 제어하여도 성장 속도가 빠르면 클러스터(C1)가 형성되지 않음을 알 수 있다. 예시적으로 도 6d는 P-AlGaN을 0.06nm/s의 속도로 성장시킨 후 표면을 측정한 사진이다.Referring to FIG. 6D , it can be seen that clusters do not grow well even when the second conductivity type semiconductor layer is rapidly grown. Therefore, it can be seen that the cluster C1 is not formed when the growth rate is fast even when the composition of aluminum is controlled to be 1% to 10% on the surface of the second conductivity type semiconductor layer. Illustratively, FIG. 6D is a photograph of a surface measured after growing P-AlGaN at a rate of 0.06 nm/s.

즉, 제2 도전형 반도체층(127)에 클러스터(C1)가 복수 개 형성되기 위해서는 표면층에서 알루미늄 조성이 1% 내지 10%인 동시에 표면층의 성장 속도가 충분히 느려야 함을 확인할 수 있다.That is, it can be confirmed that in order to form a plurality of clusters C1 in the second conductivity type semiconductor layer 127, the aluminum composition in the surface layer must be 1% to 10% and the growth rate of the surface layer must be sufficiently slow.

실시 예는 제2-1 도전형 반도체층의 성장 속도가 제2-2 및 제2-3 도전형 반도체층의 성장 속도보다 느릴 수 있다. 예시적으로 제2-2 도전형 반도체층의 성장 속도와 제2-1 도전형 반도체층의 성장 속도의 비는 1: 0.2 내지 1: 0.8일 수 있다. 성장 속도의 비가 1: 0.2보다 작은 경우 제2-1 도전형 반도체층의 성장 속도가 너무 느려져 Ga이 AlGaN이 성장되는 높은 온도에서 식각(etch)되어 Al조성이 높은 AlGaN이 성장되어 오믹 특성이 저하되는 문제가 있으며, 성장 속도의 비가 1: 0.8보다 큰 경우 제2-1 도전형 반도체층의 성장 속도가 너무 빨라져 결정성이 저하될 수 있다.In an embodiment, the growth rate of the 2-1 conductivity type semiconductor layer may be slower than the growth rates of the 2-2 and 2-3 conductivity type semiconductor layers. For example, the ratio of the growth rate of the 2-2nd conductivity type semiconductor layer to the growth rate of the 2-1st conductivity type semiconductor layer may be 1:0.2 to 1:0.8. When the growth rate ratio is less than 1:0.2, the growth rate of the 2-1 conductivity type semiconductor layer is too slow, and Ga is etched at a high temperature at which AlGaN is grown, and AlGaN with a high Al composition is grown, resulting in deterioration in ohmic characteristics. However, when the growth rate ratio is greater than 1:0.8, the growth rate of the 2-1st conductivity type semiconductor layer is too fast, and thus crystallinity may deteriorate.

도 7은 본 발명의 일 실시 예에 따른 반도체 소자의 개념도이고, 도 8a 및 도 8b는 리세스의 개수 변화에 따라 광 출력이 향상되는 구성을 설명하기 위한 도면이고, 도 9은 도 7의 A부분 확대도이다.7 is a conceptual diagram of a semiconductor device according to an exemplary embodiment, FIGS. 8A and 8B are diagrams for explaining a configuration in which light output is improved according to a change in the number of recesses, and FIG. This is a partial enlargement.

도 7을 참고하면, 실시 예에 따른 반도체 소자는 제1 도전형 반도체층(124), 제2 도전형 반도체층(127), 활성층(126)을 포함하는 반도체 구조물(120)과, 제1 도전형 반도체층(124)과 전기적으로 연결되는 제1 전극(142)과, 제2 도전형 반도체층(127)과 전기적으로 연결되는 제2 전극(146)을 포함한다.Referring to FIG. 7 , a semiconductor device according to an embodiment includes a semiconductor structure 120 including a first conductivity type semiconductor layer 124, a second conductivity type semiconductor layer 127, and an active layer 126, and a first conductivity type semiconductor layer 124. A first electrode 142 electrically connected to the type semiconductor layer 124 and a second electrode 146 electrically connected to the second conductivity type semiconductor layer 127 are included.

제1 도전형 반도체층(124), 활성층(126), 및 제2 도전형 반도체층(127)은 제1방향(Y방향)으로 배치될 수 있다. 이하에서는 각 층의 두께 방향인 제1방향(Y방향)을 수직방향으로 정의하고, 제1방향(Y방향)과 수직한 제2방향(X방향)을 수평방향으로 정의한다.The first conductivity type semiconductor layer 124 , the active layer 126 , and the second conductivity type semiconductor layer 127 may be disposed in a first direction (Y direction). Hereinafter, a first direction (Y direction), which is the thickness direction of each layer, is defined as a vertical direction, and a second direction (X direction) perpendicular to the first direction (Y direction) is defined as a horizontal direction.

실시 예에 따른 반도체 구조물(120)은 전술한 구조가 모두 적용될 수 있다. 반도체 구조물(120)은 제2 도전형 반도체층(127) 및 활성층(126)을 관통하여 제1 도전형 반도체층(124)의 일부 영역까지 배치되는 복수 개의 리세스(128)를 포함할 수 있다.All of the above-described structures may be applied to the semiconductor structure 120 according to the embodiment. The semiconductor structure 120 may include a plurality of recesses 128 penetrating the second conductivity type semiconductor layer 127 and the active layer 126 and extending to a partial region of the first conductivity type semiconductor layer 124. .

제1 전극(142)은 리세스(128)의 상면에 배치되어 제1 도전형 반도체층(124)과 전기적으로 연결될 수 있다. 제2 전극(146)은 제2 도전형 반도체층(127)의 하부에 배치될 수 있다.The first electrode 142 may be disposed on an upper surface of the recess 128 and electrically connected to the first conductive semiconductor layer 124 . The second electrode 146 may be disposed under the second conductivity type semiconductor layer 127 .

제1 전극(142)과 제2 전극(146)은 오믹전극일 수 있다. 제1 전극(142)과 제2 전극(146)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으나, 이러한 재료에 한정되는 않는다. 예시적으로, 제1 전극은 복수의 금속층(예: Cr/Al/Ni)을 갖고, 제2 전극은 ITO일 수 있다.The first electrode 142 and the second electrode 146 may be ohmic electrodes. The first electrode 142 and the second electrode 146 include indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IAZO), and indium gallium zinc oxide (IGZO). ), IGTO (indium gallium tin oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), IZON (IZO Nitride), AGZO (Al-Ga ZnO), IGZO (In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, or Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, It may be formed including at least one of Ru, Mg, Zn, Pt, Au, and Hf, but is not limited to these materials. Illustratively, the first electrode may have a plurality of metal layers (eg, Cr/Al/Ni), and the second electrode may be ITO.

도 8a를 참조하면, GaN 기반의 반도체 구조물(120)이 자외선을 발광하는 경우 알루미늄을 포함할 수 있고, 반도체 구조물(120)의 알루미늄 조성이 높아지면 반도체 구조물(120) 내에서 전류 분산 특성이 저하될 수 있다. 또한, 활성층(126)이 Al을 포함하여 자외선을 발광하는 경우, 활성층(126)은 GaN 기반의 청색 발광 소자에 비하여 측면으로 방출하는 광량이 증가하게 된다(TM 모드). 이러한 TM모드는 자외선 반도체 소자에서 주로 발생할 수 있다.Referring to FIG. 8A, when the GaN-based semiconductor structure 120 emits ultraviolet light, aluminum may be included, and when the aluminum composition of the semiconductor structure 120 increases, current dissipation characteristics within the semiconductor structure 120 deteriorate. It can be. In addition, when the active layer 126 contains Al and emits ultraviolet rays, the active layer 126 emits more light to the side than a GaN-based blue light emitting device (TM mode). This TM mode may mainly occur in an ultraviolet semiconductor device.

자외선 반도체 소자는 청색 GaN 기반의 반도체 소자에 비해 전류 분산 특성이 떨어진다. 따라서, 자외선 반도체 소자는 청색 GaN 기반의 반도체 소자에 비해 상대적으로 많은 제1 전극(142)을 배치할 필요가 있다.UV semiconductor devices have poor current dissipation characteristics compared to blue GaN-based semiconductor devices. Therefore, the UV semiconductor device needs to dispose a relatively large number of first electrodes 142 compared to blue GaN-based semiconductor devices.

알루미늄의 조성이 높아지면 전류 분산 특성이 악화될 수 있다. 도 8a를 참고하면, 각각의 제1 전극(142)의 인근지점에만 전류가 분산되며, 거리가 먼 지점에서는 전류밀도가 급격히 낮아질 수 있다. 따라서, 유효 발광 영역(P2)이 좁아질 수 있다. When the composition of aluminum is increased, current dissipation characteristics may be deteriorated. Referring to FIG. 8A , current is distributed only to points near each first electrode 142, and current density may rapidly decrease at points far away from each other. Accordingly, the effective light emitting region P2 may be narrowed.

유효 발광 영역(P2)은 전류 밀도가 가장 높은 제1 전극(142)의 중심에서의 전류 밀도를 기준으로 전류 밀도가 40% 이하인 경계지점까지의 영역으로 정의할 수 있다. 예를 들어, 유효 발광 영역(P2)은 리세스(128)의 중심으로부터 40㎛이내의 범위에서 주입 전류의 레벨, Al의 조성에 따라 조절될 수 있다.The effective light emitting region P2 may be defined as an area up to a boundary point where the current density is 40% or less based on the current density at the center of the first electrode 142 having the highest current density. For example, the effective light emitting region P2 may be adjusted according to the level of the injection current and the composition of Al within a range of 40 μm from the center of the recess 128 .

저전류밀도영역(P3)은 전류밀도가 낮아서 방출되는 광량이 유효 발광 영역(P2)에 비해 적을 수 있다. 따라서, 전류밀도가 낮은 저전류밀도영역(P3)에 제1 전극(142)을 더 배치하거나 반사구조를 이용하여 광 출력을 향상시킬 수 있다.Since the current density of the low current density region P3 is low, the amount of emitted light may be smaller than that of the effective light emitting region P2. Accordingly, light output may be improved by further disposing the first electrode 142 in the low current density region P3 having a low current density or by using a reflective structure.

일반적으로 청색광을 방출하는 GaN 기반의 반도체 소자의 경우 상대적으로 전류 분산 특성이 우수하므로 리세스(128) 및 제1 전극(142)의 면적을 최소화하는 것이 바람직하다. 리세스(128)와 제1 전극(142)의 면적이 커질수록 활성층(126)의 면적이 작아지기 때문이다. 그러나, 실시 예의 경우 알루미늄의 조성이 높아서 전류 분산 특성이 상대적으로 떨어지므로, 활성층(126)의 면적을 희생하더라도 제1 전극(142)의 면적 및/또는 개수를 증가시켜 저전류밀도영역(P3)을 줄이거나, 또는 저전류밀도영역(P3)에 반사구조를 배치하는 것이 바람직할 수 있다.In general, since a GaN-based semiconductor device emitting blue light has relatively excellent current dissipation characteristics, it is preferable to minimize the area of the recess 128 and the first electrode 142 . This is because the area of the active layer 126 decreases as the area of the recess 128 and the first electrode 142 increases. However, in the case of the embodiment, since the composition of aluminum is high and the current dissipation characteristic is relatively low, even if the area of the active layer 126 is sacrificed, the area and/or number of the first electrodes 142 are increased to form a low current density region P3. It may be desirable to reduce or place a reflective structure in the low current density region P3.

도 8b를 참고하면, 리세스(128)의 개수가 48개로 증가하는 경우 리세스(128)는 가로 세로 방향으로 일직선으로 배치하지 않고, 지그재그로 배치될 수 있다. 이 경우 저전류밀도영역(P3)의 면적을 좁힐 수 있기 때문에 대부분의 활성층(126)이 발광에 참여할 수 있다.Referring to FIG. 8B , when the number of recesses 128 increases to 48, the recesses 128 may not be arranged in a straight line in the horizontal and vertical directions, but may be arranged in a zigzag pattern. In this case, since the area of the low current density region P3 can be narrowed, most of the active layer 126 can participate in light emission.

자외선 발광소자에서는 반도체 구조물(120) 내에서 전류 확산 특성이 저하될 수 있고, 반도체 구조물(120) 내에서 균일한 전류 밀도 특성을 확보하여 반도체 소자의 전기적, 광학적 특성 및 신뢰성을 확보하기 위해 원활한 전류 주입이 필요하다. 따라서, 원활한 전류 주입을 위해 일반적인 GaN 기반의 반도체 구조물(120)에 비해 상대적으로 많은 개수의 리세스(128)를 형성하여 제1 전극(142)을 배치할 수 있다. In the UV light emitting device, current spreading characteristics may be deteriorated within the semiconductor structure 120, and smooth current to ensure uniform current density characteristics within the semiconductor structure 120 to secure electrical and optical characteristics and reliability of the semiconductor device. need an infusion Therefore, for smooth current injection, the first electrode 142 may be disposed by forming a relatively large number of recesses 128 compared to the general GaN-based semiconductor structure 120 .

도 9을 참조하면, 제1절연층(131)은 제1 전극(142)을 활성층(126) 및 제2 도전형 반도체층(127)과 전기적으로 절연시킬 수 있다. 또한, 제1절연층(131)은 제2 전극(146) 및 제2 도전층(150)을 제1 도전층(165)과 전기적으로 절연시킬 수 있다. 또한, 제1절연층(131)은 상기 반도체 소자의 공정 중에 상기 활성층(126)의 측면이 산화되는 것을 방지하는 기능을 할 수 있다.Referring to FIG. 9 , the first insulating layer 131 may electrically insulate the first electrode 142 from the active layer 126 and the second conductive semiconductor layer 127 . Also, the first insulating layer 131 may electrically insulate the second electrode 146 and the second conductive layer 150 from the first conductive layer 165 . In addition, the first insulating layer 131 may function to prevent oxidation of the side surface of the active layer 126 during the process of the semiconductor device.

제1절연층(131)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있으나, 이에 한정하지 않는다. 제1절연층(131)은 단층 또는 다층으로 형성될 수 있다. 예시적으로 제1절연층(131)은 은 Si 산화물이나 Ti 화합물을 포함하는 다층 구조의 DBR(distributed Bragg reflector) 일 수도 있다. 그러나, 반드시 이에 한정하지 않고 제1절연층(131)은 다양한 반사 구조를 포함할 수 있다.The first insulating layer 131 may be formed by selecting at least one from the group consisting of SiO 2 , SixOy, Si 3 N 4 , SixNy, SiOxNy, Al 2 O 3 , TiO 2 , AlN, and the like, but is not limited thereto. . The first insulating layer 131 may be formed as a single layer or multiple layers. For example, the first insulating layer 131 may be a multi-layer distributed Bragg reflector (DBR) including silver Si oxide or a Ti compound. However, the first insulating layer 131 is not necessarily limited thereto and may include various reflective structures.

제1절연층(131)이 반사기능을 수행하는 경우, 활성층(126)에서 측면을 향해 방출되는 광(L1)을 상향 반사시켜 광 추출 효율을 향상시킬 수 있다. 이 경우 리세스(128)의 개수가 많아질수록 광 추출 효율은 더 효과적일 수 있다.When the first insulating layer 131 performs a reflective function, light L1 emitted from the active layer 126 toward the side surface may be upwardly reflected to improve light extraction efficiency. In this case, as the number of recesses 128 increases, light extraction efficiency may be more effective.

제1 전극(142)의 직경(W3)은 24㎛ 이상 50㎛ 이하일 수 있다. 이러한 범위를 만족하는 경우 전류 분산에 유리할 수 있고, 많은 개수의 제1 전극(142)을 배치할 수 있다. 제1 전극(142)의 직경(W3)이 24㎛보다 이상일 때, 제1 도전형 반도체층(124)에 주입되는 전류가 충분하게 확보할 수 있고, 50㎛이하일 때, 제1 도전형 반도체층(124)의 면적에 배치되는 복수 개의 제1 전극(142)의 수를 충분히 확보할 수 있고 전류 분산 특성을 확보할 수 있다. The diameter W3 of the first electrode 142 may be greater than or equal to 24 μm and less than or equal to 50 μm. When this range is satisfied, current distribution may be advantageous, and a large number of first electrodes 142 may be disposed. When the diameter W3 of the first electrode 142 is greater than 24 μm, the current injected into the first conductivity-type semiconductor layer 124 can be sufficiently secured, and when the diameter W3 is less than 50 μm, the first conductivity-type semiconductor layer The number of the plurality of first electrodes 142 disposed in the area of (124) can be sufficiently secured and current dissipation characteristics can be secured.

리세스(128)의 직경(W1)은 38㎛ 이상 60㎛ 이하일 수 있다. 리세스(128)의 직경(W1)은 제2 도전형 반도체층(127)의 하부에 배치되어 리세스에서 가장 넓은 면적으로 정의할 수 있다. 상기 리세스(128)의 직경(W1)은 상기 제2 도전형 반도체층(127)의 저면에 배치된 리세스(128)의 직경일 수 있다.The diameter W1 of the recess 128 may be greater than or equal to 38 μm and less than or equal to 60 μm. The diameter W1 of the recess 128 may be defined as the widest area of the recess disposed below the second conductivity type semiconductor layer 127 . The diameter W1 of the recess 128 may be the diameter of the recess 128 disposed on the bottom surface of the second conductivity type semiconductor layer 127 .

리세스(128)의 직경(W1)이 38㎛이상일 때, 리세스(128) 내부에 배치되는 제1 전극(142)을 형성하는 데에 있어서, 상기 제1 전극(142)이 제1 도전형 반도체층(124)과 전기적으로 연결되기 위한 면적을 확보하기 위한 공정 마진을 확보할 수 있고, 60㎛이하일 때, 제1 전극(142)을 배치하기 위해 감소하는 활성층(126)의 볼륨을 방지할 수 있고, 따라서 발광 효율이 악화될 수 있다.When the diameter W1 of the recess 128 is greater than or equal to 38 μm, in forming the first electrode 142 disposed inside the recess 128, the first electrode 142 is of the first conductivity type. It is possible to secure a process margin for securing an area to be electrically connected to the semiconductor layer 124, and to prevent the volume of the active layer 126 from decreasing to dispose the first electrode 142 when it is 60 μm or less. and thus the luminous efficiency may be deteriorated.

리세스(128)의 경사각도(θ5)는 70도 내지 90도일 수 있다. 이러한 면적 범위를 만족하는 경우 상면에 제1 전극(142)을 형성하는데 유리할 수 있고, 많은 개수의 리세스(128)를 형성할 수 있다. The inclination angle θ5 of the recess 128 may be 70 degrees to 90 degrees. When this area range is satisfied, it may be advantageous to form the first electrode 142 on the upper surface, and a large number of recesses 128 may be formed.

경사각도(θ5)가 70도보다 작으면 제거되는 활성층(126)의 면적이 증가할 수 있지만, 상기 제1 전극(142)이 배치될 면적이 작아질 수 있다. 따라서 전류 주입 특성이 저하될 수 있고, 발광 효율이의 저하될 수 있다. 따라서, 상기 리세스(128)의 경사각도(θ5)를 이용하여 제1 전극(142)과 제2 전극(146)의 면적비를 조절할 수도 있다.When the inclination angle θ5 is less than 70 degrees, the area of the active layer 126 to be removed may increase, but the area where the first electrode 142 is disposed may decrease. Accordingly, current injection characteristics may deteriorate and luminous efficiency may decrease. Accordingly, the area ratio of the first electrode 142 and the second electrode 146 may be adjusted using the inclination angle θ5 of the recess 128 .

제2 전극(146)의 두께는 제1절연층(131)의 두께보다 얇을 수 있다. 따라서, 상기 제2 전극(146)을 감싸는 제2도전층(150)과 제2 절연층(132)의 스텝 커버리지 특성을 확보할 수 있고, 상기 반도체 소자의 신뢰성을 개선할 수 있다. 제2 전극(146)은 제1절연층(131)와 1㎛ ~ 4㎛의 제1 이격 거리(S1)를 가질 수 있다. 1㎛ 이상의 이격 거리를 가질 경우, 제1 절연층(131) 사이에 제2 전극(146)을 배치하는 공정의 공정 마진을 확보할 수 있고, 따라서 반도체 소자의 전기적 특성, 광학적 특성 및 신뢰성이 개선될 수 있다. 이격 거리가 4㎛ 이하일 경우, 제2 전극(146)이 배치될 수 있는 전체 면적을 확보할 수 있고 반도체 소자의 동작 전압 특성을 개선할 수 있다. A thickness of the second electrode 146 may be smaller than a thickness of the first insulating layer 131 . Accordingly, step coverage characteristics of the second conductive layer 150 and the second insulating layer 132 surrounding the second electrode 146 may be secured, and reliability of the semiconductor device may be improved. The second electrode 146 may have a first separation distance S1 from the first insulating layer 131 of 1 μm to 4 μm. When the separation distance is greater than or equal to 1 μm, a process margin of the process of disposing the second electrode 146 between the first insulating layers 131 can be secured, and thus the electrical characteristics, optical characteristics, and reliability of the semiconductor device are improved. It can be. When the separation distance is 4 μm or less, the entire area in which the second electrode 146 can be disposed can be secured and operating voltage characteristics of the semiconductor device can be improved.

제2 도전층(150)은 제2 전극(146)을 덮을 수 있다. 따라서, 제2 전극패드(166)와, 제2 도전층(150), 및 제2 전극(146)은 하나의 전기적 채널을 형성할 수 있다.The second conductive layer 150 may cover the second electrode 146 . Accordingly, the second electrode pad 166, the second conductive layer 150, and the second electrode 146 may form one electrical channel.

제2 도전층(150)은 제2 전극(146)을 완전히 감싸며 제1절연층(131)의 측면과 상면에 접할 수 있다. 제2 도전층(150)은 제1절연층(131)과 접착력이 좋은 물질로 이루어지며, Cr, Al, Ti, Ni, Au 등의 물질로 구성되는 군으로부터 선택되는 적어도 하나의 물질 및 이들의 합금으로 이루어질 수 있으며, 단일층 혹은 복수의 층으로 이루어질 수 있다. The second conductive layer 150 completely surrounds the second electrode 146 and may contact the side surface and top surface of the first insulating layer 131 . The second conductive layer 150 is made of a material having good adhesion to the first insulating layer 131, and at least one material selected from the group consisting of materials such as Cr, Al, Ti, Ni, Au, and the like. It may be made of an alloy, and may be made of a single layer or a plurality of layers.

제2 도전층(150)이 제1절연층(131)의 측면과 하면에 접하는 경우, 제2 전극(146)의 열적, 전기적 신뢰성을 향상할 수 있다. 제2도전층(150)은 제1절연층(131)의 하부로 연장될 수 있다. 이 경우 제1절연층(131)의 끝단이 들뜨는 현상을 억제할 수 있다. 따라서, 외부 습기 또는 오염 물질의 침투를 방지할 수 있다. 또한, 제1절연층(131)과 제2 전극(146) 사이로 방출되는 광을 상부로 반사하는 반사 기능을 가질 수 있다.When the second conductive layer 150 contacts the side and bottom surfaces of the first insulating layer 131, the thermal and electrical reliability of the second electrode 146 can be improved. The second conductive layer 150 may extend below the first insulating layer 131 . In this case, lifting of the ends of the first insulating layer 131 can be suppressed. Therefore, penetration of external moisture or contaminants can be prevented. In addition, it may have a reflective function of reflecting light emitted between the first insulating layer 131 and the second electrode 146 upward.

제2 도전층(150)은 제1절연층(131)과 제2 전극(146) 사이의 제1 이격 거리(S1)에 배치될 수 있다. 제2 도전층(150)은 제1이격 거리(S1)에서 제2 전극(146)의 측면과 상면 및 제1절연층(131)의 측면과 상면에 접할 수 있다. 또한, 제1 이격 거리(S1) 내에서 제2 도전층(150)과 제2도전성 반도체층(126)이 접촉하여 쇼트키 접합이 형성되는 영역이 배치될 수 있으며, 쇼트키 접합을 형성함으로써 전류 분산이 용이해질 수 있다. 다만 이에 한정하지 않고, 상기 제2 전극(146)과 상기 제2 도전형 반도체층(127) 사이의 저항보다 상기 제2 도전층(150)과 상기 제2 도전형 반도체층(127) 사이의 저항이 더 큰 구성 내에서 자유롭게 배치될 수 있다.The second conductive layer 150 may be disposed at the first separation distance S1 between the first insulating layer 131 and the second electrode 146 . The second conductive layer 150 may contact the side surface and top surface of the second electrode 146 and the side surface and top surface of the first insulating layer 131 at the first separation distance S1 . In addition, a region in which a Schottky junction is formed by contacting the second conductive layer 150 and the second conductive semiconductor layer 126 within the first separation distance S1 may be disposed, and by forming the Schottky junction, current Dispersion can be facilitated. However, the present invention is not limited thereto, and the resistance between the second conductive layer 150 and the second conductive semiconductor layer 127 is greater than the resistance between the second electrode 146 and the second conductive semiconductor layer 127. They can be freely arranged within this larger configuration.

제2절연층(132)은 제2 전극(146), 제2 도전층(150)을 제1 도전층(165)과 전기적으로 절연시킬 수 있다. 제1 도전층(165)은 제2절연층(132)을 관통하여 제1 전극(142)과 전기적으로 연결될 수 있다. 상기 제2절연층(132)과 상기 제1절연층(131)은 서로 동일한 물질로 배치될 수 있고, 서로 다른 물질로 배치될 수 있다. The second insulating layer 132 may electrically insulate the second electrode 146 and the second conductive layer 150 from the first conductive layer 165 . The first conductive layer 165 may pass through the second insulating layer 132 and be electrically connected to the first electrode 142 . The second insulating layer 132 and the first insulating layer 131 may be made of the same material or different materials.

실시 예에 따르면, 제1전극(142)과 제2 전극(146) 사이의 영역에서 제2절연층(132)이 제1절연층(131) 상에 배치되므로 제1절연층(131)에 결함이 발생한 경우에도 외부의 습기 및/또는 기타 오염 물질의 침투를 방지할 수 있다.According to the embodiment, since the second insulating layer 132 is disposed on the first insulating layer 131 in the region between the first electrode 142 and the second electrode 146, the first insulating layer 131 has defects. Even when this occurs, penetration of external moisture and/or other contaminants can be prevented.

예시적으로 제1절연층(131)과 제2절연층(132)이 하나의 층으로 구성된 경우, 크랙과 같은 결함이 두께 방향으로 쉽게 전파될 수 있다. 따라서, 외부로 노출된 결함을 통해 외부의 습기나 오염 물질이 반도체 구조물로 침투할 수 있다.For example, when the first insulating layer 131 and the second insulating layer 132 are formed of one layer, defects such as cracks can easily propagate in the thickness direction. Therefore, external moisture or contaminants may penetrate into the semiconductor structure through the defects exposed to the outside.

그러나, 실시 예에 따르면, 제1절연층(131) 상에 별도의 제2절연층(132)이 배치되므로 제1절연층(131)에 형성된 결함이 제2절연층(132)으로 전파되기 어렵다. 즉, 제1절연층(131)과 제2절연층(132) 사이의 계면이 결함의 전파를 차폐하는 역할을 수행할 수 있다.However, according to the embodiment, since a separate second insulating layer 132 is disposed on the first insulating layer 131, it is difficult for defects formed in the first insulating layer 131 to propagate to the second insulating layer 132. . That is, the interface between the first insulating layer 131 and the second insulating layer 132 may serve to shield propagation of defects.

다시 도 7을 참고하면, 제2 도전층(150)은 제2 전극(146)과 제2 전극패드(166)를 전기적으로 연결할 수 있다. Referring back to FIG. 7 , the second conductive layer 150 may electrically connect the second electrode 146 and the second electrode pad 166 .

제2 전극(146)은 제2 도전형 반도체층(127)에 직접 배치될 수 있다. 제2 도전형 반도체층(127)이 AlGaN인 경우 낮은 전기 전도도에 의해 정공 주입이 원활하지 않을 수 있다. 따라서, 제2 도전형 반도체층(127)의 Al 조성을 적절히 조절할 필요가 있다. 이에 대해서는 후술한다.The second electrode 146 may be directly disposed on the second conductivity type semiconductor layer 127 . When the second conductivity type semiconductor layer 127 is AlGaN, hole injection may not be smooth due to low electrical conductivity. Therefore, it is necessary to appropriately adjust the Al composition of the second conductivity type semiconductor layer 127 . This will be described later.

제2 도전층(150)은 Cr, Al, Ti, Ni, Au 등의 물질로 구성되는 군으로부터 선택되는 적어도 하나의 물질 및 이들의 합금으로 이루어질 수 있으며, 단일층 혹은 복수의 층으로 이루어질 수 있다.The second conductive layer 150 may be made of at least one material selected from the group consisting of materials such as Cr, Al, Ti, Ni, Au, and alloys thereof, and may be made of a single layer or a plurality of layers. .

반도체 구조물(120)의 하부면과 리세스(128)의 형상을 따라 제1 도전층(165)과 접합층(160)이 배치될 수 있다. 제1 도전층(165)은 반사율이 우수한 물질로 이루어질 수 있다. 예시적으로 제1 도전층(165)은 알루미늄을 포함할 수 있다. 전극층(165)이 알루미늄을 포함하는 경우, 활성층(126)에서 기판(170) 방향으로 방출되는 광을 상부 반사하는 역할을 하여 광 추출 효율을 향상할 수 있다. 다만 이에 한정하지 않고, 제1 도전층(165)은 상기 제1 전극(142)과 전기적으로 연결되기 위한 기능을 제공할 수 있다. 상기 제1 도전층(165)이 반사율이 높은 물질, 예를 들어 알루미늄 및/또는 은(Ag)을 포함하지 않고 배치될 수 있고, 이러한 경우 상기 리세스(128) 내에 배치되는 제1 전극(142)과 상기 제1 도전층(165) 사이, 제2 도전형 반도체층(127)과 상기 제1 도전층(165) 사이에는 반사율이 높은 물질로 구성되는 반사금속층(미도시)이 배치될 수 있다.The first conductive layer 165 and the bonding layer 160 may be disposed along the lower surface of the semiconductor structure 120 and the shape of the recess 128 . The first conductive layer 165 may be made of a material having excellent reflectivity. Illustratively, the first conductive layer 165 may include aluminum. When the electrode layer 165 includes aluminum, light emitted from the active layer 126 toward the substrate 170 may be upwardly reflected to improve light extraction efficiency. However, the present invention is not limited thereto, and the first conductive layer 165 may provide a function to be electrically connected to the first electrode 142 . The first conductive layer 165 may be disposed without including a material having high reflectivity, for example, aluminum and/or silver (Ag), and in this case, the first electrode 142 disposed in the recess 128 ) and the first conductive layer 165, and between the second conductive semiconductor layer 127 and the first conductive layer 165, a reflective metal layer (not shown) made of a material having high reflectivity may be disposed. .

접합층(160)은 도전성 재료를 포함할 수 있다. 예시적으로 접합층(160)은 금, 주석, 인듐, 알루미늄, 실리콘, 은, 니켈, 및 구리로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금을 포함할 수 있다.The bonding layer 160 may include a conductive material. For example, the bonding layer 160 may include a material selected from the group consisting of gold, tin, indium, aluminum, silicon, silver, nickel, and copper, or an alloy thereof.

기판(170)은 도전성 물질로 이루어질 수 있다. 예시적으로 기판(170)은 금속 또는 반도체 물질을 포함할 수 있다. 기판(170)은 전기 전도도 및/또는 열 전도도가 우수한 금속일 수 있다. 이 경우 반도체 소자 동작시 발생하는 열을 신속이 외부로 방출할 수 있다. 또한 상기 기판(170)이 도전성 물질로 구성되는 경우, 상기 제1 전극(142)은 상기 기판(170)을 통해 외부에서 전류를 공급받을 수 있다.The substrate 170 may be made of a conductive material. For example, the substrate 170 may include a metal or semiconductor material. The substrate 170 may be a metal having excellent electrical conductivity and/or thermal conductivity. In this case, the heat generated during operation of the semiconductor device can be quickly dissipated to the outside. Also, when the substrate 170 is made of a conductive material, the first electrode 142 can receive current from the outside through the substrate 170 .

기판(170)은 실리콘, 몰리브덴, 실리콘, 텅스텐, 구리 및 알루미늄으로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금을 포함할 수 있다.The substrate 170 may include a material selected from the group consisting of silicon, molybdenum, silicon, tungsten, copper, and aluminum, or an alloy thereof.

반도체 구조물(120)의 상면과 측면에는 패시베이션층(180)이 배치될 수 있다. 패시베이션층(180)의 두께는 200nm 이상 내지 500nm 이하일 수 있다. 200nm이상일 경우, 소자를 외부의 수분이나 이물질로부터 보호하여 소자의 전기적, 광학적 신뢰성을 개선할 수 있고, 500nm 이하일 경우 반도체 소자에 인가되는 스트레스를 줄일 수 있고, 상기 반도체 소자의 광학적, 전기적 신뢰성이 저하되거나 반도체 소자의 공정 시간이 길어짐에 따라 반도체 소자의 단가가 높아지는 문제점을 개선할 수 있다.A passivation layer 180 may be disposed on top and side surfaces of the semiconductor structure 120 . The thickness of the passivation layer 180 may be greater than or equal to 200 nm and less than or equal to 500 nm. If it is 200 nm or more, electrical and optical reliability of the device can be improved by protecting the device from external moisture or foreign substances, and if it is 500 nm or less, the stress applied to the semiconductor device can be reduced, and the optical and electrical reliability of the semiconductor device is lowered. It is possible to improve the problem that the unit price of the semiconductor device increases as the processing time of the semiconductor device increases.

반도체 구조물(120)의 상면에는 요철이 형성될 수 있다. 이러한 요철은 반도체 구조물(120)에서 출사되는 광의 추출 효율을 향상시킬 수 있다. 요철은 자외선 파장에 따라 평균 높이가 다를 수 있으며, UV-C의 경우 300 nm 내지 800 nm 정도의 높이를 갖고, 평균 500 nm 내지 600 nm 정도의 높이를 가질 때 광 추출 효율이 향상될 수 있다.An upper surface of the semiconductor structure 120 may have irregularities. Such irregularities may improve extraction efficiency of light emitted from the semiconductor structure 120 . The irregularities may have different average heights depending on the wavelength of the ultraviolet light. In the case of UV-C, light extraction efficiency may be improved when the irregularities have a height of about 300 nm to about 800 nm and an average height of about 500 nm to about 600 nm.

도 10은 본 발명의 다른 실시 예에 따른 반도체 소자의 개념도이고, 도 11은 도 10의 평면도이다.10 is a conceptual diagram of a semiconductor device according to another embodiment of the present invention, and FIG. 11 is a plan view of FIG. 10 .

도 10을 참조하면, 반도체 구조물(120)은 전술한 구성이 그대로 적용될 수 있다. 또한, 복수 개의 리세스(128)는 제2 도전형 반도체층(127)과 활성층(126)을 관통하여 제1 도전형 반도체층(124)의 일부 영역까지 배치될 수 있다.Referring to FIG. 10 , the above configuration may be applied to the semiconductor structure 120 as it is. In addition, the plurality of recesses 128 may pass through the second conductivity type semiconductor layer 127 and the active layer 126 and extend to a partial region of the first conductivity type semiconductor layer 124 .

반도체 소자는 가장자리에 배치된 측면 반사부(Z1)를 포함할 수 있다. 측면 반사부(Z1)는 제2도전층(150), 제1도전층(165), 및 기판(170)이 두께 방향(Y축 방향)으로 돌출되어 형성될 수 있다. 도 12를 참조하면 측면 반사부(Z1)은 반도체 소자의 가장자리를 따라 배치되어, 반도체 구조물(120)을 감싸면서 배치될 수 있다.The semiconductor device may include a side reflector Z1 disposed at an edge. The side reflector Z1 may be formed by protruding from the second conductive layer 150 , the first conductive layer 165 , and the substrate 170 in the thickness direction (Y-axis direction). Referring to FIG. 12 , the side reflector Z1 may be disposed along an edge of the semiconductor device and may be disposed while surrounding the semiconductor structure 120 .

측면 반사부(Z1)의 제2도전층(150)은 활성층(126)보다 높게 돌출되어 활성층(126)에서 방출된 광을 상향 반사할 수 있다. 따라서, 별도의 반사층을 형성하지 않더라고 최외각에서 TM모드로 인해 수평 방향(X축 방향)으로 방출되는 광을 상향 반사할 수 있다.The second conductive layer 150 of the side reflector Z1 protrudes higher than the active layer 126 to upwardly reflect light emitted from the active layer 126 . Accordingly, even without forming a separate reflective layer, light emitted in a horizontal direction (X-axis direction) due to the TM mode at the outermost shell can be upwardly reflected.

측면 반사부(Z1)의 경사 각도는 90도 보다 크고 145도보다 작을 수 있다. 경사 각도는 제2도전층(150)이 수평면(XZ 평면)과 이루는 각도일 수 있다. 각도가 90도 보다 작거나 145도 보다 큰 경우에는 측면을 향해 이동하는 광을 상측으로 반사하는 효율이 떨어질 수 있다.An inclination angle of the side reflector Z1 may be greater than 90 degrees and less than 145 degrees. The inclination angle may be an angle between the second conductive layer 150 and the horizontal plane (XZ plane). When the angle is less than 90 degrees or greater than 145 degrees, the efficiency of upwardly reflecting light moving toward the side may decrease.

도 12는 본 발명의 일 실시 예에 따른 반도체 소자 패키지의 개념도이고, 도 13은 본 발명의 일 실시 예에 따른 반도체 소자 패키지의 평면도이고, 도 14는 도 13의 변형예이고, 도 15는 본 발명의 다른 실시 예에 따른 반도체 소자 패키지의 단면도이다.12 is a conceptual diagram of a semiconductor device package according to an embodiment of the present invention, FIG. 13 is a plan view of the semiconductor device package according to an embodiment of the present invention, FIG. 14 is a modified example of FIG. 13, and FIG. A cross-sectional view of a semiconductor device package according to another embodiment of the present invention.

도 12를 참고하면, 반도체 소자 패키지는 홈(개구부, 3)이 형성된 몸체(2), 몸체(2)에 배치되는 반도체 소자(1), 및 몸체(2)에 배치되어 반도체 소자(1)와 전기적으로 연결되는 한 쌍의 리드 프레임(5a, 5b)을 포함할 수 있다. 반도체 소자(1)는 전술한 구성을 모두 포함할 수 있다.Referring to FIG. 12 , the semiconductor device package includes a body 2 having a groove (opening) 3, a semiconductor device 1 disposed in the body 2, and a semiconductor device 1 disposed in the body 2 and A pair of lead frames 5a and 5b electrically connected may be included. The semiconductor device 1 may include all of the above configurations.

몸체(2)는 자외선 광을 반사하는 재질 또는 코팅층을 포함할 수 있다. 몸체(2)는 복수의 층(2a, 2b, 2c, 2d, 2e)을 적층하여 형성할 수 있다. 복수의 층(2a, 2b, 2c, 2d, 2e)은 동일한 재질일 수도 있고 상이한 재질을 포함할 수도 있다. 예시적으로 복수의 층(2a, 2b, 2c, 2d, 2e)은 알루미늄 재질을 포함할 수 있다.The body 2 may include a material or coating layer that reflects ultraviolet light. The body 2 may be formed by stacking a plurality of layers 2a, 2b, 2c, 2d, and 2e. The plurality of layers 2a, 2b, 2c, 2d, and 2e may be made of the same material or may include different materials. Illustratively, the plurality of layers 2a, 2b, 2c, 2d, and 2e may include an aluminum material.

홈(3)은 반도체 소자에서 멀어질수록 넓어지게 형성되고, 경사면에는 단차(3a)가 형성될 수 있다.The groove 3 may be formed to become wider as it moves away from the semiconductor element, and a step 3a may be formed on the inclined surface.

투광층(4)은 홈(3)을 덮을 수 있다. 투광층(4)은 글라스 재질일 있으나, 반드시 이에 한정하지 않는다. 투광층(4)은 자외선 광을 유효하게 투과할 수 있는 재질이면 특별히 제한하지 않는다. 홈(3)의 내부는 빈 공간일 수 있다.The light-transmitting layer 4 may cover the groove 3 . The light-transmitting layer 4 may be made of glass, but is not necessarily limited thereto. The light-transmitting layer 4 is not particularly limited as long as it is made of a material capable of effectively transmitting ultraviolet light. The inside of the groove 3 may be an empty space.

도 13을 참조하면, 반도체 소자(10)는 제1 리드프레임(5a)상에 배치되고, 제2 리드프레임(5b)과 와이어에 의해 연결될 수 있다. 이때, 제2 리드프레임(5b)은 제1 리드프레임의 측면을 둘러싸도록 배치될 수 있다.Referring to FIG. 13 , the semiconductor device 10 may be disposed on the first lead frame 5a and connected to the second lead frame 5b by wires. At this time, the second lead frame 5b may be disposed to surround the side of the first lead frame.

도 14를 참조하면, 반도체 소자 패키지는 복수 개의 반도체 소자(10a, 10b, 10c, 10d)가 배치될 수도 있다. 이때, 리드프레임은 제1 내지 제5 리드프레임(5a, 5b, 5c, 5d, 5e)을 포함할 수 있다.Referring to FIG. 14 , a semiconductor device package may include a plurality of semiconductor devices 10a, 10b, 10c, and 10d. In this case, the lead frame may include first to fifth lead frames 5a, 5b, 5c, 5d, and 5e.

제1 반도체 소자(10a)는 제1 리드프레임(5a)상에 배치되고 제2 리드프레임(5b)과 와이어로 연결될 수 있다. 제2 반도체 소자(10b)는 제2 리드프레임(5b)상에 배치되고 제3 리드프레임(5c)과 와이어로 연결될 수 있다. 제3 반도체 소자(10c)는 제3 리드프레임(5c)상에 배치되고 제4 리드프레임(5d)과 와이어로 연결될 수 있다. 제4 반도체 소자(10d)는 제4 리드프레임(5d)상에 배치되고 제5 리드프레임(5e)과 와이어로 연결될 수 있다.The first semiconductor device 10a may be disposed on the first lead frame 5a and connected to the second lead frame 5b by a wire. The second semiconductor device 10b may be disposed on the second lead frame 5b and connected to the third lead frame 5c by a wire. The third semiconductor element 10c may be disposed on the third lead frame 5c and connected to the fourth lead frame 5d by a wire. The fourth semiconductor device 10d may be disposed on the fourth lead frame 5d and connected to the fifth lead frame 5e by a wire.

도 15를 참조하면, 반도체 소자 패키지는 캐비티(11)를 포함하는 몸체(10), 캐비티(11)의 내부에 배치되는 반도체 소자(100), 및 캐비티(11) 상에 배치되는 투광부재(50)를 포함할 수 있다.Referring to FIG. 15 , the semiconductor device package includes a body 10 including a cavity 11, a semiconductor device 100 disposed inside the cavity 11, and a light transmitting member 50 disposed on the cavity 11. ) may be included.

몸체(10)는 알루미늄 기판을 가공하여 제작할 수 있다. 따라서, 실시 예에 따른 몸체(10)는 내면과 외면이 모두 도전성을 가질 수 있다. 이러한 구조는 다양한 이점을 가질 수 있다. AlN, Al2O3와 같은 비도전성 재질을 몸체(10)로 사용하는 경우, 자외선 파장대의 반사율이 20% 내지 40%에 불과하므로 별도의 반사부재를 배치해야 하는 문제가 있다. 또한, 리드 프레임과 같은 별도의 도전성 부재 및 회로 패턴이 필요할 수 있다. 따라서, 제작 비용이 상승하고 공정이 복잡해질 수 있다. 또한, 금(Au)과 같은 도전성 부재는 자외선을 흡수하여 광 추출 효율이 감소하는 문제가 있다.The body 10 may be manufactured by processing an aluminum substrate. Therefore, both inner and outer surfaces of the body 10 according to the embodiment may have conductivity. This structure can have a number of advantages. When a non-conductive material such as AlN or Al 2 O 3 is used as the body 10, a reflectance in the ultraviolet wavelength band is only 20% to 40%, so there is a problem in that a separate reflective member must be disposed. In addition, a separate conductive member such as a lead frame and a circuit pattern may be required. Therefore, manufacturing cost may increase and the process may become complicated. In addition, a conductive member such as gold (Au) has a problem in that light extraction efficiency is reduced by absorbing ultraviolet rays.

그러나, 실시 예에 따르면, 몸체(10) 자체가 알루미늄으로 구성되므로 자외선 파장대에서 반사율이 높아 별도의 반사부재를 생략할 수 있다. 또한, 몸체(10) 자체가 도전성이 있으므로 별도의 회로패턴 및 리드 프레임을 생략할 수 있다. 또한, 알루미늄으로 제작되므로 열전도성이 140W/m.k 내지 160W/m.k으로 우수할 수 있다. 따라서, 열 방출 효율도 향상될 수 있다.However, according to the embodiment, since the body 10 itself is made of aluminum, the reflectance is high in the UV wavelength range, so a separate reflective member can be omitted. In addition, since the body 10 itself is conductive, a separate circuit pattern and lead frame can be omitted. In addition, since it is made of aluminum, thermal conductivity may be excellent at 140 W/m.k to 160 W/m.k. Therefore, heat dissipation efficiency can also be improved.

몸체(10)는 제1도전부(10a)와 제2도전부(10b)를 포함할 수 있다. 제1도전부(10a)와 제2도전부(10b) 사이에는 제1절연부(42)가 배치될 수 있다. 제1도전부(10a)와 제2도전부(10b)는 모두 도전성을 가지므로 극을 분리하기 위해 제1절연부(42)가 배치될 필요가 있다.The body 10 may include a first conductive portion 10a and a second conductive portion 10b. A first insulating portion 42 may be disposed between the first conductive portion 10a and the second conductive portion 10b. Since both the first conductive portion 10a and the second conductive portion 10b have conductivity, a first insulating portion 42 needs to be disposed to separate the poles.

몸체(10)는 하면(12)과 측면(13)이 만나는 모서리에 배치되는 홈(14), 및 홈(14)에 배치되는 제2절연부(41)를 포함할 수 있다. 홈(14)은 하면(12)과 측면(13)이 만나는 모서리를 따라 전체적으로 배치될 수 있다. The body 10 may include a groove 14 disposed at a corner where the lower surface 12 and the side surface 13 meet, and a second insulating portion 41 disposed in the groove 14 . The groove 14 may be disposed as a whole along the edge where the lower surface 12 and the side surface 13 meet.

제2절연부(41)는 제1절연부(42)와 동일한 재질일 수 있으나 반드시 이에 한정하지 않는다. 제1절연부(42)와 제2절연부(41)는 EMC, 화이트 실리콘, PSR(Photoimageable Solder Resist), 실리콘 수지 조성물, 실리콘 변성 에폭시 수지 등의 변성 에폭시 수지 조성물, 에폭시 변성 실리콘 수지 등의 변성 실리콘 수지 조성물, 폴리이미드 수지 조성물, 변성 폴리이미드 수지 조성물, 폴리프탈아미드(PPA), 폴리카보네이트 수지, 폴리페닐렌 설파이드(PPS), 액정 폴리머(LCP), ABS 수지, 페놀 수지, 아크릴 수지, PBT 수지 등의 수지 등이 선택될 수 있다.The second insulator 41 may be made of the same material as the first insulator 42, but is not necessarily limited thereto. The first insulating portion 42 and the second insulating portion 41 are made of EMC, white silicone, PSR (Photoimageable Solder Resist), silicone resin composition, modified epoxy resin composition such as silicone-modified epoxy resin, epoxy-modified silicone resin, or the like. Silicone resin composition, polyimide resin composition, modified polyimide resin composition, polyphthalamide (PPA), polycarbonate resin, polyphenylene sulfide (PPS), liquid crystal polymer (LCP), ABS resin, phenol resin, acrylic resin, PBT Resins such as resins and the like can be selected.

실시 예에 따르면, 몸체(10)의 하부 모서리에 제2절연부(41)가 배치되므로 패키지 절삭시 모서리에 버(burr)가 발생하는 것을 방지할 수 있다. 알루미늄 기판의 경우 다른 금속 기판에 비해 상대적으로 버(burr)가 잘 발생할 수 있다. 버(burr)가 발생한 경우 하면(12)이 평탄하지 않아 실장이 불량해질 수 있다. 또한, 버(burr)가 발생한 경우 두께가 불균일해질 수 있고, 측정 오차가 발생할 수도 있다.According to the embodiment, since the second insulating portion 41 is disposed at the lower edge of the body 10, it is possible to prevent burrs from occurring at the edge during package cutting. In the case of an aluminum substrate, burrs may occur relatively well compared to other metal substrates. When a burr is generated, the lower surface 12 is not flat, which may result in poor mounting. In addition, when a burr occurs, the thickness may become non-uniform, and a measurement error may occur.

제3절연부(43)는 몸체(10)의 하면(12)에 배치되어 제2절연부(41) 및 제1절연부(42)와 연결될 수 있다. 실시 예에 따르면, 몸체의 하면(12), 제2절연부(41)의 하면, 및 제3절연부(43)의 하면은 동일 평면상에 배치될 수 있다.The third insulator 43 may be disposed on the lower surface 12 of the body 10 and connected to the second insulator 41 and the first insulator 42 . According to the embodiment, the lower surface 12 of the body, the lower surface of the second insulating portion 41, and the lower surface of the third insulating portion 43 may be disposed on the same plane.

반도체 소자는 다양한 종류의 광원 장치에 적용될 수 있다. 예시적으로 광원장치는 살균 장치, 경화 장치, 조명 장치, 및 표시 장치 및 차량용 램프 등을 포함하는 개념일 수 있다. 즉, 반도체 소자는 케이스에 배치되어 광을 제공하는 다양한 전자 디바이스에 적용될 수 있다.Semiconductor devices may be applied to various types of light source devices. For example, the light source device may include a sterilization device, a curing device, a lighting device, a display device, and a vehicle lamp. That is, the semiconductor element may be applied to various electronic devices disposed in a case to provide light.

살균 장치는 실시 예에 따른 반도체 소자를 구비하여 원하는 영역을 살균할수 있다. 살균 장치는 정수기, 에어컨, 냉장고 등의 생활 가전에 적용될 수 있으나 반드시 이에 한정하지 않는다. 즉, 살균 장치는 살균이 필요한 다양한 제품(예: 의료 기기)에 모두 적용될 수 있다.The sterilization device may sterilize a desired area by including the semiconductor device according to the embodiment. The sterilization device may be applied to household appliances such as water purifiers, air conditioners, and refrigerators, but is not necessarily limited thereto. That is, the sterilization device can be applied to various products (eg, medical devices) requiring sterilization.

예시적으로 정수기는 순환하는 물을 살균하기 위해 실시 예에 따른 살균 장치를 구비할 수 있다. 살균 장치는 물이 순환하는 노즐 또는 토출구에 배치되어 자외선을 조사할 수 있다. 이때, 살균 장치는 방수 구조를 포함할 수 있다.Illustratively, the water purifier may include a sterilization device according to the embodiment to sterilize circulating water. The sterilization device may be disposed at a nozzle through which water circulates or an outlet to irradiate ultraviolet rays. In this case, the sterilization device may include a waterproof structure.

경화 장치는 실시 예에 따른 반도체 소자를 구비하여 다양한 종류의 액체를 경화시킬 수 있다. 액체는 자외선이 조사되면 경화되는 다양한 물질을 모두 포함하는 최광의 개념일 수 있다. 예시적으로 경화장치는 다양한 종류의 레진을 경화시킬 수 있다. 또는 경화장치는 매니큐어와 같은 미용 제품을 경화시키는 데 적용될 수도 있다.The curing device may be provided with a semiconductor device according to an embodiment to cure various types of liquids. Liquid may be the lightest concept that includes all various materials that are hardened when irradiated with ultraviolet rays. Illustratively, the curing device may cure various types of resins. Alternatively, the curing device may be applied to curing cosmetic products such as nail polish.

조명 장치는 기판과 실시 예의 반도체 소자를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열부 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 또한, 조명 장치는, 램프, 해드 램프, 또는 가로등 등을 포함할 수 있다. The lighting device may include a light source module including a substrate and the semiconductor device of the embodiment, a heat dissipation unit dissipating heat from the light source module, and a power supply unit that processes or converts an electrical signal received from the outside and provides it to the light source module. Also, the lighting device may include a lamp, a head lamp, or a street lamp.

표시 장치는 바텀 커버, 반사판, 발광 모듈, 도광판, 광학 시트, 디스플레이 패널, 화상 신호 출력 회로 및 컬러 필터를 포함할 수 있다. 바텀 커버, 반사판, 발광 모듈, 도광판 및 광학 시트는 백라이트 유닛(Backlight Unit)을 구성할 수 있다.The display device may include a bottom cover, a reflector, a light emitting module, a light guide plate, an optical sheet, a display panel, an image signal output circuit, and a color filter. The bottom cover, the reflector, the light emitting module, the light guide plate, and the optical sheet may constitute a backlight unit.

반사판은 바텀 커버 상에 배치되고, 발광 모듈은 광을 방출할 수 있다. 도광판은 반사판의 전방에 배치되어 발광 모듈에서 발산되는 빛을 전방으로 안내하고, 광학 시트는 프리즘 시트 등을 포함하여 이루어져 도광판의 전방에 배치될 수 있다. 디스플레이 패널은 광학 시트 전방에 배치되고, 화상 신호 출력 회로는 디스플레이 패널에 화상 신호를 공급하며, 컬러 필터는 디스플레이 패널의 전방에 배치될 수 있다.The reflector is disposed on the bottom cover, and the light emitting module can emit light. The light guide plate may be disposed in front of the reflector to guide light emitted from the light emitting module forward, and the optical sheet may include a prism sheet and the like and be disposed in front of the light guide plate. A display panel may be disposed in front of the optical sheet, an image signal output circuit may supply an image signal to the display panel, and a color filter may be disposed in front of the display panel.

반도체 소자는 표시장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있다.When the semiconductor device is used as a backlight unit of a display device, it may be used as an edge-type backlight unit or a direct-type backlight unit.

반도체 소자는 상술한 발광 다이오드 외에 레이저 다이오드일 수도 있다.The semiconductor element may be a laser diode other than the light emitting diode described above.

레이저 다이오드는, 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다. 그리고, p-형의 제1 도전형 반도체와 n-형의 제2 도전형 반도체를 접합시킨 뒤 전류를 흘러주었을 때 빛이 방출되는 electro-luminescence(전계발광) 현상을 이용하나, 방출되는 광의 방향성과 위상에서 차이점이 있다. 즉, 레이저 다이오드는 여기 방출(stimulated emission)이라는 현상과 보강간섭 현상 등을 이용하여 하나의 특정한 파장(단색광, monochromatic beam)을 가지는 빛이 동일한 위상을 가지고 동일한 방향으로 방출될 수 있으며, 이러한 특성으로 인하여 광통신이나 의료용 장비 및 반도체 공정 장비 등에 사용될 수 있다.Like the light emitting device, the laser diode may include the first conductivity type semiconductor layer, the active layer, and the second conductivity type semiconductor layer having the above structure. In addition, an electro-luminescence phenomenon in which light is emitted when a current is passed after bonding a p-type first conductivity type semiconductor and an n-type second conductivity type semiconductor is used, but the directionality of the emitted light There is a difference between and phase. That is, a laser diode can emit light having a specific wavelength (monochromatic beam) with the same phase and in the same direction by using a phenomenon called stimulated emission and a constructive interference phenomenon. Therefore, it can be used for optical communication, medical equipment, and semiconductor processing equipment.

수광 소자로는 빛을 검출하여 그 강도를 전기 신호로 변환하는 일종의 트랜스듀서인 광 검출기(photodetector)를 예로 들 수 있다. 이러한 광 검출기로서, 광전지(실리콘, 셀렌), 광 출력전 소자(황화 카드뮴, 셀렌화 카드뮴), 포토 다이오드(예를 들어, visible blind spectral region이나 true blind spectral region에서 피크 파장을 갖는 PD), 포토 트랜지스터, 광전자 증배관, 광전관(진공, 가스 봉입), IR(Infra-Red) 검출기 등이 있으나, 실시 예는 이에 국한되지 않는다.A photodetector, which is a type of transducer that detects light and converts its intensity into an electrical signal, may be exemplified as the light receiving element. As such an optical detector, a photovoltaic cell (silicon, selenium), an optical output device (cadmium sulfide, cadmium selenide), a photodiode (eg, a PD having a peak wavelength in a visible blind spectral region or a true blind spectral region), a photodetector Transistors, photomultiplier tubes, photoelectric tubes (vacuum, gas filled), IR (Infra-Red) detectors, etc., but embodiments are not limited thereto.

또한, 광검출기와 같은 반도체 소자는 일반적으로 광변환 효율이 우수한 직접 천이 반도체(direct bandgap semiconductor)를 이용하여 제작될 수 있다. 또는, 광검출기는 구조가 다양하여 가장 일반적인 구조로는 p-n 접합을 이용하는 pin형 광검출기와, 쇼트키접합(Schottky junction)을 이용하는 쇼트키형 광검출기와, MSM(Metal Semiconductor Metal)형 광검출기 등이 있다. In addition, a semiconductor device such as a photodetector may be fabricated using a direct bandgap semiconductor having excellent light conversion efficiency. Alternatively, photodetectors have various structures, and the most common structures include a pin type photodetector using a p-n junction, a Schottky type photodetector using a Schottky junction, and a Metal Semiconductor Metal (MSM) type photodetector. there is.

포토 다이오드(Photodiode)는 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있고, pn접합 또는 pin 구조로 이루어진다. 포토 다이오드는 역바이어스 혹은 제로바이어스를 가하여 동작하게 되며, 광이 포토 다이오드에 입사되면 전자와 정공이 생성되어 전류가 흐른다. 이때 전류의 크기는 포토 다이오드에 입사되는 광의 강도에 거의 비례할 수 있다.Like a light emitting device, a photodiode may include a first conductivity-type semiconductor layer, an active layer, and a second conductivity-type semiconductor layer having the above-described structure, and has a pn junction or pin structure. The photodiode operates by applying reverse bias or zero bias, and when light is incident on the photodiode, electrons and holes are generated and current flows. In this case, the size of the current may be substantially proportional to the intensity of light incident on the photodiode.

광전지 또는 태양 전지(solar cell)는 포토 다이오드의 일종으로, 광을 전류로 변환할 수 있다. 태양 전지는, 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다.A photovoltaic cell or solar cell is a type of photodiode and can convert light into electric current. A solar cell, like a light emitting device, may include a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer having the above structure.

또한, p-n 접합을 이용한 일반적인 다이오드의 정류 특성을 통하여 전자 회로의 정류기로 이용될 수도 있으며, 초고주파 회로에 적용되어 발진 회로 등에 적용될 수 있다.In addition, it can be used as a rectifier of an electronic circuit through the rectification characteristics of a general diode using a p-n junction, and can be applied to an oscillation circuit by being applied to a microwave circuit.

또한, 상술한 반도체 소자는 반드시 반도체로만 구현되지 않으며 경우에 따라 금속 물질을 더 포함할 수도 있다. 예를 들어, 수광 소자와 같은 반도체 소자는 Ag, Al, Au, In, Ga, N, Zn, Se, P, 또는 As 중 적어도 하나를 이용하여 구현될 수 있으며, p형이나 n형 도펀트에 의해 도핑된 반도체 물질이나 진성 반도체 물질을 이용하여 구현될 수도 있다.In addition, the above-described semiconductor device is not necessarily implemented as a semiconductor and may further include a metal material in some cases. For example, a semiconductor device such as a light receiving device may be implemented using at least one of Ag, Al, Au, In, Ga, N, Zn, Se, P, or As, and may be implemented using a p-type or n-type dopant. It may be implemented using a doped semiconductor material or an intrinsic semiconductor material.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Although the above has been described with reference to the embodiments, this is only an example and does not limit the present invention, and those skilled in the art to which the present invention belongs will not deviate from the essential characteristics of the present embodiment. It will be appreciated that various variations and applications are possible. For example, each component specifically shown in the embodiment can be modified and implemented. And differences related to these modifications and applications should be construed as being included in the scope of the present invention as defined in the appended claims.

Claims (17)

알루미늄을 포함하는 제1 도전형 반도체층;
알루미늄을 포함하는 제2 도전형 반도체층; 및
알루미늄을 포함하고, 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조물을 포함하고,
상기 제1 도전형 반도체층, 상기 활성층 및 상기 제2 도전형 반도체층으로부터 알루미늄의 2차 이온이 방출되도록 상기 발광 구조물에 1차 이온을 충돌시키면, 상기 제1 도전형 반도체층, 상기 활성층 및 상기 제2 도전형 반도체층에 대해 각각 강도를 갖는 2차 이온이 방출되고,
알루미늄의 2차 이온의 강도는 상기 제2 도전형 반도체층에서 최대 강도인 제1 지점의 강도, 상기 제2 도전형 반도체층에서 최소 강도인 제3 지점의 강도, 제1 도전형 반도체층에서 최대 강도인 제2 지점의 강도, 및 제1 도전형 반도체층에서 최소 강도인 제4 지점의 강도를 포함하고,
상기 제2 지점의 강도와 상기 제4 지점의 강도 사이의 제1 강도차는 상기 제1 지점의 강도와 상기 제3 지점의 강도 사이의 제2 강도차보다 작고,
상기 제1 도전형 반도체층은, 제1-1 도전형 반도체층, 제1-2 도전형 반도체층, 및 상기 제1-1 도전형 반도체층과 상기 제1-2 도전형 반도체층 사이에 배치되는 중간층을 포함하고,
상기 중간층의 알루미늄 조성은 상기 제1-1 도전형 반도체층과 상기 제1-2 도전형 반도체층의 알루미늄 조성보다 작고, 상기 중간층은 상기 제4 지점의 강도에 대응되고,
상기 제2 지점과 상기 제4 지점 사이의 알루미늄 조성의 비율은 1:0.5 내지 1:0.9인 반도체 소자.
A first conductivity-type semiconductor layer containing aluminum;
a second conductivity-type semiconductor layer containing aluminum; and
A light emitting structure comprising aluminum and including an active layer disposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer,
When primary ions collide with the light emitting structure so that secondary ions of aluminum are emitted from the first conductivity-type semiconductor layer, the active layer, and the second conductivity-type semiconductor layer, the first conductivity-type semiconductor layer, the active layer, and the Secondary ions each having an intensity are emitted from the second conductivity type semiconductor layer;
The intensity of the secondary ion of aluminum is the intensity at the first point, which is the maximum intensity in the second conductivity type semiconductor layer, the intensity at the third point, which is the minimum intensity in the second conductivity type semiconductor layer, and the intensity at the maximum point in the first conductivity type semiconductor layer. Including the intensity of the second point, which is the intensity, and the intensity of the fourth point, which is the minimum intensity in the first conductivity type semiconductor layer,
a first intensity difference between the intensity of the second point and the intensity of the fourth point is less than a second intensity difference between the intensity of the first point and the intensity of the third point;
The first conductivity type semiconductor layer is disposed between the 1-1 conductivity type semiconductor layer, the 1-2 conductivity type semiconductor layer, and the 1-1 conductivity type semiconductor layer and the 1-2 conductivity type semiconductor layer. Including an intermediate layer that becomes
The aluminum composition of the intermediate layer is smaller than the aluminum composition of the 1-1 conductivity type semiconductor layer and the 1-2 conductivity type semiconductor layer, and the intermediate layer corresponds to the strength of the fourth point;
The semiconductor device of claim 1 , wherein the ratio of the aluminum composition between the second point and the fourth point is 1:0.5 to 1:0.9.
제1항에 있어서,
상기 제1 강도차 대 제2 강도차의 비율은 1:1.5 내지 1:2.5인 반도체 소자.
According to claim 1,
The semiconductor device wherein the ratio of the first intensity difference to the second intensity difference is 1:1.5 to 1:2.5.
제1항에 있어서,
상기 제1 도전형 반도체층은 상기 제2 지점의 강도와 상기 제4 지점의 강도 사이에 2차 이온의 강도인 제3 구간을 포함하고,
상기 제2 도전형 반도체층은 상기 제1 지점의 강도와 제3 지점의 강도 사이에 2차 이온의 강도인 제1 구간을 포함하고,
상기 활성층은 상기 제1 지점의 강도와 상기 제2 지점의 강도 사이에 2차 이온 강도인 제2 구간을 포함하는 반도체 소자.
According to claim 1,
The first conductivity-type semiconductor layer includes a third section, which is the intensity of secondary ions, between the intensity of the second point and the intensity of the fourth point,
The second conductivity type semiconductor layer includes a first period, which is the intensity of secondary ions, between the intensity of the first point and the intensity of the third point,
The semiconductor device according to claim 1 , wherein the active layer includes a second section having a secondary ionic strength between an intensity of the first point and an intensity of the second point.
제1항에 있어서,
상기 제2 지점에 대응하는 부분은 상기 제1 도전형 반도체층에서 가장 얇은 두께를 갖는 반도체 소자.
According to claim 1,
A portion corresponding to the second point has the thinnest thickness in the first conductivity type semiconductor layer.
제1항에 있어서,
상기 제1 지점에 대응하는 부분은 상기 제2 도전형 반도체층에서 가장 얇은 두께를 갖는 반도체 소자.
According to claim 1,
A portion corresponding to the first point has the smallest thickness in the second conductivity type semiconductor layer.
제1항에 있어서,
상기 제2 도전형 반도체층은 P형 반도체층 및 차단층이고, 상기 제1 도전형 반도체층은 N형 반도체층이며, 상기 제1 지점은 차단층에 있는 반도체 소자.
According to claim 1,
The second conductivity-type semiconductor layer is a P-type semiconductor layer and a blocking layer, the first conductivity-type semiconductor layer is an N-type semiconductor layer, and the first point is in the blocking layer.
제6항에 있어서,
상기 P형 반도체층은 제2-1 도전형 반도체층, 제2-2 도전형 반도체층 및 제2-3 도전형 반도체층을 포함하고,
상기 제2-3 도전형 반도체층은 상기 제2-1 도전형 반도체층 및 상기 제2-2 도전형 반도체층보다 상기 활성층에 상대적으로 가깝게 위치하고, 상기 제2-2 도전형 반도체층은 상기 제2-1 도전형 반도체층과 상기 제2-3 도전형 반도체층 사이에 위치하며,
상기 제2-1 도전형 반도체층의 알루미늄 조성은 상기 제2-2 도전형 반도체층의 알루미늄 조성보다 낮고, 상기 제2-3 도전형 반도체층의 알루미늄 조성은 상기 제2-1 도전형 반도체층 및 상기 제2-2 도전형 반도체층의 알루미늄 조성보다 높은 반도체 소자.
According to claim 6,
The P-type semiconductor layer includes a 2-1st conductivity type semiconductor layer, a 2-2nd conductivity type semiconductor layer, and a 2-3rd conductivity type semiconductor layer,
The 2-3 conductivity type semiconductor layer is positioned relatively closer to the active layer than the 2-1 conductivity type semiconductor layer and the 2-2 conductivity type semiconductor layer, and the 2-2 conductivity type semiconductor layer is the second conductivity type semiconductor layer. It is located between the 2-1 conductivity type semiconductor layer and the 2-3 conductivity type semiconductor layer,
The aluminum composition of the 2-1 conductivity type semiconductor layer is lower than the aluminum composition of the 2-2 conductivity type semiconductor layer, and the aluminum composition of the 2-3 conductivity type semiconductor layer is the 2-1 conductivity type semiconductor layer. and a semiconductor element having a higher aluminum composition than that of the 2-2 conductivity type semiconductor layer.
제6항에 있어서,
상기 P형 반도체층은 제2-1 도전형 반도체층 및 제2-2 도전형 반도체층 중 적어도 하나를 포함하고,
상기 제2-1 도전형 반도체층은 상기 제2-2 도전형 반도체층보다 상기 활성층으로부터 상대적으로 더 멀리 위치하며, 상기 제3 지점은 상기 제2-1 도전형 반도체층에 있고, 상기 제2-1 도전형 반도체층 또는 상기 제2-2 도전형 반도체층의 알루미늄 조성은 상기 P형 반도체층에서 상기 활성층을 향하는 제1방향으로 점차 증가하는 반도체 소자.
According to claim 6,
The P-type semiconductor layer includes at least one of a 2-1st conductivity type semiconductor layer and a 2-2nd conductivity type semiconductor layer,
The 2-1 conductivity type semiconductor layer is located relatively further from the active layer than the 2-2 conductivity type semiconductor layer, the third point is at the 2-1 conductivity type semiconductor layer, and the second A semiconductor device in which the aluminum composition of the -1 conductivity type semiconductor layer or the 2-2 conductivity type semiconductor layer gradually increases in a first direction from the P-type semiconductor layer toward the active layer.
제6항에 있어서,
상기 차단층은 50% 내지 100% 범위의 알루미늄 조성을 갖는 반도체 소자.
According to claim 6,
The blocking layer is a semiconductor device having an aluminum composition in the range of 50% to 100%.
제6항에 있어서,
상기 차단층은 제1-1 구간, 제1-2 구간 및 상기 제1-1 구간과 상기 제1-2 구간 사이의 제1-3 구간을 포함하고,
상기 제1-1 구간의 알루미늄 조성은 상기 제1-2 구간 및 상기 제1-3 구간의 알루미늄 조성보다 더 크고,
상기 제1-1 구간은 상기 차단층내에서 상기 활성층에 가장 가까운 반도체 소자.
According to claim 6,
The blocking layer includes a 1-1 section, a 1-2 section, and a 1-3 section between the 1-1 section and the 1-2 section,
The aluminum composition of the 1-1 section is greater than the aluminum composition of the 1-2 section and the 1-3 section,
The 1-1 section is the semiconductor device closest to the active layer in the blocking layer.
제10항에 있어서,
상기 제1-1 구간의 알루미늄 조성은 80% 내지 100%인 반도체 소자.
According to claim 10,
The semiconductor device wherein the aluminum composition of the section 1-1 is 80% to 100%.
제1항에 있어서,
상기 제1 도전형 반도체층은 상기 활성층에 가장 가까운 상기 제1 도전형 반도체층의 부분에서 상기 제2 지점의 강도인 반도체 소자.
According to claim 1,
The first conductivity-type semiconductor layer has an intensity of the second point in a portion of the first conductivity-type semiconductor layer closest to the active layer.
제1항에 있어서,
상기 활성층에서 나타나는 강도는 상기 제1 지점의 강도보다 낮고, 상기 제3 지점의 강도보다 높은 반도체 소자.
According to claim 1,
An intensity appearing in the active layer is lower than intensity at the first point and higher than intensity at the third point.
제1항에 있어서,
상기 제2 도전형 반도체층은 조성식이 Inx5Aly2Ga1-x5-y2N(0≤x5≤1, 0≤y2≤1, and 0≤x5+y2≤1)인 제1 반도체 물질을 포함하고, 상기 제1 도전형 반도체 층은 조성식이 Inx1Aly1Ga1-x1-y1N(0≤x1≤1, 0≤y1≤1, and 0≤x1+y1≤1)인 제2 반도체 물질을 포함하고, 활성층의 우물층은 조성식이 Inx2Aly2Ga1-x2-y2N(0≤x2≤1, 0≤y2≤1, and 0≤x2+y2≤1)인 제3 반도체 물질을 포함하는 반도체 소자.
According to claim 1,
The second conductive semiconductor layer includes a first semiconductor material having a composition formula In x5 Al y2 Ga 1-x5-y2 N (0≤x5≤1, 0≤y2≤1, and 0≤x5+y2≤1) And, the first conductivity-type semiconductor layer is a second semiconductor material having a composition formula In x1 Al y1 Ga 1-x1-y1 N (0≤x1≤1, 0≤y1≤1, and 0≤x1+y1≤1) The well layer of the active layer includes a third semiconductor material having a composition formula In x2 Al y2 Ga 1-x2-y2 N (0≤x2≤1, 0≤y2≤1, and 0≤x2+y2≤1) A semiconductor device comprising:
삭제delete 제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치된 활성층을 포함하는 반도체 구조물;
상기 제1 도전형 반도체층과 전기적으로 연결된 제1 전극; 및
상기 제2 도전형 반도체층과 전기적으로 연결된 제2 전극을 포함하고,
상기 제2 도전형 반도체층은 상기 제2 도전형 반도체층에서 가장 높은 알루미늄 조성을 갖는 제1 지점 및 가장 낮은 알루미늄 조성을 갖는 제3 지점을 포함하고,
상기 제1 도전형 반도체층은 상기 제1 도전형 반도체층에서 가장 높은 알루미늄 조성을 갖는 제2 지점 및 가장 낮은 알루미늄 조성을 갖는 제4 지점을 포함하고,
상기 제3 지점과 상기 제1 지점 사이의 알루미늄 조성의 비율은 1:4 내지 1:100이고,
상기 제2 지점과 상기 제4 지점 사이의 알루미늄 조성의 비율은 1:0.5 내지 1:0.9이고,
상기 제2 도전형 반도체층은 P형 반도체층이고, 상기 제1 도전형 반도체층은 N형 반도체층이며, 상기 활성층은 복수의 우물층 및 상기 우물층과 교대로 배치되는 복수의 장벽층을 포함하고,
상기 제1 도전형 반도체층은, 제1-1 도전형 반도체층, 제1-2 도전형 반도체층, 및 상기 제1-1 도전형 반도체층과 상기 제1-2 도전형 반도체층 사이에 배치되는 중간층을 포함하고,
상기 중간층의 알루미늄 조성은 상기 제1-1 도전형 반도체층과 상기 제1-2 도전형 반도체층의 알루미늄 조성보다 작은 반도체 소자.
A semiconductor structure including a first conductivity type semiconductor layer, a second conductivity type semiconductor layer, and an active layer disposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer;
a first electrode electrically connected to the first conductivity type semiconductor layer; and
A second electrode electrically connected to the second conductivity type semiconductor layer;
The second conductivity type semiconductor layer includes a first location having the highest aluminum composition and a third location having the lowest aluminum composition in the second conductivity type semiconductor layer;
The first conductivity type semiconductor layer includes a second location having the highest aluminum composition and a fourth location having the lowest aluminum composition in the first conductivity type semiconductor layer;
The ratio of the aluminum composition between the third point and the first point is 1:4 to 1:100,
The ratio of the aluminum composition between the second point and the fourth point is 1:0.5 to 1:0.9,
The second conductivity-type semiconductor layer is a P-type semiconductor layer, the first conductivity-type semiconductor layer is an N-type semiconductor layer, and the active layer includes a plurality of well layers and a plurality of barrier layers alternately disposed with the well layers. do,
The first conductivity type semiconductor layer is disposed between the 1-1 conductivity type semiconductor layer, the 1-2 conductivity type semiconductor layer, and the 1-1 conductivity type semiconductor layer and the 1-2 conductivity type semiconductor layer. Including an intermediate layer that becomes
The aluminum composition of the intermediate layer is smaller than the aluminum composition of the 1-1 conductivity type semiconductor layer and the 1-2 conductivity type semiconductor layer.
제16항에 있어서, 상기 제2 지점은 상기 제1 도전형 반도체층에서 상기 활성층과 가장 가까운 반도체 소자.
17. The semiconductor device of claim 16, wherein the second point is closest to the active layer in the first conductivity type semiconductor layer.
KR1020220059923A 2017-08-04 2022-05-17 Semiconductor device and semiconductor device package including the same KR102533221B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020230061066A KR102672684B1 (en) 2017-08-04 2023-05-11 Semiconductor device and semiconductor device package including the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020170098964 2017-08-04
KR20170098964 2017-08-04
KR1020170115836A KR102400338B1 (en) 2017-08-04 2017-09-11 Semiconductor device and semiconductor device package including the same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020170115836A Division KR102400338B1 (en) 2016-09-13 2017-09-11 Semiconductor device and semiconductor device package including the same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020230061066A Division KR102672684B1 (en) 2017-08-04 2023-05-11 Semiconductor device and semiconductor device package including the same

Publications (2)

Publication Number Publication Date
KR20220070184A KR20220070184A (en) 2022-05-30
KR102533221B1 true KR102533221B1 (en) 2023-05-17

Family

ID=65366592

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020170115836A KR102400338B1 (en) 2016-09-13 2017-09-11 Semiconductor device and semiconductor device package including the same
KR1020220059923A KR102533221B1 (en) 2017-08-04 2022-05-17 Semiconductor device and semiconductor device package including the same

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020170115836A KR102400338B1 (en) 2016-09-13 2017-09-11 Semiconductor device and semiconductor device package including the same

Country Status (1)

Country Link
KR (2) KR102400338B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014154597A (en) * 2013-02-05 2014-08-25 Tokuyama Corp Nitride semiconductor light-emitting element
US20150318435A1 (en) 2012-12-27 2015-11-05 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing semiconductor light emitting device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160005919A1 (en) * 2013-02-05 2016-01-07 Tokuyama Corporation Nitride semiconductor light emitting device
KR102303502B1 (en) * 2015-02-25 2021-09-17 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Light emitting device and light emitting device package having thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150318435A1 (en) 2012-12-27 2015-11-05 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing semiconductor light emitting device
JP2014154597A (en) * 2013-02-05 2014-08-25 Tokuyama Corp Nitride semiconductor light-emitting element

Also Published As

Publication number Publication date
KR20220070184A (en) 2022-05-30
KR102400338B1 (en) 2022-05-23
KR20190015036A (en) 2019-02-13
KR20230070424A (en) 2023-05-23

Similar Documents

Publication Publication Date Title
CN107799639B (en) Semiconductor device and semiconductor device package including the same
KR102406803B1 (en) Semiconductor device and semiconductor device package including the same
JP7403797B2 (en) Semiconductor devices and semiconductor device packages containing them
KR102564198B1 (en) Semiconductor device
KR102407739B1 (en) Semiconductor device
KR102533221B1 (en) Semiconductor device and semiconductor device package including the same
KR20180086068A (en) Semiconductor device and semiconductor device package including the same
KR102672684B1 (en) Semiconductor device and semiconductor device package including the same
KR102582184B1 (en) Semiconductor device and semiconductor device package including the same
KR102648472B1 (en) Semiconductor device and semiconductor device package including the same
KR102466006B1 (en) Semiconductor device
KR102619743B1 (en) Semiconductor device
KR102600336B1 (en) Light emitting device
KR102552889B1 (en) Semiconductor device, semiconductor device package and mathod for manufacturing the same
KR102430086B1 (en) Semiconductor device
KR102632215B1 (en) Semiconductor device and semiconductor device package including the same
KR20210030718A (en) Semiconductor device
KR20200077179A (en) Semiconductor device

Legal Events

Date Code Title Description
A107 Divisional application of patent
E701 Decision to grant or registration of patent right