KR20190086731A

KR20190086731A - 막에 막 채널을 삽입하는 것을 제어하기 위한 장치 및 방법

Info

Publication number: KR20190086731A
Application number: KR1020197017573A
Authority: KR
Inventors: 다니엘 제럴드; 제임스 클라크; 마이크 제니슨; 앤드류 헤론
Original assignee: 옥스포드 나노포어 테크놀로지즈 리미티드
Priority date: 2016-11-24
Filing date: 2017-11-24
Publication date: 2019-07-23
Also published as: EP3545300A1; CN112345743B; CN110023753B; JP6964136B2; AU2017365928B2; JP2022009210A; AU2020294228A1; JP2020500311A; JP7252297B2; CN112345743A; US20200179920A1; KR102296227B1; IL266768A; WO2018096348A1; EP3545300B1; KR20210107917A; GB201619930D0; CA3043985A1; AU2020294228B2; AU2017365928A1

Abstract

막에 막 채널을 삽입하는 것을 제어하기 위한 장치들 및 방법들이 개시된다. 일 실시예에서 제1 배스가 막의 제1 표면과 접촉하여 제1 액체를 수용한다. 제2 배스는 막의 제2 표면과 접촉하여 제2 액체를 수용한다. 막은 제1 액체와 제2 액체를 분리한다. 제1 전극은 제1 액체와 접촉한다. 제2 전극은 제2 액체와 접촉한다. 구동 유닛은 제1 액체 또는 제2 액체로부터 막으로 막 채널의 삽입을 촉진하기 위해 제1 전극 및 제2 전극을 통해 막에 걸쳐 전위차를 인가한다. 막 전압 감소 유닛이 막과 직렬로 연결된다. 구동 유닛은 막 전압 감소 유닛 및 막에 걸쳐 구동 전압을 인가하며, 구동 전압이 막에 걸쳐 전위차를 제공한다. 막 전압 감소 유닛은 막 채널의 삽입에 의해 일어나는 막을 통하는 저항의 감소가 막 전압 감소 유닛에 걸친 전위차를 내재적으로 증가시킴으로써 막에 걸친 전위차를 저감시키도록 구성된다. 막에 걸친 전위차의 저감은 추가 막 채널의 삽입의 촉진을 방지 또는 감소시키기에 충분하다.

Description

막에 막 채널을 삽입하는 것을 제어하기 위한 장치 및 방법

본 발명은 막에 막 채널을 삽입하는 것을 제어하기 위한 장치 및 방법에 관한 것이다.

막들에 걸쳐 형성되는 채널들은 분자 개체들(molecular entities)을 감지하기 위해 사용될 수 있다. 분자 개체들과 채널 간 상호 작용은 신호의 특성에 변형을 줄 수 있다. 이러한 신호를 모니터링함으로써 특성 변형을 검출하고 그렇게 함으로써 분자 개체들을 감지하는 것이 가능하다. 이러한 원리에 기초하여 WO2008102120, WO2009035647, WO200079257, WO200142782 및 WO2007057668과 같은 다양한 기술이 제안되었다. 상기한 것들의 일례는 이온들이 막 채널을 통과해 흐르는 것에 기인하는 전류 신호의 측정이다. 막은 두 용액을 분리하며 이때 막 채널이 용액들 사이에 막을 통하는 수송 통로를 제공한다. 막은 용액들 사이 단지 수송 경로가 막 채널 또는 채널들을 통하도록 저항력이 높다. 관심 분자 개체는 채널과 상호 작용하게, 예를 들어 채널을 전위시키게 될 수 있다.

이러한 기술을 사용한 분자 개체들의 감지는 형광체를 라벨링 및 검출할 필요 없이, 직접 단일 분자들 및 분자 개체들을 식별하는 방법을 제공한다. DNA 또는 그 외 다른 핵산들의 염기 서열 결정; 안전 및 방어를 위한 화학적 또는 생물학적 분자들의 감지; 진단을 위한 생물학적 표지자들의 감지; 신약 개발을 위한 이온 채널 스크리닝 및 생물학적 분자들 사이 상호 작용에 관한 라벨 없는 분석과 같은 광범위한 가능한 적용 예가 있다.

적절한 스루풋을 제공하기 위해, 각각의 막들의 어레이가 제공될 수 있으며 이때 각 막이 막 채널을 포함한다.

막은 통상적으로 양친매성이고 이중층일 수 있다. 양친매성 층들을 형성하기 위한 기술들은 Montal 및 Mueller Proc Natl Acad Sci USA. 1972.12; 69(12): 3561-3566, WO-2008/102120, WO2008012552 및 WO2014064444에 의해 개시된 바와 같이 주지되어 있다. 그에 따른 막의 두께는 막 물질의 성질, 용제 혼합, 막 기하학적 구조 뿐만 아니라 제조 방법과 같은 요인들에 따라 달라질 수 있다.

일부 시스템의 경우, 막 채널들은 추가 자극 없이는 막들에 자발적으로 삽입되지 않고 보통 매우 느리게 삽입된다. 그러한 시스템을 선택하는 것이 막 삽입 공정에 대한 제어를 가능하게 하기 때문에 바람직할 수 있다. 막 채널들의 삽입을 돕는 기술들이 공지되어 있으며, 가장 일반적인 것은 막에 걸쳐 전위차를 인가하는 것이다. 이러한 전위차가 막을 늘이고 얇게 하여 삽입을 용이하게 하는 것으로 여겨진다. 전압 보조 삽입은 또한 막에 삽입되는 막 채널들의 수를 제어하기 위해 사용될 수 있으며 이때 인가되는 전위는 막 채널 삽입 및 대응하는 막 통과 전류 흐름 검출에 응답하여 능동적으로 저감될 수 있고, 막 채널의 삽입 이후 인가되는 전위차의 저감은 후속 채널의 삽입 확률을 저감시킨다. 인가되는 전위차의 저감은 막들을 형성하고 단일 채널 기록을 하는 많은 실험실에서 일반적으로 실습하는 사용자에 의해 수행될 수있다. 이러한 접근법의 단점은 사용자가 채널의 전류(또는 저항과 같이 유사한 관찰 가능한 파라미터)를 관찰하고 해당 파라미터의 변화에 수동으로 반응해야 한다는 것이다. 이는 단일 채널 기록에 알맞지만 대형 어레이를 다룰 때에는 알맞지 않다. 따라서 이러한 공정을 자동화하는 것이 바람직하다.

막들의 어레이에 인가되는 전위의 제어를 자동화하는 다양한 방법이 개시되어 있다. 하나는 US20160289758에 개시된 바와 같이 나노 구멍 삽입의 결과로서 관찰되는 전류 흐름의 증가의 검출에 반응하는 컴퓨터 제어를 사용한다. 또 다른 방법은 US20120052188에 의해 개시된 바와 같이, 전극 매개 기포를 사용하여 막 형성 및 교반 자극을 도와 유사한 효과를 얻는 것을 교시한다. 각 막에 필요한 채널들의 수는 사용되는 측정 기술에 따라 달라질 수 있다. 이온 흐름 측정을 위해서는 막마다 하나의 채널을 제공하는 것이 바람직하다.

인가되는 전위와 같은 자극의 컴퓨터 제어 자동화를 사용하는 것이 구멍 삽입을 제어한 더 수동의 방법들에 비해 유익하지만, 그것들은 바람직하지 않은 다수의 특징을 갖는다. 그러한 하나의 특징은 구멍 삽입 자극을 제거 또는 감소시키는 동작을 수행하기 위해 컴퓨터 또는 유사한 의사 결정 회로가 필요한 것이다. 그러한 회로들은 고가이고 막들의 대형 어레이를 다룰 때 알맞지 않을 수 있다는 것이다. 각 막은 단일 채널 수율을 양호하게 하기 위해 컴퓨터 제어의 이러한 공정을 거쳐야 하고 전용 컴퓨터 제어 유닛에 연결되어야 하거나 그 외 다른 막들 사이에 컴퓨터 제어 유닛을 공유해야 한다. 채널마다 전용 컴퓨터 제어 유닛을 제공하는 것은 고가이다. 제어 유닛에 다수의 막을 연결하는 것이 이러한 비용을 감소시키나 그 결과 제어 유닛이 각 막을 돌아 차례로 순환하는 것과 같이 연속적인 방식으로 구멍 삽입이 수행된다. 이는 어레이에 걸친 구멍 삽입에 필요한 전체 시간량을 증가시키거나(선택 다중화), 디바이스의 반응 시간을 감소시킬 수 있다(시분할 다중화). 뿐만 아니라 막과 접촉하는 용액에 단백질 나노 구멍들을 추가하여 연속적인 방식으로 채널들을 삽입하는 것은 삽입되기 전 나노 구멍들이 용액에 있는 시간이 증가함에 따라 나노 구멍들이 용기 벽들에 흡수되게 하는 것으로 밝혀졌다. 이는 어레이에 걸쳐 삽입되는 나노 구멍들의 수율을 감소시킬 수 있다.

상술된 문제들을 극복하고 본 발명의 측면들로 시작되는 접근법은 채널이 삽입될 때 막에 걸쳐 인가되는 전위를 내재적으로 감소시키는 회로 소자를 채용하는 것이다. 일부 실시 예에서, 이는 의사 결정 전자 장치들을 필요로 하지 않고 대형 어레이에 걸쳐 저렴하게 전개될 수 있다. 상기 회로는 막에 걸친 전위차가 막 채널의 삽입 다음 저감되도록 회로에 걸쳐 인가되는 전위를 재분배하는 막 전압 감소 유닛을 포함한다. 재분배 효과는 로직 제어 필요 없이 자동으로 일어난다.

본 발명의 일 측면에 따르면, 막에 막 채널을 삽입하는 것을 제어하기 위한 장치가 제공되며, 상기 장치는:

상기 막의 제1 표면과 접촉하여 제1 액체를 수용하기 위한 제1 배스(bath);

상기 막의 제2 표면과 접촉하여 제2 액체를 수용하기 위한 제2 배스를 포함하되, 상기 막은 상기 제1 액체와 상기 제2 액체를 분리하고;

상기 제1 액체와 접촉하도록 구성된 제1 전극;

상기 제2 액체와 접촉하도록 구성된 제2 전극; 및

상기 제1 액체 또는 상기 제2 액체로부터 상기 막으로 막 채널의 삽입을 촉진하기 위해 상기 제1 전극 및 상기 제2 전극을 통해 상기 막에 걸쳐 전위차를 인가하도록 구성된 구동 유닛을 포함하며,

상기 장치는 상기 막과 직렬로 연결되는 막 전압 감소 유닛을 포함하고;

상기 구동 유닛은 상기 막 전압 감소 유닛 및 상기 막에 걸쳐 구동 전압을 인가하도록 구성되고, 상기 구동 전압이 상기 막에 걸쳐 상기 전위차를 제공하며;

상기 막 전압 감소 유닛은 막 채널의 삽입에 의해 일어나는 상기 막을 통하는 저항의 감소가 상기 막 전압 감소 유닛에 걸친 전위차를 내재적으로 증가시킴으로써 상기 막에 걸친 상기 전위차를 저감시키도록 구성되되, 상기 막에 걸친 상기 전위차의 상기 저감은 추가 막 채널의 삽입의 촉진을 방지 또는 감소시키기에 충분하다.

상기 채널은 나노 구멍일 수 있다. 상기 나노 구멍은 단백질 채널일 수 있다.

추가 측면에서, 막에 막 단백질을 삽입하여 막에 채널을 형성하기 위한 장치가 제공되며, 상기 장치는:

상기 막의 제1 표면과 접촉하여 제1 액체를 수용하기 위한 제1 배스;

상기 제1 액체와 접촉하도록 구성된 제1 전극;

상기 제2 액체와 접촉하도록 구성된 제2 전극; 및

상기 제1 전극 및 상기 제2 전극을 통해 상기 막에 걸쳐 전위차를 인가하도록 구성된 구동 유닛을 포함하며, 상기 전위차는 이를테면 상기 제1 액체 또는 상기 제2 액체로부터 상기 막으로 막 단백질의 삽입을 촉진하기 위한 것이고,

상기 구동 유닛은 상기 막 단백질을 상기 막에 직접 삽입하는 것에 의해 일어나는 상기 막을 통하는 저항의 감소가 상기 구동 유닛이 상기 구동 유닛의 어떠한 로직 제어도 없이 상기 멤브레인에 걸쳐 더 낮은 전위차를 인가하게 하도록 구성된다.

또한 추가 측면에서, 막에 막 채널을 삽입하는 것을 제어하기 위한 장치가 제공되며, 상기 장치는:

상기 제1 액체와 접촉하도록 구성된 제1 전극;

상기 제2 액체와 접촉하도록 구성된 제2 전극; 및

상기 장치는 상기 막과 직렬로 연결되는 막 전압 감소 유닛을 포함한다.

막 채널의 삽입은 막 전압 감소 유닛의 내재적 속성들과 막과 직렬인 그것의 위치 조합에 의해 제어된다. 막에 걸친 전위차의 저감은 삽입이 일어날 때 자연적으로 트리거된다. 이는 전위차의 저감이 로직 제어에 의해 이루어지며, 복잡하고/거나 불편할 수 있는 종래 기술의 방법들과 대조적이다.

막에 채널을 삽입하는 것은 통상적으로 막과 접촉하는 수용액에 막 채널들을 추가하여 일어난다.

일부 실시 예에서, 상기 장치는 각 막이 제1 액체를 제2 액체와 분리하는 복수의 막을 포함한다. 제2 액체를 함유하기 위한 복수의 제2 배스가 제공될 수 있으며, 이때 각 제2 액체는 서로 분리된다. 제2 액체들은 통상적으로 각각의 웰(well)에 제공된다. 제1 액체 또한 서로 분리되는 각각의 복수의 웰에 제공될 수 있다. 더 통상적으로 제1 액체는 어레이의 모든 막에 공통되고 단일 챔버에 제공된다. 각각의 제2 액체들에는 전극들이 제공될 수 있고 제1 액체에는 공통 전극이 제공된다. 제1 배스가 복수인 경우, 전극들은 또한 각각의 제1 및 제2 배스들에 제공될 수도 있다. 이러한 방식으로 개별적인 채널 기록이 어레이의 각 막에 대해 이루어질 수 있다. 복수의 막에 공통되는 제1 용액에는 채널들이 알맞게 추가될 수 있다. 상기 장치는 복수의 막을 지지하도록 구성되며, 이때 각 막은 제1 및 제2 액체들과 접촉하고 제1 및 제2 액체들을 분리한다. 어레이에 걸쳐 복수의 막을 형성할 뿐만 아니라 막 채널들을 막들에 삽입하기 위한 장치에 추가하기 위해, 막 어레이에 적합한 장치 설계들 뿐만 아니라 어레이의 각각의 웰들에 제2 용액을 제공하기에 적합한 방법들이 WO2014064443에 의해 개시된다(이의 관련 내용은 본 명세서에 참고로 통합된다). 어레이에 걸친 막들의 형성은 WO2014064443에 의해 개시된 바와 같은 단계적 공정으로 수행될 수 있다. 각 막 전압 감소 유닛은 어레이의 각각의 막과 직렬로 연결되는 복수의 막 전압 감소 유닛이 제공된다. 구동 유닛은 막 전압 감소 유닛 및 상이한 막의 모든 쌍에 걸쳐 병렬로 구동 전압을 인가하도록 구성된다.

대안적인 실시 예에서, 상기 장치는 제1 및 제2 배스들을 포함할 수 있으며 이때 양 배스는 막들의 어레이에 공통되고 각 배스는 전극을 포함한다. 그러한 실시 예들은 FET를 채용하여 특정 채널에 국부적인 전압 변화를 측정할 때 가능하다. 이러한 방식으로 일부 실시 예에 따라 단일 막 내에 다중 채널이 제공될 수 있다.

이러한 방식으로 복수의 막 전압 감소 유닛을 제공하면 다수의 제2 배스에서의 채널들의 삽입을 제어하는 동시에 다수의 제2 배스에 동일한 구동 전압을 인가하는 것이 가능하다. 그에 따라 다수의 독립적인 구동 전압을 발생시키지 않고 병렬로 다수의 제2 배스에 채널들을 삽입하는 것, 그에 따라 시간을 절약하고 수율을 개선하는 것이 가능하다.

일 실시예에서, 상기 막 전압 감소 유닛은 전압 한계에 이르는 최대 저항 이하의 저항들을 통해 정전류를 공급할 수 있는 전류원을 포함한다. 정전류는 미리 결정될 수 있으나 대안적으로 로직 제어에 의해 설정될 수 있다. 이러한 실시 예에서, 상기 막에 걸친 상기 전위차의 상기 저감은 상기 막을 통하는 상기 저항이 상기 최대 저항을 초과하는 저항에서 상기 최대 저항 미만의 저항으로 감소되는 것에 의해 일어난다. 본 발명자들은 특히 바람직한 속성들을 제공하기 위해 이러한 구현 예들을 찾았다. 막에 걸친 전위차는 채널의 삽입 즉시 확실하게 저감되고, 구동 전압이 최대 값까지 계속해서 증가될 때에도 여전히 안정적인 낮은 값으로 유지된다.

추가 측면에 따르면, 막에 막 채널을 삽입하는 것을 제어하는 방법이 제공되며, 상기 방법은:

제1 액체 및 제2 액체와 접촉하게 막을 제공하고 상기 제1 액체 및 상기 제2 액체를 상기 막의 각각의 제1 측 및 제2 측 상에 분리하는 단계;

상기 제1 액체 또는 상기 제2 액체로부터 상기 막으로 막 채널의 삽입을 촉진하기 위해 구동 유닛을 사용하여 상기 제1 전극 및 상기 제2 전극을 통해 상기 막에 걸쳐 전위차를 인가하는 단계를 포함하며,

상기 구동 유닛은 상기 막과 직렬로 연결되는 막 전압 감소 유닛을 포함하고;

상기 막 전압 감소 유닛은 상기 막 채널의 삽입에 의해 일어나는 상기 막을 통하는 저항의 감소가 상기 막 전압 감소 유닛에 걸친 전위차를 내재적으로 증가시킴으로써 상기 막에 걸친 상기 전위차를 저감시키도록 구성되되, 상기 막에 걸친 상기 전위차의 상기 저감은 추가 막 채널의 삽입의 촉진을 방지 또는 감소시키기에 충분하다.

또한 추가 측면에 따르면, 막에 막 단백질을 삽입하여 막에 채널을 형성하는 방법이 제공되며, 상기 방법은:

구동 유닛을 사용하여 상기 제1 전극 및 상기 제2 전극을 통해 상기 막에 걸쳐 전위차를 인가하는 단계를 포함하며, 상기 전위차는 이를테면 상기 제1 액체 또는 상기 제2 액체로부터 상기 막으로 막 단백질의 삽입을 촉진하기 위한 것이고,

이제 본 발명의 실시 예들이 첨부된 도면들을 참조하여 단지 비제한적인 예로 설명될 것이며 여기서 대응하는 참조 부호들은 대응하는 부분들을 나타내고, 본 발명의 일부 실시 예에 따라:
도 1은 막에 막 채널을 삽입하는 것을 제어하기 위한 종래 기술의 장치를 도시한다;
도 2는 시간에 따른 구동 전압을 도시하는 그래프이다;
도 3은 일 실시 예에 따른 막에 막 채널을 삽입하는 것을 제어하기 위한 장치를 도시한다;
도 4는 도 6, 도 8 및 도 10의 자극들에 대해 시간에 따른 구동 전압을 도시하는 그래프이다;
도 5는 막 전압 감소 유닛이 전류원을 포함하는 일 실시 예의 동작을 예시하는 등가 회로를 도시한다;
도 6은 도 4의 구동 전압이 도 5의 등가 회로에 인가될 때 시간에 따른 막 전압의 시뮬레이션된 변화를 나타내는 그래프이다;
도 7은 막 전압 감소 유닛이 막과 직렬로 저항 성분을 포함하는 일 실시 예의 동작을 예시하는 등가 회로를 도시한다;
도 8은 도 4의 구동 전압이 도 7의 등가 회로에 인가될 때 시간에 따른 막 전압의 시뮬레이션된 변화를 나타내는 그래프이다;
도 9는 막 전압 감소 유닛이 막과 직렬로 다이오드를 포함하는 일 실시 예의 동작을 예시하는 등가 회로를 도시한다;
도 10은 도 4의 구동 전압이 도 9의 등가 회로에 인가될 때 시간에 따른 막 전압의 시뮬레이션된 변화를 나타내는 그래프이다.

본 발명은 일반적으로 막에 막 채널을 삽입하는 것을 제어하기 위한 시스템들 및 방법들에 관한 것이다. 일부 실시 예에서, 막이 제1 액체를 제2 액체와 분리한다. 일부 실시 예에서, 구동 유닛이 제1 액체 또는 제2 액체로부터 막으로 막 채널의 삽입을 촉진하기 위해, 제1 액체와 접촉하는 제1 전극 및 제2 액체와 접촉하는 제2 전극을 통해 막에 걸쳐 전위차를 인가한다. 일부 실시 예에서, 막과 직렬로 연결되는 막 전압 감소 유닛이 막 채널의 삽입에 의해 일어나는 막을 통하는 저항의 감소가 막 전압 감소 유닛에 걸친 전위차를 내재적으로 증가시킴으로써, 몇몇 경우 추가 막 채널의 삽입 확률을 방지 또는 감소시키기에 충분하게, 막에 걸쳐 인가되는 전위차를 저감시키도록 구성된다.

도 3은 일 실시 예에 따른 막(4)에 막 채널을 삽입하는 것을 제어하기 위한 장치를 도시한다. 상기 장치는 제1 배스(6)를 수용하는 하우징(2)을 포함한다. 하우징(2)은 네 개의 제2 배스(8)(웰이라고도 지칭됨)를 더 수용한다. 그 외 다른 실시 예들에서는 상이한 수의 제2 배스(8)가 제공될 수도 있다. 각 제2 배스(8)는 막(4)으로 밀폐된다. 막(4)은 양친매성 막일 수 있다. 제1 배스(6)는 제1 액체를 수용한다. 제1 액체는 각 막(4)의 제1 표면과 접촉한다. 각 제2 배스(8)는 제2 액체를 수용한다. 각 제2 배스(8) 내 제2 액체는 제2 배스(8)를 밀폐하는 막(4)의 제2 표면과 접촉한다. 제1 전극(14)은 제1 액체와 접촉한다. 제2 전극(16)은 각 제2 액체와 접촉한다. 각 제2 배스(8)는 자체 제2 전극(16)을 갖는다.

하우징(2)은 관련 막들(4)과 단일 제1 배스(6) 및 네 개의 제2 배스(8)를 갖는 것으로 도시되어 있다. 그 외 다른 실시 예들에서는, 더 많은 제1 배스(6) 및 제2 배스(8) 및 대응하는 제1 전극들(14) 및 제2 전극들(16)이 제공될 수 있다. 제2 배스들의 수는 1과 100,000 사이 임의의 정수일 수 있다. 그것은 100 이상, 1000 이상 또는 10,000 이상일 수 있다.

제1 및 제2 전극들(14, 16)은 후술될 바와 같이, 채널의 삽입을 제어하기 위해 사용될 수 있다. 특정 실시 예들에서, 채널이 삽입된 후 이후 시간에, 제1 및 제2 전극들(14, 16)은 또한 채널과 그것들의 상호 작용을 통해 분자 개체들을 감지하기 위해서도 사용될 수 있다.

구동 유닛(15)은 제1 및 제2 전극들(14, 16)을 통해 막(4)에 걸쳐 전위차(막 전압이라고도 지칭될 수 있음)를 인가하도록 구성된다. 인가되는 막 전압은 이를테면 제1 액체(6) 또는 제2 액체(8)로부터 막(4)으로 막 채널의 삽입을 촉진하기 위한 것일 수 있다. 그에 따라 제1 액체 또는 제2 액체 또는 양자에 막 채널들(예를 들어, 막 단백질들을 포함할 수 있음)이 제공된다. 막 전압은 막 채널의 삽입을 촉진한다. 본 설명의 서두에 언급된 바와 같이 그리고 이론에 구애받지 않고, 전압은 막(4)을 늘이고 얇게함으로써 삽입을 돕는 것으로 여겨진다. 삽입이 일어나는 전압은 막(4)마다 다양하다. 따라서 구동 유닛(15)은 삽입이 일어날 때까지 막 전압을 점진적으로 증가시키도록 구성될 수 있다.

나노 구멍 삽입에 필요한 인가되는 전위량은 어레이의 막들 간 달라질 수 있다. 이론에 구애받지 않고, 이러한 차이는 어레이의 막들 간 두께의 변화로 인해 발생하고 막 및 나노 구멍의 화학적 성질뿐만 아니라 그것의 기하학적 구조에도 영향을 받을 수 있다. 인가되는 전압은 통상적으로 이를테면 단일 채널 삽입의 기회를 최대화하기 위해 크기가 증산된다. 예를 들어, 시작 전위가 너무 높으면, 그것은 일부 막에 대한 추가 채널들의 삽입을 촉진할 수 있으며 이는 바람직하지 않은 반면 인가되는 전위는 어레이의 그 외 다른 막들에는 충분히 높지 않을 수 있다. 그에 따라 낮은 전위 값에서 시작하여 더 높은 값들로 점진적으로 이동하는 것이 바람직하다. 전위는 시간이 지남에 따라 전위를 상승시키거나 전위 값들 사이를 점진적으로 더 높은 값들로 증산시키는 것과 같은 상이한 방법들에 의해 증가될 수 있다. 증가율은 선형 또는 비선형일 수 있다. 선택되는 초기 및 최대 구동 전압들은 막 및 막 채널의 성질에 따라 달라질 것이고 적절하게 선택될 수 있다. 언급한 바와 같이, 막 채널을 삽입하는 데 필요한 전위는 어레이에 도포되는 초기 막 용액이 동일할 수 있고 어레이의 막들에 걸쳐 동일한 막 채널들이 삽입될 수 있다는 사실에도 불구하고, 어레이의 막들에 걸쳐 달라지는 것으로 관찰되었다. 그에 따라 막 채널을 삽입하는 데 필요한 전압의 임의의 변화는 막 두께와 같은 그 외 다른 요인들의 변화로 인한 것일 개연성이 크다. 그에 따라 전압의 증가율 및/또는 초기 및 최종 전위에 대한 파라미터들은 막들의 형성 공정에 영향을 받아 결정될 것이다. 예로서, 초기 전위 값은 0mV와 150mV 사이 임의의 값으로부터 선택될 수 있고(이를테면 50mV, 75mV 또는 100mV), 최종 막 전위는 200mV와 600mV 사이의 임의의 값으로부터 선택될 수 있다(이를테면 250mV, 300mV, 350mV, 400mV, 450mV 또는 500mV). 막 전위의 상한은 부분적으로 막들의 안정성에 따라 결정될 것이다. 예를 들어, 지질 이중층들은 일부 합성 막만큼 견고하지 못하다. 유사하게, 초기와 최종 값들 간 전위의 증가율은 또한 막 및 막 채널의 성질에 따라 달라질 것이고 또한 적절하게 선택될 수 있다. 종래 기술의 컴퓨터 제어 방법과 대조적으로, 초기와 최종 값들 간 증가율은 1s 미만으로 훨씬 더 빠를 수 있다. 초기와 최대 전위 간 증가율은 원칙적으로 10ms와 100ms 사이 정도일 수 있다. 실제로, 증가율은 막의 성질 그리고 그것에 걸쳐 인가되는 전위차가 급격하게 변화될 때 그것이 얼마나 안정한지에 따라 달라질 것이다. 종래 기술에서, 통상적으로 1mV-10mV 단차들을 채용할 수 있고 단차마다 1초 내지 15초가 걸리며 이때 전체 공정은 수십 분이 걸릴 수 있다. 본 방법 및 장치에서는 처리 유닛이 삽입이 일어났을 때를 검출하고 검출에 응답하는 것을 기다려야 할 필요가 제거되었기 때문에, 구동 전압을 삽입이 일어나는 레벨로 증가시키는 것이 더 빠르게 일어나며, 그렇게 함으로써 스루풋을 개선하게 될 수 있다.

대안적으로는 단일 막 전위가 어레이의 복수의 막에 인가될 수 있으며 즉 이때 막 전위는 더 낮은 전위에서 더 높은 전위로 매우 급격하게 또는 순간적으로 증산된다. 이러한 방법은 임계 전압을 초과하는 단일 삽입 전압이 사용될 수 있도록 모든 막이 충분히 유사한 경우에 사용될 수 있다.

막 삽입 다음, 전압은 추가 막 채널 삽입의 기회를 방지하거나 현저하게 감소시키는 레벨로 감소된다. 전위가 저감되는 정도는 막 및 막 채널의 성질에 따라 달라질 것이고 안정한 값이 적절하게 선택될 수 있다. 전위가 저감되는 정도는 예를 들어, 막 채널을 삽입하는 데 필요한 전위의 10%, 20%, 30%, 40%, 50%, 60% 또는 70%일 수 있다. 채널 삽입에 필요한 전위가 어레이에 걸쳐 달라질 수 있음을 고려하면, 전위의 저감은 막에 막 채널을 삽입하는 데 필요한 최저 전위 값 미만의 값이어야 한다. 그에 따라 추가 막 채널의 삽입 촉진을 감소시키기 위해 막에 걸쳐 인가되는 전위차의 저감은 추가 막 채널의 삽입 확률을 감소시킨다.

목적하는 수의 막 채널, 예를 들어, 어레이의 막들에 단일 막 채널의 삽입 다음, 과잉 막 채널들은 예를 들어, 제1 용액을 제거하고 선택적으로 막 채널 없이 추가 용액으로 대체함으로써 제거될 수 있다. 인가되는 자극이 없을 때 막 채널 삽입은 그 후 자동으로 일어나지 않을 수 있지만, 그럼에도 불구하고 과잉 막 채널들의 제거는 인가되는 자극이 없을 때 일어나는 추가 막 채널 삽입의 가능성을 제거하기 위해 수행될 수 있다. 뿐만 아니라, 막에 채널이 삽입되면, 통상적으로 채널은 막 내에 남아서 제1 및 제2 용액들로 침출된다.

일부 실시 예에서, 막(4)마다 단일 막 채널을 제공하는 것이 바람직하다. 그에 따라 막 채널의 삽입이 일어나자마자 막 전압을 저감시키거나 제거하는 것이 바람직하다.

도 1(도 3에서의 특징들에 대응하는 특징들이 대응하는 참조 부호들로 주어짐)에 개략적으로 도시된 바와 같은 종래 기술의 구성에서, 이는 처리 유닛 (50)을 사용한 제1 전극(14)과 제2 전극(16) 사이에 인가되는 구동 전압 (30)의 컴퓨터 제어에 의해 이루어진다. 처리 유닛(50)은 컴퓨터 제어가 수행될 수 있게 하는 임의의 공지된 하드웨어 및/또는 펌웨어 및/또는 소프트웨어 구성요소를 포함할 수 있다. 이러한 종래 기술의 구성에서, 처리 유닛(50)은 구동 전압(30)을 점진적으로 증가시키면서, 제1 전극(14)과 제2 전극(16) 사이에(즉, 제1 배스(6), 막(4) 및 제2 배스(8)를 통해) 형성된 전기 회로의 전기적 특성들을 모니터링한다. 막 채널의 삽입이 검출될 때(예를 들어, 제1 전극(14)과 제2 전극(16) 간 전류의 급격한 증가를 통해), 처리 유닛(50)은 제1 전극(14)과 제2 전극(16) 사이에 인가되는 구동 전압(30)을 즉각적으로 감소시킨다(통상적으로 제로로). 이는 예를 들어, 스위칭 유닛(도시되지 않음)에 현재 선택된 제2 배스(8)의 제2 전극(16)을 분리시키고 그것이 제2 전극을 구동 전압(30) 대신 접지에 연결하여 접지 또는 플로팅시킬 것을 지시함으로써 이루어질 수 있다. 그 다음, 처리 유닛(50)은 스위칭 유닛으로 하여금 동시에 구동 전압(30)을 제2 배스들(8) 중 상이한 배스에 연결시키고 해당 제2 배스에 대한 막 채널의 삽입이 검출될 때까지 새로운 제2 배스(8)에 인가되는 구동 전압을 점진적으로 증가시키기 시작하게 할 수 있는 등이다.

이러한 의미에서, 처리 유닛에 의해 제어되는 스위치는 전압 감소 유닛의 기능을 이행한다. 그것이 닫힐 때, 모든 구동 전압은 막에 걸린다. 그것이 열릴 때, 모든 전압은 스위치에 걸린다. 종래 기술의 구성과 본 발명의 주요한 차이점은 종래 기술은 인가되는 전압을 감소시키기 위해 처리 유닛에 의한 제어를 필요로 한다는 것이다. 또한 스위치는 (컴퓨터 또는 디지털 제어 장치를 통해) 스위치를 활성화하기 위한 전류원을 필요로 할 수 있다.

도 1의 예에서, 공정은 각각의 4개의 막(4)에 하나의 막 채널을 삽입하기 위해 4회 반복될 수 있다.

예로서, 단일 삽입 이벤트에 대한 구동 전압(30)의 변화가 도 2에 개략적으로 도시되어 있다. 처리 유닛(50)은 삽입이 검출될 때까지 일정한 비율로 점진적으로 구동 전압(30)을 증가시킨다. 도시된 예에서, 삽입 이벤트는 화살표(40)에서 일어난다. 파선 곡선은 삽입이 일어나지 않았따면 구동 전압(30)이 어떻게 지속되었을지를 도시한다.

도 1 및도 2를 참조하여 전술한 접근법이 동일한 막에의 다수의 막 채널 삽입을 방지하거나 감소시킬 수 있지만, 구동 전압의 점진적 증가를 반복해야 하는 요구는 시간 소모가 크고 수율을 감소시킬 수 있다. 뿐만 아니라, 컴퓨터 제어를 구현하는 것은 복잡하고 불편하다.

일 실시예에서(도 3이 일례임), 상기 장치는 막(4)과 직렬로 연결되는 막 전압 감소 유닛(20)을 더 포함한다. 도 3의 특정 예에서, 네 개의 막 전압 감소 유닛(20)이 제공되며, 각각은 대응하는 상이한 막(4)과 직렬로 연결된다.

구동 유닛(15)은 막 전압 감소 유닛(20) 및 막(4)에 걸쳐 구동 전압(30)을 인가하도록 구성된다. 도시된 예에서, 구동 전압(30)은 제1 전극(14)으로부터 막 전압 감소 유닛(20)의 제1 전극(14) 반대측으로 인가된다(즉, 전압은 제1 전극(14)으로부터 제2 전극(6), 막(4), 제2 배스(8), 제2 전극(16) 및 막 전압 감소 유닛(20)을 통하는 전기 경로를 따라 증가/하락된다).

막 전압 감소 유닛(20)은 막(4)에 막 채널의 삽입에 의해 일어나는 막(4)을 통하는 저항의 감소가 막 전압 감소 유닛(20)에 걸친 전위차를 내재적으로(즉, 어떠한 외부 컴퓨터 제어도 없이) 증가시키도록 구성된다. 막 전압 감소 유닛(20)에 걸친 전위차의 증가는 막(4)에 걸치 전위차를 저감시킨다. 이는 제1 전극(14)으로부터 막 전압 감소 유닛(20)의 제1 전극(14) 반대측까지의 직렬 회로가 전위 분배기로서의 역할을 하기 때문이다. 막 전압 감소 유닛(20)은 막(4)에 걸친 전위차의 저감이 추가 막 채널의 삽입의 촉진을 방지 또는 감소시키기에 충분하도록 구성된다.

그에 따라, 막에 걸쳐 인가되는 막의 감소 및 후속 막 채널 삽입에 대한 제어는 막 전압 감소 유닛(20)의 내재적 속성들과 막(4)과 직렬인 그것의 위치 조합을 통해 제어된다.

막 전압 감소 유닛은 막에 걸친 전위차의 저감이 로직 제어 없이 트리거되도록 구성된다. 어떠한 로직 제어도 막에 걸쳐 인가되는 전위를 저감시키는 데 필요하지 않다. 로직 제어가 의미하는 바의 예들은 컴퓨터, 디지털 또는 수동 제어이다. 인가되는 전위를 저감시키기 위한 FPGA의 사용은 로직 제어의 일례일 수 있다.

각각의 대응하는 복수의 막(4)에 하나씩 복수의 막 전압 감소 유닛(20)을 제공하면, 다수의 제2 배스에서의 채널들의 삽입을 제어하는 동시에 모든 제2 배스에 동일한 구동 전압(30)을 인가하는 것이 가능하다. 도 1 및 도 2를 참조하여 상술된 유형의 종래 기술의 구성들과 비교하면, 더 이상 점진적으로 상승하는 전압을 순차적인 방식으로(차례로) 인가할 필요가 없다. 그에 따라 막들은 병렬적으로 삽입되어, 시간을 절약하고 수율을 개선할 수 있다. 뿐만 아니라, 더 이상 처리 유닛(50)이 삽입이 일어났을 때를 검출하는 것을 기다릴 필요가 없기 때문에, 구동 전압(30)의 점진적인 증가가 더 짧은 시기 내에 일어나게 되어, 나아가 속도를 증가시킬 수 있다. 특정 실시 예들에서, 구동 전압(30)의 점진적인 증가는 생략될 수도 있다(막 삽입이 일어날 것으로 예상되는 레벨을 초과하는 전압을 바로 인가함으로써). 막 채널이 삽입되면, 막 전압은 너무 낮아서 추가 삽입을 촉진할 수 없는 레벨로 떨어질 것이다. 이러한 접근법은 구현을 단순화하지만, 동일한 제2 배스에서의 다중 채널 삽입의 위험을 증가시킬 수 있다. 초기에 인가된 전압이 삽입에 필요한 것보다 훨신 더 높을 수 있기 때문에 다중 채널 삽입의 위험이 증가한다.

도 3의 실시 예는 복수의 제2 배스(8)가 제공되는 일례이며, 이때 각 제2 배스(8)는 상이한 막(4)을 지지한다. 그러나 각 제2 배스(8)가 상이한 막(4)을 갖는 것은 필수적이지는 않다. 그 외 다른 실시 예들에서, 각 제2 배스(8)는 동일한 막(4)의 상이한 부분에 의해 밀폐될 수도 있다(즉, 막이 복수의 상이한 제2 배스(8)의 입구 위에 걸쳐 이어지도록). 그러한 복수의 제2 배스(8)가 제공되는 경우, 각 막 전압 감소 유닛(20)은 상이한 막(각 제2 배스(8)가 상이한 막(4)에 의해 밀폐되는 경우) 또는 동일한 막(4)의 상이한 부분과 직렬로 연결된다(막(4)이 복수의 상이한 제2 배스(8)의 입구 위에 걸쳐 이어지는 경우). 이러한 유형의 실시 예들에서, 구동 유닛(15)은 막 전압 감소 유닛(20) 및 막(4)의 모든 쌍에 걸쳐 또는 막 전압 감소 유닛(20) 및 대응하는 동일한 막(4)의 상이한 부분의 모든 쌍에 걸쳐 병렬로 구동 전압(30)을 인가하도록 구성될 수 있다(적용 가능할 때).

막 전압 감소 유닛(20)은 다양한 방식으로 구현될 수 있다. 세 개의 예시적인 구현 예가 도 4 내지 도 10을 참조하여 후술된다. 도 5, 도 7 및 도 9는 세 개의 구현 예의 각각에 대한 등가 회로들을 도시한다. 도 6, 도 8 및 도 10은 도 4의 점진적으로 증가하는 구동 전압이 도 5, 도 7 및 도 9의 등가 회로들의 각각에 인가될 때 막 전압(32)이 시간에 따라 어떻게 변할지의 시뮬레이션 결과들을 도시한다. 각 경우, 채널 삽입은 화살표(40)로 표시된다.

도 4의 구동 전압(30)의 점진적인 증가는 다양한 상이한 방식으로 구성될 수 있다. 도시된 시뮬레이션들의 경우, 구동 전압(30)은 제로에서 450mV로 증가되었다. 채널 삽입 전압은 280mV로 설정되었다. 채널(구멍)의 저항(Rp)은 0.67Gohm으로 설정되었다.

도 5 및 도 6의 실시 예에서, 막 전압 감소 유닛(20)은 전류원을 포함한다. 전류원은 최대 저항 이하의 저항들을 통해 정전류를 공급할 수 있다. 그러한 전류원들은 해당 기술분야에 공지되어 있고 다양한 형태로 제공될 수 있다. 이러한 실시 예에서, 막에 걸친 전위차의 저감은 막을 통하는 저항이 최대 저항을 초과하는 저항에서 최대 저항 미만의 저항으로 감소되는 것에 의해 일어난다. 거동은 도 5의 등가 회로를 참조하여 이해될 수 있다. 이러한 회로에서, Cm은 온전한 막(4)의 정전 용량을 나타내고, Rm은 온전한 막(4)의 저항을 나타내며, Rp는 삽입된 막 채널을 통한 저항을 나타낸다. 삽입된 막 채널이 항상 존재하지는 않을 것임을 나타내기 위해 이 분기에 스위치가 도시된다. Rp는 Rm보다 훨씬 더 낮으므로, 막 채널 삽입시 Rp는 Rm(및 Cm)을 효과적으로 단락시킨다. Rp 분기의 스위치가 닫힐 때(채널이 삽입됨), Cm, Rm 및 Rp의 병렬 배열의 저항은 Rp가 우세하다(즉, Rp와 거의 동일하다). Rp 분기의 스위치가 열릴 때(채널이 삽입되지 않음), Cm, Rm 및 Rp의 병렬 배열의 저항은 Rm이 우세하다(즉, Rm과 거의 동일하다).

본 실시 예에서, 전류원은 접지와 구동 전압(30) 사이의 지점 X의 전위를 변화시킴으로써 정전류를 인가할 수 있다. 이러한 실시 예에서 제1 전극(14)은 접지에 연결되므로, 막에 걸친 전위차(제1 배스(6) 및 제2 배스(8)를 무시함)는 대략 X와 동일하다. 그에 따라 구동 전압(30)은 전류원이 막(4)에 인가할 수 있는 최대 전위차이다. 구동 전압(30)이 미리 결정된 정전류가 흐르게 하기에 불충분할 경우, 전류원은 X의 전압을 가능한 X에 가깝게 구동할 것이며, 이는 정전류가 미리 결정된 정전류를 시도하고 달성하기 위해 할 수 있는 최대한이다. 전류원은 Rp 분기의 스위치가 열려있을 때 구동 전압(30)이 미리 결정된 정전류가 흐르기에 불충분하도록 구성된다(미리 결정된 정전류의 적절한 선택에 의해). 그에 따라, Rm은 전류원이 정전류를 구동할 수 있는 최대 저항을 초과한다. 한편, 전류원은 Rp가 최대 저항 미만이도록 구성된다. 그에 따라, 삽입이 일어날 때, 전류원은 이제 막(4)을 통해(주로 새로 삽입된 채널을 통해) 정전류를 구동할 수 있다. 뿐만 아니라, 이는 구동 전압(30)보다 훨씬 더 낮은 X의 전압을 인가함으로써 달성될 수 있으며, 그렇게 함으로써 막(4)에 걸친 전위차를 저감시켜 추가 막 채널의 삽입을 방지 또는 감소시킨다. 이러한 기능은 표준 방식으로 동작하는 표준 전류원을 사용하여 달성된다. 전류원이 채널의 삽입에 목적하는 바에 따라 반응하는 데 전류원의 어떠한 컴퓨터 제어도 필요하지 않다. 적합한 전류원들은 실리콘으로 용이하게 구현될 수 있으며, 그렇게 함으로써 제조를 용이하게 한다.

도 6은 도 5의 실시 예를 사용하여 얻을 수 있는 거동의 유형을 도시한다. 막 전압(32)은 채널의 삽입 즉시 떨어지고(화살표(40)) 구동 전압(30)이 계속해서 상승하는 동안에도 낮고 안정적으로 유지된다. 구동 전압(30)이 그것의 최대 값에 이르렀을 때에도, 막 전압(32)은 지점(40)에서의 삽입 이후 거의 변하지 않았다. 그에 따라 막 전압(32)이 임의의 추가 채널 삽입을 촉진할 위험이 매우 낮다. 도시된 특정 시뮬레이션에서, 전류원이 100pA를 제공하도록 설정되었으므로, 삽입 이후 막 전압(32)은 약 67mV였다(100pA*0.67Gohm).

도 7 및 도 8의 실시 예에서, 막 전압 감소 유닛(20)은 막(4)과 직렬로 저항 성분을 포함한다. 저항 성분의 저항(Rlim)은 Rp 분기가 열려있을 때(채널이 삽입되지 않음), 막 전압이 채널 삽입이 효과적으로 촉진될 수 있는 구동 전압(30)의 충분히 큰 비율이지만, Rp 분기가 닫힐 때(채널이 삽입됨), 저항(Rlim)이 막 전압이 추가 막 채널의 삽입 촉진을 방지 또는 감소시키기에 충분히 낮은 레벨로 떨어지기에 충분히 크도록 선택된다. 일반적으로, Rlim은 통상적으로 약 1Gohm을 초과하여, 클 필요가 있을 것이다.

도 8은 도 7의 실시 예를 사용하여 얻을 수 있는 거동의 유형을 도시한다. 알 수 있는 바와 같이, 막 전압(32)은 채널의 삽입 즉시 떨어지고 구동 전압(30)이 계속해서 상승하는 동안에도 비교적 낮게 유지된다(느리게 증가하더라도). 그러나, 구동 전압(30)이 그것의 최대 값에 이르렀을 때에도, 막 전압(32)은 채널 삽입을 상당히 촉진할 수 있는 레벨로 상승되지 않았다.

도 9 및 도 10의 실시 예에서, 막 전압 감소 유닛(20)은 막(4)과 직렬로 다이오드를 포함한다. 다이오드의 속성들은 Rp 분기가 열려있을 때(채널이 삽입되지 않음), 막 전압이 채널 삽입이 효과적으로 촉진될 수 있는 구동 전압(30)의 충분히 큰 비율이지만, Rp 분기가 닫힐 때(채널이 삽입됨), 막 전압이 막 전압이 추가 막 채널의 삽입 촉진을 방지 또는 감소시키기에 충분히 낮은 레벨로 떨어지기에 충분하게 떨어지도록 선택된다.

도 10은 도 9의 실시 예를 사용하여 얻을 수 있는 거동의 유형을 도시한다. 막 전압(32)은 채널의 삽입 즉시 떨어지고 구동 전압(30)이 계속해서 상승하는 동안 상당한 시기 동안 비교적 낮게 유지된다. 이러한 시뮬레이션에 사용되는 특정 다이오드 특성들에 대해, 구동 전압(30)이 그것의 최대 값에 이르렀을 때, 막 전압(32)은 채널 삽입(지점(40))이 일어나는 전압과 필적할만한 레벨로 상승했다. 그러나 추가 막 삽입의 위험은 이러한 실시 예에서 구동 전압(30)의 최대 값을 감소시킴으로써 감소될 수 있다. 구동 전압(30)의 최대 값을 감소시키는 것은 채널이 성공적으로 삽입되게 하는 막들의 비율을 감소시킬 수 있으나, 또한 하나보다 많은 채널이 삽입되는 막들의 비율도 감소시킬 수 있다. 도 10의 거동이 도 6 및 도 8의 거동보다 덜 바람직한 것으로 보이지만, 도 9의 실시 예는 그럼에도 불구하고 제조의 용이함에 기인하여 특정 상황들에서 바람직할 수 있다. 다이오드들은 용이하게 이용 가능하고, 컴팩트한 형태로 구현될 수 있으며(그것들은 용이하게 실리콘에 내장되거나 PCB 상에 조립된다), 다른 목적들을 위해 의도되지만 현재 상황에서의 사용을 위해 조정되거나 이용될 수 있는 회로에 존재할 수도 있다. 도 7의 저항기(Rlim)에 필요한 매우 높은 저항을 제공하는 것보다 실리콘에 또는 PCB 상에 적합한 다이오드를 제공하는 것이 일반적으로 더 용이하기 때문에 도 9 및 도 10의 실시 예가 도 7 및 도 8의 실시 예보다 구현하기 더 용이할 수 있다.

도 4 내지 도 10의 실시 예들에 도시된 바와 같이, 구동 유닛(15)은 구동 전압(30)이 미리 결정된 최대 구동 전압까지 점진적으로 상승하도록 구성될 수 있다. 이러한 거동은 하드웨어에 의해 제어될 수 있거나 처리 유닛(50)에 의해 제어가 적용될 수 있다(도 3에 도시된 바와 같이). 그러나, 상술한 바와 같이, 처리 유닛(50)이 수반되는 경우, 처리 유닛(50)은 막 전압 감소 유닛(20)의 내재적 속성들로 인해 채널의 삽입이 일어날 때 막에 걸친 전위차의 저감을 트리거할 필요가 없다.

일 실시 예에서, 구동 유닛(15)은 구동 전압(30)이 상술한 5sAs 미만에 미리 결정된 최대 구동 전압으로 점진적으로 증가하도록 구성되며, 이러한 상승은 컴퓨터 제어 시간을 제공할 필요가 없기 때문에 종래 기술의 구성들에서 보다 더 빠르게 적용될 수 있다. 막 전압 감소 유닛(20)의 내재적 속성들은 유닛이 컴퓨터가 통상적으로 할 수 있는 것보다 더 빠르게 채널 삽입에 반응하게 한다(지나치게 고가의 하드웨어를 제공하지 않고도).

본 설명의 서두에 언급된 바와 같이, 삽입된 막 채널(또는 나노 구멍)은 감지를 수행하기 위해 사용될 수 있다. 추가의 대표적인 세부 사항들이 아래에 주어진다.

일 실시 예에서, 나노 구멍은 분석 물질의 특성을 결정하기 위한 분자 개체 감지 장치에 사용된다. 결정될 분석 물질은 아미노산, 펩티드, 폴리펩티드, 단백질 또는 폴리뉴클레오티드와 같은 중합체일 수 있다. 폴리뉴클레오티드는 임의의 뉴클레오티드들의 임의의 조합을 포함할 수 있다. 뉴클레오티드들은 자연적으로 발생하거나 인공적인 것일 수 있다. 폴리뉴클레오티드에서의 하나 이상의 뉴클레오티드는 산화 또는 메틸화될 수 있다. 폴리뉴클레오티드는 디옥시리보핵산(DNA) 또는 리보핵산(RNA)과 같은 핵산일 수 있다. 폴리뉴클레오티드는 DNA의 하나의 표준으로 혼성되는 RNA의 하나의 표준을 포함할 수 있다. 폴리뉴클레오티드는 해당 기술분야에 알려져 있는 임의의 합성 핵산일 수 있다. 결정될 분석 물질은 압타머(amptamer)일 수 있다. 분자 개체는 구멍을 전위시키게 될 수 있고 분자 개체와 구멍 간 상호 작용이 측정될 수 있다.

채널을 통한 분석 물질의 전위는 폴리뉴클레오티드를 핸들링하는 효소와 같은 운동 단백질에 의해 보조될 수 있다. 바람직한 효소들은 중합 효소, 핵산 외부 가수 분해 효소, 헬리카제 및 국소 이성질화 효소, 이를테면 자이레이즈(gyrases)이다. 임의의 헬리카제가 본 발명에 사용될 수 있다. 헬리카제는 Hel308 헬리카제, RecD 헬리카제, 이를테면 TraI 헬리카제 또는 TrwC 헬리카제, XPD 헬리카제 또는 Dda 헬리카제이거나 그로부터 파생될 수 있다. 헬리카제는 국제 출원 번호 PCT/GB2012/052579(WO 2013/057495로 공개됨); PCT/GB2012/053274(WO 2013/098562로 공개됨); PCT/GB2012/053273(WO2013098561로 공개됨)에 개시된 헬리카제, 변형된 헬리카제 또는 헬리카제 구성물들 중 임의의 것일 수 있다. 대안적으로 구멍을 통한 분석 물질의 전위는 또한 국제 특허 출원 PCTTT/US2008/004467에 의해 개시된 바와 같은 전압 제어에 의해 보조될 수 있다.

결정될 특성은 중합체의 서열 특성일 수 있다. 서열 특성의 결정은 국제 특허 출원 PCT/GB2012/052343 및 PCT/GB2013/050381에 의해 개시된 방법들에 의해 수행될 수 있다.

막 채널은 자연적으로 발생한 구멍, 자연적으로 발생한 구멍으로부터 파생되는 변이된 구멍 또는 합성 구멍일 수 있는 나노 구멍일 수 있다. 막 채널은 통상적으로 0.5nm와 25nm 사이로부터의 채널 폭을 가질 것이고 그것의 길이를 따라 채널이 달라질 수 있다. 구멍은 호모-저중합체, 즉 동일한 단량체들로부터 파생될 수 있다. 구멍은 헤테로-저중합체, 즉 적어도 하나의 단량체가 다른 단량체들과 상이한 경우일 수 있다. 본 발명에 따라 사용하기 위한 막전위 단백질 구멍들은 베럴 구멍들 또는 헬릭스 구멍들로부터 파생될 수 있다. 적합한 구멍들은 헤몰라이신, 탄저균독소 및 백혈구독, 세균의 바깥막 단백질/포린, 이를테면 스메그마균 포린(Msp), 예를 들어, MsppA, MspB, MspC 또는 MspD, CsgG, 바깥막 포린F(OmpF), 바깥막 포린 G(OmpG), 바깥막 포스포리파아제 A 및 나이세리아 자동 운반자 지방 단백질(NalP) 및 그 외 다른 구멍들, 이를테면 리세닌(lysenin), WZA 및 ClyA 독소, Sp1, 리세닌 또는 FraC을 포함하나, 이에 제한되지는 않는다.

CsgG로부터 파생되는 적합한 구멍들은 WO 2016/034591에 개시되어 있다. 리세닌으로부터 파생되는 적합한 구멍들은 WO 2013/153359에 개시되어 있다. 구멍은 Langecker 외, Science, 2012; 338 : 932-936(이로써 참고로 통합됨)에 의해 설명된 바와 같이, DNA 접기 구멍일 수 있다.

막은 양친매성일 수 있다(양친매성 막이라고도 지칭됨). 양친매성 막은 친수성 및 친유성의 양 속성을 갖는 인지질과 같은 양친매성 분자들로 형성되는 것이다. 양친매성 층은 단일층 또는 이중층일 수 있다. 양친매성 층은 Gonzalez-Perez 외, Langmuir, 2009, 25, 10447-10450, 및 미국 번호 6,723,814(이로써 양자는 참고로 통합됨)에 의해 개시된 바와 같은 코-블록 중합체일 수 있다. 중합체는 PMOXA-PDMS-PMOXA 삼중 블록 공중합체일 수 있다.

측정 방법들은 분석 물질이 구멍에 대해 이동할 때 구멍을 통과하는 전류의 측정을 포함할 수 있다. 막전위 채널 구멍들을 통하는 이온 전류를 측정하기에 적합한 조건들이 해당 기술분야에 공지되어 있다. 상기 방법은 통상적으로 막 및 구멍에 걸쳐 인가되는 전압으로 수행된다. 사용되는 전압은 통상적으로 +5 V 내지 -5 V, 이를테면 +4 V 내지 -4 V, +3 V 내지 -3 V 또는 +2 V 내지 -2 V이다. 사용되는 전압은 통상적으로 -600 mV 내지 +600mV 또는 -400 mV 내지 +400 mV이다. 바람직하게는 사용되는 전압은 -400 mV, -300 mV, -200 mV, -150 mV, -100 mV, -50 mV, -20 mV 및 0 mV로부터 선택되는 하한 및 +10 mV, + 20 mV, +50 mV, +100 mV, +150 mV, +200 mV, +300 mV 및 +400 mV로부터 독립적으로 선택되는 상한을 갖는 범위 내이다. 보다 바람직하게는 사용되는 전압은 100 mV 내지 240 mV의 범위 내 그리고 가장 바람직하게는 120 mV 내지 220 mV의 범위 내이다. 증가되는 인가되는 전위를 사용함으로써 구멍에 의한 상이한 뉴클레오티드들의 구별을 증가시키는 것이 가능하다.

대안적으로 측정은 Heron 외, J. Am. Chem. Soc., 2009, 131 (5), 1652-1653에 의해 개시된 바와 같은 이온 채널 통과를 나타내는 형광 측정 또는 FET를 사용한 막에 걸친 전압의 측정일 수 있다.

상기 방법들은 통상적으로 임의의 대전 입자들, 이를테면 금속염, 예를 들어, 알칼리 금속염, 할로겐염, 예를 들어, 염화염, 이를테면 알칼리 금속 염화염의 존재 하에 수행된다. 액체는 통상적으로 수성이며 이온을 함유한다. 염화 칼륨(KCl), 염화 나트륨(NaCl), 염화 세슘(CsCl) 또는 페로시안화 칼륨 및 페리시안화 칼륨의 혼합물이 사용될 수 있다. 대전 입자들은 막에 걸쳐 비대칭일 수 있다. 예를 들어, 대전 입자들의 유형 및/또는 농도는 막의 각 측 상에서 상이할 수 있다.

염 농도는 포화 상태에 있을 수 있다. 염 농도는 3 M 이하일 수 있고 통상적으로는 0.1 M 내지 2.5 M이다. 높은 염 농도는 높은 신호 대 잡음 비를 제공하고, 뉴클레오티드의 존재를 나타내는 전류가 정상 전류 요동의 배경과 비교하여 식별되게 한다.

상기 방법들은 통상적으로 완충액의 존재 하에 수행된다. 후술될 대표적인 장치에서, 완충액은 챔버 내 수용액에 존재할 수 있다. 임의의 완충액이 사용될 수 있다. 통상적으로, 완충액은 인산 완충액이다.

본 발명의 여러 실시 예가 본 명세서에서 설명되고 예시되었지만, 해당 기술분야의 통상의 기술자라면 기능들을 수행하고/거나 본 명세서에서 설명된 결과들 및/또는 이점들 중 하나 이상을 얻기 위한 다양한 그 외 다른 수단 및/또는 구조를 쉽게 구상할 것이고, 그러한 변경 및/또는 변형의 각각은 본 발명의 범위 내에 있는 것으로 간주된다. 더 일반적으로, 해당 기술분야의 통상의 기술자라면 본 명세서에서 설명된 모든 파라미터, 치수, 물질 및 구성은 대표적인 것으로 여겨지고 실제 파라미터들, 치수들, 물질들 및/또는 구성들은 본 발명의 교시 내용이 사용디는 구체적인 적용 예 또는 적용 예들에 따를 것이라는 것을 쉽게 이해할 것이다. 해당 기술분야의 통상의 기술자라면 일상적인 실험만을 사용하여, 본 명세서에서 설명된 본 발명의 구체적인 실시 예들에의 많은 등가 예를 인식하거나, 알아낼 수 있을 것이다. 따라서, 전술한 실시 예들은 단지 예로서 제시된 것이고, 첨부된 청구범위 및 그의 등가물들의 범위 내에서, 본 발명이 구체적으로 설명되고 청구된 것과 다르게 실시될 수 있음을 이해해야 한다. 본 발명은 본 명세서에서 설명된 각각의 개별적인 특징, 시스템, 물품, 물질 및/또는 방법에 관한 것이다. 또한, 둘 이상의 그러한 그러한 특징, 시스템, 물품, 물질 및/또는 방법의 임의의 조합이 그러한 특징들, 시스템들, 물품들, 물질들 및/또는 방법들이 서로 모순되지 않을 경우, 본 발명의 범위 내에 포함된다.

단수 표현은 본 명세서 및 청구범위에서 사용될 때 명확하게 반대로 표시되어 있지 않는 한, "적어도 하나"를 의미하는 것으로 이해되어야 한다.

"및/또는"이라는 문구는 본 명세서 및 청구범위에서 사용될 때 그렇게 결합된 요소들의 "어느 하나 또는 양자", 즉 어떤 경우에는 공동으로 존재하고 그 외 다른 경우들에는 택일적으로 존재하는 요소들을 의미하는 것으로 이해되어야 한다, 반대의 명확한 표시가 없는 한, "및/또는" 절에 의해 구체적으로 식별된 요소들과 관련이 있든 없든, 구체적으로 식별된 그러한 요소들 이외에 다른 요소들이 선택적으로 존재할 수 있다. 따라서, 비한정적인 예로서, "A 및/또는 B"의 언급은 "포함하는"과 같은 개방형 언어와 함께 사용될 때 일 실시 예에서는 B 없이 A(선택적으로 B 이외의 요소들을 포함함); 다른 실시 예에서는 A 없이 B(선택적으로 A 이외의 요소들을 포함함); 또 다른 실시 예에서는 A 및 B 양자(선택저으로 그 외 다른 요소들을 포함함); 기타를 나타낼 수 있다.

"또는"은 본 명세서 및 청구범위에서 사용될 때, 위에서 정의한 바와 "및/또는"과 동일한 의미를 갖는 것으로 이해해야 한다. 예를 들어, 리스트에서 항목들을 구분할 때, "또는" 또는 "및/또는"은 포괄적인, 즉 다수의 또는 리스트의 요 및 선택적으로 리스트에 없는 추가의 항목들 중 적어도 하나의 포함(또한 하나보다 많이를 포함)하는 것으로 해석되어야 한다. "그 중 단지 하나" 또는 "그 중 정확히 하나"와 같이, 반대로 명확하게 표시된 단지의 용어들, 또는 청구범위에서 사용될 때, "~로 이루어지는"은 다수의 또는 리스트의 요소 중 정확히 하나의 요소의 포함을 나타낼 것이다. 일반적으로, "또는"이라는 용어는 본 명세서에서 사용될 때 "어느 하나", "그 중 하나", "그 중 단지 하나" 또는 "그 중 정확히 하나"와 같이 배타적인 용어들이 선행될 때에만 배타적인 대안 예들(즉, "양자가 아니라 하나 또는 다른 하나")을 나타내는 것으로 해석되어야 한다.

"필수적으로 ~로 이루어지는"은 청구범위에서 사용될 때, 특허법 분야에서 사용될 때 그것의 평균 의미를 가져야 한다.

하나 이상의 요소의 리스트와 관련하여 "적어도 하나"라는 문구는 본 명세서 및 청구범위에서 사용될 때, 요소들의 리스트 내에 구체적으로 나열된 각각의 모든 요소 중 적어도 하나를 반드시 포함하는 것 그리고 요소들의 리스트에서의 요소들의 임의의 조합들을 배제하는 것이 아니라, 요소들의 리스트에서의 요소들 중 임의의 하나 이상의 요소로부터 선택되는 적어도 하나의 요소를 의미하는 것으로 이해해야 한다. 이러한 정의는 또한 "적어도 하나"의 문구가 나타내는 요소들의 리스트 내에서 구체적으로 식별된 요소들과 관련이 있든 없든, 구체적으로 식별된 그러한 요소들 이외에 요소들이 선택적으로 존재할 수 있음을 허용한다. 그에 따라, 비제한적인 예로서, "A 및 B 중 적어도 하나"(또는 동등하게 "A 또는 B 중 적어도 하나", 또는 동등하게 "A 및/또는 B" 중 적어도 하나)는 일 실시 예에서는 B 없이 적어도 하나(선택적으로 하나보다 많은을 포함)의 A(그리고 선택적으로 B 이외의 요소들을 포함함); 다른 실시 예에서는 A 없이 적어도 하나(선택적으로 하나보다 많은을 포함)의 B(그리고 선택적으로 A 이외의 요소들을 포함함); 또 다른 실시 예에서는 적어도 하나(선택적으로 하나보다 많은을 포함)의 A 및 적어도 하나(선택적으로 하나보다 많은을 포함)의 B를 나타낼 수 있다.

청구범위 뿐만 아니라 본 명세서에서, "포함하는", "포함한", "지니는", "갖는", "함유하는", "수반하는", "수용하는" 등의 모든 과도적인 문구들은 개방형인 것, 즉 포함하나 이에 제한되지는 않는 것으로 이해되어야 한다. 미국 특허청 특허 심사 기준, 섹션 2111.03에 제시된 바와 같이, 단지 "~로 이루어지는" 및 "필수적으로 ~로 이루어지는"의 과도적인 문구들만이 각각, 폐쇄형 또는 반-폐쇄형 과도적인 문구들이어야 한다.

청구 요소를 수정하기 위해 청구범위에서 "제1", "제2", "제3" 등과 같은 서수 용어들의 사용은 그 자체가 하나의 청구 요소가 다른 청구 요소에 비해 임의의 우선 순위, 선행 또는 순서 또는 방법의 동작들이 수행되는 시간적인 순서를 함축하는 것은 아니고, 단지 청구 요소들을 구별하기 위해 특정 명칭을 갖는 하나의 청구 요소를 동일한 명칭을 갖는(서수의 용어의 사용이 없다면) 다른 요소와 구별하기 위한 라벨들로서 사용된다.

청구범위 또는 본 발명에서 정의되는 특징들은 임의의 조합으로 함께 사용될 수 있다.

Claims

막에 막 채널을 삽입하는 것을 제어하기 위한 장치로서,
상기 막의 제1 표면과 접촉하여 제1 액체를 수용하기 위한 제1 배스(bath);
상기 막의 제2 표면과 접촉하여 제2 액체를 수용하기 위한 제2 배스를 포함하되, 상기 막은 상기 제1 액체와 상기 제2 액체를 분리하고;
상기 제1 액체와 접촉하도록 구성된 제1 전극;
상기 제2 액체와 접촉하도록 구성된 제2 전극; 및
상기 제1 액체 또는 상기 제2 액체로부터 상기 막으로 막 채널의 삽입을 촉진하기 위해 상기 제1 전극 및 상기 제2 전극을 통해 상기 막에 걸쳐 전위차를 인가하도록 구성된 구동 유닛을 포함하며,
상기 장치는 상기 막과 직렬로 연결되는 막 전압 감소 유닛을 포함하고;
상기 구동 유닛은 상기 막 전압 감소 유닛 및 상기 막에 걸쳐 구동 전압을 인가하도록 구성되고, 상기 구동 전압은 상기 막에 걸쳐 상기 전위차를 제공하며;
상기 막 전압 감소 유닛은 막 채널의 삽입에 의해 일어나는 상기 막을 통하는 저항의 감소가 상기 막 전압 감소 유닛에 걸친 전위차를 내재적으로 증가시킴으로써 상기 막에 걸친 상기 전위차를 저감시키도록 구성되되, 상기 막에 걸친 상기 전위차의 상기 저감은 추가 막 채널의 삽입의 촉진을 방지 또는 감소시키기에 충분한, 장치.
청구항 1에 있어서, 상기 막 전압 감소 유닛은 상기 막에 걸친 상기 전위차의 상기 저감이 로직 제어 없이 트리거되도록 구성되는, 장치.
청구항 1 또는 2에 있어서,
상기 막 전압 감소 유닛은 최대 저항 이하의 저항들을 통해 정전류를 공급하도록 구성된 전류원을 포함하고;
상기 막에 걸친 상기 전위차의 상기 저감은 상기 막을 통하는 상기 저항이 상기 최대 저항을 초과하는 저항에서 상기 최대 저항 미만의 저항으로 감소되는 것에 의해 일어나는, 장치.
청구항 1 또는 2에 있어서,
상기 막 전압 감소 유닛은 상기 막과 직렬로 저항 성분을 포함하되, 상기 저항 성분의 상기 저항은 삽입 이전 상기 막에 걸친 상기 전위차를 충분히 높게 하여 삽입 이전 상기 막 채널의 삽입을 촉진하면서도, 상기 막에 걸친 상기 전위차의 상기 저감이 추가 막 채널의 삽입의 촉진을 방지 또는 감소시키기에 충분하게 하도록 선택되는, 장치.
청구항 1 또는 2에 있어서,
상기 막 전압 감소 유닛은 상기 막과 직렬로 다이오드를 포함하되, 상기 다이오드는 삽입 이전 상기 막에 걸친 상기 전위차를 충분히 높게 하여 삽입 이전 상기 막 채널의 삽입을 촉진하면서도, 상기 막에 걸친 상기 전위차의 상기 저감이 추가 막 채널의 삽입의 촉진을 방지 또는 감소시키기에 충분하도록 구성되는, 장치.
청구항 1 내지 5 중 어느 한 항에 있어서, 상기 구동 전압이 최소 구동 전압에서 미리 결정된 최대 구동 전압으로 증가되는, 장치.
청구항 6에 있어서, 상기 구동 전압의 최소에서 최대 값으로의 증가가 1s 미만에 완료되는, 장치.
청구항 1 내지 7 중 어느 한 항에 있어서,
복수의 상기 제2 배스가 제공되며, 각 제2 배스는 상이한 막을 지지하도록 구성되고;
복수의 상기 막 전압 감소 유닛이 제공되며, 각 막 전압 감소 유닛은 상이한 막 또는 동일한 막의 상이한 부분과 직렬로 연결되며;
상기 구동 유닛은 막 전압 감소 유닛 및 상이한 막의 모든 쌍에 걸쳐 또는 막 전압 감소 유닛 및 동일한 막의 상이한 부분의 모든 쌍에 걸쳐 병렬로 상기 구동 전압을 인가하도록 구성되는, 장치.
청구항 1 내지 8 중 어느 한 항에 있어서, 상기 막은 양친매성 막을 포함하는, 장치.
청구항 1 내지 9 중 어느 한 항에 있어서, 상기 제1 배스 내 상기 제1 액체, 상기 제2 배스 또는 제2 배스들 내 상기 제2 액체 및 상기 제1 액체 및 상기 제2 액체와 접촉하는 상기 막을 더 포함하는, 장치.
막에 막 채널 삽입하는 것을 제어하는 방법으로서,
제1 액체 및 제2 액체와 접촉하게 막을 제공하고 상기 제1 액체 및 상기 제2 액체를 상기 막의 각각의 제1 측 및 제2 측 상에 분리하는 단계;
상기 제1 액체 또는 상기 제2 액체로부터 상기 막으로 막 채널의 삽입을 촉진하기 위해 구동 유닛을 사용하여 상기 제1 전극 및 상기 제2 전극을 통해 상기 막에 걸쳐 전위차를 인가하는 단계를 포함하며,
상기 구동 유닛은 상기 막과 직렬로 연결되는 막 전압 감소 유닛을 포함하고;
상기 구동 유닛은 상기 막 전압 감소 유닛 및 상기 막에 걸쳐 구동 전압을 인가하도록 구성되고, 상기 구동 전압은 상기 막에 걸쳐 상기 전위차를 제공하며;
상기 막 전압 감소 유닛은 상기 막 채널의 삽입에 의해 일어나는 상기 막을 통하는 저항의 감소가 상기 막 전압 감소 유닛에 걸친 전위차를 내재적으로 증가시킴으로써 상기 막에 걸친 상기 전위차를 저감시키도록 구성되되, 상기 막에 걸친 상기 전위차의 상기 저감은 추가 막 채널의 삽입의 촉진을 방지 또는 감소시키기에 충분한, 방법.
청구항 11에 있어서, 상기 막 전압 감소 유닛은 상기 막에 걸친 상기 전위차의 상기 저감이 컴퓨터 제어 없이 트리거되도록 구성되는, 방법.
청구항 11 또는 12에 있어서,
상기 막 전압 감소 유닛은 최대 저항 이하의 저항들을 통해 미리 결정된 정전류를 공급할 수 있는 전류원을 포함하고;
상기 막에 걸친 상기 전위차의 상기 저감은 상기 막을 통하는 상기 저항이 상기 최대 저항을 초과하는 저항에서 상기 최대 저항 미만의 저항으로 감소되는 것에 의해 일어나는, 방법.
청구항 11 또는 12에 있어서,
상기 막 전압 감소 유닛은 상기 막과 직렬로 저항 성분을 포함하되, 상기 저항 성분의 상기 저항은 삽입 이전 상기 막에 걸친 상기 전위차를 충분히 높게 하여 삽입 이전 상기 막 채널의 삽입을 촉진하면서도, 상기 막에 걸친 상기 전위차의 상기 저감이 추가 막 채널의 삽입의 촉진을 방지 또는 감소시키기에 충분하게 하도록 선택되는, 방법.
청구항 11 또는 12에 있어서,
상기 막 전압 감소 유닛은 상기 막과 직렬로 다이오드를 포함하되, 상기 다이오드는 삽입 이전 상기 막에 걸친 상기 전위차를 충분히 높게 하여 삽입 이전 상기 막 채널의 삽입을 촉진하면서도, 상기 막에 걸친 상기 전위차의 상기 저감이 추가 막 채널의 삽입의 촉진을 방지 또는 감소시키기에 충분하도록 구성되는, 방법.
청구항 11 내지 15 중 어느 한 항에 있어서, 상기 구동 전압이 제로 전압 또는 최소 구동 전압에서 미리 결정된 최대 구동 전압으로 점진적으로 증가되는, 방법.
청구항 16에 있어서, 점진적인 상기 증가는 5s 미만에 완료되는, 방법.
청구항 11 내지 17 중 어느 한 항에 있어서,
복수의 상기 제2 배스가 제공되며, 각 제2 배스는 상이한 막 또는 동일한 막의 상이한 부분을 지지하도록 구성되고;
복수의 상기 막 전압 감소 유닛이 제공되고, 각 막 전압 감소 유닛은 상이한 막 또는 동일한 막의 상이한 부분과 직렬로 연결되며;
상기 구동 유닛은 막 전압 감소 유닛 및 상이한 막의 모든 쌍에 걸쳐 또는 막 전압 감소 유닛 및 동일한 막의 상이한 부분의 모든 쌍에 걸쳐 병렬로 상기 구동 전압을 인가하도록 구성되는, 방법.
청구항 11 내지 18 중 어느 한 항에 있어서, 상기 막은 양친매성 막을 포함하는, 방법.
청구항 11 내지 19 중 어느 한 항의 방법에 의해 제어되는 방법에 의해 삽입되는 막 채널을 포함하는 막.