KR20190069164A

KR20190069164A - 양면 임베디드 회로를 갖는 인쇄회로기판 및 그 제조 방법

Info

Publication number: KR20190069164A
Application number: KR1020170169589A
Authority: KR
Inventors: 박필교; 민경재; 김민성
Original assignee: 주식회사 심텍
Priority date: 2017-12-11
Filing date: 2017-12-11
Publication date: 2019-06-19
Also published as: KR102021772B1

Abstract

코어층의 양면에 제1 및 제2 회로패턴이 각각 매립되는 양면 임베디드 회로를 갖는 인쇄회로기판 및 그 제조 방법에 대하여 개시한다.
본 발명에 따른 양면 임베디드 회로를 갖는 인쇄회로기판은 제1면 및 상기 제1면에 반대되는 제2면을 갖는 코어층; 상기 코어층의 제1면의 내부에 매립된 제1 회로패턴; 상기 코어층의 제2면의 내부에 매립된 제2 회로패턴; 및 상기 코어층의 내부에 배치되어, 상기 제1 회로패턴 및 제2 회로패턴을 연결하는 비아 전극;을 포함하는 것을 특징으로 한다.

Description

양면 임베디드 회로를 갖는 인쇄회로기판 및 그 제조 방법{PRINTED CIRCUIT BOARD HAVING DOUBLE SIDE EMBEDDED CIRCUIT AND METHOD OF MANUFACTURING THE SAME}

본 발명은 인쇄회로기판 및 그 제조 방법에 관한 것으로, 보다 상세하게는 코어층의 양면에 제1 및 제2 회로패턴이 각각 매립되는 양면 임베디드 회로를 갖는 인쇄회로기판 및 그 제조 방법에 관한 것이다.

전자 기기의 소형화에 따라, 전자 부품이 보다 고기능화되고 보다 더 소형화되고 있다. 특히, 휴대폰이나 휴대 컴퓨터 등과 같은 휴대 단말 기기의 두께를 줄이기 위해, 이에 탑재되는 부품의 두께 감소가 크게 요구되고 있다.

부품의 소형화를 위해서 부품 패키지의 두께를 감소시키는 요구가 증대되고 있다. 이에 따라, 소자들이 실장되는 인쇄회로기판(printed circuit board : PCB)의 전체 두께 또한 얇을 것을 요구하고 있다.

최근, 전자 제품에서의 경량화, 초소형화 및 박형화로 인쇄회로기판의 전체 두께는 중요한 역할을 하게 되었다.

이를 위해, 종래에는 코어층의 일면에 배치되는 회로패턴을 매립시키는 임베디드 회로를 갖는 인쇄회로기판에 대한 연구가 활발히 진행되고 있다.

그러나, 종래의 임베디드 회로를 갖는 인쇄회로기판은 코어층의 한쪽 면의 회로패턴만이 매립되는 구조를 갖는데 기인하여 미세 피치를 구현하는데 한계가 있었다.

관련 선행문헌으로는 대한민국 등록특허공보 제10-1086835호(2011.11.24. 공고)가 있으며, 상기 문헌에는 임베디드 인쇄회로기판 및 그 제조 방법이 기재되어 있다.

본 발명의 목적은 코어층의 양면에 제1 및 제2 회로패턴이 각각 매립되는 양면 임베디드 회로를 갖는 인쇄회로기판 및 그 제조 방법을 제공하는 것이다.

상기 목적을 달성하기 위한 본 발명의 실시예에 따른 양면 임베디드 회로를 갖는 인쇄회로기판은 제1면 및 상기 제1면에 반대되는 제2면을 갖는 코어층; 상기 코어층의 제1면의 내부에 매립된 제1 회로패턴; 상기 코어층의 제2면의 내부에 매립된 제2 회로패턴; 및 상기 코어층의 내부에 배치되어, 상기 제1 회로패턴 및 제2 회로패턴을 연결하는 비아 전극;을 포함하는 것을 특징으로 한다.

상기 목적을 달성하기 위한 본 발명의 실시예에 따른 양면 임베디드 회로를 갖는 인쇄회로기판 제조 방법은 (a) 접착 부재를 매개로 제1 캐리어 부재 및 제2 캐리어 부재를 합착하는 단계; (b) 상기 제1 및 제2 캐리어 부재의 상면에 제1 및 제2 회로패턴을 형성하는 단계; (c) 상기 접착 부재로부터 상기 제1 회로패턴이 형성된 제1 캐리어 부재와 상기 제2 회로패턴이 형성된 제2 캐리어 부재를 분리하는 단계; (d) 상기 제1 및 제2 회로패턴이 서로 마주보도록 정렬시킨 상태에서, 상기 제1 및 제2 캐리어 부재의 사이로 코어층을 삽입시킨 후, 상기 제1 및 제2 캐리어 부재와 코어층을 합착하여 상기 제1 및 제2 회로패턴을 상기 코어층에 매립하는 단계; (e) 상기 제1 및 제2 회로패턴이 매립된 코어층으로부터 상기 제1 및 제2 캐리어 부재를 제거하는 단계; 및 (f) 상기 제1 회로패턴 및 코어층을 관통하여 상기 제2 회로패턴의 일부를 노출시키는 비아 홀을 형성한 후, 상기 비아 홀 내에 비아 전극을 형성하는 단계;를 포함하는 것을 특징으로 한다.

본 발명에 따른 양면 임베디드 회로를 갖는 인쇄회로기판 및 그 제조 방법은 코어층의 제1면 및 제2면의 내부에 각각 삽입 배치되는 제1 및 제2 회로패턴 상호 간이 대칭 구조를 갖도록 마주보게 배치되는 것에 의해, 코어층의 양면에 제1 및 제2 회로패턴이 매립되는 양면 임베디드 타입의 회로 구조를 갖는다.

이 결과, 본 발명에 따른 양면 임베디드 회로를 갖는 인쇄회로기판 및 그 제조 방법은 코어층의 제1면 및 제2면의 내부에 제1 및 제2 회로패턴이 각각 매립되는 양면 임베디드 타입(double embedded type)의 회로가 제1 및 제2 캐리어 부재를 이용하여 미리 형성된 상태에서 코어층에 전사시키는 방식으로 매립이 이루어지기 때문에 코어층의 양면에 매립되는 제1 및 제2 회로패턴에 대한 미세 피치(fine pitch)를 구현하는 것이 가능해질 수 있게 된다.

도 1은 본 발명의 실시예에 따른 양면 임베디드 회로를 갖는 인쇄회로기판을 나타낸 단면도.
도 2 내지 도 12는 본 발명의 실시예에 따른 양면 임베디드 회로를 갖는 인쇄회로기판 제조 방법을 나타낸 공정 단면도.
도 13 및 도 14는 제1 및 제2 회로패턴의 위치 정렬 과정을 설명하기 위한 모식도.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 양면 임베디드 회로를 갖는 인쇄회로기판 및 그 제조 방법에 관하여 상세히 설명하면 다음과 같다.

도 1은 본 발명의 실시예에 따른 양면 임베디드 회로를 갖는 인쇄회로기판을 나타낸 단면도이다.

도 1을 참조하면, 본 발명의 실시예에 따른 양면 임베디드 회로를 갖는 인쇄회로기판(100)은 코어층(110), 제1 회로패턴(120), 제2 회로패턴(130) 및 비아 전극(140)을 포함한다.

코어층(110)은 제1면(110a) 및 제1면(110a)에 반대되는 제2면(110b)을 갖는 플레이트 형상을 가질 수 있다. 이러한 코어층(110)은 인쇄회로기판(100)의 몸체를 이루는 부분으로, 그 재질로는 에폭시 수지(epoxy resin), 폴리이미드 수지(polyimide resin), 프리프레그(prepreg) 등이 이용될 수 있다. 이 외에도, 코어층(110)의 재질로는 아미노 수지, 페놀 수지, 우레아 수지, 멜라민 수지, 불포화 폴리에스테르 수지 및 폴리우레탄 수지를 포함하는 열경화성 수지 중 선택된 어느 하나가 이용될 수도 있다.

제1 회로패턴(120)은 코어층(110)의 제1면(110a)의 내부에 매립되고, 제2 회로패턴(130)은 코어층(110)의 제2면(110b)의 내부에 매립된다.

이러한 제1 및 제2 회로패턴(120, 130)의 재질로는 구리(Cu), 금(Au), 은(Ag), 니켈(Ni), 티타늄(Ti), 알루미늄(Al), 크롬(Cr) 등에서 선택된 1종 또는 2종 이상의 합금이 이용될 수 있다.

특히, 제1 및 제2 회로패턴(120, 130)은 코어층(110)의 제1면(110a) 및 제2면(110b)의 내부에 각각 삽입 배치되며, 제1 및 제2 회로패턴(120, 130) 상호 간이 대칭 구조를 갖도록 마주보게 된다. 이로 인해, 코어층(110)의 양면에 제1 및 제2 회로패턴(120, 130)이 매립되는 양면 임베디드 타입(double embedded type)의 회로 구조를 갖는다.

즉, 본 발명의 실시예에 따른 양면 임베디드 회로를 갖는 인쇄회로기판(100)은 제1 및 제2 캐리어 부재(미도시) 상에서 선택적인 패터닝을 각각 실시하여 제1 및 제2 회로패턴(120, 130)을 형성한 후, 제1 및 제2 회로패턴(120, 130)이 형성된 제1 및 제2 캐리어 부재를 서로 마주보도록 배치시킨 상태에서 제1 및 제2 캐리어 부재와 코어층(110)을 합착하는 것에 의해 제1 및 제2 회로패턴(120, 130)이 코어층(110)의 양면에 전사되는 양면 임베디드 회로 구조를 갖게 된다.

따라서, 본 발명의 실시예에 따른 양면 임베디드 회로를 갖는 인쇄회로기판(100)은, 코어층(110) 상에 제1 및 제2 회로패턴(120, 130)을 직접 형성하거나, 코어층(110)의 일면에만 회로패턴이 형성되는 것이 아니라, 코어층(110)의 양면에 제1 및 제2 회로패턴(120, 130)이 매립되는 양면 임베디드 회로 구조를 갖는다.

이 결과, 본 발명의 실시예에 따른 양면 임베디드 회로를 갖는 인쇄회로기판(100)은 코어층(110)의 제1면(110a) 및 제2면(110b)의 내부에 제1 및 제2 회로패턴(120, 130)이 각각 매립되는 양면 임베디드 타입(double embedded type)의 회로가 제1 및 제2 캐리어 부재를 이용하여 미리 형성된 상태에서 코어층(110)에 전사시키는 방식으로 매립이 이루어지기 때문에 코어층(110)의 양면에 매립되는 제1 및 제2 회로패턴(120, 130)에 대한 미세 피치(fine pitch)를 구현하는 것이 가능해질 수 있게 된다.

비아 전극(140)은 코어층(110)의 내부에 배치되어, 제1 회로패턴(120) 및 제2 회로패턴(130)을 전기적으로 연결한다. 이러한 비아 전극(140)은 코어층(110)의 가장자리 부분에 배치될 수 있으나, 반드시 이에 제한되는 것은 아니다. 즉, 비아 전극(140)은 코어층(110)의 중앙 부분에만 배치되거나, 또는 가장자리 부분 및 중앙 부분에 각각 배치될 수도 있다.

이때, 비아 전극(140)의 재질로는, 제1 및 제2 회로패턴(120, 130)과 마찬가지로, 구리(Cu), 금(Au), 은(Ag), 니켈(Ni), 티타늄(Ti), 알루미늄(Al), 크롬(Cr) 등에서 선택된 1종 또는 2종 이상의 합금이 이용될 수 있다.

이러한 비아 전극(140)은 몸체부(142) 및 돌출부(144)를 갖는다.

비아 전극의 몸체부(142)는 제1 회로패턴(120) 및 코어층(110) 내에 삽입되어, 일단은 제1 회로패턴(120)과 전기적으로 연결되고, 타단은 제2 회로패턴(130)과 전기적으로 연결된다. 이에 따라, 비아 전극의 몸체부(142)는 코어층(110) 및 제2 회로패턴(130)의 합산 두께와 실질적으로 동일한 두께를 가질 수 있다.

비아 전극의 돌출부(144)는 비아 전극의 몸체부(142)로부터 연장되어, 코어층(110)의 제1면(110a)으로부터 일부가 돌출된다. 이러한 비아 전극의 돌출부(144)는 비아 전극의 몸체부(142)와 동일 공정에서 형성되어 일체로 연결되는 일체형 구조를 가질 수 있다.

또한, 본 발명의 실시예에 따른 양면 임베디드 회로를 갖는 인쇄회로기판(100)은 제1 및 제2 솔더 마스크 패턴(150, 160)을 더 포함할 수 있다.

제1 솔더 마스크 패턴(150)은 코어층(110)의 제1면(110a) 및 제1 회로패턴(120)을 덮는다. 또한, 제1 솔더 마스크 패턴(150)은 비아 전극의 돌출부(144) 일부를 덮을 수 있다. 이때, 제1 솔더 마스크 패턴(150)은 비아 전극의 돌출부(144)의 일부를 노출시키는 제1 개구(G1)를 가질 수 있다.

제2 솔더 마스크 패턴(160)은 코어층(110)의 제2면(110b) 및 제2 회로패턴(130)을 덮는다. 이때, 제2 솔더 마스크 패턴(160)은 제2 회로패턴(130)의 일부를 노출시키는 제2 개구(G2)를 가질 수 있다. 이러한 제1 개구(G1) 및 제2 개구(G2)는 반드시 설계되어야 하는 것은 아니며, 필요에 따라 선택적으로 설계하지 않을 수도 있다.

제1 및 제2 솔더 마스크 패턴(150, 160)의 재질로는 PSR(photo solder resist), 감광성 액상 커버레이(liquid photosensitive coverlay), 포토 폴리이미드 필름(photo polyimide film), 에폭시(epoxy) 수지 등에서 선택될 수 있다.

전술한 본 발명의 실시예에 따른 양면 임베디드 회로를 갖는 인쇄회로기판은 코어층의 제1면 및 제2면의 내부에 각각 삽입 배치되는 제1 및 제2 회로패턴 상호 간이 대칭 구조를 갖도록 마주보게 배치되는 것에 의해, 코어층의 양면에 제1 및 제2 회로패턴이 매립되는 양면 임베디드 타입의 회로 구조를 갖는다.

이 결과, 본 발명의 실시예에 따른 양면 임베디드 회로를 갖는 인쇄회로기판은 코어층의 제1면 및 제2면의 내부에 제1 및 제2 회로패턴이 각각 매립되는 양면 임베디드 타입(double embedded type)의 회로가 제1 및 제2 캐리어 부재를 이용하여 미리 형성된 상태에서 코어층에 전사시키는 방식으로 매립이 이루어지기 때문에 코어층의 양면에 매립되는 제1 및 제2 회로패턴에 대한 미세 피치(fine pitch)를 구현하는 것이 가능해질 수 있게 된다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 양면 임베디드 회로를 갖는 인쇄회로기판 제조 방법에 대하여 설명하도록 한다.

도 2 내지 도 12는 본 발명의 실시예에 따른 양면 임베디드 회로를 갖는 인쇄회로기판 제조 방법을 나타낸 공정 단면도이다.

도 2에 도시된 바와 같이, 접착 부재(30)를 매개로 제1 캐리어 부재(10) 및 제2 캐리어 부재(20)를 합착한다.

이때, 제1 캐리어 부재(10)는 제1 캐리어 몸체(11), 제1 캐리어 몸체(11) 상에 적층된 제1 캐리어 금속층(12), 제1 캐리어 금속층(12) 상에 적층된 제1 캐리어 씨드층(13)을 갖는다.

또한, 제2 캐리어 부재(20)는 제2 캐리어 몸체(21), 제2 캐리어 몸체(21) 상에 적층된 제2 캐리어 금속층(22), 제2 캐리어 금속층(22) 상에 적층된 제2 캐리어 씨드층(23)을 갖는다.

본 단계시, 제1 캐리어 부재(10)의 제1 캐리어 몸체(11)와 제2 캐리어 부재(20)의 제2 캐리어 몸체(21) 사이에 접착 부재(23)를 배치시킨 상태에서 합착되는 것이 바람직하다. 이에 따라, 제1 및 제2 캐리어 부재(10, 20)는 접착 부재(30)에 의해 상호 간이 접합되며, 제1 및 제2 캐리어 부재(10, 20) 상호 간이 대칭 구조를 갖게 된다.

다음으로, 도 3에 도시된 바와 같이, 제1 및 제2 캐리어 부재(10, 20)의 상면에 제1 및 제2 회로패턴(120, 130)을 각각 형성한다.

이러한 제1 및 제2 회로패턴(120, 130)은 제1 및 제2 캐리어 부재(10, 20)의 제1 및 제2 캐리어 씨드층(13, 23)을 매개로 전해 도금 또는 무전해 도금으로 제1 및 제2 금속층(미도시)을 각각 형성하고, 제1 및 제2 금속층을 선택적으로 패터닝하는 것에 의해 형성될 수 있다.

이와 같이, 본 발명에서는 제1 및 제2 캐리어 부재(10, 20) 상에서 제1 및 제2 회로패턴(120, 130)이 각각 패터닝되어 형성되기 때문에 미세 피치(fine pitch)를 구현하는 것이 가능해질 수 있게 된다.

도 4에 도시된 바와 같이, 접착 부재(30)로부터 제1 회로패턴(120)이 형성된 제1 캐리어 부재(10)와 제2 회로패턴(130)이 형성된 제2 캐리어 부재(20)를 떼어낸다. 이에 따라, 제1 회로패턴(120)이 형성된 제1 캐리어 부재(10)와 제2 회로패턴(130)이 형성된 제2 캐리어 부재(20)가 상호 분리된다.

도 5에 도시된 바와 같이, 제1 및 제2 회로패턴(120, 130)이 서로 마주보도록 제1 및 제2 회로패턴(120, 130)이 형성된 제1 및 제2 캐리어 부재(10, 20)를 180°씩 회전시켜 위치 정렬시킨다.

다음으로, 제1 및 제2 회로패턴(120, 130)이 서로 마주보도록 정렬된 제1 및 제2 캐리어 부재(10, 20)의 사이로 코어층(110)을 삽입시킨다.

한편, 도 13 및 도 14는 제1 및 제2 회로패턴의 위치 정렬 과정을 설명하기 위한 모식도로, 이를 참조하여 보다 구체적으로 설명하도록 한다.

먼저, 도 13에 도시된 바와 같이, 제1 및 제2 회로패턴(120, 130)의 위치 정렬은 제1 캐리어 부재(10)와 이격된 상부 또는 제2 캐리어 부재(20)와 이격된 하부에 배치된 위치 정렬 조사 유닛(200)으로부터 조사되는 광을 이용하는 방식이 적용될 수 있다.

이와 같이, 위치 정렬 조사 유닛(200)으로부터 조사되는 광을 이용하여 제1 및 제2 회로패턴(120, 130)의 위치를 이미지화하는 방식으로 얼라인이 이루어질 수 있게 된다. 이를 위해, 위치 정렬 조사 유닛(200)의 광원으로는 엑스-레이(X-ray)가 이용될 수 있으나, 이에 제한되는 것은 아니다.

이와 달리, 도 14에 도시된 바와 같이, 제1 및 제2 회로패턴(120, 130)의 위치 정렬은 제1 캐리어 부재(10)를 관통하는 제1 관통 홀(H1)과, 제2 캐리어 부재(20) 및 코어층(110)을 관통하는 제2 관통 홀(H2)을 형성하여 제1 및 제2 관통 홀(H1, H2)을 얼라인 마크로 사용하는 방식이 이용될 수도 있다.

따라서, 제1 및 제2 회로패턴(120, 130)의 위치 정렬시, 제1 및 제2 관통 홀(H1, H2) 내에 관통 핀(300)을 삽입한 상태에서 제1 및 제2 캐리어 부재(10, 20)와 코어층(110)을 라미네이팅한 후, 관통 핀(300)을 제거한 상태에서 제1 및 제2 캐리어 부재(10, 20)와 코어층(110)을 열 압착으로 합착하는 방식으로 실시될 수 있다.

도 6에 도시된 바와 같이, 제1 및 제2 회로패턴(120, 130)이 형성된 제1 및 제2 캐리어 부재(10, 20)와 코어층(110)을 열 압착시켜 제1 및 제2 회로패턴(120, 130)을 코어층(110)에 매립시킨다.

이에 따라, 본 발명에서는 제1 및 제2 회로패턴(120, 130)을 서로 마주보도록 정렬시킨 상태에서, 제1 및 제2 캐리어 부재(10, 20)의 사이로 코어층(110)을 삽입시킨 후, 제1 및 제2 캐리어 부재(10, 20)와 코어층(110)을 합착하는 것에 의해, 제1 및 제2 회로패턴(120, 130)이 코어층(110)의 내부에 전사되어, 코어층(110)의 양면에 제1 및 제2 회로패턴(120, 130)이 매립되는 양면 임베디드 회로가 설계된다.

다음으로, 도 7에 도시된 바와 같이, 제1 및 제2 회로패턴(120, 130)이 매립된 코어층(110)으로부터 제1 및 제2 캐리어 부재(10, 20)를 떼어내어 제거한다.

이러한 제1 및 제2 캐리어 부재(10, 20)의 제거시, 제1 및 제2 캐리어 부재(10, 20)의 제1 및 제2 캐리어 씨드층(13, 23)을 제외한 제1 및 제2 캐리어 몸체(11, 21)와 제1 및 제2 캐리어 금속층(12, 22)만을 제거하는 것이 바람직하다. 이에 따라, 코어층(110)의 제1면(110a)에는 제1 캐리어 씨드층(13)이 남겨지고, 코어층(110)의 제2면(110b)에는 제2 캐리어 씨드층(23)이 남겨지게 된다.

이와 같이, 제1 및 제2 캐리어 부재(10, 20)의 제거시, 제1 및 제2 캐리어 부재(10, 20)의 제1 및 제2 캐리어 씨드층(13, 23)을 남겨두는 것은 제1 및 제2 캐리어 씨드층(13, 23)을 매개로 한 도금 공정으로 후술하는 비아 전극(도 10의 140)을 형성하기 위함이다. 따라서, 스퍼터링 증착으로 비아 전극을 형성할 시에는 제1 및 제2 캐리어 씨드층(13, 23)을 남겨둘 필요가 없으므로, 제1 및 제2 캐리어 부재(10, 20)의 제거시 제1 및 제2 캐리어 씨드층(13, 23)을 함께 제거하는 것도 가능하다.

도 8에 도시된 바와 같이, 제1 캐리어 씨드층(13), 제1 회로패턴(120) 및 코어층(110)의 일부를 제거하여 제2 회로패턴(120)의 일부를 노출시키는 비아 홀(V)을 형성한다. 이러한 비아 홀(V)은 레이저 드릴링, 기계적 드릴링 및 라우터 방식 중 어느 하나에 의해 형성될 수 있다. 이러한 비아 홀(V)에 의해, 제2 회로패턴(130)의 상측 일부가 외부로 노출된다.

다음으로, 도 9에 도시된 바와 같이, 비아 홀(V)이 노출되도록 코어층(110)의 제1면(110a) 및 제2면(110b)을 덮는 마스크 패턴(M)을 형성한다. 이에 따라, 마스크 패턴(M)은 비아 홀(V)을 제외한 코어층(110)의 제1면(110a) 및 제2면(110b) 전체를 덮도록 배치된다.

도 10에 도시된 바와 같이, 노출된 제1 및 제2 회로패턴(120, 130)과 제1 캐리어 씨드층(13)을 매개로 도금을 실시하여 마스크 패턴(M)에 의해 노출된 비아 홀(도 9의 V) 내에 비아 전극(140)을 형성한다.

이러한 비아 전극(140)의 재질로는, 제1 및 제2 회로패턴(120, 130)과 마찬가지로, 구리(Cu), 금(Au), 은(Ag), 니켈(Ni), 티타늄(Ti), 알루미늄(Al), 크롬(Cr) 등에서 선택된 1종 또는 2종 이상의 합금이 이용될 수 있다.

이러한 비아 전극(140)은 제1 회로패턴(120) 및 코어층(110) 내에 삽입되어, 일단은 제1 회로패턴(120)과 전기적으로 연결되고, 타단은 제2 회로패턴(130)과 전기적으로 연결된 몸체부(142)와, 몸체부(142)로부터 연장되어, 코어층(110)의 제1면(110a)으로부터 일부가 돌출된 돌출부(144)를 가질 수 있다.

도 11에 도시된 바와 같이, 비아 전극(140)이 형성된 코어층(110)으로부터 마스크 패턴(도 10의 M)을 제거한다. 이러한 마스크 패턴은 스트립액을 이용한 스트립 공정을 실시하는 것에 의해 제거될 수 있다.

다음으로, 마스크 패턴의 제거로 노출되는 제1 및 제2 캐리어 씨드층(도 10의 13, 23)을 플래시 에칭으로 제거한다.

도 12에 도시된 바와 같이, 비아 전극(140)이 형성된 코어층(110)의 제1면(110a) 및 제1 회로패턴(120)을 덮는 제1 솔더 마스크 패턴(150)과, 코어층(110)의 제2면(110b) 및 제2 회로패턴(130)을 덮는 제2 솔더 마스크 패턴(160)을 형성한다.

이때, 제1 솔더 마스크 패턴(150)은 비아 전극의 돌출부(144)의 일부를 노출시키는 제1 개구(G1)를 가질 수 있고, 제2 솔더 마스크 패턴(160)은 제2 회로패턴(130)의 일부를 노출시키는 제2 개구(G2)를 가질 수 있다. 이때, 제1 개구 및 제2 개구(G1, G2)는 반드시 설계되어야 하는 것은 아니며, 필요에 따라 선택적으로 설계하지 않을 수도 있다.

이상으로, 본 발명의 실시예에 따른 양면 임베디드 회로를 갖는 인쇄회로기판(100)이 제조될 수 있다.

전술한 본 발명의 실시예에 따른 방법으로 제조되는 양면 임베디드 회로를 갖는 인쇄회로기판은 코어층의 제1면 및 제2면의 내부에 각각 삽입 배치되는 제1 및 제2 회로패턴 상호 간이 대칭 구조를 갖도록 마주보게 배치되는 것에 의해, 코어층의 양면에 제1 및 제2 회로패턴이 매립되는 양면 임베디드 타입의 회로 구조를 갖는다.

이 결과, 본 발명의 실시예에 따른 방법으로 제조되는 양면 임베디드 회로를 갖는 인쇄회로기판은 코어층의 제1면 및 제2면의 내부에 제1 및 제2 회로패턴이 각각 매립되는 양면 임베디드 타입(double embedded type)의 회로가 제1 및 제2 캐리어 부재를 이용하여 미리 형성된 상태에서 코어층에 전사시키는 방식으로 매립이 이루어지기 때문에 코어층의 양면에 매립되는 제1 및 제2 회로패턴에 대한 미세 피치(fine pitch)를 구현하는 것이 가능해질 수 있게 된다.

이상에서는 본 발명의 실시예를 중심으로 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 기술자의 수준에서 다양한 변경이나 변형을 가할 수 있다. 이러한 변경과 변형은 본 발명이 제공하는 기술 사상의 범위를 벗어나지 않는 한 본 발명에 속한다고 할 수 있다. 따라서 본 발명의 권리범위는 이하에 기재되는 청구범위에 의해 판단되어야 할 것이다.

100 : 인쇄회로기판 110 : 코어층
110a : 코어층의 제1면 110b : 코어층의 제2면
120 : 제1 회로패턴 130 : 제2 회로패턴
140 : 비아 전극 142 : 비아 전극의 몸체부
144 : 비아 전극의 돌출부 150 : 제1 솔더 마스크 패턴
160 : 제2 솔더 마스크 패턴 G1, G2 : 제1 및 제2 개구

Claims

제1면 및 상기 제1면에 반대되는 제2면을 갖는 코어층;
상기 코어층의 제1면의 내부에 매립된 제1 회로패턴;
상기 코어층의 제2면의 내부에 매립된 제2 회로패턴; 및
상기 코어층의 내부에 배치되어, 상기 제1 회로패턴 및 제2 회로패턴을 연결하는 비아 전극;
을 포함하는 양면 임베디드 회로를 갖는 인쇄회로기판.
제1항에 있어서,
상기 제1 및 제2 회로패턴은
상기 코어층의 제1면 및 제2면의 내부에 각각 삽입 배치되며, 상기 제1 및 제2 회로패턴 상호 간이 대칭 구조를 갖도록 마주보는 것을 특징으로 하는 양면 임베디드 회로를 갖는 인쇄회로기판.
제1항에 있어서,
상기 비아 전극은
상기 제1 회로패턴 및 코어층 내에 삽입되어, 일단은 상기 제1 회로패턴과 연결되고, 타단은 상기 제2 회로패턴과 연결된 몸체부; 및
상기 몸체부로부터 연장되어, 상기 코어층의 제1면으로부터 일부가 돌출된 돌출부;
를 갖는 것을 특징으로 하는 양면 임베디드 회로를 갖는 인쇄회로기판.
제1항에 있어서,
상기 인쇄회로기판은
상기 코어층의 제1면 및 제1 회로패턴을 덮는 제1 솔더 마스크 패턴; 및
상기 코어층의 제2면 및 제2 회로패턴을 덮는 제2 솔더 마스크 패턴;
을 더 포함하는 것을 특징으로 하는 양면 임베디드 회로를 갖는 인쇄회로기판.
(a) 접착 부재를 매개로 제1 캐리어 부재 및 제2 캐리어 부재를 합착하는 단계;
(b) 상기 제1 및 제2 캐리어 부재의 상면에 제1 및 제2 회로패턴을 형성하는 단계;
(c) 상기 접착 부재로부터 상기 제1 회로패턴이 형성된 제1 캐리어 부재와 상기 제2 회로패턴이 형성된 제2 캐리어 부재를 분리하는 단계;
(d) 상기 제1 및 제2 회로패턴이 서로 마주보도록 정렬시킨 상태에서, 상기 제1 및 제2 캐리어 부재의 사이로 코어층을 삽입시킨 후, 상기 제1 및 제2 캐리어 부재와 코어층을 합착하여 상기 제1 및 제2 회로패턴을 상기 코어층에 매립하는 단계;
(e) 상기 제1 및 제2 회로패턴이 매립된 코어층으로부터 상기 제1 및 제2 캐리어 부재를 제거하는 단계; 및
(f) 상기 제1 회로패턴 및 코어층을 관통하여 상기 제2 회로패턴의 일부를 노출시키는 비아 홀을 형성한 후, 상기 비아 홀 내에 비아 전극을 형성하는 단계;
를 포함하는 양면 임베디드 회로를 갖는 인쇄회로기판 제조 방법.
제5항에 있어서,
상기 (a) 단계에서,
상기 제1 및 제2 캐리어 부재는
제1 및 제2 캐리어 몸체;
상기 제1 및 제2 캐리어 몸체 상에 각각 적층된 제1 및 제2 캐리어 금속층; 및
상기 제1 및 제2 캐리어 금속층 상에 각각 적층된 제1 및 제2 캐리어 씨드층;
을 포함하는 것을 특징으로 하는 양면 임베디드 회로를 갖는 인쇄회로기판 제조 방법.
제6항에 있어서,
상기 (d) 단계는,
(d-1) 상기 제1 및 제2 회로패턴이 서로 마주보도록 상기 제1 및 제2 캐리어 부재를 정렬시키는 단계;
(d-2) 상기 제1 및 제2 회로패턴이 서로 마주보도록 정렬된 제1 및 제2 캐리어 부재의 사이로 코어층을 삽입시키는 단계; 및
(d-3) 상기 제1 및 제2 회로패턴이 형성된 제1 및 제2 캐리어 부재와 상기 코어층을 열 압착시켜 상기 제1 및 제2 회로패턴을 상기 코어층에 매립하는 단계;
를 포함하는 것을 특징으로 하는 양면 임베디드 회로를 갖는 인쇄회로기판 제조 방법.
제7항에 있어서,
상기 (d-2) 단계에서,
상기 제1 및 제2 회로패턴의 위치 정렬은
상기 제1 캐리어 부재와 이격된 상부 또는 제2 캐리어 부재와 이격된 하부에 배치된 위치 정렬 조사 유닛으로부터 조사되는 광을 이용하여 실시되는 것을 특징으로 하는 양면 임베디드 회로를 갖는 인쇄회로기판 제조 방법.
제7항에 있어서,
상기 (d-2) 단계 및 (d-3) 단계에서,
상기 제1 및 제2 회로패턴의 위치 정렬은
상기 제1 캐리어 부재를 관통하는 제1 관통 홀과, 상기 제2 캐리어 부재 및 코어층을 관통하는 제2 관통 홀을 형성한 후, 상기 제1 및 제2 관통 홀 내에 관통 핀을 삽입한 상태에서 상기 제1 및 제2 캐리어 부재와 코어층을 라미네이팅한 후, 상기 관통 핀을 제거한 상태에서 상기 제1 및 제2 캐리어 부재와 코어층을 열 압착으로 합착하여 실시되는 것을 특징으로 하는 양면 임베디드 회로를 갖는 인쇄회로기판 제조 방법.
제6항에 있어서,
상기 (e) 단계에서,
상기 제1 및 제2 캐리어 부재의 제거시,
상기 제1 및 제2 캐리어 부재의 제1 및 제2 캐리어 씨드층을 제외한 상기 제1 및 제2 캐리어 몸체와 제1 및 제2 캐리어 금속층만을 제거하는 것을 특징으로 하는 양면 임베드디 회로를 갖는 인쇄회로기판 제조 방법.
제10항에 있어서,
상기 (f) 단계는,
(f-1) 상기 제1 캐리어 씨드층, 제1 회로패턴 및 코어층의 일부를 제거하여 상기 제2 회로패턴의 일부를 노출시키는 비아 홀을 형성하는 단계;
(f-2) 상기 비아 홀이 노출되도록 상기 코어층의 제1면 및 제2면을 덮는 마스크 패턴을 형성하는 단계; 및
(f-3) 상기 노출된 제1 및 제2 회로패턴과 제1 캐리어 씨드층을 매개로 도금을 실시하여 상기 마스크 패턴에 의해 노출된 상기 비아 홀 내에 비아 전극을 형성하는 단계;
를 포함하는 것을 특징으로 하는 양면 임베드디 회로를 갖는 인쇄회로기판 제조 방법.
제11항에 있어서,
상기 (f-3) 단계에서,
상기 비아 전극은
상기 제1 회로패턴 및 코어층 내에 삽입되어, 일단은 상기 제1 회로패턴과 연결되고, 타단은 상기 제2 회로패턴과 연결된 몸체부; 및
상기 몸체부로부터 연장되어, 상기 코어층의 제1면으로부터 일부가 돌출된 돌출부;
를 갖는 것을 특징으로 하는 양면 임베디드 회로를 갖는 인쇄회로기판 제조 방법.
제11항에 있어서,
상기 (f-3) 단계 이후,
(f-4) 상기 비아 전극이 형성된 코어층으로부터 상기 마스크 패턴을 제거하는 단계; 및
(f-5) 상기 마스크 패턴의 제거로 노출되는 상기 제1 및 제2 캐리어 씨드층을 플래시 에칭으로 제거하는 단계;
를 더 포함하는 것을 특징으로 하는 양면 임베드디 회로를 갖는 인쇄회로기판 제조 방법.
제5항에 있어서,
상기 (f) 단계 이후,
(g) 상기 비아 전극이 형성된 코어층의 제1면 및 제1 회로패턴을 덮는 제1 솔더 마스크 패턴과, 상기 코어층의 제2면 및 제2 회로패턴을 덮는 제2 솔더 마스크 패턴을 형성하는 단계;
를 더 포함하는 것을 특징으로 하는 양면 임베디드 회로를 갖는 인쇄회로기판 제조 방법.