KR20190069114A - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR20190069114A
KR20190069114A KR1020170169517A KR20170169517A KR20190069114A KR 20190069114 A KR20190069114 A KR 20190069114A KR 1020170169517 A KR1020170169517 A KR 1020170169517A KR 20170169517 A KR20170169517 A KR 20170169517A KR 20190069114 A KR20190069114 A KR 20190069114A
Authority
KR
South Korea
Prior art keywords
gate
voltage
tft
low
gate low
Prior art date
Application number
KR1020170169517A
Other languages
English (en)
Inventor
김선윤
민병삼
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170169517A priority Critical patent/KR20190069114A/ko
Publication of KR20190069114A publication Critical patent/KR20190069114A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects

Abstract

본 발명은 게이트 로우 전압을 가변하여 잔상 수준 및 수직 크로스토크 수준을 개선할 수 있는 액정 표시 장치에 관한 것으로, 일 실시예에 따른 액정 표시 장치에서 게이트 구동부는 복수의 게이트 라인들 각각의 비구동 기간에 제1 게이트 로우 전압과, 제1 게이트 로우 전압보다 낮은 제2 게이트 로우 전압을 교번적으로 가변하는 게이트 로우 교류 전압을 공급한다.

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY}
본 발명은 게이트 로우 전압을 가변하여 잔상 발생 수준 및 수직 크로스토크 발생 수준을 개선할 수 있는 액정 표시 장치에 관한 것이다.
액정 표시 장치(Liquid Crystal Display; LCD)는 액정의 전기적 및 광학적 특성을 이용하여 데이터 신호에 따라 광 투과율을 조절함으로써 영상을 표시하는 패널, 패널을 구동하는 구동 회로, 패널에 광을 조사하는 백라이트 유닛을 포함한다.
패널에서 각 화소는 박막 트랜지스터(Thin Film Transistor; 이하 TFT)를 통해 화소 전극에 공급된 데이터 신호와, 공통 전극에 공급된 공통 전압의 차전압을 충전하여 액정을 구동한다. TFT는 게이트 라인을 통해 공급된 게이트 하이 전압에 의해 턴-온되어 데이터 라인을 통해 공급된 데이터 신호를 화소 전극에 충전하고, 게이트 라인을 통해 공급된 게이트 로우 전압에 의해 턴-오프되어 화소 전극에 충전된 데이터 신호를 홀딩한다.
LCD는 액정 열화를 방지하기 위하여 액정에 인가되는 전압 극성을 주기적으로 인버젼시키는 인버젼 방식으로 화소들을 구동하므로 각 화소는 공통 전압을 기준으로 정극성 데이터 신호와 부극성 데이터 신호를 교번적으로 충전한다.
패널에 적용되고 있는 각 화소의 TFT는 온도 등과 같은 구동 환경과, 구동 시간의 경과에 따른 전압 스트레스(Stress)에 따라 임계 전압(이하 Vth)이 변동하는 특성을 갖고 있다.
TFT의 Vth가 쉬프트하는 경우, TFT의 오프 전류가 변동하여 TFT의 홀딩(holding) 기간 동안 각 화소의 홀딩 전압이 변동함으로써 현재 프레임의 영상에 이전 프레임의 영상이 잔존하여 보이는 잔상 발생 수준이 달라지고 있다.
TFT의 Vth가 네거티브 값으로 쉬프트한 경우, 잔상 발생 수준을 개선하기 위하여 게이트 로우 전압을 증가시킬 수 있으나, TFT의 게이트 로우 전압이 증가하면 오프 전류가 증가하여 홀딩 전압의 변동폭이 증가함으로써 데이터 라인을 따라 수직 크로스토크 발생 수준이 악화되는 문제점이 있다. 한편, 수직 크로스토크를 개선하기 위하여 게이트 로우 전압을 감소시키는 경우 잔상 발생 수준이 악화되는 문제점이 있다.
따라서, 게이트 로우 전압의 조절에 따라 트레이드 오프(trade off) 관계인 잔상 발생 수준과 수직 크로스토크 발생 수준을 적절히 개선할 수 있는 방안이 요구된다.
본 발명은 게이트 로우 전압을 가변하여 잔상 수준 및 수직 크로스토크 수준을 개선할 수 있는 액정 표시 장치를 제공한다.
일 실시예에 따른 액정 표시 장치는 TFT를 포함하는 복수의 화소들로 구성된 화소 어레이를 포함하는 패널과, 화소 어레이에 포함된 복수의 게이트 라인들 각각에 구동 기간에는 TFT의 턴-오프 전압을 공급하고, 비구동 기간에는 TFT의 턴-오프 전압인 게이트 로우 교류 전압을 공급하는 게이트 구동부와, 화소 어레이에 포함된 복수의 데이터 라인들을 구동하는 데이터 구동부와, 게이트 구동부에 상기 게이트 하이 전압 및 게이트 로우 교류 전압을 생성하여 공급하고, 패널에 직류의 공통 전압을 공급하는 전원 관리 회로를 포함한다. 게이트 구동부는 각 게이트 라인의 비구동 기간에 제1 게이트 로우 전압과, 제1 게이트 로우 전압보다 낮은 제2 게이트 로우 전압을 교번적으로 가변하는 게이트 로우 교류 전압을 공급한다.
제1 게이트 로우 전압은 스트레스에 의한 TFT 특성의 변화 이전 대비 이후에 TFT의 오프 전류를 증가시키고, 제2 게이트 로우 전압은 TFT 특성의 변화 이전 대비 이후에 TFT의 오프 전류를 감소시킬 수 있다.
게이트 로우 교류 전압은 각 수평기간마다, 또는 각 프레임마다 제1 게이트 로우 전압 및 제2 게이트 로우 전압을 교번적으로 가변하고, 게이트 구동부로부터 복수의 게이트 라인에 공급되는 게이트 로우 교류 전압은 동일 위상을 갖고 상기 제1 및 제2 게이트 로우 전압을 교번한다. 게이트 로우 교류 전압에서 제1 및 제2 게이트 로우 전압의 공급 순서는 각 프레임의 수직 블랭크 기간에서 반전될 수 있다.
일 실시예에 따른 액정 표시 장치는 잔상 개선을 위해 최적화된 제1 게이트 로우 전압과, 수직 크로스토크 개선을 위해 최적화된 제2 게이트 로우 전압이 교번하는 게이트 로우 교류(AC) 전압을 각 게이트 라인의 비구동 기간에 해당하는 TFT의 홀딩 기간에 공급함으로써 트레이드 오프 관계인 잔상 수준 및 수직 크로스토크 수준을 평균적으로 개선할 수 있다.
또한, TFT의 홀딩 기간에 게이트 로우 AC 전압이 공급됨으로써 TFT의 게이트에 인가되는 바이어스 전압이 감소하여 TFT의 특성 변화를 감소시킬 수 있으므로 TFT의 특성 변화로 인한 화질 저하를 감소시킬 수 있고 양호한 화질을 제공하는 수명을 증가시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 구성을 개략적으로 나타낸 시스템 블록도이다.
도 2는 본 발명의 일 실시예에 따른 게이트 신호 파형을 나타낸 도면이다.
도 3은 본 발명의 다른 실시예에 따른 게이트 신호 파형을 나타낸 도면이다.
도 4는 본 발명의 일 실시예에 따른 정극성 및 부극성 화소 전압의 충전 특성을 나타낸 도면이다.
도 5는 일 실시예에 따른 TFT의 스트레스로 인한 특성 변화를 나타낸 그래프이다.
도 6은 비교예 및 일 실시예에 따른 게이트 로우 전압에 따라 각 화소 전압의 홀딩 특성을 나타낸 도면이다.
도 7은 비교예 및 일 실시예에 따른 게이트 로우 전압에 따라 각 화소 전압의 실효 전압을 나타낸 도면이다.
이하, 본 발명의 바람직한 실시예들을 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치를 개략적으로 나타낸 블록도이고, 도 2 및 도 3 각각은 일 실시예에 따른 게이트 신호의 파형도이다.
도 1을 참조하면, 액정 표시 장치는 패널(100), 게이트 구동부(200), 데이터 구동부(300), 타이밍 컨트롤러(400), 전원 관리 회로(500), 감마 전압 생성부(600), 백라이트 유닛(700), 백라이트 구동부(800)를 구비한다.
전원 관리 회로(500)는 외부로부터 공급받은 입력 전압을 이용하여 액정 표시 장치의 구동에 필요한 각종 구동 전압들을 생성하여 출력한다. 예를 들면, 전원 관리 회로(500)는 입력 전압을 이용하여 타이밍 컨트롤러(400) 및 데이터 구동부(300) 등에 공급되는 디지털 구동 전압(VCC)과, 데이터 구동부(300)에 공급되는 아날로그 구동 전압(AVDD), 게이트 구동부(200)에 공급되는 게이트 하이 전압(VGH) 및 게이트 로우 AC 전압(VGL_AC)과, 패널(100)에 공급되는 공통 전압(Vcom)을 생성하여 출력한다.
패널(100)은 컬러 필터 어레이가 형성된 컬러 필터 기판과, TFT 어레이가 형성된 TFT 기판과, 컬러 필터 기판 및 TFT 기판 사이의 액정층과, 컬러 필터 기판 및 TFT 기판의 외측면에 각각 부착된 편광판을 구비한다. 패널(100)은 화소들이 매트릭스 형태로 배열된 화소 어레이를 통해 영상을 표시한다. 화소 어레이의 각 화소(P)은 적색(Red; 이하 R), 녹색(Green; 이하 G), 청색(Blue; 이하 B), 백색(White; 이하 W) 화소 중 어느 하나로 구성된다. 기본 화소는 W, R, G, B 화소들 중 컬러 혼합으로 화이트 표현이 가능한 적어도 3개 화소들로 구성될 수 있다. 예를 들면, 기본 화소는 R/G/B 조합, W/R/G 조합, B/W/R 조합, G/B/W 조합으로 구성되거나, W/R/G/B 조합으로 구성될 수 있다.
각 화소(P)는 게이트 라인(GL) 및 데이터 라인(DL)과 접속된 TFT, TFT와 접속된 액정 커패시터(Clc)를 구비하고, 액정 커패시터(Clc)와 병렬 접속된 스토리지 커패시터(Cst)를 더 포함한다. 액정 커패시터(Clc)는 TFT를 통해 화소 전극에 공급된 데이터 신호와, 공통 전극에 공급된 공통 전압(Vcom)과의 차전압을 충전하고 충전된 전압에 따라 액정을 구동하여 광투과율을 조절한다. TFT 어레이 기판 상에 위치하는 각 화소(P)의 화소 전극 및 공통 전극은 절연층을 사이에 두고 오버랩하고 화소 전극 및 공통 전극 중 어느 하나가 나머지 전극과 오버랩하는 복수의 슬릿을 포함하며, 액정에 프린지(Fringe) 전계를 인가하여 액정을 구동할 수 있다.
화소 어레이의 각 화소(P)의 공통 전극에 공통 전압(Vcom)을 공급하는 공통 라인들(CL)은 게이트 라인들(GL)과 나란하게 배치되고, 패널(100)의 양측부에 배치된 메인 공급 라인(MCL)을 통해 전원 관리 회로(500)로부터 공통 전압(Vcom)을 공급받는다. 전원 관리 회로(500)는 DC 형태의 공통 전압(Vcom)을 패널(100)에 공급한다.
백라이트 유닛(700)은 복수의 발광 다이오드(LED) 어레이를 광원으로 포함하는 직하형 또는 에지형 백라이트를 이용한다. 직하형 백라이트는 패널(100)의 배면과 대면하도록 표시 영역 전체에 배치된 광원 및 광원 상에 배치된 도광판 및 다수의 광학 시트를 포함하고, 광원으로부터 방출된 광은 다수의 광학 시트를 통해 패널(100)에 조사된다. 에지형 백라이트는 패널(100)의 배면과 대면하는 도광판과, 도광판의 적어도 1개의 에지와 마주하도록 배치된 광원과, 도광판 상에 배치된 다수의 광학 시트를 포함하고, 광원으로부터 방출된 광은 도광판을 통해 면광원으로 변환되어서 다수의 광학 시트를 통해 패널(100)에 조사된다.
백라이트 구동부(800)는 호스트 시스템 또는 타이밍 컨트롤러(400)로부터 공급받은 디밍 신호에 따라 펄스폭변조(Pulse Width Modulation; PWM) 신호를 생성하고, PWM 신호에 따라 LED 구동 전압을 생성하여 백라이트 유닛(700)의 복수의 LED 어레이를 구동한다. 백라이트 구동부(800)는 디밍 신호에 따라 PWM 신호의 듀티 사이클을 제어하여 LED 구동 전압을 조절함으로써 백라이트 유닛(700)의 휘도를 제어한다.
타이밍 컨트롤러(400)는 호스트 시스템(도시 생략)으로부터 영상 데이터와, 타이밍 신호들을 공급받는다. 타이밍 신호들은 도트 클럭, 데이터 인에이블 신호, 수직 동기 신호, 수평 동기 신호를 포함한다.
타이밍 컨트롤러(400)는 호스트 시스템으로부터 공급받은 영상 데이터를 화질 보정 등과 같은 다양한 영상 처리를 수행하여 데이터 구동부(300)로 공급한다.
타이밍 컨트롤러(400)는 시스템으로부터 공급받은 입력 타이밍 제어 신호들과 내부 레지스터에 저장된 타이밍 설정 정보(스타트 타이밍, 펄스폭 등)를 이용하여, 데이터 구동부(300)의 구동 타이밍을 제어하는 복수의 데이터 제어 신호들을 생성하여 데이터 구동부(300)로 공급하고, 게이트 구동부(200)의 동작 타이밍을 제어하는 게이트 제어 신호들을 생성하여 게이트 구동부(200)로 공급한다.
감마 전압 생성부(600)는 전압 레벨이 서로 다른 복수의 기준 감마 전압들을 포함하는 기준 감마 전압 세트를 생성하고 기준 감마 전압 세트를 데이터 구동부(300)로 공급한다.
데이터 구동부(300)는 타이밍 컨트롤러(400)로부터 공급된 데이터 제어 신호에 응답하여, 타이밍 컨트롤러(400)로부터 공급된 영상 데이터를 아날로그 신호로 변환하여 패널(100)의 데이터 라인들(DL)로 공급한다. 데이터 구동부(300)는 감마 전압 생성부(800)로부터 공급된 복수의 기준 감마 전압들을 데이터의 계조값에 각각 대응하는 계조 전압들로 세분화한다. 데이터 구동부(300)는 세분화된 계조 전압들을 이용하여 디지털 데이터를 정극성 또는 부극성 아날로그 데이터 전압으로 변환하고, 극성 제어 신호에 따라 일정 단위로 전압 극성이 인버젼되는 데이터 전압을 게이트 라인(GL)에 스캔 펄스가 공급될 때마다 패널(100)의 데이터 라인들(DL)로 각각 공급한다.
데이터 구동부(300)는 복수의 데이터 구동 IC(DIC)로 구성되어 COF(Chip On Film) 등과 같이 회로 필름에 개별적으로 실장되어 패널(100)에 TAB(Tape Automatic Bonding) 방식으로 본딩되거나, COG(Chip On Glass) 방식으로 패널(100) 상에 실장될 수 있다.
게이트 구동부(200)는 복수의 게이트 구동 IC로 구성되고 COF 등과 같이 회로 필름에 실장되어 패널(100)에 TAB 방식으로 본딩되거나, COG 방식으로 패널(100) 상에 실장될 수 있다. 한편, 게이트 구동부(200)는 GIP(Gate In Panel) 방식으로 패널(100)의 TFT 어레이와 함께 동일한 공정으로 TFT 기판 상에 형성되어 패널(100)의 일측부 또는 양측부에 내장될 수 있다.
게이트 구동부(200)는 타이밍 컨트롤러(400)로부터 공급된 게이트 제어 신호들에 따라 쉬프트 동작을 하여 패널(100)의 게이트 라인들(GL)을 순차 구동한다. 게이트 구동부(200)는 각 게이트 라인(GL)의 구동 기간에 TFT의 턴-온 전압인 게이트 하이 전압(VGH)의 스캔 펄스를 해당 게이트 라인(GL)에 공급하고, 비구동 기간에 TFT의 턴-오프 전압인 게이트 로우 교류 전압(VGL_AC)을 각 게이트 라인(GL)에 공급한다.
특히, 게이트 구동부(200)는 각 게이트 라인(GL)의 비구동 기간에는 도 2 및 도 3에 도시된 바와 같이 제1 게이트 로우 전압(VGL1)과 제2 게이트 로우 전압(VGL2)을 교번하면서 가변되는 게이트 로우 AC 전압(VGL_AC)을 공급한다.
도 2 및 도 3을 참조하면, 게이트 구동부(200)는 복수의 게이트 라인(G1, G2, G3, G4, ...)에 게이트 하이 전압(VGH)의 스캔 펄스를 순차적으로 인가하고, 나머지 비구동 기간에 해당하는 TFT의 홀딩 기간에는 제1 게이트 로우 전압(VGL1)과 제2 게이트 로우 전압(VGL2)을 교번하면서 가변되는 게이트 로우 AC 전압(VGL_AC)을 공급한다. 복수의 게이트 라인(G1, G2, G3, G4, ...)에 공급되는 게이트 로우 AC 전압(VGL_AC)은 동일한 위상 및 동일한 전압 레벨로 스윙한다.
도 2를 참조하면, 게이트 구동부(200)는 1 수평기간(1H) 마다 제1 및 제2 게이트 로우 전압(VGL1, VGL2)이 교번적으로 가변되는 구형파 형태의 게이트 로우 교류 전압(VGL_AC)을 복수의 게이트 라인(G1, G2, G3, G4, ...) 각각의 비구동 기간(홀딩 기간)에 공급할 수 있다. 한편, 제1 및 제2 게이트 로우 전압(VGL1, VGL2)은 가변 주기는 1H로 한정되지 않고, 복수의 수평기간 마다 제1 및 제2 게이트 로우 전압(VGL1, VGL2)이 가변할 수 있다. 전원 관리 회로(500)는 1 수평기간(1H) 또는 복수의 수평기간 마다 게이트 로우 전압 레벨(VGL1, VGL2)이 구형파 형태로 가변되는 게이트 로우 AC 전압(VGL_AC)을 생성하여 게이트 구동부(200)로 공급할 수 있다.
도 3을 참조하면, 게이트 구동부(200)는 각 프레임 마다 제1 및 제2 게이트 로우 전압(VGL1, VGL2)이 교번적으로 가변하는 게이트 로우 AC 전압(VGL_AC)을 복수의 게이트 라인(G1, G2, G3, G4, ...) 각각의 비구동 기간(홀딩 기간)에 공급할 수 있다. 게이트 로우 AC 전압(VGL_AC)은 각 프레임의 수직 블랭크 기간(Vblank)에서 전압 레벨이 반전될 수 있다. 전원 관리 회로(500)는 각 프레임마다 게이트 로우 전압 레벨(VGL1, VGL2)이 가변되는 게이트 로우 AC 전압(VGL_AC)을 생성하여 게이트 구동부(200)로 공급한다.
한편, 도 2에 도시된 게이트 로우 AC 전압(VGL_AC)도 각 프레임의 수직 블랭크 기간에서 전압 레벨이 반전될 수 있다. 예를 들면, 한 프레임에서는 제1 게이트 로우 전압(VGL1)과 제2 게이트 로우 전압(VGL2)의 순서로 공급되고, 수직 블랭크 기간에서 그 순서가 반전되어, 다음 프레임에서는 제2 게이트 로우 전압(VGL2)과 제1 게이트 로우 전압(VGL1)의 순서로 공급될 수 있다.
제1 게이트 로우 전압(VGL1)은 잔상 개선을 위해 최적화된 게이트 로우 전압으로 설정되고, 제2 게이트 로우 전압(VGL2)은 수직 크로스토크 개선을 위해 최적화된 게이트 로우 전압으로 설정될 수 있다. 제1 게이트 로우 전압(VGL1)은 스트레스에 의한 TFT 특성의 변화 이전 대비 이후에 TFT의 오프 전류를 증가시키고, 제2 게이트 로우 전압(VGL2)은 TFT 특성의 변화 이전 대비 이후에 TFT의 오프 전류를 감소시킬 수 있다.
예를 들면, 제1 게이트 로우 전압(VGL1)은 잔상 개선을 위해 상대적으로 오프 전류를 증가시킬 수 있는 -2V~-5V의 범위에서 설정될 수 있고, 제2 게이트 로우 전압(VGL2)은 수직 크로스토크 개선을 위해 상대적으로 오프 전류를 감소시킬 수 있는 -10~-12V의 범위에서 설정될 수 있다.
이와 같이, TFT의 홀딩 기간에 해당하는 각 게이트 라인(GL)의 비구동 기간에 잔상 개선을 위해 최적화된 제1 게이트 로우 전압(VGL1)과, 수직 크로스토크 개선을 위해 최적화된 제2 게이트 로우 전압(VGL2)이 교번하는 게이트 로우 AC 전압(VGL_AC)이 공급됨으로써 잔상 발생 수준과 수직 크로스토크 발생 수준을 평균적으로 개선할 수 있다.
또한, TFT의 홀딩 기간에 게이트 로우 AC 전압이 공급됨으로써 TFT의 게이트에 인가되는 바이어스 전압이 감소하여 TFT의 특성 변화를 감소시킬 수 있으므로 TFT의 특성 변화로 인한 화질 저하를 감소시킬 수 있고 양호한 화질을 제공하는 수명을 증가시킬 수 있다.
도 4는 본 발명의 일 실시예에 따른 정극성 및 부극성 화소 전압의 충전 특성을 나타낸 도면이다.
도 4를 참조하면, 게이트 하이 전압(VGH)의 스캔 펄스가 공급되어 TFT가 턴-온된 충전 기간 동안, 정극성의 데이터 신호가 공급된 한 화소는 정극성의 데이터 전압과 공통 전압(Vcom)의 차전압인 정극성의 화소 전압을 충전하고, 부극성의 데이터 신호가 공급된 다른 화소는 공통 전압(Vcom)과 부극성 데이터 전압의 차전압에 해당하는 부극성의 화소 전압을 충전한다. 정극성 및 부극성 데이터 전압은 동일 계조에 대응한다.
게이트 하이 전압(VGH)에서 게이트 로우 AC 전압(VGL_AC)으로 하강하여 TFT가 턴-오프되는 과정에서, 게이트 신호의 변동폭과 TFT의 기생 커패시턴스의 영향을 받아 정극성 및 부극성 화소의 충전 전압은 각각 홀딩 전압으로 하강한다. 제1 게이트 로우 전압(VGL1)과 제2 게이트 로우 전압(VGL2)이 교번적으로 가변되는 게이트 로우 AC 전압(VGL_AC)이 공급되어 TFT가 턴-오프된 홀딩 기간 동안, 정극성 및 부극성 화소의 홀딩 전압을 각각 홀딩한다.
TFT의 홀딩 기간 동안 TFT의 오프 전류에 의해, 정극성 홀딩 전압은 천천히 감소하는 반면, 부극성 홀딩 전압은 상대적으로 빠르게 상승하지만, 제1 게이트 로우 전압(VGL1)과 제2 게이트 로우 전압(VGL2)이 교번하는 게이트 로우 AC 전압(VGL_AC)을 공급하여 홀딩 전압의 변동폭을 감소시킬 수 있으므로, 정극성 및 부극성 화소 전압의 변동 전압(ΔVp = 충전전압 - 홀딩전압) 차이를 감소시킬 수 있다. 이에 따라, 잔상 및 수직 크로스토크의 원인이 되는 정극성 화소 전압 영역의 면적에 해당하는 정극성 화소 실효 전압(pRMS)과, 부극성 화소 전압 영역의 면적에 해당하는 부극성 화소 실효 전압(nRMS)의 차이, 즉 불균일 수준을 감소시킬 수 있으므로 잔상 및 수직 크로스토크를 개선할 수 있다. 이에 대한 구체적인 설명은 다음과 같다.
도 5는 일 실시예에 따른 TFT의 Vth가 전압 스트레스에 네거티브 값으로 쉬프트한 특성을 나타낸 전압에 대한 전류의 그래프이다.
도 5를 참조하면, 전압 스트레스에 의해 TFT의 Vth가 -2V 정도 쉬프트 하였을 때, 게이트 로우 전압이 -12V인 경우 오프 전류는 감소하고, 게이트 로우 전압이 -2V일 때 오프 전류는 크게 증가함을 알 수 있다.
도 6 및 도 7은 비교예 및 일 실시예에 따른 게이트 로우 전압에 따라 각 화소 전압의 홀딩 특성과 실효 전압을 시뮬레이션한 결과를 나타낸 것으로, 도 5에 도시된 스트레스 이전과 이후의 특성을 갖는 TFT를 이용한 것이다.
도 6 및 도 7에서 비교예는 TFT에 게이트 로우 전압(VGL)으로 -2V, -12V 각각 고정적으로 인가한 경우 스트레스 이전 및 이후에 대한 정극성 및 부극성 화소 전압(Vpxl)의 홀딩 특성 및 실효 전압을 나타낸 것이고, 실시예는 TFT에 -2V와 -12V를 교번하는 게이트 로우 AC 전압(VGL_AC)을 인가한 경우 스트레스 이전 및 이후에 대한 정극성 및 부극성 화소 전압(Vpxl)의 홀딩 특성 및 실효 전압을 나타낸 것이다.
아래 표 1을 참조하면, TFT의 충전 기간 동안, 동일 계조에 대응하는 정극성 화소 전압(8.76V)과 부극성 화소 전압(4.84V)을 각각 충전한 각 화소의 TFT에 VGL-12V, VGL_AC, VGL-2V를 각각 인가한 홀딩 기간 동안, VGL-12V, VGL_AC가 인가된 경우, 스트레스 이전 및 이후 모두 오프 전류(Ioff)는 낮은 수준인 반면, VGL-2V가 인가된 경우 스트레스 이전 대비 스트레스 이후 오프 전류(Ioff)가 상대적으로 크게 증가하였음 알 수 있고, VGL_AC는 VGL-12V와 대비하여 스트레스 이전 및 이후 모두에서 오프 전류(Ioff) 더욱 작음을 알 수 있다. ΔVp (= 충전전압 - 홀딩전압)는 VGL-12V의 경우 가장 크고 VGL_AC와 VGL-2V로 갈수록 감소한다.
<표 1>
Figure pat00001
홀딩 기간 동안 VGL-12V가 인가되는 경우, 도 6에 도시된 바와 같이 정극성 화소 전압(Vpxl)의 홀딩 전압은 스트레스 이전 및 이후 모두 동등 수준으로 점진적으로 감소하는 반면, 부극성 화소 전압(Vpxl)의 홀딩 전압은 스트레스 이전 대비 스트레스 이후에 감소하여, 상기 표 1과 같이 스트레스 이전 및 이후 모두 정극성 및 부극성 화소 전압의 홀딩 비율의 편차가 상대적으로 큼을 알 수 있다. 따라서, 도 7에 도시된 바와 같이 스트레스 이전의 정극성 실효 전압(pRMS=8.02-6.17=1.85) 대비 부극성 실효 전압(nRMS=6.17-4.22=1.95)의 DC 불균일 수준(1.85/1.95=95%) 보다, 스트레스 이후의 정극성 실효 전압(pRMS=8.01-6.17=1.84) 대비 부극성 실효 전압(nRMS=6.17-4.19=1.98)의 불균일 수준(1.84/1.98=93%)이 증가하였음을 알 수 있고 이는 잔상 수준이 악화되는 원인이 될 수 있다.
홀딩 기간 동안 VGL-2V가 인가되는 경우, 도 6에 도시된 바와 같이 정극성 화소 전압(Vpxl)의 홀딩 전압은 스트레스 이전 대비 스트레스 이후 감소하는 반면, 부극성 화소 전압(Vpxl)의 홀딩 전압은 스트레스 이전 대비 스트레스 이후 큰 폭으로 증가하여, 상기 표 1과 같이 스트레스 이전 및 이후 모두 정극성 및 부극성 화소 전압의 홀딩 비율의 편차가 상대적으로 큼을 알 수 있다. 따라서, 도 7에 도시된 바와 같이 스트레스 이전의 정극성 실효 전압(pRMS=8.20-6.17=2.03) 대비 부극성 실효 전압(nRMS=6.17-4.28=1.89)의 불균일 수준(2.03/1.89=108%) 보다, 스트레스 이후 정극성 실효 전압(pRMS=8.18-6.17=2.01) 대비 부극성 실효 전압(nRMS=6.17-4.32=1.85)의 불균일 수준(2.01/1.85=109%)이 증가하고, 스트레스 이전의 홀딩 전압의 폭(3.92) 대비 스트레이스 이후의 홀딩 전압의 폭(3.85)도 상대적으로 크게 감소하였음을 알 수 있고, 이는 수직 크로스토크 수준이 악화되는 원인이 될 수 있다.
홀딩 기간 동안 VGL_AC가 인가되는 경우, 도 6에 도시된 바와 같이 정극성 화소 전압(Vpxl)의 홀딩 전압은 스트레스 이전 및 이후 모두 동등 수준으로 점진적으로 감소하고, 부극성 화소 전압(Vpxl)의 홀딩 전압은 스트레스 이전 및 이후 모두 동등 수준으로 점진적으로 상승하여, 상기 표 1과 같이 스트레스 이전 및 이후 모두 정극성 및 부극성 화소 전압의 홀딩 비율의 편차가 감소하였음을 알 수 있다. 따라서, 도 7에 도시된 바와 같이 스트레스 이전의 정극성 실효 전압(pRMS=8.12-6.17=1.95) 대비 부극성 실효 전압(nRMS=6.17-4.22=1.95)의 불균일 수준(100%)과, 스트레스 이후 정극성 실효 전압(pRMS=8.12-6.17=1.95) 대비 부극성 실효 전압(nRMS=6.17-4.19=1.98)의 불균일 수준(1.95/1.98=99%)은 동등 수준으로 비교예(VGL-12V, VGL-2V) 대비 감소하였음을 알 수 있고, 이 결과 잔상 수준 및 수직 크로스토크 수준이 개선됨을 알 수 있다.
이상의 설명은 본 발명을 예시적으로 설명한 것에 불과하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술적 사상에서 벗어나지 않는 범위에서 다양한 변형이 가능할 것이다. 따라서 본 발명의 명세서에 개시된 실시예들은 본 발명을 한정하는 것이 아니다. 본 발명의 범위는 아래의 특허청구범위에 의해 해석되어야 하며, 그와 균등한 범위 내에 있는 모든 기술도 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 패널 200: 게이트 구동부
300: 데이터 구동부 400: 타이밍 컨트롤러
500: 전원 관리 회로 600: 감마 전압 생성부
700: 백라이트 유닛 800: 백라이트 구동부

Claims (4)

  1. TFT를 포함하는 복수의 화소들로 구성된 화소 어레이를 포함하는 패널과,
    상기 화소 어레이에 포함된 복수의 게이트 라인들 각각에 구동 기간에는 상기 TFT의 턴-온 전압의 스캔 펄스를 공급하고, 비구동 기간에는 상기 TFT의 턴-오프 전압인 게이트 로우 교류 전압을 공급하는 게이트 구동부와,
    상기 화소 어레이에 포함된 복수의 데이터 라인들을 구동하는 데이터 구동부와,
    상기 게이트 구동부에 상기 게이트 하이 전압 및 게이트 로우 교류 전압을 생성하여 공급하고, 상기 패널에 직류의 공통 전압을 공급하는 전원 관리 회로를 포함하고,
    상기 게이트 구동부는
    상기 각 게이트 라인의 비구동 기간에 제1 게이트 로우 전압과, 상기 제1 게이트 로우 전압보다 낮은 제2 게이트 로우 전압을 교번적으로 가변하는 상기 게이트 로우 교류 전압을 공급하는 액정 표시 장치.
  2. 청구항 1에 있어서,
    상기 제1 게이트 로우 전압은 스트레스에 의한 상기 TFT 특성의 변화 이전 대비 이후에 상기 TFT의 오프 전류를 증가시키고,
    상기 제2 게이트 로우 전압은 상기 TFT 특성의 변화 이전 대비 이후에 상기 TFT의 오프 전류를 감소시키는 액정 표시 장치.
  3. 청구항 2에 있어서,
    상기 게이트 로우 교류 전압은 각 수평기간마다, 또는 각 프레임마다 상기 제1 게이트 로우 전압 및 제2 게이트 로우 전압을 교번적으로 가변하고,
    상기 게이트 구동부로부터 상기 복수의 게이트 라인에 공급하는 상기 게이트 로우 교류 전압은 동일 위상을 갖고 상기 제1 및 제2 게이트 로우 전압을 교번하는 액정 표시 장치.
  4. 청구항 3에 있어서,
    상기 게이트 로우 교류 전압에서 상기 제1 및 제2 게이트 로우 전압의 공급 순서가 각 프레임의 수직 블랭크 기간에서 반전되는 액정 표시 장치.
KR1020170169517A 2017-12-11 2017-12-11 액정 표시 장치 KR20190069114A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170169517A KR20190069114A (ko) 2017-12-11 2017-12-11 액정 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170169517A KR20190069114A (ko) 2017-12-11 2017-12-11 액정 표시 장치

Publications (1)

Publication Number Publication Date
KR20190069114A true KR20190069114A (ko) 2019-06-19

Family

ID=67104694

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170169517A KR20190069114A (ko) 2017-12-11 2017-12-11 액정 표시 장치

Country Status (1)

Country Link
KR (1) KR20190069114A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11398181B2 (en) 2020-01-03 2022-07-26 Samsung Electronics Co., Ltd. Display module and driving method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11398181B2 (en) 2020-01-03 2022-07-26 Samsung Electronics Co., Ltd. Display module and driving method thereof
US11790836B2 (en) 2020-01-03 2023-10-17 Samsung Electronics Co., Ltd. Display module and driving method thereof

Similar Documents

Publication Publication Date Title
US9478175B2 (en) Backlight unit and liquid crystal display using the same
US9218791B2 (en) Liquid crystal display device and method for driving a liquid crystal display device
KR102538875B1 (ko) 표시 장치
US9852700B2 (en) Liquid crystal display and method for driving the same
JP4859464B2 (ja) 液晶表示装置
WO2013069515A1 (ja) 表示装置およびその駆動方法
KR20140126150A (ko) 액정 표시 장치 및 그 구동 방법
JP2010078802A (ja) 液晶表示装置
US7453430B2 (en) Field sequential liquid crystal display and a driving method thereof
US20070146299A1 (en) Liquid crystal display and method for driving the same
WO2020168600A1 (zh) 改善背光频率变化引起亮暗带的液晶显示器
US9847065B2 (en) Liquid crystal display apparatus
KR20070120279A (ko) 액정표시장치와 그 구동방법
JP4916244B2 (ja) 液晶表示装置
US9082356B2 (en) Liquid crystal display apparatus and method of driving the same
KR102023949B1 (ko) 액정 표시장치 및 그 구동방법
KR20190069114A (ko) 액정 표시 장치
KR101127850B1 (ko) 액정표시장치의 구동회로
KR102250951B1 (ko) 액정표시장치와 이의 구동방법
KR101667048B1 (ko) 액정표시장치
KR102526019B1 (ko) 표시장치
KR101264704B1 (ko) 액정표시장치 및 그의 구동 방법
KR20080047072A (ko) 액정표시장치 및 그의 구동 방법
JP2006099100A (ja) 表示制御回路、表示制御方法、および液晶表示装置
KR101244481B1 (ko) 액정표시장치와 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application