KR20070120279A - 액정표시장치와 그 구동방법 - Google Patents

액정표시장치와 그 구동방법 Download PDF

Info

Publication number
KR20070120279A
KR20070120279A KR1020060054830A KR20060054830A KR20070120279A KR 20070120279 A KR20070120279 A KR 20070120279A KR 1020060054830 A KR1020060054830 A KR 1020060054830A KR 20060054830 A KR20060054830 A KR 20060054830A KR 20070120279 A KR20070120279 A KR 20070120279A
Authority
KR
South Korea
Prior art keywords
liquid crystal
data
compensation
crystal display
voltage
Prior art date
Application number
KR1020060054830A
Other languages
English (en)
Other versions
KR101244485B1 (ko
Inventor
김동우
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020060054830A priority Critical patent/KR101244485B1/ko
Publication of KR20070120279A publication Critical patent/KR20070120279A/ko
Application granted granted Critical
Publication of KR101244485B1 publication Critical patent/KR101244485B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2044—Display of intermediate tones using dithering
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 플리커와 잔상을 최소화하여 표시품질을 향상시키도록 한 액정표시장치와 그 구동방법에 관한 것이다.
이 액정표시장치는 다수의 데이터라인들과 다수의 게이트라인들이 교차하고 다수의 액정셀들이 배치되며, 공통전압이 공급되는 공통전극을 가지는 액정표시패널과; 상기 액정표시패널의 제1 표시부분을 기준으로 최적화된 공통전압을 발생하여 상기 액정표시패널의 공통전극에 공급하는 공통전압원; 상기 액정표시패널의 제1 표시부분과 다른 제2 표시부분에 표시될 디지털 데이터를 보상치가 다른 다수의 디더패턴들을 이용한 프레임 레이트 콘트롤러로 변조하는 변조부; 상기 변조부에 의해 변조된 디지털 데이터와 미변조된 디지털 데이터를 상기 액정표시패널의 데이터라인들에 공급하는 데이터 구동부; 및 상기 액정표시패널의 게이트라인들에 스캔펄스를 공급하는 게이트 구동부를 구비한다.

Description

액정표시장치와 그 구동방법{DRIVING LIQUID CRYSTAL DISPLAY AND APPARATUS FOR DRIVING THE SAME}
도 1은 플리커 및 잔상이 나타나는 원인을 설명하기 위한 파형도.
도 2는 액정표시패널과 그 구동회로를 개략적으로 나타내는 도면.
도 3은 본 발명의 실시예에 따른 액정표시장치의 구동방법을 나타내는 흐름도.
도 4는 도 2에 도시된 'A' 부분의 공통전압 최적화를 나타내는 파형도.
도 5는 도 2에 도시된 'B' 부분의 데이터 전압 변조를 나타내는 파형도.
도 6은 도 2에 도시된 'A' 부분의 공통전압을 최적화한 경우, 'B' 부분의 데이터 전압 변조를 나타내는 파형도.
도 7은 도 2에 도시된 'B' 부분의 공통전압을 최적화한 경우, 'A' 부분의 데이터 전압 변조를 나타내는 파형도.
도 8은 프레임 레이트 콘트롤을 나타내는 도면.
도 9는 디더링 방법을 나타내는 도면.
도 10은 디더패턴을 이용한 프레임 레이트 콘트롤을 나타내는 도면.
도 11a 내지 도 11p는 본 발명의 실시예에 따른 프레임 레이트 콘트롤에 적 용되는 디더패턴들의 일예를 나타내는 도면.
도 12는 본 발명의 실시예에 따른 액정표시장치를 나타내는 블록도.
< 도면의 주요 부분에 대한 부호의 설명 >
121 : 타이밍 콘트롤러 122 : 데이터 구동회로
123A, 123B : 게이트 구동회로 124 : 액정패널
125 : 변조부
본 발명은 액정표시장치에 관한 것으로, 특히 플리커와 잔상을 최소화하여 표시품질을 향상시키도록 한 액정표시장치와 그 구동방법에 관한 것이다.
액정표시장치는 비디오신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시하게 된다. 액티브 매트릭스(Active Matrix) 타입의 액정표시장치는 액정셀마다 스위칭소자가 형성되어 동영상을 표시하기에 유리하다. 스위칭소자로는 주로 박막트랜지스터(Thin Film Transistor; 이하 "TFT"라 함)가 이용되고 있다.
이러한 액정표시장치에서는 액정의 열화와 잔상을 줄이기 위하여 데이터전압의 극성을 도 1과 같이 주기적으로 반전시키는 인버젼 방식으로 구동되고 있다.
도 1을 참조하면, n 번째 프레임기간(Fn)의 스캔타임(1 수평기간) 동안 특정 액정셀에 정극성 데이터전압이 공급된 후, n+1 번째 프레임기간(Fn+1)의 스캔타임 동안 동일한 액정셀에 부극성 데이터전압이 공급된다. n 번째 프레임기간(Fn) 동안, 액정셀은 데이터 드라이브 집적회로(Data Drive IC, D-IC)로부터 출력되는 정극성 데이터전압만큼 충전된 후, TFT의 기생용량 등에 의해 충전전압보다 ΔVp만큼 절대치 전압이 낮은 정극성 전압(Vp(+))을 유지한다. 반면에, n+1 번째 프레임기간(Fn+1) 동안, 액정셀의 전압은 데이터 드라이브 집적회로(Data Drive IC, D-IC)로부터 출력되는 부극성 데이터전압만큼 충전된 후, 신호배선의 기생용량과 TFT의 기생용량 등에 의해 충전전압보다 ΔVp 만큼 절대치 전압이 높은 부극성 전압(Vp(-))을 유지한다. 따라서, 동일한 계조의 데이터전압을 액정셀에 공급한다 하더라도, 액정셀의 휘도는 정극성 데이터전압에 비하여 부극성 데이터전압에서 더 높아진다.
액정셀의 정극성 전압 Vp(+)는 정극성 데이터전압(Vdata(+))과 공통전압(Vcom)의 차전압 즉, Vp(+)=│Vdata(+)-Vcom│이다. 그리고 액정셀의 부극성 전압 Vp(-)는 부극성 데이터전압(Vdata(-))과 공통전압(Vcom)의 차전압 즉, Vp(-)=│Vdata(-)-Vcom│이다.
이렇게 동일 계조의 데이터에서도 데이터전압의 극성이 매 프레임기간마다 반전되면 프레임기간 단위로 휘도가 변동하게 되고 그 결과, 관찰자는 주기적으로 화면이 깜빡이는 플리커 현상을 느끼게 된다. 또한, 이렇게 데이터전압의 극성에 따라 액정셀에 충전되는 전압이 달라지게 되면 데이터의 비대칭성으로 인하여 화면에 잔상이 나타나게 되므로 표시품질이 더 떨어진다.
플리커를 줄이기 위하여, 액정셀의 공통전극에 공급되는 공통전압(Vcom)을 조정하는 방법이 있지만, 이 방법은 액정표시패널의 일부에서만 효과가 있다.
ΔVp는 전술한 바와 같이 신호배선과 TFT의 기생용량 등에 의해 결정된다. 이 때문에 도 2와 같이 신호배선의 RC 지연값이 큰 패널 위치(A)의 ΔVp는 RC 지연값이 상대적으로 작은 패널 위치(B)의 ΔVp에 비하여 더 커진다. 따라서, 액정표시패널(100)의 전면에 동일한 전압으로 인가되는 공통전압(Vcom)을 액정표시패널의 어느 한 부분을 기준으로 최적화하면 다른 부분에서 나타나는 플리커를 해결할 수 없고 오히려, 다른 부분의 플리커를 더 심화시키는 결과를 초래한다.
따라서, 본 발명의 목적은 플리커와 잔상을 최소화하여 표시품질을 향상시키도록 한 액정표시장치와 그 구동방법을 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시장치는 다수의 데이터라인들과 다수의 게이트라인들이 교차하고 다수의 액정셀들이 배치되며, 공통전압이 공급되는 공통전극을 가지는 액정표시패널과; 상기 액정표시패널의 제1 표시부분을 기준으로 최적화된 공통전압을 발생하여 상기 액정표시패널의 공통전극에 공급하는 공통전압원; 상기 액정표시패널의 제1 표시부분과 다른 제2 표시부분에 표시될 디지털 데이터를 보상치가 다른 다수의 디더패턴들을 이용한 프레임 레이트 콘트롤러로 변조하는 변조부; 상기 변조부에 의해 변조된 디지털 데이터와 미변조된 디지털 데이터를 상기 액정표시패널의 데이터라인들에 공급하는 데이터 구동부; 및 상기 액정표시패널의 게이트라인들에 스캔펄스를 공급하는 게이트 구동부를 구비한다.
상기 디더패턴은 상기 액정표시패널에 공급되는 데이터전압의 극성 인버젼 형태에 따라 적어도 하나의 정극성 보상 서브픽셀과 적어도 하나의 부극성 서브픽셀을 포함한다.
상기 디더패턴 내에서 상기 정극성 보상 서브픽셀의 개수와 상기 부극성 서브픽셀의 개수는 동일하다.
상기 정극성 보상 서브픽셀의 보상치에 의해 상기 디지털 데이터의 값은 높아지고, 상기 부극성 보상 서브픽셀의 보상치에 의해 상기 디지털 데이터의 값은 낮아진다.
상기 정극성 보상 서브픽셀의 보상치에 의해 상기 디지털 데이터의 값은 낮아지고, 상기 부극성 보상 서브픽셀의 보상치에 의해 상기 디지털 데이터의 값은 높아진다.
상기 디더패턴은 1 계조 미만의 보상치를 가지며 상기 보상 서브픽셀들의 개수와 위치가 미리 결정된 N(N은 양의 정수) 번째 프레임기간의 제1 디더패턴과; 상기 제1 디더패턴과 보상치, 보상 서브픽셀들의 위치 및 개수가 동일하고, 보상 서브픽셀들의 극성이 상기 제1 디더패턴과 상반되는 N+1 번째 프레임기간의 제2 디더패턴을 포함한다.
상기 액정표시장치는 상기 데이터 구동부, 상기 게이트 구동부 및 상기 변조부를 제어함과 아울러, 상기 변조부에 상기 디지털 비디오 데이터를 공급하고 상기 변조부로부터의 데이터를 상기 데이터 구동회로에 공급하는 타이밍 콘트롤러를 더 구비한다.
상기 변조부는 상기 액정표시패널의 제2 표시부분이 상기 제1 표시부분에 비하여 지연이 작은 부분이면, 상기 제2 표시부분에 정극성 전압으로 공급될 서브픽셀 데이터의 절대치를 높이고, 상기 제2 표시부분에 부극성 전압으로 공급될 서브픽셀 데이터의 절대치를 낮춘다.
상기 변조부는 상기 액정표시패널의 제2 표시부분이 상기 제1 표시부분에 비하여 지연이 큰 부분이면, 상기 제2 표시부분에 정극성 전압으로 공급될 서브픽셀 데이터의 절대치를 낮추고, 상기 제2 표시부분에 부극성 전압으로 공급될 서브픽셀 데이터의 절대치를 높인다.
본 발명의 실시예에 따른 액정표시장치의 구동방법은 다수의 데이터라인들과 다수의 게이트라인들이 교차하고 다수의 액정셀들이 배치되며, 공통전압이 공급되는 공통전극을 가지는 액정표시패널의 구동방법에 있어서, 상기 액정표시패널의 제1 표시부분을 기준으로 최적화된 공통전압을 발생하여 상기 액정표시패널의 공통전극에 공급하는 단계; 상기 액정표시패널의 제1 표시부분과 다른 제2 표시부분에 표시될 디지털 데이터를 보상치가 다른 다수의 디더패턴들을 이용한 프레임 레이트 콘트롤러로 변조하는 단계; 상기 디지털 데이터와 미변조된 디지털 데이터를 상기 액정표시패널의 데이터라인들에 공급하는 단계; 및 상기 액정표시패널의 게이트라 인들에 스캔펄스를 공급하는 단계를 포함한다.
이하, 도 3 내지 도 12를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 3을 참조하면, 본 발명의 실시예에 따른 액정표시장치의 구동방법은 패널의 특정부분을 기준으로 공통전압(Vcom)을 최적화한 후에, 다른 부분에 표시될 데이터 전압을 변조하여 액정표시패널의 전체 표시면에서 플리커와 잔상을 최소화한다.
도 2의 액정표시패널에서 RC 지연이 큰 'A' 부분을 기준으로 공통전압(Vcom)을 최적화하고, RC 지연이 상대적으로 작은 'B' 부분에 표시될 데이터를 변조하는 실시예를 가정하여 설명하면 다음과 같다.
본 발명의 실시예에 따른 액정표시장치의 구동방법은 RC 지연이 큰 'A' 부분에서 공통전압(Vcom)을 계조가 같은 정극성 데이터전압과 부극성 데이터전압의 중심점보다 낮추어 도 4와 같이 'A' 부분에 존재하는 액정셀에 유지되는 정극성 전압(Vp(+))과 부극성 전압(Vp(-))의 대칭성을 맞추어 A 부분에서 플리커와 잔상을 최소화한다. 이렇게 공통전압(Vcom)을 상기 중심점보다 낮추면 도 5의 좌측 파형과 같이 RC 지연이 상대적으로 작은 'B' 부분에 존재하는 액정셀의 정극성 전압(Vp(+))이 부극성 전압(Vp(-))보다 더 작게 된다.
액정셀의 정극성 전압(Vp(+))과 부극성 전압(Vp(-))이 비대칭적으로 남은 패널 부분에서 플리커와 잔상을 해결하기 위하여, 본 발명은 도 5의 우측파형과 같이 'B' 부분에 표시될 정극성 데이터전압(Vdata)의 절대치전압을 더 높게 변 조(Vp(+)')하는 반면, 부극성 데이터전압(Vdata)의 절대치전압을 더 낮게 변조(Vp(-)')한다. 그 결과, 'B' 부분에서 액정셀에 동일한 계조의 정극성 데이터전압과 부극성 데이터전압을 공급한다고 할 때 본 발명은 'B' 부분에 존재하는 액정셀의 정극성 전압 Vp(+)과 부극성 전압 Vp(-)을 동일하게 하여 B 부분에서도 플리커와 잔상을 최소화할 수 있다.
도 4 및 도 5에서, 'Vdata(+)'와 'Vdata(-)'는 데이터 드라이브 집적회로(D-IC)로부터 출력되는 정극성, 부극성 아날로그 데이터전압, 'VGH'와 'VGL'은 게이트 드라이브 집적회로로부터 출력되는 게이트 펄스(또는 스캔펄스)의 스윙전압, 'ΔVdata(+)'와 'ΔVdata(-)'는 액정셀에 공급되는 아날로그 데이터전압의 변조양을 각각 나타낸다.
결과적으로, 본 발명의 실시예에 따른 액정표시장치의 구동방법은 도 2에 도시된 액정표시패널에서 RC 지연이 큰 'A' 부분을 기준으로 플리커와 잔상을 제거하기 위하여 공통전압(Vcom)을 낮추면 도 6과 같이 'B'부분의 액정셀들에 표시될 정극성 데이터전압(Vp(+))의 절대치 전압을 높이는 반면에, 부극성 데이터전압(Vp(-))의 절대치 전압을 낮춘다. 즉, 본 발명은 RC 지연이 큰 패널 위치를 기준으로 공통전압(Vcom)을 최적화하였다면, RC 지연이 상대적으로 작은 패널 위치에 존재하는 액정셀들의 데이터 전압 파형 전체를 올려 준다.
반면에, 도 2에 도시된 액정표시패널에서 RC 지연이 상대적으로 작은 'B' 부분을 기준으로 플리커와 잔상을 제거하기 위하여 공통전압(Vcom)을 높이면 도 7과 같이 'A'부분의 액정셀들에 표시될 정극성 데이터전압(Vp(+))의 절대치 전압을 낮 추는 반면에, 부극성 데이터전압(Vp(-))의 절대치 전압을 높인다. 즉, 본 발명은 RC 지연이 작은 패널 위치를 기준으로 공통전압(Vcom)을 최적화하였다면, RC 지연이 상대적으로 큰 패널 위치에 존재하는 액정셀들의 데이터 전압 파형 전체를 낮춘다.
도 6 및 도 7과 같이 액정셀의 정극성 전압과 부극성 전압의 대칭성을 맞추기 위하여, 데이터 전압을 쉬프트할 때 그 쉬프트 전압을 1 계조 미만의 미세한 전압 범위로 조절할 필요가 있다. 이를 위하여, 본 발명은 데이터전압의 쉬프트가 필요한 패널 위치에 디더패턴을 이용한 프레임 레이트 콘트롤(Frame Rate Control, 이하, "FRC"라 함)을 적용한다.
먼저, 휘도를 미세 조정하기 위한 휘도보상기법으로써 기존에 알려진 픽셀 단위의 디더링 방법과 프레임 레이트 콘트롤 방법의 동작 원리에 대하여 도 8 내지 도 10을 결부하여 간략히 설명하기로 한다. 여기서, 픽셀은 컬러 액정표시장치에서 R(적) 서브픽셀, G(녹) 서브픽셀, 및 B(청) 서브픽셀을 포함한다.
1 계조 미만의 소수 계조로 휘도를 미세하게 조정하기 위하여, FRC 방법은 보상치를 시간적으로 분산시킨다. 예컨대, 도 8의 (a)와 같이 4 개의 프레임기간 중 1 개의 프레임기간 동안 디지털 비디오 데이터에 보상치 '1'을 가산하면 그 픽셀의 계조값이 "디지털 비디오 데이터의 계조값+1/4"로 된다. 또한, 도 8의 (b)와 같이 4 개의 프레임기간 중 2 개의 프레임기간 동안 디지털 비디오 데이터에 보상치 '1'을 가산하면 그 픽셀의 계조값이 "디지털 비디오 데이터의 계조값+1/2"으로 변하게 되고, 도 15의 (c)와 같이 4 개의 프레임기간 중 3 개의 프레임기간 동안 디지털 비디오 데이터에 보상치 '1'을 가산하면 그 픽셀의 계조값이 "디지털 비디오 데이터의 계조값+3/4"으로 변하게 된다.
디더링 방법은 1 계조 미만의 소수 계조로 휘도를 미세하게 조정하기 위하여, 다수의 픽셀들을 포함한 디더패턴 내에서 보상치가 가산되는 픽셀의 개수를 다르게 하여 보상치를 공간적으로 분산시킨다. 예컨대, 도 9의 (a)와 같이 2(픽셀)×2(픽셀) 매트릭스의 디더패턴을 가정할 때, 그 디더패턴 내의 픽셀들 중에서 1 개의 픽셀에 공급될 디지털 비디오 데이터에 보상치 '1'을 가산하면 그 디더패턴의 계조값은 1/4 계조만큼 높아지고, 도 9의 (b)와 같이 디더패턴 내의 픽셀들 중에서 2 개의 픽셀에 공급될 디지털 비디오 데이터에 보상치 '1'을 가산하면 그 디더패턴의 계조값은 1/2 계조만큼 높아진다. 그리고 도 9의 (c)와 같이 디더패턴 내의 픽셀들 중에서 3개의 픽셀에 공급될 디지털 비디오 데이터에 보상치 '1'을 가산하면 그 디더패턴의 계조값은 3/4 계조만큼 높아진다.
디더패턴을 이용한 FRC는 1 계조 미만의 소수 계조로 휘도를 미세하게 조정하기 위하여, 다수의 픽셀들을 포함한 디더패턴 내에서 보상치가 가산되는 픽셀의 개수를 다르게 하여 보상치를 공간적으로 분산시킴과 아울러, 그 보상치를 시간적으로 분산시킨다. 예컨대, 도 10의 (a)와 같이 2(픽셀)×2(픽셀) 매트릭스의 디더패턴을 가정할 때, 4 개의 프레임기간 동안 4 개의 픽셀들 중 1 개의 픽셀에 보상치 '1 '을 가산하는 1/4 디더패턴들을 적용하면 4 개의 프레임기간 동안 디더패턴의 계조가 1/4 계조 만큼 높아지고, 4 개의 프레임기간 동안 4 개의 픽셀들 중 2 개의 픽셀에 보상치 '1 '을 가산하는 1/2 디더패턴들을 적용하면 4 개의 프레임기 간 동안 디더패턴의 계조가 1/2 계조 만큼 높아진다. 그리고 4 개의 프레임기간 동안 4 개의 픽셀들 중 3 개의 픽셀에 보상치 '1 '을 가산하는 3/4 디더패턴들을 적용하면 4 개의 프레임기간 동안 디더패턴의 계조가 3/4 계조 만큼 높아진다.
이와 같은 디더링 방법이나 FRC는 본 발명에 적용하면 플리커와 잔상을 해결할 수 없을 뿐 아니라, 오히려 화질 저하를 초래할 수 있다. 이는 도 8 내지 도 10과 같은 기존 디더링방법이나 FRC는 액정셀에 충전되는 데이터의 극성에 관계없이 미리 정해진 픽셀에 휘도 보상치를 가산하여 휘도와 색감의 변화를 수반하기 때문이다.
본 발명은 액정셀의 정극성 전압과 부극성 전압의 대칭성을 맞추기 위하여 아래의 조건들을 만족하는 FRC를 이용한다.
(1) 기존 디더링방법과 FRC와 같이 픽셀 단위로 보상치를 적용하는 것이 아니라 R, G 및 B 서브픽셀 각각에서 데이터의 극성에 따라 보상치를 가산 또는 감산하여야 한다.
(2) R, G 및 B 서브픽셀들 각각에서 정극성 전압으로 보상되는 서브픽셀들의 개수와 부극성 전압으로 보상되는 서브픽셀들의 개수를 동일하게 하여야 한다.
(3) R, G 및 B 서브픽셀들 각각에서 어느 한 극성으로만 보상이 이루어지지 않도록 다수의 디더패턴 쌍으로 FRC가 적용된다. 이 때문에 본 발명의 FRC는 기존 FRC보다 프레임 수를 2 배로 증가시킨다. 디더패턴쌍은 동일한 보상치를 가지며 보상 픽셀의 위치와 개수가 동일하고 극성이 서로 상반된다.
이러한 조건들을 만족하는 본 발명의 실시예에 따른 디더패턴들의 예는 도 11a 내지 도 11p와 같다.
도 11a 내지 도 11p를 참조하면, 본 발명의 실시예에 따른 디더패턴들은 16 개의 프레임기간 동안 분산되며, 보상 픽셀들의 개수에 따라 1/8, 2/8, 3/8, 4/8, 5/8, 6/8, 7/8 등의 보상치를 갖는다. 이러한 디더패턴들은 12(서브픽셀)×4(서브픽셀)의 크기를 가진다.
이러한 디더패턴들로 데이터전압이 변조되는 데이터들은 수평방향에서 두 서브픽셀들 간격으로 극성이 반전되고 수직방향에서 1 서브픽셀 간격으로 극성이 반전되는 수평 2 도트 인버젼 형태로 액정표시패널에 공급된다.
N 번째 프레임기간 동안 적용되는 디더패턴과 N+1 번째 프레임기간 동안 적용되는 디더패턴을 포함한 한 쌍의 디더패턴은 보상치가 가감되는 서브픽셀들의 개수와 위치가 동일하며, 극성이 서로 상반된다. 또한, 각 디더패턴에서 정극성 전압으로 보상치가 가감되는 서브픽셀들의 개수와 부극성 전압으로 보상치가 가감되는 서브픽셀들의 개수가 동일하다.
보상치 1/8의 디더패턴을 예로 들어, 본 발명의 실시예에 따른 FRC를 살명하기로 한다.
x를 좌에서 우로 순번이 1씩 증가하는 횡방향이라 하고, y를 위에서 아래로 순번이 1씩 증가하는 종방향이라 하고 보상치가 적용되는 픽셀을 'P[x,y]'로 가정할 때, 제1 프레임기간(Frame1) 동안 제1 디더패턴에서 보상치 '1'이 가산 또는 감산되는 정극성 서브픽셀들은 도 11a와 같이 P[1,1], P[8,3] 및 P[9,3]이고, 보상치 '1'이 가산 또는 감산되는 부극성 서브픽셀들은 P[2,1], P[3,1] 및 P[7,3]이므로 정극성 서브픽셀들의 개수와 부극성 서브픽셀들의 개수가 동일하다. 제2 프레임기간(Frame2) 동안 적용되는 제2 디더패턴은 보상 서브픽셀들의 개수와 위치가 상기 제1 디더패턴과 동일하고 극성이 상반된다. 즉, 제2 디더패턴에서 보상치 '1'이 가산 또는 감산되는 부극성 서브픽셀들은 도 11a와 같이 P[1,1], P[8,3] 및 P[9,3]이고, 보상치 '1'이 가산 또는 감산되는 정극성 서브픽셀들은 P[2,1], P[3,1] 및 P[7,3]이므로 보상치가 적용되는 정극성 서브픽셀들의 개수와 부극성 서브픽셀들의 개수가 동일하다.
RC 지연이 큰 패널 부분(A)을 기준으로 공통전압(Vcom)이 최적화된 경우에, 상대적으로 RC 지연이 작은 패널 부분(B)에 표시될 디지털 비디오 데이터 중, 정극성 데이터전압으로 액정표시패널에 공급되는 디지털 데이터는 도 6의 데이터 쉬프트 조건을 만족하도록 상기 제1 디더패턴에 의해 제1 프레임기간 동안 '1'이 가산되어 그 데이터 값이 증가된다. 즉, 서브픽셀들 P[1,1], P[8,3] 및 P[9,3]에 표시될 정극성 데이터 전압은 절대치 전압이 증가한다. 반면에, 상기 B 부분에 표시될 디지털 비디오 데이터 중, 부극성 데이터전압으로 액정표시패널에 공급되는 디지털 데이터는 도 6의 데이터 쉬프트 조건을 만족하도록 상기 제1 디더패턴에 의해 제1 프레임기간 동안 '1'이 감산되어 그 데이터 값이 감소된다. 즉, 서브픽셀들 P[2,1], P[3,1] 및 P[7,3]에 표시될 부극성 데이터 전압은 절대치 전압이 감소한다.
지연이 큰 패널 부분(A)을 기준으로 공통전압(Vcom)이 최적화된 경우에, 상기 B 부분에 표시될 디지털 비디오 데이터 중, 정극성 데이터전압으로 액정표시패 널에 공급되는 디지털 데이터는 도 6의 데이터 쉬프트 조건을 만족하도록 제2 프레임기간(Frame2) 동안 상기 제2 디더패턴에 의해 '1'이 가산되어 그 데이터 값이 증가된다. 즉, 서브픽셀들 P[2,1], P[3,1] 및 P[7,3]에 표시될 정극성 데이터 전압은 절대치 전압이 증가한다. 반면에, 제2 프레임기간 동안 상기 B 부분에 표시될 디지털 비디오 데이터 중, 부극성 데이터전압으로 액정표시패널에 공급되는 디지털 데이터는 도 6의 데이터 쉬프트 조건을 만족하도록 상기 제2 디더패턴에 의해 '1'이 감산되어 그 데이터 값이 감소된다. 즉, 서브픽셀들 P[1,1], P[8,3] 및 P[9,3]에 표시될 부극성 데이터 전압은 절대치 전압이 감소한다.
RC 지연이 작은 패널 부분(B)을 기준으로 공통전압(Vcom)이 최적화된 경우에, RC 지연이 큰 패널 부분(A)에 표시될 디지털 비디오 데이터 중, 정극성 데이터전압으로 액정표시패널에 공급되는 디지털 데이터는 도 7의 데이터 쉬프트 조건을 만족하도록 상기 제1 디더패턴에 의해 제1 프레임기간 동안 '1'이 감산되어 그 데이터 값이 감소된다. 즉, 서브픽셀들 P[1,1], P[8,3] 및 P[9,3]에 표시될 정극성 데이터 전압은 절대치 전압이 낮아진다. 반면에, 상기 A 부분에 표시될 디지털 비디오 데이터 중, 부극성 데이터전압으로 액정표시패널에 공급되는 디지털 데이터는 도 7의 데이터 쉬프트 조건을 만족하도록 상기 제1 디더패턴에 의해 제1 프레임기간 동안 '1'이 가산되어 그 데이터 값이 증가된다. 즉, 서브픽셀들 P[2,1], P[3,1] 및 P[7,3]에 표시될 부극성 데이터 전압은 절대치 전압이 높아진다.
상기 B 부분을 기준으로 공통전압(Vcom)이 최적화된 경우에, 상기 A 부분에 표시될 디지털 비디오 데이터 중, 정극성 데이터전압으로 액정표시패널에 공급되는 디지털 데이터는 도 7의 데이터 쉬프트 조건을 만족하도록 제2 프레임기간(Frame2) 동안 상기 제2 디더패턴에 의해 '1'이 감되어 그 데이터 값이 감소된다. 즉, 서브픽셀들 P[2,1], P[3,1] 및 P[7,3]에 표시될 정극성 데이터 전압은 절대치 전압이 낮아진다. 반면에, 제2 프레임기간 동안 상기 A 부분에 표시될 디지털 비디오 데이터 중, 부극성 데이터전압으로 액정표시패널에 공급되는 디지털 데이터는 상기 제2 디더패턴에 의해 '1'이 가산되어 그 데이터 값이 증가된다. 즉, 서브픽셀들 P[1,1], P[8,3] 및 P[9,3]에 표시될 부극성 데이터 전압은 절대치 전압이 높아진다.
이 이외에 다른 1/8의 디더패턴들도 액정표시패널의 인버젼 형태에 따라 극성이 결정되며, 도 6 또는 도 7의 데이터 쉬프트 기준에 따라 보상 서브픽셀에 대응하는 보상치의 가산 또는 감산이 결정된다.
다른 보상치의 디더패턴들은 보상치에 따라 보상 서브픽셀들의 개수와 위치만 1/8 디더패턴과 다르고, 1/8 디더패턴의 설계기준과 마찬가지로 보상 서브픽셀들의 극성만 서로 상반되는 두 개의 디더패턴들이 연속되는 2 개의 프레임기간 동안 적용되며, 도 6 또는 도 7의 데이터 쉬프트 기준으로 보상 서브픽셀들에 표시될 디지털 비디오 데이터를 증가 또는 감소 방향으로 변조한다.
본 발명의 실시예에 따른 디더패턴은 도 11a 내지 도 11p에 한정되는 것이 아니라, 상기 디더패턴의 설계조건 하에서 다양한 형태로 설계될 수 있다.
도 12는 본 발명의 실시예에 따른 액정표시장치를 나타낸다.
도 12를 참조하면, 본 발명의 실시예에 따른 액정표시장치는 액정표시패 널(124)의 데이터라인들(D1 내지 Dm)에 데이터 전압을 공급하기 위한 데이터 구동회로(122), 액정패널(124)의 게이트라인들(G1 내지 Gn)에 스캔펄스를 순차적으로 공급하기 위한 제1 및 제2 게이트 구동회로(123A, 83B), 액정표시패널(124)의 일부분에 표시될 디지털 비디오 데이터를 변조하기 위한 변조부(125), 데이터 구동회로(122)와 게이트 구동회로(123A, 83B) 및 변조부(125)를 제어하기 위한 타이밍 콘트롤러(121)를 구비한다.
액정패널(124)은 두 장의 유리기판 사이에 액정이 주입되며, 그 하부 유리기판 상에 데이터라인들(D1 내지 Dm)과 게이트라인들(G1 내지 Gn)이 상호 직교되도록 형성된다. 데이터라인들(D1 내지 Dm)과 게이트라인들(G1 내지 Gn)의 교차부에 형성된 TFT는 게이트라인(G1 내지 Gn)으로부터의 스캔펄스에 응답하여 데이터라인들(D1 내지 Dm) 상의 데이터를 액정셀(Clc)에 공급하게 된다. 이를 위하여, TFT의 게이트전극은 게이트라인(G1 내지 Gn)에 접속되며, 소스전극은 데이터라인(D1 내지 Dm)에 접속된다. TFT의 드레인전극은 액정셀(Clc)의 화소전극에 접속된다. 화소전극과 대향하는 공통전극에는 공통전압(Vcom)이 공급된다. 공통전압(Vcom)은 전술한 실시예와 같이 액정표시패널(124)의 특정 부분(이하, "Vcom 최적화 기준 부분"이라 함)을 기준으로 최적화된다. 이 공통전압(Vcom)은 게이트 펄스의 스윙전압으로써 게이트 구동회로들(123A, 83B)에 공급될 게이트 하이 전압(VGH) 및 게이트 로우 전압(VGL), 데이터 구동회로(32)에 공급될 아날로그 감마전압과 함께 도시되지 않은 직류-직류 변환기(DC-DC Convertor)로부터 발생된다.
도면부호 'Cst'는 스토리지 커패시터(Storage Capacitor)이다. 스토리지 커 패시터(Cst)는 k(단, k는 1과 n 사이의 양의 정수) 번째 게이트라인에 접속된 액정셀(Clc)과 k-1 번째의 전단 게이트라인 사이에 형성되는 '공통 게이트(Common gata) 방식의 커패시터'로 구현될 수 있고 또한, k 번째 게이트라인에 접속된 액정셀(Clc)과 별도의 공통라인 사이에 형성되는 '공통 스토리지(Common storage) 방식의 커패시터'로 구현될 수도 있다.
이러한 액정표시패널(124)은 해상도 증가와 함께 대형화되고 있다. 대형 패널(124)에서 게이트라인들(G1 내지 Gn)의 신호 지연을 줄이기 위하여, 게이트 구동회로들(123A, 83B)는 타이밍 콘트롤러(121)의 제어 하에 패널의 양측에 게이트 구동회로들(123A, 83B)을 설치하고 각 게이트라인들(123A, 83B)에 게이트펄스(또는 스캔펄스)를 동시에 공급한다.
변조부(125)에는 상기 Vcom 최적화 기준 부분을 제외한 다른 부분들(이하, "변조 대상부분"이라 함)에 대한 변조 데이터들을 공간적 및 시간적으로 분산시키기 위한 도 11a 내지 도 11p와 같은 디더패턴들이 저장되어 있다. 이러한 디더패턴들은 룩업 테이블로 저장된다. 이 변조부(125)는 동기신호들(H, V)과 클럭신호(CLK)에 기초하여 타이밍 콘트롤러(121)로부터 입력되는 디지털 비디오 데이터(RGB)의 표시위치를 판단하고 프레임 수를 판단한다. 이 변조부(125)는 타이코콘트롤러(121)로부터의 디지털 비디오 데이터가 액정표시패널(124)에서 변조 대상부분에 표시될 데이터로 판단되면 그 디지털 비디오 데이터와 표시위치와 프레임수를 어드레스로 하여 룩업 테이블에 저장된 디더패턴을 선택하고 그 디더패턴 내의 보상 서브픽셀에 해당하는 디지털 비디오 데이터(RGB)에 대한 보상 데이터(R'G'B" 를 출력한다. 디더패턴의 보상 데이터는 액정표시패널(84)의 변조 대상부분과 액정표시패널(84)에 공급되는 데이터의 극성에 따라 도 6 또는 도 7의 기준으로 미리 결정되어 있다.
변조부(125)의 룩업 테이블에 등재된 변조 데이터는 다음과 같이 결정된다.
실시예1 (도 2의 액정표시패널에서 Vcom이 RC 지연이 큰 'A' 부분으로 최적화된 경우)
R'(+) > R
G'(+) > G
B'(+) > B
R'(-) < R
G'(-) < G
B'(-) < B
여기서, R'(+),G'(+) 및 B'(+)는 RC 지연이 작은 'B' 부분에 표시되고 데이터 구동회로(32)에 의해 정극성 아날로그 데이터전압으로 변환될 디지털 비디오 데이터이고, R'(-),G'(-) 및 B'(-)는 'B' 부분에 표시되고 데이터 구동회로(122)에 의해 부극성 아날로그 데이터전압으로 변환될 디지털 비디오 데이터이다. 위 조건 하에 미리 결정된 변조 데이터(R'G'B)를 이용하여, 변조부(125)는 액정표시패널(124)에서 RC 지연이 큰 부분을 기준으로 공통전압(Vcom)이 최적화되었다면, 상대적으로 RC 지연이 작은 부분에 정극성 아날로그 데이터전압으로 표시될 디지털 비디오 데이터(RGB) '180'을 디더패턴을 선택하여 '182+k로 변조(R'G'B')하여 타이 밍 콘트롤러(121)에 공급하는 반면, 부극성 아날로그 데이터전압으로 표시될 디지털 비디오 데이터(RGB) '180'을 디더패턴을 선택하여 '182-k'로 변조(R'G'B')하여 타이밍 콘트롤러(121)에 공급한다. 여기서, k는 1 계조 미만의 계조값으로 디더패턴의 보상치에 의해 결정된다.
실시예2 (도 2의 액정표시패널에서 Vcom이 RC 지연이 작은 'B' 부분으로 최적화된 경우)
R'(+) < R
G'(+) < G
B'(+) < B
R'(-) > R
G'(-) > G
B'(-) > B
이 조건 하에 미리 결정된 변조 데이터(R'G'B)를 이용하여, 변조부(125)는 액정표시패널(124)에서 RC 지연이 작은 부분을 기준으로 공통전압(Vcom)이 최적화되었다면, 상대적으로 RC 지연이 큰 부분에 정극성 아날로그 데이터전압으로 표시될 디지털 비디오 데이터(RGB) '180'을 디더패턴을 선택하여 '180-k'로 변조(R'G'B')하여 타이밍 콘트롤러(121)에 공급하는 반면, 부극성 아날로그 데이터전압으로 표시될 디지털 비디오 데이터(RGB) '180'을 디더패턴을 선택하여 '180-k'로 변조(R'G'B')하여 타이밍 콘트롤러(121)에 공급한다.
데이터 구동회로(122)는 타이밍 콘트롤러(121)로부터 입력되는 디지털 비디 오 데이터(RGB, R'G'B')를 타이밍 콘트롤러(121)의 제어하에 액정표시패널(84)의 인버젼 형태에 따라 정극성 또는 부극성 아날로그 감마전압으로 변환하고, 그 아날로그 감마전압을 아날로그 데이터전압으로써 데이터라인들(D1 내지 Dm)에 공급한다.
제1 및 제2 게이트 구동회로(123A, 83B)는 타이밍 콘트롤러(121)의 제어 하에 동시에 동작하여 게이트라인들(G1 내지 Gn)에 순차적으로 스캔펄스를 공급한다.
타이밍 콘트롤러(121)는 수직/수평 동기신호(V,H)와 클럭(CLK)을 이용하여 게이트 구동회로들(123A, 83B)을 제어하기 위한 게이트 제어신호(GDC1, GDC2)와 데이터 구동회로(122)를 제어하기 위한 데이터 제어신호(DDC)를 발생한다. 데이터 제어신호(DDC)는 소스 스타트 펄스(SSP), 소스 쉬프트 클럭(SSC), 제1 소스 출력신호(SOE1), 제1 소스 출력신호(SOE1), 극성신호(POL) 등을 포함한다. 게이트 제어신호(GDC)는 게이트 쉬프트 클럭(GSC), 게이트 출력신호(GOE), 게이트스타트 펄스(GSP) 등을 포함한다. 또한, 타이밍 콘트롤러(121)는 디지털 비디오 데이터(RGB)를 변조부(125)에 공급하고 변조부(125)로부터의 디지털 비디오 데이터(R'G'B')를 데이터 구동회로(122)에 공급한다.
한편, 변조부(125)는 변조 대상 영역이 결정되면 그에 따라 보상치가 미리 결정된 룩업 테이블을 이용하는 구성이지만, 보상치가 저장된 메모리, 연산기 및 연산기 선택회로를 포함하여 변조 대상 영역의 지연값에 따라 실시간적으로 보상치를 입력 디지털 비디오 데이터에 가산 또는 감산하는 회로로도 구현 가능하다.
상술한 바와 같이, 본 발명에 따른 액정표시장치와 그 구동방법은 액정표시패널의 Vcom 최적화 기준 부분을 기준으로 공통전압(Vcom)을 최적화하여 그 부분에서 플리커와 잔상현상이 나타나지 않도록 함과 아울러, Vcom 최적화 기준 부분 이외의 변조 대상부분에 표시될 데이터를 변조하여 액정표시패널의 표시면 전체에서 플리커와 잔상이 나타나지 않도록 한다.
나아가, 본 발명은 상기 변조 대상부분에서 데이터 쉬프트를 1계조 미만의 범위로 세밀하게 조절함으로써 플리커와 잔상을 정밀하게 제어할 수 있도록 FRC를 적용한다. 본 발명의 FRC는 휘도를 가변하는 것이 아니라 데이터의 대칭성을 맞추는 것이므로 데이터 쉬프트 방향을 각 서브픽셀의 극성에 따라 다르게 제어하고 디더패턴 내에서 보상치가 각각 적용되는 정극성 데이터와 부극성 데이터의 개수를 동일하게 한다. 또한, 본 발명의 FRC는 동일한 보상치를 가지며 보상 픽셀들의 개수와 위치가 동일하고 데이터의 극성이 서로 상반되는 디더패턴 쌍을 연속되는 2 개의 프레임기간 적용하여 정극성 데이터전압과 부극성 데이터전압의 대칭성을 맞출 뿐 아니라, 액정분자들이 한 방향으로만 구동하는 것에 의한 초래되는 스트레스를 예방할 수 있다.
이 결과, 본 발명의 액정표시장치는 플리커와 잔상이 없는 고품위의 화질을 구현할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발 명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (15)

  1. 다수의 데이터라인들과 다수의 게이트라인들이 교차하고 다수의 액정셀들이 배치되며, 공통전압이 공급되는 공통전극을 가지는 액정표시패널과;
    상기 액정표시패널의 제1 표시부분을 기준으로 최적화된 공통전압을 발생하여 상기 액정표시패널의 공통전극에 공급하는 공통전압원;
    상기 액정표시패널의 제1 표시부분과 다른 제2 표시부분에 표시될 디지털 데이터를 보상치가 다른 다수의 디더패턴들을 이용한 프레임 레이트 콘트롤러로 변조하는 변조부;
    상기 변조부에 의해 변조된 디지털 데이터와 미변조된 디지털 데이터를 상기 액정표시패널의 데이터라인들에 공급하는 데이터 구동부; 및
    상기 액정표시패널의 게이트라인들에 스캔펄스를 공급하는 게이트 구동부를 구비하는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 디더패턴은 상기 액정표시패널에 공급되는 데이터전압의 극성 인버젼 형태에 따라 적어도 하나의 정극성 보상 서브픽셀과 적어도 하나의 부극성 서브픽셀을 포함하고;
    상기 디더패턴 내에서 상기 정극성 보상 서브픽셀의 개수와 상기 부극성 서브픽셀의 개수는 동일한 것을 특징으로 하는 액정표시장치.
  3. 제 2 항에 있어서,
    상기 정극성 보상 서브픽셀의 보상치에 의해 상기 디지털 데이터의 값은 높아지고,
    상기 부극성 보상 서브픽셀의 보상치에 의해 상기 디지털 데이터의 값은 낮아지는 것을 특징으로 하는 액정표시장치.
  4. 제 2 항에 있어서,
    상기 정극성 보상 서브픽셀의 보상치에 의해 상기 디지털 데이터의 값은 낮아지고,
    상기 부극성 보상 서브픽셀의 보상치에 의해 상기 디지털 데이터의 값은 높아지는 것을 특징으로 하는 액정표시장치.
  5. 제 2 항 또는 제 3 항에 있어서,
    상기 디더패턴은,
    1 계조 미만의 보상치를 가지며 상기 보상 서브픽셀들의 개수와 위치가 미리 결정된 N(N은 양의 정수) 번째 프레임기간의 제1 디더패턴과;
    상기 제1 디더패턴과 보상치, 보상 서브픽셀들의 위치 및 개수가 동일하고, 보상 서브픽셀들의 극성이 상기 제1 디더패턴과 상반되는 N+1 번째 프레임기간의 제2 디더패턴을 포함하는 것을 특징으로 하는 액정표시장치.
  6. 제 1 항에 있어서,
    상기 데이터 구동부, 상기 게이트 구동부 및 상기 변조부를 제어함과 아울러, 상기 변조부에 상기 디지털 비디오 데이터를 공급하고 상기 변조부로부터의 데이터를 상기 데이터 구동회로에 공급하는 타이밍 콘트롤러를 더 구비하는 것을 특징으로 하는 액정표시장치.
  7. 제 1 항에 있어서,
    상기 변조부는,
    상기 액정표시패널의 제2 표시부분이 상기 제1 표시부분에 비하여 지연이 작은 부분이면, 상기 제2 표시부분에 정극성 전압으로 공급될 서브픽셀 데이터의 절대치를 높이고, 상기 제2 표시부분에 부극성 전압으로 공급될 서브픽셀 데이터의 절대치를 낮추는 것을 특징으로 하는 액정표시장치.
  8. 제 1 항에 있어서,
    상기 변조부는,
    상기 액정표시패널의 제2 표시부분이 상기 제1 표시부분에 비하여 지연이 큰 부분이면, 상기 제2 표시부분에 정극성 전압으로 공급될 서브픽셀 데이터의 절대치를 낮추고, 상기 제2 표시부분에 부극성 전압으로 공급될 서브픽셀 데이터의 절대치를 높이는 것을 특징으로 하는 액정표시장치.
  9. 다수의 데이터라인들과 다수의 게이트라인들이 교차하고 다수의 액정셀들이 배치되며, 공통전압이 공급되는 공통전극을 가지는 액정표시패널의 구동방법에 있어서,
    상기 액정표시패널의 제1 표시부분을 기준으로 최적화된 공통전압을 발생하여 상기 액정표시패널의 공통전극에 공급하는 단계;
    상기 액정표시패널의 제1 표시부분과 다른 제2 표시부분에 표시될 디지털 데이터를 보상치가 다른 다수의 디더패턴들을 이용한 프레임 레이트 콘트롤러로 변조하는 단계;
    상기 디지털 데이터와 미변조된 디지털 데이터를 상기 액정표시패널의 데이터라인들에 공급하는 단계; 및
    상기 액정표시패널의 게이트라인들에 스캔펄스를 공급하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
  10. 제 9 항에 있어서,
    상기 디더패턴은 상기 액정표시패널에 공급되는 데이터전압의 극성 인버젼 형태에 따라 적어도 하나의 정극성 보상 서브픽셀과 적어도 하나의 부극성 서브픽셀을 포함하고;
    상기 디더패턴 내에서 상기 정극성 보상 서브픽셀의 개수와 상기 부극성 서브픽셀의 개수는 동일한 것을 특징으로 하는 액정표시장치의 구동방법.
  11. 제 10 항에 있어서,
    상기 정극성 보상 서브픽셀의 보상치에 의해 상기 디지털 데이터의 값은 높아지고,
    상기 부극성 보상 서브픽셀의 보상치에 의해 상기 디지털 데이터의 값은 낮아지는 것을 특징으로 하는 액정표시장치의 구동방법.
  12. 제 10 항에 있어서,
    상기 정극성 보상 서브픽셀의 보상치에 의해 상기 디지털 데이터의 값은 낮아지고,
    상기 부극성 보상 서브픽셀의 보상치에 의해 상기 디지털 데이터의 값은 높아지는 것을 특징으로 하는 액정표시장치의 구동방법.
  13. 제 11 항 또는 제 12 항에 있어서,
    상기 디더패턴은,
    1 계조 미만의 보상치를 가지며 상기 보상 서브픽셀들의 개수와 위치가 미리 결정된 N(N은 양의 정수) 번째 프레임기간의 제1 디더패턴과;
    상기 제1 디더패턴과 보상치, 보상 서브픽셀들의 위치 및 개수가 동일하고, 보상 서브픽셀들의 극성이 상기 제1 디더패턴과 상반되는 N+1 번째 프레임기간의 제2 디더패턴을 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
  14. 제 9 항에 있어서,
    상기 프레임 레이트 콘트롤러로 변조하는 단계는,
    상기 액정표시패널의 제2 표시부분이 상기 제1 표시부분에 비하여 지연이 작은 부분이면, 상기 제2 표시부분에 정극성 전압으로 공급될 서브픽셀 데이터의 절대치를 높이고, 상기 제2 표시부분에 부극성 전압으로 공급될 서브픽셀 데이터의 절대치를 낮추는 것을 특징으로 하는 액정표시장치의 구동방법.
  15. 제 9 항에 있어서,
    상기 프레임 레이트 콘트롤러로 변조하는 단계는,
    상기 액정표시패널의 제2 표시부분이 상기 제1 표시부분에 비하여 지연이 큰 부분이면, 상기 제2 표시부분에 정극성 전압으로 공급될 서브픽셀 데이터의 절대치를 낮추고, 상기 제2 표시부분에 부극성 전압으로 공급될 서브픽셀 데이터의 절대치를 높이는 것을 특징으로 하는 액정표시장치의 구동방법.
KR1020060054830A 2006-06-19 2006-06-19 액정표시장치와 그 구동방법 KR101244485B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060054830A KR101244485B1 (ko) 2006-06-19 2006-06-19 액정표시장치와 그 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060054830A KR101244485B1 (ko) 2006-06-19 2006-06-19 액정표시장치와 그 구동방법

Publications (2)

Publication Number Publication Date
KR20070120279A true KR20070120279A (ko) 2007-12-24
KR101244485B1 KR101244485B1 (ko) 2013-03-18

Family

ID=39138134

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060054830A KR101244485B1 (ko) 2006-06-19 2006-06-19 액정표시장치와 그 구동방법

Country Status (1)

Country Link
KR (1) KR101244485B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120020454A (ko) * 2010-08-30 2012-03-08 엘지디스플레이 주식회사 액정 표시장치 및 구동방법
KR101443390B1 (ko) * 2008-04-25 2014-09-25 엘지디스플레이 주식회사 데이터 변조 방법, 이를 구비한 액정표시장치 및 그 구동방법
KR101471154B1 (ko) * 2008-06-17 2014-12-09 삼성디스플레이 주식회사 픽셀의 구동방법 및 이를 수행하기 위한 표시장치
US9251751B2 (en) 2013-08-02 2016-02-02 Samsung Display Co., Ltd. Display device and method of driving the same utilizing kickback compensation values
CN110264893A (zh) * 2019-06-18 2019-09-20 上海天马微电子有限公司 一种显示面板及显示装置
US10878766B2 (en) 2016-08-02 2020-12-29 Samsung Display Co., Ltd. Liquid crystal display device and method of driving the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150092791A (ko) 2014-02-05 2015-08-17 삼성디스플레이 주식회사 액정 표시 장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100840311B1 (ko) 2001-10-08 2008-06-20 삼성전자주식회사 액정 표시 장치와 이의 구동 방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101443390B1 (ko) * 2008-04-25 2014-09-25 엘지디스플레이 주식회사 데이터 변조 방법, 이를 구비한 액정표시장치 및 그 구동방법
KR101471154B1 (ko) * 2008-06-17 2014-12-09 삼성디스플레이 주식회사 픽셀의 구동방법 및 이를 수행하기 위한 표시장치
KR20120020454A (ko) * 2010-08-30 2012-03-08 엘지디스플레이 주식회사 액정 표시장치 및 구동방법
US9251751B2 (en) 2013-08-02 2016-02-02 Samsung Display Co., Ltd. Display device and method of driving the same utilizing kickback compensation values
US10878766B2 (en) 2016-08-02 2020-12-29 Samsung Display Co., Ltd. Liquid crystal display device and method of driving the same
CN110264893A (zh) * 2019-06-18 2019-09-20 上海天马微电子有限公司 一种显示面板及显示装置
CN110264893B (zh) * 2019-06-18 2021-07-30 上海天马微电子有限公司 一种显示面板及显示装置

Also Published As

Publication number Publication date
KR101244485B1 (ko) 2013-03-18

Similar Documents

Publication Publication Date Title
US9218791B2 (en) Liquid crystal display device and method for driving a liquid crystal display device
KR101399017B1 (ko) 표시장치 및 이의 구동방법
US9520097B2 (en) Display device with compensating backlight drive circuit and method for driving same
KR20150078833A (ko) 저속 구동이 가능한 표시장치
US8217929B2 (en) Electro-optical device, driving method, and electronic apparatus with user adjustable ratio between positive and negative field
KR20070102954A (ko) 표시장치 및 그 구동방법
US9978302B2 (en) Liquid crystal display
KR101244485B1 (ko) 액정표시장치와 그 구동방법
US20150325165A1 (en) Display device and display method
US6903715B2 (en) Liquid crystal display and driving apparatus thereof
KR20120076059A (ko) 액정 표시 장치 및 그 구동 방법
KR20170001808A (ko) 표시 장치 및 그 구동 방법
KR20180094180A (ko) 액정 표시 장치
KR101507152B1 (ko) 액정 표시 장치 및 이의 구동 방법
KR20100015282A (ko) 액정 표시 장치
KR20070078551A (ko) 액정 표시 장치 및 그 구동 방법
KR102421475B1 (ko) 표시장치와 그 과구동 방법 및 장치
KR100542769B1 (ko) 액정표시장치 및 그 구동방법
KR20070042337A (ko) 액정 표시장치의 구동장치 및 구동방법
KR20080032388A (ko) 액정표시장치와 그 구동방법
KR102526019B1 (ko) 표시장치
KR20060062645A (ko) 킥백전압 보상방법과 이를 이용한 액정표시장치
KR101244481B1 (ko) 액정표시장치와 그 구동방법
JP2008309839A (ja) 表示装置
KR20080073421A (ko) 액정 표시 장치 및 그의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 8