KR20190051581A - 범용 비동기 송수신 부 및 이를 포함하는 메모리 컨트롤러 및 메모리 시스템 - Google Patents

범용 비동기 송수신 부 및 이를 포함하는 메모리 컨트롤러 및 메모리 시스템 Download PDF

Info

Publication number
KR20190051581A
KR20190051581A KR1020170147409A KR20170147409A KR20190051581A KR 20190051581 A KR20190051581 A KR 20190051581A KR 1020170147409 A KR1020170147409 A KR 1020170147409A KR 20170147409 A KR20170147409 A KR 20170147409A KR 20190051581 A KR20190051581 A KR 20190051581A
Authority
KR
South Korea
Prior art keywords
word
output
information
code
general
Prior art date
Application number
KR1020170147409A
Other languages
English (en)
Other versions
KR102417980B1 (ko
Inventor
이동섭
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170147409A priority Critical patent/KR102417980B1/ko
Priority to US16/017,053 priority patent/US10649937B2/en
Publication of KR20190051581A publication Critical patent/KR20190051581A/ko
Application granted granted Critical
Publication of KR102417980B1 publication Critical patent/KR102417980B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F40/00—Handling natural language data
    • G06F40/10—Text processing
    • G06F40/12—Use of codes for handling textual entities
    • G06F40/151—Transformation
    • G06F40/157—Transformation using dictionaries or tables
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Audiology, Speech & Language Pathology (AREA)
  • Computational Linguistics (AREA)
  • General Health & Medical Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Artificial Intelligence (AREA)
  • Information Transfer Systems (AREA)
  • Debugging And Monitoring (AREA)

Abstract

본 기술은 다양한 텍스트 정보와, 상기 텍스트 정보 각각에 대응되는 워드 코드들이 저장되며, 상기 텍스트 정보가 수신되면 상기 수신된 텍스트 정보에 대응되는 워드 코드를 출력하는 워드 테이블; 출력 정보에 포함된 단어를 추출하여 상기 텍스트 정보를 출력하고, 상기 워드 테이블로부터 출력된 상기 워드 코드에 응답하여 출력 코드를 출력하는 범용 비동기 송수신 컨트롤러; 및 상기 출력 코드에 응답하여 디버깅 정보를 출력하는 범용 비동기 송수신기를 포함하는 범용 비동기 송수신 부 및 이를 포함하는 메모리 컨트롤러 및 메모리 시스템을 포함한다.

Description

범용 비동기 송수신 부 및 이를 포함하는 메모리 컨트롤러 및 메모리 시스템{Universal asynchronous receiver/transmitter unit and memory controller and memory system having the same}
본 발명은 범용 비동기 송수신 부(universal asynchronous receiver/transmitter unit) 및 이를 포함하는 메모리 컨트롤러 및 메모리 시스템에 관한 것으로, 보다 구체적으로는 범용 비동기 송수신기의 통신 속도를 개선할 수 있는 범용 비동기 송수신 부 및 이를 포함하는 메모리 컨트롤러 및 메모리 시스템에 관한 것이다.
메모리 시스템(memory system)은 메모리 장치(memory device) 및 메모리 컨트롤러(memory controller)를 포함할 수 있다.
메모리 장치는 데이터를 저장하거나, 저장된 데이터를 출력할 수 있다. 예를 들면, 메모리 장치는 전원 공급이 차단되면 저장된 데이터가 소멸되는 휘발성 메모리 장치들로 이루어지거나, 전원 공급이 차단되더라도 저장된 데이터가 유지되는 비휘발성 메모리 장치들로 이루어질 수 있다.
메모리 컨트롤러는 호스트(host)와 저장 장치 사이에서 데이터 통신을 제어할 수 있다.
호스트는 PCI-E(Peripheral Component Interconnect - Express), ATA(Advanced Technology Attachment), SATA(Serial ATA), PATA(Parallel ATA), 또는 SAS(serial attached SCSI)와 같은 인터페이스 프로토콜을 사용하여 메모리 컨트롤러를 통해 메모리 장치와 통신할 수 있다. 호스트와 메모리 시스템 간의 인터페이스 프로토콜들은 상술한 예에 한정되지 않으며, USB(Universal Serial Bus), MMC(Multi-Media Card), ESDI(Enhanced Small Disk Interface), 또는 IDE(Integrated Drive Electronics) 등과 같은 다양한 인터페이스들이 포함될 수 있다.
본 발명의 실시예는 범용 비동기 송수신기의 동작 속도를 개선할 수 있는 범용 비동기 송수신 부 및 이를 포함하는 메모리 컨트롤러 및 메모리 시스템을 제공한다.
본 발명의 실시예에 따른 범용 비동기 송수신 부는, 다양한 텍스트 정보와, 상기 텍스트 정보 각각에 대응되는 워드 코드들이 저장되며, 상기 텍스트 정보가 수신되면 상기 수신된 텍스트 정보에 대응되는 워드 코드를 출력하는 워드 테이블(WORD table); 출력 정보에 포함된 단어를 추출하여 상기 텍스트 정보를 출력하고, 상기 워드 테이블로부터 출력된 상기 워드 코드에 응답하여 출력 코드를 출력하는 범용 비동기 송수신 컨트롤러(Universal Asynchronous Receiver/Transmitter controller); 및 상기 출력 코드에 응답하여 디버깅 정보를 출력하는 범용 비동기 송수신기(Universal Asynchronous Receiver/Transmitter)를 포함한다.
본 발명의 실시예에 따른 메모리 컨트롤러는, 호스트로부터 출력 명령을 수신받는 호스트 인터페이스; 상기 출력 명령에 응답하여 출력 정보를 출력하는 플래시 변환 계층; 및 다수의 단어들 각각에 대응하는 워드 코드들을 저장하며, 상기 워드 코드들 중에서 상기 출력 정보에 포함된 단어들에 대응되는 워드 코드들을 사용하여 디버깅 정보를 출력하는 범용 비동기 송수신 부를 포함한다.
본 발명의 실시예에 따른 메모리 시스템은, 데이터가 저장되는 메모리 장치; 및 호스트의 요청에 따라 상기 메모리 장치를 제어하거나, 상기 호스트로부터 수신된 출력 명령에 응답하여 디버깅 정보를 출력하는 메모리 컨트롤러를 포함하며, 상기 메모리 컨트롤러는, 다수의 단어들에 대한 텍스트 정보와, 상기 텍스트 정보 각각에 대응되는 워드 코드들을 포함하고, 상기 출력 명령에 응답하여 상기 단어들을 상기 워드 코드들로 대체하여 상기 디버깅 정보를 출력한다.
본 기술은 범용 비동기 송수신기를 포함하는 범용 비동기 송수신 부의 통신 속도를 개선할 수 있으며, 이로 인해 메모리 시스템의 성능을 개선할 수 있다.
도 1은 본 발명의 실시예에 따른 메모리 시스템을 설명하기 위한 도면이다.
도 2는 도 1의 메모리 컨트롤러를 구체적으로 설명하기 위한 도면이다.
도 3은 도 2의 범용 비동기 송수신 부를 구체적으로 설명하기 위한 도면이다.
도 4는 도 3의 워드 테이블을 구체적으로 설명하기 위한 도면이다.
도 5는 본 발명의 실시예에 따른 범용 비동기 송수신 부의 동작 방법을 구체적으로 설명하기 위한 순서도이다.
도 6은 도 2에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 7은 도 2에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 8은 도 2에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 9는 도 2에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다. 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 본 발명의 실시예에 따른 메모리 시스템을 설명하기 위한 도면이다.
도 1을 참조하면, 메모리 시스템(Memory System; 1000)은 데이터가 저장되는 메모리 장치(Memory Device; 1100)와, 호스트(Host; 2000)의 제어에 따라 메모리 장치(1100)를 제어하는 메모리 컨트롤러(Memory Controller; 1200)를 포함할 수 있다.
메모리 장치(1100)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory) 또는 플래시 메모리(FLASH Memory)를 포함할 수 있다. 메모리 컨트롤러(1200)의 제어에 따라 프로그램, 리드 또는 소거 동작 등을 수행할 수 있다.
메모리 컨트롤러(1200)는 메모리 시스템(1000)의 동작을 전반적으로 제어하며, 호스트(2000)와 메모리 장치(1100) 사이의 데이터 교환을 제어할 수 있다. 예를 들면, 메모리 컨트롤러(1200)는 호스트(2000)와 메모리 장치(1100) 사이에서 커맨드(command), 어드레스(address) 및 데이터(data)가 통신될 수 있도록 수신된 정보를 변환하고, 변환된 정보를 저장 및 출력할 수 있다. 예를 들면, 메모리 컨트롤러(1200)는 PCI-E(Peripheral Component Interconnect - Express), ATA(Advanced Technology Attachment), SATA(Serial ATA), PATA(Parallel ATA), 또는 SAS(serial attached SCSI)와 같은 인터페이스 프로토콜을 사용하여 메모리 시스템(1000)과 통신할 수 있다. 호스트(2000)와 메모리 시스템(1000) 간의 인터페이스 프로토콜들은 상술한 예에 한정되지 않으며, 범용 비동기 송수신기(Universal Asynchronous Receiver/Transmitter; UART), 범용 직렬 버스(Universal Serial Bus, USB)와 같은 직렬 인터페이스(serial interface), 또는 표준 파일 입출력 인터페이스(Standard File I/F, MMC(Multi-Media Card), ESDI(Enhanced Small Disk Interface), 또는 IDE(Integrated Drive Electronics) 등과 같은 인터페이스 프로토콜들이 더 포함될 수 있다.
호스트(2000)는 PC(Personal Computer), 랩탑 컴퓨터(laptop computer), 이동 전화기(mobile phone), 스마트폰(smartphone), 태블릿 PC(tablet PC), PDA(Personnal Digital Assistant), EDA(Enterprise Digital Assistant), 디지털 카메라(digital camera), PMP(Portable Multimedia Player), PND(Portable Navigation Device), MP3 플레이어들, 또는 e-북(e-book) 등으로 구현될 수 있다.
도 2는 도 1의 메모리 컨트롤러를 구체적으로 설명하기 위한 도면이다.
도 2를 참조하면, 메모리 컨트롤러(1200)는 호스트(2000)와 메모리 장치(1100) 사이의 통신을 제어하기 위하여 메모리 인터페이스(MEMORY INTERFACE; 1210), 플래시 변환 계층(Flash Translation Layer; FTL; 1220), 호스트 인터페이스(HOST INTERFACE; 1230), 버퍼 메모리(BUFFER MEMORY; 1240), ECC(1250) 및 범용 비동기 송수신 부(Universal Asynchronous Receiver/Transmitter unit; UART unit; 1260)를 포함할 수 있다.
메모리 인터페이스(1210)는 메모리 장치(1100)와 통신하도록 구성될 수 있다. 메모리 인터페이스(1210)는 채널을 통해 커맨드, 어드레스 및 데이터를 메모리 장치(1100)와 통신할 수 있다.
플래시 변환 계층(1220)은 메모리 장치(1100)가 효율적으로 사용될 수 있도록, 호스트(2000)로부터 제공되는 논리적 어드레스를 메모리 장치(1100)에서 사용 가능한 물리적 어드레스로 변환하는 동작을 수행할 수 있다. 플래시 변환 계층(1220)은 맵핑 테이블(미도시)을 통해 상술된 어드레스 변환 동작을 수행할 수 있다. 예시적으로, 플래시 변환 계층(1220)은 가비지 콜렉션(garbage collection), 웨어 레벨링(wear leveling), 리클레임(reclaim) 등의 동작들을 수행할 수 있다. 예를 들어, 플래시 변환 계층(1220)은 메모리 장치(1100)의 자유 블록(free block)을 확보하기 위하여 가비지 콜렉션을 수행할 수 있다. 플래시 변환 계층(1220)은 메모리 장치(1100)의 복수의 메모리 블록들 각각의 프로그램/소거 사이클(cycle)을 평준화하기 위하여 웨어 레벨링을 수행할 수 있다. 또한, 플래시 변환 계층(1220)은 호스트(2000)로부터 수신된 출력 명령에 응답하여 출력 정보를 출력할 수 있다.
호스트 인터페이스(1230)는 메모리 시스템(1000)과 접속되는 외부의 호스트(2000)와 통신하도록 구성될 수 있다. 예를 들면, 호스트 인터페이스(1230)는 호스트(2000)로부터 기입 커맨드(write command), 리드 커맨드(read command), 데이터 및 논리 어드레스(logical address)를 수신할 수 있다. 또한 호스트 인터페이스(1230)는 메모리 장치(1100)로부터 리드된 데이터를 호스트(2000)로 전송할 수 있다. 또한, 호스트 인터페이스(1230)는 호스트(2000)로부터 출력 명령을 수신받고, 출력 명령을 플래시 변화 계층(1220)으로 전송할 수 있다.
버퍼 메모리(1240)는 메모리 컨트롤러(1200)와 메모리 장치(1100) 사이에서 송수신되는 데이터를 임시로 저장할 수 있다. 예를 들면, 프로그램 동작 시, 프로그램될 데이터는 메모리 장치(1100)에 전송되기 이전에 버퍼 메모리(1240)에 임시로 저장될 수 있으며, 이때 저장된 데이터를 메모리 장치(1100)에서 프로그램 동작이 페일된 경우 재 사용될 수 있다. 또한, 리드 동작 시, 메모리 장치(1100)로부터 리드된 데이터는 버퍼 메모리(1240)에 임시로 저장될 수 있다. 예를 들면, 리드 동작 시 버퍼 메모리(1240)에 정해진 용량의 리드된 데이터가 임시로 저장되면, 리드된 데이터는 호스트 인터페이스(1230)를 통해 호스트(2000)로 출력될 수 있다.
ECC(1250)는 에러 정정부(error correction unit)로써, 메모리 장치(1100)로부터 리드된 데이터에 포함되어 있는 에러를 검출하거나 정정할 수 있다. 예를 들면, ECC(1250)는 메모리 인터페이스(1210)를 통해 메모리 장치(1100)에 기입될 데이터에 기반하여 에러 정정 인코딩(ECC encoding) 동작을 수행할 수 있다. 에러 정정 인코딩 동작이 수행된 데이터는 메모리 인터페이스(1210)를 통해 메모리 장치(1100)로 전달될 수 있다. 또한, ECC(1250)는 메모리 장치(1100)로부터 메모리 인터페이스(1210)를 통해 수신되는 데이터에 대해 에러 정정 디코딩(ECC decoding)을 수행할 수 있다. ECC(1250)는 보즈-초두리-오켄젬 코드(BCH code) 또는 저밀도 패리티 체크 코드(LDPC code)에 기초하여 에러 정정 동작을 수행할 수 있다. 또한, ECC(1250)는 버퍼 메모리(1240)에 기입될 데이터에 기반하여 에러 정정 인코딩(ECC encoding) 또는 에러 정정 디코딩(ECC decoding) 동작을 수행할 수 있다.
범용 비동기 송수신 부(1260)는 호스트(2000)와 메모리 장치(1100) 사이에서 병렬 데이터를 직렬 방식으로 전환하여 데이터를 전송하는 장치이다. 범용 비동기 송수신 부(1260)는 일반적으로 EIA, RS-232, RS-422, RS-485 등과 같은 통신 표준과 함께 사용될 수 있다.
상술한 메모리 인터페이스(1210), 플래시 변환 계층(FTL; 1220), 호스트 인터페이스(1230), 버퍼 메모리(1240), ECC(1250) 및 범용 비동기 송수신 부(1260)는 버스(bus; 1270)를 통해 데이터를 송수신할 수 있다.
도 3은 도 2의 범용 비동기 송수신 부를 구체적으로 설명하기 위한 도면이다.
도 3을 참조하면, 범용 비동기 송수신 부(1260)는 범용 비동기 송수신 컨트롤러(UART controller; 71), 워드 테이블(WORD Table; 72) 및 범용 비동기 송수신기(UART; 73)를 포함할 수 있다.
범용 비동기 송수신 컨트롤러(71)는 출력 정보(PR_IF)가 수신되면, 출력 정보(PR_IF)에 포함된 텍스트 정보(WORD)를 워드 테이블(72)로 전송할 수 있다. 출력 정보(PR_IF)에는 다양한 형태의 정보가 포함될 수 있다. 예를 들면, 출력 정보(PR_IF)에는 숫자 및 단어 등의 서로 다른 형태를 가지는 정보가 포함될 수 있다. 여기서, 텍스트 정보(WORD)는 단어 단위로 구분되는 정보일 수 있다. 또한, 범용 비동기 송수신 컨트롤러(71)는 워드 테이블(72)로부터 워드 코드(W_Code)를 수신받고, 출력 정보(PR_IF)와 워드 코드(W_Code)를 조합한 출력 코드(A_Code)를 생성하여 범용 비동기 송수신기(73)로 전송할 수 있다.
워드 테이블(72)은 텍스트 정보(WORD)에 각각 대응되는 코드들을 포함하는 테이블을 포함할 수 이다. 예를 들면, 워드 테이블(72)은 텍스트 정보(WORD)가 수신되면, 수신된 텍스트 정보(WORD)에 대응되는 워드 코드(W_Code)를 출력할 수 있다. 이를 위해, 워드 테이블(72)에 저장되는 텍스트 정보(WORD) 및 워드 코드(W_Code)들은 휘발성 메모리 장치 또는 비휘발성 메모리 장치로 구현될 수 있다. 예를 들면, 워드 테이블(72)은 한 번 저장된 이후에는 수정이 불가능한 저장 장치에 저장되거나, 수시로 업데이트가 가능한 저장 장치에 저장될 수 있다.
범용 비동기 송수신기(73)는 출력 코드(A_Code)에 응답하여 디버깅 정보(debugging information; DEB_IF)를 출력할 수 있다. 예를 들면, 범용 비동기 송수신기(73)는 디버깅 정보(DEB_IF)를 호스트(2000)로 출력할 수 있다. 예를 들면, 범용 비동기 송수신기(73)는 출력 코드(A_Code)를 ASCII (American Standard Code for Information Interchange) 코드로 변환하여 디버깅 정보(DEB_IF)로써 출력할 수 있다. 예를 들면, 출력 코드(A_Code)에 단어 이외의 숫자 등의 정보가 포함될 수 있는데, 이러한 경우, 범용 비동기 송수신기(73)는 숫자에 해당되는 정보를 그대로 ASCII 코드로 변환할 수 있다. 또한, 범용 비동기 송수신기(73)는 서로 다른 형태의 코드들이 구분되도록 스페이스(space)를 삽입할 수 있다. 예를 들면, 범용 비동기 송수신기(73)는 숫자와 워드 코드(W_Code) 사이에 스페이스(space)를 삽입할 수 있다.
도 4는 도 3의 워드 테이블을 구체적으로 설명하기 위한 도면이다.
도 4를 참조하면, 워드 테이블(72)은 범용 비동기 송수신기(73)에서 사용되는 다수의 단어들에 대한 텍스트 정보(WORD)와 상기 텍스트 정보(WORD) 각각에 대응되는 워드 코드(W_Code)에 대한 정보를 포함할 수 있다. 예를 들면, 범용 비동기 송수신 컨트롤러(71)가 출력 정보(PR_IF)에 포함된 텍스트 정보(WORD)를 워드 테이블(72)에 전송하면, 워드 테이블(72)은 수신된 텍스트 정보(WORD)에 대응되는 워드 코드(W_Code)를 선택하고, 선택된 워드 코드(W_Code)를 범용 비동기 송수신기(73)로 전송할 수 있다. 워드 코드(W_Code)는 텍스트 정보(WORD)의 비트 수보다 적은 비트 수로 구성될 수 있다. 예를 들면, 텍스트 정보(WORD)인 ‘FOR’에는 ‘01’의 워드 코드(W_Code)가 대응될 수 있고, 텍스트 정보(WORD)인 ‘OF’에는 ‘02’의 워드 코드(W_Code)가 대응될 수 있다. 또한, 단어 1개 외에도 자주 사용되는 단어들의 조합들에 대해서도 워드 코드(W_Code)가 설정될 수 있다. 예를 들면, ‘NAND-CH3-DIE1’와 같이 다수의 단어들의 조합에도 ‘26’의 워드 코드(W_Code)가 설정될 수 있다. 상술한 텍스트 정보(WORD)와 워드 코드(W_Code) 외에도 다양한 단어들에 대해 워드 코드(W_Code)가 설정될 수 있다. 또는, 단어뿐만 아니라, 텍스트 정보(WORD)로써 문장 정보가 저장될 수도 있다. 이러한 방법으로, 단어 또는 문장 단위의 텍스트들 각각에 비트 수가 적은 워드 코드(W_Code)가 각각 대응되도록 워드 테이블(72)이 구성될 수 있다. 텍스트 정보(WORD)는 제조 단계에서 디폴트로 저장될 수 있으며, 사용자에 의해 수시로 업데이트될 수도 있다. 텍스트 정보(WORD)가 바뀌거나 업데이트되면, 해당 텍스트 정보(WORD)에 대응되는 워드 코드(W_Code)가 각각 설정될 수 있다.
도 5는 본 발명의 실시예에 따른 범용 비동기 송수신 부의 동작 방법을 구체적으로 설명하기 위한 순서도이다.
도 5를 참조하면, 출력 명령에 의해 범용 비동기 송수신 컨트롤러(UART controller; 71)에 출력 정보(PR_IF)가 수신되면(S41), 범용 비동기 송수신 컨트롤러(71)는 수신된 출력 정보(PR_IF)에서 단어 또는 문장으로 구성된 텍스트 정보(WORD)를 추출하고 이를 출력할 수 있다(S42). 출력 명령은 호스트(도 2의 2000)로부터 수신된 명령일 수 있으며, 메모리 컨트롤러(도 2의 1200)는 출력 명령에 응답하여 범용 비동기 송수신 컨트롤러(71)로 출력 정보(PR_IF)를 출력할 수 있다.
단어 또는 문장으로 구성된 텍스트 정보(WORD)가 추출되면, 추출된 단어 또는 문장을 간단한 코드로 대체하는 텍스트 변환 동작(400)이 수행될 수 있다. 텍스트 변환 동작(400)은 워드 테이블(72)과 범용 비동기 송수신 컨트롤러(71)에서 수행될 수 있다. 예를 들면, 워드 테이블(72)은 텍스트 정보(WORD)에 대응되는 워드 코드(W_Code)를 출력할 수 있다(S43). 워드 테이블(72)에서 출력된 워드 코드(W_Code)가 범용 비동기 송수신 컨트롤러(71)로 전송되면, 범용 비동기 송수신 컨트롤러(71)는 텍스트 정보(WORD)를 제외한 나머지 정보와 워드 코드(W_Code)를 조합하여 출력 코드(A_Code)를 생성하고 이를 출력할 수 있다(S44). 즉, 텍스트 변환 동작(400)에 의해, 출력 정보(PR_IF)에 포함된 데이터 중에서 단어 또는 문장에 해당되는 데이터의 비트 수가 감소될 수 있다. 이처럼, 데이터를 이루는 비트 수가 감소하면, 해당 데이터를 처리하는 속도가 빨라질 수 있으므로, 메모리 컨트롤러(1200)의 성능이 개선될 수 있다.
만약, 출력 정보(PR_IF)에 다수의 단어들 및 문장들이 포함된 경우, 범용 비동기 송수신 컨트롤러(71)는 출력 정보(PR_IF)에 포함된 단어들 또는 문장들에 대한 텍스트 정보(WORD)를 순차적으로 출력할 수 있고, 워드 테이블(73)은 수신된 텍스트 정보(WORD)에 응답하여 워드 코드(W_Code)를 순차적으로 출력할 수도 있다. 범용 비동기 송수신 컨트롤러(71)는 순차적으로 수신되는 워드 코드(W_Code)를, 출력 정보(PR_IF)에서 추출된 각 단어들의 위치에 포함시키고, 이를 출력 코드(A_Code)로 생성할 수 있다.
출력 코드(A_Code)가 범용 비동기 송수신기(UART; 73)에 전송되면, 범용 비동기 송수신기(73)는 출력 코드(A_Code)에 응답하여 디버깅 정보(DEB_IF)를 출력할 수 있다(S45). 예를 들면, 범용 비동기 송수신기(73)는 출력 코드(A_Code)를 ASCII (American Standard Code for Information Interchange) 코드로 변환하여 디버깅 정보(DEB_IF)로써 출력할 수 있다.
도 6은 도 2에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 6을 참조하면, 메모리 시스템(Memory System; 30000)은 이동 전화기(cellular phone), 스마트폰(smart phone), 태블릿(tablet) PC, PDA(personal digital assistant) 또는 무선 통신 장치로 구현될 수 있다. 메모리 시스템(30000)은 메모리 장치(1100)와 상기 메모리 장치(1100)의 동작을 제어할 수 있는 메모리 컨트롤러(1200)를 포함할 수 있다. 메모리 컨트롤러(1200)는 프로세서(Processor; 3100)의 제어에 따라 메모리 장치(1100)의 데이터 액세스 동작, 예컨대 프로그램(program) 동작, 소거(erase) 동작 또는 리드(read) 동작 등을 제어할 수 있다. 또한, 메모리 컨트롤러(1200)는 도 2에 도시된 바와 같이, 범용 비동기 송수신 부(1260)를 포함할 수 있다.
메모리 장치(1100)에 프로그램된 데이터는 메모리 컨트롤러(1200)의 제어에 따라 디스플레이(Display; 3200)를 통하여 출력될 수 있다.
무선 송수신기(RADIO TRANSCEIVER; 3300)는 안테나(ANT)를 통하여 무선 신호를 주고받을 수 있다. 예컨대, 무선 송수신기(3300)는 안테나(ANT)를 통하여 수신된 무선 신호를 프로세서(3100)에서 처리(process)될 수 있는 신호로 변경할 수 있다. 따라서, 프로세서(3100)는 무선 송수신기(3300)로부터 출력된 신호를 처리(process)하고 처리(process)된 신호를 메모리 컨트롤러(1200) 또는 디스플레이(3200)로 전송할 수 있다. 메모리 컨트롤러(1200)는 프로세서(3100)에 의하여 처리(process)된 신호를 메모리 장치(1100)에 전송할 수 있다. 또한, 무선 송수신기(3300)는 프로세서(3100)로부터 출력된 신호를 무선 신호로 변경하고 변경된 무선 신호를 안테나(ANT)를 통하여 외부 장치로 출력할 수 있다. 입력 장치(Input Device; 3400)는 프로세서(3100)의 동작을 제어하기 위한 제어 신호 또는 프로세서(3100)에 의하여 처리(process)될 데이터를 입력할 수 있는 장치로서, 터치 패드(touch pad)와 컴퓨터 마우스(computer mouse)와 같은 포인팅 장치(pointing device), 키패드(keypad) 또는 키보드로 구현될 수 있다. 프로세서(3100)는 메모리 컨트롤러(1200)로부터 출력된 데이터, 무선 송수신기(3300)로부터 출력된 데이터, 또는 입력 장치(3400)로부터 출력된 데이터가 디스플레이(3200)를 통하여 출력될 수 있도록 디스플레이(3200)의 동작을 제어할 수 있다.
실시 예에 따라, 메모리 장치(1100)의 동작을 제어할 수 있는 메모리 컨트롤러(1200)는 프로세서(3100)의 일부로서 구현될 수 있고 또한 프로세서(3100)와 별도의 칩으로 구현될 수 있다.
도 7은 도 2에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 7을 참조하면, 메모리 시스템(Memory System; 40000)은 PC(personal computer), 태블릿(tablet) PC, 넷-북(net-book), e-리더(e-reader), PDA(personal digital assistant), PMP(portable multimedia player), MP3 플레이어, 또는 MP4 플레이어로 구현될 수 있다.
메모리 시스템(40000)은 메모리 장치(1100)와 상기 메모리 장치(1100)의 데이터 처리 동작을 제어할 수 있는 메모리 컨트롤러(1200)를 포함할 수 있다. 또한, 메모리 컨트롤러(1200)는 도 2에 도시된 바와 같이, 범용 비동기 송수신 부(1260)를 포함할 수 있다.
프로세서(Processor; 4100)는 입력 장치(Input Device; 4200)를 통하여 입력된 데이터에 따라 메모리 장치(1100)에 저장된 데이터를 디스플레이(Display; 4300)를 통하여 출력할 수 있다. 예컨대, 입력 장치(4200)는 터치 패드 또는 컴퓨터 마우스와 같은 포인팅 장치, 키패드, 또는 키보드로 구현될 수 있다.
프로세서(4100)는 메모리 시스템(40000)의 전반적인 동작을 제어할 수 있고 메모리 컨트롤러(1200)의 동작을 제어할 수 있다. 실시 예에 따라 메모리 장치(1100)의 동작을 제어할 수 있는 메모리 컨트롤러(1200)는 프로세서(4100)의 일부로서 구현되거나, 프로세서(4100)와 별도의 칩으로 구현될 수 있다.
도 8은 도 2에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 8을 참조하면, 메모리 시스템(50000)은 이미지 처리 장치, 예컨대 디지털 카메라, 디지털 카메라가 부착된 이동 전화기, 디지털 카메라가 부착된 스마트 폰, 또는 디지털 카메라가 부착된 태블릿 PC로 구현될 수 있다.
메모리 시스템(50000)은 메모리 장치(1100)와 상기 메모리 장치(1100)의 데이터 처리 동작, 예컨대 프로그램 동작, 소거 동작 또는 리드 동작을 제어할 수 있는 메모리 컨트롤러(1200)를 포함한다. 또한, 메모리 컨트롤러(1200)는 도 2에 도시된 바와 같이, 범용 비동기 송수신 부(1260)를 포함할 수 있다.
메모리 시스템(50000)의 이미지 센서(Image Sensor; 5200)는 광학 이미지를 디지털 신호들로 변환할 수 있고, 변환된 디지털 신호들은 프로세서(Processor; 5100) 또는 메모리 컨트롤러(1200)로 전송될 수 있다. 프로세서(5100)의 제어에 따라, 상기 변환된 디지털 신호들은 디스플레이(Display; 5300)를 통하여 출력되거나 메모리 컨트롤러(1200)를 통하여 메모리 장치(1100)에 저장될 수 있다. 또한, 메모리 장치(1100)에 저장된 데이터는 프로세서(5100) 또는 메모리 컨트롤러(1200)의 제어에 따라 디스플레이(5300)를 통하여 출력될 수 있다.
실시 예에 따라 메모리 장치(1100)의 동작을 제어할 수 있는 메모리 컨트롤러(1200)는 프로세서(5100)의 일부로서 구현되거나 프로세서(5100)와 별개의 칩으로 구현될 수 있다.
도 9는 도 2에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 9를 참조하면, 메모리 시스템(Memory System; 70000)은 메모리 카드(memory card) 또는 스마트 카드(smart card)로 구현될 수 있다. 메모리 시스템(70000)은 메모리 장치(1100), 메모리 컨트롤러(1200) 및 카드 인터페이스(Card Interface; 7100)를 포함할 수 있다.
메모리 컨트롤러(1200)는 메모리 장치(1100)와 카드 인터페이스(7100) 사이에서 데이터의 교환을 제어할 수 있다. 실시 예에 따라, 카드 인터페이스(7100)는 SD(secure digital) 카드 인터페이스 또는 MMC(multi-media card) 인터페이스일 수 있으나 이에 한정되는 것은 아니다. 또한, 메모리 컨트롤러(1200)는 도 2에 도시된 바와 같이, 범용 비동기 송수신 부(1260)를 포함할 수 있다.
카드 인터페이스(7100)는 호스트(HOST; 60000)의 프로토콜에 따라 호스트(60000)와 메모리 컨트롤러(1200) 사이에서 데이터 교환을 인터페이스할 수 있다. 실시 예에 따라 카드 인터페이스(7100)는 USB(Universal Serial Bus) 프로토콜, IC(InterChip)-USB 프로토콜을 지원할 수 있다. 여기서, 카드 인터페이스(7100)는 호스트(60000)가 사용하는 프로토콜을 지원할 수 있는 하드웨어, 상기 하드웨어에 탑재된 소프트웨어 또는 신호 전송 방식을 의미할 수 있다.
메모리 시스템(70000)이 PC, 태블릿 PC, 디지털 카메라, 디지털 오디오 플레이어, 이동 전화기, 콘솔 비디오 게임 하드웨어, 또는 디지털 셋-탑 박스와 같은 호스트(60000)의 호스트 인터페이스(6200)와 접속될 때, 호스트 인터페이스(6200)는 마이크로프로세서(Microprocessor; μP; 6100)의 제어에 따라 카드 인터페이스(7100)와 메모리 컨트롤러(1200)를 통하여 메모리 장치(1100)와 데이터 통신을 수행할 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 다양한 변경이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
1000: 메모리 시스템 1100: 메모리 장치
1200: 메모리 컨트롤러 2000: 호스트
1210: 메모리 인터페이스 1220: 플래시 변환 계층
1230: 호스트 인터페이스 1240: 버퍼 메모리
1250: ECC 1260: 범용 비동기 송수신 부
71: 범용 비동기 송수신 컨트롤러 72: 워드 테이블
73: 범용 비동기 송수신기

Claims (20)

  1. 다양한 텍스트 정보와, 상기 텍스트 정보 각각에 대응되는 워드 코드들이 저장되며, 상기 텍스트 정보가 수신되면 상기 수신된 텍스트 정보에 대응되는 워드 코드를 출력하는 워드 테이블(WORD table);
    출력 정보에 포함된 단어를 추출하여 상기 텍스트 정보를 출력하고, 상기 워드 테이블로부터 출력된 상기 워드 코드에 응답하여 출력 코드를 출력하는 범용 비동기 송수신 컨트롤러(Universal Asynchronous Receiver/Transmitter controller); 및
    상기 출력 코드에 응답하여 디버깅 정보를 출력하는 범용 비동기 송수신기(Universal Asynchronous Receiver/Transmitter)를 포함하는 범용 비동기 송수신 부(Universal Asynchronous Receiver/Transmitter unit).
  2. 제1항에 있어서,
    상기 텍스트 정보는 단어 단위로 구분되는 범용 비동기 송수신 부.
  3. 제1항에 있어서,
    상기 워드 코드들 각각은 상기 텍스트 정보 각각의 비트 수보다 적은 비트로 이루어진 범용 비동기 송수신 부.
  4. 제1항에 있어서,
    상기 범용 비동기 송수신 컨트롤러는,
    상기 출력 정보가 수신되면, 상기 출력 정보에 포함된 단어를 추출하고, 상기 추출된 단어에 대응되는 상기 텍스트 정보를 상기 워드 테이블로 출력하고,
    상기 워드 테이블로부터 상기 워드 코드가 수신되면, 상기 출력 정보 중 상기 단어를 제외한 정보와 상기 워드 코드를 조합하여 상기 출력 코드를 상기 범용 비동기 송수신기로 출력하는 범용 비동기 송수신 부.
  5. 제4항에 있어서,
    상기 출력 정보 내에 다수의 단어들이 포함된 경우,
    상기 범용 비동기 송수신 컨트롤러는 상기 단어들 각각에 대응되는 텍스트 정보를 상기 워드 테이블에 순차적으로 출력하는 범용 비동기 송수신 부.
  6. 제5항에 있어서,
    상기 워드 테이블은 순차적으로 수신되는 상기 텍스트 정보에 각각 대응되는 워드 코드들을 상기 범용 비동기 송수신 컨트롤러에 순차적으로 출력하는 범용 비동기 송수신 부.
  7. 제6항에 있어서,
    상기 범용 비동기 송수신 컨트롤러는 상기 워드 테이블로부터 순차적으로 수신되는 상기 워드 코드들을 상기 출력 정보에서 추출된 각 단어들의 위치에 포함시키고, 이를 상기 출력 코드로 생성하는 범용 비동기 송수신 부.
  8. 제1항에 있어서,
    상기 범용 비동기 송수신기는, 상기 출력 코드를 ASCII (American Standard Code for Information Interchange) 코드로 변환하고, 이를 상기 디버깅 정보로써 출력하는 범용 비동기 송수신 부.
  9. 제8항에 있어서,
    상기 범용 비동기 송수신기는,
    서로 다른 형태의 코드들 사이에 스페이스(space)를 삽입하여 상기 디버깅 정보를 생성하는 범용 비동기 송수신 부.
  10. 호스트로부터 출력 명령을 수신받는 호스트 인터페이스;
    상기 출력 명령에 응답하여 출력 정보를 출력하는 플래시 변환 계층; 및
    다수의 단어들 각각에 대응하는 워드 코드들을 저장하며, 상기 워드 코드들 중에서 상기 출력 정보에 포함된 단어들에 대응되는 워드 코드들을 사용하여 디버깅 정보를 출력하는 범용 비동기 송수신 부를 포함하는 메모리 컨트롤러.
  11. 제10항에 있어서,
    상기 범용 비동기 송수신 부는,
    상기 다수의 단어들에 대한 텍스트 정보와, 상기 텍스트 정보 각각에 대응되는 상기 워드 코드들이 저장된 워드 테이블; 및
    상기 출력 정보에 포함된 단어들을 추출하여 상기 텍스트 정보를 순차적으로 출력하고, 상기 워드 테이블로부터 순차적으로 출력되는 상기 워드 코드들에 응답하여 출력 코드를 출력하는 범용 비동기 송수신 컨트롤러; 및
    상기 출력 코드에 응답하여 디버깅 정보를 출력하는 범용 비동기 송수신기를 포함하는 메모리 컨트롤러.
  12. 제11항에 있어서,
    상기 워드 코드들 각각은 상기 텍스트 정보 각각의 비트 수보다 적은 비트로 이루어진 메모리 컨트롤러.
  13. 제11항에 있어서,
    상기 범용 비동기 송수신 컨트롤러는,
    상기 출력 정보가 수신되면, 상기 출력 정보에 포함된 상기 단어들을 추출하고, 상기 추출된 단어들에 대응되는 상기 텍스트 정보를 상기 워드 테이블로 순차적으로 출력하고,
    상기 워드 테이블로부터 출력된 상기 워드 코드들이 순차적으로 수신되면, 상기 출력 정보 중 상기 단어들을 제외한 정보와 상기 워드 코드들을 조합하여 상기 출력 코드를 상기 범용 비동기 송수신기로 출력하는 메모리 컨트롤러.
  14. 제13항에 있어서,
    상기 범용 비동기 송수신 컨트롤러는 상기 워드 테이블로부터 순차적으로 수신되는 상기 워드 코드들을 상기 출력 정보에서 추출된 각 단어들의 위치에 포함시키고, 이를 상기 출력 코드로 생성하는 메모리 컨트롤러.
  15. 제11항에 있어서,
    상기 범용 비동기 송수신기는, 상기 출력 코드를 ASCII (American Standard Code for Information Interchange) 코드로 변환하고, 이를 상기 디버깅 정보로써 출력하는 메모리 컨트롤러.
  16. 제15항에 있어서,
    상기 범용 비동기 송수신기는,
    상기 출력 코드에서 서로 다른 형태의 코드들 사이에 스페이스(space)를 삽입하여 상기 디버깅 정보를 생성하는 메모리 컨트롤러.
  17. 데이터가 저장되는 메모리 장치; 및
    호스트의 요청에 따라 상기 메모리 장치를 제어하거나, 상기 호스트로부터 수신된 출력 명령에 응답하여 디버깅 정보를 출력하는 메모리 컨트롤러를 포함하며,
    상기 메모리 컨트롤러는,
    다수의 단어들에 대한 텍스트 정보와, 상기 텍스트 정보 각각에 대응되는 워드 코드들을 포함하고, 상기 출력 명령에 응답하여 상기 단어들을 상기 워드 코드들로 대체하여 상기 디버깅 정보를 출력하는 메모리 시스템.
  18. 제17항에 있어서,
    상기 메모리 컨트롤러는,
    상기 출력 명령에 응답하여 출력 정보를 출력하는 플래시 변환 계층; 및
    상기 다수의 단어들 각각에 대응하는 워드 코드들을 저장하며, 상기 워드 코드들 중에서 상기 출력 정보에 포함된 단어들에 대응되는 상기 워드 코드들을 사용하여 상기 디버깅 정보를 출력하는 범용 비동기 송수신 부를 포함하는 메모리 시스템.
  19. 제18항에 있어서,
    상기 범용 비동기 송수신 부는,
    상기 다수의 단어들에 대한 텍스트 정보와, 상기 텍스트 정보 각각에 대응되는 상기 워드 코드들이 저장된 워드 테이블; 및
    상기 출력 정보에 포함된 단어들을 추출하여 상기 텍스트 정보를 순차적으로 출력하고, 상기 워드 테이블로부터 순차적으로 출력되는 상기 워드 코드들에 응답하여 출력 코드를 출력하는 범용 비동기 송수신 컨트롤러; 및
    상기 출력 코드에 응답하여 디버깅 정보를 출력하는 범용 비동기 송수신기를 포함하는 메모리 시스템.
  20. 제17항에 있어서,
    상기 워드 코드들 각각은 상기 텍스트 정보 각각의 비트 수보다 적은 비트로 이루어진 메모리 시스템.
KR1020170147409A 2017-11-07 2017-11-07 범용 비동기 송수신 부 및 이를 포함하는 메모리 컨트롤러 및 메모리 시스템 KR102417980B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170147409A KR102417980B1 (ko) 2017-11-07 2017-11-07 범용 비동기 송수신 부 및 이를 포함하는 메모리 컨트롤러 및 메모리 시스템
US16/017,053 US10649937B2 (en) 2017-11-07 2018-06-25 Universal asynchronous receiver/transmitter unit, and memory controller and memory system including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170147409A KR102417980B1 (ko) 2017-11-07 2017-11-07 범용 비동기 송수신 부 및 이를 포함하는 메모리 컨트롤러 및 메모리 시스템

Publications (2)

Publication Number Publication Date
KR20190051581A true KR20190051581A (ko) 2019-05-15
KR102417980B1 KR102417980B1 (ko) 2022-07-07

Family

ID=66328511

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170147409A KR102417980B1 (ko) 2017-11-07 2017-11-07 범용 비동기 송수신 부 및 이를 포함하는 메모리 컨트롤러 및 메모리 시스템

Country Status (2)

Country Link
US (1) US10649937B2 (ko)
KR (1) KR102417980B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11513980B2 (en) * 2021-01-21 2022-11-29 Silicon Motion, Inc. Method and apparatus for performing access management of memory device with aid of universal asynchronous receiver-transmitter connection
CN112783819B (zh) * 2021-01-27 2022-08-12 杭州爱科科技股份有限公司 数字信号处理板的串行数据接口及数字信号处理电路板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4701746A (en) * 1981-03-24 1987-10-20 Canon Kabushiki Kaisha Device for converting code signals of one bit number into a code signal of a smaller bit number
US6847615B1 (en) * 1997-11-13 2005-01-25 Optimay Corporation Baud rate detection in serial data transmission
US20110273972A1 (en) * 2010-05-06 2011-11-10 Sony Corporation Coding apparatus, coding method, recording apparatus, recording method, decoding apparatus, and decoding method
US20160357651A1 (en) * 2015-06-02 2016-12-08 Aspeed Technology Inc. System on chip with debug controller and operating method thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004518241A (ja) * 2001-02-02 2004-06-17 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 一連のｍビットの情報ワードを被変調信号に変換する方法
KR100945183B1 (ko) * 2002-01-23 2010-03-03 코닌클리케 필립스 일렉트로닉스 엔.브이. 정보어의 신호로의 변환 시스템
US7296187B1 (en) 2003-07-14 2007-11-13 Zilog, Inc. Hardware debug device having script-based host interface
US7330137B2 (en) * 2003-12-12 2008-02-12 Mediatek Inc. Method and apparatus for RLL code encoding and decoding
JP5221699B2 (ja) * 2011-03-23 2013-06-26 株式会社東芝 半導体記憶装置
KR101257041B1 (ko) 2011-10-04 2013-04-22 한국항공우주연구원 Ａｈｂ－ｕａｒｔ를 이용한 테스트 디버깅 방법 및 그 시스템
US9672091B2 (en) * 2015-11-10 2017-06-06 Samsung Electronics Co., Ltd. Storage device and debugging method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4701746A (en) * 1981-03-24 1987-10-20 Canon Kabushiki Kaisha Device for converting code signals of one bit number into a code signal of a smaller bit number
US6847615B1 (en) * 1997-11-13 2005-01-25 Optimay Corporation Baud rate detection in serial data transmission
US20110273972A1 (en) * 2010-05-06 2011-11-10 Sony Corporation Coding apparatus, coding method, recording apparatus, recording method, decoding apparatus, and decoding method
US20160357651A1 (en) * 2015-06-02 2016-12-08 Aspeed Technology Inc. System on chip with debug controller and operating method thereof

Also Published As

Publication number Publication date
KR102417980B1 (ko) 2022-07-07
US10649937B2 (en) 2020-05-12
US20190138476A1 (en) 2019-05-09

Similar Documents

Publication Publication Date Title
US9043549B2 (en) Memory storage apparatus, memory controller, and method for transmitting and identifying data stream
CN110059032B (zh) 存储器接口及具有存储器接口的存储器控制器
CN110069426B (zh) 存储器控制器及具有存储器控制器的存储器系统
US20200057725A1 (en) Data storage device and operating method thereof
KR102563760B1 (ko) 인터페이스 유닛 및 그것의 동작방법
KR20190051564A (ko) 메모리 시스템 및 그것의 동작 방법
KR20190023433A (ko) 메모리 시스템 및 그것의 동작 방법
US20200293441A1 (en) Data storage devices and data processing methods
US11309050B2 (en) Memory controller and memory system having the same
KR20190140788A (ko) 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
KR102417980B1 (ko) 범용 비동기 송수신 부 및 이를 포함하는 메모리 컨트롤러 및 메모리 시스템
KR20190051530A (ko) 데이터 처리 시스템 및 데이터 처리 시스템의 동작 방법
US9483195B2 (en) Response reading method and data transmission system
KR102415218B1 (ko) 메모리 시스템 및 이의 동작 방법
US20190164625A1 (en) Memory system for error test
US20210109852A1 (en) Controller and data storage system having the same
CN110309075B (zh) 存储器控制器以及具有存储器控制器的存储器系统
KR102577268B1 (ko) 메모리 장치 및 이의 동작 방법
KR20190105869A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20210133494A (ko) 다수의 메모리 시스템을 포함하는 데이터 처리 시스템
KR20200113991A (ko) 컨트롤러 및 메모리 시스템
US11157403B2 (en) Controller and memory system for receiving a format request and configuring a map table
KR20200125216A (ko) 데이터 저장 장치, 이를 포함하는 전자 장치 및 데이터 저장 장치의 동작 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right