KR20190047918A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20190047918A
KR20190047918A KR1020170142305A KR20170142305A KR20190047918A KR 20190047918 A KR20190047918 A KR 20190047918A KR 1020170142305 A KR1020170142305 A KR 1020170142305A KR 20170142305 A KR20170142305 A KR 20170142305A KR 20190047918 A KR20190047918 A KR 20190047918A
Authority
KR
South Korea
Prior art keywords
region
gate line
power supply
disposed
dummy gate
Prior art date
Application number
KR1020170142305A
Other languages
English (en)
Other versions
KR102483346B1 (ko
Inventor
이태원
박종찬
엄현철
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170142305A priority Critical patent/KR102483346B1/ko
Priority to EP18195951.1A priority patent/EP3477705B1/en
Priority to CN201811208884.4A priority patent/CN109727997B/zh
Priority to US16/165,897 priority patent/US10964761B2/en
Publication of KR20190047918A publication Critical patent/KR20190047918A/ko
Priority to KR1020220185785A priority patent/KR102652982B1/ko
Application granted granted Critical
Publication of KR102483346B1 publication Critical patent/KR102483346B1/ko
Priority to KR1020240040993A priority patent/KR20240046447A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0871—Several active elements per pixel in active matrix panels with level shifting
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Geometry (AREA)

Abstract

본 명세서는 이형부를 갖는 영역의 R-C 부하를 보상함으로써 표시패널의 휘도 불균일을 개선할 수 있는 표시장치를 제공하기 위한 것이다. 본 명세서의 표시장치는 이형부를 갖는 제 1 영역과 이형부를 갖지 않는 제 2 영역을 포함하는 액티브 영역과, 상기 액티브 영역 외측의 베젤영역을 포함하는 표시패널; 상기 액티브 영역 내에서 서로 교차하도록 배치되는 게이트 라인들 및 데이터 라인들; 상기 액티브 영역 내에서 상기 게이트 라인들 및 상기 데이터 라인들에 연결되는 화소들; 상기 화소들에 제 1 전위를 공급하는 제 1 전원 공급전극; 및 상기 제 1 영역에 인접한 베젤영역에 배치되며, 상기 제 1 영역에 배치된 게이트 라인에 연결되어 상기 제 1 전원 공급전극과 제 1 캐패시턴스를 형성하는 더미 게이트 라인을 포함하며, 상기 제 1 영역과 상기 제 2 영역의 1라인 당 화소 수의 차이에 따른 부하를 보상하는 적어도 하나의 보상부를 포함한다

Description

표시장치{Display Apparatus}
본 명세서는 표시장치에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 예를 들어, 부피가 큰 음극선관(Cathode Ray Tube: CRT)을 대체하는, 얇고 가벼우며 대면적이 가능한 평판 표시장치(Flat Panel Display Device: FPD)로 급속히 발전해 왔다. 이러한 평판 표시장치로서, 액정표시장치(Liquid Crystal Display: LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 전계발광 표시장치(Electroluminescent Display: EL), 전계방출 표시장치(Field Emission Display: FED), 및 전기영동 표시장치(Electrophoretic Display: ED)와 같은 다양한 평판 표시장치가 개발되어 활용되고 있다.
이러한 표시장치들에는 정보를 표시하기 위한 표시소자들을 포함하는 표시패널, 표시패널을 구동하기 위한 구동부, 및 표시패널 및 구동부에 공급할 전원을 생성하는 전원 공급부 등이 포함된다.
이들 표시장치는 사용 환경이나 용도에 따라 다양한 디자인을 갖도록 설계될 수 있으며, 이에 대응하여 영상을 표시하는 표시패널 또한 전통적인 단일의 사각형 형태로부터 부분적인 곡면이나 노치(notch)와 같은 이형부(異形部)를 갖는 형태뿐 아니라 원형, 타원형 등의 형태에 이르기까지 다양하게 변하고 있다.
이와 같이 이형부를 갖거나 원형, 타원형 등으로 구현된 표시패널로 이루어진 표시장치는 제품 디자인의 자유도를 높일 수 있다는 점에서 디자인적인 측면을 중요시하는 소비자들에게 어필할 수 있다는 이점이 있다.
그러나, 곡면이나 노치가 형성된 표시패널의 이형부와 표시패널의 다른 부분 에 배치되는 화소의 수가 라인(예를 들면, 수평라인)마다 다르게 되므로, R-C 부하(Resistor-Capacitor load)의 차를 발생시키고, 이로 인해 표시패널의 휘도 불균일 문제가 발생하고 표시품질이 저하되는 문제가 있었다.
본 명세서는 표시패널의 이형부를 포함하는 영역과 이형부를 포함하지 않는 영역의 화소수의 차이에 따른 R-C 부하에 대응하도록 이형부의 R-C 부하를 보상함으로써 표시패널의 휘도 불균일을 개선할 수 있는 표시장치를 제공하기 위한 것이다.
본 명세서의 제 1 특징에 따른 표시장치는 이형부를 갖는 제 1 영역과 이형부를 갖지 않는 제 2 영역을 포함하는 액티브 영역과, 상기 액티브 영역 외측의 베젤영역을 포함하는 표시패널; 상기 액티브 영역 내에서 서로 교차하도록 배치되는 게이트 라인들 및 데이터 라인들; 상기 액티브 영역 내에서 상기 게이트 라인들 및 상기 데이터 라인들에 연결되는 화소들; 상기 화소들에 전원을 공급하는 제 1 전원 공급전극; 및 상기 액티브 영역의 상기 제 1 영역에 인접한 상기 베젤영역에 배치되는 더미 게이트 라인을 포함하며, 상기 더미 게이트 라인은 상기 제 1 영역에 배치된 게이트 라인과 연결되고, 상기 제 1 전원 공급전극과 중첩하여 제 1 캐패시턴스를 형성할 수 있다.
본 명세서의 제 2 특징에 따른 표시장치는 이형부를 갖는 제 1 영역과, 이형부를 갖지 않는 제 2 영역을 포함하는 액티브 영역과, 상기 제 1영역에 대응하는 제 3영역과 상기 제 2영역에 대응하는 제 4 영역을 포함하며 상기 액티브 영역 외측에 배치되는 베젤영역을 포함하는 표시패널; 상기 제 1 영역에 배치된 제 1 게이트 라인에 대응하여 형성된 제 1 화소들; 상기 제 2 영역에 배치된 제 2 게이트 라인에 대응하여 형성되며, 상기 제 1 화소들의 화소 개수보다 많은 제 2 화소들; 및 상기 표시패널의 상기 베젤영역에 배치되며, 상기 제 1 화소들 및 상기 제 2 화소들에 전원을 공급하는 전원 공급전극을 포함하며, 상기 베젤 영역의 상기 제 3 영역에서 상기 제 1영역의 제 1 게이트 라인 또는 상기 전원 공급전극과 연결되어 보상 캐패시턴스를 형성함으로써 상기 제 1 화소들과 상기 제 2 화소들 사이의 화소수의 차이에 따라 발생되는 부하를 보상하는 적어도 하나의 보상부를 포함할 수 있다.
본 명세서의 표시장치에 따르면, 이형부를 갖는 표시패널의 베젤영역에 적어도 하나의 보상부를 배치함으로써 게이트 라인별 R-C부하를 증가시킬 수 있게 되므로, 비이형부의 게이트 라인별 R-C부하와 근접하도록 보상할 수 있게 되어 표시패널의 휘도 불균일을 개선할 수 있는 효과를 얻을 수 있다.
도 1은 본 명세서의 실시예에 따른 표시장치를 도시한 블록도,
도 2는 도 1에 도시된 표시패널의 형상을 개략적으로 도시한 평면도,
도 3은 도 2에 도시된 표시패널의 일부 영역 R1을 개략적으로 도시한 평면도,
도 4는 도 1에 도시된 화소(P) 내의 박막 트랜지스터, 스토리지 캐패시터, 및 발광 다이오드의 구조를 도시한 단면도,
도 5는 도 3의 제 1 보상부의 일부 영역을 확대 도시한 평면도,
도 6은 도 4의 A-A'라인과 B-B'라인을 따라 취한 단면도,
도 7은 도 3의 제 1 보상부의 일부 영역을 확대 도시한 평면도,
도 8은 도 7의 A-A'라인과 B-B'라인을 따라 취한 단면도,
도 9는 보상 전의 휘도와 본 발명의 실시예에 따른 보상부에 의한 보상후의 표시장치의 휘도를 비교하여 나타낸 그래프.
본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 명세서는 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 명세서의 개시가 완전하도록 하며, 본 명세서가 속하는 기술분야에서 통상의 지식을 가진 자에게 명세서의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 명세서는 청구항의 범주에 의해 정의될 뿐이다.
본 명세서의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서에 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 명세서를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
제 1, 제 2 등이 다양한 구성요소들을 서술하기 위해서 사용될 수 있으나, 이 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성요소는 본 명세서의 기술적 사상 내에서 제 2 구성요소일 수도 있다.
본 명세서의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
이하 첨부된 도면을 참조하여 본 명세서의 실시예들에 따른 표시장치에 대해 설명하기로 한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 명세서와 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략하거나 간략히 설명한다.
이하, 도 1 내지 도 3을 참조하여 본 명세서의 실시예에 따른 표시장치에 대해 설명하기로 한다.
도 1은 본 명세서의 실시예에 따른 표시장치를 도시한 블록도이고, 도 2는 도 1에 도시된 표시패널의 형상을 개략적으로 도시한 평면도이다. 도 3은 도 2에 도시된 표시패널의 일부 영역 R1을 개략적으로 도시한 평면도이다.
도 1을 참조하면, 본 명세서의 실시예에 따른 표시장치는 표시패널(10), 데이터 구동부, GIP(Gate In Panel)타입의 게이트 구동부, 전원 공급부(PS) 및 타이밍 콘트롤러(TC) 등을 포함할 수 있다.
표시패널(10)은 정보를 표시하는 액티브 영역(AA)과, 정보가 표시되지 않는 베젤영역(BA)을 포함한다.
액티브 영역(AA)은 입력 영상이 표시되는 영역으로 복수의 화소들(P)이 매트릭스 타입으로 배열된 화소 어레이가 배치되는 영역이다.
베젤영역(BA)은 게이트 구동회로의 쉬프트 레지스터(SRa, SRb) 및 각종 링크 신호배선들(GL1~GLn, DL1~DLm, )과 링크 전원 공급라인들(VDL1, VDL2, VSL1, VSL2) 및 전원 공급전극(VDLa, VDLb) 등이 배치되는 영역이다. 액티브 영역(AA)에 배치된 화소 어레이는 서로 교차하도록 배치되는 다수의 데이터라인들(D1~Dm) 및 다수의 게이트라인들(G1~Gn)과, 이들 교차영역마다 매트릭스 형태로 배치되는 화소(P)들을 포함한다.
각각의 화소(P)는 발광 다이오드(LED), 발광 다이오드(LED)에 흐르는 전류량을 제어하는 구동 박막 트랜지스터(Thin Film Transistor, 이하 TFT라 함)(DT), 구동 TFT(DT)의 게이트-소스간 전압을 세팅하기 위한 프로그래밍부(SC)를 포함한다. 화소 어레이의 화소(P)들은 전원 공급부(PS)로부터 제 1 전원라인들(VD1~VDm)을 통해 고전위 전압인 제 1 전원(Vdd)을 공급받고, 제 2 전원라인들(VSLa~VSLb)을 통해 저전위 전압인 제 2 전원(Vss)을 공급받는다.
제 1 전원라인들(VD1~VDm)은 칩온필름(30)이 부착된 측의 베젤영역(BA)에 배치된 하측 제 1 전원 공급전극(VDLa)과, 그 반대쪽 베젤영역에 배치된 상측 제 1 전원 공급전극(VDLb)을 통해 양측에서 전원 공급부(PS)로부터 제 1 전원(Vdd)를 공급받는다. 하측 제 1 전원 공급전극(VDLa)과 상측 제 1 전원 공급전극(VDLb)은 링크배선들(VDL1, VDL2))에 의해 양단부가 서로 연결될 수 있다. 그러나 이에 한정되지는 않으며, 경우에 따라서는 양단부를 서로 연결하는 링크배선들(VDL1, VDL2)를 형성하지 않고 제1 전원라인들(VD1~VDm)에 의해 대체될 수도 있다. 따라서, 액티브 영역(AA)에 배치된 화소들의 위치에 따른 RC증가로 인한 표시품질의 저하를 최소화할 수 있는 효과를 얻을 수 있다.
프로그래밍부(SC)는 적어도 하나 이상의 스위치 TFT와, 적어도 하나 이상의 스토리지 커패시터를 포함할 수 있다. 스위치 TFT는 게이트 라인(GL)으로부터의 스캔 신호에 응답하여 턴 온 됨으로써, 데이터라인(DL)으로부터의 데이터전압을 스토리지 커패시터의 일측 전극에 인가한다. 구동 TFT(DT)는 스토리지 커패시터에 충전된 전압의 크기에 따라 발광 다이오드(LED)로 공급되는 전류량을 제어하여 발광 다이오드(LED)의 발광량을 조절한다. 발광 다이오드(LED)의 발광량은 구동 TFT(DT)로부터 공급되는 전류량에 비례한다.
화소를 구성하는 TFT들은 p 타입으로 구현되거나 또는, n 타입으로 구현될 수 있다. 또한, 화소를 구성하는 TFT들의 반도체층은, 비정질 실리콘 또는, 폴리 실리콘 또는, 산화물을 포함할 수 있다. 발광 다이오드(LED)는 애노드 전극, 캐소드 전극, 및 애노드 전극과 캐소드 전극 사이에 개재된 발광 구조물을 포함한다. 애노드 전극은 구동 TFT(DT)에 접속된다. 발광 구조물은 발광층(Emission layer, EML)을 포함하고, 발광층을 사이에 두고 그 일측에는 정공 주입층(Hole injection layer, HIL) 및 정공 수송층(Hole transport layer, HTL)이, 그 타측에는 전자 수송층(Electron transport layer, ETL) 및 전자 주입층(Electron injection layer, EIL)이 각각 배치될 수 있다.
데이터 구동부는 데이터 IC(SD)가 실장되며, 일측은 소스 인쇄회로기판(20)의 일단부에 접속되고, 타측은 표시패널(10)의 베젤영역(BA)에 부착되는 칩온필름(30)을 포함한다.
데이터 IC(SD)는 타이밍 콘트롤러(TC)로부터 입력되는 디지털 비디오 데이터를 아날로그 감마보상전압으로 변환하여 데이터전압을 발생한다. 데이터 IC(SD)로부터 출력된 데이터 전압은 데이터라인들(D1~Dm)에 공급된다.
GIP 타입의 게이트 구동부는 소스 인쇄회로기판(20) 상에 실장된 레벨 쉬프터(LSa, LSb)와, 표시패널(10)의 베젤영역(BA)에 형성되어, 레벨 쉬프터(LSa, LSb)로부터의 공급되는 신호들을 수신하는 쉬프트 레지스터(SRa, SRb)를 포함한다.
레벨 쉬프터(LSa, LSb)는 타이밍 콘트롤러(TC)로부터 스타트 펄스(ST), 게이트 쉬프트 클럭들(GLCK), 및 플리커 신호(FLK) 등의 신호를 입력 받고, 또한 게이트 하이 전압(VGH), 게이트 로우 전압(VGL) 등의 구동 전압을 공급 받는다. 스타트 펄스(ST), 게이트 쉬프트 클럭들(GCLK) 및 플리커 신호(FLK)는 대략 0V와 3.3V 사이에서 스윙하는 신호들이다. 게이트 쉬프트 클럭들(GLCK1~n)은 소정의 위상차를 갖는 n 상 클럭신호들이다. 게이트 하이 전압(VGH)은 표시패널(10)의 박막 트랜지스터 어레이에 형성된 박막 트랜지스터(TFT)의 문턱 전압 이상의 전압으로서 대략 28V 정도의 전압이고, 게이트 로우 전압(VGL)은 표시패널(10)의 박막 트랜지스터 어레이에 형성된 박막 트랜지스터(TFT)의 문턱 전압보다 낮은 전압으로서 대략 -5V 내외의 전압이다.
레벨 쉬프터(LS)는 타이밍 콘트롤러(TC)로부터 입력되는 스타트 펄스(ST)와, 게이트 쉬프트 클럭들(GLCK) 각각을 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL)으로 레벨 쉬프트한 쉬프트 클럭신호들(CLK)을 출력한다. 따라서, 레벨 쉬프터(LS)로부터 출력되는 스타트 펄스(VST)와 쉬프트 클럭신호들(CLK) 각각은 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL) 사이에서 스윙한다. 레벨 쉬프터(LS)는 플리커 신호(FLK)에 따라 게이트 하이 전압을 낮추어 액정 셀의 킥백 전압(ΔVp)을 낮추어 플리커를 줄일 수 있다.
레벨 쉬프터(LS)의 출력 신호들은 소스 드라이브 IC(SD)가 배치된 칩온필름(30)에 형성된 배선들과, 표시패널(10)의 기판에 형성된 LOG(Line On Glass) 배선들을 통해 쉬프트 레지스터(SR)에 공급될 수 있다. 쉬프트 레지스터(SR)는 GIP 공정에 의해 표시패널(10)의 베젤영역(BA) 상에 직접 형성될 수 있다.
쉬프트 레지스터(SR)는 레벨 쉬프터(LS)로부터 입력되는 스타트 펄스(VST)를 게이트 쉬프트 클럭신호들(CLK1~CLKn)에 따라 쉬프트함으로써 게이트 하이 전압과 게이트 로우 전압(VGL) 사이에서 스윙하는 게이트펄스를 순차적으로 쉬프트시킨다. 쉬프트 레지스터(SR)로부터 출력되는 게이트 펄스는 게이트 라인들(G1~Gn)에 순차적으로 공급된다.
타이밍 콘트롤러(TC)는 호스트 시스템(도시 생략)으로부터 입력되는 수직 동기신호, 수평 동기신호, 데이터 인에이블 신호, 메인 클럭 등의 타이밍신호를 입력 받아 데이터 IC(SD), 및 게이트 구동부(LSa, LSb, SRa, SRb)의 동작 타이밍을 동기시킨다. 데이터 IC(SD)를 제어하기 위한 데이터 타이밍 제어신호는 소스 샘플링 클럭(Source Sampling Clock, SSC), 소스 출력 인에이블 신호(Source Output Enable, SOE) 등을 포함할 수 있다. 게이트 구동부(LSa, LSb, SRa, SRb)를 제어하기 위한 게이트 타이밍 제어신호는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 쉬프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등을 포함할 수 있다.
도 1에서는 쉬프트 레지스터(SRa, SRb)가 액티브 영역(AA) 외측의 양측에 배치되어 액티브 영역(AA)의 양단부에서 게이트 라인들(G1~Gn)에 게이트 펄스를 공급하는 구성을 도시하고 있지만 본 발명이 이에 한정되는 것은 아니며, 쉬프트 레지스터가 액티브 영역(AA)의 일측에만 배치되어 액티브 영역(AA)의 일측에서 게이트 라인들(G1~Gn)에 게이트 펄스를 공급할 수도 있다. 쉬프트 레지스터(SRa, SRb)가 액티브 영역(AA) 외측의 양측에 배치되는 경우, 화소 어레이의 동일 수평라인에 배치된 게이트 라인에는 동일 위상, 동일 진폭의 게이트 펄스가 공급된다.
도 2를 참조하면, 본 발명의 표시패널(10)은 액티브 영역(AA)과 액티브 영역(AA) 외측의 베젤영역(BA)을 포함한다.
액티브 영역(AA)은 화소 어레이가 배치되는 영역으로서, 이형부(異形部, free form portion)를 갖는 제 1 영역(라인 b부터 라인 d까지의 영역과, 라인 e부터 라인 f까지의 영역)과, 이형부를 갖지 않는 제 2 영역(라인 d부터 라인 e까지의 영역)을 포함할 수 있다.
베젤영역(BA)은 액티브 영역(AA) 외측에서 액티브 영역(AA)을 에워싸는 영역으로서, 액티브 영역(AA)과 유사한 이형부를 갖는 제 3 영역(라인 a부터 라인 d까지의 영역과, 라인 f부터 라인 g까지의 영역)과, 이형부를 갖지 않는 제 4 영역(라인 d부터 라인 e까지의 영역을 포함할 수 있다.
이형부는 표시패널(10)의 모서리부에서 라운드 형태를 갖는 곡면부(RO)와, 표시패널(10)의 1변을 따라 일정 영역이 제거된 노치부(NO) 중의 적어도 하나를 가질 수 있다.
도 2의 예에서는 곡면부(RO)와 노치부(NO)를 동시에 가지며, 노치부(NO)가 표시패널(10)의 1변 중앙부에 형성된 이형부를 도시하고 있지만, 본 발명이 이에 한정되는 것은 아니다. 예를 들면, 이형부는 곡면부만 구비하거나, 노치부만 구비할 수도 있고, 노치부가 모서리부에 형성될 수도 있다. 따라서, 도 2의 예가 본 발명의 권리범위를 축소시키는 것으로 해석되어서는 안 된다.
도 2에 도시된 바와 같이, 액티브 영역(AA)의 제 1 영역은 은 이형부를 포함하는 제 1 영역과 이형부를 포함하지 않는 제 2 영역이 있기 때문에 제 1 영역(즉, 라인 b부터 라인 d까지의 영역, 라인 e부터 라인 f까지의 영역)에 배치되는 화소 어레이의 수평 라인에 해당하는 화소들의 수가 제 2 영역(즉, 라인 d부터 라인 e까지의 영역)에 배치되는 화소 어레이의 수평라인에 해당하는 화소들의 수보다 적을 수 밖에 없다. 예를 들면, 제 1 영역에 배치되는 1게이트 라인 G4a와 G4b에 대응하는 화소들의 개수는, 제 2 영역에 배치되는 게이트 라인 G6에 대응하는 화소들의 개수보다 적을 수 있다. 따라서, 화소들의 개수 차이에 따라서 R-C 부하(Resistor-Capacitor load)의 차가 발생하여 휘도 불균일 문제가 발생할 수 있다. 그리고, 그에 따라 표시품질이 저하하게 된다.
본 발명에서는 이러한 문제점을 해소하기 위해 도 3에 도시된 바와 같이 제 1 영역과 제 2 영역의 휘도 불균일을 보상하기 위해 화소들이 형성되지 않은 베젤 영역(BA)의 제 3 영역에 적어도 하나의 제 1 내지 제 3 부하 보상부(DCA1, DCA2, DCA3)을 배치함으로써 휘도 불균일의 문제점을 해소시키고 있다.
도 3에서는 도면과 설명이 복잡해 지는 것을 피하기 위해, 본 발명의 기술적 특징과 관련 없는 공지의 구성요소, 예를 들면, 제 2 전원라인들(VS1~VSn)의 구성은 생략하였다. 또한 도 3에서는 노치부(NO)에 의해 제 1 영역이 좌우로 분할된 제 1 및 제 2 서브 액티브 영역들을 포함하는 것으로 도시되어 있으나, 본 발명이 이에 한정되는 것은 아니다. 예를 들어, 노치부(NO)는 액티브 영역(AA)의 좌측 또는 우측의 어느 한쪽, 또는 중앙부에 복수개가 배치될 수 있다. 따라서, 도 3의 예가 본 발명의 보호범위를 축소하는 것으로 해석되어서는 안 된다.
도 3을 참조하면, 본 발명의 실시예에 따르는 표시패널(10)은 액티브 영역(AA)과 베젤영역(BA)을 포함한다.
도 3에서는 설명을 간략히 하기 위해, 도 2의 액티브 영역(AA)의 제 1 영역에는 제 1 전원 라인 방향(예를 들면, VD1의 배열방향)을 따라 픽셀 어레이를 구성하는 4개의 게이트 라인이 나란하게 배치되는 경우를 예로 들어 설명한다.
제 1 영역 및 제 2 영역에 대응하는 액티브 영역(AA)에서 화소들 각각은 동일한 크기를 갖는 것으로 간주한다.
제 1 영역의 상측에 배치된 2개의 제 1 및 제 2 게이트 라인들은 좌측 쉬프트 레지스터(SRa)로부터 제 1 및 제 2 게이트 펄스를 순차적으로 공급받는 제 1a 및 제 2a 게이트 라인(G1a, G2a)과, 우측 쉬프트 레지스터(SRb)로부터 상기 제 1 및 제 2 게이트 펄스를 순차적으로 공급받는 제 1b 및 제 2b 게이트 라인(G1b, G2b)을 포함한다.
제 1 영역의 좌측(즉, 노치부(NO))에 의해 분할된 액티브 영역의 제 1 서브 액티브 영역에 배치된 제 1a 및 제 2a 게이트 라인(G1a, G2a)은 제 1 서브 액티브 영역으로부터 베젤영역(BA)의 제 3 영역의 제 1 보상영역으로 연장될 수 있다. 제 1a 및 제 2a 게이트 라인(G1a, G2a)은 베젤영역(BA)의 제 1 보상부(DCA1)에서 다른 층에 형성되는 제 1a 더미 게이트 라인(GD1a) 및 제 2a 더미 게이트 라인(GD2a)에 연결될 수 있다. 제 1a 게이트 라인(G1a) 및 제 1a 더미 게이트 라인(GD1a)과, 제 2a 게이트 라인(G2a)과 제 2a 더미 게이트 라인(GD2a)은 “역 ㄷ” 자를 형성하도록 연결될 수 있다.
제 1 영역의 우측(즉, 노치부(NO))에 의해 분할된 액티브 영역의 제 2 서브 액티브 영역)에 배치된 제 1b 및 제 2b 게이트 라인(G1b, G2b) 은 제 2 서브 액티브 영역으로부터 베젤영역(BA)의 제 3 영역의 제 2 보상영역으로 연장될 수 있다. 제 1b 및 제 2b 게이트 라인(G1b, G2b)은 베젤영역(BA)에서 제 2 보상부(DCA2)에서 다른 층에 형성되는 제 1b 더미 게이트 라인(GD1b) 및 제 2b 더미 게이트 라인(GD2b)에 연결될 수 있다. 제 1b 게이트 라인(G1b) 및 제 1b 더미 게이트 라인(GD1b)과, 제 2b 게이트 라인(G2b)과 제 2b 더미 게이트 라인(GD2b) 은 “ㄷ” 자를 형성하도록 연결될 수 있다.
표시패널(10)은 베젤영역(BA)의 제 1 보상영역에 배치되는 제 1a 및 제 2a 더미 게이트 라인(GD1a, GD2a)이 제 1 전원 공급전극(VDLb)과 중첩되어 형성되는 제 1 보상부(DCA1)와, 베젤영역(BA)의 제 2 보상영역에 배치되는 제 1b 및 제 2b 더미 게이트 라인(GD1b, GD2b)이 제 1 전원 공급전극(VDLb)과 중첩되어 형성되는 제 2 보상부(DCA2)를 포함한다.
한편, 제 1 영역의 하측에 배치된 게이트 라인들은 제1 영역의 상측에 배치된 게이트 라인들과 유사하게 좌측 쉬프트 레지스터(SRa)로부터 제 3 및 제 4 게이트 펄스를 순차적으로 공급받는 제 3a 및 제 4a 게이트 라인(G3a, G4a)과, 우측 쉬프트 레지스터(SRb)로부터 상기 제 3 및 제 4 게이트 펄스를 순차적으로 공급받는 제 3b 및 제 4b 게이트 라인(G3b, G4b)을 포함한다.
제 1 영역의 하측에 배치된 게이트 라인들인 좌측 제 3a 및 제 4a 게이트 라인(G3a, G4a)과 우측 제 3b 및 제 4b 게이트 라인(G3b, G4b)은 노치부(NO)에 의해 분할된 좌측 제 1 서브 액티브 영역과 우측 제 2 서브 액티브 영역 사이의 베젤영역(BA)의 제 3 영역의 제 3 보상영역에 배치된 제 3 및 제 4 더미 게이트 라인들(GD3, GD4)에 의해 서로 연결된다.
표시패널(10)은 노치부(NO) 수평라인에 근접하여 배치된 제 3 및 제 4 더미 게이트 라인들(GD3, GD4)이 제 1 전원 공급전극(VDLb)과 중첩되어 형성되는 제 3 보상부(DCA3)를 포함할 수 있다.
표시패널(10)의 제 1 보상부(DCA1) 및 제 2 보상부(DCA2)에 대해서는 도 5 및 도 6을 참조하여 보다 상세히 설명하고, 제 3 보상부(DCA3)에 대해서는 도 7 및 도 8을 참조하여 보다 상세히 설명하기로 한다.
제 1 보상부(DCA1)와 제 2 보상부(DCA2)는 형성되는 위치만 다를 뿐 실질적 구조는 동일하므로, 도 5 및 도 6을 참조한 다음의 설명에서는, 제 1 보상부(DCA1)를 대표하여 설명함으로써 제 2 보상부(DCA2)의 설명도 함께 하는 것으로 가름한다.
제 1 내지 제 3 보상부(DCA1, DCA2, DCA3)를 설명하기에 앞서, 액티브 영역 내의 화소 어레이를 구성하는 화소(P)의 단면 구조에 대해 도 4를 참조하여 설명하기로 한다.
도 4는 도 1에 도시된 화소(P) 내의 박막 트랜지스터(TFT), 스토리지 캐패시터(Cst), 및 발광 다이오드(LED)의 구조를 도시한 단면도이다.
도 4를 참조하면, 기판(SUB) 상에는 단층 또는 다층구조의 버퍼층(BUF)이 배치될 수 있다. 기판(SUB)은 플렉서블한 반투명 물질로 형성될 수 있다 버퍼층(BUF)은 기판(SUB)이 폴리이미드와 같은 물질로 형성될 경우, 후속 공정에서 기판(SUB)에서 유출되는 알칼리 이온 등과 같은 불순물로부터 발광소자가 손상되는 것을 방지하기 위해 무기물질 및 유기물질 중의 어느 하나로 구성된 단일층으로 형성될 수 있다. 그리고, 버퍼층(BUF)은 서로 다른 무기물질로 형성된 다중층으로 형성될 수 있다. 또한, 버퍼층(BUF)은 유기물질층과 무기물질층으로 형성된 다중층으로도 형성될 수있다. 무기물질층은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 중의 어느 하나를 포함할 수 있다. 유기물질은 포토 아크릴을 포함할 수 있다.
버퍼층(BUF) 상에는 반도체층(A)이 배치될 수 있다. 반도체층(A)은 채널영역(CA)을 사이에 두고 이격 배치되는 소스영역(SA)과 드레인 영역(DA)을 포함할 수 있다. 소스영역(SA)과 드레인 영역(DA)은 도체화된 영역일 수 있다. 반도체층(A)은 비정질 실리콘을 이용하거나, 비정질 실리콘을 결정화한 다결정 실리콘을 이용하여 형성될 수도 있다. 이와 달리, 반도체층(A)은 아연 산화물(ZnO), 인듐 아연 산화물(InZnO), 인듐 갈륨 아연 산화물(InGaZnO) 또는 아연 주석 산화물(ZnSnO) 중 어느 하나로 이루어질 수 있다. 또한, 반도체층(A)은 멜로시아닌, 프탈로시아닌, 펜타센, 티오펜폴리머 등의 저분자계 또는 고분자계 유기물로 이루어질 수도 있다.
반도체층(A)이 배치된 버퍼층(BUF) 상에는 반도체층(A)을 커버하도록 게이트 절연막(GI)이 배치된다. 게이트 절연막(GI)은 무기물질로 이루어진 단일층 또는 서로 다른 무기물질로 이루어진 다중층으로 형성될 수 있다. 예를 들면, 게이트 절연막(GI)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 이중층으로 이루어질 수 있다.
게이트 절연막(GI)상에는 반도체층(A)의 채널층(CA)과 적어도 일부 영역이 중첩되도록 박막 트랜지스터(TFT)의 게이트 전극(GE)과, 게이트 전극(GE)에 연결되는 게이트 라인(도시 생략)이 배치될 수 있다. 게이트 절연막(GI) 상에는 스토리지 캐패시터(Cst)의 제 1 전극(C1)이 배치될 수 있다. 게이트 전극(GE) 및 게이트 라인과, 제 1 전극(C1)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나, 또는 이들의 합금일 수 있으며, 단일층 또는 다중층으로 이루어질 수 있다.
게이트 전극(GE) 및 게이트 라인과 스토리지 캐패시터(Cst)의 제 1 전극(C1)이 배치된 게이트 절연막(GI) 상에는 이들을 커버하도록 제 1 층간 절연막(INT1)이 배치될 수 있다. 제 1 층간 절연막(INT1)은 무기물질로 이루어진 단일층 또는 서로 다른 무기물질로 이루어진 다중층으로 형성될 수 있다. 예를 들면, 게이트 절연막(GI)은 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)으로 형성될 수 있다.
제 1 층간 절연막(INT1) 상에는 제 1 전극(C1)과 중첩되도록 스토리지 캐패시터(Cst)의 제 2 전극(C2)이 배치될 수 있다. 제2 전극(C2)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나, 또는 이들의 합금일 수 있으며, 단일층 또는 다중층으로 이루어질 수 있다.
그리고, 스토리지 캐패시터(Cst)의 제 2 전극(C2)을 커버하도록 제 2 층간 절연막(INT2)이 배치될 수 있다. 제 2 층간 절연막(INT2)은 무기물질로 이루어진 단일층 또는 서로 다른 무기물질로 이루어진 다중층으로 형성될 수 있다. 예를 들면, 제 2 층간 절연막(INT2)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 이중층으로 이루어질 수 있다.
제 2 층간 절연막(INT2) 상에는 박막 트랜지스터(TFT)의 소스전극(SE)과 드레인 전극(DE)이 배치될 수 있다. 제 2 층간 절연막(INT2) 상에는 또한 스토리지 캐패시터(Cst)의 제 2 전극(C2)과 중첩되도록 제 3 전극(C3)이 배치될 수 있다. 소스전극(SE)과 드레인 전극(DE)은 게이트 절연막(GI), 제 1 및 제 2 층간 절연막(INT1, INT2)을 관통하는 콘택홀들을 통해 노출된 반도체층의 소스영역(SA)과, 드레인 영역(DA)에 각각 접속될 수 있다. 스토리지 캐패시터(Cst)의 제 3 전극(C3)은 제 2 층간 절연막(INT2)의 콘택홀을 통해 노출된 제 2 전극(C2)에 접속될 수 있다. 소스전극(SE), 드레인 전극(DE), 및 스토리지 캐패시터(Cst)의 제 3 전극(C3)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나, 또는 이들의 합금일 수 있으며, 단일층 또는 다중층으로 이루어질 수 있다.
소스전극(SE), 드레인 전극(DE), 및 스토리지 캐패시터(Cst)의 제 3 전극(C3)을 커버하는 패시베이션막(PAS)이 배치될 수 있다. 패시베이션막(PAS)은 무기물질로 이루어진 단일층 또는 서로 다른 무기물질로 이루어진 다중층으로 형성될 수 있다. 예를 들면, 패시베이션막(PAS)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 이중층으로 이루어질 수 있다.
그리고, 패시베이션막(PAS) 상에는 제 1 평탄화막(PLN1)이 배치될 수 있다. 제 1 평탄화막(PLN1)은 하부 구조의 단차를 완화시키면서 하부 구조를 보호하기 위한 것으로, 유기물질층으로 형성될 수 있다. 예를들면, 제 1 평탄화막(PLN1)은 포토 아크릴층으로 형성될 수 있다. 제 1 평탄화층(PLN1) 상에는 후술하는 발광 다이오드(LED)의 애노드 전극(ANO)을 드레인 전극(DE)에 연결하기 위한 연결전극(CON)이 배치될 수 있다. 그리고, 제 1 평탄화막(PL1) 상에는 스토리지 캐패시터(Cst)의 제 3 전극(C3)에 접속되는 제 4 전극(C4)이 배치될 수 있다. 연결전극은(CON)은 제 1 평탄화막(PLN1)과 패시베이션막(PAS)의 콘택홀을 통하여 노출되는 박막 트랜지스터(TFT)의 드레인 전극(DE)과 접속하고, 스토리지 캐패시터(Cst)의 제4 전극(C4)은 제 1 평탄화막(PLN1)과 패시베이션막(PAS)의 콘택홀을 통하여 노출되는 스토리지 캐패시터(Cst)의 제4 전극(C4)과 접속할 수 있다. 연결전극(CON)과 스토리지 캐패시터(Cst)의 제4 전극(C4)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나, 또는 이들의 합금일 수 있으며, 단일층 또는 다중층으로 이루어질 수 있다.
제 1 평탄화막(PLN1) 상에는 연결전극(CON)과 스토리지 캐패시터(Cst)의 제 4 전극(C4)을 커버하도록 제 2 평탄화막(PLN2)이 배치될 수 있다. 제 2 평탄화막(PLN2)은 제 1 평탄화막(PL) 상의 연결전극(CON)과 스토리지 캐패시터의 제 4 전극(C4)으로 인한 하부 구조의 단차를 더욱 완화시키면서 하부 구조를 추가적으로 보호하는 평탄화층일 수 있다. 제 2 평탄화막(PLN2)은 유기물질층으로 형성될 수 있다. 예들 들면, 제2 평탄화막(PLN2)은 실록산계 유기물로 이루어질 수 있다.
제 2 평탄화막(PLN2) 상에는 애노드 전극(ANO)이 배치될 수 있다. 애노드 전극(ANO)은 제 2 평탄화막(PLN2)을 관통하는 콘택홀을 통해 노출된 연결전극(CN)에 접속된다. 애노드 전극(ANO)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 또는 ZnO(Zinc Oxide)와 같은 투명 도전성 물질로 형성될 수 있다.
제 2 평탄화막(PLN2) 상에는 애노드 전극(AN)을 노출시키는 개구부(OL)를 갖는 뱅크층(BN)이 형성될 수 있다.
뱅크층(BN)의 개구부는 발광영역(LA)을 정의하는 영역일 수 있다. 뱅크층(BL)의 발광영역을 통해 노출된 애노드 전극(ANO) 상에는 발광적층물(LES)과 캐소드 전극(CAT)이 순차적으로 배치된다. 발광적층물(LES)은 정공층, 발광층, 전자 층을 포함할 수 있다. 캐소드 전극(CAT)은 일함수가 낮은 마그네슘(Mg), 칼슘(Ca), 알루미늄(Al), 은(Ag) 또는 이들의 합금으로 이루어질 수 있다. 본 발명에서는 애노드 전극(ANO)상에 발광적층물(LES)이 배치되고, 발광적층물(LES)상에 캐소드 전극(CAT)이 배치되는 것으로 설명이 되었으나, 캐소드 전극(CAT)상에 발광적층물(LES)이 배치되고, 발광적층물(LES)상에 애노드 전극(ANO)이 배치될 수 있다.
제 2 평탄화막(PLN2) 상에는 캐소드 전극(CA)과 뱅크층(BL)을 커버하도록 봉지층(ENC)이 배치될 수 있다. 봉지층(ENC)은 외부로부터의 수분이나 산소가 봉지층(ENC) 내부에 위치한 발광적층물(LES)로 침투되는 것을 방지하기 위한 것으로 무기물층과 유기물층이 번갈아 배치되는 다층 구조로 형성될 수 있다.
다음으로, 도 3, 도 5 및 도 6을 참조하여 표시패널(10)의 제 1 보상부(DCA1) 및 제 2 보상부(DCA2)에 대해서 보다 구체적으로 설명하기로 한다. 도 5는 도 3의 제 1 보상부(DCA1)의 일부 영역을 확대 도시한 평면도이고, 도 6은 도 4의 A-A'라인과 B-B'라인을 따라 취한 단면도이다.
도 5 및 도 6을 참조하면, 표시패널(10)의 제 1 보상부(DCA1)는 기판(SUB) 상에 배치되는 버퍼층(BUF), 버퍼층(BUF) 상에 배치되는 반도체층(ACT)을 포함한다. 제 1 보상부(DCA1)의 반도체층(ACT)은 박막트랜지스터(TFT)의 반도체층(A)과 동일공정에 의해 형성될 수 있으며. 동일층상에 형성될 수 있다. 그리고, 제 1 보상부(DCA1)의 반도체층(ACT)은 박막트랜지스터(TFT)의 반도체층(A)과 동일물질로 형성될 수 있다. 제 1 보상부(DCA1)의 반도체층(ACT)은 반도체 물질을 도체화한 층일 수 있다. 제 1 보상부(DCA1)의 반도체층(ACT)의 도체화는 박막트랜지스터(TFT)의 반도체층(A)의 소스영역(SA)과 드레인 영역(SA)을 도체화할 때 함께 도체화되어 형성될 수 있다. 제 1 보상부(DCA1)의 반도체층(ACT)은 복수의 반도체층(예를 들면, ACT1~ACT3)을 포함한다. 버퍼층(BUF) 상에는 반도체층(ACT)을 커버하도록 게이트 절연막(GI)이 배치될 수 있다.
도5와 도7을 참조하면, 게이트 절연막(GI) 상에는 제 2a 게이트 라인(G2a) 및 제 1a 게이트 라인(G1a)이 서로 나란하게 배치될 수 있다.
그리고, 게이트 절연막(GI) 상에는 제 1a 게이트 라인(G2a) 및 제 1b 게이트 라인(G1a)을 커버하도록 제 1 층간 절연막(INT1)이 배치될 수 있다. 제 1 층간 절연막(INT1) 상에는 제 2a 게이트 라인(G2a) 및 제 1a 게이트 라인(G1a)과 적어도 일부분이 중첩되도록 제 2a 더미 게이트 라인(GD2a) 및 제 1a 더미 게이트 라인(GD1a)이 서로 나란하게 배치될 수 있다. 제 2a 더미 게이트 라인(GD2a)은 제 1 층간 절연막(INT1)을 관통하는 제 2 콘택홀(CH2)을 통해 제 2a 게이트 라인(G2a)에 접속되고, 제 1a 더미 게이트 라인(GD1a)은 제 1 층간 절연막(INT1)을 관통하는 제 1 콘택홀(CH2)을 통해 제 1a 게이트 라인(G1a)에 접속될 수 있다.
도 5와 도6을 참조하면, 제 1a 더미 게이트 라인(GD1a) 및 제 2a 더미 게이트 라인(GD1b)은 복수의 반도체층(예를 들면, ACT1, ACT2, ACT3)과 중첩되도록 배치된다. 이형부를 가지는 액티브 영역(AA)의 제1 영역에서의 화소 개수와 이형부를 가지지 않은 액티브 영역(AA)의 제 2 영역에서의 화소 개수의 차이에 따라 발생하는 캐패시턴스 값을 보상할 수 있도록, 복수의 반도체층(ACT1, ACT2, ACT3)과 제 1a 더미 게이트 라인(GD1a) 및 제 2a 더미 게이트 라인(GD1b)이 중첩하는 면적을 다르게 형성할 수 있다. 예를 들면, 반도체층(ACT)의 개수 또는 크기를 이용하여, 반도체층(ACT)과 제 1a 더미 게이트 라인(GD1a) 및 제 2a 더미 게이트 라인(GD1b)과 중첩하는 면적을 다르게 형성할 수 있다. 또는, 제 1a 더미 게이트 라인(GD1a) 및 제 2a 더미 게이트 라인(GD1b)중 적어도 하나의 폭 또는 길이를 조절하여, 반도체층(ACT)과 제 1a 더미 게이트 라인(GD1a) 및 제 2a 더미 게이트 라인(GD1b)이 중첩하는 면적을 다르게 형성할 수 있다. 구체적으로, 도 5에서는 제 1a 더미 게이트 라인(GD1a) 및 제 2a 더미 게이트 라인(GD1b)이 일직선으로 도시 되어 있으나, 굴곡을 가지는 요철형태로 형성할 수 도 있다. 이와 같이, 제 1a 더미 게이트 라인(GD1a) 및 제 2a 더미 게이트 라인(GD1b)을 요철형태로 형성하는 경우, 그 길이는 도 5에 도시된 바와 같이 일직선으로 형성된 1a 더미 게이트 라인(GD1a) 및 제 2a 더미 게이트 라인(GD1b)의 길이 보다 더 길어질 수 있게 된다. 따라서, 반도체층(ACT)과 제 1a 더미 게이트 라인(GD1a) 및 제 2a 더미 게이트 라인(GD1b)이 중첩하는 면적은 증가할 수 있다. 그리고, 보상을 위한 캐패시턴스 값을 증가 시킬 수 있게 된다.
제 1 층간 절연막(ILD1) 상에는 제 1a 더미 게이트 라인(GD1a)과 제 2a 더미 게이트 라인(GD2a)을 커버하도록 제 2 층간 절연막(INT2)이 배치될 수 있다.
제 2 층간 절연막(INT2) 상에는 제 2a 더미 게이트 라인(GD2a) 및 제 1a 더미 게이트 라인(GD1a)과 중첩하는 제 1 전원 공급전극(VDLb)이 배치될 수 있다. 제 1 전원 공급전극(VDLb)은 제 2 층간 절연막(INT2), 제 1 층간 절연막(INT1) 및 게이트 절연막(GI)을 관통하는 제 3 및 제 4 콘택홀들(CH3, CH4)을 통해 반도체층(ACT)들에 접속될 수 있다.
제 1 전원 공급전극(VDLb) 상에는 제 1 전원 공급전극(VDLb)을 보호하기 위한 패시베이션막(PAS)이 배치될 수 있다.
패시베이션막(PAS)상에는 제 1 평탄화막(PLN1), 제2 평탄화막(PLN2) 및 봉지층(ENC)중 적어도 하나의 층이 형성될 수 있다.
제 2 보상부(DCA2) 또한 제 1 보상부(DCA1) 유사하게 형성되며, 제 1 보상부(DCA1)와 동일한 방식으로 형성된다. 따라서, 추가적인 설명은 생략한다.
다음으로, 도 3, 도 7, 및 도 8을 참고하여 표시패널(10)의 제 3 보상부(DCA3)에 대해서 보다 구체적으로 설명하기로 한다.
도 7은 도 3의 제 3 보상부(3CA1)의 일부 영역을 확대 도시한 평면도이고, 도 8은 도 7의 A-A'라인과 B-B'라인을 따라 취한 단면도이다.
도 7 및 도 8을 참조하면, 표시패널(10)의 제 3 보상부(DCA3)는 기판(SUB) 상에 배치되는 버퍼층(BUF), 버퍼층(BUF) 상에 배치되는 복수의 반도체층(예를 들면, ACT5, ACT6)을 포함할 수 있다. 제 3 보상부(DCA1)의 반도체층(ACT)은 박막트랜지스터(TFT)의 반도체층(A)과 동일공정에 의해 형성될 수 있으며. 동일층상에 형성될 수 있다. 그리고, 제 3 보상부(DCA1)의 반도체층(ACT)은 박막트랜지스터(TFT)의 반도체층(A)과 동일물질로 형성될 수 있다. 제 3 보상부(DCA1)의 반도체층(ACT)은 반도체 물질을 도체화한 층일 수 있다. 제 3 보상부(DCA1)의 반도체층(ACT)의 도체화는 박막트랜지스터(TFT)의 반도체층(A)의 소스영역(SA)과 드레인 영역(SA)을 도체화할 때 함께 도체화되어 형성될 수 있다.. 버퍼층(BUF) 상에는 반도체층(ACT5, ACT6)을 커버하도록 게이트 절연막(GI)이 배치될 수 있다.
도 7 및 도 8을 참조하면, 게이트 절연막(GI) 상에는 동일 라인 상에서 제 3a 게이트 라인(G3a) 및 제 3b 게이트 라인(G3b)이 서로 분리되어 배치될 수 있다. 그리고, 제 4a 게이트 라인(G4a) 및 제 4b 게이트 라인(G4b)는 서로 분리되어 배치될 수 있다. 제 3a 게이트 라인(G3a)과 제 4a 게이트 라인(G3a)이 서로 나란하게 배치될 수 있다. 그리고, 제 3b 게이트 라인(G3b)과 제 4b 게이트 라인(G3b)이 서로 나란하게 배치될 수 있다.
게이트 절연막(GI) 상에는 제 3a 게이트 라인(G3a) 및 제 3b 게이트 라인(G3b)과 제 4a 게이트 라인(G4a) 및 제 4b 게이트 라인(G4b)을 커버하도록 제 1 층간 절연막(INT1)이 배치될 수 있다. 제 1 층간 절연막(INT1) 상에는 제 3a 게이트 라인(G3a)의 일단부 및 제 3b 게이트 라인(G3b)의 일단부와 중첩되도록 제 3 더미 게이트 라인(GD3)이 배치되며, 제 4a 게이트 라인(G4a)의 일단부 및 제 4b 게이트 라인(G4b)의 일단부와 중첩되도록 제 4 더미 게이트 라인(GD4)이 배치될 수 있다.
제 3 더미 게이트 라인(GD3)은 제 1 층간 절연막(INT1)을 관통하는 제 5 콘택홀(CH5)들을 통해 제 3a 및 제 3b 게이트 라인(G3a, G3b)에 각각 접속될 수 있다. 제 4 더미 게이트 라인(GD4)은 제 1 층간 절연막(INT1)을 관통하는 제 6 콘택홀(CH6)들을 통해 제 4a 및 제 4b 게이트 라인(G4a, G4b)에 각각 접속될 수 있다.
도 8을 참조하면, 제 1 층간 절연막(INT1) 상에는 제 3 더미 게이트 라인(GD3)과 제 4 더미 게이트 라인(GD4)을 커버하도록 제 2 층간 절연막(INT2)이 배치될 수 있다.
제 2 층간 절연막(INT2) 상에는 제 3 더미 게이트 라인(GD3) 및 제 4 더미 게이트 라인(GD4)과 중첩하는 제 1 전원 공급전극(VDLb)이 배치될 수 있다. 제 1 전원 공급전극(VDLb)은 제 2 층간 절연막(INT2), 제 1 층간 절연막(INT1), 및 게이트 절연막(GI)을 관통하여 반도체층(ACT5, ACT6)을 노출하는 제 7 및 제 8 콘택홀들(CH7, CH8)을 통해 반도체층(ACT5, ACT6)에 각각 접속된다.
제 1 전원 공급전극(VDLb) 상에는 제 1 전원 공급전극(VDLb)을 보호하기 위한 패시베이션막(PAS)이 배치된다.
상술한 구성에 따르는 제 1 보상부(DCA1)는 , 도 5 및 도 6에 도시된 바와 같이, 각 더미 게이트 라인(GD1a 또는 GD2a)과 제 1 전원 공급전극 (VDLb)에 의해 형성되는 제 1 캐패시턴스들(C1)의 제 1 보상성분과, 각 더미 게이트 라인(GD1a 또는 GD2a)과 복수의 반도체층(ACT1, ACT2, ACT2)에 의해 형성되는 제 2 캐패시턴스들(C2)의 제 2 보상성분을 포함한다.
또한, 제 2 보상부(DCA2)는 제 1 보상부(DCA1)와 마찬가지로, 각 더미 게이트 라인(GD1b 또는 GD2b)과 제 1 전원 공급전극 (VDLb)에 의해 형성되는 제 1 캐패시턴스들(C1)의 제 1 보상성분과, 각 더미 게이트 라인(GD1b 또는 GD2b)과 복수의 반도체층에 의해 형성되는 제 2 캐패시턴스들(C2)의 제 2 보상성분을 포함한다.
제 3 보상부(DCA3)는, 도 7 및 도 8에 도시된 바와 같이, 각 더미 게이트 라인(GD3 또는 GD4)과 제 1 전원 공급전극 (VDLb)에 의해 형성되는 제 1 캐패시턴스들(C1)의 제 1 보상성분과, 각 더미 게이트 라인(GD3 또는 GD4)과 복수의 반도체층(ACT5, ACT6, ACT7)에 의해 형성되는 제 2 캐패시턴스들(C2)의 제 2 보상성분을 포함한다.
따라서, 본원 발명에서는 제 1 캐패시턴스(C1)와 제 2 캐패시턴스(C2)의 2중 캐패시터 구조를 갖는 제 1 보상부(DCA1) 및 제 2 보상부(DCA2)를 통해 좁은 공간에 캐패시턴스를 최대로 크게 할 수 있다. 제 3 보상부(DCA3) 또한 제 1 보상부(DCA1)와 마찬가지로 2중 캐패시터 구조를 가지므로 노치부(NO)의 수평부에 인접한 영역의 좁은 공간에 캐패시턴스를 최대로 크게 할 수 있다. 따라서, 베젤영역의 제 3 영역에 위치한 제 1 보상부(DCA1), 제 2 보상부(DCA2), 및 제 3 보상부(DAC3)를 통해 화소라인당 R-C부하를 증가시킬 수 있게 되므로, 액티브 영역(AA)의 제 2 영역에 배치된 화소라인 당 R-C부하와 근접하도록 보상할 수 있게 되어 표시패널의 휘도 불균일을 개선할 수 있는 효과를 얻을 수 있다.
다음으로 도 9를 참조하여 본 발명의 실시예에 따른 표시장치에 의해 얻어지는 휘도 개선효과에 대해 설명하기로 한다.
도 9는 보상부가 형성되지 않은 표시장치의 휘도 변화와 본 발명의 실시예에 따른 보상부가 형성된 표시장치의 휘도 변화를 나타낸 그래프이다. 도 9에서, 실선은 보상부가 형성되지 않은 표시장치의 휘도 변화를 나타내는 것이며, 점선은 본 발명의 실시예에 따른 보상부가 형성된 표시장치의 휘도 변화를 나타내고 있다. 도 9에서, 표시장치의 기준 휘도는 150nit로 설정하였다.
도 9에서 가로 축은, 도2에 도시된 표시장치의 제 1 영역의 b-c구간에 대응하는 게이트 라인 (1-30 번째 라인), 및 제 1 영역의 c-d구간에 대응하는 게이트 라인(30-90 번째 라인), 및 제 2 영역의 d-e구간에 대응하는 게이트 라인 (90-120 번째 라인)을 나타내고 있다. 그리고, 세로 축은 표시장치의 휘도 변화를 나타낸다. 세로 축에서 0%는 기준 휘도 150 nit 대비하여 표시장치의 휘도의 변화가 없다는 것을 나타낸다.
도 9를 참조하면, 보상부가 형성되지 않은 표시장치의 휘도 변화를 나타내는 실선을 살펴보면, 이형부를 갖지 않는 액티브 영역인 제 2 영역의 d-e구간에서는 휘도의 변화가 없지만, 이형부를 가지는 액티브 영역인 b-c 및 c-d 구간에서는 휘도의 변화가 생기는 것을 확인할 있다. 기준 휘도 대비하여 휘도의 변화량은 6%~18% 정도 임을 있음을 알 수 있다.
도 9에서, 본 발명의 실시예에 따른 보상부가 형성된 표시장치의 휘도 변화를 나타내는 점선을 살펴보면, 이형부를 갖지 않는 액티브 영역인 제 2 영역의 d-e구간 뿐만 아니라, 이형부를 가지는 액티브 영역인 b-c 및 c-d 구간에서도 휘도의 변화가 없는 것을 알 수 있다. 위의 그래프로부터 베젤영역(BA)에 위치한 제 1 보상부(DCA1), 제 2 보상부(DCA2), 및 제 3 보상부(DAC3)를 통해, 이형부를 포함하는 액티브 영역(AA)의 제 1 영역에 위치한 게이트 라인의 R-C부하를 증가시킴으로써, 이형부를 포함하지 않는 액티브 영역(AA)의 제 2 영역에 위치한 게이트 라인별 R-C부하와 근접하도록 보상할 수 있음을 알 수 있다.
제 1 영역(A1)에 위치한 제 1 보상부(DCA1) 및 제 2 보상부(DCA2)와 제 2 영역(A2)에 위치한 제 3 보상부(DAC3)를 통해 게이트 라인별 R-C부하를 증가시킬 수 있게 되므로, 제 3 영역(A3)의 게이트 라인별 R-C부하와 근접하도록 보상할 수 있게 되어 표시패널의 휘도 불균일을 개선할 수 있는 효과를 얻을 수 있다.
본 명세서에 따른 표시장치는 다음과 같이 설명될 수 있다.
본 명세서의 제 1 특징에 따른 표시장치는 이형부를 갖는 제 1 영역과 이형부를 갖지 않는 제 2 영역을 포함하는 액티브 영역과, 상기 액티브 영역 외측의 베젤영역을 포함하는 표시패널; 상기 액티브 영역 내에서 서로 교차하도록 배치되는 게이트 라인들 및 데이터 라인들; 상기 액티브 영역 내에서 상기 게이트 라인들 및 상기 데이터 라인들에 연결되는 화소들; 상기 화소들에 전원을 공급하는 제 1 전원 공급전극; 및 상기 액티브 영역의 상기 제 1 영역에 인접한 상기 베젤영역에 배치되는 더미 게이트 라인을 포함하며, 상기 더미 게이트 라인은 상기 제 1 영역에 배치된 게이트 라인과 연결되고, 상기 제 1 전원 공급전극과 중첩하여 제 1 캐패시턴스 를 형성한다.
상기 구성에서, 상기 제 1 전원 공급전극과 연결되고, 상기 더미 게이트 라인과 중첩하여 제 2 캐패시턴스를 형성하는 반도체 패턴을 더 포함할 수 있다.
상기 제 1 영역의 상기 이형부는 모서리부에 형성되는 라운드부와 상기 액티브 영역의 1변에 형성되는 노치부 중 적어도 하나를 포함할 수 있다.
상기 노치부가 형성된 상기 제 1 영역의 상기 액티브 영역은 상기 노치부에 의해 좌우로 분할되는 제 1 및 제 2 서브 액티브 영역을 포함하며, 상기 제 1 서브 액티브 영역에는 제 1 및 제 2 게이트 라인이 배치되고, 제 2 서브 액티브 영역에는 제 3 및 제 4 게이트 라인이 배치될 수 있다.
상기 더미 게이트 라인은, 상기 제 1 서브 액티브 영역에 인접한 상기 베젤영역에 배치된 제 1 더미 게이트 라인; 및 상기 제 2 서브 액티브 영역에 인접한 상기 베젤영역에 배치된 제 2 더미 게이트 라인을 포함하고, 상기 제 1 더미 게이트 라인은 상기 제1 서브 액티브 영역의 상기 제1 게이트 라인과 연결되고 상기 제 2 더미 게이트 라인은 상기 제 2 서브 액티브 영역의 상기 제 3 게이트 라인과 연결될 수 있다.
상기 더미 게이트 라인은 상기 제 1 서브 액티브 영역과 상기 제 2 서브 액티브 영역 사이의 상기 베젤영역에 배치된 제 3 더미 게이트 라인을 더 포함하고,
상기 제 1 서브 액티브 영역에 배치된 상기 제2 게이트 라인과 상기 제 2 서브 액티브 영역에 배치된 상기 제 4 게이트 라인은 상기 제 3 더미 게이트 라인에 의해 서로 연결될 수 있다.
상기 제 1 캐패시턴스는 상기 제 1 더미 게이트 라인과 상기 제 1 전원 공급전극이 중첩하여 형성하는 제 1 보상 캐패시턴스 및 상기 제 2 더미 게이트 라인과 상기 제 1 전원 공급전극이 중첩하여 형성하는 제 2 보상 캐패시턴스를 포함할 수 있다.
상기 반도체 패턴은 제1 반도체 패턴과 제2 반도체 패턴을 포함하며, 상기 제 2 캐패시턴스는 상기 제 1 더미 게이트 라인과 상기 제 1 반도체패턴이 중첩하여 형성하는 제 4 보상 캐패시턴스와, 상기 제 2 더미 게이트 라인과 상기 제 2 반도체패턴이 중첩하여 형성하는 제 5 보상 캐패시턴스를 포함할 수 있다.
상기 제 1 및 상기 제 2 반도체패턴은 상기 제 1 전원 공급전극에 접속될 수 있다.
상기 제 1 캐패시턴스는 상기 제 3 더미 게이트 라인과 상기 제 1 전원 공급전극이 중첩하여 형성하는 제 3 보상 캐패시턴스를 더 포함할 수 있다.
상기 반도체 패턴은 제 3 반도체 패턴을 더 포함하고, 상기 제2 캐패시턴스는 상기 제 3 더미 게이트 라인과 상기 제 3 반도체 패턴이 중첩하여 형성하는 제 6 보상 캐패시턴스를 포함할 수 있다.
상기 제 3 반도체패턴은 상기 제 1 전원 공급전극에 접속될 수 있다.
상기 반도체패턴은 기판 상에 배치되고, 상기 게이트 라인들은 상기 반도체패턴을 커버하도록 배치된 게이트 절연막 상에 배치되며, 상기 데이터 라인들과 상기 더미 게이트 라인은 상기 게이트 라인들을 커버하는 제 1 층간 절연막 상에 배치되고, 상기 제 1 전원 공급전극은 상기 더미 게이트 라인을 커버하는 제 2 층간 절연막 상에 배치될 수 있다.
상기 더미 게이트 라인은 상기 제 1 층간 절연막에 형성된 콘택홀을 통해 상기 게이트 라인에 접속되고, 상기 제 1 전원 공급전극은 상기 제 2 층간 절연막, 상기 제 1 층간 절연막, 및 상기 게이트 절연막을 관통하는 콘택홀을 통해 상기 반도체패턴에 연결될 수 있다.
상기 제 1 내지 상기 제 3 반도체패턴은 기판 상에 배치되고, 상기 게이트 라인들은 상기 제 1 내지 상기 제 3 반도체패턴을 커버하도록 배치된 게이트 절연막 상에 배치되며, 상기 데이터 라인들과 상기 제 1 내지 상기 제 3 더미 게이트 라인들은 상기 게이트 라인들을 커버하는 제 1 층간 절연막 상에 배치되고, 상기 제 1 전원 공급전극은 상기 제 1 내지 상기 제 3 더미 게이트 라인을 커버하는 제 2 층간 절연막 상에 배치되며, 상기 제 1 더미 게이트 라인은 제 1 층간 절연막에 형성된 제 1 콘택홀을 통해 상기 제 1 게이트 라인에 접속되고, 상기 제 2 더미 게이트 라인은 제 1 층간 절연막에 형성된 제 2 콘택홀을 통해 상기 제 3 게이트 라인에 접속되며, 상기 제 3 더미 게이트 라인은 제 1 층간 절연막에 형성된 제 3 콘택홀을 통해 상기 제 2 게이트 라인과 접속되고 제 1 층간 절연막에 형성된 제 4 콘택홀을 통해 상기 제 4 게이트 라인과 접속되어, 상기 제2 게이트 라인과 상기 제 4 게이트 라인을 서로 연결하고, 상기 제 1 전원 공급전극은 상기 제 2 층간 절연막, 상기 제 1 층간 절연막, 및 상기 게이트 절연막을 관통하는 콘택홀을 통해 상기 제 1 내지 상기 제 3 반도체 패턴에 연결될 수 있다.
본 명세서의 제 2 특징에 따른 표시장치는 이형부를 갖는 제 1 영역과, 이형부를 갖지 않는 제 2 영역을 포함하는 액티브 영역과, 상기 제 1영역에 대응하는 제 3영역과 상기 제 2영역에 대응하는 제 4 영역을 포함하며 상기 액티브 영역 외측에 배치되는 베젤영역을 포함하는 표시패널; 상기 제 1 영역에 배치된 제 1 게이트 라인에 대응하여 형성된 제 1 화소들; 상기 제 2 영역에 배치된 제 2 게이트 라인에 대응하여 형성되며, 상기 제 1 화소들의 화소 개수보다 많은 제 2 화소들; 및 상기 표시패널의 상기 베젤영역에 배치되며, 상기 제 1 화소들 및 상기 제 2 화소들에 전원을 공급하는 전원 공급전극을 포함하며, 상기 베젤 영역의 상기 제 3 영역에서 상기 제 1영역의 제 1 게이트 라인 또는 상기 전원 공급전극과 연결되어 보상 캐패시턴스를 형성함으로써 상기 제 1 화소들과 상기 제 2 화소들 사이의 화소수의 차이에 따라 발생되는 부하를 보상하는 적어도 하나의 보상부를 포함한다.
적어도 하나의 보상부는 상기 제 1 전원 공급전극과 제 2 캐패시턴스를 형성하는 반도체 패턴을 더 포함할 수 있다.
상기 제 1 보상 패턴은 상기 전원 공급 전극과 상기 제 2 보상 패턴 사이에 위치하여, 상기 전원 공급 전극과는 상기 제 1 보상 캐패시턴스를 형성하고 상기 제 2 보상 패턴과는 상기 제 2 보상 캐패시턴스를 형성할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 명세서의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 본 발명에 도시된 예에서는 전계발광 표시장치를 예로 들어 설명했으나, 본 발명이 이에 한정되는 것은 아니며, 액정표시장치(Liquid Crystal Display Device: LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 전계방출 표시장치(Field Emission Display Device: FED), 및 전기영동 표시장치(Electrophoretic Display Device: ED)와 같은 다양한 평판 표시장치에 적용될 수 있다. 따라서, 본 명세서의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
10: 표시패널 A1: 제 1 영역
A2: 제 2 영역 A3: 제 3 영역
AA: 액티브 영역 ACT: 금속화 반도체층
BA: 베젤영역 D1~Dm: 데이터 라인
GD1a, GD1b, GD2a, GD2b, GD3, GD4: 더미 게이트 라인
G1a, G1b, G2a, G2b, G3a, G3b, G4a, G4b, G5... Gn: 게이트 라인
DCA1: 제 1 보상부 DCA2: 제 2 보상부
DCA3: 제 3 보상부 PS: 전원 공급부
VD1~VDm: 제 1 전원라인
VDLa, VDLb: 제 1 전원 공급전극

Claims (19)

  1. 이형부를 갖는 제 1 영역과 이형부를 갖지 않는 제 2 영역을 포함하는 액티브 영역과, 상기 액티브 영역 외측의 베젤영역을 포함하는 표시패널;
    상기 액티브 영역 내에서 서로 교차하도록 배치되는 게이트 라인들 및 데이터 라인들;
    상기 액티브 영역 내에서 상기 게이트 라인들 및 상기 데이터 라인들에 연결되는 화소들;
    상기 화소들에 전원을 공급하는 제 1 전원 공급전극; 및
    상기 액티브 영역의 상기 제 1 영역에 인접한 상기 베젤영역에 배치되는 더미 게이트 라인을 포함하며,
    상기 더미 게이트 라인은 상기 제 1 영역에 배치된 게이트 라인과 연결되고, 상기 제 1 전원 공급전극과 중첩하여 제 1 캐패시턴스를 형성하는 표시장치.
  2. 제 1 항에 있어서,
    상기 제 1 전원 공급전극과 연결되고, 상기 더미 게이트 라인과 중첩하여 제 2 캐패시턴스를 형성하는 반도체 패턴을 더 포함하는 표시장치.
  3. 제 2 항에 있어서,
    상기 반도체 패턴은 도체화 된 반도체인 표시장치.
  4. 제 2 항에 있어서,
    상기 제 1 영역의 상기 이형부는 상기 액티브 영역의 모서리부에 형성되는 라운드부와 상기 액티브 영역의 1변에 형성되는 노치부 중 적어도 하나를 포함하는 표시장치.
  5. 제 4 항에 있어서,
    상기 노치부가 형성된 상기 제 1 영역의 상기 액티브 영역은 상기 노치부에 의해 좌우로 분할되는 제 1 및 제 2 서브 액티브 영역을 포함하며, 상기 제 1 서브 액티브 영역에는 제 1 및 제 2 게이트 라인이 배치되고, 제 2 서브 액티브 영역에는 제 3 및 제 4 게이트 라인이 배치되는 표시장치.
  6. 제 5 항에 있어서,
    상기 더미 게이트 라인은,
    상기 제 1 서브 액티브 영역에 인접한 상기 베젤영역에 배치된 제 1 더미 게이트 라인; 및
    상기 제 2 서브 액티브 영역에 인접한 상기 베젤영역에 배치된 제 2 더미 게이트 라인을 포함하고, 상기 제 1 더미 게이트 라인은 상기 제1 서브 액티브 영역의 상기 제1 게이트 라인과 연결되고 상기 제 2 더미 게이트 라인은 상기 제 2 서브 액티브 영역의 상기 제 3 게이트 라인과 연결되는 표시장치.
  7. 제 6 항에 있어서,
    상기 더미 게이트 라인은 상기 제 1 서브 액티브 영역과 상기 제 2 서브 액티브 영역 사이의 상기 베젤영역에 배치된 제 3 더미 게이트 라인을 더 포함하고,
    상기 제 1 서브 액티브 영역에 배치된 상기 제2 게이트 라인과 상기 제 2 서브 액티브 영역에 배치된 상기 제 4 게이트 라인은 상기 제 3 더미 게이트 라인에 의해 서로 연결되는 표시장치.
  8. 제 7 항에 있어서,
    상기 제 1 캐패시턴스는 상기 제 1 더미 게이트 라인과 상기 제 1 전원 공급전극이 중첩하여 형성하는 제 1 보상 캐패시턴스; 및
    상기 제 2 더미 게이트 라인과 상기 제 1 전원 공급전극이 중첩하여 형성하는 제 2 보상 캐패시턴스를 포함하는 표시장치.
  9. 제 8 항에 있어서,
    상기 반도체 패턴은 제1 반도체 패턴과 제2 반도체 패턴을 포함하며,
    상기 제 2 캐패시턴스는
    상기 제 1 더미 게이트 라인과 상기 제 1 반도체패턴이 중첩하여 형성하는 제4 보상 캐패시턴스와, 상기 제 2 더미 게이트 라인과 상기 제 2 반도체패턴이 중첩하여 형성하는 제 5 보상 캐패시턴스를 포함하는 표시장치.
  10. 제 9 항에 있어서,
    상기 제 1 및 상기 제 2 반도체패턴은 상기 제 1 전원 공급전극에 접속되는 표시장치.
  11. 제 10 항에 있어서,
    상기 제 1 캐패시턴스는 상기 제 3 더미 게이트 라인과 상기 제 1 전원 공급전극이 중첩하여 형성하는 제 3 보상 캐패시턴스를 더 포함하는 표시장치.
  12. 제 11 항에 있어서,
    상기 반도체 패턴은 제 3 반도체 패턴을 더 포함하고,
    상기 제2 캐패시턴스는
    상기 제 3 더미 게이트 라인과 상기 제 3 반도체 패턴이 중첩하여 형성하는 제 6 보상 캐패시턴스를 포함하는 표시장치.
  13. 제 12 항에 있어서,
    상기 제 3 반도체패턴은 상기 제 1 전원 공급전극에 접속되는 표시장치.
  14. 제 2 항에 있어서,
    상기 반도체패턴은 기판 상에 배치되고,
    상기 게이트 라인들은 상기 반도체패턴을 커버하도록 배치된 게이트 절연막 상에 배치되며,
    상기 데이터 라인들과 상기 더미 게이트 라인은 상기 게이트 라인들을 커버하는 제 1 층간 절연막 상에 배치되고,
    상기 제 1 전원 공급전극은 상기 더미 게이트 라인을 커버하는 제 2 층간 절연막 상에 배치되는 표시장치.
  15. 제 14 항에 있어서,
    상기 더미 게이트 라인은 상기 제 1 층간 절연막에 형성된 콘택홀을 통해 상기 게이트 라인에 접속되고,
    상기 제 1 전원 공급전극은 상기 제 2 층간 절연막, 상기 제 1 층간 절연막, 및 상기 게이트 절연막을 관통하는 콘택홀을 통해 상기 반도체패턴에 연결되는 표시장치.
  16. 제 13 항에 있어서,
    상기 제 1 내지 상기 제 3 반도체패턴은 기판 상에 배치되고,
    상기 게이트 라인들은 상기 제 1 내지 상기 제 3 반도체패턴을 커버하도록 배치된 게이트 절연막 상에 배치되며,
    상기 데이터 라인들과 상기 제 1 내지 상기 제 3 더미 게이트 라인들은 상기 게이트 라인들을 커버하는 제 1 층간 절연막 상에 배치되고,
    상기 제 1 전원 공급전극은 상기 제 1 내지 상기 제 3 더미 게이트 라인을 커버하는 제 2 층간 절연막 상에 배치되며,
    상기 제 1 더미 게이트 라인은 제 1 층간 절연막에 형성된 제 1 콘택홀을 통해 상기 제 1 게이트 라인에 접속되고,
    상기 제 2 더미 게이트 라인은 제 1 층간 절연막에 형성된 제 2 콘택홀을 통해 상기 제 3 게이트 라인에 접속되며,
    상기 제 3 더미 게이트 라인은 제 1 층간 절연막에 형성된 제 3 콘택홀을 통해 상기 제 2 게이트 라인과 접속되고 제 1 층간 절연막에 형성된 제 4 콘택홀을 통해 상기 제 4 게이트 라인과 접속되어, 상기 제2 게이트 라인과 상기 제 4 게이트 라인을 서로 연결하고
    상기 제 1 전원 공급전극은 상기 제 2 층간 절연막, 상기 제 1 층간 절연막, 및 상기 게이트 절연막을 관통하는 콘택홀을 통해 상기 제 1 내지 상기 제 3 반도체 패턴에 연결되는 표시장치.
  17. 이형부를 갖는 제 1 영역과, 이형부를 갖지 않는 제 2 영역을 포함하는 액티브 영역과, 상기 제 1영역에 대응하는 제 3영역과 상기 제 2영역에 대응하는 제 4 영역을 포함하며 상기 액티브 영역 외측에 배치되는 베젤영역을 포함하는 표시패널;
    상기 제 1 영역에 배치된 제 1 게이트 라인에 대응하여 형성된 제 1 화소들;
    상기 제 2 영역에 배치된 제 2 게이트 라인에 대응하여 형성되며, 상기 제 1 화소들의 화소 개수보다 많은 제 2 화소들; 및
    상기 표시패널의 상기 베젤영역에 배치되며, 상기 제 1 화소들 및 상기 제 2 화소들에 전원을 공급하는 전원 공급전극을 포함하며,
    상기 베젤 영역의 상기 제 3 영역에서 상기 제 1영역의 제 1 게이트 라인 또는 상기 전원 공급전극과 연결되어 보상 캐패시턴스를 형성함으로써 상기 제 1 화소들과 상기 제 2 화소들 사이의 화소수의 차이에 따라 발생되는 부하를 보상하는 적어도 하나의 보상부를 포함하는 표시장치.
  18. 제 17 항에 있어서,
    상기 적어도 하나의 보상부는 상기 제 1 게이트 라인과 연결되고 상기 전원 공급 전극과 중첩하여 제 1 보상 캐패시턴스를 형성하는 제1 보상 패턴과, 상기 전원 공급전극과 연결되고 상기 제1 보상 패턴과 중첩하여 제 2 보상 캐패시턴스를 형성하는 제 2 보상 패턴을 포함하는 표시장치.
  19. 제 18 항에 있어서,
    상기 제 1 보상 패턴은 상기 전원 공급 전극과 상기 제 2 보상 패턴 사이에 위치하여, 상기 전원 공급 전극과는 상기 제 1 보상 캐패시턴스를 형성하고 상기 제 2 보상 패턴과는 상기 제 2 보상 캐패시턴스를 형성하는 표시장치
KR1020170142305A 2017-10-30 2017-10-30 표시장치 KR102483346B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020170142305A KR102483346B1 (ko) 2017-10-30 2017-10-30 표시장치
EP18195951.1A EP3477705B1 (en) 2017-10-30 2018-09-21 Display device
CN201811208884.4A CN109727997B (zh) 2017-10-30 2018-10-17 显示装置
US16/165,897 US10964761B2 (en) 2017-10-30 2018-10-19 Display device
KR1020220185785A KR102652982B1 (ko) 2017-10-30 2022-12-27 표시장치
KR1020240040993A KR20240046447A (ko) 2017-10-30 2024-03-26 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170142305A KR102483346B1 (ko) 2017-10-30 2017-10-30 표시장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020220185785A Division KR102652982B1 (ko) 2017-10-30 2022-12-27 표시장치

Publications (2)

Publication Number Publication Date
KR20190047918A true KR20190047918A (ko) 2019-05-09
KR102483346B1 KR102483346B1 (ko) 2023-01-02

Family

ID=66546404

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020170142305A KR102483346B1 (ko) 2017-10-30 2017-10-30 표시장치
KR1020220185785A KR102652982B1 (ko) 2017-10-30 2022-12-27 표시장치
KR1020240040993A KR20240046447A (ko) 2017-10-30 2024-03-26 표시장치

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020220185785A KR102652982B1 (ko) 2017-10-30 2022-12-27 표시장치
KR1020240040993A KR20240046447A (ko) 2017-10-30 2024-03-26 표시장치

Country Status (1)

Country Link
KR (3) KR102483346B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111489646A (zh) * 2020-04-23 2020-08-04 京东方科技集团股份有限公司 一种补偿电路、像素驱动电路及显示装置
CN111816112A (zh) * 2020-07-24 2020-10-23 昆山国显光电有限公司 显示面板的补偿参数确定方法及装置
US11910670B2 (en) 2020-02-27 2024-02-20 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and manufacturing method thereof, and compensating method for wire load

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170102147A (ko) * 2016-02-29 2017-09-07 삼성디스플레이 주식회사 표시 장치
KR20170119270A (ko) * 2016-04-15 2017-10-26 삼성디스플레이 주식회사 표시 장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102239481B1 (ko) * 2014-12-31 2021-04-13 엘지디스플레이 주식회사 디스플레이 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170102147A (ko) * 2016-02-29 2017-09-07 삼성디스플레이 주식회사 표시 장치
KR20170119270A (ko) * 2016-04-15 2017-10-26 삼성디스플레이 주식회사 표시 장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11910670B2 (en) 2020-02-27 2024-02-20 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and manufacturing method thereof, and compensating method for wire load
CN111489646A (zh) * 2020-04-23 2020-08-04 京东方科技集团股份有限公司 一种补偿电路、像素驱动电路及显示装置
CN111489646B (zh) * 2020-04-23 2022-07-19 京东方科技集团股份有限公司 一种补偿电路、像素驱动电路及显示装置
CN111816112A (zh) * 2020-07-24 2020-10-23 昆山国显光电有限公司 显示面板的补偿参数确定方法及装置
CN111816112B (zh) * 2020-07-24 2022-04-08 昆山国显光电有限公司 显示面板的补偿参数确定方法及装置

Also Published As

Publication number Publication date
KR20230005798A (ko) 2023-01-10
KR102652982B1 (ko) 2024-04-02
KR20240046447A (ko) 2024-04-09
KR102483346B1 (ko) 2023-01-02

Similar Documents

Publication Publication Date Title
EP3477705B1 (en) Display device
KR102578624B1 (ko) 표시장치
KR102652982B1 (ko) 표시장치
JP7053444B2 (ja) 表示装置
US10754482B2 (en) Display apparatus having touch screen capable of improving touch sensitivity
US11270631B2 (en) Display apparatus
KR20230038441A (ko) 표시장치
KR102460917B1 (ko) 표시장치
KR20200036462A (ko) 표시장치
KR20200039272A (ko) 표시장치
KR102571021B1 (ko) 표시장치
KR102370677B1 (ko) 표시장치
KR20200046800A (ko) 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant