KR20190046625A - Igzo 박막 트랜지스터의 제조방법 및 그에 의해 제조된 igzo 박막 트랜지스터 - Google Patents

Igzo 박막 트랜지스터의 제조방법 및 그에 의해 제조된 igzo 박막 트랜지스터 Download PDF

Info

Publication number
KR20190046625A
KR20190046625A KR1020180106066A KR20180106066A KR20190046625A KR 20190046625 A KR20190046625 A KR 20190046625A KR 1020180106066 A KR1020180106066 A KR 1020180106066A KR 20180106066 A KR20180106066 A KR 20180106066A KR 20190046625 A KR20190046625 A KR 20190046625A
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
channel layer
igzo
igzo thin
Prior art date
Application number
KR1020180106066A
Other languages
English (en)
Inventor
김현석
양대규
김형도
Original Assignee
충남대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 충남대학교산학협력단 filed Critical 충남대학교산학협력단
Publication of KR20190046625A publication Critical patent/KR20190046625A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L27/3262—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 IGZO 박막의 성막 후 고온의 열처리 공정을 거치지 않고도 박막 트랜지스터의 성능을 향상시킬 수 있는 IGZO 박막 트랜지스터의 제조방법 및 그에 의해 제조된 IGZO 박막 트랜지스터에 관한 것으로, 보다 상세하게는 IGZO 박막을 포함하는 채널층; 상기 채널층 상에 서로 마주보며 위치하는 소스 전극 및 드레인 전극; 상기 채널층에 전계를 인가하기 위한 게이트 전극; 및 상기 게이트 전극과 상기 채널층 사이에 개재된 게이트 절연층;을 포함하는 박막 트랜지스터의 제조방법에 있어서, 상기 IGZO 박막을 성막한 후 마이크로파로 처리하는 것을 특징으로 하는 박막 트랜지스터의 제조방법 및 상기 방법에 의해 제조된 IGZO 박막 트랜지스터에 관한 것이다.

Description

IGZO 박막 트랜지스터의 제조방법 및 그에 의해 제조된 IGZO 박막 트랜지스터{Preparateion Method for IGZO TFTs and IGZO TFTs thereby}
본 발명은 IGZO 박막의 성막 후 고온의 열처리 공정을 거치지 않고도 박막 트랜지스터의 성능을 향상시킬 수 있는 IGZO 박막 트랜지스터의 제조방법 및 그에 의해 제조된 IGZO 박막 트랜지스터에 관한 것이다.
최근 급속한 정보화 기술의 진전으로 언제 어디서나 정보를 접할 수 있는 유비쿼터스 컴퓨팅 시대로 접어들고 있다. 이에 따라 다양한 정보를 전달하는 정보 전달 매체와 저장 매체 등 새로운 전자소자의 중요성이 점점 커져가고 있다. 특히 디스플레이에 대한 소비자의 요구는 시장의 공급과 기술의 수준을 뛰어넘고 있어 개발의 중요성이 날로 커져가고 있다. 차세대 디스플레이는 가볍고 얇은 두께와 고해상도, 높은 화면 전환 속도, 대면적을 갖는 평면 디스플레이라는 기술의 방향에 추가하여 공간적/시간적으로 제약을 받지 않는 방향으로 성장해 나갈 예정이다. 소비자들이 디스플레이 정보 전달 매체의 특징으로 친환경, 저소비전력, 초고해상도, 저가격의 대면적화, 유연성, 디자인, 투명성 및 실제 영상 구현(3-Dimension) 등을 강하게 요구하고 있다.
박막 트랜지스터(TFT, thin film transistor)는 디스플레이에서 백플레인(backplane)에 탑재되어 전력 등을 공급하는 주회로 기판으로 디스플레이 구동의 핵심 역할을 담당한다. 따라서 차세대 디스플레이의 핵심 기술인 초고해상도, 높은 화면 전환속도, 대화면 특성 등을 구현하기 위해서는 박막 트랜지스터의 기술이 발전되어야 한다. 종래 액정 디스플레이에서는 채널층으로 비정질 실리콘을 이용한 박막 트랜지스터가 사용되었는데, 이는 전자 이동도가 약 1 ㎠/Vs로 고해상도의 LCD에 사용되기 위해서는 전자 이동도가 약 10 ㎠/Vs가 되어야 한다. 이에 비정질 실리콘 기반의 박막 트랜지스터를 대체할 새로운 박막 트랜지스터들이 개발되었다.
LTPS(Low Temperature Poly Si) 박막 트랜지스터는 구동을 위해 높은 전류가 요구되고, 전자 이동도가 100 ㎠/Vs로 현존하는 박막 트랜지스터 중 가장 향상된 특성을 나타낸다. 이에 AMOLED 디스플레이에서는 LTPS 박막 트랜지스터가 실질적으로 작동가능한 유일한 기술이다. 전자 이동도가 높아지면 디스플레이의 작동에 필요한 충분한 전력을 공급하면서도 트랜지스터의 크기를 줄일 수 있으며, 축소된 크기는 에너지 효율성과 전력 소모량을 줄이거나 병렬로 더 많은 트랜지스터를 압축 연결하여 더 큰 해상도의 디스플레이를 가능하게 한다. 그러나 LTPS는 비정질의 Si을 증착한 후 ELA(Excimer Laser Annealing)에 의해 결정화하는 과정이 필수적이며, ion doping과 같은 추가적인 공정이 필요하여 제작과정이 복잡할 뿐 아니라, 생산 비용이 높은 문제가 있다.
현재로서는 비정질 실리콘과 LTPS 박막 트랜지스터가 스마트폰 디스플레이 시장의 대부분을 차지하지만, 차세대 주자로서 호소노 그룹이 2003년 보고한(Science, 300 (2003) 1269.) IGZO(In-Ga-Zn-O)을 채널층으로 적용한 박막 트랜지스터(이하, "IGZO 박막 트랜지스터"라 함)가 주목을 받고 있다. IGZO 박막 트랜지스터는 전자 이동도가 5~20 ㎠/Vs 정도로 LTPS에 비해서는 낮기는 하지만, 고해상도의 대면적 디스플레이에 사용하기에는 충분한 수준이다. 더구나 ELA나 ion doping과 같은 과정을 생략할 수 있고 패터닝에 사용되는 마스크의 개수를 줄일 수 있어 LTPS에 비해 경제적으로 생산할 수 있다는 장점이 있다. 그러나 비실리콘 물질을 채널층 물질로 적용하는 경우, 채널층의 안정성 및 신뢰성을 확보하기 어렵다는 문제가 발생한다.
통상 IGZO 박막 트랜지스터에서 IGZO 박막은 실온에서 성막이 가능하며, 비정질이어도 반도체로서의 성능을 내는 것이 가능하다. 그러나 별도의 안정화 과정을 거치지 않으면, 구동 시 전기적 스트레스에 의해 문턱 전압이 쉬프트하기 쉽다. 이에 소자의 안정성을 위하여 IGZO 박막의 성막 후, 350~400℃에서 열처리를 실시하는 것이 일반적이다(Applied Physics Letters 90 (2008) 192101.).
디스플레이 분야에서는 최근 경량의 유연성 디스플레이가 주목을 받고 있다. 유연성 디스플레이의 제조를 위해서는 가요성이 높은 수지 기판이 주로 사용되지만 수지 기판은 통상 내열 온도가 150℃∼200℃ 정도이며, 내열성이 높은 폴리이미드계 수지라도 300℃ 정도로 유리 기판 등의 무기 기판에 비해 열 안정성이 낮다. 따라서 IGZO TFT의 안정성 확보를 위한 열처리가 제한적으로만 가능하기 때문에, 보다 온화한 조건에서 IGZO TFT의 반도체 특성을 향상시킬 수 있는 방법의 개발이 필요하다.
Science, 300 (2003) 1269. Applied Physics Letters 90 (2008) 192101.
본 발명은 IGZO 박막 트랜지스터의 제조 시 고온에서 열처리하지 않고도 박막 트랜지스터의 특성을 향상시킬 수 있는 IGZO 박막 트랜지스터의 제조방법 및 상기 방법에 의해 제조된 IGZO 박막 트랜지스터를 제공하는 것을 목적으로 한다.
전술한 목적을 달성하기 위한 본 발명은 IGZO 박막을 포함하는 채널층; 상기 채널층 상에 서로 마주보며 위치하는 소스 전극 및 드레인 전극; 상기 채널층에 전계를 인가하기 위한 게이트 전극; 및 상기 게이트 전극과 상기 채널층 사이에 개재된 게이트 절연층;을 포함하는 박막 트랜지스터의 제조방법에 있어서, 상기 IGZO 박막을 성막한 후 마이크로파로 처리하는 것을 특징으로 하는 박막 트랜지스터의 제조방법에 관한 것이다.
본 발명의 방법에서는 상기 마이크로파의 처리 전에 100~200℃에서 열처리하는 공정을 추가로 포함할 수 있다.
본 발명은 또한 상기 방법에 의해 제조된 박막 트랜지스터에 관한 것이다.
이상과 같이 본 발명의 IGZO 박막 트랜지스터의 제조방법에 의하면 성막된 IGZO 박막을 고온에서 열처리하지 않고도, 기판의 온도 상승 없이 박막 트랜지스터의 성능이 향상되고 안정성이 증가하여 특히 유연성 기판을 사용한 IGZO 박막 트랜지스터의 제조에 유용하게 사용될 수 있다.
또한 본 발명의 IGZO 박막 트랜지스터는 우수한 특성으로 인하여 초경량 디스플레이 또는 고화질, 대면적 디스플레이에 효율적으로 이용될 수 있다.
도 1은 본 발명의 일 실시예에 의한 박막 트랜지스터의 개략 단면도.
도 2는 본 발명의 일 실시예에서 제작된 박막 트랜지스터의 구조를 보여주는 모식도.
도 3은 본 발명의 일 실시예에 의해 제작된 박막 트랜지스터의 게이트전압(Vgs)-드레인전류(Ids) 트랜스퍼 특성을 보여주는 그래프.
도 4는 본 발명의 일 실시예에 의해 마이크로파로 처리된 IGZO 박막의 AFM 이미지.
도 5는 본 발명의 일 실시예에 의해 마이크로파로 처리된 IGZO 박막의 XRD 스펙트럼.
도 6은 본 발명의 일 실시예에 의한 IGZO 박막의 신뢰성 평가 결과를 보여주는 트랜스퍼 곡선.
이하 첨부된 도면을 참조하여 본 발명을 보다 상세히 설명한다. 그러나 이러한 설명은 본 발명의 기술적 사상의 내용과 범위를 쉽게 설명하기 위한 예시일 뿐, 이에 의해 본 발명의 기술적 범위가 한정되거나 변경되는 것은 아니다. 이러한 예시에 기초하여 본 발명의 기술적 사상의 범위 안에서 다양한 변형과 변경이 가능함은 당업자에게는 당연할 것이다. 이하의 도면에서 각 구성요소의 크기나 두께, 형상 등은 과장되거나 단순화되어 있을 수 있다. 또한 본 명세서에서 "상부" 또는 "상"은 서로 직접적으로 접촉하여 바로 위에 위치하는 것 뿐 아니라 다른 층을 매개로 하여 비접촉적으로 위에 위치하는 것 역시 포함할 수 있다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터(100)를 보여주는 단면도이다. 도 1의 박막 트랜지스터(100)는 게이트 전극(120)이 채널층(140) 아래에 구비되는 바텀(bottom) 게이트 구조의 박막 트랜지스터이다. 기판(110) 상에 게이트 전극(120)이 구비될 수 있다. 기판(110)은 유리 기판일 수 있지만, 그 밖의 다른 기판, 예컨대, 플라스틱 기판이나 실리콘 기판 등 통상의 반도체소자 공정에서 사용되는 다양한 기판 중 어느 하나일 수 있다. 게이트 전극(120)은 일반적인 전극 물질(금속, 도전성 산화물 등)로 형성될 수 있다. 기판(110) 상에 게이트 전극(120)을 덮는 게이트 절연층(130)이 구비될 수 있다. 게이트 절연층(130)은 실리콘 산화물층, 실리콘 질산화물층이나 실리콘 질화물층을 포함할 수 있으나, 그 밖의 다른 물질층, 예컨대, 실리콘 질화물층보다 유전상수가 큰 고유전물질층을 포함할 수도 있다. 게이트 절연층(130)은 실리콘 산화물층, 실리콘 질산화물층, 실리콘 질화물층 및 고유전물질층 중 적어도 두 층 이상이 적층된 구조를 가질 수도 있다.
게이트 절연층(130) 상에는 IGZO 박막으로 이루어진 채널층(140)이 구비될 수 있다. 채널층(140)은 게이트 전극(120) 위쪽에 위치할 수 있다. 도 1에서는 채널층(140)의 폭을 게이트 전극(120)의 폭보다 다소 크게 도시하였으나, 경우에 따라서는 게이트 전극(120)의 폭과 유사하거나 그보다 작을 수도 있다.
채널층(140) 상에는 제1 및 제2 영역에 마주보며 각각 접촉된 소스 전극(151) 및 드레인 전극(152)이 구비될 수 있다. 소스 전극(151)은 채널층(140)의 일단에 접촉될 수 있고, 드레인 전극(152)은 채널층(140)의 타단에 접촉될 수 있다. 소스 전극(151) 및 드레인 전극(152)은 게이트 전극(120)과 동일한 물질층일 수 있으나, 다른 물질층일 수도 있다. 소스 전극(151) 및 드레인 전극(152)은 단일층 또는 다중층일 수 있다. 소스 전극(151) 및 드레인 전극(152)의 형태 및 위치는 달라질 수 있다. 예컨대, 소스 전극(151)은 채널층(140)의 일단에서 그와 인접한 게이트 절연층(130) 영역 위로 연장된 구조를 가질 수 있고, 이와 유사하게, 드레인 전극(152)은 채널층(140)의 타단에서 그와 인접한 게이트 절연층(130) 영역 위로 연장된 구조를 가질 수 있다. 또한 소스 전극(151) 및 드레인 전극(152)은 채널층(140)의 양단(즉, 일단 및 타단)이 아닌 다른 두 영역에 접촉하도록 구비될 수도 있다.
도 1에 도시되지는 않았으나, 본 발명의 박막 트랜지스터에는 채널층(140)을 덮는 식각정지층이 추가로 구비될 수 있다. 식각정지층은 소스 전극(151) 및 드레인 전극(152)을 형성하기 위한 식각 공정에서, 상기 식각에 의해 채널층(140)이 손상되는 것을 방지하는 역할을 한다. 식각정지층은 실리콘 산화물, 실리콘 질화물, 유기 절연물 등을 포함할 수 있다. 식각정지층에는 채널층(140)의 제1 및 제2영역을 노출시키는 제1 및 제2 콘택홀이 구비될 수 있다. 채널층(140)의 상기 제1영역은 채널층(140)의 일단 또는 그와 인접한 영역일 수 있고, 채널층(140)의 상기 제2영역은 채널층(140)의 타단 또는 그와 인접한 영역일 수 있다. 이때 소스 전극(151)은 식각정지층의 제1 콘택홀 내에 채널층(140)에 전기적으로 연결되어 구비되며, 드레인 전극(152)은 식각정지층의 제2 콘택홀 내에 채널층(140)에 전기적으로 연결되어 구비된다.
게이트 절연층(130) 상에는 채널층(140), 소스 전극(151) 및 드레인 전극(152)을 덮는 보호층(passivation layer)이 구비될 수 있다. 보호층은 실리콘 산화물층, 실리콘 질산화물층, 실리콘 질화물층 또는 유기절연층이거나, 이들 중 적어도 두 개 이상이 적층된 구조를 가질 수 있다.
상기 설명은 바텀 게이트 구조의 박막 트랜지스터를 위주로 설명하였으나, 탑 게이트 구조의 박막 트랜지스터에서 역시 동일 또는 유사하게 적용될 수 있음은 본 발명이 속한 기술분야의 통상의 기술자에게는 당연할 것이다.
본 발명은 상기와 같은 박막 트랜지스터의 제조방법에 있어서, 상기 채널층(140)을 형성하는 단계는 IGZO 박막의 성막 후 마이크로파로 처리하는 공정을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법에 관한 것이다. 상기 마이크로파의 처리는 IGZO 박막의 성막 후 전극 층을 형성하기 전에 실시하거나, 혹은 IGZO 채널층 상에 전극 층을 형성한 후에 실시할 수 있다.
본 발명은 채널층의 IGZO 박막을 마이크로파로 처리하여 트랜지스터 특성을 향상시킨다는 것에 특징이 있으며 채널층의 형성 단계를 제외한 공정은 종래의 IGZO 박막 트랜지스터의 제조방법과 차이가 없으므로, 본 명세서에서는 상세한 설명을 생략한다. IGZO 박막의 마이크로파 처리는 박막 트랜지스터의 특성을 향상시키고 안정화시키는 역할을 하여, 고온의 열처리 공정을 대체할 수 있으므로 특히 유연성 기판을 사용한 박막 트랜지스터의 제조에 유용하게 사용할 수 있다.
본 발명에서는 마이크로파 처리 전에 100~200℃에서 열처리하는 공정을 추가로 포함할 수 있다. 열처리 시간은 IGZO 박막의 성막 방법과 열처리 온도에 따라 적절하게 조절될 수 있으며, 예를 들면 3시간 이하인 것이 바람직하다. 상기 열처리 공정 역시 전극 층의 형성 전 또는 후에 실시할 수 있음은 당연하다.
본 발명에서 채널층을 구성하는 IGZO 박막은 종래 IGZO 박막 트랜지스터 제조 시 사용되던 방법을 참작하여 성막될 수 있다. 예를 들면, 스퍼터링, 화학기상증착, 플라즈마 보조 화학기상증착, 진공 증착, 전자빔 증착, 이온 플레이팅 또는 펄스레이저 증착법에 의해 IGZO 박막을 성막할 수 있으며, 이에 한정되는 것은 아니다. 채널층(140)의 두께는 10∼150nm인 것이 바람직하나, 마찬가지로 이에 한정되는 것은 아니다.
마이크로파는 주파수의 범위가 300 MHz에서 300 GHz, 즉 파장의 범위가 1 mm ~ 1 m인 전파를 총칭하지만, 본 발명에서는 바람직하게는 1 ~ 100 GHz, 보다 바람직하게는 1~10 GHz인 것을 사용하는 것이 보다 효율적이다. 마이크로파 처리의 파워는 예를 들면 100~3,000 W의 범위로 조절할 수 있으며, 마이크로파의 주파수나 파워에 따라 처리 시간 역시 적절하게 조절할 수 있다. 다만, 본 발명의 마이크로파의 처리가 고온의 열처리를 대체하는 것이 하나의 목적이므로, 열처리 시 온도가 200℃ 이하가 되도록 하는 것이 바람직하다.
본 발명에서 마이크로파 처리는 산소분위기에서 진행되는 것이 바람직하다. 산소 분위기라고 함은 마이크로파 처리 환경에 "산소"가 포함되어 있다는 것을 의미하는 것으로, 순수한 산소는 물론 산소와 다른 가스의 혼합가스 분위기를 포함한다. 즉, 산소와 아르곤이나 헬륨과 같은 안정한 가스의 혼합가스 분위기이거나, 단순히 대기 상태에서 처리하여도 좋다. 하기 실시예에는 구체적으로 기재하지 않았으나, 마이크로파의 처리 시 산소가 존재하지 않는 환경에서는 트랜지스터 특성이 향상되지 않았다.
본 발명의 방법에 의해 제조되는 박막 트랜지스터의 특성을 평가하기 위하여, 도 2에 도시된 구조의 박막 트랜지스터를 제조하였다. 보다 상세하게는 하이 도핑(high doping)된 p++-Si 위에 100nm 두께로 SiO2 절연층이 형성된 기판을 이용하였다. 채널층의 패터닝을 위해 shadow mask 중 active mask를 SiO2/p++-Si 기판 위에 부착 후 IGZO 채널층을 RF 스퍼터링에 의해 30 nm 두께로 증착하였다. 채널층의 증착 조건은 다음과 같다; RF power : 100 W, 공정압력 : 10 mTorr, Ar:O2 = 30:0.3 sccm. 소스/드레인 mask를 채널층이 패터닝된 기판에 광학 현미경을 통해 정밀하게 align해준 후, RF 스퍼터링에 의해 ITO(In-Sn-O) 전극층을 100 nm의 두께로 증착하였다. 증착 조건은 다음과 같다; RF power : 50W, 공정압력 : 7mTorr, Ar : 18sccm. ITO 전극층을 형성한 후, RTP(Rapid Thermal Process)를 이용하여 대기 중에서 150 ℃에서 1시간 컨택 열처리를 해주었다. 열처리 이후, 대기 중에서 1000 W, 2.45 GHz의 마이크로파를 1시간 처리하였다.
비교를 위하여 마이크로파를 처리하지 않은 박막 트랜지스터(initial, pristine, 무처리) 및 마이크로파는 처리하지 않고 300℃에서 1시간 컨택 열처리한 박막 트랜지스터(thermal, 열처리)와 함께, 게이트전압(Vgs)-드레인전류(Ids) 트랜스퍼 특성을 측정하고, 그래프를 도 3에 도시하였다. 또한, 표 1에 측정된 특성값을 기재하였다.
Figure pat00001
도 3과 표 1에서 확인할 수 있듯이, 마이크로파를 처리한 박막 트랜지스터는 전계효과 이동도는 고온의 열처리를 한 박막 트랜지스터에 비해 우수하였으며, 서브문턱 스윙(subthreshold swing, S.S.), 문턱 전압(threshold voltage) 및 전류점멸비(on/off ratio, Ion/off)의 특성은 열처리한 박막 트랜지스터와 유사한 특성을 나타내었다.
도 4는 성막 직후, 300℃에서 열처리 또는 마이크로파를 처리한 IGZO 박막의 AFM 현미경 이미지로, 성막 직후의 표면 거칠기는 0.12 nm인 것에 반해 열처리에 의해서는 박막의 거칠기가 0.28 nm로 크게 증가한 것을 확인할 수 있다. 이에 비해 마이크로파가 처리된 박막의 표면 거칠기는 0.19 nm로 열처리된 박막에 비해 낮았다. 박막 트랜지스터는 박막의 적층구조로 이루어지기 때문에 표면거칠기가 크게 되면 전자의 이동경로가 계면에 의해 제한받게 되어 전기적 저항이 증가하고 이동도가 감소한다. 따라서, 상기 표 1에서의 마이크로파 처리 박막 트랜지스터에서의 높은 전계효과 이동도는 박막의 거칠기가 낮기 때문으로 설명될 수 있다.
도 5는 성막 직후, 300℃에서 열처리 또는 마이크로파를 처리한 IGZO 박막의 XRD 스펙트럼으로 성막 직후나 열처리 후 또는 마이크로파 처리 후 IGZO 박막은 모두 비정질 구조가 유지되는 것을 보여준다.
종래 IGZO 박막 트랜지스터는 내구성과 안정성 향상을 위해 제조공정에서 열처리가 불가피하다. 이에 본 발명에 의한 IGZO 박막 트랜지스터의 신뢰성을 NBS(negative bias stress), PBS(positive bias stress) 및 NBIS(negative bias illumination stress)로 평가하였다. 평가 조건은 다음과 같다; illumiation : 1,500 lux 백색광, negative bias : -20 V, positive bias : +20 V, drain voltage : 0.1 V. 도 6은 시간에 따른 신뢰성 평가 결과를 보여주는 트랜스퍼 곡선(trsnsfer curve)이다. 도 6은 마이크로파가 처리된 IGZO 박막 트랜지스터는 광-전압 또는 전압 스트레스에 의해 문턱전압의 변화가 모두 1 V 미만으로 매우 우수한 안정성과 내구성을 나타내었다.
본 발명은 또한 상기 방법에 의해 제조된 박막 트랜지스터에 관한 것이다. 본 발명의 다양한 실시예에 의한 박막 트랜지스터는 디스플레이, 즉, 능동행렬(active matrix) 디스플레이 예컨대, 액정 디스플레이나 유기 발광 디스플레이의 화소에 스위칭 소자나 구동 소자로 사용될 수 있다. 특히, 본 발명의 다앙한 실시예에 따른 박막 트랜지스터는 UHD(ultra high definition) 영상을 제공하는 차세대 고해상도 AMLCD(active matrix liquid crystal display), AMOLED(active matrix organic light emitting diode) 등의 평판 디스플레이에 적용될 수 있다. 이 외에도 메모리소자 및 논리소자 등 다른 전자소자 분야에 다양한 용도로 적용될 수 있음은 당연하다.
100 박막 트랜지스터
110 기판 120 게이트 전극
130 게이트 절연층 140 채널층
151 소스 전극 152 드레인 전극

Claims (9)

  1. IGZO 박막을 포함하는 채널층; 상기 채널층 상에 서로 마주보며 위치하는 소스 전극 및 드레인 전극; 상기 채널층에 전계를 인가하기 위한 게이트 전극; 및 상기 게이트 전극과 상기 채널층 사이에 개재된 게이트 절연층;을 포함하는 박막 트랜지스터의 제조방법에 있어서,
    상기 채널층을 형성하는 단계는 IGZO 박막의 성막 후 마이크로파로 처리하는 공정을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  2. 제 1 항에 있어서,
    마이크로파의 처리 전에 100~200℃에서 열처리하는 공정을 추가로 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 IGZO 박막은 스퍼터링, 화학기상증착, 플라즈마 보조 화학기상증착, 진공 증착, 전자빔 증착, 이온 플레이팅 또는 펄스레이저 증착에 의해 성막되는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 마이크로파의 주파수는 1~10 GHz인 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  5. 제 5 항에 있어서,
    상기 마이크로파 처리는 100~3,000W의 범위에서 이루어지는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 마이크로파 처리에 의해 박막 트랜지스터의 드레인 전류, 서브문턱 스윙, 문턱 전압, 게이트 전압 및 전류점멸비로 구성되는 군으로 이루어진 박막 트랜지스터의 특성 중 하나 이상이 마이크로파 처리 전에 비해 증가하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 마이크로파 처리는 산소 분위기에서 이루어지는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  8. 제 1 항 또는 제 2 항의 방법에 의해 제조된 박막 트랜지스터.
  9. 제 8 항의 박막 트랜지스터를 포함하는 디스플레이.
KR1020180106066A 2017-10-25 2018-09-05 Igzo 박막 트랜지스터의 제조방법 및 그에 의해 제조된 igzo 박막 트랜지스터 KR20190046625A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170139559 2017-10-25
KR20170139559 2017-10-25

Publications (1)

Publication Number Publication Date
KR20190046625A true KR20190046625A (ko) 2019-05-07

Family

ID=66656640

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180106066A KR20190046625A (ko) 2017-10-25 2018-09-05 Igzo 박막 트랜지스터의 제조방법 및 그에 의해 제조된 igzo 박막 트랜지스터

Country Status (1)

Country Link
KR (1) KR20190046625A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112164723A (zh) * 2020-09-24 2021-01-01 山东华芯半导体有限公司 随机存取存储器的底栅薄膜晶体管及其制造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Applied Physics Letters 90 (2008) 192101.
Science, 300 (2003) 1269.

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112164723A (zh) * 2020-09-24 2021-01-01 山东华芯半导体有限公司 随机存取存储器的底栅薄膜晶体管及其制造方法

Similar Documents

Publication Publication Date Title
US10665614B2 (en) Display panel and method for manufacturing thin film transistor substrate
US8735229B2 (en) Method of manufacturing ZnO-based thin film transistor
KR101413655B1 (ko) 산화물 반도체 박막 트랜지스터의 제조 방법
JP5584960B2 (ja) 薄膜トランジスタおよび表示装置
KR101015338B1 (ko) 박막 트랜지스터의 제조방법
US8609460B2 (en) Semiconductor structure and fabricating method thereof
CN103828061A (zh) 使用氩气稀释来沉积含硅层的方法
KR102212999B1 (ko) 질소-도핑된 그래핀층을 활성층으로 포함하는 그래핀 기반의 tft
WO2020207119A1 (zh) 显示基板及其制作方法、显示装置
JP2011249674A (ja) 薄膜トランジスタおよびその製造方法
US20220302321A1 (en) Thin film transistor array substrate, display panel and display device
JP6142300B2 (ja) 薄膜トランジスタの製造方法
US10629746B2 (en) Array substrate and manufacturing method thereof
CN109712992A (zh) 阵列基板及其制作方法、显示装置
KR20080112091A (ko) ＺｎＯ 계 박막 트랜지스터의 제조방법
KR20190046625A (ko) Igzo 박막 트랜지스터의 제조방법 및 그에 의해 제조된 igzo 박막 트랜지스터
CN107316897B (zh) 显示基板、显示装置及显示基板的制作方法
JP2011258804A (ja) 電界効果型トランジスタ及びその製造方法
KR100752367B1 (ko) 박막트랜지스터 및 그 제조 방법
TW202043511A (zh) 氧化物半導體薄膜、薄膜電晶體及濺鍍靶材
Yoo et al. 54‐2: Flexible a‐IGZO TFT for Large Sized OLED TV
US20180323246A1 (en) Organic light-emitting diode display panel and manufacturing method thereof
Li et al. Back-channel etched double layer in-WO/In-W-Zn-O thin-film transistors
Huang et al. 15.4: Fabrication of 5.5‐inch AMOLED Panel using IGZO TFTs
US11049881B2 (en) Method for manufacturing a top-gate self-aligned indium-tin-zinc oxide thin-film transistor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application