KR20190044016A - Display device and method of manufacturing of the same - Google Patents

Display device and method of manufacturing of the same Download PDF

Info

Publication number
KR20190044016A
KR20190044016A KR1020180124882A KR20180124882A KR20190044016A KR 20190044016 A KR20190044016 A KR 20190044016A KR 1020180124882 A KR1020180124882 A KR 1020180124882A KR 20180124882 A KR20180124882 A KR 20180124882A KR 20190044016 A KR20190044016 A KR 20190044016A
Authority
KR
South Korea
Prior art keywords
substrate
wirings
wiring
forming
layer
Prior art date
Application number
KR1020180124882A
Other languages
Korean (ko)
Other versions
KR102655727B1 (en
Inventor
김한석
김영호
윤승욱
김지훈
윤미라
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Publication of KR20190044016A publication Critical patent/KR20190044016A/en
Application granted granted Critical
Publication of KR102655727B1 publication Critical patent/KR102655727B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

According to one embodiment of the present invention, a manufacturing method for a display device comprises: a step of forming a plurality of thin film transistors, a plurality of LEDs, a plurality of gate wirings, and a plurality of data wirings on the upper surface of a substrate; a step of forming a plurality of gate link wirings and a plurality of data link wirings on the back surface of the substrate; a step of etching a part of the substrate to form a plurality of concave parts; and a step of connecting the plurality of gate wirings and the plurality of gate link wirings, and forming a plurality of side wirings for connecting the plurality of data wirings to the plurality of data link wirings.

Description

표시 장치 및 표시 장치 제조 방법{DISPLAY DEVICE AND METHOD OF MANUFACTURING OF THE SAME}TECHNICAL FIELD [0001] The present invention relates to a display device and a method of manufacturing the same,

본 발명은 표시 장치 제조 방법에 관한 것으로서, 보다 상세하게는 LED(Light Emitting Diode)를 이용한 표시 장치 및 표시 장치 제조 방법에 관한 것이다.The present invention relates to a display device manufacturing method, and more particularly, to a display device using an LED (Light Emitting Diode) and a display device manufacturing method.

현재까지 널리 이용되고 있는 액정 표시 장치(Liquid Crystal Display Device; LCD)와 유기 발광 표시 장치(Organic Light Emitting Display Display; OLED)는 그 적용 범위가 점차 확대되고 있다. 2. Description of the Related Art [0002] Liquid crystal display devices (LCDs) and organic light emitting display devices (OLEDs), which have been widely used up to now, have been increasingly used.

액정 표시 장치와 유기 발광 표시 장치는 고해상도의 화면을 제공할 수 있고 경량 박형이 가능하다는 장점으로 인해 일상적인 전자기기, 예를 들어, 핸드폰, 노트북 등의 화면에 많이 적용되고 있고, 그 범위도 점차 확대되고 있다. The liquid crystal display device and the organic light emitting display device are widely applied to screens of everyday electronic devices such as mobile phones and notebooks because they can provide a high resolution screen and are lightweight and thin. It is expanding.

다만, 액정 표시 장치와 유기 발광 표시 장치는 표시 장치에서 영상이 표시되지 않는 영역으로 사용자에게 시인되는 베젤(bezel) 영역의 크기를 감소시키는데 한계가 있다. 예를 들어, 액정 표시 장치의 경우, 액정을 밀봉하고 상부 기판과 하부 기판을 합착하기 위해 씰런트(sealant)가 사용되어야 하므로, 베젤 영역의 크기를 감소시키는데 한계가 있다. 또한, 유기 발광 표시 장치의 경우, 유기 발광 소자가 유기 물질로 이루어져 수분 또는 산소에 매우 취약하여 유기 발광 소자를 보호하기 위한 봉지부(encapsulation)가 배치되어야 하므로, 베젤 영역의 크기를 감소시키는데 한계가 있다. 특히, 하나의 패널로서 초대형 화면을 구현하는 것은 불가능하므로, 복수 개의 액정 표시 패널 또는 복수 개의 유기 발광 표시 패널을 일종의 타일(tile) 형태로 배치하여 초대형 화면을 구현하는 경우, 서로 인접하는 패널 간의 베젤 영역이 사용자에게 시인되는 문제가 발생할 수 있다.However, the liquid crystal display device and the organic light emitting display device have a limitation in reducing the size of a bezel area visible to the user in an area where no image is displayed on the display device. For example, in the case of a liquid crystal display, there is a limitation in reducing the size of the bezel region because a sealant must be used to seal the liquid crystal and adhere the upper substrate and the lower substrate. In addition, in the case of the organic light emitting diode display, since the organic light emitting diode is made of an organic material and is very vulnerable to moisture or oxygen, an encapsulation for protecting the organic light emitting diode must be disposed. have. In particular, since it is impossible to realize a very large screen as a single panel, when a very large screen is implemented by arranging a plurality of liquid crystal display panels or a plurality of organic light emitting display panels in the form of a tile, There may be a problem that the area is viewed by the user.

이에 대한 대안으로, LED를 포함하는 표시 장치가 제안되었다. LED는 유기 물질이 아닌 무기 물질로 이루어지므로, 신뢰성이 우수하여 액정 표시 장치나 유기 발광 표시 장치에 비해 수명이 길다. 또한, LED는 점등 속도가 빠를 뿐만 아니라, 소비 전력이 적고, 내충격성이 강해 안정성이 뛰어나며, 고휘도의 영상을 표시할 수 있기 때문에 초대형 화면에 적용되기에 적합한 소자이다.As an alternative to this, a display device including an LED has been proposed. The LED is made of an inorganic material, not an organic material, and therefore has excellent reliability and a longer life than a liquid crystal display device or an organic light emitting display device. In addition, the LED is suitable for a very large-sized screen because it not only has a fast lighting speed but also low power consumption, high impact resistance and excellent stability and can display a high-brightness image.

이에 따라, 일반적으로 베젤 영역을 최소화할 수 있는 초대형 화면을 제공하기 위한 표시 장치에는 LED 소자가 이용되고 있다.Accordingly, an LED device is generally used as a display device for providing a very large screen capable of minimizing a bezel area.

본 발명의 발명자들은 LED는 유기 발광 소자에 비해 발광 효율이 좋으므로, LED를 포함하는 표시 장치의 경우 유기 발광 소자를 사용하는 표시 장치에 비해 하나의 화소의 크기, 즉, 동일한 휘도의 광을 발광하기 위해 요구되는 발광 영역의 크기가 매우 작다는 것을 인식하였다. 이에, 본 발명의 발명자들은 LED를 사용하여 표시 장치를 구현하는 경우, 서로 인접하는 화소의 발광 영역 사이의 거리가 동일 해상도를 갖는 유기 발광 표시 장치에서의 서로 인접하는 화소의 발광 영역 사이의 거리보다 매우 길다는 것을 인식하였다. 이에, 본 발명의 발명자들은, 복수의 패널을 타일 형태로 배치하여 구현된 타일링 디스플레이를 구현하는 경우, 하나의 패널의 최외곽 LED와 이에 인접하는 다른 하나의 패널의 최외곽 LED 사이의 간격을 하나의 패널 내에서의 LED 사이의 간격과 동일하게 구현할 수 있으므로 실질적으로 베젤 영역이 존재하지 않는 제로 베젤 구현이 가능하다는 것을 인식하였다.The inventors of the present invention have found that the LED has a higher luminous efficiency than the organic light emitting device, and thus, in the case of a display device including an LED, the size of one pixel, that is, Lt; RTI ID = 0.0 > a < / RTI > very small size of the luminescent region required. The inventors of the present invention have found that when the display device is implemented using LEDs, the distance between the light emitting regions of the adjacent pixels is smaller than the distance between the light emitting regions of adjacent pixels in the organic light emitting display device having the same resolution It was very long. The inventors of the present invention have found that when a tiled display implemented by arranging a plurality of panels in the form of tiles is implemented, the interval between the outermost LEDs of one panel and the outermost LEDs of the other panel adjacent thereto is one It is possible to realize a zero-bezel realization in which the bezel region does not exist substantially.

다만, 상술한 바와 같이 하나의 패널의 최외곽 LED와 이에 인접하는 다른 하나의 패널의 최외곽 LED 사이의 간격을 하나의 패널 내에서의 LED 사이의 간격과 동일하게 구현하기 위해서는, 기존에서 패널 상면에 위치하였던 게이트 구동부, 데이터 구동부 등과 같은 다양한 구동부를 패널 상면이 아닌 배면에 위치시켜야 한다. 이에, 본 발명의 발명자들은 패널 상면에 박막 트랜지스터, LED 등과 같은 소자들이 배치되고, 패널 배면에 게이트 구동부, 데이터 구동부 등과 같은 구동부들이 배치된 새로운 구조의 표시 장치를 발명하였다. 또한, 본 발명의 발명자들은 패널 상면에 배치된 소자들과 패널 배면에 배치된 구동부들을 연결하기 위해, 패널 측면에 사이드 배선을 형성하는 제조 기술을 발명하였다.However, as described above, in order to realize the interval between the outermost LEDs of one panel and the outermost LEDs of another panel adjacent to the outermost LEDs of one panel to be the same as the interval between the LEDs in one panel, Such as a gate driver, a data driver, and the like, which are positioned on the rear side of the panel, must be positioned on the back side of the panel. The inventors of the present invention have invented a display device of a new structure in which devices such as a thin film transistor, an LED and the like are disposed on a top surface of a panel, and driving parts such as a gate driving part and a data driving part are disposed on the back surface of the panel. The inventors of the present invention invented a manufacturing technique for forming side wirings on the side surfaces of the panel to connect the elements arranged on the upper surface of the panel and the driving parts arranged on the back surface of the panel.

그러나, 사이드 배선을 형성하기 위한 종래 기술들의 경우 패드를 사용하여 복수회 프린팅해야 하는 경우 공정이 길고 불량률이 높아 프린팅 정확도가 낮다. 이에, 패드를 사용하여 1번에 프린팅하는 경우에는 사이드 배선의 길이가 짧아 패널 상면의 배선과 배면의 배선을 연결하기 어렵다. 또한, 패드를 사용하여 프린팅하는 방식으로 사이드 배선을 제조하는 경우 패드의 접촉면이 파손되거나 변형되어 프린팅 품질이 저하되므로, 패드를 주기적으로 교체하여야 하나, 패드 가격이 고가이고, 패드를 교체할 때마다 새롭게 제조 장비의 설정값들을 변경하여야 하는 번거로움이 존재한다.However, in the case of the conventional techniques for forming side wirings, when printing is performed a plurality of times by using a pad, the process is long and the defect rate is high, so that the printing accuracy is low. Therefore, when printing is performed by using a pad at one time, the length of the side wiring is short, and it is difficult to connect the wiring on the top surface of the panel to the wiring on the back surface. In addition, when side wirings are manufactured by printing using a pad, the contact surface of the pad is damaged or deformed to deteriorate the printing quality. Therefore, the pad must be periodically replaced, but the pad is expensive, There is a need to newly change the set values of the manufacturing equipment.

이에, 본 발명의 발명자들은 제로 베젤을 구현함과 동시에 보다 단순한 공정으로 사이드 배선을 형성할 수 있는, 레이저 방식을 사용하는 새로운 방식의 표시 장치 제조 방법을 발명하였다. The inventors of the present invention have invented a new method of manufacturing a display device using a laser system, which can realize a zero-bezel and a side wiring with a simpler process.

이에, 본 발명이 해결하고자 하는 과제는 레이저 전사 프린팅(Laser Transfer Printing)을 사용하여 보다 단순하고 저비용의 제조 공정으로도 사이드 배선을 형성할 수 있는 표시 장치 제조 방법을 제공하는 것이다.SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide a method of manufacturing a display device capable of forming a side wiring even in a simple and low-cost manufacturing process by using Laser Transfer Printing.

또한, 본 발명이 해결하고자 하는 다른 과제는 레이저 에칭 공정을 사용하여 LED를 포함하는 표시 장치 제조 시 측면에 대한 그라인딩(grinding) 공정을 생략할 수 있는 표시 장치 제조 방법을 제공하는 것이다.Another problem to be solved by the present invention is to provide a method of manufacturing a display device capable of omitting a side grinding process in manufacturing a display device including an LED by using a laser etching process.

본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The problems of the present invention are not limited to the above-mentioned problems, and other problems not mentioned can be clearly understood by those skilled in the art from the following description.

전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 표시 장치 제조 방법은 기판의 상면에 복수의 박막 트랜지스터, 복수의 LED, 복수의 게이트 배선 및 복수의 데이터 배선을 형성하는 단계, 기판의 배면에 복수의 게이트 링크 배선 및 복수의 데이터 링크 배선을 형성하는 단계, 기판의 일부분을 식각하여 복수 개의 오목부를 형성하는 단계, 복수의 게이트 배선과 복수의 게이트 링크 배선을 연결하고, 복수의 데이터 배선과 복수의 데이터 링크 배선을 연결하기 위해 복수의 사이드 배선을 형성하는 단계를 포함한다.According to an aspect of the present invention, there is provided a method of manufacturing a display device including forming a plurality of thin film transistors, a plurality of LEDs, a plurality of gate wirings, and a plurality of data wirings on a top surface of a substrate, Forming a plurality of gate wiring lines and a plurality of data link wirings on a back surface of the substrate, etching a part of the substrate to form a plurality of recesses, connecting a plurality of gate wirings to a plurality of gate link wirings, And forming a plurality of side wirings for connecting the wirings and the plurality of data link wirings.

기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.The details of other embodiments are included in the detailed description and drawings.

본 발명은 사이드 배선을 형성하기 위해 레이저 전사 프린팅을 사용하여, 사이드 배선을 형성하기 위한 제조 공정을 단순화하고 제조 비용을 감소시킬 수 있다.The present invention can use laser transfer printing to form the side wirings, thereby simplifying the manufacturing process for forming the side wirings and reducing the manufacturing cost.

또한, 본 발명은 사이드 배선을 형성하기 위해 레이저 에칭 공정을 사용하여, 패널 상면의 배선과 배면의 배선을 보다 원활하게 연결하기 위해 사용되던 측면 그라인딩 공정을 생략할 수 있다.Further, the present invention can omit the side grinding step, which was used for more smoothly connecting the wiring on the upper surface of the panel and the wiring on the back surface, by using a laser etching process to form the side wiring.

또한, 본 발명은 기판의 측면부에 오목부를 형성하여 사이드 배선간 마이그레이션(migration) 현상의 발생을 최소 수준으로 억제할 수 있다.In addition, the present invention can reduce the occurrence of a migration phenomenon between the side wirings to a minimum level by forming a recess on the side surface of the substrate.

또한, 본 발명은 전류량이 많은 배선에 인접한 오목부의 깊이를 다른 오목부의 깊이보다 깊게 형성하여 마이그레이션 현상의 발생을 최소 수준으로 억제할 수 있다. Further, according to the present invention, the depth of the concave portion adjacent to the wiring with a large amount of current can be made deeper than the depth of the other concave portion, so that the occurrence of the migration phenomenon can be suppressed to a minimum level.

본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.The effects according to the present invention are not limited by the contents exemplified above, and more various effects are included in the specification.

도 1은 본 발명의 일 실시예에 따른 표시 장치 제조 방법을 설명하기 위한 순서도이다.
도 2a 내지 도 2j는 본 발명의 일 실시예에 따른 표시 장치 및 표시 장치 제조 방법을 설명하기 위한 개략적인 공정도들이다.
도 3은 본 발명의 다른 실시예에 따른 표시 장치 및 표시 장치 제조 방법을 설명하기 위한 개략적인 배면도이다.
도 4a 내지 도 4c는 본 발명의 또 다른 실시예에 따른 표시 장치 및 표시 장치 제조 방법을 설명하기 위한 개략적인 공정도들이다.
도 5a 내지 도 5e는 본 발명의 또 다른 실시예에 따른 표시 장치 및 표시 장치 제조 방법을 설명하기 위한 개략적인 공정도들이다.
도 6a 내지 도 6d는 본 발명의 또 다른 실시예에 따른 표시 장치 및 표시 장치 제조 방법을 설명하기 위한 개략적인 단면도들이다.
도 7a 내지 7f는 본 발명의 또 다른 실시예에 따른 표시 장치 및 표시 장치 제조 방법을 설명하기 위한 개략적인 단면도들이다.
도 8a 내지 8f는 본 발명의 또 다른 실시예들에 따른 표시 장치 및 표시 장치 제조 방법을 설명하기 위한 개략적인 단면도들이다.1 is a flowchart illustrating a method of manufacturing a display device according to an embodiment of the present invention.
2A to 2J are schematic process diagrams illustrating a method of manufacturing a display device and a display device according to an embodiment of the present invention.
3 is a schematic rear view for explaining a display device and a method of manufacturing a display device according to another embodiment of the present invention.
4A to 4C are schematic flow diagrams illustrating a method of manufacturing a display device and a display device according to another embodiment of the present invention.
5A to 5E are schematic flow diagrams illustrating a method of manufacturing a display device and a display device according to another embodiment of the present invention.
6A to 6D are schematic cross-sectional views illustrating a method of manufacturing a display device and a display device according to another embodiment of the present invention.
7A to 7F are schematic cross-sectional views illustrating a method of manufacturing a display device and a display device according to another embodiment of the present invention.
8A to 8F are schematic cross-sectional views for explaining a display device and a display device manufacturing method according to still another embodiment of the present invention.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention and the manner of achieving them will become apparent with reference to the embodiments described in detail below with reference to the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as being limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. Is provided to fully convey the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다. The shapes, sizes, ratios, angles, numbers, and the like disclosed in the drawings for describing the embodiments of the present invention are illustrative, and thus the present invention is not limited thereto. In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail. Where the terms "comprises", "having", "done", and the like are used in this specification, other portions may be added unless "only" is used. Unless the context clearly dictates otherwise, including the plural unless the context clearly dictates otherwise.

구성요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the constituent elements, it is construed to include the error range even if there is no separate description.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다. In the case of a description of the positional relationship, for example, if the positional relationship between two parts is described as 'on', 'on top', 'under', and 'next to' Or " direct " is not used, one or more other portions may be located between the two portions.

소자 또는 층이 다른 소자 또는 층 위 (on)로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.It will be understood that when an element or layer is referred to as being on another element or layer, it encompasses the case where it is directly on or intervening another element or intervening another element or element.

비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.Although the first, second, etc. are used to describe various components, these components are not limited by these terms. These terms are used only to distinguish one component from another. Therefore, the first component mentioned below may be the second component within the technical spirit of the present invention.

명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Like reference numerals refer to like elements throughout the specification.

도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.The sizes and thicknesses of the individual components shown in the figures are shown for convenience of explanation and the present invention is not necessarily limited to the size and thickness of the components shown.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 당업자가 충분히 이해할 수 있듯이 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.It is to be understood that each of the features of the various embodiments of the present invention may be combined or combined with each other partially or entirely and technically various interlocking and driving is possible as will be appreciated by those skilled in the art, It may be possible to cooperate with each other in association.

이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.Various embodiments of the present invention will now be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 표시 장치 제조 방법을 설명하기 위한 순서도이다. 도 2a 내지 도 2j는 본 발명의 일 실시예에 따른 표시 장치 및 표시 장치 제조 방법을 설명하기 위한 개략적인 공정도들이다. 도 2a는 본딩 공정 이전의 제1 기판(111)의 개략적인 상면도이다. 도 2b는 본딩 공정 이전의 제2 기판(112)의 개략적인 배면도이다. 도 2c는 제1 기판(111)과 제2 기판(112)이 본딩된 상태의 개략적인 단면도이다. 도 2d는 스크라이빙 공정이 완료된 상태의 제1 기판(111)의 개략적인 상면도이다. 도 2e는 스크라이빙 공정이 완료된 상태의 개략적인 단면도이다. 도 2f 및 도 2g는 레이저 프린팅 공정을 설명하기 위한 개략적인 단면도이다. 도 2h는 레이저 프린팅 공정이 완료된 상태의 개략적인 측면도이다. 도 2i는 레이저 프린팅 공정이 완료된 상태의 제1 기판(111)의 개략적인 상면도이다. 도 2j는 절연층(160) 형성 공정을 설명하기 위한 개략적인 단면도이다.1 is a flowchart illustrating a method of manufacturing a display device according to an embodiment of the present invention. 2A to 2J are schematic process diagrams illustrating a method of manufacturing a display device and a display device according to an embodiment of the present invention. 2A is a schematic top view of the first substrate 111 prior to the bonding process. 2B is a schematic rear view of the second substrate 112 prior to the bonding process. 2C is a schematic cross-sectional view of the first substrate 111 and the second substrate 112 bonded. 2D is a schematic top view of the first substrate 111 with the scribing process completed. FIG. 2E is a schematic cross-sectional view of the state where the scribing process is completed. 2F and 2G are schematic cross-sectional views for explaining the laser printing process. Figure 2h is a schematic side view of the laser printing process completed. 2I is a schematic top view of the first substrate 111 with the laser printing process completed. FIG. 2J is a schematic cross-sectional view for explaining a process of forming the insulating layer 160. FIG.

먼저, 제1 기판의 상면에 복수의 박막 트랜지스터(120), 복수의 LED(130), 복수의 게이트 배선(GL) 및 복수의 데이터 배선(DL)을 형성한다(S100).First, a plurality of thin film transistors 120, a plurality of LEDs 130, a plurality of gate lines GL, and a plurality of data lines DL are formed on an upper surface of a first substrate (S100).

도 2a를 참조하면, 제1 기판(111)은 표시 장치 상부에 배치되는 구성요소들을 지지하는 기판으로, 절연 기판일 수 있다. 예를 들어, 제1 기판(111)은 유리 또는 수지 등으로 이루어질 수 있다. 또한, 제1 기판(111)은 고분자 또는 플라스틱을 포함하여 이루어질 수도 있다. 몇몇 실시예에서, 제1 기판(111)은 플렉서빌리티(flexibility)을 갖는 플라스틱 물질로 이루어질 수도 있다. Referring to FIG. 2A, the first substrate 111 is a substrate for supporting components disposed on a display device, and may be an insulating substrate. For example, the first substrate 111 may be made of glass, resin, or the like. In addition, the first substrate 111 may include a polymer or plastic. In some embodiments, the first substrate 111 may be made of plastic material with flexibility.

제1 기판(111)에는 표시 영역(AA) 및 표시 영역(AA)을 둘러싸는 비표시 영역(NA)이 정의될 수 있다. 표시 영역(AA)은 표시 장치에서 실제로 영상이 표시되는 영역으로, 표시 영역(AA)에는 후술할 LED(130) 및 LED(130)를 구동하기 위한 박막 트랜지스터(120) 등이 배치될 수 있다. 비표시 영역(NA)은 영상이 표시되지 않는 영역으로, 표시 영역(AA)을 둘러싸는 영역으로 정의될 수 있다. 비표시 영역(NA)에는 표시 영역(AA)에 배치된 LED(130) 및 박막 트랜지스터(120)와 연결된 게이트 배선(GL) 및 데이터 배선(DL) 등과 같은 다양한 배선이 배치될 수 있다. 본 명세서에서는 제1 기판(111)이 표시 영역(AA) 및 비표시 영역(NA)으로 정의되는 것으로 설명되었으나, 이에 제한되지 않고, 비표시 영역(NA)이 없는 것으로 정의될 수도 있다. 즉, 본 발명의 일 실시예에 따른 표시 장치 제조 방법에 의해 제조된 표시 장치를 사용하여 타일링 디스플레이를 구현하는 경우, 하나의 패널의 최외곽 LED(130)와 이에 인접하는 다른 하나의 패널의 최외곽 LED(130) 사이의 간격을 하나의 패널 내에서의 LED(130) 사이의 간격과 동일하게 구현할 수 있으므로 실질적으로 베젤 영역이 존재하지 않는 제로 베젤 구현이 가능하다. 따라서, 제1 기판(111)은 표시 영역(AA)만을 갖는 것으로 정의되고, 비표시 영역(NA)이 제1 기판(111)에 정의되지 않는 것으로 설명될 수도 있다.The first substrate 111 may define a display area AA and a non-display area NA surrounding the display area AA. The display area AA is an area where an image is actually displayed in the display device and the LED 130 to be described later and the thin film transistor 120 for driving the LED 130 and the like may be disposed in the display area AA. The non-display area NA can be defined as an area where no image is displayed, and an area surrounding the display area AA. The non-display area NA may be provided with various wires such as the LED 130 and the gate line GL and the data line DL connected to the thin film transistor 120 arranged in the display area AA. In this specification, the first substrate 111 is described as being defined as the display area AA and the non-display area NA. However, the present invention is not limited to this, and it may be defined that there is no non-display area NA. That is, when the tiled display is implemented using the display device manufactured by the display device manufacturing method according to the embodiment of the present invention, the outermost LED 130 of one panel and the other The spacing between the outer LEDs 130 can be equal to the spacing between the LEDs 130 in one panel, thereby realizing a zero-bezel implementation in which there is substantially no bezel area. Therefore, the first substrate 111 is defined as having only the display area AA, and the non-display area NA may be described as being not defined in the first substrate 111. [

제1 기판(111)의 표시 영역(AA)에는 복수의 화소(PX)가 정의된다. 복수의 화소(PX) 각각은 빛을 발광하는 개별 단위로서, 복수의 화소(PX)는 적색 화소(PX), 녹색 화소(PX) 및 청색 화소(PX)를 포함할 수 있으나, 이에 제한되는 것은 아니다. 복수의 화소(PX) 각각에는 박막 트랜지스터(120) 및 LED(130)가 형성된다. 박막 트랜지스터(120) 및 LED(130)에 대한 보다 상세한 설명은 도 2c를 참조하여 후술한다.In the display area AA of the first substrate 111, a plurality of pixels PX are defined. Each of the plurality of pixels PX is an individual unit for emitting light and the plurality of pixels PX may include a red pixel PX, a green pixel PX and a blue pixel PX, no. In each of the plurality of pixels PX, a thin film transistor 120 and an LED 130 are formed. A more detailed description of the thin film transistor 120 and the LED 130 will be described later with reference to Fig. 2C.

제1 기판(111)에는 스크라이빙 라인(SL)이 정의될 수 있다. 스크라이빙 라인(SL)은 제1 기판(111)과 제2 기판(112)의 본딩 공정 이후에 표시 장치를 셀 단위로 절단하기 위해 사용되는 가상의 절단 라인이다. 즉, 복수의 표시 장치를 동시에 형성한 후 또는 하나의 표시 장치를 원장 기판에 형성한 후, 셀 단위로 표시 장치를 절단하는 스크라이빙 공정을 위해 스크라이빙 라인(SL)이 정의될 수 있다.A scribing line SL may be defined on the first substrate 111. The scribing line SL is a virtual cutting line used for cutting the display device in a cell unit after the bonding process of the first substrate 111 and the second substrate 112. That is, a scribing line SL can be defined for a scribing process in which a plurality of display devices are formed at the same time or one display device is formed on a ledge substrate, and then the display device is cut in units of cells .

이어서, 제2 기판(112)의 배면에 복수의 게이트 링크 배선(GLL) 및 복수의 데이터 링크 배선(DLL)을 형성한다(S110).Next, a plurality of gate link lines GLL and a plurality of data link lines (DLL) are formed on the back surface of the second substrate 112 (S110).

도 2b를 참조하면, 제2 기판(112)은 표시 장치 하부에 배치되는 구성요소들을 지지하는 기판으로, 절연 기판일 수 있다. 예를 들어, 제2 기판(112)은 유리 또는 수지 등으로 이루어질 수 있다. 또한, 제2 기판(112)은 고분자 또는 플라스틱을 포함하여 이루어질 수도 있다. 제2 기판(112)은 제1 기판(111)과 동일한 물질로 이루어질 수 있다. 몇몇 실시예에서, 제2 기판(112)은 플렉서빌리티(flexibility)을 갖는 플라스틱 물질로 이루어질 수도 있다. Referring to FIG. 2B, the second substrate 112 is a substrate for supporting components disposed under the display device, and may be an insulating substrate. For example, the second substrate 112 may be made of glass, resin, or the like. Also, the second substrate 112 may include a polymer or plastic. The second substrate 112 may be formed of the same material as the first substrate 111. In some embodiments, the second substrate 112 may be made of plastic material with flexibility.

제2 기판(112)의 배면에는 복수의 게이트 링크 배선(GLL) 및 복수의 데이터 링크 배선(DLL)이 형성된다. 복수의 게이트 링크 배선(GLL)은 제1 기판(111)의 상면에 형성된 복수의 게이트 배선(GL)과 게이트 구동부를 연결시키기 위한 배선이고, 복수의 데이터 링크 배선(DLL)은 제1 기판(111)의 상면에 형성된 복수의 데이터 배선(DL)과 데이터 구동부를 연결시키기 위한 배선이다. 복수의 게이트 링크 배선(GLL) 및 복수의 데이터 링크 배선(DLL)은 제2 기판(112)의 끝단에서 제2 기판(112)의 중앙을 향해 연장될 수 있다.A plurality of gate link lines GLL and a plurality of data link lines (DLLs) are formed on the back surface of the second substrate 112. The plurality of gate link lines GLL are wirings for connecting the plurality of gate lines GL formed on the upper surface of the first substrate 111 to the gate driver and the plurality of data link lines DLL are formed on the first substrate 111 And a data driver for connecting the plurality of data lines DL formed on the upper surface of the data driver. The plurality of gate link lines GLL and the plurality of data link lines DLL may extend from the end of the second substrate 112 toward the center of the second substrate 112. [

도 2b에 도시되지는 않았으나, 제2 기판(112)의 배면에 복수의 게이트 링크 배선(GLL)과 전기적으로 연결되도록 게이트 구동부가 배치되고, 복수의 데이터 링크 배선(DLL)과 전기적으로 연결되도록 데이터 구동부가 배치될 수 있다. 이때, 게이트 구동부 및 데이터 구동부는 제2 기판(112)의 배면에 직접 형성될 수도 있고, COF(Chip on Film) 방식으로 제2 기판(112)의 배면에 배치될 수도 있고, PCB(Printed Circuit Board) 상에 배치되는 방식으로 제2 기판(112)의 배면에 배치될 수도 있으나, 이에 제한되는 것은 아니다.Although not shown in FIG. 2B, a gate driver is disposed on the back surface of the second substrate 112 so as to be electrically connected to a plurality of gate link lines GLL, and data A driving unit can be disposed. At this time, the gate driver and the data driver may be formed directly on the back surface of the second substrate 112, on the back surface of the second substrate 112 by a COF (Chip on Film) method, , But it is not limited thereto.

이어서, 제1 기판(111)과 제2 기판(112)을 본딩한다(S120).Subsequently, the first substrate 111 and the second substrate 112 are bonded (S120).

도 2c를 참조하면, 제1 기판(111)과 제2 기판(112)은 본딩층(118)을 통해 본딩된다. 본딩층(118)은 다양한 경화 방식을 통해 경화되어 제1 기판(111)과 제2 기판(112)을 합착시킬 수 있는 물질로 이루어질 수 있다. 본딩층(118)은 제1 기판(111)과 제2 기판(112) 사이에서 전체 영역에 배치될 수도 있고, 일부 영역에만 배치될 수도 있다.Referring to FIG. 2C, the first substrate 111 and the second substrate 112 are bonded through the bonding layer 118. The bonding layer 118 may be made of a material capable of curing the first substrate 111 and the second substrate 112 through various curing methods. The bonding layer 118 may be disposed in the entire area between the first substrate 111 and the second substrate 112, or may be disposed in only a part of the area.

도 2c를 참조하여 제1 기판(111) 상면에 배치된 구성요소들에 대해 보다 상세히 살펴보면, 제1 기판(111) 상에는 박막 트랜지스터(120)가 형성된다. 구체적으로, 제1 기판(111) 상에 게이트 전극(121)이 배치되고, 게이트 전극(121) 상에 액티브층(122)이 배치된다. 게이트 전극(121)과 액티브층(122) 사이에는 게이트 전극(121)과 액티브층(122)을 절연시키기 위한 게이트 절연층(113)이 배치된다. 액티브층(122) 상에는 소스 전극(123) 및 드레인 전극(124)이 배치되고, 소스 전극(123) 및 드레인 전극(124) 상에는 박막 트랜지스터(120)를 보호하기 위한 패시베이션층(114)이 배치된다. 다만, 패시베이션층(114)은 실시예에 따라 생략될 수도 있다.Referring to FIG. 2C, the thin film transistor 120 is formed on the first substrate 111 in detail. Specifically, the gate electrode 121 is disposed on the first substrate 111, and the active layer 122 is disposed on the gate electrode 121. A gate insulating layer 113 for insulating the gate electrode 121 and the active layer 122 is disposed between the gate electrode 121 and the active layer 122. A source electrode 123 and a drain electrode 124 are disposed on the active layer 122 and a passivation layer 114 is provided on the source electrode 123 and the drain electrode 124 for protecting the TFT 120 . However, the passivation layer 114 may be omitted depending on the embodiment.

도 2c를 참조하면, 게이트 전극(121)과 동일 층 상에 게이트 배선(GL)이 형성된다. 게이트 배선(GL)은 게이트 전극(121)과 동일 물질로 이루어질 수 있다. 게이트 배선(GL)은 표시 영역(AA), 비표시 영역(NA)에 배치되고, 스크라이빙 라인(SL)을 넘어서 형성된다. 도 2c에서는 게이트 배선(GL)을 도시하였으나, 데이터 배선(DL) 또한 게이트 배선(GL)과 동일한 취지로 형성될 수 있다.Referring to FIG. 2C, a gate line GL is formed on the same layer as the gate electrode 121. The gate line GL may be made of the same material as the gate electrode 121. [ The gate wiring GL is disposed in the display area AA and the non-display area NA and is formed beyond the scribing line SL. Although the gate line GL is shown in Fig. 2C, the data line DL may be formed in the same way as the gate line GL.

도 2c를 참조하면, 게이트 절연층(113) 상에 공통 배선(CL)이 배치된다. 공통 배선(CL)은 LED(130)에 공통 전압을 인가하기 위한 배선으로, 게이트 배선(GL) 또는 데이터 배선(DL)과 이격되어 배치될 수 있다. 또한, 공통 배선(CL)은 게이트 배선(GL) 또는 데이터 배선(DL)과 동일한 방향으로 연장될 수 있다. 공통 배선(CL)은 도 2c에 도시된 바와 같이, 소스 전극(123) 및 드레인 전극(124)과 동일한 물질로 이루어질 수 있으나, 이에 제한되지 않고 게이트 전극(121)과 동일한 물질로 이루어질 수도 있다.Referring to FIG. 2C, a common wiring CL is disposed on the gate insulating layer 113. [ The common line CL is a line for applying a common voltage to the LED 130 and may be disposed apart from the gate line GL or the data line DL. Further, the common line CL may extend in the same direction as the gate line GL or the data line DL. The common line CL may be made of the same material as the source electrode 123 and the drain electrode 124 as shown in FIG. 2C, but may be made of the same material as the gate electrode 121 without being limited thereto.

표시 영역(AA)에서 반사층(143)이 패시베이션층(114) 상에 배치된다. 반사층(143)은 LED(130)에서 발광된 광 중 제1 기판(111) 측을 향해 발광된 광을 표시 장치 상부로 반사시켜 표시 장치 외부로 출광시키기 위한 층이다. 반사층(143)은 높은 반사율을 갖는 금속 물질로 이루어질 수 있다. A reflective layer 143 is disposed on the passivation layer 114 in the display area AA. The reflective layer 143 is a layer for reflecting the light emitted from the LED 130 toward the first substrate 111 toward the upper portion of the display device and outputting the reflected light to the outside of the display device. The reflective layer 143 may be formed of a metal material having a high reflectivity.

반사층(143) 상에 접착층(115)이 배치된다. 접착층(115)은 반사층(143) 상에 LED(130)를 접착시키기 위한 접착층(115)으로, 금속 물질로 이루어지는 반사층(143)과 LED(130)를 절연시킬 수도 있다. 접착층(115)은 열 경화 물질 또는 광 경화 물질로 이루어질 수 있으나, 이에 제한되는 것은 아니다.An adhesive layer 115 is disposed on the reflective layer 143. The adhesive layer 115 may be an adhesive layer 115 for bonding the LED 130 on the reflective layer 143 and may isolate the LED 130 from the reflective layer 143 made of a metal material. The adhesive layer 115 may be formed of a thermosetting material or a photocurable material, but is not limited thereto.

접착층(115) 상에 LED(130)가 배치된다. LED(130)는 n형층(131), 활성층(132), p형층(133), n전극(135) 및 p전극(134)을 포함한다. 이하에서는, LED(130)로 레터럴(lateral) 구조의 LED(130)가 사용되는 것으로 설명하나, LED(130)의 구조가 이에 제한되는 것은 아니다. The LED 130 is disposed on the adhesive layer 115. The LED 130 includes an n-type layer 131, an active layer 132, a p-type layer 133, an n-electrode 135 and a p- Hereinafter, LED 130 having a lateral structure is used as LED 130, but the structure of LED 130 is not limited thereto.

LED(130)의 적층 구조에 대해 보다 상세히 설명하면, n형층(131)은 우수한 결정성을 갖는 질화갈륨(GaN)에 n형 불순물을 주입하여 형성될 수 있다. n형층(131) 상에는 활성층(132)이 배치된다. 활성층(132)은 LED(130)에서 빛을 발하는 발광층으로, 질화물 반도체, 예를 들어, 인듐질화갈륨(InGaN)으로 이루어질 수 있다. 활성층(132) 상에는 p형층(133)이 배치된다. p형층(133)은 질화갈륨(GaN)에 p형 불순물을 주입하여 형성될 수 있다. 다만, n형층(131), 활성층(132) 및 p형층(133)의 구성 물질은 이에 제한되는 것은 아니다.The lamination structure of the LED 130 will be described in more detail. The n-type layer 131 can be formed by implanting n-type impurity into gallium nitride (GaN) having excellent crystallinity. An active layer 132 is disposed on the n-type layer 131. The active layer 132 may be a light emitting layer that emits light from the LED 130, and may be made of a nitride semiconductor, for example, indium gallium nitride (InGaN). A p-type layer 133 is disposed on the active layer 132. The p-type layer 133 can be formed by implanting p-type impurity into gallium nitride (GaN). However, the constituent materials of the n-type layer 131, the active layer 132 and the p-type layer 133 are not limited thereto.

LED(130)는, 이상에서 설명한 바와 같이, n형층(131), 활성층(132) 및 p형층(133)을 차례대로 적층한 후, 소정 부분을 식각한 후, n전극(135)과 p전극(134)을 형성하는 방식으로 제조될 수 있다. 이때, 소정 부분은 n전극(135)과 p전극(134)을 이격시키기 위한 공간으로, n형층(131)의 일부가 노출되도록 소정 부분이 식각될 수 있다. 다시 말해, n전극(135)과 p전극(134)이 배치될 LED(130)의 면은 평탄화된 면이 아닌 서로 다른 높이 레벨을 가질 수 있다. The LED 130 is formed by sequentially stacking the n-type layer 131, the active layer 132 and the p-type layer 133 and then etching the predetermined portion, (134). ≪ / RTI > At this time, a predetermined portion is a space for separating the n-electrode 135 and the p-electrode 134, and a predetermined portion may be etched so that a part of the n-type layer 131 is exposed. In other words, the surface of the LED 130 on which the n-electrode 135 and the p-electrode 134 are to be disposed may have different height levels than the planarized surface.

이와 같이, 식각된 영역, 다시 말해, 식각 공정으로 노출된 n형층(131) 상에는 n전극(135)이 배치될 수 있다. n전극(135)은 도전성 물질로 이루어질 수 있고, 예를 들어, 투명 도전성 산화물로 이루어질 수 있다. 한편, 식각되지 않은 영역, 다시 말해, p형층(133) 상에는 p전극(134)이 배치될 수 있다. p전극(134)도 도전성 물질로 이루어질 수 있고, 예를 들어, 투명 도전성 산화물로 이루어질 수 있다. 또한, p전극(134)은 n전극(135)과 동일한 물질로 이루어질 수 있다.Thus, the n-electrode 135 can be disposed on the n-type layer 131 exposed in the etched region, that is, the etching process. The n-electrode 135 may be made of a conductive material, for example, a transparent conductive oxide. On the other hand, the p-electrode 134 may be disposed on the non-etched region, that is, on the p-type layer 133. The p-electrode 134 may be formed of a conductive material, for example, a transparent conductive oxide. The p-electrode 134 may be formed of the same material as the n-electrode 135.

상술한 바와 같이, n형층(131), 활성층(132), p형층(133), n전극(135) 및 p전극(134)이 형성된 상태에서, n형층(131)이 n전극(135) 및 p전극(134)보다 반사층(143)에 인접하게 LED(130)가 배치될 수 있다. As described above, in a state where the n-type layer 131, the active layer 132, the p-type layer 133, the n-electrode 135 and the p-electrode 134 are formed, the LED 130 may be disposed adjacent to the reflective layer 143 rather than the p-electrode 134.

이어서, 표시 영역(AA)에서 박막 트랜지스터(120) 상을 평탄화하도록 제1 평탄화층(116)이 배치된다. 제1 평탄화층(116)은 LED(130)가 배치된 영역 및 컨택홀을 제외한 영역에서 상부를 평탄화하도록 형성될 수 있다. 또한, 제1 평탄화층(116) 상에는 제2 평탄화층(117)이 배치될 수 있다. 제2 평탄화층(117)은 컨택홀을 제외한 영역에서 박막 트랜지스터(120) 및 LED(130) 상부에 배치될 수 있다. 이때, 제2 평탄화층(117)은 LED(130)의 p전극(134) 및 n전극(135)의 일부 영역이 오픈되도록 형성될 수 있다. 도 2c에서는 표시 장치 제조 시 2개의 평탄화층이 사용되는 것으로 도시하였으나, 이는 단일의 평탄화층으로 형성하는 경우 공정 시간 등이 지나치게 증가하는 것을 방지하기 위함이다. 따라서, 제1 평탄화층(116) 및 제2 평탄화층(117)은 반드시 복수로 이루어져야 하는 것은 아니고, 단일의 평탄화층으로 이루어질 수 있다.Subsequently, the first planarization layer 116 is disposed to planarize the thin film transistor 120 in the display area AA. The first planarization layer 116 may be formed to planarize the upper portion in the region where the LED 130 is disposed and the region except the contact hole. Also, a second planarization layer 117 may be disposed on the first planarization layer 116. The second planarization layer 117 may be disposed on the thin film transistor 120 and the LED 130 in a region except for the contact hole. At this time, the second planarization layer 117 may be formed such that a part of the p-electrode 134 and the n-electrode 135 of the LED 130 are opened. In FIG. 2C, two planarization layers are used in the manufacture of a display device. However, this is to prevent an excessive increase in processing time and the like when forming a single planarization layer. Accordingly, the first planarization layer 116 and the second planarization layer 117 are not necessarily formed in plural, but may be formed of a single planarization layer.

제1 전극(141)은 박막 트랜지스터(120)와 LED(130)의 p전극(134)을 연결하기 위한 전극이다. 제1 전극(141)은 제1 평탄화층(116), 제2 평탄화층(117), 패시베이션층(114) 및 접착층(115)에 형성된 컨택홀을 통해 박막 트랜지스터(120)의 소스 전극(123)과 접하고, 제2 평탄화층(117)에 형성된 컨택홀을 통해 LED(130)의 p전극(134)과 접한다. 다만, 이에 제한되지 않고, 박막 트랜지스터(120)의 타입에 따라 제1 전극(141)은 박막 트랜지스터(120)의 드레인 전극(124)과 접하는 것으로 정의될 수도 있다. The first electrode 141 is an electrode for connecting the thin film transistor 120 to the p electrode 134 of the LED 130. The first electrode 141 is electrically connected to the source electrode 123 of the thin film transistor 120 through the contact hole formed in the first planarization layer 116, the second planarization layer 117, the passivation layer 114, And contacts the p-electrode 134 of the LED 130 through the contact hole formed in the second planarization layer 117. The first electrode 141 may be defined as being in contact with the drain electrode 124 of the thin film transistor 120, depending on the type of the thin film transistor 120.

제2 전극(142)은 공통 배선(CL)과 LED(130)의 n전극(135)을 연결하기 위한 전극이다. 제2 전극(142)은 제1 평탄화층(116), 제2 평탄화층(117), 패시베이션층(114) 및 접착층(115)에 형성된 컨택홀을 통해 공통 배선(CL)과 접하고, 제2 평탄화층(117)에 형성된 컨택홀을 통해 LED(130)의 n전극(135)과 접한다. The second electrode 142 is an electrode for connecting the common line CL to the n-electrode 135 of the LED 130. The second electrode 142 is in contact with the common line CL through the contact holes formed in the first planarization layer 116, the second planarization layer 117, the passivation layer 114 and the adhesive layer 115, Electrode 135 of the LED 130 through the contact hole formed in the layer 117. [

이에 따라, 표시 장치가 턴온(turn-on)되면 박막 트랜지스터(120)의 소스 전극(123) 및 공통 배선(CL) 각각에 인가되는 서로 상이한 전압 레벨이 제1 전극(141) 및 제2 전극(142)을 통해 p전극(134)과 n전극(135)으로 전달되어 LED(130)가 발광할 수 있다. 도 2c에서는 박막 트랜지스터(120)가 p전극(134)과 전기적으로 연결되고 공통 배선(CL)이 n전극(135)과 전기적으로 연결되는 것으로 설명되었으나, 이에 제한되지 않고, 박막 트랜지스터(120)가 n전극(135)과 전기적으로 연결되고 공통 배선(CL)이 p전극(134)과 전기적으로 연결될 수도 있다.Accordingly, when the display device is turned on, different voltage levels applied to the source electrode 123 and the common line CL of the thin film transistor 120 are applied to the first electrode 141 and the second electrode Electrode 134 and the n-electrode 135 through the light-emitting layer 142 and the LED 130, respectively. 2C, the thin film transistor 120 is electrically connected to the p-electrode 134 and the common wiring CL is electrically connected to the n-electrode 135. However, the present invention is not limited thereto. the common line CL may be electrically connected to the n-electrode 135 and the common line CL may be electrically connected to the p-

도 2c를 참조하면, 제2 기판(112)의 배면에 게이트 링크 배선(GLL)이 형성된다. 게이트 링크 배선(GLL)은 게이트 전극(121)과 동일 물질로 이루어질 수 있다. 게이트 링크 배선(GLL)은 표시 영역(AA), 비표시 영역(NA)에 배치되고, 스크라이빙 라인(SL)을 넘어서 형성된다. 도 2c에서는 게이트 링크 배선(GLL)을 도시하였으나, 데이터 링크 배선(DLL) 또한 게이트 링크 배선(GLL)과 동일한 취지로 형성될 수 있다.Referring to FIG. 2C, a gate link line GLL is formed on the rear surface of the second substrate 112. The gate wiring line GLL may be made of the same material as the gate electrode 121. [ The gate link line GLL is disposed in the display area AA and the non-display area NA and is formed beyond the scribing line SL. Although the gate link wiring GLL is shown in FIG. 2C, the data link wiring (DLL) may also be formed in the same manner as the gate wiring wiring GLL.

이어서, 제1 기판(111)과 제2 기판(112)을 셀 단위로 스크라이빙한다(S130).Subsequently, the first substrate 111 and the second substrate 112 are scribed in units of cells (S130).

도 2d 및 도 2e를 참조하면, 제1 기판(111) 및 제2 기판(112)에 정의된 가상의 스크라이빙 라인(SL)을 따라 제1 기판(111) 및 제2 기판(112)을 스크라이빙하여, 제1 기판(111) 및 제2 기판(112)이 셀 단위로 분리될 수 있다. 즉, 도 2c에 도시된 바와 같이, 제1 기판(111)과 제2 기판(112)이 합착된 상태에서 스크라이빙 라인(SL)을 따라 레이저를 조사하는 방식이나 기계적인 방식을 사용하여 제1 기판(111) 및 제2 기판(112)을 스크라이빙하여, 제1 기판(111) 및 제2 기판(112)이 셀 단위로 분리될 수 있다. 제1 기판(111) 및 제2 기판(112)이 스크라이빙 라인(SL)을 따라 스크라이빙됨에 따라, 게이트 배선(GL) 및 데이터 배선(DL)은 제1 기판(111)의 상면의 끝단까지 연장하고, 게이트 링크 배선(GLL) 및 데이터 링크 배선(DLL)은 제2 기판(112)의 배면의 끝단까지 연장하게 된다.Referring to FIGS. 2d and 2e, a first substrate 111 and a second substrate 112 are formed along a virtual scribing line SL defined in the first substrate 111 and the second substrate 112, The first substrate 111 and the second substrate 112 can be separated in a cell unit by scribing. That is, as shown in FIG. 2C, the laser is irradiated along the scribing line SL in a state where the first substrate 111 and the second substrate 112 are attached to each other, The first substrate 111 and the second substrate 112 may be separated in a cell unit by scribing the first substrate 111 and the second substrate 112. [ The gate line GL and the data line DL are formed on the upper surface of the first substrate 111 as the first substrate 111 and the second substrate 112 are scribed along the scribing line SL, And the gate link line GLL and the data link line DLL extend to the end of the back surface of the second substrate 112. [

이어서, 복수의 게이트 배선(GL)과 복수의 게이트 링크 배선(GLL)을 연결하고, 복수의 데이터 배선(DL)과 복수의 데이터 링크 배선(DLL)을 연결하기 위해 복수의 사이드 배선(150)을 형성한다(S140).A plurality of side wirings 150 are connected to a plurality of gate wirings GL and a plurality of gate link wirings GLL and a plurality of data wirings DL and a plurality of data link wirings (S140).

복수의 사이드 배선(150)은 레이저 전사 프린팅(Laser Transfer Printing) 방식으로 형성될 수 있다. 구체적으로, 복수의 사이드 배선(150)은 금속 전사층(191)이 형성된 베이스 부재(190) 상에 레이저(L)를 조사함에 의해 금속 전사층(191)을 제1 기판(111)과 제2 기판(112)의 측면에 전사하는 방식으로 형성될 수 있다. 여기서, 금속 전사층(191)은 은(Ag) 등과 같은 도전성 물질로 이루어질 수 있다.The plurality of side wirings 150 may be formed by a laser transfer printing method. Specifically, the plurality of side wirings 150 are formed by irradiating the laser L onto the base member 190 on which the metal transfer layer 191 is formed, thereby transferring the metal transfer layer 191 to the first substrate 111 and the second And transferred to the side surface of the substrate 112. [ Here, the metal transfer layer 191 may be made of a conductive material such as silver (Ag) or the like.

복수의 사이드 배선(150)은 제1 기판(111)의 상면에 형성된 게이트 배선(GL)과 제2 기판(112)의 배면에 형성된 게이트 링크 배선(GLL)을 연결하는 제1 사이드 배선(151) 및 제1 기판(111)의 상면에 형성된 데이터 배선(DL)과 제2 기판(112)의 배면에 형성된 데이터 링크 배선(DLL)을 연결하는 제2 사이드 배선(152)을 포함할 수 있다.The plurality of side wirings 150 includes a first side wiring 151 for connecting the gate wiring GL formed on the upper surface of the first substrate 111 and the gate wiring wiring GLL formed on the rear surface of the second substrate 112, And a second side wiring 152 connecting the data line DL formed on the upper surface of the first substrate 111 and the data link wiring line DLL formed on the rear surface of the second substrate 112.

도 2f를 참조하면, 스크라이빙 공정이 완료된 제1 기판(111) 및 제2 기판(112)의 측면, 제1 기판(111)의 상면 및 제2 기판(112)의 배면과 이격되도록 금속 전사층(191)이 형성된 베이스 부재(190)를 배치하고, 베이스 부재(190)의 상부에서 레이저(L)를 조사할 수 있다. 레이저(L)를 베이스 부재(190)의 일 단에서 타 단까지 이동하며 조사함에 따라, 베이스 부재(190)에 배치되었던 금속 전사층(191)이 레이저 조사에 의해 베이스 부재(190)로부터 제1 기판(111) 및 제2 기판(112) 측으로 전사될 수 있다. 이에, 도 2g 및 도 2h에 도시된 바와 같이, 제1 사이드 배선(151)이 게이트 배선(GL)과 게이트 링크 배선(GLL)을 연결하도록 형성될 수 있다. 도 2f 내지 도 2h에서는 제1 기판(111) 및 제2 기판(112)의 측면, 제1 기판(111)의 상면 및 제2 기판(112)의 배면 모두에 대해 레이저 전사 프린팅 공정이 수행되는 것으로 도시되었으나, 실시예에 따라 제1 기판(111) 및 제2 기판(112)의 측면에만 레이저 전사 프린팅 공정이 수행될 수도 있다. 또한, 도 2f 내지 도 2h에서는 제1 사이드 배선(151)을 형성하는 공정만을 도시하였으나, 데이터 배선(DL)과 데이터 링크 배선(DLL)을 연결하는 제2 사이드 배선(152) 또한 제1 사이드 배선(151)과 동일한 방식으로 형성될 수 있다. 이에, 도 2i에 도시된 바와 같이, 데이터 배선(DL)과 데이터 링크 배선(DLL)을 연결하도록 제2 사이드 배선(152)이 형성될 수 있다. 도 2i에서는 제1 사이드 배선(151)의 폭이 게이트 배선(GL)의 폭보다 크고, 제2 사이드 배선(152)의 폭이 데이터 배선(DL)의 폭보다 큰 것으로 도시되었으나, 이에 제한되는 것은 아니다.2F, the first substrate 111 and the second substrate 112 are separated from each other so that the side surfaces of the first substrate 111 and the second substrate 112, the upper surface of the first substrate 111, and the rear surface of the second substrate 112 are separated from each other. The base member 190 on which the layer 191 is formed can be disposed and the laser L can be irradiated from above the base member 190. [ The metal transfer layer 191 which has been disposed on the base member 190 is irradiated with laser light from the base member 190 to the first end of the base member 190, And transferred to the substrate 111 and the second substrate 112 side. Thus, as shown in Figs. 2G and 2H, the first side wirings 151 may be formed to connect the gate wirings GL and the gate link wirings GLL. 2F to 2H, a laser transfer printing process is performed on the side surfaces of the first substrate 111 and the second substrate 112, the upper surface of the first substrate 111, and the back surface of the second substrate 112 The laser transfer printing process may be performed only on the sides of the first substrate 111 and the second substrate 112 according to the embodiment. 2F to 2H, only the process of forming the first side wirings 151 is shown. However, the second side wirings 152 connecting the data wirings DL and the data link wirings (DLL) (151). 2I, the second side wirings 152 may be formed to connect the data wirings DL and the data link wirings (DLL). 2I, the width of the first side wiring 151 is greater than the width of the gate wiring GL and the width of the second side wiring 152 is larger than the width of the data wiring DL. no.

이어서, 복수의 사이드 배선(150)을 덮는 절연층(160)을 형성한다(S150).Next, an insulating layer 160 covering the plurality of side wirings 150 is formed (S150).

복수의 사이드 배선(150)을 덮도록 블랙 물질을 포함하는 절연층(160)이 형성된다. 도 2j를 참조하면, 제1 기판(111)의 상면, 제1 기판(111) 및 제2 기판(112)의 측면 및 제2 기판(112)의 배면 상에서 제1 사이드 배선(151)을 덮도록 블랙 물질을 포함하는 절연층(160)이 형성될 수 있다. 복수의 사이드 배선(150)이 금속 물질로 이루어진 경우, 외광이 복수의 사이드 배선(150)에서 반사되거나 LED(130)에서 발광된 광이 복수의 사이드 배선(150)에서 반사되어 사용자에게 시인되는 문제점이 발생할 수 있다. 이에, 블랙 물질로 이루어지는 절연층(160)이 복수의 사이드 배선(150)을 덮도록 배치되어, 상술한 문제점이 해결될 수 있다. 절연층(160)은 복수의 제1 사이드 배선(151) 모두를 덮는 하나의 절연층(160) 및 복수의 제2 사이드 배선(152) 모두를 덮는 다른 하나의 절연층(160)으로 이루어질 수 있다. 또한, 절연층(160)은 게이트 배선(GL) 및 데이터 배선(DL)이 형성되지 않은 측부에도 형성되어, 외광 반사 등을 보다 억제할 수 있다. An insulating layer 160 including a black material is formed to cover the plurality of side wirings 150. Referring to FIG. 2J, the first side wiring 151 is covered on the upper surface of the first substrate 111, the side surfaces of the first substrate 111 and the second substrate 112, and the rear surface of the second substrate 112 An insulating layer 160 including a black material may be formed. In the case where the plurality of side wirings 150 are made of a metal material, the external light is reflected by the plurality of side wirings 150 or the light emitted from the LED 130 is reflected by the plurality of side wirings 150, Can occur. Accordingly, the insulating layer 160 made of a black material is disposed so as to cover the plurality of side wirings 150, so that the above-described problems can be solved. The insulating layer 160 may be composed of one insulating layer 160 covering all of the plurality of first side wirings 151 and another insulating layer 160 covering both of the plurality of second side wirings 152 . The insulating layer 160 is also formed on the side where the gate wiring GL and the data wiring DL are not formed, so that the reflection of external light or the like can be further suppressed.

몇몇 실시예에서, 복수의 사이드 배선(150)은 블랙 물질을 포함하도록 구성될 수 있다. 복수의 사이드 배선(150)이 금속 물질로만 이루어진 경우, 외광이 복수의 사이드 배선(150)에서 반사되거나 LED(130)에서 발광된 광이 복수의 사이드 배선(150)에서 반사되어 사용자에게 시인되는 문제점이 발생할 수 있다. 이에, 복수의 사이드 배선(150)이 블랙 물질로 이루어질 수 있으며, 이 경우, 블랙 물질을 포함하는 절연층(160)은 선택적으로 형성될 수 있다.In some embodiments, the plurality of side wirings 150 may be configured to include a black material. When the plurality of side wirings 150 are made of a metal material, the external light is reflected by the plurality of side wirings 150, or the light emitted from the LED 130 is reflected by the plurality of side wirings 150, Can occur. Accordingly, the plurality of side wirings 150 may be formed of a black material, and in this case, the insulating layer 160 including a black material may be selectively formed.

본 발명의 일 실시예에 따른 표시 장치 제조 방법에서는 레이저 전사 프린팅을 이용하여 복수의 사이드 배선(150)을 형성한다. 따라서, 제1 기판(111) 및 제2 기판(112)의 모서리의 형상이 각이 진 형태인 경우에도 용이하게 복수의 사이드 배선(150) 형성이 가능하고, 게이트 배선(GL)과 게이트 링크 배선(GLL) 및 데이터 배선(DL)과 데이터 링크 배선(DLL)이 정상적으로 연결될 수 있다. 따라서, 본 발명의 일 실시예에 따른 표시 장치 제조 방법에서는 게이트 배선(GL)과 게이트 링크 배선(GLL) 및 데이터 배선(DL)과 데이터 링크 배선(DLL)을 연결하기 위해 제1 기판(111) 및 제2 기판(112)의 모서리를 그라인딩하는 공정이 생략될 수 있다. 또한, 그라인딩 공정을 진행한 경우 제1 기판(111) 및 제2 기판(112)의 측면이 라운드(round) 형상을 갖거나, 다각형 형상을 갖게 되므로, 그라인딩 공정을 진행하지 않은 경우보다 비표시 영역(NA)의 크기가 증가될 수 있다. 이에 따라 본 발명의 일 실시예에 따른 표시 장치 제조 방법에서는 비표시 영역(NA)의 크기를 감소시킬 수 있다. 또한, 복수의 사이드 배선(150)을 형성하는 공정이 제1 기판(111) 및 제2 기판(112)과 비접촉 방식으로 수행되므로, 복수의 사이드 배선(150)을 형성하기 위해 패드 등을 통해 프린팅하는 경우 발생할 수 있는 패드 불량 등의 불량 요인들이 제거될 수 있다,In the method of manufacturing a display device according to an embodiment of the present invention, a plurality of side wirings 150 are formed using laser transfer printing. Therefore, even when the edges of the first substrate 111 and the second substrate 112 are angled, a plurality of side wirings 150 can be easily formed, and the gate wirings GL, The data line GLL and the data line DL and the data link line DL can be normally connected. Therefore, in the method of manufacturing a display device according to an embodiment of the present invention, the first substrate 111 is connected to the gate line GL, the gate link line GLL, the data line DL, and the data link line (DLL) And the step of grinding the edge of the second substrate 112 may be omitted. In addition, when the grinding process is performed, the side surfaces of the first substrate 111 and the second substrate 112 have a round shape or a polygonal shape. Therefore, when the grinding process is not performed, (NA) can be increased. Accordingly, in the method of manufacturing a display device according to an embodiment of the present invention, the size of the non-display area NA can be reduced. Since the process of forming the plurality of side wirings 150 is performed in a noncontact manner with respect to the first and second substrates 111 and 112, The defective factors such as the pad failure that may occur in the case where the defects are generated can be removed,

또한, 본 발명의 일 실시예에 따른 표시 장치 제조 방법에서는 블랙 물질로 이루어지는 절연층(160)이 복수의 사이드 배선(150)을 덮도록 배치되어, 외광이 복수의 사이드 배선(150)에서 반사되거나 LED(130)에서 발광된 광이 복수의 사이드 배선(150)에서 반사되어 사용자에게 시인되는 문제점이 해결될 수 있다. 이에, 본 발명의 일 실시예에 따른 표시 장치 제조 방법에 따라 제조된 표시 장치를 타일 형태로 배치하여 초대형 화면을 구현하는 경우, 서로 인접하는 표시 장치 사이에서 빛샘 현상이 발생하는 것이 방지될 수 있다.In the method of manufacturing a display device according to an embodiment of the present invention, an insulating layer 160 made of a black material is disposed so as to cover a plurality of side wirings 150, so that external light is reflected by a plurality of side wirings 150 The problem that the light emitted from the LED 130 is reflected by the plurality of side wirings 150 and is visible to the user can be solved. Thus, when a large-sized screen is implemented by arranging the display devices manufactured according to the method of manufacturing a display device according to an embodiment of the present invention in the form of a tile, it is possible to prevent light leakage phenomenon between neighboring display devices .

몇몇 실시예에서, 표시 장치 제조를 위해 제1 기판(111) 및 제2 기판(112)의 2개의 기판을 사용하지 않고, 1개의 기판만을 사용하여 표시 장치를 제조할 수도 있다. 즉, 1개의 기판의 상면에 데이터 배선(DL) 및 게이트 배선(GL)을 배치하고, 동일 기판의 배면에 데이터 링크 배선(DLL) 및 데이터 배선(DL)을 배치하여 공정을 진행할 수도 있다.In some embodiments, a display device may be manufactured using only one substrate, instead of using two substrates of the first substrate 111 and the second substrate 112 for display device manufacture. That is, the data line DL and the gate line GL may be disposed on the upper surface of one substrate, and the data link line (DLL) and the data line DL may be disposed on the back surface of the same substrate.

도 3은 본 발명의 다른 실시예에 따른 표시 장치 및 표시 장치 제조 방법을 설명하기 위한 개략적인 배면도이다. 도 3에 도시된 실시예는 도 1 및 도 2를 참조하여 설명한 실시예와 비교하여 게이트 링크 배선(GLL), 데이터 링크 배선(DLL) 및 복수의 사이드 배선(350)만이 상이할 뿐, 다른 구성요소들은 실질적으로 동일하므로 중복 설명을 생략한다.3 is a schematic rear view for explaining a display device and a method of manufacturing a display device according to another embodiment of the present invention. The embodiment shown in Fig. 3 differs from the embodiment described with reference to Figs. 1 and 2 only in the gate link wiring GLL, the data link wiring (DLL) and the plurality of side wirings 350, Elements are substantially the same, so duplicate descriptions are omitted.

도 3을 참조하면, 복수의 게이트 링크 배선(GLL) 중 제2 기판(112)의 모서리 부근에 배치된 게이트 링크 배선(GLL)은 게이트 배선(GL)과 동일한 방향으로 연장되는 제1 부분 및 제1 부분과 직접 연결되고 제1 부분과 상이한 방향으로 연장되는 제2 부분을 포함할 수 있다. 또한, 복수의 데이터 링크 배선(DLL) 중 제2 기판(112)의 모서리 부근에 배치된 데이터 링크 배선(DLL)은 데이터 배선(DL)과 동일한 방향으로 연장되는 제1 부분 및 제1 부분과 직접 연결되고 제1 부분과 상이한 방향으로 연장되는 제2 부분을 포함할 수 있다.Referring to FIG. 3, the gate link line GLL disposed near the edge of the second substrate 112 among the plurality of gate link lines GLL includes a first portion extending in the same direction as the gate line GL, And a second portion directly connected to the first portion and extending in a different direction than the first portion. Also, a data link wiring (DLL) disposed near the edge of the second substrate 112 among the plurality of data link wiring lines (DLL) has a first portion extending in the same direction as the data wiring DL, And a second portion connected and extending in a different direction than the first portion.

이에, 복수의 제1 사이드 배선(351) 중 제2 기판(112)의 모서리 부근에 배치되는 적어도 일부는 복수의 게이트 배선(GL)과 동일한 방향으로 연장되는 제1 부분 및 제1 부분과 직접 연결되고 제1 부분과 상이한 방향으로 연장되는 제2 부분을 포함할 수 있고, 복수의 제2 사이드 배선(352) 중 2 기판의 모서리 부근에 배치되는 적어도 일부는 복수의 데이터 배선(DL)과 동일한 방향으로 연장되는 제1 부분 및 제1 부분과 직접 연결되고 제1 부분과 상이한 방향으로 연장되는 제2 부분을 포함할 수 있다. At least a part of the plurality of first side wirings 351 disposed in the vicinity of the edge of the second substrate 112 has a first portion extending in the same direction as the plurality of gate wirings GL, And at least a part of the plurality of second side wirings 352 disposed in the vicinity of the edge of the second substrate may include a plurality of data lines DL extending in the same direction as the plurality of data lines DL And a second portion directly connected to the first portion and extending in a different direction than the first portion.

상술한 바와 같이, 제로 베젤을 구현하기 위해, 게이트 구동부 및 데이터 구동부 등과 같은 다양한 구동부를 제2 기판(112)의 배면에 배치하기 위해, 제2 기판(112)의 배면에는 게이트 링크 배선(GLL) 및 데이터 링크 배선(DLL)이 배치되어야 한다. 다만, 게이트 링크 배선(GLL) 및 데이터 링크 배선(DLL)은 서로 다른 방향으로 연장하므로, 제2 기판(112)의 모서리 부분에서는 서로 교차하는 게이트 링크 배선(GLL) 및 데이터 링크 배선(DLL)이 발생할 수도 있다. 이에, 게이트 링크 배선(GLL) 및 데이터 링크 배선(DLL)은 각각 게이트 배선(GL) 및 데이터 배선(DL)과 상이한 방향으로 연장되는 부분을 포함하여, 도 3에 도시된 바와 같이 게이트 링크 배선(GLL)과 데이트 링크 배선이 서로 교차하지 않도록 할 수 있다. The gate line GLL is formed on the back surface of the second substrate 112 in order to arrange various driving parts such as the gate driver and the data driver on the back surface of the second substrate 112 in order to realize the zero- And a data link wiring (DLL) must be disposed. Since the gate link line GLL and the data link line DLL extend in different directions, the gate link line GLL and the data link line DLL that cross each other at the corner of the second substrate 112 . Thus, the gate link line GLL and the data link line DLL each include a portion extending in a direction different from the gate line GL and the data line DL, GLL) and the data link wiring do not intersect with each other.

또한, 본 발명의 다른 실시예에 따른 표시 장치 제조 방법에서는 패드를 사용하여 복수의 사이드 배선(350)을 형성하는 것이 아니고, 비접촉 방식의 레이저 전사 프린팅 방식을 사용하므로, 복수의 사이드 배선(350)이 상술한 바와 같은 제1 부분 및 제2 부분을 갖도록 복수의 사이드 배선(350)을 형성하는 것이 매우 용이할 수 있다. 즉, 복수의 사이드 배선(350)을 형성하기 위해 사용되는 베이스 부재(190)의 형상을 변경하거나, 레이저의 조사 위치를 변경함에 의해, 보다 용이하게 복수의 사이드 배선(350)이 형성될 수 있다. 이에, 본 발명의 다른 실시예에 따른 표시 장치 제조 방법에서는 레이저 전사 프린팅 방식을 사용함에 따라 게이트 링크 배선(GLL)과 데이터 링크 배선(DLL)이 서로 교차하여 간섭이 발생하는 것이 방지될 수 있다.In the method of manufacturing a display device according to another embodiment of the present invention, a plurality of side wirings 350 are formed by using a pad, and a non-contact type laser transfer printing method is used. It is very easy to form the plurality of side wirings 350 having the first portion and the second portion as described above. That is, by changing the shape of the base member 190 used for forming the plurality of side wirings 350, or changing the irradiation position of the laser, a plurality of side wirings 350 can be formed more easily . Accordingly, in the method of manufacturing a display device according to another embodiment of the present invention, the use of the laser transfer printing method can prevent the generation of interference due to the crossing of the gate link line GLL and the data link line DLL.

도 4a 내지 도 4c는 본 발명의 또 다른 실시예에 따른 표시 장치 및 표시 장치 제조 방법을 설명하기 위한 개략적인 공정도들이다. 도 4a 내지 도 4c에 도시된 실시예는 도 1 및 도 2를 참조하여 설명한 실시예와 비교하여 사이드 배선(150) 제조 공정 및 절연층(460) 제조 공정만이 상이할 뿐, 다른 구성요소들은 실질적으로 동일하므로 중복 설명을 생략한다.4A to 4C are schematic flow diagrams illustrating a method of manufacturing a display device and a display device according to another embodiment of the present invention. The embodiment shown in Figs. 4A to 4C differs from the embodiment described with reference to Figs. 1 and 2 only in the manufacturing process of the side wirings 150 and the manufacturing process of the insulating layer 460, They are substantially the same, so redundant description is omitted.

도 4a를 참조하면, 복수의 사이드 배선(150)을 형성하는 단계(S140)와 복수의 사이드 배선(150)을 덮는 절연층(460)을 형성하는 단계(S150)는 동시에 수행될 수 있다.Referring to FIG. 4A, a step S140 of forming a plurality of side wirings 150 and a step S150 of forming an insulating layer 460 covering the plurality of side wirings 150 may be performed simultaneously.

복수의 사이드 배선(150) 및 절연층(460)은 레이저 전사 프린팅 방식으로 동시에 형성될 수 있다. 구체적으로, 복수의 사이드 배선(150)은 금속 전사층(491) 및 블랙 전사층(492)이 순차적으로 형성된 베이스 부재(490) 상에 레이저(L)를 조사함에 의해 금속 전사층(491) 및 블랙 절연층(460)을 제1 기판(111)과 제2 기판(112)의 측면에 전사하는 방식으로 동시에 형성될 수 있다. 구체적으로, 스크라이빙 공정이 완료된 제1 기판(111) 및 제2 기판(112)의 측면, 제1 기판(111)의 상면 및 제2 기판(112)의 배면과 이격되도록 금속 전사층(491) 및 블랙 전사층(492)이 형성된 베이스 부재(490)를 배치하고, 베이스 부재(490)의 상부에서 레이저(L)를 조사할 수 있다. 레이저(L)를 베이스 부재(490)의 일 단에서 타 단까지 이동하며 조사함에 따라, 베이스 부재(490)에 배치되었던 금속 전사층(491) 및 블랙 전사층(492)이 레이저 조사에 의해 베이스 부재(490)로부터 제1 기판(111) 및 제2 기판(112) 측으로 동시에 전사될 수 있다.The plurality of side wirings 150 and the insulating layer 460 may be simultaneously formed by a laser transfer printing method. More specifically, the plurality of side wirings 150 are formed by irradiating the laser L onto the base member 490 on which the metal transfer layer 491 and the black transfer layer 492 are sequentially formed, thereby forming the metal transfer layer 491 and the black transfer layer 492, The black insulating layer 460 may be transferred to the first substrate 111 and the second substrate 112 at the same time. Specifically, the metal transfer layer 491 is formed so as to be spaced apart from the side surfaces of the first substrate 111 and the second substrate 112, the upper surface of the first substrate 111, and the rear surface of the second substrate 112, And the base member 490 on which the black transfer layer 492 is formed and the laser L can be irradiated from above the base member 490. [ The metal transfer layer 491 and the black transfer layer 492 which were disposed on the base member 490 are irradiated with laser light by moving the laser L from one end of the base member 490 to the other end, Can be simultaneously transferred from the member 490 to the first substrate 111 and the second substrate 112 side.

도 4b 및 도 4c를 참조하면, 복수의 사이드 배선(150)과 절연층(460)이 동시에 레이저 전사 프린팅 공정에 의해 형성됨에 따라, 절연층(460)은 복수의 사이드 배선(150) 각각에 대응하는 복수의 절연 패턴을 포함할 수 있다. 구체적으로, 복수의 절연 패턴은 게이트 배선(GL)과 게이트 링크 배선(GLL)을 연결하는 제1 사이드 배선(151)에 대응하는 제1 절연 패턴(461) 및 데이터 배선(DL)과 데이터 링크 배선(DLL)을 연결하는 제2 사이드 배선(152)에 대응하는 제2 절연 패턴(462)을 포함할 수 있다. 4B and 4C, since the plurality of side wirings 150 and the insulating layer 460 are simultaneously formed by a laser transfer printing process, the insulating layer 460 corresponds to each of the plurality of side wirings 150 And may include a plurality of insulating patterns. Specifically, a plurality of insulating patterns are formed on the first insulating pattern 461 and the data wiring DL, which correspond to the first side wiring 151 connecting the gate wiring GL and the gate link wiring GLL, And a second insulation pattern 462 corresponding to the second side wiring 152 connecting the DLLs.

이때, 복수의 사이드 배선(150) 및 복수의 사이드 배선(150) 각각에 대응하는 복수의 절연 패턴은 동시에 동일한 레이저 전사 프린팅 공정에 의해 형성되므로, 서로 대응하는 복수의 사이드 배선(150) 각각과 복수의 절연 패턴 각각은 동일한 형상을 갖도록 형성된다. 구체적으로, 서로 대응하는 제1 사이드 배선(151)과 제1 절연 패턴(461)은 동시에 동일한 레이저 전사 프린팅 공정에 의해 형성되므로, 동일한 형상을 갖도록 형성되고 동일한 폭(W1)을 가질 수 있다. 또한, 서로 대응하는 제2 사이드 배선(152)과 제2 절연 패턴(462)은 동시에 동일한 레이저 전사 프린팅 공정에 의해 형성되므로, 동일한 형상을 갖도록 형성되고 동일한 폭(W2)을 가질 수 있다.At this time, since a plurality of insulating patterns corresponding to each of the plurality of side wirings 150 and the plurality of side wirings 150 are simultaneously formed by the same laser transfer printing process, each of the plurality of side wirings 150 and a plurality of Are formed to have the same shape. Specifically, since the first side wiring 151 and the first insulating pattern 461 corresponding to each other are formed by the same laser transfer printing process at the same time, they can be formed to have the same shape and have the same width W1. In addition, the second side wiring 152 and the second insulating pattern 462 corresponding to each other are formed by the same laser transfer printing process at the same time, so that they can be formed to have the same shape and have the same width W2.

상술한 바와 같이, 복수의 사이드 배선(150)이 금속 물질로 이루어진 경우, 외광이 복수의 사이드 배선(150)에서 반사되거나 LED(130)에서 발광된 광이 복수의 사이드 배선(150)에서 반사되어 사용자에게 시인되는 문제점이 발생할 수 있다. 이에, 복수의 사이드 배선(150)을 보호하면서, 복수의 사이드 배선(150)에서 발생되는 반사를 방지하기 위해 복수의 사이드 배선(150)을 덮으며 블랙 물질로 이루어진 절연층(460)을 형성할 수 있다. 다만, 복수의 사이드 배선(150)과 별도록 절연층(460)을 형성하는 경우, 절연층(460)을 형성하기 위해 별도의 프린팅 공정이나 코팅 공정, 고온 건조 공정 등이 추가되어야 한다. 이에, 본 발명의 또 다른 실시예에 따른 표시 장치 제조 방법에서는 복수의 사이드 배선(150)을 형성하는 공정과 절연층(460)을 형성하는 공정을 동시에 1회의 공정으로 수행하여, 공정 단순화가 가능하며며 제조 비용을 최소화할 수 있다.As described above, when the plurality of side wirings 150 are made of a metal material, the external light is reflected by the plurality of side wirings 150, or the light emitted from the LEDs 130 is reflected by the plurality of side wirings 150 There may be a problem that the user is confronted. An insulating layer 460 made of a black material is formed so as to cover a plurality of side wirings 150 to prevent reflection generated in the plurality of side wirings 150 while protecting the plurality of side wirings 150 . However, when the insulating layer 460 is formed separately from the plurality of side wirings 150, a separate printing process, a coating process, a high-temperature drying process, and the like must be added to form the insulating layer 460. Accordingly, in the method of manufacturing a display device according to another embodiment of the present invention, the process of forming the plurality of side wirings 150 and the process of forming the insulating layer 460 can be performed simultaneously in one step, thereby simplifying the process And the manufacturing cost can be minimized.

도 5a 내지 도 5e는 본 발명의 또 다른 실시예에 따른 표시 장치 및 표시 장치 제조 방법을 설명하기 위한 개략적인 공정도들이다. 도 5a 내지 도 5e에 도시된 실시예는 도 1 및 도 2를 참조하여 설명한 실시예와 비교하여 사이드 배선(550) 제조 공정만이 상이할 뿐, 다른 구성요소들은 실질적으로 동일하므로 중복 설명을 생략한다.5A to 5E are schematic flow diagrams illustrating a method of manufacturing a display device and a display device according to another embodiment of the present invention. 5A to 5E are different from the embodiments described with reference to FIGS. 1 and 2 only in the manufacturing process of the side wirings 550, and the other components are substantially the same, do.

먼저, 도 5a 및 도 5b를 참조하면, 복수의 사이드 배선(550)을 형성하기 위해, 복수의 게이트 배선(GL) 모두와 복수의 게이트 링크 배선(GLL) 모두를 연결하는 제1 사이드 금속층(571)을 형성하고, 복수의 데이터 배선(DL) 모두와 복수의 데이터 링크 배선(DLL) 모두를 연결하는 제2 사이드 금속층(572)을 형성한다. 즉, 복수의 게이트 배선(GL) 및 복수의 게이트 링크 배선(GLL)의 끝단이 배치된 제1 기판(111) 및 제2 기판(112)의 일 측에 금속 물질을 프린팅하거나 코팅하는 등의 방식으로 복수의 게이트 배선(GL) 모두와 복수의 게이트 링크 배선(GLL) 모두를 연결하는 제1 사이드 금속층(571)이 형성될 수 있다. 또한, 복수의 데이터 배선(DL) 및 복수의 데이터 링크 배선(DLL)의 끝단이 배치된 제1 기판(111) 및 제2 기판(112)의 일 측에 금속 물질을 프린팅하거나 코팅하는 등의 방식으로 복수의 데이터 배선(DL) 모두와 복수의 데이터 링크 배선(DLL) 모두를 연결하는 제2 사이드 금속층(572)이 형성될 수 있다. 제1 사이드 금속층(571) 및 제2 사이드 금속층(572)은 동일한 물질로 이루어질 수 있다. 또한, 도 5a 및 도 5b에서는 제1 사이드 금속층(571) 및 제2 사이드 금속층(572)이 제1 기판(111) 및 제2 기판(112)의 측면뿐만 아니라 제1 기판(111)의 상면 및 제2 기판(112)의 배면에도 형성되는 것으로 도시되었으나, 이에 제한되지 않고, 제1 사이드 금속층(571)이 복수의 게이트 배선(GL) 모두와 복수의 게이트 링크 배선(GLL) 모두를 연결하고, 제2 사이드 금속층(572)이 복수의 데이터 배선(DL) 모두와 복수의 데이터 링크 배선(DLL) 모두를 연결한다면 제1 사이드 금속층(571)과 제2 사이드 금속층(572)은 제1 기판(111) 및 제2 기판(112)의 측면에만 형성될 수도 있다.First, referring to FIGS. 5A and 5B, a first side metal layer 571 connecting both of a plurality of gate wirings GL and a plurality of gate link wirings GLL to form a plurality of side wirings 550 And a second side metal layer 572 connecting both the plurality of data wirings DL and the plurality of data link wirings (DLL) is formed. That is, a method of printing or coating a metal material on one side of the first substrate 111 and the second substrate 112 on which the ends of the plurality of gate lines GL and the plurality of gate link lines GLL are disposed, The first side metal layer 571 connecting both of the plurality of gate lines GL and the plurality of gate link lines GLL may be formed. A method of printing or coating a metal material on one side of the first substrate 111 and the second substrate 112 on which the ends of the plurality of data lines DL and the plurality of data link lines DLL are disposed, A second side metal layer 572 connecting both the plurality of data lines DL and the plurality of data link lines DLLs may be formed. The first side metal layer 571 and the second side metal layer 572 may be made of the same material. 5A and 5B, the first side metal layer 571 and the second side metal layer 572 are formed on the side surfaces of the first substrate 111 and the second substrate 112 as well as the side surfaces of the first substrate 111 and the second substrate 112, The first side metal layer 571 may connect both the plurality of gate wirings GL and the plurality of gate wiring wirings GLL and may be formed on the rear surface of the second substrate 112, The first side metal layer 571 and the second side metal layer 572 are electrically connected to the first substrate 111 and the second side metal layer 572 if the second side metal layer 572 connects both the plurality of data lines DL and the plurality of data link wires And the side of the second substrate 112.

이어서, 도 5c 및 도 5d를 참조하면, 복수의 사이드 배선(550)을 형성하기 위해 제1 사이드 금속층(571) 및 제2 사이드 금속층(572)을 레이저 에칭한다. 이때 레이저 에칭은 제1 기판(111) 및 제2 기판(112)의 측면에서만 직선 방향으로 수행될 수 있다. 즉, 도 5 c 및 도 5d에 도시된 바와 같은 홈(H)이 형성될 수 있도록, 레이저를 제1 기판(111) 및 제2 기판(112)의 측면에서만 조사하여 제1 사이드 금속층(571) 및 제2 사이드 금속층(572)뿐만 아니라 제1 기판(111) 및 제2 기판(112) 또한 패터닝하는 방식으로, 제1 사이드 금속층(571)을 복수의 제1 사이드 배선(551)으로 분리시키고, 제2 사이드 금속층(572)을 복수의 제2 사이드 배선(552)으로 분리시킬 수 있다. 이때, 제1 사이드 금속층(571)을 복수의 제1 사이드 배선(551)으로 분리시키고, 제2 사이드 금속층(572)을 복수의 제2 사이드 배선(552)으로 분리하기 위해, 레이저 에칭으로 형성되는 홈(H)의 깊이는 제1 기판(111)의 상면 상에서의 제1 사이드 배선(551) 및 제2 사이드 배선(552)의 너비와 제2 기판(112)의 배면 상에서의 제1 사이드 배선(551) 및 제2 사이드 배선(552)의 너비보다 길 수 있다. 구체적으로는, 레이저 식각으로 형성된 홈(H)의 깊이는 제1 기판(111)에 형성된 복수의 제1 사이드 배선(551) 및 복수의 제2 사이드 배선(552)이 전기적으로 서로 절연되도록 설정되고, 제2 기판(112)에 형성된 복수의 제1 사이드 배선(551) 및 복수의 제2 사이드 배선(552)이 전기적으로 서로 절연되도록 설정된다. 한편, 복수의 사이드 배선(550)을 형성한 후 제1 기판(111) 및 제2 기판(112)에 홈(H)을 형성하므로, 고전류 또는 고습 환경에서 게이트 배선(GL), 게이트 링크 배선(GLL), 데이터 배선(DL), 데이터 링크 배선(DLL) 및 사이드 배선(550)에 금속 이온이 전이되는 마이그레이션 현상이 최소 수준으로 억제될 수 있다.Next, referring to FIGS. 5C and 5D, the first side metal layer 571 and the second side metal layer 572 are laser-etched to form a plurality of side wirings 550. At this time, laser etching may be performed in a linear direction only on the sides of the first substrate 111 and the second substrate 112. That is, the laser is irradiated only from the side surfaces of the first substrate 111 and the second substrate 112 to form the first side metal layer 571 so that the groove H as shown in FIGS. 5C and 5D can be formed. The first side metal layer 571 is divided into a plurality of first side wirings 551 in such a manner that the first and second side metal layers 571 and 572 as well as the first and second substrates 111 and 112 are patterned. The second side metal layer 572 can be separated into a plurality of second side wirings 552. At this time, in order to separate the first side metal layer 571 into a plurality of first side wirings 551 and separate the second side metal layer 572 into a plurality of second side wirings 552, The depth of the groove H is set such that the width of the first side wiring 551 and the second side wiring 552 on the upper surface of the first substrate 111 and the width of the first side wiring 552 on the back surface of the second substrate 112 551 and the second side wirings 552, respectively. Specifically, the depth of the groove H formed by laser etching is set such that a plurality of first side wirings 551 and a plurality of second side wirings 552 formed on the first substrate 111 are electrically insulated from each other The plurality of first side wirings 551 and the plurality of second side wirings 552 formed on the second substrate 112 are electrically insulated from each other. On the other hand, since the grooves H are formed in the first substrate 111 and the second substrate 112 after the plurality of side wirings 550 are formed, the gate wiring GL, the gate wiring lines Migration phenomenon in which metal ions are transferred to the data lines DLL, DLL, DLL and the side wirings 550 can be suppressed to a minimum level.

도 5e를 참조하면, 레이저 에칭으로 형성되는 홈(H)의 깊이는 제1 사이드 배선(551) 또는 제2 사이드 배선(552)에 인가되는 신호에 따라 다르게 형성될 수 있다. 예를 들어, 제1 사이드 배선A(551a)에 인가되는 신호와 제1 사이드 배선B(551b)에 인가되는 신호의 차이보다, 제1 사이드 배선B(551b)에 인가되는 신호와 제1 사이드 배선C(551c)에 인가되는 신호의 차이가 더 큰 경우, 제1 사이드 배선B(551b)와 제1 사이드 배선C(551c) 사이에서 마이그레이션 발생에 상대적으로 취약할 수 있다. 이 경우, 제1 사이드 배선B(551b)과 제1 사이드 배선C(551c) 사이에 형성된 제2 홈(H2)의 깊이를 제1 홈(H1)보다 깊게 형성하여, 마이그레이션 발생을 더욱 최소화할 수 있다. 또 다른 예로서, 제2 사이드 배선A(552a) 또는 제2 사이드 배선B(552b)에 흐르는 전류량이 다른 제2 사이드 배선(552)에 흐르는 전류량보다 많은 경우 제2 사이드 배선A(552a) 또는 제2 사이드 배선B(552b)과 인접하여 배치된 제3 홈(H3)의 깊이를 제4 홈(H4)보다 깊게 형성할 수 있으며, 이에 따라 마이그레이션 발생을 최소화할 수 있다. Referring to FIG. 5E, the depth of the groove H formed by laser etching may be formed differently depending on signals applied to the first side wirings 551 or the second side wirings 552. For example, the difference between the signal applied to the first side wiring A 551a and the signal applied to the first side wiring B 551b is larger than the difference between the signal applied to the first side wiring B 551b and the signal applied to the first side wiring B 551b. C 551c may be relatively weak to occur between the first side wiring B 551b and the first side wiring C 551c when the difference between signals applied to the C 551c is larger. In this case, the depth of the second groove (H2) formed between the first side wiring B (551b) and the first side wiring C (551c) is made deeper than the first groove (H1) have. As another example, when the amount of current flowing through the second side wiring A 552a or the second side wiring B 552b is larger than the amount of current flowing through the second side wiring 552, the second side wiring A 552a or the second side wiring B 552b The depth of the third groove H3 disposed adjacent to the two side wirings B 552b can be made deeper than the fourth groove H4, thereby minimizing the occurrence of migration.

본 발명의 또 다른 실시예에 따른 표시 장치 제조 방법에서는 제1 사이드 금속층(571) 및 제2 사이드 금속층(572)의 레이저 에칭 시에 멀티 도메인으로 레이저 조사 수단을 이동시키며 레이저를 조사할 필요 없이, 제1 기판(111) 및 제2 기판(112)의 측면에서만 레이저를 조사하여도 복수의 제1 사이드 배선(551) 및 복수의 제2 사이드 배선(552)이 형성될 수 있다. 이에, 본 발명의 또 다른 실시예에 따른 표시 장치 제조 방법에서는 제1 사이드 배선(551) 및 제2 사이드 배선(552)을 형성하기 위한 공정이 단순화될 수 있다.In the method of manufacturing a display device according to another embodiment of the present invention, the laser irradiation means is moved to the multi-domain at the time of laser etching of the first side metal layer 571 and the second side metal layer 572, A plurality of first side wirings 551 and a plurality of second side wirings 552 may be formed by irradiating a laser only on the side surfaces of the first substrate 111 and the second substrate 112. [ Thus, in the method of manufacturing a display device according to another embodiment of the present invention, the process for forming the first side wirings 551 and the second side wirings 552 can be simplified.

또한, 본 발명의 또 다른 실시예에 따른 표시 장치 제조 방법에서는 제1 기판(111) 및 제2 기판(112)의 일 측에 금속 물질을 프린팅하거나 코팅하는 제1 사이드 금속층(571) 및 제2 사이드 금속층(572)을 형성하고, 레이저 에칭을 사용하여 복수의 제1 사이드 배선(551) 및 복수의 제2 사이드 배선(552)을 형성한다. 따라서, 복수의 제1 사이드 배선(551) 및 복수의 제2 사이드 배선(552)을 패드를 사용하여 직접 프린팅하는 경우 요구되는 얼라인 공정이 단순화될 수 있다.In the method of manufacturing a display device according to another embodiment of the present invention, a first side metal layer 571 for printing or coating a metal material on one side of a first substrate 111 and a second substrate 112, A side metal layer 572 is formed, and a plurality of first side wirings 551 and a plurality of second side wirings 552 are formed by laser etching. Therefore, the alignment process required when directly printing a plurality of first side wirings 551 and a plurality of second side wirings 552 using a pad can be simplified.

또한, 본 발명의 또 다른 실시예에 따른 표시 장치 제조 방법에서는 제1 사이드 금속층(571) 및 제2 사이드 금속층(572)을 형성한 후 레이저 에칭을 사용하여 복수의 제1 사이드 배선(551) 및 복수의 제2 사이드 배선(552)을 형성할 수 있으므로, 제1 기판(111)의 상면의 게이트 배선(GL) 및 데이터 배선(DL)과 제2 기판(112)의 배면의 게이트 링크 배선(GLL) 및 데이터 링크 배선(DLL)을 보다 원활하게 연결하기 위해 사용되던 측면 그라인딩 공정이 생략될 수 있다. 즉, 본 발명의 또 다른 실시예에 따른 표시 장치 제조 방법에서는 제1 기판(111) 및 제2 기판(112)의 형상과는 무관하게, 제1 사이드 금속층(571) 및 제2 사이드 금속층(572)뿐만 아니라 제1 기판(111) 및 제2 기판(112)도 같이 레이저로 에칭하는 방식으로 복수의 제1 사이드 배선(551) 및 복수의 제2 사이드 배선(552)이 형성되므로, 제1 기판(111)의 모서리 및 제2 기판(112)의 모서리가 각이 져 있어도, 제1 사이드 배선(551) 및 제2 사이드 배선(552)에 대한 프린팅 품질에 이상이 없다. 따라서, 본 발명의 또 다른 실시예에 따른 표시 장치 제조 방법에서는 제1 사이드 배선(551) 및 제2 사이드 배선(552)의 단선 등을 방지하기 위해 제1 기판(111) 및 제2 기판(112)의 모서리 부분을 그라인딩하는 공정이 생략될 수 있으므로, 제조 공정이 보다 단순화될 수 있다.In the method of manufacturing a display device according to still another embodiment of the present invention, after forming the first side metal layer 571 and the second side metal layer 572, a plurality of first side wirings 551 and / The gate line GL and the data line DL on the upper surface of the first substrate 111 and the gate line wiring GLL on the back surface of the second substrate 112 can be formed, ) And the data link wiring (DLL) can be omitted. That is, in the method of manufacturing a display device according to yet another embodiment of the present invention, the first side metal layer 571 and the second side metal layer 572, regardless of the shapes of the first substrate 111 and the second substrate 112, A plurality of first side wirings 551 and a plurality of second side wirings 552 are formed by etching the first substrate 111 and the second substrate 112 with a laser as well as the first substrate 111 and the second substrate 112, There is no abnormality in the printing quality for the first side wirings 551 and the second side wirings 552 even when the corners of the first side wirings 111 and the edges of the second substrate 112 are angled. Therefore, in the method of manufacturing a display device according to another embodiment of the present invention, the first substrate 111 and the second substrate 112 (see FIG. 1) are formed to prevent the first side wiring 551 and the second side wiring 552 from being broken, ) Can be omitted, so that the manufacturing process can be further simplified.

도 6a 내지 도 6d는 본 발명의 또 다른 실시예에 따른 표시 장치 및 표시 장치 제조 방법을 설명하기 위한 개략적인 공정도들이다. 도 6a 내지 도 6d에 도시된 실시예는 도 1 및 도 2를 참조하여 설명한 실시예와 비교하여 사이드 배선(650) 제조 공정만이 상이할 뿐, 다른 구성요소들은 실질적으로 동일하므로 중복 설명을 생략한다.6A to 6D are schematic flow diagrams illustrating a method of manufacturing a display device and a display device according to another embodiment of the present invention. 6A to 6D are different from the embodiment described with reference to FIGS. 1 and 2 only in the manufacturing process of the side wirings 650, and the other components are substantially the same, do.

먼저, 도 6a 및 도 6b를 참조하면, 복수의 사이드 배선(650)을 형성하기 앞서, 제1 기판(111) 및 제2 기판(112)을 레이저 에칭한다. 이때 레이저 에칭은 제1 기판(111) 및 제2 기판(112)의 측면에서만 직선 방향으로 수행될 수 있다. 또한, 레이저 에칭은 제1 기판(111)의 상면에 배치된 복수의 게이트 배선(GL) 사이와 복수의 데이터 배선(DL) 사이에 수행될 수 있다. 즉, 도 6a 및 도 6b에 도시된 바와 같은 홈(H)이 형성될 수 있도록, 레이저를 제1 기판(111) 및 제2 기판(112)의 측면에서만 조사하여 제1 기판(111) 및 제2 기판(112)을 패터닝한다.First, referring to FIGS. 6A and 6B, the first substrate 111 and the second substrate 112 are laser-etched before the plurality of side wirings 650 are formed. At this time, laser etching may be performed in a linear direction only on the sides of the first substrate 111 and the second substrate 112. The laser etching may be performed between the plurality of gate lines GL disposed on the upper surface of the first substrate 111 and between the plurality of data lines DL. That is, the laser is irradiated only from the side surfaces of the first substrate 111 and the second substrate 112 so that the grooves H as shown in FIGS. 6A and 6B can be formed, 2 substrate 112 is patterned.

이어서, 도 6c 및 도 6d를 참조하면, 복수의 사이드 배선(650)을 형성하기 위해 제1 기판(111) 및 제2 기판(112)의 측면에 단일 패드를 사용하여 금속 물질을 프린팅하거나 코팅한다. 이에, 홈(H)이 형성된 영역을 제외한 제1 기판(111) 및 제2 기판(112)의 측면에 금속 물질이 형성되고, 추가적으로, 제1 기판(111)의 상면 및 제2 기판(112)의 하면에도 금속 물질이 형성될 수 있다. 이에, 도 6c 및 도 6d에 도시된 바와 같이, 게이트 배선(GL)과 게이트 링크 배선(GLL)을 연결하는 제1 사이드 배선(651) 및 데이터 배선(DL)과 데이터 링크 배선(DLL)을 연결하는 제2 사이드 배선(652)이 형성된다.6C and 6D, a metal material is printed or coated using a single pad on the sides of the first substrate 111 and the second substrate 112 to form a plurality of side wirings 650 . A metal material is formed on the side surfaces of the first substrate 111 and the second substrate 112 except for the region where the grooves H are formed and further the upper surface of the first substrate 111 and the lower surface of the second substrate 112, A metal material may be formed on the lower surface of the substrate. 6C and 6D, the first side wirings 651 and the data wirings DL and the data link wirings (DLLs) for connecting the gate wirings GL and the gate link wirings GLL are connected to each other The second side wirings 652 are formed.

본 발명의 또 다른 실시예에 따른 표시 장치 제조 방법에서는 제1 기판(111) 및 제2 기판(112)의 레이저 에칭 시에 멀티 도메인으로 레이저 조사 수단을 이동시키며 레이저를 조사할 필요 없이, 제1 기판(111) 및 제2 기판(112)의 측면에서만 레이저를 조사하여 에칭한 후, 제1 기판(111) 및 제2 기판(112)의 측면에 단일 패드를 사용하여 금속 물질을 프린팅하거나 코팅하여 제1 사이드 배선(651) 및 제2 사이드 배선(652)이 형성될 수 있다. 따라서, 복수의 제1 사이드 배선(651) 및 복수의 제2 사이드 배선(652)을 패드를 사용하여 직접 프린팅하는 경우 요구되는 얼라인 공정이 단순화될 수 있다. 또한, 제1 기판(111) 및 제2 기판(112)에 홈(H)이 형성되도록 패턴닝 한 후 복수의 사이드 배선(650)을 형성하므로, 게이트 배선(GL), 게이트 링크 배선(GLL), 데이터 배선(DL), 데이터 링크 배선(DLL) 및 사이드 배선(650)에 발생할 수 있는 마이그레이션 현상이 억제될 수 있다.In the method of manufacturing a display device according to another embodiment of the present invention, the laser irradiation means is moved to the multi-domain at the time of laser etching of the first substrate 111 and the second substrate 112, A laser is irradiated and etched only on the side surfaces of the substrate 111 and the second substrate 112 and then a metal material is printed or coated on the side surfaces of the first substrate 111 and the second substrate 112 using a single pad The first side wirings 651 and the second side wirings 652 may be formed. Therefore, the alignment process required when directly printing a plurality of first side wirings 651 and a plurality of second side wirings 652 using pads can be simplified. Since the plurality of side wirings 650 are formed after patterning the first substrate 111 and the second substrate 112 so that the grooves H are formed, the gate wiring GL, the gate wiring GLL, , The data wiring DL, the data link wiring (DLL), and the side wiring 650 can be suppressed.

도 7a 내지 도 7f는 본 발명의 또 다른 실시예에 따른 표시 장치 및 표시 장치 제조 방법을 설명하기 위한 개략적인 공정도들이다. 도 7a 내지 도 7f에 도시된 실시예는 도 1 및 도 2를 참조하여 설명한 실시예와 비교하여 사이드 배선(750) 제조 공정만이 상이할 뿐, 다른 구성요소들은 실질적으로 동일하므로 중복 설명은 생략한다. 7A to 7F are schematic flow diagrams illustrating a method of manufacturing a display device and a display device according to still another embodiment of the present invention. The embodiment shown in FIGS. 7A to 7F is different from the embodiment described with reference to FIGS. 1 and 2 only in the manufacturing process of the side wirings 750, and the other components are substantially the same. do.

먼저, 도 7a 및 도 7b를 참조하면, 복수의 사이드 배선(750)을 형성하기 위해, 복수의 게이트 배선(GL) 모두와 복수의 게이트 링크 배선(GLL) 모두와 중첩하도록 제3 사이드 금속층(771)을 형성하고, 복수의 데이터 배선(DL) 모두와 복수의 데이터 링크 배선(DLL) 모두와 중첩하도록 제4 사이드 금속층(772)을 형성한다. 즉, 복수의 게이트 배선(GL) 및 복수의 게이트 링크 배선(GLL)의 끝단이 배치된 제1 기판(111) 및 제2 기판(112)의 일 측에 금속 물질을 프린팅하거나 코팅하는 등의 방식으로 복수의 게이트 배선(GL) 모두와 복수의 게이트 링크 배선(GLL) 모두를 연결하는 제3 사이드 금속층(771)이 형성될 수 있다. 또한, 복수의 데이터 배선(DL) 및 복수의 데이터 링크 배선(DLL)의 끝단이 배치된 제1 기판(111) 및 제2 기판(112)의 일 측에 금속 물질을 프린팅하거나 코팅하는 등의 방식으로 복수의 데이터 배선(DL) 모두와 복수의 데이터 링크 배선(DLL) 모두를 연결하는 제4 사이드 금속층(772)이 형성될 수 있다. 제3 사이드 금속층(771) 및 제4 사이드 금속층(772)은 산화 구리 등과 같은 산화 금속으로 이루어질 수 있다. 산화 금속은 형성 직후에는 절연 상태이지만 레이저에 노출되면 절연 상태에서 벗어나는 성질을 가진 물질이다. 즉, 도 7a 및 도 7b에 도시된 제3 사이드 금속층(771) 및 제4 사이드 금속층(772)는 절연 상태이므로 복수의 게이트 배선(GL)과 복수의 게이트 링크 배선(GLL)은 전기적으로 연결되지 않는 상태이고, 복수의 데이터 배선(DL)과 복수의 데이터 링크 배선(DLL)은 전기적으로 연결되지 않는 상태이다. 단, 제3 사이드 금속층(771)은 복수의 게이트 배선(GL) 및 복수의 게이트 링크 배선(GLL)과 접촉하도록 서로 중첩하여 배치되고, 제4 사이드 금속층(772)은 복수의 데이터 배선(DL) 및 복수의 데이터 링크 배선(DLL)과 접촉하도록 서로 중첩하여 배치되는 것이 바람직하다. 한편, 도 7a 및 도 7b에서는 제3 사이드 금속층(771) 및 제4 사이드 금속층(772)이 제1 기판(111)의 상면 및 제2 기판(112)의 배면에 형성되는 것으로 도시되었으나, 이에 제한되지 않고, 제1 기판(111) 및 제2 기판(112)의 측면에도 형성될 수 있다. 또한, 제3 사이드 금속층(771)이 복수의 게이트 배선(GL) 모두와 복수의 게이트 링크 배선(GLL) 모두를 연결하고, 제4 사이드 금속층(772)이 복수의 데이터 배선(DL) 모두와 복수의 데이터 링크 배선(DLL) 모두와 접촉하여 연결된다면 제3 사이드 금속층(771)과 제4 사이드 금속층(772)은 제1 기판(111) 및 제2 기판(112)의 측면에만 형성될 수도 있다.7A and 7B, in order to form a plurality of side wirings 750, a third side metal layer 771 (a second side metal layer) is formed so as to overlap both the plurality of gate wirings GL and the plurality of gate link wirings GLL And a fourth side metal layer 772 is formed so as to overlap both the plurality of data wirings DL and the plurality of data link wirings (DLL). That is, a method of printing or coating a metal material on one side of the first substrate 111 and the second substrate 112 on which the ends of the plurality of gate lines GL and the plurality of gate link lines GLL are disposed, A third side metal layer 771 may be formed to connect both the plurality of gate lines GL and the plurality of gate link lines GLL. A method of printing or coating a metal material on one side of the first substrate 111 and the second substrate 112 on which the ends of the plurality of data lines DL and the plurality of data link lines DLL are disposed, A fourth side metal layer 772 connecting both the plurality of data lines DL and the plurality of data link lines DLLs may be formed. The third side metal layer 771 and the fourth side metal layer 772 may be made of a metal oxide such as copper oxide. The metal oxide is in an insulated state immediately after its formation, but it has a property of being out of the insulating state when exposed to a laser. That is, since the third side metal layer 771 and the fourth side metal layer 772 shown in FIGS. 7A and 7B are in an insulated state, a plurality of gate lines GL and a plurality of gate link lines GLL are electrically connected And a plurality of data lines DL and a plurality of data link lines (DLL) are not electrically connected. The third side metal layer 771 is arranged to be in contact with the plurality of gate wirings GL and the plurality of gate link wirings GLL and the fourth side metal layer 772 overlaps with the plurality of data wirings DL. And a plurality of data link wiring lines (DLL). 7A and 7B, the third side metal layer 771 and the fourth side metal layer 772 are formed on the upper surface of the first substrate 111 and the rear surface of the second substrate 112. However, And may be formed on the side surfaces of the first substrate 111 and the second substrate 112. The third side metal layer 771 connects all of the plurality of gate lines GL and the plurality of gate link lines GLL and the fourth side metal layer 772 connects both of the plurality of data lines DL and a plurality The third side metal layer 771 and the fourth side metal layer 772 may be formed only on the sides of the first substrate 111 and the second substrate 112 if they are connected in contact with all of the data link wiring lines (DLL)

이어서, 도 7c 및 도 7d를 참조하면, 복수의 사이드 배선(750)을 형성하기 위해 제3 사이드 금속층(771) 및 제4 사이드 금속층(772)의 일 부분에 레이저(L)를 조사한다. 이에 따라, 레이저(L)에 노출된 제3 사이드 금속층(771)의 일 부분은 도체화되어 제1 사이드 배선(751)이 형성되고, 레이저(L)에 노출된 제4 사이드 금속층(772)의 일 부분은 도체화되어 제2 사이드 배선(752)이 형성된다. 따라서, 복수의 게이트 배선(GL)과 복수의 게이트 링크 배선(GLL)은 제1 사이드 배선(751)에 의해 전기적으로 연결되고, 복수의 데이터 배선(DL)과 복수의 데이터 링크 배선(DLL)은 제2 사이드 배선(752)에 의해 전기적으로 연결된다. 7C and 7D, a portion of the third side metal layer 771 and the fourth side metal layer 772 is irradiated with a laser L to form a plurality of side wirings 750. Next, as shown in Fig. A part of the third side metal layer 771 exposed to the laser L is made conductive to form the first side wiring 751 and the fourth side metal layer 772 exposed to the laser L And one portion is made conductive to form the second side wirings 752. Therefore, the plurality of gate wirings GL and the plurality of gate link wirings GLL are electrically connected by the first side wirings 751, and the plurality of data wirings DL and the plurality of data link wirings (DLL) And is electrically connected by the second side wiring 752.

본 발명의 또 다른 실시예에 따른 표시 장치 및 표시 장치 제조 방법에서는 제1 사이드 배선(751) 및 제2 사이드 배선(752)을 형성한 후에 보호층을 더 형성할 수 있다. 도 7c 및 도 7d에 도시된 사이드 배선(750)은 제3 사이드 금속층(771) 또는 제4 사이드 금속층(772)의 레이저 환원에 의해 형성되었기 때문에, 본 발명의 또 다른 실시예에 따른 표시 장치는 사이드 배선(750)과 사이드 금속층(771, 772) 간의 단차가 거의 없다는 특징을 갖는다. 따라서, 제1 기판(111) 및 제2 기판(112)의 측면에 대한 강성은 보다 향상될 수 있고, 사이드 배선(750) 상에 형성된 보호층 역시 보호 강성이 보다 향상될 수 있다. 한편, 보호층은 블랙 물질로 이루어진 절연 물질일 수 있다. 따라서, 표시 장치의 외곽부에서 발생 가능한 빛샘이나 사이드 배선(750)에서의 빛 반사 등을 차단하여 외관의 품질을 향상시킬 수 있다.In the method of manufacturing a display device and a display device according to still another embodiment of the present invention, a protective layer may be further formed after the first side wirings 751 and the second side wirings 752 are formed. 7C and 7D are formed by the laser reduction of the third side metal layer 771 or the fourth side metal layer 772, the display device according to another embodiment of the present invention can be used There is almost no step between the side wiring 750 and the side metal layers 771 and 772. Therefore, the rigidity of the side surfaces of the first substrate 111 and the second substrate 112 can be further improved, and the protective layer formed on the side wiring 750 can further improve the protection stiffness. On the other hand, the protective layer may be an insulating material made of a black material. Therefore, the quality of the appearance can be improved by blocking the light leakage that may occur at the outer frame portion of the display device, the light reflection at the side wirings 750, and the like.

이어서, 도 7e 및 도 7f를 참조하면, 사이드 배선(750)간 절연 특성을 더욱 향상시키기 위해 제3 사이드 금속층(771) 및 제4 사이드 금속층(772)의 적어도 일부를 레이저로 식각한다. 이때 레이저 식각은 제1 기판(111) 및 제2 기판(112)의 측면에서만 직선 방향으로 수행될 수 있다. 한편, 제3 사이드 금속층(771) 및 제4 사이드 금속층(772)만 식각할 수 있지만, 반드시 이에 제한하는 것은 아니다. 예를 들어, 레이저 식각으로 형성되는 홈(H)의 깊이는 제1 기판(111)의 상면 상에서의 제1 사이드 배선(751) 및 제2 사이드 배선(752)의 너비와 제2 기판(112)의 배면 상에서의 제1 사이드 배선(751) 및 제2 사이드 배선(752)의 너비보다 길도록 제1 기판(111) 및 제2 기판(112)의 일부까지 식각할 수도 있다. 이와 같이 복수의 제1 사이드 배선(751) 및 복수의 제2 사이드 배선(752) 사이의 제3 사이드 금속층(771) 및 제4 사이드 금속층(772)을 제거함으로써, 레이저 환원 이후 남아 있는 산화 금속층에서 장시간 구동시 발생할 수 있는 신뢰성 문제를 사전에 억제할 수 있다.7E and 7F, at least a part of the third side metal layer 771 and the fourth side metal layer 772 are etched by a laser to further improve the insulating property between the side wirings 750. Next, as shown in FIG. At this time, the laser etching may be performed in a linear direction only on the sides of the first substrate 111 and the second substrate 112. On the other hand, only the third side metal layer 771 and the fourth side metal layer 772 can be etched, but the present invention is not limited thereto. For example, the depth of the groove H formed by the laser etching is determined by the width of the first side wiring 751 and the second side wiring 752 on the upper surface of the first substrate 111, A portion of the first substrate 111 and the second substrate 112 may be etched to be longer than the widths of the first side wirings 751 and the second side wirings 752 on the back surface of the second substrate. By thus removing the third side metal layer 771 and the fourth side metal layer 772 between the plurality of first side wirings 751 and the plurality of second side wirings 752, A reliability problem that may occur during long-time driving can be suppressed in advance.

본 발명의 또 다른 실시예에 따른 표시 장치 및 표시 장치 제조 방법에서는 레이저 환원 이후 남아 있는 산화 금속층의 일부 영역만 제거될 수 있다. 이에 따라, 복수의 사이드 배선(750) 사이에 유입된 이물질 등으로 발생할 수 있는 쇼트 불량을 레이저 식각을 통하여 해결할 수 있다. 또한, 레이저 환원 이후 남아 있는 산화 금속층 뿐만 아니라 제1 사이드 배선(751) 및 제2 사이드 배선(752)의 일부까지 더 제거할 수도 있다. 즉, 도 7e 및 도 7f에 도시된 제1 사이드 배선(751') 및 제2 사이드 배선(752')의 너비는 도 7c 및 도 7e에 도시된 제1 사이드 배선(751) 및 제2 사이드 배선(752)의 너비보다 작을 수 있다. 이에 따라, 제1 사이드 배선(751) 및 제2 사이드 배선(752)의 가장자리를 매끄럽게 트리밍하여 전체적인 품질 확보와 수율 증가의 이점을 확보할 수 있다.In the method of manufacturing a display device and a display device according to another embodiment of the present invention, only a part of the remaining metal oxide layer may be removed after laser reduction. Thus, short defects that may be caused by foreign substances or the like introduced between the plurality of side wirings 750 can be solved through laser etching. Further, not only the oxidized metal layer remaining after the laser reduction but also a part of the first side wirings 751 and the second side wirings 752 may be further removed. That is, the widths of the first side wirings 751 'and the second side wirings 752' shown in Figs. 7E and 7F are the same as those of the first side wirings 751 and the second side wirings 752 'shown in Figs. 7C and 7E, Lt; RTI ID = 0.0 > 752 < / RTI > As a result, edges of the first side wirings 751 and the second side wirings 752 can be smoothly trimmed to secure the overall quality assurance and the advantage of the yield increase.

도 8a 내지 도 8f는 본 발명의 또 다른 실시예에 따른 표시 장치 및 표시 장치 제조 방법을 설명하기 위한 개략적인 공정도들이다. 도 8a 내지 도 8f에 도시된 실시예는 도 1 및 도 2를 참조하여 설명한 실시예와 비교하여 사이드 배선(750) 제조 공정만이 상이할 뿐, 다른 구성요소들은 실질적으로 동일하므로 중복 설명은 생략한다.8A to 8F are schematic flow diagrams illustrating a method of manufacturing a display device and a display device according to another embodiment of the present invention. The embodiment shown in FIGS. 8A to 8F differs from the embodiment described with reference to FIGS. 1 and 2 only in the manufacturing process of the side wirings 750, and the other components are substantially the same. do.

도 8a 및 도 8b를 참조하면, 복수의 사이드 배선(850)을 형성하기 위해, 복수의 게이트 배선(GL) 모두와 복수의 게이트 링크 배선(GLL) 모두와 중첩하도록 제3 사이드 금속층(771)을 형성하고, 복수의 데이터 배선(DL) 모두와 복수의 데이터 링크 배선(DLL) 모두와 중첩하도록 제4 사이드 금속층(772)을 형성한다. 도 8a 및 도 8b에 도시된 실시예는 도 7a 및 도 7b에 도시된 실시예와 동일하므로 중복 설명은 생략한다. 8A and 8B, in order to form a plurality of side wirings 850, a third side metal layer 771 is formed so as to overlap both the plurality of gate wirings GL and both of the plurality of gate link wirings GLL And a fourth side metal layer 772 is formed so as to overlap both the plurality of data lines DL and the plurality of data link wirings (DLL). 8A and 8B are the same as those in the embodiment shown in FIGS. 7A and 7B, and thus a duplicate description will be omitted.

이어서, 도 8c 및 도 8d를 참조하면, 제3 사이드 금속층(771) 및 제4 사이드 금속층(772)의 일부를 식각하여 홈(H)을 형성한다. 이때 제3 사이드 금속층(771) 및 제4 사이드 금속층(772)만 미세하게 식각할 수 있으며, 제1 기판(111) 및 제2 기판(112)의 일부까지 식각할 수도 있다. 도 8c 및 도 8d은 제3 사이드 금속층(771) 및 제4 사이드 금속층(772)의 일부가 식각되어 남아 있는 제3 사이드 금속층(771') 및 제4 사이드 금속층(772')을 나타낸다.8C and 8D, the third side metal layer 771 and a part of the fourth side metal layer 772 are etched to form a groove H. At this time, only the third side metal layer 771 and the fourth side metal layer 772 can be etched finely, and a part of the first substrate 111 and the second substrate 112 can also be etched. 8C and 8D show the third side metal layer 771 'and the fourth side metal layer 772', in which a part of the third side metal layer 771 and the fourth side metal layer 772 are etched.

이어서, 도 8e 및 도 8f를 참조하면, 복수의 사이드 배선(850)을 형성하기 위해 제3 사이드 금속층(771') 및 제4 사이드 금속층(772')에 레이저(L)를 조사한다. 이에 따라, 레이저(L)에 노출된 제3 사이드 금속층(771')은 도체화되어 제1 사이드 배선(851)이 형성되고, 레이저(L)에 노출된 제4 사이드 금속층(772')은 도체화되어 제2 사이드 배선(852)이 형성된다. 따라서, 복수의 게이트 배선(GL)과 복수의 게이트 링크 배선(GLL)은 제1 사이드 배선(851)에 의해 전기적으로 연결되고, 복수의 데이터 배선(DL)과 복수의 데이터 링크 배선(DLL)은 제2 사이드 배선(852)에 의해 전기적으로 연결된다.8E and 8F, a laser L is irradiated to the third side metal layer 771 'and the fourth side metal layer 772' to form a plurality of side wirings 850. Then, as shown in FIG. The third side metal layer 771 'exposed to the laser L is transformed into a conductor to form the first side wiring 851 and the fourth side metal layer 772' exposed to the laser L, And the second side wirings 852 are formed. A plurality of gate wirings GL and a plurality of gate link wirings GLL are electrically connected by first side wirings 851 and a plurality of data wirings DL and a plurality of data link wirings And are electrically connected by the second side wirings 852.

본 발명의 또 다른 실시예에 따른 표시 장치 및 표시 장치 제조 방법에서는 도 8a 및 도 8b에 도시된 제3 사이드 금속층(771) 및 제4 사이드 금속층(772) 중에서 제1 기판(111) 및 제2 기판(112)의 측면에 형성된 일부분에 대해서만 식각이 진행될 수 있다. 제1 기판(111)의 상면에는 미세한 배선이 다수 위치하게 되므로 식각이 진행되는 공정 중에 불량이 발생할 수 있다. 따라서, 제1 기판(111)의 상면 또는 제2 기판(112)의 배면 상에 형성된 제3 사이드 금속층(771) 및 제4 사이드 금속층(772)은 레이저 환원으로 도체화시키고, 제1 기판(111) 및 제2 기판(112)의 측면에 형성된 제3 사이드 금속층(771) 및 제4 사이드 금속층(772)은 식각하여 사이드 배선을 형성할 수 있다. 이에 따라, 제1 기판(111)의 상면을 식각하는데 필요한 정밀한 레이저 장비의 사용이 생략되어 공정 비용이 감소할 수 있다.In the method of manufacturing a display device and a display device according to another embodiment of the present invention, among the third side metal layer 771 and the fourth side metal layer 772 shown in FIGS. 8A and 8B, the first substrate 111 and the second The etching can proceed only for a part formed on the side surface of the substrate 112. [ Since many fine wirings are located on the upper surface of the first substrate 111, defects may occur during the process of etching. The third side metal layer 771 and the fourth side metal layer 772 formed on the upper surface of the first substrate 111 or the rear surface of the second substrate 112 are made conductive by laser reduction, And the third side metal layer 771 and the fourth side metal layer 772 formed on the side of the second substrate 112 may be etched to form a side wiring. Accordingly, the use of precise laser equipment required for etching the upper surface of the first substrate 111 is omitted, and the process cost can be reduced.

본 발명의 또 다른 실시예에 따른 표시 장치 및 표시 장치 제조 방법에서는 도 8a 및 도 8b에 도시된 제3 사이드 금속층(771) 및 제4 사이드 금속층(772) 중에서 제1 기판(111)의 상면 및 제2 기판(112)의 하면에 형성된 일부분에 대해서만 식각이 진행될 수 있다. 사이니지(signage) 디스플레이나 타일링 디스플레이 같은 경우 운송 중에 충격이 가해지는 경우가 자주 발생할 수 있다. 이와 같인 충격으로부터 보호하기 위해 제1 기판(111) 및 제2 기판(112)의 측면에 위치한 제3 사이드 금속층(771) 및 제4 사이드 금속층(772)의 일부분은 레이저 환원으로 도체화시키고, 제1 기판(111)의 상면 및 제2 기판(112)의 배면에 위치한 제3 사이드 금속층(771) 및 제4 사이드 금속층(772)의 일부분은 식각하여 사이드 배선을 형성할 수 있다. 이로써, 제1 기판(111) 및 제2 기판(112)의 측면에 대한 강성이 보다 강화될 수 있다. 단, 제1 기판(111)의 상면 및 제2 기판(112)의 배면의 가장자리까지 식각할 경우, 제1 기판(111) 및 제2 기판(112)의 측면 중 상단 및 하단은 미세한 단차가 발생할 수 있지만, 제1 기판(111) 및 제2 기판(112)의 측면에 대한 강성 특성을 저감하지 않는 수준으로 관리될 수 있다.In the method of manufacturing a display device and a display device according to another embodiment of the present invention, the upper surface of the first substrate 111 among the third side metal layer 771 and the fourth side metal layer 772 shown in FIGS. 8A and 8B, The etching can proceed only to a part of the lower surface of the second substrate 112. Signage displays or tiled displays can often be impacted during transit. A part of the third side metal layer 771 and the fourth side metal layer 772 located on the side surfaces of the first substrate 111 and the second substrate 112 are made conductive by laser reduction to protect them from such impact, A portion of the third side metal layer 771 and the fourth side metal layer 772 located on the upper surface of the first substrate 111 and the rear surface of the second substrate 112 may be etched to form side wirings. As a result, the rigidity of the side surfaces of the first substrate 111 and the second substrate 112 can be further enhanced. However, when the upper surface of the first substrate 111 and the edge of the back surface of the second substrate 112 are etched, the upper and lower ends of the first substrate 111 and the second substrate 112 may have minute steps But can be managed at a level that does not reduce the rigidity characteristics of the first substrate 111 and the second substrate 112 with respect to the side surface.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.Although the embodiments of the present invention have been described in detail with reference to the accompanying drawings, it is to be understood that the present invention is not limited to those embodiments and various changes and modifications may be made without departing from the scope of the present invention. . Therefore, the embodiments disclosed in the present invention are intended to illustrate rather than limit the scope of the present invention, and the scope of the technical idea of the present invention is not limited by these embodiments. Therefore, it should be understood that the above-described embodiments are illustrative in all aspects and not restrictive. The scope of protection of the present invention should be construed according to the following claims, and all technical ideas within the scope of equivalents should be construed as falling within the scope of the present invention.

111: 제1 기판
112: 제2 기판
113: 게이트 절연층
114: 패시베이션층
115: 접착층
116: 제1 평탄화층
117: 제2 평탄화층
118: 본딩층
120: 박막 트랜지스터
121: 게이트 전극
122: 액티브층
123: 소스 전극
124: 드레인 전극
130: LED
131: n형층
132: 활성층
133: p형층
134: p전극
135: n전극
141: 제1 전극
142: 제2 전극
143: 반사층
150, 350, 550, 650, 750, 850: 사이드 배선
151, 351, 551, 651, 751, 851: 제1 사이드 배선
152, 352, 552, 652, 752, 852: 제2 사이드 배선
160, 460: 절연층
461: 제1 절연 패턴
462: 제2 절연 패턴
571, 771: 제1 사이드 금속층
572, 772: 제2 사이드 금속층
780, 880, 980: 패드
781: 지지 부재
782, 882: 패드 몸체
783, 983: 패드막
894: 중공
190, 490: 베이스 부재
191, 491: 금속 전사층
492: 블랙 전사층
L: 레이저
H: 홈
SL: 스크라이빙 라인
PX: 화소
DL: 데이터 배선
DLL: 데이터 링크 배선
GL: 게이트 배선
GLL: 게이트 링크 배선
CL: 공통 배선
AA: 표시 영역
NA: 비표시 영역111: first substrate
112: second substrate
113: gate insulating layer
114: Passivation layer
115: Adhesive layer
116: first planarization layer
117: second planarization layer
118: bonding layer
120: thin film transistor
121: gate electrode
122: active layer
123: source electrode
124: drain electrode
130: LED
131: n-type layer
132:
133: p-type layer
134: p electrode
135: n electrode
141: first electrode
142: second electrode
143: reflective layer
150, 350, 550, 650, 750, 850: side wiring
151, 351, 551, 651, 751, 851: first side wiring
152, 352, 552, 652, 752, 852: second side wiring
160, 460: insulating layer
461: first insulation pattern
462: second insulation pattern
571, 771: first side metal layer
572, 772: second side metal layer
780, 880, 980: pad
781: Support member
782, 882: Pad body
783, 983: pad film
894: hollow
190, 490: base member
191, 491: metal transfer layer
492: Black transfer layer
L: Laser
H: Home
SL: Scribing line
PX: Pixels
DL: Data wiring
DLL: Data link wiring
GL: gate wiring
GLL: Gate link wiring
CL: Common wiring
AA: display area
NA: non-display area

Claims (21)

기판의 상면에 복수의 박막 트랜지스터, 복수의 LED, 복수의 게이트 배선 및 복수의 데이터 배선을 형성하는 단계;
상기 기판의 하면에 복수의 게이트 링크 배선 및 복수의 데이터 링크 배선을 형성하는 단계;
상기 기판의 일부분을 식각하여 복수의 오목부를 형성하는 단계; 및
상기 복수의 게이트 배선과 상기 복수의 게이트 링크 배선을 연결하고, 상기 복수의 데이터 배선과 상기 복수의 데이터 링크 배선을 연결하는 복수의 사이드 배선을 형성하는 단계를 포함하는 표시 장치 제조 방법.Forming a plurality of thin film transistors, a plurality of LEDs, a plurality of gate wirings, and a plurality of data wirings on an upper surface of a substrate;
Forming a plurality of gate link lines and a plurality of data link lines on a lower surface of the substrate;
Etching a portion of the substrate to form a plurality of recesses; And
And forming a plurality of side wirings connecting the plurality of gate wirings and the plurality of gate link wirings and connecting the plurality of data wirings and the plurality of data link wirings. 제1항에 있어서,
상기 복수의 오목부는 등간격으로 형성되는 표시 장치 제조 방법.The method according to claim 1,
Wherein the plurality of recesses are formed at regular intervals. 제1항에 있어서,
상기 복수의 사이드 배선을 형성하는 단계는,
상기 기판의 측면에 금속 물질층을 형성하는 단계를 포함하고, 상기 오목부를 형성하는 단계는 상기 금속 물질층을 형성하는 단계가 완료된 이후에 수행되는 표시 장치 제조 방법.The method according to claim 1,
Wherein forming the plurality of side wirings includes:
And forming a metal material layer on a side surface of the substrate, wherein the step of forming the concave portion is performed after the step of forming the metal material layer is completed. 제3항에 있어서,
상기 금속 물질층은 레이저의 의해 도체 상태로 환원되는 물질인 표시 장치 제조 방법.The method of claim 3,
Wherein the metal material layer is a material reduced to a conductor state by a laser. 제4항에 있어서,
상기 복수의 사이드 배선을 형성하는 단계는,
상기 금속 물질층에 레이저를 조사하는 단계를 더 포함하고,
상기 레이저에 조사된 상기 금속 물질층은 도체 상태로 환원되는 표시 장치 제조 방법.5. The method of claim 4,
Wherein forming the plurality of side wirings includes:
Further comprising the step of irradiating the layer of metal material with a laser,
Wherein the metal material layer irradiated with the laser is reduced to a conductor state. 제5항에 있어서,
상기 복수의 오목층을 형성하는 단계는 상기 레이저를 조사하는 단계가 완료된 이후에 수행되는 표시 장치 제조 방법. 6. The method of claim 5,
Wherein the step of forming the plurality of concave layers is performed after the step of irradiating the laser is completed. 제5항에 있어서,
상기 레이저를 조사하는 단계는 상기 복수의 오목층을 형성하는 단계가 완료된 이후에 수행되는 표시 장치 제조 방법.6. The method of claim 5,
Wherein the step of irradiating the laser is performed after the step of forming the plurality of concave layers is completed. 제1항에 있어서,
상기 복수의 오목부를 형성하는 단계가 수행되기 전에 상기 기판의 측면에 금속 물질층을 형성하는 단계를 더 포함하고,
상기 복수의 사이드 배선을 형성하는 단계는 상기 오목부를 형성하는 단계와 동시에 수행되는 표시 장치 제조 방법.The method according to claim 1,
Further comprising forming a metallic material layer on a side surface of the substrate before the step of forming the plurality of recesses is performed,
Wherein the step of forming the plurality of side wirings is performed simultaneously with the step of forming the recesses. 제1항에 있어서,
상기 복수의 사이드 배선을 형성하는 단계는 상기 복수의 오목부를 형성하는 단계가 완료된 이후에 수행되며,
상기 복수의 사이드 배선은 상기 복수의 오목부 사이에 위치하는 표시 장치 제조 방법.The method according to claim 1,
The step of forming the plurality of side wirings is performed after the step of forming the plurality of recesses is completed,
And the plurality of side wirings are located between the plurality of recesses. 제8항에 있어서,
상기 금속 물질층은 레이저의 의해 도체 상태로 환원되는 금속 물질로 이루어진 표시 장치 제조 방법.9. The method of claim 8,
Wherein the metal material layer is made of a metal material that is reduced to a conductive state by a laser. 제10항에 있어서,
상기 복수의 사이드 배선을 형성하는 단계는,
상기 금속 물질층에 레이저를 조사하는 단계를 더 포함하고,
상기 레이저에 조사된 상기 금속 물질층은 도체 상태로 환원되며,
상기 레이저를 조사하는 단계는 상기 오목부를 형성하는 단계가 완료된 이후에 수행되는 표시 장치 제조 방법.11. The method of claim 10,
Wherein forming the plurality of side wirings includes:
Further comprising the step of irradiating the layer of metal material with a laser,
The layer of metal material irradiated to the laser is reduced to a conductor state,
Wherein the step of irradiating the laser is performed after the step of forming the recess is completed. 제1항 내지 제10항 중 어느 한 항에 있어서,
상기 복수의 오목부는 일 방향으로 연장되어 상기 기판의 상면 및 상기 기판의 하면을 관통하는 표시 장치 제조 방법.11. The method according to any one of claims 1 to 10,
Wherein the plurality of recesses extend in one direction to penetrate the upper surface of the substrate and the lower surface of the substrate. 제12항에 있어서,
상기 복수의 오목부를 형성하는 단계는 제1 오목부를 형성하는 단계 및 제2 오목부를 형성하는 단계를 포함하고,
상기 제1 오목부의 깊이는 상기 제2 오목부의 깊이보다 깊은 표시 장치 제조 방법.13. The method of claim 12,
Wherein the step of forming the plurality of recesses includes the steps of forming a first recess and forming a second recess,
Wherein a depth of the first concave portion is deeper than a depth of the second concave portion. 기판;
상기 기판의 상면 상의 제1 상부 배선 및 제2 상부 배선;
상기 기판의 배면 상의 제1 하부 배선 및 제2 하부 배선; 및
상기 기판의 측면 상의 제1 측부 배선 및 제2 측부 배선을 포함하고,
상기 제1 측부 배선은 상기 제1 상부 배선 및 상기 제1 하부 배선과 전기적으로 연결되고, 상기 제2 측부 배선은 상기 제2 상부 배선 및 상기 제2 상부 배선과 전기적으로 연결되며,
상기 기판의 측면은 복수의 오목부를 포함하는 표시 장치.Board;
A first upper wiring and a second upper wiring on an upper surface of the substrate;
A first lower wiring and a second lower wiring on the back surface of the substrate; And
A first side wiring on the side of the substrate and a second side wiring,
The first side wiring is electrically connected to the first upper wiring and the first lower wiring, the second side wiring is electrically connected to the second upper wiring and the second upper wiring,
Wherein a side surface of the substrate includes a plurality of recesses. 제14항에 있어서,
상기 제1 측부 배선 및 상기 제2 측부 배선은 상기 복수의 오목부 사이에 배치된 표시 장치.15. The method of claim 14,
Wherein the first side wirings and the second side wirings are disposed between the plurality of recesses. 제15항에 있어서,
상기 오목부는 제1 오목부 및 제2 오목부를 포함하고,
상기 제1 오목부와 인접한 배선 사이에서의 마이그레이션을 최소화하기 위해 상기 제1 오목부의 깊이는 상기 제2 오목부보다 깊은 표시 장치.16. The method of claim 15,
Wherein the concave portion includes a first concave portion and a second concave portion,
Wherein a depth of the first concave portion is deeper than a depth of the second concave portion so as to minimize migration between the first concave portion and the adjacent wiring. 제15항에 있어서,
상기 복수의 오목부는 상기 기판의 측면 중 상단 또는 하단 일부에 형성된 표시 장치. 16. The method of claim 15,
Wherein the plurality of recesses are formed at a top or bottom portion of a side surface of the substrate. 제15항에 있어서,
상기 복수의 오목부는 일 방향으로 연장되어 상기 기판의 상면 및 상기 기판의 하면을 관통하는 표시 장치.16. The method of claim 15,
And the plurality of recesses extend in one direction to penetrate the upper surface of the substrate and the lower surface of the substrate. 제15항에 있어서,
상기 제1 측부 배선, 상기 제2 측부 배선, 및 상기 오목부 상에 배치된 보호층을 더 포함하는 표시 장치.16. The method of claim 15,
And a protective layer disposed on the first side wirings, the second side wirings, and the concave portion. 제19항에 있어서,
상기 보호층은 블랙 물질을 포함하는 표시 장치.20. The method of claim 19,
Wherein the protective layer comprises a black material. 제15항에 있어서,
상기 제1 측부 배선 또는 상기 제2 측부 배선과, 상기 복수의 오목부 사이의 모든 영역에 배치된 표시 장치.16. The method of claim 15,
The first side wirings, the second side wirings, and the plurality of recesses.
KR1020180124882A 2017-10-19 2018-10-19 Display device and method of manufacturing of the same KR102655727B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170136060 2017-10-19
KR20170136060 2017-10-19

Publications (2)

Publication Number Publication Date
KR20190044016A true KR20190044016A (en) 2019-04-29
KR102655727B1 KR102655727B1 (en) 2024-04-08

Family

ID=66282482

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020180124864A KR102640288B1 (en) 2017-10-19 2018-10-19 Display device and method of manufacturing of the same
KR1020180124861A KR20190044014A (en) 2017-10-19 2018-10-19 Manufacturing device
KR1020180124882A KR102655727B1 (en) 2017-10-19 2018-10-19 Display device and method of manufacturing of the same
KR1020240024361A KR20240028391A (en) 2017-10-19 2024-02-20 Display device and method of manufacturing of the same

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020180124864A KR102640288B1 (en) 2017-10-19 2018-10-19 Display device and method of manufacturing of the same
KR1020180124861A KR20190044014A (en) 2017-10-19 2018-10-19 Manufacturing device

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020240024361A KR20240028391A (en) 2017-10-19 2024-02-20 Display device and method of manufacturing of the same

Country Status (1)

Country Link
KR (4) KR102640288B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021025514A3 (en) * 2019-08-06 2021-04-01 주식회사 에이맵플러스 Light source module, display panel, patterns of display panel, display device, and method for manufacturing same
KR20210052894A (en) * 2019-11-01 2021-05-11 주식회사 에이맵플러스 Display panel and forming method of pattern thereof
WO2021100983A1 (en) * 2019-11-22 2021-05-27 엘지디스플레이 주식회사 Display device
WO2022173637A1 (en) * 2021-02-10 2022-08-18 Corning Incorporated Method and apparatus for manufacturing substrates with wrap around electrodes

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021100978A1 (en) * 2019-11-20 2021-05-27 엘지디스플레이 주식회사 Side wiring manufacturing apparatus, side wiring manufacturing method, and display apparatus manufacturing method
US11538406B2 (en) 2019-11-28 2022-12-27 Boe Technology Group Co., Ltd. Display substrate, display panel and spliced screen
KR102328078B1 (en) 2021-04-13 2021-11-18 주식회사 에이맵플러스 Display panel, display device and manufacturing method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015175969A (en) * 2014-03-14 2015-10-05 日本放送協会 Tile type display and method of manufacturing the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3607647B2 (en) * 2001-08-09 2005-01-05 株式会社東芝 Matrix display panel

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015175969A (en) * 2014-03-14 2015-10-05 日本放送協会 Tile type display and method of manufacturing the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021025514A3 (en) * 2019-08-06 2021-04-01 주식회사 에이맵플러스 Light source module, display panel, patterns of display panel, display device, and method for manufacturing same
KR20210052894A (en) * 2019-11-01 2021-05-11 주식회사 에이맵플러스 Display panel and forming method of pattern thereof
KR20220002218A (en) * 2019-11-01 2022-01-06 주식회사 에이맵플러스 Display panel, forming method of pattern thereof and manufacturing appartus for the forming method of pattern thereof
WO2021100983A1 (en) * 2019-11-22 2021-05-27 엘지디스플레이 주식회사 Display device
WO2022173637A1 (en) * 2021-02-10 2022-08-18 Corning Incorporated Method and apparatus for manufacturing substrates with wrap around electrodes

Also Published As

Publication number Publication date
KR20240028391A (en) 2024-03-05
KR20190044014A (en) 2019-04-29
KR102655727B1 (en) 2024-04-08
KR102640288B1 (en) 2024-02-23
KR20190044015A (en) 2019-04-29

Similar Documents

Publication Publication Date Title
KR102655727B1 (en) Display device and method of manufacturing of the same
KR101862529B1 (en) Flexible display device with wire having reinforced portion and manufacturing method for the same
CN106716642B (en) Display device having divided wiring patterns
CN106796947B (en) Display device with micro-cover layer and manufacturing method thereof
KR102492828B1 (en) Flexible display device
CN107978625B (en) Flexible display device
CN109300970B (en) Display panel and display device
CN111129270B (en) Micro LED display device
GB2542503A (en) Display device
KR20170139176A (en) Flexible display device with multiple types of micro-coating layers
KR20180078859A (en) Flexible Display Device and Method for Manufacturing the Same
KR102635781B1 (en) Wiring film and display device including the same
KR20190070424A (en) Display device and method for manufacturing thereof
KR20190051629A (en) Displauy device and method of manufacturing the same
KR20240040698A (en) Display device and method of manufacturing the same
US20230354671A1 (en) Display panel
KR102433358B1 (en) Display device
KR102542344B1 (en) Display module having glass substrate formed side wirings and manufacturing method as the same
CN112289948B (en) Organic light emitting diode display panel and manufacturing method thereof
KR102602681B1 (en) Flexible display device and method of manufacturing the same
KR20170003873A (en) Structure and methode of manufacturing thereof
US20230005962A1 (en) Display device
CN114761867B (en) Display substrate, manufacturing method thereof and display device
CN220085592U (en) Display panel and spliced display device
US20240081111A1 (en) Display substrate and display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant