KR20190035209A - 디스플레이 화소 전사용 패턴 필름 및 이를 이용한 디스플레이의 제조방법 - Google Patents

디스플레이 화소 전사용 패턴 필름 및 이를 이용한 디스플레이의 제조방법 Download PDF

Info

Publication number
KR20190035209A
KR20190035209A KR1020170124188A KR20170124188A KR20190035209A KR 20190035209 A KR20190035209 A KR 20190035209A KR 1020170124188 A KR1020170124188 A KR 1020170124188A KR 20170124188 A KR20170124188 A KR 20170124188A KR 20190035209 A KR20190035209 A KR 20190035209A
Authority
KR
South Korea
Prior art keywords
pattern
display pixel
film
display
polydimethylsiloxane
Prior art date
Application number
KR1020170124188A
Other languages
English (en)
Other versions
KR102166017B1 (ko
Inventor
구범모
김주연
이승헌
Original Assignee
주식회사 엘지화학
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지화학 filed Critical 주식회사 엘지화학
Priority to KR1020170124188A priority Critical patent/KR102166017B1/ko
Publication of KR20190035209A publication Critical patent/KR20190035209A/ko
Application granted granted Critical
Publication of KR102166017B1 publication Critical patent/KR102166017B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/26—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
    • B32B3/30—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer characterised by a layer formed with recesses or projections, e.g. hollows, grooves, protuberances, ribs
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/28—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/283—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polysiloxanes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/20—Displays, e.g. liquid crystal displays, plasma displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 출원의 일 실시상태에 따른 디스플레이 화소 전사용 패턴 필름은, 기재; 및 상기 기재 상에 구비되고, 표면에 돌기 패턴을 포함하는 폴리디메틸실록산계 필름을 포함하고, 상기 돌기 패턴을 구성하는 돌기의 형태는 다각기둥 또는 원기둥 형태이고, 상기 돌기의 상부 표면은 플랫(flat)한 형태이며, 상기 돌기 패턴의 높이는 20 내지 50㎛ 이고, 상기 폴리디메틸실록산계 필름의 상부면을 기준으로, 상기 돌기 패턴이 차지하는 면적 비율은 5% 이하이다.

Description

디스플레이 화소 전사용 패턴 필름 및 이를 이용한 디스플레이의 제조방법{PATTERN FILM FOR TRANSFERRING DISPLAY PIXEL AND METHOD FOR MANUFACTURING DISPLAY USING THE SAME}
본 출원은 디스플레이 화소 전사용 패턴 필름 및 이를 이용한 디스플레이의 제조방법에 관한 것이다.
최근 LED(Light Emitting Diode: 발광소자)로 구성된 조명기구 등은 기존의 백열등 또는 형광등에 비해 수명이 길고 상대적으로 저전력을 소비하며 제조공정에서 오염물질을 배출하지 않는 장점 등으로 인하여 수요가 폭발적으로 증가하고 있으며, LED는 발광을 이용한 표시 장치는 물론이고 조명장치나 LCD 표시장치의 백라이트 소자에도 응용되는 등 적용 영역이 점차 다양해지고 있다.
특히, LED는 비교적 낮은 전압으로 구동이 가능하면서도 높은 에너지 효율로 인해 발열이 낮고 수명이 긴 장점이 있으며, 종래에는 구현이 어려웠던 백색광을 고휘도로 제공할 수 있는 기술이 개발됨에 따라 현재 사용되고 있는 대부분의 광원 장치를 대체할 수 있을 것으로 기대하고 있다.
대한민국 특허공개공보 제10-2015-0033169호
본 출원은 디스플레이 화소 전사용 패턴 필름 및 이를 이용한 디스플레이의 제조방법을 제공하고자 한다.
본 출원의 일 실시상태는,
기재; 및
상기 기재 상에 구비되고, 표면에 돌기 패턴을 포함하는 폴리디메틸실록산계 필름을 포함하고,
상기 돌기 패턴을 구성하는 돌기의 형태는 다각기둥 또는 원기둥 형태이고, 상기 돌기의 상부 표면은 플랫(flat)한 형태이며,
상기 돌기 패턴의 높이는 20 내지 50㎛ 이고,
상기 폴리디메틸실록산계 필름의 상부면을 기준으로, 상기 돌기 패턴이 차지하는 면적 비율은 5% 이하인 것인 디스플레이 화소 전사용 패턴 필름을 제공한다.
또한, 본 출원의 다른 실시상태는,
상기 디스플레이 화소 전사용 패턴 필름을 준비하는 단계;
상기 돌기 패턴의 표면 상에 디스플레이 화소를 구비시키는 단계; 및
상기 디스플레이 화소를 디스플레이용 전극 기판에 전사하는 단계
를 포함하는 디스플레이의 제조방법을 제공한다.
본 출원의 일 실시상태에 따르면, 상기 폴리디메틸실록산계 필름의 표면에 돌기 패턴이 형성되어 있으므로, 디스플레이 화소의 전사시 전극 표면과 폴리디메틸실록산계 필름의 접촉면을 줄일 수 있고, 상기 디스플레이 화소의 전사 이후에 상기 폴리디메틸실록산계 필름의 이형 특성이 우수하다.
또한, 본 출원의 일 실시상태에 따르면, 상기 디스플레이 화소 전사용 패턴 필름을 이용하는 경우에는, 웨이퍼 상에 형성된 발광소자 칩들 중에서 특정 간격의 발광소자 칩만이 선택적으로 접촉되므로, 상기 웨이퍼의 오염을 방지할 수 있는 특징이 있다.
도 1 및 도 2는 본 출원의 일 실시상태에 따른 디스플레이 화소 전사용 패턴 필름을 개략적으로 나타낸 도이다.
도 3은 본 출원의 일 실시상태로서, 돌기 패턴이 차지하는 면적 비율을 계산하는 방법을 개략적으로 나타낸 도이다.
이하 본 출원에 대하여 상세히 설명한다.
전사(transfer)란 단일 또는 다수의 마이크로 LED를 상대기판에 이송하는 일련의 행위이다. 기존 LED 단일 칩을 이송하는 방법으로는 Pick & Place 장비를 활용하여 패키징 공정에서 적용하여 왔으나, LED 크기가 수 마이크로까지 작아짐에 따라 고정밀도로 이송하는 기술이 필요하다. 이를 위해 현재까지는 직접전사와 인쇄전사 2가지 방법으로 기술 개발이 이루어지고 있다. 직접전사는 이송하고자 하는 재료 또는 박막을 목표기판에 직접 접합하는 기술이며, 인쇄전사는 정전 또는 접합 스탬프(stamp)와 같은 중간 매개체를 활용하는 기술로 정의할 수 있다. 직접전사와 인쇄전사 방식의 대표적인 기술은 다음과 같다.
직접전사 방식은 p-type의 GaN를 식각 공정으로 수 마이크로 크기로 분리시킨 후에 CMOS와 같은 미세 스위칭 소자가 형성된 기판에 직접 접합하는 방식이다. 필요에 따라 성장기판으로 사용한 실리콘 또는 사파이어 기판이 제거될 수 있으며, 단일 크기로 분리된 수 마이크로 크기의 GaN 개별 소자는 스위칭 미세전자소자와 결합하여 동작 전류 조절이 용이하도록 제작할 수 있다. 이 방법의 경우 LED 제조 및 전사방법이 용이하다는 장점이 있으나 각 소자의 품질 관리가 매우 중요한 요소가 된다.
인쇄형 전사방법으로 현재까지 두 가지 방법이 있는 것으로 알려져 있다. 첫 번째 방법으로 미국의 Luxvue 사가 정전헤드(electrostatic head)를 이용하는 방법을 제안하였다. 실리콘 재질로 만들어진 헤드 부분에 전압을 인가함으로써 대전현상에 의해 마이크로 LED와 밀착력이 발생하게 하는 원리이다. 이 방법의 경우 원하는 영역 또는 단일 소자를 선택적으로 이송할 수 있는 장점이 있으나, 정전 유도시 헤드에 인가된 전압에 의해 대전 현상에 의한 마이크로 LED 손상에 대한 문제가 발생할 수 있다. 두 번째 방법으로 미국의 X-Celeprint 사가 개발한 방법으로서 전사 헤드를 탄성이 있는 고분자 물질로 적용하여 웨이퍼 상의 LED를 원하는 기판에 이송시키는 방법이다. 정전헤드 방식에 비해 LED 손상에 대한 문제점은 없으나, 전사 과정에서 목표기판의 접착력 대비 탄성전사 헤드의 접착력이 더 커야 안정적으로 마이크로 LED를 이송시킬 수 있으며, 전극 형성을 위한 추가 공정이 필요한 단점이 있다. 또한, 탄성 고분자 물질의 접착력을 지속적으로 유지하는 것도 매우 중요한 요소로 작용하게 된다.
이에 본 출원에서는, 전사 특성이 우수한 디스플레이 화소 형성을 위한 전사용 패턴 필름을 제공하고자 한다.
본 출원의 일 실시상태에 따른 디스플레이 화소 전사용 패턴 필름은, 기재; 및 상기 기재 상에 구비되고, 표면에 돌기 패턴을 포함하는 폴리디메틸실록산계 필름을 포함하고, 상기 돌기 패턴을 구성하는 돌기의 형태는 다각기둥 또는 원기둥 형태이고, 상기 돌기의 상부 표면은 플랫(flat)한 형태이며, 상기 돌기 패턴의 높이는 20 내지 50㎛ 이고, 상기 폴리디메틸실록산계 필름의 상부면을 기준으로, 상기 돌기 패턴이 차지하는 면적 비율은 5% 이하이다.
본 출원에 있어서, 상기 디스플레이 화소는 발광소자 칩(LED CHIP) 일 수 있다. 상기 발광소자 칩의 크기는 가로, 세로의 크기가 각각 10 내지 100㎛ 일 수 있고, 25 내지 50㎛ 일 수 있다.
본 출원에 있어서, 상기 기재는 투명성, 표면평활성, 취급용이성 및 방수성이 우수한 유리 기재 또는 투명 플라스틱 기재가 될 수 있으나, 이에 한정되지 않으며, 전자 소자에 통상적으로 사용되는 투명 기재이면 제한되지 않는다. 구체적으로, 상기 투명 기재로는 유리; 폴리카보네이트계 수지; 우레탄 수지; 폴리이미드 수지; 폴리에스테르수지; (메타)아크릴레이트계 고분자 수지; 폴리에틸렌 또는 폴리프로필렌 등의 폴리올레핀계 수지 등으로 이루어진 것이 될 수 있다.
상기 기재의 두께는 100 내지 1,000㎛ 일 수 있고, 300 내지 700㎛ 일 수 있으나, 이에만 한정되는 것은 아니다.
본 출원에 있어서, 상기 폴리디메틸실록산계 필름의 상부면을 기준으로, 상기 돌기 패턴이 차지하는 면적 비율은 5% 이하일 수 있고, 1 내지 5% 일 수 있으며, 1 내지 3.5% 일 수 있다. 상기 폴리디메틸실록산계 필름의 상부면을 기준으로, 상기 돌기 패턴이 차지하는 면적 비율이 5%를 초과하는 경우에는 전사 공정 중 전극 기판과의 탈착이 어려워질 수 있고, 1% 미만인 경우에는 돌기 상면에 발광소자 칩이 정위치에 안착할 수 있는 여유 공간이 부족하여 위치 얼라인 불량이 발생할 수 있다.
상기 돌기 패턴이 차지하는 면적 비율은 하기 도 3 및 수학식 1로 계산될 수 있다.
[수학식 1]
돌기 패턴이 차지하는 면적 비율(%) = [(a × b) / Pitch2] × 100
상기 수학식 1에서,
(a × b)는 돌기의 상부면적이고, Pitch는 돌기 패턴의 피치이다.
본 출원에 있어서, 상기 돌기 패턴을 구성하는 돌기의 형태는 다각기둥 또는 원기둥 형태이고, 상기 돌기의 상부 표면은 플랫(flat)한 형태인 것을 특징으로 한다. 보다 구체적으로, 상기 돌기 패턴을 구성하는 돌기의 형태는 사각기둥, 원기둥 등의 기둥 형태일 수 있으며, 상기 돌기의 표면은 플랫(flat)한 형태라야 발광소자 칩의 파손 등의 위험을 줄일 수 있다. 본 출원에 있어서, 상기 "플랫한 형태"는 10점 표면 거칠기, Rz 기준으로 0.5㎛ 이하인 것을 의미하기로 한다. 상기 Rz는 Mitutoyo SJ301 측정장비로 측정할 수 있다.
상기 돌기의 상부면적은 디스플레이 해상도 및 설계구조에 따라 상이할 수 있고, 보다 구체적으로 디스플레이 화소의 크기의 10 내지 20배일 수 있으나, 이에만 한정되는 것은 아니다. 또한, 상기 돌기 패턴을 구성하는 돌기의 형태는 사각기둥일 수 있고, 이 때 상기 사각기둥의 상부면적은 100㎛ × 200㎛, 100㎛ × 150㎛ 등일 수 있다.
본 출원에 있어서, 상기 돌기 패턴의 높이는 20 내지 50㎛ 일 수 있다. 상기 돌기 패턴의 높이가 20㎛ 미만인 경우에는, 높이 단차가 충분하지 못하기 때문에 아주 약한 전사압력에 의해서도 폴리디메틸실록산계 필름의 변형을 유발시켜 전면적으로 접촉하게 되며, 50㎛를 초과하는 경우에는 패턴 복제 및 마스터몰드 수급 등이 어려워지는 단점이 있다.
또한, 상기 돌기 패턴 간의 간격, 즉 돌기 패턴의 피치는 디스플레이 해상도에 의해 결정될 수 있고, 수율 등을 고려한 서브픽셀의 반복 형태도 포함될 수 있다. 보다 구체적으로, 상기 돌기 패턴의 피치는 700 내지 900㎛ 일 수 있고, 약 800㎛ 일 수 있으나, 이에만 한정되는 것은 아니다.
상기 돌기 패턴의 피치는 디스플레이 해상도에 따라 임의로 변경될 수 있으나, 돌기 피치가 일정 이하일 경우에는 전사시 접촉하는 면적이 상대적으로 많아질 수 있기 때문에 탈착에는 불리하게 된다. 따라서, 본 출원에 있어서, 발광소자 칩의 선택적인 전사를 위한 돌기 패턴의 피치는 700 내지 900㎛인 것이 바람직하다. 상기 돌기 패턴의 피치가 700㎛ 미만인 경우에는 전사하고자 하는 화소(픽셀)의 크기가 너무 작게 설계되는 등 적용이 어려운 단점이 있다.
본 출원에 있어서, 상기 돌기 패턴은 웨이퍼 상의 발광소자 칩(LED CHIP)을 특정 픽셀 피치만큼 떨어진 칩만을 선택적으로 전사하기 위한 것으로서, 특정 화소 칩들에 한해 선택적으로 접촉시켜 전사시킴으로써 불필요한 접촉, 오염 등을 방지할 수 있고, 발광소자 칩의 탈착이 용이할 수 있다.
본 출원에 있어서, 상기 표면에 돌기 패턴을 포함하는 폴리디메틸실록산계 필름은 상기 돌기 패턴에 대응되는 홈부 패턴을 포함하는 마스터 몰드로부터 제조될 수 있다. 상기 홈부 패턴을 포함하는 마스터 몰드는 당 기술분야에 알려진 방법을 이용하여 제조할 수 있으며, 보다 구체적으로 포토리소그래피법을 이용하여 제조할 수 있으나, 이에만 한정되는 것은 아니다.
상기 폴리디메틸실록산계 필름은 몰드 복제 및 이형성이 우수하므로, 본 출원에 따른 디스플레이 화소 전사용 패턴 필름에 보다 효과적으로 적용될 수 있다. 종래의 복제 용도로 주로 이용되는 UV 경화형 폴리우레탄계 수지(PUA, Poly Urethane Acrylate)는 전사특성에 영향을 주는 적절한 경도 및 점착력 부여가 힘들다는 단점이 있다.
종래에는 폴리디메틸실록산계 필름 표면의 자기점착 특성 때문에, 원하는 전극 기판에 디스플레이 화소를 전사한 후 상기 폴리디메틸실록산계 필름을 이형시키는 것이 매우 어려웠다. 그러나, 본 출원에서는 폴리디메틸실록산계 필름의 표면에 특정 면적비율과 높이를 가지는 돌기 패턴을 형성함으로써, 디스플레이 화소의 전사시 전극 표면과 폴리디메틸실록산계 필름의 접촉면을 줄일 수 있고, 상기 디스플레이 화소의 전사 이후에 상기 폴리디메틸실록산계 필름의 이형 특성이 우수한 장점이 있다.
상기 폴리디메틸실록산계 필름의 두께는 200 내지 800㎛ 일 수 있고, 치수변형 등을 고려할 때 300 내지 600㎛ 일 수 있으나, 이에만 한정되는 것은 아니다.
본 출원에 있어서, 상기 돌기 패턴 표면의 점착력은 600 gf/cm2 이하일 수 있다. 상기 돌기 패턴 표면의 점착력은 상기 돌기 패턴 표면에 대해 1cm × 1cm 면적의 유리 기판을 1,000gf 하중으로 30초간 접촉시킨 후, 이형시킬 때 걸리는 최대 하중값이다. 또한, 상기 돌기 패턴 표면의 점착력은 300 gf/cm2 이상일 수 있다. 상기 돌기 패턴 표면의 점착력이 300 gf/cm2 미만인 경우에는 공정간 핸들링 시 충분하지 않은 점착력으로 인해 발광 소자 칩이 떨어져 소실되거나 불필요한 회전이 발생할 수 있다.
본 출원에 있어서, 상기 기재와 폴리디메틸실록산계 필름 사이에 접착층을 추가로 포함할 수 있다.
상기 접착층은 당 기술분야에 알려진 재료를 이용할 수 있고, 보다 구체적으로 감압 접착제(PSA)를 이용할 수 있고, 아크릴계 접착제, 합성고무 접착제 등을 이용할 수 있으나, 이에만 한정되는 것은 아니다. 또한, 본 출원의 일 실시상태에 있어서, 상기 접착층은 양면 PSA를 이용할 수 있고, 이 때 상기 양면 PSA의 한 쪽 면에는 실리콘계 접착제를 포함하고, 다른 한 쪽 면에는 아크릴계 접착제를 포함할 수 있으며, 이에 의하여 이종물질에 대한 접착이 우수할 수 있다.
상기 접착층의 두께는 30 내지 300㎛ 일 수 있고, 50 내지 150㎛ 일 수 있으나, 이에만 한정되는 것은 아니다.
본 출원의 일 실시상태에 따른 디스플레이 화소 전사용 패턴 필름을 하기 도 1 및 도 2에 개략적으로 나타내었다.
또한, 본 출원의 일 실시상태에 따른 디스플레이의 제조방법은, 상기 디스플레이 화소 전사용 패턴 필름을 준비하는 단계; 상기 돌기 패턴의 표면 상에 디스플레이 화소를 구비시키는 단계; 및 상기 디스플레이 화소를 디스플레이용 전극 기판에 전사하는 단계를 포함한다.
상기 돌기 패턴의 표면 상에 디스플레이 화소를 구비시키는 단계는, 레이저를 이용한 리프트-오프(lift-off) 기술로 수행될 수 있으나, 이에만 한정되는 것은 아니다.
상기 디스플레이 화소를 디스플레이용 전극 기판에 전사하는 단계는, 적절한 전사 압력에 의해 점착기능이 부여된 전극 기판에 부착시키는 방법을 이용할 수 있다.
또한, 본 출원의 일 실시상태에 따르면, 상기 디스플레이 화소 전사용 패턴 필름을 이용하는 경우에는, 웨이퍼 상에 형성된 발광소자 칩들 중에서 특정 간격의 발광소자 칩만이 선택적으로 접촉되므로, 상기 웨이퍼의 오염을 방지할 수 있는 특징이 있다.
이하, 실시예를 통하여 본 명세서에 기재된 실시상태를 예시한다. 그러나, 이하의 실시예에 의하여 상기 실시상태들의 범위가 한정되는 것을 의도하는 것은 아니다.
< 실시예 >
< 실시예 1>
평탄도가 10㎛ 이하인 석정반 위에 돌기 패턴(깊이 20㎛)이 음각으로 형성된 마스터 몰드를 이용하여 갭어플리케이터로 폴리디메틸실록산(PDMS, Dow社 몰드용 제품)을 약 400㎛ 수준으로 코팅하여 상온에서 24시간 경화시켰다. 마스터 몰드의 제작은 포토리소그래피 공정을 이용하고 실리콘이나 유리의 식각 또는 광반응성 수지 등을 이용하여 제작하였다.
상기 경화된 상태의 PDMS 위에 코팅이나 합지방법으로 실리콘계 PSA를 덮고, 그 상태에서 폴리카보네이트 기판을 합지하고 한쪽에서부터 서서히 복제/이형시킴으로써, 디스플레이 화소 전사용 패턴 필름을 제조하였다. 상기 제조된 디스플레이 화소 전사용 패턴 필름의 돌기 패턴의 높이는 20㎛ 이고, 피치는 800㎛ 이며, 상부면적은 (100㎛ × 200㎛) 였다. 상기 수학식 1로 계산한 돌기 패턴이 차지하는 면적비율은 3.1% 였다.
< 실시예 2>
상기 실시예 1에서, 상기 마스터 몰드의 음각으로 형성된 돌기 패턴의 깊이를 50㎛로 조절한 것 이외에는 상기 실시예 1과 동일하게 수행하였다. 상기 제조된 디스플레이 화소 전사용 패턴 필름의 돌기 패턴의 높이는 50㎛ 이고, 피치는 800㎛ 이며, 상부면적은 (100㎛ × 200㎛) 였다. 상기 수학식 1로 계산한 돌기 패턴이 차지하는 면적비율은 3.1% 였다.
< 비교예 1>
상기 실시예 1에서, 상기 마스터 몰드로서 돌기 패턴이 없는 것을 이용한 것 이외에는 상기 실시예 1과 동일하게 수행하였다.
< 비교예 2>
상기 실시예 1에서, 상기 마스터 몰드의 음각으로 형성된 돌기 패턴의 깊이를 6㎛로 조절한 것 이외에는 상기 실시예 1과 동일하게 수행하였다. 상기 제조된 디스플레이 화소 전사용 패턴 필름의 돌기 패턴의 높이는 6㎛ 이고, 피치는 800㎛ 이며, 상부면적은 (100㎛ × 200㎛) 였다. 상기 수학식 1로 계산한 돌기 패턴이 차지하는 면적비율은 3.1% 였다.
< 비교예 3>
상기 실시예 1에서, 상기 마스터 몰드의 음각으로 형성된 돌기 패턴의 깊이를 9㎛로 조절한 것 이외에는 상기 실시예 1과 동일하게 수행하였다. 상기 제조된 디스플레이 화소 전사용 패턴 필름의 돌기 패턴의 높이는 9㎛ 이고, 피치는 800㎛ 이며, 상부면적은 (100㎛ × 200㎛) 였다. 상기 수학식 1로 계산한 돌기 패턴이 차지하는 면적비율은 3.1% 였다.
< 실험예 >
상기 실시예 1 ~ 2 및 비교예 1 ~ 3의 필름의 점착력 및 전사평가를 수행하여 하기 표 1에 나타내었다.
하기 점착력은 상기 돌기 패턴 표면에 대해 1cm × 1cm 면적의 유리 기판을 1,000gf 하중으로 30초간 접촉시킨 후, 이형시킬 때 걸리는 최대 하중값을 측정하였다.
하기 전사평가는 전사장비에 의해 평가하였다. 보다 구체적으로, 하부의 전극 기판과 상부의 돌기 패턴(w/chip)간 위치를 얼라인한 후, 압력에 의해 서로 접촉시켜 전사공정을 수행하였다. 이후 상하부의 기판과 패턴 전사 필름(100 × 100mm)이 분리(10㎛/sec)될 때 진공흡착상태가 해제되어 분리할 수 없는 경우가 발생할 경우 불량으로 판단하였다.
[표 1]
Figure pat00001
상기 결과와 같이, 본 출원의 일 실시상태에 따르면, 상기 폴리디메틸실록산계 필름의 표면에 돌기 패턴이 형성되어 있으므로, 디스플레이 화소의 전사시 전극 표면과 폴리디메틸실록산계 필름의 접촉면을 줄일 수 있고, 상기 디스플레이 화소의 전사 이후에 상기 폴리디메틸실록산계 필름의 이형 특성이 우수하다.
또한, 본 출원의 일 실시상태에 따르면, 상기 디스플레이 화소 전사용 패턴 필름을 이용하는 경우에는, 웨이퍼 상에 형성된 발광소자 칩들 중에서 특정 간격의 발광소자 칩만이 선택적으로 접촉되므로, 상기 웨이퍼의 오염을 방지할 수 있는 특징이 있다.
10: 기재
20: 돌기 패턴
30: 폴리디메틸실록산계 필름
40: 접착층

Claims (9)

  1. 기재; 및
    상기 기재 상에 구비되고, 표면에 돌기 패턴을 포함하는 폴리디메틸실록산계 필름을 포함하고,
    상기 돌기 패턴을 구성하는 돌기의 형태는 다각기둥 또는 원기둥 형태이고, 상기 돌기의 상부 표면은 플랫(flat)한 형태이며,
    상기 돌기 패턴의 높이는 20 내지 50㎛ 이고,
    상기 폴리디메틸실록산계 필름의 상부면을 기준으로, 상기 돌기 패턴이 차지하는 면적 비율은 5% 이하인 것인 디스플레이 화소 전사용 패턴 필름.
  2. 청구항 1에 있어서, 상기 폴리디메틸실록산계 필름의 상부면을 기준으로, 상기 돌기 패턴이 차지하는 면적 비율은 1 내지 3.5%인 것인 디스플레이 화소 전사용 패턴 필름.
  3. 청구항 1에 있어서, 상기 돌기 패턴 표면의 점착력은 600 gf/cm2 이하인 것인 디스플레이 화소 전사용 패턴 필름.
  4. 청구항 1에 있어서, 상기 돌기 패턴의 피치는 700 내지 900㎛인 것인 디스플레이 화소 전사용 패턴 필름.
  5. 청구항 1에 있어서, 상기 폴리디메틸실록산계 필름의 두께는 200 내지 800㎛ 인 것인 디스플레이 화소 전사용 패턴 필름.
  6. 청구항 1에 있어서, 상기 디스플레이 화소는 발광소자 칩(LED CHIP)인 것인 디스플레이 화소 전사용 패턴 필름.
  7. 청구항 1에 있어서, 상기 기재와 폴리디메틸실록산계 필름 사이에 접착층을 추가로 포함하는 것인 디스플레이 화소 전사용 패턴 필름.
  8. 청구항 1 내지 7 중 어느 한 항의 디스플레이 화소 전사용 패턴 필름을 준비하는 단계;
    상기 돌기 패턴의 표면 상에 디스플레이 화소를 구비시키는 단계; 및
    상기 디스플레이 화소를 디스플레이용 전극 기판에 전사하는 단계
    를 포함하는 디스플레이의 제조방법.
  9. 청구항 8에 있어서, 상기 디스플레이는 투명 발광소자 디스플레이인 것인 디스플레이의 제조방법.
KR1020170124188A 2017-09-26 2017-09-26 디스플레이 화소 전사용 패턴 필름 및 이를 이용한 디스플레이의 제조방법 KR102166017B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170124188A KR102166017B1 (ko) 2017-09-26 2017-09-26 디스플레이 화소 전사용 패턴 필름 및 이를 이용한 디스플레이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170124188A KR102166017B1 (ko) 2017-09-26 2017-09-26 디스플레이 화소 전사용 패턴 필름 및 이를 이용한 디스플레이의 제조방법

Publications (2)

Publication Number Publication Date
KR20190035209A true KR20190035209A (ko) 2019-04-03
KR102166017B1 KR102166017B1 (ko) 2020-10-15

Family

ID=66165518

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170124188A KR102166017B1 (ko) 2017-09-26 2017-09-26 디스플레이 화소 전사용 패턴 필름 및 이를 이용한 디스플레이의 제조방법

Country Status (1)

Country Link
KR (1) KR102166017B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060089838A (ko) * 2005-02-04 2006-08-09 삼성에스디아이 주식회사 박막전사용 도너 필름
KR100709221B1 (ko) * 2005-08-18 2007-04-18 삼성에스디아이 주식회사 가요성 표시 장치
KR20150033169A (ko) 2013-09-23 2015-04-01 엘지디스플레이 주식회사 Led 패키지와 이를 이용한 액정 표시 장치
KR20160056145A (ko) * 2014-11-11 2016-05-19 주식회사 엘지화학 프라이버시 필름 제조방법 및 프라이버시 필름
KR101754528B1 (ko) * 2016-03-23 2017-07-06 한국광기술원 건식 접착구조를 갖는 ｌｅｄ 구조체 어레이의 전사체와 이를 이용한 ｌｅｄ 구조체 어레이의 이송방법 및 ｌｅｄ 구조체

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060089838A (ko) * 2005-02-04 2006-08-09 삼성에스디아이 주식회사 박막전사용 도너 필름
KR100709221B1 (ko) * 2005-08-18 2007-04-18 삼성에스디아이 주식회사 가요성 표시 장치
KR20150033169A (ko) 2013-09-23 2015-04-01 엘지디스플레이 주식회사 Led 패키지와 이를 이용한 액정 표시 장치
KR20160056145A (ko) * 2014-11-11 2016-05-19 주식회사 엘지화학 프라이버시 필름 제조방법 및 프라이버시 필름
KR101754528B1 (ko) * 2016-03-23 2017-07-06 한국광기술원 건식 접착구조를 갖는 ｌｅｄ 구조체 어레이의 전사체와 이를 이용한 ｌｅｄ 구조체 어레이의 이송방법 및 ｌｅｄ 구조체

Also Published As

Publication number Publication date
KR102166017B1 (ko) 2020-10-15

Similar Documents

Publication Publication Date Title
CN109599354A (zh) 一种Micro-LED巨量转移的结构及方法
CN110034059A (zh) 载板结构及微型元件结构
US10355176B2 (en) Formation of uniform phosphor regions for broad-area lighting systems
WO2018214193A1 (zh) 微发光二极管阵列基板的封装结构
KR102166018B1 (ko) 디스플레이 화소 전사용 패턴 필름 및 이를 이용한 디스플레이의 제조방법
CN109599463A (zh) 一种用于Micro-LED巨量转移的拾取结构及转移方法
US9470380B2 (en) Lighting device with electrostatically adhered scattering particles and method of manufacture
CA3099947A1 (en) Wafer tiling method to form large-area mold master having sub-micrometer features
CN110391165A (zh) 转移载板与晶粒载板
KR102166017B1 (ko) 디스플레이 화소 전사용 패턴 필름 및 이를 이용한 디스플레이의 제조방법
US11322485B2 (en) Mass transfer method for light-emitting unit, array substrate, and display device with electro-curable adhesive
JP7228130B2 (ja) 保持部材、転写部材、転写部材の製造方法及び発光基板の製造方法
KR102377684B1 (ko) 디스플레이 화소 전사용 패턴 필름 및 이를 이용한 디스플레이의 제조방법
KR20210048216A (ko) 디스플레이 화소 전사용 패턴 필름 및 이의 제조방법
KR20200007205A (ko) 디스플레이 화소 전사용 패턴 필름 및 이를 이용한 디스플레이의 제조방법
KR20210048213A (ko) 디스플레이 화소 전사용 패턴 필름 및 이의 제조방법
KR102190706B1 (ko) 복수의 마이크로 led 칩 전이 방법
KR20200007203A (ko) 디스플레이 화소 전사용 패턴 필름 적층체 및 이의 제조방법
JP2022014690A (ja) 保持部材、転写部材、転写部材の製造方法及び発光基板の製造方法
JP2020017580A (ja) 保持部材、転写部材、転写部材の製造方法及び発光基板の製造方法
JP7269548B2 (ja) 保持部材、転写部材、チップ基板、転写部材の製造方法及び製造装置、発光基板の製造方法
US11658262B1 (en) Method for manufacturing light emitting device
KR20220170203A (ko) 점착척 및 그 제조방법
KR20230020354A (ko) 광학 적층체
CN117637722A (zh) 显示组件的制造方法、显示组件及显示芯片转移结构

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right