KR20190034672A

KR20190034672A - 다운 링크 데이터에 대한 패드백을 위한 방법 및 장치

Info

Publication number: KR20190034672A
Application number: KR1020197007225A
Authority: KR
Inventors: 첸첸 스; 쉐밍 판
Original assignee: 차이나 아카데미 오브 텔레커뮤니케이션즈 테크놀로지
Priority date: 2016-08-12
Filing date: 2017-05-27
Publication date: 2019-04-02
Also published as: EP3499764A4; CN107733578A; JP2019528618A; WO2018028278A1; JP6756901B2; US20190190680A1; CN107733578B; KR102197444B1; US10911205B2; EP3499764A1

Abstract

본 발명은 다운 링크 데이터에 대한 패드백을 위한 방법 및 장치를 개시한다. UE에서의 처리 시간이 단축되면 다운 링크 데이터에 대한 패드백을 위한 피드백 타이밍 정보가 따라서 변화될 수 있다. 상기 방법에서, UE의 처리 능력을 결정하고, 상기 처리 능력은 상기 UE가 수신한 다운 링크 데이터를 처리하여 재전송할지 여부를 결정하는데에 걸린 처리 시간을 나타내고, 결정된 처리 능력에 따라 상기 UE가 상기 다운 링크 데이터에 대해 패드백을 하기 위한 피드백 타이밍 정보를 결정한다.

Description

다운 링크 데이터에 대한 패드백을 위한 방법 및 장치

본 출원은, 2016년 08월 12일에 중국 특허청에 출원된 출원 번호 제201610665878.6호, "다운 링크 데이터에 대한 패드백을 위한 방법 및 장치"를 발명 명칭으로 하는 중국 특허 출원의 우선권을 주장하며, 상기 중국 특허 출원의 전체 내용은 참조로서 출원에 통합되어 본 출원의 일 부분으로 한다.

본 발명은 통신 기술 분야에 속한 것으로서, 보다 상세하게는 다운 링크 데이터에 대한 패드백을 위한 방법 및 장치에 관한 것이다.

이동 통신 서비스에 대한 요구가 커짐에 따라 ITU (International Telecommunication Union) 등 많은 기관에서 향후 이동 통신 시스템에 요구되는 사용자 플레인 지연의 성능을 보다 높게 정의 하였다. TTI (Transmission Time Interval) (예를 들어, 1ms TTI)가 주어지면 사용자 장치 (User Equipment, UE)의 처리 능력을 향상시키고 처리 시간을 단축시킴으로써 사용자 플레인 지연 성능을 향상시킬 수있다.

표 1은 TDD 모드에서 무선 프레임의 길이가 10 밀리 초인 LTE (Long Term Evolution) 시스템에서 시분할 듀플렉스 (TDD) 모드로 서브 프레임의 UL/DL 구성을 나나내고 있다. 각 무선 프레임은 합계로 10 개의 서브 프레임 0 내지 9를 포함하고, 서브 프레임의 길이는 1 밀리 초이다. 종래 기술에서 각 무선 프레임에 대해 총 7 가지의 서브 프레임의 UL/DL 구성이 정의되고, 구성 번호는은 각각 0 내지 6으로 매겨지며, 표 1에 도시된 바와 같이, D는 다운 링크 서브 프레임이고, U는 업 링크 서브 프레임이고, S는 특수 서브 프레임이다.

[표 1]

TDD 모드의 LTE 시스템에서, 예를 들어, UE는 다운 링크 또는 특수 서브 프레임 m에서 다운 링크 데이터를 수신하고, k 개의 서브 프레임 (k 밀리 초)으로 다운 링크 데이터를 처리하여 송신한 다음 후속 업 링크 서브 프레임에서, 상기 다운 링크 데이터가 재전송되어야 하는지를 피드백(ACK (Acknowledgement) 피드백 및 NACK (Negative Acknowledgement) 피드백을 포함함)한다. 데이터를 처리하는 시간 길이는 종래 기술에서 3 서브 프레임 (3 밀리 초)이고, 데이터를 송신하는 시간 길이는 하나의 서브 프레임 (1 밀리 초)이기 때문에, 다운 링크에서 또는 특수 서브 프레임 m에서 수신된 다운 링크 데이터에 대한 피드백은 다운 링크 또는 특수 서브 프레임 이후의 제 4 서브 프레임 (k = 4)에서 가장 먼저 이루어질 수 있고, 제 4 서브 프레임이 업 링크 서브 프레임이 아닌 경우 상기 피드백은 상기 제 4 서브 프레임 후에 상기 제 1 업 링크 서브 프레임에서 이루어질 수있다.

이러한 방식으로, 복수의 다운 링크 또는 특수 서브 프레임들 m에서 수신 된 다운 링크 데이터에 대하여, 업 링크 서브 프레임 n에서 피드백할 수 있는데, m = n-k + 10β(nk <-10일 때 β가 2이고, -10≤nk <0일 때 β가 1이고, n-k≥0 일 때 β는 0임). 표 2는 시간의 처리 길이가 3 개의 서브 프레임 일 때 각각의 UL/DL 구성에서 각각의 업 링크 서브 프레임 n에 대응하는 k의 가능한 값을 도시한다. 종래 기술에서 다운 데이터에 대한 패드백을 위한 피드백 타이밍 정보는 표 2에 따라 결정될 수 있으며 피드백 정보를 전송하기 위한 PUCCH (Physical Uplink Control Channel)의 암시적 리소스를 상위 계층 시그널링을 통해 단말에게 알려줄 수있다.

[표 2]

그러나, 처리 시간을 단축하여 사용자 플레인 지연 성능을 향상 시킨다면, 종래 기술에서 피드백 타이밍 정보에 따라 지시된 암시적인 PUCCH 리소스 및 다운 링크 데이터에 대한 피드백을 위한 피드백 타이밍 정보는 더 이상 적용될 수 없게된다.

따라서, 종래 기술에있어서, 다운 링크 데이터에 대한 피드백을 하기 위한 피드백 타이밍 정보는 UE에서의 처리 시간이 단축되면 적용할 수 없을 수도 있다.

본 발명의 실시예는 다운 링크 데이터에 대한 패드백을 위한 방법 및 장치를 제공하여 UE에서의 처리 시간이 단축되면 다운 링크 데이터에 대한 피드백을 하기 위한 피드백 타이밍 정보가 더 이상 적용될 수 없게되는 종래의 문제점을 해결한다.

본 발명의 실시예에 따른 다운 링크 데이터에 대한 패드백을 위한 방법은,

상기 UE가 수신한 다운 링크 데이터를 처리하여 재전송할지 여부를 결정하는데에 걸린 처리 시간을 나나내는 사용자 장치(UE)의 처리 능력을 결정하는 단계； 및

결정된 처리 능력에 따라 상기 UE가 상기 다운 링크 데이터에 대해 패드백을 하기 위한 피드백 타이밍 정보를 결정하는 단계를 포함한다.

본 발명의 실시예에 따른 또 다른 다운 링크 데이터에 대한 패드백을 위한 장치는,

UE가 수신한 다운 링크 데이터를 처리하여 재전송할지 여부를 결정하는데에 걸린 처리 시간을 나타내는 사용자 장치(UE)의 처리 능력을 결정하도록 구성된 처리 모듈; 및

결정된 처리 능력에 따라 상기 UE가 상기 다운 링크 데이터에 대해 패드백을 하기 위한 피드백 타이밍 정보를 결정하도록 구성된 피드백 모듈을 포함한다.

본 발명의 실시예에 따른 사용자 장치(UE)는, 프로세서를 포함하고,

상기 프로세서는 메모리에 저장되 프로그램을 판독하여 UE의 처리 능력을 결정하고, 상기 처리 능력은 상기 UE가 수신한 다운 링크 데이터를 처리하여 재전송할지 여부를 결정하는데에 걸린 처리 시간을 나타내고,

결정된 처리 능력에 따라 상기 UE가 상기 다운 링크 데이터에 대해 패드백을 하기 위한 피드백 타이밍 정보를 결정한다.

본 발명의 실시예에 따른 네트워크 측 장치는 프로세서를 포함하고,

상기 프로세서는, 메모리에 저장되 프로그램을 판독하여 UE의 처리 능력을 결정하고, 상기 처리 능력은 상기 UE가 수신한 다운 링크 데이터를 처리하여 재전송할지 여부를 결정하는데에 걸린 처리 시간을 나타내고,

본 발명의 유익한 효과는 다음과 같다.

본 발명의 실시예에 따르면, UE처리 능력의 상이함에 따라, 즉, UE가 수신한 다운 링크 데이터를 처리하여 재전송할지 여부를 결정하는데에 걸린 처리 시간의 상이함에 따라, UE가 다운 링크 데이터에 대한 패드백을 위한 피드백 타이밍 정보 각각을 결정한다. 이때 UE의 처리 시간이 단축되면 다운 링크 데이터에 대한 패드백을 위한 피드백 타이밍 정보가 이에 적용하도록 변화되어 다운 링크 데이터의 피드백이 달성되며 사용자 플레인의 지연 성능이 향상된다.

본 발명의 다른 특징 및 이점은 다음의 설명에서 설명될 것이며, 부분적으로는 설명으로부터 명백해질 것이고, 또는 본 발명의 실시로부터 알게 될 것이다. 본 발명의 목적 및 다른 장점은 상세한 설명, 청구 범위 및 도면에서 특별히 지적된 구조를 사용하여 달성될 수있다.

도면은 본 발명의 이해를 돕고, 명세서의 일부를 구성하며, 본 발명을 설명하기 위해 본 발명의 실시예와 함께 제공되지만, 본 발명을 제한하고자 하는 것은 아니다.
도1은 본 발명의 실시예1에 따른 다운 링크 데이터에 대한 패드백을 위한 방법의 흐름도이다.
도2는 본 발명의 실시예2에 따른 안에서, UE가 3개의 프로세에서 다운 링크 데이터에 대해 패드백하는 개략도이다.
도3은 본 발명의 실시예3에 따른 안에서, UE가 5개의 프로세에서 다운 링크 데이터에 대해 패드백하는 개략도이다.
도4는 본 발명의 실시예4에 따른 안에서, UE가 8개의 프로세에서 다운 링크 데이터에 대해 패드백하는 개략도이다.
도5a는 본 발명의 실시예5에 따른 안에서, UE가 7개의 프로세에서 다운 링크 데이터에 대해 패드백하는 개략도이다.
도5b는 처리 시간이 3 개의 서브프레임인 UE에서, 및 본 발명의 실시예5에 따른 안에서 업링크 서브프레임2 상의 피드백 타이밍의 개략도이다.
도5c는 본 발명의 실시예5에서 업링크 서브프레임2에서 피드백 정보를 송신하기 위한 PUCCH암시적 리소스의 할당도이다.
도6은 본 발명의 실시예6에 따른 안에서, UE가 10개의 프로세에서 다운 링크 데이터에 대해 패드백하는 개략도이다.
도7은 본 발명의 실시예7에 따른 안에서, UE가 13개의 프로세에서 다운 링크 데이터에 대해 패드백하는 개략도이다.
도8은 본 발명의 실시예8에 따른 안에서, UE가 5개의 프로세에서 다운 링크 데이터에 대해 패드백하는 개략도이다.
도9는 본 발명의 실시예9에 따른 안에서, UE가 2개의 프로세에서 다운 링크 데이터에 대해 패드백하는 개략도이다.
도10은 본 발명의 실시예10에 따른 안에서, UE가 3개의 프로세에서 다운 링크 데이터에 대해 패드백하는 개략도이다.
도11은 본 발명의 실시예11에 따른 안에서, UE가 6개의 프로세에서 다운 링크 데이터에 대해 패드백하는 개략도이다.
도12는 본 발명의 실시예12에 따른 안에서, UE가 7개의 프로세에서 다운 링크 데이터에 대해 패드백하는 개략도이다.
도13은 본 발명의 실시예13에 따른 안에서, UE가 8개의 프로세에서 다운 링크 데이터에 대해 패드백하는 개략도이다.
도14는 본 발명의 실시예14에 따른 안에서, UE가 12개의 프로세에서 다운 링크 데이터에 대해 패드백하는 개략도이다.
도15는 본 발명의 실시예15에 따른 안에서, UE가 5개의 프로세에서 다운 링크 데이터에 대해 패드백하는 개략도이다.
도16a는 본 발명의 실시예16에 따른 다운 링크 데이터에 대한 패드백을 위한 장치의 구성도 1이다.
도16b는 본 발명의 실시예16에 따른 다운 링크 데이터에 대한 패드백을 위한 장치의 구성도 2이다.
도16c는 본 발명의 실시예16에 따른 다운 링크 데이터에 대한 패드백을 위한 장치의 구성도 3이다.
도16d는 본 발명의 실시예16에 따른 다운 링크 데이터에 대한 패드백을 위한 장치의 상세한 구성도이다.
도17는 본 발명의 실시예17에 따른 사용자 장치(UE)의 구성도이다.
도18은 본 발명의 실시예18에 따른 네트워크 측 장치의 구성도이다.

본 발명의 실시 예들은 UE에서의 처리 시간이 단축 될 때 다운 링크 데이터에 대한 피드백을 생성하기위한 피드백 타이밍 정보를 적응시키는 솔루션을 제공하기 위해, 다운 링크 데이터에 대한 피드백을 생성하는 방법을 제공하며, 도면을 참조하여 본 발명을 설명한다. 설명될 바람직한 실시예는 본 발명을 설명하기위한 것일 뿐이며 본 발명을 제한하지는 않는다. 본 발명의 실시예들 및 실시 예들에서의 특징들은 서로 충돌하지 않는 한 서로 결합될 수있다.

실시예1

본 발명의 실시예1에 따른 다운 링크 데이터에 대한 패드백을 위한 방법의 흐름도는 도1에 도시된 바와 같이, 다음 단계들을 포함한다.

S101, UE의 처리 능력을 결정하고, 상기 처리 능력은 상기 UE가 수신한 다운 링크 데이터를 처리하여 재전송할지 여부를 결정하는데에 걸린 처리 시간을 지칭한다.

S102, 결정된 처리 능력에 따라 상기 UE가 상기 다운 링크 데이터에 대해 패드백을 하기 위한 피드백 타이밍 정보를 결정한다.

실제 구현에서, 사용자 장치(UE)와 네트워크 측 장치（예를 들어, 기지국）모두는 본 발명의 실시예1에 따른 동작 수행 주체로 될 수 있다.

UE가 동작 수행 주체일 때, UE는 자신의 처리 능력 및 상이한 처리 능력에 대응하는 피드백 타이밍 정보에 따라 그에 해당하는 피드백 타이밍 정보를 결정한다.

네트워크 측 장치가 동작 수행 주체일 때, UE에 의해 보고된 처리 능력을 수신하고, UE에 의해보고 된 처리 능력에 따라 UE에 적용 가능한 피드백 타이밍 정보를 결정할 수있다. 구체적으로, 네트워크 측 장치는 UE의 처리 능력에 적합한 각각의 업 링크 - 다운 링크 구성에서 모든 피드백 타이밍 정보를 직접 UE에 전송하거나, UE로 하여금 사용할 UL/DL 구성 방식과 UL/DL 구성에 대응되는 피드백 타이밍 정보를 UE에 통지할 수도 있다.

상기 두 경우들 모두에서, UE처리 능력의 상이함에 따라, 즉, UE가 수신한 다운 링크 데이터를 처리하여 재전송할지 여부를 결정하는데에 걸린 처리 시간의 상이함에 따라, UE가 다운 링크 데이터에 대한 패드백을 위한 피드백 타이밍 정보 각각을 결정한다. 이때 UE의 처리 시간이 단축되면 다운 링크 데이터에 대한 패드백을 위한 피드백 타이밍 정보가 이에 적용하도록 변화되어 다운 링크 데이터의 피드백이 달성되며 사용자 플레인의 지연 성능이 향상된다.

구체적으로, 상기 단계 S102에서, 상기 처리 능력에 대응된 처리 시간이 3 개의 서브프레임인 경우, 상기 UE가 상기 다운 링크 데이터에 대해 패드백하는 제1 피드백 타이밍 정보를 결정한다. 상기 제1 피드백 타이밍 정보는 제 3세대 파트너십 프로젝트 장기 발전 릴리스 13 （3rd Generation Partnership Project Long Term Evolution Release 13，3GPP LTE Rel-13） 및 이전 릴리스의 프로토콜에 정의된 피드백 타이밍 정보이다. 상기 처리 능력에 대응된 처리 시간이 3 개의 서브프레임보다 작은 경우, 상기 UE가 상기 다운 링크 데이터에 대해 패드백하는 제2 피드백 타이밍 정보를 결정하고， 상기 UE가 제2 피드백 타이밍 정보에 의해 나타난 피드백 타이밍에서 수신한 다운 링크 데이터에 대해 패드백하는 최대 시간 길이는, 제1 피드백 타이밍 정보에 의해 나타난 피드백 타이밍에서 수신한 다운 링크 데이터에 대해 패드백하는 최대 시간 길이보다 짧다.

실제 구현에서, 결정된 처리 능력에 대응된 처리 시간이 여전히 3개의 서브프레임이면, 3GPP LTE Rel-13 및 이전 릴리스의 프로토콜에 정의된 피드백 타이밍 정보를 여전히 사용할 수 있다. 즉, 표2에서 얻은 피드백 타이밍 정보를 사용한다. 결정된 처리 능력에 대응된 처리 시간이 3개의 서브프레임보다 작으면, 즉, UE의 처리 시간이 단축되며, 이때 UE의 처리 시간에 따라 새로운 피드백 타이밍 정보를 사용하여 다운 링크 데이터에 대해 패드백한다.

그 후, 처리 능력에 대응된 처리 시간이 3개의 서브프레임보다 작은 경우, 상기 처리 능력에 대응된 처리 시간이 2겡,; 서브프레임（2밀리 초），전송 시간 길이가 하나의 서브프레임（1밀리 초）이면， 이때 서브프레임（다운 링크 서브프레임 또는 특수 서브프레임）m에서 수신한 다운 링크 데이터에 대해, 다운 링크 데이터를 수신한 시점으부터의 3번째의 서브프레임（k=3）에서 가장 빨리 피드백 할 수있다 상기 3번째의 서브프레임이 업링크 서브프레임이 아니면 상기 3번째의 서브프레임 후의 첫 번째 업링크 서브프레임서 피드백할 수 있다. 이때， 하나의 업링크 서브프레임n에서， 복수의 서브프레임（다운 링크 서브프레임 또는 특수 서브프레임）m에서 수신된 다운 링크 데이터을 피드백한다. 여기서, m= n-k+10β（n<k일 때 β가 1이고, n≥k일 때 β는 0이고）. 표 3은 처리 시간이 2 개의 서브 프레임 일 때 각각의 UL/DL 구성 구성에서 각각의 업 링크 서브 프레임 n에 대응하는 k의 가능한 값을 나타낸다.

[표 3]

마찬가지로, 상기 처리 능력에 대응된 처리 시간이 하나의 서브프레임（1밀리 초）이고, 서브프레임（다운 링크 서브프레임 또는 특수 서브프레임）m에서 수신한 다운 링크 데이터에 대해, 서브 프레임 이후의 3번째의 서브프레임（k=3）서 가장 먼저 피드백이 이루어질 수있다. 표 4는 처리 시간이 하나의 서브프레임일 때 각각의 UL/DL 구성에서 각각의 업 링크 서브 프레임 n에 대응하는 k의 가능한 값을 나타낸다.

[표 4]

표 3 또는 표 4에 따라, 처리 시간이 2개의 서브 프레임 또는 하나의 서브 프레임 일 때, 각 UL/DL 구성에서의 다운 링크 데이터에 대한 피드백을 위한 피드백 타이밍 정보가 분명히 있을 수있다. 다운 링크 데이터에 대한 피드백이 이루어질 수있다.

또한, 본 발명의 실시예1에 따른 방법은, 결정된 처리 능력 및 상기 UE의 UL/DL 구성정보에 따라 상기 UE가 상기 다운 링크 데이터에 대해 패드백할 때의 최대 HARQ（Hybrid Automatic Repeat Request）프로세스 수를 결정한다.

구체적으로, 결정된 피드백 타이밍 정보에 따라 처리 능력 및 UL/DL 구성이 주어진 경우, UE가 다운 링크 데이터에 대한 패드백을 위한 최대 HARQ프로세스 수를 결정한다. 표 5는 처리 시간이 2 서브 프레임인 경우의 각 UL/DL 구성에서의 HARQ 프로세스의 최대 수를 나타내고 표 6은 처리 시간이 하나의 서브프레임인 경우의 각 UL/DL 구성에서의 HARQ 프로세스의 최대 수를 나타낸다.

[표 5]

[표 6]

이와 같이, 표 3 및 표 5에 따라 처리 시간이 2개의 서브프레임인 경우, 각 UL/DL 구성에 대한, UE가 여러 개의 프로세에서 다운 링크 데이터에 대해 패드백 흐름을 얻을 수 있다. 마찬가지로, 표 4 및 표 6에 따라 처리 시간이 하나의 서브프레임인 경우, 각 UL/DL 구성에 대한, UE가 여러 개의 프로세에서 다운 링크 데이터에 대해 패드백 흐름을 얻을 수 있다.

또한, 상기 단계 S102 후에, 또한, 구성 번호가 L인 UL/DL 구성 방식에서 업링크 서브프레임n에서, 서브프레임n-k+10β에서 수신한 다운 링크 데이터에 대해 패드백하면, 서브프레임n-k+10β에서, 제3 피드백 타이밍 정보에 의해 나타난 서브프레임과 동일한 서브프레임을 결정한다. 상기 제3 피드백 타이밍 정보에 의해 나타난 서브프레임은, 처리 시간이 3 개의 서브프레임인 UE를 위해 설계한 피드백 타이밍에서, 구성 번호가 L（L가 음이 아닌 정수임）인 UL/DL 구성 하에, 업링크 서브프레임n에서 송신한 피드백 정보에 대응되는 다운 링크 데이터를 송신하는 서브프레임（상기 서브프레임은, 즉, 업링크 서브프레임n에서 피드백된 다운 링크 데이터를 송신하는 서브프레임， 또는 업링크 서브프레임n에서 피드백된 다운 링크 데이터를 송신하기 위한 서브프레임임）이다. 결정된 상기 동일한 서브프레임에 대해, 상기 처리 시간이 3 개의 서브프레임인 UE와 피드백 정보를 송신하는 PUCCH암시적 리소스를 공유한다. 서브프레임n-k+10β 중에서 결정된 상기 동일한 서브프레임 이외의 어느 하나의 서브프레임에 대해, 상위 계층 시그널링에 의해 나타난 피드백 정보를 송신하기 위한 PUCCH암시적 리소스 또는 소정 규칙에 따라 ，피드백 정보를 송신하기 위한 PUCCH암시적 리소스를 결정한다.

즉, 구성 번호가 L인 UL/DL 구성 방식에서 처리 시간이 3개의 서브프레임보다 작은 UE에 대해， 서브프레임m에서 수신한 다운 링크 데이터를 업링크 서브프레임n을 통해 피드백하고 처리 시간이 3 개의 서브프레임인 UE에 대해도 마찬가지로 상기 서브프레임m에서 수신한 다운 링크 데이터를 상기 업링크 서브프레임n을 통해 피드백하는 상화에서, 상기 서브프레임m에 대해， 처리 시간이 3 개의 서브프레임인 UE와 같이 피드백 정보를 송신하는 PUCCH암시적 리소스를 공유할 수 있다. 상기 상황가 아닌 어느 하나의 서브프레임에 대해， 상위 계층 시그널링의 지시에 따라 PUCCH암시적 리소스를 결정하거나， 또는 소정 규칙에 의해 PUCCH암시적 리소스를 결정한다.

구체적으로, 서브프레임n-k+10β 중에서 결정된 상기 동일한 서브프레임 이외의 어느 하나의 서브프레임에 대해, 소정 규칙에 따라 ，피드백 정보를 송신하기 위한 PUCCH암시적 리소스를 결정하는 경우, 구체적으로, 서브프레임n-k+10β 중에서 결정된 상기 동일한 서브프레임 이외의 어느 하나의 서브프레임에 대해, 상위 계층 시그널링에 의해 나타난 상기 PUCCH암시적 리소스의 시작점을 결정하고, 상기 시작점과 상기 어느 하나의 서브프레임에서 물리 다운 링크 제어 채널 （Physical Downlink Control Channel，PDCCH）의 전송에 사용된 제1 제어 채널 요소（Control Channel Element，CCE）의 인덱스에 따라, 피드백 정보를 송신하기 위한 PUCCH암시적 리소스를 결정한다. 상기 시작점은, 상기 처리 시간이 3 개의 서브프레임인 UE가 피드백 정보를 송신하기 위한 PUCCH암시적 리소스의 시작점과 상이하다.

위의 기재와 같이, 상기 상황이 아닌 어느 하나의 서브프레임에 대해, 소정 규칙에 따라 새로운 PUCCH암시적 리소스를 결정할 수 있다. 상기 소정 규칙은, 상위 계층 시그널링을 통해 새로운 PUCCH의 시작점을 결정하고, 상기 시작점 및 상기 어느 하나의 서브프레임에서의 PDCCH 전송에 사용된 제1 CCE의 인덱스에 따라, 새로운 PUCCH암시적 리소스를 결정한다.

따라서, 본 발명의 실시예1에 따른 다운 링크 데이터에 대한 패드백을 위한 방법에 의하면, UE에서의 처리 시간이 단축되면 다운 링크 데이터에 대한 패드백을 위한 피드백 타이밍 정보가 적절하게 변화될 수 있다.

이하 도면을 참조하면서, 실시예2~실시예14로 본 발명의 실시예1에 따른 방법을 상세하게 설명한다.

실시예2

수신한 다운 링크 데이터를 처리하는 UE의 처리 능력에 대응된 처리 시간이 2 개의 서브프레임이고 UL/DL 구성정보에 대응된 구성 번호가 0일 때, 업링크 서브프레임n에서 서브프레임n-k+10β에서 수신한 다운 링크 데이터에 대해 피드백하고, n이3, 4, 8 또는 9일 때, k는 3이다. 여기서, β는 0이다.

상기 처리 능력과 UL/DL 구성정보에 따라 상기 UE가 상기 다운 링크 데이터에 대해 패드백할 때의 HARQ프로세스 수를 3으로 결정한다.

서브프레임0, 서브프레임1, 서브프레임5 및 서브프레임6에 대해, 상위 계층 시그널링에 의해 나타난 피드백 정보를 송신하기 위한 PUCCH암시적 리소스를 결정하거나, 또는, 소정 규칙에 따라 피드백 정보를 송신하기 위한 PUCCH암시적 리소스를 결정한다.

도2는 본 발명의 실시예2에 따른 안에서, UE가 3개의 프로세에서 다운 링크 데이터에 대한 피드백을 나타내는 도면이다. 도면에서, PDSCH전송 프레임은 물리 다운 링크 공유 채널 （Physical Downlink Shared Channel，PDSCH）전송 프레임이다.

실시예3

수신한 다운 링크 데이터를 처리하는 UE의 처리 능력에 대응된 처리 시간이 2 개의 서브프레임이고 UL/DL 구성정보에 대응된 구성 번호가 1일 때, 업링크 서브프레임n에서 서브프레임n-k+10β에서 수신한 다운 링크 데이터에 대해 피드백한다. n이2 또는 7일 때 k는 3과 6이고, n이 3 또는 8일 때 k는 3이다. 여기서, n<k일 때 β가 1이고, n≥k일 때 β는 0이다.

상기 처리 능력과 UL/DL 구성정보에 따라 상기 UE가 상기 다운 링크 데이터에 대해 패드백할 때의 HARQ프로세스 수를 5로 결정한다.

서브프레임1과 서브프레임6에 대해, 상기 처리 시간이 3 개의 서브프레임인 UE와 피드백 정보를 송신하는 PUCCH암시적 리소스를 공유한다.

서브프레임0, 서브프레임4, 서브프레임5와 서브프레임9에 대해, 상위 계층 시그널링에 의해 나타난 피드백 정보를 송신하기 위한 PUCCH암시적 리소스를 결정하거나, 또는, 소정 규칙에 따라 피드백 정보를 송신하기 위한 PUCCH암시적 리소스를 결정한다.

도3은 본 발명의 실시예3에 따른 안에서, UE가 5개의 프로세에서 다운 링크 데이터에 대한 피드백을 나타나는 도면이다.

실시예4

수신한 다운 링크 데이터를 처리하는 UE의 처리 능력에 대응된 처리 시간이 2 개의 서브프레임이고 UL/DL 구성정보에 대응된 구성 번호가 2일 때, 업링크 서브프레임n에서 서브프레임n-k+10β에서 수신한 다운 링크 데이터에 대해 피드백하고, n이 2 또는 7일 때 k는 7, 4, 3과 6이다. 여기서, n<k일 때 β가 1이고, n≥k일 때 β는 0이다.

상기 처리 능력과 UL/DL 구성정보에 따라 결정 상기 UE가 상기 다운 링크 데이터에 대해 패드백할 때의 HARQ프로세스 수는 8이다.

서브프레임0, 서브프레임1, 서브프레임3, 서브프레임5, 서브프레임6 및 서브프레임8에 대해, 상기 처리 시간이 3 개의 서브프레임인 UE와 피드백 정보를 송신하는 PUCCH암시적 리소스를 공유한다.

서브프레임4 및 서브프레임9에 대해, 상위 계층 시그널링에 의해 나타난 피드백 정보를 송신하기 위한 PUCCH암시적 리소스를 결정하거나, 또는, 소정 규칙에 따라 피드백 정보를 송신하기 위한 PUCCH암시적 리소스를 결정한다.

도4는 본 발명의 실시예4에 따른 안에서, UE가 8개의 프로세에서 다운 링크 데이터에 대한 피드백을 나타내는 도면이다.

실시예5

수신한 다운 링크 데이터를 처리하는 UE의 처리 능력에 대응된 처리 시간이 2 개의 서브프레임이고 UL/DL 구성정보에 대응된 구성 번호가 3일 때, 업링크 서브프레임n에서 서브프레임n-k+10β에서 수신한 다운 링크 데이터에 대해 피드백한다. n이 2일 때 k는 7, 5와 6이다. n이 3일 때 k는 5와 4이다. n이 4일 때 k는 4와 3이고；여기서, n<k일 때 β가 1이고, n≥k일 때 β는 0이다.

상기 처리 능력과 UL/DL 구성정보에 따라 상기 UE가 상기 다운 링크 데이터에 대해 패드백할 때의 HARQ프로세스 수를 7로 결정한다.

서브프레임0, 서브프레임5, 서브프레임6 및 서브프레임8에 대해, 상기 처리 시간이 3 개의 서브프레임인 UE와 피드백 정보를 송신하는 PUCCH암시적 리소스를 공유한다.

서브프레임1, 서브프레임7 및 서브프레임9에 대해, 상위 계층 시그널링에 의해 나타난 피드백 정보를 송신하기 위한 PUCCH암시적 리소스를 결정하거나, 또는, 소정 규칙에 따라 피드백 정보를 송신하기 위한 PUCCH암시적 리소스를 결정한다.

도5a는 본 발명의 실시예5에 따른 안에서, UE가 7개의 프로세에서 다운 링크 데이터에 대한 피드백을 나타내는 도면이다.

도5b는 처리 시간이 3 개의 서브프레임인 UE에셔， 및 본 발명의 실시예5에 따른 안에서, 업링크 서브프레임2 상의 피드백 타이밍을 나나내는 도면이다. 도5c는 본 발명의 실시예5에 따른 업링크 서브프레임2에서， 피드백 정보를 송신하기 위한 PUCCH암시적 리소스의 할당을 나타내는 도면이다. 도면에서의 PUSCH는 물리 업링크 공유 채널 （Physical Uplink Shared Channel，PUSCH）이다.

실시예6

수신한 다운 링크 데이터를 처리하는 UE의 처리 능력에 대응된 처리 시간이 2 개의 서브프레임이고 UL/DL 구성정보에 대응된 구성 번호가 4일 때 업링크 서브프레임n에서 서브프레임n-k+10β에서 수신한 다운 링크 데이터에 대해 피드백하고, n이 2일 때 k는 8, 7, 6과 11이다. n이 3일 때 k는 6, 5, 4와 3이다. 여기서, n<k일 때 β가 1이고, n≥k일 때 β는 0이다.

상기 처리 능력과 UL/DL 구성정보에 따라 상기 UE가 상기 다운 링크 데이터에 대해 패드백할 때의 HARQ프로세스 수를 10으로 결정한다.

서브프레임1, 서브프레임4, 서브프레임5, 서브프레임7, 서브프레임8 및 서브프레임9에 대해, 상기 처리 시간이 3 개의 서브프레임인 UE와 피드백 정보를 송신하는 PUCCH암시적 리소스를 공유한다.

서브프레임0 및 서브프레임6에 대해, 상위 계층 시그널링에 의해 나타난 피드백 정보를 송신하기 위한 PUCCH암시적 리소스를 결정하거나, 또는, 소정 규칙에 따라 피드백 정보를 송신하기 위한 PUCCH암시적 리소스를 결정한다.

도6은 본 발명의 실시예6에 따른 안에서, UE가 10개의 프로세에서 다운 링크 데이터에 대한 피드백을 나타내는 도면이다.

실시예7

수신한 다운 링크 데이터를 처리하는 UE의 처리 능력에 대응된 처리 시간이 2 개의 서브프레임이고 UL/DL 구성정보에 대응된 구성 번호가 5일 때, 업링크 서브프레임n에서 서브프레임n-k+10β에서 수신한 다운 링크 데이터에 대해 피드백한다. n이 2일 때 k는 12, 9, 8, 7, 5, 4, 3, 11과 6이다. 여기서, n<k일 때 β가 1이고, n≥k일 때 β는 0이다.

상기 처리 능력과 UL/DL 구성정보에 따라 상기 UE가 상기 다운 링크 데이터에 대해 패드백할 때의 HARQ프로세스 수를 13으로 결정한다.

서브프레임0, 서브프레임1, 서브프레임3, 서브프레임4, 서브프레임5, 서브프레임6, 서브프레임7 및 서브프레임8에 대해, 상기 처리 시간이 3 개의 서브프레임인 UE와 피드백 정보를 송신하는 PUCCH암시적 리소스를 공유한다.

서브프레임9에 대해, 상위 계층 시그널링에 의해 나타난 피드백 정보를 송신하기 위한 PUCCH암시적 리소스를 결정하거나, 또는, 소정 규칙에 따라 피드백 정보를 송신하기 위한 PUCCH암시적 리소스를 결정한다.

도7은 본 발명의 실시예7에 따른 안에서, UE가 13개의 프로세에서 다운 링크 데이터에 대한 피드백을 나타내는 도면이다.

실시예8

수신한 다운 링크 데이터를 처리하는 UE의 처리 능력에 대응된 처리 시간이 2 개의 서브프레임이고 UL/DL 구성정보에 대응된 구성 번호가 6일 때, 업링크 서브프레임n에서 서브프레임n-k+10β에서 수신한 다운 링크 데이터에 대해 피드백한다. n이 2 또는 7일 때 k는 6이다. n이3 또는 4일 때 k는 4이다. n이8일 때 k는 3이다. 여기서, n<k일 때 β가 1이고, n≥k일 때 β는 0이다.

서브프레임0, 서브프레임1, 서브프레임5, 서브프레임6 및 서브프레임9에 대해, 상위 계층 시그널링에 의해 나타난 피드백 정보를 송신하기 위한 PUCCH암시적 리소스를 결정하거나, 또는, 소정 규칙에 따라 피드백 정보를 송신하기 위한 PUCCH암시적 리소스를 결정한다.

도8은 본 발명의 실시예8에 따른 안에서, UE가 5개의 프로세에서 다운 링크 데이터에 대한 피드백을 나타내는 도면이다.

실시예9

수신한 다운 링크 데이터를 처리하는 UE의 처리 능력에 대응된 처리 시간이 하나의 서브프레임이고 UL/DL 구성정보에 대응된 구성 번호가 0일 때, 업링크 서브프레임n에서 서브프레임n-k+10β에서 수신한 다운 링크 데이터에 대해 피드백한다. n이2, 3, 7 또는 8일 때 k는 2이다. 여기서, β는 0이다.

상기 처리 능력과 UL/DL 구성정보에 따라 상기 UE가 상기 다운 링크 데이터에 대해 패드백할 때의 HARQ프로세스 수를 2로 결정한다.

서브프레임0, 서브프레임1, 서브프레임5 및 서브프레임6에 대해， 상위 계층 시그널링에 의해 나타난 피드백 정보를 송신하기 위한 PUCCH암시적 리소스를 결정하거나, 또는, 소정 규칙에 따라 피드백 정보를 송신하기 위한 PUCCH암시적 리소스를 결정한다.

도9는 본 발명의 실시예9에 따른 안에서, UE가 2개의 프로세에서 다운 링크 데이터에 대한 피드백을 나타내는 도면이다.

실시예10

수신한 다운 링크 데이터를 처리하는 UE의 처리 능력에 대응된 처리 시간이 하나의 서브프레임이고 UL/DL 구성정보에 대응된 구성 번호가 1일 때, 업링크 서브프레임n에서 서브프레임n-k+10β에서 수신한 다운 링크 데이터에 대해 피드백하고, n이2 또는 7일 때 k는 3과 2이다. n이 3 또는 8일 때 k는 2이다. 여기서, n<k일 때 β가 1이고, n≥k일 때 β는 0이다.

서브프레임0, 서브프레임1, 서브프레임4, 서브프레임5, 서브프레임6 및 서브프레임9에 대해, 상위 계층 시그널링에 의해 나타난 피드백 정보를 송신하기 위한 PUCCH암시적 리소스를 결정하거나, 또는, 소정 규칙에 따라 피드백 정보를 송신하기 위한 PUCCH암시적 리소스를 결정한다.

도10은 본 발명의 실시예10에 따른 안에서, UE가 3개의 프로세에서 다운 링크 데이터에 대한 피드백을 나타내는 도면이다.

실시예11

수신한 다운 링크 데이터를 처리하는 UE의 처리 능력에 대응된 처리 시간이 하나의 서브프레임이고 UL/DL 구성정보에 대응된 구성 번호가 2일 때, 업링크 서브프레임n에서 서브프레임n-k+10β에서 수신한 다운 링크 데이터에 대해 피드백하고, n이 2 또는 7일 때 k는 4, 3, 2 및 6이다. 여기서, n<k일 때 β가 1이고, n≥k일 때 β는 0이다.

상기 처리 능력과 UL/DL 구성정보에 따라 결정 상기 UE가 상기 다운 링크 데이터에 대해 패드백할 때의 HARQ프로세스 수는 6이다.

서브프레임1, 서브프레임3, 서브프레임6 및 서브프레임8에 대해, 상기 처리 시간이 3 개의 서브프레임인 UE와 피드백 정보를 송신하는 PUCCH암시적 리소스를 공유한다.

서브프레임0, 서브프레임4, 서브프레임5 및 서브프레임9에 대해, 상위 계층 시그널링에 의해 나타난 피드백 정보를 송신하기 위한 PUCCH암시적 리소스를 결정하거나, 또는, 소정 규칙에 따라 피드백 정보를 송신하기 위한 PUCCH암시적 리소스를 결정한다.

도11은 본 발명의 실시예11에 따른 안에서, UE가 6개의 프로세에서 다운 링크 데이터에 대한 피드백을 나타내는 도면이다.

실시예12

수신한 다운 링크 데이터를 처리하는 UE의 처리 능력에 대응된 처리 시간이 하나의 서브프레임이고 UL/DL 구성정보에 대응된 구성 번호가 3일 때, 업링크 서브프레임n에서 서브프레임n-k+10β에서 수신한 다운 링크 데이터에 대해 피드백한다. n이 2일 때 k는 7, 5와 6이다. n이 3일 때 k는 5와 4이다. n이 4일 때 k는 4와 3이다. 여기서, n<k일 때 β가 1이고, n≥k일 때 β는 0이다.

서브프레임1, 서브프레임7 및 서브프레임9에 대해， 상위 계층 시그널링에 의해 나타난 피드백 정보를 송신하기 위한 PUCCH암시적 리소스를 결정하거나, 또는, 소정 규칙에 따라 피드백 정보를 송신하기 위한 PUCCH암시적 리소스를 결정한다.

도12는 본 발명의 실시예12에 따른 안에서, UE가 7개의 프로세에서 다운 링크 데이터에 대한 피드백을 나타내는 도면이다.

실시예13

수신한 다운 링크 데이터를 처리하는 UE의 처리 능력에 대응된 처리 시간이 하나의 서브프레임이고 UL/DL 구성정보에 대응된 구성 번호가 4일 때, 업링크 서브프레임n에서 서브프레임n-k+10β에서 수신한 다운 링크 데이터에 대해 피드백한다. n이 2일 때 k는 8, 7, 5와 6이다. n이3일 때 k는 5, 4, 3과 2이다. 여기서, n<k일 때 β가 1이고, n≥k일 때 β는 0이다.

상기 처리 능력과 UL/DL 구성정보에 따라 상기 UE가 상기 다운 링크 데이터에 대해 패드백할 때의 HARQ프로세스 수를 8로 결정한다.

서브프레임4, 서브프레임5, 서브프레임8 및 서브프레임9에 대해, 상기 처리 시간이 3 개의 서브프레임인 UE와 피드백 정보를 송신하는 PUCCH암시적 리소스를 공유한다.

서브프레임0, 서브프레임1, 서브프레임6 및 서브프레임7에 대해, 상위 계층 시그널링에 의해 나타난 피드백 정보를 송신하기 위한 PUCCH암시적 리소스를 결정하거나, 또는, 소정 규칙에 따라 피드백 정보를 송신하기 위한 PUCCH암시적 리소스를 결정한다.

도13은 본 발명의 실시예13에 따른 안에서, UE가 8개의 프로세에서 다운 링크 데이터에 대한 피드백을 나타내는 도면이다.

실시예14

수신한 다운 링크 데이터를 처리하는 UE의 처리 능력에 대응된 처리 시간이 하나의 서브프레임이고 UL/DL 구성정보에 대응된 구성 번호가 5일 때, 업링크 서브프레임n에서 서브프레임n-k+10β에서 수신한 다운 링크 데이터에 대해 피드백한다. n이 2일 때 k는 9, 8, 7, 5, 4, 3, 2, 11과 6이다. 여기서, n<k일 때 β가 1이고, n≥k일 때 β는 0이다.

상기 처리 능력과 UL/DL 구성정보에 따라 상기 UE가 상기 다운 링크 데이터에 대해 패드백할 때의 HARQ프로세스 수를 12로 결정한다.

서브프레임1, 서브프레임3, 서브프레임4, 서브프레임5, 서브프레임6, 서브프레임7 및 서브프레임8에 대해, 상기 처리 시간이 3 개의 서브프레임인 UE와 피드백 정보를 송신하는 PUCCH암시적 리소스를 공유한다.

서브프레임0 및 서브프레임9에 대해, 상위 계층 시그널링에 의해 나타난 피드백 정보를 송신하기 위한 PUCCH암시적 리소스를 결정하거나, 또는, 소정 규칙에 따라 피드백 정보를 송신하기 위한 PUCCH암시적 리소스를 결정한다.

도14는 본 발명의 실시예14에 따른 안에서, UE가 12개의 프로세에서 다운 링크 데이터에 대한 피드백을 나타내는 도면이다.

실시예15

수신한 다운 링크 데이터를 처리하는 UE의 처리 능력에 대응된 처리 시간이 하나의 서브프레임이고 UL/DL 구성정보에 대응된 구성 번호가 6일 때, 업링크 서브프레임n에서 서브프레임n-k+10β에서 수신한 다운 링크 데이터에 대해 피드백한다. n이 2, 3 또는 4일 때 k는 3이다. n이7 또는 8일 때 k는 2이다. 여기서, n<k일 때 β가 1이고, n≥k일 때 β는 0이다.

도15는 본 발명의 실시예15에 따른 안에서, UE가 5개의 프로세에서 다운 링크 데이터에 대한 피드백을 나타내는 도면이다.

요약하면, 본 발명의 실시예2~실시예15에 따른 다운 링크 데이터에 대한 패드백을 위한 방법에 의하면, UE에서의 처리 시간이 단축되면 다운 링크 데이터에 대한 패드백을 위한 피드백 타이밍 정보를 적용하도록 변활 수 있다.

실시예16

동일한 발명의 아이디어에 기초하여, 본 발명에 따른 상기 실시예에가 다운 링크 데이터에 대한 패드백을 위한 방법을 더 제공한다. 본 발명의 실시예16은 다운 링크 데이터에 대한 패드백을 위한 장치를 더 제공하며, 구체적인 구현 방식은 위 방법의 실시예를 참조하면 되는 것이고, 더 이상 설명하지 않는다.

본 발명의 실시예16에 따른 다운 링크 데이터에 대한 패드백을 위한 장치는 도16a에 도시된 바와 같이,

수신한 다운 링크 데이터를 처리하여 재전송할지 여부를 결정하는데에 걸린 처리 시간을아나타내는 UE의 처리 능력을 결정하도록 구성된 처리 모듈(1601)； 및

결정된 처리 능력에 따라 상기 UE가 상기 다운 링크 데이터에 대해 패드백을 하기 위한 피드백 타이밍 정보를 결정하도록 구성된 피드백 모듈(1602)을 포함한다.

구체적으로, 피드백 모듈(1602)은, 상기 처리 능력에 대응된 처리 시간이 3 개의 서브프레임인 경우, 상기 UE가 상기 다운 링크 데이터에 대해 패드백하는 제1 피드백 타이밍 정보를 결정한다. 상기 제1 피드백 타이밍 정보는 3GPP LTE Rel-13 및 이전 릴리스의 프로토콜에 정의된 피드백 타이밍 정보이다. 상기 처리 능력에 대응된 처리 시간이 3 개의 서브프레임보다 작은 경우, 상기 UE가 상기 다운 링크 데이터에 대해 패드백하는 제2 피드백 타이밍 정보를 결정하고， 상기 UE가 제2 피드백 타이밍 정보에 의해 나타난 피드백 타이밍에서 수신한 다운 링크 데이터에 대해 패드백하는 최대 시간 길이는, 제1 피드백 타이밍 정보에 의해 나타난 피드백 타이밍에서 수신한 다운 링크 데이터에 대해 패드백하는 최대 시간 길이보다 짧다.

구체적으로, 피드백 모듈(1602)은, 상기 처리 능력에 대응된 처리 시간이 2개의 서브프레임인 경우, 업링크 서브프레임n에서 서브프레임n-k+10β에서 수신한 다운 링크 데이터에 대해 패드백하는 것으로 결정하고, n<k일 때 β가 1이고, n≥k일 때 β는 0이이다. 여거서, UL/DL 구성정보에 대응된 구성 번호가 0이면, n이3, 4, 8 또는 9일 때 k는 3이다. 상기 UL/DL 구성정보에 대응된 구성 번호가 1이면， n이 2 또는 7일 때 k는 3과 6이다. n이 3 또는 8일 때 k는 3이다. 상기 UL/DL 구성정보에 대응된 구성 번호가 2이면 n이 2 또는 7일 때 k는 7, 4, 3과 6이다. 상기 UL/DL 구성정보에 대응된 구성 번호가 3이면 n이 2일 때 k는 7, 5와 6이다. n이 3일 때 k는 5와 4이다. n이 4일 때 k는 4와 3이다. 상기 UL/DL 구성정보에 대응된 구성 번호가 4이면 n이 2일 때 k는 8, 7, 6과 11이다. n이 3일 때 k는 6, 5, 4와 3이다. 상기 UL/DL 구성정보에 대응된 구성 번호가 5이면 n이 2일 때 k는 12, 9, 8, 7, 5, 4, 3, 11과 6이다. 상기 UL/DL 구성정보에 대응된 구성 번호가 6이면 n이 2 또는 7일 때 k는 6이다. n이 3 또는 4일 때 k는 4이다. n이 8일 때 k는 3이다.

구체적으로, 피드백 모듈(1602)은, 상기 처리 능력에 대응된 처리 시간이 하나의 서브프레임이면, 업링크 서브프레임n에서 서브프레임n-k+10β에서 수신한 다운 링크 데이터에 대해 패드백하는 것으로 결정하고, n<k일 때 β가 1이고, n≥k일 때 β는 0이다. 여기서, UL/DL 구성정보에 대응된 구성 번호가 0이면, n이 2, 3, 7 또는 8일 때 k는 2이다. 상기 UL/DL 구성정보에 대응된 구성 번호가 1이면， n이 2 또는 7일 때 k는 3 및 2이다. n이 3 또는 8일 때 k는 2이다. 상기 UL/DL 구성정보에 대응된 구성 번호가 2이면 n이 2 또는 7일 때 k는 4, 3, 2 및 6이다. 상기 UL/DL 구성정보에 대응된 구성 번호가 3이면 n이 2일 때 k는 7, 5와 6이다. n이 3일 때 k는 5와 4이다. n이 4일 때 k는 4와 3이다. 상기 UL/DL 구성정보에 대응된 구성 번호가 4이면 n이 2일 때 k는 8, 7, 5와 6이다. n이 3일 때 k는 5, 4, 3과 2이다. 상기 UL/DL 구성정보에 대응된 구성 번호가 5이면 n이 2일 때 k는 9, 8, 7, 5, 4, 3, 2, 11과 6이다. 상기 UL/DL 구성정보에 대응된 구성 번호가 6이면 n이 2, 3 또는 4일 때 k는 3이다. n이 7 또는 8일 때 k는 2이다.

또한, 본 발명의 실시예16에 따른 장치는 도16b에 도시된 바와 같이, 결정된 처리 능력 및 상기 UE의 UL/DL 구성정보에 따라 상기 UE가 상기 다운 링크 데이터에 대해 패드백할 때의 최대 HARQ프로세스 수를 결정하도록 구성된 프로세스 수 결정 모듈(1603)을 더 포함한다.

구체적으로, 프로세스 수 결정 모듈(1603)은, 상기 처리 능력에 대응된 처리 시간이 2 개의 서브프레임인 경우, 상기 UL/DL 구성정보에 대응된 구성 번호가 0이면, 상기 최대 HARQ프로세스 수는 3이다. 상기 구성 번호가 1이면 상기 최대 HARQ프로세스 수는 5이다. 상기 구성 번호가 2이면 상기 최대 HARQ프로세스 수는 8이다. 상기 구성 번호가 3이면 상기 최대 HARQ프로세스 수는 7이다. 상기 구성 번호가 4이면 상기 최대 HARQ프로세스 수는 10이다. 상기 구성 번호가 5이면 상기 최대 HARQ프로세스 수는 13이다. 상기 구성 번호가 6이면 상기 최대 HARQ프로세스 수는 5이다.

구체적으로, 프로세스 수 결정 모듈(1603)은 상기 처리 능력에 대응된 처리 시간이 하나의 서브프레임인 경우, 상기 UL/DL 구성정보에 대응된 구성 번호가 0이면, 상기 최대 HARQ프로세스 수는 2이다. 상기 구성 번호가 1이면 상기 최대 HARQ프로세스 수는 3이다. 상기 구성 번호가 2이면 상기 최대 HARQ프로세스 수는 6이다. 상기 구성 번호가 3이면 상기 최대 HARQ프로세스 수는 7이다. 상기 구성 번호가 4이면 상기 최대 HARQ프로세스 수는 8이다. 상기 구성 번호가 5이면 상기 최대 HARQ프로세스 수는 12이다. 상기 구성 번호가 6이면 상기 최대 HARQ프로세스 수는 5이다.

또한, 본 발명의 실시예16에 따라 장치는 도16c에 도시된 바와 같이, 구성 번호가 L인 UL/DL 구성 방식에서 업링크 서브프레임n에서, 서브프레임n-k+10β에서 수신한 다운 링크 데이터에 대해 패드백하면, 서브프레임n-k+10β에서, 제3 피드백 타이밍 정보에 의해 나타난 서브프레임과 동일한 서브프레임을 결정하고； 결정된 상기 동일한 서브프레임에 대해, 상기 처리 시간이 3 개의 서브프레임인 UE와 피드백 정보를 송신하는 PUCCH암시적 리소스를 공유하고, 서브프레임n-k+10β 중에서 결정된 상기 동일한 서브프레임 이외의 어느 하나의 서브프레임에 대해, 상위 계층 시그널링에 의해 나타난 피드백 정보를 송신하기 위한 PUCCH암시적 리소스를 결정하거나, 또는, 소정 규칙에 따라 피드백 정보를 송신하기 위한 PUCCH암시적 리소스를 결정하도록 두성된 리소스 결정 모듈(1604)을 더 포함한다.

여기서, 상기 제3 피드백 타이밍 정보에 의해 나타난 서브프레임은, 처리 시간이 3 개의 서브프레임인 UE를 위해 설계한 피드백 타이밍에서, 구성 번호가 L인 UL/DL 구성 방식에서 업링크 서브프레임n에서 송신한 피드백 정보에 대응되는 다운 링크 데이터를 송신하는 서브프레임이다.

구체적으로, 리소스 결정 모듈(1604)은, 서브프레임n-k+10β 중에서 결정된 상기 동일한 서브프레임 이외의 어느 하나의 서브프레임에 대해, 상위 계층 시그널링에 의해 나타난 상기 PUCCH암시적 리소스의 시작점을 결정하고, 상기 시작점과 상기 어느 하나의 서브프레임에서의 PDCCH 전송에 사용된 제1 CCE의 인덱스에 따라, 피드백 정보를 송신하기 위한 PUCCH암시적 리소스를 결정한다. 상기 시작점은, 상기 처리 시간이 3 개의 서브프레임인 UE가 피드백 정보를 송신하기 위한 PUCCH암시적 리소스의 시작점과 상이하다.

도16d는 본 발명의 실시예16에 따른 다운 링크 데이터에 대한 패드백을 위한 장치의 구성도이다.

따라서, 본 발명의 실시예16에 따른 다운 링크 데이터에 대한 패드백을 위한 장치에 의하면, UE에서의 처리 시간이 단축되면 다운 링크 데이터에 대한 패드백을 위한 피드백 타이밍 정보가 적용되도록 변화할 수 있다.

실시예17

본 발명의 실시예17에 따른 사용자 장치(UE)에 있어서, 도17에 도시된 바와 같이,

프로세서 (1701)는 메모리 1702에 저장된 프로그램을 판독하여, UE의 처리 능력을 결정하고, 상기 처리 능력은 상기 UE가 수신한 다운 링크 데이터를 처리하여 재전송할지 여부를 결정하는데에 걸린 처리 시간을 나타내고,

구체적으로, 프로세서 (1701는, 상기 처리 능력에 대응된 처리 시간이 3 개의 서브프레임인 경우, 상기 UE가 상기 다운 링크 데이터에 대해 패드백하는 제1 피드백 타이밍 정보를 결정한다. 상기 제1 피드백 타이밍 정보는 3GPP LTE Rel-13 및 이전 릴리스의 프로토콜에 정의된 피드백 타이밍 정보이다. 상기 처리 능력에 대응된 처리 시간이 3 개의 서브프레임보다 작은 경우, 상기 UE가 상기 다운 링크 데이터에 대해 패드백하는 제2 피드백 타이밍 정보를 결정하고， 상기 UE가 제2 피드백 타이밍 정보에 의해 나타난 피드백 타이밍에서 수신한 다운 링크 데이터에 대해 패드백하는 최대 시간 길이는, 제1 피드백 타이밍 정보에 의해 나타난 피드백 타이밍에서 수신한 다운 링크 데이터에 대해 패드백하는 최대 시간 길이보다 짧다.

구체적으로, 프로세서 (1701)는 상기 처리 능력에 대응된 처리 시간이 2개의 서브프레임인 경우, 업링크 서브프레임n에서 서브프레임n-k+10β에서 수신한 다운 링크 데이터에 대해 패드백하는 것으로 결정하고, n<k일 때 β가 1이고, n≥k일 때 β는 0이다. 여기서, UL/DL 구성정보에 대응된 구성 번호가 0이면, n이3, 4, 8 또는 9일 때 k는 3이다. 상기 UL/DL 구성정보에 대응된 구성 번호가 1이면， n이 2 또는 7일 때 k는 3과 6이다. n이 3 또는 8일 때 k는 3이다. 상기 UL/DL 구성정보에 대응된 구성 번호가 2이면 n이 2 또는 7일 때 k는 7, 4, 3과 6이다. 상기 UL/DL 구성정보에 대응된 구성 번호가 3이면 n이 2일 때 k는 7, 5와 6이다. n이 3일 때 k는 5와 4이다. n이 4일 때 k는 4와 3이다. 상기 UL/DL 구성정보에 대응된 구성 번호가 4이면 n이 2일 때 k는 8, 7, 6과 11이다. n이 3일 때 k는 6, 5, 4와 3이다. 상기 UL/DL 구성정보에 대응된 구성 번호가 5이면 n이 2일 때 k는 12, 9, 8, 7, 5, 4, 3, 11과 6이다. 상기 UL/DL 구성정보에 대응된 구성 번호가 6이면 n이 2 또는 7일 때 k는 6이다. n이 3 또는 4일 때 k는 4이다. n이 8일 때 k는 3이다.

구체적으로, 프로세서 (1701)는, 상기 처리 능력에 대응된 처리 시간이 하나의 서브프레임이면, 업링크 서브프레임n에서 서브프레임n-k+10β에서 수신한 다운 링크 데이터에 대해 패드백하는 것으로 결정하고, n<k일 때 β가 1이고, n≥k일 때 β는 0이다. 여기서, UL/DL 구성정보에 대응된 구성 번호가 0이면, n이 2, 3, 7 또는 8일 때 k는 2이고이다. 상기 UL/DL 구성정보에 대응된 구성 번호가 1이면， n이 2 또는 7일 때 k는 3 및 2이다. n이 3 또는 8일 때 k는 2이고이다. 상기 UL/DL 구성정보에 대응된 구성 번호가 2이면 n이 2 또는 7일 때 k는 4, 3, 2 및 6이다. 상기 UL/DL 구성정보에 대응된 구성 번호가 3이면 n이 2일 때 k는 7, 5와 6이다. n이 3일 때 k는 5와 4이다. n이 4일 때 k는 4와 3이다. 상기 UL/DL 구성정보에 대응된 구성 번호가 4이면 n이 2일 때 k는 8, 7, 5와 6이다. n이 3일 때 k는 5, 4, 3과 2이다. 상기 UL/DL 구성정보에 대응된 구성 번호가 5이면 n이 2일 때 k는 9, 8, 7, 5, 4, 3, 2, 11과 6이다. 상기 UL/DL 구성정보에 대응된 구성 번호가 6이면 n이 2, 3 또는 4일 때 k는 3이다. n이 7 또는 8일 때 k는 2이다.

또한, 프로세서 (1701)는 또한, 결정된 처리 능력 및 상기 UE의 UL/DL 구성정보에 따라 상기 UE가 상기 다운 링크 데이터에 대해 패드백할 때의 최대 HARQ프로세스 수를 결정한다.

구체적으로, 프로세서 (1701)는, 상기 처리 능력에 대응된 처리 시간이 2 개의 서브프레임인 경우, 상기 UL/DL 구성정보에 대응된 구성 번호가 0이면, 상기 최대 HARQ프로세스 수는 3이다. 상기 구성 번호가 1이면 상기 최대 HARQ프로세스 수는 5이다. 상기 구성 번호가 2이면 상기 최대 HARQ프로세스 수는 8이다. 상기 구성 번호가 3이면 상기 최대 HARQ프로세스 수는 7이다. 상기 구성 번호가 4이면 상기 최대 HARQ프로세스 수는 10이다. 상기 구성 번호가 5이면 상기 최대 HARQ프로세스 수는 13이다. 상기 구성 번호가 6이면 상기 최대 HARQ프로세스 수는 5이다.

구체적으로, 프로세서 (1701)는 상기 처리 능력에 대응된 처리 시간이 하나의 서브프레임인 경우, 상기 UL/DL 구성정보에 대응된 구성 번호가 0이면, 상기 최대 HARQ프로세스 수는 2이다. 상기 구성 번호가 1이면 상기 최대 HARQ프로세스 수는 3이다. 상기 구성 번호가 2이면 상기 최대 HARQ프로세스 수는 6이다. 상기 구성 번호가 3이면 상기 최대 HARQ프로세스 수는 7이다. 상기 구성 번호가 4이면 상기 최대 HARQ프로세스 수는 8이다. 상기 구성 번호가 5이면 상기 최대 HARQ프로세스 수는 12이다. 상기 구성 번호가 6이면 상기 최대 HARQ프로세스 수는 5이다.

또한, 프로세서 (1701)는, 구성 번호가 L인 UL/DL 구성 방식에서 업링크 서브프레임n에서, 서브프레임n-k+10β에서 수신한 다운 링크 데이터에 대해 패드백하면, 서브프레임n-k+10β에서, 제3 피드백 타이밍 정보에 의해 나타난 서브프레임과 동일한 서브프레임을 결정한다. 상기 제3 피드백 타이밍 정보에 의해 나타난 서브프레임은, 처리 시간이 3 개의 서브프레임인 UE를 위해 설계한 피드백 타이밍에서, 구성 번호가 L인 UL/DL 구성 방식에서 업링크 서브프레임n에서 송신한 피드백 정보에 대응되는 다운 링크 데이터를 송신하는 서브프레임이다. 결정된 상기 동일한 서브프레임에 대해, 상기 처리 시간이 3 개의 서브프레임인 UE와 피드백 정보를 송신하는 PUCCH암시적 리소스를 공유한다. 서브프레임n-k+10β 중에서 결정된 상기 동일한 서브프레임 이외의 어느 하나의 서브프레임에 대해, 상위 계층 시그널링에 의해 나타난 피드백 정보를 송신하기 위한 PUCCH암시적 리소스를 결정하거나, 또는, 소정 규칙에 따라 피드백 정보를 송신하기 위한 PUCCH암시적 리소스를 결정한다.

구체적으로, 프로세서 (1701)는 서브프레임n-k+10β 중에서 결정된 상기 동일한 서브프레임 이외의 어느 하나의 서브프레임에 대해, 상위 계층 시그널링에 의해 나타난 상기 PUCCH암시적 리소스의 시작점을 결정하고, 상기 시작점과 상기 어느 하나의 서브프레임에서의 PDCCH 전송에 사용된 제1 CCE의 인덱스，피드백 정보를 송신하기 위한 PUCCH암시적 리소스를 결정한다. 상기 시작점은, 상기 처리 시간이 3 개의 서브프레임인 UE가 피드백 정보를 송신하기 위한 PUCCH암시적 리소스의 시작점과 상이하다.

여기서, 도17에서, 버스 아키텍처는 임의의 수량의 서로 접속하는 버스와 브릿지를 포함할 수 있으며, 구체적으로는 프로세서 (1701)를 비롯한 하나 혹은 복수의 프로세서 및 메모리 1702를 비롯한 메모리의 각 종 회로에 의해 연결된다. 버스 아키텍처는 주변 장치, 전류 차단 장치 및 전력 관리 회로 등과 같은 각 종 다른 회로를 한데다 연결할 수 있다. 이는 본 발명의 분야에서 주지되는 사항이므로서 더 이상 설명하지 않는다. 버스 인터페이스는 인터페이스를 제공한다. 상이한 UE에 대해, 사용자 인터페이스(1703)는 주변 연결 및 내부 연결을 만족할 수 있는 장치의 인터페이스일 수 있다. 연결된 장치는 키패드, 디스플레이, 스피커, 마이크로폰, 조이 스틱 등일 수 있으며, 이에 한정되지 않는다.

프로세서 (1701)는 버스 아키텍처과 일반 처리에 대한 관리를 담당하며, 메모리 1702는 프로세서 (1701)가 동작할 때 사용하는 데이터를 기억할 수 있다.

실시예18

본 발명의 실시예18는 네트워크 측 장치를 더 제공하고, 도18에 도시된 바와 같이, 상기 네트워크 측 장치에 있어서, 프로세서 (1801)는 메모리 1802에 저장된 프로그램을 판독하여, UE의 처리 능력을 결정하고, 상기 처리 능력은 상기 UE가 수신한 다운 링크 데이터를 처리하여 재전송할지 여부를 결정하는데에 걸린 처리 시간을 나타내고,

구체적으로, 프로세서 (1801)는 상기 처리 능력에 대응된 처리 시간이 3 개의 서브프레임인 경우, 상기 UE가 상기 다운 링크 데이터에 대해 패드백하는 제1 피드백 타이밍 정보를 결정한다. 상기 제1 피드백 타이밍 정보는 3GPP LTE Rel-13 및 이전 릴리스의 프로토콜에 정의된 피드백 타이밍 정보이다. 상기 처리 능력에 대응된 처리 시간이 3 개의 서브프레임보다 작은 경우, 상기 UE가 상기 다운 링크 데이터에 대해 패드백하는 제2 피드백 타이밍 정보를 결정한다. 상기 UE가 제2 피드백 타이밍 정보에 의해 나타난 피드백 타이밍에서 수신한 다운 링크 데이터에 대해 패드백하는 최대 시간 길이는, 제1 피드백 타이밍 정보에 의해 나타난 피드백 타이밍에서 수신한 다운 링크 데이터에 대해 패드백하는 최대 시간 길이보다 짧다.

구체적으로, 프로세서 (1801)는, 상기 처리 능력에 대응된 처리 시간이 2개의 서브프레임인 경우, 업링크 서브프레임n에서 서브프레임n-k+10β에서 수신한 다운 링크 데이터에 대해 패드백하는 것으로 결정하고, n<k일 때 β가 1이고, n≥k일 때 β는 0이다. 여기서, UL/DL 구성정보에 대응된 구성 번호가 0이면, n이3, 4, 8 또는 9일 때 k는 3이다.상기 UL/DL 구성정보에 대응된 구성 번호가 1이면， n이 2 또는 7일 때 k는 3과 6이다. n이 3 또는 8일 때 k는 3이다.상기 UL/DL 구성정보에 대응된 구성 번호가 2이면 n이 2 또는 7일 때 k는 7, 4, 3과 6이다.상기 UL/DL 구성정보에 대응된 구성 번호가 3이면 n이 2일 때 k는 7, 5와 6이다. n이 3일 때 k는 5와 4이다. n이 4일 때 k는 4와 3이다. 상기 UL/DL 구성정보에 대응된 구성 번호가 4이면 n이 2일 때 k는 8, 7, 6과 11이다. n이 3일 때 k는 6, 5, 4와 3이다.상기 UL/DL 구성정보에 대응된 구성 번호가 5이면 n이 2일 때 k는 12, 9, 8, 7, 5, 4, 3, 11과 6이다. 상기 UL/DL 구성정보에 대응된 구성 번호가 6이면 n이 2 또는 7일 때 k는 6이다. n이 3 또는 4일 때 k는 4이다. n이 8일 때 k는 3이고.

구체적으로, 프로세서 (1801)는 상기 처리 능력에 대응된 처리 시간이 하나의 서브프레임이면, 업링크 서브프레임n에서 서브프레임n-k+10β에서 수신한 다운 링크 데이터에 대해 패드백하는 것으로 결정하고, n<k일 때 β가 1이고, n≥k일 때 β는 0이다. 여기서, UL/DL 구성정보에 대응된 구성 번호가 0이면, n이 2, 3, 7 또는 8일 때 k는 2이고이다.상기 UL/DL 구성정보에 대응된 구성 번호가 1이면， n이 2 또는 7일 때 k는 3 및 2이다. n이 3 또는 8일 때 k는 2이고이다. 상기 UL/DL 구성정보에 대응된 구성 번호가 2이면 n이 2 또는 7일 때 k는 4, 3, 2 및 6이다.상기 UL/DL 구성정보에 대응된 구성 번호가 3이면 n이 2일 때 k는 7, 5와 6이다. n이 3일 때 k는 5와 4이다. n이 4일 때 k는 4와 3이다.상기 UL/DL 구성정보에 대응된 구성 번호가 4이면 n이 2일 때 k는 8, 7, 5와 6이다. n이 3일 때 k는 5, 4, 3과 2이다. 상기 UL/DL 구성정보에 대응된 구성 번호가 5이면 n이 2일 때 k는 9, 8, 7, 5, 4, 3, 2, 11과 6이다.상기 UL/DL 구성정보에 대응된 구성 번호가 6이면 n이 2, 3 또는 4일 때 k는 3이다. n이 7 또는 8일 때 k는 2이다.

또한, 프로세서 (1801)는 결정된 처리 능력 및 상기 UE의 UL/DL 구성정보에 따라 상기 UE가 상기 다운 링크 데이터에 대해 패드백할 때의 최대 HARQ프로세스 수를 결정한다.

구체적으로, 프로세서 (1801)는 상기 처리 능력에 대응된 처리 시간이 2 개의 서브프레임인 경우, 상기 UL/DL 구성정보에 대응된 구성 번호가 0이면, 상기 최대 HARQ프로세스 수는 3이다. 상기 구성 번호가 1이면 상기 최대 HARQ프로세스 수는 5이다. 상기 구성 번호가 2이면 상기 최대 HARQ프로세스 수는 8이다. 상기 구성 번호가 3이면 상기 최대 HARQ프로세스 수는 7이다. 상기 구성 번호가 4이면 상기 최대 HARQ프로세스 수는 10이다. 상기 구성 번호가 5이면 상기 최대 HARQ프로세스 수는 13이다. 상기 구성 번호가 6이면 상기 최대 HARQ프로세스 수는 5이다.

구체적으로, 프로세서 (1801)는 상기 처리 능력에 대응된 처리 시간이 하나의 서브프레임인 경우, 상기 UL/DL 구성정보에 대응된 구성 번호가 0이면, 상기 최대 HARQ프로세스 수는 2이다. 상기 구성 번호가 1이면 상기 최대 HARQ프로세스 수는 3이다. 상기 구성 번호가 2이면 상기 최대 HARQ프로세스 수는 6이다. 상기 구성 번호가 3이면 상기 최대 HARQ프로세스 수는 7이다. 상기 구성 번호가 4이면 상기 최대 HARQ프로세스 수는 8이다. 상기 구성 번호가 5이면 상기 최대 HARQ프로세스 수는 12이다. 상기 구성 번호가 6이면 상기 최대 HARQ프로세스 수는 5이다.

또한, 프로세서 (1801)는, 구성 번호가 L인 UL/DL 구성 방식에서 업링크 서브프레임n에서, 서브프레임n-k+10β에서 수신한 다운 링크 데이터에 대해 패드백하면, 서브프레임n-k+10β에서, 제3 피드백 타이밍 정보에 의해 나타난 서브프레임과 동일한 서브프레임을 결정한다. 상기 제3 피드백 타이밍 정보에 의해 나타난 서브프레임은, 처리 시간이 3 개의 서브프레임인 UE를 위해 설계한 피드백 타이밍에서, 구성 번호가 L인 UL/DL 구성 방식에서 업링크 서브프레임n에서 송신한 피드백 정보에 대응되는 다운 링크 데이터를 송신하는 서브프레임이고, 결정된 상기 동일한 서브프레임에 대해, 상기 처리 시간이 3 개의 서브프레임인 UE와 피드백 정보를 송신하는 PUCCH암시적 리소스를 공유한다；서브프레임n-k+10β 중에서 결정된 상기 동일한 서브프레임 이외의 어느 하나의 서브프레임에 대해, 상위 계층 시그널링에 의해 나타난 피드백 정보를 송신하기 위한 PUCCH암시적 리소스를 결정하거나, 또는, 소정 규칙에 따라 피드백 정보를 송신하기 위한 PUCCH암시적 리소스를 결정한다.

구체적으로, 프로세서 (1801)는, 서브프레임n-k+10β 중에서 결정된 상기 동일한 서브프레임 이외의 어느 하나의 서브프레임에 대해, 상위 계층 시그널링에 의해 나타난 상기 PUCCH암시적 리소스의 시작점을 결정하고, 상기 시작점과 상기 어느 하나의 서브프레임에서의 PDCCH 전송에 사용된 제1 CCE의 인덱스에 따라 피드백 정보를 송신하기 위한 PUCCH암시적 리소스를 결정한다. 상기 시작점은, 상기 처리 시간이 3 개의 서브프레임인 UE가 피드백 정보를 송신하기 위한 PUCCH암시적 리소스의 시작점과 상이하다.

여기서, 도18에서, 버스 아키텍처는 임의의 수량의 서로 접속하는 버스와 브릿지를 포함할 수 있으며, 구체적으로는 프로세서 (1801)를 비롯한 하나 혹은 복수의 프로세서 및 메모리 1802를 비롯한 메모리의 각 종 회로에 의해 연결된다. 버스 아키텍처는 주변 장치, 전류 차단 장치 및 전력 관리 회로 등과 같은 각 종 다른 회로를 한데다 연결할 수 있다. 이는 본 발명의 분야에서 주지되는 사항이므로서 더 이상 설명하지 않는다. 버스 인터페이스는 인터페이스를 제공한다. 프로세서 (1801)는 버스 아키텍처과 일반 처리에 대한 관리를 담당하며, 메모리 1802는 프로세서 (1801)가 동작할 때 사용하는 데이터를 기억할 수 있다.

따라서, 본 발명의 실시예에 따른 안에서, UE처리 능력의 상이함에 따라, 즉, UE가 수신한 다운 링크 데이터를 처리하여 재전송할지 여부를 결정하는데에 걸린 처리 시간의 상이함에 따라, UE가 다운 링크 데이터에 대한 패드백을 위한 피드백 타이밍 정보 각각을 결정한다. 이때 UE의 처리 시간이 단축되며 다운 링크 데이터에 대한 패드백을 위한 피드백 타이밍 정보가 이에 따라 변화하게되어, 다운 링크 데이터의 피드백이 달성되며 사용자 플레인의 지연 성능이 향상된다.

본 기술 분야내의 당업자들이 명백해야 할 것은, 본 출원의 실시예는 방법, 시스템, 또는 컴퓨터 프로그램 제품을 제공할 수 있다. 하여, 본 출원은 풀 하드웨어실시예, 풀 소프트웨어 실시예, 또는 소프트웨어 및 하드웨어 방면을 결합하는 실시예 형태를 사용할 수 있다. 또한, 본 출원은 하나 또는 다수의 컴퓨터 실행 가능 프로그램 코드를 포함한 컴퓨터 사용 가능 저장 메체(디스크 메모리, CD-ROM 및 광학 메모리를 포함하나 이에 한정되지 않는다)에서 실시된 컴퓨터 프로그램 제품 형식을 사용할 수 있다.

본 발명은 본 출원의 방법, 디바이스(장치) 및 컴퓨터 프로그램 제품의 흐름도 및/또는 블록도를 참조하여 설명하였다. 이해해야 할 것은 바로 컴퓨터 프로그램 명령으로 흐름도 및/또는 블록도중의 각 흐름 및/또는 블록, 및 흐름도 및/또는 블록도중의 흐름 및/또는 블록의 결합을 달성할 수 있는 것이다. 이러한 컴퓨터 프로그램 명령을 통용 컴퓨터, 전용 컴퓨터, 내장형 프로세서 또는 기타 프로그래머블 데이터 프로세스 디바이스의 프로세서에 제공하여 하나의 머신이 생성되도록 할 수 있으며, 이는 컴퓨터 또는 기타 프로그래머블 데이터 프로세스 디바이스의 프로세서로부터 수행한 명령을 통해 흐름도의 한개 흐름 및/또는 여러 흐름 및/또는 블록도의 한개 블록 및/또는 여러 블록에서 지정된 기능을 달성하도록 마련된 장치가 생성되도록 한다.

이러한 컴퓨터 프로그램 명령은 컴퓨터 또는 기타 프로그래머블 데이터 프로세스 디바이스를 유도하여 특정된 방식으로 작업하도록 하는 컴퓨터 가독 메모리에 저장될 수 있으며, 해당 컴퓨터 가독 메모리에 저장된 명령이 명령 장치를 포함한 제조품을 생성하도록 하며, 해당 명령 장치는 흐름도의 한개 흐름 및/또는 여러 흐름 및/또는 블록도의 한개 블록 및/또는 여러 블록에서 지정된 기능을 실행한다.

이러한 컴퓨터 프로그램 명령은 컴퓨터 또는 기타 프로그래머블 데이터 프로세스 디바이스에 장착될 수도 있으며, 이는 컴퓨터 또는 기타 프로그래머블 데이터 프로세스 디바이스에서 일련의 오퍼레이션 절차를 수행하여 컴퓨터가 실시하는 프로세스가 생성되도록 하며, 따라서 컴퓨터 또는 기타 프로그래머블 데이터 프로세스 디바이스에서 수행한 명령은 흐름도의 한개 흐름 및/또는 여러 흐름 및/또는 블록도의 한개 블록 및/또는 여러 블록에서 지정된 기능을 달성하도록 마련된 절차를 제공하도록 한다.

분명한 것은, 본 분야의 동상 지식을 가진 당업자들은 본 출원에 대해 각종 수정 및 변경을 실행하며 또한 본 출원의 주제 및 범위를 떠나지 않을 수 있다. 이렇게, 본 출원의 이러한 수정 및 변경이 본 출원의 청구항 및 동등 기술 범위내에 속하는 경우, 본 출원은 이러한 수정 및 변경을 포함하는 것을 의도한다.

Claims

상기 UE가 수신한 다운 링크 데이터를 처리하여 재전송할지 여부를 결정하는데에 걸린 처리 시간을 나타내는 사용자 장치(UE)의 처리 능력을 결정하는 단계； 및
결정된 처리 능력에 따라 상기 UE가 상기 다운 링크 데이터에 대한 패드백을 위한 피드백 타이밍 정보를 결정하는 단계를 포함하는 것을 특징으로 하는 다운 링크 데이터에 대한 패드백을 위한 방법.
제1항에 있어서,
결정된 처리 능력에 따라 상기 UE가 상기 다운 링크 데이터에 대한 패드백을 위한 피드백 타이밍 정보를 결정하는 경우,
상기 처리 능력에 대응된 처리 시간이 3 개의 서브프레임인 경우, 상기 UE가 상기 다운 링크 데이터에 대해 패드백하는 제1 피드백 타이밍 정보를 결정하고， 상기 제1 피드백 타이밍 정보는 제 3세대 파트너십 프로젝트 장기 발전 릴리스 13 (3GPP LTE Rel-13) 및 이전 릴리스의 프로토콜에 정의된 피드백 타이밍 정보이고,
상기 처리 능력에 대응된 처리 시간이 3 개의 서브프레임보다 작은 경우, 상기 UE가 상기 다운 링크 데이터에 대해 패드백하는 제2 피드백 타이밍 정보를 결정하고， 상기 UE가 제2 피드백 타이밍 정보에 의해 나타난 피드백 타이밍에서 수신한 다운 링크 데이터에 대해 패드백하는 최대 시간 길이는, 제1 피드백 타이밍 정보에 의해 나타난 피드백 타이밍에서 수신한 다운 링크 데이터에 대해 패드백하는 최대 시간 길이보다 짧은 것을 특징으로 하는 다운 링크 데이터에 대한 패드백을 위한 방법.
제2항에 있어서,
상기 처리 능력에 대응된 처리 시간이 3 개의 서브프레임보다 작은 경우, 상기 UE가 상기 다운 링크 데이터에 대한 패드백을 위한 피드백 타이밍 정보가 제2 피드백 타이밍 정보로서 결정할 때,
상기 처리 능력에 대응된 처리 시간이 2개의 서브프레임인 경우, 업링크 서브프레임n에서 서브프레임n-k+10β에서 수신한 다운 링크 데이터에 대해 패드백하는 것으로 결정하고, n<k일 때 β가 1이고, n≥k일 때 β는 0이고； 여기서,
UL/DL 구성정보에 대응된 구성 번호가 0이면, n이3, 4, 8 또는 9일 때 k는 3이고；
상기 UL/DL 구성정보에 대응된 구성 번호가 1이면， n이 2 또는 7일 때 k는 3과 6이고； n이 3 또는 8일 때 k는 3이고；
상기 UL/DL 구성정보에 대응된 구성 번호가 2이면 n이 2 또는 7일 때 k는 7, 4, 3과 6이고；
상기 UL/DL 구성정보에 대응된 구성 번호가 3이면 n이 2일 때 k는 7, 5와 6이고； n이 3일 때 k는 5와 4이고； n이 4일 때 k는 4와 3이고；
상기 UL/DL 구성정보에 대응된 구성 번호가 4이면 n이 2일 때 k는 8, 7, 6과 11이고； n이 3일 때 k는 6, 5, 4와 3이고；
상기 UL/DL 구성정보에 대응된 구성 번호가 5이면 n이 2일 때 k는 12, 9, 8, 7, 5, 4, 3, 11과 6이고；
상기 UL/DL 구성정보에 대응된 구성 번호가 6이면 n이 2 또는 7일 때 k는 6이고； n이 3 또는 4일 때 k는 4이고； n이 8일 때 k는 3인 것을 특징으로 하는 다운 링크 데이터에 대한 패드백을 위한 방법.
제2항에 있어서,
상기 처리 능력에 대응된 처리 시간이 3 개의 서브프레임보다 작은 경우, 상기 UE가 상기 다운 링크 데이터에 대한 패드백을 위한 피드백 타이밍 정보가 제2 피드백 타이밍 정보로서 결정할 때,
상기 처리 능력에 대응된 처리 시간이 하나의 서브프레임이면, 업링크 서브프레임n에서 서브프레임n-k+10β에서 수신한 다운 링크 데이터에 대해 패드백하는 것으로 결정하고, n<k일 때 β가 1이고, n≥k일 때 β는 0이고； 여기서,
UL/DL 구성정보에 대응된 구성 번호가 0이면, n이 2, 3, 7 또는 8일 때 k는 2이고；
상기 UL/DL 구성정보에 대응된 구성 번호가 1이면， n이 2 또는 7일 때 k는 3 및 2이고； n이 3 또는 8일 때 k는 2이고；
상기 UL/DL 구성정보에 대응된 구성 번호가 2이면 n이 2 또는 7일 때 k는 4, 3, 2 및 6이고；
상기 UL/DL 구성정보에 대응된 구성 번호가 3이면 n이 2일 때 k는 7, 5와 6이고； n이 3일 때 k는 5와 4이고； n이 4일 때 k는 4와 3이고；
상기 UL/DL 구성정보에 대응된 구성 번호가 4이면 n이 2일 때 k는 8, 7, 5와 6이고； n이 3일 때 k는 5, 4, 3과 2이고；
상기 UL/DL 구성정보에 대응된 구성 번호가 5이면 n이 2일 때 k는 9, 8, 7, 5, 4, 3, 2, 11과 6이고；
상기 UL/DL 구성정보에 대응된 구성 번호가 6이면 n이 2, 3 또는 4일 때 k는 3이고； n이 7 또는 8일 때 k는 2인 것을 특징으로 하는 다운 링크 데이터에 대한 패드백을 위한 방법.
제1항에 있어서,
결정된 처리 능력 및 상기 UE의 UL/DL 구성정보에 따라 상기 UE가 상기 다운 링크 데이터에 대해 패드백할 때의 최대 HARQ(Hybrid Automatic Repeat Request) 프로세스 수를 결정하는 것을 특징으로 하는 다운 링크 데이터에 대한 패드백을 위한 방법.
제5항에 있어서,
결정된 처리 능력 및 상기 UE의 UL/DL 구성정보에 따라 상기 UE가 상기 다운 링크 데이터에 대해 패드백할 때의 최대 HARQ프로세스 수를 결정하는 경우,
상기 처리 능력에 대응된 처리 시간이 2 개의 서브프레임인 경우, 상기 UL/DL 구성정보에 대응된 구성 번호가 0이면, 상기 최대 HARQ프로세스 수는 3이고； 상기 구성 번호가 1이면 상기 최대 HARQ프로세스 수는 5이고； 상기 구성 번호가 2이면 상기 최대 HARQ프로세스 수는 8이고； 상기 구성 번호가 3이면 상기 최대 HARQ프로세스 수는 7이고； 상기 구성 번호가 4이면 상기 최대 HARQ프로세스 수는 10； 상기 구성 번호가 5이면 상기 최대 HARQ프로세스 수는 13； 상기 구성 번호가 6이면 상기 최대 HARQ프로세스 수는 5인 것을 특징으로 하는 다운 링크 데이터에 대한 패드백을 위한 방법.
제5항에 있어서,
결정된 처리 능력 및 상기 UE의 UL/DL 구성정보에 따라 상기 UE가 상기 다운 링크 데이터에 대해 패드백할 때의 최대 HARQ프로세스 수를 결정하는 경우,
상기 처리 능력에 대응된 처리 시간이 하나의 서브프레임인 경우, 상기 UL/DL 구성정보에 대응된 구성 번호가 0이면, 상기 최대 HARQ프로세스 수는 2이고； 상기 구성 번호가 1이면 상기 최대 HARQ프로세스 수는 3이고； 상기 구성 번호가 2이면 상기 최대 HARQ프로세스 수는 6이고； 상기 구성 번호가 3이면 상기 최대 HARQ프로세스 수는 7이고； 상기 구성 번호가 4이면 상기 최대 HARQ프로세스 수는 8이고； 상기 구성 번호가 5이면 상기 최대 HARQ프로세스 수는 12이고； 상기 구성 번호가 6이면 상기 최대 HARQ프로세스 수는 5인 것을 특징으로 하는 다운 링크 데이터에 대한 패드백을 위한 방법.
제1항에 있어서,
상기 UE가 상기 다운 링크 데이터에 대한 패드백을 위한 피드백 타이밍 정보를 결정한 후, 또한,
구성 번호가 L인 UL/DL 구성 방식에서 업링크 서브프레임n에서, 서브프레임n-k+10β에서 수신한 다운 링크 데이터에 대해 패드백하면,
서브프레임n-k+10β에서, 제3 피드백 타이밍 정보에 의해 나타난 서브프레임과 동일한 서브프레임을 결정하고,
상기 제3 피드백 타이밍 정보에 의해 나타난 서브프레임은, 처리 시간이 3 개의 서브프레임인 UE를 위해 설계한 피드백 타이밍에서, 구성 번호가 L인 UL/DL 구성 방식에서 업링크 서브프레임n에서 송신한 피드백 정보에 대응되는 다운 링크 데이터를 송신하는 서브프레임이고,
결정된 상기 동일한 서브프레임에 대해, 상기 처리 시간이 3 개의 서브프레임인 UE와 함께 피드백 정보를 송신하는 물리 업링크 제어 채널(PUCCH)암시적 리소스를 공유하고,
서브프레임n-k+10β 중에서 결정된 상기 동일한 서브프레임 이외의 어느 하나의 서브프레임에 대해, 상위 계층 시그널링에 의해 나타난 피드백 정보를 송신하기 위한 PUCCH암시적 리소스를 결정하거나, 또는, 소정 규칙에 따라 피드백 정보를 송신하기 위한 PUCCH암시적 리소스를 결정하는 것을 특징으로 하는 다운 링크 데이터에 대한 패드백을 위한 방법.
제8항에 있어서,
서브프레임n-k+10β 중에서 결정된 상기 동일한 서브프레임 이외의 어느 하나의 서브프레임에 대해, 소정 규칙에 따라 피드백 정보를 송신하기 위한 PUCCH암시적 리소스를 결정하는 경우,
서브프레임n-k+10β 중에서 결정된 상기 동일한 서브프레임 이외의 어느 하나의 서브프레임에 대해, 상위 계층 시그널링에 의해 나타난 상기 PUCCH암시적 리소스의 시작점을 결정하고, 상기 시작점과 상기 어느 하나의 서브프레임에서의 물리 다운 링크 제어 채널(PDCCH) 전송에 사용되는 제1 제어 채널 요소(CCE)의 인덱스에 따라, 피드백 정보를 송신하기 위한 PUCCH암시적 리소스를 결정하고,
상기 시작점은, 상기 처리 시간이 3 개의 서브프레임인 UE가 피드백 정보를 송신하기 위한 PUCCH암시적 리소스의 시작점과 상이하는 것을 특징으로 하는 다운 링크 데이터에 대한 패드백을 위한 방법.
수신한 다운 링크 데이터를 처리하여 재전송할지 여부를 결정하는데에 걸린 처리 시간을 나타낸 사용자 장치(UE)의 처리 능력을 결정하도록 구성된 처리 모듈; 및
결정된 처리 능력에 따라 상기 UE가 상기 다운 링크 데이터에 대한 패드백을 위한 피드백 타이밍 정보를 결정하도록 구성된 피드백 모듈을 포함하고，
상기 처리 능력은 상기 UE가의미하는 것을 특징으로 하는 다운 링크 데이터에 대한 패드백을 위한 장치.
제10항에 있어서,
상기 피드백 모듈은,
상기 처리 능력에 대응된 처리 시간이 3 개의 서브프레임인 경우, 상기 UE가 상기 다운 링크 데이터에 대해 패드백하는 제1 피드백 타이밍 정보를 결정하고， 상기 제1 피드백 타이밍 정보는 제 3세대 파트너십 프로젝트 장기 발전 릴리스 13 (3GPP LTE Rel-13) 및 이전 릴리스의 프로토콜에 정의되어 있는 피드백 타이밍 정보이고,
상기 처리 능력에 대응된 처리 시간이 3 개의 서브프레임보다 작은 경우, 상기 UE가 상기 다운 링크 데이터에 대해 패드백하는 제2 피드백 타이밍 정보를 결정하고， 상기 UE가 제2 피드백 타이밍 정보에 의해 나타난 피드백 타이밍에서 수신한 다운 링크 데이터에 대해 패드백하는 최대 시간 길이는, 제1 피드백 타이밍 정보에 의해 나타난 피드백 타이밍에서 수신한 다운 링크 데이터에 대해 패드백하는 최대 시간 길이보다 짧은 것을 특징으로 하는 다운 링크 데이터에 대한 패드백을 위한 장치.
제11항에 있어서,
상기 피드백 모듈은,
상기 처리 능력에 대응된 처리 시간이 2개의 서브프레임인 경우, 업링크 서브프레임n에서 서브프레임n-k+10β에서 수신한 다운 링크 데이터에 대해 패드백하는 것으로 결정하고, n<k일 때 β가 1이고, n≥k일 때 β는 0이고； 여기서,
UL/DL 구성정보에 대응된 구성 번호가 0이면, n이3, 4, 8 또는 9일 때 k는 3이고；
상기 UL/DL 구성정보에 대응된 구성 번호가 1이면， n이 2 또는 7일 때 k는 3과 6이고； n이 3 또는 8일 때 k는 3이고；
상기 UL/DL 구성정보에 대응된 구성 번호가 2이면 n이 2 또는 7일 때 k는 7, 4, 3과 6이고；
상기 UL/DL 구성정보에 대응된 구성 번호가 3이면 n이 2일 때 k는 7, 5와 6이고； n이 3일 때 k는 5와 4이고； n이 4일 때 k는 4와 3이고；
상기 UL/DL 구성정보에 대응된 구성 번호가 4이면 n이 2일 때 k는 8, 7, 6과 11이고；n이 3일 때 k는 6, 5, 4와 3이고；
상기 UL/DL 구성정보에 대응된 구성 번호가 5이면 n이 2일 때 k는 12, 9, 8, 7, 5, 4, 3, 11과 6이고；
상기 UL/DL 구성정보에 대응된 구성 번호가 6이면 n이 2 또는 7일 때 k는 6이고； n이 3 또는 4일 때 k는 4이고； n이 8일 때 k는 3인 것을 특징으로 하는 다운 링크 데이터에 대한 패드백을 위한 장치.
제11항에 있어서,
상기 피드백 모듈은,
상기 처리 능력에 대응된 처리 시간이 하나의 서브프레임이면, 업링크 서브프레임n에서 서브프레임n-k+10β에서 수신한 다운 링크 데이터에 대해 패드백하는 것으로 결정하고, n<k일 때 β가 1이고, n≥k일 때 β는 0이고； 여기서,
UL/DL 구성정보에 대응된 구성 번호가 0이면, n이 2, 3, 7 또는 8일 때 k는 2이고；
상기 UL/DL 구성정보에 대응된 구성 번호가 1이면， n이 2 또는 7일 때 k는 3 및 2이고； n이 3 또는 8일 때 k는 2이고；
상기 UL/DL 구성정보에 대응된 구성 번호가 2이면 n이 2 또는 7일 때 k는 4, 3, 2 및 6이고；
상기 UL/DL 구성정보에 대응된 구성 번호가 3이면 n이 2일 때 k는 7, 5와 6이고； n이 3일 때 k는 5와 4이고； n이 4일 때 k는 4와 3이고；
상기 UL/DL 구성정보에 대응된 구성 번호가 4이면 n이 2일 때 k는 8, 7, 5와 6이고； n이 3일 때 k는 5, 4, 3과 2이고；
상기 UL/DL 구성정보에 대응된 구성 번호가 5이면 n이 2일 때 k는 9, 8, 7, 5, 4, 3, 2, 11과 6이고；
상기 UL/DL 구성정보에 대응된 구성 번호가 6이면 n이 2, 3 또는 4일 때 k는 3이고； n이 7 또는 8일 때 k는 2이고. 하는 것을 특징으로 하는 다운 링크 데이터에 대한 패드백을 위한 장치.
제10항에 있어서,
결정된 처리 능력 및 상기 UE의 UL/DL 구성정보에 따라 상기 UE가 상기 다운 링크 데이터에 대해 패드백할 때의 최대 HARQ(Hybrid Automatic Repeat Request) 프로세스 수를 결정하도록 구성된 프로세스 수 결정 모듈을 더 포함하는 것을 특징으로 하는 다운 링크 데이터에 대한 패드백을 위한 장치.
제14항에 있어서,
상기 프로세스 수 결정 모듈은,
상기 처리 능력에 대응된 처리 시간이 2 개의 서브프레임인 경우, 상기 UL/DL 구성정보에 대응된 구성 번호가 0이면, 상기 최대 HARQ프로세스 수는 3이고； 상기 구성 번호가 1이면 상기 최대 HARQ프로세스 수는 5이고； 상기 구성 번호가 2이면 상기 최대 HARQ프로세스 수는 8이고； 상기 구성 번호가 3이면 상기 최대 HARQ프로세스 수는 7이고； 상기 구성 번호가 4이면 상기 최대 HARQ프로세스 수는 10； 상기 구성 번호가 5이면 상기 최대 HARQ프로세스 수는 13； 상기 구성 번호가 6이면 상기 최대 HARQ프로세스 수는 5인 것을 특징으로 하는 다운 링크 데이터에 대한 패드백을 위한 장치.
제14항에 있어서,
상기 프로세스 수 결정 모듈은,
상기 처리 능력에 대응된 처리 시간이 하나의 서브프레임인 경우, 상기 UL/DL 구성정보에 대응된 구성 번호가 0이면, 상기 최대 HARQ프로세스 수는 2이고； 상기 구성 번호가 1이면 상기 최대 HARQ프로세스 수는 3이고； 상기 구성 번호가 2이면 상기 최대 HARQ프로세스 수는 6이고； 상기 구성 번호가 3이면 상기 최대 HARQ프로세스 수는 7이고； 상기 구성 번호가 4이면 상기 최대 HARQ프로세스 수는 8이고； 상기 구성 번호가 5이면 상기 최대 HARQ프로세스 수는 12이고； 상기 구성 번호가 6이면 상기 최대 HARQ프로세스 수는 인 것을 특징으로 하는 다운 링크 데이터에 대한 패드백을 위한 장치.
제10항에 있어서,
구성번호가 L인 UL/DL 구성 방식에서 업링크 서브프레임n에서, 서브프레임n-k+10β에서 수신한 다운 링크 데이터에 대해 패드백하면,
서브프레임n-k+10β에서, 제3 피드백 타이밍 정보에 의해 나타난 서브프레임과 동일한 서브프레임을 결정하고；
결정된 상기 동일한 서브프레임에 대해, 상기 처리 시간이 3 개의 서브프레임인 UE와 함께 피드백 정보를 송신하는 물리 업링크 제어 채널(PUCCH)암시적 리소스를 공유하고；
서브프레임n-k+10β 중에서 결정된 상기 동일한 서브프레임 이외의 어느 하나의 서브프레임에 대해, 상위 계층 시그널링에 의해 나타난 피드백 정보를 송신하기 위한 PUCCH암시적 리소스를 결정하거나, 또는, 소정 규칙에 따라 피드백 정보를 송신하기 위한 PUCCH암시적 리소스를 결정하도록 구성된 리소스 결정 모듈을 더 포함하고,
상기 제3 피드백 타이밍 정보에 의해 나타난 서브프레임는, 처리 시간이 3 개의 서브프레임인 UE를 위해 설계한 피드백 타이밍에서 구성 번호가 L인 UL/DL 구성 방식에서 업링크 서브프레임n에서 송신한 피드백 정보에 대응되는 다운 링크 데이터를 송신하는 서브프레임을 가리키는 것을 특징으로 하는 다운 링크 데이터에 대한 패드백을 위한 장치.
제17항에 있어서,
상기 리소스 결정 모듈은,
서브프레임n-k+10β 중에서 결정된 상기 동일한 서브프레임 이외의 어느 하나의 서브프레임에 대해, 상위 계층 시그널링에 의해 나타난 상기 PUCCH암시적 리소스의 시작점을 결정하고, 상기 시작점과 상기 어느 하나의 서브프레임에서의 물리 다운 링크 제어 채널(PDCCH) 전송에 사용되는 제1 제어 채널 요소(CCE)의 인덱스에 따라, 피드백 정보를 송신하기 위한 PUCCH암시적 리소스를 결정하고； 상기 시작점은, 상기 처리 시간이 3 개의 서브프레임인 UE가 피드백 정보를 송신하기 위한 PUCCH암시적 리소스의 시작점과 상이하는 것을 특징으로 하는 다운 링크 데이터에 대한 패드백을 위한 장치.
메모리에 저장되 프로그램을 판독하여 UE의 처리 능력을 결정하고, 결정된 처리 능력에 따라 상기 UE가 상기 다운 링크 데이터에 대해 패드백을 하기 위한 피드백 타이밍 정보를 결정하는 프로세서를 포함하고,
상기 처리 능력은 상기 UE가 수신한 다운 링크 데이터를 처리하여 재전송할지 여부를 결정하는데에 걸린 처리 시간을 나타내는 것을 특징으로 하는 사용자 장치(UE).
메모리에 저장되 프로그램을 판독하여 UE의 처리 능력을 결정하고, 결정된 처리 능력에 따라 상기 UE가 상기 다운 링크 데이터에 대해 패드백을 하기 위한 피드백 타이밍 정보를 결정하는 프로세서를 포함하고,
상기 처리 능력은 상기 UE가 수신한 다운 링크 데이터를 처리하여 재전송할지 여부를 결정하는데에 걸린 처리 시간을 나타내는 것을 특징으로 하는 네트워크 측 장치.