KR20190030635A - Esd 내성이 우수한 적층세라믹 콘덴서 - Google Patents

Esd 내성이 우수한 적층세라믹 콘덴서 Download PDF

Info

Publication number
KR20190030635A
KR20190030635A KR1020180127050A KR20180127050A KR20190030635A KR 20190030635 A KR20190030635 A KR 20190030635A KR 1020180127050 A KR1020180127050 A KR 1020180127050A KR 20180127050 A KR20180127050 A KR 20180127050A KR 20190030635 A KR20190030635 A KR 20190030635A
Authority
KR
South Korea
Prior art keywords
mlcc
ceramic
electrode
electrodes
external electrodes
Prior art date
Application number
KR1020180127050A
Other languages
English (en)
Inventor
최광휘
김선기
송인엽
조성수
이상환
Original Assignee
조인셋 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조인셋 주식회사 filed Critical 조인셋 주식회사
Priority to KR1020180127050A priority Critical patent/KR20190030635A/ko
Publication of KR20190030635A publication Critical patent/KR20190030635A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/22Electrostatic or magnetic shielding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Elimination Of Static Electricity (AREA)

Abstract

외부전극으로부터 연장된 전극 팁을 형성하여 이를 통해 유입된 ESD를 유도 방전할 수 있는 MLCC가 개시된다. 상기 MLCC는, 유전체 세라믹, 상기 세라믹 내부에 매립된 내부전극, 및 상기 내부전극과 전기적으로 연결되도록 상기 세라믹의 대향하는 양단에 형성된 외부전극을 포함하고, 상기 외부전극 간의 거리는 상기 내부전극 간의 수평거리보다 짧게 형성되어 외부에서 유입되는 정전기가 상기 세라믹의 표면으로 유도하여 방전한다.

Description

ESD 내성이 우수한 적층세라믹 콘덴서{MLCC having high ESD withstanding}
본 발명은 ESD 내성이 우수한 MLCC에 관련한다.
이론적으로 커패시터의 단위두께당 유전체 강도(dielectric strength)는 50 ~ 100 V/㎛이다. 일반적인 MLCC 제조 공정에서, 유전체 종류, 전극 설계 조건, 소성 조건 및 정전용량 등의 설계 변수에 따라서 유전체 강도는 20 ~ 50V/㎛ 범위로 감소될 수 있다.
전자 회로 내의 I/O 핀 등에서는 종종 ESD 보호소자로서 MLCC가 사용되고 있는데, MLCC는 유입되는 ESD 내에 포함된 전기적인 전하를 커패시터의 유전체 내에 분산 축적하는 과정을 통해 과도 전압을 감쇄하며, MLCC 자체의 내성을 유지하게 된다. 즉, 높은 정전용량을 가질수록 MLCC의 ESD에 대한 전압 감쇄 능력과 내성은 증가한다고 볼 수 있으며, 정전용량이 1.0㎋ 이상인 경우 효율적이다.
RF 신호라인에서는 고주파 신호에 대한 간섭 현상이 배제되어야 하므로, 주변 회로를 구성할 때 약 100㎊ 이하의 MLCC 등이 사용되고 있다. 이 경우, 상술한 바와 같이, MLCC 내부의 ESD 내의 전기적 전하를 분산 축적하는 데에는 제한적이며, 접촉 방전 10kV 인가 환경에서 절연파괴가 발생되는 사례가 존재한다.
특히, 메탈 케이스를 보유하는 휴대기기에서 상기와 같은 MLCC는 회로에 직렬로 연결되어 있으며, 통상적인 회로와 MLCC에 의해 절연 상태가 유지되어 충전 중에 발생될 수 있는 전기적인 쇼트 위험으로부터 인체를 보호하는 감전 방지의 역할을 하기 때문에, 상술한 바와 같이, 해당 회로에서 ESD 유입에 따라서 MLCC의 절연파괴가 발생되는 것은 매우 위험할 수 있다.
따라서, ESD에 대해 내성을 가지는 MLCC의 필요성이 요구되고 있으며, 이러한 대책으로서, 종래에는 MLCC 내부에 미세한 크기의 에어 갭(air gap) 공간을 개재하여 전극을 구성함으로써, 스파크 갭(spark gap) 타입의 서프레서를 보유한 복합 소자가 대안으로 제시되어 왔다.
하지만, 상기한 소자는 일반적인 스파크 갭 스위치 등과 같이 에어 갭 내부에 불활성 기체가 포함되지 않기 때문에, 반복적인 ESD 유입 및 방전 과정에서 미세한 크기의 에어 갭이 오염되면서 신뢰성 측면의 문제가 지적되어 왔다.
상술한 서프레서 타입의 소자를 대신하여, ESD 보호 능력이 우수한 칩 배리스터(이하, MLV)와 MLCC를 원 칩(one chip)으로 적층한 복합 소자가 대안으로 제시되고 있다. 상기한 복합 소자는 배리스터에 의한 ESD 유도 방전을 통해 MLCC의 안정적인 회로 동작을 기대할 수 있다. 다만, 상기한 MLV-MLCC 접합 소자는 1005[metric] 이하의 소형 칩 소자로 제조하는데 있어서는, 특성 및 공정을 제어하는데 많은 비용이 수반된다는 단점이 있어서 경제적으로 생산, 공급하는데 어려움이 있다. 특히, 300V 이상의 높은 내전압이 요구되는 경우, 통상적인 저전압 MLV에서와 같은 내부 전극 간 거리를 조정하는 설계 방법이 적용되기 어렵다.
이와 더불어, MLV의 ESD 보호능력은 대응되는 전극 간 배리스터 세라믹의 체적과 연관되므로, 낮은 두께의 MLV에서는 정상적인 ESD 보호 능력을 기대하기 어렵다. 특히, 0603[metric]의 복합 소자가 요구되는 경우, MLV의 두께는 더욱 낮게 관리되기 때문에 10kV 정도의 ESD 보호 능력을 위해서는 통상적인 설계로는 해결하는데 제한되며, 새로운 설계 방법이 고안되어야 한다.
본 발명의 목적은 높은 ESD 내성을 가지는 MLCC를 제공하는 것이다.
본 발명의 다른 목적은, 1㎋ 미만의 낮은 정전용량을 가지는 소형 MLCC에서도 정전기 방전에 의한 절연 파괴가 없는 MLCC를 제공하는 것이다.
본 발명의 다른 목적은, 내부전극의 배열구조를 특화함으로써 MLCC 내부의 절연성을 높게 하여 높은 ESD 내성을 가지는 MLCC를 제공하는 것이다.
본 발명의 다른 목적은, MLCC 표면에 외부전극으로부터 연장된 전극 팁을 형성하여 이를 통해 유입된 ESD를 유도 방전할 수 있는 ESD 내성을 가지는 MLCC를 제공하는 것이다.
본 발명의 일 측면에 의하면, 유전체 세라믹, 상기 세라믹 내부에 매립된 내부전극, 및 상기 내부전극과 전기적으로 연결되도록 상기 세라믹의 대향하는 양단에 형성된 외부전극을 포함하고, 상기 외부전극 간의 거리는 상기 내부전극 간의 거리보다 짧게 형성되어 외부에서 유입되는 정전기가 상기 세라믹의 표면으로 유도하여 방전하는 것을 특징으로 하는 적층세라믹 콘덴서가 제공된다.
본 발명의 다른 측면에 의하면, 유전체 세라믹, 상기 세라믹 내부에 매립된 내부전극, 및 상기 내부전극과 전기적으로 연결되도록 상기 세라믹의 대향하는 양단에 형성된 외부전극을 포함하고, 상기 세라믹의 상면에서 길이방향 전체에 걸쳐 일정한 폭과 깊이를 갖는 그루우브가 연장 형성되고, 상기 그루우브의 양단으로부터 일정한 길이를 갖는 연장 외부전극이 상기 그루우브의 바닥에 형성되고 상기 외부전극과 전기적으로 연결되며, 상기 연장 외부전극 간 거리는 상기 외부전극 간 거리와 상기 내부전극 간 거리보다 작은 것을 특징으로 하는 적층세라믹 콘덴서가 제공된다.
본 발명의 다른 측면에 의하면, 유전체 세라믹, 상기 세라믹 내부에 매립된 내부전극, 및 상기 내부전극과 전기적으로 연결되도록 상기 세라믹의 대향하는 양단에 형성된 외부전극을 포함하고, 상기 세라믹의 상면에 대향하는 한 쌍의 그루우브가 양단으로부터 일정한 길이로 형성되고, 상기 그루우브 각각의 바닥에 연장 외부전극이 형성되어 상기 외부전극과 전기적으로 연결되며, 상기 연장 외부전극 간 거리는 상기 내부전극 간 거리와 상기 외부전극 간 거리보다 작게 형성되는 것을 특징으로 하는 적층세라믹 콘덴서가 제공된다.
바람직하게. 상기 그루우브 중간에 폭 방향으로 길게 연장하는 다른 그루우브가 형성되고, 상기 다른 그루우브는 상기 연장 외부전극 간에 반복적인 정전기 방전이 발생할 때, 상기 세라믹 표면에 발생할 수 있는 연결된 오염으로부터 이격하는 역할을 한다.
본 발명의 다른 측면에 의하면, 유전체 세라믹, 상기 세라믹 내부에 매립된 내부전극, 및 상기 내부전극과 전기적으로 연결되도록 상기 세라믹의 대향하는 양단에 형성된 외부전극을 포함하고, 한 쌍의 그루우브가 상기 세라믹의 상면에서 양단으로부터 이격되어 상기 외부전극과 중첩되도록 형성되고, 상기 그루우브 바닥에 상기 외부전극과 전기적으로 연결되는 연장 외부전극이 형성되며, 상기 연장 외부전극 간 거리는 상기 내부전극 간 거리와 상기 외부전극 간 거리보다 작은 것을 특징으로 하는 적층세라믹 콘덴서가 제공된다.
본 발명의 다른 측면에 따르면, 유전체 세라믹; 상기 세라믹 내부에 매립된 내부전극; 상기 세라믹 상면에 형성된 연장 외부전극; 상기 연장 외부전극에 대응하여 관통구멍이 형성되고, 상기 세라믹 상면에 적층되는 유전체 시트; 및 상기 내부전극 및 상기 연장 외부전극과 전기적으로 연결되도록 상기 세라믹의 대향하는 양단에 형성된 외부전극을 포함하고, 상기 유전체 시트의 적층에 의해 상기 관통구멍은 그루우브로 되고, 상기 그루우브는 상기 세라믹 상면에서 단부로부터 이격되어 상기 외부전극과 중첩되며, 상기 연장 외부전극 간 거리는 상기 내부전극 간 거리와 상기 외부전극 간 거리보다 작은 것을 특징으로 하는 적층세라믹 콘덴서에 의해 달성된다.
바람직하게, 상기 그루우브의 깊이는 상기 세라믹 두께의 1/3 이내일 수 있다.
바람직하게, 상기 세라믹의 상면과 하면 중 어느 한 면의 색상을 다르게 하거나 구분 마킹이 추가될 수 있다.
상기한 구조에 의하면, MLCC 표면에 외부전극으로부터 연장된 전극 팁을 형성하여 이를 통해 유입된 ESD를 유도 방전할 수 있다.
특히, 1㎋ 미만의 낮은 정전용량을 가지는 소형 MLCC에서도 정전기 방전에 의한 절연 파괴를 방지할 수 있다.
도 1(a)은 본 발명의 일 실시 예에 따른 MLCC의 외관을 나타내고, 도 1(b)은 b-b를 따라 절단한 단면도이고, 도 1(c)은 c-c를 따라 절단한 단면도이다.
도 2(a)는 본 발명의 다른 실시 예에 따른 MLCC의 외관을 나타내고, 도 2(b)는 b-b를 따라 절단한 단면도이고, 도 2(c)는 c-c를 따라 절단한 단면도이다.
도 3(a)은 본 발명의 다른 실시 예에 따른 MLCC의 외관을 나타내고, 도 3(b)는 b-b를 따라 절단한 단면도이다.
도 4(a)는 본 발명의 다른 실시 예에 따른 MLCC의 외관을 나타내고, 도 4(b)는 b-b를 따라 절단한 단면도이다.
도 5(a)는 도 3의 변형 예에 따른 MLCC의 외관을 나타내고, 도 5(b)는 b-b를 따라 절단한 단면도이다.
도 6(a)은 본 발명의 다른 실시 예에 따른 MLCC의 세라믹 본체를 나타내고, 6(b)은 MLCC의 외관을 나타내고, 도 6(c)은 c-c를 따라 절단한 단면도이다.
본 발명에서 사용되는 기술적 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아님을 유의해야 한다. 또한, 본 발명에서 사용되는 기술적 용어는 본 발명에서 특별히 다른 의미로 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 의미로 해석되어야 하며, 과도하게 포괄적인 의미로 해석되거나 과도하게 축소된 의미로 해석되지 않아야 한다. 또한, 본 발명에서 사용되는 기술적인 용어가 본 발명의 사상을 정확하게 표현하지 못하는 잘못된 기술적 용어일 때에는, 당업자가 올바르게 이해할 수 있는 기술적 용어로 대체되어 이해되어야 할 것이다. 또한, 본 발명에서 사용되는 일반적인 용어는 사전에 정의되어 있는 바에 따라, 또는 전후 문맥상에 따라 해석되어야 하며, 과도하게 축소된 의미로 해석되지 않아야 한다.
이하, 첨부된 도면을 참조하여 본 발명의 구체적인 실시 예를 상세하게 설명한다.
도 1(a)은 본 발명의 일 실시 예에 따른 MLCC의 외관을 나타내고, 도 1(b)은 b-b를 따라 절단한 단면도이고, 도 1(c)은 c-c를 따라 절단한 단면도이다.
유전체 세라믹(100)의 내부에는 외부전극(130, 131)에 전기적으로 연결되는 내부전극(110a ~ 110d)이 있다.
유전체 세라믹(100)의 대향하는 양단에 형성된 2개의 외부전극(130, 131)은 상면과 하면에서 각각 d1, d2만큼 이격되어 있으며, 내부전극 간 수평 거리 L2, L3보다 가깝게 형성된다.
외부전극(130, 131)은 유전체 세라믹(100)의 양단을 액상의 전도성 페이스트 내에 디핑하여 형성하게 되는데, 이때 세라믹(100)의 표면에서 일정 거리 BW1 내지 BW4만큼의 외부전극(130, 131)이 형성된다. 세라믹 표면에 형성되는 외부전극의 형상은 적용되는 페이스트의 성질과 세라믹을 디핑하는 깊이 등에 따라서 다양하게 나타날 수 있다.
도 1(b)에서, 수평 방향으로 형성되는 내부전극 간 거리 L2, L3보다 외부전극 간의 거리 d1, d2를 가깝게 형성함으로써, 외부에서 유입되는 정전기를 유전체 세라믹(100)의 내부가 아닌 표면으로 유도하여 방전할 수 있게 된다.
상기와 같은 구조에 의한 효과는, 1005 [metric] 사이즈 이하의 소형 MLCC에서 유효하며, 특히 0603 [metric]에서는 유전체 세라믹(100)의 길이 L1이 0.6㎜이기 때문에 유입된 정전기의 유도 방전이 효율적일 수 있다.
또한, 상기와 같이 수평 방향으로 내부 전극이 형성되는 MLCC에서, 유전상수가 높은 유전체를 적용함으로써 정전용량을 다양하게 구현할 수 있다.
바람직하게, 유전상수가 3,000 ~ 20,000의 X7R 내지 Y5V 등의 EIA Class 2 유전체를 적용할 수 있다.
도 1(b)에서, 외부전극에 연결되는 내부전극의 개수와 내부전극 간 거리 L2, L3을 조정함으로써, 유전체 종류의 변화 없이 정전용량의 조정이 가능하다. 이때, 내부전극 간 거리 L2, L3는 최소 d1, d2 이상으로 설계되는 것이 바람직하다.
도 2(a)는 본 발명의 다른 실시 예에 따른 MLCC의 외관을 나타내고, 도 2(b)는 b-b를 따라 절단한 단면도이고, 도 2(c)는 c-c를 따라 절단한 단면도이다.
유전체 세라믹(100)의 상면에서 길이방향 전체에 걸쳐 일정한 폭과 깊이를 갖는 그루우브(140)가 연장 형성된다.
그루우브(140)의 양단으로부터 일정한 길이를 갖는 한 쌍의 연장 외부전극(130a, 131a)이 그루우브(140)의 바닥에 형성되고 외부전극(130, 131)과 전기적으로 연결된다.
그루우브(140) 내에 형성되는 한 쌍의 연장 외부전극(130a, 131a) 간 거리 d3는 유전체 세라믹(100)의 하면에 형성되는 외부전극(130, 131) 간 거리 d4보다 작고, 내부전극 간 거리 L2, L3보다 가깝게 설계되며 다음의 관계식을 가진다.
d3 < d4 < L2, L3
상기와 같은 관계식은, MLCC에 정전기가 유입되는 경우, 상면에 형성된 연장 외부전극(130a, 131a)으로 정전기 방전을 우선적으로 유도하게 되며, MLCC의 절연성을 유지하는데 효과를 가진다.
유전체 세라믹(100)의 양단에 외부전극(130, 131)을 형성할 때, 상술한 바와 같은 디핑 방법이 적용되며, 액상의 전도성 페이스트는 그루우브(140)를 통해 일정 길이만큼 흘러 일정 두께 이상으로 형성된다. 그루우브(140) 내부의 연장 외부전극(130a, 131a)의 두께는 액상 페이스트의 종류 및 디핑 작업 방식에 따라서 다양하게 관리할 수 있으며, 최대 두께는 그루우브(140)의 깊이보다 작게 형성된다.
유전체 세라믹 표면상에는 인쇄법 등과 같은 공정을 적용하여 상기와 유사하게 첨단 형태의 외부전극을 형성할 수도 있다. 다만, 이 경우, 형성되는 외부전극의 두께는 인쇄 스크린 사양에 의해 결정될 수 있으며, 본연의 목적인 정전기 방전 전극용으로 사용되기 위해서는 최소 3㎛ 이상으로 구성되어야 한다.
도 2(c)에 있어서, 그루우브(140)의 깊이 GD는 MLCC 두께 T의 1/3 이내일 수 있다. 상기한 깊이 GD는 연장 외부전극(130a, 131a)의 두께에 영향을 주며, 연장 외부전극의 형성 목적인 정전기 유도 방전에 문제가 없을 정도이면, 그루우브(140)의 최소 깊이는 별도로 제한되지 않는다.
도 3(a)은 본 발명의 다른 실시 예에 따른 MLCC의 외관을 나타내고, 도 3(b)은 b-b를 따라 절단한 단면도이다.
유전체 세라믹(100)의 상면에 대향하는 한 쌍의 그루우브(141, 142)가 양단으로부터 일정한 길이로 형성되고, 그루우브(141, 142)의 바닥에 연장 외부전극(130b, 131b)가 형성되어 외부전극(130, 131)과 전기적으로 연결되어 있다.
상기한 구조는 도 2의 그루우브(140) 형태와는 상이한 것으로서, 연장 외부전극(130b, 131b)의 길이를 효율적으로 제어할 수 있다는 장점을 갖는다.
각 그루우브(141, 142)에 의해 형성된 연장 외부전극(130b, 131b) 간 거리 d5는 내부전극 간 거리 L2, L3 및 유전체 세라믹(100)의 하면의 외부전극 간 거리 d4보다 작게 형성되는 것이 특징이며 다음과 같은 관계식을 가진다.
d5 < d4 < L2, L3
도 4(a)는 본 발명의 다른 실시 예에 따른 MLCC의 외관을 나타내고, 도 4(b)는 b-b를 따라 절단한 단면도이다.
한 쌍의 그루우브(143, 144)가 유전체 세라믹(100)의 상면에서 외부전극(130, 131)과 중첩되도록 양단으로부터 이격되어 형성된다.
이러한 구조는, 도 2와 3의 그루우브(140, 141, 142)와 달리 칩 표면에 일정 크기와 깊이로 형성되어 있어서, 방전 전극으로 사용되는 전극의 두께를 신뢰성 있게 확보할 수 있다는 장점을 갖는다.
상술한 다른 실시 예에서와 마찬가지로, 그루우브(143, 144) 내에 형성되는 연장 외부전극(130c, 131c)은 MLCC의 양단에 형성된 외부전극(130, 131) 및 내부전극(110a 내지 110d)에 전기적으로 연결된다.
연장 외부전극 간 거리 d6는 다음과 같은 관계식을 가짐으로써, 유입되는 정전기를 외부 표면으로 유도 방전하게 되며, MLCC의 절연 파괴를 방지한다.
d6 < d4 < L2, L3
도 5(a)는 도 3의 변형 예에 따른 MLCC의 외관을 나타내고, 도 5(b)는 b-b를 따라 절단한 단면도이다.
그루우브(141, 142) 중간에 폭 방향으로 길게 연장하는 그루우브(145)가 형성되어 있다. 그루우브(145)는 유전체 세라믹 표면에서 일정 깊이만큼 위치하기 때문에, 2개의 연장 외부전극(130b, 131b) 간에 반복적인 정전기 방전이 발생할 때, 세라믹 표면에 발생할 수 있는 연결된 오염으로부터 이격하는 역할을 함으로써, MLCC의 안정적인 절연 상태 유지에 도움을 줄 수 있다는 장점을 갖는다.
도 6(a)은 본 발명의 다른 실시 예에 따른 MLCC의 세라믹 본체를 나타내고, 6(b)은 MLCC의 외관을 나타내고, 도 6(c)은 c-c를 따라 절단한 단면도이다.
이 실시 예에서, 유전체 세라믹(100)의 상면에 한 쌍의 연장 외부전극(130e, 131e)이 형성되며, 연장 외부전극(130e, 131e)은 칩 제조공정에서 형성될 수 있다.
또한, 한 쌍의 관통구멍(103, 104)이 형성된 유전체 시트(102)가 유전체 세라믹(100)의 상면에 적층되어 덮는데, 관통구멍(103, 104)은 연장 외부전극(130e, 131e)에 대응하는 위치에 형성되고 연장 외부전극(130e, 131e)의 크기보다 작은 크기를 갖는다.
이와 같이 한 쌍의 관통구멍(103, 104)이 형성된 유전체 시트(102)로 연장 외부전극(130e, 131e)이 형성된 유전체 세라믹(100)의 상면을 덮음으로써, 도 6(b)과 같이, 관통구멍(103, 104)은 그루우브(146, 147)로 되고, 연장 외부전극(130e, 131e)만 그루우브(146, 147)를 통하여 외부로 노출되어 도 4와 같이 방전 전극의 역할을 하게 된다.
여기서, 상기의 실시 예와 같이, 연장 외부전극(130e, 131e) 간 거리는 내부전극 간 거리와 외부전극(130, 131) 간 거리보다 작다.
이 실시 예에 의하면, 외부전극(130, 131)의 엔드 밴드의 폭에 크게 영향을 받지 않으면서도 표면에 노출된 연장 외부전극(130e, 131e) 간의 거리를 일정하게 유지하는 효과를 갖는다.
그루우브(146, 147) 내부의 전극 표면은 도금 등의 추가 공정을 통해 다양한 금속 도체로 표면 처리가 가능하며, 이를 통해 전극의 방전 수명을 향상하는데 도움을 줄 수 있다.
상기의 각 실시 예에서, MLCC의 상면과 하면의 구분을 위하여, 어느 한 면의 색상을 다르게 하거나 구분 마킹이 추가될 수 있다. 특히, MLCC를 회로에 장착할 때, 방전 경로가 형성된 상면이 항상 위로 올 수 있도록 하는 것이 중요할 수 있으며, 상기와 같은 상하 구분 방법에 의해 실현 가능하다.
또한, 상기의 각 실시 예에서, 방전 경로를 위한 그루우브의 형성은 MLCC의 4면 중 적어도 1면 이상에 형성함으로써, 보다 효율적으로 정전기에 대해 내성을 가지도록 MLCC를 제조할 수 있지만, 제조 비용적 측면에서 부담이 될 수 있다.
전술한 내용은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시 예는 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 유전체 세라믹
110a, 110b, 110c, 110d: 내부전극
130, 131: 외부전극
130a, 130b, 130c, 131a, 131b, 131c: 연장 외부전극
140, 141, 142, 143, 144, 145, 146, 147: 그루우브

Claims (2)

  1. 유전체 세라믹, 상기 세라믹 내부에 매립된 내부전극, 및 상기 내부전극과 전기적으로 연결되도록 상기 세라믹의 대향하는 양단에 형성된 외부전극을 포함하고,
    상기 외부전극 간의 거리는 상기 내부전극 간의 거리보다 짧게 형성되어 외부에서 유입되는 정전기가 상기 외부전극 사이를 통하여 상기 세라믹의 표면으로 유도 방전하는 것을 특징으로 하는 적층세라믹 콘덴서.
  2. 청구항 1에서,
    상기 세라믹의 상면과 하면 중 어느 한 면의 색상을 다르게 하거나 구분 마킹이 추가되는 것을 특징으로 하는 적층세라믹 콘덴서.
KR1020180127050A 2018-10-23 2018-10-23 Esd 내성이 우수한 적층세라믹 콘덴서 KR20190030635A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180127050A KR20190030635A (ko) 2018-10-23 2018-10-23 Esd 내성이 우수한 적층세라믹 콘덴서

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180127050A KR20190030635A (ko) 2018-10-23 2018-10-23 Esd 내성이 우수한 적층세라믹 콘덴서

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020170117676A Division KR20190017598A (ko) 2017-08-11 2017-09-14 Esd 내성이 우수한 적층세라믹 콘덴서

Publications (1)

Publication Number Publication Date
KR20190030635A true KR20190030635A (ko) 2019-03-22

Family

ID=65949636

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180127050A KR20190030635A (ko) 2018-10-23 2018-10-23 Esd 내성이 우수한 적층세라믹 콘덴서

Country Status (1)

Country Link
KR (1) KR20190030635A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11581147B2 (en) 2020-12-14 2023-02-14 Samsung Electro-Mechanics Co., Ltd. Electronic component
US11640877B2 (en) 2020-10-28 2023-05-02 Samsung Electro-Mechanics Co., Ltd. Electronic component and board having the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11640877B2 (en) 2020-10-28 2023-05-02 Samsung Electro-Mechanics Co., Ltd. Electronic component and board having the same
US11581147B2 (en) 2020-12-14 2023-02-14 Samsung Electro-Mechanics Co., Ltd. Electronic component

Similar Documents

Publication Publication Date Title
KR101781574B1 (ko) 적층형 소자 및 이를 구비하는 전자기기
US9087648B2 (en) Asymmetric high voltage capacitor
US7336475B2 (en) High voltage capacitors
US9142353B2 (en) Discharge capacitor
KR101498098B1 (ko) 고전압 성능을 가지는 고캐패시턴스 다층레이어
KR101557157B1 (ko) 랜드 그리드 피드쓰루 로우 이에스엘 테크놀로지
KR101983128B1 (ko) 적층 세라믹 전자 부품
US20120297596A1 (en) High voltage capacitors
KR101963283B1 (ko) 커패시터 부품
TW201310828A (zh) 過電壓保護組件及其電子裝置
US8125762B2 (en) High voltage capacitors
JPH09298127A (ja) 積層コンデンサ
KR20190030635A (ko) Esd 내성이 우수한 적층세라믹 콘덴서
KR20170135146A (ko) 감전 방지 컨택터
KR20190017598A (ko) Esd 내성이 우수한 적층세라믹 콘덴서
KR20140076044A (ko) 적층 세라믹 전자부품
JPH08138973A (ja) サージ保護用コンデンサ
KR101813612B1 (ko) 평판형 소자
KR20180110661A (ko) 칩형 써지 어레스터
KR20170135667A (ko) 복합 전자 부품
CN102543429A (zh) 一种高压陶瓷电容器
CN203232804U (zh) 鼠笼式内置电极层陶瓷管电容器
KR20170142969A (ko) 복합 전자 부품
KR20170126840A (ko) 적층형 소자 및 이를 구비하는 전자기기
CN113169523A (zh) 具有低电容和改善的耐久性的陶瓷过压保护装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application