KR20190030266A - 표시 장치 및 그 구동 방법 - Google Patents

표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR20190030266A
KR20190030266A KR1020170117251A KR20170117251A KR20190030266A KR 20190030266 A KR20190030266 A KR 20190030266A KR 1020170117251 A KR1020170117251 A KR 1020170117251A KR 20170117251 A KR20170117251 A KR 20170117251A KR 20190030266 A KR20190030266 A KR 20190030266A
Authority
KR
South Korea
Prior art keywords
pixel
pixels
gate
scan
line
Prior art date
Application number
KR1020170117251A
Other languages
English (en)
Other versions
KR102502762B1 (ko
Inventor
김순동
김일주
정준기
양진욱
박경순
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170117251A priority Critical patent/KR102502762B1/ko
Priority to US15/863,148 priority patent/US10650748B2/en
Priority to EP23151580.0A priority patent/EP4210036A1/en
Priority to EP18170277.0A priority patent/EP3457394A1/en
Priority to CN201810430595.2A priority patent/CN109493797B/zh
Publication of KR20190030266A publication Critical patent/KR20190030266A/ko
Priority to US16/872,261 priority patent/US11195466B2/en
Application granted granted Critical
Publication of KR102502762B1 publication Critical patent/KR102502762B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시 장치는, 제1 주사 신호를 전달하는 제1 주사 게이트선, 제2 주사 신호를 전달하는 제2 주사 게이트선, 상기 제1 주사 게이트선에 연결되어 대응하는 두 개의 제1 화소에 상기 제1 주사 신호를 전달하는 제1 게이트 브릿지, 상기 제2 주사 게이트선에 연결되어 대응하는 두 개의 제2 화소에 상기 제2 주사 신호를 전달하는 제2 게이트 브릿지, 상기 두 개의 제1 화소 사이에 위치하고, 상기 두 개의 제1 화소 각각에 연결되어 있는 두 개의 제1 데이터 라인, 및 상기 두 개의 제2 화소 사이에 위치하고, 상기 두 개의 제2 화소 각각에 연결되어 있는 두 개의 제2 데이터 라인을 포함하고, 상기 두 개의 제1 화소 및 상기 두 개의 제2 화소는 동일한 화소행에 위치할 수 있다.

Description

표시 장치 및 그 구동 방법{DISPLAY DEVICE AND METHOD FOR DRIVING THE SAME}
본 개시는 표시 장치 및 그 구동 방법에 관한 것이다.
인접한 두 데이터선 간에는 기생 커패시턴스가 존재할 수 있다. 인접한 두 데이터선 중 한 데이터선에 데이터 전압이 기입된 후, 다른 데이터선에 데이터 전압이 전달될 수 있다. 이 때, 기생 커패시턴스에 의한 커플링이 발생하여, 다른 데이터선의 전압 변화가 데이터 전압이 기입된 데이터선에 영향을 줄 수 있다.
그러면, 기입된 데이터선의 전압이 변동하여 얼룩이 시인되는 화질 저하가 발생할 수 있다.
기생 커패시턴스에 의한 커플링 영향을 최소화하여 화질 저하를 방지할 수 있는 표시 장치 및 그 구동 방법을 제공하고자 한다.
발명의 한 특징에 따른 표시 장치는, 복수의 화소, 상기 복수의 화소 중 제1 화소 행에 주사 신호를 전달하는 제1 주사 게이트선 및 제2 주사 게이트선, 상기 제1 주사 게이트선에 연결되어 상기 제1 화소 행에서 복수의 제1 화소에 주사 신호를 전달하는 복수의 제1 게이트 브릿지, 상기 제2 주사 게이트선에 연결되어 상기 제1 화소 행에서 복수의 제2 화소에 주사 신호를 전달하는 복수의 제2 게이트 브릿지, 상기 복수의 제1 화소에 대응하는 복수의 데이터 전압을 공급하는 복수의 제1 데이터선, 및 상기 복수의 제2 화소에 대응하는 복수의 데이터 전압을 공급하는 복수의 제2 데이터선을 포함하고, 상기 복수의 제1 데이터선 중 두 개의 제1 데이터선은 대응하는 두 개의 제1 화소 사이에 위치하고, 상기 복수의 제2 데이터선 중 두 개의 제2 데이터선은 대응하는 두 개의 제2 화소 사이에 위치할 수 있다.
발명의 다른 특징에 따른 표시 장치는, 제1 주사 신호를 전달하는 제1 주사 게이트선, 제2 주사 신호를 전달하는 제2 주사 게이트선, 상기 제1 주사 게이트선에 연결되어 대응하는 두 개의 제1 화소에 상기 제1 주사 신호를 전달하는 제1 게이트 브릿지, 상기 제2 주사 게이트선에 연결되어 대응하는 두 개의 제2 화소에 상기 제2 주사 신호를 전달하는 제2 게이트 브릿지, 상기 두 개의 제1 화소 사이에 위치하고, 상기 두 개의 제1 화소 각각에 연결되어 있는 두 개의 제1 데이터 라인, 및 상기 두 개의 제2 화소 사이에 위치하고, 상기 두 개의 제2 화소 각각에 연결되어 있는 두 개의 제2 데이터 라인을 포함하고, 상기 두 개의 제1 화소 및 상기 두 개의 제2 화소는 동일한 화소행에 위치할 수 있다.
발명의 또 다른 특징에 따른 표시 장치의 구동 방법은, 제1 주사 게이트선에 연결된 제1 게이트 브릿지를 통해 인에이블 레벨의 제1 주사 신호가 제1 화소 및 제2 화소에 전달되는 단계, 상기 제1 주사 신호의 인에이블 기간 중 제1 기간 동안, 상기 제1 화소와 상기 제2 화소 사이에 위치하는 상기 제1 화소에 연결된 제1 데이터선 및 상기 제2 화소에 연결된 제2 데이터선으로 제1 데이터 전압 및 제2 데이터 전압이 전달되는 단계, 제2 주사 게이트선에 연결된 제2 게이트 브릿지를 통해 인에이블 레벨의 제2 주사 신호가 제3 화소 및 제4 화소에 전달되는 단계 및 상기 제2 주사 신호의 인에이블 기간 중 제2 기간 동안, 상기 제3 화소와 상기 제4 화소 사이에 위치하는 상기 제3 화소에 연결된 제3 데이터선 및 상기 제4 화소에 연결된 제4 데이터선으로 제3 데이터 전압 및 제4 데이터 전압이 전달되는 단계를 포함하고, 상기 제1 내지 제4 화소는 동일한 화소행에 위치할 수 있다.
실시예들에 따르면, 기생 커패시턴스에 의한 커플링 영향을 최소화하여 화질 저하를 방지할 수 있는 표시 장치 및 그 구동 방법을 제공한다.
도 1은 일 실시예에 따른 표시 장치를 도시한 블록도이다.
도 2는 일 실시예에 따른 표시부를 나타낸 도면이다.
도 3은 일 실시예에 따른 소스 드라이버의 구성을 나타낸 블록도이다.
도 4는 소스 드라이버의 일부 구성을 나타낸 도면이다.
도 5는 일실시예에 따른 표시 장치에서 일부 화소들 및 일부 화소들을 구동하기 위한 복수의 주사 게이트선, 복수의 초기화선, 복수의 데이터선, 및 전압 선들을 보여주는 도면이다.
도 6은 일실시예에 따른 표시 장치의 구동을 위한 복수의 주사신호, 복수의 초기화신호, 복수의 발광제어신호, 복수의 역다중화 제어 신호, 및 복수의 데이터 신호를 나타낸 파형도이다.
도 7은 도 5에 도시된 화소들의 레이 아웃을 나타낸 평면도이다.
도 8은 다른 실시예에 따른 표시 장치에서 일부 화소들 및 일부 화소들을 구동하기 위한 복수의 주사 게이트선, 복수의 초기화선, 복수의 데이터선, 및 전압 선들을 보여주는 도면이다.
도 9는 또 다른 실시예에 따른 표시 장치에서 일부 화소들 및 일부 화소들을 구동하기 위한 복수의 주사 게이트선, 복수의 초기화선, 복수의 데이터선, 및 전압 선들을 보여주는 도면이다.
도 10은 도 9에 도시된 화소들의 레이 아웃을 나타낸 평면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미한다.
도 1은 일 실시예에 따른 표시 장치를 도시한 블록도이다.
도 1을 참조하면, 표시 장치(1)는 표시부(10), 신호 제어부(20), 소스 드라이버(30),및 게이트 구동부(40)를 포함한다.
표시부(10)는 복수의 데이터선은 대략 열 방향으로 연장되어 서로가 거의 평행하고, 복수의 게이트 선은 대략 행 방향으로 연장되어 서로가 거의 평행할 수 있다. 표시부(10)에는 복수의 화소를 구동하기 위한 두 전원 전압(ELVDD, ELVSS) 및 초기화 전압(VINT)이 공급될 수 있다. 표시부(10)에 대한 설명은 도 2를 참조하여 후술한다.
신호 제어부(20)는 외부로부터 입력되는 영상 신호(IS) 및 이의 표시를 제어하는 입력 제어 신호(CTRL)를 수신한다. 영상 신호(IS)는 표시부(10)의 복수의 화소 각각의 계조(gray)를 지시하는 정보를 포함할 수 있다. 입력 제어 신호(CTRL)는 수직 동기 신호와 수평 동기 신호, 메인 클록 신호 등을 포함할 수 있다. 신호 제어부(20)는 영상 신호(IS), 수평 동기 신호, 수직 동기 신호 및 메인 클록 신호에 따라 게이트 구동 제어 신호(CONT1), 소스 구동 제어 신호(CONT2) 및 영상 데이터 신호(ImS)를 생성한다.
신호 제어부(20)는 입력되는 영상 신호(IS)와 상기 입력 제어 신호(CTRL)를 기초로 영상 신호(IS)를 표시부(10) 및 소스 드라이버(30)의 동작 조건에 맞도록 영상 처리한다. 예를 들어, 표시부(10)의 복수의 화소가 펜타일 구조의 복수의 화소인 경우, 신호 제어부(20)는 RGB 화소 구조에 기초한 영상 신호(IS)를 펜타일 구조에 적합한 영상 데이터 신호(ImS)로 변환할 수 있다. 또한, 신호 제어부(20)는 감마 보정, 휘도 보상 등의 영상 처리 과정을 통해 영상 신호(IS)를 보상할 수 있다.
신호 제어부(20)는 게이트 구동 제어 신호(CONT1)를 게이트 구동부(40)로 전달하고, 소스 구동 제어 신호(CONT2) 및 영상 데이터 신호(ImS)를 소스 드라이버(20)에 전달한다.
데이터 구동부(20)는 영상 데이터 신호(ImS)에 기초하여 복수의 데이터 전압을 생성하고, 소스 구동 제어 신호(CONT2)에 따라 복수의 데이터선에 복수의 데이터 전압을 전달한다.
예를 들어, 소스 드라이버(30)는 소스 구동 제어 신호(CONT2)에 따라 입력된 영상 데이터 신호(ImS)를 샘플링 및 홀딩하고, 홀딩된 신호를 데이터 전압으로 변환하여 복수의 데이터 전압을 래치한다. 소스 드라이버(30)는 소스 구동 제어 신호(CONT2)에 따라 제어되는 데이터 공급 시점에 동기되어 래치된 복수의 데이터 전압을 대응하는 복수의 데이터선에 전달한다.
게이트 드라이버(40)는 게이트 구동 제어 신호(CONT1)에 따라 복수의 주사 신호(GW[1]~GW[i]), 복수의 초기화 신호(GI[0]~GI[k]), 및 복수의 발광 제어 신호(EM[1]~EM[k])를 생성할 수 있다. 복수의 주사 신호(GW[1]~GW[i])에 따라 대응하는 복수의 화소에 데이터 전압이 기입되고, 복수의 초기화 신호(GI[0]~GI[k])에 따라 대응하는 복수의 화소의 초기화 동작이 수행되며, 복수의 발광 제어 신호(EM[1]~EM[k])에 따라 대응하는 복수의 화소의 발광 기간이 제어될 수 있다.
도 2는 일 실시예에 따른 표시부를 나타낸 도면이다.
표시부(10)는 복수의 데이터선(D0~Dm+1), 복수의 주사 게이트선(GWA1~GWAn, GWB1~GWBn, GWC1~GWCn, GWD1~GWDn), 복수의 초기화선(GI0~GIk), 복수의 발광 제어선(EM1~EMk), 및 복수의 화소(AA, AB, AC, AD, BA, BB, BC, BD, CA, CB, CC, CD, DA, DB, DC, DD)를 포함한다. 도 2에서 복수의 화소는 A 화소군, B 화소군, C 화소군, D 화소군으로 구분될 수 있다.
A 화소군(예를 들어, A)은 제1 주사 게이트선(GWA)을 통해 전달되는 주사 신호에 따라 데이터 전압이 기입되는 4 개의 화소들(예를 들어, AA1, AB1, AC1, AD1)을 포함하고, B 화소군(예를 들어, B)은 A 화소군과 동일한 화소행에 위치하고 제2 주사 게이트선(GWB)을 통해 전달되는 주사 신호에 따라 데이터 전압이 기입되는 4 개의 화소들(예를 들어, BA1, BB1, BC1, BD1)을 포함한다. C 화소군(예를 들어, C)은 제3 주사 게이트선(GWC)을 통해 전달되는 주사 신호에 따라 데이터 전압이 기입되는 4 개의 화소들(예를 들어, CA1, CB1, CC1, CD1)을 포함하고, D 화소군(예를 들어, D)은 C 화소군과 동일한 화소행에 위치하고 제4 주사 게이트선(GWD)을 통해 전달되는 주사 신호에 따라 데이터 전압이 기입되는 4 개의 화소들(예를 들어, DA1, DB1, DC1, DD1)을 포함한다.
본 개시에서서 한 화소군에 속하는 화소들의 개수가 4개로 기술되었으나, 발명이 이에 한정되는 것은 아니고 펜타일 구조에 따라 달라질 수 있다. 예를 들어, 도 2에 도시된 A 화소군 및 B 화소군은 녹색 화소, 청색 화소, 녹색 화소, 및 적색 화소 순으로 배열된 펜타일 구조 ""GBGR""를 따를 수 있다. 도 2에 도시된 C 화소군 및 D 화소군은 청색 화소, 녹색 화소, 적색 화소, 및 녹색 화소 순으로 배열된 펜타일 구조 ""BGRG""를 따를 수 있다. 펜타일 구조를 구성하는 화소들의 개수가 달라질 경우, 화소군에 속하는 화소들의 개수도 달라질 수 있다.
먼저, 첫 번째 화소 행에서 복수의 A 화소군에 속하는 화소들을 AA1, AB1, AC1, AD1,…… AAp, ABp, ACp, ADp로 표시하고, 다른 행에서 복수의 A 화소군에 속하는 화소들 역시 동일한 도면 기호로 표시하였다. 한 행에서 동일한 A 화소군들에는 복수의 주사 게이트선(GWA1~GWAn) 중 대응하는 한 주사 게이트선을 통해 주사 신호가 전달되고, 복수의 데이터선(D3, D4, D7, D8, ……, Dm-13, Dm-12, Dm-9, Dm-8) 중 대응하는 데이터선을 통해 데이터 전압이 전달된다.
구체적으로, 첫 번째 화소행의 A 화소군들에 속하는 복수의 화소들(AA1, AB1, AC1, AD1,…… AAp, ABp, ACp, ADp)에는 주사 게이트선(GWA1)을 통해 주사 신호가 전달된다. 화소(AA1)는 데이터선(D3)에 연결되어 있고, 화소(AB1)는 데이터선(D4)에 연결되어 있으며, 화소(AC1)는 데이터선(D7)에 연결되어 있고, 화소(AD1)는 데이터선(D8)에 연결되어 있다. 화소(AAp)는 데이터선(Dm-13)에 연결되어 있고, 화소(ABp)는 데이터선(Dm-12)에 연결되어 있으며, 화소(ACp)는 데이터선(Dm-9)에 연결되어 있고, 화소(ADp)는 데이터선(Dm-8)에 연결되어 있다. 이와 같이, 복수의 A 화소군에 연결되는 데이터선들은 2개 단위로 복수의 A 화소군에서 대응하는 인접한 두 화소 사이에 위치한다.
다음으로, 첫 번째 화소 행에서 복수의 B 화소군에 속하는 화소들을 BA1, BB1, BC1, BD1,…… BAp, BBp, BCp, BDp로 표시하고, 다른 행에서 복수의 B 화소군에 속하는 화소들 역시 동일한 도면 기호로 표시하였다. 한 행에서 동일한 B 화소군들에는 복수의 주사 게이트선(GWB1~GWBn) 중 대응하는 한 주사 게이트선을 통해 주사 신호가 전달되고, 복수의 데이터선(D11, D12, D15, D16, ……, Dm-5, Dm-4, Dm-1, Dm) 중 대응하는 데이터선을 통해 데이터 전압이 전달된다.
구체적으로, 첫 번째 화소행의 B 화소군들에 속하는 복수의 화소들(BA1, BB1, BC1, BD1,…… BAp, BBp,BCp, BDp)에는 주사 게이트선(GWB1)을 통해 주사 신호가 전달된다. 화소(BA1)는 데이터선(D11)에 연결되어 있고, 화소(BB1)는 데이터선(D12)에 연결되어 있으며, 화소(BC1)는 데이터선(D15)에 연결되어 있고, 화소(BD1)는 데이터선(D16)에 연결되어 있다. 화소(BAp)는 데이터선(Dm-5)에 연결되어 있고, 화소(BBp)는 데이터선(Dm-4)에 연결되어 있으며, 화소(BCp)는 데이터선(Dm-1)에 연결되어 있고, 화소(BDp)는 데이터선(Dm)에 연결되어 있다. 복수의 B 화소군에 연결되는 데이터선들은 2개 단위로 복수의 B 화소군에서 대응하는 인접한 두 화소 사이에 위치한다.
또한, 두 번째 화소 행에서 복수의 C 화소군에 속하는 화소들을 CA1, CB1, CC1, CD1,…… CAp, CBp, CCp, CDp로 표시하고, 다른 행에서 복수의 C 화소군에 속하는 화소들 역시 동일한 도면 기호로 표시하였다. 한 행에서 동일한 C 화소군들에는 복수의 주사 게이트선(GWC1~GWCn) 중 대응하는 한 주사 게이트선을 통해 주사 신호가 전달되고, 복수의 데이터선(D1, D2, D5, D6, ……, Dm-15, Dm-14, Dm-11, Dm-10) 중 대응하는 데이터선을 통해 데이터 전압이 전달된다.
구체적으로, 첫 번째 화소행의 C 화소군들에 속하는 복수의 화소들(CA1, CB1, CC1, CD1,…… CAp, CBp, CCp, CDp)에는 주사 게이트선(GWC1)을 통해 주사 신호가 전달된다. 화소(CA1)는 데이터선(D1)에 연결되어 있고, 화소(CB1)는 데이터선(D2)에 연결되어 있으며, 화소(CC1)는 데이터선(D5)에 연결되어 있고, 화소(CD1)는 데이터선(D6)에 연결되어 있다. 화소(CAp)는 데이터선(Dm-15)에 연결되어 있고, 화소(CBp)는 데이터선(Dm-14)에 연결되어 있으며, 화소(CCp)는 데이터선(Dm-11)에 연결되어 있고, 화소(CDp)는 데이터선(Dm-10)에 연결되어 있다. 복수의 C 화소군에 연결되는 데이터선들은 2개 단위로 복수의 C 화소군에서 대응하는 인접한 두 화소 사이에 위치한다.
그 다음으로, 두 번째 화소 행에서 복수의 D 화소군에 속하는 화소들을 DA1, DB1, DC1, DD1,…… DAp, DBp, DCp, DDp로 표시하고, 다른 행에서 복수의 D 화소군에 속하는 화소들 역시 동일한 도면 기호로 표시하였다. 한 행에서 동일한 D 화소군들에는 복수의 주사 게이트선(GWD1~GWDn) 중 대응하는 한 주사 게이트선을 통해 주사 신호가 전달되고, 복수의 데이터선(D9, D10, D13, D14, ……, Dm-7, Dm-6, Dm-3, Dm-2) 중 대응하는 데이터선을 통해 데이터 전압이 전달된다.
구체적으로, 첫 번째 화소행의 D 화소군들에 속하는 복수의 화소들(DA1, DB1, DC1, DD1,…… DAp, DBp, DCp, DDp)에는 주사 게이트선(GWD1)을 통해 주사 신호가 전달된다. 화소(DA1)는 데이터선(D9)에 연결되어 있고, 화소(DB1)는 데이터선(D10)에 연결되어 있으며, 화소(DC1)는 데이터선(D13)에 연결되어 있고, 화소(DD1)는 데이터선(D14)에 연결되어 있다. 화소(DAp)는 데이터선(Dm-7)에 연결되어 있고, 화소(DBp)는 데이터선(Dm-6)에 연결되어 있으며, 화소(DCp)는 데이터선(Dm-3)에 연결되어 있고, 화소(DDp)는 데이터선(Dm-2)에 연결되어 있다. 복수의 D 화소군에 연결되는 데이터선들은 2개 단위로 복수의D 화소군에서 대응하는 인접한 두 화소 사이에 위치한다.
복수의 주사 게이트선(GWA1~GWAn, GWB1~GWBn, GWC1~GWCn, GWD1~GWDn) 각각을 통해 복수의 A, B, C, 및 D 화소군에 복수의 주사 신호가 전달되는 구조에 대해서는 도 5를 참조하여 후술한다.
도 2에서 C 화소군은 화소열 방향을 기준으로 C 화소군에 인접한 A 화소군에 비해 한 화소 왼쪽으로 시프트 되어 있고, D 화소군은 화소열 방향을 기준으로 인접한 B 화소군에비해 한 화소 왼쪽으로 시프트 되어 있다. 그러면 화소열 방향으로 A 화소군과 C 화소군은 지그재그 패턴으로 배치되고, B 화소군과 D 화소군 역시 지그재그 패턴으로 배치된다. 이와 같이 A, B, C, 및 D 화소군을 배치하여, 두 개의 데이터선들이 연결되는 두 화소 사이에 위치하게 된다. 그러면, 인접한 다른 화소군 각각의 두 데이터선 간의 기생 커패시턴스에 의한 커플링의 영향을 감소시킬 수 있다.
지그재그 패턴에 따라 A, B, C, 및 D 화소군이 배열되어, 더미 화소(PD)가 표시부(10)에 위치할 수 있다. 도 2에 도시된 바와 같이, 첫 번째 화소행에서는 첫번째 열에 더미 화소(PD)가 위치하고, 두 번째 화소행에서는 m 번째 열에 더미 화소(PD)가 위치할 수 있다. 또한, 더미 화소(PD)에 연결되는 더미 데이터선(D0, Dm+1)이 표시부(10)에 위치할 수 있다.
도 2에서는 초기화선(GIk)에 인접하여 두 개의 더미 주사 게이트선(GWAn+1, GWBn+1)이 위치한다. 발명이 이에 한정되는 것은 아니고 두 개의 더미 주사 게이트선(GWAn+1, GWBn+1) 없이, 초기화선(GIk)만 위치할 수 있다.
복수의 초기화선(GI0~GIk)을 통해 복수의 초기화 신호(GI[0]~GI[k])가 복수의 화소행에 순차적으로 공급될 수 있다. 복수의 초기화선(GI[0]~GI[k]) 중 인접한 두 초기화 선(예를 들어, GI0 및 GI1)을 통해 전달되는 초기화 신호(예를 들어, GI[0] 및 GI[1])가 한 화소행(예를 들어, 첫 번째 화소행)의 복수의 화소들을 초기화하는데 관여할 수 있다. 초기화 동작에 대한 상세한 설명은 후술한다.
복수의 발광 제어선(EM1~EMk)을 통해 복수의 발광 제어 신호(EM[1]~EM[k])가 복수의 화소행에 순차적으로 공급될 수 있다. 복수의 발광 제어선(EM1~EMk) 중 한 발광 제어선(예를 들어, EM1)을 통해 전달되는 발광 제어 신호(예를 들어, EM[1])가 한 화소행(예를 들어, 첫 번째 화소행)의 복수의 화소들의 발광 기간을 제어할 수 있다. 발광 제어 동작에 대한 상세한 설명은 후술한다.
도 3은 일 실시예에 따른 소스 드라이버의 구성을 나타낸 블록도이다.
도 3에 도시된 바와 같이, 소스 드라이버(30)는 데이터 전압 생성부(31), 역다중화부(32), 및 소스 제어부(33)를 포함한다.
소스 제어부(33)는 소스 구동 제어 신호(CONT2)을 입력받아, 데이터 전압 생성부(31)의 동작을 제어하는 데이터 처리 신호(DPS)를 생성하고, 역다중화부(32)의 동작을 제어하는 역다중화 제어 신호(CLA, CLB, CLC, CLD)를 생성한다.
데이터 전압 생성부(31)는 데이터 처리 신호(DPS)에 따라 영상 데이터 신호(ImS)를 샘플링 및 홀딩하고, 홀딩된 신호를 한 화소 단위로 구분하여 아날로그 전압으로 변환하여 래치한다. 데이터 전압 생성부(31)는 데이터 처리 신호(DPS)에 따라 래치된 복수의 소스 전압(S[1]~S[p])을 역다중화부(31)에 전달한다. 데이터 처리 신호(DPS)는 데이터 전압 생성부(31)의 위와 같은 동작을 제어하기 위한 복수의 클록 신호들을 포함할 수 있다.
역다중화부(32)는 복수의 소스 전압(S[1]~S[p])을 입력 받아, 역다중화 제어 신호(CLA, CLB, CLC, CLD)에 따라 대응하는 복수의 데이터선에 복수의 소스 전압(S[1]~S[p])을 복수의 데이터 전압으로 전달한다.
도 4는 소스 드라이버의 일부 구성을 나타낸 도면이다.
도 4에 도시된 바와 같이, 소스 드라이버(31)의 래치 회로(311)로부터 복수의 소스 전압(S[1]~S[p])이 복수의 앰프(SA1~SAp)를 통해 역다중화부(32)로 전달된다. 복수의 앰프(SA1~SAp) 각각의 두 입력단 중 하나는 출력단에 전기적으로 연결되어 있고, 두 입력단 중 다른 하나에는 래치 회로(311)로부터 소스 전압(S[1]~S[p])이 입력된다. 따라서 복수의 앰프(SA1~SAp)는 래치 회로(311)로부터 입력되는 소스 전압(S[1]~S[p])을 역다중화부(32)로 전달한다.
도 4에 도시된 역다중화부(32)에는 복수의 데이터선(D1~D16, Dm-15~Dm)에 연결되어 있는 복수의 스위치(M1-M32)가 도시되어 있고, 복수의 스위치(M1-M32) 각각은 P 채널 타입의 트랜지스터로 도시되어 있다. 발명이 이에 한정되는 것은 아니고, 역다중화 제어 신호(CLA, CLB, CLC, CLD)에 따라 복수의 소스 전압(S[1]~S[p])을 복수의 데이터선(D1~Dm)에 복수의 데이터 전압으로 전달하는 다양한 구조가 적용될 수 있다.
복수의 트랜지스터(M3, M4, M7, M8, M19, M20, M23, M24) 각각의 소스 전극은 복수의 앰프(SA1, SA2, SA3, SA4,SAp-3, SAp-2, SAp-1, SAp) 중 대응하는 앰프의 출력단에 연결되어 있고, 복수의 트랜지스터(M3, M4, M7, M8, M19, M20, M23, M24) 각각의 드레인 전극은 복수의 데이터선(D3, D4, D7, D8, Dm-13, Dm-12, Dm-9, Dm-8) 중 대응하는 데이터선에 연결되어 있으며, 복수의 트랜지스터(M3, M4, M7, M8, M19, M20, M23, M24) 각각의 게이트 전극은 역다중화 제어 신호(CLA)가 전달되는 배선(321)에 연결되어 있다. 따라서, 역다중화 제어 신호(CLA)가 인에이블 레벨인 로우 레벨일 때, 복수의 트랜지스터(M3, M4, M7, M8, M19, M20, M23, M24)가 턴 온 되어, 복수의 소스 전압(S[1]~S[p])이 대응하는 복수의 데이터선에 전달된다.
복수의 트랜지스터(M11, M12, M15, M16, M27, M28, M31, M32) 각각의 소스 전극은 복수의 앰프(SA1, SA2, SA3, SA4, SAp-3, SAp-2, SAp-1, SAp) 중 대응하는 앰프의 출력단에 연결되어 있고, 복수의 트랜지스터(M11, M12, M15, M16, M27, M28, M31, M32) 각각의 드레인 전극은 복수의 데이터선(D11, D12, D15, D16, Dm-5, Dm-4, Dm-1, Dm) 중 대응하는 데이터선에 연결되어 있으며, 복수의 트랜지스터(M11, M12, M15, M16, M27, M28, M31, M32) 각각의 게이트 전극은 역다중화 제어 신호(CLB)가 전달되는 배선(322)에 연결되어 있다. 따라서, 역다중화 제어 신호(CLB)가 인에이블 레벨인 로우 레벨일 때, 복수의 트랜지스터(M11, M12, M15, M16, M27, M28, M31, M32)가 턴 온 되어, 복수의 소스 전압(S[1]~S[p])이 대응하는 복수의 데이터선에 전달된다.
복수의 트랜지스터(M1, M2, M5, M6, M17, M18, M21, M22) 각각의 소스 전극은 복수의 앰프(SA1, SA2, SA3, SA4, SAp-3, SAp-2, SAp-1, SAp) 중 대응하는 앰프의 출력단에 연결되어 있고, 복수의 트랜지스터(M1, M2, M5, M6, M17, M18, M21, M22) 각각의 드레인 전극은 복수의 데이터선(D1, D2, D5, D6, Dm-15, Dm-14, Dm-11, Dm-10) 중 대응하는 데이터선에 연결되어 있으며, 복수의 트랜지스터(M1, M2, M5, M6, M17, M18, M21, M22) 각각의 게이트 전극은 역다중화 제어 신호(CLC)가 전달되는 배선(323)에 연결되어 있다. 따라서, 역다중화 제어 신호(CLC)가 인에이블 레벨인 로우 레벨일 때, 복수의 트랜지스터(M1, M2, M5, M6, M17, M18, M21, M22)가 턴 온 되어, 복수의 소스 전압(S[1]~S[p])이 대응하는 복수의 데이터선에 전달된다.
복수의 트랜지스터(M9, M10, M13, M14, M25, M26, M29, M30) 각각의 소스 전극은 복수의 앰프(SA1, SA2, SA3, SA4,SAp-3, SAp-2, SAp-1, SAp) 중 대응하는 앰프의 출력단에 연결되어 있고, 복수의 트랜지스터(M9, M10, M13, M14, M25, M26, M29, M30) 각각의 드레인 전극은 복수의 데이터선(D9, D10, D13, D14, Dm-7, Dm-6, Dm-3, Dm-2) 중 대응하는 데이터선에 연결되어 있으며, 복수의 트랜지스터(M9, M10, M13, M14, M25, M26, M29, M30) 각각의 게이트 전극은 역다중화 제어 신호(CLD)가 전달되는 배선(324)에 연결되어 있다. 따라서, 역다중화 제어 신호(CLD)가 인에이블 레벨인 로우 레벨일 때, 복수의 트랜지스터(M9, M10, M13, M14, M25, M26, M29, M30)가 턴 온 되어, 복수의 소스 전압(S[1]~S[p])이 대응하는 복수의 데이터선에 전달된다.
이하, 도 5 및 도 6을 참조하여 일 실시예에 따른 표시 장치 및 그 구동 방법을 설명한다. 도 5에서는 앞서 언급한 주사 게이트선을 통해 각 화소에 대응하는 주사신호를 전달하기 위한 게이트 브릿지가 도시되어 있다.
도 5는 일실시예에 따른 표시 장치에서 일부 화소들 및 일부 화소들을 구동하기 위한 복수의 주사 게이트선, 복수의 초기화선, 복수의 데이터선, 및 전압 선들을 보여주는 도면이다.
도 6은 일실시예에 따른 표시 장치의 구동을 위한 복수의 주사신호, 복수의 초기화신호, 복수의 발광제어신호, 복수의 역다중화 제어 신호, 및 복수의 데이터 신호를 나타낸 파형도이다.
도 5에서는 복수의 화소 중 첫번째 및 두번째 화소행의 9개의 화소들이 도시되어 있다. 더미 데이터선(D0)에 연결되어 있는 더미 화소(PD)에 두 개의 전원 선(61, 63) 및 초기화 선(62)이 연결된 것으로 도시되어 있다. 이는 일 예시로 더미 화소(PD)와 다른 구성 간의 연결은 설계에 따라 달라지거나, 더미 화소(PD)가 표시부(10)에 형성되지 않을 수도 있다.
도 5에서는 복수의 주사 게이트선(GWA1, GWB1, GWC1, GWD1) 각각에는 두 개의 게이트 브릿지가 연결되어 있고, 게이트 브릿지는 두 개의 게이트 브릿지 전극을 포함할 수 있다.
예를 들어, 주사 게이트선(GWA1)에 연결된 두 개의 게이트 브릿지 중 두 화소(AA1, AB1)에 주사신호(GWA[1])를 공급하는 게이트 브릿지는 두 개의 게이트 브릿지 전극(11, 12)을 포함하고, 주사 게이트선(GWA1)에 연결된 두 개의 게이트 브릿지 중 두 화소(AC1, AD1)에 주사신호(GWA[1])를 공급하는 게이트 브릿지는 두 개의 게이트 브릿지 전극(13, 14)을 포함한다.
게이트 브릿지 전극(11)의 일단은 노드(111)에 연결되고, 게이트 브릿지 전극(11)은 두 화소(AA1, AB1)의 왼쪽에서 제1 방향(y)으로 연장되며, 게이트 브릿지 전극(12)의 일단은 게이트 브릿지 전극(11)의 타단에 연결되고, 게이트 브릿지 전극(12)은 제2 방향(x)으로 두 화소(AA1, AB1)가 형성된 영역에 걸쳐서 연장된다. 노드(111)는 주사 게이트선(GWA1)에서 두 데이터선(D1, D2) 사이에 위치할 수 있으나, 발명이 이에 한정되는 것은 아니다.
게이트 브릿지 전극(13)의 일단은 노드(131)에 연결되고, 게이트 브릿지 전극(13)은 두 화소(AC1, AD1)의 왼쪽에서 제1 방향(y)으로 연장되며, 게이트 브릿지 전극(14)의 일단은 게이트 브릿지 전극(13)의 타단에 연결되고, 게이트 브릿지 전극(14)은 제2 방향(x)으로 두 화소(AC1, AD1)가 형성된 영역에 걸쳐서 연장된다. 노드(131)는 주사 게이트선(GWB1)에서 두 데이터선(D5, D6) 사이에 위치할 수 있으나, 발명이 이에 한정되는 것은 아니다.
또한, 주사 게이트선(GWB1)에 연결된 두 개의 게이트 브릿지 중 두 화소(BA1, BB1)에 주사신호(GWB[1])를 공급하는 게이트 브릿지는 두 개의 게이트 브릿지 전극(15, 16)을 포함하고, 주사 게이트선(GWB1)에 연결된 두 개의 게이트 브릿지 중 두 화소(BC1, BD1)에 주사신호(GWB[1])를 공급하는 게이트 브릿지는 두 개의 게이트 브릿지 전극(17, 18)을 포함한다.
게이트 브릿지 전극(15)의 일단은 노드(151)에 연결되고, 게이트 브릿지 전극(15)은 두 화소(BA1, BB1)의 왼쪽에서 제1 방향(y)으로 연장되며, 게이트 브릿지 전극(16)의 일단은 게이트 브릿지 전극(15)의 타단에 연결되고, 게이트 브릿지 전극(16)은 제2 방향(x)으로 두 화소(BA1, BB1)가 형성된 영역에 걸쳐서 연장된다. 노드(151)는 주사 게이트선(GWB1)에서 두 데이터선(D9, D10) 사이에 위치할 수 있으나, 발명이 이에 한정되는 것은 아니다.
게이트 브릿지 전극(17)의 일단은 노드(171)에 연결되고, 게이트 브릿지 전극(17)은 두 화소(BC1, BD1)의 왼쪽에서 제1 방향(y)으로 연장되며, 게이트 브릿지 전극(18)의 일단은 게이트 브릿지 전극(17)의 타단에 연결되고, 게이트 브릿지 전극(18)은 제2 방향(x)으로 두 화소(BC1, BD1)가 형성된 영역에 걸쳐서 연장된다. 노드(171)는 주사 게이트선(GWB1)에서 두 데이터선(D13, D14) 사이에 위치할 수 있으나, 발명이 이에 한정되는 것은 아니다.
예를 들어, 주사 게이트선(GWC1)에 연결된 두 개의 게이트 브릿지 중 두 화소(CA1, CB1)에 주사신호(GWC[1])를 공급하는 게이트 브릿지는 두 개의 게이트 브릿지 전극(19, 20)을 포함하고, 주사 게이트선(GWC1)에 연결된 두 개의 게이트 브릿지 중 두 화소(CC1, CD1)에 주사신호(GWC[1])를 공급하는 게이트 브릿지는 두 개의 게이트 브릿지 전극(21, 22)을 포함한다.
게이트 브릿지 전극(19)의 일단은 노드(191)에 연결되고, 게이트 브릿지 전극(19)은 두 화소(CA1, CB1)의 오른쪽에서 제1 방향(y)으로 연장되며, 게이트 브릿지 전극(20)의 일단은 게이트 브릿지 전극(19)의 타단에 연결되고, 게이트 브릿지 전극(20)은 제2 방향(x)으로 두 화소(CA1, CB1)가 형성된 영역에 걸쳐서 연장된다. 노드(191)는 주사 게이트선(GWC1)에서 두 데이터선(D3, D4) 사이에 위치할 수 있으나, 발명이 이에 한정되는 것은 아니다.
게이트 브릿지 전극(21)의 일단은 노드(211)에 연결되고, 게이트 브릿지 전극(21)은 두 화소(CC1, CD1)의 오른쪽에서 제1 방향(y)으로 연장되며, 게이트 브릿지 전극(22)의 일단은 게이트 브릿지 전극(21)의 타단에 연결되고, 게이트 브릿지 전극(22)은 제2 방향(x)으로 두 화소(CC1, CD1)가 형성된 영역에 걸쳐서 연장된다. 노드(211)는 주사 게이트선(GWC1)에서 두 데이터선(D7, D8) 사이에 위치할 수 있으나, 발명이 이에 한정되는 것은 아니다.
또한, 주사 게이트선(GWD1)에 연결된 두 개의 게이트 브릿지 중 두 화소(DA1, DB1)에 주사신호(GWD[1])를 공급하는 게이트 브릿지는 두 개의 게이트 브릿지 전극(23, 24)를 포함하고, 주사 게이트선(GWD1)에 연결된 두 개의 게이트 브릿지 중 두 화소(DC1, DD1)에 주사신호(GWD[1])를 공급하는 게이트 브릿지는 두 개의 게이트 브릿지 전극(25, 26)를 포함한다.
게이트 브릿지 전극(23)의 일단은 노드(231)에 연결되고, 게이트 브릿지 전극(23)은 두 화소(DA1, DB1)의 오른쪽에서 제1 방향(y)으로 연장되며, 게이트 브릿지 전극(24)의 일단은 게이트 브릿지 전극(23)의 타단에 연결되고, 게이트 브릿지 전극(24)은 제2 방향(x)으로 두 화소(DA1, DB1)가 형성된 영역에 걸쳐서 연장된다. 노드(231)는 주사 게이트선(GWD1)에서 두 데이터선(D11, D12) 사이에 위치할 수 있으나, 발명이 이에 한정되는 것은 아니다.
게이트 브릿지 전극(25)의 일단은 노드(251)에 연결되고, 게이트 브릿지 전극(25)은 두 화소(DC1, DD1)의 왼쪽에서 제1 방향(y)으로 연장되며, 게이트 브릿지 전극(26)의 일단은 게이트 브릿지 전극(25)의 타단에 연결되고, 게이트 브릿지 전극(26)은 제2 방향(x)으로 두 화소(DC1, DD1)가 형성된 영역에 걸쳐서 연장된다. 노드(251)는 주사 게이트선(GWD1)에서 두 데이터선(D15, D16) 사이에 위치할 수 있으나, 발명이 이에 한정되는 것은 아니다.
A 화소군 및 B 화소군에서 제1 방향(y)으로 연장된 게이트 브릿지 전극(이하, 제1 게이트 브릿지 전극), 예를 들어, 11, 13, 15, 17이 대응하는 화소의 왼쪽에 위치하고, C 화소군 및 D 화소군에서 제1 게이트 브릿지 전극(19, 21, 23, 25)이 대응하는 화소의 오른쪽에 위치하는 것으로 도 5에 도시되어 있으나, 발명이 이에 한정되는 것은 아니다.
A 화소군, B 화소군, C 화소군, 및 D 화소군 에서 동일하게 제1 게이트 브릿지 전극이 대응하는 화소의 왼쪽 또는 오른쪽에 위치할 수 있다. 또는, A 화소군과 C 화소군에서 제1 게이트 브릿지 전극이 대응하는 화소를 기준으로 왼쪽(또는, 오른쪽)에 위치하고, B 화소군과 D 화소군에서 제1 게이트 브릿지 전극이 대응하는 화소를 기준으로 오른쪽(또는, 왼쪽)에 위치할 수 있다. 또는, 그 반대일 수도 있다.
또한, 제1 방향(y)과 교차하는 제2 방향(x)으로 연장된 게이트 브릿지 전극(이하, 제2 게이트 브릿지 전극), 예를 들어, 12, 14, 16, 18, 20, 22, 24, 및 26 각각에 대응하는 화소 수가 2개인 것으로 도 5에 도시되어 있으나, 발명이 이에 한정되는 것은 아니다.
제2 게이트 브릿지 전극이 화소군 내의 모든 화소에 걸쳐서 연장될 수도 있다. 이 경우, 제1 게이트 브릿지 전극은 화소군 내에서 하나만 위치할 수 있다.
도 5에 도시된 복수의 노드(N1-N4)는 소스 드라이버(30)의 4개의 앰프(SA1-SA4)의 출력단에 연결된 노드를 나타낸다. 표시부(10)를 구성하는 복수의 화소 각각을 구성하는 화소 회로는 동일하므로, 화소 회로의 예시에 대해서는 화소(AA1)의 화소 회로만을 설명한다.
화소(AA1)는 유기발광다이오드(OLED), 7개의 트랜지스터(T1-T7) 및 하나의 커패시터(Cst)를 포함한다. 도 5에 도시된 화소 회로는 일 예시로 발명이 이에 한정되는 것은 아니다.
트랜지스터(T2)는 대응하는 데이터선(D3)에 연결되어 있는 일전극 및 구동 트랜지스터(T1)의 소스 전극에 연결되어 있는 타전극을 포함한다. 구동 트랜지스터(T1)의 게이트 전극은 커패시터(Cst)의 일전극, 트랜지스터(T4)의 일전극, 및 트랜지스터(T3)의 일전극에 연결되어 있고, 구동 트랜지스터(T1)의 드레인 전극은 트랜지스터(T6)의 일전극 및 트랜지스터(T3)의 타전극에 연결되어 있다. 트랜지스터(T5)의 일전극은 구동 트랜지스터(T1)의 소스 전극에 연결되어 있고, 트랜지스터(T5)의 타전극은 전원 선(61)에 연결되어 있다. 트랜지스터(T6)의 타전극은 트랜지스터(T7)의 일전극 및 유기발광다이오드(OLED)의 애노드에 연결되어 있고, 트랜지스터(T4)의 타전극 및 트랜지스터(T7)의 타전극은 초기화 선(62)에 연결되어 있고, 유기발광다이오드(OLED)의 캐소드는 전원 선(62)에 연결되어 있다. 발광 제어선(EM1)이 트랜지스터(T5)의 게이트 전극 및 트랜지스터(T6)의 게이트 전극일 수 있고, 게이트 브릿지 전극(12)이 트랜지스터(T2, T3)의 게이트 전극일 수 있으며, 초기화 선(GI0)이 트랜지스터(T4)의 게이트 전극일 수 있고, 초기화선(GI1)이 트랜지스터(T7)의 게이트 전극일 수 있다.
화소(AB1)의 트랜지스터(T2)의 일전극은 데이터선(D4)에 연결되어 있다. 화소(AC1)의 트랜지스터(T2)의 일전극은 데이터선(D7)에 연결되어 있고, 화소(AD1)의 트랜지스터(T2)이 일전극은 데이터선(D8)에 연결되어 있으며, 화소(AC1, AD1)에서 게이트 브릿지 전극(14)이 트랜지스터(T2, T3)의 게이트 전극일 수 있다.
화소(BA1)의 트랜지스터(T2)의 일전극은 데이터선(D11)에 연결되어 있고, 화소(BB1)의 트랜지스터(T2)의 일전극은 데이터선(D12)에 연결되어 있으며, 화소(BA1, BB1)에서 게이트 브릿지 전극(16)이 트랜지스터(T2, T3)의 게이트 전극일 수 잇다. 화소(BC1)의 트랜지스터(T2)의 일전극은 데이터선(D15)에 연결되어 있고, 화소(BD1)의 트랜지스터(T2)이 일전극은 데이터선(D16)에 연결되어 있으며, 화소(BC1, BD1)에서 게이트 브릿지 전극(18)이 트랜지스터(T2, T3)의 게이트 전극일 수 있다.
화소(CA1)의 트랜지스터(T2)의 일전극은 데이터선(D1)에 연결되어 있고, 화소(CB1)의 트랜지스터(T2)의 일전극은 데이터선(D2)에 연결되어 있다. 화소(CA1, CB1)에서, 게이트 브릿지 전극(20)이 트랜지스터(T2, T3)의 게이트 전극일 수 있다.
화소(CC1)의 트랜지스터(T2)의 일전극은 데이터선(D5)에 연결되어 있고, 화소(CD1)의 트랜지스터(T2)의 일전극은 데이터선(D6)에 연결되어 있다. 화소(CC1, CD1)에서 게이트 브릿지 전극(22)이 트랜지스터(T2, T3)의 게이트 전극일 수 있다.
화소(DA1)의 트랜지스터(T2)의 일전극은 데이터선(D9)에 연결되어 있고, 화소(DB1)의 트랜지스터(T2)의 일전극은 데이터선(D10)에 연결되어 있다. 화소(DA1, DB1)에서, 게이트 브릿지 전극(24)이 트랜지스터(T2, T3)의 게이트 전극일 수 있다.
화소(DC1)의 트랜지스터(T2)의 일전극은 데이터선(D13)에 연결되어 있고, 화소(DD1)의 트랜지스터(T2)의 일전극은 데이터선(D14)에 연결되어 있다. 화소(DC1, DD1)에서 게이트 브릿지 전극(26)이 트랜지스터(T2, T3)의 게이트 전극일 수 있다.
2번째 화소행의 화소들(CA1, CB1, CC1, CD1, DA1, DB1, DC1, DD1)에서, 발광 제어선(EM2)이 트랜지스터(T5)의 게이트 전극 및 트랜지스터(T6)의 게이트 전극일 수 있고, 초기화 선(GI1)이 트랜지스터(T4)의 게이트 전극일 수 있으며, 초기화선(GI2)이 트랜지스터(T7)의 게이트 전극일 수 있다.
이하, 도 6을 참조하여 표시 장치의 동작을 설명한다.
기간 P1에서, 초기화 신호(GI[0])가 로우 레벨이 되어, 첫번째 화소행의 모든 화소의 트랜지스터(T4)가 턴 온 된다. 그러면, 초기화 전압(VINT)에 의해 구동 트랜지스터(T1)의 게이트 전압이 초기화된다.
기간 P2에서, 초기화 신호(GI[1])가 로우 레벨이 되어, 첫번째 화소행의 모든 화소의 트랜지스터(T7)가 턴 온 된다. 그러면, 초기화 전압(VINT)에 의해 첫번째 화소행의 모든 유기발광다이오드(OLED)의 애노드 전압이 초기화된다. 두번째 화소행의 모든 화소의 트랜지스터(T4)가 턴 온 되어, 구동 트랜지스터(T1)의 게이트 전압이 초기화 된다. 기간 P3에서, 초기화 신호(GI[2])가 로우 레벨이 되어, 두번째 화소행의 모든 화소의 트랜지스터(T7)가 턴 온 된다. 그러면, 초기화 전압(VINT)에 의해 두번째 화소행의 모든 유기발광다이오드(OLED)의 애노드 전압이 초기화된다.
기간 P31에서, 역다중화 제어 신호(CLA)가 로우 레벨이되면, 복수의 트랜지스터(M3, M4, M7, M8)가 턴 온 되어, 복수의 데이터선(D3, D4, D7, D8)을 통해 복수의 데이터 전압(DA1)이 복수의 화소(AA1, AB1, AC1, AD1)에 전달될 수 있다. 기간 P3에서 주사 신호(GWA[1])가 로우 레벨이므로, 복수의 화소(AA1, AB1, AC1, AD1)의 트랜지스터(T2) 및 트랜지스터(T3)가 턴 온 상태이다. 그러면, 복수의 화소(AA1, AB1, AC1, AD1)의 구동 트랜지스터(T1)는 다이오드 연결되고, 구동 트랜지스터(T1)의 게이트 전압은 데이터 전압에서 구동 트랜지스터(T1)의 문턱전압이 보상된 전압이 된다.
기간 P31에서, 역다중화 제어 신호(CLC)도 로우 레벨이지만, 주사 신호(GWC[1])가 하이 레벨이므로, 복수의 화소(CA1, CB1, CC1, CD1)의 트랜지스터(T2)가 턴 오프 상태이다. 그러면, 복수의 화소(CA1, CB1, CC1, CD1)는 대응하는 데이터선과 전기적으로 연결되어 있지 않아, 데이터 전압이 전달되지 않는다.
기간 P41에서, 역다중화 제어 신호(CLB)가 로우 레벨이되면, 복수의 트랜지스터(M11, M12, M15, M16)가 턴 온 되어, 복수의 데이터선(D11, D12, D15, D16)을 통해 복수의 데이터 전압(DB1)이 복수의 화소(BA1, BB1, BC1, BD1)에 전달될 수 있다. 기간 P4에서 주사 신호(GWB[1])가 로우 레벨이므로, 복수의 화소(BA1, BB1, BC1, BD1)의 트랜지스터(T2) 및 트랜지스터(T3)가 턴 온 상태이다. 그러면, 복수의 화소(BA1, BB1, BC1, BD1)의 구동 트랜지스터(T1)는 다이오드 연결되고, 구동 트랜지스터(T1)의 게이트 전압은 데이터 전압에서 구동 트랜지스터(T1)의 문턱전압이 보상된 전압이 된다. 기간 P4의 종료 시점에, 발광 제어 신호(EM[1])가 로우 레벨이므로, 트랜지스터(T5) 및 트랜지스터(T6)가 턴 온 되어, 구동 트랜지스터(T1)의 소스 전극으로 전원 전압(ELVDD)이 공급되고, 구동 트랜지스터(T1)의 구동 전류가 유기발광다이오드(OLED)에 공급된다. 그러면, 첫 번째 화소행의 모든 유기발광다이오드(OLED)가 대응하는 구동 전류에 따라 발광한다.
기간 P41에서, 역다중화 제어 신호(CLD)도 로우 레벨이지만, 주사 신호(GWD[1])가 하이 레벨이므로, 복수의 화소(DA1, DB1, DC1, DD1)의 트랜지스터(T2)가 턴 오프 상태이다. 그러면, 복수의 화소(DA1, DB1, DC1, DD1)는 대응하는 데이터선과 전기적으로 연결되어 있지 않아, 데이터 전압이 전달되지 않는다.
기간 P51에서, 역다중화 제어 신호(CLC)가 로우 레벨이되면, 복수의 트랜지스터(M1, M2, M5, M6)가 턴 온 되어, 복수의 데이터선(D1, D2, D5, D6)을 통해 복수의 데이터 전압(DC1)이 복수의 화소(CA1, CB1, CC1, CD1)에 전달된다. 기간 P5에서 주사 신호(GWC[1])가 로우 레벨이므로, 복수의 화소(CA1, CB1, CC1, CD1)의 트랜지스터(T2) 및 트랜지스터(T3)가 턴 온 상태이다. 그러면, 복수의 화소(CA1, CB1, CC1, CD1)의 구동 트랜지스터(T1)는 다이오드 연결되고, 구동 트랜지스터(T1)의 게이트 전압은 데이터 전압에서 구동 트랜지스터(T1)의 문턱전압이 보상된 전압이 된다.
기간 P61에서, 역다중화 제어 신호(CLD)가 로우 레벨이되면, 복수의 트랜지스터(M9, M10, M13, M14)가 턴 온 되어, 복수의 데이터선(D9, D10, D13, D14)을 통해 복수의 데이터 전압(DD1)이 복수의 화소(DA1, DB1, DC1, DD1)에 전달된다. 기간 P6에서 주사 신호(GWD[1])가 로우 레벨이므로, 복수의 화소(DA1, DB1, DC1, DD1)의 트랜지스터(T2) 및 트랜지스터(T3)가 턴 온 상태이다. 그러면, 복수의 화소(DA1, DB1, DC1, DD1)의 구동 트랜지스터(T1)는 다이오드 연결되고, 구동 트랜지스터(T1)의 게이트 전압은 데이터 전압에서 구동 트랜지스터(T1)의 문턱전압이 보상된 전압이 된다. 기간 P6의 종료 시점에, 발광 제어 신호(EM[2])가 로우 레벨이므로, 트랜지스터(T5) 및 트랜지스터(T6)가 턴 온 되어, 구동 트랜지스터(T1)의 소스 전극으로 전원 전압(ELVDD)이 공급되고, 구동 트랜지스터(T1)의 구동 전류가 유기발광다이오드(OLED)에 공급된다. 그러면, 두 번째 화소행의 모든 유기발광다이오드(OLED)가 대응하는 구동 전류에 따라 발광한다.
아울러, 기간 P1동안 주사신호(GWA[n])가 로우 레벨이고, 기간 P1 중 역다중화 제어 신호(CLA)가 로우 레벨인 기간 동안 k-1 번째 화소행의 복수의 A 화소군에 복수의 데이터 전압(DAn)이 기입되고, 기간 P1 중 역다중화 제어 신호(CLB)가 로우 레벨인 기간 동안 k-1 번째 화소행의 복수의B 화소군에 복수의 데이터 전압(DBn)이 기입된다. 그리고 발광 제어 신호(EM[k-1])이 로우 레벨이 되면, k-1 번째 화소 행의 모든 화소가 발광한다.
기간 P2동안 주사신호(GWC[n])가 로우 레벨이고, 기간 P2 중 역다중화 제어 신호(CLC)가 로우 레벨인 기간 동안 k 번째 화소행의 복수의 C 화소군에 복수의 데이터 전압(DCn)이 기입되고, 기간 P2 중 역다중화 제어 신호(CLD)가 로우 레벨인 기간 동안 k 번째 화소행의 복수의 D 화소군에 복수의 데이터 전압(DDn)이 기입된다. 그리고 발광 제어 신호(EM[k])가 로우 레벨이 되면, k 번째 화소 행의 모든 화소가 발광한다.
기간 P3에서, 초기화 신호(GI[2])가 로우 레벨이 되어, 세번째 화소행의 모든 화소의 트랜지스터(T4)가 턴 온 된다. 그러면, 초기화 전압(VINT)에 의해 세번째 화소행의 모든 구동 트랜지스터(T1)의 게이트 전압이 초기화된다.
기간 P5에서, 초기화 신호(GI[3])가 로우 레벨이 되어, 세번째 화소행의 모든 화소의 트랜지스터(T7)가 턴 온 된다. 그러면, 초기화 전압(VINT)에 의해 세번째 화소행의 모든 유기발광다이오드(OLED)의 애노드 전압이 초기화된다. 네번째 화소행의 모든 화소의 트랜지스터(T4)가 턴 온 되어, 네번째 화소행의 모든 구동 트랜지스터(T1)의 게이트 전압이 초기화 된다.
기간 P7에서, 초기화 신호(GI[4])가 로우 레벨이 되어, 네번째 화소행의 모든 화소의 트랜지스터(T7)가 턴 온 된다. 그러면, 초기화 전압(VINT)에 의해 네번째 화소행의 모든 유기발광다이오드(OLED)의 애노드 전압이 초기화된다.
기간 P7동안 주사신호(GWA[2])가 로우 레벨이고, 기간 P7 중 역다중화 제어 신호(CLA)가 로우 레벨인 기간 동안 세 번째 화소행의 복수의 A 화소군에 복수의 데이터 전압(DA2)이 기입되고, 기간 P7 중 역다중화 제어 신호(CLB)가 로우 레벨인 기간 동안 세 번째 화소행의 복수의B 화소군에 복수의 데이터 전압(DB2)이 기입된다. 그리고 발광 제어 신호(EM[3])이 로우 레벨이 되면, 세 번째 화소 행의 모든 화소가 발광한다.
기간 P8동안 주사신호(GWC[n])가 로우 레벨이고, 기간 P8 중 역다중화 제어 신호(CLC)가 로우 레벨인 기간 동안 네 번째 화소행의 복수의 C 화소군에 복수의 데이터 전압(DC2)이 기입되고, 기간 P8 중 역다중화 제어 신호(CLD)가 로우 레벨인 기간 동안 네 번째 화소행의 복수의D 화소군에 복수의 데이터 전압(DD2)이 기입된다. 그리고 발광 제어 신호(EM[4])가 로우 레벨이 되면, k 번째 화소 행의 모든 화소가 발광한다.
이와 같은 방식으로 표시부(10)의 화소행 단위로 초기화 동작, 문턱 전압 보상/데이터 기입 동작, 및 발광 동작이 수행될 수 있다.
실시 예에서, 기간 P3 중 기간 P31을 제외한 기간에서는, 데이터선(D3, D4, D7, D8)이 앰프에 연결되어 있지 않고, 플로팅 상태이다. 실시 예에 따르면, 기간 P41에 데이터선(D11, D12, D15, D16)이 앰프에 연결되어 데이터 전압이 공급될 때, 데이터선(D11, D12, D15, D16)의 전압 변화가 플로팅 상태의 데이터선(D3, D4, D7, D8)에 기입된 전압에 영향을 주지 않는다. 이는 데이터선(D11, D12, D15, D16)과 데이터선(D3, D4, D7, D8) 간의 기생 커패시턴스가 매우 작아 데이터선(D11, D12, D15, D16)과 데이터선(D3, D4, D7, D8) 간의 커플링이 실질적으로 발생하지 않기 때문이다. 구체적으로, 데이터선(D8)과 데이터선(11)이 가장 가까운 거리이지만, 이 경우에도 두 데이터선 간의 기생 커패시턴스는 무시할 수 있는 레벨이다.
실시 예에 따라 A 화소군, B 화소군, C 화소군, 및 D 화소군이 지그재그 패턴으로 배치되어, 인접하는 두 화소 사이에 두 화소에 대응하는 두 데이터선이 위치한다. 이로 인해, 한 화소행에서 두 개의 주사 게이트선 중 한 주사 게이트선에 대응하는 복수의 화소군에 데이터 기입이 완료된 후, 다른 주사 게이트선에 대응하는 복수의 화소군에 데이터 기입 동작이 이뤄지더라도, 기생 커패시턴스에 의한 커플링이 발생하지 않는다.
역다중화 제어 신호(CLA, CLB, CLC, CLD)는 도 6에 도시된 파형에 제한되지 않는다. 예를 들어, 도 6에 도시된 파형에 비해 그 주기가 두 배로 되고, 듀티가 반으로 감소할 수 있다. 즉, 역다중화 제어 신호(CLA, CLB, CLC, CLD)의 한 주기가 기간 P3+P5이고, 기간 P31, P41, P51, P61 동안만 로우 레벨일 수 있다.
도 7은 도 5에 도시된 화소들의 레이 아웃을 나타낸 평면도이다.
도 7에서는 도 5에 도시된 구성과 동일한 구성에 대해서는 동일한 도면 부호로 표시되었다.
도 7에 도시된 바와 같이, 제1 게이트 브릿지 전극(11)의 일단은 주사 게이트선(GWA1)과 컨택홀(CH1)을 통해 연결되고, 제1 게이트 브릿지 전극(11)의 타단은 제2 게이트 브릿지 전극(12)의 일단과 컨택홀(CH2)을 통해 연결되어 있다.
제2 게이트 브릿지 전극(12)은 두 화소(AA1, AB1)의 트랜지스터(T2) 및 트랜지스터(T3)의 반도체층 위를 가로질러 위치하는 게이트 전극이다. 제2 게이트 브릿지 전극(12)은 제2 게이트 브릿지 전극의 연장 방향(x)과 교차하는 방향(y)으로 연장된 일전극(125)을 포함하고, 일전극(125)은 트랜지스터(T3)의 이중 게이트 전극 중 하나일 수 있다. 일실시예에 따른 표시부(10)의 모든 제2 게이트 브릿지 전극에 대해서 위 설명이 적용될 수 있다.
제1 게이트 브릿지 전극(13)의 일단은 주사 게이트선(GWA1)과 컨택홀(CH3)을 통해 연결되고, 제1 게이트 브릿지 전극(13)의 타단은 제2 게이트 브릿지 전극(14)의 일단과 컨택홀(CH4)을 통해 연결되어 있다. 제1 게이트 브릿지 전극(15)의 일단은 주사 게이트선(GWB1)과 컨택홀(CH5)을 통해 연결되고, 제1 게이트 브릿지 전극(15)의 타단은 제2 게이트 브릿지 전극(16)의 일단과 컨택홀(CH6)을 통해 연결되어 있다. 제1 게이트 브릿지 전극(17)의 일단은 주사 게이트선(GWB1)과 컨택홀(CH7)을 통해 연결되고, 제1 게이트 브릿지 전극(17)의 타단은 제2 게이트 브릿지 전극(18)의 일단과 컨택홀(CH8)을 통해 연결되어 있다.
제1 게이트 브릿지 전극(19)의 일단은 주사 게이트선(GWC1)과 컨택홀(CH10)을 통해 연결되고, 제1 게이트 브릿지 전극(19)의 타단은 제2 게이트 브릿지 전극(20)의 일단과 컨택홀(CH10)을 통해 연결되어 있다. 제1 게이트 브릿지 전극(21)의 일단은 주사 게이트선(GWC1)과 컨택홀(CH11)을 통해 연결되고, 제1 게이트 브릿지 전극(21)의 타단은 제2 게이트 브릿지 전극(22)의 일단과 컨택홀(CH12)을 통해 연결되어 있다. 제1 게이트 브릿지 전극(23)의 일단은 주사 게이트선(GWD1)과 컨택홀(CH13)을 통해 연결되고, 제1 게이트 브릿지 전극(23)의 타단은 제2 게이트 브릿지 전극(24)의 일단과 컨택홀(CH14)을 통해 연결되어 있다. 제1 게이트 브릿지 전극(25)의 일단은 주사 게이트선(GWD1)과 컨택홀(CH15)을 통해 연결되고, 제1 게이트 브릿지 전극(25)의 타단은 제2 게이트 브릿지 전극(26)의 일단과 컨택홀(CH16)을 통해 연결되어 있다.
게이트 브릿지의 구조 및 대응하는 주사 게이트선 간의 연결 구조는 다양하게 변형 가능하다. 이하, 도 8 내지 도 10을 참조하여 다른 실시 예에 대해서 설명한다.
도 8은 다른 실시예에 따른 표시 장치에서 일부 화소들 및 일부 화소들을 구동하기 위한 복수의 주사 게이트선, 복수의 초기화선, 복수의 데이터선, 및 전압 선들을 보여주는 도면이다.
도 5와 동일하게, 도 8에서도 복수의 화소 중 첫번째 및 두번째 화소행의 9개의 화소들이 도시되어 있다. 도 8에서도 앞선 실시예와 동일한 구성에 대해서는 동일한 도면 부호를 사용하였다. 이하, 앞선 실시예와의 차이점을 설명한다.
도 8에 도시된 바와 같이, 다른 실시예에 따른 표시부(10)에서, 제1 게이트 브릿지 전극(11)과 주사 게이트선(GWA1)이 연결되는 노드(112)의 위치가 도 5의 일실시예와 다르다. 노드(112)는 대응하는 두 화소 중 한 화소(AA1)에 대응하는 화소 영역 내에 위치하여 게이트 브릿지와 데이터선 간의 커패시턴스를 감소시킬 수 있다.
예를 들어, 제1 게이트 브릿지 전극(11)이 대응하는 주사 게이트선(GWA1)과 연결되는 노드(112)의 제1 방향(y)에서의 위치는 대응하는 주사 게이트선(GWA1)의 위치에 따라 결정되고, 제2 방향(x)에서의 위치는 대응하는 두 화소(AA1, AB1)의 일측(도 8에서는 좌측)에 가장 가까운 데이터선(D2)과 대응하는 두 화소 중 일측에 위치한 화소(AA1)의 트랜지스터(T3) 사이의 지점으로 결정될 수 있다. 즉, 도 5에 도시된 일실시예에서 노드(111)가 주사 게이트선(GWA1)에서 데이터선(D1)과 데이터선(D2) 사이에 위치한 것과 달리, 다른 실시예에 따른 노드(112)는 주사 게이트선(GWA1)에서 데이터선(D2)과 화소(AA1)의 트랜지스터(T3) 사이에 위치한다.
노드(132)는 주사 게이트선(GWA1)에서 데이터선(D6)과 화소(AC1)의 트랜지스터(T3) 사이에 위치한다. 노드(152)는 주사 게이트선(GWB1)에서 데이터선(D10)과 화소(BA1)의 트랜지스터(T3) 사이에 위치한다. 노드(172)는 주사 게이트선(GWB1)에서 데이터선(D14)과 화소(BC1)의 트랜지스터(T3) 사이에 위치한다. 노드(192)는 주사 게이트선(GWC1)에서 데이터선(D3)과 화소(CB1)의 트랜지스터(T3) 사이에 위치한다. 노드(212)는 주사 게이트선(GWC1)에서 데이터선(D7)과 화소(CD1)의 트랜지스터(T3) 사이에 위치한다. 노드(232)는 주사 게이트선(GWD1)에서 데이터선(D11)과 화소(DB1)의 트랜지스터(T3) 사이에 위치한다. 노드(252)는 주사 게이트선(GWD1)에서 데이터선(D15)과 화소(BD1)의 트랜지스터(T3) 사이에 위치한다.
도 9는 또 다른 실시예에 따른 표시 장치에서 일부 화소들 및 일부 화소들을 구동하기 위한 복수의 주사 게이트선, 복수의 초기화선, 복수의 데이터선, 및 전압 선들을 보여주는 도면이다.
도 5와 동일하게, 도 9에서도 복수의 화소 중 첫번째 및 두번째 화소행의 9개의 화소들이 도시되어 있다. 도 9에서도 도 5에 도시된 실시예와 동일한 구성에 대해서는 동일한 도면 부호를 사용하였다. 이하, 앞선 실시예와의 차이점을 설명한다.
도 9에 도시된 바와 같이, 또 다른 실시예에 따른 표시부(10)에서, 게이트 브릿지는 ""ㅗ""자 형태이다.
제1 게이트 브릿지 전극(51)과 주사 게이트선(GWA1)이 연결되는 노드(511)는 대응하는 두 화소(AA1, AB1) 사이에 위치한 두 데이터선(D3, D4) 사이에 위치하고, 제2 게이트 브릿지 전극(52)은 제1 게이트 브릿지 전극(51)을 기준으로 대응하는 두 화소(AA1, AB1)에 걸쳐 위치하며, 제1 게이트 브릿지 전극(51)과 제2 게이트 브릿지 전극(52)은 제2 게이트 브릿지 전극(52)의 중간 지점에서 연결된다.
제1 게이트 브릿지 전극(53)은 주사 게이트선(GWA1)이 연결되는 노드(531)는 대응하는 두 화소(AC1, AD1) 사이에 위치한 두 데이터선(D7, D8) 사이에 위치하고, 제2 게이트 브릿지 전극(54)은 제1 게이트 브릿지 전극(53)을 기준으로 두 화소(AC1, AD1)에 걸쳐 위치하며, 제1 게이트 브릿지 전극(53)과 제2 게이트 브릿지 전극(54)은 제2 게이트 브릿지 전극(54)의 중간 지점에서 연결된다.
제1 게이트 브릿지 전극(55)과 주사 게이트선(GWB1)이 연결되는 노드(551)는 대응하는 두 화소(BA1, BB1) 사이에 위치한 두 데이터선(D11, D12) 사이에 위치하고, 제2 게이트 브릿지 전극(56)은 제1 게이트 브릿지 전극(55)을 기준으로 두 화소(BA1, BB1)에 걸쳐 위치하며, 제1 게이트 브릿지 전극(55)과 제2 게이트 브릿지 전극(56)은 제2 게이트 브릿지 전극(56)의 중간 지점에서 연결된다.
제1 게이트 브릿지 전극(57)과 주사 게이트선(GWB1)이 연결되는 노드(571)는 대응하는 두 화소(BC1, BD1) 사이에 위치한 두 데이터선(D15, D16) 사이에 위치하고, 제2 게이트 브릿지 전극(58)은 제1 게이트 브릿지 전극(57)을 기준으로 두 화소(BC1, BD1)에 걸쳐 위치하며, 제1 게이트 브릿지 전극(57)과 제2 게이트 브릿지 전극(58)은 제2 게이트 브릿지 전극(58)의 중간 지점에서 연결된다.
제1 게이트 브릿지 전극(59)과 주사 게이트선(GWC1)이 연결되는 노드(591)는 대응하는 두 화소(CA1, CB1) 사이에 위치한 두 데이터선(D1, D2) 사이에 위치하고, 제2 게이트 브릿지 전극(60)은 제1 게이트 브릿지 전극(59)을 기준으로 두 화소(CA1, CB1)에 걸쳐 위치하며, 제1 게이트 브릿지 전극(59)과 제2 게이트 브릿지 전극(60)은 제2 게이트 브릿지 전극(60)의 중간 지점에서 연결된다.
제1 게이트 브릿지 전극(61)과 주사 게이트선(GWC1)이 연결되는 노드(611)는 대응하는 두 화소(CC1, CD1) 사이에 위치한 두 데이터선(D5, D6) 사이에 위치하고, 제2 게이트 브릿지 전극(62)은 제1 게이트 브릿지 전극(61)을 기준으로 두 화소(CC1, CD1)에 걸쳐 위치하며, 제1 게이트 브릿지 전극(61)과 제2 게이트 브릿지 전극(62)은 제2 게이트 브릿지 전극(62)의 중간 지점에서 연결된다.
제1 게이트 브릿지 전극(63)과 주사 게이트선(GWD1)이 연결되는 노드(631)는 대응하는 두 화소(DA1, DB1) 사이에 위치한 두 데이터선(D9, D10) 사이에 위치하고, 제2 게이트 브릿지 전극(64)은 제1 게이트 브릿지 전극(63)을 기준으로 두 화소(DA1, DB1)에 걸쳐 위치하며, 제1 게이트 브릿지 전극(63)과 제2 게이트 브릿지 전극(64)은 제2 게이트 브릿지 전극(63)의 중간 지점에서 연결된다.
제1 게이트 브릿지 전극(65)과 주사 게이트선(GWD1)이 연결되는 노드(651)는 대응하는 두 화소(DC1, DD1) 사이에 위치한 두 데이터선(D13, D14) 사이에 위치하고, 제2 게이트 브릿지 전극(66)은 제1 게이트 브릿지 전극(65)을 기준으로 두 화소(DC1, DD1)에 걸쳐 위치하며, 제1 게이트 브릿지 전극(65)과 제2 게이트 브릿지 전극(66)은 제2 게이트 브릿지 전극(66)의 중간 지점에서 연결된다.
도 10은 도 9에 도시된 화소들의 레이 아웃을 나타낸 평면도이다.
도 10에서는 도 9에 도시된 구성과 동일한 구성에 대해서는 동일한 도면 부호로 표시되었다.
도 10에 도시된 바와 같이, 제1 게이트 브릿지 전극(51)의 일단은 주사 게이트선(GWA1)과 컨택홀(CH17)을 통해 연결되고, 제1 게이트 브릿지 전극(51)의 타단은 제2 게이트 브릿지 전극(52)과 컨택홀(CH18)을 통해 제2 게이트 브릿지 전극(52)의 중간 지점에 연결되어 있다.
제2 게이트 브릿지 전극(52)은 제1 게이트 브릿지 전극(51)을 기준으로 양측에 위치한 두 화소(AA1, AB1)의 트랜지스터(T2) 및 트랜지스터(T3)의 반도체층 위를 가로질러 위치하는 게이트 전극이다. 제2 게이트 브릿지 전극(52)은 제2 게이트 브릿지 전극의 연장 방향(x)과 교차하는 방향(y)으로 연장된 일전극(525)을 포함하고, 일전극(525)은 트랜지스터(T3)의 이중 게이트 전극 중 하나일 수 있다. 또 다른 실시예에 따른 표시부(10)의 모든 제2 게이트 브릿지 전극에 대해서 위 설명이 적용될 수 있다.
제1 게이트 브릿지 전극(53)의 일단은 주사 게이트선(GWA1)과 컨택홀(CH19)을 통해 연결되고, 제1 게이트 브릿지 전극(53)의 타단은 제2 게이트 브릿지 전극(54)과 컨택홀(CH20)을 통해 제2 게이트 브릿지 전극(54)의 중간 지점에 연결되어 있다. 제1 게이트 브릿지 전극(55)의 일단은 주사 게이트선(GWB1)과 컨택홀(CH21)을 통해 연결되고, 제1 게이트 브릿지 전극(55)의 타단은 제2 게이트 브릿지 전극(56)과 컨택홀(CH22)을 통해 제2 게이트 브릿지 전극(56)의 중간 지점에 연결되어 있다. 제1 게이트 브릿지 전극(57)의 일단은 주사 게이트선(GWB1)과 컨택홀(CH23)을 통해 연결되고, 제1 게이트 브릿지 전극(57)의 타단은 제2 게이트 브릿지 전극(58)과 컨택홀(CH24)을 통해 제2 게이트 브릿지 전극(58)의 중간 지점에 연결되어 있다.
제1 게이트 브릿지 전극(59)의 일단은 주사 게이트선(GWC1)과 컨택홀(CH25)을 통해 연결되고, 제1 게이트 브릿지 전극(59)의 타단은 제2 게이트 브릿지 전극(60)과 컨택홀(CH26)을 통해 제2 게이트 브릿지 전극(60)의 중간 지점에 연결되어 있다. 제1 게이트 브릿지 전극(61)의 일단은 주사 게이트선(GWC1)과 컨택홀(CH27)을 통해 연결되고, 제1 게이트 브릿지 전극(61)의 타단은 제2 게이트 브릿지 전극(62)과 컨택홀(CH28)을 통해 제2 게이트 브릿지 전극(62)의 중간 지점에 연결되어 있다. 제1 게이트 브릿지 전극(63)의 일단은 주사 게이트선(GWD1)과 컨택홀(CH29)을 통해 연결되고, 제1 게이트 브릿지 전극(63)의 타단은 제2 게이트 브릿지 전극(64)과 컨택홀(CH30)을 통해 제2 게이트 브릿지 전극(64)의 중간 지점에 연결되어 있다. 제1 게이트 브릿지 전극(65)의 일단은 주사 게이트선(GWD1)과 컨택홀(CH31)을 통해 연결되고, 제1 게이트 브릿지 전극(65)의 타단은 제2 게이트 브릿지 전극(66)과 컨택홀(CH32)을 통해 제2 게이트 브릿지 전극(66)의 중간 지점에 연결되어 있다.
지금까지 설명한 실시예들에서 화소 회로가 7개의 트랜지스터와 하나의 커패시터를 포함하는 구조로 설명하였으나, 발명이 이에 한정되는 것은 아니다. 실시예들은 2 개의 주사 게이트선으로 한 화소행의 복수의 화소에 대한 데이터 기입 동작을 제어할 수 있는 구조에 적용될 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는것이다.
1: 표시 장치
10: 표시부
20: 신호 제어부
30: 소스 드라이버
40: 게이트 구동부

Claims (20)

  1. 복수의 화소;
    상기 복수의 화소 중 제1 화소 행에 주사 신호를 전달하는 제1 주사 게이트선 및 제2 주사 게이트선;
    상기 제1 주사 게이트선에 연결되어 상기 제1 화소 행에서 복수의 제1 화소에 주사 신호를 전달하는 복수의 제1 게이트 브릿지;
    상기 제2 주사 게이트선에 연결되어 상기 제1 화소 행에서 복수의 제2 화소에 주사 신호를전달하는 복수의 제2 게이트 브릿지;
    상기 복수의 제1 화소에 대응하는 복수의 데이터 전압을 공급하는 복수의 제1 데이터선; 및
    상기 복수의 제2 화소에 대응하는 복수의 데이터 전압을 공급하는 복수의 제2 데이터선을 포함하고,
    상기 복수의 제1 데이터선 중 두 개의 제1 데이터선은 대응하는 두 개의 제1 화소 사이에 위치하고, 상기 복수의 제2 데이터선 중 두 개의 제2 데이터선은 대응하는 두 개의 제2 화소 사이에 위치하는 표시 장치.
  2. 제1항에 있어서,
    상기 복수의 화소 중 제2 화소 행에 주사 신호를 전달하는 제3 주사 게이트선 및 제4 주사 게이트선;
    상기 제3 주사 게이트선에 연결되어 상기 제2 화소 행에서 복수의 제3 화소에 주사 신호를 전달하는 복수의 제3 게이트 브릿지;
    상기 제4 주사 게이트선에 연결되어 상기 제2 화소 행에서 복수의 제4 화소에 주사 신호를 전달하는 복수의 제4 게이트 브릿지;
    상기 복수의 제3 화소에 대응하는 복수의 데이터 전압을 공급하는 복수의 제3 데이터선; 및
    상기 복수의 제4 화소에 대응하는 복수의 데이터 전압을 공급하는 복수의 제4 데이터선을 포함하고,
    상기 복수의 제3 데이터선 중 두 개의 제3 데이터선은 대응하는 두 개의 제3 화소 사이에 위치하고, 상기 복수의 제4 데이터선 중 두 개의 제4 데이터선은 대응하는 두 개의 제4 화소 사이에 위치하는 표시 장치.
  3. 제2항에 있어서,
    상기 복수의 제1 화소는 복수의 제1 화소군으로 구분되고, 상기 복수의 제2 화소는 복수의 제2 화소군으로 구분되며, 상기 복수의 제3 화소는 복수의 제3 화소군으로 구분되고, 상기 복수의 제4 화소는 복수의 제4 화소군으로 구분되며,
    상기 복수의 제1 화소군과 상기 복수의 제2 화소군은 상기 제1 화소행에서 교대로 위치하고, 상기 복수의 제3 화소군과 상기 복수의 제4 화소군은 상기 제2 화소행에서 교대로 위치하며,
    상기 복수의 제3 화소군 각각은 인접한 제1 화소군에 비해 상기 복수의 화소의 열방향을 기준으로 한 화소만큼 제1 방향으로 시프트 되어 있고, 상기 복수의 제4 화소군 각각은 인접한 제2 화소군에 비해 상기 화소의 열방향을 기준으로 한 화소만큼 상기 제1 방향으로 시프트 되어 있는 표시 장치.
  4. 제1항에 있어서,
    상기 복수의 제1 게이트 브릿지 각각은,
    제1 방향을 따라 위치하고, 상기 제1 주사 게이트선에 연결된 제1 게이트 브릿지 전극; 및
    상기 제1 주사 게이트선이 연장된 제2 방향을 따라 위치하고, 상기 제1 게이트 브릿지 전극에 연결된 제2 게이트 브릿지 전극을 포함하는 표시 장치.
  5. 제4항에 있어서,
    상기 제1 게이트 브릿지 전극과 상기 제1 주사 게이트선이 연결되는 노드는 인접한 두 데이터선 사이에 위치하고,
    상기 인접한 두 데이터선은 상기 대응하는 두 개의 제1 화소의 일측에 위치하는 표시 장치.
  6. 제4항에 있어서,
    상기 제1 게이트 브릿지 전극과 상기 제1 주사 게이트선이 연결되는 노드는, 상기 대응하는 두 개의 제1 화소 중 일측에 위치한 제1 화소에 대응하는 화소 영역에 위치하는 표시 장치.
  7. 제6항에 있어서,
    상기 노드는,
    상기 일측에 위치한 제1 화소에 인접한 데이터선과 상기 제2 게이트 브릿지 전극을 게이트 전극으로 하는 트랜지스터 사이에 위치하는 표시 장치.
  8. 제7항에 있어서,
    상기 트랜지스터는 상기 제1 주사 게이트선을 통해 전달되는 주사 신호에 따라 상기 제1 화소의 구동 트랜지스터를 다이오드 연결시키는 표시 장치.
  9. 제4항에 있어서,
    상기 제1 게이트 브릿지 전극의 일단은 상기 제1 주사 게이트선에 연결되고,
    상기 제1 게이트 브릿지 전극의 타단은 상기 제2 게이트 브릿지 전극의 일단에 연결되며,
    상기 제2 게이트 브릿지 전극은 상기 대응하는 두 개의 제1 데이터선 각각에 연결된 트랜지스터의 게이트 전극인 표시 장치.
  10. 제4항에 있어서,
    상기 제1 게이트 브릿지 전극의 일단과 상기 제1 주사 게이트선이 연결되고,
    상기 제1 게이트 브릿지 전극의 타단과 상기 제2 게이트 브릿지 전극이 상기 제2 게이트 브릿지 전극의 중간 지점에서 연결되는 표시 장치.
  11. 제10항에 있어서,
    상기 제1 게이트 브릿지 전극과 상기 제1 주사 게이트선이 연결되는 노드는, 상기 두 개의 제1 데이터선 사이에 위치하는 표시 장치.
  12. 제1 주사 신호를 전달하는 제1 주사 게이트선;
    제2 주사 신호를 전달하는 제2 주사 게이트선;
    상기 제1 주사 게이트선에 연결되어 대응하는 두 개의 제1 화소에 상기 제1 주사 신호를 전달하는 제1 게이트 브릿지;
    상기 제2 주사 게이트선에 연결되어 대응하는 두 개의 제2 화소에 상기 제2 주사 신호를 전달하는 제2 게이트 브릿지;
    상기 두 개의 제1 화소 사이에 위치하고, 상기 두 개의 제1 화소 각각에 연결되어 있는 두 개의 제1 데이터 라인; 및
    상기 두 개의 제2 화소 사이에 위치하고, 상기 두 개의 제2 화소 각각에 연결되어 있는 두 개의 제2 데이터 라인을 포함하고,
    상기 두 개의 제1 화소 및 상기 두 개의 제2 화소는 동일한 화소행에 위치하는 표시 장치.
  13. 제12항에 있어서,
    제3 주사 신호를 전달하는 제3 주사 게이트선;
    제4 주사 신호를 전달하는 제4 주사 게이트선;
    상기 제3 주사 게이트선에 연결되어 대응하는 두 개의 제3 화소에 상기 제3 주사 신호를 전달하는 제3 게이트 브릿지;
    상기 제4 주사 게이트선에 연결되어 대응하는 두 개의 제4 화소에 상기 제4 주사 신호를 전달하는 제4 게이트 브릿지;
    상기 두 개의 제3 화소 사이에 위치하고, 상기 두 개의 제3 화소 각각에 연결되어 있는 두 개의 제3 데이터 라인; 및
    상기 두 개의 제4 화소 사이에 위치하고, 상기 두 개의 제4 화소 각각에 연결되어 있는 두 개의 제4 데이터 라인을 포함하고,
    상기 두 개의 제3 화소 및 상기 두 개의 제4 화소는 동일한 화소행에 위치하는 표시 장치.
  14. 제13항에 있어서,
    상기 두 개의 제1 데이터 라인과 상기 두 개의 제3 데이터 라인은 인접하고,
    상기 두 개의 제3 화소 중 하나는 상기 두 개의 제1 화소 중 하나와 동일한 제1 화소열에 위치하고, 상기 두 개의 제3 화소 중 다른 하나는 상기 제1 화소열을 기준으로 일측에 위치하면, 상기 두 개의 제1 화소 중 다른 하나는 상기 제1 화소열을 기준으로 타측에 위치하는 표시 장치.
  15. 제14항에 있어서,
    상기 제1 게이트 브릿지와 상기 제1 주사 게이트선이 연결되는 노드는,
    상기 제1 주사 게이트선에서 상기 두 개의 제3 데이터 라인 사이에 위치하는 표시 장치.
  16. 제14항에 있어서,
    상기 제3 게이트 브릿지와 상기 제3 주사 게이트선이 연결되는 노드는,
    상기 제3 주사 게이트선에서 상기 두 개의 제1 데이터 라인 사이에 위치하는 표시 장치.
  17. 제12항에 있어서,
    상기 제1 게이트 브릿지와 상기 제1 주사 게이트선이 연결되는 노드는 상기 두 개의 제1 데이터 라인 사이에 위치하는 표시 장치.
  18. 제1 주사 게이트선에 연결된 제1 게이트 브릿지를 통해 인에이블 레벨의 제1 주사 신호가 제1 화소 및 제2 화소에 전달되는 단계;
    상기 제1 주사 신호의 인에이블 기간 중 제1 기간 동안, 상기 제1 화소와 상기 제2 화소 사이에 위치하는 상기 제1 화소에 연결된 제1 데이터선 및 상기 제2 화소에 연결된 제2 데이터선으로 제1 데이터 전압 및 제2 데이터 전압이 전달되는 단계;
    제2 주사 게이트선에 연결된 제2 게이트 브릿지를 통해 인에이블 레벨의 제2 주사 신호가 제3 화소 및 제4 화소에 전달되는 단계; 및
    상기 제2 주사 신호의 인에이블 기간 중 제2 기간 동안, 상기 제3 화소와 상기 제4 화소 사이에 위치하는 상기 제3 화소에 연결된 제3 데이터선 및 상기 제4 화소에 연결된 제4 데이터선으로 제3 데이터 전압 및 제4 데이터 전압이 전달되는 단계를 포함하고,
    상기 제1 내지 제4 화소는 동일한 화소행에 위치하는 표시 장치의 구동 방법.
  19. 제18항에 있어서,
    제3 주사 게이트선에 연결된 제3 게이트 브릿지를 통해 인에이블 레벨의 제3 주사 신호가 제5 화소 및 제6 화소에 전달되는 단계;
    상기 제3 주사 신호의 인에이블 기간 중 제3 기간 동안, 상기 제5 화소와 상기 제6 화소 사이에 위치하는 상기 제5 화소에 연결된 제5 데이터선 및 상기 제6 화소에 연결된 제6 데이터선으로 제5 데이터 전압 및 제6 데이터 전압이 전달되는 단계;
    제4 주사 게이트선에 연결된 제4 게이트 브릿지를 통해 인에이블 레벨의 제4 주사 신호가 제7 화소 및 제8 화소에 전달되는 단계; 및
    상기 제4 주사 신호의 인에이블 기간 중 제4 기간 동안, 상기 제7 화소와 상기 제8 화소 사이에 위치하는 상기 제7 화소에 연결된 제7 데이터선 및 상기 제8 화소에 연결된 제8 데이터선으로 제7 데이터 전압 및 제8 데이터 전압이 전달되는 단계를 포함하고,
    상기 제5 내지 제8 화소는 동일한 화소행에 위치하고,
    상기 제5 데이터선, 상기 제6 데이터선, 상기 제1 데이터선, 상기 제2 데이터선, 상기 제7 데이터선, 상기 제8 데이터선, 상기 제3 데이터선, 및 상기 제4 데이터선 순으로 위치하는 표시 장치의 구동 방법.
  20. 제19항에 있어서,
    상기 제2 기간에서 상기 제1 주사 신호의 인에이블 기간과 상기 제2 주사 신호의 인에이블 기간이 중첩하고,
    상기 제3 기간에서 상기 제2 주사 신호의 인에이블 기간과 상기 제3 주사 신호의 인에이블 기간이 중첩하며,
    상기 제4 기간에서 상기 제3 주사 신호의 인에이블 기간과 상기 제4 주사 신호의 인에이블 기간이 중첩하는 표시 장치의 구동 방법.
KR1020170117251A 2017-09-13 2017-09-13 표시 장치 및 그 구동 방법 KR102502762B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020170117251A KR102502762B1 (ko) 2017-09-13 2017-09-13 표시 장치 및 그 구동 방법
US15/863,148 US10650748B2 (en) 2017-09-13 2018-01-05 Display device having gate bridges connecting scan gate lines to pixels and method for driving the same
EP23151580.0A EP4210036A1 (en) 2017-09-13 2018-05-01 Display device and method for driving the same
EP18170277.0A EP3457394A1 (en) 2017-09-13 2018-05-01 Display device and method for driving the same
CN201810430595.2A CN109493797B (zh) 2017-09-13 2018-05-08 显示装置
US16/872,261 US11195466B2 (en) 2017-09-13 2020-05-11 Display device having gate bridges connecting scan gate lines to pixels and method for driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170117251A KR102502762B1 (ko) 2017-09-13 2017-09-13 표시 장치 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20190030266A true KR20190030266A (ko) 2019-03-22
KR102502762B1 KR102502762B1 (ko) 2023-02-22

Family

ID=62104152

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170117251A KR102502762B1 (ko) 2017-09-13 2017-09-13 표시 장치 및 그 구동 방법

Country Status (4)

Country Link
US (2) US10650748B2 (ko)
EP (2) EP3457394A1 (ko)
KR (1) KR102502762B1 (ko)
CN (1) CN109493797B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11107409B2 (en) 2019-05-14 2021-08-31 Samsung Display Co., Ltd. Display device and method of driving the same
US11574578B2 (en) 2018-08-02 2023-02-07 Samsung Display Co., Ltd. Display panel and display device

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102502762B1 (ko) * 2017-09-13 2023-02-22 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR20200017614A (ko) 2018-08-08 2020-02-19 삼성디스플레이 주식회사 표시 장치
JP7367006B2 (ja) * 2019-04-12 2023-10-23 ラピスセミコンダクタ株式会社 表示ドライバ及び表示装置
CN110176216B (zh) * 2019-05-29 2020-11-17 昆山国显光电有限公司 显示装置和电子设备
CN114450797B (zh) * 2020-08-31 2023-08-22 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
JP2023033847A (ja) * 2021-08-30 2023-03-13 ラピステクノロジー株式会社 表示ドライバ及び表示装置
CN114530118B (zh) * 2022-02-21 2023-05-30 广州华星光电半导体显示技术有限公司 显示面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170090559A (ko) * 2016-01-28 2017-08-08 삼성디스플레이 주식회사 표시 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101084183B1 (ko) 2010-01-06 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 그 제조방법
KR102116898B1 (ko) 2013-10-28 2020-06-01 삼성디스플레이 주식회사 표시 장치
US20160093260A1 (en) 2014-09-29 2016-03-31 Innolux Corporation Display device and associated method
KR102373328B1 (ko) 2015-04-14 2022-03-11 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20170028464A (ko) 2015-09-03 2017-03-14 삼성디스플레이 주식회사 표시 장치
KR102482846B1 (ko) * 2015-09-10 2023-01-02 삼성디스플레이 주식회사 표시장치
KR102502762B1 (ko) * 2017-09-13 2023-02-22 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170090559A (ko) * 2016-01-28 2017-08-08 삼성디스플레이 주식회사 표시 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11574578B2 (en) 2018-08-02 2023-02-07 Samsung Display Co., Ltd. Display panel and display device
US11107409B2 (en) 2019-05-14 2021-08-31 Samsung Display Co., Ltd. Display device and method of driving the same
US11769458B2 (en) 2019-05-14 2023-09-26 Samsung Display Co., Ltd. Display device and method of driving the same

Also Published As

Publication number Publication date
US11195466B2 (en) 2021-12-07
US10650748B2 (en) 2020-05-12
EP4210036A1 (en) 2023-07-12
EP3457394A1 (en) 2019-03-20
CN109493797A (zh) 2019-03-19
KR102502762B1 (ko) 2023-02-22
CN109493797B (zh) 2022-11-01
US20190080651A1 (en) 2019-03-14
US20200273408A1 (en) 2020-08-27

Similar Documents

Publication Publication Date Title
KR102502762B1 (ko) 표시 장치 및 그 구동 방법
CN107274825B (zh) 显示面板、显示装置、像素驱动电路及其控制方法
US7872617B2 (en) Display apparatus and method for driving the same
KR100600350B1 (ko) 역다중화 및 이를 구비한 유기 전계발광 표시 장치
CN108022557B (zh) 数据驱动器和使用其的显示装置
JP2007310234A (ja) データ線駆動回路、表示装置、及びデータ線駆動方法
JP2006058886A (ja) 発光表示装置の表示データ用メモリ管理方法
TWI433107B (zh) An image display device, and an image display device
KR101968117B1 (ko) 유기발광 표시장치 및 이의 구동방법
KR20140042623A (ko) 유기전계발광표시장치, 이의 구동방법 및 이의 제조방법
WO2016203841A1 (ja) 表示装置及び電子機器
WO2021111744A1 (ja) 電気光学装置、電子機器及び駆動方法
KR20040025599A (ko) 메모리회로, 표시회로 및 표시장치
US20170236471A1 (en) Electro-optical device and electronic apparatus
JP2017116583A (ja) 表示装置
WO2021097911A1 (zh) 有机发光二极管显示器及其显示方法
KR20190024330A (ko) 전계발광표시장치 및 이의 구동방법
KR20160032759A (ko) 유기발광표시패널 및 유기발광표시장치
JP2015184633A (ja) 表示装置及び表示装置の駆動方法
US20050093789A1 (en) Organic electroluminescent display panel
US11600680B2 (en) Organic light emitting display device for prevent distortion of reference voltage
WO2014097990A1 (ja) 駆動回路、表示装置および駆動方法
US20050212732A1 (en) Display, active matrix substrate, and driving method
KR20190136396A (ko) 표시 장치
EP1580719A1 (en) Display, active matrix substrate and driving method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant